DE102021109879A1 - Dielektrikum-durchkontaktierungen für direktverbindung und verfahren zu deren herstellung - Google Patents

Dielektrikum-durchkontaktierungen für direktverbindung und verfahren zu deren herstellung Download PDF

Info

Publication number
DE102021109879A1
DE102021109879A1 DE102021109879.3A DE102021109879A DE102021109879A1 DE 102021109879 A1 DE102021109879 A1 DE 102021109879A1 DE 102021109879 A DE102021109879 A DE 102021109879A DE 102021109879 A1 DE102021109879 A1 DE 102021109879A1
Authority
DE
Germany
Prior art keywords
device die
layer
gap
dielectric
redistribution structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021109879.3A
Other languages
English (en)
Inventor
Ming-Fa Chen
Chuan-An Cheng
Sung-Feng Yeh
Chih-Chia Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021109879A1 publication Critical patent/DE102021109879A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/275—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/2752—Self-assembly, e.g. self-agglomeration of the layer material in a fluid
    • H01L2224/27526—Self-assembly, e.g. self-agglomeration of the layer material in a fluid involving the material of the bonding area, e.g. bonding pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Ein Verfahren umfasst die folgenden Schritte: Bonden eines Schicht-i-Vorrichtungs-Dies an einen Träger; Erzeugen eines ersten Spaltfüllungsbereichs so, dass er den Schicht-1-Vorrichtungs-Die verkapselt; Herstellen einer ersten Umverteilungsstruktur über und in elektrischer Verbindung mit dem Schicht-1-Vorrichtungs-Die; und Bonden eines Schicht-2-Vorrichtungs-Dies an den Schicht-1-Vorrichtungs-Die. Der Schicht-2-Vorrichtungs-Die wird über dem Schicht-1-Vorrichtungs-Die angeordnet und erstreckt sich seitlich über einen entsprechenden Rand des Schicht-1-Vorrichtungs-Dies hinaus. Das Verfahren umfasst weiterhin Folgendes: Erzeugen eines zweiten Spaltfüllungsbereichs so, dass er den Schicht-2-Vorrichtungs-Die verkapselt; Entfernen des Trägers; und Herstellen einer Dielektrikum-Durchkontaktierung so, dass sie den ersten Spaltfüllungsbereich durchdringt. Die Dielektrikum-Durchkontaktierung wird von dem Schicht-2-Vorrichtungs-Die überdeckt und mit diesem elektrisch verbunden. Eine zweite Umverteilungsstruktur wird hergestellt, wobei die erste Umverteilungsstruktur und die zweite Umverteilungsstruktur auf gegenüberliegenden Seiten des Schicht-i-Vorrichtungs-Dies angeordnet werden.

Description

  • Prioritätsanspruch und Querverweis
  • Die vorliegende Anmeldung beansprucht die Priorität der am 12. Februar 2021 eingereichten vorläufigen US-Patentanmeldung mit dem Aktenzeichen 63/148.642 und dem Titel „A Face to Back Cross-Die Stacking Architecture,“ („Vorderseite-an-Rückseite-Cross-Die-Architektur“), die durch Bezugnahme in die vorliegende Anmeldung aufgenommen ist.
  • Hintergrund
  • Packages von integrierten Schaltungen werden immer komplexer, wobei mehr Vorrichtungs-Dies in demselben Package verkappt werden, um mehr Funktionen zu realisieren. Zum Beispiel ist eine Packagestruktur entwickelt worden, die eine Mehrzahl von Vorrichtungs-Dies, wie etwa Prozessoren und Speicherwürfel, in demselben Package aufweist. Die Packagestruktur kann Vorrichtungs-Dies aufweisen, die mit unterschiedlichen Technologien hergestellt sind und unterschiedliche Funktionen haben und die an denselben Vorrichtungs-Die gebondet werden, sodass ein System entsteht. Dadurch können Herstellungskosten gespart werden, und die Vorrichtungsleistung kann optimiert werden. Einige der Vorrichtungs-Dies in einem Die-Stapel können Silizium-Durchkontaktierungen zur elektrischen Verbindung aufweisen.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • Die 1 bis 7 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Packages gemäß einigen Ausführungsformen.
    • Die 8 bis 14 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Packages gemäß einigen Ausführungsformen.
    • Die 15 bis 19 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Packages gemäß einigen Ausführungsformen.
    • 20 zeigt eine Schnittansicht eines Packages gemäß einigen Ausführungsformen.
    • Die 21 bis 24 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Packages gemäß einigen Ausführungsformen.
    • 25 zeigt eine Schnittansicht eines Packages gemäß einigen Ausführungsformen.
    • Die 26 bis 31 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Packages gemäß einigen Ausführungsformen.
    • 32 zeigt eine Schnittansicht eines Packages gemäß einigen Ausführungsformen.
    • Die 33 und 34 zeigen eine Draufsicht bzw. eine Schnittansicht eines Packages mit Vorrichtungs-Dies, die jeweils eine Matrix bilden, gemäß einigen Ausführungsformen.
    • 35 zeigt einen Prozessablauf zum Herstellen eines Packages gemäß einigen Ausführungsformen.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung liefert viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt hergestellt werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element hergestellt werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Übersichtlichkeit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter befindlich“, „unter“, „untere(r)“/„unteres“, „darüber befindlich“, „obere(r)“/„oberes“ und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen der in Gebrauch oder in Betrieb befindlichen Vorrichtung umfassen. Die Vorrichtung kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend interpretiert werden.
  • Es werden ein Package und ein Verfahren zu dessen Herstellung gemäß einigen Ausführungsformen bereitgestellt. Das Package weist aufeinandergestapelte Vorrichtungs-Dies auf, wobei einige Vorrichtungs-Dies Substrat-Durchkontaktierungen aufweisen. Die Vorrichtungs-Dies können von Spaltfüllungsbereichen umschlossen sein, wobei einige Dielektrikum-Durchkontaktierungen die Spaltfüllungsbereiche durchdringen, um zwei Vorrichtungs-Dies direkt miteinander zu verbinden, sodass die Verbindungen dieser zwei Vorrichtungs-Dies nicht durch die Substrat-Durchkontaktierungen und durch Metallleitungen und Durchkontaktierungen in den Vorrichtungs-Dies hindurchgehen. Dadurch wird die RC-Verzögerung reduziert. Ausführungsformen, die hier erörtert werden, sollen Beispiele zur Nutzung des Gegenstands der vorliegenden Erfindung liefern, und ein Durchschnittsfachmann dürfte ohne Weiteres Modifikationen erkennen, die innerhalb des beabsichtigten Schutzumfangs verschiedener Ausführungsformen liegen. In allen Darstellungen und erläuternden Ausführungsformen werden ähnliche Bezugszahlen zum Bezeichnen von ähnlichen Elementen verwendet. Verfahrensausführungsformen können zwar als Ausführungsformen erörtert werden, die in einer bestimmten Reihenfolge ausgeführt werden, aber andere Verfahrensausführungsformen können in jeder logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 7 zeigen Schnittansichten von Zwischenstufen bei der Herstellung eines Packages gemäß einigen Ausführungsformen der vorliegenden Erfindung. Die entsprechenden Prozesse sind auch in einem Prozessablauf schematisch angegeben, der in 35 gezeigt ist.
  • In 1 wird ein Trägersubstrat 110 bereitgestellt. Bei einigen Ausführungsformen ist der Träger 110 ein Schutzträger, der aus einem homogenen Material hergestellt ist, wobei der gesamte Träger 110 aus demselben Material hergestellt ist. Der Träger 110 kann ein Siliziumträger, ein Glasträger oder dergleichen sein. Bei einigen Ausführungsformen, bei denen der Träger 110 ein Siliziumträger ist, wird auf einer Oberseite des Trägers 110 eine dielektrische Schicht 112 z. B. aus Siliziumoxid zum Bonden hergestellt. Die dielektrische Schicht 112 kann durch thermische Oxidation einer Oberflächenschicht des Trägers 110, einen Abscheidungsprozess oder dergleichen hergestellt werden. Bei alternativen Ausführungsformen wird die dielektrische Schicht 112 nicht hergestellt.
  • Ein Vorrichtungs-Die 210 wird über dem Träger 110 platziert und durch Die-Wafer-Bondung an den Träger 110 gebondet. Der entsprechende Schritt ist als ein Schritt 602 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Das Bonden kann auf Waferebene erfolgen. Dementsprechend wird eine Mehrzahl von Vorrichtungs-Dies 210 (die miteinander identisch oder voneinander verschieden sein können) an den Träger 110 gebondet, obwohl nur ein Vorrichtungs-Die 210 dargestellt ist. In der gesamten Beschreibung können die Vorrichtungs-Dies 210 und andere Vorrichtungs-Dies, die in den Zeichnungen dargestellt sind, Logik-Dies, Speicher-Dies, Eingabe-/Ausgabe-Dies (E/A-Dies) oder dergleichen sein. Die Logik-Dies können zum Beispiel AP-Dies (AP: Anwendungsprozessor), GPU-Dies (GPU: Grafikprozessor), FPGA-Dies (FPGA: Universalschaltkreis), ASIC-Dies (ASIC: anwendungsspezifische integrierte Schaltung), E/A-Dies (Eingabe-/Ausgabe-Dies), NPU-Dies (NPU: Netzwerk-Prozessor), TPU-Dies (TPU: Tensor-Prozessor), AI-Engine-Dies (AI: künstliche Intelligenz) oder dergleichen sein. Die Speicher-Dies können SRAM-Dies (SRAM: statischer Direktzugriffsspeicher), DRAM-Dies (DRAM: dynamischer Direktzugriffsspeicher), Wide-I/O-Speicher-Dies, NAND-Speicher-Dies, RRAM-Dies (RRAM: resistiver Direktzugriffsspeicher), MRAM-Dies (MRAM: magnetoresistiver Direktzugriffsspeicher), PCRAM-Dies (PCRAM: Phase-Change Random-Access Memory) oder dergleichen oder andere Arten von flüchtigen oder nichtflüchtigen Speicher-Dies sein.
  • Der Vorrichtungs-Die 210 weist ein Substrat 212 auf. Bei einigen Ausführungsformen ist das Substrat 212 ein Halbleitersubstrat, das ein kristallines Siliziumsubstrat sein kann, aber es kann auch andere Halbleitermaterialien, wie etwa Siliziumgermanium, Silizium-Kohlenstoff oder dergleichen, aufweisen oder daraus hergestellt sein. Bei einigen Ausführungsformen weist der Vorrichtungs-Die 210 eine aktive Schaltung auf, die aktive Vorrichtungen, wie etwa Transistoren (nicht dargestellt), aufweist, die auf der dargestellten Unterseite (Vorderseite) des Halbleitersubstrats 212 hergestellt sind. Bei einigen Ausführungsformen können Durchkontaktierungen 214, die gelegentlich als Substrat-Durchkontaktierungen (TSVs) 214 bezeichnet werden, so hergestellt werden, dass sie sich in das Substrat 212 hinein erstrecken. Die TSVs 214 werden auch als Silizium-Durchkontaktierungen bezeichnet, wenn das Substrat 212 ein Siliziumsubstrat ist. Die TSVs 214 können jeweils von einem Isolationsbelag (nicht dargestellt) umschlossen sein, der aus einem dielektrischen Material, wie etwa Siliziumoxid, Siliziumnitrid oder dergleichen, hergestellt ist. Der Isolationsbelag isoliert die jeweiligen TSVs 214 gegen das Substrat 212. Die TSVs 214 erstrecken sich bis zu einem Zwischenniveau zwischen der Oberseite und der Unterseite des Halbleitersubstrats 212. Bei einigen Ausführungsformen sind die Unterseiten der TSVs 214 auf gleicher Höhe mit der dargestellten Unterseite des Halbleitersubstrats 212. Bei alternativen Ausführungsformen erstrecken sich die TSVs 214 weiter nach unten in eine von mehreren dielektrischen Schichten 218. Leitfähige Strukturelemente 218 sind schematisch als leitfähige Front-End-Strukturelemente dargestellt, die Kontaktstifte, Metallleitungen, Durchkontaktierungen, Metallpads, Metallsäulen und dergleichen umfassen.
  • Ein Schicht-1-Vorrichtungs-Die 210 wird bei einigen Ausführungsformen durch Schmelzbondung an einen Träger 110 gebondet. Eine untere dielektrische Schicht in dem Vorrichtungs-Die 210 kann zum Beispiel eine siliziumhaltige dielektrische Schicht sein, die aus Siliziumoxid, Siliziumoxidnitrid, Siliziumoxidcarbid oder dergleichen hergestellt ist. Wenn die dielektrische Schicht 112 nicht hergestellt wird, kann der Vorrichtungs-Die 210 durch Schmelzbondung direkt an den Träger 110 gebondet werden. Durch die Schmelzbondung können Si-O-Si-Bindungen zum Verbinden des Vorrichtungs-Dies 210 mit dem Träger 110 entstehen. Bei alternativen Ausführungsformen kann der Träger 110 auch aus anderen Materialien als Silizium hergestellt werden, wie etwa aus Glas, organischen Materialien oder dergleichen. Dementsprechend kann die dielektrische Schicht 112 auch eine Haftschicht sein, die eine LTHC-Schicht (LTHC: Licht-Wärme-Umwandlung) sein kann.
  • 2 zeigt einen Spaltfüllungsprozess zum Verkapseln der Vorrichtungs-Dies 210. Der entsprechende Schritt ist als ein Schritt 604 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Bei einigen Ausführungsformen werden Spaltfüllungsbereiche 220 aus anorganischen Materialien erzeugt, oder sie weisen diese auf. Zum Beispiel können zum Erzeugen der Spaltfüllungsbereiche 220 ein dielektrischer Belag (der auch eine Ätzstoppschicht ist) und ein dielektrisches Material über dem dielektrischen Belag abgeschieden werden. Der dielektrische Belag kann eine konforme Schicht sein, die sich bis zu einer Oberseite der dielektrischen Schicht 112 und bis zu Seitenwänden und einer Oberseite des Vorrichtungs-Dies 210 erstreckt. Die Ätzstoppschicht wird aus einem dielektrischen Material hergestellt, das eine gute Haftung an den Seitenwänden der Vorrichtungs-Dies 210 und der Oberseite der dielektrischen Schicht 112 hat. Bei einigen Ausführungsformen der vorliegenden Erfindung wird die Ätzstoppschicht aus einem nitridhaltigen Material, wie etwa Siliziumnitrid, hergestellt. Die Abscheidung kann mit einem konformen Abscheidungsverfahren wie Atomlagenabscheidung (ALD) oder chemische Aufdampfung (CVD) erfolgen. Das dielektrische Material, das auf der Ätzstoppschicht abgeschieden wird, kann aus Siliziumoxid hergestellt werden oder dieses aufweisen. Bei alternativen Ausführungsformen werden die Spaltfüllungsbereiche 220 aus einer Formmasse, einem Epoxid, einem Harz und/oder dergleichen hergestellt. Ein Planarisierungsprozess, wie etwa ein CMP-Prozess (CMP: chemisch-mechanische Polierung) oder ein mechanischer Schleifprozess, wird durchgeführt, um die Rückseite (die dargestellte Oberseite) der Vorrichtungs-Dies 210 auf gleiche Höhe mit der Oberseite der Spaltfüllungsbereiche 220 zu bringen. Der Planarisierungsprozess wird beendet, nachdem die Durchkontaktierungen 214 freigelegt worden sind. Die Spaltfüllungsbereiche 220 (und später hergestellte Spaltfüllungsbereiche in oberen Schichten) umschließen die entsprechenden Vorrichtungs-Dies, wenn die dargestellten Strukturen von oben betrachtet werden.
  • In einem nachfolgenden Schritt wird ein Ätzprozess zum Aussparen der Rückseite des Substrats 212 durchgeführt, sodass eine Aussparung entsteht, wobei die Seitenwände der Spaltfüllungsbereiche 220 zu der Aussparung freiliegen. Die Durchkontaktierungen 214 werden nicht ausgespart, sodass ihre Endteile aus der Rückseite des ausgesparten Substrats 212 herausragen. Dann wird ein dielektrisches Material, wie etwa Siliziumoxid, Siliziumnitrid oder dergleichen, in die Aussparung gefüllt, und anschließend wird ein Polierprozess zum Entfernen von überschüssigen Teilen der dielektrischen Schicht durchgeführt, sodass eine dielektrische Schicht 226 in der Aussparung zurückbleibt. In der gesamten Beschreibung wird die dielektrische Schicht 226 als ein Teil des Vorrichtungs-Dies 210 angesehen.
  • Außerdem werden Durchkontaktierungen 225 (die Dielektrikum-Durchkontaktierungen sind) so hergestellt, dass sie die Spaltfüllungsbereiche 220 durchdringen. Der entsprechende Schritt ist als ein Schritt 606 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Bei einigen Ausführungsformen kann der Herstellungsprozess ein Ätzen der Spaltfüllungsbereiche 220 zum Erzeugen von Durchkontaktierungsöffnungen umfassen, die die Spaltfüllungsbereiche 220 durchdringen. Dann werden ein leitfähiges Material, wie etwa Titannidrid, Kupfer, Wolfram oder dergleichen oder Multischichten davon, in die Durchkontaktierungsöffnungen gefüllt. Anschließend wird ein Planarisierungsprozess, wie etwa ein CMP-Prozess oder ein mechanischer Schleifprozess, durchgeführt, um überschüssige Teile des leitfähigen Materials zu entfernen, sodass die Durchkontaktierungen 225 in den Durchkontaktierungsöffnungen zurückbleiben.
  • 2 zeigt außerdem die Herstellung einer rückseitigen Interconnect-Struktur 230 auf der Rückseite des Vorrichtungs-Dies 210. Der entsprechende Schritt ist als ein Schritt 608 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Über dem Vorrichtungs-Die 210 und den Spaltfüllungsbereichen 220 werden eine oder mehrere dielektrische Schichten 224 abgeschieden. Die dielektrischen Schichten 224 können ebenfalls aus anorganischen Materialien, wie etwa Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid, Siliziumoxidcarbid, Lowk-Materialien oder dergleichen, oder aus organischen Materialien, wie etwa einem Polyimid, Polybenzoxazol (PBO) oder dergleichen, hergestellt werden. Die rückseitige Interconnect-Struktur 230 kann RDLs und Bondpads 228 in den dielektrischen Schichten aufweisen. Es ist zwar eine einschichtige Interconnect-Struktur 230 als ein Beispiel dargestellt, aber die Interconnect-Struktur 230 kann auch mehrere dielektrische Schichten und entsprechende RDLs oder Metallpads 228 aufweisen. Die Vorrichtungs-Dies 210, die Spaltfüllungsbereiche 220 und die Interconnect-Struktur 230 bilden gemeinsam einen neu konfigurierten Wafer 232.
  • In 3 wird ein Schicht-2-Vorrichtungs-Die 310 über dem neu konfigurierten Wafer 232 platziert und durch Chip-auf-Wafer-Bondung an diesen gebondet. Der entsprechende Schritt ist als ein Schritt 610 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Das dargestellte Bondschema ist ebenfalls eine Vorderseite-an-Rückseite-Bondung, aber es können auch andere Bondschemata, wie etwa Vorderseite-an-Vorderseite-Bondung oder Rückseite-an-Rückseite-Bondung, verwendet werden. Das Bonden kann auf Waferebene erfolgen. Dementsprechend wird eine Mehrzahl von Vorrichtungs-Dies 310, die miteinander identisch sind, an den neu konfigurierten Wafer 232 gebondet, obwohl nur ein Vorrichtungs-Die 310 dargestellt ist. Der Vorrichtungs-Die 310 weist ein Substrat 312 auf. Bei einigen Ausführungsformen weist der Vorrichtungs-Die 310 eine aktive Schaltung auf der dargestellten Unterseite des Halbleitersubstrats 312 auf. Durchkontaktierungen 314 können so hergestellt werden, dass sie sich in eine Zwischenebene zwischen einer Oberseite und einer Unterseite des Substrats 312 erstrecken. In dielektrischen Schichten 316 werden leitfähige Strukturelemente 318 zum Verbinden mit der aktiven Schaltung hergestellt.
  • Der Vorrichtungs-Die 310 wird durch Hybridbondung, die eine Metall-Metall-Direktbondung und eine Schmelzbondung umfasst, an den neu konfigurierten Wafer 232 gebondet. Zum Beispiel wird eine untere dielektrische Schicht in dem Vorrichtungs-Die 310 durch Schmelzbondung an eine obere dielektrische Schicht 224 gebondet, und Bondpads 322 in dem Vorrichtungs-Die 310 werden durch Metall-Metall-Direktbondung an die Bondpads 228 gebondet.
  • 4 zeigt ein Spaltfüllen der Vorrichtungs-Dies 310. Der entsprechende Schritt ist als ein Schritt 612 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Die Materialien und das Herstellungsverfahren können aus den entsprechenden in Frage kommenden Materialien und Herstellungsprozessen für die Spaltfüllungsbereiche 220 gewählt werden, und die Einzelheiten werden hier nicht wiederholt. Anschließend wird ein Planarisierungsprozess, wie etwa ein CMP-Prozess oder ein mechanischer Schleifprozess, durchgeführt, um die Rückseite (die dargestellte Oberseite) der Vorrichtungs-Dies 310 auf gleiche Höhe mit einer Oberseite von Spaltfüllungsbereichen 320 zu bringen. Der Planarisierungsprozess wird beendet, nachdem Durchkontaktierungen 314 freigelegt worden sind.
  • Anschließend wird ein Ätzprozess zum Aussparen der Rückseite des Substrats 312 durchgeführt. In der Aussparung wird eine dielektrische Schicht 226 so hergestellt, dass sie obere Endteile der Durchkontaktierungen 314 umschließt. Dann wird eine rückseitige Interconnect-Struktur 330 auf der Rückseite des Vorrichtungs-Dies 210 hergestellt. Der entsprechende Schritt ist als ein Schritt 614 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Die rückseitige Interconnect-Struktur 330 kann eine oder mehrere dielektrische Schichten 324 aufweisen, die aus Siliziumoxid, Siliziumnitrid, Siliziumoxidnitrid, Siliziumoxidcarbid, einem Polyimid, PBO oder dergleichen hergestellt sein können. In den dielektrischen Schichten 324 werden RDLs/Bondpads 328 hergestellt. In der gesamten Beschreibung bilden die Vorrichtungs-Dies 310, die Spaltfüllungsbereiche 320 und die Interconnect-Struktur 330 gemeinsam einen neu konfigurierten Wafer 332.
  • In 5 werden Schicht-3-Vorrichtungs-Dies 410 über dem neu konfigurierten Wafer 332 platziert und durch Chip-auf-Wafer-Bondung an diesen gebondet. Der entsprechende Schritt ist als ein Schritt 616 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Das dargestellte Bondschema ist ebenfalls eine Vorderseite-an-Rückseite-Bondung, aber es können auch andere Bondschemata, wie etwa Vorderseite-an-Vorderseite-Bondung oder Rückseite-an-Rückseite-Bondung, verwendet werden. Das Bonden kann auf Waferebene erfolgen. Dementsprechend wird eine Mehrzahl von Gruppen von Vorrichtungs-Dies 410 an den neu konfigurierten Wafer 332 gebondet, obwohl nur eine Gruppe von Vorrichtungs-Dies 410 dargestellt ist. Einige der Vorrichtungs-Dies 410 können mit anderen Vorrichtungs-Dies 410 identisch oder von diesen verschieden sein. Der Vorrichtungs-Die 410 weist ein Substrat 412 auf. Bei einigen Ausführungsformen weist der Vorrichtungs-Die 410 eine aktive Schaltung auf einer Oberfläche des Halbleitersubstrats 412 auf. In dielektrischen Schichten 416 werden leitfähige Strukturelemente 418 zum Verbinden mit der aktiven Schaltung hergestellt.
  • Die Vorrichtungs-Dies 410 werden durch Hybridbondung, die eine Metall-Metall-Direktbondung und eine Schmelzbondung umfasst, an den neu konfigurierten Wafer 332 gebondet. Zum Beispiel wird eine untere dielektrische Schicht in dem Vorrichtungs-Die 410 durch Schmelzbondung an eine obere dielektrische Schicht 324 gebondet, und Bondpads 422 in dem Vorrichtungs-Die 410 werden durch Metall-Metall-Direktbondung an die Bondpads 328 gebondet.
  • 6 zeigt ein Spaltfüllen der Vorrichtungs-Dies 410. Der entsprechende Schritt ist als ein Schritt 618 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Die Materialien und das Herstellungsverfahren können aus den entsprechenden in Frage kommenden Materialien und Herstellungsprozessen für die Spaltfüllungsbereiche 220 gewählt werden, und die Einzelheiten werden hier nicht wiederholt. Anschließend wird ein Planarisierungsprozess, wie etwa ein CMP-Prozess oder ein mechanischer Schleifprozess, durchgeführt, um die Rückseite (die dargestellte Oberseite) der Vorrichtungs-Dies 410 auf gleiche Höhe mit einer Oberseite von Spaltfüllungsbereichen 420 zu bringen.
  • In einem anschließenden Prozess wird eine Bondschicht 424 auf den Spaltfüllungsbereichen 420 und den Vorrichtungs-Dies 410 abgeschieden. Die Bondschicht 424 kann eine siliziumhaltige dielektrische Schicht sein, die aus Siliziumoxid, Siliziumoxidnitrid, Siliziumoxidcarbid oder dergleichen hergestellt sein kann oder dieses aufweisen kann.
  • Dann wird ein Trägeraustauschprozess durchgeführt, wie in 7 gezeigt ist. Der entsprechende Schritt ist als ein Schritt 620 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Der Trägeraustauschprozess umfasst ein Befestigen eines Trägers 510 an einem neu konfigurierten Wafer 432. Bei einigen Ausführungsformen wird der Träger 510 aus Silizium hergestellt oder er weist dieses auf, und auf dem Träger 510 wird eine dielektrische oder Bondschicht 512 hergestellt. Die dielektrische Schicht 512 kann aus Siliziumoxid oder einem anderen siliziumhaltigen dielektrischen Material hergestellt werden oder dieses aufweisen. Die Bondung kann daher eine Schmelzbondung sein. In einem anschließenden Prozess wird der Träger 110 von dem neu konfigurierten Wafer 232 entfernt. Wenn der Träger 110 zum Beispiel aus Silizium hergestellt ist, kann er von dem neu konfigurierten Wafer 232 durch Laser-Lifting abgelöst werden oder durch Schleifen entfernt werden. Wenn der Träger 110 ein Glasträger ist und die dielektrische Schicht 112 eine LTHC-Schicht ist, kann das Ablösen durch Projizieren eines Laserstrahls auf die dielektrische Schicht 112 erfolgen, sodass sich die Schicht zersetzt.
  • Weiterhin werden in 7 Durchkontaktierungen 125 (die Dielektrikum-Durchkontaktierungen sind) so hergestellt, dass sie die Spaltfüllungsbereiche 220, die Interconnect-Struktur 230 und die Spaltfüllungsbereiche 320 durchdringen. Der entsprechende Schritt ist als ein Schritt 622 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Bei einigen Ausführungsformen kann der Herstellungsprozess ein Ätzen der Spaltfüllungsbereiche 220, der dielektrischen Schicht 224 und der Spaltfüllungsbereiche 320 zum Erzeugen von Durchkontaktierungsöffnungen umfassen, durch die die Bondpads 328 freigelegt werden. Dann wird ein leitfähiges Material, wie etwa Titannidrid, Kupfer, Wolfram oder dergleichen oder Multischichten davon, in die Durchkontaktierungsöffnungen gefüllt. Anschließend wird ein Planarisierungsprozess, wie etwa ein CMP-Prozess oder ein mechanischer Schleifprozess, durchgeführt, um überschüssige Teile des leitfähigen Materials zu entfernen, sodass die Durchkontaktierungen 125 in den Durchkontaktierungsöffnungen zurückbleiben. Es versteht sich, dass durch Herstellen von Durchkontaktierungen 125, die zwei Schichten von Spaltfüllungsbereichen direkt durchdringen, die Verbindung von den Vorrichtungs-Dies 410 bis zu einer später herzustellenden Interconnect-Struktur 244 nicht durch mehrere Schichten von RDLs und Metallpads hindurchgehen muss. Dadurch ist der Widerstand von elektrischen Pfaden kleiner, und RC-Verzögerung und Spannungsabfall werden reduziert.
  • Bei alternativen Ausführungsformen wird jede der Durchkontaktierungen 125 in eine erste Durchkontaktierung in den Spaltfüllungsbereichen 220 und eine zweite Durchkontaktierung unterteilt, die die Spaltfüllungsbereiche 320 durchdringt, statt Durchkontaktierungen 125 herzustellen, die die Spaltfüllungsbereiche 220, die Interconnect-Struktur 230 und die Spaltfüllungsbereiche 320 von Anfang bis Ende durchdringen. Die ersten Durchkontaktierungen und die entsprechenden zweiten Durchkontaktierungen sind durch Bondpads/RDLs 228 in der Interconnect-Struktur 230 miteinander elektrisch verbunden.
  • Nach der Herstellung der Durchkontaktierungen 125 wird eine Interconnect-Struktur 244 hergestellt, die eine oder mehrere dielektrische Schichten 240 und RDLs 242 in den dielektrischen Schichten 240 aufweist. Dann werden auf der Unterseite der Interconnect-Struktur 244 elektrische Verbindungselemente 246 hergestellt, die mit dem Vorrichtungs-Die 210 und den Durchkontaktierungen 125 und 225 elektrisch verbunden werden. Der entsprechende Schritt ist als ein Schritt 624 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist.
  • Die Struktur von 7 wird kollektiv als ein neu konfigurierter Wafer 20 bezeichnet. Zum Zertrennen des neu konfigurierten Wafers 20 in eine Mehrzahl von identischen Packages 20' kann ein Vereinzelungsprozess durchgeführt werden. Der entsprechende Schritt ist als ein Schritt 626 in dem Prozessablauf 600 angegeben, der in 35 gezeigt ist. Bei einigen Ausführungsformen wird der neu konfigurierte Wafer 20 zersägt, ohne den Träger 510 zu entfernen, und die zersägten Teile des Trägers 510 verbleiben in den Packages 20'. Bei alternativen Ausführungsformen wird der Träger 510 vor dem Vereinzelungsprozess entfernt. Dementsprechend können Oberseiten der resultierenden Packages 20' auf gleicher Höhe mit einer Oberseite der dielektrischen Schicht 512 oder auf gleicher Höhe mit Oberseiten der Vorrichtungs-Dies 410 sein, wenn die dielektrische Schicht 512 entfernt worden ist.
  • Wie in 7 gezeigt ist, erstreckt sich der Vorrichtungs-Die 310 seitlich über jeweilige Ränder des darunter befindlichen Vorrichtungs-Dies 210 hinaus. Dadurch können die Durchkontaktierungen 225 von dem Vorrichtungs-Die 310 überdeckt werden. Die Durchkontaktierungen 225 verbinden die Bondpads 228 (und den Vorrichtungs-Die 310) direkt mit der Interconnect-Struktur 244, ohne durch die Durchkontaktierungen 214 und die Metallleitungen und Durchkontaktierungen in dem Vorrichtungs-Die 210 hindurchzugehen. Die Durchkontaktierungen 125 können außerdem so hergestellt werden, dass sie die Bondpads 328 (und den Vorrichtungs-Die 410) direkt mit der Interconnect-Struktur 244 verbinden, ohne durch die Durchkontaktierungen 214 und 314 und die Metallleitungen und Durchkontaktierungen in den Vorrichtungs-Dies 210 und 310 hindurchzugehen. Dadurch wird der Widerstand der Verbindungspfade reduziert, und RC-Verzögerung und Spannungsabfall werden ebenfalls reduziert. Bei einigen Ausführungsformen können die Durchkontaktierungen 125 und 225 größere Querabmessungen als die Durchkontaktierungen in den Vorrichtungs-Dies haben und können daher zum Bereitstellen von Spannungen wie VDD und VSS verwendet werden, während die Signalverbindung zwischen unterschiedlichen Schichten von Vorrichtungs-Dies über die Durchkontaktierungen in den Vorrichtungs-Dies hergestellt werden kann. Bei einigen Ausführungsformen können zum Beispiel alle Stromverbindungen von der Interconnect-Struktur 244 bis zu den Schicht-2-Vorrichtungs-Dies 310 und den Schicht-3-Vorrichtungs-Dies 410 über Dielektrikum-Durchkontaktierungen wie 125 und 225 hergestellt werden, und alle Signalverbindungen können über Halbleiter-Durchkontaktierungen wie 214 und 314 hergestellt werden.
  • Der Vorrichtungs-Die 310 wird mit zwei Vorrichtungs-Dies 410 verbunden. Dementsprechend kann der Vorrichtungs-Die 310 als ein Brücken-Die verwendet werden, und er ermöglicht eine Lateralübertragung von Signalen und/oder Strömen zwischen den Vorrichtungs-Dies 410. Die Signalwege können die Metallleitungen, Durchkontaktierungen und Bondpads in den Vorrichtungs-Dies 310 und 410 sein. Außerdem können die Signalwege digitale Vorrichtungen, wie etwa Schalter, Router oder dergleichen, oder Ganzmetallverbindungen sein, die Metallleitungen/Pads und Durchkontaktierungen umfassen.
  • Die 8 bis 14 zeigen die Herstellung eines Packages gemäß alternativen Ausführungsformen der vorliegenden Erfindung. Diese Ausführungsformen sind der in den 1 bis 7 gezeigten Ausführungsform ähnlich, mit der Ausnahme, dass zwei oder mehr Schicht-2-Vorrichtungs-Dies 310 an einen Schicht-1-Vorrichtungs-Die 210 gebondet werden und ein Schicht-3-Vorrichtungs-Die 410 an zwei Schicht-2-Vorrichtungs-Dies 310 gebondet werden können. Wenn nicht anders angegeben, sind die Materialien und Herstellungsverfahren für die Komponenten bei diesen Ausführungsformen (und den in den 15 bis 32 gezeigten Ausführungsformen) im Wesentlichen die Gleichen wie für die ähnlichen Komponenten, die mit ähnlichen Bezugszahlen in den vorhergehenden Ausführungsformen bezeichnet sind, die in den 1 bis 7 gezeigt sind. Die Einzelheiten zu den Materialien und Herstellungsverfahren für die Komponenten, die in den 8 bis 32 gezeigt sind, sind daher in der Erörterung der vorhergehenden Ausführungsformen zu finden.
  • In 8 wird ein Schicht-1-Vorrichtungs-Die 210 zum Beispiel durch Schmelzbondung oder mit einem Klebstoff an einem Träger 110 befestigt. Wie in 9 gezeigt ist, werden dann Spaltfüllungsbereiche 220 so erzeugt, dass sie den Vorrichtungs-Die 210 verkapseln. Dann wird ein Planarisierungsprozess durchgeführt, um die Oberseite des Vorrichtungs-Dies 210, die Oberseiten der Durchkontaktierungen 214 und die Oberseiten der Spaltfüllungsbereiche 220 zu egalisieren. Bei einigen Ausführungsformen werden anders als bei der in 2 gezeigten Ausführungsform auf dieser Stufe keine Durchkontaktierungen in den Spaltfüllungsbereichen 220 hergestellt. Bei alternativen Ausführungsformen können wie in 2 auch auf dieser Stufe Durchkontaktierungen 225 so hergestellt werden, dass sie die Spaltfüllungsbereiche 220 durchdringen. Dann wird eine dielektrische Schicht 226 dadurch hergestellt, dass ein Halbleitersubstrat 212 ausgespart wird und ein dielektrisches Material in die resultierende Aussparung gefüllt wird. Anschließend wird eine Interconnect-Struktur 230, die dielektrische Schichten 224 und RDLs/Bondpads 228 aufweist, über den Spaltfüllungsbereichen 220 und dem Vorrichtungs-Die 210 hergestellt. Dadurch entsteht ein neu konfigurierter Wafer 232.
  • In 10 werden Schicht-2-Vorrichtungs-Dies 310 zum Beispiel durch Hybridbondung an den neu konfigurierten Wafer 232 gebondet. Die Bondung kann ebenfalls eine Vorderseite-an-Rückseite-Bondung sein, aber es können auch andere Bondschemata verwendet werden. Bei einigen Ausführungsformen werden zwei oder mehr Vorrichtungs-Dies 310 an denselben Vorrichtungs-Die 210 gebondet. Dementsprechend kann der Vorrichtungs-Die 210 (zusätzlich zu seinen anderen Funktionen) auch als ein Brücken-Die fungieren, um Querverbindungen zwischen den Vorrichtungs-Dies 310 herzustellen. Ein oder mehrere der Vorrichtungs-Dies 310 können sich seitlich über entsprechende Ränder des Vorrichtungs-Dies 210 hinaus erstrecken, wobei auch einige Bondpads 322 der Vorrichtungs-Dies 310 gegenüber dem Vorrichtungs-Die 210 vertikal versetzt werden.
  • Wie in 11 gezeigt ist, werden dann Spaltfüllungsbereiche 320 erzeugt, die anschließend planarisiert werden, sodass ihre Rückseiten koplanar mit den Rückseiten der Substrate 312 sind. Dann werden Durchkontaktierungen 325 (die Dielektrikum-Durchkontaktierungen sind) so hergestellt, dass sie die Spaltfüllungsbereiche 320 durchdringen und mit den Bondpads 228 verbunden werden. Außerdem werden dielektrische Schichten 326 so hergestellt, dass sie die oberen Endteile der Durchkontaktierungen 314 umschließen. Dann wird eine Interconnect-Struktur 330 hergestellt, die eine oder mehrere dielektrische Schichten 324 und RDLs/Bondpads 328 aufweist. Dadurch entsteht ein neu konfigurierter Wafer 332.
  • 12 zeigt das Bonden des Schicht-3-Vorrichtungs-Dies 410 an zwei Vorrichtungs-Dies 310. Dementsprechend kann der Vorrichtungs-Die 410 bei einigen Ausführungsformen auch als ein Brücken-Die verwendet werden, um zwei Vorrichtungs-Dies 310 miteinander zu verbinden. Der Vorrichtungs-Die 410 wird über die Durchkontaktierung 325 mit dem Vorrichtungs-Die 210 elektrisch verbunden, ohne durch Halbleiter-Durchkontaktierungen in den Vorrichtungs-Dies 310 hindurchzugehen.
  • 13 zeigt ein Verkapseln des Vorrichtungs-Dies 410 in den Spaltfüllungsbereichen 420 und ein Herstellen der Bondschicht 424. Dadurch entsteht ein neu konfigurierter Wafer 432. Dann wird der Träger 510 zum Beispiel durch Schmelzbondung an dem neu konfigurierten Wafer 432 befestigt oder an diesen gebondet, wobei die dielektrische Schicht 512 auf der Oberfläche des Trägers 510 an die Bondschicht 424 gebondet wird. Der Träger 510 kann ein Siliziumträger, ein Glaswafer oder dergleichen sein. Der Träger 510 kann auch mit einem Klebstoff an dem neu konfigurierten Wafer 432 befestigt werden, statt durch Schmelzbondung an den neu konfigurierten Wafer 432 gebondet zu werden.
  • Anschließend wird der Träger 110 von dem neu konfigurierten Wafer 20 abgelöst, und dann werden Durchkontaktierungen 225 hergestellt. Die resultierende Struktur ist in 14 gezeigt. Dann wird eine Interconnect-Struktur 244 hergestellt, die dielektrische Schichten 240 und RDLs/Bondpads 242 aufweist. Außerdem werden elektrische Verbindungselemente 246 zum elektrischen Verbinden mit den Durchkontaktierungen 225 und dem Vorrichtungs-Die 210 über die Interconnect-Struktur 244 hergestellt. Dadurch entsteht ein neu konfigurierter Wafer 20.
  • Dann wird der neu konfigurierte Wafer 20 vereinzelt, um eine Mehrzahl von identischen Packages 20' herzustellen. Auch hier kann das Package 20' die übrigen Teile des Trägers 510 aufweisen oder auch nicht, und es kann die übrigen Teile der Bondschichten 424 und 512 aufweisen oder auch nicht.
  • Die 15 bis 19 zeigen die Herstellung eines Packages gemäß alternativen Ausführungsformen der vorliegenden Erfindung. Diese Ausführungsformen sind den in den 1 bis 14 gezeigten Ausführungsformen ähnlich, mit der Ausnahme, dass nur zwei (statt mehr als drei) Schichten von Vorrichtungs-Dies verwendet werden. In 15 wird ein Schicht-1-Vorrichtungs-Die 210 an dem Träger 110 befestigt. Wie in 16 gezeigt ist, werden dann Spaltfüllungsbereiche 220 so erzeugt, dass sie den Vorrichtungs-Die 210 verkapseln, und anschließend wird die dielektrische Schicht 226 hergestellt. Anschließend wird eine Interconnect-Struktur 230 hergestellt, die eine oder mehrere dielektrische Schichten 224 und RDLs/Bondpads 228 darin aufweist. Dadurch entsteht ein neu konfigurierter Wafer 232.
  • In 17 werden die Schicht-2-Vorrichtungs-Dies 310 zum Beispiel durch Hybridbondung an den neu konfigurierten Wafer 232 gebondet. Die Bondung kann eine Vorderseite-an-Rückseite-Bondung sein, aber es können auch andere Bondschemata verwendet werden. Bei einigen Ausführungsformen werden zwei oder mehr Vorrichtungs-Dies 310 an denselben Vorrichtungs-Die 210 gebondet. Dementsprechend kann der Vorrichtungs-Die 210 (zusätzlich zu seinen anderen Funktionen) auch als ein Brücken-Die fungieren, um Querverbindungen zwischen den Vorrichtungs-Dies 310 herzustellen. Ein oder mehrere der Vorrichtungs-Dies 310 können sich seitlich über entsprechende Ränder des Vorrichtungs-Dies 210 hinaus erstrecken, wobei auch einige Bondpads 322 der Vorrichtungs-Dies 310 gegenüber dem Vorrichtungs-Die 210 vertikal versetzt werden.
  • Wie in 18 gezeigt ist, werden dann Spaltfüllungsbereiche 320 erzeugt, die anschließend planarisiert werden, sodass ihre Rückseiten koplanar mit den Rückseiten der Substrate 312 sind. Dann wird eine Bondschicht 324, die eine dielektrische Schicht ist, hergestellt. Dadurch entsteht ein neu konfigurierter Wafer 332. Dann wird der Träger 510 zum Beispiel durch Schmelzbondung an dem neu konfigurierten Wafer 332 befestigt, wobei die dielektrische Schicht 512 auf der Oberfläche des Trägers 510 an die Bondschicht 324 gebondet wird. Der Träger 510 kann ein Siliziumträger oder ein Glaswafer sein. Der Träger 510 kann auch mit einem Klebstoff an dem neu konfigurierten Wafer 332 befestigt werden, statt durch Schmelzbondung an diesen gebondet zu werden.
  • Anschließend wird der Träger 110 von dem neu konfigurierten Wafer 232 abgelöst, und dann werden Durchkontaktierungen 225 hergestellt. Die resultierende Struktur ist in 19 gezeigt. Dann wird eine Interconnect-Struktur 244 hergestellt, die dielektrische Schichten 240 und RDLs/Bondpads 242 aufweist. Außerdem werden elektrische Verbindungselemente 246 zum elektrischen Verbinden mit den Durchkontaktierungen 225 und dem Vorrichtungs-Die 210 über die Interconnect-Struktur 244 hergestellt. Dadurch entsteht ein neu konfigurierter Wafer 20.
  • Dann wird der neu konfigurierte Wafer 20 vereinzelt, um eine Mehrzahl von identischen Packages 20' herzustellen. Auch hier kann das Package 20' die übrigen Teile des Trägers 510 aufweisen oder auch nicht, und es kann die übrigen Teile der dielektrischen Schichten 324 und 512 aufweisen oder auch nicht.
  • 20 zeigt einen neu konfigurierten Wafer 20 und die entsprechenden Packages 20' gemäß alternativen Ausführungsformen. Diese Ausführungsformen sind der in 19 gezeigten Ausführungsform ähnlich, mit der Ausnahme, dass nur ein Schicht-2-Vorrichtungs-Die 310 an den Vorrichtungs-Die 210 gebondet wird. Auch hier erstreckt sich der Vorrichtungs-Die 310 seitlich über die Ränder des Vorrichtungs-Dies 210 hinaus, sodass die Durchkontaktierungen 225 direkt unter dem Vorrichtungs-Die 310 hergestellt werden können und den Vorrichtungs-Die 310 und die Interconnect-Struktur 244 miteinander verbinden können.
  • Die 21 bis 24 zeigen die Herstellung eines Packages gemäß alternativen Ausführungsformen der vorliegenden Erfindung. Diese Ausführungsformen sind den vorhergehenden Ausführungsformen ähnlich, mit der Ausnahme, dass der Träger 110 durch einen Vorrichtungswafer 110' ersetzt wird. In 21 wird der Schicht-2-Vorrichtungs-Die 210 durch Hybridbondung an Vorrichtungs-Dies 110" in dem Vorrichtungswafer 110' gebondet. Die Bondung kann ebenfalls eine Vorderseite-an-Vorderseite-Bondung sein, aber es können auch andere Bondschemata verwendet werden. Die Vorrichtungs-Dies 110" weisen ebenfalls ein Halbleitersubstrat 112 und aktive Schaltungen (nicht dargestellt) auf der Oberseite des Halbleitersubstrats 112 auf. Außerdem weisen die Vorrichtungs-Dies 110" dielektrische Schichten 116, leitfähige Strukturelemente 118, eine dielektrische Oberflächenschicht 124 und Bondpads 128 auf.
  • Wie in 22 gezeigt ist, werden dann Spaltfüllungsbereiche 320 erzeugt, um den Vorrichtungs-Die 210 einzukapseln, und anschließend wird eine dielektrische Schicht 226 hergestellt. Außerdem werden in den Spaltfüllungsbereichen 220 Durchkontaktierungen 325 hergestellt, die mit den Bondpads 128 elektrisch verbunden werden. Anschließend wird eine Interconnect-Struktur 230 hergestellt, die dielektrische Schichten 224 und RDLs/Bondpads 228 darin aufweist. Dadurch entsteht ein neu konfigurierter Wafer 232.
  • In 23 werden Schicht-2-Vorrichtungs-Dies 310 zum Beispiel durch Hybridbondung an den neu konfigurierten Wafer 232 gebondet. Die Bondung kann eine Vorderseite-an-Rückseite-Bondung sein, aber es können auch andere Bondschemata verwendet werden. Bei einigen Ausführungsformen werden zwei oder mehr Vorrichtungs-Dies 310 an denselben Vorrichtungs-Die 210 gebondet. Dementsprechend kann der Vorrichtungs-Die 210 (zusätzlich zu seinen anderen Funktionen) auch als ein Brücken-Die verwendet werden, um eine Querverbindung der Vorrichtungs-Dies 310 herzustellen. Ein oder mehrere der Vorrichtungs-Dies 310 können sich seitlich über entsprechende Ränder des Vorrichtungs-Dies 210 hinaus erstrecken, wobei auch einige Bondpads 322 der Vorrichtungs-Dies 310 gegenüber dem Vorrichtungs-Die 210 vertikal versetzt werden.
  • Wie in 24 gezeigt ist, werden dann Spaltfüllungsbereiche 320 erzeugt, um die Vorrichtungs-Die 310 einzukapseln, und anschließend werden die Spaltfüllungsbereiche 320 planarisiert, sodass ihre Rückseiten koplanar mit den Rückseiten der Substrate 312 sind. Die Halbleitersubstrate 312 und die Spaltfüllungsbereiche 320 können ausgespart werden, und anschließend werden eine oder mehrere dielektrische Schichten 326 so hergestellt, dass sie obere Endteile der Durchkontaktierungen 314 in den Vorrichtungs-Dies 310 umschließen.
  • Dann wird eine Interconnect-Struktur 244, die dielektrische Schichten 240 und RDLs/Bondpads 242 aufweist, über und in elektrischer Verbindung mit den Vorrichtungs-Dies 410 hergestellt. Außerdem werden elektrische Verbindungselemente 246 so hergestellt, dass sie über die Interconnect-Struktur 244 mit den Vorrichtungs-Dies 310 elektrisch verbunden werden. Dadurch entsteht ein neu konfigurierter Wafer 20. Dann wird der neu konfigurierte Wafer 20 vereinzelt, um eine Mehrzahl von identischen Packages 20' herzustellen.
  • 25 zeigt einen neu konfigurierten Wafer 20 und die entsprechenden Packages 20' gemäß alternativen Ausführungsformen. Diese Ausführungsformen sind der in 24 gezeigten Ausführungsform ähnlich, mit der Ausnahme, dass nur ein Vorrichtungs-Die 310 an den Vorrichtungs-Die 210 gebondet wird. Auch hier erstreckt sich der Vorrichtungs-Die 310 seitlich über die Ränder des Vorrichtungs-Dies 210 hinaus, sodass die Durchkontaktierungen 225 direkt unter dem Vorrichtungs-Die 310 hergestellt werden können und den Vorrichtungs-Die 310 und die Interconnect-Struktur 244 miteinander verbinden können.
  • Die 26 bis 31 zeigen die Herstellung eines Packages gemäß alternativen Ausführungsformen der vorliegenden Erfindung. Diese Ausführungsformen sind den Ausführungsformen ähnlich, die in den 21 bis 25 gezeigt sind (bei denen ein Vorrichtungswafer statt des Trägers verwendet wird), mit der Ausnahme, dass drei Schichten von Vorrichtungs-Dies über dem unteren Wafer 110' aufeinandergestapelt werden. In 26 wird der Schicht-2-Vorrichtungs-Die 210 durch Hybridbondung auf die Vorrichtungs-Dies 110" in dem Vorrichtungswafer 110' gestapelt. Die Bondung kann ebenfalls eine Vorderseite-an-Vorderseite -Bondung sein, aber es können auch andere Bondschemata verwendet werden.
  • Wie in 27 gezeigt ist, werden dann Spaltfüllungsbereiche 220 erzeugt, um den Vorrichtungs-Die 210 einzukapseln, und anschließend wird eine dielektrische Schicht 226 hergestellt. Außerdem werden in den Spaltfüllungsbereichen 220 Durchkontaktierungen 225 hergestellt, die mit den Bondpads 128 elektrisch verbunden werden. Anschließend wird eine Interconnect-Struktur 230 hergestellt, die dielektrische Schichten 224 und RDLs/Bondpads 228 darin aufweist. Dadurch entsteht ein neu konfigurierter Wafer 232.
  • In 28 werden Schicht-2-Vorrichtungs-Dies 310 zum Beispiel durch Hybridbondung an den neu konfigurierten Wafer 232 gebondet. Die Bondung kann ebenfalls eine Vorderseite-an-Rückseite-Bondung sein, aber es können auch andere Bondschemata verwendet werden. Bei einigen Ausführungsformen werden zwei oder mehr Vorrichtungs-Dies 310 an denselben Vorrichtungs-Die 210 gebondet. Dementsprechend kann der Vorrichtungs-Die 210 (zusätzlich zu seinen anderen Funktionen) auch als ein Brücken-Die fungieren, um eine Querverbindung der Vorrichtungs-Dies 310 herzustellen. Ein oder mehrere der Vorrichtungs-Dies 310 können sich seitlich über entsprechende Ränder des Vorrichtungs-Dies 210 hinaus erstrecken, wobei auch einige Bondpads 322 der Vorrichtungs-Dies 310 gegenüber dem Vorrichtungs-Die 210 vertikal versetzt werden.
  • Wie in 29 gezeigt ist, werden dann Spaltfüllungsbereiche 320 erzeugt, die dann planarisiert werden, sodass ihre Rückseiten koplanar mit den Rückseiten der Substrate 312 sind. In den Spaltfüllungsbereichen 320 werden Durchkontaktierungen 325 hergestellt. Die Halbleitersubstrate 312 und die Spaltfüllungsbereiche 320 können ausgespart werden, und anschließend werden dielektrische Schichten 326 so hergestellt, dass sie obere Endteile der Durchkontaktierungen 314 in den Vorrichtungs-Dies 310 umschließen.
  • 30 zeigt das Bonden des Vorrichtungs-Dies 410, der an zwei Vorrichtungs-Dies 310 gebondet wird. Dementsprechend kann der Vorrichtungs-Die 410 bei einigen Ausführungsformen auch als ein Brücken-Die verwendet werden, um zwei Vorrichtungs-Dies 310 miteinander zu verbinden. Der Vorrichtungs-Die 410 wird über eine oder mehrere Durchkontaktierungen 325 mit dem Vorrichtungs-Die 210 elektrisch verbunden, ohne durch Halbleiter-Durchkontaktierungen in den Vorrichtungs-Dies 310 hindurchzugehen.
  • 31 zeigt das Verkapseln des Vorrichtungs-Dies 410 in den Spaltfüllungsbereichen 420. Dadurch entsteht ein neu konfigurierter Wafer 432. Die Halbleitersubstrate 412 und die Spaltfüllungsbereiche 420 können ausgespart werden, und anschließend werden dielektrische Schichten 426 so hergestellt, dass sie obere Endteile von Durchkontaktierungen 414 in den Vorrichtungs-Dies 410 umschließen.
  • Dann wird eine Interconnect-Struktur 244, die dielektrische Schichten 240 und RDLs/Bondpads 242 aufweist, über und in elektrischer Verbindung mit den Vorrichtungs-Dies 410 hergestellt. Außerdem werden elektrische Verbindungselemente 246 hergestellt. Dadurch entsteht ein neu konfigurierter Wafer 20. Dann wird der neu konfigurierte Wafer 20 vereinzelt, um eine Mehrzahl von identischen Packages 20' herzustellen.
  • 32 zeigt einen neu konfigurierten Wafer 20 und die entsprechenden Packages 20' gemäß alternativen Ausführungsformen. Diese Ausführungsformen sind der in 31 gezeigten Ausführungsform ähnlich, mit der Ausnahme, dass nur ein Vorrichtungs-Die 310 an den Vorrichtungs-Die 210 gebondet wird und zwei Vorrichtungs-Dies 410 an nur einen Vorrichtungs-Die 310 gebondet werden. Außerdem werden eine oder mehrere Durchkontaktierungen 425 in den Spaltfüllungsbereichen 420 hergestellt. Bei den Ausführungsformen der 31 und 32 erstreckt sich der Vorrichtungs-Die 310 seitlich über die Ränder des Vorrichtungs-Dies 210 hinaus, sodass die Durchkontaktierungen 225 direkt unter dem Vorrichtungs-Die 310 hergestellt werden können und die Vorrichtungs-Dies 310 und 110" miteinander verbinden können.
  • Die 33 und 34 zeigen eine Draufsicht bzw. eine Schnittansicht eines Teils eines beispielhaften Packages 20'. Bei einigen Ausführungsformen sind mehrere Schicht-2-Vorrichtungs-Dies 210 als eine Matrix angeordnet. Mehrere Schicht-3-Vorrichtungs-Dies 310A und 310B sind über den Schicht-2-Vorrichtungs-Dies angeordnet und an diese gebondet. Die Schicht-3-Vorrichtungs-Dies 310B sind Brücken-Dies (Si_bridge), die jeweils an zwei benachbarte Vorrichtungs-Dies 210 gebondet sind.
  • Bei den vorstehend beschriebenen Ausführungsformen werden einige Prozesse und Strukturelemente gemäß einigen Ausführungsformen der vorliegenden Erfindung zum Herstellen eines dreidimensionalen Packages (3D-Packages) erörtert. Es können aber auch andere Prozesse und Strukturelemente verwendet werden. Zum Beispiel können Prüfstrukturen zur Unterstützung bei der Verifikationsprüfung einer 3D-Verkappung oder von 3D IC-Vorrichtungen verwendet werden. Die Prüfstrukturen können zum Beispiel Prüfpads, die in einer Umverteilungsschicht oder auf einem Substrat hergestellt sind und die Prüfung der 3D-Verkappung oder der 3DIC-Vorrichtungen ermöglichen, die Verwendung von Sonden und/oder Sondenkarten und dergleichen umfassen. Die Verifikationsprüfung kann an Zwischenstrukturen sowie an der Endstruktur durchgeführt werden. Außerdem können die hier offenbarten Strukturen und Verfahren in Verbindung mit Prüfmethodologien verwendet werden, die eine Zwischenverifikation von erwiesenermaßen guten Dies umfassen, um die Ausbeute zu steigern und die Kosten zu senken.
  • Bei den vorstehend erörterten Ausführungsformen sind zwei bis vier Schichten von Vorrichtungs-Dies dargestellt. Bei alternativen Ausführungsformen können aber auch mehr Schichten von Vorrichtungs-Dies verwendet werden. Bei einigen beispielhaften Ausführungsformen kann die untere Schicht Logik-Vorrichtungs-Dies, wie etwa CPU-Dies, GPU-Dies oder dergleichen, aufweisen, während die oberen Schichten Speicher-Vorrichtungs-Dies aufweisen können.
  • Die Ausführungsformen der vorliegenden Erfindung haben mehrere Vorzüge. Durch Herstellen von Dielektrikum-Durchkontaktierungen in Spaltfüllungsbereichen ersetzen die Dielektrikum-Durchkontaktierungen einige der ansonsten verwendeten Halbleiter-Durchkontaktierungen, und sie haben daher einen niedrigeren spezifischen Widerstand. Außerdem werden die RC-Verzögerung und der Spannungsabfall, die von den Halbleiter-Durchkontaktierungen und den entsprechenden Metallleitungen und Durchkontaktierungen verursacht werden, entsprechend reduziert.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung umfasst ein Verfahren die folgenden Schritte: Bonden eines Schicht-i-Vorrichtungs-Dies an einen ersten Träger; Erzeugen eines ersten Spaltfüllungsbereichs so, dass er den Schicht-1-Vorrichtungs-Die verkapselt; Herstellen einer ersten Umverteilungsstruktur über und in elektrischer Verbindung mit dem Schicht-1-Vorrichtungs-Die; Bonden eines ersten Schicht-2-Vorrichtungs-Dies an den Schicht-1-Vorrichtungs-Die, wobei der erste Schicht-2-Vorrichtungs-Die über dem Schicht-1-Vorrichtungs-Die angeordnet wird und sich seitlich über einen entsprechenden Rand des Schicht-1-Vorrichtungs-Dies hinaus erstreckt; Erzeugen eines zweiten Spaltfüllungsbereichs so, dass er den ersten Schicht-2-Vorrichtungs-Die verkapselt; Entfernen des ersten Trägers; Herstellen einer ersten Dielektrikum-Durchkontaktierung so, dass sie den ersten Spaltfüllungsbereich durchdringt, wobei die erste Dielektrikum-Durchkontaktierung von dem ersten Schicht-2-Vorrichtungs-Die überdeckt wird und mit diesem elektrisch verbunden wird; und Herstellen einer zweiten Umverteilungsstruktur, wobei die erste Umverteilungsstruktur und die zweite Umverteilungsstruktur auf gegenüberliegenden Seiten des Schicht-1-Vorrichtungs-Dies angeordnet werden. Bei einer Ausführungsform weist die erste Umverteilungsstruktur eine dielektrische Schicht und ein erstes und ein zweites Bondpad auf, wobei ein drittes Bondpad des ersten Schicht-2-Vorrichtungs-Dies an das erste Bondpad gebondet wird und die erste Dielektrikum-Durchkontaktierung mit dem zweiten Bondpad physisch verbunden wird. Bei einer Ausführungsform wird die erste Dielektrikum-Durchkontaktierung hergestellt, bevor die erste Umverteilungsstruktur hergestellt wird. Bei einer Ausführungsform wird die erste Dielektrikum-Durchkontaktierung hergestellt, nachdem die erste Umverteilungsstruktur hergestellt worden ist. Bei einer Ausführungsform wird die erste Dielektrikum-Durchkontaktierung hergestellt, nachdem die erste Umverteilungsstruktur hergestellt worden ist und nachdem der erste Träger entfernt worden ist. Bei einer Ausführungsform umfasst das Verfahren vor dem Entfernen des ersten Trägers weiterhin ein Bonden eines zweiten Trägers über dem ersten Schicht-2-Vorrichtungs-Die. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Bonden eines zweiten Schicht-2-Vorrichtungs-Dies an den Schicht-1-Vorrichtungs-Die, wobei der zweite Schicht-2-Vorrichtungs-Die über dem Schicht-1-Vorrichtungs-Die angeordnet wird und der Schicht-1-Vorrichtungs-Die den ersten Schicht-2-Vorrichtungs-Die mit dem zweiten Schicht-2-Vorrichtungs-Die elektrisch in Brücke schaltet. Bei einer Ausführungsform ist die erste Umverteilungsstruktur eine einschichtige Umverteilungsstruktur, die eine einzige Schicht aus einem Dielektrikum sowie Bondpads aufweist, die erste Oberseiten und erste Unterseiten haben, die mit einer entsprechenden zweiten Oberseite und einer entsprechenden zweiten Unterseite der einzigen Schicht aus Dielektrikum koplanar sind. Bei einer Ausführungsform umfasst das Verfahren weiterhin Folgendes: Bonden eines Schicht-3-Vorrichtungs-Dies an den ersten Schicht-2-Vorrichtungs-Die, wobei der Schicht-3-Vorrichtungs-Die über dem ersten Schicht-2-Vorrichtungs-Die angeordnet wird und sich seitlich über einen entsprechenden Rand des ersten Schicht-2-Vorrichtungs-Dies hinaus erstreckt; und Erzeugen eines dritten Spaltfüllungsbereichs so, dass er den Schicht-3-Vorrichtungs-Die verkapselt. Bei einer Ausführungsform umfasst das Verfahren weiterhin ein Herstellen einer zweiten Dielektrikum-Durchkontaktierung so, dass sie den ersten Spaltfüllungsbereich, die erste Umverteilungsstruktur und den zweiten Spaltfüllungsbereich durchdringt. Bei einer Ausführungsform wird die zweite Dielektrikum-Durchkontaktierung auf ein Metallpad in der zweiten Umverteilungsstruktur aufgesetzt.
  • Gemäß einigen Ausführungsformen der vorliegenden Erfindung weist ein Package Folgendes auf: eine erste Umverteilungsstruktur; einen Schicht-1-Vorrichtungs-Die über der ersten Umverteilungsstruktur, wobei der Schicht-1-Vorrichtungs-Die ein erstes Halbleitersubstrat und eine das erste Halbleitersubstrat durchdringende erste Halbleiter-Durchkontaktierung aufweist; einen ersten Spaltfüllungsbereich, der den Schicht-1-Vorrichtungs-Die verkapselt; eine zweite Umverteilungsstruktur über und in elektrischer Verbindung mit dem Schicht-1-Vorrichtungs-Die und der ersten Halbleiter-Durchkontaktierung; einen ersten Schicht-2-Vorrichtungs-Die, der über dem Schicht-1-Vorrichtungs-Die angeordnet ist und an diesen gebondet ist, wobei sich der erste Schicht-2-Vorrichtungs-Die seitlich über einen entsprechenden Rand des Schicht-1-Vorrichtungs-Dies hinaus erstreckt; einen zweiten Spaltfüllungsbereich, der den ersten Schicht-2-Vorrichtungs-Die verkapselt; und eine erste Dielektrikum-Durchkontaktierung, die den ersten Spaltfüllungsbereich durchdringt, wobei die erste Dielektrikum-Durchkontaktierung den ersten Schicht-2-Vorrichtungs-Die mit der ersten Umverteilungsstruktur elektrisch verbindet. Bei einer Ausführungsform wird die erste Dielektrikum-Durchkontaktierung von dem ersten Schicht-2-Vorrichtungs-Die überdeckt. Bei einer Ausführungsform weist das Package weiterhin Folgendes auf: einen Schicht-3-Vorrichtungs-Die, der über dem ersten Schicht-2-Vorrichtungs-Die angeordnet ist und an diesen gebondet ist, wobei sich der Schicht-3-Vorrichtungs-Die außerdem seitlich über einen entsprechenden Rand des ersten Schicht-2-Vorrichtungs-Dies hinaus erstreckt; und einen dritten Spaltfüllungsbereich, der den Schicht-3-Vorrichtungs-Die verkapselt. Bei einer Ausführungsform weist das Package weiterhin eine zweite Dielektrikum-Durchkontaktierung auf, die den ersten Spaltfüllungsbereich, die zweite Umverteilungsstruktur und den zweiten Spaltfüllungsbereich durchdringt. Bei einer Ausführungsform weist die zweite Dielektrikum-Durchkontaktierung einen Teil auf, der sich zusammenhängend in den ersten Spaltfüllungsbereich, die zweite Umverteilungsstruktur und den zweiten Spaltfüllungsbereich ohne Grenzflächen darin erstreckt. Bei einer Ausführungsform weist das Package weiterhin eine zweite Dielektrikum-Durchkontaktierung auf, die den zweiten Spaltfüllungsbereich durchdringt, wobei die zweite Dielektrikum-Durchkontaktierung den Schicht-1-Vorrichtungs-Die überdeckt und mit diesem elektrisch verbunden ist.
  • Bei einigen Ausführungsformen der vorliegenden Erfindung weist ein Package Folgendes auf: eine erste Umverteilungsstruktur; einen ersten Vorrichtungs-Die über der ersten Umverteilungsstruktur; einen ersten Spaltfüllungsbereich, der den ersten Vorrichtungs-Die verkapselt; einen zweiten Vorrichtungs-Die über dem ersten Vorrichtungs-Die, wobei sich der zweite Vorrichtungs-Die seitlich über einen ersten Rand des ersten Vorrichtungs-Dies hinaus erstreckt; einen zweiten Spaltfüllungsbereich, der den zweiten Vorrichtungs-Die verkapselt; einen dritten Vorrichtungs-Die über dem zweiten Vorrichtungs-Die, wobei sich der dritte Vorrichtungs-Die seitlich über einen zweiten Rand des zweiten Vorrichtungs-Dies hinaus erstreckt; einen dritten Spaltfüllungsbereich, der den dritten Vorrichtungs-Die verkapselt; eine erste Dielektrikum-Durchkontaktierung in dem ersten Spaltfüllungsbereich, wobei die erste Dielektrikum-Durchkontaktierung von dem zweiten Vorrichtungs-Die überdeckt ist und mit diesem elektrisch verbunden ist; und eine zweite Dielektrikum-Durchkontaktierung, die von dem dritten Vorrichtungs-Die überdeckt ist, wobei die zweite Dielektrikum-Durchkontaktierung den ersten Spaltfüllungsbereich und den zweiten Spaltfüllungsbereich durchdringt. Bei einer Ausführungsform weist die zweite Dielektrikum-Durchkontaktierung einen Teil auf, der sich zusammenhängend durch den ersten und den zweiten Spaltfüllungsbereich ohne Grenzflächen darin erstreckt. Bei einer Ausführungsform hat die zweite Dielektrikum-Durchkontaktierung ein erstes oberes Ende und ein erstes unteres Ende, das breiter als das erste obere Ende ist. Bei einer Ausführungsform hat die erste Dielektrikum-Durchkontaktierung ein zweites oberes Ende und ein zweites unteres Ende, das schmaler als das zweite obere Ende ist.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren mit den folgenden Schritten: Bonden eines Schicht-i-Vorrichtungs-Dies an einen ersten Träger; Erzeugen eines ersten Spaltfüllungsbereichs so, dass er den Schicht-1-Vorrichtungs-Die verkapselt; Herstellen einer ersten Umverteilungsstruktur über und in elektrischer Verbindung mit dem Schicht-1-Vorrichtungs-Die; Bonden eines ersten Schicht-2-Vorrichtungs-Dies an den Schicht-1-Vorrichtungs-Die, wobei der erste Schicht-2-Vorrichtungs-Die über dem Schicht-1-Vorrichtungs-Die angeordnet wird und sich seitlich über einen entsprechenden Rand des Schicht-i-Vorrichtungs-Dies hinaus erstreckt; Erzeugen eines zweiten Spaltfüllungsbereichs so, dass er den ersten Schicht-2-Vorrichtungs-Die verkapselt; Entfernen des ersten Trägers; Herstellen einer ersten Dielektrikum-Durchkontaktierung so, dass sie den ersten Spaltfüllungsbereich durchdringt, wobei die erste Dielektrikum-Durchkontaktierung von dem ersten Schicht-2-Vorrichtungs-Die überdeckt wird und mit diesem elektrisch verbunden wird; und Herstellen einer zweiten Umverteilungsstruktur, wobei die erste Umverteilungsstruktur und die zweite Umverteilungsstruktur auf gegenüberliegenden Seiten des Schicht-1-Vorrichtungs-Dies angeordnet werden.
  2. Verfahren nach Anspruch 1, wobei die erste Umverteilungsstruktur eine dielektrische Schicht und ein erstes und ein zweites Bondpad aufweist, ein drittes Bondpad des ersten Schicht-2-Vorrichtungs-Dies an das erste Bondpad gebondet wird, und die erste Dielektrikum-Durchkontaktierung mit dem zweiten Bondpad physisch verbunden wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die erste Dielektrikum-Durchkontaktierung hergestellt wird, bevor die erste Umverteilungsstruktur hergestellt wird.
  4. Verfahren nach Anspruch 1 oder 2, wobei die erste Dielektrikum-Durchkontaktierung hergestellt wird, nachdem die erste Umverteilungsstruktur hergestellt worden ist und nachdem der erste Träger entfernt worden ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, das vor dem Entfernen des ersten Trägers weiterhin ein Bonden eines zweiten Trägers über dem ersten Schicht-2-Vorrichtungs-Die umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin ein Bonden eines zweiten Schicht-2-Vorrichtungs-Dies an den Schicht-1-Vorrichtungs-Die umfasst, wobei der zweite Schicht-2-Vorrichtungs-Die über dem Schicht-i-Vorrichtungs-Die angeordnet wird, und der Schicht-i-Vorrichtungs-Die den ersten Schicht-2-Vorrichtungs-Die mit dem zweiten Schicht-2-Vorrichtungs-Die elektrisch in Brücke schaltet.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Umverteilungsstruktur eine einschichtige Umverteilungsstruktur ist, die Folgendes aufweist: eine einzige Schicht aus Dielektrikum; und Bondpads, die erste Oberseiten und erste Unterseiten haben, die mit einer entsprechenden zweiten Oberseite und einer entsprechenden zweiten Unterseite der einzigen Schicht aus Dielektrikum koplanar sind.
  8. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Bonden eines Schicht-3-Vorrichtungs-Dies an den ersten Schicht-2-Vorrichtungs-Die, wobei der Schicht-3-Vorrichtungs-Die über dem ersten Schicht-2-Vorrichtungs-Die angeordnet wird und sich seitlich über einen entsprechenden Rand des ersten Schicht-2-Vorrichtungs-Dies hinaus erstreckt; und Erzeugen eines dritten Spaltfüllungsbereichs so, dass er den Schicht-3-Vorrichtungs-Die verkapselt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, das weiterhin Folgendes umfasst: Herstellen einer zweiten Dielektrikum-Durchkontaktierung so, dass sie den ersten Spaltfüllungsbereich, die erste Umverteilungsstruktur und den zweiten Spaltfüllungsbereich durchdringt.
  10. Verfahren nach Anspruch 9, wobei die zweite Dielektrikum-Durchkontaktierung auf ein Metallpad in der zweiten Umverteilungsstruktur aufgesetzt wird.
  11. Package mit: einer ersten Umverteilungsstruktur; einem Schicht-1-Vorrichtungs-Die über der ersten Umverteilungsstruktur, wobei der Schicht-1-Vorrichtungs-Die Folgendes aufweist: ein erstes Halbleitersubstrat, und eine erste Halbleiter-Durchkontaktierung, die das erste Halbleitersubstrat durchdringt; einem ersten Spaltfüllungsbereich, der den Schicht-1-Vorrichtungs-Die verkapselt; einer zweiten Umverteilungsstruktur über und in elektrischer Verbindung mit dem Schicht-1-Vorrichtungs-Die und der ersten Halbleiter-Durchkontaktierung; einem ersten Schicht-2-Vorrichtungs-Die, der über dem Schicht-1-Vorrichtungs-Die angeordnet ist und an diesen gebondet ist, wobei sich der erste Schicht-2-Vorrichtungs-Die seitlich über einen entsprechenden Rand des Schicht-1-Vorrichtungs-Dies hinaus erstreckt; einem zweiten Spaltfüllungsbereich, der den ersten Schicht-2-Vorrichtungs-Die verkapselt; und einer ersten Dielektrikum-Durchkontaktierung, die den ersten Spaltfüllungsbereich durchdringt, wobei die erste Dielektrikum-Durchkontaktierung den ersten Schicht-2-Vorrichtungs-Die mit der ersten Umverteilungsstruktur elektrisch verbindet.
  12. Package nach Anspruch 11, wobei die erste Dielektrikum-Durchkontaktierung von dem ersten Schicht-2-Vorrichtungs-Die überdeckt wird.
  13. Package nach Anspruch 11 oder 12, das weiterhin Folgendes aufweist: einen Schicht-3-Vorrichtungs-Die, der über dem ersten Schicht-2-Vorrichtungs-Die angeordnet ist und an diesen gebondet ist, wobei sich der Schicht-3-Vorrichtungs-Die außerdem seitlich über einen entsprechenden Rand des ersten Schicht-2-Vorrichtungs-Dies hinaus erstreckt; und einen dritten Spaltfüllungsbereich, der den Schicht-3-Vorrichtungs-Die verkapselt.
  14. Package nach einem der Ansprüche 11 bis 13, das weiterhin eine zweite Dielektrikum-Durchkontaktierung aufweist, die den ersten Spaltfüllungsbereich, die zweite Umverteilungsstruktur und den zweiten Spaltfüllungsbereich durchdringt.
  15. Package nach Anspruch 14, wobei die zweite Dielektrikum-Durchkontaktierung einen Teil aufweist, der sich zusammenhängend in den ersten Spaltfüllungsbereich, die zweite Umverteilungsstruktur und den zweiten Spaltfüllungsbereich ohne Grenzflächen darin erstreckt.
  16. Package nach einem der Ansprüche 11 bis 13, das weiterhin eine zweite Dielektrikum-Durchkontaktierung aufweist, die den zweiten Spaltfüllungsbereich durchdringt, wobei die zweite Dielektrikum-Durchkontaktierung den Schicht-i-Vorrichtungs-Die überdeckt und mit diesem elektrisch verbunden ist.
  17. Package mit: einer ersten Umverteilungsstruktur; einem ersten Vorrichtungs-Die über der ersten Umverteilungsstruktur; einem ersten Spaltfüllungsbereich, der den ersten Vorrichtungs-Die verkapselt; einem zweiten Vorrichtungs-Die über dem ersten Vorrichtungs-Die, wobei sich der zweite Vorrichtungs-Die seitlich über einen ersten Rand des ersten Vorrichtungs-Dies hinaus erstreckt; einem zweiten Spaltfüllungsbereich, der den zweiten Vorrichtungs-Die verkapselt; einem dritten Vorrichtungs-Die über dem zweiten Vorrichtungs-Die, wobei sich der dritte Vorrichtungs-Die seitlich über einen zweiten Rand des zweiten Vorrichtungs-Dies hinaus erstreckt; einem dritten Spaltfüllungsbereich, der den dritten Vorrichtungs-Die verkapselt; einer ersten Dielektrikum-Durchkontaktierung in dem ersten Spaltfüllungsbereich, wobei die erste Dielektrikum-Durchkontaktierung von dem zweiten Vorrichtungs-Die überdeckt ist und mit diesem elektrisch verbunden ist; und einer zweiten Dielektrikum-Durchkontaktierung, die von dem dritten Vorrichtungs-Die überdeckt ist, wobei die zweite Dielektrikum-Durchkontaktierung den ersten Spaltfüllungsbereich und den zweiten Spaltfüllungsbereich durchdringt.
  18. Package nach Anspruch 17, wobei die zweite Dielektrikum-Durchkontaktierung einen Teil aufweist, der sich zusammenhängend durch den ersten und den zweiten Spaltfüllungsbereich ohne Grenzflächen darin erstreckt.
  19. Package nach Anspruch 17 oder 18, wobei die zweite Dielektrikum-Durchkontaktierung ein erstes oberes Ende und ein erstes unteres Ende aufweist, das breiter als das erste obere Ende ist.
  20. Package nach Anspruch 19, wobei die erste Dielektrikum-Durchkontaktierung ein zweites oberes Ende und ein zweites unteres Ende aufweist, das schmaler als das zweite obere Ende ist.
DE102021109879.3A 2021-02-12 2021-04-20 Dielektrikum-durchkontaktierungen für direktverbindung und verfahren zu deren herstellung Pending DE102021109879A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163148642P 2021-02-12 2021-02-12
US63/148,642 2021-02-12
US17/229,283 2021-04-13
US17/229,283 US20220262766A1 (en) 2021-02-12 2021-04-13 Through-Dielectric Vias for Direct Connection and Method Forming Same

Publications (1)

Publication Number Publication Date
DE102021109879A1 true DE102021109879A1 (de) 2022-08-18

Family

ID=82610480

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021109879.3A Pending DE102021109879A1 (de) 2021-02-12 2021-04-20 Dielektrikum-durchkontaktierungen für direktverbindung und verfahren zu deren herstellung

Country Status (5)

Country Link
US (2) US20220262766A1 (de)
KR (1) KR102566663B1 (de)
CN (1) CN114927509A (de)
DE (1) DE102021109879A1 (de)
TW (1) TWI775489B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658158B2 (en) * 2020-09-03 2023-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Die to die interface circuit
US20220352076A1 (en) * 2021-04-29 2022-11-03 Intel Corporation Electronic substrate having an embedded etch stop to control cavity depth in glass layers therein

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087835B2 (en) 2010-03-18 2015-07-21 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US20170263518A1 (en) 2016-03-11 2017-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Fan-Out Package Including Voltage Regulators and Methods Forming Same
US20200118915A1 (en) 2018-02-02 2020-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method of Manufacture
US20200365489A1 (en) 2019-05-14 2020-11-19 Siliconware Precision Industries Co., Ltd. Electronic package and method of fabricating the same
DE102019128274A1 (de) 2019-05-30 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package-in-Package-gebildetes System
DE102019130567A1 (de) 2019-07-17 2021-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package mit brücken-die zum verbinden und verfahren zu dessen herstellung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389333B2 (en) * 2011-05-26 2013-03-05 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package containing stacked semiconductor die electrically connected through conductive vias formed in encapsulant around die
US8975726B2 (en) * 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9601471B2 (en) * 2015-04-23 2017-03-21 Apple Inc. Three layer stack structure
US9735131B2 (en) * 2015-11-10 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-stack package-on-package structures
US9984998B2 (en) * 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same
US9825007B1 (en) * 2016-07-13 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US10290571B2 (en) * 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
US10763239B2 (en) * 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same
US11171076B2 (en) * 2018-10-10 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Compute-in-memory packages and methods forming the same
US20200243449A1 (en) * 2019-01-30 2020-07-30 Powertech Technology Inc. Package structure and manufacturing method thereof
TWI705547B (zh) * 2019-03-12 2020-09-21 力成科技股份有限公司 晶片封裝結構及其製造方法
US11139249B2 (en) * 2019-04-01 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of forming the same
TWI768294B (zh) * 2019-12-31 2022-06-21 力成科技股份有限公司 封裝結構及其製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9087835B2 (en) 2010-03-18 2015-07-21 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US20170263518A1 (en) 2016-03-11 2017-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated Fan-Out Package Including Voltage Regulators and Methods Forming Same
US20200118915A1 (en) 2018-02-02 2020-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method of Manufacture
US20200365489A1 (en) 2019-05-14 2020-11-19 Siliconware Precision Industries Co., Ltd. Electronic package and method of fabricating the same
DE102019128274A1 (de) 2019-05-30 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package-in-Package-gebildetes System
DE102019130567A1 (de) 2019-07-17 2021-01-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package mit brücken-die zum verbinden und verfahren zu dessen herstellung

Also Published As

Publication number Publication date
CN114927509A (zh) 2022-08-19
US20220262766A1 (en) 2022-08-18
TWI775489B (zh) 2022-08-21
TW202232707A (zh) 2022-08-16
US20240021576A1 (en) 2024-01-18
KR102566663B1 (ko) 2023-08-11
KR20220115844A (ko) 2022-08-19

Similar Documents

Publication Publication Date Title
DE102019130567B4 (de) Package mit brücken-die zum verbinden und verfahren zu dessen herstellung
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102019105763B4 (de) Integriertes photonisches package undverfahren zu dessen herstellung
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102018130035B4 (de) Package und verfahren
DE102021100240A1 (de) 3d-halbleiterpackage mit speicherarray
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102020100946B4 (de) Getrenntes strom- und erdungsdesign zur ertragsverbesserung
DE102021109881B3 (de) Architektur für computingsystempackage und herstellungsverfahren dazu
DE102020108542B4 (de) Package unter Verwendung von Verstärkungs-Patches und Verfahren zur Herstellung
DE102019109592A1 (de) Die-stapel und deren ausbildungsverfahren
DE102021109879A1 (de) Dielektrikum-durchkontaktierungen für direktverbindung und verfahren zu deren herstellung
DE102020130996A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102021110267A1 (de) Deep-Partition-Leistungsabgabe mit Tiefgrabenkondensator
DE102020113988A1 (de) Integrierter-schaltkreis-package und verfahren
DE102020117547A1 (de) Packages mit abwechselnd gestapelten dicken rdls und dünnen rdls
DE102021105570A1 (de) Wafer-zu-wafer-bondstruktur
DE102019133513B4 (de) Integriertes schaltungs-package und verfahren
DE102020128415A1 (de) Multi-level-stapelung von wafern und chips
DE102021128933A1 (de) Halbleiter-package und verfahren zu dessen herstellung
DE102020108481B4 (de) Halbleiter-Die-Package und Herstellungsverfahren
DE102021112653A1 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages
DE102021113405A1 (de) Packagestruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023520000

Ipc: H01L0021600000

R016 Response to examination communication