DE102021006199A1 - Metall-Isolator-Metall(MIM)-Kondensator - Google Patents

Metall-Isolator-Metall(MIM)-Kondensator Download PDF

Info

Publication number
DE102021006199A1
DE102021006199A1 DE102021006199.3A DE102021006199A DE102021006199A1 DE 102021006199 A1 DE102021006199 A1 DE 102021006199A1 DE 102021006199 A DE102021006199 A DE 102021006199A DE 102021006199 A1 DE102021006199 A1 DE 102021006199A1
Authority
DE
Germany
Prior art keywords
plate
capacitor
mim
dielectric
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021006199.3A
Other languages
English (en)
Inventor
Aaron J. Welsh
Christopher M. Pelto
David J. Towner
Mark A. Blount
Takayoshi Ito
Dragos SEGHETE
Christopher R. Ryder
Stephanie F. Sundholm
Chamara Abeysekera
Anil W. Dey
Che-Yun Lin
Uygar E. Avci
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102021006199A1 publication Critical patent/DE102021006199A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden Metall-Isolator-Metall-Kondensatoren beschrieben. In einem Beispiel beinhaltet ein Kondensator eine erste Elektrodenplatte und ein erstes Kondensatordielektrikum auf der ersten Elektrodenplatte. Eine zweite Elektrodenplatte befindet sich auf dem ersten Kondensatordielektrikum und befindet sich über der und parallel zu der ersten Elektrodenplatte und ein zweites Kondensatordielektrikum befindet sich auf der zweiten Elektrodenplatte. Eine dritte Elektrodenplatte befindet sich auf dem zweiten Kondensatordielektrikum und befindet sich über der und parallel zu der zweiten Elektrodenplatte und ein drittes Kondensatordielektrikum befindet sich auf der dritten Elektrodenplatte. Eine vierte Elektrodenplatte befindet sich auf dem dritten Kondensatordielektrikum und liegt über der und parallel zu der dritten Elektrodenplatte. In einem anderen Beispiel beinhaltet ein Kondensator eine erste Elektrode, ein Kondensatordielektrikum auf der ersten Elektrode und eine zweite Elektrode auf dem Kondensatordielektrikum. Das Kondensatordielektrikum beinhaltet mehrere alternierende erste dielektrische Schichten und zweite dielektrische Schichten.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 63/072,822 mit dem Titel „METAL INSULATOR METAL (MIM) CAPACITOR“, eingereicht am 31. August 2020, und beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 63/072,814 mit dem Titel „NANOLAMINATE DIELECTRICS FOR METAL ISOLATOR METAL (MIM) CAPACITOR“, eingereicht am 31. August 2020, deren gesamter Inhalt hiermit durch Bezugnahme aufgenommen wird.
  • TECHNISCHES GEBIET
  • Ausführungsformen der Offenbarung liegen auf dem Gebiet von hochentwickelter Integrierte-Schaltung-Struktur-Herstellung und insbesondere von Metall-Isolator-Metall(MIM)-Kondensatoren.
  • HINTERGRUND
  • In den letzten Jahrzehnten war die Skalierung von Merkmalen in integrierten Schaltungen eine treibende Kraft hinter einer ständig wachsenden Halbleiterindustrie. Die Skalierung zu immer kleineren Merkmalen ermöglicht erhöhte Dichten funktionaler Einheiten auf der begrenzten Nutzfläche von Halbleiterchips. Beispielsweise ermöglicht Schrumpfen der Transistorgröße die Einbeziehung einer vergrößerten Anzahl von Speicher- oder Logikvorrichtungen auf einem Chip, was zur Fertigung von Produkten mit erhöhter Kapazität führt Der Drang zu immer größeren Kapazitäten birgt jedoch auch Probleme. Die Notwendigkeit zur Optimierung der Leistungsfähigkeit jeder Vorrichtung gewinnt zunehmend an Bedeutung.
  • Variabilität in herkömmlichen und derzeit bekannten Fertigungsprozessen kann die Möglichkeit einschränken, diese weiter in immer kleinere Knoten zu erweitern. Folglich kann die Fertigung funktionaler Komponenten, die für zukünftige Technologieknoten benötigt werden, die Einführung neuer Methodologien oder die Integration neuer Technologien in aktuelle Fertigungsprozesse oder anstelle aktueller Fertigungsprozesse erfordern.
  • Figurenliste
    • 1 veranschaulicht ein Grundschema, das die Integration eines MIM-Entkopplungskondensators in einen Via-Interconnect-Stapel darstellt.
    • 2 zeigt vergleichende Querschnitte von 3-Platten- gegenüber 4- oder 5-Platten-MIM-Kondensator-Stapeln gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3A beinhaltet einen Variabilitätsgraphen, der die 5fache normierte Kapazitätszunahme zwischen 3- und 5-Platten-MIM aufzeigt, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3B ist ein Schema, das den früheren 3-Platten-MIM gegenüber den verschiedenen möglichen Ausgestaltungen unter Verwendung von 4- und 5-Platten-MIM-Schemata gemäß einer Ausführungsform der vorliegenden Offenbarung vergleicht.
    • 3C ist ein Schema einer Via-Verbindung mit einer MIM-Elektrodenplatte in dem 3-Platten-MIM im Vergleich zu einem 5-Platten-MIM gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3D ist eine grafische Darstellung, die die effektive Produktfrequenzverbesserung beim Hinzufügen einer MIM-Gesamtkapazität demonstriert, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 4 ist eine schematische Struktur eines herkömmlichen dielektrischen MIM-Stapels.
    • 5A veranschaulicht eine Querschnittsansicht eines Kondensators, bei dem die Nieder-k-Materialien entfernt wurden und ein nanoskaliges periodisches Array aus Hoch-k-Materialien verwendet wird, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 5B ist eine schematische Veranschaulichung eines Hoch-k/Nieder-k-Übergitters gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 6 ist eine grafische Darstellung, die eine effektive IDV-Verbesserung gegenüber Kap-Wert zeigt, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 7 veranschaulicht eine Querschnittsansicht einer Integrierte-Schaltung-Struktur, die vier Metallisierungsschichten mit einer Metallleitungszusammensetzung und einem Rastermaß oberhalb von zwei Metallisierungsschichten mit einer unterschiedlichen Metallleitungszusammensetzung und einem kleineren Rastermaß aufweist, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 8 veranschaulicht eine Rechenvorrichtung gemäß einer Implementation der Offenbarung.
    • 9 veranschaulicht einen Interposer, der eine oder mehrere Ausführungsformen der Offenbarung umfasst.
    • 10 ist eine isometrische Ansicht einer Mobilrechenplattform, die einen IC einsetzt, der gemäß einem oder mehreren hier beschriebenen Prozessen gefertigt ist oder ein oder mehrere hier beschriebene Merkmale beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 11 veranschaulicht eine Querschnittsansicht eines Flip-Chip-montierten Die gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Es werden Metall-Isolator-Metall(MIM)-Kondensatoren beschrieben. In der folgenden Beschreibung werden zahlreiche spezielle Einzelheiten, wie etwa spezielle Integrations- und Materialregime, dargelegt, um ein umfassendes Verständnis von Ausführungsformen der vorliegenden Offenbarung zu vermitteln. Es versteht sich für einen Fachmann, dass Ausführungsformen der vorliegenden Offenbarung ohne diese speziellen Einzelheiten umgesetzt werden können. In anderen Fällen werden wohlbekannte Merkmale, wie etwa Gestaltungslayouts integrierter Schaltkreise, nicht ausführlich beschrieben, um Ausführungsformen der vorliegenden Offenbarung nicht unnötig zu verschleiern. Außerdem versteht es sich, dass die verschiedenen Ausführungsformen, die in den Figuren gezeigt sind, veranschaulichende Repräsentationen sind und nicht notwendigerweise maßstabsgetreu gezeichnet sind.
  • Die folgende ausführliche Beschreibung ist lediglich von beispielhafter Natur und soll die Ausführungsformen des Erfindungsgegenstands oder die Anwendung und Verwendungen solcher Ausführungsformen nicht beschränken. Wie hier verwendet, bedeutet das Wort „beispielhaft“ „als ein Beispiel, eine Instanz oder Veranschaulichung dienend“. Jede hier als beispielhaft beschriebene Implementierung ist nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Implementierungen aufzufassen. Des Weiteren besteht nicht die Absicht, durch irgendeine ausgedrückte oder implizierte Theorie gebunden zu werden, die in dem vorhergehenden Technischen Gebiet, Hintergrund, der vorhergehenden Kurzdarstellung oder der folgenden ausführlichen Beschreibung präsentiert ist.
  • Diese Beschreibung beinhaltet Bezugnahmen auf „genau eine Ausführungsform“ oder „eine Ausführungsform“. Das Auftreten des Ausdrucks „bei genau einer Ausführungsform“ oder „bei einer Ausführungsform“ verweist nicht notwendigerweise auf dieselbe Ausführungsform. Bestimmte Merkmale, Strukturen oder Eigenschaften können auf eine beliebige geeignete Weise kombiniert werden, die mit dieser Offenbarung konsistent ist.
  • Terminologie. Die folgenden Paragraphen stellen Definitionen oder einen Zusammenhang für Ausdrücke bereit, die in dieser Offenbarung (einschließlich der angehängten Ansprüche) vorkommen:
  • „Umfassend.“ Dieser Ausdruck ist ein offener. Wie in den angehängten Ansprüchen verwendet, schließt dieser Ausdruck zusätzliche Strukturen oder Operationen nicht aus.
  • „Ausgelegt zu.“ Verschiedene Einheiten oder Komponenten können als „dazu ausgelegt“ beschrieben oder beansprucht werden, eine Aufgabe oder Aufgaben durchzuführen. In solchen Zusammenhängen wird „dazu ausgelegt“ verwendet, um eine Struktur zu implizieren, indem angegeben wird, dass die Einheiten oder Komponenten eine Struktur beinhalten, die jene Aufgabe oder Aufgaben während des Betriebs durchführt. Von daher kann gesagt werden, dass die Einheit oder Komponente dazu ausgelegt ist, die Aufgabe durchzuführen, selbst wenn die spezifizierte Einheit oder Komponente momentan nicht im Einsatz ist (z. B. nicht eingeschaltet oder aktiv ist). Darlegen, dass eine Einheit oder eine Schaltung oder eine Komponente „dazu ausgelegt“ ist, eine oder mehrere Aufgaben durchzuführen, ist ausdrücklich dafür gedacht, 35 U.S.C. §112, sechster Absatz für diese Einheit oder Komponente nicht geltend zu machen.
  • „Erst“, „Zweit“ usw. So, wie sie hier verwendet werden, werden diese Begriffe als Bezeichnungen für Hauptworte verwendet, denen sie vorangehen, und implizieren keinerlei Art von Reihenfolge (z. B. räumlich, zeitlich, logisch usw.).
  • „Gekoppelt“ - Die folgende Beschreibung verweist auf Elemente oder Knoten oder Merkmale, die miteinander „gekoppelt“ sind. Wie hier verwendet, bedeutet „gekoppelt“, sofern nicht ausdrücklich anderes angegeben ist, dass ein Element oder Knoten oder Merkmal direkt oder indirekt mit einem anderen Element oder Knoten oder Merkmal zusammengefügt ist (oder direkt oder indirekt mit diesem kommuniziert) und nicht notwendigerweise mechanisch.
  • Außerdem kann in der folgenden Beschreibung gewisse Terminologie auch lediglich zum Zweck der Bezugnahme verwendet werden und soll dementsprechend nicht beschränkend sein. Zum Beispiel beziehen sich Ausdrücke wie „oberer“, „unterer“, „oberhalb“ und „unterhalb“ auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Ausdrücke wie etwa „vorne“, „hinten“, „Rückseite“, „Seite“, „außerhalb der Leiterplatte“ und „innerhalb der Leiterplatte“ beschreiben die Orientierung oder Position oder beides von Teilen der Komponente innerhalb eines konsistenten aber willkürlichen Bezugsrahmens, was durch Bezugnahme auf den Text und die assoziierten Zeichnungen, die die erörterte Komponente beschreiben, klar gemacht wird. Eine solche Terminologie beinhaltet möglicherweise die oben speziell erwähnten Wörter, Ableitungen davon und Wörter mit ähnlicher Bedeutung.
  • „Hemmen“ - Wie hier verwendet, wird hemmen verwendet, um einen Reduzierungs- oder Minimierungseffekt zu beschreiben. Wenn eine Komponente oder ein Merkmal als eine Handlung, Bewegung oder Bedingung hemmend beschrieben wird, kann sie/es das Ergebnis oder den Ausgang oder zukünftigen Zustand vollständig hemmen. Außerdem kann „hemmen“ auch auf eine Reduzierung oder Verringerung des Ausgangs, der Leistungsfähigkeit oder des Effekts verweisen, der/die ansonsten auftreten könnte. Entsprechend muss, wenn eine Komponente, ein Element oder ein Merkmal als ein Ergebnis oder einen Zustand hemmend bezeichnet wird, sie/es das Ergebnis oder den Zustand nicht vollständig verhindern oder beseitigen.
  • Hier beschriebene Ausführungsformen können sich auf FEOL(Front-End-Of-Line)-Halbleiterverarbeitung und -Strukturen richten. FEOL ist der erste Teil einer Integrierte-Schaltung(IC - Integrated Circuit)-Fertigung, wobei die einzelnen Vorrichtungen (z. B. Transistoren, Kondensatoren, Widerstände usw.) in dem Halbleitersubstrat oder der Halbleiterschicht strukturiert werden. FEOL deckt allgemein alles bis zu (aber nicht einschließlich) der Abscheidung von Metallverschaltungsschichten ab. Anschließend an den letzten FEOL-Vorgang ist das Ergebnis typischerweise ein Wafer mit isolierten Transistoren (z. B. ohne irgendwelche Drähte).
  • Hier beschriebene Ausführungsformen können sich auf BEOL(Back-End-Of-Line)-Halbleiterverarbeitung und -Strukturen richten. BEOL ist der zweite Teil einer IC-Fertigung, wobei die einzelnen Vorrichtungen (z. B. Transistoren, Kondensatoren, Widerstände usw.) mit einer Verdrahtung auf dem Wafer, z. B. der Metallisierungsschicht oder -schichten, miteinander verbunden werden. BEOL beinhaltet Kontakte, Isolationsschichten (Dielektrika), Metallebenen und Bondstellen für Chip-Gehäuse-Verbindungen. In dem BEOL-Teil der Fertigungsphase werden Kontakte (Pads), Verschaltungungsdrähte, Vias und dielektrische Strukturen gebildet. Für moderne IC-Prozesse können mehr als 10 Metallschichten in dem BEOL hinzugefügt werden.
  • Unten beschriebene Ausführungsformen können auf FEOL-Verarbeitung und - Strukturen, BEOL-Verarbeitung und -Strukturen oder sowohl FEOL- als auch BEOL-Verarbeitung und -Strukturen anwendbar sein. Insbesondere können, obwohl ein beispielhaftes Verarbeitungsschema unter Verwendung eines FEOL-Verarbeitungsszenarios veranschaulicht sein kann, solche Ansätze auch auf eine BEOL-Verarbeitung anwendbar sein. Gleichermaßen können, obwohl ein beispielhaftes Verarbeitungsschema unter Verwendung eines BEOL-Verarbeitungsszenarios veranschaulicht sein kann, solche Ansätze auch auf eine FEOL-Verarbeitung anwendbar sein.
  • Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung wird ein Metall-Isolator-Metall(MIM)-Kondensator beschrieben. Eine oder mehrere Ausführungsformen betreffen nanolaminierte Dielektrika für eine verbesserte MIM-Kapazität und -zuverlässigkeit. Ausführungsformen können implementiert werden, um eine Kapazität eines MIM-Kondensators zu erhöhen, während Zuverlässigkeitsspezifikationen erfüllt werden.
  • Bei einem ersten Aspekt betreffen eine oder mehrere Ausführungsformen die Verwendung eines skalierbaren und ausgestaltungsfähigen Parallelplattenkondensatorschichtungsschemas, um industriell führende MIM-Kapazitätsdichten bereitzustellen, ohne die Zuverlässigkeit der finalen Vorrichtung zu beeinträchtigen. Ein solches Skalierungsverfahren kann zur Erhöhung der Kap-Dichte ohne Auswirkung auf die Fläche verwendet werden und kann bestehende designte Layouts ohne zusätzlichen Designaufwand verbessern. Eine Erhöhung der MIM-Kapazität liefert eine signifikante Leistungsfähigkeitsverbesserung.
  • Hochentwickelte Transistorskalierung erfordert ein hochentwickeltes und stabiles Leistungszuführungsverfahren. Entkopplungskondensatoren werden eingesetzt, um Impedanz und Stromversorgungsrauschen zu minimieren. Dies wurde in der Vergangenheit ausgenutzt, indem ein Metall-Isolator-Metall(MIM)-Kondensator wie unten beschrieben in den Interconnect-Stapel, wie in 1 dargestellt, eingebaut wurde. Eine höhere Über-Alles-Gesamtkapazität in solchen MIM-Kondensatoren kann Spannungsabsenkung und Stromwelligkeiten zum Transistor effektiver abschwächen und dadurch die Gesamtleistungsfähigkeit der finalen Vorrichtung verbessern.
  • 1 veranschaulicht ein Grundschema, das die Integration eines MIM-Entkopplungskondensators in einen Via-Interconnect-Stapel darstellt. Wir beziehen uns auf 1, wo eine Integrierte-Schaltung-Struktur 100 einen MIM-Kondensator, der eine untere Platte 102, eine dielektrische Hoch-k-Schicht 104 und eine obere Platte 106 aufweist, beinhaltet. Der MIM-Kondensator ist innerhalb eines Passivierungsmaterials 108 integriert. Metallschichten 110 befinden sich unterhalb des MIM-Kondensators. MIM-Kontaktvias 112 kontaktieren den MIM-Kondensator und die Metallschichten 110. Insbesondere kontaktiert der MIM-Kontaktvia 112 auf der rechten Seite die untere Platte 102 und kontaktiert der MIM-Kontaktvia 112 auf der linken Seite die obere Platte 106.
  • Es versteht sich, dass frühere Technologien eine 3-Platten-MIM-KondensatorStruktur mit niedriger Kapazität genutzt haben, um Schutz für assoziierte Transistoren bereitzustellen. Es wurde in Verbindung mit der vorliegenden Offenbarung entdeckt, dass das Hinzufügen einer verbesserten Gesamtkapazität zu einer verbesserten Vorrichtungsleistungsfähigkeit umgesetzt werden kann.
  • Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung wird die MIM-Gesamt-Kap-Dichte durch Verwendung eines skalierbaren und ausgestaltungsfähigen Parallelplattenkondensatorschichtungsschemas erhöht, bei dem die Gesamtanzahl an Elektrodenplatten/Kondensatoren parallel von insgesamt 3 bis 4 oder 5 zunimmt. Ausführungsformen können implementiert werden, um eine risikoarme Methodik bereitzustellen, um signifikante MIM-Kapazitätssteigerungen zu erreichen, was zu signifikanten Leistungsfähigkeitssteigerungen führt, sowohl durch Materialentwicklung als auch durch Hinzufügung integrierter Stapel. Bei einer Ausführungsform führt die Kombination zu einer Kapazitätszunahme von mehr als 500% und zu einer Verbesserung der äquivalenten Transistorleistungsfähigkeit von mehr als 1 GHz.
  • Ausführungsformen können implementiert werden, um die Kapazität pro Die-Flächeneinheit signifikant (5fach oder sogar höher) zu erhöhen, indem die effektive Kondensatorfläche erhöht wird. Dies kann durch Hinzufügen von MIM-Kondensatoren erreicht werden, die in mehreren Anordnungen ausgestaltet sein können, um die Endkapazität der Vorrichtung je nach Bedarf zuzuschneiden. Ausführungsformen können eine erhöhte Gesamtkapazität (5x) durch Erhöhen der Gesamtanzahl an Platten beinhalten (z. B. hing frühere Technologie von einer 3-Platten-MIM-Ausgestaltung ab, bei der 2 dielektrische Hoch-k-Schichten parallel abwechselnd mit den drei Platten verwendet wurden, um die MIM-Gesamtkapazität-Steigerung zu liefern). Bei hier beschriebenen Ausführungsformen werden ein oder zwei (oder sogar mehr) zusätzliche Elektroden/Kondensatorpaare parallel zu dem Stapel hinzugefügt. Dieser Ansatz kann implementiert werden, um eine Gesamtkapazitätszunahme von z.B. 5x auf einer gleichen Grundfläche wie frühere Technologien zu ermöglichen.
  • 2 zeigt vergleichende Querschnitte von 3-Platten- gegenüber 4- oder 5-Platten-MIM-Kondensator-Stapeln gemäß einer Ausführungsform der vorliegenden Offenbarung. In 2 sind Querschnitte des 3-Platten-MIM-Kondensators 200A und des 4-Platten-MIM-Kondensators 200B und des 5-Platten-MIM-Kondensators 200C enthalten. Die unten beschriebene Variabilitätsgrafik aus 3A stellt die erhöhte Gesamtkapazität dar, die durch das Hinzufügen von 2 zusätzlichen Platten parallel erreicht wird.
  • Unter Bezugnahme auf den 4-Platten-Kondensator 200B aus 2, gemäß einer Ausführungsform der vorliegenden Offenbarung, beinhaltet ein Metall-Isolator-Metall(MIM)-Kondensator eine erste Elektrodenplatte und ein erstes Kondensatordielektrikum auf der ersten Elektrodenplatte. Eine zweite Elektrodenplatte befindet sich auf dem ersten Kondensatordielektrikum und weist einen Teil über und parallel zu der ersten Elektrodenplatte auf, und ein zweites Kondensatordielektrikum befindet sich auf der zweiten Elektrodenplatte. Eine dritte Elektrodenplatte befindet sich auf dem zweiten Kondensatordielektrikum und weist einen Teil über und parallel zu der zweiten Elektrodenplatte auf, und ein drittes Kondensatordielektrikum befindet sich auf der dritten Elektrodenplatte. Eine vierte Elektrodenplatte befindet sich auf dem dritten Kondensatordielektrikum und weist einen Teil über der und parallel zu der dritten Elektrodenplatte auf.
  • Unter Bezugnahme auf den 5-Platten-Kondensator 200C aus 2, gemäß einer Ausführungsform der vorliegenden Offenbarung, beinhaltet ein Metall-Isolator-Metall(MIM)-Kondensator, zusätzlich zu dem Obigen, ferner ein viertes Kondensatordielektrikum auf der vierten Elektrodenplatte und eine fünfte Elektrodenplatte auf dem vierten Kondensatordielektrikum, wobei die fünfte Elektrodenplatte einen Teil über der und parallel zu der vierten Elektrodenplatte aufweist.
  • Bei einer Ausführungsform beinhalten das erste, das zweite und das dritte Kondensatordielektrikum (und, für einen 5-Platten, das vierte Kondensatordielektrikum) ein Hoch-k-Material. Zum Beispiel bestehen die Kondensatordielektrika bei einer Ausführungsform aus einem Material, wie etwa unter anderem Hafniumoxid, Hafniumoxinitrid, Hafniumsilikat, Lanthanoxid, Zirconiumoxid, Zirconiumsilikat, Tantaloxid, Bariumstrontiumtitanat, Bariumtitanat, Strontiumtitanat, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid, Bleizinkniobat oder eine Kombination davon ist. Bei einer Ausführungsform bestehen die erste, zweite, dritte und vierte Elektrodenplatte (und für einen 5-Platten die fünfte Elektrodenplatte) aus einer Metallschicht, wie etwa unter anderem Metallnitriden (TiN oder TaN), Metallcarbiden, Metallsiliciden, Metallaluminiden, Hafnium, Zirconium, Titan, Tantal, Aluminium, Ruthenium, Palladium, Platin, Kobalt, Nickel oder leitfähigen Metalloxiden.
  • Bei einer Ausführungsform sind die erste, zweite, dritte und vierte Elektrodenplatte (und für einen 5-Platten die fünfte Elektrodenplatte) in einer einzigen dielektrischen Schicht enthalten, wie etwa einer dielektrischen Nieder-k-Schicht. Bei einer solchen Ausführungsform ist die einzelne dielektrische Schicht in einer BEOL-Metallisierungsstruktur (BEOL - Backend of Line) enthalten. Die BEOL-Metallisierungsstruktur kann sich oberhalb mehrerer Integrierte-Schaltung-Vorrichtungen befinden.
  • Gemäß manchen Ausführungsformen basiert das Zuschneiden der Gesamtkapazität auf einer Forderung für die Endanwendung. Bisherige MIM-Strukturen nutzten 2 verschiedene Spannungspotentiale und eine gemeinsame Masse. Eine 3-Platten-MIM-Elektrodenausgestaltung verwendet einzelne Platten, um die Masse(MASSE)-, Hochspannung(HV)- und Niederspannung(LV)-Vorspannungen parallel zuzuführen. Bei hier beschriebenen Ausführungsformen sind zusätzliche MIM-Platten parallel an entweder eine MASSE oder eine spezifische Spannungsversorgung angebunden, um entweder eine zusätzliche nieder- oder hochspannungsfähige Kapazität bereitzustellen. Dies kann eine verbesserte Flexibilität eines Endgerätes basierend auf dem Verwendungsfall für eine bestimmte Implementierung bieten.
  • 3A beinhaltet ein Variabilitätsdiagramm 300, das eine 5fache normierte Kapazitätszunahme zwischen 3- und 5-Platten-MIM aufweist, gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • 3B ist ein Schema 320, das einen 3-Platten-MIM mit verschiedenen möglichen Ausgestaltungen unter Verwendung eines 4-oder 5-Platten-MIM-Schemas gemäß einer Ausführungsform der vorliegenden Offenbarung vergleicht. 3B zeigt eine Ausgestaltung früherer Technologie im Vergleich zu mehreren möglichen Ausgestaltungen, die in diesem Schema genutzt werden können. Für die 3-Platten-Struktur beinhaltet eine einzige Ausgestaltung einen LV-Kondensator oberhalb eines HV-Kondensators. Für die 4-Platten-Struktur beinhaltet eine erste Ausgestaltung (Ausgest. 1) einen ersten LV-Kondensator oberhalb eines zweiten LV-Kondensators oberhalb eines HV-Kondensators. Eine zweite Ausgestaltung (Ausgest. 2) beinhaltet einen LV-Kondensator über einem ersten HV-Kondensator über einem zweiten HV-Kondensator. Für die 5-Platten-Struktur beinhaltet eine erste Ausgestaltung (Ausgest. 1) einen ersten LV-Kondensator oberhalb eines zweiten LV-Kondensators oberhalb eines dritten LV-Kondensators oberhalb eines HV-Kondensators. Eine zweite Ausgestaltung (Ausgest. 2) beinhaltet einen LV-Kondensator über einem ersten HV-Kondensator über einem zweiten HV-Kondensator über einem dritten HV-Kondensator. Eine dritte Ausgestaltung (Ausgest. 3) beinhaltet einen ersten LV-Kondensator oberhalb eines zweiten LV-Kondensators oberhalb eines ersten HV-Kondensators oberhalb eines zweiten HV-Kondensators.
  • Gemäß manchen Ausführungsformen werden Via-Dichtung und zusätzliche Plattenschichtsynthese implementiert, um eine 5-Platten-MIM-Fertigung zu ermöglichen. MIM-Kondensatoren können in einer Vielfalt von Ausgestaltungen verdrahtet sein, wobei eine oder mehrere Platten mit einem einzigen Via für die Schaltungsverbindungen verbunden sein können. Eine solche Implementierung kann vorteilhaft sein, damit die Ausbeute des integrierten Prozesses unabhängig von den designten Kondensatorplattenanschlüssen für jedes Via einen identischen Ätzstapel aufweist. Bei einer oder mehreren Ausführungsformen der vorliegenden Offenbarung weist jeder Via synthetisierte Blindplattenmerkmale, „Dichtungen“ genannt, auf, die hinzugefügt werden, um das desginte Verbindungsschema so zu ergänzen, dass alle Vias einen identischen Ätzstapel aufweisen werden. 5 detailliert die Dichtungsschemata, die erforderlich sind, um eine 5-Platten-MIM-Ausgestaltung zu ermöglichen, bei der jeder Via durch 4 Elektrodenplatten hindurchgeht. In der nachfolgenden Tabelle 1 wird auch der 5-Platten-MIM-Synthesefluss sowohl für Elektrodenanschlüsse als auch für die Abdichtung angegeben. Es versteht sich, dass dieser Ansatz angewendet werden kann, um über das hinaus, was im vorliegenden Beispiel gezeigt ist, zusätzliche Platten hinzuzufügen.
  • 3 C ist ein Schema einer Via-Verbindung mit einer MIM-Elektrodenplatte in einem 3-Platten-MIM 340 im Vergleich zu einem 5-Platten-MIM 350 gemäß einer Ausführungsform der vorliegenden Offenbarung. Der 3-Platten-MIM 340 beinhaltet einen unverbundenen Via mit zwei Dichtungen, einen HV-Via mit einer (Platte) verbunden und einer Dichtung, einen LV-Via mit einer verbunden und einer Dichtung, einen Masse-Via mit einer verbunden und einer Dichtung und einen LV-Via mit zwei verbunden. Das 5-Platten-MIM 350 beinhaltet einen unverbundenen Via mit vier Dichtungen, einen HV-Via mit einer verbunden und drei Dichtungen, einen LV-Via mit zwei verbunden und zwei Dichtungen, einen Masse-Via mit zwei verbunden und zwei Dichtungen und einen LV-Via mit drei verbunden und einer Dichtung. In beiden Fällen ist jeder Via durch die gleiche Anzahl von MIM-Platten geätzt.
  • Tabelle 1 detailliert mögliche Elektrodenplattenausgestaltungen, die in einem 5-Platten-MIM-Schema zu finden sind. Tabelle 1
    Gezeichneter Kondensator Bias TVo gezeichnete Verbindung Syntheseverbindung Dichtung Via-Ätzung (Gesamte Platten)
    Platte 1/2 MASSE Platte2+Platte3 Platte4+Platte5 Keine 4
    + Platte1 Keine Platte2+Platte4+Platte5 4
    Platte 2/3 + Platte3 Platte5 Platte1+Platte4 4
    MASSE Platte1+Platte2 Platte4 Platte5 4
    Platte 1/2/3 + Platte1+Platte3 Platte5 Platte4 4
    MASSE Platte2 Platte4 Platte1+Platte5 4
    Keine Platten n.z. Keine Keine Platte1+Platte2+ Platte4+Platte5 4
  • Bei einer Ausführungsform wurde der MIM-Gesamtkapazität-Effekt auf die Leistungsfähigkeit der Endvorrichtung experimentell untersucht, wie in 3D gezeigt ist. 3D ist eine Kurvendarstellung 360, die die effektive Produktfrequenzverbesserung beim Hinzufügen einer MIM-Gesamtkapazität demonstriert, gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Daten wurden experimentell gesammelt. Durch Erhöhen der MIM-Gesamtkapazität um mehr als 3fach wird die Produktfrequenz um ungefähr 20% erhöht. Dies veranschaulicht den Nutzen einer MIM-Architektur mit einer 5fach erhöhten MIM-Gesamtkapazität.
  • Bei einem zweiten Aspekt ist ein (MIM-)Kondensator, der Nanolaminat-Dielektrika beinhaltet, beschrieben. Um einen Zusammenhang herzustellen, werden Kapazität und Durchbruch durch die Verwendung dicker Schichten mit hoher Dielektrizitätskonstante mit 1-2 Schichten aus Material mit größerer Bandlücke (üblicherweise viel niedrigerer Dielektrizitätskonstante) optimiert, um beim Durchbruch zu helfen. Die Schichten mit niedrigerer Dielektrizitätskonstante befinden sich typischerweise an der Elektrodengrenzfläche, aber andere Inkarnationen wurden genutzt. Es kann jedoch schwierig sein, eine sehr hohe Kapazität zu erreichen, während gleichzeitig Zuverlässigkeitsanforderungen für einen Spannungsdurchbruch erfüllt werden.
  • Gemäß Ausführungsformen der vorliegenden Offenbarung involvieren Ansätze das Abscheiden alternierender Schichten verschiedener Hoch-k-Materialien oder Hoch-k- und glasbildender Materialien mit großer Bandlücke, um einen Verbundfilmstapel mit insgesamt höherer Kapazität bei gleichen Leckniveaus zu erhalten, während die Zuverlässigkeitsspezifikation, wie durch Vmax gemessen, erfüllt wird. Die Nanolaminatstruktur ermöglicht eine Nahbereichsordnung, um eine hohe Dielektrizitätskonstante zu erreichen, hemmt aber dielektrische Durchbruchspfade, und Bildung einer Fernbereichsordnung, die aufgrund von antiferroelektrischem oder ferroelektrischem Verhalten zu instabilen Kapazitätseigenschaften führen können.
  • Vorteile des Implementierens von hier beschriebenen Ausführungsformen können Fördern höherer Dielektrizitätskonstanten und höherer Durchbruchspannungen und großer Ladungsspeicherung in den MIM-Kondensatoren beinhalten. MIM-Strukturen mit höherer Kapazität kompensieren Abfälle bei der Leistungsabgabe und puffern externe elektrische Störquellenquellen. Das Ergebnis ist eine niedrigere Vmin für den Transistor, der genutzt werden kann, um bei wesentlich höheren Betriebsfrequenzen und/oder bei niedrigerer Leistung zu arbeiten.
  • Um einen weiteren Zusammenhang herzustellen, besteht ein typischer MIM-Dielektrikumsstapel aus diskreten Nieder-k-Materialien, um beim dielektrischen Durchbruch zu helfen, und einem Hoch-k-Material, um eine höhere Polarisation unter einem angelegten Feld bereitzustellen (siehe 4, Erörterung unten). Hier offenbarte Ausführungsformen beinhalten die Verwendung von nanoskaligen Laminaten, um verbesserte Eigenschaften zu erhalten. Zwei primäre Schemata werden eingesetzt. Zuerst werden zwei verschiedene Hoch-k-Materialien mit einzelnen Nanoschichten (allgemein z. B. 1 Å-20 Å dick) verwendet, die in einem periodischen Übergitter angeordnet sind (siehe Erörterung von 5A unten). Einzeln kann die Gesamtstapeldicke durch Kristallisation und Korngrenzenbildung der Hoch-k-Materialien begrenzt werden. Aufgrund der Gitterstruktur wird die Ordnung in der vertikalen (d. h. elektrischen Feld-) Richtung periodisch unterbrochen, wodurch Kristallisation in dieser Richtung gehemmt wird und sich Widerstand gegen elektrischen Durchbruch ergibt. Da die Nieder-k-Materialien vollständig eliminiert werden, kann die Kapazität des Stapels drastisch höher sein als man typischerweise beobachtet. Die zweite Inkarnation verwendet ein Nanolaminat aus einem Hoch-k- und einem Nieder-k-Material (aber Material mit großer Bandlücke). Die Dicke und Anzahl der Nieder-k-Schichten variiert sowohl die Kapazität als auch die Durchbruchseigenschaften. Die dünnsten Schichten können kleiner als eine atomare Monolage sein, wodurch die negativen Kapazitätseinflüsse minimiert werden, während weiterhin Kristallisation und dielektrischer Durchbruch des Gesamtdielektrikums gehemmt werden. Dieser zweite Fall ist in der unten beschriebenen 5B veranschaulicht. 6, die nachfolgend beschrieben wird, zeigt, wie sich die effektive Transistorfrequenz als eine Funktion der MIM-Kapazität skalieren kann. Ausführungsformen können implementiert werden, um mehr als 2fache Verbesserung der Kapazität gegenüber Industriestandards zu ergeben, mit dem Potential durch Optimierung weiter zuzunehmen.
  • 4 ist eine schematische Struktur eines herkömmlichen dielektrischen MIM-Stapels 400, der eine obere Nieder-k-Schicht 406 auf einer Hoch-k-Schicht 404 auf einer Niedrigeres-k 402 beinhaltet. Die Nieder-k-Schichten 402 und 406 befinden sich typischerweise an den Elektroden, wie dargestellt ist, können sich aber bei manchen Inkarnationen auch in der Mitte des Stapels befinden.
  • 5A veranschaulicht eine Querschnittsansicht eines Kondensators 500, bei dem die Nieder-k-Materialien entfernt sind und ein nanoskaliges periodisches Array aus Hoch-k-Materialien verwendet wird, gemäß einer Ausführungsform der vorliegenden Offenbarung. Der Kondensator 500 weist abwechselnde erste Hoch-k-Schichten 502 und zweite Hoch-k-Schichten 504 auf. Der resultierende Kondensator kann eine viel höhere Kapazität und akzeptable dielektrische Durchbrucheigenschaften bereitstellen.
  • 5B ist eine schematische Veranschaulichung eines Hoch-k/Nieder-k-Übergitters 520 gemäß einer Ausführungsform der vorliegenden Offenbarung. Der Kondensator 520 weist abwechselnd relativ dicke Hoch-k-Schichten 522 und relativ dünne Nieder-k-Schichten 524 auf. Bei einer Ausführungsform ist die relative Hoch-k- zu Nieder-k-Dicke wie dargestellt. 6 ist eine grafische Darstellung 600, die eine effektive IDV-Verbesserung versus Kapazitäts-Wert für das Hoch-k/Nieder-k-Übergitter 520 gemäß einer Ausführungsform der vorliegenden Offenbarung zeigt.
  • Wieder unter Bezugnahme auf 5A und 5B beinhaltet ein Metall-Isolator-Metall(MIM)-Kondensator eine erste Elektrode, ein Kondensatordielektrikum auf der ersten Elektrode und eine zweite Elektrode auf dem Kondensatordielektrikum. Das Kondensatordielektrikum beinhaltet mehrere alternierende erste dielektrische Schichten und zweite dielektrische Schichten, wobei die ersten dielektrischen Schichten dielektrische Hoch-k-Schichten sind.
  • Zum Beispiel bestehen die ersten dielektrischen Schichten bei einer Ausführungsform aus einem Material, wie etwa unter anderem Hafniumoxid, Hafniumoxinitrid, Hafniumsilikat, Lanthanoxid, Zirconiumoxid, Zirconiumsilikat, Tantaloxid, Bariumstrontiumtitanat, Bariumtitanat, Strontiumtitanat, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid, Bleizinkniobat oder einer Kombination davon. Bei einer Ausführungsform bestehen die erste Elektrode und die zweite Elektrode aus einer Metallschicht, wie etwa unter anderem Metallnitride (TiN oder TaN), Metallcarbide, Metallsilicide, Metallaluminide, Hafnium, Zirconium, Titan, Tantal, Aluminium, Ruthenium, Palladium, Platin, Kobalt, Nickel, Kupfer oder leitfähigen Metalloxiden.
  • Unter besonderer Bezugnahme auf 5A sind die zweiten dielektrischen Schichten bei einer Ausführungsform dielektrische Hoch-k-Schichten, die aus der Liste oben ausgewählt sind, aber eine Zusammensetzung aufweisen, die von den ersten dielektrischen Schichten verschieden ist. Bei einer Ausführungsform weist jede der ersten dielektrischen Schichten und der zweiten dielektrischen Schichten eine Dicke in einem Bereich von 1-20 Nanometern auf.
  • Unter Bezugnahme auf 5B im Besonderen sind die zweiten dielektrischen Schichten bei einer Ausführungsform dielektrische Nieder-k-Schichten. Bei einer solchen Ausführungsform weist jede der zweiten dielektrischen Schichten eine Dicke auf, die kleiner als eine Monolage aus dielektrischem Nieder-k-Material ist. Bei einer Ausführungsform bestehen die dielektrischen Nieder-k-Schichten aus Oxiden von Silicium (z. B. Siliciumdioxid (SiO2)), dotierten Oxiden von Silicium, fluorierten Oxiden von Silicium, kohlenstoffdotierten Oxiden von Silicium.
  • Bei einem anderen Aspekt beinhalten Backend of Line(BEOL)-Schichten integrierter Schaltungen üblicherweise elektrisch leitfähige mikroelektronische Strukturen, die in der Technik als Vias bekannt sind, um Metallleitungen oder andere Interconnects oberhalb der Vias elektrisch mit Metallleitungen oder anderen Interconnects unterhalb der Vias zu verbinden. Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung kann ein wie oben beschriebener Metall-Isolator-Metall(MIM)-Kondensator in einer BEOL-Struktur eines integrierten Schaltkreises enthalten sein.
  • Als eine beispielhafte aber nicht beschränkende BEOL-Struktur veranschaulicht 7 eine Querschnittsansicht einer Integrierte-Schaltung-Struktur, die vier Metallisierungsschichten mit einer Metallleitungszusammensetzung und einem Rastermaß oberhalb von zwei Metallisierungsschichten mit einer unterschiedlichen Metallleitungszusammensetzung und einem kleineren Rastermaß aufweist, gemäß einer Ausführungsform der vorliegenden Offenbarung. Es versteht sich, dass ein Metall-Isolator-Metall(MIM)-Kondensator gemäß oben beschriebenen Ausführungsformen in eine oder mehrere Schichten der unten in Assoziation mit 7 beschriebenen Integrierte-Schaltung-Struktur integriert werden kann.
  • Unter Bezugnahme auf 7 beinhaltet eine Integrierte-Schaltung-Struktur 700 erste mehrere leitfähige Interconnect-Leitungen 704 in einer und beabstandet durch eine erste Zwischenschichtdielektrikum(ILD)-Schicht 702 oberhalb eines Substrats 701. Einzelne der ersten mehreren leitfähigen Interconnect-Leitungen 704 beinhalten ein erstes leitfähiges Barrierematerial 706 entlang Seitenwänden und einer Unterseite eines ersten leitfähigen Füllmaterials 708. Einzelne der ersten mehreren leitfähigen Interconnect-Leitungen 704 befinden sich entlang einer ersten Richtung 798 (z. B. in die Seite hinein und aus dieser heraus).
  • Zweite mehrere leitfähige Interconnect-Leitungen 714 befinden sich in einer zweiten und sind beabstandet durch eine zweite ILD-Schicht 712 oberhalb der ersten ILD-Schicht 702. Einzelne der zweiten mehreren leitfähigen Interconnect-Leitungen 714 beinhalten das erste leitfähige Barrierematerial 706 entlang Seitenwänden und einer Unterseite des ersten leitfähigen Füllmaterials 708. Einzelne der zweiten mehreren leitfähigen Interconnect-Leitungen 714 befinden sich entlang einer zweiten Richtung 799 orthogonal zu der ersten Richtung 798.
  • Dritte mehrere leitfähige Interconnect-Leitungen 724 befinden sich in einer und sind beabstandet durch eine dritte ILD-Schicht 722 oberhalb der zweiten ILD-Schicht 712. Einzelne der dritten mehreren leitfähigen Interconnect-Leitungen 724 beinhalten ein zweites leitfähiges Barrierematerial 726 entlang Seitenwänden und einer Unterseite eines zweiten leitfähigen Füllmaterials 728. Das zweite leitfähige Füllmaterial 728 ist in der Zusammensetzung von dem ersten leitfähigen Füllmaterial 708 verschieden. Einzelne der dritten mehreren leitfähigen Interconnect-Leitungen 724 sind entlang der ersten Richtung 798 angeordnet.
  • Vierte mehrere leitfähige Interconnect-Leitungen 734 befinden sich in einer und sind beabstandet durch eine vierte ILD-Schicht 732 oberhalb der dritten ILD-Schicht 722. Einzelne der vierten mehreren leitfähigen Interconnect-Leitungen 734 beinhalten das zweite leitfähige Barrierematerial 726 entlang Seitenwänden und einer Unterseite des zweiten leitfähigen Füllmaterials 728. Einzelne der vierten mehreren leitfähigen Interconnect-Leitungen 734 befinden sich entlang der zweiten Richtung 799.
  • Fünfte mehrere leitfähige Interconnect-Leitungen 744 befinden sich in einer und sind beabstandet durch eine fünfte ILD-Schicht 742 oberhalb der vierten ILD-Schicht 732. Einzelne der fünften mehreren leitfähigen Interconnect-Leitungen 744 beinhalten das zweite leitfähige Barrierematerial 726 entlang Seitenwänden und einer Unterseite des zweiten leitfähigen Füllmaterials 728. Einzelne der fünften mehreren leitfähigen Interconnect-Leitungen 744 befinden sich entlang der ersten Richtung 798.
  • Sechste mehrere leitfähige Interconnect-Leitungen 754 befinden sich in einer und sind beabstandet durch eine sechste ILD-Schicht 752 oberhalb der fünften ILD-Schicht 742. Einzelne der sechsten mehreren leitfähigen Interconnect-Leitungen 754 beinhalten das zweite leitfähige Barrierematerial 726 entlang Seitenwänden und einer Unterseite des zweiten leitfähigen Füllmaterials 728. Einzelne der sechsten mehreren leitfähigen Interconnect-Leitungen 754 befinden sich entlang der zweiten Richtung 799.
  • Bei einer Ausführungsform besteht das zweite leitfähige Füllmaterial 728 im Wesentlichen aus Kupfer und besteht das erste leitfähige Füllmaterial 708 im Wesentlichen aus Kobalt. Bei einer Ausführungsform beinhaltet das erste leitfähige Füllmaterial 708 Kupfer mit einer ersten Konzentration an Dotierungsstofffremdstoffatomen und beinhaltet das zweite leitfähige Füllmaterial 728 Kupfer mit einer zweiten Konzentration des Dotierungsstofffremdstoffatoms, wobei die zweite Konzentration des Dotierungsstofffremdstoffatoms geringer als die erste Konzentration des Dotierungsstofffremdstoffatoms ist..
  • Bei einer Ausführungsform unterscheidet sich das erste leitfähige Barrierematerial 706 in der Zusammensetzung von dem zweiten leitfähigen Barrierematerial 726. Bei einer anderen Ausführungsform weisen das erste leitfähige Barrierematerial 706 und das zweite leitfähige Barrierematerial 726 die gleiche Zusammensetzung auf.
  • Bei einer Ausführungsform befindet sich ein erster leitfähiger Via 719 auf einer und ist elektrisch mit einer einzelnen 704A der ersten mehreren leitfähigen Interconnect-Leitungen 704 gekoppelt. Eine einzelne 714A der zweiten mehreren leitfähigen Interconnect-Leitungen 714 befindet sich auf dem und ist elektrisch mit dem ersten leitfähigen Via 719 gekoppelt.
  • Ein zweiter leitfähiger Via 729 befindet sich auf einer und ist elektrisch mit einer einzelnen 714B der zweiten mehreren leitfähigen Interconnect-Leitungen 714 gekoppelt. Eine einzelne 724A der dritten mehreren leitfähigen Interconnect-Leitungen 724 befindet sich auf dem und ist elektrisch mit dem zweiten leitfähigen Via 729 gekoppelt.
  • Ein dritter leitfähiger Via 739 befindet sich auf einer und ist elektrisch mit einer einzelnen 724B der dritten mehreren leitfähigen Interconnect-Leitungen 724 gekoppelt. Eine einzelne 734A der vierten mehreren leitfähigen Interconnect-Leitungen 734 befindet sich auf dem und ist elektrisch mit dem dritten leitfähigen Via 739 gekoppelt.
  • Ein vierter leitfähiger Via 749 befindet sich auf der und ist elektrisch mit einer einzelnen 734B der vierten mehreren leitfähigen Interconnect-Leitungen 734 gekoppelt. Eine einzelne 744A der fünften mehreren leitfähigen Interconnect-Leitungen 744 befindet sich auf dem und ist elektrisch mit dem vierten leitfähigen Via 749 gekoppelt.
  • Ein fünfter leitfähiger Via 759 befindet sich auf einer und ist elektrisch mit einer einzelnen 744B der fünften mehreren leitfähigen Interconnect-Leitungen 744 gekoppelt. Eine einzelne 754A der sechsten mehreren leitfähigen Interconnect-Leitungen 754 befindet sich auf dem und ist elektrisch mit dem fünften leitfähigen Via 759 gekoppelt.
  • Bei einer Ausführungsform beinhaltet der erste leitfähige Via 719 das erste leitfähige Barrierematerial 706 entlang Seitenwänden und einer Unterseite des ersten leitfähigen Füllmaterials 708. Der zweite 729, dritte 739, vierte 749 und fünfte 759 leitfähige Via beinhalten das zweite leitfähige Barrierematerial 726 entlang Seitenwänden und einer Unterseite des zweiten leitfähigen Füllmaterials 728.
  • Bei einer Ausführungsform sind die erste 702, zweite 712, dritte 722, vierte 732, fünfte 742 und sechste 752 ILD-Schicht voneinander durch eine entsprechende Ätzstoppschicht 790 zwischen angrenzenden ILD-Schichten separiert. Bei einer Ausführungsform beinhalten die erste 702, zweite 712, dritte 722, vierte 732, fünfte 742 und sechste 752 ILD-Schicht Silicium, Kohlenstoff und Sauerstoff.
  • Bei einer Ausführungsform weisen einzelne der ersten 704 und der zweiten 714 mehreren leitfähigen Interconnect-Leitungen eine erste Breite (W1) auf. Einzelne der dritten 724, vierten 734, fünften 744 und sechsten 754 mehreren leitfähigen Interconnect-Leitungen weisen eine zweite Breite (W2), größer als die erste Breite (W1), auf.
  • Es versteht sich, dass die zuvor beschriebenen Schichten und Materialien, die oben in Assoziation mit Back-End-Of-Line(BEOL)-Strukturen und -Verarbeitung beschrieben sind, auf oder über einem darunter liegenden Halbleitersubstrat oder einer darunterliegenden Halbleiterstruktur, wie beispielsweise darunterliegenden Vorrichtungsschicht(en) einer integrierten Schaltung, gebildet werden können. Bei einer Ausführungsform repräsentiert ein darunterliegendes Halbleitersubstrat ein allgemeines Werkstückobjekt, das zum Herstellen integrierter Schaltungen verwendet wird. Das Halbleitersubstrat beinhaltet häufig einen Wafer oder ein anderes Stück aus Silicium oder einem anderen Halbleitermaterial. Geeignete Halbleitersubstrate beinhalten unter anderem einkristallines Silicium, polykristallines Silicium und Silicium-auf-Isolator (SOI - Silicon On Insulator) sowie ähnliche Substrate, die aus anderen Halbleitermaterialien gebildet werden, wie etwa Substrate, die Germanium, Kohlenstoff oder Gruppe-III-V-Materialien beinhalten. Das Hableitersubstrat beinhaltet in Abhängigkeit von der Herstellungsphase häufig Transistoren, integrierte Schaltungsanordnungen und dergleichen. Das Substrat kann außerdem Hableitermaterialien, Metalle, Dielektrika, Dotierungsstoffe und andere Materialien beinhalten, die üblicherweise in Halbleitersubstraten vorzufinden sind. Des Weiteren können die dargestellten Strukturen auf darunterliegenden Interconnect-Schichten unterer Ebenen gefertigt werden.
  • Obwohl die vorhergehenden Verfahren zum Fertigen einer Metallisierungsschicht oder von Teilen einer Metallisierungsschicht einer BEOL-Metallisierungsschicht ausführlich mit Bezug auf Auswahloperationen beschrieben sind, versteht sich, dass zusätzliche oder Zwischenoperationen zur Fertigung standardmäßige mikroelektronische Fertigungsprozesse, wie etwa Lithographie, Ätzen, Dünnfilmabscheidung, Planarisierung (wie etwa chemischmechanisches Polieren (CMP)), Diffusion, Metrologie, die Verwendung von Opferschichten, die Verwendung von Ätzstoppschichten, die Verwendung von Planarisierungsstoppschichten oder eine beliebige andere assoziierte Aktion mit der Herstellung von mikroelektronischen Komponenten umfasst. Es versteht sich auch, dass die Prozessoperationen, die für den vorhergehenden Prozessfluss beschrieben sind, in alternativen Abfolgen ausgeübt werden können, nicht jede Operation durchgeführt werden muss oder zusätzliche Prozessoperationen durchgeführt werden können oder beides.
  • Bei einer Ausführungsform besteht, wie in der gesamten vorliegenden Beschreibung verwendet, Zwischenschichtdielektrikum(ILD)-Material aus einer Schicht aus einem Dielektrikum oder Isolationsmaterial oder beinhaltet diese. Beispiele für geeignete dielektrische Materialien beinhalten unter anderem Oxide von Silicium (z. B. Siliciumdioxid (Si02)), dotierte Oxide von Silicium, fluorierte Oxide von Silicium, mit Kohlenstoff dotierte Oxide von Silicium, verschiedene dielektrische Nieder-k-Materialien, die in der Technik bekannt sind, und Kombinationen davon. Das Zwischenschichtdielektrikummaterial kann durch Techniken, wie beispielsweise chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD) oder durch andere Abscheidungsverfahren, gebildet werden.
  • Bei einer Ausführungsform bestehen Metallleitungen oder Interconnect-Leitungsmaterial (und Via-Material), wie es auch über die vorliegende Beschreibung hinweg verwendet wird, aus einem oder mehreren Metallen oder anderen leitfähigen Strukturen. Ein übliches Beispiel ist die Verwendung von Kupferleitungen und -strukturen, die Barriereschichten zwischen dem Kupfer und dem umgebenden ILD-Material beinhalten können oder nicht. Wie hierin verwendet, beinhaltet der Begriff „Metall“ Legierungen, Stapel und andere Kombination mehrerer Metalle. Zum Beispiel können die Metall-Interconnect-Leitungen Barriereschichten (z. B. Schichten, die Ta, TaN, Ti und/oder TiN beinhalten), Stapel aus unterschiedlichen Metallen oder Legierungen usw. beinhalten. Dementsprechend können die Interconnect-Leitungen eine einzige Materialschicht sein oder können aus einigen Schichten gebildet sein, einschließlich leitfähiger Auskleidungsschichten und Füllschichten. Ein beliebiger geeigneter Abscheidungsprozess, wie etwa Elektroplattieren, chemische Gasphasenabscheidung oder physikalische Gasphasenabscheidung, können zum Bilden von Interconnect-Leitungen verwendet werden. Bei einer Ausführungsform bestehen die Interconnect-Leitungen aus einem leitfähigen Material, wie etwa unter anderem Cu, Al, Ti, Zr, Hf, V, Ru, Co, Ni, Pd, Pt, W, Ag, Au oder Legierungen davon. Die Interconnect-Leitungen werden manchmal in der Technik auch als Leiterbahnen, Drähte, Leitungen, Metall oder einfach Interconnect bezeichnet.
  • Bei einer Ausführungsform bestehen Hartmaskenmaterialien, wie ebenfalls die gesamte vorliegende Beschreibung hindurch verwendet, aus dielektrischen Materialien, die vom Zwischenschichtdielektrikummaterial verschieden sind. Bei einer Ausführungsform können unterschiedliche Hartmaskenmaterialien in unterschiedlichen Gebieten verwendet werden, um eine unterschiedliche Wachstums- oder Ätzselektivität zueinander und zu den darunterliegenden Dielektrikums- und Metallschichten bereitzustellen. Bei manchen Ausführungsformen beinhaltet eine Hartmaskenschicht eine Schicht aus einem Nitrid von Silicium (z. B. Siliciumnitrid) oder eine Schicht aus einem Oxid von Silicium oder beide oder eine Kombination davon. Andere geeignete Materialien können Materialien auf Kohlenstoffbasis beinhalten. Bei einer anderen Ausführungsform kann ein Hartmaskenmaterial eine Metallspezies beinhalten. Zum Beispiel kann eine Hartmaske oder ein darüberliegendes Material eine Schicht aus einem Nitrid von Titan oder einem anderen Metall beinhalten (z. B. Titannitrid). Potenziell geringere Anteile anderer Materialien, wie beispielsweise Sauerstoff, können in einer oder mehreren dieser Schichten enthalten sein. Alternativ dazu können in Abhängigkeit von der bestimmten Implementierung Hartmaskenmaterialschichten verwendet werden, die in der Technik bekannt sind. Die Hartmaskenschichten können durch CVD, PVD oder durch andere Abscheidungsverfahren gebildet werden.
  • Bei einer Ausführungsform, wie auch durch die vorliegende Beschreibung hinweg verwendet, werden lithografische Operationen unter Verwendung von 193-nm-Immersionslithografie (i193), Extremes-UV(EUV)-Lithografie oder Elektronenstrahldirektschreib(EBDW - Electron Beam Direct Write)-Lithografie oder dergleichen gebildet. Ein Positiv- oder Negativfotolack kann verwendet werden. Bei einer Ausführungsform ist eine lithografische Maske eine Dreifachschichtmaske, die aus einem topographischen Maskierungsteil, einer Antireflexbeschichtung(ARC - Anti-Reflective Coating)-Schicht und einer Fotolackschicht besteht. Bei einer bestimmten solchen Ausführungsform ist der topographische Maskierungsteil eine Kohlenstoffhartmaske(CHM)-Schicht und ist die Antireflexionsbeschichtungsschicht eine Silicium-ARC-Schicht.
  • Die hier offenbarten Ausführungsformen können zur Herstellung einer großen Vielfalt verschiedener Arten von integrierten Schaltungen oder mikroelektronischen Vorrichtungen verwendet werden. Beispiele für solche integrierten Schaltungen beinhalten unter anderem Prozessoren, Chipsatzkomponenten, Grafikprozessoren, digitale Signalprozessoren, Mikrocontroller und dergleichen. Bei anderen Ausführungsformen kann ein Halbleiterspeicher hergestellt werden. Darüber hinaus können die integrierten Schaltungen oder andere mikroelektronische Vorrichtungen in einer breiten Vielfalt von elektronischen Vorrichtungen verwendet werden, die in der Technik bekannt sind. Zum Beispiel in Computersystemen (z. B. Desktop, Laptop, Server), Mobiltelefonen, Elektronik für den persönlichen Gebrauch usw. Die integrierten Schaltungen können mit einem Bus und anderen Komponenten in den Systemen gekoppelt sein. Zum Beispiel kann ein Prozessor durch einen oder mehrere Busse mit einem Speicher, einem Chipsatz usw. gekoppelt sein. Jeder von dem Prozessor, dem Speicher und dem Chipsatz kann möglicherweise unter Verwendung der hier offenbarten Ansätze hergestellt werden.
  • 8 veranschaulicht eine Rechenvorrichtung 800 gemäß einer Implementierung der vorliegenden Offenbarung. Die Rechenvorrichtung 800 beherbergt eine Platine 802. Die Platine 802 kann eine Reihe von Komponenten, einschließlich unter anderem eines Prozessors 804 und mindestens eines Kommunikationschips 806, beinhalten. Der Prozessor 804 ist physisch und elektrisch mit der Platine 802 gekoppelt. Bei manchen Implementierungen ist der mindestens eine Kommunikationschip 806 auch physisch und elektrisch mit der Platine 802 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 806 Teil des Prozessors 804.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 800 andere Komponenten beinhalten, die physisch und elektrisch mit der Platine 802 gekoppelt sein können oder auch nicht. Diese anderen Komponenten beinhalten unter anderem flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine Globales-Positionierungssystem- bzw. GPS-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) und so weiter).
  • Der Kommunikationschip 806 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 800. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein Nicht-Festkörpermedium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen nicht irgendwelche Drähte enthalten, obwohl sie bei manchen Ausführungsformen möglicherweise keine enthalten. Der Kommunikationschip 806 kann beliebige einer Anzahl drahtloser Standards oder Protokolle implementieren, einschließlich unter anderem Wi-Fi (IEEE-802.11-Familie), WiMAX (IEEE-802.16-Familie), IEEE-802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen derselben sowie beliebiger anderer Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Rechenvorrichtung 800 kann mehrere Kommunikationschips 806 beinhalten. Beispielsweise kann ein erster Kommunikationschip 806 kürzerreichweitiger drahtloser Kommunikation, wie etwa Wi-Fi und Bluetooth, gewidmet sein und ein zweiter Kommunikationschip 806 kann längerreichweitiger drahtloser Kommunikation, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, gewidmet sein.
  • Der Prozessor 804 der Rechenvorrichtung 800 beinhaltet einen Integrierte-Schaltung-Die, der innerhalb des Prozessors 804 gekapselt ist. Bei manchen Implementierungen von Ausführungsformen der Offenbarung beinhaltet der Integrierte-Schaltung-Die des Prozessors eine oder mehrere Strukturen, wie etwa einen Metall-Isolator-Metall(MIM)-Kondensator, der gemäß Implementierungen der Offenbarung aufgebaut ist. Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern oder einem Speicher verarbeitet, um diese elektronischen Daten, oder beides, in andere elektronische Daten, die in Registern oder einem Speicher gespeichert werden können, umzuwandeln.
  • Der Kommunikationschip 806 beinhaltet auch einen Integrierter-Schaltkreis-Die, der innerhalb des Kommunikationschips 806 verkapselt ist. Gemäß einer weiteren Implementierung der Offenbarung weist der Integrierte-Schaltung-Die des Kommunikationschips einen Metall-Isolator-Metall(MIM)-Kondensator auf, der gemäß Implementierungen der Offenbarung aufgebaut ist.
  • Bei weiteren Implementierungen kann eine andere Komponente, die innerhalb der Rechenvorrichtung 800 untergebracht ist, einen Integrierte-Schaltung-Die mit einem Metall-Isolator-Metall(MIM)-Kondensator enthalten, der gemäß Implementierungen von Ausführungsformen der Offenbarung aufgebaut ist.
  • Bei verschiedenen Ausführungsformen kann die Rechenvorrichtung 800 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Settopbox, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 800 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • 9 veranschaulicht einen Interposer 900, der eine oder mehrere Ausführungsformen der Offenbarung beinhaltet. Der Interposer 900 ist ein Zwischensubstrat, das zur Überbrückung von einem ersten Substrat 902 zu einem zweiten Substrat 904 verwendet wird. Das erste Substrat 902 kann beispielsweise ein Integrierte-Schaltung-Die sein. Das zweite Substrat 904 kann zum Beispiel ein Speichermodul, eine Computer-Hauptplatine oder ein anderes Integrierte-Schaltung-Die sein. Allgemein ist der Zweck eines Interposers 900, eine Verbindung zu einem breiteren Rastermaß aufzuweiten oder eine Verbindung zu einer anderen Verbindung umzuleiten. Zum Beispiel kann ein Interposer 900 einen Integrierte-Schaltung-Die mit einem Kugelgitterarray (BGA) 906 koppeln, das anschließend mit dem zweiten Substrat 904 gekoppelt werden kann. Bei einigen Ausführungsformen sind das erste und das zweite Substrat 902/904 an entgegengesetzten Seiten des Interposers 900 angebracht. Bei anderen Ausführungsformen sind das erste und das zweite Substrat 902/904 an der gleichen Seite des Interposers 900 angebracht. Und bei weiteren Ausführungsformen sind drei oder mehr Substrate mittels des Interposers 900 verschaltet.
  • Der Interposer 900 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. Bei weiteren Implementierungen kann der Interposer 900 aus alternierend starren oder flexiblen Materialien gebildet sein, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien.
  • Der Interposer 900 kann Metall-Interconnects 908 und Vias 910 beinhalten, einschließlich unter anderem Durchgangs-Silicium-Vias (TSV - Through-Silicon Vias) 912. Der Interposer 900 kann ferner eingebettete Vorrichtungen 914 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Derartige Vorrichtungen beinhalten unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren und ESD(elektrostatische Entladung)-Vorrichtungen. Komplexere Vorrichtungen, wie etwa Hochfrequenz- bzw. HF-Vorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und MEMS-Vorrichtungen, können auch auf dem Interposer 900 gebildet werden. Gemäß Ausführungsformen der Offenbarung können Einrichtungen oder Prozesse, die hier offenbart werden, bei der Fertigung des Interposers 900 oder bei der Fertigung von Komponenten, die in dem Interposer 900 enthalten sind, verwendet werden.
  • 10 ist eine isometrische Ansicht einer Mobilrechenplattform 1000, die eine integrierte Schaltung (IC) einsetzt, die gemäß einem oder mehreren hier beschriebenen Prozessen gefertigt ist oder ein oder mehrere hier beschriebene Merkmale beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Die Mobilrechenplattform 1000 kann eine portable Vorrichtung sein, die sowohl zur elektronischen Datenanzeige, elektronischen Datenverarbeitung als auch Drahtlosübertragung elektronischer Daten ausgestaltet ist. Zum Beispiel kann die Mobilrechenplattform 1000 ein beliebiges von einem Tablet, einem Smartphone, einem Laptop-Computer usw. sein und beinhaltet einen Anzeigebildschirm 1005, der bei dem Ausführungsbeispiel ein Touchscreen (kapazitiv, induktiv, resistiv usw.), ein integriertes System 1010 auf Chipebene (SoC) oder Package-Ebene und eine Batterie 1013 ist. Wie veranschaulicht ist der Teil der Mobilrechenplattform 1000, der durch die Batterie 1013 oder eine nichtflüchtige Speicherung, wie etwa ein Solid-State-Laufwerk, belegt wird umso größer oder ist die Transistor-Gate-Anzahl für eine verbesserte Plattformfunktionalität umso größer, je größer das Niveau der Integration in dem System 1010 ist, die durch eine höhere Transistorpackungsdichte ermöglicht wird. Gleichermaßen ist die Funktionalität umso größer, je größer die Ladungsträgerbeweglichkeit jedes Transistors in dem System 1010 ist. Von daher können hier beschriebene Techniken Leistungsfähigkeits- und Formfaktorverbesserungen in der Mobilrechenplattform 1000 ermöglichen.
  • Das integrierte System 1010 ist ferner in der erweiterten Ansicht 1020 veranschaulicht. Bei dem Ausführungsbeispiel beinhaltet die gekapselte Vorrichtung 1077 mindestens einen Speicherchip (z. B. RAM) oder mindestens einen Prozessorchip (z. B. einen Mehrkernmikroprozessor und/oder Grafikprozessor), der gemäß einem oder mehreren hier beschriebenen Prozessen gefertigt wurde oder ein oder mehrere hier beschriebene Merkmalen beinhaltet. Die gekapselte Vorrichtung 1077 ist ferner zusammen mit einer integrierten Leistungsmanagementschaltung (PMIC) 1015 und/oder einer integrierten HF-Schaltung (RFIC) 1025 einschließlich eines (drahtlosen) Breitband-HF-Senders und/oder Empfängers (z. B. einschließlich eines digitalen Basisbands und eines analogen Frontend-Moduls, das ferner einen Leistungsverstärker auf einem Übertragungspfad und einen rauscharmen Verstärker auf einem Empfangspfad beinhaltet) und einen Controller 1011 davon, mit der Platine 1060 gekoppelt. Funktional führt der PMIC 1015 eine Batterieleistungsregelung, DC-DC-Umwandlung usw. durch und weist somit einen Eingang auf, der mit der Batterie 1013 gekoppelt ist, und mit einem Ausgang, der eine Stromzufuhr an sämtliche anderen funktionalen Module liefert. Wie ferner veranschaulicht, weist der RFIC 1025 bei dem Ausführungsbeispiel einen Ausgang auf, der mit einer Antenne gekoppelt ist, um beliebige einer Anzahl an drahtlosen Standards oder Protokollen zur Implementierung bereitzustellen, einschließlich unter anderem Wi-Fi (IEEE-802.11-Familie), WiMAX (IEEE-802.16-Familie), IEEE-802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen derselben sowie beliebiger anderer Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Bei alternativen Implementierungen kann jedes dieser Module auf Platinenebene auf separaten ICs, die mit dem Gehäusesubstrat der gekapselten Vorrichtung 1077 gekoppelt sind, oder innerhalb eines einzigen IC (SoC), der mit dem Gehäusesubstrat der gekapselten Vorrichtung 1077 gekoppelt ist, integriert werden.
  • Bei einem anderen Aspekt werden Halbleitergehäuse zum Schutz eines Integrierte-Schaltung(IC)-Chips oder -Die und auch zum Versehen des Die mit einer elektrischen Schnittstelle zu einer externen Schaltungsanordnung verwendet. Mit der zunehmenden Nachfrage nach kleineren elektronischen Vorrichtungen, werden Halbleitergehäuse so gestaltet, dass sie noch kompakter sind und eine größere Schaltkreisdichte unterstützen müssen. Des Weiteren führt die Nachfrage nach Vorrichtungen mit höherer Leistungsfähigkeit zu einem Bedarf eines verbesserten Halbleitergehäuses, das ein dünnes Kapselungsprofil und eine geringe Gesamtwölbung kompatibel mit einer anschließenden Baugruppenverarbeitung ermöglicht.
  • Bei einer Ausführungsform wird Drahtbonden an ein keramisches oder organisches Gehäusesubstrat verwendet. Bei einer anderen Ausführungsform wird ein C4-Prozess verwendet, um einen Die an einem keramischen oder organischen Gehäusesubstrat zu montieren. Insbesondere können C4-Lötkugelverbindungen implementiert werden, um Flip-Chip-Zwischenverbindungen zwischen Halbleitervorrichtungen und Substraten bereitzustellen. Eine Flip-Chip- oder Controlled-Collapse-Chip-Connection (C4 - Chipverbindung mit gesteuertem Kollabieren) ist eine Art einer Montage, die für Halbleitervorrichtungen, wie etwa Integrierte-Schaltung(IC)-Chips, MEMS oder Komponenten, die Löthügel anstelle von Drahtbondungen verwenden, verwendet wird. Die Löthügel werden auf den C4-Pads abgeschieden, die sich auf der oberen Seite des Substratgehäuses befinden. Um die Halbleitervorrichtung an dem Substrat zu montieren, wird sie umgedreht, mit der aktiven Seite der Montagefläche nach unten zugewandt. Die Löthügel werden verwendet, um die Halbleitervorrichtung direkt mit dem Substrat zu verbinden.
  • 11 veranschaulicht eine Querschnittsansicht eines Flip-Chip-montierten Die gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Unter Bezugnahme auf 11 beinhaltet eine Einrichtung 1100 einen Die 1102, wie etwa eine integrierte Schaltung (IC), die gemäß einem oder mehreren hier beschriebenen Prozessen gefertigt wurde oder ein oder mehrere hier beschriebene Merkmale, gemäß einer Ausführungsform der vorliegenden Offenbarung, beinhaltet. Der Die 1102 beinhaltet Metallisierungspads 1104 darauf. Ein Gehäusesubstrat 1106, wie etwa ein keramisches oder organisches Substrat, beinhaltet Verbindungen 1108 darauf. Der Die 1102 und das Gehäusesubstrat 1106 sind elektrisch durch Lötkugeln 1110 verbunden, die mit den metallisierten Pads 1104 und den Verbindungen 1108 gekoppelt sind. Ein Unterfüllmaterial 1112 umgibt die Lötkugeln 1110.
  • Das Verarbeiten eines Flip-Chips kann einer herkömmlichen IC-Fertigung ähnlich sein, mit einigen wenigen zusätzlichen Operationen. Nahe dem Ende des Herstellungsprozesses werden die Anbringungspads metallisiert, um sie empfänglicher für Lot zu machen. Dies besteht typischerweise aus einigen Behandlungen. Ein kleiner Punkt aus Lot wird dann auf jedem metallisierten Pad abgeschieden. Die Chips werden dann aus dem Wafer wie üblich herausgeschnitten. Zum Anbringen des Flip-Chips in einer Schaltung wird der Chip umgedreht, um die Lotpunkte auf Verbinder auf der darunterliegenden Elektronik oder der darunterliegenden Leiterplatte zu bringen. Das Lot wird dann wiederaufgeschmolzen, um eine elektrische Verbindung zu produzieren, typischerweise unter Verwendung von Ultraschall oder alternativ eines Reflow-Lötprozesses. Dies lässt auch einen kleinen Raum zwischen der Schaltungsanordnung des Chips und der darunterliegenden Befestigung. In den meisten Fällen wird dann ein elektrisch isolierender Klebstoff „unterfüllt“, um eine stärkere mechanische Verbindung bereitzustellen, um eine Wärmebrücke bereitzustellen und um sicherzustellen, dass die Lötstellen nicht aufgrund differentieller Erwärmung des Chips und des Rests des Systems belastet werden.
  • Bei anderen Ausführungsformen werden gemäß einer Ausführungsform der vorliegenden Offenbarung neuere Kapselungs- und Die-zu-Die-Interconnect-Ansätze, wie etwa Durch-Silicium-Vias (TSV) und Silicium-Interposer, implementiert, um ein Hochleistung-Mehrfachchipmodul (MCM) und ein System-in-Gehäuse (SiP - System in Package) zu fertigen, das eine integrierte Schaltung (IC) einbindet, die gemäß einem oder mehreren hier beschriebenen Prozessen gefertigt wird, oder ein oder mehrere hier beschriebene Merkmale beinhaltet.
  • Somit beinhalten Ausführungsformen der vorliegenden Offenbarung Metall-Isolator-Metall(MIM)-Kondensatoren.
  • Obwohl oben spezielle Ausführungsformen beschrieben wurden, sollen diese Ausführungsformen den Schutzumfang der vorliegenden Offenbarung nicht beschränken, selbst wenn nur eine einzige Ausführungsform mit Bezug auf ein bestimmtes Merkmal beschrieben ist. Beispiele für in der Offenbarung bereitgestellte Merkmale sollen veranschaulichend und nicht beschränkend sein, sofern nichts anderes angegeben ist. Die obige Beschreibung soll solche Alternativen, Modifikationen und Äquivalente, wie sie für einen Fachmann unter Nutzung der vorliegenden Offenbarung offensichtlich sind, abdecken.
  • Der Schutzumfang der vorliegenden Offenbarung beinhaltet ein beliebiges Merkmal oder eine beliebige Kombination von Merkmalen, die hier (explizit oder implizit) offenbart sind oder eine beliebige Verallgemeinerung davon, unabhängig davon, ob es ein beliebiges oder alle der hier adressierten Probleme abschwächt. Entsprechend können neue Ansprüche während einer Verfolgung der vorliegenden Anmeldung (oder einer Anmeldung, die die Priorität zu dieser beansprucht) für eine beliebige solche Kombination von Merkmalen formuliert werden. Insbesondere können unter Bezugnahme auf die angehängten Ansprüche Merkmale aus abhängigen Ansprüchen mit jenen der unabhängigen Ansprüche kombiniert werden und können Merkmale von jeweiligen unabhängigen Ansprüchen auf eine beliebige angemessene Weise und nicht nur in den speziellen Kombinationen, die in den angehängten Ansprüchen aufgelistet sind, kombiniert werden.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen. Die verschiedensten Merkmale der unterschiedlichen Ausführungsformen können verschiedenartig kombiniert werden, wobei manche Merkmale eingeschlossen und andere ausgeschlossen werden, um für eine Vielfalt von unterschiedlichen Anwendungen geeignet zu sein.
  • Ausführungsbeispiel 1: Ein Metall-Isolator-Metall(MIM)-Kondensator beinhaltet eine erste Elektrodenplatte und ein erstes Kondensatordielektrikum auf der ersten Elektrodenplatte. Eine zweite Elektrodenplatte befindet sich auf dem ersten Kondensatordielektrikum und weist einen Teil über und parallel zu der ersten Elektrodenplatte auf, und ein zweites Kondensatordielektrikum befindet sich auf der zweiten Elektrodenplatte. Eine dritte Elektrodenplatte befindet sich auf dem zweiten Kondensatordielektrikum und weist einen Teil über und parallel zu der zweiten Elektrodenplatte auf, und ein drittes Kondensatordielektrikum befindet sich auf der dritten Elektrodenplatte. Eine vierte Elektrodenplatte befindet sich auf dem dritten Kondensatordielektrikum und weist einen Teil über der und parallel zu der dritten Elektrodenplatte auf.
  • Ausführungsbeispiel 2: Der MIM-Kondensator von Ausführungsbeispiel 1, ferner beinhaltend ein viertes Kondensatordielektrikum auf der vierten Elektrodenplatte und eine fünfte Elektrodenplatte auf dem vierten Kondensatordielektrikum, wobei die fünfte Elektrodenplatte einen Teil über der und parallel zu der vierten Elektrodenplatte aufweist.
  • Ausführungsbeispiel 3: Der MIM-Kondensator von Ausführungsbeispiel 1 oder 2, wobei das erste, das zweite und das dritte Kondensatordielektrikum ein Hoch-k-Material beinhalten.
  • Ausführungsbeispiel 4: Der MIM-Kondensator von Ausführungsbeispiel 1, 2 oder 3, wobei die erste, die zweite, die dritte und die vierte Elektrodenplatte in einer einzigen dielektrischen Schicht enthalten sind.
  • Ausführungsbeispiel 5: Der MIM-Kondensator von Ausführungsbeispiel 4, wobei die einzige dielektrische Schicht in einer Backend-of-line- bzw. BEOL-Metallisierungsstruktur enthalten ist, wobei die BEOL-Metallisierungsstruktur über mehreren Integrierte-Schaltung-Vorrichtungen liegt.
  • Ausführungsbeispiel 6: Ein Metall-Isolator-Metall(MIM)-Kondensator beinhaltet eine erste Elektrode, ein Kondensatordielektrikum auf der ersten Elektrode und eine zweite Elektrode auf dem Kondensatordielektrikum. Das Kondensatordielektrikum beinhaltet mehrere alternierende erste dielektrische Schichten und zweite dielektrische Schichten, wobei die ersten dielektrischen Schichten dielektrische Hoch-k-Schichten sind.
  • Ausführungsbeispiel 7: Der MIM-Kondensator von Ausführungsbeispiel 6, wobei die zweiten dielektrischen Schichten dielektrische Hoch-k-Schichten mit einer Zusammensetzung sind, die sich von denen der ersten dielektrischen Schichten unterscheidet.
  • Ausführungsbeispiel 8: Der MIM-Kondensator nach Ausführungsbeispiel 6 oder 7, wobei jede der ersten dielektrischen Schichten und der zweiten dielektrischen Schichten eine Dicke in einem Bereich von 1-20 Nanometern aufweist.
  • Ausführungsbeispiel 9: Der MIM-Kondensator von Ausführungsbeispiel 6, wobei die zweiten dielektrischen Schichten dielektrische Nieder-k-Schichten sind.
  • Ausführungsbeispiel 10: Der MIM-Kondensator von Ausführungsbeispiel 9, wobei jede der zweiten dielektrischen Schichten eine Dicke aufweist, die geringer als eine Monolage eines dielektrischen Nieder-k-Materials der dielektrischen Nieder-k-Schichten ist.
  • Ausführungsbeispiel 11: Eine Rechenvorrichtung beinhaltet eine Platine und eine mit der Platine gekoppelte Komponente. Die Komponente beinhaltet einen Metall-Isolator-Metall(MIM)-Kondensator, der eine erste Elektrodenplatte und ein erstes Kondensatordielektrikum auf der ersten Elektrodenplatte beinhaltet. Eine zweite Elektrodenplatte befindet sich auf dem ersten Kondensatordielektrikum und weist einen Teil über und parallel zu der ersten Elektrodenplatte auf, und ein zweites Kondensatordielektrikum befindet sich auf der zweiten Elektrodenplatte. Eine dritte Elektrodenplatte befindet sich auf dem zweiten Kondensatordielektrikum und weist einen Teil über und parallel zu der zweiten Elektrodenplatte auf, und ein drittes Kondensatordielektrikum befindet sich auf der dritten Elektrodenplatte. Eine vierte Elektrodenplatte befindet sich auf dem dritten Kondensatordielektrikum und weist einen Teil über der und parallel zu der dritten Elektrodenplatte auf.
  • Ausführungsbeispiel 12: Die Rechenvorrichtung von Ausführungsbeispiel 11, ferner aufweisend einen Speicher, der mit der Platine gekoppelt ist.
  • Ausführungsbeispiel 13: Die Rechenvorrichtung von Ausführungsbeispiel 11 oder 12, ferner aufweisend einen Kommunikationschip, der mit der Platine gekoppelt ist.
  • Ausführungsbeispiel 14: Die Rechenvorrichtung von Ausführungsbeispiel 11, 12 oder 13, ferner aufweisend eine Kamera, die mit der Platine gekoppelt ist.
  • Ausführungsbeispiel 15: Die Rechenvorrichtung von Ausführungsbeispiel 11, 12,13 oder 14, wobei die Komponente ein gekapselter Integrierte-Schaltung-Die ist.
  • Ausführungsbeispiel 16: Eine Rechenvorrichtung beinhaltet eine Platine und eine mit der Platine gekoppelte Komponente. Die Komponente beinhaltet einen Metall-Isolator-Metall(MIM)-Kondensator, der eine erste Elektrode, ein Kondensatordielektrikum auf der ersten Elektrode und eine zweite Elektrode auf dem Kondensatordielektrikum beinhaltet. Das Kondensatordielektrikum beinhaltet mehrere alternierende erste dielektrische Schichten und zweite dielektrische Schichten, wobei die ersten dielektrischen Schichten dielektrische Hoch-k-Schichten sind.
  • Ausführungsbeispiel 17: Die Rechenvorrichtung von Ausführungsbeispiel 16, ferner aufweisend einen Speicher, der mit der Platine gekoppelt ist.
  • Ausführungsbeispiel 18: Die Rechenvorrichtung von Ausführungsbeispiel 16 oder 17, ferner aufweisend einen Kommunikationschip, der mit der Platine gekoppelt ist.
  • Ausführungsbeispiel 19: Die Rechenvorrichtung von Ausführungsbeispiel 16, 17 oder 18, ferner aufweisend eine Kamera, die mit der Platine gekoppelt ist.
  • Ausführungsbeispiel 20: Die Rechenvorrichtung von Ausführungsbeispiel 16, 17,18 oder 19, wobei die Komponente ein gekapselter Integrierte-Schaltung-Die ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/072822 [0001]
    • US 63/072814 [0001]

Claims (20)

  1. Eine Kondensatorstruktur, aufweisend: eine erste Platte, die Titan und Stickstoff aufweist; eine zweite Platte über und parallel zu der ersten Platte, wobei die zweite Platte Titan und Stickstoff aufweist; eine dritte Platte über der zweiten Platte und parallel zu dieser, wobei die dritte Platte Titan und Stickstoff aufweist; eine vierte Platte über der dritten Platte und parallel zu dieser, wobei die vierte Platte Titan und Stickstoff aufweist; eine fünfte Platte über der vierten Platte und parallel zu dieser, wobei die fünfte Platte Titan und Stickstoff aufweist; eine erste dielektrische Schicht zwischen der ersten Platte und der fünften Platte, wobei die erste dielektrische Schicht ein erstes High-k-Material mit einer ersten Zusammensetzung aufweist; und eine zweite dielektrische Schicht zwischen der ersten Platte und der fünften Platte, wobei die zweite dielektrische Schicht ein zweites High-k-Material mit einer zweiten Zusammensetzung aufweist, die sich von der ersten Zusammensetzung unterscheidet.
  2. Kondensatorstruktur nach Anspruch 1, wobei das zweite High-k-Material und das erste High-k-Material zwischen der ersten Platte und der zweiten Platte liegen.
  3. Kondensatorstruktur nach einem der Ansprüche 1 bis 2, wobei das zweite High-k-Material direkt auf dem ersten High-k-Material liegt.
  4. Kondensatorstruktur nach einem der Ansprüche 1 bis 3, wobei die erste Platte, die zweite Platte, die dritte Platte, die vierte Platte und die fünfte Platte vertikal zwischen einer ersten Metallisierungsschicht am hinteren Ende der Leitung und einer zweiten Metallisierungsschicht am hinteren Ende der Leitung angeordnet sind.
  5. Kondensatorstruktur nach Anspruch 4, wobei sich eine dritte dielektrische Schicht zwischen dem ersten hinteren Ende der Leitungsmetallisierungsschicht und der ersten Platte befindet, und eine vierte dielektrische Schicht zwischen dem zweiten hinteren Ende der Leitungsmetallisierungsschicht und der fünften Platte liegt.
  6. Kondensatorstruktur nach einem der Ansprüche 1 bis 5, wobei ein leitendes Via direkt mit nur zwei Platten der ersten Platte, der zweiten Platte, der dritten Platte, der vierten Platte und der fünften Platte verbunden ist.
  7. Kondensatorstruktur nach Anspruch 6, wobei das leitende Via seitlich von den anderen drei Platten der ersten Platte, der zweiten Platte, der dritten Platte, der vierten Platte und der fünften Platte beabstandet ist.
  8. Kondensatorstruktur nach Anspruch 6, wobei ein zweites leitendes Via direkt mit den anderen drei Platten der ersten Platte, der zweiten Platte, der dritten Platte, der vierten Platte und der fünften Platte verbunden ist.
  9. Kondensatorstruktur nach einem der Ansprüche 1-8, wobei ein leitendes Via direkt mit nur drei Platten der ersten Platte, der zweiten Platte, der dritten Platte, der vierten Platte und der fünften Platte verbunden ist.
  10. Die Kondensatorstruktur nach einem der Ansprüche 1-9, wobei die erste Zusammensetzung Hafnium aufweist.
  11. Die Kondensatorstruktur nach Anspruch 10, wobei die zweite Zusammensetzung Zirkonium aufweist.
  12. Eine Rechenvorrichtung, die Folgendes aufweist: eine Platine; und eine mit der Platine gekoppelte Komponente, wobei die Komponente eine Kondensatorstruktur aufweist, die Folgendes aufweist: eine erste Platte, die Titan und Stickstoff aufweist; eine zweite Platte über und parallel zu der ersten Platte, wobei die zweite Platte Titan und Stickstoff aufweist; eine dritte Platte über der zweiten Platte und parallel zu dieser, wobei die dritte Platte Titan und Stickstoff aufweist; eine vierte Platte über der dritten Platte und parallel zu dieser, wobei die vierte Platte Titan und Stickstoff aufweist; eine fünfte Platte über der vierten Platte und parallel zu dieser, wobei die fünfte Platte Titan und Stickstoff aufweist; eine erste dielektrische Schicht zwischen der ersten Platte und der fünften Platte, wobei die erste dielektrische Schicht ein erstes High-k-Material mit einer ersten Zusammensetzung aufweist; und eine zweite dielektrische Schicht zwischen der ersten Platte und der fünften Platte, wobei die zweite dielektrische Schicht ein zweites High-k-Material mit einer zweiten Zusammensetzung aufweist, die sich von der ersten Zusammensetzung unterscheidet.
  13. Die Computervorrichtung nach Anspruch 12, die ferner Folgendes aufweist: einen mit der Platine gekoppelten Speicher.
  14. Die Computervorrichtung nach einem der Ansprüche 12 bis 13, die ferner Folgendes aufweist: einen mit der Platine gekoppelten Kommunikationschip.
  15. Die Computervorrichtung nach einem der Ansprüche 12-14, die ferner aufweist: eine mit der Platine gekoppelte Kamera.
  16. Die Computervorrichtung nach einem der Ansprüche 12-15, die ferner aufweist: eine mit der Platine gekoppelte Batterie.
  17. Die Computervorrichtung nach einem der Ansprüche 12-16, die ferner aufweist: eine mit der Platine gekoppelte Antenne.
  18. Die Computervorrichtung nach einem der Ansprüche 12-17, wobei die Komponente ein verpackter integrierter Schaltkreis-Chip ist.
  19. Die Rechenvorrichtung nach einem der Ansprüche 12-18, wobei die Komponente aus der Gruppe ausgewählt ist, die aus einem Prozessor, einem Kommunikationschip und einem digitalen Signalprozessor besteht.
  20. Die Rechenvorrichtung nach einem der Ansprüche 12-19, wobei die Rechenvorrichtung aus der Gruppe ausgewählt ist, die aus einem Mobiltelefon, einem Laptop, einem Tischcomputer, einem Server und einer Set-Top-Box besteht.
DE102021006199.3A 2020-08-31 2021-07-22 Metall-Isolator-Metall(MIM)-Kondensator Pending DE102021006199A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202063072822P 2020-08-31 2020-08-31
US202063072814P 2020-08-31 2020-08-31
US63/072,814 2020-08-31
US63/072,822 2020-08-31
US17/129,858 2020-12-21
US17/129,858 US12107040B2 (en) 2020-08-31 2020-12-21 Metal insulator metal (MIM) capacitor

Publications (1)

Publication Number Publication Date
DE102021006199A1 true DE102021006199A1 (de) 2022-03-03

Family

ID=80221797

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102021119022.3A Ceased DE102021119022A1 (de) 2020-08-31 2021-07-22 Metall-isolator-metall(mim)-kondensator
DE102021006199.3A Pending DE102021006199A1 (de) 2020-08-31 2021-07-22 Metall-Isolator-Metall(MIM)-Kondensator

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE102021119022.3A Ceased DE102021119022A1 (de) 2020-08-31 2021-07-22 Metall-isolator-metall(mim)-kondensator

Country Status (9)

Country Link
US (1) US12107040B2 (de)
EP (1) EP4205189A4 (de)
KR (1) KR20230058607A (de)
CN (1) CN115836602A (de)
DE (2) DE102021119022A1 (de)
FR (1) FR3113779A1 (de)
NL (1) NL2028859B1 (de)
TW (1) TW202211488A (de)
WO (1) WO2022046334A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12107040B2 (en) 2020-08-31 2024-10-01 Intel Corporation Metal insulator metal (MIM) capacitor
FR3125919A1 (fr) * 2021-12-17 2023-02-03 Intel Corporation Condensateur métal/isolant/métal (MIM)
US20230387192A1 (en) * 2022-05-25 2023-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US20230395487A1 (en) * 2022-06-03 2023-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Structures And Methods Of Forming The Same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050132549A1 (en) * 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
US6830971B2 (en) 2002-11-02 2004-12-14 Chartered Semiconductor Manufacturing Ltd High K artificial lattices for capacitor applications to use in CU or AL BEOL
JP2004179419A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 半導体装置及びその製造方法
KR20060075660A (ko) 2004-12-28 2006-07-04 동부일렉트로닉스 주식회사 가변 직렬 커패시터 회로
DE102006007331A1 (de) 2006-02-16 2007-08-23 Infineon Technologies Ag Mehrlagen-Kapazitäts-Anordnung und Verfahren zum Herstellen derselben
US7666737B2 (en) 2006-12-18 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a metal-insulator-metal capacitor
US7564114B2 (en) 2006-12-21 2009-07-21 Qimonda North America Corp. Semiconductor devices and methods of manufacture thereof
EP2147499B1 (de) 2007-05-10 2016-08-17 Nxp B.V. Dc-dc-wandler mit wiederkonfigurierbarer kondensatoreinheit
US20090014832A1 (en) 2007-07-09 2009-01-15 Peter Baumgartner Semiconductor Device with Reduced Capacitance Tolerance Value
KR20100041179A (ko) 2008-10-13 2010-04-22 매그나칩 반도체 유한회사 유전체, 이를 구비한 캐패시터 및 그 제조방법, 반도체 소자 제조방법
KR101562969B1 (ko) * 2009-03-03 2015-10-26 삼성전자주식회사 반도체 장치
WO2013048522A1 (en) * 2011-10-01 2013-04-04 Intel Corporation On-chip capacitors and methods of assembling same
US9196672B2 (en) 2012-01-06 2015-11-24 Maxim Integrated Products, Inc. Semiconductor device having capacitor integrated therein
US20140159200A1 (en) 2012-12-08 2014-06-12 Alvin Leng Sun Loke High-density stacked planar metal-insulator-metal capacitor structure and method for manufacturing same
US20140197519A1 (en) 2013-01-17 2014-07-17 Qualcomm Incorporated Mim capacitor and mim capacitor fabrication for semiconductor devices
US9252205B2 (en) 2014-02-05 2016-02-02 Coversant Intellectual Property Management Inc. DRAM memory device with manufacturable capacitor
US9466661B2 (en) 2014-10-10 2016-10-11 Globalfoundries Inc. Method of fabricating a MIM capacitor with minimal voltage coefficient and a decoupling MIM capacitor and analog/RF MIM capacitor on the same chip with high-K dielectrics
US10825894B2 (en) 2018-03-29 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor and method of manufacturing the same
US10461148B1 (en) 2018-05-31 2019-10-29 International Business Machines Corporation Multilayer buried metal-insultor-metal capacitor structures
US11398545B2 (en) 2018-06-25 2022-07-26 Intel Corporation Single-mask, high-q performance metal-insulator-metal capacitor (MIMCAP)
US20200058731A1 (en) 2018-08-14 2020-02-20 Samsung Electronics Co., Ltd. Semiconductor device
US12107040B2 (en) 2020-08-31 2024-10-01 Intel Corporation Metal insulator metal (MIM) capacitor

Also Published As

Publication number Publication date
FR3113779A1 (fr) 2022-03-04
KR20230058607A (ko) 2023-05-03
CN115836602A (zh) 2023-03-21
WO2022046334A1 (en) 2022-03-03
EP4205189A4 (de) 2024-10-16
US20220068794A1 (en) 2022-03-03
NL2028859A (en) 2022-04-29
NL2028859B1 (en) 2022-07-22
EP4205189A1 (de) 2023-07-05
US12107040B2 (en) 2024-10-01
DE102021119022A1 (de) 2022-03-03
TW202211488A (zh) 2022-03-16

Similar Documents

Publication Publication Date Title
DE102021006199A1 (de) Metall-Isolator-Metall(MIM)-Kondensator
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE102020107045A1 (de) Source- oder drain-strukturen mit phosphor- und arsen-co-dotierstoffen
DE102020127692A1 (de) Selektive Verbindungen in Back-End-Of-Line-Metallisierungsstapeln einer integrierten Schaltungsanordnung
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
DE102020114140A1 (de) Zwischentrennschichten an dem back-end-of-line
DE102019132101A1 (de) Kontakt-über-aktivem-gate-strukturen mit leitfähigen gateabgriffenfür fortgeschrittene integrierte-schaltungsstruktur-herstellung
DE102020130463A1 (de) Finnenformung und daraus resultierende integrierte schaltungsstrukturen
DE102020113775A1 (de) Vorrichtung, umfassend Luft-Beabstanden von Gate-Abstandhaltern und anderen Dielektrika und Verfahren zur Bereitstellung einer solchen
DE102019114241A1 (de) Kanalstrukturen mit teilfinnen-dotierstoff-diffusionssperrschichten
DE102019114022A1 (de) Source- oder Drainstrukturen mit Kontaktätzstoppschicht
CN114649477A (zh) 具有钙钛矿电介质的金属绝缘体金属(mim)电容器
DE102020109732A1 (de) Dünnfilmtransistoren mit erhöhten source- und drain-kontakten und verfahren zum herstellen solcher
DE102020102933A1 (de) Selbstausgerichtete Gate-Endabdeckungs- (SAGE) Architektur mit Gate-Kontakten
DE112017007856T5 (de) Strukturen integrierter Schaltungen mit differenzierten Arbeitsfunktionsschichten
DE102019132141A1 (de) Finnen-trimm-plug-strukturen zum weitergeben von kanalspannung
DE102019105024A1 (de) Selbstausgerichtete bitleitung- und kondensator-via-bildung
DE102021124615A1 (de) Mehrschichtätzstoppschichten zur fortschrittlichen integrierter-schaltkreis-struktur-herstellung
DE102019107979A1 (de) Plattendurchkontaktierung für einen vertikalen mim-kondensator
DE102020106732A1 (de) Metalloxycarbid-resists als zurückzulassende plugs
DE102020106736A1 (de) Source- oder drain-strukturen mit geringer resistivität
DE102021121944A1 (de) Rückgewinnung der dielektrischen kapazität von zwischenschicht-dielektrikumsschichten für die herstellung fortgeschrittener integrierter schaltungsstrukturen
EP4294161A1 (de) Metall-isolator-metall (mim) kondensatorarchitekturen
EP4294160A1 (de) Metall-isolator-metall (mim)-kondensatorarchitekturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R129 Divisional application from

Ref document number: 102021119022

Country of ref document: DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R008 Case pending at federal patent court