DE102020106732A1 - Metalloxycarbid-resists als zurückzulassende plugs - Google Patents

Metalloxycarbid-resists als zurückzulassende plugs Download PDF

Info

Publication number
DE102020106732A1
DE102020106732A1 DE102020106732.1A DE102020106732A DE102020106732A1 DE 102020106732 A1 DE102020106732 A1 DE 102020106732A1 DE 102020106732 A DE102020106732 A DE 102020106732A DE 102020106732 A1 DE102020106732 A1 DE 102020106732A1
Authority
DE
Germany
Prior art keywords
photoresist
conductive
block
substrate
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020106732.1A
Other languages
English (en)
Inventor
Marie Krysak
Kevin L. Lin
Robert Bristol
Charles H. Wallace
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020106732A1 publication Critical patent/DE102020106732A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ausführungsbeispiele umfassen ein Substrat und ein Verfahren zum Bilden des Substrats. Ein Substrat umfasst ein Zwischenschicht-Dielektrikum und leitfähige Leiterbahnen in dem Zwischenschicht-Dielektrikum (ILD). Die leitfähigen Leiterbahnen können eine erste leitfähige Leiterbahn umfassen, die von einer zweiten und dritten leitfähigen Leiterbahn umgeben ist. Das Substrat umfasst auch einen Photoresistblock in einer Region des ILD. Die Region kann direkt von dem ILD und der ersten leitfähigen Leiterbahn umgeben sein, und der Photoresistblock kann zwischen der ersten Leiterbahn sein. Der Photoresistblock kann eine obere Oberfläche aufweisen, die im Wesentlichen koplanar zu oberen Oberflächen des ILD und leitfähigen Leiterbahnen ist. Der Photoresistblock kann eine Breite aufweisen, die im Wesentlichen gleich einer Breite der leitfähigen Leiterbahnen ist. Der Photoresistblock kann in der ersten leitfähigen Leiterbahn und zwischen der zweiten und dritten leitfähigen Leiterbahn sein. Der Photoresistblock kann einen Metalloxidkern umfassen, der mit organischen Liganden eingebettet ist.

Description

  • GEBIET
  • Ausführungsbeispiele beziehen sich auf elektronische Strukturen und Verarbeitung. Insbesondere beziehen sich die Ausführungsbeispiele auf elektronische Strukturen mit Photoresist-Blöcken, die in und zwischen Metall-Verbindungsschichten strukturiert sind.
  • HINTERGRUND
  • In den letzten Jahrzehnten war die Skalierung von Merkmalen bei integrierten Schaltungen eine treibende Kraft hinter einer ständig wachsenden Halbleiterindustrie. Das Skalieren auf immer kleinere Merkmale ermöglicht erhöhte Dichten funktionaler Einheiten auf der begrenzten Grundfläche von Halbleiterchips. Zum Beispiel ermöglicht eine schrumpfende Transistorgröße die Einbringung einer erhöhten Anzahl von Speicherbauelementen auf einem Chip, was die Herstellung von Produkten mit erhöhter Kapazität ermöglicht. Das Streben nach immer höherer Kapazität ist jedoch nicht ohne Probleme. Die Notwendigkeit, die Performance jedes Bauelements zu optimieren, wird zunehmend wichtiger.
  • Der Druck integrierte Schaltungen, wie beispielsweise komplementäre Metall-Oxid-Halbleiter (CMOS; complementary metal-oxide-semiconductor) -Bauelemente, zu skalieren, wurde vor kurzem durch die Verwendung gestapelter selbstjustierter Transistoren und/oder gestapelter Transistorarchitektur erreicht. Diese Transistorarchitekturen werden üblicherweise mit Lithographie-(Litho-) Prozessen implementiert, die metallische Verbindungsschichten in Zwischenschicht-Dielektrika strukturieren und bilden. Existierende Litho-Prozesse können Blockierschichten, wie beispielsweise Photoresist-Blöcke nutzen, um die metallischen Verbindungsschichten zu bilden. Ein Implementieren von Photoresist-Blöcken in Eng-Abstands-Schichten, um diese metallischen Schichten zu bilden, erfordert jedoch intensive Integration, wie beispielsweise ein Notwendigmachen von Gitterrekonstruktionen, Positiv-Ton-Strukturierung und Verfüll-Schritten. Einige Resists auf organischer Basis wurden vor kurzem als Direktstrukturierungsblock verwendet, um diese Integration zu mindern, aber diese organischen Resists widerstehen nicht den erforderlichen hohen Temperaturen, Ätzungen und Säuberungen in den nachfolgenden Verarbeitungsschritten.
  • Figurenliste
  • Hierin beschriebene Ausführungsbeispiele sind beispielhaft und nicht einschränkend in den Figuren der beiliegenden Zeichnungen dargestellt, in denen gleiche Bezüge ähnliche Merkmale anzeigen. Ferner wurden einige herkömmliche Details weggelassen, um die hierin beschriebenen erfinderischen Konzepte zu verunklaren.
    • 1 ist gemäß einem Ausführungsbeispiel eine Darstellung einer Querschnittsansicht und einer entsprechenden Draufsicht eines Substrats, das eine Mehrzahl von leitfähigen Leiterbahnen, einen Photoresist-Block und ein Zwischenschicht-Dielektrikum aufweist, wobei der Photoresistblock strukturiert ist und in/zwischen der Mehrzahl von leitfähigen Leiterbahnen angeordnet ist.
    • 2A-2D sind gemäß einigen Ausführungsbeispielen Querschnittsansichten und ihre jeweiligen Draufsichten eines Prozessablaufs, der ein Substrat bildet, das eine Mehrzahl von leitfähigen Leiterbahnen, einen Photoresistblock und ein Zwischenschicht-Dielektrikum aufweist, wobei der Photoresistblock strukturiert ist und in/zwischen der Mehrzahl von leitfähigen Leiterbahnen angeordnet ist.
    • 3A- 3D sind gemäß einigen Ausführungsbeispielen Querschnittsansichten und ihre jeweiligen Draufsichten eines Prozessablaufs, der ein Substrat bildet, das eine Mehrzahl von leitfähigen Leiterbahnen, einen Photoresistblock und ein Zwischenschichtdielektrikum aufweist, wobei der Photoresistblock zunächst strukturiert wird und in das Zwischenschichtdielektrikum angeordnet wird, um die Mehrzahl der leitfähigen Leiterbahnen zu bilden.
    • 4 ist gemäß einigen Ausführungsbeispielen eine Draufsicht eines Substrats, das eine Mehrzahl von leitfähigen Leiterbahnen, eine Mehrzahl von Photoresistblöcken, und eine Mehrzahl von Zwischenschichtdielektrika aufweist, wobei die Mehrzahl von Photoresistblöcken strukturiert ist, und in die/zwischen der Mehrzahl von leitfähigen Leiterbahnen und der Mehrzahl von Zwischenschicht-Dielektrika angeordnet ist.
    • 5A und 5B sind gemäß einigen Ausführungsbeispielen Darstellungen von Draufsichten eines elektronischen Bauelements, das einen Wafer und Dies aufweist, die eine Mehrzahl von Photoresistblöcken umfassen, die strukturiert sind und in/zwischen einer Mehrzahl von leitfähigen Leiterbahnen angeordnet sind.
    • 6 ist gemäß einem Ausführungsbeispiel ein schematisches Blockdiagramm, das ein elektronisches System darstellt, das ein Eingabe-/Ausgabe- (I/O; input/output) -Bauelement und ein Halbleiter-Package nutzt, das einen Prozessor, ein Speicherbauelement und eine Steuereinheit umfasst.
    • 7 ist gemäß einem Ausführungsbeispiel eine Querschnittsansicht einer Integrierte-Schaltungs- (IC; integrated circuit) Bauelementanordnung, die eine Mehrzahl von Photoresist-Blöcken umfasst, die strukturiert und in/zwischen einer Mehrzahl von leitfähigen Leiterbahnen angeordnet sind.
    • 8 ist gemäß einem Ausführungsbeispiel ein schematisches Blockdiagramm, das ein Computer-System darstellt, das ein Bauelement-Package nutzt, das ein Substrat, das eine Mehrzahl von leitfähigen Leiterbahnen, einen Photoresist-Block und einem Zwischenschicht-Dielektrikum aufweist, wobei der Photoresistblock strukturiert ist und in/zwischen der Mehrzahl von leitfähigen Leiterbahnen angeordnet ist.
  • DETAILLIERTE BESCHREIBUNG
  • Hierin beschrieben werden elektronische Strukturen mit Photoresistblöcken, die in und zwischen Metallverbindungsschichten strukturiert sind und Verfahren zum Bilden solcher elektronischer Packages. Die nachfolgend beschriebenen elektronischen Packages (z.B. Halbleiter-Packages) und Verfahren zum Bilden solcher Halbleiter-Packages umfassen ein Substrat mit einer Mehrzahl von leitfähigen Leiterbahnen, einem Photoresistblock und einem Zwischenschicht-Dielektrikum (ILD; interlayer dielectric), gemäß einem Ausführungsbeispiel. Bei diesen Ausführungsbeispielen kann der Photoresistblock strukturiert und in eine bestimmte Region des ILD angeordnet werden, wo der Photoresistblock dann ausgehärtet werden kann und zwischen der Mehrzahl von leitfähigen Leiterbahnen positioniert werden kann, gemäß einem Ausführungsbeispiel.
  • Wie hierin beschrieben, kann sich ein „Photoresistblock“ (auch als eine Blockierschicht, ein Photoresist-Plug oder ein Plug bezeichnet) auf ein Photoresistmaterial (oder Ähnliches) beziehen, das lithographisch direkt in eine oder mehrere spezifische Regionen eines ILD strukturiert ist, wobei das Photoresistmaterial nachfolgend ausgehärtet werden kann, um einen Photoresistblock (oder eine ähnlich geformte Struktur) zu bilden. Bei diesen hierin beschriebenen Ausführungsbeispielen kann der Photoresistblock direkt in das ILD strukturiert werden, wodurch er einen eng beabstandeten, dreidimensionalen (3D) Raum in der spezifischen Region des ILD besetzt, anstatt das Photoresistmaterial als eine dünne gleichmäßige Schicht über dem ILD anzuordnen. Dementsprechend kann der Photoresistblock in das ILD gehärtet und in einer leitfähigen Leiterbahn (oder einer ersten leitfähigen Leiterbahn) und zwischen anderen leitfähigen Leiterbahnen (d.h. der Photoresistblock kann zwischen zwei Abschnitten der ersten leitfähigen Leiterbahn sein) angeordnet werden. Es wird darauf hingewiesen, dass, wie hierin beschrieben, der Photoresistblock als ein dielektrisches Material (oder ein ähnliches Material) implementiert sein kann, das die leitfähigen Leiterbahnen (oder die leitfähigen Drähte) voneinander isoliert, wie beispielsweise der Photoresistblock, der einen Abschnitt der ersten leitfähigen Leiterbahn von einem anderen Abschnitt der ersten leitfähigen Leiterbahn (z.B. wie mit der Draufsicht von 1 gezeigt) isoliert.
  • Bei den hierin beschriebenen Ausführungsbeispielen können die Photoresistblöcke und ihrer jeweiligen Positionen in dem ILD durch Extrem-Ultraviolett (EUV; extrem ultraviolet) - Lithographie oder Ähnliches (z.B. Elektronenstrahl-Lithographie, UV-Lithographie, Röntgen-Lithographie und/oder eine speziell entwickelte Wellenlängen-Lithographie) definiert werden. Zum Beispiel quer-vernetzt (cross-links) der Photoresist während der Belichtung und wird in der Entwicklerlösung unlöslich. Der unbelichtete Photoresist kann anschließend entfernt werden, wobei die EUV-definierten Photoresistblöcke in dem ILD zurückbleiben. Diese Photoresistblöcke werden dann einem zusätzlichen Aushärtungsschritt unterzogen, um das Metalloxycarbid (oder Ähnliches) weiter querzuvernetzen/auszuhärten, wobei der Aushärtungsprozess eine Hochtemperaturausheizung, eine Ultraviolett (UV) (oder EUV) -Aushärtung und/oder irgendein ähnliches thermisches Ausheizen umfassen kann.
  • Bei einigen Ausführungsbeispielen kann der Photoresistblock in ein Quadrat, ein Rechteck, eine Raute, ein Polygon, eine Ellipse, einen Kreis oder irgendeine ähnliche gewünschte Form strukturiert werden. Bei einem Ausführungsbeispiel umfassen die hierin beschriebenen Photoresistblöcke einen Metalloxidkern, der mit einem oder mehreren organischen Liganden abgedeckt (oder eingebettet/umgeben) ist, wobei das Metalloxid Titanoxid, Zirkoniumoxid, Hafniumoxid, Aluminiumoxid, Zinnoxid und/oder Indiumoxid umfasst, aber nicht auf diese beschränkt ist. Zum Beispiel können die Photoresistblöcke, die in der leitfähigen Leiterbahn und zwischen den leitfähigen Leiterbahnen strukturiert sind, eine Zusammensetzung von zumindest Metall-, Sauerstoff- und Kohlenstoffatomen (d.h. andere Atome können auch umfasst sein, Wasserstoff, Stickstoff, Schwefel und/oder Ähnliches) umfassen, wobei die Zusammensetzung der Photoresistblöcke eine Kohlenstoff-Atomzusammensetzung umfassen kann, die ungefähr 20% oder mehr im Hinblick auf die Atomzusammensetzung (z.B. ungefähr eine 20% Atom-Kohlenstoffzusammensetzung) ist, als die existierenden Atomschichtabscheidungs- (ALD-; atomic layer deposition) Metalloxid-Abscheidungsprozesse.
  • Dementsprechend umfassen hierin beschriebene Ausführungsbeispiele Verbesserungen gegenüber existierenden Verarbeitungstechnologien, indem sie ein Material/einen Prozess bereitstellen, der es Photoresistblöcken mit engen Abständen ermöglicht, direkt in das ILD strukturiert zu werden. Diese Ausführungsbeispiele ermöglichen auch Verarbeitungstechnologien, die im wesentlich kostengünstiger sind als existierende Herstellungsprozesse. Zusätzlich ermöglichen die hierin beschriebenen Ausführungsbeispiele einen Verarbeitungsablauf, der Photoresistblöcke in eng beabstandete Regionen strukturiert, anstatt in dünne planare Schichtformationen, wobei der Prozessablauf die Anzahl von Verarbeitungsschritten, die typischerweise erforderlich sind (d.h. ein solcher Ablauf ist nicht integrationsintensiv und erfordert keine Gitterrekonstruktionen, Positiv-Ton-Strukturierung und/oder Verfüllschritte) wesentlich reduziert.
  • In der folgenden Beschreibung werden zahlreiche spezifische Details ausgeführt, wie beispielsweise spezifische Material- und Werkzeugsysteme, um ein tiefgreifendes Verständnis von Ausführungsbeispielen der vorliegenden Offenbarung bereitzustellen. Für einen Fachmann auf dem Gebiet ist es offensichtlich, dass Ausführungsbeispiele der vorliegenden Offenbarung ohne diese spezifischen Details ausgeführt werden können. In anderen Fällen werden gut bekannte Merkmale, wie beispielsweise Integrierte-Schaltungs-Entwurfs-Layouts, wie beispielsweise einfache oder duale Damascene-Verarbeitung, nicht detailliert beschrieben, um Ausführungsbeispiele der vorliegenden Offenbarung nicht unnötig zu verunklaren. Weiterhin wird davon ausgegangen, dass die verschiedenen in den Figuren gezeigten Ausführungsbeispiele visuelle Darstellungen sind, und nicht notwendigerweise maßstabsgetreu gezeichnet sind. In einigen Fällen werden verschiedene Operationen wiederum als mehrere diskrete Operationen beschrieben, in einer Weise, die für das Verständnis der vorliegenden Offenbarung am hilfreichsten ist, jedoch sollte die Reihenfolge der Beschreibung nicht so ausgelegt werden, dass sie impliziert, dass diese Operationen zwingend von der Reihenfolge abhängig sind. Insbesondere müssen diese Operationen nicht in der vorliegenden Reihenfolge ausgeführt werden.
  • Nach hiesigem Gebrauch sollen die Begriffe „oben“, „unten“, „obere,r,s“, „untere,r,s“, „unterste,r,s“ und „oberste,r,s“ bei Verwendung im Verhältnis zu einem oder mehreren Elementen eine relative und nicht absolute physische Konfiguration vermitteln. Somit kann ein Element, das in einer Vorrichtung als „oberstes Element“ oder „oberes Element“ beschrieben wird, stattdessen das „unterste Element“ oder „untere Element“ in der Vorrichtung bilden, wenn die Vorrichtung umgekehrt wird. Ähnlich kann ein Element, das in der Vorrichtung als „unterstes Element“ oder „unteres Element“ beschrieben wird, stattdessen das „oberste Element“ oder „obere Element“ in der Vorrichtung bilden, wenn die Vorrichtung umgekehrt wird.
  • Gleichfalls kann eine bestimmte Terminologie auch in der nachfolgenden Beschreibung ausschließlich zum Zweck der Referenz verwendet werden und soll somit nicht einschränkend sein. Zum Beispiel beziehen sich Ausdrücke wie „obere“, „untere“ und „über“, „unter“, „unten“ und „oben“ auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Ausdrücke wie beispielsweise „vorne“, „hinten“, „Rück-“ und „Seiten-“ beschreiben die Ausrichtung und/oder die Position von Abschnitten der Komponente innerhalb eines konsistenten aber beliebigen Bezugsrahmens, der Bezug nehmend auf den Text und die zugeordneten Zeichnungen deutlich gemacht wird, die die erörterte Komponente beschreiben. Eine solche Terminologie kann die Wörter umfassen, die oben spezifisch erwähnt wurden, Ableitungen davon und Wörter ähnlicher Bedeutung.
  • Hierin beschriebene Ausführungsbeispiele können sich auf eine Front-End-of-Line (FEOL, front-end-of-line) Halbleiter-Verarbeitung und -Strukturen beziehen. FEOL ist der erste Abschnitt einer Herstellung einer integrierten Schaltung (IC), wobei die individuellen Bauelemente (z.B. Transistoren, Kondensatoren, Widerstände, etc.) in dem Halbleitersubstrat oder der -Schicht strukturiert werden. FEOL deckt im Allgemeinen alles ab bis zu (aber nicht einschließlich) der Abscheidung von Metall-Verbindungsschichten. Nach der letzten FEOL-Operation ist das Ergebnis üblicherweise ein Wafer mit isolierten Transistoren (z.B. ohne jegliche Drähte).
  • Hierin beschriebene Ausführungsbeispiele können sich auf eine Back-End-of-Line (BEOL; back end of line) Halbleiter-Verarbeitung und -Strukturen beziehen. BEOL ist der zweite Abschnitt einer IC-Herstellung, wobei die individuellen Bauelemente (z.B. Transistoren, Kondensatoren, Widerstände, etc.) mit einer Verdrahtung auf dem Wafer verbunden werden, z.B. der Metallisierungsschicht oder -Schichten. BEOL umfasst Kontakte, Isolierschichten (Dielektrika), Metallebenen und Bond-Positionen für Chip-zu-Package-Verbindungen. Bei dem BEOL-Teil der Herstellungsstufe werden Kontakte (Anschlussflächen), Verbindungsdrähte (interconnect wires), Vias und dielektrische Strukturen gebildet. Für moderne IC-Prozesse können bei dem BEOL mehr als 10 Metallschichten hinzugefügt werden.
  • Nachstehend beschriebene Ausführungsbeispiele können auf FEOL-Verarbeitung und - Strukturen, BEOL-Verarbeitung und -Strukturen, oder sowohl FEOL- als auch BEOL-Verarbeitung und -Strukturen anwendbar sein. Genauer gesagt, obwohl ein beispielhaftes Verarbeitungsschema dargestellt sein kann, das ein FEOL-Verarbeitungsszenario verwendet, können solche Ansätze auch auf eine BEOL-Verarbeitung anwendbar sein. Gleichermaßen können, obwohl ein beispielhaftes Verarbeitungsschema dargestellt sein kann, das ein BEOL-Verarbeitungsszenario verwendet, solche Ansätze auch auf eine FEOL-Verarbeitung anwendbar sein.
  • Nach hiesigem Gebrauch sind die Begriffe Metall-Verbindungsschichten, Metallleitung, Verbindungsleitung, Leiterbahn, Draht, Leiter, Signalpfad und Signalisierungsmedium alle verwandt und werden oft austauschbar verwendet. Ferner bezieht sich nach hiesigem Gebrauch eine „Metallschicht“ auf eine leitfähige Schicht, die Leiterbahnen, Drähte, Leitungen, Verbindungen, Ebenen und irgendwelche anderen leitfähigen Formationen umfassen kann, ist aber nicht darauf beschränkt. Bei einigen Beispielen kann die leitfähige/Metall-Schicht irgendein geeignetes Metall sein, wie beispielsweise Aluminium (Al), Kupfer (Cu) und/oder eine Legierung aus Al und Cu, die als Leiter verwendet werden, um Signalpfade für ein Koppeln oder Verbinden von elektrischen Schaltungsanordnungen bereitzustellen. Zusätzlich kann die Metallschicht eine Metallleiterbahn (oder eine Metallleitung/-Ebene/-Anschlussfläche) und ein Via, das mit der Metallleiterbahn gekoppelt ist, umfassen, wobei sich das Via (oder der Kontakt) auf eine leitfähige Verbindung/Struktur beziehen kann, die verwendet wird, um Leiter, wie beispielsweise Metallleiterbahnen, von unterschiedlichen Metall/Verbindungsebenen elektrisch zu koppeln/verbinden.
  • Diese komplementären Metall-Oxid-Halbleiter (CMOS; complementary metal-oxide-semiconductor) -Bauelemente, die hierin beschrieben sind, können in eine oder mehrere Komponenten, die einer integrierten Schaltung (IC) zugeordnet sind, und/oder zwischen verschiedenen solchen Komponenten implementiert sein. Wie hierin beschrieben, werden die Begriffe Chip, IC, monolithisches Bauelement, Halbleiterbauelement, Halbleiter-Package und mikroelektronisches Bauelement in dem Gebiet des Halbleiter-Packagings oft austauschbar verwendet, und somit können die hierin beschriebenen Ausführungsbeispiele auf alle der oben genannten Begriffe anwendbar sein, wie in diesem Gebiet bekannt ist. Bei verschiedenen Ausführungsbeispielen umfassen Komponenten, die einer IC zugeordnet sind, zum Beispiel Transistoren, Dioden, Leistungsquellen, Widerstände, Kondensatoren, Induktivitäten, Sensoren, Sendeempfänger, Empfänger, Antennen etc. Komponenten, die einer IC zugeordnet sind, können diejenigen umfassen, die auf der IC befestigt sind, oder diejenigen, die mit einer IC verbunden sind. Die IC kann entweder analog oder digital sein und kann in einer Reihe von Anwendungen verwendet werden, wie beispielsweise Mikroprozessoren, Optoelektronik, Logikblöcke, Audioverstärker etc., abhängig von den der IC zugeordneten Komponenten. Die IC kann als Teil eines Chipsatzes zum Ausführen einer oder mehrerer verwandter Funktionen in, zum Beispiel, einem Computer verwendet werden.
  • Zusätzlich können die hierin beschriebenen Ausführungsbeispiele ferner in einer oder mehreren elektronischen Vorrichtungen implementiert sein. Nicht einschränkende Beispiele für elektronische Vorrichtungen, die die hierin beschriebenen Technologien nutzen können, umfassen irgendeine Art von mobiler Vorrichtung und/oder stationärer Vorrichtung, wie beispielsweise Mikroelektromechanisches-System (MEMS; microelectromechanical systems) -basierte elektrische Systeme, Gyroskope, fortschrittliche Fahrassistenzsysteme (ADAS; advanced driving assistance systems) 5G-Kommunikationssysteme, Kameras, Mobiltelefone, Computer-Endgeräte, Desktop-Computer, elektronische Lesegeräte, Faxgeräte, Kioske, Netbook-Computer, Notebook-Computer, Internetvorrichtungen, Zahlungsterminals, Personaldigitalassistenten, Medienabspielvorrichtungen und/oder Recorder, Server (z.B. Blade-Server, Rack-befestigter Server (Rack-Mount-Server), Kombinationen derselben etc.), Set-Top-Boxen, Smartphones, Tablet-Personal-Computer, ultramobile Personal-Computer, drahtgebundene Telefone, Kombinationen derselben und Ähnliches. Solche Vorrichtungen können tragbar oder stationär sein. Bei einigen Ausführungsbeispielen können die hierin beschriebenen Technologien in einem Desktop-Computer, Laptop-Computer, Smartphone, Tablet-Computer, Netbook-Computer, Notebook-Computer, Personaldigitalassistenten, Server, Kombinationen derselben und Ähnlichem verwendet werden. Allgemeiner ausgedrückt können die hierin beschriebenen Technologien in irgendeiner einer Mehrzahl von elektronischen Bauelementen verwendet werden, umfassend ein elektronisches Bauelement mit einem Substrat, das eine Mehrzahl von leitfähigen Leiterbahnen, eine Mehrzahl von Photoresistblöcken und ein Zwischenschichtdielektrikum aufweist, wo die Photoresistblöcke strukturiert sind, und in/zwischen der Mehrzahl von leitfähigen Leiterbahnen (z.B. wie in dem Substrat 100 von 1 gezeigt) angeordnet sind.
  • In der folgenden Beschreibung werden verschiedene Aspekte der darstellenden Implementierungen unter Verwendung von Begriffen beschrieben, die gemeinhin von Fachleuten auf dem Gebiet verwendet werden, um den Inhalt ihrer Arbeit anderen Fachleuten auf dem Gebiet zu vermitteln. Für Fachleute auf dem Gebiet ist es jedoch offensichtlich, dass die vorliegenden Ausführungsbeispiele in der Praxis mit nur einigen der beschriebenen Aspekte ausgeführt werden können. Zu Erklärungszwecken werden bestimmte Zahlen, Materialien und Konfigurationen dargelegt, um ein tiefgreifendes Verständnis der darstellenden Implementierungen bereitzustellen. Für einen Fachmann auf dem Gebiet ist es jedoch offensichtlich, dass die vorliegenden Ausführungsbeispiele in der Praxis ohne die spezifischen Details ausgeführt werden können. In anderen Fällen werden gut bekannte Merkmale weggelassen oder vereinfacht, um die darstellenden Implementierungen nicht zu verunklaren.
  • Verschiedene Operationen werden wiederum als mehrere diskrete Operationen beschrieben, in einer Weise, die für das Verständnis der vorliegenden Ausführungsbeispiele am hilfreichsten ist, jedoch sollte die Reihenfolge der Beschreibung nicht so ausgelegt werden, dass sie impliziert, dass diese Operationen zwingend von der Reihenfolge abhängig sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Darstellung ausgeführt werden.
  • Bezug nehmend nun auf 1 ist gemäß einem Ausführungsbeispiel eine Querschnitts- und jeweilige Draufsichtsdarstellung eines Substrats 100 gezeigt. Bei einem Ausführungsbeispiel kann das Substrat 100 eine Mehrzahl von leitfähigen Leiterbahnen 105, einen Photoresistblock 110 und ein ILD 130 umfassen, wobei der Photoresistblock 110 strukturiert ist und in/zwischen der Mehrzahl von leitfähigen Leiterbahnen 105 angeordnet ist.
  • Wie hierin beschrieben, kann das Substrat 100 ein Halbleitersubstrat mit einer oder mehreren ILD-Schichten über dem Halbleitersubstrat umfassen. Das Substrat 100 kann irgendeine geeignete Art von Substrat sein, das unter Verwendung von einen oder mehreren Halbleitermaterialien gebildet wird, die mit Silizium kombiniert sein können oder nicht, die Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Indiumgalliumarsenid, Galliumantimonid und/oder andere Kombinationen von Gruppe-III-V-, Gruppe-II-VI oder Gruppe-IV-Materialien umfassen, aber nicht auf diese beschränkt sind. Obwohl einige Beispiele von Materialien, aus denen das Substrat 100 gebildet sein kann, hierin beschrieben sind, kann irgendein Material, das als eine Grundlage (oder eine Grundlagenschicht) auf der ein CMOS-Bauelement angeordnet werden kann, dienen kann, in einem Substrat umfasst sein (oder als ein solches betrachtet sein).
  • Bei anderen Ausführungsbeispielen kann das Substrat 100 ein Basissubstrat, ein Träger und/oder irgendein bekanntes Halbleiter-, Isolator- oder metallisches Material sein. Zum Beispiel kann das Substrat 100 irgendeine geeignete Art von Halbleitersubstrat sein, wie beispielsweise ein kristallines Substrat (z.B. ein monokristallines Siliziumsubstrat/-Träger), ein Bulk-SiliziumSubstrat, ein Silizium-auf-Isolator (SOI) -Substrat, ein technisch ausgeführtes (engineered) Substrat, das aus einem oder mehreren Halbleitermaterialien (z.B. kristallines Silizium, amorphes Silizium, Polysilizium, etc.) gebildet wurde, und/oder Ähnliches. Zusätzlich kann das Substrat 100 bei einigen Ausführungsbeispielen voll oder zu einer vorbestimmten Substratdicke abgeschliffen sein.
  • Es wird darauf hingewiesen, dass ein „Substrat“, wie hierin beschrieben, sich auf einen oder mehrere Abschnitte von Halbleitermaterial wie beispielsweise Silizium, Germanium, Siliziumkarbid, Diamant, Galliumarsenid und Galliumnitrid beziehen kann. Zum Beispiel kann ein Substrat verwendet werden, um sich auf einen Halbleiterchip zu beziehen. Der Halbleiterchip weist normalerweise zwei parallele Oberflächenebenen auf, die große kristallografische Ebenen sind. ICs sind in die und auf der oberen Oberfläche des Halbleiterchips gebaut; vor kurzem wurden einige IC-Elemente senkrecht zu der oberen Oberfläche in den Bulk des Halbleiterchips angeordnet. Ferner kann sich, wie hierin beschrieben, eine obere Oberfläche des Halbleiterchips auf die obere parallele Oberfläche des Halbleiterchips beziehen - wo das Halbleitermaterial in Kontakt mit anderem Material, wie beispielsweise dielektrischen oder leitfähigen Materialien, kommt.
  • Bei diesen Ausführungsbeispielen kann das Substrat 100 mit einem Package-Substrat, einem Substrat, einer gedruckten Schaltungsplatine (PCB; printed circuit board) und einer Hauptplatine umfasst sein, ist aber nicht darauf beschränkt. Bei einem Ausführungsbeispiel kann das Substrat eine PCB sein. Bei einem Ausführungsbeispiel ist die PCB aus einer FR-4-Glas-Epoxidbasis mit auf beiden Seiten laminierter dünner Kupferfolie hergestellt. Bei bestimmten Ausführungsbeispielen kann eine Mehrschicht-PCB verwendet werden, mit vorimpregnierter (prepreg) und Kupferfolie zum Herstellen zusätzlicher Schichten. Zum Beispiel kann die Mehrschicht-PCB eine oder mehrere dielektrische Schichten umfassen, wie beispielsweise die ILDs 130, wobei die ILDs irgendwelche bekannten Dielektrika oder Isoliermaterialien (z.B. Siliziumdioxid (SiO2), Silizium-Oxynitrid (SiOxNy), ein Siliziumnitrid (Si3N4) oder Ähnliches) sein können, die verwendet werden können, um die leitfähigen Leiterbahnen 105 zu isolieren. Bei einem Ausführungsbeispiel kann die PCB eine Mehrzahl von leitfähigen Verbindungsschichten umfassen, die die leitfähigen Leiterbahnen 105 und leitfähigen (oder metallischen/Kupfer-) Leitungen, Anschlussflächen, Vias, Via-Anschlussflächen, Löcher und/oder Ebenen umfassen.
  • Bei einigen Ausführungsbeispielen können die ILDs 130 (oder ILD-Schichten) ein oder mehrere dielektrische Materialien umfassen, die ein High-k-Dielektrikum aufweisen wie beispielsweise Elemente, die Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirkonium, Barium, Strontium, Yttrium, Blei, Scandium, Niobium und/oder Zink umfassen. Nach hiesigem Gebrauch bezieht sich ein „High-k-Dielektrikum“ auf ein Material, das eine höhere Dielektrizitätskonstante (k) aufweist als Siliziumoxid, wobei die Begriffe „Oxid“, „Carbid“, „Nitrid“ etc. sich auf Verbindungen beziehen, die jeweils Sauerstoff, Kohlenstoff, Stickstoff etc. umfassen. Beispiele von High-k-Materialien, die in den ILDs 130 verwendet werden können, umfassen möglicherweise, sind aber nicht beschränkt auf Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Barium-Strontium-Titanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Tantaloxid, Tantalsiliziumoxid, Blei-Scandium-Tantaloxid und/oder Blei-Zink-Niobat.
  • Bei anderen Ausführungsbeispielen können die ILDs 130 unter Verwendung von dielektrischen Materialien, die Low-k-Dielektrika aufweisen, gebildet werden. Beispiele für solche dielektrischen Materialien, die verwendet werden können, umfassen Siliziumdioxid (SiO2), kohlenstoffdotiertes Oxid (CDO), Siliziumnitrid, organische Polymere wie beispielsweise Octafluorcyclobutan (perfluorocyclobutane) oder Polytetrafluorethylen, Fluorsilikatglas (FSG) und/oder Organosilikate wie beispielsweise Silsesquioxane, Siloxane oder Organosilikatglas, sind aber nicht darauf beschränkt. Bei einigen Ausführungsbeispielen können die ILDs 130 Poren oder Luftzwischenräume umfassen, um ihre Dielektrizitätskonstante weiter zu reduzieren.
  • Wie mit der Draufsicht von 1 gezeigt, kann der Photoresistblock 110 strukturiert und in eine bestimmte Region des ILD 130 angeordnet werden, wo der Photoresistblock 110 dann ausgehärtet werden kann und zwischen der Mehrzahl von leitfähigen Leiterbahnen 105 positioniert werden kann, gemäß einem Ausführungsbeispiel. Der Photoresistblock 110 kann ein Photoresistmaterial (oder irgendein ähnliches Resistmaterial) umfassen, das lithographisch direkt in die spezifische Region des ILD 130 strukturiert und anschließend belichtet wird, um den Photoresistblock 110 zu bilden. Der Photoresistblock 110 kann direkt in einem eng beabstandeten 3D-Raum (d.h. eine spezifische Region mit einem gut definierten XYZ-Volumen) des ILD 130 angeordnet sein, wo ein solcher Photoresistblock 110 sowohl in die leitfähige Leiterbahn 105 als auch zwischen den leitfähigen Leiterbahnen 105 angeordnet ist.
  • Bei einigen Ausführungsbeispielen kann der Photoresistblock 110 in ein Quadrat, ein Rechteck, eine Raute, ein Polygon, eine Ellipse, einen Kreis oder irgendeine ähnliche gewünschte Form strukturiert werden. Bei einem Ausführungsbeispiel kann der Photoresistblock 110 eine Mehrzahl von Seitenwänden (z.B. vier Seitenwände, wenn der Photoresistblock ein Quadrat/Rechteck ist) aufweisen, wobei die Seitenwände als eine Mehrzahl von im Wesentlichen vertikalen Seitenwänden und/oder eine Mehrzahl von verjüngten Seitenwänden strukturiert sein können. Bei einem Ausführungsbeispiel kann der Photoresistblock 110 einen Metalloxid-Kern umfassen, der mit einem oder mehreren organischen Liganden eingebettet ist, wobei der Metalloxid-Kern Titanoxid, Zirkoniumoxid, Hafniumoxid, Aluminiumoxid, Zinnoxid und/oder Indiumoxid umfassen kann, aber nicht auf diese beschränkt ist. Zum Beispiel kann der Photoresistblock 110 eine Zusammensetzung von zumindest Metall-, Sauerstoff- und Kohlenstoffatomen umfassen, wobei die Zusammensetzung des Photoresistblocks 110 eine Kohlenstoff-Atomzusammensetzung umfassen kann, die ungefähr 20% oder mehr im Hinblick auf die Atomzusammensetzung (z.B. ungefähr 20% Atomzusammensetzung) ist, als die existierenden ALD-Metalloxid-Abscheidungsprozesse.
  • Bei diesen Ausführungsbeispielen können der Photoresistblock 110 und ihre jeweiligen Positionen in dem ILD 130 durch eine EUV-Lithographie oder Ähnliches implementiert/definiert sein. Zum Beispiel kann der Photoresistblock 110 strukturiert und mit lithographischen Prozessen direkt in das ILD 130 und zwischen den Leiterbahnen 105 angeordnet werden, unter Verwendung von EUV-Lichtquellen, Elektronenstrahlen, UV-Lichtquellen, Röntgenstrahlen und/oder irgendwelchen speziell entwickelten Wellenlängen. Bei einigen Ausführungsbeispielen kann der Photoresist direkt in eine spezifische Region eines Grabens des ILD 130 strukturiert werden, und kann unlöslich gemacht werden. Dementsprechend kann der unbelichtete Photoresist in dem Graben des ILD 130 anschließend entfernt werden, um den Photoresistblock 110 in der engbeabstandeten Region zu bilden. Bei einigen Ausführungsbeispielen kann ein zusätzlicher Aushärtungsschritt auf dem Substrat 100 implementiert werden, um das Metalloxycarbid (oder Ähnliches) des Photoresistblocks 110 weiter zu entwickeln (oder querzuvernetzen/auszuhärten), wobei der Aushärtungsprozess/-schritt ein Hochtemperaturausheizen, eine UV (oder EUV) - Aushärtung, und/oder irgendein ähnliches thermisches Ausheizen umfassen kann.
  • Dementsprechend erlaubt der Photoresistblock 110 es dem Substrat 100, einen oder mehrere Packaging-/Verarbeitungsvorteile aufzuweisen. Diese Vorteile umfassen (i) Implementieren eines Photoresistmaterials, das nicht wesentlich organisch basiert ist, womit das Photoresistmaterial des Photoresistblocks 110 irgendeiner Hochtemperaturaushärtung, -Ätzung und -Säuberung (oder Entfernen) in nachfolgenden Verarbeitungsschritten widerstehen kann, und (ii) Mindern von zusätzlichen Ätzprozessen, da der Photoresist direkt in den Graben strukturiert wird und als gutes Dielektrikum wirkt, wodurch das Substrat kein Ätzen benötigt, um den Photoresistblock zu erzeugen (d.h. der Photoresistblock wird direkt während des Lithographie-/Aushärtungsprozesses gebildet).
  • Ferner können nach der Bildung des Photoresistblocks 110 in einen der Gräben des ILD 130 die leitfähigen Leiterbahnen 105 in die verbleibenden belichteten Gräben des ILD 130 (z.B. wie in 2C-2D gezeigt) angeordnet (oder abgeschieden) werden. Dementsprechend kann das Substrat 100 bei einem Ausführungsbeispiel den Photoresistblock 110 in der spezifischen Region des Zwischenschichtdielektrikums angeordnet aufweisen, wobei die spezifische Region direkt von dem ILD 130 und einer der leitfähigen Leiterbahnen 105 (d.h. einer ersten leitfähigen Leiterbahn, umgeben von einer zweiten und dritten Leiterbahn, wie in 1 gezeigt,) umgeben ist, und wobei der Photoresistblock 110 somit in das ILD 130 und zwischen zwei leitfähigen Abschnitten der einen leitfähigen Leiterbahn 105 (oder der ersten leitfähigen Leiterbahn) angeordnet (oder gebildet/strukturiert) ist.
  • Bei einem Ausführungsbeispiel können die leitfähigen Leiterbahnen 105 aus einem leitfähigen Material (oder einem metallischen Material), wie beispielsweise Kupfer, Gold, Kobalt, Wolfram oder ähnlichem gebildet werden, wobei die leitfähigen Leiterbahnen 105 unter Verwendung eines lithographischen Prozesses oder ähnlichem gebildet werden. Bei einem Ausführungsbeispiel können die leitfähigen Leiterbahnen 105 dann unter Verwendung eines chemisch-mechanischen Prozesses (CMP; chemical-mechanical process) oder etwas ähnlichem planarisiert (oder wesentlich abgeflacht) werden, wobei die leitfähigen Leiterbahnen 105 eine obere Oberfläche aufweisen können, die im Wesentlichen koplanar zu sowohl einer oberen Oberfläche des Photoresistblocks 110 und einer oberen Oberfläche des ILD 103 ist. Bei einigen Ausführungsbeispielen können die leitfähigen Leiterbahnen 105 eine Dicke aufweisen, die gleich einer Dicke des Photoresistblocks 110 ist, wobei beide Dicken ungefähr zwischen 20-60 nm sein können. Es wird darauf hingewiesen, dass bei anderen Ausführungsbeispielen die Dicken geringer als 20 nm sein können.
  • Die leitfähigen Leiterbahnen 105 können als eine Mehrzahl von leitfähigen Verbindungen implementiert sein, die in die ILDs 130 des Substrats 100 angeordnet sind. Nach hiesigem Gebrauch können sich die „leitfähigen Verbindungen“ auf eine oder mehrere Halbleiter- (oder CMOS-) Verbindungen beziehen, umfassend, aber nicht beschränkt auf Halbleiterdrähte, Nanodrähte (NWs; nanowires), Nanobänder (NRs; nanoribbons), CMOS-Bauelemente (z.B. Negativ-Kanal-MOS- (NMOS; negative-channel MOS) und Positive-Kanal-MOS- (PMOS; positive-channel MOS) -Bauelemente/Kanäle) und/oder Ähnliches. Zusätzlich können, wie hierin beschrieben, die „leitfähigen Verbindungen“ so gebildet werden, dass sie mehrere, unterschiedliche Formen (z.B. quadratisch, länglich, oval, rechteckig, rund etc.) aufweisen, basierend auf der gewünschten Verarbeitungs-/Packaging-Anwendung oder dem Entwurf.
  • Es wird darauf hingewiesen, dass das Substrat 100 basierend auf dem erwünschten Packaging-Entwurf weniger oder zusätzliche Packaging-Komponenten umfassen kann.
  • 2A - 2D sind eine Reihe von Querschnitts- und jeweiligen Draufsichtsabbildungen, die ein Substrat 200 mit einer Mehrzahl von leitfähigen Leiterbahnen 205, einem Photoresist-Block 210 und einem ILD 230 abbilden, gemäß einigen Ausführungsbeispielen. Der in 2A - 2D dargestellte Prozessablauf bildet das Substrat 200, das im Wesentlichen den vorangehend in 1 beschriebenen Substraten 100 ähnelt. Dementsprechend stellt dieser Prozessablauf des Substrats 200, wie vorangehend beschrieben, einen der Ansätze zum direkten Strukturieren und Anordnen des Photoresist-Blocks 210 in das ILD 230 und zwischen die Leiterbahnen 205 dar, gemäß einigen Ausführungsbeispielen.
  • Bezug nehmend nun auf 2A ist gemäß einem Ausführungsbeispiel eine Querschnitts- und jeweilige Draufsichtsdarstellung eines Substrats 200 gezeigt. Bei einem Ausführungsbeispiel kann das Substrat 200 eine Mehrzahl von Gräben 207 umfassen, die in dem ILD 230 strukturiert sind. Das ILD 230 kann im Wesentlichen dem vorangehend in 1 beschriebenen ILD 130 ähneln. Bei einem Ausführungsbeispiel können die Gräben 207 eine Dicke und eine Breite aufweisen, die verwendet werden können, um die Photoresist-Blöcke und die nachfolgend beschriebenen leitfähigen Leiterbahnen in nachfolgenden Schritten zu strukturieren und anzuordnen.
  • Bezug nehmend nun auf 2B ist gemäß einem Ausführungsbeispiel eine Querschnitts- und jeweilige Draufsichtsdarstellung eines Substrats 200 gezeigt. Bei einem Ausführungsbeispiel kann ein Photoresistmaterial 209 direkt in eine spezifische Region der Gräben 207 in dem ILD 230 strukturiert werden. Das Photoresistmaterial 209 kann im Wesentlichen dem Photoresistmaterial des Photoresistblocks 110 ähneln, der vorangehend in 1 beschrieben ist, abgesehen davon, dass das Photoresistmaterial 209 nicht ausgehärtet ist. Bei einem Ausführungsbeispiel kann das Photoresist-Material 209 eine obere Oberfläche aufweisen, die im Wesentlichen koplanar zu einer oberen Oberfläche des ILD 230 ist. Wie in der Draufsicht von 2B gezeigt ist, kann das Photoresistmaterial 209 in einen der Gräben 207 des ILD 230 strukturiert (oder angeordnet) werden, um ein gewünschtes Volumen mit einer bestimmten Breite, Länge und Dicke (oder z-Höhe) aufzuweisen. Dementsprechend kann das gewünschte Volumen des Photoresistmaterials 209 verwendet werden, um nach einem Aushärtungs- (oder Erwärmungs-) Prozess wie nachfolgend in einem nachfolgenden Schritt beschrieben ist, einen Photoresistblock zu bilden.
  • Bezug nehmend nun auf 2C ist gemäß einem Ausführungsbeispiel eine Querschnitts- und jeweilige Draufsichtsdarstellung eines Substrats 200 gezeigt. Bei einem Ausführungsbeispiel kann das Photoresistmaterial in dem Graben 207 des ILD 230 unter Verwendung von EUV-Lithographie oder Ähnlichem ausgehärtet werden, um einen Photoresistblock 210 zu bilden. Der Photoresistblock 210 kann im Wesentlichen dem vorangehend in 1 beschriebenen Photoresistblock 110 ähneln. Bei einigen Ausführungsbeispielen kann der Photoresistblock 210 eine quadratische/rechteckige Form oder irgendeine andere ähnliche gewünschte Form aufweisen. Zusätzlich kann, wie vorangehend beschrieben, der Photoresistblock 210 unter Verwendung einer Hochtemperaturrückseite, einer UV- (oder EUV-) Aushärtung und/oder irgendeinem ähnlichen thermischen Erwärmungs-/Ausheizprozess ausgehärtet werden.
  • Bezug nehmend nun auf 2D ist gemäß einem Ausführungsbeispiel eine Querschnitts- und jeweilige Draufsichtsdarstellung eines Substrats 200 gezeigt. Bei einem Ausführungsbeispiel kann, nach der Bildung des Photoresistblocks 210, eine Mehrzahl von leitfähigen Leiterbahnen 205 in die anderen belichteten Gräben 207 des ILD 230 angeordnet (oder abgeschieden) werden, um den Photoresistblock 210 zu umgeben (oder einzubetten), wodurch der Photoresistblock 210 jeweils zwischen den leitfähigen Leiterbahnen 205 angeordnet werden kann. Die leitfähigen Leiterbahnen 205 können im Wesentlichen den vorangehend in 1 beschriebenen leitfähigen Leiterbahnen 105 ähneln.
  • Die leitfähigen Leiterbahnen 205 können aus einem leitfähigen Material (oder einem metallischen Material), wie beispielsweise Kupfer, Gold, Kobalt, Wolfram oder ähnlichem gebildet werden, wobei die leitfähigen Leiterbahnen 205 unter Verwendung eines lithographischen Prozesses oder Ähnlichem gebildet werden können. Bei einem Ausführungsbeispiel können die leitfähigen Leiterbahnen 205 dann unter Verwendung eines CMP-Prozesses oder etwas ähnlichem planarisiert (oder wesentlich abgeflacht) werden, wobei die leitfähigen Leiterbahnen 205 eine obere Oberfläche aufweisen können, die im Wesentlichen koplanar zu sowohl einer oberen Oberfläche des Photoresistblocks 210 und einer oberen Oberfläche des ILD 230 ist. Bei einigen Ausführungsbeispielen können die leitfähigen Leiterbahnen 205 eine Dicke aufweisen, die gleich zu einer Dicke des Photoresistblocks 210 ist, wobei beide Dicken ungefähr zwischen 20-60 nm sein können. Es wird darauf hingewiesen, dass bei anderen Ausführungsbeispielen die Dicken geringer als 20 nm sein können.
  • Es wird darauf hingewiesen, dass das Substrat 200 aus 2A - 2D basierend auf dem erwünschten Packaging-Entwurf weniger oder zusätzliche Packaging-Komponenten umfassen kann.
  • 3A - 3D sind eine Reihe von Querschnitts- und jeweiligen Draufsichtsdarstellungen, die ein Substrat 300 mit einer Mehrzahl von leitfähigen Leiterbahnen 305 und einem ILD 330 abbilden, gemäß einigen Ausführungsbeispielen. Der in 3A - 3D dargestellte Prozessablauf bildet das Substrat 300, das den vorangehend in 1 - 2 beschriebenen Substraten 100 und 200 ähnelt, abgesehen davon, dass ein Photoresistblock (wie vorangehend beschrieben) verwendet wird, um die leitfähigen Leiterbahnen 305 direkt in das ILD 330 zu strukturieren, aber der Photoresistblock wird nach einem Ätzprozess entfernt. Dementsprechend stellt dieser Prozessablauf des Substrats 300, wie vorangehend beschrieben wurde, einen der Ansätze dar, die ein Verwenden von vorstrukturierten Hartmasken für ultraschnelle lithographische Bildgebung ermöglichen, wobei das Photoresistmaterial 309 unter Verwendung einer Mehrzahl von Hartmaskenschichten 340-341 (oder der vorstrukturierten Hartmasken) in einer Gitterstruktur gesponnen werden kann, um das Photoresistmaterial/den Block 309-310 direkt in eine oder mehrere spezifische Regionen in dem ILD zu strukturieren und anzuordnen, was dann dabei hilft, die leitfähigen Leiterbahnen 305 zu strukturieren, gemäß einigen Ausführungsbeispielen.
  • Bezug nehmend nun auf 3A ist gemäß einem Ausführungsbeispiel eine Querschnitts- und jeweilige Draufsichtsdarstellung eines Substrats 300 gezeigt. Bei einem Ausführungsbeispiel kann das Substrat 300 eine erste Hartmaskenschicht 340 und eine zweite Hartmaskenschicht 341 über dem ILD 330 aufweisen. Das ILD 330 kann im Wesentlichen dem vorangehend in 1 beschriebenen ILD 130 ähneln. Bei einem Ausführungsbeispiel können die erste und zweite Hartmaskenschicht 340-341 verwendet werden, um das ILD 330 für die Bildung der leitfähigen Leiterbahnen zu strukturieren, wie nachfolgend in den nachfolgenden Schritten beschrieben wird.
  • Die erste und zweite Hartmaskenschicht 340-341 können aus Siliziumoxid, Zinn, Titan, und/oder irgendeinem oder irgendwelchen mehreren ähnlichen Materialien, die im Stand der Technik bekannt sind, gebildet werden. Die zweite Hartmaskenschicht 341 kann eine Mehrzahl von Öffnungen 317 aufweisen, die die obere Oberfläche der ersten Hartmaskenschicht 340 belichten. Diese Öffnungen 317 können über dem ILD 330 angeordnet werden, um das ILD 330 für die Bildung der Gräben zu strukturieren, wie nachfolgend in den nachfolgenden Schritten beschrieben ist.
  • Bezug nehmend nun auf 3B ist gemäß einem Ausführungsbeispiel eine Querschnitts- und jeweilige Draufsichtsdarstellung eines Substrats 300 gezeigt. Bei einem Ausführungsbeispiel kann ein Photoresistmaterial 309 direkt in eine spezifische Region in der zweiten Hartmaskenschicht 341 und über der ersten Hartmaskenschicht 340 und dem ILD 330 strukturiert werden. Das Photoresistmaterial 309 kann im Wesentlichen dem Photoresistmaterial des Photoresistblocks 110 ähneln, der vorangehend in 1 beschrieben ist, abgesehen davon, dass das Photoresistmaterial 309 nicht ausgehärtet ist. Bei einem Ausführungsbeispiel kann das Photoresistmaterial 309 die spezifische Region über der oberen Oberfläche der ersten Hartmaskenschicht 340 abdecken, während die anderen Regionen (oder Strukturen) der ersten Hartmaskenschicht 340 belichtet bleiben.
  • Bei einem Ausführungsbeispiel kann das Photoresist-Material 309 eine obere Oberfläche aufweisen, die oberhalb (oder über) einer oberen Oberfläche der zweiten Hartmaskenschicht 341 ist. Wie in der Draufsicht von 3B gezeigt ist, kann das Photoresistmaterial 309 in eine der Öffnungen 317 der zweiten Hartmaskenschicht 341 strukturiert (oder angeordnet) werden, um ein gewünschtes Volumen mit einer bestimmten Breite, Länge und Dicke (oder z-Höhe) zu erhalten. Dementsprechend kann das gewünschte Volumen des Photoresistmaterials 309 verwendet werden, um nach einem Aushärtungs- (oder Erwärmungs-) Prozess wie nachfolgend in einem nachfolgenden Schritt beschrieben ist, einen Photoresistblock zu bilden.
  • Bezug nehmend nun auf 3C ist gemäß einem Ausführungsbeispiel eine Querschnitts- und jeweilige Draufsichtsdarstellung eines Substrats 300 gezeigt. Bei einem Ausführungsbeispiel kann das Photoresistmaterial in der Öffnung der zweiten Hartmaskenschicht 341 ausgehärtet werden, um einen Photoresistblock 310 unter Verwendung von EUV-Lithographie oder Ähnlichem zu bilden. Der Photoresistblock 310 kann im Wesentlichen dem vorangehend in 1 beschriebenen Photoresistblock 110 ähneln. Bei einigen Ausführungsbeispielen kann der Photoresistblock 310 eine quadratische/rechteckige Form oder irgendeine andere ähnliche gewünschte Form aufweisen. Zusätzlich kann, wie vorangehend beschrieben, der Photoresistblock 310 unter Verwendung einer Hochtemperaturrückseite, einer UV- (oder EUV-) Aushärtung und/oder irgendeinem ähnlichen thermischen Erwärmungs-/Ausheizprozess ausgehärtet werden. Bei einem Ausführungsbeispiel kann eine Mehrzahl von Gräben 307 durch die unbelichteten Oberflächen der erste Hartmaskenschicht 340 und in das ILD 330 strukturiert werden. Die Gräben 307 können mit einen Ätzprozess oder Ähnlichem gebildet werden. Bei einem Ausführungsbeispiel können die Gräben 307 eine Dicke und Breite aufweisen, die verwendet werden können, um die nachfolgend beschriebenen leitfähigen Leiterbahnen in nachfolgenden Schritten zu strukturieren und anzuordnen.
  • Bezug nehmend nun auf 3D ist gemäß einem Ausführungsbeispiel eine Querschnitts- und jeweilige Draufsichtsdarstellung eines Substrats 300 gezeigt. Bei einem Ausführungsbeispiel kann eine Mehrzahl von leitfähigen Leiterbahnen 305 in den Gräben 307 des ILD 330 angeordnet (oder abgeschieden) sein und in dem ILD umgeben (oder eingebettet) sein. Bei einem Ausführungsbeispiel werden der Photoresistblock 310, die erste Hartmaskenschicht 340 und die zweite Hartmaskenschicht 341 entfernt, um die obere Oberfläche des ILD 330 zu belichten, wodurch eine Region (oder eine Grabenregion) des ILD 330 zurückbleibt, die nicht mit dem leitfähigen Material der leitfähigen Leiterbahnen 305 (z.B. wie mit der Draufsicht von 3D gezeigt ist) angeordnet ist. Die leitfähigen Leiterbahnen 305 können im Wesentlichen den vorangehend in 1 beschriebenen leitfähigen Leiterbahnen 105 ähneln.
  • Die leitfähigen Leiterbahnen 305 können aus einem leitfähigen Material (oder einem metallischen Material), wie beispielsweise Kupfer, Gold, oder ähnlichem gebildet werden, wobei die leitfähigen Leiterbahnen 305 unter Verwendung eines lithographischen Prozesses oder ähnlichem gebildet werden können. Bei einem Ausführungsbeispiel können die leitfähigen Leiterbahnen 305 dann unter Verwendung eines CMP-Prozesses oder etwas ähnlichem planarisiert (oder wesentlich abgeflacht) werden, wobei die leitfähigen Leiterbahnen 305 eine obere Oberfläche aufweisen können, die im Wesentlichen koplanar zu sowohl einer oberen Oberfläche des ILD 330 ist. Für einige Ausführungsbeispiele können die leitfähigen Leiterbahnen eine Dicke von ungefähr zwischen 20-60 nm aufweisen. Es wird darauf hingewiesen, dass bei anderen Ausführungsbeispielen die Dicke geringer als 20 nm sein kann.
  • Zusätzlich kann bei einigen Ausführungsbeispielen die obere Oberfläche des ILD 330 einen verbleibenden Abschnitt (oder eine Mehrzahl von verstreuten dünnen Abschnitten/Schichten) der Photoresistmaterialien aufweisen, die verwendet wurden, um den Photoresistblock 310 (wie in 3C gezeigt) in der strukturierten Region zwischen den leitfähigen Leiterbahnen 305 zu bilden, wobei der verbleibende Abschnitt eine Zusammensetzung von zumindest Metall-, Sauerstoff- und Kohlenstoffatomen umfassen kann (z.B. wobei die verbleibenden Abschnitte/Zusammensetzungen des Photoresistmaterials eine Kohlenstoffatom-Zusammensetzung umfassen können, die ungefähr 20% oder mehr im Hinblick auf die Atomzusammensetzung ist (z.B. ungefähr 20% Atomzusammensetzung) als die existierenden ALD- Metalloxid-Abscheidungsprozesse).
  • Es wird darauf hingewiesen, dass das Substrat 300 aus 3A - 3D basierend auf dem erwünschten Packaging-Entwurf weniger oder zusätzliche Packaging-Komponenten umfassen kann.
  • Bezugnehmend nun auf 4 ist gemäß einem Ausführungsbeispiel eine Draufsichtsdarstellung eines Substrats 400 gezeigt. Bei einem Ausführungsbeispiel umfasst das Substrat 400 eine Mehrzahl von Photoresistblöcken 410, die direkt strukturiert und in das ILD 430 und zwischen einer Mehrzahl von leitfähigen Leiterbahnen 405 angeordnet sind. Das Substrat 400 ähnelt im Wesentlichen den Substraten 100 und 200, die vorangehend in 1 und 2A - 2D beschrieben sind. Dementsprechend sind die Photoresistblöcke 410, die leitfähigen Leiterbahnen 405 und das ILD 430 im Wesentlichen dem Photoresistblock 110, der leitfähigen Leiterbahn 105 und dem ILD 130, die vorangehend in 1 beschrieben sind, ähnlich.
  • Bei einigen Ausführungsbeispielen können die Photoresistblöcke 410 direkt strukturiert und in die spezifischen Regionen des ILD 430 und der leitfähigen Leiterbahnen 405 (wie in der Draufsicht von 4 dargestellt) angeordnet werden, unter Verwendung einer EUV-Lithografie oder Ähnlichem. Bei einem Ausführungsbeispiel kann der Photoresistblock 410 als ein Quadrat, ein Rechteck, eine Raute, ein Polygon, eine Ellipse, ein Kreis oder irgendeine ähnliche gewünschte Form gebildet sein. Zusätzlich kann, wie vorangehend beschrieben, der Photoresistblock 410 unter Verwendung einer Hochtemperaturrückseite, einer UV- (oder EUV-) Aushärtung und/oder irgendeinem ähnlichen thermischen Erwärmungs-/Ausheizprozess ausgehärtet werden. Bei einem Ausführungsbeispiel können die leitfähigen Leiterbahnen 405 planarisierte Oberflächen aufweisen, die unter Verwendung eines CMP-Prozesses oder etwas Ähnlichem gebildet werden, wobei die leitfähigen Leiterbahnen 405 eine obere Oberfläche aufweisen können, die im Wesentlichen koplanar zu sowohl den oberen Oberflächen des Photoresistblocks 410 und der oberen Oberfläche des ILD 430 ist.
  • Es wird darauf hingewiesen, dass das Substrat 400 basierend auf dem erwünschten Packaging-Entwurf weniger oder zusätzliche Packaging-Komponenten umfassen kann.
  • Bezug wird nun genommen auf 5A-5B. Die hierin beschriebenen integrierten Schaltungsstrukturen können in einer elektronischen Vorrichtung umfasst sein. Als ein Beispiel einer solchen Vorrichtung sind die 5A und 5B Draufsichten eines Wafers und von Dies, die ein oder mehrere Transistorbauelemente mit einer Mehrzahl von gestapelten Transistoren umfassen, die ein einzelnes Arbeitsfunktions-Gate-Metall verwenden, gemäß einem oder mehreren hierin offenbarten Ausführungsbeispiele.
  • Wie in 5A - 5B dargestellt ist, kann ein Wafer 500 aus einem Halbleitermaterial zusammengesetzt sein und kann einen oder mehrere Dies 502, die IC-Strukturen aufweisen, die auf einer Oberfläche des Wafers 500 gebildet sind, umfassen. Jeder der Dies 502 kann eine wiederholende Einheit eines Halbleiterprodukts sein, das irgendeine geeignete IC (z.B. ICs mit einen oder mehrere Halbleiterbauelementen, die eine Mehrzahl von gestapelten Transistoren, die ein einzelnes Arbeitsfunktions-Gate-Metall verwenden, wie vorangehend beschrieben) umfasst. Nachdem die Herstellung des Halbleiter-Produkts abgeschlossen ist, kann der Wafer 500 einem Vereinzelungsprozess unterzogen werden, bei dem jeder der Dies 502 von einem anderen getrennt wird, um einzelne „Chips“ des Halbleiterprodukts bereitzustellen. Insbesondere können Strukturen, die eingebettete nichtflüchtige Speicherstrukturen umfassen, die einen unabhängig skalierten Selektor aufweisen, wie hierin beschrieben wird, die Form des Wafers 500 (z.B. nicht vereinzelt) oder die Form des Dies 502 (z.B. vereinzelt) annehmen. Der Die 502 kann eine oder mehrere eingebettete nichtflüchtige Speicherstrukturen umfassen, die auf unabhängig skalierten Selektoren basieren, und/oder eine unterstützende Schaltungsanordnung, um elektrische Signale zu routen, sowie irgendwelche andere IC-Komponenten. Bei einigen Ausführungsbeispielen können der Wafer 500 oder der Die 502 ein zusätzliches Speicherbauelement (z.B. SRAM-Bauelement), ein Logikbauelement (z.B. ein AND-, OR-, NAND-, oder NOR-Gate) oder irgendein anderes geeignetes Schaltungselement umfassen. Mehrere dieser Bauelemente können auf einem einzelnen Die 502 kombiniert sein. Zum Beispiel kann ein Speicher-Array, das durch mehrere Speicherbauelemente gebildet ist, auf einem selben Die 502 als eine Verarbeitungsvorrichtung oder andere Logik gebildet sein, die ausgebildet ist zum Speichern von Informationen in den Speicherbauelementen oder Ausführen von Anweisungen, die in dem Speicher-Array gespeichert sind.
  • Hierin beschriebene Ausführungsbeispiele können verwendet werden, um eine große Vielfalt unterschiedlicher Arten integrierter Schaltungen und/oder mikroelektronischer Bauelemente herzustellen. Beispiele solcher integrierter Schaltungen umfassen, sind aber nicht beschränkt auf Prozessoren, Chipsatz-Komponenten, Graphik-Prozessoren, digitale Signalprozessoren, Microcontroller und Ähnliches. Bei anderen Ausführungsbeispielen kann ein Halbleiterspeicher hergestellt werden. Ferner können die integrierten Schaltungen oder andere mikroelektronische Bauelemente in einer Vielzahl von elektronischen Bauelementen verwendet werden, die in der Technik bekannt sind. Zum Beispiel in Computer-Systemen (z.B. Desktop, Laptop, Server), Mobiltelefonen, persönlicher Elektronik, etc. Die integrierten Schaltungen können mit einem Bus und anderen Komponenten in den Systemen gekoppelt sein. Zum Beispiel kann ein Prozessor durch einen oder mehrere Busse mit einem Speicher, einem Chipsatz, etc. gekoppelt sein. Jeder aus dem Prozessor, dem Speicher und dem Chipsatz kann potenziell unter Verwendung der hierin beschriebenen Ansätze hergestellt werden.
  • Es wird darauf hingewiesen, dass der Wafer 500 und/oder der Die 502 von 5A - 5B weniger oder zusätzliche Komponenten und/oder Materialien basierend auf dem gewünschten Packaging-Entwurf umfassen kann.
  • 6 ist gemäß einem Ausführungsbeispiel ein schematisches Blockdiagramm, das ein elektronisches System 600 darstellt, das ein I/O (input/output) -Bauelement 610 und einen Mikroprozessor 602 nutzt, der einen Prozessor 604, ein Speicherbauelement 608 und eine Steuereinheit 606 umfasst. 6 ist eine Darstellung eines elektronischen Systems 600, gemäß einem Ausführungsbeispiel 600. Das elektronische System 600 kann zum Beispiel einem tragbaren System, einem Computersystem, einem Prozesssteuerungssystem oder irgendeinem anderen System entsprechen, das einen Prozessor und einen zugehörigen Speicher verwendet. Das elektronische System 600 kann den Mikroprozessor 602, den Prozessor 604, die Steuereinheit 606, das Speicherbauelement 608 und das I/O-Bauelement 610 umfassen. Es wird darauf hingewiesen, dass das elektronische System 600 eine Mehrzahl von Prozessoren, Steuereinheiten, Speicherbauelement-Einheiten und/oder I/O-Bauelementen in verschiedenen Ausführungsbeispielen aufweisen kann. Bei einem Ausführungsbeispiel weist das elektronische System 600 eine Reihe von Anweisungen auf, die Operationen definieren, die von dem Prozessor 604 an Daten durchgeführt werden sollen, sowie andere Transaktionen zwischen dem Prozessor 604, dem Speicherbauelement 608 und dem I/O-Bauelement 610. Die Steuereinheit 606 koordiniert die Operationen des Prozessors 604, des Speicherbauelements 608 und des I/O-Bauelements 610, indem sie einen Satz von Operationen durchläuft, die bewirken, dass Anweisungen aus dem Speicherbauelement 608 abgerufen und ausgeführt werden. Das Speicherbauelement 608 kann ein Substrat wie vorangehend beschrieben umfassen (z.B. die Substrate 100, 200, 300 und 400 von 1 - 4). Bei einem Ausführungsbeispiel ist das Speicherbauelement 608 in den Mikroprozessor 602 eingebettet, wie in 6 dargestellt. Bei einem anderen Ausführungsbeispiel kann der Prozessor 604 oder eine andere Komponente des elektronischen Systems 600 ein Substrat mit einer Mehrzahl von leitfähigen Leiterbahnen, einen Photoresistblock und ein ILD umfassen, wobei der Photoresistblock direkt strukturiert und in eine spezifische Region des ILD angeordnet und zwischen den leitfähigen Leiterbahnen positioniert werden kann, wie beispielsweise diesen, die hierin beschrieben sind.
  • Es wird darauf hingewiesen, dass das elektronische System 600 von 6 basierend auf dem gewünschten Packaging-Entwurf weniger oder zusätzliche Packaging-Komponenten und/oder Materialien umfassen kann.
  • 7 ist eine Querschnitts-Seitenansicht einer IC-Bauelementanordnung, die ein oder mehrere Transistorbauelemente mit einer Mehrzahl von gestapelten Transistoren umfassen kann, die ein einziges Arbeitsfunktions-Gate-Metall nutzen, gemäß einem oder mehreren der Ausführungsbeispiele, die hierin beschrieben sind. Wie in 7 dargestellt ist, umfasst eine IC-Bauelementanordnung 700 Komponenten, die eine oder mehrere IC-Strukturen aufweisen, wie hierin beschrieben. Die IC-Bauelementanordnung 700 weist eine Anzahl von Komponenten auf, die auf einer Schaltungsplatine 702 (z.B. einer Hauptplatine) angeordnet sind. Die IC-Bauelementanordnung 700 umfasst Komponenten, die auf einer ersten Fläche 740 der Schaltungsplatine 702 und einer gegenüberliegenden zweiten Fläche 742 der Schaltungsplatine 702 angeordnet sind. Im Allgemeinen können Komponenten auf einer oder beiden Flächen 740 und 742 angeordnet sein. Insbesondere können irgendwelche geeigneten der Komponenten der IC-Bauelementanordnung 700 eine Anzahl von CMOS-Strukturen umfassen, wie beispielsweise die Substrate, die leitfähige Leiterbahnen aufweisen, Photoresistblöcke und ein oder mehrere ILDs, wobei die Photoresistblöcke direkt strukturiert und in spezifische Regionen der ILDs angeordnet und zwischen den leitfähigen Leiterbahnen positioniert sein können, wie hierin beschrieben.
  • Bei einigen Ausführungsbeispielen kann die Schaltungsplatine 702 eine PCB sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus dielektrischem Material getrennt und durch elektrisch leitfähige Vias verbunden sind. Irgendeine oder mehrere der Metallschichten können in einer gewünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den Komponenten zu routen, die mit der Schaltungsplatine 702 gekoppelt sind. Bei anderen Ausführungsbeispielen kann die Schaltungsplatine 702 ein Nicht-PCB Substrat sein.
  • Die IC-Bauelementanordnung 700, die in 7 dargestellt ist, umfasst eine Package-auf-Interposer-Struktur 736, die mit der ersten Fläche 740 der Schaltungsplatine 702 durch Kopplungskomponenten 716 gekoppelt ist. Die Kopplungskomponenten 716 können die Package-auf-Interposer-Struktur 736 elektrisch und mechanisch mit der Schaltungsplatine 702 koppeln und können Lötkugeln (wie in 7 gezeigt ist), Stecker und Buchse, ein Klebemittel, ein Unterfüllmaterial und/oder irgendeine andere geeignete elektrische und/oder mechanische Kopplungsstruktur umfassen.
  • Die Package-auf-Interposer-Struktur 736 kann ein IC-Package 720 umfassen, das mit einem Interposer 704 durch Kopplungskomponenten 718 gekoppelt ist. Die Kopplungskomponenten 718 können irgendeine geeignete Form für die Anwendung annehmen, wie beispielsweise die Formen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 716 erörtert wurden. Obwohl ein einzelnes IC-Package 720 in 7 gezeigt ist, können mehrere IC-Packages mit dem Interposer 704 gekoppelt sein. Es wird darauf hingewiesen, dass zusätzliche Interposer mit dem Interposer 704 gekoppelt sein können. Der Interposer 704 kann ein dazwischenliegendes Substrat bereitstellen, das verwendet wird, um die Schaltungsplatine 702 und das IC-Package 720 zu überbrücken. Das IC-Package 720 kann zum Beispiel ein Die (z.B. der Die 502 von 5B) oder irgendeine andere geeignete Komponente sein oder selbige umfassen. Im Allgemeinen kann der Interposer 704 eine Verbindung zu einem weiteren Abstand ausbreiten oder eine Verbindung zu einer unterschiedlichen Verbindung umleiten. Zum Beispiel kann der Interposer 704 das IC-Package 720 (z.B. ein Die) mit einem Kugelgitterarray (BGA; ball grid array) der Kopplungskomponenten 716 zum Koppeln mit der Schaltungsplatine 702 koppeln. Bei dem in 7 dargestellten Ausführungsbeispielen sind das IC-Package 720 und die Schaltungsplatine 702 an gegenüberliegende Seiten des Interposers 704 angebracht. Bei anderen Ausführungsbeispielen können das IC-Package 720 und die Schaltungsplatine 702 an einer gleichen Seite des Interposers 704 angebracht sein. Bei einigen Ausführungsbeispielen können drei oder mehr Komponenten mittels des Interposers 704 verbunden sein.
  • Der Interposer 704 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie beispielsweise Polyimid, gebildet sein. Bei einigen Implementierungen kann der Interposer 704 aus wechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien umfassen können, die vorangehend zur Verwendung in einem Halbleitersubstrat beschrieben wurden, wie beispielsweise Silizium, Germanium und andere Gruppe III-V- und Gruppe-IV-Materialien. Der Interposer 704 kann Metall-Verbindungen 710 und Vias 708 umfassen, umfassend aber nicht beschränkt auf Silizium-Durchkontaktierungen (TSV; through-silicon via) 706. Der Interposer 704 kann ferner eingebettete Bauelemente umfassen, umfassend sowohl passive als auch aktive Bauelemente. Solche Bauelemente umfassen möglicherweise, sind aber nicht beschränkt auf Kondensatoren, Entkopplungs-Kondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, Elektrostatische-Entladungs (ESD; electrostatic discharge) - Bauelemente und Speicherbauelemente. Komplexere Bauelemente, wie beispielsweise Radiofrequenz- (RF-) Bauelemente, Leistungsverstärker, Leistungsmanagement-Bauelemente, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System- (MEMS-) Bauelemente können ebenfalls auf dem Interposer 704 gebildet sein. Die Package-auf-Interposer-Struktur 736 kann die Form von irgendwelchen der Package-auf-Interposer-Strukturen annehmen, die in der Technik bekannt sind.
  • Die IC-Bauelementanordnung 700 kann ein IC-Package 724 umfassen, das mit der ersten Fläche 740 der Schaltungsplatine 702 durch die Kopplungskomponenten 722 gekoppelt ist. Die Kopplungskomponenten 722 können die Form von irgendwelchen der Ausführungsbeispiele annehmen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 716 erörtert wurden, und das IC-Package 724 kann die Form von irgendwelchen der Ausführungsbeispiele annehmen, die vorangehend Bezug nehmend auf das IC-Package 720 beschrieben wurden.
  • Die IC-Bauelementanordnung 700, die in 7 dargestellt ist, umfasst eine Package-auf-Package-Struktur 734, die mit der zweiten Fläche 742 der Schaltungsplatine 702 durch Kopplungskomponenten 728 gekoppelt ist. Die Package-auf-Package-Struktur 734 kann ein IC-Package 726 und ein IC-Package 732 umfassen, die durch Kopplungskomponenten 730 miteinander gekoppelt sind, derart, dass das IC-Package 726 zwischen der Schaltungsplatine 702 und dem IC-Package 732 angeordnet ist. Die Kopplungskomponenten 728 und 730 können die Form von irgendwelchen der Ausführungsbeispiele der Kopplungskomponenten 716 annehmen, die vorangehend erörtert wurden, und die ICs-Packages 726 und 732 können die Form von irgendwelchen der Ausführungsbeispiele des vorangehend beschriebenen IC-Packages 720 annehmen. Die Package-auf-Package-Struktur 734 kann gemäß irgendeiner der im Stand der Technik bekannten Package-auf-Package-Strukturen ausgebildet sein.
  • Es wird darauf hingewiesen, dass das IC-Bauelementanordnung 700 von 7 basierend auf dem gewünschten Packaging-Entwurf weniger oder zusätzliche Packaging-Komponenten und/oder Materialien umfassen kann.
  • 8 ist gemäß einem Ausführungsbeispiel ein schematisches Blockdiagramm, das ein Computer-System 800 darstellt, das ein Bauelement-Package 810 nutzt, das ein Substrat mit einer Mehrzahl von leitfähigen Leiterbahnen, einem Photoresist-Block und einem Zwischenschicht-Dielektrikum 810 aufweist, wobei der Photoresistblock möglicherweise direkt strukturiert ist und in eine spezifische Region des ILD angeordnet und zwischen den leitfähigen Leiterbahnen angeordnet ist. 8 stellt ein Beispiel einer Rechenvorrichtung 800 dar. Die Rechenvorrichtung 800 häust eine Hauptplatine 802. Bei einem Ausführungsbeispiel kann eine Hauptplatine 802 der Schaltungsplatine 702 von 7 ähnlich sein. Die Hauptplatine 802 kann eine Anzahl von Komponenten umfassen, umfassend, aber nicht beschränkt auf einen Prozessor 804, ein Bauelement-Package 810 und zumindest einen Kommunikationschip 806. Der Prozessor 804 ist physisch und elektrisch mit der Hauptplatine 802 gekoppelt. Bei einigen Ausführungsbeispielen ist zumindest ein Kommunikationschip 806 auch physisch und elektrisch mit der Hauptplatine 802 gekoppelt. Bei anderen Ausführungsbeispielen ist zumindest ein Kommunikationschip 806 Teil des Prozessors 804.
  • Abhängig von ihren Anwendungen kann die Rechenvorrichtung 800 andere Komponenten umfassen, die physisch und elektrisch mit der Hauptplatine 802 gekoppelt sein können oder nicht. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf, flüchtigen Speicher (z.B. DRAM), nichtflüchtigen Speicher (z.B. ROM), Flash-Speicher, einen Graphikprozessor, einen digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Touchscreen-Anzeige, eine Touchscreen-Steuerung, eine Batterie, einen Audio-Codec, einen Video-Codec, einen Leistungsverstärker, ein GPS (Global Positioning System; globales Positionierungssystem) -Bauelement, einen Kompass, ein Akzelerometer, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichervorrichtung (wie beispielsweise Festplattenlaufwerk, CD (compact disk), DVD (digital versatile disk) und so weiter).
  • Zumindest ein Kommunikationschip 806 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 800. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Zumindest ein Kommunikationschip 806 kann irgendeinen von einer Anzahl von drahtlosen Standards oder Protokollen implementieren, umfassend, aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16 -Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth und Ableitungen davon, sowie irgendwelche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus. Die Rechenvorrichtung 800 kann eine Mehrzahl von Kommunikationschips 806 umfassen. Zum Beispiel kann ein erster Kommunikationschip 806 zweckgebunden sein für drahtlose Kommunikationen mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip 806 kann zweckgebunden sein für drahtlose Kommunikationen mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und andere.
  • Der Prozessor 804 der Rechenvorrichtung 800 umfasst einen Integrierte-Schaltungs-Die, der innerhalb des Prozessors 804 gepackaget ist. Das Vorrichtungs-Package 810 kann ein Substrat, ein Package-Substrat, ein CMOS-Package, eine mikroelektronische Vorrichtung und/oder eine PCB sein, ist aber nicht darauf beschränkt. Das Vorrichtungs-Package 810 kann ein Substrat umfassen, das leitfähige Leiterbahnen, Photoresist-Blöcke und ein oder mehrere ILDs aufweist, wobei die Photoresistblöcke direkt strukturiert und in bestimmte Regionen der ILDs angeordnet und zwischen den leitfähigen Leiterbahnen positioniert werden können, wie hierin (z.B. wie in 1-4 dargestellt) beschrieben. Das Vorrichtungs-Package 810 kann auch irgendwelche anderen Komponenten aus den hierin beschriebenen Figuren umfassen.
  • Es wird darauf hingewiesen, dass das Vorrichtungs-Package 810 eine einzelne Komponente/Vorrichtung, eine Teilmenge von Komponenten und/oder ein ganzes System sein kann, da die Materialien, Merkmale und Komponenten auf das Vorrichtungs-Package 810 und/oder irgendeine andere Komponente der Rechenvorrichtung 800 beschränkt sein können, die möglicherweise Photoresistblöcke direkt strukturieren und in spezifische Regionen der ILDs und zwischen den leitfähigen Leiterbahnen (z.B. die Hauptplatine 802, der Prozessor 804 und/oder irgendeine andere Komponente der Rechenvorrichtung 800) anordnen muss.
  • Bei bestimmten Ausführungsbeispielen kann der Integrierte-Schaltungs-Die mit einer oder mehreren Vorrichtungen auf einem Substrat gepackaget sein, das eine thermisch stabile RFIC und eine Antenne zur Verwendung mit drahtlosen Kommunikationen und dem Vorrichtungs-Package, wie hierin beschrieben, umfasst, um die z-Höhe der Rechenvorrichtung zu reduzieren. Der Ausdruck „Prozessor“ kann sich auf irgendein Bauelement oder Abschnitt eines Bauelements beziehen, das/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können.
  • Zumindest ein Kommunikationschip 806 umfasst auch einen Integrierte-Schaltungs-Die, der innerhalb des Kommunikationschips 806 gepackaget ist. Bei einigen Ausführungsbeispielen kann der Integrierte-Schaltungs-Die des Kommunikationschips mit einem oder mehreren Bauelementen auf einem Substrat gepackaget sein, das ein oder mehrere Bauelement-Packages umfasst, wie hierin beschrieben.
  • Bei der vorangehenden Beschreibung wurden die Ausführungsbeispiele Bezug nehmend auf spezifische beispielhafte Ausführungsbeispiele derselben beschrieben. Es sollte jedoch berücksichtigt werden, dass alle diese und ähnliche Ausdrücke den geeigneten physikalischen Größen zugeordnet werden sollen und nur praktische Etiketten sind, die auf diese Größen angewandt werden. Es ist offensichtlich, dass verschiedene Modifikationen daran vorgenommen werden können, ohne vom breiteren Sinn und Schutzbereich abzuweichen. Die Beschreibung und Zeichnungen sind dementsprechend eher in einem darstellenden als einem einschränkenden Sinn zu betrachten.
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsbeispiele. Die verschiedenen Merkmale der unterschiedlichen Ausführungsbeispiele können verschieden mit einigen Merkmalen kombiniert werden, die umfasst sind, und andere können ausgeschlossen werden, um für eine Vielzahl von unterschiedlichen Anmeldungen zu passen.
  • Die folgenden Beispiele beziehen sich auf weitere Ausführungsbeispiele:
    • Beispiel 1 ist ein Substrat, umfassend: ein Zwischenschicht-Dielektrikum; eine Mehrzahl von leitfähigen Leiterbahnen in dem Zwischenschicht-Dielektrikum, wobei die Mehrzahl von leitfähigen Leiterbahnen eine erste leitfähige Leiterbahn, umgeben von einer zweiten leitfähigen Leiterbahn und einer dritten leitfähigen Leiterbahn, umfasst; und einen Photoresistblock in einer Region des Zwischenschicht-Dielektrikums, wobei die Region direkt von dem Zwischenschicht-Dielektrikum und der ersten leitfähigen Leiterbahn umgeben ist, und wobei der Photoresistblock zwischen zwei Abschnitten der ersten leitfähigen Leiterbahn ist.
    • Bei Beispiel 2 kann der Gegenstand gemäß Beispiel 1 optional umfassen, dass der Photoresistblock eine obere Oberfläche aufweist, die im wesentlichen koplanar zu einer oberen Oberfläche des Zwischenschicht-Dielektrikums und oberen Oberflächen der Mehrzahl von leitfähigen Leiterbahnen ist.
    • Bei Beispiel 3 kann der Gegenstand gemäß Beispielen 1-2 optional umfassen, dass der Photoresistblock eine Breite aufweist, die im Wesentlichen gleich einer Breite der Mehrzahl von leitfähigen Leiterbahnen ist.
    • Bei Beispiel 4 kann der Gegenstand gemäß Beispielen 1-3 optional umfassen, dass der Photoresistblock in der ersten leitfähigen Leiterbahn ist, und wobei der Photoresistblock zwischen der zweiten und dritten leitfähigen Leiterbahn ist.
    • Bei Beispiel 5 kann der Gegenstand gemäß Beispielen 1-4 optional umfassen, dass der Photoresistblock eine oder mehrere Formen, und wobei die eine oder die mehreren Formen ein Quadrat, ein Rechteck, eine Raute, ein Polygon, eine Ellipse oder einen Kreis umfasst.
    • Bei Beispiel 6 kann der Gegenstand gemäß Beispielen 1-5 optional umfassen, dass der Photoresistblock einen Metalloxidkern umfasst, der mit einem oder mehreren organischen Liganden eingebettet ist, und wobei der Metalloxidkern Titanoxid, Zirkoniumoxid, Hafniumoxid, Aluminiumoxid, Zinnoxid oder Indiumoxid umfasst.
    • Bei Beispiel 7 kann der Gegenstand gemäß Beispielen 1-6 optional umfassen, dass der Photoresistblock eine oder mehrere Seitenwände aufweist.
    • Bei Beispiel 8 kann der Gegenstand gemäß Beispiel 7 optional umfassen, dass die eine oder die mehreren Seitenwände des Photoresistblocks eine verjüngte Seitenwand oder eine im wesentlichen vertikale Seitenwand sein können, und wobei die eine oder die mehreren Seitenwände direkt mit dem Zwischenschichtdielektrikum und der ersten leitfähigen Leiterbahn gekoppelt sind.
    • Bei Beispiel 9 kann der Gegenstand gemäß Beispielen 1-8 optional umfassen, dass der Photoresistblock eine Dicke aufweist, die im Wesentlichen gleich einer Dicke der Mehrzahl von leitfähigen Leiterbahnen ist.
    • Beispiel 10 ist ein Verfahren zum Bilden eines Substrats, umfassend: Strukturieren einer Mehrzahl von Gräben in einem Zwischenschichtdielektrikum; Anordnen eines Photoresistmaterials in eine Region der Mehrzahl von Gräben, um einen Photoresistblock direkt in dem Zwischenschicht-Dielektrikum zu bilden; und Anordnen eines leitfähigen Materials in die Mehrzahl von Gräben, um eine Mehrzahl von leitfähigen Leiterbahnen in dem Zwischenschicht-Dielektrikum zu bilden, wobei die Mehrzahl von leitfähigen Leiterbahnen eine erste leitfähige Leiterbahn, umgeben durch eine zweite leitfähige Leiterbahn und eine dritte leitfähige Leiterbahn, umfasst, wobei der Photoresistblock direkt von dem Zwischenschicht-Dielektrikum und der ersten leitfähigen Leiterbahn umgeben ist, und wobei der Photoresistblock zwischen zwei Abschnitten der ersten leitfähigen Leiterbahn ist.
    • Bei Beispiel 11 kann der Gegenstand gemäß Beispiel 10 optional umfassen, dass der Photoresistblock eine obere Oberfläche aufweist, die im wesentlichen koplanar zu einer oberen Oberfläche des Zwischenschicht-Dielektrikums und oberen Oberflächen der Mehrzahl von leitfähigen Leiterbahnen ist.
    • Bei Beispiel 12 kann der Gegenstand gemäß Beispielen 10-11 optional umfassen, dass der Photoresistblock eine Breite aufweist, die im Wesentlichen gleich einer Breite der Mehrzahl von leitfähigen Leiterbahnen ist.
    • Bei Beispiel 13 kann der Gegenstand gemäß Beispielen 10-12 optional umfassen, dass der Photoresistblock in der ersten leitfähigen Leiterbahn ist, und wobei der Photoresistblock zwischen der zweiten und dritten leitfähigen Leiterbahn ist.
    • Bei Beispiel 14 kann der Gegenstand gemäß Beispielen 10-13 optional umfassen, dass der Photoresistblock eine oder mehrere Formen umfasst, und wobei die eine oder die mehreren Formen ein Quadrat, ein Rechteck, eine Raute, ein Polygon, eine Ellipse oder einen Kreis umfassen.
    • Bei Beispiel 15 kann der Gegenstand gemäß Beispielen 10-14 optional umfassen, dass der Photoresistblock einen Metalloxidkern umfasst, der mit einem oder mehreren organischen Liganden eingebettet ist, und wobei der Metalloxidkern Titanoxid, Zirkoniumoxid, Hafniumoxid, Aluminiumoxid, Zinnoxid oder Indiumoxid umfasst.
    • Bei Beispiel 16 kann der Gegenstand gemäß Beispielen 10-15 optional umfassen, dass der Photoresistblock eine oder mehrere Seitenwände aufweist, wobei die eine oder die mehreren Seitenwände des Photoresistblocks eine verjüngte Seitenwand oder eine im wesentlichen vertikale Seitenwand sein können, und wobei die eine oder die mehreren Seitenwände direkt mit dem Zwischenschichtdielektrikum und der ersten leitfähigen Leiterbahn gekoppelt sind.
    • Bei Beispiel 17 kann der Gegenstand gemäß Beispielen 10-16 optional umfassen, dass der Photoresistblock eine Dicke aufweist, die im Wesentlichen gleich einer Dicke der Mehrzahl von leitfähigen Leiterbahnen ist.
    • Bei Beispiel 18 kann der Gegenstand gemäß Beispielen 10-17 optional umfassen, dass der Photoresistblock mit einer Extrem-Ultraviolett-Lithographie, einer Elektronenstrahl-Lithographie, einer Ultraviolett-Lithographie oder einer Röntgenstrahl-Lithographie gebildet wird.
    • Beispiel 19 ist ein Speicherbauelement, umfassend: ein Halbleitersubstrat; und ein Transistorbauelement über dem Halbleitersubstrat, das Halbleitersubstrat umfassend ein Zwischenschicht-Dielektrikum; eine Mehrzahl von leitfähigen Leiterbahnen in dem Zwischenschicht Dielektrikum; und eine Mehrzahl von Photoresistblöcken in einer Mehrzahl von Regionen des Zwischenschicht-Dielektrikums, wobei die Mehrzahl von Regionen direkt von dem Zwischenschicht-Dielektrikum und einer Mehrzahl von ersten leitfähigen Leiterbahnen der Mehrzahl von leitfähigen Leiterbahnen umgeben ist, und wobei jeder der Mehrzahl von Photoresistblöcken zwischen zwei Abschnitten von jeder der Mehrzahl von ersten leitfähigen Leiterbahnen ist.
    • Bei Beispiel 20 kann der Gegenstand gemäß Beispiel 19 optional umfassen, dass die Mehrzahl von Photoresistblöcken eine obere Oberfläche aufweist, die im wesentlichen koplanar zu einer oberen Oberfläche des Zwischenschicht-Dielektrikums und oberen Oberflächen der Mehrzahl von leitfähigen Leiterbahnen ist.
    • Bei Beispiel 21 kann der Gegenstand gemäß Beispielen 19-20 optional umfassen, dass die Mehrzahl von Photoresistblöcken eine Breite aufweist, die im Wesentlichen gleich einer Breite der Mehrzahl von leitfähigen Leiterbahnen ist.
    • Bei Beispiel 22 kann der Gegenstand gemäß Beispielen 19-21 optional umfassen, dass die Mehrzahl von Photoresistblöcken in der Mehrzahl von ersten leitfähigen Leiterbahnen ist, und wobei die Mehrzahl von Photoresistblöcken zwischen der anderen Mehrzahl von leitfähigen Leiterbahnen ist.
    • Bei Beispiel 23 kann der Gegenstand gemäß Beispielen 19-22 optional umfassen, dass die Mehrzahl von Photoresistblöcken eine oder mehrere Formen umfasst, und wobei die eine oder die mehreren Formen ein Quadrat, ein Rechteck, eine Raute, ein Polygon, eine Ellipse oder einen Kreis umfassen.
    • Bei Beispiel 24 kann der Gegenstand gemäß Beispielen 19-23 optional umfassen, dass die Mehrzahl von Photoresistblöcken einen Metalloxidkern umfasst, der mit einem oder mehreren organischen Liganden eingebettet ist, und wobei der Metalloxidkern Titanoxid, Zirkoniumoxid, Hafniumoxid, Aluminiumoxid, Zinnoxid oder Indiumoxid umfasst.
    • Bei Beispiel 25 kann der Gegenstand gemäß Beispielen 19-24 optional umfassen, dass die Mehrzahl von Photoresistblöcken eine oder mehrere Seitenwände aufweist, wobei die eine oder die mehreren Seitenwände des Photoresistblocks eine verjüngte Seitenwand oder eine im wesentlichen vertikale Seitenwand sein können, wobei die eine oder die mehreren Seitenwände direkt mit dem Zwischenschicht-Dielektrikum und der ersten leitfähigen Leiterbahn gekoppelt sind, und wobei die Mehrzahl von Photoresistblöcken eine Dicke aufweist, die im Wesentlichen gleich einer Dicke der Mehrzahl von leitfähigen Leiterbahnen ist.
  • Bei der vorangehenden Beschreibung wurden Verfahren und Vorrichtungen Bezug nehmend auf spezifische beispielhafte Ausführungsbeispiele derselben beschrieben. Es ist offensichtlich, dass verschiedene Modifikationen daran vorgenommen werden können, ohne vom breiteren Sinn und Schutzbereich abzuweichen. Die Beschreibung und Zeichnungen sind dementsprechend eher in einem darstellenden als einem einschränkenden Sinn zu betrachten.
  • Die vorangegangene Beschreibung von darstellenden Implementierungen von Ausführungsbeispielen der Offenbarung, umfassend was in der Zusammenfassung beschrieben ist, soll nicht erschöpfend sein oder die Offenbarung auf die präzisen offenbarten Formen begrenzen. Während spezifische Implementierungen und Beispiele der Offenbarung hierin zur Veranschaulichung beschrieben werden, sind verschiedene äquivalente Modifikation innerhalb des Schutzbereichs der Offenbarung möglich, wie es Fachleute auf dem relevanten Gebiet erkennen werden.
  • Diese Veränderungen können an der Offenbarung auf der Grundlage der zuvor ausgeführten Beschreibung durchgeführt werden. Die Ausdrücke, die in den folgenden Ansprüchen verwendet werden, sollten nicht derart betrachtet werden, dass sie die Offenbarung auf die spezifischen Implementierungen einschränken, die in der Beschreibung und den Ansprüchen offenbart sind. Stattdessen soll der Schutzbereich der Offenbarung vollständig durch die nachfolgenden Ansprüche bestimmt sein, die gemäß etablierter Vorgaben der Anspruchsinterpretation ausgelegt werden sollen.

Claims (25)

  1. Ein Substrat, umfassend: ein Zwischenschicht-Dielektrikum; eine Mehrzahl von leitfähigen Leiterbahnen in dem Zwischenschicht-Dielektrikum, wobei die Mehrzahl von leitfähigen Leiterbahnen eine erste leitfähige Leiterbahn, umgeben von einer zweiten leitfähigen Leiterbahn und einer dritten leitfähigen Leiterbahn, umfasst; und einen Photoresistblock in einer Region des Zwischenschicht-Dielektrikums, wobei die Region direkt von dem Zwischenschicht-Dielektrikum und der ersten leitfähigen Leiterbahn umgeben ist, und wobei der Photoresistblock zwischen zwei Abschnitten der ersten leitfähigen Leiterbahn ist.
  2. Das Substrat gemäß Anspruch 1, wobei der Photoresistblock eine obere Oberfläche aufweist, die im wesentlichen koplanar zu einer oberen Oberfläche des Zwischenschicht-Dielektrikums und oberen Oberflächen der Mehrzahl von leitfähigen Leiterbahnen ist.
  3. Das Substrat gemäß einem der vorangehenden Ansprüche, wobei der Photoresistblock eine Breite aufweist, die im Wesentlichen gleich einer Breite der Mehrzahl von leitfähigen Leiterbahnen ist.
  4. Das Substrat gemäß einem der vorangehenden Ansprüche, wobei der Photoresistblock in der ersten leitfähigen Leiterbahn ist, und wobei der Photoresistblock zwischen der zweiten und dritten leitfähigen Leiterbahn ist.
  5. Das Substrat gemäß einem der vorangehenden Ansprüche, wobei der Photoresistblock eine oder mehrere Formen, und wobei die eine oder die mehreren Formen ein Quadrat, ein Rechteck, eine Raute, ein Polygon, eine Ellipse oder einen Kreis umfasst.
  6. Das Substrat gemäß einem der vorangehenden Ansprüche, wobei der Photoresistblock einen Metalloxidkern umfasst, der mit einem oder mehreren organischen Liganden eingebettet ist, und wobei der Metalloxidkern Titanoxid, Zirkoniumoxid, Hafniumoxid, Aluminiumoxid, Zinnoxid oder Indiumoxid umfasst.
  7. Das Substrat gemäß einem der vorangehenden Ansprüche, wobei der Photoresistblock eine oder mehrere Seitenwände aufweist.
  8. Das Substrat gemäß Anspruch 7, wobei die eine oder die mehreren Seitenwände des Photoresistblocks eine verjüngte Seitenwand oder eine im wesentlichen vertikale Seitenwand sein können, und wobei die eine oder die mehreren Seitenwände direkt mit dem Zwischenschichtdielektrikum und der ersten leitfähigen Leiterbahn gekoppelt sind.
  9. Das Substrat gemäß einem der vorangehenden Ansprüche, wobei der Photoresistblock eine Dicke aufweist, die im Wesentlichen gleich einer Dicke der Mehrzahl von leitfähigen Leiterbahnen ist.
  10. Ein Verfahren zum Bilden eines Substrats, umfassend: Strukturieren einer Mehrzahl von Gräben in einem Zwischenschichtdielektrikum; Anordnen eines Photoresistmaterials in eine Region der Mehrzahl von Gräben, um einen Photoresistblock direkt in dem Zwischenschicht-Dielektrikum zu bilden; und Anordnen eines leitfähigen Materials in die Mehrzahl von Gräben, um eine Mehrzahl von leitfähigen Leiterbahnen in dem Zwischenschicht-Dielektrikum zu bilden, wobei die Mehrzahl von leitfähigen Leiterbahnen eine erste leitfähige Leiterbahn, umgeben durch eine zweite leitfähige Leiterbahn und eine dritte leitfähige Leiterbahn, umfasst, wobei der Photoresistblock direkt von dem Zwischenschicht-Dielektrikum und der ersten leitfähigen Leiterbahn umgeben ist, und wobei der Photoresistblock zwischen zwei Abschnitten der ersten leitfähigen Leiterbahn ist.
  11. Das Verfahren gemäß Anspruch 10, wobei der Photoresistblock eine obere Oberfläche aufweist, die im wesentlichen koplanar zu einer oberen Oberfläche des Zwischenschicht-Dielektrikums und oberen Oberflächen der Mehrzahl von leitfähigen Leiterbahnen ist.
  12. Das Verfahren gemäß einem der Ansprüche 10-11, wobei der Photoresistblock eine Breite aufweist, die im Wesentlichen gleich einer Breite der Mehrzahl von leitfähigen Leiterbahnen ist.
  13. Das Verfahren gemäß einem der Ansprüche 10-12, wobei der Photoresistblock in der ersten leitfähigen Leiterbahn ist, und wobei der Photoresistblock zwischen der zweiten und dritten leitfähigen Leiterbahn ist.
  14. Das Verfahren gemäß einem der Ansprüche 10-13, wobei der Photoresistblock eine oder mehrere Formen umfasst, und wobei die eine oder die mehreren Formen ein Quadrat, ein Rechteck, eine Raute, ein Polygon, eine Ellipse oder einen Kreis umfassen.
  15. Das Verfahren gemäß einem der Ansprüche 10-14, wobei der Photoresistblock einen Metalloxidkern umfasst, der mit einem oder mehreren organischen Liganden eingebettet ist, und wobei der Metalloxidkern Titanoxid, Zirkoniumoxid, Hafniumoxid, Aluminiumoxid, Zinnoxid oder Indiumoxid umfasst.
  16. Das Verfahren gemäß einem der Ansprüche 10-15, wobei der Photoresistblock eine oder mehrere Seitenwände aufweist, wobei die eine oder die mehreren Seitenwände des Photoresistblocks eine verjüngte Seitenwand oder eine im wesentlichen vertikale Seitenwand sein können, und wobei die eine oder die mehreren Seitenwände direkt mit dem Zwischenschicht-Dielektrikum und der ersten leitfähigen Leiterbahn gekoppelt sind.
  17. Das Verfahren gemäß einem der Ansprüche 10-16, wobei der Photoresistblock eine Dicke aufweist, die im Wesentlichen gleich einer Dicke der Mehrzahl von leitfähigen Leiterbahnen ist.
  18. Das Verfahren gemäß einem der Ansprüche 10-17, wobei der Photoresistblock mit einer Extrem-Ultraviolett-Lithographie, einer Elektronenstrahl-Lithographie, einer Ultraviolett-Lithographie oder einer Röntgenstrahl-Lithographie gebildet wird.
  19. Ein Speicherbauelement, umfassend, ein Halbleitersubstrat; und ein Transistorbauelement über dem Halbleitersubstrat, das Halbleitersubstrat umfassend ein Zwischenschicht-Dielektrikum; eine Mehrzahl von leitfähigen Leiterbahnen in dem Zwischenschicht Dielektrikum; und eine Mehrzahl von Photoresistblöcken in einer Mehrzahl von Regionen des Zwischenschicht-Dielektrikums, wobei die Mehrzahl von Regionen direkt von dem Zwischenschicht-Dielektrikum und einer Mehrzahl von ersten leitfähigen Leiterbahnen der Mehrzahl von leitfähigen Leiterbahnen umgeben ist, und wobei jeder der Mehrzahl von Photoresistblöcken zwischen zwei Abschnitten von jeder der Mehrzahl von ersten leitfähigen Leiterbahnen ist.
  20. Das Speicherbauelement gemäß Anspruch 19, wobei die Mehrzahl von Photoresistblöcken eine obere Oberfläche aufweist, die im wesentlichen koplanar zu einer oberen Oberfläche des Zwischenschicht-Dielektrikums und oberen Oberflächen der Mehrzahl von leitfähigen Leiterbahnen ist.
  21. Das Speicherbauelement gemäß Anspruch 19 oder 20, wobei die Mehrzahl von Photoresistblöcken eine Breite aufweist, die im Wesentlichen gleich einer Breite der Mehrzahl von leitfähigen Leiterbahnen ist.
  22. Das Speicherbauelement gemäß einem der Ansprüche 19-21, wobei die Mehrzahl von Photoresistblöcken in der Mehrzahl von ersten leitfähigen Leiterbahn ist, und wobei die Mehrzahl von Photoresistblöcken zwischen der anderen Mehrzahl von leitfähigen Leiterbahnen ist.
  23. Das Speicherbauelement gemäß einem der Ansprüche 19-22, wobei die Mehrzahl von Photoresistblöcken eine oder mehrere Formen umfasst, und wobei die eine oder die mehreren Formen ein Quadrat, ein Rechteck, eine Raute, ein Polygon, eine Ellipse oder einen Kreis umfassen.
  24. Das Speicherbauelement gemäß einem der Ansprüche 19-23, wobei die Mehrzahl von Photoresistblöcken einen Metalloxidkern umfasst, der mit einem oder mehreren organischen Liganden eingebettet ist, und wobei der Metalloxidkern Titanoxid, Zirkoniumoxid, Hafniumoxid, Aluminiumoxid, Zinnoxid oder Indiumoxid umfasst.
  25. Das Speicherbauelement gemäß einem der Ansprüche 19-24, wobei die Mehrzahl von Photoresistblöcken eine oder mehrere Seitenwände aufweist, wobei die eine oder die mehreren Seitenwände des Photoresistblocks eine verjüngte Seitenwand oder eine im wesentlichen vertikale Seitenwand sein können, wobei die eine oder die mehreren Seitenwände direkt mit dem Zwischenschicht-Dielektrikum und der ersten leitfähigen Leiterbahn gekoppelt sind, und wobei die Mehrzahl von Photoresistblöcken eine Dicke aufweist, die im Wesentlichen gleich einer Dicke der Mehrzahl von leitfähigen Leiterbahnen ist.
DE102020106732.1A 2019-04-19 2020-03-12 Metalloxycarbid-resists als zurückzulassende plugs Pending DE102020106732A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/389,672 2019-04-19
US16/389,672 US12107044B2 (en) 2019-04-19 2019-04-19 Metal oxycarbide resists as leave behind plugs

Publications (1)

Publication Number Publication Date
DE102020106732A1 true DE102020106732A1 (de) 2020-10-22

Family

ID=72660189

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020106732.1A Pending DE102020106732A1 (de) 2019-04-19 2020-03-12 Metalloxycarbid-resists als zurückzulassende plugs

Country Status (2)

Country Link
US (1) US12107044B2 (de)
DE (1) DE102020106732A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210148674A (ko) * 2020-06-01 2021-12-08 에스케이하이닉스 주식회사 하드마스크를 이용한 반도체 장치 및 그의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976968A (en) * 1997-10-14 1999-11-02 Industrial Technology Research Institute Single-mask dual damascene processes by using phase-shifting mask
US7501328B2 (en) * 2003-05-07 2009-03-10 Microfabrica Inc. Methods for electrochemically fabricating structures using adhered masks, incorporating dielectric sheets, and/or seed layers that are partially removed via planarization
US6645851B1 (en) * 2002-09-17 2003-11-11 Taiwan Semiconductor Manufacturing Company Method of forming planarized coatings on contact hole patterns of various duty ratios
JP2006303063A (ja) * 2005-04-19 2006-11-02 Elpida Memory Inc 半導体装置の製造方法
WO2007109734A2 (en) * 2006-03-21 2007-09-27 Ultradots, Inc. Luminescent materials that emit light in the visible range or the near infrared range
KR100798275B1 (ko) * 2006-12-20 2008-01-24 동부일렉트로닉스 주식회사 반도체 소자의 가드링 및 그 형성방법
KR20100078540A (ko) * 2008-12-30 2010-07-08 주식회사 동부하이텍 반도체 소자의 금속 배선 형성 방법
US8564068B2 (en) * 2012-01-05 2013-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Device and methods for small trench patterning
CN103633016B (zh) * 2012-08-23 2016-08-03 中国科学院微电子研究所 一种半导体结构及其制造方法
US9343399B2 (en) * 2013-07-12 2016-05-17 Qualcomm Incorporated Thick conductive stack plating process with fine critical dimension feature size for compact passive on glass technology

Also Published As

Publication number Publication date
US20200335434A1 (en) 2020-10-22
US12107044B2 (en) 2024-10-01

Similar Documents

Publication Publication Date Title
DE112016006809B4 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen und verfahren zur herstellung einer integrierten-schaltungs-anordnung
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112016007567T5 (de) Gehäusesubstrat mit hochdichte-zwischenverbindungsschicht mit säulen- und via-verbindungen zur fan-out-skalierung
DE112013005582B4 (de) Kontaktfleckstruktur für eine Silicium-Durchkontaktierung
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE102018204575A1 (de) Integriertes schaltungs-package mit mikrostreifen-leitungsführung und einer externen masseebene
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE112017008313T5 (de) Mikroelektronische anordnungen
DE112006002909B4 (de) Geschichtetes Wafer- oder Die-Packaging mit verbesserter Wärme- und Bauteil-Leistungsfähigkeit
DE102020113776A1 (de) Depop unter verwendung zyklischer selektiver abstandhalter-ätzung
DE112017008331T5 (de) Vertikal gestapelte Transistorbauelemente mit Isolationswandstrukturen, die einen elektrischen Leiter umfassen
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE112016007377T5 (de) Selbstausgerichtete durchkontaktierung
DE102019111079A1 (de) CMOS-kompatible Isolationsleckverbesserungen bei Galliumnitridtransistoren
DE112016006659T5 (de) Damaszierte Stopfen- und Zungenstrukturbildung mittels Photobuckets für auf Abstandhalter basierende Back-End-of-Line (BEOL)-Verbindungen
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE102019132101A1 (de) Kontakt-über-aktivem-gate-strukturen mit leitfähigen gateabgriffenfür fortgeschrittene integrierte-schaltungsstruktur-herstellung
DE112016007483T5 (de) Gehärteter Stecker für verbesserte Kurzschlussmarge
DE102020127728A1 (de) Strukturen integrierter schaltungen mit rückseitigen durchkontaktierungen
DE102021121941A1 (de) Ansätze mit geringem widerstand für die herstellung von kontakten und der sich daraus ergebenden strukturen
DE102020130463A1 (de) Finnenformung und daraus resultierende integrierte schaltungsstrukturen
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
DE112016007366T5 (de) Halbleitervorrichtung, die finnenendspannungsinduzierende merkmale aufweist
DE102020113775A1 (de) Vorrichtung, umfassend Luft-Beabstanden von Gate-Abstandhaltern und anderen Dielektrika und Verfahren zur Bereitstellung einer solchen
DE112017007857T5 (de) Herstellung von leitfähigen durchkontaktierungen und metalllinienenden und daraus resultierende strukturen