DE102020110361B4 - Vertikale Speichervorrichtungen und Verfahren zum Herstellen derselben - Google Patents

Vertikale Speichervorrichtungen und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102020110361B4
DE102020110361B4 DE102020110361.1A DE102020110361A DE102020110361B4 DE 102020110361 B4 DE102020110361 B4 DE 102020110361B4 DE 102020110361 A DE102020110361 A DE 102020110361A DE 102020110361 B4 DE102020110361 B4 DE 102020110361B4
Authority
DE
Germany
Prior art keywords
pattern
charge trapping
charge
storage structure
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020110361.1A
Other languages
English (en)
Other versions
DE102020110361A1 (de
Inventor
Bio Kim
Yujin Kim
Philouk Nam
Youngseon Son
Kyongwon An
Jumi Yun
WooJin Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020110361A1 publication Critical patent/DE102020110361A1/de
Application granted granted Critical
Publication of DE102020110361B4 publication Critical patent/DE102020110361B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Vertikale Speichervorrichtung, die Folgendes aufweist:einen Kanal (260) auf einem Substrat (100), wobei sich der Kanal (260) in einer vertikalen Richtung erstreckt, welche rechtwinklig zu einer oberen Oberfläche des Substrats (100) ist;eine Ladungsspeicherstruktur (254) auf einer äußeren Seitenwand des Kanals (260), wobei die Ladungsspeicherstruktur (254) ein Tunnelisoliermuster (240), ein Ladungseinfangmuster (232) und ein erstes Sperrmuster (220) aufweist, welche nacheinander folgend in einer horizontalen Richtung gestapelt sind, wobei die horizontale Richtung parallel zu der oberen Oberfläche des Substrats (100) ist; undGateelektroden (372, 374, 376), welche voneinander in der vertikalen Richtung beabstandet sind, wobei jede der Gateelektroden (372, 374, 376) die Ladungsspeicherstruktur (254) umgibt,wobei die Ladungsspeicherstruktur (254) Ladungseinfangmuster (230, 232) aufweist, welche voneinander in der vertikalen Richtung beabstandet sind, wobei jedes der Ladungseinfangmuster (230, 232) einer der Gateelektroden (372, 374, 376) in der horizontalen Richtung gegenüberliegt,wobei jedes der Ladungseinfangmuster (230, 232) ein erstes Ladungseinfangmuster (230) und ein zweites Ladungseinfangmuster (232) enthält, die aufeinanderfolgend in der horizontalen Richtung auf einer äußeren Seitenwand des Tunnelisoliermusters (240) gestapelt sind, wobei das erste Ladungseinfangmuster (230) und das zweite Ladungseinfangmuster (232) verschiedene Materialien enthalten,wobei eine erste Länge (L5) in der vertikalen Richtung einer inneren Seitenwand des ersten Ladungseinfangmusters (230) schrittweise von dem Tunnelisoliermuster (240) zu dem zweiten Ladungseinfangmuster (232) abnimmt, undwobei eine zweite Länge (L6) in der vertikalen Richtung einer inneren Seitenwand des zweiten Ladungseinfangmusters (232) schrittweise von dem ersten Ladungseinfangmusters (230) zu dem ersten Sperrmuster (220) zunimmt.

Description

  • HINTERGRUND
  • Erfinderische Konzepte beziehen sich auf eine vertikale Speichervorrichtung und/oder ein Verfahren zum Herstellen derselben.
  • In einer VNAND-Flashspeichervorrichtung kann sich eine Ladungseinfangschicht auf einer äußeren Seitenwand eines vertikalen Kanals in einer vertikalen Richtung erstrecken und demnach können Ladungen, welche in der Ladungseinfangschicht eingefangen werden, in der vertikalen Richtung durch eine Mehrzahl von Gateelektroden auf einer Mehrzahl von Ebenen jeweils bewegt werden. Als ein Ergebnis kann sich eine Aufrechterhaltungscharakteristik der VNAND-Flashspeichervorrichtung verschlechtern, was Zuverlässigkeitsprobleme verursachen kann.
  • Aus der US 8 877 590 B1 sind eine Halbleiterspeichervorrichtung und ein Verfahren zum Herstellen derselben bekannt. Die Vorrichtung umfasst abwechselnd gestapelte Zwischenschicht-Isoliermuster und leitende Muster, vertikale Kanalschichten, die durch die Zwischenschicht-Isoliermuster und die leitenden Muster gebildet sind, eine TunnelIsolierschicht, die so gebildet ist, dass sie Seitenwände jeder der vertikalen Kanalschichten umgibt, und eine multifunktionale Schicht, die so gebildet ist, dass sie die TunnelIsolierschicht umgibt. Die multifunktionale Schicht umfasst Einfangbereiche, die jeweils an Schnittpunkten zwischen den vertikalen Kanalschichten und den leitfähigen Mustern angeordnet sind und so angeordnet sind, dass sie mit der Tunnelisolierschicht in Kontakt stehen, Sperrbereiche, die so angeordnet sind, dass sie mit den Einfangbereichen und den leitfähigen Mustern in Kontakt stehen, und Opferbereiche, die zwischen benachbarten Sperrregionen angeordnet sind.
  • Aus der US 2019/0198509 A1 ist eine Speicherzelle mit einem leitfähigen Gate und einem Ladungsblockierbereich neben dem leitfähigen Gate bekannt. Der Ladungsblockierbereich umfasst Siliziumoxynitrid und Siliziumdioxid. Ein Ladungsspeicherbereich ist dem Ladungsblockierbereich benachbart. Tunnelmaterial grenzt an den Ladungsspeicherbereich an. Kanalmaterial grenzt an das Tunnelmaterial an. Das Tunnelmaterial befindet sich zwischen dem Kanalmaterial und dem Ladungsspeicherbereich.
  • KURZFASSUNG
  • Eine Aufgabe der Erfindung ist es eine vertikale Speichervorrichtung bereitzustellen, welche verbesserte Charakteristiken hat.
  • Eine weitere Aufgabe der Erfindung ist es ein Verfahren zum Herstellen einer vertikalen Speichervorrichtung bereitzustellen, welche verbesserte Charakteristiken hat.
  • Die Aufgaben werden durch eine vertikale Speichervorrichtung gemäß Anspruch 1 und einem Verfahren zur Herstellung einer vertikalen Speichervorrichtung gemäß Anspruch 11 gelöst.
  • Weiterentwicklungen der Erfindung und besondere Ausführungsformen sind Gegenstand der Unteransprüche.
  • Figurenliste
    • 1 und 2 sind Querschnittsansichten, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen.
    • 3 bis 11 sind Querschnittsansichten, welche ein Verfahren zum Herstellen einer vertikalen Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen.
    • 12 ist eine Querschnittsansicht, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen und eine vergrößerte Querschnittsansicht des Bereichs X der 1 veranschaulicht.
    • 13 bis 16 sind Querschnittsansichten, insbesondere vergrößerte Querschnittsansichten des Bereichs X der 1, welche ein Verfahren zum Herstellen einer vertikalen Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen.
    • 17 ist eine Querschnittsansicht, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen und eine vergrößerte Querschnittsansicht des Bereichs X der 1 veranschaulicht.
    • 18 bis 22 sind Querschnittsansichten, insbesondere vergrößerte Querschnittsansichten des Bereichs X der 1, welche ein Verfahren zum Herstellen einer vertikalen Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen.
    • 23 ist eine Querschnittsansicht, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen und eine vergrößerte Querschnittsansicht des Bereichs X der 1 veranschaulicht.
    • 24 bis 26 sind Querschnittsansichten, insbesondere vergrößerte Querschnittsansichten des Bereiches X der 1, welche ein Verfahren zum Herstellen einer vertikalen Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen.
    • 27 ist eine Querschnittsansicht, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulicht.
    • 28 bis 30 sind Querschnittsansichten, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Die obigen und andere Aspekte und Merkmale der vertikalen Speichervorrichtungen und/oder der Verfahren zum Herstellen derselben in Übereinstimmung mit einigen beispielhaften Ausführungsformen werden leicht aus den detaillierten Beschreibungen, welche folgen, unter Bezugnahme auf die beigefügten Zeichnungen verstanden werden. Hierin nachstehend können in den Beschreibungen (nicht notwendigerweise in den Ansprüchen) eine Richtung im Wesentlichen rechtwinklig zu einer oberen Oberfläche eines Substrats als eine erste Richtung definiert werden, und zwei Richtungen im Wesentlichen parallel zu der oberen Oberfläche des Substrats und einander kreuzend können jeweils als zweite und dritte Richtung definiert werden. In einigen beispielhaften Ausführungsformen können die zweite und dritte Richtung im Wesentlichen rechtwinklig zueinander sein.
  • Die 1 und 2 sind Querschnittsansichten, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen. 2 ist eine vergrößerte Querschnittsansicht eines Bereichs X der 1.
  • Bezug nehmend auf die 1 und 2 kann die vertikale Speichervorrichtung einen Kanal 260, eine erste Ladungsspeicherstruktur 252 und eine Gateelektrodenstruktur auf einem Substrat 100 aufweisen. Die vertikale Speichervorrichtung kann ferner eine Dummy-Ladungsspeicherstruktur 250, ein Kanalverbindungsmuster 330, ein Isoliermuster 175, ein zweites Sperrmuster 360, ein gemeinsames Source-Muster (CSP, Common Source Pattern) 390, einen zweiten Abstandshalter 380, eine Abstützschicht 160, ein Abstützmuster 165, ein Füllmuster 270, eine Kontaktstelle 280, eine erste bis dritte isolierende Zwischenschicht 190, 290 und 400, einen Kontaktstopfen 410 und eine Bitleitung 430 aufweisen.
  • Das Substrat 100 kann sein oder aufweisen einen Wafer und kann Silizium, Germanium, Sizilium-Germanium oder eine III-V-Verbindung wie GaP, GaAs, GaSb etc. aufweisen. In einigen beispielhaften Ausführungsformen kann das Substrat 100 sein oder aufweisen ein Silizium-auf-Isolator (SOI)-Substrat oder ein Germanium-auf-Isolator (GOI)-Substrat. Beispielsweise können n-Typ-Störstellen in das Substrat 100 dotiert sein.
  • Der Kanal 260 kann sich in der ersten Richtung auf dem Substrat 100 erstrecken und kann beispielsweise eine tassenähnliche Form haben. Der Kanal 260 kann Polysilizium, beispielsweise undotiertes Polysilizium aufweisen.
  • In einigen beispielhaften Ausführungsformen kann der Kanal 260 in jeder der zweiten und dritten Richtung gebildet sein, um ein Kanal-Array beziehungsweise eine Kanalanordnung zu bilden. Das CSP 390 und der zweite Abstandshalter 380 auf jeder von entgegengesetzten Seitenwänden des CSP 390 in der dritten Richtung können eine Unterteilungsstruktur bilden, und die Kanäle 260, welche durch die Gateelektrodenstruktur zwischen einen der Unterteilungsstrukturen, welche zueinander in der dritten Richtung benachbart sind, umgeben sind, können einen Kanalblock bilden. Das Kanal-Array kann eine Mehrzahl von Kanalblöcken aufweisen, welche in der dritten Richtung angeordnet sind. Die Kanäle 260, welche in jedem der Kanalblöcke enthalten sind, können miteinander durch das Kanalverbindungsmuster 330 verbunden sein.
  • Das Kanalverbindungsmuster 330 kann sich in der zweiten Richtung zwischen benachbarten einen der Unterteilungsstrukturen in der dritten Richtung erstrecken, um eine untere äußere Seitenwand jedes der Kanäle 260 zu kontaktieren, und eine Mehrzahl von Kanalverbindungsmustern 330 kann in der dritten Richtung gebildet sein. Das Kanalverbindungsmuster 330 kann beispielsweise undotiertes Polysilizium oder Polysilizium dotiert mit Störstellen wie beispielsweise p-Typ- und/oder n-Typ-Störstellen aufweisen. Ein Luftspalt 340 kann in dem Kanalverbindungsmuster 330 gebildet sein.
  • Die erste Ladungsspeicherstruktur 252 kann auf dem Kanalverbindungsmuster 330 gebildet sein, um eine äußere Seitenwand eines Abschnitts des Kanals 260, welcher sich durch die Gateelektrodenstruktur erstreckt, zu bedecken, und die Dummy-Ladungsspeicherstruktur 250 kann zwischen einer oberen Oberfläche des Substrats 100 und dem Kanalverbindungsmuster 330 gebildet sein, um eine Bodenoberfläche und eine äußere Seitenwand eines unteren Endes des Kanals 260 zu bedecken. Beispielsweise können die erste Ladungsspeicherstruktur 252 und die Dummy-Ladungsspeicherstruktur 250 voneinander in der ersten Richtung durch das Kanalverbindungsmuster 330 beabstandet sein, welches eine untere Seitenwand des Kanals 260 kontaktiert. Eine untere Oberfläche der ersten Ladungsspeicherstruktur 252 und eine obere Oberfläche der Dummy-Ladungsspeicherstruktur 250 können das Kanalverbindungsmuster 330 kontaktieren.
  • Die erste Ladungsspeicherstruktur 252 kann ein Tunnelisoliermuster 240, ein Ladungseinfangmuster 232 und ein erstes Sperrmuster 220 aufweisen, welche nacheinander folgend in einer horizontalen Richtung gestapelt sind. Die horizontale Richtung kann im Wesentlichen parallel zu der oberen Oberfläche des Substrats 100 sein. Das Tunnelisoliermuster 240, das Ladungseinfangmuster 232 und das erste Sperrmuster 220 können nacheinander folgend von einer äußeren Seitenwand des Kanals 260 gestapelt sein. Die erste Ladungsspeicherstruktur 252 kann ferner ein Unterteilungsmuster 234 aufweisen. Jedes des Tunnelisoliermusters 240 und des ersten Sperrmusters 220 kann ein Oxid, beispielsweise Siliziumoxid aufweisen, und die Ladungseinfangstruktur 232 kann ein Nitrid, beispielsweise Siliziumnitrid aufweisen. Die Ladungseinfangstruktur 232 kann kein Oxid aufweisen, und entweder eines oder beide des Tunnelisoliermusters 240 und des ersten Sperrmusters 220 können kein Nitrid aufweisen.
  • Die Gateelektrodenstruktur kann die Gateelektroden 372, 374 und 376, welche auf einer Mehrzahl von Ebenen gestapelt sind jeweils beabstandet voneinander in der ersten Richtung aufweisen, und das Isoliermuster 175 kann zwischen benachbarten einen der Gateelektroden 372, 374 und 376 gebildet sein. Das Isoliermuster 175 kann ein Oxid, beispielsweise Siliziumoxid aufweisen. Jede der Gateelektroden 372, 374 und 376 kann die Kanäle 260 und die ersten Ladungsspeicherstrukturen 252 die äußere Seitenwand der Kanäle 260 jeweils bedeckend zwischen benachbarten einen der Unterteilungsstrukturen in der dritten Richtung umgeben.
  • In einigen beispielhaften Ausführungsformen kann die Gateelektrodenstruktur wenigstens eine erste Gateelektrode 372, eine Mehrzahl von zweiten Gateelektroden 374 oder wenigstens eine dritte Gateelektrode 376, welche nacheinander folgend in der ersten Richtung gestapelt sind, aufweisen. Die erste Gateelektrode kann als eine Masseauswahlleitung (GSL) dienen, jede der zweiten Gateelektroden 374 kann als eine Wortleitung dienen, und die dritte Gateelektrode 376 kann als eine Strangauswahlleitung (SSL) dienen.
  • In der dritten Richtung kann eine Mehrzahl von Gateelektrodenstrukturen gebildet sein, um voneinander durch die Unterteilungsstrukturen beabstandet zu sein. In einigen beispielhaften Ausführungsform kann die Gateelektrodenstruktur eine Treppenstruktur bilden, von welcher eine Länge in der zweiten Richtung von einer untersten Ebene in Richtung einer obersten Ebene in der ersten Richtung abnehmen kann.
  • Jede der ersten bis dritten Gateelektrode 372, 374 und 376 kann ein leitfähiges Gatemuster und ein Gatesperrmuster, welches eine Oberfläche des leitfähigen Gatemusters bedeckt, aufweisen. Das leitfähige Gatemuster kann ein Metall niedrigen Widerstands, beispielsweise wenigstens eines von Wolfram, Titan, Tantal, Platin etc. aufweisen, und das Gatesperrmuster kann ein Metallnitrid, beispielsweise wenigstens eines von Titannitrid, Tantalnitrid etc. aufweisen.
  • Obere und untere Oberflächen und eine Seitenwand, welche der ersten Ladungsspeicherstruktur 252 jeder der ersten bis dritten Gateelektrode 372, 374 und 376 gegenüberliegen, können durch das zweite Sperrmuster 360 bedeckt sein, und das zweite Sperrmuster 360 kann sich in der ersten Richtung erstrecken, um eine Seitenwand des Isoliermusters 175 zwischen der ersten bis dritten Gateelektrode 372, 374 und 376 zu bedecken. Das zweite Sperrmuster 360 kann ein Metalloxid, beispielsweise Aluminiumoxid aufweisen.
  • In einigen beispielhaften Ausführungsformen kann sich jedes des Tunnelisoliermusters 240 und des ersten Sperrmusters 220, welche in der ersten Ladungsspeicherstruktur 252 enthalten sind, in der ersten Richtung durch die Gateelektrodenstruktur erstrecken, und eine Mehrzahl von Ladungseinfangmustern 232 kann voneinander in der ersten Richtung beabstandet sein, um den Gateelektroden 372, 374 und 376 jeweils in der horizontalen Richtung gegenüberzuliegen.
  • Eine minimale Länge L1 jedoch in der ersten Richtung jedes der Ladungseinfangmuster 232 kann größer sein als eine dritte Länge L3 in der ersten Richtung jedes von zweiten Spalten 350 (in den Ansprüchen als erste Spalten bezeichnet) zum Bilden der Gateelektroden 372, 374 und 376 jeweils zwischen den Isoliermustern 175. Eines der Gateelektroden 372, 374 und 376 und des zweiten Sperrmusters 360 kann in jedem der zweiten Spalte 350 gebildet sein, und demnach kann die erste Länge L1 größer als eine vierte Länge L4 in der ersten Richtung jeder der Gateelektroden 372, 374 und 376 sein.
  • In einigen beispielhaften Ausführungsformen kann eine Länge in der ersten Richtung jedes der Ladungseinfangmuster 232 schrittweise beziehungsweise stufenweise von dem Tunnelisoliermuster 240 zu dem ersten Sperrmuster 220 zunehmen. Demnach kann in jedem der Ladungseinfangmuster 232 die erste Länge L1 einer inneren Seitenwand, welche das Tunnelisoliermuster 240 kontaktiert, geringer sein als eine zweite Länge L2 einer äußeren Seitenwand, welche das erste Sperrmuster 220 kontaktiert. In einigen beispielhaften Ausführungsformen kann ein Absolutwert einer Steigung beziehungsweise Neigung einer oberen Oberfläche oder einer unteren Oberfläche jedes der Ladungseinfangmuster 232 hinsichtlich der oberen Oberfläche des Substrats 100 schrittweise von dem Tunnelisoliermuster 240 zu dem ersten Sperrmuster 220 abnehmen. Die Ladungseinfangmuster 232 können konkav sein, beispielsweise können sie in der dritten Richtung von dem Tunnelisoliermuster 240 zu dem ersten Sperrmuster 220 konkav sein.
  • Das Unterteilungsmuster 234 kann zwischen benachbarten einen der Ladungseinfangmuster 232 in der ersten Richtung gebildet sein, und demnach können die Ladungseinfangmuster 232 voneinander beabstandet sein. Das Unterteilungsmuster 234 kann dem Isoliermuster 175 in der horizontalen Richtung gegenüberliegen, genauer kann es einem zentralen Abschnitt in der ersten Richtung des Isoliermusters 175 gegenüberliegen, beispielsweise mit dem ersten Sperrmuster 220 dazwischen. Das Unterteilungsmuster 234 kann ein Oxid, beispielsweise Siliziumoxid aufweisen.
  • Eine Länge in der ersten Richtung des Unterteilungsmusters 234 kann geringer sein als eine Länge in der ersten Richtung eines entsprechenden einen der Isoliermuster 175 und kann von dem Tunnelisoliermuster 240 zu dem ersten Sperrmuster 220 schrittweise abnehmen. In einigen beispielhaften Ausführungsformen kann ein Absolutwert einer Steigung beziehungsweise Neigung einer oberen Oberfläche oder einer unteren Oberfläche jedes des Unterteilungsmusters 234 hinsichtlich der oberen Oberfläche des Substrats 100 schrittweise von dem Tunnelisoliermuster 240 zu dem ersten Sperrmuster 220 abnehmen. Das Unterteilungsmuster 234 kann konvex sein, beispielsweise kann es in der dritten Richtung von dem Tunnelisoliermuster 240 zu dem ersten Sperrmuster 220 konvex sein.
  • In einigen beispielhaften Ausführungsformen können Bodenoberflächen des Tunnelisoliermusters 240 und des Ladungseinfangmusters 232 der ersten Ladungsspeicherstruktur 252 höher sein als eine Bodenoberfläche des ersten Sperrmusters 220 der ersten Ladungsspeicherstruktur 252.
  • Die Dummy-Ladungsspeicherstruktur 250 kann das Tunnelisoliermuster 240, ein Dummy-Ladungseinfangmuster 230 und das erste Sperrmuster 220, welche nacheinander folgend von dem Kanal 260 gestapelt sind, aufweisen. Hierin nachstehend kann auf das Tunnelisoliermuster 240 und das erste Sperrmuster 220 der Dummy-Ladungsspeicherstruktur 250 jeweils als ein Dummy-Tunnelisoliermuster und ein erstes Dummy-Sperrmuster Bezug genommen werden, um von denjenigen der ersten Ladungsspeicherstruktur 252 unterschieden zu werden. Demnach kann die Dummy-Ladungsspeicherstruktur 250 das Dummy-Tunnelisoliermuster 240, das Dummy-Ladungseinfangmuster 230 und das erste Dummy-Sperrmuster 220 nacheinander folgend gestapelt aufweisen. Jedes des Dummy-Tunnelisoliermusters 240 und des ersten Dummy-Sperrmusters 220 kann ein Oxid, beispielsweise Siliziumoxid, wie dasjenige der ersten Ladungsspeicherstruktur 252 aufweisen.
  • Das Dummy-Ladungseinfangmuster 230 kann wenigstens eines von Silizium oder Siliziumverbindungen, beispielsweise wenigstens eines von Siliziumkarbonitrid, Siliziumboronitrid, Silizium dotiert mit Kohlenstoff, Silizium dotiert mit Stickstoff etc. aufweisen.
  • Jedes des Dummy-Tunnelisoliermusters 240, des Dummy-Ladungseinfangmusters 230 und des ersten Dummy-Sperrmusters 220, welche in der Dummy-Ladungsspeicherstruktur 250 enthalten sind, kann eine einzelne geschichtete Struktur haben, welche die Bodenoberfläche und die äußere Seitenwand des unteren Endes des Kanals 260 bedeckt.
  • In einigen beispielhaften Ausführungsformen kann eine obere Oberfläche der Dummy-Ladungsspeicherstruktur 250 eine Form haben, welche der unteren Oberfläche der ersten Ladungsspeicherstruktur 252 entspricht. Demnach können obere Oberflächen des Dummy-Tunnelisoliermusters 240 und des Dummy-Ladungseinfangmusters 230 der Dummy-Ladungsspeicherstruktur 250 niedriger beziehungsweise niedriger sein als die obere Oberfläche des ersten Sperrmusters 220 der Dummy-Ladungsspeicherstruktur 250.
  • Ein Innenraum, welcher durch den tassenähnlichen Kanal 260 gebildet wird, kann mit dem Füllmuster 270 gefüllt sein. Das Füllmuster 270 kann ein Oxid, beispielsweise Siliziumoxid aufweisen.
  • Die Kontaktstelle 280 kann auf dem Kanal 260, der ersten Ladungsspeicherstruktur 252 und dem Füllmuster 270 gebildet sein und kann demnach mit dem Kanal 260 verbunden sein. Die Kontaktstelle 280 kann Polysilizium, beispielsweise undotiertes oder dotiertes Polysilizium, aufweisen.
  • Das CSP 390 kann sich in der zweiten Richtung erstrecken und kann die Unterteilungsstruktur zusammen mit dem zweiten Abstandshalter 380 auf jeder von entgegengesetzten Seitenwänden des CSP 390 in der dritten Richtung bilden, um jede der Gateelektroden 372, 374 und 376 in der dritten Richtung zu unterteilen. Eine Mehrzahl von CSPs 390 kann voneinander in der dritten Richtung beabstandet sein. Das CSP 390 kann ein Metall, beispielsweise wenigstens eines von Wolfram, Kupfer, Aluminium etc. aufweisen.
  • Da der zweite Abstandshalter 380 die Seitenwände des CSP 390 bedeckt, kann das CSP 390 elektrisch von benachbarten Gateelektroden 372, 374 und 376 isoliert sein. Der zweite Abstandshalter 380 kann ein Oxid, beispielsweise Siliziumoxid aufweisen.
  • Ein Störstellenbereich 105 kann an einem oberen Abschnitt des Substrats 100 eine Bodenoberfläche des CSP 390 kontaktierend gebildet sein. Der Störstellenbereich 105 kann Silizium, beispielsweise einkristallines Silizium dotiert mit n-Typ-Störstellen wie beispielsweise Phosphor und/oder Arsen aufweisen. Wenn der Störstellenbereich 105 gebildet ist, kann der Kontaktwiderstand zwischen dem CSP 390 und dem Substrat 100 verringert werden.
  • Die Abstützschicht 160 kann auf dem Kanalverbindungsmuster 330 gebildet werden, und das Abstützmuster 165 kann mit der Abstützschicht 160 auf dem Substrat 100 verbunden sein. Die Abstützschicht 160 kann sich in der zweiten Richtung zwischen benachbarten einen der Unterteilungsstrukturen in der dritten Richtung erstrecken, und eine Mehrzahl von Abstützmustern 165 kann in jeder der zweiten und dritten Richtung gebildet sein. Die Abstützschicht 160 und das Abstützmuster 165 können im Wesentlichen dasselbe Material aufweisen, beispielsweise dotiertes oder undotiertes Polysilizium und können integral miteinander gebildet sein, können beispielsweise zu derselben Zeit gebildet sein.
  • Die erste bis dritte isolierende Zwischenschicht 190, 290 und 400 können ein Oxid, beispielsweise Siliziumoxid aufweisen und können demnach miteinander vereinigt sein, können beispielsweise miteinander homogenisiert sein, können beispielsweise miteinander durch einen thermischen Prozess und/oder andere Verarbeitungs- beziehungsweise Bearbeitungsschritte homogenisiert sein.
  • Der Kontaktstopfen 410 kann sich durch die zweite und dritte isolierende Zwischenschicht 290 und 400 erstrecken, um eine obere Oberfläche der Kontaktstelle 280 zu kontaktieren, und die Bitleitung 430 kann sich in der dritten Richtung erstrecken, um eine elektrische Verbindung mit den Kontaktstopfen 410, welche in der dritten Richtung angeordnet sind, einzugehen. Demnach kann ein Strom, welcher von einer Spannung, welche durch die Bitleitung 430 angelegt wird, erzeugt wird, durch den Kontaktstopfen 410 und die Kontaktstelle 280 zu dem Kanal 260 fließen. In einigen beispielhaften Ausführungsformen kann eine Mehrzahl von Bitleitungen 430 gebildet sein, um voneinander in der zweiten Richtung beabstandet zu sein.
  • Der Kontaktstopfen 410 und die Bitleitung 430 können wenigstens eines eines Metalls, eines Metallnitrids, eines Metallsilizids, dotierten Polysiliziums etc. aufweisen.
  • Die vertikale Speichervorrichtung kann die erste Ladungsspeicherstruktur 252, welche die äußere Seitenwand des Abschnitts des Kanals 260, welcher sich durch die Gateelektrodenstruktur erstreckt, bedeckt, aufweisen, und die erste Ladungsspeicherstruktur 252 kann die Ladungseinfangmuster 232 aufweisen, welche voneinander in der ersten Richtung durch das Unterteilungsmuster 234 unterteilt sind und einer der Gateelektroden 372, 374 und 376 in der horizontalen Richtung gegenüberliegen. Demnach können Ladungen, welche in jedem der Ladungseinfangmuster 232 eingefangen sind, sich nicht bewegen/nicht bewegt werden in der ersten Richtung durch die Gateelektroden 372, 374 und 376 auf anderen Ebenen und die Aufrechterhaltungscharakteristik kann erhöht und/oder verbessert sein. Demzufolge kann die vertikale Speichervorrichtung, welche die erste Ladungsspeicherstruktur 252 aufweist, eine verbesserte Zuverlässigkeit haben.
  • Die 3 bis 11 sind Querschnittsansichten, welche ein Verfahren zum Herstellen einer vertikalen Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen. Die 9 und 10 sind vergrößerte Querschnittsansichten eines Bereichs X der 8.
  • Bezug nehmend auf 3 kann eine Opferschichtstruktur 140 auf einem Substrat 100 gebildet werden und kann teilweise entfernt werden, um eine erste Öffnung 150 zu bilden, welche eine obere Oberfläche des Substrats 100 freilegt. Die Opferschichtstruktur 140 kann mit einem chemischen Gasphasenabscheidungs (CVD)-Prozess gebildet werden, wie beispielsweise einem Atomlagenabscheidungs (ALD)-Prozess und/oder einem Plasma-unterstützten chemischen Gasphasenabscheidungs (PECVD)-Prozess. Ein Fotolithografieprozess kann verwendet werden, um die erste Öffnung 150 zu bilden. Eine Abstützschicht 160 kann auf dem Substrat 100 und der Opferschichtstruktur 140 gebildet werden, um wenigstens teilweise die erste Öffnung 150 zu füllen. Die Abstützschicht 160 kann mit einem geeigneten Prozess wie beispielsweise einem PECVD-Prozess gebildet werden.
  • Die Opferschichtstruktur 140 kann eine erste bis dritte Opferschicht 110, 120 und 130 aufweisen, welche nacheinander folgend in der ersten Richtung auf dem Substrat 100 gestapelt werden. Jede der ersten und dritten Opferschicht 110 und 130 kann ein Oxid, beispielsweise Siliziumoxid aufweisen, und die zweite Opferschicht 120 kann ein Nitrid, beispielsweise Siliziumnitrid aufweisen. Jede der ersten bis dritten Opferschicht 110, 120 und 130 kann zu derselben Zeit gebildet werden.
  • Die Abstützschicht 160 kann ein Material aufweisen, welches eine Ätzselektivität hinsichtlich der ersten bis dritten Opferschicht 110, 120 und 130 hat. Beispielsweise kann die Abstützschicht 160 gebildet werden aus oder aufweisen dotiertes oder undotiertes Polysilizium. In einigen beispielhaften Ausführungsformen kann die Abstützschicht 160 durch ein Abscheiden dotierten oder undotierten amorphen Siliziums gebildet werden und durch ein Durchführen einer Wärmebehandlung oder durch ein Kristallisiert-Werden durch Wärme, welche während des Abscheidungsprozesses für andere Strukturen erzeugt wird, um dotiertes oder undotiertes Polysilizium aufzuweisen. Die Abstützschicht 160 kann mit einem CVD-Prozess abgeschieden werden.
  • Die Abstützschicht 160 kann winkelgetreu abgeschieden werden. Die Abstützschicht 160 kann eine einheitliche Dicke haben, und demnach kann eine erste Aussparung auf einem Abschnitt der Abstützschicht 160 in der ersten Öffnung 150 gebildet werden. Hierin nachstehend kann auf den Abschnitt der Abstützschicht 160 in der ersten Öffnung 150 als ein Abstützmuster 165 Bezug genommen werden.
  • Eine Isolierschicht 170 kann auf der Abstützschicht 160 gebildet werden, um die erste Aussparung zu füllen, und ein oberer Abschnitt der Isolierschicht 170 kann planarisiert werden. Der Planarisierungsprozess kann einen chemisch-mechanischen Polier (CMP)-Prozess und/oder einen Rückätz-Prozess aufweisen.
  • Eine vierte Opferschicht und die isolierende Schicht 180 können alternierend und wiederholt auf der Isolierschicht 170 gebildet werden, und demnach kann eine Formschicht auf dem Substrat 100 gebildet werden. Jede Schicht der vierten Opferschicht 180 und der Isolierschicht 170 kann gleichzeitig gebildet werden; erfinderische Konzepte sind jedoch nicht darauf beschränkt. Ferner sind, obwohl acht Schichten der vierten Opferschicht 180 und der Isolierschicht 170 in 3 veranschaulicht sind, erfinderische Konzept nicht darauf beschränkt und die Anzahl von Schichten der vierten Opferschicht 180 und der Isolierschicht 170, welche alternierend gestapelt sind, können eine ganze Zahl mehr als acht oder weniger als acht sein. Die vierte Opferschicht 180 kann ein Material aufweisen, welches eine Ätzselektivität hinsichtlich der Isolierschicht 170 hat, beispielsweise ein Nitrid wie beispielsweise Siliziumnitrid.
  • Ein Musterungsprozess beziehungsweise Strukturierungsprozess, welcher ein Fotolackmuster (nicht gezeigt) als eine Ätzmaske verwendet, kann auf der Isolierschicht 170 und der vierten Opferschicht 180 durchgeführt werden, und ein Trimmprozess zum Verringern einer Fläche des Fotolackmusters kann ebenso durchgeführt werden. Der Musterungsprozess und der Trimmprozess können alternierend und wiederholt durchgeführt werden, um eine Form zu bilden, welche eine Mehrzahl von Stufenschichten hat, von welchen jede die vierte Opferschicht 180 und Isolierschicht 170 nacheinander folgend auf dem Substrat 100 gestapelt aufweist.
  • Bezug nehmend auf 4 kann eine erste isolierende Zwischenschicht 190 auf einer obersten einen der Isolierschichten 170 gebildet werden, und ein Kanalloch 200 kann durch die erste isolierende Zwischenschicht 190 und die Form gebildet werden, um eine obere Oberfläche des Substrats 100 durch einen Trockenätzprozess freizulegen, beispielsweise durch einen Trockenätzprozess wie beispielsweise einen reaktives Ionenätzen (RIE)-Prozess, der in der Lage ist, ein hoch Loch mit hoher Streckung bzw. hohem Aspektverhältnis zu ätzen.
  • In einigen beispielhaften Ausführungsformen kann der Trockenätzprozess durchgeführt werden, bis die obere Oberfläche des Substrats 100 freiliegend sein kann, und ein oberer Abschnitt des Substrats 100 kann ferner in dem Trockenätzprozess entfernt werden. In einigen beispielhaften Ausführungsformen kann eine Mehrzahl von Kanallöchem 200 in jeder der zweiten und dritten Richtung gebildet werden, und demnach kann ein Kanalloch-Array beziehungsweise eine Kanallochanordnung definiert werden.
  • Eine vorläufige Ladungsspeicherstruktur 250, ein Kanal 260, ein Füllmuster 270 und eine Kontaktstelle 280 können in dem Kanalloch 200 gebildet werden. Die vorläufige Ladungsspeicherstruktur 250, der Kanal 260 und die Füllstruktur 270 können in situ zu derselben Zeit mit einem ALD-Prozess gebildet werden; erfinderische Konzepte sind jedoch nicht darauf beschränkt. Beispielsweise kann die vorläufige Ladungsspeicherstruktur 250 zu einer unterschiedlichen Zeit als eine oder beide des Kanals 260 und des Füllmusters 270 gebildet werden.
  • Insbesondere können eine vorläufige Ladungsspeicherstrukturschicht und eine Kanalschicht nacheinander folgend auf einer Seitenwand des Kanallochs 200, der freiliegenden oberen Oberfläche des Substrats 100 und einer oberen Oberfläche der ersten isolierenden Zwischenschicht 190 gebildet werden, eine Füllschicht kann auf der Kanalschicht gebildet werden, um einen verbleibenden Abschnitt des Kanallochs 200 zu füllen, und die Füllschicht, die Kanalschicht und die vorläufige Ladungsspeicherstrukturschicht können planarisiert werden, beispielsweise planarisiert mit einem CMP und/oder einen Rückätz-Prozess, bis die obere Oberfläche der ersten isolierenden Zwischenschicht 190 freiliegend sein kann.
  • Durch den Planarisierungsprozess können die vorläufige Ladungsspeicherstruktur 250 und der Kanal 260 gebildet werden, von welchen jeder eine tassenähnliche Form haben kann und welche nacheinander folgend auf der Seitenwand des Kanallochs 200 und der oberen Oberfläche des Substrats 100 gestapelt sind, und das Füllmuster 270 kann einen Innenraum füllen, welcher durch den Kanal 260 gebildet wird.
  • Da das Kanalloch 200, in welchem der Kanal 260 gebildet ist, das Kanalloch-Array definieren beziehungsweise begrenzen kann, kann der Kanal 260 in dem Kanalloch 200 ebenso ein Kanal-Array definieren.
  • In einigen beispielhaften Ausführungsformen kann die vorläufige Ladungsspeicherstruktur 250 ein erstes Sperrmuster 220, ein vorläufiges Ladungseinfangmuster 230 und ein Tunnelisoliermuster 240 aufweisen, welche nacheinander folgend gestapelt sind. Beispielsweise können das erste Sperrmuster 220 und das Tunnelisoliermuster 240 ein Oxid, beispielsweise Siliziumoxid aufweisen. Das vorläufige Ladungseinfangmuster 230 kann Silizium oder eine Siliziumverbindung, beispielsweise wenigstens eines von Siliziumkarbonitrid, Siliziumboronitrid oder Silizium dotiert mit Stickstoff und/oder Kohlenstoff aufweisen.
  • Obere Abschnitte des Füllmusters 270, des Kanals 260 und der vorläufigen Ladungsspeicherstruktur 250 können entfernt werden, um eine zweite Aussparung zu bilden, eine Kontaktstellenschicht kann auf der ersten isolierenden Zwischenschicht 190 gebildet werden, um die Aussparung zu füllen, und die Kontaktstellenschicht kann mit beispielsweise einem CMP- und/oder einem Rückätz-Prozess planarisiert werden, bis die obere Oberfläche der ersten isolierenden Zwischenschicht 190 freiliegend sein kann, um die Kontaktstelle 280 zu bilden.
  • Bezug nehmend auf 5 kann eine zweite isolierende Zwischenschicht 290 auf der ersten isolierenden Zwischenschicht 190 und der Kontaktstelle 280 gebildet werden, und eine zweite Öffnung 300 kann durch die erste und zweite isolierende Zwischenschicht 190 und 290 und die Form durch einen Trockenätzprozess wie beispielsweise einen RIE-Prozess gebildet werden, welcher in der Lage ist, ein Loch mit einer hohen Streckung zu ätzen.
  • In einigen beispielhaften Ausführungsformen kann der Trockenätzprozess durchgeführt werden bis eine obere Oberfläche der Abstützschicht 160 und/oder eine obere Oberfläche des Abstützmusters 165 freiliegend ist, und ein oberer Abschnitt der Abstützschicht 160 und/oder ein oberer Abschnitt des Abstützmusters 165 können ebenso während des Trockenätzprozesses entfernt werden. Wenn die zweite Öffnung 300 gebildet ist, können die Isolierschichten 170 und die vierten Opferschichten 180 der Form freiliegend sein.
  • In einigen beispielhaften Ausführungsformen kann sich die zweite Öffnung 300 in der zweiten Richtung erstrecken und eine Mehrzahl von zweiten Öffnungen 300 kann in der dritten Richtung gebildet werden. Wenn die zweite Öffnung 300 gebildet wird, kann die Isolierschicht 170 in ein Isoliermuster 175 umgewandelt werden, welches sich in der zweiten Richtung erstreckt, und die vierte Opferschicht 180 kann in ein viertes Opfermuster 185 umgewandelt werden, welche sich in der zweiten Richtung erstreckt.
  • Eine erste Abstandshalterschicht kann, beispielsweise mit einem PECVD-Prozess gebildet, auf einer Seitenwand der zweiten Öffnung 300, den freiliegenden oberen Oberflächen der zweiten Öffnung 300, einer oberen Oberfläche der zweiten isolierenden Zwischenschicht 290 gebildet werden und kann geätzt werden, beispielsweise anisotrop geätzt werden mit beispielsweise einem Trockenätzprozess, um Abschnitte der ersten Abstandshalterschicht auf den oberen Oberflächen der Abstützschicht 160 und dem Abstützmuster 165 zu entfernen, sodass ein erster Abstandshalter 310 gebildet wird und dass die oberen Oberflächen der Abstützschicht 160 und des Abstützmusters 165 wiederum freigelegt werden können.
  • In einigen beispielhaften Ausführungsformen kann der erste Abstandshalter 310 beispielsweise undotiertes amorphes Silizium und/oder undotiertes Polysilizium aufweisen. Wenn der erste Abstandshalter 310 undotiertes amorphes Silizium aufweist, kann das undotierte amorphe Silizium während nachfolgenden Abscheidungs- und/oder thermischen Prozessen kristallisiert werden.
  • Abschnitte der Abstützschicht 160 und des Abstützmusters 165, welche nicht durch den ersten Abstandshalter 310 bedeckt sind, und ein Abschnitt der Opferschichtstruktur 140 darunter können entfernt werden, um die zweite Öffnung in einer nach unten gerichteten Richtung zu vergrößern. Demnach kann die zweite Öffnung 300 eine obere Oberfläche des Substrats 100 freilegen und sich weiter durch (beispielsweise in) einen oberen Abschnitt des Substrats 100 erstrecken.
  • Wenn die Opferschichtstruktur 140 teilweise entfernt ist, kann die Seitenwand der zweiten Öffnung 300 durch den ersten Abstandshalter 310 bedeckt werden, und der erste Abstandshalter 310 weist ein Material auf unterschiedlich von demjenigen der Opferschichtstruktur 140 auf, sodass die Isoliermuster 175 und die vierten Opfermuster 185, welche in der Form enthalten sind, nicht entfernt werden können.
  • Bezug nehmend auf 6 kann die Opferschichtstruktur 140, welche durch die zweite Öffnung 300 freigelegt wird, entfernt werden, um einen ersten Spalt 320 zu bilden, welcher eine untere äußere Seitenwand der vorläufigen Ladungsspeicherstruktur 250 freilegt, und ein Abschnitt der vorläufigen Ladungsspeicherstruktur 250, welcher durch den ersten Spalt 320 freigelegt ist, kann ferner entfernt werden, um eine untere äußere Seitenwand des Kanals 260 freizulegen.
  • Die Opferschichtstruktur 140 und die vorläufige Ladungsspeicherstruktur 250 können durch einen Nassätzprozess entfernt werden, welcher beispielsweise (gepufferte) Fluorwasserstoffsäure und verwendet und/oder durch einen Trockenätzprozess, welcher beispielsweise Fluorwasserstoff verwendet. Wenn der erste Spalt 320 gebildet ist, können die Abstützschicht 160 und das Abstützmuster 165 nicht entfernt werden, sodass die Form nicht kollabieren kann.
  • Wenn der erste Spalt 320 gebildet ist, kann die vorläufige Ladungsspeicherstruktur 250 in einen oberen Abschnitt, welcher sich durch die Form erstreckt, um nahezu eine gesamte äußere Seitenwand des Kanals 260 zu bedecken, und einen unteren Abschnitt, welcher eine Bodenoberfläche des Kanals 260 auf dem Substrat 100 bedeckt, unterteilt werden.
  • Hierin nachstehend kann auf den oberen Abschnitt der vorläufigen Ladungsspeicherstruktur 250, welcher nahezu die gesamte äußere Seitenwand des Kanals 260 bedeckt, Bezug genommen werden als die vorläufige Ladungsspeicherstruktur 250, und auf den unteren Abschnitt der vorläufigen Ladungsspeicherstruktur 250, welcher die Bodenoberfläche des Kanals 260 auf dem Substrat 100 bedeckt, kann Bezug genommen werden als eine Dummy-Ladungsspeicherstruktur. Auf das Tunnelisoliermuster 240, das vorläufige Ladungseinfangmuster 230 und das erste Sperrmuster 220, welche in der Dummy-Ladungsspeicherstruktur 250 enthalten sind, kann jeweils Bezug genommen werden als ein Dummy-Tunnelisoliermuster, ein Dummy-Ladungseinfangmuster und ein erstes Dummy-Sperrmuster.
  • Bezug nehmend auf 7 kann nach dem Entfernen des ersten Abstandshalters 310 ein Kanalverbindungsmuster 330 gebildet werden, um den ersten Spalt 320 zu füllen.
  • Das Kanalverbindungsmuster 330 kann, beispielsweise mit einem PECVD-Prozess und/oder mit einem Niederdruck-chemische Gasphasenabscheidungs (LPCVD)-Prozess gebildet, durch Bilden einer Kanalverbindungsschicht auf dem Substrat 100 und der zweiten isolierenden Zwischenschicht 290 gebildet werden, um die zweite Öffnung 300 und den ersten Spalt 320 zu füllen, und ein Durchführen eines Rückätz-Prozesses auf der Kanalverbindungsschicht. Die Kanalverbindungsschicht kann beispielsweise amorphes Silizium dotiert mit n-Typ-Störstellen wie beispielsweise Phosphor aufweisen und kann durch Wärme, welche während nachfolgender Abscheidungs- / thermischer Prozesse erzeugt wird, kristallisiert werden, um Polysilizium dotiert mit n-Typ-Störstellen aufzuweisen. Wenn das Kanalverbindungsmuster 330 gebildet wird, können die Kanäle 260 zwischen benachbarten einen der zweiten Öffnungen 300 in der dritten Richtung miteinander verbunden werden, um einen Kanalblock zu bilden.
  • Ein Luftspalt 340 kann in der Kanalverbindungstruktur 330 gebildet werden; erfinderische Konzepte sind jedoch nicht darauf beschränkt.
  • Bezug nehmend auf 8 können beispielsweise Störstellen wie n-Typ-Störstellen, welche wenigstens eines von Phosphor oder Arsen aufweisen, und/oder p-Typ Störstellen, welche Bor aufweisen, , beispielsweise mit einem Beamline-Implantationsprozess, in einen oberen Abschnitt des Substrats 100 implantiert werden, welcher durch die zweite Öffnung 300 freigelegt ist, um einen Störstellenbereich 105 zu bilden.
  • Die vierten Opfermuster 185 können entfernt werden, um einen zweiten Spalt 350 (in den Ansprüchen als ersten Spalt bezeichnet) zu bilden, welcher eine äußere Seitenwand der vorläufigen Ladungsspeicherstruktur 250 freilegt. Die vierten Opfermuster 185 können durch einen Nassätzprozess unter Verwendung beispielsweise von Phosphorsäure und/oder (gepufferter) Fluorwasserstoffsäure und/oder durch einen Trockenätzprozess entfernt werden.
  • Bezug nehmend auf 9 kann ein erster Nitridierungsprozess auf der vorläufigen Ladungsspeicherstruktur 250 durch den zweiten Spalt 350 durchgeführt werden.
  • In einigen beispielhaften Ausführungsformen kann der erste Nitridierungsprozess einen entkoppelten Plasmanitrid (DPN)-Prozess und/oder einen schnellen thermischen Nitridierungs (RTN)-Prozess aufweisen, welche wenigstens eines von Stickstoff (N), Stickoxid (NO), Ammoniak (NH3) etc. verwenden, und/oder einen Ausheilprozess. Durch den ersten Nitridierungsprozess kann das vorläufige Ladungseinfangmuster 230 der vorläufigen Ladungsspeicherstruktur 250 teilweise nitridiert werden werden, um ein Ladungseinfangmuster 232 zu bilden.
  • Der erste Nitridierungsprozess kann auf dem vorläufigen Ladungseinfangmuster 230 durch einen Abschnitt des ersten Sperrmusters 220 durchgeführt werden, welches durch den zweiten Spalt 350 freiliegend ist. Demnach kann Stickstoff in einen Abschnitt des vorläufigen Ladungseinfangmusters 230, welches den zweiten Spalt 350 in einer horizontalen Richtung im Wesentlichen parallel zu der oberen Oberfläche des Substrats 100 überlappt, und einen Abschnitt des vorläufigen Ladungseinfangmusters 230 benachbart dazu in der ersten Richtung implantiert werden, sodass die Abschnitte des vorläufigen Ladungseinfangmusters 230, welche Silizium aufweisen (beispielsweise Silizium ohne Stickstoff) in das Ladungseinfangmuster 232 umgewandelt werden können, welches Siliziumnitrid (SiN) aufweist.
  • In einigen beispielhaften Ausführungsformen kann eine Mehrzahl von Ladungseinfangmustern 232 gebildet werden, um voneinander in der ersten Richtung beabstandet zu sein, und eine erste Länge L1 in der ersten Richtung einer inneren Seitenwand jedes der Ladungseinfangmuster 232, welche das Tunnelisoliermuster 240 kontaktieren, kann geringer sein als eine zweite Länge L2 in ersten Richtung einer äußeren Seitenwand jedes der Ladungseinfangmuster 232, welche das erste Sperrmuster 220 kontaktieren. Die erste Länge L1 jedes der Ladungseinfangmuster 232 jedoch kann größer sein als eine dritte Länge L3 in der ersten Richtung eines entsprechenden einen der zweiten Spalte 350.
  • In einigen beispielhaften Ausführungsformen kann eine Länge in der ersten Richtung jedes der Ladungseinfangmuster 232 schrittweise von dem Tunnelisoliermuster 240 zu dem ersten Sperrmuster 220 zu nehmen, und ein Absolutwert einer Steigung beziehungsweise Neigung einer oberen Oberfläche oder einer unteren Oberfläche jedes der Ladungseinfangmuster 232 hinsichtlich der oberen Oberfläche des Substrats 100 kann von dem Tunnelisoliermuster 240 zu dem ersten Sperrmuster 220 abnehmen. In einigen beispielhaften Ausführungsformen können die Ladungseinfangmuster 232 konkav sein, beispielsweise konkav in der dritten Richtung von dem Tunnelisoliermuster 240 zu dem ersten Sperrmuster 220.
  • Bezug nehmend auf 10 kann ein erster Oxidationsprozess auf der vorläufigen Ladungsspeicherstruktur 250 durch den zweiten Spalt 350 durchgeführt werden.
  • In einigen beispielhaften Ausführungsformen kann der erste Oxidationsprozess wenigstens einen eines schnellen thermischen Oxidations (RTO)-Prozess, eines Ausheilprozesses, eines Trockenoxidationsprozesses, eines Nassoxidationsprozesses etc. aufweisen. Der erste Oxidationsprozess kann sein oder aufweisen einen selektiven Oxidationsprozess, in welchem das Ladungseinfangmuster 232, welches Siliziumnitrid aufweist, nicht oxidiert werden kann oder nur teilweise oxidiert werden kann, beispielsweise nicht oxidiert werden kann aufgrund des Einschlusses von Nitrid. Beispielsweise kann das Ladungseinfangmuster 232 als ein Oxidationsverhinderungsmuster (oder ein Oxidationsverringerungsmuster) während des ersten Oxidationsprozesses dienen. Durch den ersten Oxidationsprozess kann ein verbleibender Abschnitt des vorläufigen Ladungseinfangmusters 230 in der vorläufigen Ladungsspeicherstruktur 250 oxidiert werden, und kann ein Unterteilungsmuster 234 bilden.
  • Ein unterer Abschnitt jedoch des vorläufigen Ladungseinfangmusters 230 kann durch den ersten Nitridierungsprozess oder den ersten Oxidationsprozess nicht beeinflusst werden, um nicht in das Ladungseinfangmuster 232 oder das Unterteilungsmuster 234 umgewandelt zu werden, sondern um zu verbleiben, beispielsweise um als das vorläufige Ladungseinfangmuster 230 zu verbleiben.
  • Durch den ersten Oxidationsprozess kann ein Abschnitt des vorläufigen Ladungseinfangmusters 230 zwischen benachbarten einen der Ladungseinfangmuster 232 in der ersten Richtung oxidiert werden, um das Unterteilungsmuster 234 zu bilden, welches Siliziumoxid (SiO2) aufweist. In einigen beispielhaften Ausführungsformen kann ein Absolutwert einer Steigung beziehungsweise Neigung einer oberen Oberfläche oder einer unteren Oberfläche des Unterteilungsmusters 234 hinsichtlich der oberen Oberfläche des Substrats 100 schrittweise von dem Tunnelisoliermuster 240 zu dem ersten Sperrmuster 220 abnehmen.
  • Hierin nachstehend kann auf das Tunnelisoliermuster 240, die Ladungseinfangmuster 232, die Unterteilungsmuster 234 und das erste Sperrmuster 220 Bezug genommen werden als eine erste Ladungsspeicherstruktur 252. Beispielsweise kann die erste Ladungsspeicherstruktur 252 auf einer äußeren Seitenwand des Kanals 260 auf dem Kanalverbindungsmuster 330 gebildet werden, und die Dummy-Ladungsspeicherstruktur 250 kann auf einer äußeren Seitenwand und einer Bodenoberfläche des Kanals 260 unter dem Kanalverbindungsmuster 330 gebildet werden.
  • Bezug nehmend auf 11 kann eine zweite Sperrschicht auf der freiliegenden äußeren Seitenwand der ersten Ladungsspeicherstruktur 252, inneren Wänden der zweiten Spalte 350, Oberflächen der Isoliermuster 175, Seitenwänden der Abstützschicht 160 und des Abstützmusters 165, einer Seitenwand des Kanalverbindungsmusters 330, der oberen Oberfläche des Substrats 100 und einer oberen Oberfläche der zweiten isolierenden Zwischenschicht 290 gebildet werden, und eine Gateelektrodenschicht kann auf der zweiten Sperrschicht gebildet werden. Die Gateelektrodenschicht kann eine Gatesperrschicht und eine leitfähige Gateschicht aufweisen, welche nacheinander folgend gestapelt sind.
  • Die Gateelektrodenschicht kann teilweise entfernt werden, um eine Gateelektrode in jedem der zweiten Spalte 350 zu bilden. In einigen beispielhaften Ausführungsformen kann die Gateelektrodenschicht teilweise durch einen Nassätzprozess entfernt werden.
  • In einigen beispielhaften Ausführungsformen kann sich die Gateelektrode in die zweite Richtung erstrecken und eine Mehrzahl von Gateelektroden kann in der ersten Richtung gebildet werden. Zusätzlich oder alternativ kann eine Mehrzahl von Gateelektroden in der dritten Richtung gebildet werden. Beispielsweise können die Gateelektroden, von welchen sich jede in der zweiten Richtung erstrecken kann, voneinander durch die zweite Öffnung 300 beabstandet sein.
  • Die Gateelektrode kann eine erste, eine zweite und eine dritte Gateelektrode 372, 374 und 376 aufweisen.
  • Eine zweite Abstandshalterschicht kann auf der zweiten Sperrschicht (beispielsweise innerhalb der zweiten Öffnung 300) gebildet werden und anisotrop geätzt werden, um einen zweiten Abstandshalter 380 auf der Seitenwand der zweiten Öffnung 300 zu bilden. Demnach kann eine obere Oberfläche der zweiten Sperrschicht auf dem Substrat 100 teilweise freigelegt werden.
  • Ein Abschnitt der zweiten Sperrschicht, welcher nicht durch den zweiten Abstandshalter 380 bedeckt ist, kann geätzt werden, um ein zweites Sperrmuster 360 zu bilden, und ein Abschnitt der zweiten Sperrschicht auf der oberen Oberfläche der zweiten isolierenden Zwischenschicht 290 kann ebenso entfernt werden. Zusätzlich kann ein oberer Abschnitt des Störstellenbereichs 105 teilweise entfernt werden.
  • Eine leitfähige Schicht kann, beispielsweise mit einem PECVD-Prozess oder einem PECVD-Prozess und einem Sputter-Prozess gebildet, auf der oberen Oberfläche des Störstellenbereichs 105, dem zweiten Abstandshalter 380 und der zweiten isolierenden Zwischenschicht 290 gebildet werden, um einen verbleibenden Abschnitt der zweiten Öffnung 300 zu füllen. Die leitfähige Schicht kann planarisiert werden, beispielsweise kann sie mit einem CMP-Prozess und/oder mit einem Rückätz-Prozess planarisiert werden, bis die obere Oberfläche der zweiten isolierenden Zwischenschicht 290 freiliegend sein kann, um ein CSP 390 zu bilden. Das CSP 390 kann ein Metall wie beispielsweise Wolfram aufweisen und/oder kann eine (dotierte) Polysiliziumschicht aufweisen; erfinderische Konzepte sind jedoch nicht darauf beschränkt.
  • Bezug nehmend auf die 1 und 2 wiederum kann nach einem Bilden einer dritten isolierenden Zwischenschicht 400 auf der zweiten isolierenden Zwischenschicht 290, dem CSP 390, dem zweiten Abstandshalter 380 und dem zweiten Sperrmuster 360 ein Kontaktstopfen 410 durch die zweite und dritte isolierende Zwischenschicht 290 und 400 gebildet werden, um eine obere Oberfläche der Kontaktstelle 280 zu kontaktieren.
  • Eine Bitleitung 430 kann gebildet werden, um eine obere Oberfläche des Kontaktsteckers 410 zu kontaktieren, sodass die vertikale Speichervorrichtung hergestellt werden kann.
  • Wie obenstehend veranschaulicht ist, kann der erste Nitridatioinsprozess auf der vorläufigen Ladungsspeicherstruktur 250, welche das vorläufige Ladungseinfangmuster 230 aufweist, durchgeführt werden, um eine Mehrzahl von Ladungseinfangmustern 232 zu bilden, welche voneinander beabstandet sind, und der erste Oxidationsprozess kann durchgeführt werden, um das Unterteilungsmuster 234 zwischen den Ladungseinfangmustern 232 zu bilden. Beispielsweise kann anstelle eines physikalischen Prozesses wie beispielsweise eines Schneideprozesses und/oder eines Musterungsprozesses beziehungsweise Strukturierungsprozesses auf dem vorläufigen Ladungseinfangmuster 230, welches sich in der ersten Richtung erstreckt, ein chemischer Prozess wie beispielsweise der Nitridierungsprozess und/oder der Oxidationsprozess durchgeführt werden, sodass die Ladungseinfangmuster 232, welche den Gateelektroden 372, 374 und 376 gegenüberliegen, gebildet werden können, um voneinander in der ersten Richtung beabstandet zu sein.
  • 12 ist eine Querschnittsansicht, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulicht, und eine vergrößerte Querschnittsansicht des Bereichs X der 1. Diese vertikale Speichervorrichtung kann im Wesentlichen dieselbe sein wie oder ähnlich zu derjenigen der 1 und 2 mit Ausnahme der Ladungsspeicherstruktur. Demnach beziehen sich gleiche Bezugszeichen auf gleiche Elemente und wiederholte Beschreibungen darüber werden hierin ausgelassen.
  • Bezug nehmend auf 12 kann die vertikale Speichervorrichtung eine zweite Ladungsspeicherstruktur 254 anstelle von oder zusätzlich zu der ersten Ladungsspeicherstruktur 252 aufweisen, und die zweite Ladungsspeicherstruktur 254 kann das Tunnelisoliermuster 240, das vorläufige Ladungseinfangmuster 230, das Ladungseinfangmuster 232 und das erste Sperrmuster 220 aufweisen, welche nacheinander folgend in der horizontalen Richtung von der äußeren Seitenwand des Kanals 260 gestapelt sind. Die zweite Ladungsspeicherstruktur 254 kann ferner das Unterteilungsmuster 234 aufweisen.
  • Das vorläufige Ladungseinfangmuster 230 kann der verbleibende Abschnitt des vorläufigen Ladungseinfangmusters 230 sein, welches nicht in das Ladungseinfangmuster 232 durch den ersten Nitridierungsprozess umgewandelt wurde, auf welches als ein erstes Ladungseinfangmuster hierin nachstehend Bezug genommen werden kann, und auf das Ladungseinfangmuster 232 kann Bezug genommen werden als ein zweites Ladungseinfangmuster.
  • Beispielsweise kann die zweite Ladungsspeicherstruktur 254 das erste und zweite Ladungseinfangmuster 230 und 232 aufweisen, welche einer entsprechenden einen der Gateelektroden 372, 374 und 376 gegenüberliegen, welche voneinander in der ersten Richtung zwischen dem Tunnelisoliermuster 240 und dem ersten Sperrmuster 220, von welchen sich jedes in die erste Richtung erstrecken kann, beabstandet sind. Das erste Ladungseinfangmuster 230 kann Silizium oder Siliziumverbindungen, beispielsweise wenigstens eines von Siliziumkarbonitrid, Siliziumsboronitrid oder Silizium dotiert mit wenigstens einem von Stickstoff oder Kohlenstoff aufweisen. Das zweite Ladungseinfangmuster 232 kann beispielsweise Siliziumnitrid aufweisen.
  • In einigen beispielhaften Ausführungsformen kann eine fünfte Länge L5 (in den Ansprüchen als erste Länge bezeichnet) in der ersten Richtung des ersten Ladungseinfangmusters 230 von dem Tunnelisoliermuster 240 zu dem zweiten Ladungseinfangmuster 232 schrittweise abnehmen.
  • In einigen beispielhaften Ausführungsformen kann das zweite Ladungseinfangmuster 232 einen ersten Abschnitt 232a aufweisen, welcher eine äußere Seitenwand des ersten Ladungseinfangmusters 230 bedeckt und das erste Sperrmuster 220 kontaktiert, und einen zweiten Abschnitt 232b, welcher sich von dem ersten Abschnitt 232a in Richtung des Tunnelisoliermusters 240 erstreckt, um eine obere und eine untere Oberfläche des ersten Ladungseinfangmusters 230 zu bedecken. Eine Länge in der ersten Richtung des ersten Abschnitts 232a des zweiten Ladungseinfangmusters 232 kann schrittweise zunehmen, wenn es sich dem ersten Sperrmuster 220 annähert, und der zweite Abschnitt 232b des zweiten Ladungseinfangmusters 232 kann hinsichtlich der oberen Oberfläche des Substrats 100 geneigt beziehungsweise abgeschrägt sein.
  • In einigen beispielhaften Ausführungsformen kann eine Länge, beispielsweise eine maximale Länge in der ersten Richtung des zweiten Ladungseinfangmusters 232, das heißt eine sechste Länge L6 (in den Ansprüchen als zweite Länge bezeichnet) des ersten Abschnitts 232a des zweiten Ladungseinfangmusters 232, welches das erste Sperrmuster 220 kontaktiert, größer sein als die vierte Länge L4 (in den Ansprüchen als dritte Länge bezeichnet) in der ersten Richtung der entsprechenden einen der Gateelektroden 372, 374 und 376 oder die dritte Länge L3 in der ersten Richtung des zweiten Spalts 350, in welchem jede der Gateelektroden 372, 374 und 376 gebildet werden kann.
  • Das Unterteilungsmuster 234 kann zwischen benachbarten einen des ersten und zweiten Ladungseinfangmusters 230 und 232 in der ersten Richtung gebildet werden, und demnach können das erste und das zweite Ladungseinfangmuster 230 und 232 voneinander in der ersten Richtung beabstandet sein. Das Unterteilungsmuster 234 kann dem Isoliermuster 175 in der horizontalen Richtung gegenüberliegen, insbesondere ein zentraler Abschnitt in der ersten Richtung des Isoliermusters 175.
  • In einigen beispielhaften Ausführungsformen kann das Unterteilungsmuster 234 einen ersten Abschnitt 234a aufweisen, von welchem eine Länge in der ersten Richtung schrittweise von dem Tunnelisoliermuster 240 in Richtung des ersten Sperrmusters 220 zunehmen kann, und einen zweiten Abschnitt 234b, von welchem eine Länge in der ersten Richtung schrittweise von dem ersten Abschnitt 234a in Richtung des ersten Sperrmusters 220 schrittweise abnehmen kann. Eine Länge, beispielsweise eine minimale Länge in der ersten Richtung des ersten Abschnitts 234a des Unterteilungsmusters 234, das heißt eine siebte Länge L7 in der ersten Richtung einer inneren Seitenwand des ersten Abschnitts 234a des Unterteilungsmusters 234, welcher das Tunnelisoliermuster 240 kontaktiert, kann größer sein als eine Länge, beispielsweise eine minimale Länge in der ersten Richtung des zweiten Abschnitts 234b des Unterteilungsmusters 234, das heißt eine achte Länge L8 in der ersten Richtung des zweiten Abschnitts 234b des Unterteilungsmusters 234, welcher das erste Sperrmuster 220 kontaktiert.
  • In einigen beispielhaften Ausführungsformen kann das Unterteilungsmuster 234 ein Material aufweisen, im Wesentlichen dasselbe wie dasjenige des ersten Sperrmusters 220, beispielsweise Siliziumoxid, und kann demnach damit vereinigt werden, beispielsweise kann es damit in nacheinander folgenden thermischen Verarbeitungsschritten vereinigt werden.
  • Die 13 bis 16 sind Querschnittsansichten, insbesondere vergrößerte Querschnittsansichten des Bereiches X der 1, welche ein Verfahren zum Herstellen einer vertikalen Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen. Dieses Verfahren kann Prozesse aufweisen, welche im Wesentlichen dieselben sind oder ähnlich zu denjenigen der 3 bis 11 und den 1 und 2 und demnach werden wiederholende Beschreibungen dafür hierin ausgelassen.
  • Bezug nehmend auf 13 können Prozesse im Wesentlichen dieselben oder ähnlich zu denjenigen, welche unter Bezugnahme auf die 3 bis 9 veranschaulicht sind, durchgeführt werden.
  • Jedoch kann zusätzlich oder alternativ zu dem Prozess, welcher unter Bezugnahme auf die 3 bis 9 veranschaulicht ist, der erste Nitridierungsprozess auf der vorläufigen Ladungsspeicherstruktur 250 durch den zweiten Spalt 350 durchgeführt werden, sodass nur ein Abschnitt des vorläufigen Ladungseinfangmusters 230 benachbart zu dem ersten Sperrmuster 220 nitridiert werden kann, um das Ladungseinfangmuster 232 zu bilden.
  • Bezug nehmend auf 14 können Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf 10 veranschaulicht sind, durchgeführt werden.
  • Beispielsweise kann der erste Oxidationsprozess auf der vorläufigen Ladungsspeicherstruktur 250 durch den zweiten Spalt 350 durchgeführt werden, und demnach kann ein Abschnitt des vorläufigen Ladungseinfangmusters 230, welcher dem Isoliermuster 175 in der horizontalen Richtung gegenüberliegt, oxidiert werden, um das Unterteilungsmuster 234 zu bilden.
  • Das Ladungseinfangmuster 232, welches das erste Sperrmuster 220 kontaktiert, und das vorläufige Ladungseinfangmuster 230, welches das Tunnelisoliermuster 240 kontaktiert, können zwischen benachbarten einen der Unterteilungsmuster 234 in der ersten Richtung gebildet werden.
  • Bezug nehmend auf 15 kann ein zweiter Nitridierungsprozess auf der vorläufigen Ladungsspeicherstruktur 250 durch den zweiten Spalt 350 durchgeführt werden, um eine zweite Ladungsspeicherstruktur 254 zu bilden.
  • Der zweite Nitridierungsprozess kann im Wesentlichen derselbe sein wie der erste Nitridierungsprozess und demnach kann das vorläufige Ladungseinfangmuster 230 teilweise nitridiert werden, um ferner das Ladungseinfangmuster 232 zu bilden.
  • In einigen beispielhaften Ausführungsformen können untere und obere Enden des vorläufigen Ladungseinfangmusters 230 durch den zweiten Nitridierungsprozess nitridiert werden, und der nitridierte Abschnitt kann mit dem Ladungseinfangmuster 232, welches bereits gebildet ist, vereinigt werden.
  • Bezug nehmend auf 16 kann ein Härtungsprozess auf der zweiten Ladungsspeicherstruktur 254 durch den zweiten Spalt 350 durchgeführt werden.
  • Der Härtungsprozess kann auf dem ersten Sperrmuster 220, welches beispielsweise Siliziumoxid aufweist, durchgeführt werden und kann das beschädigte erste Sperrmuster 220 durch den vorangehenden ersten und zweiten Nitridierungsprozess härten. In einigen beispielhaften Ausführungsformen kann der Härtungsprozess einen Nassätzprozess aufweisen.
  • Der Nassätzprozess kann das Unterteilungsmuster 234 beeinflussen und demnach können das Unterteilungsmuster 234 und das erste Sperrmuster 220 im Wesentlichen dasselbe Material aufweisen, um damit vereinigt zu werden.
  • Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf die 11 und 1 und 2 veranschaulicht sind, können durchgeführt werden, um die Herstellung der vertikalen Speichervorrichtung zu vollenden.
  • 17 ist eine Querschnittsansicht, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulicht und eine vergrößerte Querschnittsansicht des Bereichs X der 1.
  • Bezug nehmend auf 17 kann die vertikale Speichervorrichtung eine dritte Ladungsspeicherstruktur 256 anstelle von oder zusätzlich zu der ersten Ladungsspeicherstruktur 252 aufweisen, und die dritte Ladungsspeicherstruktur 256 kann das Tunnelisoliermuster 240, das erste Ladungseinfangmuster 230, ein drittes Ladungseinfangmuster 236 und das erste Sperrmuster 220 aufweisen, welche nacheinander folgend in der horizontalen Richtung von der äußeren Seitenwand des Kanals 260 gestapelt sind. Die dritte Ladungseinfangstruktur 256 kann ferner das Unterteilungsmuster 234 aufweisen.
  • Die dritte Ladungsspeicherstruktur 256 kann das erste und dritte Ladungseinfangmuster 230 und 236 aufweisen, welche einer entsprechenden einen der Gateelektroden 372, 374 und 376 gegenüberliegen, welche voneinander beabstandet in der ersten Richtung zwischen dem Tunnelisoliermuster 240 und dem ersten Sperrmuster 220 sind, wovon sich jedes in der ersten Richtung erstrecken kann. Das dritte Ladungseinfangmuster 236 kann beispielsweise Siliziumnitrid aufweisen.
  • In einigen beispielhaften Ausführungsformen kann das dritte Ladungseinfangmuster 236 eine äußere Seitenwand und eine untere und obere Oberfläche des ersten Ladungseinfangmusters 230 bedecken. Das Unterteilungsmuster 234 kann sich in der ersten Richtung erstrecken, um eine äußere Seitenwand und eine untere und obere Oberfläche des dritten Ladungseinfangmusters 236 zu bedecken. Demnach können das erste und dritte Ladungseinfangmuster 230 und 236 voneinander in der ersten Richtung durch das Unterteilungsmuster 234 beabstandet sein.
  • In einigen beispielhaften Ausführungsformen kann eine Dicke des Unterteilungsmusters 234 größer sein als diejenige des Tunnelisoliermusters 240 oder des ersten Sperrmusters 220. Das Unterteilungsmuster 234 kann ein Material im Wesentlichen gleich zu demjenigen des ersten Sperrmusters 220 aufweisen, und kann demnach damit vereinigt werden.
  • Die 18 bis 22 sind Querschnittsansichten, insbesondere vergrößerte Querschnittsansichten des Bereichs X der 1, welche ein Verfahren zum Herstellen einer vertikalen Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen.
  • Bezug nehmend auf 18 können Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf die 3 bis 9 veranschaulicht sind, durchgeführt werden.
  • Eine Dicke des vorläufigen Ladungseinfangmusters 230 jedoch kann größer sein als diejenige des Tunnelisoliermusters 240 oder des ersten Sperrmusters 220, und wenn der erste Nitridierungsprozess auf der vorläufigen Ladungsspeicherstruktur 250 durch den zweiten Spalt 350 durchgeführt wird, kann nur ein Abschnitt des vorläufigen Ladungseinfangmusters 230 benachbart zu dem ersten Sperrmuster 220 nitridiert werden, um das Ladungseinfangmuster 232 zu bilden.
  • Bezug nehmend auf 19 können Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf 10 veranschaulicht sind, durchgeführt werden.
  • Beispielsweise kann der erste Oxidationsprozess auf der vorläufigen Ladungsspeicherstruktur 250 durch den zweiten Spalt 350 durchgeführt werden, und demnach kann ein Abschnitt des vorläufigen Ladungseinfangmusters 230, welcher dem Isoliermuster 175 in der horizontalen Richtung gegenüberliegt, oxidiert werden, um das Unterteilungsmuster 234 zu bilden. Da jedoch das vorläufige Ladungseinfangmuster 230 die relativ große Dicke hat, kann nur ein Abschnitt des vorläufigen Ladungseinfangmusters 230 benachbart zu dem Isoliermuster 175 oxidiert werden, um das Unterteilungsmuster 234 zu bilden, und das vorläufige Ladungseinfangmuster 230 kann nicht in eine Mehrzahl von Stücken in der ersten Richtung durch den ersten Oxidationsprozess unterteilt werden.
  • Bezug nehmend auf 20 kann ein zweiter Oxidationsprozess auf der vorläufigen Ladungsspeicherstruktur 250 durch den zweiten Spalt 350 durchgeführt werden.
  • In einigen beispielhaften Ausführungsformen kann der zweite Oxidationsprozess einen Radikal-Oxidationsprozess unter Verwendung wenigstens eines eines Sauerstoffradikals (O*), eines Hydroxil-Radikals (OH*) etc. aufweisen und nicht nur das vorläufige Ladungseinfangmuster 230 sondern auch das Ladungseinfangmuster 232, welches Siliziumnitrid aufweist, kann oxidiert werden anders als der erste Oxidationsprozess.
  • Demnach kann das Unterteilungsmuster 234 durch den zweiten Oxidationsprozess vergrößert werden, um eine äußere Seitenwand und eine untere und obere Oberfläche des vorläufigen Ladungseinfangmusters 230 zu bedecken, welches sich in der ersten Richtung erstrecken kann und nicht in das Ladungseinfangmuster 232 umgewandelt wurde. Auf das Unterteilungsmuster 234 bevor es vergrößert wird kann Bezug genommen werden als ein vorläufiges Unterteilungsmuster im Vergleich zu dem Unterteilungsmuster 234 nachdem es vergrößert ist. Das vorläufige Ladungseinfangmuster 230 kann in eine Mehrzahl von Stücken unterteilt werden, welche voneinander in der ersten Richtung durch den zweiten Oxidationsprozess beabstandet sind.
  • Bezug nehmend auf 21 kann der zweite Nitridierungsprozess auf der vorläufigen Ladungsspeicherstruktur 250 durch den zweiten Spalt 350 durchgeführt werden, um eine dritte Ladungsspeicherstruktur 256 zu bilden.
  • Wenn der zweite Nitridierungsprozess durchgeführt wird, können die äußere Seitenwand und die untere und obere Oberfläche des vorläufigen Ladungseinfangmusters 230 nitridiert werden, um ein drittes Ladungseinfangmuster 236 zu bilden, welches Siliziumnitrid aufweist.
  • Bezug nehmend auf 22 kann der Härtungsprozess auf der dritten Ladungsspeicherstruktur 256 durch den zweiten Spalt 350 durchgeführt werden, und demnach kann das beschädigte erste Sperrmuster 220 durch den vorangehenden ersten und zweiten Nitridierungsprozess gehärtet werden.
  • Der Härtungsprozess kann das Unterteilungsmuster 234 beeinflussen, und demnach können das Unterteilungsmuster 234 und das erste Sperrmuster 220 im Wesentlichen dasselbe Material, welches damit zu vereinigen ist, aufweisen.
  • Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf die 11 und 1 und 2 veranschaulicht sind, können durchgeführt werden, um die Herstellung der vertikalen Speichervorrichtung zu vollenden.
  • 23 ist eine Querschnittsansicht, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulicht, und eine vergrößerte Querschnittsansicht des Bereichs X der 1. Diese vertikale Speichervorrichtung kann im Wesentlichen gleich oder ähnlich zu derjenigen der 17 mit Ausnahme des Unterteilungsmusters und des ersten Sperrmusters sein.
  • Bezug nehmend auf 23 kann die vertikale Speichervorrichtung eine vierte Ladungsspeicherstruktur 258 anstelle von oder zusätzlich zu der dritten Ladungsspeicherstruktur 256 aufweisen, und die vierte Ladungsspeicherstruktur 258 kann das Tunnelisoliermuster 240, das erste Ladungseinfangmuster 230, das dritte Ladungseinfangmuster 236 und das erste Sperrmuster 220 nacheinander folgend gestapelt in der horizontalen Richtung von der äußeren Seitenwand des Kanals 260 aufweisen. Das erste Sperrmuster 220 kann sich in der ersten Richtung erstrecken, um jedes des ersten und dritten Ladungseinfangmusters 230 und 236 zu unterteilen, und kann demnach als das Unterteilungsmuster 234 dienen.
  • Die 24 bis 26 sind Querschnittsansichten, insbesondere vergrößerte Querschnittsansichten des Bereichs X der 1, welche ein Verfahren zum Herstellen einer vertikalen Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen. Dieses Verfahren kann Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf die 18 bis 22 und 17 veranschaulicht sind, aufweisen, und demnach werden wiederholende Beschreibungen dafür hierin ausgelassen.
  • Bezugnehmend auf 24 können Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf 18 veranschaulicht sind, durchgeführt werden.
  • Die vorläufige Ladungsspeicherstruktur 250 jedoch kann das erste Sperrmuster 220 nicht aufweisen, und demnach kann der ersten Nitridierungsprozess direkt auf dem vorläufigen Ladungseinfangmuster 230 nicht durch das erste Sperrmuster 220 durchgeführt werden. Durch den ersten Nitridierungsprozess kann nur der Abschnitt des vorläufigen Ladungseinfangmusters 230 benachbart zu dem zweiten Spalt 350 nitridiert werden, um das Ladungseinfangmuster 232 zu bilden.
  • Bezug nehmend auf 25 können Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf 19 veranschaulicht sind, durchgeführt werden, und demnach kann der Abschnitt des vorläufigen Ladungseinfangmusters 230 benachbart zu dem Isoliermuster 175 oxidiert werden, um das Unterteilungsmuster 234 zu bilden.
  • Bezugnehmend auf 26 können Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf die 20 und 21 veranschaulicht sind, durchgeführt werden, sodass das erste und dritte Ladungseinfangmuster 230 und 236, welche voneinander durch das Unterteilungsmuster 234 beabstandet sind, gebildet werden können.
  • Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf 22 veranschaulicht sind, können durchgeführt werden, um eine vierte Ladungsspeicherstruktur 258 zu bilden.
  • Beispielsweise kann ein Härtungsprozess wie beispielsweise ein Nassätzprozess durchgeführt werden, um das Unterteilungsmuster 234 zu härten, und das gehärtete Unterteilungsmuster 234 kann als das erste Sperrmuster 220 dienen.
  • Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf die 11 und die 1 und 2 veranschaulicht sind, können durchgeführt werden, um die Herstellung der vertikalen Speichervorrichtung zu vollenden.
  • 27 ist eine Querschnittsansicht, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulicht. Diese vertikale Speichervorrichtung kann im Wesentlichen gleich oder ähnlich zu derjenigen der 1 und 2 sein mit Ausnahme des Kanals, der Dummy-Ladungsspeicherstruktur und der Gateelektrode.
  • Bezug nehmend auf 27 kann die vertikale Speichervorrichtung die Dummy-Ladungsspeicherstruktur 250, das Kanalverbindungsmuster 330, die Abstützschicht 160 und das Abstützmuster 165 anders als diejenige der 1 und 2 nicht aufweisen.
  • Indes kann ein Halbleitermuster 210 in einem unteren Abschnitt des Kanallochs 200 gebildet werden, und der Kanal 260 und die erste Ladungsspeicherstruktur 252 können auf dem Halbleitermuster 210 gebildet werden.
  • Die erste Gateelektrode 372 kann eine Seitenwand des Halbleitermusters 210 umgeben, und jede der zweiten und dritten Gateelektrode 374 und 376 kann eine äußere Seitenwand der ersten Ladungsspeicherstruktur 252 umgeben.
  • 27 zeigt, dass die vertikale Speichervorrichtung die erste Ladungsspeicherstruktur 252 aufweist, das erfinderische Konzept kann jedoch nicht darauf beschränkt sein, und kann eine der zweiten bis vierten Ladungsspeicherstruktur 254, 256 und 258 aufweisen.
  • Die 28 bis 30 sind Querschnittsansichten, welche eine vertikale Speichervorrichtung in Übereinstimmung mit einigen beispielhaften Ausführungsformen veranschaulichen.
  • Bezug nehmend auf 28 können Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf 3 veranschaulicht sind, durchgeführt werden. Die Opferschichtstruktur 140 jedoch, die Abstützschicht 160 und das Abstützmuster 165 können auf dem Substrat 100 nicht gebildet sein, und die Form, welche die Isolierschicht 170 und die Opferschicht 180 alternierend und wiederholt gestapelt aufweist, kann auf dem Substrat 100 gebildet sein.
  • Bezug nehmend auf 29 können Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf 4 veranschaulicht sind, durchgeführt werden. Ein Halbleitermuster 210 jedoch kann durch einen selektiven epitaktischen Wachstums (SEG)-Prozess gebildet werden, um einen unteren Abschnitt des Kanallochs 200 zu füllen, und die vorläufige Ladungsspeicherstruktur 250, der Kanal 260, das Füllmuster 270 und die Kontaktstelle 280 können auf dem Halbleitermuster 210 gebildet werden, um das Kanalloch 200 zu füllen.
  • Bezug nehmend auf 30 können Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf die 5 bis 8 veranschaulicht sind, durchgeführt werden. Das Kanalverbindungsmuster 330 kann jedoch auf dem Substrat 100 nicht gebildet sein, und das vierte Opfermuster 185, welches durch die zweite Öffnung 300 (in den Ansprüchen als Öffnung bezeichnet) freigelegt ist, kann entfernt werden, um den zweiten Spalt 350 zu bilden, welcher die vorläufige Ladungsspeicherstruktur 250 und das Halbleitermuster 210 freilegt.
  • Bezug nehmend auf 27 wiederum können Prozesse im Wesentlichen gleich oder ähnlich zu denjenigen, welche unter Bezugnahme auf die 9 bis 11 und 1 und 2 veranschaulicht sind, durchgeführt werden, um die Herstellung der vertikalen Speichervorrichtung zu vollenden.
  • Während beispielhafte Ausführungsformen insbesondere gezeigt und beschrieben wurden, wird es durch einen Fachmann verstanden werden, dass Variationen in der Form und im Detail daran getätigt werden können, ohne von dem Gedanken und Umfang der Ansprüche abzuweichen.

Claims (15)

  1. Vertikale Speichervorrichtung, die Folgendes aufweist: einen Kanal (260) auf einem Substrat (100), wobei sich der Kanal (260) in einer vertikalen Richtung erstreckt, welche rechtwinklig zu einer oberen Oberfläche des Substrats (100) ist; eine Ladungsspeicherstruktur (254) auf einer äußeren Seitenwand des Kanals (260), wobei die Ladungsspeicherstruktur (254) ein Tunnelisoliermuster (240), ein Ladungseinfangmuster (232) und ein erstes Sperrmuster (220) aufweist, welche nacheinander folgend in einer horizontalen Richtung gestapelt sind, wobei die horizontale Richtung parallel zu der oberen Oberfläche des Substrats (100) ist; und Gateelektroden (372, 374, 376), welche voneinander in der vertikalen Richtung beabstandet sind, wobei jede der Gateelektroden (372, 374, 376) die Ladungsspeicherstruktur (254) umgibt, wobei die Ladungsspeicherstruktur (254) Ladungseinfangmuster (230, 232) aufweist, welche voneinander in der vertikalen Richtung beabstandet sind, wobei jedes der Ladungseinfangmuster (230, 232) einer der Gateelektroden (372, 374, 376) in der horizontalen Richtung gegenüberliegt, wobei jedes der Ladungseinfangmuster (230, 232) ein erstes Ladungseinfangmuster (230) und ein zweites Ladungseinfangmuster (232) enthält, die aufeinanderfolgend in der horizontalen Richtung auf einer äußeren Seitenwand des Tunnelisoliermusters (240) gestapelt sind, wobei das erste Ladungseinfangmuster (230) und das zweite Ladungseinfangmuster (232) verschiedene Materialien enthalten, wobei eine erste Länge (L5) in der vertikalen Richtung einer inneren Seitenwand des ersten Ladungseinfangmusters (230) schrittweise von dem Tunnelisoliermuster (240) zu dem zweiten Ladungseinfangmuster (232) abnimmt, und wobei eine zweite Länge (L6) in der vertikalen Richtung einer inneren Seitenwand des zweiten Ladungseinfangmusters (232) schrittweise von dem ersten Ladungseinfangmusters (230) zu dem ersten Sperrmuster (220) zunimmt.
  2. Vertikale Speichervorrichtung nach Anspruch 1, wobei die zweite Länge (L6) des zweiten Ladungseinfangmusters (232) größer ist als eine dritte Länge (L4) in der vertikalen Richtung einer entsprechenden einen der Gateelektroden (372, 374, 376).
  3. Vertikale Speichervorrichtung nach Anspruch 1, wobei die Ladungsspeicherstruktur (254) ferner ein Unterteilungsmuster (234) aufweist, welches Siliziumoxid aufweist.
  4. Vertikale Speichervorrichtung nach Anspruch 3, wobei eine vierte Länge (L8) in der vertikalen Richtung einer inneren Seitenwand des Unterleitungsmusters (234) schrittweise von dem ersten Ladungseinfangmuster (230) zu dem ersten Sperrmuster (220) abnimmt.
  5. Vertikale Speichervorrichtung nach Anspruch 1, wobei jedes der Tunnelisoliermuster (240) und jedes der ersten Sperrmuster (220) sich in der vertikalen Richtung erstreckt, und die Ladungseinfangmuster (230, 232) zwischen dem Tunnelisoliermuster (240) und dem ersten Sperrmuster (220) sind.
  6. Vertikale Speichervorrichtung nach Anspruch 1, wobei das zweite Ladungseinfangmuster (232) Siliziumnitrid aufweist, und jedes der Tunnelisoliermuster (240) und jedes der ersten Sperrmuster (220) Siliziumoxid aufweist.
  7. Vertikale Speichervorrichtung nach Anspruch 1, ferner aufweisend: ein zweites Sperrmuster (360), welches untere Oberflächen, obere Oberflächen und eine Seitenwand jeder der Gateelektroden (372, 374, 376) bedeckt, wobei das zweite Sperrmuster (360) ein Metalloxid aufweist, wobei die Seitenwand der Ladungsspeicherstruktur (254) in der horizontalen Richtung gegenüberliegt.
  8. Vertikale Speicherrichtung nach Anspruch 1, ferner aufweisend: eine Dummy-Ladungsspeicherstruktur (250) auf dem Substrat (100), wobei die Dummy-Ladungsspeicherstruktur (250) von der Ladungsspeicherstruktur (254) in der vertikalen Richtung beabstandet ist, wobei die Dummy-Ladungsspeicherstruktur (250) ein Dummy-Tunnelisoliermuster (240), ein Dummy-Ladungseinfangmuster (230) und ein erstes Dummy-Sperrmuster (220) aufweist, welche nacheinander folgend von einer Bodenoberfläche und einer unteren äußeren Seitenwand des Kanals (260) gestapelt sind.
  9. Vertikale Speichervorrichtung nach Anspruch 1, wobei die Gateelektroden (372, 374, 376) zweite und dritte Gateelektroden (374, 376) aufweisen, welche konfiguriert sind, um jeweils als eine Wortleitung und eine String-Auswahlleitung zu dienen, und wobei die vertikale Speicherrichtung ferner aufweist ein Halbleitermuster (210) auf dem Substrat (100), wobei das Halbleitermuster (210) Bodenoberflächen des Kanals (260) und der Ladungsspeicherstruktur (254) kontaktiert, und eine erste Gateelektrode (372) unter der zweiten Gateelektrode (374) auf dem Substrat (100), wobei die erste Gateelektrode (372) das Halbleitermuster (210) umgibt und konfiguriert ist, um als eine Masse-Auswahlleitung zu dienen.
  10. Vertikale Speichervorrichtung nach einem beliebigen der Ansprüche 1 bis 9, wobei das zweite Ladungseinfangmuster (232) einen ersten Abschnitt (232a) aufweist, welcher eine äußere Seitenwand des ersten Ladungseinfangmusters (230) bedeckt und das erste Sperrmuster (220) kontaktiert, und einen zweiten Abschnitt (232b), welcher sich von dem ersten Abschnitt (232a) in Richtung des Tunnelisoliermusters (240) erstreckt, um eine obere und eine untere Oberfläche des ersten Ladungseinfangmusters (230) zu bedecken.
  11. Verfahren zum Herstellen einer vertikalen Speichervorrichtung, wobei das Verfahren Folgendes aufweist: ein Bilden einer Form auf einem Substrat (100), wobei die Form eine Isolierschicht (170) und eine erste Opferschicht (180, 185) aufweist, welche alternierend und wiederholt gestapelt sind; ein Bilden eines Kanals (260) und einer vorläufigen Ladungsspeicherstruktur auf dem Substrat (100), wobei sich der Kanal (260) durch die Form erstreckt, und die vorläufige Ladungsspeicherstruktur eine äußere Seitenwand des Kanals (260) bedeckt und aufweisend ein Tunnelisoliermuster (240), ein vorläufiges Ladungseinfangmuster (230) und ein erstes Sperrmuster (220), welche nacheinander folgend gestapelt sind; ein Bilden einer Öffnung (300) durch die Form, um eine obere Oberfläche des Substrats (100) freizulegen; ein Entfernen der ersten Opferschicht (180, 185) durch die Öffnung (300), um einen ersten Spalt (350) zu formen, welcher eine äußere Seitenwand der vorläufigen Ladungsspeicherstruktur freilegt; ein Durchführen eines ersten Nitridierungsprozesses auf dem vorläufigen Ladungseinfangmuster (230) durch den ersten Spalt (350), um Ladungseinfangmuster (232) zu bilden, welche voneinander in einer vertikalen Richtung beabstandet sind, welche rechtwinklig zu der oberen Oberfläche des Substrats (100) ist; ein Durchführen eines ersten Oxidationsprozesses auf dem vorläufigen Ladungseinfangmuster (230) durch den ersten Spalt (350), um ein Unterteilungsmuster (234) zwischen den Ladungseinfangmustern (232) zu bilden; und ein Bilden einer Gateelektrode (372, 374, 376) in dem ersten Spalt (350), und wobei jedes der in einer vertikalen Richtung voneinander beabstandeten Ladungseinfangmuster (230, 232) dadurch gebildet wird, dass der erste Nitridierungsprozesses auf einem zweiten, dem ersten Sperrmuster (220) benachbarten Abschnitt des vorläufigen Ladungseinfangmuster (230) durchgeführt wird, um das zweite Ladungseinfangmuster (232) zu bilden, und dass der erste Nitridierungsprozesses nicht auf einem ersten Abschnitt des vorläufigen Ladungseinfangmusters (230) durchgeführt wird, welcher sich zwischen dem Tunnelisoliermuster (240) und dem zweiten Abschnitt befindet, um das erste Ladungseinfangmuster (230) zu bilden.
  12. Verfahren nach Anspruch 11, wobei das vorläufige Ladungseinfangmuster (230) wenigstens eines von Siliziumkarbonitrid, Siliziumboronitrid, Silizium oder Silizium dotiert mit Stickstoff oder Kohlenstoff aufweist, und das zweite Ladungseinfangmuster (232) Siliziumnitrid aufweist.
  13. Verfahren nach Anspruch 11, wobei das vorläufige Ladungsspeichermuster (230) wenigstens eines von Siliziumkarbonitrid, Siliziumboronitrid, Silizium oder Silizium dotiert mit wenigstens einem von Stickstoff oder Kohlenstoff aufweist, und das Unterteilungsmuster (234) Siliziumoxid aufweist.
  14. Verfahren nach Anspruch 11, wobei der zweite Abschnitt des vorläufigen Ladungseinfangmusters (230) dem ersten Spalt (350) in einer horizontalen Richtung, welche parallel zu der oberen Oberfläche des Substrats (100) ist, gegenüberliegt, und wobei der erste Oxidationsprozess einen dritten Abschnitt des vorläufigen Ladungseinfangmusters (230) in das Unterteilungsmuster (234) umwandelt, wobei der dritte Abschnitt der Isolierschicht (170) in der horizontalen Richtung gegenüberliegt.
  15. Verfahren nach einem beliebigen der Ansprüche 11 bis 14, wobei das Verfahren ferner nach dem ersten Oxidationsprozess ein Durchführen eines zweiten Nitridierungsprozesses auf einem vierten Abschnitt des vorläufigen Ladungseinfangmusters (230), welcher während dem ersten Nitridierungsprozess nicht in die Ladungseinfangmuster umgewandelt wurde, aufweist.
DE102020110361.1A 2019-07-30 2020-04-16 Vertikale Speichervorrichtungen und Verfahren zum Herstellen derselben Active DE102020110361B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0092525 2019-07-30
KR1020190092525A KR20210014440A (ko) 2019-07-30 2019-07-30 수직형 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
DE102020110361A1 DE102020110361A1 (de) 2021-02-04
DE102020110361B4 true DE102020110361B4 (de) 2023-03-09

Family

ID=74174959

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020110361.1A Active DE102020110361B4 (de) 2019-07-30 2020-04-16 Vertikale Speichervorrichtungen und Verfahren zum Herstellen derselben

Country Status (5)

Country Link
US (2) US11329063B2 (de)
KR (1) KR20210014440A (de)
CN (1) CN112310110A (de)
DE (1) DE102020110361B4 (de)
SG (1) SG10202004783VA (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877590B1 (en) 2013-06-28 2014-11-04 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same
US20190198509A1 (en) 2017-12-27 2019-06-27 Micron Technology, Inc. Memory Cells, Memory Arrays, and Methods of Forming Memory Arrays

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343469B2 (en) 2012-06-27 2016-05-17 Intel Corporation Three dimensional NAND flash with self-aligned select gate
US8658499B2 (en) 2012-07-09 2014-02-25 Sandisk Technologies Inc. Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device
US8614126B1 (en) 2012-08-15 2013-12-24 Sandisk Technologies Inc. Method of making a three-dimensional memory array with etch stop
US9953995B2 (en) 2015-07-20 2018-04-24 Schiltron Corporation Independent vertical-gate 3-D NAND memory circuit
KR102509915B1 (ko) * 2015-08-31 2023-03-15 삼성전자주식회사 반도체 메모리 소자
KR102413766B1 (ko) 2015-09-08 2022-06-27 삼성전자주식회사 비휘발성 메모리 장치 및 그의 제조 방법
US9812463B2 (en) 2016-03-25 2017-11-07 Sandisk Technologies Llc Three-dimensional memory device containing vertically isolated charge storage regions and method of making thereof
KR20180012640A (ko) * 2016-07-27 2018-02-06 삼성전자주식회사 수직형 메모리 소자 및 이의 제조방법
KR102424391B1 (ko) 2016-11-24 2022-08-05 삼성전자주식회사 식각 조성물 및 이를 이용한 집적회로 소자의 제조 방법
US10995269B2 (en) 2016-11-24 2021-05-04 Samsung Electronics Co., Ltd. Etchant composition and method of fabricating integrated circuit device using the same
KR101970316B1 (ko) 2017-07-20 2019-04-18 고려대학교 산학협력단 삼차원 낸드 플래시 메모리 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877590B1 (en) 2013-06-28 2014-11-04 SK Hynix Inc. Semiconductor memory device and method of manufacturing the same
US20190198509A1 (en) 2017-12-27 2019-06-27 Micron Technology, Inc. Memory Cells, Memory Arrays, and Methods of Forming Memory Arrays

Also Published As

Publication number Publication date
DE102020110361A1 (de) 2021-02-04
KR20210014440A (ko) 2021-02-09
US20210036012A1 (en) 2021-02-04
SG10202004783VA (en) 2021-02-25
CN112310110A (zh) 2021-02-02
US11329063B2 (en) 2022-05-10
US20220238555A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
DE102019106763B4 (de) Verfahren zum ausbilden einer integrierten schaltungsstruktur und integrierte schaltungsstruktur
DE102020110366B4 (de) Vertikale Speichervorrichtungen
DE102021100089B4 (de) Dreidimensionale speichervorrichtung und verfahren
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE102018110326B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102018123386A1 (de) Dreidimensionale Halbleiterspeichervorrichtungen und Verfahren zu ihrer Herstellung
DE102016114573A1 (de) Dreidimensionale Halbleitervorrichtungen
DE102005012112A1 (de) Ladungsgfangendes Speicherbauelement und Verfahren zur Herstellung
DE102016113851A1 (de) Vertikale Speichervorrichtungen
DE102020126242A1 (de) Halbleitervorrichtungen
DE102021100674A1 (de) Speicherarray mit epitaktischer sourceleitung und bitleitung
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE102020119491A1 (de) Halbleitervorrichtungen
DE102020108091B4 (de) Halbleitervorrichtung
DE102021107846A1 (de) Halbleitervorrichtung und verfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020110546A1 (de) Vertikale speichervorrichtungen und herstellungsverfahren derselben
WO2004003979A2 (de) Verfahren zur herstellung eines nrom-speicherzellenfeldes
DE102020110361B4 (de) Vertikale Speichervorrichtungen und Verfahren zum Herstellen derselben
DE102023101119A1 (de) Transistor-source/drain-bereiche und verfahren zu deren erzeugung
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102006048877B3 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes und Halbleiterspeicherbauelement
DE102021100990A1 (de) Halbleitervorrichtung und verfahren
DE102006017795B4 (de) Halbleiterspeicherbauelement und Verfahren zur Herstellung eines Halbleiterspeicherbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115780

Ipc: H10B0043200000

R020 Patent grant now final