DE102020107289A1 - Halbleitervorrichtung und verfahren - Google Patents

Halbleitervorrichtung und verfahren Download PDF

Info

Publication number
DE102020107289A1
DE102020107289A1 DE102020107289.9A DE102020107289A DE102020107289A1 DE 102020107289 A1 DE102020107289 A1 DE 102020107289A1 DE 102020107289 A DE102020107289 A DE 102020107289A DE 102020107289 A1 DE102020107289 A1 DE 102020107289A1
Authority
DE
Germany
Prior art keywords
gallium
layer
epitaxial
concentration
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020107289.9A
Other languages
English (en)
Inventor
Martin Holland
Blandine Duriez
Marcus van Dal
Yasutoshi Okuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/805,958 external-priority patent/US11239368B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020107289A1 publication Critical patent/DE102020107289A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Abstract

In einer Ausführungsform weist eine Vorrichtung auf: ein Halbleitersubstrat mit einem Kanalgebiet; einen Gate-Stapel über dem Kanalgebiet; und ein epitaktisches Source/Drain-Gebiet benachbart zu dem Gate-Stapel, wobei das epitaktische Source/Drain-Gebiet aufweist: einen Hauptabschnitt in dem Halbleitersubstrat, wobei der Hauptabschnitt ein Halbleitermaterial aufweist, das mit Gallium dotiert ist, wobei eine erste Konzentration von Gallium in dem Hauptabschnitt geringer ist als die Feststofflöslichkeit von Gallium in dem Halbleitermaterial; und einen Abschlussabschnitt über dem Hauptabschnitt, wobei der Abschlussabschnitt mit Gallium dotiert ist, wobei eine zweite Konzentration von Gallium in dem Abschlussabschnitt höher als die Feststofflöslichkeit von Gallium in dem Halbleitermaterial ist.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht Priorität und Vorteil der vorläufigen US Anmeldung Nr. 62/893,947 , eingereicht am 30. August 2019, mit dem Titel „Semiconductor Device and Method“, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • HINTERGRUND
  • Halbleitervorrichtungen werden in einer Reihe von elektronischen Geräten verwendet, wie zum Beispiel Personal Computern, Mobiltelefonen, Digitalkameras und anderer elektronischer Gerätschaft. Halbleitervorrichtungen werden typischerweise gefertigt, indem isolierende oder dielektrische Schichten, leitfähige Schichten und Halbleitermaterialschichten der Reihe nach über einem Halbleitersubstrat abgeschieden werden und die verschiedenen Materialschichten unter Anwendung von Lithographie strukturiert werden, um Schaltungskomponenten und Elemente darauf zu bilden.
  • Die Halbleiterindustrie verbessert ständig die Integrationsdichte verschiedener elektronischer Komponenten (z.B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch ständige Verringerungen der minimalen Merkmalsgröße, wodurch mehr Komponenten in einer bestimmten Fläche integriert werden können. Da jedoch die minimalen Merkmalgrößen verringert werden, entstehen zusätzliche Probleme, die behandelt werden sollten.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 veranschaulicht ein Beispiel eines FinFET in einer dreidimensionalen Ansicht gemäß manchen Ausführungsformen.
    • 2 und 3 sind dreidimensionalen Ansichten von Zwischenstufen in der Herstellung von FinFETs gemäß manchen Ausführungsformen.
    • 4A bis 4C sind Querschnittsansichten weiterer Zwischenstufen in der Herstellung von FinFETs gemäß manchen Ausführungsformen.
    • 5A bis 5F sind Querschnittsansichten von Source/Drain-Gebieten gemäß verschiedenen Ausführungsformen.
    • 6A bis 12B sind Querschnittsansichten weiterer Zwischenstufen in der Herstellung von FinFETs gemäß manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich bloß Beispiele und nicht angedacht, einschränkend zu sein. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und zweite Merkmal in direktem Kontakt gebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und zweiten Merkmal gebildet sein können, sodass das erste und zweite Merkmal nicht in direktem Kontakt sein könnten. Zusätzlich kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke, wie „unterhalb“, „unter“, „niedriger“, „oberhalb“, „ober“ und dergleichen, hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) zu beschreiben, wie in den FIG. veranschaulicht. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen der Vorrichtung in Verwendung oder Betrieb zusätzlich zu der in den FIG. abgebildeten Ausrichtung zu umschließen. Die Einrichtung kann anderswie ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
  • Gemäß manchen Ausführungsformen werden epitaktische Source/Drain-Gebiete dotiert mit Gallium-Verunreinigungen gezüchtet. Die Source/Drain-Gebiete weisen Abschlussabschnitte auf Hauptabschnitten auf. Die Abschlussabschnitte sind mit einer höheren Galliumkonzentration dotiert als die Hauptabschnitte und sind so gebildet, dass Galliumsegregation an Oberflächen der Source/Drain-Gebiete vermieden wird. Dotieren der Abschlussabschnitte der Source/Drain-Gebiete mit Gallium kann den Kontaktwiderstand an den Source/Drain-Gebieten verringern. Vermeiden einer Galliumsegregation an Oberflächen der Source/Drain-Gebiete kann dazu beitragen, Entfernung von Gallium während anschließender Ätzprozesse zu vermeiden. Ferner kann Dotieren der Abschlussabschnitte der Source/Drain-Gebiete mit Gallium die Quantität von Löchern in den Source/Drain-Gebieten erhöhen, was besonders für einige Arten von Source/Drain-Gebieten, wie p-Source/Drain-Gebieten, vorteilhaft sein kann. Somit kann Leistung der Source/Drain-Gebiete verbessert werden.
  • 1 veranschaulicht ein Beispiel von vereinfachten Finnen-Feldeffekttransistoren (FinFETs) in einer dreidimensionalen Ansicht gemäß manchen Ausführungsformen. Manche anderen Merkmale der FinFETs (unten besprochen) sind der deutlichen Veranschaulichung wegen weggelassen. Die veranschaulichten FinFETs können in einer Weise elektrisch verbunden oder gekoppelt sein, dass sie zum Beispiel als ein Transistor oder mehrere Transistoren, wie zwei Transistoren, arbeiten.
  • Die FinFETs weisen Finnen 52 auf, die sich von einem Substrat 50 erstrecken. Grabenisolierungsgebiete (STI-Gebiete) 56 sind über dem Substrat 50 angeordnet und die Finnen 52 ragen über und zwischen benachbarten STI-Gebieten 56 vor. Obwohl die STI-Gebiete 56 als vom Substrat 50 getrennt beschrieben/veranschaulicht sind, kann, wie hier verwendet, der Begriff „Substrat“ verwendet werden, um sich auf nur das Halbleitersubstrat oder ein Halbleitersubstrat einschließlich Isolierungsgebiete zu beziehen. Zusätzlich, obwohl die Finnen 52 als ein einzelnes, durchgehendes Material des Substrats 50 veranschaulicht sind, können die Finnen 52 und/oder das Substrat 50 ein einzelnes Material oder mehrere Materialien aufweisen. In diesem Zusammenhang beziehen sich die Finnen 52 auf die Abschnitte, die sich zwischen den benachbarten STI-Gebieten 56 erstrecken.
  • Gate-Dielektrika 112 befinden sich entlang Seitenwänden und über Deckflächen der Finnen 52 und Gate-Elektroden 114 befinden sich über den Gate-Dielektrika 112. Source/Drain-Gebiete 70 sind an gegenüberliegenden Seiten der Finne 52 in Bezug auf die Gate-Dielektrika 112 und Gate-Elektroden 114 angeordnet. Gate-Abstandhalter 66 trennen die Source/Drain-Gebiete 70 von den Gate-Dielektrika 112 und Gate-Elektroden 114. Eine Zwischenschichtdielektriumschicht (ILD-Schicht) 102 ist über den Source/Drain-Gebieten 70 und STI-Gebieten 56 angeordnet. In Ausführungsformen, wo zahlreiche Transistoren gebildet sind, können sich die verschiedenen Transistoren die Source/Drain-Gebiete 70 teilen. In Ausführungsformen, wo ein Transistor aus zahlreichen Finnen 52 gebildet ist, können benachbarte Source/Drain-Gebiete 70 elektrisch verbunden sein, wie durch Koaleszieren der Source/Drain-Gebiete 70 durch epitaktisches Wachstum oder durch Koppeln der Source/Drain-Gebiete 70 mit einem selben Source/Drain-Kontakt.
  • 1 veranschaulicht weiter einige Referenzquerschnitte. Querschnitt A-A verläuft entlang einer Längsachse der Finne 52 und in einer Richtung zum Beispiel eines Stromflusses zwischen den Source/Drain-Gebieten 70 eines FinFET. Querschnitt B/C-B/C ist senkrecht zu Querschnitt A-A und erstreckt sich zu Source/Drain-Gebieten 70 des FinFET. Anschließende FIG. beziehen sich der Klarheit wegen auf diese Referenzquerschnitte.
  • Manche hier besprochenen Ausführungsformen werden im Zusammenhang mit FinFETs besprochen, die unter Verwendung eines Gate-Last-Prozesses gebildet werden. In anderen Ausführungsformen kann ein Gate-First-Prozess verwendet werden. Ebenso ziehen manche Ausführungsformen Aspekte in Betracht, die in planaren Vorrichtungen wie planaren FETs verwendet werden.
  • 2 bis 12B sind verschiedene Ansichten von Zwischenstufen in der Herstellung von FinFETs gemäß manchen Ausführungsformen. 2 und 3 sind dreidimensionale Ansichten. 4A, 6A, 7A, 8A, 9A, 10A, 11A und 12A sind Querschnittsansichten, veranschaulicht entlang Referenzquerschnitt A-A in 1, mit Ausnahme zahlreicher Finnen/FinFETs. 4B, 4C, 6B, 7B, 8B, 9B, 10B, 11B und 12B sind Querschnittsansichten, veranschaulicht entlang Referenzquerschnitt B/C-B/C in 1, mit Ausnahme zahlreicher Finnen/FinFETs.
  • In 2 ist ein Substrat 50 bereitgestellt. Das Substrat 50 kann ein Halbleitersubstrat, wie ein Bulk-Halbleiter, ein Halbleiter-auf-Isolator-Substrat (SOI-Substrat) oder dergleichen sein, das (z.B. mit einem p- oder einem n-Dotiermittel) dotiert oder undotiert sein kann. Das Substrat 50 kann ein Wafer, wie ein Siliziumwafer sein. Im Allgemeinen ist ein SOI-Substrat eine Schicht eines Halbleitermaterials, die auf einer Isolatorschicht gebildet ist. Die Isolatorschicht kann zum Beispiel eine vergrabene Oxidschicht (BOX-Schicht), eine Siliziumoxidschicht oder dergleichen sein. Die Isolatorschicht ist auf einem Substrat, typischerweise einem Silizium- oder Glassubstrat bereitgestellt. Andere Substrate, wie ein mehrschichtiges oder Gradientensubstrat, können auch verwendet werden. In manchen Ausführungsformen kann das Halbleitermaterial des Substrats 50 Silizium; Germanium; einen Verbindungshalbleiter, der Siliziumcarbid, Galliumarsen, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid enthält; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, GalnAs, GaInP und/oder GalnAsP enthält; oder Kombinationen davon enthalten. Wenn zum Beispiel p-Vorrichtungen gebildet werden, kann das Substrat 50 gestrecktes Material wie Siliziumgermanium (SixGe1-x, wo x im Bereich von 0 bis 1 sein kann) sein, mit einer Germaniumkonzentration im Bereich von etwa 0% bis etwa 40%, sodass FinFETs mit vollständig gestreckten p-Kanalgebieten (PFSC-Gebieten) gebildet werden.
  • Das Substrat 50 hat ein Gebiet 50N und ein Gebiet 50P. Das Gebiet 50N kann zur Bildung von n-Vorrichtungen, wie NMOS Transistoren, z.B. n-FinFETs, dienen. Das Gebiet 50P kann zur Bildung von p-Vorrichtungen, wie PMOS Transistoren, z.B. p-FinFETs, dienen. Das Gebiet 50N kann physisch von dem Gebiet 50P getrennt sein und eine beliebige Anzahl von Vorrichtungsmerkmalen (z.B. andere aktive Vorrichtungen, dotierte Gebiete, Isolationsstrukturen usw.) können zwischen dem Gebiet 50N und dem Gebiet 50P angeordnet sein.
  • Finnen 52 werden gebildet, die sich von dem Substrat 50 erstrecken. Die Finnen 52 sind Halbleiterstreifen. In manchen Ausführungsformen können die Finnen 52 in dem Substrat 50 durch Ätzen von Gräben in dem Substrat 50 gebildet werden. Das Ätzen kann jeder annehmbare Ätzprozess, wie ein reaktives Ionenätzen (RIE), neutrales Strahlätzen (NBE), dergleichen oder eine Kombination davon sein. Das Ätzen kann anisotropisch sein. Nach Bildung weisen die Finnen 52 eine Breite W1 auf und Finnen 52 in einem selben Gebiet 50N/50P sind durch eine Teilung P1 beabstandet. Die Breite W1 kann im Bereich von etwa 3 nm bis etwa 30 nm liegen. Die Teilung P1 kann im Bereich von etwa 20 nm bis etwa 100 nm liegen.
  • Die Finnen können durch jedes geeignete Verfahren strukturiert werden. Zum Beispiel können die Finnen unter Verwendung eines oder mehrerer Fotolithografieprozesse strukturiert werden, enthaltend Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse. Im Allgemeinen kombinieren Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse Fotolithografie und selbstausgerichtete Prozesse, wodurch Strukturen geschaffen werden können, die zum Beispiel kleinere Teilungen aufweisen als andernfalls unter Verwendung eines einzelnen direkten Fotolithografieprozesses erhältlich sind. Zum Beispiel wird in einer Ausführungsform eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandhalter werden entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter können dann zum Strukturieren der Finnen verwendet werden.
  • STI-Gebiete 56 werden über dem Substrat 50 und zwischen benachbarten Finnen 52 gebildet. Als ein Beispiel zur Bildung der STI-Gebiete 56 wird ein Isolationsmaterial über der Zwischenstruktur gebildet. Das Isolationsmaterial kann ein Oxid, wie Siliziumoxid, ein Nitrid, dergleichen oder eine Kombination davon sein und kann eine chemische Dampfphasenabscheidung mit Plasma hoher Dichte (HDP-CVD), eine fließfähige chemische Dampfphasenabscheidung (FCVD) (z.B. eine auf chemischer Dampfphasenabscheidung (CVD) basierende Materialabscheidung in einem fernen Plasmasystem und Nachhärten, um es in ein anderes Material, wie ein Oxid, umzuwandeln), dergleichen, oder eine Kombination davon gebildet werden. Andere Isoliermaterialien, die durch einen annehmbaren Prozess gebildet werden, können verwendet werden. In der veranschaulichten Ausführungsform ist das Isolationsmaterial Siliziumoxid, das durch einen FCVD-Prozess gebildet wird. Es kann ein Temperprozess durchgeführt werden, sobald das Isolationsmaterial gebildet ist. In einer Ausführungsform wird das Isolationsmaterial so gebildet, dass überschüssiges Isolationsmaterial die Finnen 52 bedeckt. Manche Ausführungsformen können zahlreiche Schichten verwenden. Zum Beispiel kann in manchen Ausführungsformen zuerst eine Auskleidung (nicht dargestellt) entlang einer Oberfläche des Substrats 50 und der Finnen 52 gebildet werden. Danach kann ein Füllmaterial, wie die oben besprochenen, über der Auskleidung gebildet werden. Ein Entfernungsprozess wird an dem Isolationsmaterial angewendet, um überschüssiges Isolationsmaterial über den Finnen 52 zu entfernen. In manchen Ausführungsformen kann ein Planarisierungsprozess wie ein chemisch-mechanisches Polieren (CMP), ein Rückätzprozess, Kombinationen davon oder dergleichen verwendet werden. Der Planarisierungsprozess legt die Finnen 52 frei, sodass Deckflächen der Finnen 52 und des Isolationsmaterials nach Beendigung des Planarisierungsprozesses auf einer Höhe liegen. Das Isolationsmaterial wird dann vertieft, wobei verbleibende Abschnitte des Isolationsmaterials die STI-Gebiete 56 bilden. Das Isolationsmaterial wird so vertieft, dass obere Abschnitte von Finnen 52 in dem Gebiet 50N und in dem Gebiet 50P zwischen benachbarten STI-Gebieten 56 hervorragen. Nach dem Vertiefen erstrecken sich freigelegte Abschnitte der Finnen 52 zu einer Höhe H1 über Deckflächen der STI-Gebiete 56. Die Höhe H1 kann größer als etwa 40 nm sein, wie im Bereich von etwa 50 nm bis etwa 80 nm. Die freigelegten Abschnitte der Finnen 52 enthalten, was später die Kanalgebiete der resultierenden FinFETs sein werden.
  • Ferner können die Deckflächen der STI-Gebiete 56 eine flache Oberfläche, wie veranschaulicht, eine konvexe Oberfläche, eine konkave Oberfläche (wie Dishing), oder eine Kombination davon aufweisen. Die Deckflächen der STI-Gebiete 56 können durch passendes Ätzen flach, konvex und/oder konkav gebildet werden. Die STI-Gebiete 56 können unter Verwendung eines annehmbaren Ätzprozesses vertieft werden, wie jenes, der für das Material des Isolationsmaterials selektiv ist (z.B. das Material des Isolationsmaterials bei einer schnelleren Rate ätzt als das Material der Finnen 52). Zum Beispiel kann eine chemische Oxidentfernung mit einem geeigneten Ätzprozess unter Verwendung zum Beispiel von verdünnter Fluorwasserstoffsäure (dHF-Säure) verwendet werden.
  • Der oben beschriebene Prozess ist nur ein Beispiel, wie die Finnen 52 gebildet werden können. In manchen Ausführungsformen können die Finnen durch einen epitaktischen Wachstumsprozess gebildet werden. Zum Beispiel kann eine dielektrische Schicht über einer Deckfläche des Substrats 50 gebildet werden und Gräben können durch die dielektrische Schicht geätzt werden, um das darunter liegende Substrat 50 freizulegen. Homoepitaktische Strukturen können epitaktisch in den Gräben gezüchtet werden und die dielektrische Schicht kann so vertieft werden, dass die homoepitaktischen Strukturen von der dielektrischen Schicht vorragen, um Finnen zu bilden. Zusätzlich können in manchen Ausführungsformen heteroepitaktische Strukturen für die Finnen 52 verwendet werden. Zum Beispiel können die Finnen 52, nachdem das Isolationsmaterial der STI-Gebiete 56 mit den Finnen 52 planarisiert wurde, vertieft werden und ein Material, das sich von den Finnen 52 unterscheidet, kann epitaktisch über den vertieften Finnen 52 gezüchtet werden. In solchen Ausführungsformen weisen die Finnen 52 das vertiefte Material wie auch das epitaktisch gezüchtete Material auf, das über dem vertieften Material abgeschieden ist. In einer weiteren Ausführungsform kann eine dielektrische Schicht über einer Deckfläche des Substrats 50 gebildet werden und Gräben können durch die dielektrische Schicht geätzt werden. Heteroepitaktische Strukturen können dann epitaktisch in den Gräben unter Verwendung eines Materials gezüchtet werden, das sich vom Substrat 50 unterscheidet, und die dielektrische Schicht kann so vertieft werden, dass die heteroepitaktischen Strukturen von der dielektrischen Schicht vorragen, um die Finnen 52 zu bilden. In manchen Ausführungsformen, wo homoepitaktische oder heteroepitaktische Strukturen epitaktisch gezüchtet werden, können die epitaktisch gezüchteten Materialien während des Wachstums in situ dotiert werden, was frühere und nachfolgende Implantierungen vermeiden kann, obwohl In situ- und Implantationsdotierung gemeinsam verwendet werden können.
  • Ferner kann es vorteilhaft sein, ein Material in Gebiet 50N (z.B. ein NMOS-Gebiet) epitaktisch zu züchten, das sich von dem Material in Gebiet 50P (z.B. ein PMOS-Gebiet) unterscheidet. In verschiedenen Ausführungsformen können obere Abschnitte der Finnen 52 aus Siliziumgermanium (SixGe1-x, wo x im Bereich von 0 bis 1 sein kann), Siliziumcarbid, reinem oder im Wesentlichen reinen Germanium, einem III-V Verbindungshalbleiter, einem II-VI Verbindungshalbleiter oder dergleichen gebildet werden. Zum Beispiel enthalten die verfügbaren Materialien zur Bildung von III-V Verbindungshalbleiter, ohne aber darauf beschränkt zu sein, InAs, AlAs, GaAs, InP, GaN, InGaAs, InAlAs, GaSb, AlSb, AlP, GaP und dergleichen.
  • Ferner können passende Wannen (nicht dargestellt) in den Finnen 52 und/oder dem Substrat 50 gebildet werden. In manchen Ausführungsformen kann eine P-Wanne in dem Gebiet 50N gebildet werden und eine N-Wanne kann in dem Gebiet 50P gebildet werden. In manchen Ausführungsformen werden eine P-Wanne oder eine N-Wanne sowohl im Gebiet 50N als auch Gebiet 50P gebildet.
  • In den Ausführungsformen mit verschiedenen Wannenarten können die verschiedenen Implantationsschritte für das Gebiet 50N und das Gebiet 50P unter Verwendung eines Fotolacks oder anderer Masken (nicht dargestellt) erreicht werden. Zum Beispiel kann ein Fotolack über den Finnen 52 und den STI-Gebieten 56 in dem Gebiet 50N gebildet werden. Der Fotolack wird strukturiert, um das Gebiet 50P des Substrats 50, wie ein PMOS-Gebiet, freizulegen. Der Fotolack kann unter Verwendung einer Spin-on-Technik gebildet werden und kann unter Verwendung annehmbarer Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, wird eine n-Unreinheitenimplantation in dem Gebiet 50P durchgeführt und der Fotolack kann als eine Maske dienen, um im Wesentlichen zu verhindern, dass n-Unreinheiten in das Gebiet 50N, wie ein NMOS-Gebiet implantiert werden. Die n-Unreinheiten können Phosphor, Arsen, Antimon oder dergleichen sein, die in dem Gebiet zu einer Konzentration von gleich oder kleiner 1018 cm-3, wie zwischen etwa 1017 cm-3 und etwa 1018 cm-3, implantiert sind. Nach dem Implantieren wird der Fotolack entfernt, wie durch einen annehmbaren Veraschungsprozess.
  • Nach dem Implantieren des Gebiets 50P wird ein Fotolack über den Finnen 52 und den STI-Gebieten 56 in dem Gebiet 50P gebildet. Der Fotolack wird strukturiert, um das Gebiet 50N des Substrats 50, wie das NMOS-Gebiet, freizulegen. Der Fotolack kann unter Verwendung einer Spin-on-Technik gebildet werden und kann unter Verwendung annehmbarer Fotolithografietechniken strukturiert werden. Sobald der Fotolack strukturiert ist, kann eine p-Unreinheitenimplantation in dem Gebiet 50N durchgeführt werden und der Fotolack kann als Maske dienen, um im Wesentlichen zu verhindern, dass p-Unreinheiten in das Gebiet 50P, wie das PMOS-Gebiet implantiert werden. Die p-Unreinheiten können Bor, BF2, Indium oder dergleichen sein, die in das Gebiet in einer Konzentration von gleich oder kleiner 1018 cm-3, wie zwischen etwa 1017 cm-3 und etwa 1018 cm-3 implantiert werden. Nach der Implantation kann der Fotolack entfernt werden, wie durch einen annehmbaren Veraschungsprozess.
  • Nach den Implantaten des Gebiets 50N und des Gebiets 50P kann ein Tempern durchgeführt werden, um die p- und/oder n-Unreinheiten zu aktivieren, die implantiert wurden. In manchen Ausführungsformen können die gezüchteten Materialien epitaktischer Finnen während des Wachstums in situ dotiert werden, was die Implantierungen vermeiden kann, obwohl In situ- und Implantationsdotierung gemeinsam verwendet werden können.
  • In 3 werden Dummy-Gate-Dielektrika 60 über den Finnen 52 gebildet und Dummy-Gates 62 werden über den Dummy-Gate-Dielektrika 60 gebildet. Die Dummy-Gate-Dielektrika 60 und Dummy-Gates 62 können gemeinsam als „Dummy-Gate-Stapel“ bezeichnet werden, wobei jeder Dummy-Gate-Stapel ein Dummy-Gate-Dielektrikum 60 und ein Dummy-Gate 62 enthält. Die Dummy-Gate-Stapel erstrecken sich entlang Seitenwänden der Finnen 52. Obwohl nur ein Dummy-Gate-Stapel veranschaulicht ist, sollte klar sein, dass zahlreiche Dummy-Gate-Stapel gleichzeitig gebildet werden und auf jeder Finne 52 zahlreiche Dummy-Gate-Stapel gebildet sein können.
  • Als ein Beispiel einer Bildung der Dummy-Gate-Dielektrika 60 und Dummy-Gates 62 wird eine Dummy-Dielektrikumschicht auf den Finnen 52 gebildet. Die Dummy-Dielektrikumschicht kann zum Beispiel Siliziumoxid, Siliziumnitrid, eine Kombination davon oder dergleichen sein und kann nach annehmbaren Techniken abgeschieden oder thermisch gezüchtet werden. Es wird eine Dummy-Gate Schicht über der Dummy-Dielektrikumschicht gebildet und eine Maskenschicht wird über der Dummy-Gate Schicht gebildet. Die Dummy-Gate Schicht kann über der Dummy-Dielektrikumschicht abgeschieden und dann planarisiert werden, wie durch CMP. Die Maskenschicht kann über der Dummy-Gate Schicht abgeschieden werden. Die Dummy-Gate Schicht kann ein leitfähiges oder nicht leitfähiges Material sein und kann ausgewählt sein aus einer Gruppe, enthaltend amorphes Silizium, polykristallines Silizium (Polysilizium), poly-kristallines Siliziumgermanium (Poly-SiGe), metallische Nitride, metallische Silizide, metallische Oxide und Metalle. Die Dummy-Gate-Schicht kann durch physische Dampfphasenabscheidung (PVD), CVD, Sputter-Abscheidung oder andere Techniken abgeschieden werden, die in der Technik für das Abscheiden leitfähiger Materialien bekannt sind und verwendet werden. Die Dummy-Gate-Schicht kann andere Materialien enthalten, die eine hohe Ätzselektivität aus dem Ätzen von Isolierungsgebieten haben. Die Maskenschicht kann zum Beispiel Siliziumnitrid, Siliziumoxynitrid oder dergleichen enthalten. In diesem Beispiel werden eine einzelne Dummy-Gate-Schicht und eine einzelne Maskenschicht über dem Gebiet 50N und dem Gebiet 50P gebildet. Es wird festgehalten, dass die Dummy-Dielektrikumschicht in der Darstellung nur zu veranschaulichenden Zwecken nur die Finnen 52 bedeckt. In manchen Ausführungsformen kann die Dummy-Dielektrikumschicht so abgeschieden werden, dass die Dummy-Dielektrikumschicht die STI-Gebiete 56 bedeckt, die sich zwischen der Dummy-Gate-Schicht und den STI-Gebieten 56 erstreckt. Die Maskenschicht wird dann unter Verwendung annehmbarer Fotolithografie- und Ätztechniken strukturiert, um Masken 64 zu bilden. Die Struktur der Masken 64 wird dann durch eine annehmbare Ätztechnik auf die Dummy-Gate-Schicht übertragen, um Dummy-Gates 62 zu bilden. Die Struktur der Masken 64 wird ferner auf die Dummy-Dielektrikumschicht übertragen, um Dummy-Gate-Dielektrika 60 zu bilden. Die Dummy-Gates 62 bedecken entsprechende Kanalgebiete 58 der Finnen 52. Die Struktur der Masken 64 kann verwendet werden, um jedes der Dummy-Gates 62 physisch von benachbarten Dummy-Gates zu trennen. Die Dummy-Gates 62 können auch eine längsweise Richtung, im Wesentlichen senkrecht zu der längsweisen Richtung entsprechender Finnen 52 haben.
  • In 4A und 4B werden Gate-Abstandhalter 66 auf freiliegenden Oberflächen der Dummy-Gates 62, der Masken 64 und/oder der Finnen 52 gebildet. Die Gate-Abstandhalter 66 können gebildet werden, indem ein isolierendes Material konform abgeschieden wird und das isolierende Material anschließend geätzt wird. Das isolierende Material der Gate-Abstandhalter 66 kann Siliziumnitrid, Siliziumoxid, Siliziumcarbonitrid, Siliziumoxycarbonitrid, eine Kombination davon oder dergleichen sein. In manchen Ausführungsformen (nicht dargestellt) sind die Gate-Abstandhalter 66 aus einem mehrschichtigen isolierenden Material gebildet und weisen zahlreiche Schichten auf. Zum Beispiel können die Gate-Abstandhalter 66 eine Schicht aus Siliziumoxid aufweisen, die zwischen zwei Schichten Siliziumnitrid angeordnet ist, oder können zahlreiche Schichten aus Siliziumoxycarbonitrid aufweisen. Nach dem Ätzen können die Gate-Abstandhalter 66 gekrümmte Seitenwände aufweisen (wie in 4A veranschaulicht) oder können gerade Seitenwände (nicht veranschaulicht) aufweisen.
  • Vor oder während der Bildung der Gate-Abstandhalter 66 können Implantationen für leicht dotierte Source/Drain-Gebiete (LDD-Gebiete) 68 durchgeführt werden. In den Ausführungsformen mit verschiedenen Vorrichtungsarten kann, ähnlich wie bei den besprochenen Implantaten, eine Maske, wie ein Fotolack, über dem Gebiet 50N gebildet werden, während das Gebiet 50P freigelegt wird, und eine passende Art von (z.B. p-) Unreinheiten kann in die freigelegten Finnen 52 in dem Gebiet 50P implantiert werden. Dann kann die Maske entfernt werden. Anschließend kann eine Maske, wie ein Fotolack, über dem Gebiet 50P gebildet werden, während das Gebiet 50N freigelegt wird, und eine passende Art von Unreinheiten (z.B. n) kann in die freiliegenden Finnen 52 in dem Gebiet 50N implantiert werden. Die Maske kann dann entfernt werden. Die n-Unreinheiten können beliebige der zuvor besprochenen n-Unreinheiten sein und die p-Unreinheiten können beliebige der zuvor besprochenen p-Unreinheiten sein. Die LDD-Gebiete 68 können eine Konzentration von Unreinheiten von etwa 1015 cm-3 bis etwa 1016 cm-3 haben. Es kann ein Tempern verwendet werden, um die implantierten Unreinheiten zu aktivieren. Die LDD-Gebiete 68 grenzen an die Kanalgebiete 58 an.
  • Dann werden epitaktische Source/Drain-Gebiete 70 in den Finnen 52 gebildet, um Spannung in den Kanalgebieten 58 auszuüben, wodurch Leistung verbessert wird. Die epitaktischen Source/Drain-Gebiete 70 werden in den Finnen 52 so gebildet, dass jedes Dummy-Gate 62 zwischen jeweils benachbarten Paaren der epitaktischen Source/Drain-Gebiete 70 gebildet ist. In manchen Ausführungsformen können sich die epitaktischen Source/Drain-Gebiete 70 in die LDD-Gebiete 68 und/oder Finnen 52 erstrecken und können diese auch durchdringen. In manchen Ausführungsformen werden die Gate-Abstandhalter 66 zum Trennen der epitaktischen Source/Drain-Gebiete 70 von den Dummy-Gates 62 in einem angemessenen seitlichen Abstand verwendet, sodass die epitaktischen Source/Drain-Gebiete 70 die anschließend gebildeten Gates der resultierenden FinFETs nicht kurzschließen.
  • Die epitaktischen Source/Drain-Gebiete 70 in dem Gebiet 50N, z.B. das NMOS-Gebiet, können gebildet werden, indem das Gebiet 50P, z.B. das PMOS-Gebiet, maskiert wird und Source/Drain-Gebiete der Finnen 52 in dem Gebiet 50N geätzt werden, um Vertiefungen 52R in den Finnen 52 zu bilden. Dann werden die epitaktischen Source/Drain-Gebiete 70 in dem Gebiet 50N in den Vertiefungen 52R epitaktisch gezüchtet. Die epitaktischen Source/Drain-Gebiete 70 können jedes annehmbare Material enthalten, wie für n-FinFETs passend. Wenn zum Beispiel die Finne 52 Silizium ist, können die epitaktischen Source/Drain-Gebiete 70 in dem Gebiet 50N Materialien enthalten, die eine Zugspannung in den Kanalgebieten 58 ausüben, wie Silizium, Siliziumcarbid, phosphordotiertes Siliziumcarbid, Siliziumphosphid oder dergleichen. Die epitaktischen Source/Drain-Gebiete 70 in dem Gebiet 50N können Oberflächen aufweisen, die von entsprechenden Oberflächen der Finnen 52 angehoben sind, und können Facetten aufweisen.
  • Die epitaktischen Source/Drain-Gebiete 70 in dem Gebiet 50P, z.B. das PMOS-Gebiet, können durch Maskieren des Gebiets 50N, z.B. des NMOS-Gebiets, und Ätzen der Source/Drain-Gebiete der Finnen 52 in dem Gebiet 50P gebildet werden, um Vertiefungen 52R in den Finnen 52 zu bilden. Dann werden die epitaktischen Source/Drain-Gebiete 70 in dem Gebiet 50P in den Vertiefungen 52R epitaktisch gezüchtet. Die epitaktischen Source/Drain-Gebiete 70 können jedes annehmbare Material enthalten, wie für p-FinFETs passend. Wenn zum Beispiel die Finne 52 Silizium ist, können die epitaktischen Source/Drain-Gebiete 70 in dem Gebiet 50P Materialien enthalten, die eine Druckspannung in den Kanalgebieten 58 ausüben, wie Siliziumgermanium, Germanium, Germaniumzinn oder dergleichen. Die epitaktischen Source/Drain-Gebiete 70 in dem Gebiet 50P können auch Oberflächen aufweisen, die von jeweiligen Oberflächen der Finnen 52 angehoben sind, und können Facetten aufweisen.
  • Die epitaktischen Source/Drain-Gebiete 70 und/oder die Finnen 52 können mit Unreinheiten dotiert sein, um Source/Drain-Gebiete zu bilden, ähnlich dem zuvor besprochenen Prozess zum Bilden leicht dotierter Source/Drain-Gebiete. Die Source/Drain-Gebiete können eine Unreinheitskonzentration zwischen etwa 1019 cm-3 und etwa 1021 cm-3 aufweisen. Die n- und/oder p-Unreinheiten für Source/Drain-Gebiete können beliebige der zuvor besprochenen Unreinheiten sein. Die epitaktischen Source/Drain-Gebiete 70 werden während des Wachstums in situ dotiert. Dotierung während des Wachstums anstelle einer Implantation kann eine Spannungsrelaxation in den Kanalgebieten 58 verhindern, die während Dotiermittelimplantation auftritt. Dadurch kann Leistung der resultierenden FinFETs verbessert werden.
  • In manchen Ausführungsformen werden die epitaktischen Source/Drain-Gebiete 70 mit einer Unreinheit dotiert, die hilft, den Kontaktwiderstand bei den epitaktischen Source/Drain-Gebieten 70 zu verringern. In manchen Ausführungsformen ist die Unreinheit Gallium. Gallium kann in manchen Beispielen vorteilhafte Aspekte aufweisen. Zum Beispiel hat Gallium eine höhere Feststofflöslichkeit in Germanium als andere Unreinheiten wie Bor. Wenn daher ein Germaniumgehalt in den epitaktischen Source/Drain-Gebieten 70 hoch ist, wie bei der Bildung p-epitaktischer Source/Drain-Gebiete 70, kann Gallium eine höhere Dotiermittelaktivierung aufweisen und somit mehr Löcher im Vergleich zu anderen Dotiermitteln beitragen, was helfen kann, den Kontaktwiderstand zu verringern, wenn das Gallium nahe dem Kontaktgebiet der epitaktischen Source/Drain-Gebiete 70 konzentriert ist.
  • Gallium hat eine niedrige Bindungsenergie mit Germanium und als solches ist Gallium anfällig, zu den Oberflächen epitaktischer Source/Drain-Gebiete 70 zu segregieren, die Germanium enthalten. Gemäß manchen Ausführungsformen werden die epitaktischen Source/Drain-Gebiete 70 in einer Weise gezüchtet, die die Menge an Galliumsegregation verringert und/oder die Wirkungen einer Galliumsegregation mildert. Nach Bildung haben die epitaktischen Source/Drain-Gebiete 70 eine größere Dotiermittelkonzentration nahe den Oberflächen der epitaktischen Source/Drain-Gebiete 70, aber das Dotiermittel ist nicht vollständig zu den Oberflächen des epitaktischen Source/Drain Gebiets 70 segregiert. Wie in der Folge näher besprochen wird, kann ein Gebiet, das sich etwa 2 nm bis etwa 12 nm unterhalb der Deckflächen des epitaktischen Source/Drain Gebiets 70 erstreckt, hoch mit Gallium dotiert sein. Ferner, wie in der Folge näher besprochen wird, können die epitaktischen Source/Drain-Gebiete 70 mit zahlreichen Unreinheiten, wie sowohl Gallium als auch Bor, codotiert sein.
  • Infolge der Epitaxieprozesse, die zur Bildung der epitaktischen Source/Drain-Gebiete 70 in dem Gebiet 50N und dem Gebiet 50P verwendet werden, haben Deckflächen der epitaktischen Source/Drain-Gebiete 70 Facetten, die sich seitlich nach außen, über Seitenwände der Finnen 52 ausdehnen. In manchen Ausführungsformen bewirken diese Facetten, dass benachbarte epitaktische Source/Drain-Gebiete 70 eines selben FinFET verschmelzen, wie durch 4B veranschaulicht. In anderen Ausführungsformen bleiben benachbarte epitaktische Source/Drain-Gebiete 70 nach Beendigung des Epitaxieprozesses getrennt, wie durch 4C veranschaulicht. Dotiermittelsegregation kann von der Epitaxiewachstumsrichtung der epitaktischen Source/Drain-Gebiete 70 abhängen. Dotiermittelsegregation kann bei unterschiedlichen Raten entlang verschiedener kristalliner Richtungen eintreten, abhängig von dem Dotiermittel und Halbleiterbasismaterial. Wenn zum Beispiel galliumdotiertes Siliziumgermanium gezüchtet wird, hat Gallium eine größere Segregationsantriebskraft und eine größere Aktivierungsenergie entlang der <111> Richtung als entlang der <100> Richtung. Als solches kann eine Bildung der epitaktischen Source/Drain-Gebiete 70 mit facettierten (angeschrägten) Oberflächen, wie in 4B und 4C gezeigt, helfen, Galliumsegregation an Oberflächen der epitaktischen Source/Drain-Gebiete 70 zu verringern. Während Epitaxie können Wachstumsbedingungen gewählt werden, um ein Wachstum entlang der <111> Richtung zu begünstigen und die Bildung epitaktischer Source/Drain-Gebiete 70 mit facettierten Deckflächen zu fördern. Zum Beispiel kann Wachstum entlang der <111> Richtung durch Züchten bei einer hohen Temperatur, wie einer Temperatur von mindestens etwa 550 °C, und durch Züchten bei einem niederen Druck, wie einem Druck im Bereich von etwa 10 Torr und etwa 300 Torr, gefördert werden.
  • In den Ausführungsformen, die in 4B und 4C veranschaulicht sind, werden Gate-Abstandhalter 66 gebildet, die einen Abschnitt der Seitenwände der Finnen 52 bedecken, die sich über die STI-Gebiete 56 erstrecken, wodurch das epitaktische Wachstum blockiert wird. In manchen anderen Ausführungsformen kann das Abstandhalterätzen, das zur Bildung der Gate-Abstandhalter 66 verwendet wird, eingestellt werden, um das Abstandhaltermaterial zu entfernen, um zu erlauben, dass sich das epitaktisch gezüchtete Gebiet zu der Oberfläche des STI-Gebiets 56 erstreckt.
  • 5A bis 5F veranschaulichen epitaktische Source/Drain-Gebiete 70 gemäß verschiedenen Ausführungsformen. Im Speziellen ist ein Gebiet 5 aus 4A ausführlicher veranschaulicht. Jede von 5A bis 5F veranschaulicht ein epitaktisches Source/Drain Gebiet 70 gemäß einer Ausführungsform, es sollte jedoch klar sein, dass FinFETs mit Merkmalen von manchen, allen oder keinen der veranschaulichten Ausführungsformen gebildet werden können. Die veranschaulichten epitaktischen Source/Drain-Gebiete 70 sind aus den Materialien gebildet, die für p-FinFETs passend sind, wie oben besprochen, und können in dem Gebiet 50P gebildet werden. Jedes der veranschaulichten epitaktischen Source/Drain-Gebiete 70 weist einen Hauptabschnitt und einen Abschlussabschnitt über dem Hauptabschnitt auf, wobei der Abschlussabschnitt hoch dotiert ist.
  • 5A veranschaulicht ein epitaktisches Source/Drain Gebiet 70, das eine Hauptschicht 72 und eine Schlussschicht 74 aufweist. Die Hauptschicht 72 liegt in den Finnen 52, benachbart zu (anliegend an die, neben) den LDD-Gebieten 68, und die Schlussschicht 74 befindet sich auf der Hauptschicht 72. Die Hauptschicht 72 und Schlussschicht 74 sind aus demselben Halbleiterbasismaterial gebildet, z.B. Siliziumgermanium, Germanium, Germaniumzinn usw. Die Hauptschicht 72 und Schlussschicht 74 sind jedoch auf verschiedene Unreinheitskonzentrationen dotiert. Im Speziellen ist die Dotiermittelkonzentration der Schlussschicht 74 höher als jene der Hauptschicht 72. Wenn zum Beispiel das epitaktische Source/Drain-Gebiet 70 galliumdotiertes Siliziumgermanium ist, kann die Schlussschicht 74 mit mehr Gallium als die Hauptschicht 72 dotiert sein.
  • Die Hauptschicht 72 hat eine beständige Dotiermittelkonzentration von der Deckfläche der Hauptschicht 72 zu der Bodenfläche der Hauptschicht 72. Die Dotiermittelkonzentration in der Hauptschicht 72 ist niedrig. Im Speziellen ist die Dotiermittelkonzentration in der Hauptschicht 72 geringer als die Feststofflöslichkeit des Dotiermittels in dem Halbleiterbasismaterial des epitaktischen Source/Drain-Gebiets 70. Die Feststofflöslichkeit von Gallium in Siliziumgermanium hängt von der Temperatur und dem exakten Verhältnis von Silizium zu Germanium ab, ist aber üblicherweise im Bereich von etwa 3×1020 cm-3 bis etwa 5×1020 cm-3, sodass, wenn das epitaktische Source/Drain-Gebiet 70 galliumdotiertes Siliziumgermanium ist, die Galliumkonzentration in der Hauptschicht 72 im Bereich von etwa 2×1020 cm-3 bis etwa 3×1020 cm-3 sein kann. Wenn zum Beispiel die Feststofflöslichkeit von Gallium in dem Halbleiterbasismaterial des epitaktischen Source/Drain-Gebiets 70 etwa 3×1020 cm-3 ist, kann die Galliumkonzentration in der Hauptschicht 72 etwa 2×1020 cm-3 sein. Die Hauptschicht 72 kann eine große Dicke aufweisen, wie eine Dicke im Bereich von etwa 14 nm bis etwa 16 nm. Bilden der Hauptschicht 72 mit einer Dotiermittelkonzentration von weniger als der Feststofflöslichkeit des Dotiermittels trägt dazu bei, die Segregation des Dotiermittels zu den Oberflächen des epitaktischen Source/Drain-Gebiets 70 zu verringern, insbesondere, wenn die Hauptschicht 72 eine große Dicke aufweist.
  • Die Schlussschicht 74 hat eine beständige Dotiermittelkonzentration von der Deckfläche der Schlussschicht 74 zu der Bodenfläche der Schlussschicht 74. Die Dotiermittelkonzentration in der Schlussschicht 74 ist groß. Im Speziellen ist die Dotiermittelkonzentration in der Schlussschicht 74 höher als die Feststofflöslichkeit des Dotiermittels in dem Halbleiterbasismaterial des epitaktischen Source/Drain-Gebiets 70. Wenn das epitaktische Source/Drain-Gebiet 70 galliumdotiertes Siliziumgermanium ist, kann die Galliumkonzentration in der Schlussschicht 74 im Bereich von etwa 5×1020 cm-3 bis etwa 6×1020 cm-3 sein. Wenn zum Beispiel die Feststofflöslichkeit von Gallium in dem Halbleiterbasismaterial des epitaktischen Source/Drain-Gebiets 70 etwa 3×1020 cm-3 ist und die Galliumkonzentration in der Hauptschicht 72 etwa 2×1020 cm-3 ist, kann die Galliumkonzentration in der Schlussschicht 74 etwa 6×1020 cm-3 sein. Die Schlussschicht 74 kann eine geringe Dicke aufweisen, wie eine Dicke im Bereich von etwa 2 nm bis etwa 12 nm. Im Speziellen ist die Dicke der Schlussschicht 74 geringer als die Dicke der Hauptschicht 72. Bilden der Schlussschicht 74 mit einer geringen Dicke trägt dazu bei, die Segregation des Dotiermittels zu den Oberflächen des epitaktischen Source/Drain-Gebiets 70 zu verringern, insbesondere, wenn die Schlussschicht 74 eine große Dotiermittelkonzentration aufweist. Bilden der Schlussschicht 74 mit einer geringen Dicke kann auch dazu beitragen, die Wirkungen einer Dotiermittelsegregation zu verringern. Wenn zum Beispiel die Schlussschicht 74 dünn ist, können segregierte Dotiermittel noch immer nahe genug beim Körper der Schlussschicht 74 sein, sodass sie zum Dotieren der Schlussschicht 74 beitragen.
  • Durch Bilden des epitaktischen Source/Drain-Gebiets 70 mit einer Hauptschicht 72 und einer Schlussschicht 74, hat das resultierende epitaktische Source/Drain-Gebiet 70 eine große Dotiermittelkonzentration nahe den Oberflächen des epitaktischen Source/Drain-Gebiets 70, aber das Dotiermittel ist nicht zu den Oberflächen des epitaktischen Source/Drain-Gebiets 70 segregiert. Als solches kann das epitaktische Source/Drain-Gebiet 70 eine große Dotiermittelkonzentration nahe den Oberflächen des epitaktischen Source/Drain-Gebiets 70 aufweisen, selbst nachdem das epitaktische Source/Drain-Gebiet 70 einem Ätzprozess unterzogen wurde, wie einem Kontaktöffnungs-Ätzprozess (der unten näher besprochen ist).
  • Als ein Beispiel zur Bildung der Hauptschicht 72 und Schlussschicht 74 kann ein epitaktischer Wachstumsprozess durchgeführt werden, wo die Zwischenstruktur einigen Vorläufern ausgesetzt wird. Die Vorläufer enthalten mehrere Halbleitermaterialvorläufer und einen oder mehrere Dotiermittelvorläufer. Die Halbleitermaterialvorläufer sind Vorläufer zum Abscheiden des Halbleiterbasismaterials, z.B. Siliziumgermanium, Germanium, Germaniumzinn oder dergleichen. Zum Beispiel können in einer Ausführungsform, wo das Halbleiterbasismaterial Siliziumgermanium ist, die Halbleitermaterialvorläufer einen Siliziumvorläufer (z.B. Silan (SiH4), Trisilan (Si3H8) usw.) und einen Germaniumvorläufer (z.B. German (GeH4) usw.) enthalten. Der (die) Dotiermittelvorläufer sind jeder Vorläufer für das (die) gewünschte(n) Dotiermittel, wie Gallium, Bor oder eine Kombination davon. In Ausführungsformen, wo das epitaktische Source/Drain-Gebiet 70 mit Gallium dotiert ist, können der oder die Dotiermittelvorläufer Trimethylgallium (Ga(CH3)3), Triethylgallium (Ga(C2H5)3), ein Galliumchlorid (z.B. GaCl, GaCl3 usw.) oder dergleichen enthalten. Der Galliumvorläufer kann Kohlenstoff enthalten oder kohlenstofffrei sein. In Ausführungsformen, wo das epitaktische Source/Drain-Gebiet 70 auch mit Bor dotiert ist, können der oder die Dotiermittelvorläufer ferner Diboran (B2H6) oder dergleichen enthalten. Während des epitaktischen Wachstumsprozesses wird die Zwischenstruktur gleichzeitig den Halbleitermaterialvorläufern und dem (den) Dotiermittelvorläufer(n) ausgesetzt. Die Vorläufer-Strömungsrate-Verhältnisse können eingestellt werden, wenn die Hauptschicht 72 und Schlussschicht 74 gezüchtet werden. Im Speziellen können der oder die Dotiermittelvorläufer bei einer langsamen Rate fließen, wenn die Hauptschicht 72 gezüchtet wird, und können bei einer hohen Rate fließen, wenn die Schlussschicht 74 gezüchtet wird. Wenn zum Beispiel die Hauptschicht 72 gezüchtet wird, kann der Siliziumvorläufer bei einer Rate im Bereich von etwa 20 sccm bis etwa 100 sccm fließen, der Germaniumvorläufer kann bei einer Rate im Bereich von etwa 50 sccm bis etwa 500 sccm fließen und der Galliumvorläufer kann bei einer Rate im Bereich von etwa 20 sccm und etwa 100 sccm fließen. Ebenso kann beim Züchten der Schlussschicht 74 der Siliziumvorläufer bei einer Rate im Bereich von etwa 20 sccm bis etwa 100 sccm fließen, der Germaniumvorläufer kann bei einer Rate im Bereich von etwa 50 sccm bis etwa 500 sccm fließen und der Galliumvorläufer kann bei einer Rate im Bereich von etwa 20 sccm bis etwa 100 sccm fließen. Die Hauptschicht 72 und Schlussschicht 74 können in derselben Verarbeitungskammer gebildet werden, z.B. in situ, ohne ein Vakuum zu brechen, und die Strömungsraten der verschiedenen Vorläufer können während des Wachstums angepasst werden, um die gewünschten Gebiete zu bilden.
  • 5B veranschaulicht ein epitaktisches Source/Drain-Gebiet 70, das eine einzelne Schicht 76 aufweist. Die Schicht 76 ist aus einem Halbleiterbasismaterial, z.B. Siliziumgermanium, Germanium, Germaniumzinn usw., gebildet. Die Schicht 76 hat auch eine abgestufte Unreinheitskonzentration. Im Speziellen nimmt die Dotiermittelkonzentration der Schicht 76 kontinuierlich entlang einer Richtung D1 zu, z.B. in einer Richtung, die sich von der Bodenfläche der Schicht 76 zu der Deckfläche der Schicht 76 erstreckt. An der Bodenfläche der Schicht 76 ist die Dotiermittelkonzentration geringer als die Feststofflöslichkeit des Dotiermittels (oben besprochen) in dem Halbleiterbasismaterial. An der Deckfläche der Schicht 76 ist die Dotiermittelkonzentration höher als die Feststofflöslichkeit des Dotiermittels in dem Halbleiterbasismaterial. In Fortsetzung des Beispiels, wenn das epitaktische Source/Drain-Gebiet 70 galliumdotiertes Siliziumgermanium ist, kann die Dotiermittelkonzentration an der Bodenfläche der Schicht 76 im Bereich von etwa 3×1020 cm-3 bis etwa 5×1020 cm-3 sein und die Dotiermittelkonzentration an der Deckfläche der Schicht 76 kann im Bereich von etwa 5 × 1020 cm-3 bis etwa 6̈×1020 cm-3 sein.
  • Als ein Beispiel zur Bildung der Schicht 76 kann ein epitaktischer Wachstumsprozess durchgeführt werden, wo die Zwischenstruktur einigen Vorläufern ausgesetzt wird. Die Vorläufer enthalten mehrere Halbleitermaterialvorläufer und einen oder mehrere Dotiermittelvorläufer. Die Halbleitermaterialvorläufer sind Vorläufer zum Abscheiden des Halbleiterbasismaterials, z.B. Siliziumgermanium, Germanium, Germaniumzinn oder dergleichen, und können den oben besprochenen Halbleitermaterialvorläufern ähnlich sein. Der (die) Dotiermittelvorläufer sind jegliche Vorläufer für das (die) gewünschte(n) Dotiermittel und können dem (den) oben besprochenen Dotiermittelvorläufer(n) ähnlich sein. Während des epitaktischen Wachstumsprozesses wird die Zwischenstruktur gleichzeitig den Halbleitermaterialvorläufern und dem (den) Dotiermittelvorläufer(n) ausgesetzt. Die Vorläuferströmungsratenverhältnisse können eingestellt werden, wenn die Schicht 76 gezüchtet wird. Im Speziellen kann (können) der (die) Dotiermittelvorläufer bei einer niedrigen Rate beim Bilden des unteren Abschnitts der Schicht 76 fließen und können beim Bilden des oberen Abschnitts der Schicht 76 bei einer hohen Rate fließen. Zum Beispiel kann der Galliumvorläufer bei einer Rate im Bereich von etwa 20 sccm und etwa 100 sccm zu Beginn des Wachstums fließen und kann kontinuierlich erhöht werden, bis er bei einer größeren Rate im Bereich von etwa 20 sccm und etwa 100 sccm am Ende des Wachstums fließt. Die Strömungsraten der verschiedenen Vorläufer können während des Wachstums kontinuierlich eingestellt werden, um die Schicht 76 bei den gewünschten Dotierungskonzentrationen zu bilden.
  • 5C veranschaulicht ein epitaktisches Source/Drain-Gebiet 70, das eine Hauptschicht 78M, Schlussschichten 78F und Verunreinigungsschichten 80 aufweist. Die Hauptschicht 78M und Schlussschichten 78F sind jeweils aus einem Halbleiterbasismaterial, z.B. Siliziumgermanium, Germanium, Germaniumzinn usw., gebildet und sind auf dieselbe Unreinheitskonzentration dotiert. Die Verunreinigungsschichten 80 können eine im Wesentlichen reine Schicht der Unreinheit sein, mit der die Hauptschicht 78M und Schlussschichten 78F jeweils dotiert sind. In Fortsetzung des oben stehenden Beispiels können die Hauptschicht 78M und Schlussschichten 78F jeweils galliumdotiertes Siliziumgermanium sein und die Verunreinigungsschichten 80 können eine im Wesentlichen reine Galliumschicht sein.
  • Die Hauptschicht 78M und Schlussschichten 78F werden zu derselben niedrigen Dotiermittelkonzentration gebildet. Im Speziellen ist die Dotiermittelkonzentration in der Hauptschicht 78M und den Schlussschichten 78F geringer als die Feststofflöslichkeit des Dotiermittels (oben besprochen) in der Halbleiterbasismaterial des epitaktischen Source/Drain-Gebiets 70. Wenn zum Beispiel das epitaktische Source/Drain-Gebiet 70 galliumdotiertes Siliziumgermanium ist, kann die Galliumkonzentration in der Hauptschicht 78M und den Schlussschichten 78F im Bereich von etwa 2×1020 cm-3 bis etwa 3×1020 cm-3 sein. Die Hauptschicht 78M kann eine große Dicke aufweisen, wie eine Dicke im Bereich von etwa 14 nm bis etwa 16 nm. Die Schlussschichten 78F können eine geringe Dicke aufweisen, wie eine Dicke im Bereich von etwa 1 nm bis etwa 2 nm.
  • Die Verunreinigungsschichten 80 sind eine im Wesentlichen reine Schicht des Dotiermittels, z.B. Gallium. Das epitaktische Source/Drain-Gebiet 70 weist abwechselnd Verunreinigungsschichten 80 und Schlussschichten 78F auf. Zum Beispiel kann das epitaktische Source/Drain-Gebiet 70 drei Schlussschichten 78F und drei Verunreinigungsschichten 80 aufweisen. Die Verunreinigungsschichten 80 können sehr dünn sein. In manchen Ausführungsformen sind die Verunreinigungsschichten 80 eine Monoschicht dick.
  • Als ein Beispiel zur Bildung der verschiedenen Schichten können mehrere epitaktische Wachstumsprozesse zur Bildung der Hauptschicht 78M und Schlussschichten 78F durchgeführt werden, wo die Zwischenstruktur einigen Vorläufern ausgesetzt wird. Zwischen jedem epitaktischen Wachstumsprozess wird ein Abscheidungsprozess zur Bildung der Verunreinigungsschichten 80 durchgeführt. Die Hauptschicht 78M und Schlussschichten 78F können durch einen epitaktischen Wachstumsprozess unter Verwendung ähnlicher Vorläufer wie den oben in Bezug auf 5A besprochenen gebildet werden. Jede der Verunreinigungsschichten 80 kann durch einen Delta-Dotierprozess an der freiliegenden Oberfläche einer jeweiligen darunterliegenden Schicht (z.B. Hauptschicht 78M oder Schlussschichten 78F) gebildet werden. Delta-Dotierung kann durch Strömenlassen eines Dotiermittelvorläufers ohne Strömenlassen von Halbleitermaterialvorläufern erzielt werden, z.B. nach Stoppen des Flusses der Halbleitermaterialvorläufer. In manchen Ausführungsformen ist der Dotiermittelvorläufer z.B. Galliumchlorid (GaCl3). Galliumchlorid kann eine selbstbegrenzte Galliummonoschicht auf der freiliegenden Oberfläche der jeweils darunterliegenden Schicht bilden. Die Galliummonoschicht wird mit Chlor abgeschlossen. Die Delta-Dotierung kann zu einer gewünschten Oberflächenkonzentration durchgeführt werden. In manchen Ausführungsformen wird die Delta-Dotierung zu einer Oberflächenkonzentration in der Größenordnung von etwa 1013 cm-2 durchgeführt. Ein Reduktionsmittel, wie Silan (SiH4) oder German (GeH4), können dann fließen gelassen werden, um das Chlor zu entfernen, und dann wird ein epitaktischer Wachstumsprozess ähnlich dem oben besprochenen durchgeführt, um die nächste Schlussschicht 78F zu bilden. In manchen Ausführungsformen können der Reduzierungsschritt und das folgende epitaktische Wachstum kombiniert werden, z.B. das Reduktionsmittel kann als Teil des epitaktischen Wachstumsprozesses zum Bilden der nächsten Schlussschicht 78F fließen gelassen werden.
  • Sobald die verschiedenen oben besprochenen Schichten gebildet sind, kann optional ein Tempern durchgeführt werden. Die nach dem Tempern erhaltene Struktur ist in 5 gezeigt. Das Tempern diffundiert manche oder alle der Verunreinigungsschichten 80 in umgebende Schlussschichten 78F und den oberen Abschnitt der Hauptschicht 78M, wodurch dotierte Schlussschichten 82 gebildet werden. Jede der dotierten Schlussschichten 82 kann eine selbe Dotiermittelkonzentration aufweisen, die höher als die Feststofflöslichkeit des Dotiermittels in dem Halbleiterbasismaterial des epitaktischen Source/Drain-Gebiets 70 sein kann. Als solches weist der obere Abschnitt des epitaktischen Source/Drain-Gebiets 70 eine große Dotiermittelkonzentration nahe der Oberfläche des epitaktischen Source/Drain-Gebiets 70 auf, ohne Segregation des Dotiermittels zu den Oberflächen des epitaktischen Source/Drain-Gebiets 70. Nach dem Tempern kann jede der dotierten Schlussschichten 82 eine selbe kristalline Struktur aufweisen.
  • 5E veranschaulicht ein epitaktisches Source/Drain-Gebiet 70, das der Ausführungsform von 5A ähnlich ist, mit der Ausnahme, dass die Schlussschicht 74 durch eine äquivalente Supergitterstruktur 84 ersetzt ist. Die Supergitterstruktur 84 kann eine ähnliche elektrische Funktion wie die Schlussschicht 74 aufweisen, mit einer äquivalenten Bandstruktur wie die Schlussschicht 74. Anstatt jedoch eine einzelne kontinuierliche Schicht zu sein, ist die Supergitterstruktur 84 aus mehreren abwechselnden Supergitterschichten 84A und 84B gebildet. Die Hauptschicht 72 und Supergitterschichten 84A und 84B werden durch epitaktische Wachstumsprozesse unter Verwendung ähnlicher Vorläufer wie die oben in Bezug auf 5A besprochenen gebildet, aber die Hauptschicht 72 und Supergitterschichten 84A und 84B können aus verschiedenen Halbleiterbasismaterialien gebildet werden, die mit derselben Unreinheit dotiert sind. Die Hauptschicht 72 und Supergitterschichten 84A und 84B sind auf verschiedene Unreinheitskonzentrationen dotiert. Im Speziellen ist die Dotiermittelkonzentration jeder der Supergitterschichten 84A und 84B höher als jene der Hauptschicht 72.
  • Die Supergitterschichten 84A und 84B enthalten Halbleitermaterialien mit verschiedenen Bandlücken auf. In Fortsetzung des Beispiels, wenn das epitaktische Source/Drain-Gebiet 70 galliumdotiertes Siliziumgermanium ist, können die Supergitterschichten 84A galliumdotiertes Silizium sein und die Supergitterschichten 84AB können galliumdotiertes Germanium sein. Die Dotiermittelkonzentration in jeder der Supergitterschichten 84A und 84B ist groß. Im Speziellen ist die Dotiermittelkonzentration in jeder der Supergitterschichten 84A und 84B höher als die Feststofflöslichkeit des Dotiermittels (oben besprochen) in dem Halbleiterbasismaterial der Hauptschicht 72. Als solches, wenn das epitaktische Source/Drain-Gebiet 70 galliumdotiertes Siliziumgermanium ist, kann die Galliumkonzentration in den Supergitterschichten 84A und 84B im Bereich von etwa 5 × 1020 cm-3 bis etwa 6×1020 cm-3 sein. Die Supergitterschichten 84A und 84B können eine geringe Dicke aufweisen, wie eine Dicke im Bereich von etwa 1 nm bis etwa 2 nm.
  • Bilden der Supergitterschichten 84A und 84B aus abwechselnden Halbleiterbasismaterialien kann helfen, die Segregation des Dotiermittels zu den Oberflächen des epitaktischen Source/Drain-Gebiets 70 zu reduzieren. In manchen Ausführungsformen werden die Supergitterschichten 84A aus einem Halbleitermaterial gebildet, das eine hohe Bindungsenergie an das Dotiermittel hat, und die Supergitterschichten 84AB werden aus einem Halbleitermaterial gebildet, das eine geringe Bindungsenergie an das Dotiermittel hat. Zum Beispiel ist die Bindungsenergie von Gallium an Silizium (etwa 4,56 eV) höher als die Bindungsenergie von Gallium an Germanium (etwa 2,56 eV). Wenn die Supergitterschichten 84A galliumdotiertes Silizium sind und die Supergitterschichten 84AB galliumdotiertes Germanium sind, dienen die Supergitterschichten 84A als Segregationsstoppschichten, sodass Gallium, das versucht, zur Oberfläche des epitaktischen Source/Drain-Gebiets 70 zu segregieren, daran gehindert wird. Infolgedessen können die Supergitterschichten 84A zu einer höheren Konzentration dotiert werden als die Supergitterschichten 84AB und Galliumsegregation aus den Supergitterschichten 84A kann vermieden werden.
  • 5F veranschaulicht ein epitaktisches Source/Drain-Gebiet 70, das ähnlich der Ausführungsform von 5A ist, mit der Ausnahme, dass die Schlussschicht 74 durch mehrere abwechselnde Schlussschichten 86A und 86B ersetzt ist. Die Hauptschichten 72 und Schlussschichten 86A und 86B sind aus demselben Halbleiterbasismaterial, z.B. Siliziumgermanium, Germanium, Germaniumzinn usw., gebildet. Die Hauptschicht 72 und Schlussschichten 86A und 86B sind jedoch zu unterschiedlichen Unreinheitskonzentrationen dotiert. Im Speziellen ist die Dotiermittelkonzentration der Schlussschichten 86A und 86B höher als jene der Hauptschicht 72.
  • Die Schlussschichten 86A und 86B weisen dasselbe Halbleitermaterial auf und sind auf dieselbe Unreinheitskonzentration dotiert. In Fortsetzung des Beispiels, wenn das epitaktische Source/Drain-Gebiet 70 galliumdotiertes Siliziumgermanium ist, können die Schlussschichten 86A und 86B jeweils galliumdotiertes Siliziumgermanium sein. Die Dotiermittelkonzentration in jeder der Schlussschichten 86A und 86B ist groß. Im Speziellen ist die Dotiermittelkonzentration in jeder der Schlussschichten 86A und 86B höher als die Feststofflöslichkeit des Dotiermittels (oben besprochen) in dem Halbleiterbasismaterial des epitaktischen Source/Drain-Gebiets 70. Als solches, wenn das epitaktische Source/Drain-Gebiet 70 galliumdotiertes Siliziumgermanium ist, kann die Galliumkonzentration in den Schlussschichten 86A und 86B im Bereich von etwa 5 × 1020 cm-3 bis etwa 6×1020 cm-3 sein. Die Schlussschichten 86A und 86B können eine geringe Dicke aufweisen, wie eine Dicke im Bereich von etwa 1 nm bis etwa 2 nm.
  • Die Hauptschichten 72 und Schlussschichten 86A und 86B können durch epitaktische Wachstumsprozesse unter Verwendung ähnlicher Vorläufer wie den oben in Bezug auf 5A besprochenen gebildet werden. Die epitaktischen Wachstumsraten können jedoch für die Schlussschichten 86A und 86B unterschiedlich sein. Die epitaktische Wachstumsrate der Schlussschichten 86A und 86B beeinflusst das Ausmaß an Dotiermittelsegregation während des Wachstums und beeinflusst auch die Qualität der gewachsenen Epitaxie. In manchen Ausführungsformen werden die Schlussschichten 86A bei einer hohen epitaktischen Wachstumsrate gezüchtet und die Schlussschichten 86B werden bei einer niedrigen epitaktischen Wachstumsrate gezüchtet. Züchten der Schlussschichten 86A bei einer hohen epitaktischen Wachstumsrate hilft, die Segregation des Dotiermittels zu den Oberflächen des epitaktischen Source/Drain-Gebiets 70 zu verringern. Züchten der Schlussschichten 86B bei einer niedrigen epitaktischen Wachstumsrate hilft, die Quantität von kristallinen Defekten in dem epitaktischen Source/Drain-Gebiet 70 zu verringern. Als solches können die Schlussschichten 86B weniger kristalline Defekte aufweisen als die Schlussschichten 86A und die Schlussschichten 86A und 86B können unterschiedliche kristalline Strukturen aufweisen.
  • Die epitaktische Wachstumsrate der Schlussschichten 86A und 86B kann durch Steuern der Umweltbedingungen während der epitaktischen Wachstumsprozesse gesteuert werden. Im Speziellen beeinflusst die Temperatur während der epitaktischen Wachstumsprozesse die epitaktische Wachstumsrate, wobei tiefere Temperaturen höhere Wachstumsraten erzeugen. Als solches werden in manchen Ausführungsformen die Schlussschichten 86A bei einer niederen Temperatur gezüchtet und die Schlussschichten 86B werden bei einer hohen Temperatur gezüchtet. Zum Beispiel können die Schlussschichten 86A bei einer Temperatur im Bereich von etwa 300 °C bis etwa 420 °C gezüchtet werden und die Schlussschichten 86B können bei einer Temperatur im Bereich von etwa 500 °C bis etwa 800 °C gezüchtet werden. Züchten der Schlussschichten 86A bei einer niedrigeren Temperatur als die Schlussschichten 86B führt dazu, dass die Schlussschichten 86A eine hohe Aktivierungsenergie als die Schlussschichten 86B haben, was eine Hochpotentialbarriere erzeugt und somit Dotiermittelsegregation in den Schlussschichten 86A verringert. Wenn die Schlussschichten 86A eine hohe Aktivierungsenergie aufweisen, dienen die Schlussschichten 86A als Segregationsstoppschichten, sodass Gallium, das versucht, zu der Oberfläche des epitaktischen Source/Drain-Gebiets 70 zu segregieren, behindert wird.
  • Die epitaktischen Source/Drain-Gebiete 70, die in Bezug auf 5A bis 5F beschrieben sind, sind beschrieben, Gallium-Verunreinigungen aufzuweisen. In manchen Ausführungsformen sind die epitaktischen Source/Drain-Gebiete 70 mit zahlreichen Unreinheiten co-dotiert. Im Speziellen können die epitaktischen Source/Drain-Gebiete 70 mit Bor zusätzlich zu Gallium dotiert sein. Zum Beispiel können die Hauptschicht 72 und Schlussschicht 74 (siehe 5A), Schicht 76 (siehe 5B), Hauptschicht 78M und Schlussschichten 78F (siehe 5C), Hauptschicht 72 und Supergitterschichten 84A und 84B (siehe 5E) und/oder Hauptschicht 72 und Schlussschichten 86A und 86B (siehe 5F) weiter mit Bor dotiert sein. Die Schichten können mit Bor zu einer Konzentration im Bereich von etwa 2x1020 cm-3 bis etwa 1×1021 cm-3 dotiert sein. Co-Dotierung der epitaktischen Source/Drain-Gebiete 70 kann dazu beitragen, eine ausreichende Dotierung in den epitaktischen Source/Drain-Gebieten 70 sicherzustellen, selbst wenn etwas Galliumsegregation auftritt. In manchen Ausführungsformen ist in der Hauptschicht 72 (siehe 5A, 5E, 5F) und/oder Hauptschicht 78M (siehe 5C und 5D) die Konzentration von Gallium geringer als die Konzentration von Bor und in der Schlussschicht 74 (siehe 5A), Schlussschichten 82 (siehe 5D), den Supergitterschichten 84A und 84B (siehe 5E) und Schlussschichten 86A und 86B (siehe 5F) ist die Konzentration von Gallium höher als die Konzentration von Bor.
  • In 6A und 6B wird eine erste ILD-Schicht 102 über der Zwischenstruktur abgeschieden. Die erste ILD-Schicht 102 kann aus einem dielektrischen Material gebildet sein und kann durch jedes geeignete Verfahren abgeschieden werden, wie CVD, plasmaverstärkte CVD (PECVD) oder FCVD. Dielektrische Materialien können Phosphosilikatglas (PSG), Borosilikatglas (BSG), bordotiertes Phosphosilikatglas (BPSG), undotiertes Silikatglas (USG) oder dergleichen enthalten. Andere Isoliermaterialien, die durch einen annehmbaren Prozess gebildet werden, können verwendet werden. In manchen Ausführungsformen ist eine Kontaktätzstoppschicht (CESL) 100 zwischen der ersten ILD-Schicht 102 und den epitaktischen Source/Drain-Gebieten 70, den Masken 64 und den Gate-Abstandhaltern 66 angeordnet. Die CESL 100 kann ein dielektrisches Material aufweisen, wie Siliziumnitrid, Siliziumoxid, Siliziumoxynitrid oder dergleichen, mit einer anderen Ätzrate als das Material der ersten ILD-Schicht 102.
  • In 7A und 7B kann ein Planarisierungsprozess, wie ein CMP, durchgeführt werden, um die Deckfläche der ersten ILD-Schicht 102 mit den Deckflächen der Dummy-Gates 62 oder der Masken 64 auf gleiche Ebene zu bringen. Der Planarisierungsprozess kann auch die Masken 64 auf den Dummy-Gates 62 und Abschnitt der Gate-Abstandhalter 66 entlang Seitenwänden der Masken 64 entfernen. Nach dem Planarisierungsprozess sind Deckflächen der Dummy-Gates 62, der Gate-Abstandhalter 66 und der ersten ILD-Schicht 102 auf einer Ebene. Daher liegen die Deckflächen der Dummy-Gates 62 zur ersten ILD-Schicht 102 frei. In manchen Ausführungsformen können die Masken 64 verbleiben, wobei in diesem Fall der Planarisierungsprozess die Deckfläche der ersten ILD-Schicht 102 mit den Deckflächen der Deckfläche der Masken 64 auf eine Ebene bringt.
  • In 8A und 8B werden die Dummy-Gates 62 entfernt und werden durch Metall-Gates 110 ersetzt. Die Metall-Gates 110 weisen Gate-Dielektrika 112 und Gate-Elektroden 114 auf. Als ein Beispiel zur Bildung der Metall-Gates 110 werden die Dummy-Gates 62 und die Masken 64, falls vorhanden, in einem oder mehreren Ätzschritten entfernt, sodass Vertiefungen gebildet werden. Abschnitte der Dummy-Gate-Dielektrika 60 in den Vertiefungen können auch entfernt werden. In manchen Ausführungsformen werden nur die Dummy-Gates 62 entfernt und die Dummy-Gate-Dielektrika 60 bleiben und werden durch die Vertiefungen freigelegt. In manchen Ausführungsformen werden die Dummy-Gate-Dielektrika 60 aus Vertiefungen in einem ersten Gebiet eines Die (z.B. ein Kernlogikgebiet) entfernt und verbleiben in Vertiefungen in einem zweiten Gebiet des Die (z.B. ein Eingangs-/Ausgangsgebiet). In manchen Ausführungsformen werden die Dummy-Gates 62 durch einen anisotropischen Trockenätzprozess entfernt. Zum Beispiel kann der Ätzprozess einen Trockenätzprozess unter Verwendung von Reaktionsgas(en) enthalten, die selektiv die Dummy-Gates 62 ätzen, ohne die erste ILD-Schicht 102 oder die Gate-Abstandhalter 66 zu ätzen. Die Vertiefungen legen die Finnen 52 frei. Im Speziellen werden die Kanalgebiete 58 durch die Vertiefungen freigelegt. Jedes Kanalgebiet 58 ist zwischen benachbarten Paaren der epitaktischen Source/Drain-Gebiete 70 angeordnet. Während der Entfernung können die Dummy-Gate-Dielektrika 60 als Ätzstoppschichten verwendet werden, wenn die Dummy-Gates 62 geätzt werden. Die Dummy-Gate-Dielektrika 60 können dann optional nach der Entfernung der Dummy-Gates 62 entfernt werden. Nach der Entfernung werden die Gate-Dielektrika 112 in den Vertiefungen konform abgeschieden, wie auf den Deckflächen und den Seitenwänden der Finnen 52 und an Seitenwänden der Gate-Abstandhalter 66. Die Gate-Dielektrika 112 können auch auf der Deckfläche der ersten ILD-Schicht 102 gebildet werden. Gemäß manchen Ausführungsformen enthalten die Gate-Dielektrika 112 Siliziumoxid, Siliziumnitrid oder mehrere Schichten davon. In manchen Ausführungsformen enthalten die Gate-Dielektrika 112 ein High-k dielektrisches Material und in diesen Ausführungsformen können die Gate-Dielektrika 112 einen k-Wert größer als etwa 7,0 haben und können ein Metalloxid oder ein Silikat von Hf, Al, Zr, La, Mg, Ba, Ti, Pb und Kombinationen davon enthalten. Die Bildungsverfahren der Gate-Dielektrika 112 können Molekularstrahlabscheidung (MBD), Atomlagenabscheidung (ALD), PECVD und dergleichen enthalten. In Ausführungsformen, wo Abschnitte der Dummy-Gate-Dielektrika 60 in den Vertiefungen verbleiben, enthalten die Gate-Dielektrika 112 ein Material der Dummy-Gate-Dielektrika 60 (z.B. SiO2). Die Gate-Elektroden 114 werden jeweils über den Gate-Dielektrika 112 abgeschieden und füllen die verbleibenden Abschnitte der Vertiefungen. Die Gate-Elektroden 114 können ein metallhaltiges Material wie TiN, TiO, TaN, TaC, Co, Ru, Al, W, Kombinationen davon oder mehrere Schichten davon enthalten. Zum Beispiel, obwohl eine einschichtige Gate-Elektrode 114 veranschaulicht ist, kann jede Gate Elektrode 114 eine beliebige Anzahl von Auskleidungsschichten, eine beliebige Zahl von Austrittsarbeit abstimmenden Schichten und ein Füllmaterial aufweisen. Nach dem Füllen der Gate-Elektroden 114 kann ein Planarisierungsprozess, wie ein CMP, durchgeführt werden, um die überschüssigen Abschnitte der Gate-Dielektrika 112 und das Material der Gate-Elektroden 114 zu entfernen, welche überschüssigen Abschnitte sich über der Deckfläche der ersten ILD-Schicht 102 befinden. Die verbleibenden Materialabschnitte der Gate-Elektroden 114 und der Gate-Dielektrika 112 bilden somit Ersatz-Gates der resultierenden FinFETs. Die Metall-Gates 110 können auch als „Gate-Stapel“ oder „Ersatz-Gate-Stapel“ bezeichnet werden. Die Metall-Gates 110 können sich entlang Seitenwänden der Kanalgebiete 58 der Finnen 52 erstrecken.
  • Die Bildung der Gate-Dielektrika 112 in dem Gebiet 50N und dem Gebiet 50P kann gleichzeitig erfolgen, sodass die Gate-Dielektrika 112 in jedem Gebiet aus denselben Materialien gebildet sind und die Bildung der Gate-Elektroden 114 kann gleichzeitig erfolgen, sodass die Gate-Elektroden 114 in jedem Gebiet aus denselben Materialien gebildet sind. In manchen Ausführungsformen können die Gate-Dielektrika 112 in jedem Gebiet durch unterschiedliche Prozesse gebildet werden, sodass die Gate-Dielektrika 112 verschiedene Materialien sein können, und/oder die Gate-Elektroden 114 in jedem Gebiet können durch unterschiedliche Prozesse gebildet werden, sodass die Gate-Elektroden 114 verschiedene Materialien sein können. Verschiedene Maskierungsschritte können zum Maskieren und Freilegen passender Gebiete verwendet werden, wenn verschiedene Prozesse verwendet werden.
  • In 9A und 9B sind Kontaktöffnungen 120 durch die erste ILD-Schicht 102 und CESL 100 gebildet, die die epitaktischen Source/Drain-Gebiete 70 freilegen. Die Kontaktöffnungen 120 können unter Verwendung annehmbarer Fotolithografie- und Ätztechniken gebildet werden. In manchen Ausführungsformen kann ein gewisser Verlust der epitaktischen Source/Drain-Gebiete 70 infolge einer Ätzung der Kontaktöffnungen 120 erzielt werden, wie durch Überätzen. Während jedoch die epitaktischen Source/Drain-Gebiete 70 gemäß verschiedenen Ausführungsformen eine große Dotiermittelkonzentration nahe den Oberflächen der epitaktischen Source/Drain-Gebiete 70 aufweisen, segregiert das Dotiermittel nicht zu den Oberflächen der epitaktischen Source/Drain-Gebiete 70. Somit kann selbst mit etwas Verlust der epitaktischen Source/Drain-Gebiete 70 noch eine hohe Dotiermittelkonzentration erreicht werden, die Kontaktwiderstand zu den epitaktischen Source/Drain-Gebieten 70 verringern kann.
  • Dann werden Silizide 122 in den Kontaktöffnungen 120 auf Abschnitten der epitaktischen Source/Drain-Gebiete 70 gebildet, die durch die Kontaktöffnungen 120 freiliegen. Die Silizide 122 können durch Abscheiden eines Metalls in den Kontaktöffnungen 120 und Durchführen eines Temperns gebildet werden. Das Metall kann z.B. Titan oder Kobalt sein, die Silizide 122 von TiSi2 bzw. CoSi2 bilden können. Da die epitaktischen Source/Drain-Gebiete 70 eine große Dotiermittelkonzentration nahe ihren jeweiligen Oberflächen aufweisen, enthalten die Silizide 122 daher das (die) Dotiermittel der epitaktischen Source/Drain-Gebiete 70 (z.B. Gallium und, falls vorhanden, Bor). Die Silizide 122 sind physisch und elektrisch an die epitaktischen Source/Drain-Gebiete 70 gekoppelt.
  • In manchen Ausführungsformen kann eine Prä-Silizid-Reinigung der epitaktischen Source/Drain-Gebiete 70 vor Bildung der Silizide 122 durchgeführt werden. Zum Beispiel können sich native Oxide an den Oberflächen der epitaktischen Source/Drain-Gebiete 70 beim Ätzen der Kontaktöffnungen 120 bilden. Die Prä-Silizid-Reinigung kann z.B. eine Nassreinigung sein, die Fluoride und native Oxide von den Oberflächen der epitaktischen Source/Drain-Gebiete 70 entfernt. Galliumreiche native Oxide (z.B. Ga2O3) und Fluoride (z.B. GaF3) sind nicht flüchtig und schwer zu entfernen. Durch Vermeiden einer Segregation des Dotiermittels zu den Oberflächen der epitaktischen Source/Drain-Gebiete 70 kann die Bildung von galliumreichen nativen Oxiden an den Oberflächen der epitaktischen Source/Drain-Gebiete 70 vermieden werden und die nativen Oxide auf den epitaktischen Source/Drain-Gebieten 70 können leichter entfernt werden.
  • In 10A und 10B werden untere Source/Drain-Kontakte 124 in den Kontaktöffnungen 120 gebildet. Eine Auskleidung, wie eine Diffusionssperrschicht, eine Adhäsionsschicht oder dergleichen, und ein leitfähiges Material werden in den Kontaktöffnungen 120, auf den Siliziden 122 gebildet. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen enthalten. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Ein Planarisierungsprozess, wie CMP, kann durchgeführt werden, um überschüssiges Material von einer Oberfläche der ersten ILD-Schicht 102 zu entfernen. Die verbleibende Auskleidung und das leitfähige Material bilden die unteren Source/Drain-Kontakte 124 in den Kontaktöffnungen 120. Die unteren Source/Drain-Kontakte 124 sind physisch und elektrisch an die epitaktischen Source/Drain-Gebieten 70 gekoppelt.
  • In 11A und 11B wird eine zweite ILD-Schicht 130 über der ersten ILD-Schicht 102 und den unteren Source/Drain-Kontakten 124 abgeschieden. In manchen Ausführungsformen ist die zweite ILD-Schicht 130 ein fließfähiger Film, der durch ein fließfähiges CVD-Verfahren gebildet wird. In manchen Ausführungsformen wird die zweite ILD-Schicht 130 aus einem dielektrischen Material wie PSG, BSG, BPSG, USG oder dergleichen gebildet und kann durch jedes geeignete Verfahren, wie CVD und PECVD, abgeschieden werden. Gemäß manchen Ausführungsformen können die Metall-Gates 110 vor Bildung der zweiten ILD-Schicht 130 vertieft werden, sodass Vertiefungen direkt über den Metall-Gates 110 und zwischen gegenüberliegenden Abschnitten der Gate-Abstandhalter 66 gebildet werden. Gate Masken 132, die eine oder mehrere Schichten aus dielektrischem Material, wie Siliziumnitrid, Siliziumoxynitrid oder dergleichen, aufweisen, werden in die Vertiefungen gefüllt, gefolgt von einem Planarisierungsprozess zur Entfernung überschüssiger Abschnitte des dielektrischen Materials, die sich über die erste ILD-Schicht 102 erstrecken.
  • In 12A und 12B werden Gate-Kontakte 134 und obere Source/Drain-Kontakte 136 durch die zweite ILD-Schicht 130 gebildet. Öffnungen für die Gate-Kontakte 134 und oberen Source/Drain-Kontakte 136 werden durch die zweite ILD-Schicht 130 gebildet. Die Öffnungen können unter Verwendung annehmbarer Fotolithografie- und Ätztechniken gebildet werden. Eine Auskleidung, wie eine Diffusionssperrschicht, eine Adhäsionsschicht oder dergleichen, und ein leitfähiges Material werden in den Öffnungen gebildet. Die Auskleidung kann Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen enthalten. Das leitfähige Material kann Kupfer, eine Kupferlegierung, Silber, Gold, Wolfram, Kobalt, Aluminium, Nickel oder dergleichen sein. Es kann ein Planarisierungsprozess, wie CMP, durchgeführt werden, um überschüssiges Material von einer Oberfläche der zweiten ILD-Schicht 130 zu entfernen. Die verbleibende Auskleidung und das leitfähige Material bilden die Gate-Kontakte 134 und oberen Source/Drain-Kontakte 136 in den Öffnungen. Die oberen Source/Drain-Kontakte 136 sind physisch und elektrisch an die unteren Source/Drain-Kontakte 124 gekoppelt und die Gate-Kontakte 134 sind physisch und elektrisch an die Metall-Gates 110 gekoppelt. Die Gate-Kontakte 134 können die Gate-Maske 132, falls vorhanden, durchdringen. Die Gate-Kontakte 134 und oberen Source/Drain-Kontakte 136 können in verschiedenen Prozessen gebildet werden oder können in demselben Prozess gebildet werden. Jeder der Gate-Kontakte 134 und oberen Source/Drain-Kontakte 136 kann in verschiedenen Querschnitten gebildet werden, wodurch ein Kurzschließen der Kontakte vermieden werden kann.
  • Ausführungsformen können Vorteile erreichen. Dotieren der epitaktischen Source/Drain-Gebiete 70 mit einer Unreinheit wie Gallium kann die Quantität von Löchern in den Source/Drain-Gebieten erhöhen, was besonders für einige Arten von Source/Drain-Gebieten vorteilhaft sein kann, wie p-Source/Drain-Gebiete. Bilden der epitaktischen Source/Drain-Gebiete 70 unter Verwendung der hier beschriebenen epitaktischen Wachstumsprozesse kann dazu beitragen, dass die epitaktischen Source/Drain-Gebiete 70 eine große Dotiermittelkonzentration nahe den Oberflächen der epitaktischen Source/Drain-Gebiete 70 aufweisen, ohne dass das Dotiermittel vollständig zu den Oberflächen des epitaktischen Source/Drain-Gebiets 70 segregiert. Entfernung des Galliums während des Ätzprozesses zum Bilden der Kontaktöffnungen 120 kann somit vermieden werden und der Kontaktwiderstand gegenüber den epitaktischen Source/Drain-Gebieten 70 kann durch Bilden der Silizide 122 in galliumreichen Gebieten verringert werden. Ferner kann ein Dotieren der epitaktischen Source/Drain-Gebiete 70 während des Wachstums anstatt durch Implantation Spannungsrelaxation in den Kanalgebieten 58 vermeiden, die während Dotiermittelimplantation auftritt. Leistung der resultierenden FinFETs kann somit verbessert werden.
  • In einer Ausführungsform weist eine Struktur auf: ein Halbleitersubstrat mit einem Kanalgebiet; einen Gate-Stapel über dem Kanalgebiet; und ein epitaktisches Source/Drain-Gebiet benachbart zu (anliegend an den, neben) dem Gate-Stapel, wobei das epitaktische Source/Drain-Gebiet aufweist: einen Hauptabschnitt in dem Halbleitersubstrat, wobei der Hauptabschnitt ein Halbleitermaterial aufweist, das mit Gallium dotiert ist, wobei eine erste Konzentration von Gallium in dem Hauptabschnitt geringer ist als die Feststofflöslichkeit von Gallium in dem Halbleitermaterial; und einen Abschlussabschnitt über dem Hauptabschnitt, wobei der Abschlussabschnitt mit Gallium dotiert ist, wobei eine zweite Konzentration von Gallium in dem Abschlussabschnitt höher als die Feststofflöslichkeit von Gallium in dem Halbleitermaterial ist.
  • In manchen Ausführungsformen der Struktur weist der Hauptabschnitt eine erste Dicke auf, der Abschlussabschnitt weist eine zweite Dicke auf und die zweite Dicke ist kleiner als die erste Dicke. In manchen Ausführungsformen der Struktur weist der Hauptabschnitt eine erste Schicht aus Siliziumgermanium auf, das mit Gallium zu der ersten Konzentration dotiert ist, und der Abschlussabschnitt weist eine zweite Schicht aus Siliziumgermanium auf, das mit Gallium zu der zweiten Konzentration dotiert ist. In manchen Ausführungsformen der Struktur weist der Hauptabschnitt eine erste Schicht aus Siliziumgermanium auf, das mit Gallium zu der ersten Konzentration dotiert ist, und der Abschlussabschnitt weist mehrere zweite Schichten Siliziumgermanium auf, das mit Gallium zu der zweiten Konzentration dotiert sind. In manchen Ausführungsformen der Struktur weist jede der mehreren zweiten Schichten eine selbe kristalline Struktur auf. In manchen Ausführungsformen der Struktur wechseln die diejenigen der mehreren zweiten Schichten mit einer ersten kristallinen Struktur und diejenigen mit einer zweiten kristallinen Struktur ab, wobei sich die erste kristalline Struktur von der zweiten kristalline Struktur unterscheidet. In manchen Ausführungsformen der Struktur weist der Hauptabschnitt eine Schicht aus Siliziumgermanium auf, das mit Gallium dotiert ist, und der Abschlussabschnitt weist abwechselnde Schichten aus Silizium, das mit Gallium dotiert sind, und Schichten aus Germanium, das mit Gallium dotiert sind, auf, wobei die Schichten aus Silizium mit mehr Gallium dotiert sind als die Schichten aus Germanium. In manchen Ausführungsformen der Struktur hat das epitaktische Source/Drain-Gebiet Oberflächen mit Facetten, die sich seitlich über Seitenwände des Halbleitersubstrats hinaus erstrecken. In manchen Ausführungsformen weist die Struktur ferner auf: eine Zwischenschichtdielektriumschicht (ILD-Schicht) über dem epitaktischen Source/Drain-Gebiet; einen Source/Drain-Kontakt, der sich durch die ILD-Schicht erstreckt; und ein Silizid, das zwischen dem Source/Drain-Kontakt und dem Abschlussabschnitt angeordnet ist, wobei das Silizid Gallium enthält.
  • In einer Ausführungsform umfasst ein Verfahren: Bilden eines Gate-Stapels auf einer Finne; Ätzen der Finne zur Bildung einer Vertiefung in der Finne benachbart zu (anliegend an den, neben) dem Gate-Stapel; Abgeben von Epitaxievorläufern während eines ersten Wachstumsschritts, um einen ersten Abschnitt eines epitaktischen Source/Drain-Gebiets in der Vertiefung zu bilden, wobei die Epitaxievorläufer Halbleitermaterialvorläufer und einen Galliumvorläufer enthalten, wobei der Galliumvorläufer während des ersten Wachstumsschritts bei einer ersten Strömungsrate abgegeben wird; und Abgeben der Epitaxievorläufer während eines zweiten Wachstumsschritts zur Bildung eines zweiten Abschnitt des epitaktischen Source/Drain-Gebiets über dem ersten Abschnitt des epitaktischen Source/Drain-Gebiets, wobei der Galliumvorläufer während des zweiten Wachstumsschritts bei einer zweiten Strömungsrate abgegeben wird, wobei die zweite Strömungsrate höher als die erste Strömungsrate ist.
  • In manchen Ausführungsformen des Verfahrens weist der erste Abschnitt eine erste Schicht des Halbleitermaterials auf, das mit Gallium zu einer ersten Konzentration dotiert ist und der zweite Abschnitt weist eine zweite Schicht des Halbleitermaterials auf, das mit Gallium zu einer zweiten Konzentration dotiert ist, wobei die erste Konzentration geringer ist als die Feststofflöslichkeit von Gallium in dem Halbleitermaterial, die zweite Konzentration höher ist als die Feststofflöslichkeit von Gallium in dem Halbleitermaterial. In manchen Ausführungsformen des Verfahrens weist der erste Abschnitt eine erste Schicht des Halbleitermaterials auf, das mit Gallium zu einer ersten Konzentration dotiert ist, und Abgeben der Epitaxievorläufer während des zweiten Wachstumsschritts umfasst: Abgeben der Epitaxievorläufer während des zweiten Wachstumsschritts zur Bildung mehrerer zweiter Schichten über der ersten Schicht. In manchen Ausführungsformen umfasst das Verfahren ferner: Züchten eines ersten Teilsatzes der mehreren zweiten Schichten bei einer ersten Temperatur während des zweiten Wachstumsschritts; und Züchten eines zweiten Teilsatzes der mehreren zweiten Schichten bei einer zweiten Temperatur während des zweiten Wachstumsschritts, wobei die zweite Temperatur höher als die erste Temperatur ist. In manchen Ausführungsformen des Verfahrens weist die erste Schicht Siliziumgermanium auf, das mit Gallium zu der ersten Konzentration dotiert ist, wo ein erster Teilsatz der mehreren zweiten Schichten Germanium enthält, das mit Gallium zu einer zweiten Konzentration dotiert ist, und wo ein zweiter Teilsatz der mehreren zweiten Schichten Silizium enthält, das mit Gallium zu einer dritten Konzentration dotiert ist, wobei die dritte Konzentration höher als die zweite Konzentration ist, die zweite Konzentration höher als die erste Konzentration ist. In manchen Ausführungsformen des Verfahrens enthalten die Epitaxievorläufer weiter einen Borvorläufer. In manchen Ausführungsformen umfasst das Verfahren ferner: Abscheiden einer Zwischenschichtdielektriumschicht (ILD-Schicht) über dem epitaktischen Source/Drain-Gebiet; Ätzen einer Öffnung in der ILD-Schicht, wobei die Öffnung den zweiten Abschnitt des epitaktischen Source/Drain-Gebiets freilegt; Bilden eines Silizids in der Öffnung und auf dem zweiten Abschnitt des epitaktischen Source/Drain-Gebiets, wobei das Silizid Gallium enthält; und Bilden eines Source/Drain-Kontakts in der Öffnung und auf dem Silizid.
  • In einer Ausführungsform umfasst ein Verfahren: Bilden eines Gate-Stapels auf einer Finne; Ätzen der Finne zur Bildung einer Vertiefung in der Finne benachbart zu (anliegend an den, neben) dem Gate-Stapel; Abgeben von Halbleitermaterialvorläufern zur Bildung einer ersten epitaktischen Schicht in der Vertiefung; nach Abgeben der Halbleitermaterialvorläufer, Abgeben eines Dotiermittelvorläufers zur Bildung einer Verunreinigungsschicht auf der ersten epitaktischen Schicht; nach Abgeben des Dotiermittelvorläufers Wiederaufnehmen des Abgebens der Halbleitermaterialvorläufer zur Bildung einer zweiten epitaktischen Schicht auf der Verunreinigungsschicht; und Durchführen eines Temperns zum Diffundieren mindestens eines Abschnitts der Verunreinigungsschicht in die erste epitaktische Schicht und die zweite epitaktische Schicht.
  • In manchen Ausführungsformen des Verfahrens enthalten die Halbleitermaterialvorläufer German, der Dotiermittelvorläufer ist Galliumchlorid und nach Abgeben des Dotiermittelvorläufers enthält die Verunreinigungsschicht eine Galliummonoschicht, die mit Chlor abgeschlossen ist. In manchen Ausführungsformen umfasst das Verfahren weiter: nach Abgeben des Dotiermittelvorläufers und vor Wiederaufnehmen des Abgebens der Halbleitermaterialvorläufer, Abgeben eines Reduktionsmittels auf der Verunreinigungsschicht, wobei das Reduktionsmittel das Chlor von der Galliummonoschicht entfernt. In manchen Ausführungsformen des Verfahrens umfasst Wiederaufnehmen des Abgebens der Halbleitermaterialvorläufer gleichzeitiges Abgeben eines Reduktionsmittels und der Halbleitermaterialvorläufer, wobei das Reduktionsmittel das Chlor von der Galliummonoschicht entfernt.
  • Das Vorangehende umreißt Merkmale einiger Ausführungsformen, sodass Fachkundige die Aspekte der vorliegenden Offenbarung besser verstehen können. Fachkundige sollten begrüßen, dass sie die vorliegende Offenbarung bereits als eine Basis zum Designen oder Modifizieren anderer Prozesse und Strukturen zur Umsetzung derselben Zwecke und/oder Erzielen derselben Vorteile der hierin vorgebrachten Ausführungsformen verwenden können. Fachkundige sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht vom Wesen und Umfang der vorliegenden Offenbarung abweichen und dass sie unterschiedliche Änderungen, Ersetzungen und Abänderungen vornehmen können, ohne von dem Wesen und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/893947 [0001]

Claims (20)

  1. Struktur, aufweisend: ein Halbleitersubstrat mit einem Kanalgebiet; einen Gate-Stapel über dem Kanalgebiet; und ein epitaktisches Source/Drain-Gebiet benachbart zu dem Gate-Stapel, wobei das epitaktische Source/Drain-Gebiet Folgendes aufweist: - einen Hauptabschnitt in dem Halbleitersubstrat, wobei der Hauptabschnitt ein Halbleitermaterial aufweist, das mit Gallium dotiert ist, wobei eine erste Konzentration von Gallium in dem Hauptabschnitt geringer ist als die Feststofflöslichkeit von Gallium in dem Halbleitermaterial; und - einen Abschlussabschnitt über dem Hauptabschnitt, wobei der Abschlussabschnitt mit Gallium dotiert ist, wobei eine zweite Konzentration von Gallium in dem Abschlussabschnitt höher als die Feststofflöslichkeit von Gallium in dem Halbleitermaterial ist.
  2. Struktur nach Anspruch 1, wobei der Hauptabschnitt eine erste Dicke aufweist, der Abschlussabschnitt eine zweite Dicke aufweist und die zweite Dicke kleiner als die erste Dicke ist.
  3. Struktur nach Anspruch 1 oder 2, wobei der Hauptabschnitt eine erste Schicht von Siliziumgermanium aufweist, das mit Gallium zu der ersten Konzentration dotiert ist, und wobei der Abschlussabschnitt eine zweite Schicht von Siliziumgermanium aufweist, das mit Gallium zu der zweiten Konzentration dotiert ist.
  4. Struktur nach Anspruch 1 oder 2, wobei der Hauptabschnitt eine erste Schicht von Siliziumgermanium aufweist, das mit Gallium zu der ersten Konzentration dotiert ist, und wobei der Abschlussabschnitt mehrere zweite Schichten von Siliziumgermanium aufweist, das mit Gallium zu der zweiten Konzentration dotiert ist.
  5. Struktur nach Anspruch 4, wobei jede der mehreren zweiten Schichten eine gleiche kristalline Struktur aufweist.
  6. Struktur nach Anspruch 4 oder 5, wobei sich diejenigen der mehreren zweiten Schichten mit einer ersten kristallinen Struktur und diejenigen der mehreren zweiten Schichten mit einer zweiten kristallinen Struktur abwechseln, wobei sich die erste kristalline Struktur von der zweiten kristalline Struktur verschieden ist.
  7. Struktur nach Anspruch 1 oder 2, wobei der Hauptabschnitt eine Schicht von Siliziumgermanium aufweist, das mit Gallium dotiert ist, wobei der Abschlussabschnitt abwechselnde Schichten von Silizium, das mit Gallium dotiert ist, und Schichten von Germanium, das mit Gallium dotiert ist, aufweist, wobei die Schichten von Silizium mit mehr Gallium dotiert sind als die Schichten von Germanium.
  8. Struktur nach einem der vorstehenden Ansprüche, wobei das epitaktische Source/Drain-Gebiet facettierte Oberflächen aufweist, die sich seitlich über Seitenwände des Halbleitersubstrats hinaus erstrecken.
  9. Struktur nach einem der vorstehenden Ansprüche, weiter aufweisend: eine Zwischenschichtdielektriumschicht (ILD-Schicht) über dem epitaktischen Source/Drain-Gebiet; einen Source/Drain-Kontakt, der sich durch die ILD-Schicht erstreckt; und ein Silizid, das zwischen dem Source/Drain-Kontakt und dem Abschlussabschnitt angeordnet ist, wobei das Silizid Gallium enthält.
  10. Verfahren, umfassend: Bilden eines Gate-Stapels auf einer Finne; Ätzen der Finne zur Bildung einer Vertiefung in der Finne benachbart zu dem Gate-Stapel; Abgeben von Epitaxievorläufern während eines ersten Wachstumsschritts zur Bildung eines ersten Abschnitts eines epitaktischen Source/Drain-Gebiets in der Vertiefung, wobei die Epitaxievorläufer Halbleitermaterialvorläufer und einen Galliumvorläufer enthalten, wobei der Galliumvorläufer während des ersten Wachstumsschritts bei einer ersten Strömungsrate abgegeben wird; und Abgeben der Epitaxievorläufer während eines zweiten Wachstumsschritts zur Bildung eines zweiten Abschnitts des epitaktischen Source/Drain-Gebiets über dem ersten Abschnitt des epitaktischen Source/Drain-Gebiets, wobei der Galliumvorläufer während des zweiten Wachstumsschritts bei einer zweiten Strömungsrate abgegeben wird, wobei die zweite Strömungsrate höher als die erste Strömungsrate ist.
  11. Verfahren nach Anspruch 10, wobei der erste Abschnitt eine erste Schicht des Halbleitermaterials aufweist, das mit Gallium zu einer ersten Konzentration dotiert ist, und wobei der zweite Abschnitt eine zweite Schicht des Halbleitermaterials aufweist, das mit Gallium zu einer zweiten Konzentration dotiert ist, wobei die erste Konzentration geringer ist als die Feststofflöslichkeit von Gallium in dem Halbleitermaterial, wobei die zweite Konzentration höher als die Feststofflöslichkeit von Gallium in dem Halbleitermaterial ist.
  12. Verfahren nach Anspruch 10 oder 11, wobei der erste Abschnitt eine erste Schicht des Halbleitermaterials aufweist, das mit Gallium zu einer ersten Konzentration dotiert ist, wobei das Abgeben der Epitaxievorläufer während des zweiten Wachstumsschritts umfasst: - Abgeben der Epitaxievorläufer während des zweiten Wachstumsschritts zur Bildung mehrerer zweiter Schichten über der ersten Schicht.
  13. Verfahren nach Anspruch 12, weiter umfassend: Züchten eines ersten Teilsatzes der mehreren zweiten Schichten bei einer ersten Temperatur während des zweiten Wachstumsschritts; und Züchten eines zweiten Teilsatzes der mehreren zweiten Schichten bei einer zweiten Temperatur während des zweiten Wachstumsschritts, wobei die zweite Temperatur höher als die erste Temperatur ist.
  14. Verfahren nach Anspruch 12 oder 13, wobei die erste Schicht Siliziumgermanium enthält, das mit Gallium zu der ersten Konzentration dotiert ist, wobei ein erster Teilsatz der mehreren zweiten Schichten Germanium enthält, das mit Gallium zu einer zweiten Konzentration dotiert ist, und wobei ein zweiter Teilsatz der mehreren zweiten Schichten Silizium enthält, das mit Gallium zu einer dritten Konzentration dotiert ist, wobei die dritte Konzentration höher als die zweite Konzentration ist, die zweite Konzentration höher als die erste Konzentration ist.
  15. Verfahren nach einem der Ansprüche 10 bis 14, wobei die Epitaxievorläufer weiter einen Borvorläufer enthalten.
  16. Verfahren nach einem der Ansprüche 10 bis 15, weiter umfassend: Abscheiden einer Zwischenschichtdielektriumschicht (ILD-Schicht) über dem epitaktischen Source/Drain-Gebiet; Ätzen einer Öffnung in der ILD-Schicht, wobei die Öffnung den zweiten Abschnitt des epitaktischen Source/Drain-Gebiets freilegt; Bilden eines Silizids in der Öffnung und auf dem zweiten Abschnitt des epitaktischen Source/Drain-Gebiets, wobei das Silizid Gallium enthält; und Bilden eines Source/Drain-Kontakts in der Öffnung und auf dem Silizid.
  17. Verfahren, umfassend: Bilden eines Gate-Stapels auf einer Finne; Ätzen der Finne zur Bildung einer Vertiefung in der Finne benachbart zu dem Gate-Stapel; Abgeben von Halbleitermaterialvorläufern zur Bildung einer ersten epitaktischen Schicht in der Vertiefung; nach dem Abgeben der Halbleitermaterialvorläufer, Abgeben eines Dotiermittelvorläufers zur Bildung einer Verunreinigungsschicht auf der ersten epitaktischen Schicht; nach dem Abgeben des Dotiermittelvorläufers, Fortsetzen des Abgebens der Halbleitermaterialvorläufer zur Bildung einer zweiten epitaktischen Schicht auf der Verunreinigungsschicht; und Durchführen eines Temperns zum Diffundieren mindestens eines Abschnitts der Verunreinigungsschicht in die erste epitaktische Schicht und die zweite epitaktische Schicht.
  18. Verfahren nach Anspruch 17, wobei die Halbleitermaterialvorläufer German enthalten, wobei der Dotiermittelvorläufer Galliumchlorid ist und wobei nach Abgeben des Dotiermittelvorläufers die Verunreinigungsschicht eine Galliummonoschicht aufweist, die mit Chlor abgeschlossen ist.
  19. Verfahren nach Anspruch 18, weiter umfassend: nach Abgeben des Dotiermittelvorläufers und vor dem Fortsetzen des Abgebens der Halbleitermaterialvorläufer, Abgeben eines Reduktionsmittels auf der Verunreinigungsschicht, wobei das Reduktionsmittel das Chlor von der Galliummonoschicht entfernt.
  20. Verfahren nach Anspruch 18 oder 19, wobei das Fortsetzen des Abgebens der Halbleitermaterialvorläufer gleichzeitiges Abgeben eines Reduktionsmittels und der Halbleitermaterialvorläufer umfasst, wobei das Reduktionsmittel das Chlor von der Galliummonoschicht entfernt.
DE102020107289.9A 2019-08-30 2020-03-17 Halbleitervorrichtung und verfahren Pending DE102020107289A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962893947P 2019-08-30 2019-08-30
US62/893,947 2019-08-30
US16/805,958 2020-03-02
US16/805,958 US11239368B2 (en) 2019-08-30 2020-03-02 Semiconductor device and method

Publications (1)

Publication Number Publication Date
DE102020107289A1 true DE102020107289A1 (de) 2021-03-04

Family

ID=74565641

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020107289.9A Pending DE102020107289A1 (de) 2019-08-30 2020-03-17 Halbleitervorrichtung und verfahren

Country Status (1)

Country Link
DE (1) DE102020107289A1 (de)

Similar Documents

Publication Publication Date Title
DE102019117191B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102017128255B4 (de) Halbleitervorrichtung und Verfahren
DE102017117793B4 (de) Verfahren zur Herstellung von Multi-Gate-Transistoren und resultierende Strukturen
DE102017127554B3 (de) Halbleiterfabrikationsverfahren mit Vermeidung von Gatehöhenverlust in Planarisierungsprozessen
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102019117011B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019109857A1 (de) Halbleiter-bauelement und herstellungsverfahren
DE102019102135A1 (de) Fin-feldeffekttransistorvorrichtung und verfahren
DE102020110754A1 (de) Halbleitervorrichtung und verfahren
DE102020109608A1 (de) Dummy-finnen und verfahren zu deren herstellung
DE102019118375A1 (de) FinFET-Vorrichtung und Verfahren zum Bilden derselbigen
DE102020114314A1 (de) Halbleitervorrichtung und verfahren
DE102019121278B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung
DE102019121282B4 (de) Finnenfeldeffekttransistorvorrichtung und Verfahren zum Bilden derselben
DE102020114655B4 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopfen mit einspringendem profil und verfahren zu dessen herstellung
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102018125383A1 (de) FinFET Vorrichtung und Verfahren zu deren Bildung
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020115408A1 (de) Halbleitervorrichtung und verfahren
DE102017127205B4 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE102023101602A1 (de) Metallgatestruktur und verfahren zu deren herstellung
DE102022105643A1 (de) Transistor-gatestrukturen und verfahren zu deren herstellung
DE102019128469B4 (de) Finnenfeldeffekttransistorbauelement und verfahren zu dessen herstellung
DE102021113053A1 (de) Fin-feldeffekttransistorvorrichtung und verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed