DE102018000290A1 - Displaytafel und Displayvorrichtung - Google Patents

Displaytafel und Displayvorrichtung Download PDF

Info

Publication number
DE102018000290A1
DE102018000290A1 DE102018000290.0A DE102018000290A DE102018000290A1 DE 102018000290 A1 DE102018000290 A1 DE 102018000290A1 DE 102018000290 A DE102018000290 A DE 102018000290A DE 102018000290 A1 DE102018000290 A1 DE 102018000290A1
Authority
DE
Germany
Prior art keywords
pixel
pixel electrode
sub
pixel electrodes
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018000290.0A
Other languages
English (en)
Other versions
DE102018000290B4 (de
Inventor
Hongbo Zhou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Publication of DE102018000290A1 publication Critical patent/DE102018000290A1/de
Application granted granted Critical
Publication of DE102018000290B4 publication Critical patent/DE102018000290B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/52—RGB geometrical arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Es werden eine Displaytafel und eine Displayvorrichtung bereitgestellt. Die Displaytafel schließt ein Substrat (1), eine Vielzahl von Pixelelektroden (2) auf dem Substrat (1) und eine Vielzahl von Dünnschichttransistoren (3) auf dem Substrat (1) ein; jede Pixelelektrode (2) schließt eine Vielzahl erster Pixelelektroden (22) und mindestens drei zweite Pixelelektroden (22) als Kompensations-Pixelelektroden ein, wobei ein Bereich des Substrats (1), der von jeder Kompensations-Pixelelektrode eingenommen wird, kleiner ist als ein Bereich des Substrats, der von jeder ersten Pixelelektrode (21) eingenommen wird; wobei die Dünnschichttransistoren (3) in Zeilen in der ersten Richtung (x) und in Spalten in der zweiten Richtung (y) angeordnet sind, und die Dünnschichttransistoren (3) in einem Verhältnis von 1:1 elektrisch mit den Pixelelektroden (2) verbunden sind, und die orthographische Projektion mindestens einer zweiten Pixelelektrode (22) auf dem Substrat (1) sich nicht mit der orthographischen Projektion mindestens eines Dünnschichttransistors (3) überlagert, der entsprechend mit der mindestens einen der mindestens drei zweiten Pixelelektroden (22) auf dem Substrat (1) verbunden ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft das Gebiet von Displaytechnologien und insbesondere eine Displaytafel und eine Displayvorrichtung.
  • HINTERGRUND
  • Eine Displaytafel gehört zu den zentralen Teilen der Displayvorrichtung, die Qualität der Displaytafel hat direkten Einfluss auf die Leistung der Displayvorrichtung, und daher ist die Anzeigequalität der Displaytafel ein entscheidender Faktor, der bei der Konstruktion der strukturellen Konfiguration der Displaytafel zu berücksichtigen ist.
  • Aktuell schließt die Displaytafel hauptsächlich eine Vielzahl von Pixeln ein, die in einem Array verteilt sind. Mit der Entwicklung der Produktionstechnologie der Displaytafel kann die Konfiguration der Displaytafel für verschiedene persönliche Bedürfnisse von Benutzern angepasst werden, zum Beispiel hat der Anzeigebereich, der Displaytafel eine Ausrundung, so dass ein Teil des Anzeigebereichs sich als speziell geformter Bereich präsentiert, verglichen mit dem größten Teil des Anzeigebereichs der Displaytafel. 1 zeigt eine Draufsicht eines speziell geformten Bereichs einer Displaytafel aus dem Stand der Technik. Da sich ein vollständiger Pixel in dem speziell geformten Bereich befinden muss, sind einige Bereiche der Kante des speziell geformten Bereichs nicht mit Pixeln darin ausgestattet, so dass die Kante des speziell geformten Bereichs eine offensichtliche Zick-Zack-Displayanordnung während des Anzeigeprozesses aufweist, was zu einer schlechten Anzeigequalität der Displaytafel führt.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung stellt eine Displaytafel (100) und eine Displayvorrichtung zur Verbesserung der Anzeigequalität der Displaytafel (100) bereit.
  • Der erste Aspekt der vorliegenden Offenbarung stellt eine Displaytafel (100) bereit, die Folgendes einschließt:
    • ein Substrat (1); eine Vielzahl von Pixelelektroden (2), die auf dem Substrat (1) positioniert sind, wobei jede Pixelelektrode (2) eine Vielzahl erster Pixelelektroden (21) und mindestens drei zweite Pixelelektroden (22) einschließt; und eine Vielzahl von Dünnschichttransistoren (3), die auf dem Substrat (1) in einer ersten Richtung (x) in Zeilen und in einer zweiten Richtung (y) in Spalten angeordnet sind; wobei die mindestens drei zweiten Pixelelektroden (22) Kompensations-Pixelelektroden sind und ein Bereich des Substrats (1) der von jeder Kompensations-Pixelelektrode eingenommen wird, kleiner ist als ein Bereich des Substrats (1), der von jeder ersten Pixelelektrode (21) eingenommen wird; und wobei die Vielzahl an Dünnschichttransistoren (3) in einem Verhältnis von 1:1 mit der Vielzahl von Pixelelektroden (2) elektrisch verbunden ist, und wobei eine orthographische Projektion von mindestens einer der mindestens drei zweiten Pixelelektroden (22) auf das Substrat (1) sich nicht mit einer orthographischen Projektion mindestens eines der Dünnschichttransistoren (3) überlagert, der entsprechend mit der mindestens einen der mindestens drei zweiten Pixelelektroden (22) auf dem Substrat (1) verbunden ist.
  • Wahlweise ist ein Bereich des Substrats der von jeder zweiten Pixelelektrode (22) eingenommen wird, als erster Bereich definiert, wobei der Bereich des Substrats (1), der von jeder ersten Pixelelektrode (21) eingenommen wird, als zweiter Bereich definiert ist und der erste Bereich sich an einem Rand des zweiten Bereichs befindet.
  • Wahlweise schließt jede zweite Pixelelektrode (22) einen Displayabschnitt (22a) und einen Verbindungsabschnitt (22b) ein, wobei der Displayabschnitt (22a) und der Verbindungsabschnitt (22b) auf derselben Schicht angeordnet sind und der Displayabschnitt (22a) durch den Verbindungsabschnitt (22b) elektrisch mit dem Dünnschichttransistoren (3) verbunden ist.
  • Wahlweise hat der Verbindungsabschnitt (22b) die Form eines Streifens.
  • Wahlweise schließt die Displaytafel (100) weiter eine gemeinsame Elektrode (4) ein, die zwischen die zweiten Pixelelektroden (22) positioniert ist, wobei ein elektrisches Feld zwischen der gemeinsamen Elektrode (4) und den zweiten Pixelelektroden (22) gebildet wird; und wobei die gemeinsame Elektrode (4) einen hohlen Abschnitt (41) hat und in einer Richtung des elektrischen Feldes der hohle Abschnitt (41) mindestens einem der Verbindungsabschnitte (22b) zugewandt ist.
  • Wahlweise überlagert sich in der Richtung des elektrischen Feldes eine Projektion des hohlen Abschnitts (41) mit einer Projektion mindestens eines der Verbindungsabschnitte (22b).
  • Wahlweise schließt der Verbindungsabschnitt (22b) in einer Richtung senkrecht zum Substrat (1) eine Vielzahl linearer Segmente ein, wobei jedes der linearen Segmente mindestens ein erstes Segment einschließt, das sich entlang der ersten Richtung (x) erstreckt und mindestens ein zweites Segment, das sich entlang der zweiten Richtung (y) erstreckt.
  • Wahlweise schließt die Displaytafel (100) weiter Folgendes ein: eine erste Isolierschicht (5), eine gemeinsame Elektrode (4), eine Planarisierungsschicht (6) und eine zweite Metallschicht (7), wobei die erste Isolierschicht (5), die gemeinsame Elektrode (4), die Planarisierungsschicht (6) und die zweite Metallschicht (7) nacheinander unterhalb der zweiten Pixelelektroden (22) angeordnet sind; wobei die zweite Metallschicht (7) elektrisch mit den Dünnschichttransistoren (3) verbunden ist, eine erste Durchgangsbohrung (V1) durch jede der ersten Isolierschicht (5) der gemeinsamen Elektrode (4) und der Planarisierungsschicht (6) geführt ist und die mindestens (3) zweiten Pixelelektroden (22) durch die ersten Durchgangsbohrungen (V1) elektrisch mit der zweiten Metallschicht (7) verbunden sind.
  • Wahlweise schließt die Displaytafel (100) weiter Folgendes ein: eine erste Isolierschicht (5), eine gemeinsame Elektrode (4), eine Planarisierungsschicht (6), eine zweite Metallschicht (7), eine zweite Isolierschicht (8) und eine erste Metallschicht (9); wobei die erste Isolierschicht (5) die gemeinsame Elektrode (4), die Planarisierungsschicht (6), die zweite Metallschicht (7), die zweite Isolierschicht (8) und die erste Metallschicht (9) nacheinander unterhalb der zweiten Pixelelektroden (22) angeordnet sind, die erste Metallschicht (9) elektrisch mit dem Dünnschichttransistor verbunden ist, und eine zweite Durchgangsbohrung (V2) durch jede der ersten Isolierschicht (5), der gemeinsamen Elektrode (4), der Planarisierungsschicht (6), der zweite Metallschicht (7) und der zweiten Isolierschicht (8) geführt ist, und die mindestens drei zweiten Pixelelektroden (22) durch die zweiten Durchgangsbohrungen (V2) elektrisch mit der ersten Metallschicht (9) verbunden sind.
  • Wahlweise schließt die Displaytafel (100) weiter Folgendes ein: eine erste Isolierschicht (5), eine gemeinsame Elektrode (4), eine Planarisierungsschicht (6) und eine dritte Metallschicht (10), wobei die erste Isolierschicht (5) die gemeinsame Elektrode (4), die Planarisierungsschicht (6) und die dritte Metallschicht (10) nacheinander unterhalb der zweiten Pixelelektroden (22) angeordnet sind, die dritte Metallschicht (10) elektrisch mit den Dünnschichttransistoren (3) verbunden ist, eine dritte Durchgangsbohrung (V3) durch jede der ersten Isolierschicht (5), der gemeinsamen Elektrode (4), und der Planarisierungsschicht (6) geführt ist, und die mindestens (3) zweiten Pixelelektroden (23) durch die dritten Durchgangsbohrungen (V3) elektrisch mit der dritten Metallschicht (10) verbunden sind.
  • Wahlweise bilden die mindestens (3) zweiten Pixelelektroden (22) mindestens einen Pixel und bei jedem der mindestens einen Pixel sind alle Pixelelektroden (2) entlang der ersten Richtung (x) oder entlang der zweiten Richtung (y) angeordnet.
  • Wahlweise ist bei jedem der mindestens einen Pixel die Anzahl der zweiten Pixelelektroden (22) drei, und die drei zweiten Pixelelektroden (22) sind entlang der zweiten Richtung (y) angeordnet.
  • Wahlweise ist bei jedem der mindestens einen Pixel die Anzahl der zweiten Pixelelektroden (22) vier, und die vier zweiten Pixelelektroden (22) sind entlang der zweiten Richtung (y) angeordnet.
  • Wahlweise bilden die mindestens drei zweiten Pixelelektroden (22) mindestens einen Pixel, und bei jedem der mindestens einen Pixel sind alle zweiten Pixelelektroden (22) in Reihe entlang der ersten Richtung (x) und in der Spalte entlang der zweiten Richtung (y) angeordnet.
  • Wahlweise ist bei jedem der mindestens einen Pixel die Anzahl der zweiten Pixelelektroden (22) drei, und die zweiten Pixelelektroden (22) schließen eine erste Sub-Pixelelektrode (221), eine zweite Sub-Pixelektrode (222) und eine dritte Sub-Pixelektrode (223) ein; die erste Sub-Pixelektrode (221) und die zweite Sub-Pixelektrode (222) sind entlang der ersten Richtung (x) angeordnet und direkt mit zwei der Dünnschichttransistoren (3) verbunden, und die dritte Sub-Pixelektrode (223) und die erste Sub-Pixelektrode (221) sind entlang der zweiten Richtung (y) angeordnet.
  • Wahlweise ist bei jedem des mindestens einen Pixels eine Anzahl der zweiten Pixelelektroden (22) vier, und die vier zweiten Pixelelektroden (22) schließen eine erste Sub-Pixelektrode (221), eine zweite Sub-Pixelektrode (222), eine dritte Sub-Pixelektrode (223) und eine vierte Sub-Pixelektrode (224) ein; die erste Sub-Pixelektrode (221) und die zweite Sub-Pixelektrode (222) sind entlang der ersten Richtung (x) angeordnet, die dritte Sub-Pixelektrode (223) und die vierte Sub-Pixelektrode (224) sind entlang der ersten Richtung (x) angeordnet, und die erste Sub-Pixelektrode (221) und die dritte Sub-Pixelektrode (223) sind entlang der zweiten Richtung (y) angeordnet.
  • Wahlweise ist bei jedem des mindestens einen Pixels eine Anzahl der zweiten Pixelelektroden (22) vier, wobei die vier zweiten Pixelelektroden (22) eine erste Sub-Pixelektrode (221), eine zweite Sub-Pixelektrode (222), eine dritte Sub-Pixelektrode (223) und eine vierte Sub-Pixelektrode (224) einschließen. Die erste Sub-Pixelektrode (221), die zweite Sub-Pixelektrode (222) und die dritte Sub-Pixelektrode (223) sind entlang der ersten Richtung (x) angeordnet, und die vierte Sub-Pixelektrode (224) und die erste Sub-Pixelektrode (221) sind entlang der zweiten Richtung (y) angeordnet.
  • Der zweite Aspekt der vorliegenden Offenbarung stellt eine Displayvorrichtung bereit, die eine beliebige der Displaytafeln (100), wie oben beschrieben, einschließt.
  • Die Lösungen, die von der vorliegenden Offenbarung geliefert werden, haben folgende Vorteile:
    • Da die zweite Pixelelektrode auf der Displaytafel eine Kompensations-Pixelelektrode auf dem Substrat ist, und eine Fläche des Substrats, die von jeder Kompensations-Pixelelektrode eingenommen wird, kleiner ist als eine Fläche des Substrats, die von jeder ersten Pixelelektrode eingenommen wird, so dass die Position des speziell geformten Bereichs, der im Stand der Technik nicht groß genug ist, um einen vollständigen Pixel zu positionieren, mit einem kleinen unvollständigen Pixel positioniert werden kann, der aus einer Vielzahl zweiter Pixelelektroden besteht, wodurch die Fläche des Randes des speziell geformten Bereichs ohne Pixel gegenüber dem Stand der Technik erheblich verkleinert wird, um so die Zick-Zack-Displayanordnung zu erleichtern, die während der Anzeige am Rand des speziell geformten Bereichs geformt ist, wodurch der Rand des speziell geformten Bereichs geglättet und die Anzeigequalität der Displaytafel verbessert wird. Zusätzlich sind die Dünnschichttransistoren auf dem Substrat in Zeilen und Spalten angeordnet, ebenso wie bei vorhandenen Dünnschichttransistoren aus dem Stand der Technik, somit wird die Anordnung der Dünnschichttransistoren nicht verändert, wobei die Anzeigequalität der Displaytafel gleichzeitig verbessert wird, so dass der Produktionsprozess für die Displaytafel nicht beeinflusst wird.
  • Figurenliste
  • Zur besseren Verdeutlichung technischer Lösungen in Ausführungsformen der vorliegenden Offenbarung werden die beigefügten, in den Ausführungsformen verwendeten Zeichnungen im Folgenden kurz vorgestellt. Es wird darauf hingewiesen, dass die im Folgenden beschriebenen Zeichnungen nur zur Verdeutlichung der Ausführungsformen der vorliegenden Offenbarung dienen und andere Zeichnungen ohne kreative Bemühungen ebenfalls vom Fachmann verwendet werden können.
    • 1 zeigt ein schematisches Diagramm eines Randes eines speziell geformten Bereichs einer Displaytafel aus dem Stand der Technik;
    • 2 zeigt eine Draufsicht auf eine Displaytafel gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 3 zeigt eine schematische Querschnittsansicht entlang der Richtung A-A' in 2, gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 4 zeigt eine erste schematische Querschnittsansicht entlang der Richtung B-B' in 2 gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 5 zeigt eine zweite schematische Querschnittsansicht entlang der Richtung B-B' in 2 gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 6 zeigt eine dritte schematische Querschnittsansicht entlang der Richtung B-B' in 2 gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 7 zeigt eine erste Draufsicht eines Pixels der aus einer Vielzahl zweiter Pixelelektroden besteht, gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 8 zeigte eine zweite Draufsicht eines Pixels, der aus einer Vielzahl zweiter Pixelelektroden besteht, gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 9 zeigt eine dritte Draufsicht eines Pixels, der aus einer Vielzahl zweiter Pixelelektroden besteht, gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 10 zeigt eine vierte Draufsicht eines Pixels, der aus einer Vielzahl zweiter Pixelelektroden besteht, gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 11 zeigt eine fünfte Draufsicht eines Pixels, der aus einer Vielzahl zweiter Pixelelektroden besteht gemäß einer Ausführungsform der vorliegenden Offenbarung;
    • 12 zeigt ein schematisches Diagramm der Verbindung zwischen der Vielzahl zweiter Pixelelektroden in 9 und einem Dünnschichttransistor, gemäß einer Ausführungsform der vorliegenden Offenbarung; und
    • 13 zeigt eine Draufsicht einer Displayvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Die hierin dargestellten Zeichnungen sind in die Beschreibung integriert und bilden einen Teil davon, sie zeigen Ausführungsformen der vorliegenden Offenbarung und werden gemeinsam mit der Beschreibung verwendet, um das Prinzip der vorliegenden Offenbarung zu erläutern.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Zum besseren Verständnis der technischen Lösungen der vorliegenden Offenbarung werden Ausführungsformen der vorliegenden Offenbarung detailliert mit Bezug auf die beigefügten Zeichnungen beschrieben.
  • Es versteht sich, dass die beschriebenen Ausführungsformen nur einen Teil der möglichen Ausführungsformen und nicht alle darstellen. Basierend auf den Ausführungsformen der vorliegenden Offenbarung fallen alle anderen möglichen Ausführungsformen, die vom Fachmann konzipiert werden unter den Schutzumfang der vorliegenden Offenbarung.
  • Die Ausdrücke, die in den Ausführungsformen der vorliegenden Offenbarung verwendet werden, dienen nur der Beschreibung spezifischer Ausführungsformen und nicht der Einschränkung der vorliegenden Offenbarung. Die Singularformen „ein“, „eine“, „der, die und das“, die in den Ausführungsformen und Ansprüchen verwendet werden, sind dahingehend zu interpretieren, dass sie auch die Pluralform einschließen soweit dies im Kontext nicht ausdrücklich anders angegeben ist.
  • Es versteht sich, dass obwohl die Ausdrücke „erstes“, „zweites“, „drittes“ und dergleichen verwendet werden können, um „XYZ“ in den Ausführungsformen der vorliegenden Offenbarung zu beschreiben, diese XYZs nicht durch diese Ausdrücke beschränkt sein sollen. Die Ausdrücke dienen nur dazu die XYZs voneinander zu unterscheiden. Zum Beispiel kann im Rahmen der Ausführungsformen der vorliegenden Offenbarung ein erstes XYZ auch als zweites XYZ bezeichnet werden, in ähnlicher Weise kann ein zweites XYZ auch als erstes XYZ bezeichnet werden.
  • Ein erster Aspekt der vorliegenden Offenbarung stellt eine Displaytafel bereit. 2 zeigt eine Draufsicht auf eine Displaytafel gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 2 dargestellt, schließt die Displaytafel ein Substrat 1, eine Vielzahl von Pixelelektroden 2 und eine Vielzahl von Dünnschichttransistoren 3 ein. Die Vielzahl von Pixelelektroden 2 ist auf dem Substrat 1 positioniert, und jede Pixelelektrode 2 schließt eine Vielzahl erster Pixelelektroden 21 und mindestens drei zweite Pixelelektroden 22 ein, d. h. die Vielzahl von Pixelelektroden 2 hat eine Vielzahl erster Pixelelektroden 21 und mindestens drei zweite Pixelelektroden 22. Die zweite Pixelelektrode 22 ist eine Kompensations-Pixelelektrode. Eine Fläche des Substrats 1, die jede Kompensations-Pixelelektrode einnimmt, ist kleiner als eine Fläche des Substrats 1, die von jeder ersten Pixelelektrode 21 eingenommen ist. Die Vielzahl von Dünnschichttransistoren 3 ist auf dem Substrat 2 positioniert in Zeilen entlang einer ersten Richtung x und in Spalten entlang einer zweiten Richtung y verteilt und mit der Vielzahl von Pixelelektroden 2 in einem Verhältnis von 1:1 elektrisch verbunden. Eine orthographische Projektion von mindestens einer zweiten Pixelelektrode 22 auf dem Substrat 1 überlagert sich nicht mit einer orthographischen Projektion des Dünnschichttransistors 3, der mit mindestens einer zweiten Pixelelektrode 22 auf dem Substrat 1 verbunden ist.
  • Die zweiten Pixelelektroden 22 sind Kompensations-Pixelelektroden, und eine Fläche des Substrats 1, die von jeder Kompensations-Pixelelektrode eingenommen ist, ist kleiner als eine Fläche des Substrats 1, die von jeder ersten Pixelelektrode 21 eingenommen wird, so dass in die Position des speziell geformten Bereichs, der nicht groß genug ist, um einen vollständigen Pixel aus dem Stand der Technik zu positionieren, ein kleiner und vollständiger Pixel positioniert werden kann, der aus einer Vielzahl zweiter Pixelelektroden 22 besteht, wodurch die Fläche des Randes des speziell geformten Bereichs ohne Pixel gegenüber dem Stand der Technik verkleinert wird, um so während des Anzeigevorgangs die Zick-Zack-Anzeigekonfiguration, die am Rand des speziell geformten Bereichs geformt wird, zu erleichtern und so den Rand des speziell geformten Bereichs zu glätten und die Anzeigequalität der Displaytafel zu verbessern. Das heißt die Kompensations-Pixelelektrode wird anstelle der ersten Pixelelektrode verwendet, um am Rand des speziell geformten Bereichs positioniert zu werden, um so die oben erwähnte Zick-Zack-Displaykonfiguration zu erleichtern. Außerdem sind die Dünnschichttransistoren 3 auf dem Substrat 1 in Zeilen und Spalten angeordnet, was identisch ist, wie bei den vorhandenen Dünnschichttransistoren aus dem Stand der Technik, daher besteht keine Notwendigkeit die Anordnung der Dünnschichttransistoren zu verändern, während gleichzeitig die Anzeigequalität der Displaytafel verbessert wird, so dass der Produktionsprozess der Displaytafel nicht beeinflusst wird.
  • Zum Beispiel kann die Displaytafel eine Flüssigkristall-Displaytafel sein, und das Substrat 1 darüber kann ein Arraysubstrat sein. Die Displaytafel schließt weiter ein Farbfilmsubstrat ein, das gegenüber dem Arraysubstrat angeordnet ist, und eine Flüssigkristall-Molekülschicht, die zwischen dem Arraysubstrat und dem Farbfilmsubstrat eingefüllt ist. Mit Bezug auf den Stand der Technik können relevante Konfigurationen des Farbfilmsubstrats und der Flüssigkristall-Molekülschicht festgesetzt werden, die hierin nicht wiederholt werden.
  • Im Allgemeinen befindet sich der speziell geformte Bereich einer Displaytafel am Rand der Displaytafel, zum Beispiel der bogenförmige speziell geformte Bereich, der in 1 gezeigt ist. Daher wird in der vorliegenden Offenbarung entschieden, dass wie in 2 gezeigt, ein Bereich auf dem Substrat 1, der von jeder Pixelelektrode 22 eingenommen wird, als erster Bereich A definiert wird, ein Bereich auf dem Substrat, der von jedem ersten Pixel eingenommen wird, als zweiter Bereich B definiert wird, und der erste Bereich A sich am Rand des zweiten Bereichs B befindet; dies dient einem besseren Verständnis der technischen Lösungen für den speziell geformten Bereich der Displaytafel in den Ausführungsformen der vorliegenden Offenbarung durch den Fachmann.
  • Wahlweise schließt, wie in 2 gezeigt, die zweite Pixelelektrode 22 einen Displayabschnitt 22a und einen Verbindungsabschnitt 22b ein. Der Displayabschnitt 22a und der Verbindungsabschnitt 22b sind auf derselben Schicht positioniert, und der Displayabschnitt 22a ist durch den Verbindungsabschnitt 22b elektrisch mit dem Dünnschichttransistor 3 verbunden. Wenn der Displayabschnitt 22a der zweiten Pixelelektrode 22 über den Verbindungsabschnitt 22b mit dem Dünnschichttransistor 3 verbunden ist, beeinflusst der Verbindungsabschnitt 22b nicht die Anordnung anderer Verdrahtungen der Displaytafel, und das Produktionsverfahren und das Ansteuerungsverfahren für die Displaytafel werden nicht verändert. Da der Displayabschnitt 22a und der Verbindungsabschnitt 22b auf derselben Schicht positioniert werden und beide Abschnitte gleichzeitig geformt werden können, wird der Produktionsprozess für die Displaytafel nicht vergrößert. Zum Beispiel kann der Verbindungsabschnitt 22b streifenartig sein. Wahlweise schließt der Verbindungsabschnitt 22b in einer Richtung senkrecht zum Substrat 1 eine Vielzahl linearer Segmente ein, wobei jedes der linearen Segmente mindestens ein erstes Segment einschließt, das sich entlang einer ersten Richtung x erstreckt und mindestens ein zweites Segment, das sich entlang einer zweiten Richtung y erstreckt. Es versteht sich, dass die Konfiguration der zweiten Pixelelektrode 22 hierin nicht beschränkt ist, sondern, dass der Fachmann sie nach den tatsächlichen Bedürfnissen wählen kann.
  • Wahlweise zeigt 3 eine schematische Querschnittsansicht entlang der Richtung A-A' in 2 gemäß einer Ausführungsform der vorliegenden Offenbarung. Wie in 3 gezeigt, schließt die Displaytafel weiter eine gemeinsame Elektrode 4 ein, die unterhalb der zweiten Pixelelektrode 22 positioniert ist, wobei ein elektrisches Feld zwischen der gemeinsamen Elektrode 4 und der zweiten Pixelelektrode 22 gebildet wird, um die Flüssigkristallmoleküle zum Umlenken zu bewegen. Wenn die zweite Pixelelektrode 22 die Konfiguration hat, die in 2 gezeigt ist, schließt die gemeinsame Elektrode, die in der vorliegenden Ausführungsform der vorliegenden Offenbarung gewählt ist, einen hohlen Abschnitt 41 ein; in der Richtung des elektrischen Feldes ist der hohle Abschnitt 41 mindestens einem Verbindungsabschnitt 22b zugewandt, welcher wirksam verhindern kann, dass sich ein elektrisches Feld zwischen der gemeinsamen Elektrode 4 und dem Verbindungsabschnitt 22b der zweiten Pixelelektrode 22 bildet, und welcher so den Einfluss der Flüssigkristallmoleküle, die dem Displayabschnitt 22a entsprechen, auf die Umlenkung aufgrund der Umlenkung durch die Flüssigkristallmoleküle, die dem Verbindungsabschnitt 22b entsprechen, verhindern kann, wodurch eine normale Umlenkung der Flüssigkristallmoleküle, die dem Displayabschnitt 22a entsprechen, und somit eine normale Anzeige, erleichtert wird.
  • Weiter überlagert sich, wie in 3 gezeigt, in der Richtung des elektrischen Feldes eine Projektion des hohlen Abschnitts 41 mit einer Projektion mindestens eines Verbindungsabschnitts 22b, wodurch der Bereich des hohlen Abschnitts 41 so klein wie möglich gemacht werden kann, so dass es, wenn kein elektrisches Feld zwischen der gemeinsamen Elektrode und dem Verbindungsabschnitt 22b der zweiten Pixelelektrode 22 geformt wird, einen maximalen Überlagerungsbereich zwischen der gemeinsamen Elektrode und dem Displayabschnitt 22a der zweiten Pixelelektrode 22 gibt, so dass alle Flüssigkristallmoleküle die dem Displayabschnitt 22 entsprechen, durch die Wirkung des elektrischen Feldes eine Umlenkung vornehmen und so einen besseren Displayeffekt der Displaytafel erzielen.
  • Die folgenden Ausführungsformen der vorliegenden Offenbarung verdeutlichen die Art und Weise, in der eine Vielzahl von Dünnschichttransistoren 3 mit einer Vielzahl von Pixelelektroden 2 in einem Verhältnis von 1:1 elektrisch verbunden ist.
  • Die Art der Verbindung der ersten Pixelelektrode 21 und ihres entsprechenden Dünnschichttransistors 3 kann dem Stand der Technik entsprechen, zum Beispiel kann der Dünnschichttransistor 3 vom Bottom-Gate-Typ sein, der eine Gate-Elektrode, eine aktive Schicht, eine Source-Elektrode und eine Drain-Elektrode einschließt. Wenn eine Gate-Isolierschicht zwischen der Gate-Elektrode und der aktiven Schicht angebracht wird, muss die erste Pixelelektrode 21 nur noch mit der Drain-Elektrode des Dünnschichttransistors 3 verbunden werden; wenn keine Isolierschicht zwischen der Gate-Elektrode und der aktiven Schicht angebracht ist, können die erste Pixelelektrode 21 und die Drain-Elektrode des Dünnschichttransistors 3 durch partielle Überlagerung direkt verbunden werden; oder wenn eine Passivierungsschicht zwischen der Gate-Elektrode und der aktiven Schicht angebracht wird, kann die erste Pixelelektrode 21 mit der Drain-Elektrode des Dünnschichttransistors 3 durch eine Durchgangsbohrung verbunden werden, die in der Passivierungsschicht angebracht ist.
  • Die Art der Verbindung zwischen der zweiten Pixelelektrode 22 und ihrem entsprechenden Dünnschichttransistor 3 kann vielfältig sein und wird im Folgenden exemplarisch erläutert.
  • Wahlweise, wie in 4 dargestellt, die eine erste schematische Querschnittsansicht entlang der Richtung B-B' in 2 gemäß einer Ausführungsform der vorliegenden Offenbarung ist, schließt die Displaytafel weiter Folgendes ein: eine erste Isolierschicht 5, eine gemeinsame Elektrode 4, eine Planarisierungsschicht 6 und eine zweite Metallschicht 7, wobei die erste Isolierschicht 5 die gemeinsame Elektrode 4, die Planarisierungsschicht 6 und die zweite Metallschicht 7 alle nacheinander unterhalb der zweiten Pixelelektrode 22 angeordnet sind. Die zweite Metallschicht 7 ist elektrisch mit dem Dünnschichttransistor 3 verbunden, und eine erste Durchgangsbohrung V1 ist jeweils durch die erste Isolierschicht 5, die gemeinsame Elektrode 4 und die Planarisierungsschicht 6 geformt, und die zweite Pixelelektrode 22 ist mit der zweiten Metallschicht 7 durch die ersten Durchgangsbohrung V1 elektrisch verbunden. Zum Beispiel ist die zweite Metallschicht 7 eine Source-Drain-Metallschicht, wobei die Drain-Elektrode des Dünnschichttransistors 3 und die zweite Metallschicht 7 auf derselben Ebene angeordnet sind und die Drain-Elektrode des Dünnschichttransistors 3 direkt mit der zweiten Metallschicht 7 verbunden ist.
  • Wahlweise schließt die Displaytafel weiter, wie in 5 gezeigt, die eine zweite schematische Querschnittsansicht entlang der Richtung B-B' in 2 ist, gemäß einer Ausführungsform der vorliegenden Offenbarung, Folgendes ein: eine erste Isolierschicht 5, eine gemeinsame Elektrode 4, eine Planarisierungsschicht 6, eine zweite Metallschicht 7, eine zweite Isolierschicht 8 und eine erste Metallschicht 9, wobei die erste Isolierschicht 5, die gemeinsame Elektrode 4, die Planarisierungsschicht 6, die zweite Metallschicht 7, die zweite Isolierschicht 8 und die erste Metallschicht 9 nacheinander unterhalb der zweiten Pixelelektrode 22 angeordnet sind. Die erste Metallschicht 9 ist elektrisch mit dem Dünnschichttransistor 3 verbunden, eine zweite Durchgangsbohrung V2 ist jeweils durch die erste Isolierschicht 5, die gemeinsame Elektrode 4, die Planarisierungsschicht 6, die zweite Metallschicht 7 und die zweite Isolierschicht 8 geformt und die zweite Pixelelektrode 22 ist durch die zweiten Durchgangsbohrungen V2 elektrisch mit der ersten Metallschicht 9 verbunden. Zum Beispiel kann die erste Metallschicht 9 eine Gate-Metallschicht sein, wobei die zweite Metallschicht 7 eine Source-Drain-Metallschicht ist, wobei die Drain-Elektrode des Dünnschichttransistors 3 und die zweite Metallschicht auf derselben Ebene angeordnet sind, und die Drain-Elektrode des Dünnschichttransistors 3 mit der ersten Metallschicht 9 durch die Durchgangsbohrung verbunden ist, die in der zweiten Isolierschicht 8 geformt ist.
  • Wahlweise schließt die Displaytafel, wie in 6 dargestellt, welche eine dritte schematische Querschnittsansicht entlang der Richtung B-B' in 2 gemäß einer Ausführungsform der vorliegenden Offenbarung ist, weiter Folgendes ein: eine erste Isolierschicht 5, eine gemeinsame Elektrode 4, eine Planarisierungsschicht 6, und eine dritte Metallschicht 10, wobei die erste Isolierschicht 5, die gemeinsame Elektrode 4, die Planarisierungsschicht 6 und die dritte Metallschicht 10 nacheinander unterhalb der zweiten Pixelelektrode 22 angeordnet sind. Die dritte Metallschicht 10 ist elektrisch mit dem Dünnschichttransistor 3 verbunden und eine dritte Durchgangsbohrung V3 ist jeweils durch die erste Isolierschicht 5, die gemeinsame Elektrode 4 und die Planarisierungsschicht 6 geformt, wobei die zweite Pixelelektrode 22 durch die dritten Durchgangsbohrungen V3 elektrisch mit der dritten Metallschicht 10 verbunden ist. Zum Beispiel kann die dritte Metallschicht eine Berührungsmetallschicht sein, wobei eine bestimmte Art der Verbindung zwischen der Drain-Elektrode des Dünnschichttransistors 3 und der dritten Metallschicht 10 entsprechend einer relativen Position zwischen der Filmschicht, in welcher sich die Drain-Elektrode des Dünnschichttransistors 3 befindet, und der dritten Metallschicht 10 gewählt sein kann, die hierin nicht beschränkt ist.
  • Zusätzlich kann im Stand der Technik der Bereich ohne Pixel am Rand des speziell geformten Bereichs der Displaytafel verschiedene Formen und Größen haben. Zum besseren Verständnis und zur besseren Umsetzung der vorliegenden Offenbarung durch den Fachmann werden im Folgenden die Art der Anordnung jeder zweiten Pixelelektrode 22 in einem Pixel, der aus einer Vielzahl zweiter Pixelelektroden 22 besteht und die Größe und Form eines geeigneten Bereichs dafür dargestellt.
  • 7 zeigt eine erste Draufsicht auf einen Pixel, der gemäß einer Ausführungsform der vorliegenden Offenbarung aus einer Vielzahl zweiter Pixelelektroden besteht; und 8 zeigt eine zweite Draufsicht auf einen Pixel, der gemäß einer Ausführungsform der vorliegenden Offenbarung aus einer Vielzahl zweiter Pixelelektroden besteht. Wahlweise bilden die zweiten Pixelelektroden 22, wie in den 7 und 8 gezeigt, mindestens einen Pixel, wobei in dem mindestens einen Pixel alle zweiten Pixelelektroden 22 entlang der ersten Richtung x oder entlang der zweiten Richtung y verteilt sind.
  • Zum Beispiel beträgt die Anzahl der zweiten Pixelelektroden 22 in dem mindestens einem Pixel, wie in 7 gezeigt, drei, und die drei zweiten Pixelelektroden 22 sind entlang der zweiten Richtung y angeordnet. Die Art der Verbindung zwischen den drei zweiten Pixelelektroden 22 und dem Dünnschichttransistor 3 in 7 kann sich auf 2 beziehen. Wie in 2 gezeigt, sind die drei zweiten Pixelelektroden 22 entsprechend mit drei Dünnschichttransistoren 3 verbunden, und die 3 Dünnschichttransistoren 3 befinden sich entsprechend in drei Pixelbereichen, wobei jeder der drei Pixelbereiche durch Gate-Zeilen und Datenzeilen bestimmt ist. Wahlweise schließen die drei zweiten Pixelelektroden 22 eine rote Pixelelektrode, eine grüne Pixelelektrode und eine blaue Pixelelektrode ein, die zusammen einen vollständigen Pixel bilden. Zu diesem Zeitpunkt kann die Größe jeder zweiten Pixelelektrode 22 in der ersten Richtung x identisch sein mit der Größe der ersten Pixelelektrode 21 in der ersten Richtung x, und die Größe jeder zweiten Pixelelektrode 22 in der zweiten Richtung y kann ungefähr 1/3 der Größe der ersten Pixelelektrode 21 in der zweiten Richtung y betragen. Eine solche Anordnung ist besser geeignet für einen Bereich am Rand des speziell geformten Bereichs aus dem Stand der Technik, der keine Pixel, aber eine ähnliche Größe und Form hat, wie die erste Pixelelektrode 21.
  • Zum Beispiel wie in 8 dargestellt, beträgt in jedem der mindestens einen Pixel die Anzahl der zweiten Pixelelektroden 22 vier, und die vier zweiten Pixelelektroden 22 sind entlang der zweiten Richtung y angeordnet. Wahlweise können die vier zweiten Pixelelektroden 22 eine rote Pixelelektrode, eine grüne Pixelelektrode, eine blaue Pixelelektrode und eine weiße Pixelelektrode einschließen, die zusammen einen vollständigen Pixel bilden. Zu diesem Zeitpunkt kann die Größe jeder zweiten Pixelelektrode 22 in der ersten Richtung x identisch sein mit der Größe der ersten Pixelelektrode 21 in der ersten Richtung x, und die Größe jeder zweiten Pixelelektrode 22 in der zweiten Richtung y kann ungefähr 1/4 der Größe der ersten Pixelelektrode 21 in der zweiten Richtung y betragen. Eine solche Anordnung ist besser geeignet für einen Bereich am Rand des speziell geformten Bereichs aus dem Stand der Technik, der keine Pixel hat, aber eine ähnliche Größe und Form, wie die erste Pixelelektrode 21. Anders als in der Lösung, die in 7 dargestellt ist, ist in der in 8 dargestellten Lösung eine weiße Pixelelektrode hinzugefügt, die die Helligkeit der Displaytafel weiter verbessern kann.
  • 9 zeigt eine dritte Draufsicht auf einen Pixel, der aus einer Vielzahl zweiter Pixelelektroden gemäß einer Ausführungsform der vorliegenden Offenbarung besteht. 10 zeigt eine vierte Draufsicht auf einen Pixel, der aus einer Vielzahl zweiter Pixelelektroden gemäß einer Ausführungsform der vorliegenden Offenbarung besteht, und 11 zeigt eine fünfte Draufsicht auf einen Pixel, der aus einer Vielzahl zweiter Pixelelektroden gemäß einer Ausführungsform der vorliegenden Offenbarung besteht. Wahlweise, wie in den 9 bis 11 gezeigt, bildet die Vielzahl zweiter Pixelelektroden 22 mindestens einen Pixel, wobei in jedem der mindestens einen Pixel alle zweiten Pixelelektroden 22 in einer Zeile entlang der ersten Richtung x und in einer Spalte entlang der zweiten Richtung y verteilt sind.
  • Zum Beispiel ist, wie in 9 dargestellt, die Anzahl der zweiten Pixelelektroden 22 drei, und die drei zweiten Pixelelektroden 22 schließen eine erste Sub-Pixelektrode 221, eine zweite Sub-Pixelektrode 222 und eine dritte Sub-Pixelektrode 223 ein. Die erste Sub-Pixelektrode 221 und die zweite Sub-Pixelektrode 222 sind entlang der ersten Richtung x verteilt, und die dritte Sub-Pixelektrode 223 und die erste Sub-Pixelektrode 221 sind in der zweiten Richtung y verteilt. 12 zeigt eine schematische Darstellung der Verbindung zwischen der Vielzahl zweiter Pixelelektroden in 9 und einem Dünnschichttransistor, gemäß einer Ausführungsform der vorliegenden Offenbarung. Die Art der Verbindung zwischen den drei Sub-Pixelektroden und dem Dünnschichttransistor 3 ist von der Art, wie in 12 dargestellt. Die erste Sub-Pixelektrode 221 und die zweite Sub-Pixelektrode 222 sind direkt mit zwei Dünnschichttransistoren 3 verbunden. Der Ausdruck „direkt verbunden“ bedeutet hierin, dass die erste Sub-Pixelektrode 221 und die zweite Sub-Pixelektrode 222 mit einem entsprechenden Dünnschichttransistor 3 verbunden sind, der in einem Pixelbereich platziert ist, in dem die erste Sub-Pixelektrode 221 und die zweite Sub-Pixelektrode 222 positioniert sind; wobei der Pixelbereich ein Bereich ist, der durch Gate-Zeilen und Datenzeilen bestimmt ist, und die dritte Sub-Pixelektrode 223 mit einem anderen Dünnschichttransistor 3 in einem anderen Pixelbereich verbunden ist. Wahlweise sind die erste Sub-Pixelektrode 221 eine rote Pixelelektrode, die zweite Sub-Pixelektrode 222 eine grüne Pixelelektrode, die dritte Sub-Pixelektrode 223 eine blaue Pixelelektrode, und die drei Elektroden bilden einen vollständigen Pixel. Zu diesem Zeitpunkt kann die Größe jeder der ersten Sub-Pixelektrode 221, der zweiten Sub-Pixelektrode 222 und der dritten Sub-Pixelektrode 223 in der ersten Richtung x identisch sein mit der Größe der ersten Pixelelektrode 21 in der ersten Richtung x, und die Größe jeder der ersten Sub-Pixelektrode 221, der zweiten Sub-Pixelektrode 222 und der dritten Sub-Pixelektrode 223 in der zweiten Richtung y kann ungefähr die Hälfte der Größe der ersten Pixelelektrode 21 in der zweiten Richtung y betragen. Eine solche Anordnung ist besser geeignet für einen Bereich am Rand des speziell geformten Bereichs aus dem Stand der Technik, der keine Pixel hat, aber eine ähnliche Größe und Form mit einer Gesamtgröße und Gesamtform der zwei ersten Pixelelektroden 21.
  • Zum Beispiel ist, wie in 10 dargestellt, in jedem mindestens einem Pixel die Anzahl der zweiten Pixelelektroden 22 vier, und die vier zweiten Pixelelektroden 22 schließen eine erste Sub-Pixelektrode 221, eine zweite Sub-Pixelektrode 222, eine dritte Sub-Pixelektrode 223 und eine vierte Sub-Pixelektrode 224 ein. Die erste Sub-Pixelektrode 221 und die zweite Sub-Pixelektrode 222 sind entlang der ersten Richtung x angeordnet, die dritte Sub-Pixelektrode 223 und die vierte Sub-Pixelektrode 224 sind entlang der ersten Richtung x angeordnet, und die erste Sub-Pixelektrode 221 und die dritte Sub-Pixelektrode 223 sind in der zweiten Richtung y angeordnet. Wahlweise sind die erste Sub-Pixelektrode 221 eine rote Pixelelektrode, die zweite Sub-Pixelektrode 222 eine grüne Pixelelektrode, die dritte Sub-Pixelektrode 223 eine blaue Pixelelektrode, die vierte Sub-Pixelektrode 224 eine weiße Pixelelektrode, und die vier Elektroden bilden einen vollständigen Pixel. Zu diesem Zeitpunkt können die Größe jeder der ersten Sub-Pixelektrode 221, der zweiten Sub-Pixelektrode 222, der dritten Sub-Pixelektrode 223 und der vierten Sub-Pixelektrode 224 in der ersten Richtung x identisch sein mit der Größe der ersten Pixelelektrode 21 in der ersten Richtung x, und die Größe jeder der ersten Sub-Pixelektrode 221, der zweiten Sub-Pixelektrode 222, der dritten Sub-Pixelektrode 223 und der vierten Sub-Pixelektrode 224 in der zweiten Richtung y können ungefähr die Hälfte der Größe der ersten Pixelelektrode 21 in der zweiten Richtung y betragen. Eine solche Anordnung ist besser geeignet für einen Bereich am Rand des speziell geformten Bereichs aus dem Stand der Technik, der keine Pixel, aber eine ähnliche Größe und Form mit einer Gesamtgröße und Gesamtform der beiden ersten Pixelelektroden 21 hat. Verglichen mit der Lösung, die in 9 dargestellt ist, ist in der Lösung in 10 eine weiße Pixelelektrode hinzugefügt, wodurch die Helligkeit der Displaytafel weiter verbessern kann.
  • Zum Beispiel ist, wie in 11 dargestellt, in jedem der mindestens einen Pixel die Anzahl der zweiten Pixelelektroden 22 vier, und die vier zweiten Pixelelektroden 22 schließen eine erste Sub-Pixelektrode 221, eine zweite Sub-Pixelektrode 222, eine dritte Sub-Pixelektrode 223 und eine vierte Sub-Pixelektrode 224 ein. Die erste Sub-Pixelektrode 221, die zweite Sub-Pixelektrode 222 und die dritte Sub-Pixelektrode 223 sind entlang der ersten Richtung x angeordnet, und die vierte Sub-Pixelektrode 224 und die erste Sub-Pixelektrode 221 sind entlang der zweiten Richtung y angeordnet. Wahlweise ist die erste Sub-Pixelektrode 221 eine rote Pixelektrode, die zweite Sub-Pixelektrode 222 ist eine grüne Pixelektrode, die dritte Sub-Pixelektrode 223 ist eine blaue Pixelelektrode, die vierte Sub-Pixelektrode 224 ist eine weiße Pixelelektrode, und die vier Elektroden bilden einen vollständigen Pixel. Zu diesem Zeitpunkt kann die Größe jeder der ersten Sub-Pixelektrode 221, der zweiten Sub-Pixelektrode 222, der dritten Sub-Pixelektrode 223 und der vierten Sub-Pixelektrode 224 in der ersten Richtung x ungefähr 1/3 der Größe der ersten Pixelelektrode 21 in der zweiten Richtung y betragen, und die Größe jeder der ersten Sub-Pixelektrode 221, der zweiten Sub-Pixelektrode 222, der dritten Sub-Pixelektrode 223 und der vierten Sub-Pixelektrode 224 in der zweiten Richtung y, kann identisch sein mit der Größe der ersten Pixelelektrode 21 in der ersten Richtung x. Eine solche Anordnung ist besser geeignet für einen Bereich am Rand des speziell geformten Bereichs aus dem Stand der Technik, der keine Pixel hat, der aber eine ähnliche Größe und Form mit einer Gesamtgröße und Gesamtform der beiden ersten Pixelelektroden 21 hat, die um 90° gedreht wurden. Eine weiße Pixelelektrode ist auch in der Lösung in 11 hinzugefügt, die ebenfalls die Helligkeit der Displaytafel weiter verbessern kann.
  • Ein zweiter Aspekt der vorliegenden Offenbarung stellt eine Displayvorrichtung, wie in 13 gezeigt, bereit, die eine Draufsicht einer Displayvorrichtung gemäß einer Ausführungsform der vorliegenden Offenbarung ist. Die Displayvorrichtung schließt die Displaytafel 100 ein, wie sie in einer beliebigen der obigen Ausführungsformen der vorliegenden Offenbarung beschrieben ist. Die Displayvorrichtung, die in der Ausführungsform der vorliegenden Offenbarung bereitgestellt ist, kann ein beliebiges Produkt oder eine beliebige Komponente mit Anzeigefunktion sein, wie zum Beispiel ein Smartphone, eine tragbare Smartwatch, eine Smart-Brille, ein Tablet-Computer, ein TV-Set, ein Display, Laptop, ein digitaler Fotorahmen, ein Navigator, eine Fahrzeuganzeige, ein elektrophoretisches Display, ein E-Book usw. Die Displaytafel und Displayvorrichtung gemäß den Ausführungsformen der vorliegenden Offenbarung können biegsam oder nicht biegsam sein, und die vorliegende Offenbarung ist nicht dadurch beschränkt.
  • Die technischen Lösungen der vorliegenden Offenbarung können folgende vorteilhafte Wirkungen erzielen:
    • Da die zweite Pixelelektrode 22 der Displaytafel eine Kompensations-Pixelelektrode auf dem Substrat 1 ist und ein Bereich des Substrats 1, der von jeder Kompensations-Pixelelektrode eingenommen ist, kleiner ist als ein Bereich des Substrats 1, der von jeder ersten Pixelelektrode 21 eingenommen ist, so dass an die Position des speziell geformten Bereichs, der nicht groß genug ist, um einen vollständigen Pixel aus dem Stand der Technik zu positionieren, ein kleiner und vollständiger Pixel positioniert werden kann, der aus einer Vielzahl zweiter Pixelelektroden 22 besteht, wodurch der Bereich des Randes des speziell geformten Bereichs ohne Pixel im Vergleich zum Stand der Technik erheblich verkleinert wird, um die Zick-Zack-Displaykonfiguration zu erleichtern, die am Rand des speziell geformten Bereichs während des Anzeigevorgangs gebildet wird, wodurch der Rand des speziell geformten Bereichs geglättet und gleichzeitig die Anzeigequalität der Displaytafel verbessert wird. Zusätzlich sind die Dünnschichttransistoren 3 auf dem Substrat 1 in Zeilen und Spalten angeordnet, wie bei vorhandenen Dünnschichttransistoren aus dem Stand der Technik, daher wird die Anordnung der Dünnschichttransistoren nicht verändert, während gleichzeitig die Anzeigequalität der Displaytafel verbessert wird, so dass der Produktionsprozess für die Displaytafel nicht beeinflusst wird.
  • Die obigen Ausführungsformen sind nur bevorzugte Ausführungsformen der vorliegenden Offenbarung und dienen nicht dazu die vorliegende Offenbarung zu beschränken. Für den Fachmann kann diese vorliegende Offenbarung verschiedene Modifikationen und Änderungen einschließen. Jede Änderung, äquivalente Ersetzung und Verbesserung usw. im Rahmen der Grundsätze der vorliegenden Offenbarung liegt innerhalb des Schutzumfangs der vorliegenden Offenbarung.

Claims (18)

  1. Eine Displaytafel (100), die Folgendes umfasst: ein Substrat (1); eine Vielzahl von Pixelelektroden (2), die auf das Substrat (1) positioniert sind, wobei jede Pixelelektrode (2) eine Vielzahl erster Pixelelektroden (21) und mindestens drei zweite Pixelelektroden (22) umfasst; und eine Vielzahl von Dünnschichttransistoren (3), die in Zeilen in einer ersten Richtung (x) und in Spalten in einer zweiten Richtung (y) auf dem Substrat (1) angeordnet sind; wobei die mindestens drei zweiten Pixelelektroden (22) Kompensations-Pixelelektroden sind und ein Bereich des Substrats (1), der von jeder Kompensations-Pixelelektrode eingenommen wird, kleiner ist als ein Bereich des Substrats (1), der von jeder ersten Pixelelektrode (21) eingenommen ist; und wobei die Vielzahl von Dünnschichttransistoren (3) in einem Verhältnis von 1:1 elektrisch mit der Vielzahl von Pixelelektroden (2) verbunden ist, und eine orthographische Projektion mindestens einer der mindestens drei zweiten Pixelelektroden (22) auf dem Substrat (1) sich nicht mit einer orthographischen Projektion mindestens eines der Dünnschichttransistoren (3) überlagert, der entsprechend mit der mindestens einen der mindestens drei zweiten Pixelelektroden (22) auf dem Substrat (1) verbunden ist.
  2. Die Displaytafel (100) gemäß Anspruch 1, wobei ein Bereich des Substrats (1), der von jeder zweiten Pixelelektrode (22) eingenommen ist, als ein erster Bereich definiert ist, wobei der Bereich des Substrats (1), der von jeder ersten Pixelelektrode (21) eingenommen ist, als ein zweiter Bereich definiert ist, und der erste Bereich sich an einem Rand des zweiten Bereichs befindet.
  3. Die Displaytafel (100) gemäß Anspruch 1, wobei jede zweite Pixelektrode (22) einen Displayabschnitt (22a) und einen Verbindungsabschnitt (22b) umfasst, wobei der Displayabschnitt (22a) und der Verbindungsabschnitt (22b) auf derselben Ebene angeordnet sind, und der Displayabschnitt (22a) mit dem Dünnschichttransistor (3) durch den Verbindungsabschnitt (22b) elektrisch verbunden ist.
  4. Die Displaytafel (100) gemäß Anspruch 3, wobei der Verbindungsabschnitt (22b) streifenförmig ausgebildet ist.
  5. Die Displaytafel (100) gemäß Anspruch 3, die weiter eine gemeinsame Elektrode (4) umfasst, welche unterhalb der zweiten Pixelelektroden (22) positioniert ist, wobei ein elektrisches Feld zwischen der gemeinsamen Elektrode (4) und den zweiten Pixelelektroden (22) gebildet wird; und wobei die gemeinsame Elektrode (4) einen hohlen Abschnitt (41) hat, und in einer Richtung des elektrischen Feldes der hohle Abschnitt (41) mindestens einem der Verbindungsabschnitte (22b) zugewandt ist.
  6. Die Displaytafel (100) gemäß Anspruch 5, wobei sich in der Richtung des elektrischen Feldes eine Projektion des hohlen Abschnitts (41) mit einer Projektion mindestens eines der Verbindungsabschnitte (22b) überlagert.
  7. Die Displaytafel (100) gemäß Anspruch 3, wobei der Verbindungsabschnitt (22b) in einer Richtung senkrecht zum Substrat (1) eine Vielzahl linearer Segmente umfasst, wobei jedes der linearen Segmente mindestens ein erstes Segment, das sich entlang der ersten Richtung (x) erstreckt, und mindestens ein zweites Segment umfasst, das sich entlang der zweiten Richtung (y) erstreckt.
  8. Die Displaytafel (100) gemäß Anspruch 1, die weiter Folgendes umfasst: eine erste Isolierschicht (5), eine gemeinsame Elektrode (4), eine Planarisierungsschicht (6), und eine zweite Metallschicht (7), wobei die erste Isolierschicht (5) die gemeinsame Elektrode (4), die Planarisierungsschicht (6) und die zweite Metallschicht (7) aufeinanderfolgend unterhalb der zweiten Pixelelektroden (22) angeordnet sind, wobei die zweite Metallschicht (7) elektrisch mit den Dünnschichttransistoren (3) verbunden ist, eine erste Durchgangsbohrung (V1) jeweils durch die erste Isolierschicht (5), die gemeinsame Elektrode (4) und die Planarisierungsschicht (6) geformt ist, und die mindestens drei zweiten Pixelelektroden (22) durch die ersten Durchgangsbohrungen (V1) elektrisch mit der zweiten Metallschicht (7) verbunden sind.
  9. Die Displaytafel (100) gemäß Anspruch 1, die weiter Folgendes umfasst: eine erste Isolierschicht (5), eine gemeinsame Elektrode (4), eine Planarisierungsschicht (6), eine zweite Metallschicht (7), eine zweite Isolierschicht (8), und eine erste Metallschicht (9), wobei die erste Isolierschicht (5) die gemeinsame Elektrode (4), die Planarisierungsschicht (6), die zweite Metallschicht (7), die zweite Isolierschicht (8) und die erste Metallschicht (9) aufeinanderfolgend unterhalb der zweiten Pixelelektroden (22) angeordnet sind, die erste Metallschicht (9) elektrisch mit dem Dünnschichttransistor verbunden ist, und eine zweite Durchgangsbohrung (V2) jeweils durch die erste Isolierschicht (5), die gemeinsame Elektrode (4), die Planarisierungsschicht (6), die zweite Metallschicht (7) und die zweite Isolierschicht (8) geformt ist, und die mindestens drei zweiten Pixelelektroden (22) durch die zweiten Durchgangsbohrungen (V2) elektrisch mit der ersten Metallschicht (9) verbunden sind.
  10. Die Displaytafel (100) gemäß Anspruch 1, die weiter Folgendes umfasst: eine erste Isolierschicht (5), eine gemeinsame Elektrode (4), eine Planarisierungsschicht (6), und eine dritte Metallschicht (10), wobei die erste Isolierschicht (5) die gemeinsame Elektrode (4), die Planarisierungsschicht (6) und die dritte Metallschicht (10) aufeinanderfolgend unterhalb der zweiten Pixelelektroden (22) angeordnet sind, die dritte Metallschicht (10) elektrisch mit den Dünnschichttransistoren (3) verbunden ist, eine dritte Durchgangsbohrung (V3) jeweils durch die erste Isolierschicht (5), die gemeinsame Elektrode (4) und die Planarisierungsschicht (6) geformt ist, und die mindestens drei zweiten Pixelelektroden (22) durch die dritten Durchgangsbohrungen (V3) elektrisch mit der dritten Metallschicht (10) verbunden sind.
  11. Die Displaytafel (100) gemäß einem beliebigen der Ansprüche 1-10, wobei die mindestens drei zweiten Pixelelektroden (22) mindestens einen Pixel bilden und in jedem der mindestens einen Pixel alle Pixelelektroden (2) entlang der ersten Richtung (x) oder entlang der zweiten Richtung (y) angeordnet sind.
  12. Die Displaytafel (100) gemäß Anspruch 11, wobei in jedem der mindestens einen Pixel die Anzahl der zweiten Pixelelektroden (22) drei beträgt, und die drei zweiten Pixelelektroden (22) entlang der zweiten Richtung (y) angeordnet sind.
  13. Die Displaytafel (100) gemäß Anspruch 11, wobei in jedem der mindestens einen Pixel die Anzahl der zweiten Pixelelektroden (22) vier beträgt, und die vier zweiten Pixelelektroden (22) entlang der zweiten Richtung (y) angeordnet sind.
  14. Die Displaytafel (100) gemäß einem beliebigen der Ansprüche 1-10, wobei die mindestens drei zweiten Pixelelektroden (22) mindestens einen Pixel bilden, und in jedem der mindestens einen Pixel, alle zweiten Pixelelektroden (22) in einer Zeile entlang der ersten Richtung (x) und in einer Spalte entlang der zweiten Richtung (y) angeordnet sind.
  15. Die Displaytafel (100) gemäß Anspruch 14, wobei in jedem der mindestens einen Pixel die Anzahl der zweiten Pixelelektroden (22) drei beträgt, und die drei zweiten Pixelelektroden (22) eine erste Sub-Pixelektrode (221), eine zweite Sub-Pixelektrode (222) und eine dritte Sub-Pixelektrode (223) umfassen; die erste Sub-Pixelektrode (221) und die zweite Sub-Pixelektrode (222) sind entlang der ersten Richtung (x) angeordnet und direkt mit zwei der Dünnschichttransistoren (3) verbunden und die dritte Sub-Pixelektrode (223) und die erste Sub-Pixelektrode (221) sind entlang der zweiten Richtung (y) angeordnet.
  16. Die Displaytafel (100) gemäß Anspruch 14, wobei in jedem der mindestens einen Pixel die Anzahl der zweiten Pixelelektroden (22) vier ist, und die vier zweiten Pixelelektroden (22) eine erste Sub-Pixelektrode (221), eine zweite Sub-Pixelektrode (222), eine dritte Sub-Pixelektrode (223) und eine vierte Sub-Pixelektrode (224) umfassen, die erste Sub-Pixelektrode (221) und die zweite Sub-Pixelektrode (222) entlang der ersten Richtung (x) angeordnet sind, die dritte Sub-Pixelektrode (223) und die vierte Sub-Pixelektrode (224) entlang der ersten Richtung (x) angeordnet sind, und die erste Sub-Pixelektrode (221) und die dritte Sub-Pixelektrode (223) entlang der zweiten Richtung (y) angeordnet sind.
  17. Die Displaytafel (100) gemäß Anspruch 14, wobei in jedem der mindestens einen Pixel die Anzahl der zweiten Pixelelektroden (22) vier ist, und die vier zweiten Pixelelektroden (22) eine erste Sub-Pixelektrode (221), eine zweite Sub-Pixelektrode (222), eine dritte Sub-Pixelektrode (223) und eine vierte Sub-Pixelektrode (224) umfassen; die erste Sub-Pixelektrode (221), die zweite Sub-Pixelektrode (222) und die dritte Sub-Pixelektrode (223) sind entlang der ersten Richtung (x) angeordnet, und die vierte Sub-Pixelektrode (224) und die erste Sub-Pixelektrode (221) sind entlang der zweiten Richtung (y) angeordnet.
  18. Eine Displayvorrichtung, die eine Displaytafel (100) gemäß einem beliebigen der Ansprüche 1-17 umfasst.
DE102018000290.0A 2017-05-26 2018-01-16 Displaytafel und Displayvorrichtung Active DE102018000290B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710382475.5 2017-05-26
CN201710382475.5A CN107179636B (zh) 2017-05-26 2017-05-26 一种显示面板及显示装置

Publications (2)

Publication Number Publication Date
DE102018000290A1 true DE102018000290A1 (de) 2018-11-29
DE102018000290B4 DE102018000290B4 (de) 2021-03-18

Family

ID=59835939

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018000290.0A Active DE102018000290B4 (de) 2017-05-26 2018-01-16 Displaytafel und Displayvorrichtung

Country Status (3)

Country Link
US (1) US10216049B2 (de)
CN (1) CN107179636B (de)
DE (1) DE102018000290B4 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107945667B (zh) * 2017-11-24 2020-08-21 武汉天马微电子有限公司 显示面板及显示装置
KR102583782B1 (ko) * 2017-12-22 2023-10-04 엘지디스플레이 주식회사 일정하지 않은 형상의 화소들을 구비한 비정형 평판 표시장치
CN109061959B (zh) * 2018-09-03 2020-10-30 重庆惠科金渝光电科技有限公司 阵列基板、显示面板及显示装置
US11042069B2 (en) 2018-09-03 2021-06-22 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
TWI685695B (zh) * 2018-09-20 2020-02-21 友達光電股份有限公司 顯示面板
CN109885200B (zh) * 2019-01-29 2022-12-23 广州国显科技有限公司 触控显示面板及触控显示器
CN109686294B (zh) * 2019-02-27 2022-07-12 深圳市华星光电半导体显示技术有限公司 一种显示面板
CN110061014B (zh) * 2019-04-30 2021-06-08 武汉天马微电子有限公司 一种显示面板及显示装置
CN110189700B (zh) * 2019-06-25 2020-10-02 上海天马微电子有限公司 一种显示面板及显示装置
CN110827758A (zh) * 2019-10-31 2020-02-21 福建华佳彩有限公司 分层式amoled像素补偿电路
CN113437233A (zh) * 2020-03-23 2021-09-24 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4615244B2 (ja) * 2004-04-27 2011-01-19 オプトレックス株式会社 カラー画像表示装置
JP5532481B2 (ja) * 2009-05-13 2014-06-25 Ｎｌｔテクノロジー株式会社 カラー画像表示方式、カラーフィルタ基板、カラー画素アレイ基板、画像表示装置及び電子機器
CN105629596B (zh) * 2014-10-27 2019-06-28 群创光电股份有限公司 显示面板
TWI541572B (zh) * 2014-10-27 2016-07-11 群創光電股份有限公司 顯示面板
CN105514134B (zh) * 2016-01-04 2018-06-29 京东方科技集团股份有限公司 一种显示面板和显示装置
KR102582176B1 (ko) * 2016-02-05 2023-09-25 삼성디스플레이 주식회사 곡면 표시 장치
CN105911744B (zh) * 2016-06-29 2020-10-09 上海天马微电子有限公司 显示面板与显示装置
CN205827025U (zh) * 2016-07-21 2016-12-21 上海中航光电子有限公司 一种阵列基板及显示面板

Also Published As

Publication number Publication date
CN107179636B (zh) 2020-09-04
CN107179636A (zh) 2017-09-19
DE102018000290B4 (de) 2021-03-18
US20180341157A1 (en) 2018-11-29
US10216049B2 (en) 2019-02-26

Similar Documents

Publication Publication Date Title
DE102018000290B4 (de) Displaytafel und Displayvorrichtung
DE102017119180B4 (de) Anordnungssubstrat, Anzeigetafel und Anzeigevorrichtung
DE102015103101B4 (de) Pixelstruktur, arraysubstrat für eine flüssigkristallanzeige und flüssigkristallanzeigefeld
DE102015117196B4 (de) Anzeigetafel, Anzeigevorrichtung und Verfahren zum Antreiben der Anzeigevorrichtung
DE10117874B4 (de) Flüssigkristallanzeige
DE202019005999U1 (de) Anzeigesubstrat und Anzeigevorrichtung
DE102017127959A1 (de) Flüssigkristallanzeigefeld und flüssigkristallanzeigevorrichtung
DE102017105556B4 (de) Anzeigetafel und Anzeigevorrichtung
DE102015100031B4 (de) Rastersubstrat, Anzeigefeld und Anzeigevorrichtung
DE102015122341B4 (de) Anzeigefeld und anzeigevorrichtung
DE102015006948B4 (de) Array-Substrat und Anzeigevorrichtung
DE102018000336B4 (de) Anzeigepaneel und anzeigevorrichtung
DE102014104649B4 (de) TFT-Array-Substrat, Anzeigefeld und Anzeigevorrichtung
DE102015221093A1 (de) Arraysubstrat, Verfahren zum Herstellen desselben und Anzeigevorrichtung
DE102015117543B4 (de) Bildschirmpanel
DE102015221942A1 (de) Array-Substrat; Touch-Display Panel und Touch-Display-Vorrichtung
DE102015107790B4 (de) Anzeigetafel und Anzeigevorrichtung
DE102014108954A1 (de) TFT-Array-Substrat und Anzeigevorrichtung
DE102015100032A1 (de) Rastersubstrat, Anzeigefeld und Anzeigevorrichtung
DE112012006713B4 (de) Pixelstruktur und die entsprechende Flüssigkristallanzeigevorrichtung
DE102015226569A1 (de) Arraysubstrat und Anzeigefeld
DE102015109880B4 (de) Pixelstruktur, Verfahren zur Herstellung einer Pixelstruktur, Arraysubstrat, Anzeigetafel und Anzeigevorrichtung
DE102015110110A1 (de) Array-substrat und flüssigkristall-display-vorrichtung
DE68906295T2 (de) Aktiver Matrix-Farbbildschirm ohne Kreuzung der Leiterbahnen für Adressierung und Spaltensteuerung.
DE102016124343A1 (de) Arraysubstrat und anzeigefeld

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: DREISS PATENTANWAELTE PARTG MBB, DE