DE102017117962A1 - Halbleiter-bauelement und verfahren zu dessen herstellung - Google Patents

Halbleiter-bauelement und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102017117962A1
DE102017117962A1 DE102017117962.3A DE102017117962A DE102017117962A1 DE 102017117962 A1 DE102017117962 A1 DE 102017117962A1 DE 102017117962 A DE102017117962 A DE 102017117962A DE 102017117962 A1 DE102017117962 A1 DE 102017117962A1
Authority
DE
Germany
Prior art keywords
layer
interlayer dielectric
metal lines
dielectric layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017117962.3A
Other languages
English (en)
Inventor
Jeng Chang HER
Cha-Hsin Chao
Yi-Wei Chiu
Li-Te Hsu
Ying Ting Hsia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017117962A1 publication Critical patent/DE102017117962A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Bei einem Verfahren zur Herstellung eines Halbleiter-Bauelements wird eine erste Zwischenschicht-Dielektrikum-Schicht über einem Substrat hergestellt. In der ersten Zwischenschicht-Dielektrikum-Schicht werden erste Aussparungen hergestellt. In den ersten Aussparungen werden erste Metallleitungen hergestellt. In einer Oberfläche der ersten Zwischenschicht-Dielektrikum-Schicht wird zwischen den ersten Metallleitungen, jedoch nicht auf Oberseiten der ersten Metallleitungen, eine erste Ätzwiderstandsschicht hergestellt. Auf der ersten Ätzwiderstandsschicht und den Oberseiten der ersten Metallleitungen wird eine erste Isolierschicht hergestellt.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft integrierte Halbleiterschaltkreise, insbesondere Halbleiter-Bauelemente mit mehreren Metallleitungsschichten, und Verfahren zu deren Herstellung.
  • Hintergrund der Erfindung
  • Wenn die Halbleiter-Industrie neue Generationen von integrierten Schaltkreisen (ICs) mit einer höheren Leistung und einer größeren Funktionalität einführt, nimmt die Dichte der Elemente zu, die die ICs bilden, und es werden auch Metallleitungsstrukturen verwendet, die mehrere Metallleitungsschichten und mehrere dielektrische (isolierende) Schichten haben. Wenn die Dichte der Elemente zunimmt und die Abmessungen der Elemente kleiner werden, würde ein Justierfehler (ein Überdeckungsfehler) zwischen einer Metallschicht und einer Metallschicht der nächsten Ebene zu mehr Problemen führen.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung lässt sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind und nur der Erläuterung dienen. Vielmehr können der Übersichtlichkeit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
  • Die 1 bis 10 zeigen beispielhafte aufeinander folgende Prozesse zur Herstellung eines Halbleiter-Bauelements mit einer Metallleitungs-Mehrfachstruktur gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 11 zeigt eine Schnittansicht eines Vergleichsbeispiels eines Halbleiter-Bauelements.
  • Die 12 bis 14 zeigen beispielhafte aufeinander folgende Prozesse zur Herstellung eines Halbleiter-Bauelements mit einer Metallleitungs-Mehrfachstruktur gemäß einer weiteren Ausführungsform der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Es ist klar, dass die nachstehende Beschreibung viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereitstellt. Nachstehend werden spezielle Ausführungsformen oder Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel sind die Abmessungen von Elementen nicht auf den angegebenen Bereich oder die angegebenen Werte beschränkt, sondern sie können von Prozessbedingungen und/oder gewünschten Eigenschaften des Bauelements abhängig sein. Außerdem kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Verschiedene Elemente können der Einfachheit und Übersichtlichkeit halber beliebig in verschiedenen Maßstäben gezeichnet sein.
  • Darüber hinaus können hier zur Vereinfachung der Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Element(en) oder Struktur(en), die in den Figuren dargestellt sind, räumlich relative Begriffe verwendet werden, wie etwa „darunter”, „unter”, „untere(r)”/„unteres”, „über”, „obere(r)”/„oberes” und dergleichen. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung andere Orientierungen des Bauelements bei Gebrauch oder bei Betrieb abdecken. Das Bauelement kann anders orientiert werden (um 90 Grad gedreht oder in anderen Orientierungen), und die räumlich relativen Deskriptoren, die hier verwendet werden, können entsprechend ähnlich interpretiert werden. Darüber hinaus kann der Begriff „hergestellt aus” entweder „weist auf” oder „besteht aus” bedeuten.
  • Die 1 bis 10 sind Schnittansichten, die beispielhafte aufeinander folgende Prozesse zur Herstellung eines Halbleiter-Bauelements mit einer Metallleitungs-Mehrfachstruktur gemäß einer Ausführungsform der vorliegenden Erfindung zeigen. Die 1 bis 10 zeigen beispielhafte aufeinander folgende Prozesse zur Herstellung von zwei Metallleitungsschichten (Verdrahtungsebenen) über einem Substrat. Es ist zu beachten, dass eine Metallleitungsschicht eine Metallleitung, die sich seitlich erstreckt, eine Metallleitung mit einer Durchkontaktierungsstruktur, die mit einer oberen oder einer unteren Schicht verbunden ist, und/oder eine Durchkontaktierungsstruktur bezeichnen kann. Zwar gibt es auch Kernstrukturen, wie etwa Transistoren oder andere Elemente (z. B. Kontakte usw.), die das Halbleiter-Bauelement bilden (und nachstehend als „darunter befindliche Strukturen” bezeichnet werden), zwischen dem Substrat und den Metallleitungsschichten, aber der Einfachheit halber sind detaillierte Darstellungen dieser Elemente in den 1 bis 10 weggelassen worden.
  • Wie in 1 gezeigt ist, wird eine erste ILD-Schicht (ILD: Zwischenschicht-Dielektrikum) 10 über darunter befindlichen Strukturen 5 hergestellt, die über einem Substrat 1 angeordnet sind. Eine dielektrische Zwischenschicht kann auch als IMD-Schicht (IMD: intermetal dielectric; Zwischenmetall-Dielektrikum) bezeichnet werden. Bei einigen Ausführungsformen liegt die Dicke der ersten ILD-Schicht 10 in dem Bereich von etwa 100 nm bis etwa 2000 nm. Die erste ILD-Schicht 10 besteht zum Beispiel aus einer oder mehreren Schichten eines dielektrischen Low-k-Materials. Dielektrische Low-k-Materialien haben einen k-Wert (Dielektrizitätskonstante) von weniger als etwa 3,5 und können einen k-Wert von weniger als etwa 2,5 haben. Bei weiteren Ausführungsformen besteht die erste ILD-Schicht 10 aus Siliziumoxid, Fluorsilicatglas (FSG), Borphosphorsilicatglas (BPSG) oder Phosphorsilicatglas (PSG).
  • Die Low-k-Materialien für die erste ILD-Schicht 10 weisen die Elemente Si, O, C und/oder H auf, wie etwa SiCOH und SiOC. Es können auch organische Materialien, wie etwa Polymere, für die erste ILD-Schicht 10 verwendet werden. Die erste ILD-Schicht 10 besteht zum Beispiel aus einer oder mehreren Schichten aus einem kohlenstoffhaltigen Material, Organosilicatglas, einem porogenhaltigen Material und/oder Kombinationen davon. Bei einigen Ausführungsformen kann auch Stickstoff in der ersten ILD-Schicht 10 enthalten sein. Die erste ILD-Schicht 10 kann eine poröse Schicht sein. Die Dichte der ersten ILD-Schicht 10 ist bei einer Ausführungsform niedriger als etwa 3 g/cm3 und bei anderen Ausführungsformen niedriger als etwa 2,5 g/cm3. Die erste ILD-Schicht 10 kann zum Beispiel durch Plasma-unterstützte chemische Aufdampfung (PECVD), chemische Aufdampfung bei Tiefdruck (LPCVD), Atomlagen-CVD (ALCVD) und/oder Aufschleudern hergestellt werden. Bei der PECVD wird die Schicht bei einer Substrattemperatur von etwa 25°C bis etwa 400°C und einem Druck von weniger als 100 Torr abgeschieden.
  • Bei einigen Ausführungsformen kann die erste ILD-Schicht 10 eine Zwischenschicht-Isolierschicht und eine Zwischenleitungs-Isolierschicht aufweisen, sodass die Metallleitungen hauptsächlich in der Zwischenmetall-Isolierschicht hergestellt wird. Die Zwischenschicht-Isolierschicht kann eine SiOC-Schicht sein oder kann wie die Zwischenleitungs-Isolierschicht eine TEOS-Schicht (TEOS: Tetraethylorthosilicat) sein.
  • Wie in 2 gezeigt ist, werden erste Aussparungen 15 durch Strukturierungsschritte, die lithografische und Ätzprozesse umfassen, in der ersten ILD-Schicht 10 hergestellt. Bei einigen Ausführungsformen können ein oder mehrere Durchkontaktierungsöffnungen (Kontaktlöcher) (nicht dargestellt), die mit einem oder mehreren Elementen der darunter befindlichen Strukturen verbunden werden sollen, an der Unterseite der ersten Aussparungen hergestellt werden.
  • Bei einigen Ausführungsformen wird eine Ätzstoppschicht 12 verwendet, um die Unterseiten der Aussparungen 15 zu definieren. In diesem Fall kann die erste ILD-Schicht 10 eine untere erste ILD-Schicht 10A und eine obere erste ILD-Schicht 10B aufweisen, wobei die Ätzstoppschicht (ESL) 12 dazwischen geschichtet ist. Die Materialien für die untere erste ILD-Schicht 10A und die obere erste ILD-Schicht 10B können gleich oder unterschiedlich sein. Wenn keine Ätzstoppschicht verwendet wird, kann die Tiefe der Aussparung durch Begrenzen der Ätzzeit oder der Ätzgeschwindigkeit der Ätzung der Aussparungen begrenzt werden. In dieser Erfindung stoppt eine Ätzstoppschicht für einen gegebenen Ätzprozess den Ätzprozess an der Oberfläche der Ätzstoppschicht nicht vollständig, sondern sie kann geringfügig geätzt werden. Die Ätzstoppschicht stoppt jedoch den Ätzprozess wesentlich, sodass zum Beispiel kein Durchkontaktloch in der Ätzstoppschicht entsteht.
  • Wie in 3 gezeigt ist, wird ein Metallmaterial in den ersten Aussparungen abgeschieden, um erste Metallleitungen 20 herzustellen. Die Schritte zum Herstellen der ersten Metallleitungen umfassen einen Damascene-Prozess. Bei dem Damascene-Prozess werden eine oder mehrere Schichten aus einem Metallmaterial in den ersten Aussparungen 15 und auf der Oberseite der ersten ILD-Schicht 10 hergestellt, und eine Planarisierung, wie etwa eine chemisch-mechanische Polierung und/oder eine Rückätzung, werden durchgeführt, um Teile des Metallmaterials zu entfernen, das auf der Oberseite der ersten ILD-Schicht 10 abgeschieden worden ist.
  • Die eine oder die mehreren Schichten aus Metallmaterial werden durch CVD, physikalische Aufdampfung (PVD) und/oder Elektroplattierung hergestellt.
  • Das Metallmaterial für die ersten Metallleitungen 20 umfasst eine oder mehrere Schichten aus Al, Cu, Co, Mn, W, Ti, Ta, TiN, TaN, TiW, WN, TiAl TiAlN, TaC, TaCN und TiSiN. Die ersten Metallleitungen 20 können zum Beispiel eine Sperrschicht aus zum Beispiel TiN und/oder TaN und eine Body-Schicht aus zum Beispiel Cu oder Materialien auf Cu-Basis umfassen.
  • Nach der Herstellung der ersten Metallleitungen 20 wird die Oberseite der ersten ILD-Schicht 10 so modifiziert, dass eine Ätzwiderstandsschicht 30 entsteht. Die Ätzwiderstandsschicht 30 kann durch Einbringen eines oder mehrerer der Atome Si, C, N, B, P, As und Ge in den Oberflächenbereich der ersten ILD-Schicht 10 hergestellt werden.
  • Bei einer Ausführungsform werden diese Atome mit einem Ionenimplantationsprozess 25 in den Oberflächenbereich der ersten ILD-Schicht 10 eingebracht. Bei einigen Ausführungsformen liegt die Beschleunigungsenergie der Ionenimplantation in dem Bereich von etwa 1 keV bis etwa 10 keV und die Dosis liegt in dem Bereich von etwa 1 × 105 cm–2 bis etwa 1 × 1020 cm–2, um eine Dotierungskonzentration in der Ätzwiderstandsschicht 30 in dem Bereich von etwa 1 × 105 cm–3 bis etwa 1 × 1020 cm–3 bereitzustellen.
  • Die Dichte der Ätzwiderstandsschicht 30 ist höher als die der ersten ILD-Schicht 10. Die Dichte der Ätzwiderstandsschicht 30 ist bei einer Ausführungsform gleich oder größer als etwa 2,5 g/cm3 und ist bei anderen Ausführungsformen größer als etwa 3,0 g/cm3. Bei bestimmten Ausführungsformen ist die Dichte der Ätzwiderstandsschicht 30 gleich oder größer als etwa 3,5 g/cm3.
  • Bei anderen Ausführungsformen wird eine Plasma-Behandlung durchgeführt, um die Atome in die Oberseite der ersten ILD-Schicht 10 einzubringen. Zum Beispiel können Ammoniak (NH3) und/oder Stickstoff (N2) als eine Gasquelle für die Plasma-Behandlung zum Einbringen von Stickstoff-Atomen verwendet werden. Für die Plasma-Behandlung kann ein direktes Plasma oder ein entferntes Plasma bei einer Temperatur von etwa 100°C bis etwa 400°C unter einem Druck von weniger als 100 Torr verwendet werden. Bei anderen Ausführungsformen können eine oder mehrere der Verbindungen BF3, B2H6, PH3, AsH3, AsF5, SiF4, CO, CO2 und GeH4 als eine Gasquelle für die Plasma-Behandlung zum Einbringen der jeweiligen Atome verwendet werden.
  • Durch die Plasma-Behandlung wird ein Teil der Oberseite der ersten ILD-Schicht 10 in einer Tiefe von etwa 5 nm bis 30 nm zu der Ätzwiderstandsschicht 30 modifiziert. Bei einigen Ausführungsformen liegt die Dicke der Ätzwiderstandsschicht 30 in dem Bereich von etwa 10 nm bis etwa 20 nm. Wie in 4 gezeigt ist, wird die Ätzwiderstandsschicht 30 auf der Oberseite der ersten ILD-Schicht 10 zwischen den ersten Metallleitungen 20, jedoch nicht über den ersten Metallleitungen 20, hergestellt.
  • Es ist zu beachten, dass die Elemente, die in den Oberflächenbereich der ersten ILD-Schicht 10 eingebracht werden sollen, auf Grund des Materials für eine erste Isolierschicht 40 als eine Ätzstoppschicht, die über der Ätzwiderstandsschicht 30 hergestellt wird, so gewählt werden können, dass ein Unterschied in der Ätzrate (oder Widerstandsfähigkeit) zwischen der Ätzwiderstandsschicht 30 und der ersten Isolierschicht 40 ausreichend groß ist.
  • Nach der Herstellung der Ätzwiderstandsschicht 30 wird die erste Isolierschicht 40 über den ersten Metallleitungen 20 und der Ätzwiderstandsschicht 30 hergestellt, wie in 5 gezeigt ist. Die erste Isolierschicht 40 fungiert als eine erste Ätzstoppschicht.
  • Die erste Isolierschicht 40 umfasst eine oder mehrere Schichten aus einem Isoliermaterial auf Si-Basis, das Si mit O, N, C, B und/oder H enthält, oder aus einem Isoliermaterial auf Al-Basis, das Al mit O, N, C, B und/oder H enthält. Beispiele für die erste Isolierschicht 40 sind SiN, SiCN, SiC, SiCON, AlOx, AlNx und AlNxOy. Die Dielektrizitätskonstante der ersten Isolierschicht liegt bei einigen Ausführungsformen in dem Bereich von etwa 4 bis etwa 10.
  • Bei einigen Ausführungsformen liegt die Dicke der ersten Isolierschicht 40 in dem Bereich von etwa 1 nm bis etwa 50 nm und liegt bei anderen Ausführungsformen in dem Bereich von etwa 5 nm bis etwa 30 nm. Die Dichte der ersten Isolierschicht 40 ist bei einer Ausführungsform kleiner als etwa 3 g/cm3 und ist bei anderen Ausführungsformen kleiner als etwa 2,5 g/cm3.
  • Die erste Isolierschicht 40 kann zum Beispiel durch PECVD, LPCVD, ALCVD und/oder Aufschleudern hergestellt werden. Bei der PECVD wird die erste Isolierschicht 40 bei einer Substrattemperatur von etwa 25°C bis etwa 400°C und einem Druck von weniger als 100 Torr abgeschieden.
  • Nach der Herstellung der ersten Isolierschicht 40 wird eine zweite ILD-Schicht 50 über der ersten Isolierschicht 40 hergestellt, wie in 6 gezeigt ist. Die zweite ILD-Schicht 50 kann mit einem ähnlichen Material und Verfahren wie die erste ILD-Schicht 10 hergestellt werden. Bei einigen Ausführungsformen liegt die Dicke der zweiten ILD-Schicht 50 in dem Bereich von etwa 100 nm bis etwa 2000 nm.
  • Dann werden, wie in 7 gezeigt ist, eine oder mehrere zweite Aussparungen 55 in der zweiten ILD-Schicht 50 durch Strukturierungsprozesse hergestellt, die lithografische und Ätzprozesse umfassen. Bei dem Ätzprozess stoppt die Ätzung im Wesentlichen an der ersten Isolierschicht (Ätzstoppschicht) 40, wie in 7 gezeigt ist.
  • Anschließend wird die erste Isolierschicht (Ätzstoppschicht) 40 weiter geätzt, um die Oberfläche der ersten Metallleitungen 20 freizulegen, wie in 8A gezeigt ist. In 8A werden die zweiten Aussparungen 55 im Wesentlichen zu den ersten Metallleitungen 20 ausgerichtet. Somit befindet sich die gesamte Unterseite der Aussparung auf der Oberseite der ersten Metallleitung.
  • Im Gegensatz dazu gibt es in 8B einen Überdeckungs- oder Justierfehler zwischen den zweiten Aussparungen 55 und den ersten Metallleitungen 20. Daher befindet sich ein Teil der Unterseite der zweiten Aussparung nicht auf der Oberseite der ersten Metallleitung, d. h., ein Teil der Ätzwiderstandsschicht 30 wird in der Unterseite der zweiten Aussparung freigelegt. Da jedoch die Ätzwiderstandsschicht 30 an den Seitenteilen der ersten Metallleitungen hergestellt ist, stoppt die Ätzung im Wesentlichen an der Ätzwiderstandsschicht 30, während die erste Isolierschicht 40 geätzt wird.
  • Wenn die Ätzwiderstandsschicht 30 nicht hergestellt wird, wird die erste ILD-Schicht 10 teilweise geätzt, sodass, wie in 11 gezeigt ist, eine zahnähnliche Vertiefung 62 entsteht, die verschiedene Probleme verursachen kann, wie etwa niedrige Bauelement-Zuverlässigkeit oder Kurzschlüsse.
  • Wie vorstehend dargelegt worden ist, ist die Ätzrate bei der Ätzung der ersten Isolierschicht 40 für die erste Isolierschicht 40 ausreichend höher als die Ätzrate für die Ätzwiderstandsschicht 30. Bei einigen Ausführungsformen beträgt die Ätzrate bei der Ätzung der ersten Isolierschicht 40 für die erste Isolierschicht 40 das etwa 4- bis etwa 20-fache der Ätzrate für die Ätzwiderstandsschicht 30.
  • Wenn die erste Isolierschicht 40 aus SiN besteht, umfasst das Element, das in die Oberfläche der ersten ILD-Schicht 10 implantiert werden soll, ein oder mehrere der Elemente Si, C, B, P, As und Ge. Wenn die erste Isolierschicht 40 aus SiC besteht, umfasst das Element, das in die Oberfläche der ersten ILD-Schicht 10 implantiert werden soll, ein oder mehrere der Elemente Si, N, B, P, As und Ge. Wenn die erste Isolierschicht 40 aus SiCN, SiON oder SiOCN besteht, umfasst das Element, das in die Oberfläche der ersten ILD-Schicht 10 implantiert werden soll, ein oder mehrere der Elemente Si, B, P, As und Ge.
  • Nachdem die Oberseite der ersten Metallleitungen 20 freigelegt worden ist, werden zweite Metallleitungen 60 in den zweiten Aussparungen 55 unter Verwendung eines ähnlichen Materials und Verfahrens wie bei der Herstellung der ersten Metallleitungen 20 hergestellt, wie in 9 gezeigt ist.
  • Ähnlich wie bei den Schritten, die bei 4 erläutert worden sind, wird eine zweite Ätzwiderstandsschicht 70 in dem oberen Bereich der zweiten ILD-Schicht 50 zwischen den zweiten Metallleitungen 60 hergestellt, wie in 10 gezeigt ist. Wie weiterhin in 10 gezeigt ist, sind der obere Teil und die Unterseite der zweiten Metallleitungen 60 in Kontakt mit der Ätzwiderstandsschicht 30 bzw. 70. Außerdem sind die Unterseiten der zweiten Metallleitungen 60 nicht in Kontakt mit der ersten ILD-Schicht 10 unter der Ätzwiderstandsschicht 30. Natürlich braucht, wenn es keinen Überdeckungsfehler zwischen der zweiten Aussparung 55 und der ersten Metallleitung 20 gibt, wie in 8 gezeigt ist, die Unterseite der zweiten Metallleitungen 60 nicht in Kontakt mit der Ätzwiderstandsschicht 30 zu sein.
  • Durch Wiederholen der Schritte, die bei den 5 bis 9 erläutert worden sind, kann eine Metallschicht-Mehrfachstruktur erhalten werden.
  • Die 12 bis 14 zeigen beispielhafte aufeinander folgende Prozesse zur Herstellung eines Halbleiter-Bauelements mit einer Metallleitungs-Mehrfachstruktur gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. Es ist klar, dass weitere Schritte vor, während und nach den in den 12 bis 14 gezeigten Prozessen vorgesehen werden können und einige der nachstehend beschriebenen Schritte bei weiteren Ausführungsformen des Verfahrens ersetzt oder weggelassen werden können. Die Reihenfolge der Schritte/Prozesse ist austauschbar. Darüber hinaus können Schritte, Prozesse, Konfigurationen oder Materialien, die denen der vorstehenden Ausführungsform gleichen oder ähnlich sind, für diese Ausführungsform verwendet werden, und ihre detaillierte Erläuterung kann entfallen.
  • Ähnlich wie in 1 wird eine erste ILD-Schicht 10 über den darunter befindlichen Strukturen hergestellt, die über einem Substrat angeordnet sind. Dann wird, wie in 12 gezeigt ist, eine Ätzwiderstandsschicht 30' über der Oberseite der ersten ILD-Schicht 10 hergestellt.
  • Die Ätzwiderstandsschicht 30' wird mit ähnlichen Materialien und Verfahren wie die Ätzwiderstandsschicht 30 hergestellt. Die Dicke der Ätzwiderstandsschicht 30' liegt bei einigen Ausführungsformen in dem Bereich von etwa 0,5 nm bis etwa 30 nm und liegt bei anderen Ausführungsformen in dem Bereich von etwa 10 nm bis etwa 20 nm.
  • Wie in 13 gezeigt ist, werden erste Aussparungen 15' durch Strukturierungsschritte, die lithografische und Ätzprozesse umfassen, in der ersten ILD-Schicht 10 und der Ätzwiderstandsschicht 30' hergestellt.
  • Ähnlich wie in 3 wird ein Metallmaterial in den ersten Aussparungen abgeschieden, um Metallleitungen 20 herzustellen, wie in 14 gezeigt ist. Ähnlich wie in 3 umfassen die Schritte zum Herstellen der Metallleitungen einen Damascene-Prozess. Durch diesen Schritt kann eine ähnliche Struktur wie in 4 erhalten werden.
  • Nachdem die in 12 gezeigte Struktur erhalten worden ist, werden die gleichen oder ähnliche Schritte wie bei den 5 bis 9 (oder 5 bis 10) durchgeführt, um ein Halbleiter-Bauelement mit einer Metallleitungs-Mehrfachstruktur zu erhalten.
  • Die verschiedenen Ausführungsformen oder Beispiele, die hier beschrieben werden, bieten mehrere Vorzüge gegenüber dem Stand der Technik. Da in der vorlegenden Erfindung zum Beispiel die Ätzwiderstandsschicht an den Seitenteilen der ersten Metallleitungen hergestellt wird, stoppt die Ätzung im Wesentlichen an der Ätzwiderstandsschicht, während die erste Isolierschicht geätzt wird, wodurch vermieden werden kann, dass die erste ILD-Schicht teilweise geätzt wird. Dadurch ist es möglich, die Zuverlässigkeit der Halbleiter-Bauelemente zu verbessern.
  • Es dürfte klar sein, dass hier nicht unbedingt alle Vorzüge erörtert worden sind, kein spezieller Vorzug für alle Ausführungsformen oder Beispiele erforderlich ist und andere Ausführungsformen oder Beispiele andere Vorzüge bieten können.
  • Gemäß einem Aspekt der vorliegenden Erfindung wird bei einem Verfahren zur Herstellung eines Halbleiter-Bauelements eine erste Zwischenschicht-Dielektrikum-Schicht über einem Substrat hergestellt. In der ersten Zwischenschicht-Dielektrikum-Schicht werden erste Aussparungen hergestellt. In den ersten Aussparungen werden erste Metallleitungen hergestellt. In einer Oberfläche der ersten Zwischenschicht-Dielektrikum-Schicht wird zwischen den ersten Metallleitungen, jedoch nicht auf Oberseiten der ersten Metallleitungen, eine erste Ätzwiderstandsschicht hergestellt. Auf der ersten Ätzwiderstandsschicht und den Oberseiten der ersten Metallleitungen wird eine erste Isolierschicht hergestellt.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird bei einem Verfahren zur Herstellung eines Halbleiter-Bauelements eine erste Zwischenschicht-Dielektrikum-Schicht über einem Substrat hergestellt. In der ersten Zwischenschicht-Dielektrikum-Schicht werden erste Aussparungen hergestellt. In den ersten Aussparungen werden erste Metallleitungen hergestellt. In einer Oberfläche der ersten Zwischenschicht-Dielektrikum-Schicht wird zwischen den ersten Metallleitungen, jedoch nicht auf Oberseiten der ersten Metallleitungen, eine erste Ätzwiderstandsschicht hergestellt. Auf der ersten Ätzwiderstandsschicht und den Oberseiten der ersten Metallleitungen wird eine erste Isolierschicht hergestellt. Auf der ersten Isolierschicht wird eine zweite Zwischenschicht-Dielektrikum-Schicht hergestellt. In der zweiten Zwischenschicht-Dielektrikum-Schicht werden zweite Aussparungen hergestellt, sodass die Oberseiten der ersten Metallleitungen freigelegt werden. In den zweiten Aussparungen werden zweite Metallleitungen hergestellt.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist ein Halbleiter-Bauelement erste Metallleitungen, die in einer ersten Zwischenschicht-Dielektrikum-Schicht hergestellt sind, die über einem Substrat angeordnet ist; und eine Ätzwiderstandsschicht auf, die in einer Oberfläche der ersten Zwischenschicht-Dielektrikum-Schicht zwischen den ersten Metallleitungen, jedoch nicht auf Oberseiten der ersten Metallleitungen, hergestellt ist. Auf der Ätzwiderstandsschicht und den Oberseiten der ersten Metallleitungen ist eine erste Isolierschicht angeordnet, und auf der ersten Isolierschicht ist eine zweite Zwischenschicht-Dielektrikum-Schicht angeordnet. In der zweiten Zwischenschicht-Dielektrikum-Schicht sind zweite Metallleitungen hergestellt, die entsprechend mit den ersten Metallleitungen verbunden sind. Unterseiten der zweiten Metallleitungen sind in Kontakt mit der Ätzwiderstandsschicht.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen oder Beispiele beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen oder Beispielen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, mit den folgenden Schritten: Herstellen einer ersten Zwischenschicht-Dielektrikum-Schicht über einem Substrat; Herstellen von ersten Aussparungen in der ersten Zwischenschicht-Dielektrikum-Schicht; Herstellen von ersten Metallleitungen in den ersten Aussparungen; Herstellen einer ersten Ätzwiderstandsschicht in einer Oberfläche der ersten Zwischenschicht-Dielektrikum-Schicht zwischen den ersten Metallleitungen, jedoch nicht auf Oberseiten der ersten Metallleitungen; und Herstellen einer ersten Isolierschicht auf der ersten Ätzwiderstandsschicht und den Oberseiten der ersten Metallleitungen.
  2. Verfahren nach Anspruch 1, wobei eine Dicke der Ätzwiderstandsschicht in dem Bereich von 10 nm bis 20 nm liegt.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Herstellung der ersten Ätzwiderstandsschicht das Modifizieren der Oberfläche der ersten Zwischenschicht-Dielektrikum-Schicht so umfasst, dass sie eine höhere Dichte als die erste Zwischenschicht-Dielektrikum-Schicht hat.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine Dichte der ersten Ätzwiderstandsschicht gleich oder größer als 2,5 g/cm3 ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Herstellung der ersten Ätzwiderstandsschicht das Einbringen eines oder mehrerer der Elemente Si, C, N, B, P, As und Ge in die erste Zwischenschicht-Dielektrikum-Schicht mit einem Ionenimplantationsverfahren umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Herstellung der ersten Ätzwiderstandsschicht das Einbringen eines oder mehrerer der Elemente Si, C, N, B, P, As und Ge in die erste Zwischenschicht-Dielektrikum-Schicht durch Plasma-Bestrahlung umfasst.
  7. Verfahren nach Anspruch 5, wobei die erste Isolierschicht aus SiN besteht, und ein oder mehrere der Elemente Si, C, B, P, As und Ge in die erste Zwischenschicht-Dielektrikum-Schicht implantiert werden.
  8. Verfahren nach Anspruch 5 , wobei die erste Isolierschicht aus SiC besteht, und ein oder mehrere der Elemente Si, N, B, P, As und Ge in die erste Zwischenschicht-Dielektrikum-Schicht implantiert werden.
  9. Verfahren nach Anspruch 5, wobei die erste Isolierschicht aus SiCN, SiON oder SiOCN besteht, und ein oder mehrere der Elemente Si, B, P, As und Ge in die erste Zwischenschicht-Dielektrikum-Schicht implantiert werden.
  10. Verfahren nach Anspruch 5, wobei ein oder mehrere der Elemente Si, C, B, P, As und Ge in die erste Zwischenschicht-Dielektrikum-Schicht implantiert werden.
  11. Verfahren zur Herstellung einer Halbleitervorrichtung, mit den folgenden Schritten: Herstellen einer ersten Zwischenschicht-Dielektrikum-Schicht über einem Substrat; Herstellen von ersten Aussparungen in der ersten Zwischenschicht-Dielektrikum-Schicht; Herstellen von ersten Metallleitungen in den ersten Aussparungen; Herstellen einer ersten Ätzwiderstandsschicht in einer Oberfläche der ersten Zwischenschicht-Dielektrikum-Schicht zwischen den ersten Metallleitungen, jedoch nicht auf Oberseiten der ersten Metallleitungen; Herstellen einer ersten Isolierschicht auf der ersten Ätzwiderstandsschicht und den Oberseiten der ersten Metallleitungen; Herstellen einer zweiten Zwischenschicht-Dielektrikum-Schicht auf der ersten Isolierschicht; Herstellen von zweiten Aussparungen in der zweiten Zwischenschicht-Dielektrikum-Schicht so, dass die Oberseiten der ersten Metallleitungen freigelegt werden; und Herstellen von zweiten Metallleitungen in den zweiten Aussparungen.
  12. Verfahren nach Anspruch 11, wobei wenn die zweiten Aussparungen hergestellt werden, ein Teil der ersten Ätzwiderstandsschicht an Unterseiten der zweiten Aussparungen freigelegt wird, und Unterseiten der zweiten Metallleitungen in Kontakt mit der ersten Ätzwiderstandsschicht sind.
  13. Verfahren nach Anspruch 12, das weiterhin den folgenden Schritt umfasst: Herstellen einer zweiten Ätzwiderstandsschicht in einer Oberfläche der zweiten Zwischenschicht-Dielektrikum-Schicht zwischen den zweiten Metallleitungen, jedoch nicht auf Oberseiten der zweiten Metallleitungen, wobei obere Teile der zweiten Metallleitungen in Kontakt mit der zweiten Ätzwiderstandsschicht sind.
  14. Verfahren nach Anspruch 13, wobei die Unterseiten der zweiten Metallleitungen nicht in Kontakt mit der ersten Zwischenschicht-Dielektrikum-Schicht unter der ersten Ätzwiderstandsschicht sind.
  15. Verfahren nach einem der Ansprüche 11 bis 14, wobei die Herstellung der ersten Ätzwiderstandsschicht das Einbringen eines oder mehrerer der Elemente Si, C, N, B, P, As und Ge in die erste Zwischenschicht-Dielektrikum-Schicht mit einem Ionenimplantationsverfahren umfasst.
  16. Verfahren nach Anspruch 15, wobei die erste Isolierschicht aus SiN besteht, und ein oder mehrere der Elemente Si, C, B, P, As und Ge in die erste Zwischenschicht-Dielektrikum-Schicht implantiert werden.
  17. Verfahren nach Anspruch 15, wobei die erste Isolierschicht aus SiC besteht, und ein oder mehrere der Elemente Si, N, B, P, As und Ge in die erste Zwischenschicht-Dielektrikum-Schicht implantiert werden.
  18. Verfahren nach Anspruch 15, wobei die erste Isolierschicht aus SiCN, SiON oder SiOCN besteht, und ein oder mehrere der Elemente Si, B, P, As und Ge in die erste Zwischenschicht-Dielektrikum-Schicht implantiert werden.
  19. Verfahren nach einem der Ansprüche 11 bis 18, wobei bei der Herstellung der zweiten Aussparungen die zweite Zwischenschicht-Dielektrikum-Schicht geätzt wird und die Ätzung der zweiten Zwischenschicht-Dielektrikum-Schicht im Wesentlichen an der ersten Isolierschicht stoppt, und anschließend die erste Isolierschicht geätzt wird, um die Oberseiten der ersten Metallleitungen freizulegen.
  20. Halbleitervorrichtung mit: ersten Metallleitungen, die in einer ersten Zwischenschicht-Dielektrikum-Schicht hergestellt sind, die über einem Substrat angeordnet ist; einer Ätzwiderstandsschicht, die in einer Oberfläche der ersten Zwischenschicht-Dielektrikum-Schicht zwischen den ersten Metallleitungen, jedoch nicht auf Oberseiten der ersten Metallleitungen, hergestellt ist; einer ersten Isolierschicht, die auf der Ätzwiderstandsschicht und den Oberseiten der ersten Metallleitungen angeordnet ist; einer zweiten Zwischenschicht-Dielektrikum-Schicht, die auf der ersten Isolierschicht angeordnet ist; und zweiten Metallleitungen, die in der zweiten Zwischenschicht-Dielektrikum-Schicht hergestellt sind und jeweils mit den ersten Metallleitungen verbunden sind, wobei Unterseiten der zweiten Metallleitungen in Kontakt mit der Ätzwiderstandsschicht sind.
DE102017117962.3A 2016-09-26 2017-08-08 Halbleiter-bauelement und verfahren zu dessen herstellung Pending DE102017117962A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/276,051 2016-09-26
US15/276,051 US9905456B1 (en) 2016-09-26 2016-09-26 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
DE102017117962A1 true DE102017117962A1 (de) 2018-03-29

Family

ID=61225844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017117962.3A Pending DE102017117962A1 (de) 2016-09-26 2017-08-08 Halbleiter-bauelement und verfahren zu dessen herstellung

Country Status (5)

Country Link
US (4) US9905456B1 (de)
KR (1) KR102036827B1 (de)
CN (1) CN107871670B (de)
DE (1) DE102017117962A1 (de)
TW (1) TWI637475B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905456B1 (en) 2016-09-26 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20210049604A (ko) 2019-10-25 2021-05-06 삼성전자주식회사 집적회로 소자 및 이의 제조 방법
US11195724B1 (en) 2020-07-01 2021-12-07 Nanya Technology Corporation Method of manufacturing semiconductor structure

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5891799A (en) * 1997-08-18 1999-04-06 Industrial Technology Research Institute Method for making stacked and borderless via structures for multilevel metal interconnections on semiconductor substrates
US6566757B1 (en) * 1998-11-30 2003-05-20 Intel Corporation Stabilization of low dielectric constant film with in situ capping layer
US6214719B1 (en) 1999-09-30 2001-04-10 Novellus Systems, Inc. Method of implementing air-gap technology for low capacitance ILD in the damascene scheme
US6146988A (en) * 2000-01-05 2000-11-14 Advanced Micro Devices, Inc. Method of making a semiconductor device comprising copper interconnects with reduced in-line copper diffusion
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
JP4152619B2 (ja) * 2001-11-14 2008-09-17 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6908829B2 (en) 2002-03-11 2005-06-21 Intel Corporation Method of forming an air gap intermetal layer dielectric (ILD) by utilizing a dielectric material to bridge underlying metal lines
JP4340040B2 (ja) * 2002-03-28 2009-10-07 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
US7485570B2 (en) * 2002-10-30 2009-02-03 Fujitsu Limited Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
JP2004253791A (ja) * 2003-01-29 2004-09-09 Nec Electronics Corp 絶縁膜およびそれを用いた半導体装置
JP4938222B2 (ja) * 2004-02-03 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP4417202B2 (ja) * 2004-08-19 2010-02-17 Ｎｅｃエレクトロニクス株式会社 半導体装置
US7691736B2 (en) * 2006-02-10 2010-04-06 Infineon Technologies Ag Minimizing low-k dielectric damage during plasma processing
US20090191715A1 (en) 2006-03-09 2009-07-30 Toshio Hayashi Method for etching interlayer dielectric film
JP2007324185A (ja) 2006-05-30 2007-12-13 Canon Inc プラズマ処理方法
US7662722B2 (en) 2007-01-24 2010-02-16 International Business Machines Corporation Air gap under on-chip passive device
US20080265377A1 (en) 2007-04-30 2008-10-30 International Business Machines Corporation Air gap with selective pinchoff using an anti-nucleation layer
US7772706B2 (en) 2007-12-27 2010-08-10 Intel Corporation Air-gap ILD with unlanded vias
US8471343B2 (en) 2011-08-24 2013-06-25 International Bussiness Machines Corporation Parasitic capacitance reduction in MOSFET by airgap ild
US10096544B2 (en) 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
TWI512894B (zh) 2013-07-30 2015-12-11 Winbond Electronics Corp 金屬內連線結構及其製程
US9583429B2 (en) 2013-11-14 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9111931B2 (en) 2014-01-22 2015-08-18 Nanya Technology Corporation Method of forming an interconnect structure with high process margins
US9607882B2 (en) * 2015-08-31 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9905456B1 (en) * 2016-09-26 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20190139822A1 (en) 2019-05-09
US20200243378A1 (en) 2020-07-30
US10651079B2 (en) 2020-05-12
TWI637475B (zh) 2018-10-01
US10157782B2 (en) 2018-12-18
US9905456B1 (en) 2018-02-27
CN107871670A (zh) 2018-04-03
TW201814860A (zh) 2018-04-16
US20180166332A1 (en) 2018-06-14
KR20180034221A (ko) 2018-04-04
CN107871670B (zh) 2020-06-26
KR102036827B1 (ko) 2019-10-25
US11232978B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102014115955B4 (de) Struktur und Ausbildungsverfahren einer Damascene-Struktur
DE102017127530A1 (de) Verbindungsstruktur und Verfahren
DE102012111786B4 (de) Hybrid-Verbindungsaufbau und Verfahren zur Herstellung desselben
DE102015106713B4 (de) Struktur und Verfahren zum Ausbilden einer Dual-Damascene-Struktur
DE102016100766A1 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102013105635B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102016114870A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102016100270A1 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102016100002A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen von dieser
DE102016117486A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102014115934A1 (de) Zwei-Schritt-Ausbildung von Metallisierungen
DE4319070A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102017118485A1 (de) Verfahren zum Bilden von Metallschichten in Öffnungen und Vorrichtung zu deren Bildung
DE102020119184A1 (de) Diffusionssperre für halbleitervorrichtung und verfahren
DE102016100025A1 (de) Struktur und Erzeugungsverfahren für ein Chip-Package
DE102005034182A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102017117962A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung
DE102020122807B4 (de) Durchkontaktierung für halbleitervorrichtung und verfahren
DE102017124072A1 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020128189A1 (de) Techniken zur verhinderung der delaminierung von fliessfähigem lückenfüllendem dielektrikum
DE112019003036B4 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE102004033825A1 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
DE102020135142B4 (de) Tsv-struktur mit mehreren belägen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication