DE102017103426B4 - Arraysubstrat und Anzeigefeld - Google Patents

Arraysubstrat und Anzeigefeld Download PDF

Info

Publication number
DE102017103426B4
DE102017103426B4 DE102017103426.9A DE102017103426A DE102017103426B4 DE 102017103426 B4 DE102017103426 B4 DE 102017103426B4 DE 102017103426 A DE102017103426 A DE 102017103426A DE 102017103426 B4 DE102017103426 B4 DE 102017103426B4
Authority
DE
Germany
Prior art keywords
array substrate
metal layer
openings
layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017103426.9A
Other languages
English (en)
Other versions
DE102017103426A8 (de
DE102017103426A1 (de
Inventor
Chuanli Leng
Kenji Sera
Haijing Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Publication of DE102017103426A1 publication Critical patent/DE102017103426A1/de
Publication of DE102017103426A8 publication Critical patent/DE102017103426A8/de
Application granted granted Critical
Publication of DE102017103426B4 publication Critical patent/DE102017103426B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

Arraysubstrat, umfassend:ein flexibles Substrat (10);Dünnschichttransistoren (20), die auf einer ersten Seite des flexiblen Substrats (10) angeordnet sind, wobei jeder der Dünnschichttransistoren (20) den Source-Kontakt (s), den Drain-Kontakt (d), den Kanal und den Gate-Kontakt (g) umfasst, der von Source-Kontakt (s), dem Kanal und dem Drain-Kontakt (d) isoliert ist;eine erste Metallschicht (30), die mit den Gate-Kontakten (g) elektrisch verbundene Gate-Leitungen umfasst;eine zweite Metallschicht (40), die auf einer vom flexiblen Substrat (10) abgewandten Seite des Dünnschichttransistors (20) angeordnet ist, wobei die zweite Metallschicht (40) mehrere Metallleitungen umfasst, und die mehreren Metallleitungen Datenleitungen umfassen, wobei die Datenleitungen mit den Source-Kontakten (s) oder den Drain-Kontakten (d) elektrisch verbunden sind, wobei die Datenleitungen sich mit den Gate-Leitungen auf eine isolierende Weise überschneiden, um mehrere Anzeigepixel (50) zu definieren, wobei die Datenleitungen dafür eingerichtet sind, ein Datensignal für die Anzeigepixel (50) bereitzustellen; undeine geschichtete Struktur (70), die auf der ersten Seite des flexiblen Substrats (10) angeordnet ist und eine Fläche der ersten Seite des flexiblen Substrats (10) bedeckt, wobei die geschichtete Struktur (70) mehrere anorganische Schichten umfasst, wobei die mehreren anorganischen Schichten eine oder mehrere zwischen dem flexiblen Substrat (10) und dem Dünnschichttransistor (20) angeordnete Pufferschichten (71), eine oder mehrere zwischen einem Kanalbereich und dem Gate-Kontakt (g) angeordnete Gate-Isolierschichten (72) und eine zwischen dem Dünnschichttransistor (20) und der zweiten Metallschicht (40) angeordnete erste Isolierschicht (73) umfassen,wobei mindestens zwei anorganische Schichten der mehreren anorganischen Schichten jeweils mehrere Öffnungen (80) an einer einem Anzeigebereich (60) zugehörigen Position haben,wobei jede der mehreren Öffnungen (80) eine frontale Projektion auf eine Ebene aufweist, auf der das Array-Substrat angeordnet ist, und die frontale Projektion der mehreren Öffnungen (80) einer der mindestens zwei anorganischen Schichten sich nicht mit der frontalen Projektion der mehreren Öffnungen (80) mindestens einer der anderen der mindestens zwei anorganischen Schichten überlappt,wobei jede der Öffnungen (80) eine streifenförmige Öffnung (80) ist und eine Breite jeder der streifenförmigen Öffnungen (80) in einer ersten Richtung größer ist als eine Breite jeder der streifenförmigen Öffnungen (80) in einer zweiten Richtung,wobei in der zweiten Richtung eine Öffnung der streifenförmigen Öffnungen (80) einer der mindestens zwei anorganischen Schichten zwischen zwei benachbarten Öffnungen der streifenförmigen Öffnungen (80) einer anderen Schicht der mindestens zwei anorganischen Schichten angeordnet ist, undwobei eine von der ersten Richtung und der zweiten Richtung eine Ausdehnungsrichtung der Gate-Leitungen ist, und die andere von der ersten Richtung und der zweiten Richtung eine Ausdehnungsrichtung der Datenleitungen ist.

Description

  • GEBIET
  • Die vorliegende Offenlegung betrifft das Gebiet der Anzeigetechnologie und bezieht sich insbesondere auf ein Arraysubstrat und ein das Arraysubstrat umfassendes Anzeigefeld.
  • HINTERGRUND
  • Mit der Entwicklung der Anzeigetechnologie hat ein flexibles Anzeigefeld weitgehende Anwendung gefunden. In der herkömmlichen Technologie umfasst das flexible Anzeigefeld ein flexibles Substrat und eine anorganische Schicht wie eine Pufferschicht auf einer Seite des flexiblen Substrats, einen Dünnschichttransistor (TFT) und ein lichtemittierendes Element. Insbesondere die anorganische Schicht wird entsprechend gebogen, wenn das flexible Anzeigefeld gebogen wird, was zu einem Belastungsdefekt führt und den normalen Betrieb des TFT und des lichtemittierenden Elements beeinträchtigt.
  • Die US 2015/0108484 A1 offenbart eine flexible Anzeigevorrichtung mit Zugentlastungsöffnungen.
  • Die US 2013/0193456 A1 zeigt eine organische Leuchtdiodenanzeige, die eine Pufferschicht und eine Gate-Isolierschicht aufweist, die jeweils eine Öffnung entsprechend einer Emissionsfläche aufweisen.
  • ZUSAMMENFASSUNG
  • Zur Lösung des oben beschriebenen Problems werden gemäß den Ausführungsformen der vorliegenden Offenlegung ein Arraysubstrat und ein das Arraysubstrat umfassendes Anzeigefeld bereitgestellt, um das Problem zu lösen, dass der normale Betrieb des TFT und des lichtemittierenden Elements beeinträchtigt werden, wenn das Anzeigefeld gebogen wird.
  • Um das oben beschriebene Problem zu lösen, stellen die Ausführungsformen der vorliegenden Offenlegung folgende technische Lösungen bereit.
  • Bereitgestellt wird ein Arraysubstrat, das ein flexibles Substrat, einen Dünnschichttransistor, eine erste Metallschicht, eine zweite Metallschicht und eine geschichtete Struktur umfasst. Der Dünnschichttransistor ist auf einer ersten Seite des flexiblen Substrats angeordnet; der Dünnschichttransistor umfasst den Source-Kontakt, den Drain-Kontakt, den Kanal sowie den Gate-Kontakt, der von Source, Kanal und Drain isoliert ist. Die erste Metallschicht umfasst die mit den Gate-Kontakten elektrisch verbundenen Gate-Leitungen. Die zweite Metallschicht ist auf einer vom flexiblen Substrat abgewandten Seite des Dünnschichttransistors angeordnet; die zweite Metallschicht umfasst mehrere Metallleitungen, und die mehreren Metallleitungen umfassen Datenleitungen; die Datenleitungen sind mit den Source- oder den Drain-Kontakten elektrisch verbunden; die Datenleitungen überschneiden sich mit den Gate-Leitungen auf eine isolierende Weise, um mehrere Anzeigepixel zu definieren; die Datenleitungen sind dafür eingerichtet, ein Datensignal für die Anzeigepixel bereitzustellen. Und die geschichtete Struktur ist auf der ersten Seite des flexiblen Substrats angeordnet und bedeckt eine Oberfläche auf der ersten Seite des flexiblen Substrats; die geschichtete Struktur umfasst mehrere anorganische Schichten; die mehreren anorganischen Schichten umfassen eine oder mehrere zwischen dem flexiblen Substrat und dem Dünnschichttransistor angeordnete Pufferschichten, eine oder mehrere zwischen einem Kanalbereich und dem Gate-Kontakt angeordnete Gate-Isolierschichten sowie eine zwischen dem Dünnschichttransistor und der zweiten Metallschicht angeordnete erste Isolierschicht. Zudem haben mindestens zwei anorganische Schichten der mehreren anorganischen Schichten jeweils mehrere Öffnungen an einer einem Anzeigebereich zugehörigen Positionen. Zudem weist jede der mehreren Öffnungen eine frontale Projektion auf einer Ebene auf, auf der das Array-Substrat angeordnet ist. Die frontale Projektion der mehreren Öffnungen einer der mindestens zwei anorganischen Schichten überlappt sich nicht mit der frontalen Projektion der mehreren Öffnungen mindestens einer der anderen der mindestens zwei anorganischen Schichten. Dabei ist die Öffnung eine streifenförmige Öffnung und eine Länge jeder der streifenförmigen Öffnungen ist in einer ersten Richtung größer als eine Länge jeder der streifenförmigen Öffnungen in einer zweiten Richtung. In der zweiten Richtung ist eine Öffnung der streifenförmigen Öffnungen einer der mindestens zwei anorganischen Schichten zwischen zwei benachbarten Öffnungen der streifenförmigen Öffnungen einer anderen Schicht der mindestens zwei anorganischen Schichten angeordnet. Hierbei ist eine von der ersten Richtung und der zweiten Richtung eine Ausdehnungsrichtung der Gate-Leitungen, und die andere von der ersten Richtung und der zweiten Richtung ist eine Ausdehnungsrichtung der Datenleitungen.
  • Bereitgestellt wird ein flexibles Anzeigefeld, welches das oben beschriebene Arraysubstrat umfasst.
  • Im Vergleich zur herkömmlichen Technologie haben die oben beschriebenen technischen Lösungen folgende Vorteile.
  • In dem gemäß der Ausführungsform der vorliegenden Offenlegung bereitgestellten Arraysubstrat hat mindestens eine anorganische Schicht der mehreren anorganischen Schichten mehrere Öffnungen an einer dem Anzeigebereich zugehörigen Position, um die Belastungszunahme in der geschichteten Struktur zu reduzieren, wenn das Arraysubstrat gebogen wird, und einen Teil der Belastung über die Öffnungen abzubauen und so das Problem zu lösen, dass der normale Betrieb des TFT und des lichtemittierenden Elements beeinträchtigt wird, wenn das das Arraysubstrat umfassende Anzeigefeld gebogen wird. Die Oberfläche der ersten Seite des flexiblen Substrats ist vollständig von der geschichteten Struktur bedeckt, das heißt, jede Position auf der Oberfläche des flexiblen Substrats ist von der geschichteten Struktur bedeckt und es gibt keinen freiliegenden Bereich, um das flexible Substrat vor Wasser und Sauerstoff im externen Umfeld mit der geschichteten Struktur zu isolieren und zu vermeiden, dass das Anzeigefeld, einschließlich des Arraysubstrats nicht mehr normal funktionieren kann, weil das Wasser und der Sauerstoff im externen Umfeld in den Anzeigebereich des Anzeigefelds eindringen.
  • Figurenliste
  • Um die technische Lösung der Ausführungsformen der vorliegenden Offenlegung oder in der herkömmlichen Technologie deutlicher zu veranschaulichen, werden in den Beschreibungen der Ausführungsformen oder der herkömmlichen Technologie benötigte Zeichnungen nachstehend einfach eingebracht. Offenkundig zeigen die Zeichnungen in den folgenden Beschreibungen einige Ausführungsformen der Offenlegung. Für Fachkundige lassen sich ohne jeden kreativen Aufwand auch andere Zeichnungen gemäß diesen begleitenden Zeichnungen erlangen.
    • 1 zeigt eine Draufsicht eines Arraysubstrats gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 2 zeigt eine Querschnittansicht von 1 entlang einer Richtung AB gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 3 zeigt eine Querschnittansicht von 1 entlang einer Richtung AB gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 4 zeigt eine Querschnittansicht von 1 entlang einer Richtung AB gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 5 zeigt eine Querschnittansicht von 1 entlang einer Richtung AB gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 6 zeigt eine Querschnittansicht von 1 entlang einer Richtung AB gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 7 zeigt eine Querschnittansicht von 1 entlang einer Richtung AB gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 8 zeigt eine Querschnittansicht von 1 entlang einer Richtung AB gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 9 zeigt eine Querschnittansicht von 1 entlang einer Richtung CD gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 10 zeigt eine Querschnittansicht von 1 entlang einer Richtung CD gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 11 zeigt eine Querschnittansicht von 1 entlang einer Richtung CD gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 12 zeigt eine Querschnittansicht von 1 entlang einer Richtung AB gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 13 zeigt eine Querschnittansicht von 1 entlang einer Richtung AB gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 14 zeigt eine Draufsicht eines Arraysubstrats gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 15 zeigt eine Draufsicht eines Arraysubstrats gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 16 zeigt eine Draufsicht eines Arraysubstrats gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 17 zeigt eine Draufsicht eines Arraysubstrats gemäß einer Ausführungsform der vorliegenden Offenlegung;
    • 18 zeigt eine Draufansicht eines Arraysubstrats gemäß einer Ausführungsform der vorliegenden Offenlegung; und
    • 19 zeigt ein schematisches Strukturdiagramm eines flexiblen Anzeigefelds gemäß einer Ausführungsform der vorliegenden Offenlegung.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Nachfolgend werden die technischen Lösungen in den Ausführungsformen der vorliegenden Offenlegung in Verbindung mit den Zeichnungen in den Ausführungsformen der vorliegenden Offenlegung eindeutig und vollständig beschrieben. Offenkundig sind die beschriebenen Ausführungsformen nur ein Teil der Ausführungsformen der vorliegenden Offenlegung und nicht alle der Ausführungsformen. Alle sonstigen Ausführungsformen, die sich für den Fachkundigen basierend auf den Ausführungsformen der vorliegenden Offenlegung ohne jeden kreativen Aufwand ergeben, fallen unter den Schutzumfang der vorliegenden Offenlegung.
  • Bestimmte Details werden in den folgenden Beschreibungen erläutert, so dass die vorliegende Offenlegung vollständig verstanden werden kann. Allerdings kann die vorliegende Offenlegung auch auf andere Weise realisiert werden, und ähnliche Erweiterungen können von Fachkundigen vorgenommen werden, ohne dabei vom Begriffsinhalt der vorliegenden Offenlegung abzuweichen. Daher ist die vorliegende Offenlegung nicht auf die nachfolgend beschriebenen spezifischen Ausführungsformen beschränkt.
  • Bereitgestellt wird ein Arraysubstrat gemäß einer Ausführungsform der vorliegenden Offenlegung wie in 1 und 2 gezeigt, wobei 1 eine Draufsicht eines Arraysubstrats gemäß einer Ausführungsform der vorliegenden Offenlegung und 2 eine Querschnittansicht von 1 entlang einer Richtung AB ist. Zu veranschaulichen ist, dass in der Draufsicht von 1 eine Schichtstruktur, wie beispielsweise eine in der Querschnittansicht von 2 gezeigte erste Metallschicht und eine zweite Metallschicht, nicht gezeigt werden kann, in der ersten Metallschicht und der zweiten Metallschicht enthaltene Elektrodenleitungen gezeigt werden können, weshalb die in der ersten Metallschicht enthaltenen Gate-Leitungen mit einem Bezugszeichen 30 der ersten Metallschicht versehen sind, und die in der zweiten Metallschicht in 1 enthaltenen Datenleitungen mit einem Bezugszeichen 40 der zweiten Metallschicht versehen sind.
  • Insbesondere umfasst das Arraysubstrat: ein flexibles Substrat 10, einen Dünnschichttransistor 20, eine erste Metallschicht 30, eine zweite Metallschicht 40 und eine geschichtete Struktur 70. Der Dünnschichttransistor 20 ist auf einer ersten Seite des flexiblen Substrats 10 angeordnet, wobei der Dünnschichttransistor 20 den Source-Kontakt s, den Drain-Kontakt d, den Kanal sowie den vom Source-Kontakt s, dem Kanal und dem Drain-Kontakt d isolierten Gate-Kontakt g umfasst, wobei der Kanal zwischen dem Source-Kontakt s und dem Drain-Kontakt d angeordnet ist. Die erste Metallschicht 30 umfasst mit den Gate-Kontakten g elektrisch verbundene Gate-Leitungen. Die zweite Metallschicht 40 ist auf einer vom flexiblen Substrat 10 abgewandten Seite des Dünnschichttransistors 20 angeordnet, wobei die zweite Metallschicht 40 mehrere Metallleitungen umfasst, und die mehreren Metallleitungen Datenleitungen umfassen, die Datenleitungen mit den Source-Kontakten s oder den Drain-Kontakten d elektrisch verbunden sind, die Datenleitungen sich mit den Gate-Leitungen auf eine isolierende Weise überschneiden, um mehrere Anzeigepixel 50 zu definieren, und die Datenleitungen dafür eingerichtet sind, ein Datensignal für die Anzeigepixel 50 bereitzustellen. Die geschichtete Struktur 70 ist auf der ersten Seite des flexiblen Substrats 10 angeordnet und bedeckt eine Oberfläche der ersten Seite des flexiblen Substrats 10, wobei die geschichtete Struktur 70 mehrere anorganische Schichten umfasst, wobei die mehreren anorganischen Schichten eine oder mehrere zwischen dem flexiblen Substrat 10 und dem Dünnschichttransistor 20 angeordnete Pufferschichten 71, eine oder mehrere zwischen einem Kanalbereich und dem Gate-Kontakt g angeordnete Gate-Isolierschichten 72 und eine zwischen dem Dünnschichttransistor 20 und der zweiten Metallschicht 40 angeordnete erste Isolierschicht 73 umfassen. Die Pufferschicht 71 ist dafür eingerichtet, das Substrat 10 vom Dünnschichttransistor 20 zu isolieren und den Dünnschichttransistor zu schützen; die Gate-Isolierschicht 72 ist dafür eingerichtet, den Kanal vom Gate-Kontakt elektrisch zu isolieren; die erste Isolierschicht 73 ist dafür eingerichtet, die erste Metallschicht 30 von der zweiten Metallschicht 40 elektrisch zu isolieren. Und mindestens eine anorganische Schicht der mehreren anorganischen Schichten hat mehrere Öffnungen 80 an einer einem Anzeigebereich 60 zugehörigen Position.
  • Zu veranschaulichen ist, dass es, obwohl die Datenleitung in dem in 1 und 2 gezeigten Arraysubstrat mit dem Source-Kontakt s elektrisch verbunden ist, eine Pufferschicht 71 zwischen dem flexiblen Substrat 10 und dem Dünnschichttransistor 20 gibt und eine Gate-Isolierschicht 72 zwischen dem Gate-Kontakt g und dem Source-Kontakt s, dem Drain-Kontakt d und dem Kanal gibt, was in der vorliegenden Offenlegung keine Einschränkung darstellt. In einer anderen Ausführungsform kann die Datenleitung mit dem Drain-Kontakt d elektrisch verbunden sein und es kann, je nach Fall, mehrere Pufferschichten 71 zwischen dem flexiblen Substrat 10 und dem Dünnschichttransistor 20 geben, und mehrere Gate-Isolierschichten 72 zwischen dem Gate-Kontakt g und dem Source-Kontakt s, dem Drain-Kontakt d und dem Kanal geben.
  • In dem gemäß der Ausführungsform der vorliegenden Offenlegung bereitgestellten Arraysubstrat hat mindestens eine anorganische Schicht der mehreren anorganischen Schichten mehrere Öffnungen 80 an einer dem Anzeigebereich 60 zugehörigen Position, um die Belastungszunahme in der geschichteten Struktur 70 zu reduzieren, wenn das Arraysubstrat gebogen wird, und einen Teil der Belastung über die Öffnungen 80 abzubauen und so das Problem zu lösen, dass der normale Betrieb eines TFT und eines lichtemittierenden Elements beeinträchtigt wird, wenn das Anzeigefeld, einschließlich des Arraysubstrats, gebogen wird. Die Oberfläche der ersten Seite des flexiblen Substrat 10 ist vollständig von der geschichteten Struktur 70 bedeckt, das heißt, jede Position des Anzeigebereichs auf der Oberfläche des flexiblen Substrats 10 ist von der geschichteten Struktur 70 bedeckt und es gibt keinen freiliegenden Bereich, um das flexible Substrat vor Wasser und Sauerstoff im externen Umfeld mit der geschichteten Struktur 70 zu isolieren und zu vermeiden, dass das Anzeigefeld, einschließlich des Arraysubstrats, nicht mehr normal funktionieren kann, weil das Wasser und der Sauerstoff im externen Umfeld in den Anzeigebereich des Anzeigefelds eindringen.
  • Ferner sollte veranschaulicht werden, dass bei der Ausführungsform der vorliegenden Offenlegung in einem Fall, in dem die anorganische Schicht die Öffnung 80 hat, die Öffnung 80, je nach Fall, eine Aussparung in der anorganischen Schicht sein kann, in der die Öffnung 80 angeordnet ist (das heißt, die Öffnung 80 verläuft nicht durch die anorganische Schicht, in der die Öffnung 80 angeordnet ist), oder auch ein Durchgangsloch sein kann, das durch die anorganische Schicht verläuft, in der die Öffnung 80 angeordnet ist, was in der vorliegenden Offenlegung keine Einschränkung darstellt.
  • Falls die Öffnung 80 der anorganischen Schicht das Durchgangsloch ist, das durch die anorganische Schicht verläuft, in der die Öffnung 80 angeordnet ist, hat mindestens eine anorganische Schicht der mehreren anorganischen Schichten keine Öffnung an einer dem Anzeigebereich des flexiblen Substrats 10 zugehörigen Position, so dass es keinen freiliegenden Bereich im Anzeigebereich auf der Oberfläche des flexiblen Substrats 10 gibt. Falls die Öffnung 80 der anorganischen Schicht die Aussparung in der anorganischen Schicht ist, in der die Öffnung 80 angeordnet ist, gilt für jede dem Anzeigebereich des flexiblen Substrats 10 zugehörige Position, dass, je nach Fall, ein Teil der anorganischen Schichten Öffnungen hat, und der andere Teil der anorganischen Schichten keine Öffnungen hat; alternativ können alle anorganischen Schichten Öffnungen haben, um die Belastungszunahme in jeder der mehreren anorganischen Schichten zu reduzieren, was in der vorliegenden Offenlegung keine Einschränkung darstellt.
  • Basierend auf einer der oben beschriebenen Ausführungsformen hat in einer Ausführungsform der vorliegenden Offenlegung, wie in 3 gezeigt, mindestens eine Pufferschicht 71 eine Öffnung 80, wobei sich eine frontale Projektion der Öffnung 80 der Pufferschicht 71 auf eine Ebene, in der das Arraysubstrat angeordnet ist, nicht mit einer frontalen Projektion des Dünnschichttransistors 20 auf die Ebene überlappt, in der das Arraysubstrat angeordnet ist, um den Schutz der Pufferschicht 71 für den Dünnschichttransistor 20 sicherzustellen.
  • Es sollte veranschaulicht werden, dass in den oben beschriebenen Ausführungsformen die geschichtete Struktur 70, wie in 3 gezeigt, eine Pufferschicht 71 haben kann, und alternativ, wie in 4 und 5 gezeigt, mehrere Pufferschichten 71 haben kann. Sollte die geschichtete Struktur 70 eine Pufferschicht 71 haben, hat die Pufferschicht 71 eine Öffnung 80, wie in 3 gezeigt. Falls die geschichtete Struktur 70 mehrere Pufferschichten 71 hat, kann, je nach Fall, nur eine Pufferschicht 71 der mehreren Pufferschichten 71 eine Öffnung 80 haben; alternativ hat ein Teil der mehreren Pufferschichten 71 Öffnungen 80, und der andere Teil der mehreren Pufferschichten 71 hat keine Öffnung 80, wie in 4 gezeigt; alternativ haben alle der Pufferschichten 71 Öffnungen 80, wie in 5 gezeigt, was in der vorliegenden Offenlegung keine Einschränkung darstellt.
  • Weiterhin sollte veranschaulicht werden, dass in den oben beschriebenen Ausführungsformen für den Fall, dass die geschichtete Struktur 70 mehrere Pufferschichten 71 hat und mindestens zwei Pufferschichten 71 der mehreren Pufferschichten 71 Öffnungen 80 haben, frontale Projektionen der Öffnungen 80 der verschiedenen Pufferschichten 71 auf die Ebene, in der das Arraysubstrat angeordnet ist, sich, je nach Fall, deckungsgleich überlagern können, wie in 5 gezeigt, oder sich teilweise überlappen können, wie in 6 gezeigt, oder sich nicht überlappen, wie in 7 gezeigt, was in der vorliegenden Offenlegung keine Einschränkung darstellt.
  • Falls die geschichtete Struktur 70 mehrere Pufferschichten 71 hat, kann sich, obwohl in einer auf einer Seite der geschichteten Struktur 70 nahe dem flexiblen Substrat 10 angeordneten Pufferschicht 71 aufgrund großer Belastung ein Riss aufgetreten ist, der Riss nur schwer in einen Bereich über der Pufferschicht 71 fortsetzen. Falls, basierend auf einer der oben beschriebenen Ausführungsformen, die geschichtete Struktur 70 in einer optionalen Ausführungsform mehrere Pufferschichten 71 hat, und ein Teil der Pufferschichten 71 Öffnungen 80 hat, und der andere Teil der Pufferschichten 71 keine Öffnungen 80 hat, kann die Pufferschicht 71 daher mit der Öffnung 80 auf einer Seite der mehreren Pufferschichten 71 nahe dem Dünnschichttransistor 20 angeordnet sein, wie in 4 gezeigt.
  • Basierend auf einer der oben beschriebenen Ausführungsformen hat in einer Ausführungsform der vorliegenden Offenlegung, wie in 8 gezeigt, mindestens eine Gate-Isolierschicht 72 eine Öffnung 80, wobei sich eine frontale Projektion der Öffnung 80 der Gate-Isolierschicht 72 auf eine Ebene, in der das Arraysubstrat angeordnet ist, nicht mit einer frontalen Projektion des Dünnschichttransistors 20 auf die Ebene überlappt, in der das Arraysubstrat angeordnet ist, um den Gate-Kontakt g mit der Gate-Isolierschicht 72 vom Source-Kontakt s, dem Drain-Kontakt d und dem Kanal zu isolieren.
  • Basierend auf den oben beschriebenen Ausführungsformen hat die geschichtete Struktur 70, je nach Fall, in einer Ausführungsform der vorliegenden Offenlegung eine Gate-Isolierschicht 72, und in einer anderen Ausführungsform der vorliegenden Offenlegung hat die geschichtete Struktur 70 mehrere Gate-Isolierschichten 72, was in der vorliegenden Offenlegung keine Einschränkung darstellt.
  • Es sollte veranschaulicht werden, dass, falls die geschichtete Struktur 70 mehrere Gate-Isolierschichten 72 hat, je nach Fall, ein Teil der mehreren Gate-Isolierschichten 72 Öffnungen 80 haben kann, und der andere Teil der Gate-Isolierschichten 72 hat keine Öffnungen 80; alternativ haben alle der Gate-Isolierschichten 72 Öffnungen 80, was in der vorliegenden Offenlegung keine Einschränkung darstellt.
  • Es sollte veranschaulicht werden, dass, falls mindestens zwei Gate-Isolierschichten 72 der Gate-Isolierschichten 72 Öffnungen 80 haben, je nach Fall, frontale Projektionen der Öffnungen 80 der verschiedenen Gate-Isolierschichten 72 auf die Ebene, in der das Arraysubstrat angeordnet ist, einander nicht überlappen, oder sich teilweise überlappen, oder sich vollständig überlagern, was in der vorliegenden Offenlegung keine Einschränkung darstellt.
  • Basierend auf einer der oben beschriebenen Ausführungsformen hat in einer Ausführungsform der vorliegenden Offenlegung, wie in 9 gezeigt, wobei 9 ein Querschnittdiagramm von 1 entlang einer Richtung CD ist, mindestens eine erste Isolierschicht 73 eine Öffnung 80, haben in einer Ausführungsform der vorliegenden Offenlegung die erste Metallschicht 30 und die zweite Metallschicht 40 einen Überlappungsbereich 81, in dem sich die erste Metallschicht 30 und die zweite Metallschicht 40 in einer Richtung senkrecht zu der Ebene überlappen, in der das Arraysubstrat angeordnet ist, hat eine frontale Projektion der Öffnung 80 der ersten Isolierschicht 73 auf die Ebene, in der das Arraysubstrat angeordnet ist, keine Überlappung mit einer frontalen Projektion des ersten Überlappungsbereichs 81 auf die Ebene, in der das Arraysubstrat angeordnet ist, um so die erste Metallschicht 30 mit der ersten Isolierschicht 73 auf isolierende Weise von der zweiten Metallschicht 40 zu isolieren.
  • Es sollte veranschaulicht werden, dass es, je nach Fall, in der oben beschriebenen Ausführungsform eine oder mehrere erste Isolierschichten 73 zwischen der ersten Metallschicht 30 und der zweiten Metallschicht 40 geben kann, was in der vorliegenden Offenlegung keine Einschränkung darstellt.
  • In der oben beschriebenen Ausführungsform kann, falls es mehrere erste Isolierschichten 73 zwischen der ersten Metallschicht 30 und die zweite Metallschicht 40 gibt, ein Teil der ersten Isolierschichten 73 Öffnungen 80 haben, und der andere Teil der Isolierschichten 73 kann keine Öffnung 80 haben. Falls mindestens zwei erste Isolierschichten 73 der mehreren ersten Isolierschichten 73 Öffnungen 80 haben, können sich optional frontale Projektionen der Öffnungen 80 der verschiedenen ersten Isolierschichten 73 auf die Ebene, in der das Arraysubstrat angeordnet ist, nicht überlappen, oder sich teilweise überlappen, oder sich vollständig überlagern.
  • Basierend auf der oben beschriebenen Ausführungsform sind in einer Ausführungsform der vorliegenden Offenlegung, wie in 10 gezeigt, eine oder mehrere die zweite Metallschicht 40 bedeckende Passivierungsschichten 74 auf einer Seite der zweiten Metallschicht 40, von der ersten Isolierschicht 73 abgewandt, angeordnet. Vorzugsweise können die Passivierungsschichten 74 auch eine anorganische Schicht in der geschichteten Struktur 70 sein.
  • Basierend auf der oben beschriebenen Ausführungsform hat in einer Ausführungsform der vorliegenden Offenlegung, wie in 11 gezeigt, mindestens eine Passivierungsschicht 74 eine Öffnung 80, um die Belastungszunahme in der geschichteten Struktur 70 weiter zu reduzieren. Es sollte veranschaulicht werden, dass sich in der Ausführungsform der vorliegenden Offenlegung eine frontale Projektion der Öffnung 80 der Passivierungsschicht 74 auf die Ebene, in der das Arraysubstrat angeordnet ist, nicht mit einer frontalen Projektion mehrerer Metallleitungen der zweiten Metallschicht 40 auf die Ebene, in der das Arraysubstrat angeordnet ist, überlappt, um die mehreren Metallleitungen der zweiten Metallschicht mit der Passivierungsschicht 74 abzudecken.
  • Basierend auf einer der oben beschriebenen Ausführungsformen umfasst in einer Ausführungsform der vorliegenden Offenlegung, wie in 12 gezeigt, das Arraysubstrat weiterhin eine zweite Isolierschicht 75 und eine Kapazitätsmetallschicht 90. Die zweite Isolierschicht 75 ist zwischen dem Gate-Kontakt g und der ersten Isolierschicht 73 angeordnet. Die Kapazitätsmetallschicht 90 ist zwischen der ersten Isolierschicht 73 und der zweiten Isolierschicht 75 angeordnet, wobei die Kapazitätsmetallschicht 90 und die Gate-Leitungen eine Kapazität bilden, die als Pixelspeicherkapazität des Arraysubstrats dient.
  • Insbesondere haben die erste Metallschicht 30 und die Kapazitätsmetallschicht 90 einen zweiten überlappten Bereich 82, in dem sich die erste Metallschicht 30 und die Kapazitätsmetallschicht 90 in einer Richtung senkrecht zum Arraysubstrat überlappen. Die zweite Isolierschicht 75 hat eine Öffnung 80, und eine frontale Projektion der Öffnung 80 auf die Ebene, in der das Arraysubstrat angeordnet ist, hat keine Überlappung mit einer frontalen Projektion des zweiten Überlappungsbereichs 82 auf die Ebene, in der das Arraysubstrat angeordnet ist, um die erste Metallschicht 30 mit der zweiten Isolierschicht 75 auf isolierende Weise von der Kapazitätsmetallschicht 90 zu isolieren. Vorzugsweise kann auch die zweite Isolierschicht 75 eine anorganische Schicht in der geschichteten Struktur 70 sein.
  • Basierend auf einer der oben beschriebenen Ausführungsformen haben in einer optionalen Ausführungsform der vorliegenden Offenlegung mindestens zwei anorganische Schichten der mehreren anorganischen Schichten Öffnungen, wobei veranschaulicht werden sollte, dass in der Ausführungsform der vorliegenden Offenlegung mindestens zwei anorganische Schichten der mehreren anorganischen Schichten mit den Öffnungen unterschiedliche Arten von anorganischen Schichten sind. Falls beispielsweise zwei anorganische Schichten der mehreren anorganischen Schichten Öffnungen haben, können die zwei anorganischen Schichten mit den Öffnungen die Pufferschicht 71 und die Gate-Isolierschicht 72, oder die Pufferschicht 71 und die erste Isolierschicht 73, oder die Gate-Isolierschicht 72 und die erste Isolierschicht 73, oder zwei andere unterschiedliche Arten anorganischer Schichten sein, um die Belastungszunahme in der geschichteten Struktur 70 weiter zu reduzieren.
  • Es sollte veranschaulicht werden, dass es in den oben beschriebenen Ausführungsformen in einer optionalen Ausführungsform der vorliegenden Offenlegung keinen Bereich gibt, in dem sich alle frontalen Projektionen der Öffnungen der anorganischen Schichten auf die Ebene, in der das Arraysubstrat angeordnet ist, überlappen, falls mindestens zwei anorganische Schichten der mehreren anorganischen Schichten Öffnungen haben. Falls beispielsweise zwei anorganische Schichten der mehreren anorganischen Schichten Öffnungen haben, überlappen frontale Projektionen der beiden anorganischen Schichten auf die Ebene, in der das Arraysubstrat angeordnet ist, einander nicht. Falls drei anorganische Schichten der mehreren anorganischen Schichten Öffnungen haben, können sich frontale Projektionen der Öffnungen von jeweils zwei der drei anorganischen Schichten auf die Ebene, in der das Arraysubstrat angeordnet ist, überlappen, und es gibt keinen Bereich, in dem sich frontale Projektionen der Öffnungen der drei anorganischen Schichten auf die Ebene, in der das Arraysubstrat angeordnet ist, überlappen. Falls vier anorganische Schichten der mehreren anorganischen Schichten Öffnungen haben, können frontale Projektionen der Öffnungen von jeweils zwei der vier anorganischen Schichten auf die Ebene, in der das Arraysubstrat angeordnet ist, einen Überlappungsbereich haben, in dem sich die frontalen Projektionen der Öffnungen der jeweils zwei der vier anorganischen Schichten überlappen, oder frontale Projektionen der Öffnungen von jeweils drei der vier anorganischen Schichten auf die Ebene, in der das Arraysubstrat angeordnet ist, können einen Überlappungsbereich haben, in dem die frontalen Projektionen der Öffnungen der jeweils drei der vier anorganischen Schichten einander überlappen, und es gibt keinen Bereich, in dem sich frontale Projektionen der Öffnungen der vier anorganischen Schichten auf die Ebene überlappen, in der das Arraysubstrat angeordnet ist, und so weiter.
  • Basierend auf den oben beschriebenen Ausführungsformen umfassen in einer Ausführungsform der vorliegenden Offenlegung für den Fall, dass mindestens zwei anorganische Schichten der mehreren anorganischen Schichten Öffnungen haben, die mindestens zwei anorganischen Schichten mindestens eine Pufferschicht 71 und mindestens eine Gate-Isolierschicht 72, hat eine frontale Projektion jeder der Öffnungen der Pufferschicht 71 und der Gate-Isolierschicht 72 auf die Ebene, in der das Arraysubstrat angeordnet ist, keine Überlappung mit einer frontalen Projektion des Dünnschichttransistors 20 auf die Ebene, in der das Arraysubstrat angeordnet ist, um den Dünnschichttransistor 20 zu unterstützen und den Dünnschichttransistor 20 mit der Pufferschicht 71 vor Wasser und Sauerstoff zu schützen und den Gate-Kontakt g mit der Gate-Isolierschicht 72 auf isolierende Weise vom Source-Kontakt s, dem Drain-Kontakt d und dem Kanal zu isolieren.
  • Basierend auf den oben beschriebenen Ausführungsformen umfassen in einer Ausführungsform der vorliegenden Offenlegung die mindestens zwei anorganischen Schichten weiterhin mindestens eine erste Isolierschicht 73, um die Belastungszunahme in der geschichteten Struktur 70 weiter zu reduzieren. Insbesondere haben die erste Metallschicht 30 und die zweite Metallschicht 40 einen ersten Überlappungsbereich 81, in dem sich die erste Metallschicht 30 und die zweite Metallschicht 40 in einer Richtung senkrecht zu der Ebene, in der das Arraysubstrat angeordnet ist, überlappen, und hat eine frontale Projektion der Öffnung 80 der ersten Isolierschicht 73 auf die Ebene, in der das Arraysubstrat angeordnet ist, keine Überlappung mit einer frontalen Projektion des ersten Überlappungsbereichs 81 auf die Ebene, in der das Arraysubstrat angeordnet ist, um so die erste Metallschicht 30 mit der ersten Isolierschicht 73 auf isolierende Weise von der zweiten Metallschicht 40 zu isolieren.
  • Es sollte veranschaulicht werden, dass für den Fall, dass die erste Isolierschicht 73 eine Öffnung 80 hat, optional, wie in 13 gezeigt, eine Querschnittsform der Öffnung 80 der ersten Isolierschicht 73 ein Trapezoid ist und eine Länge einer Bodenseite des Trapezoids nah der zweiten Metallschicht 40 größer als eine Länge einer Bodenseite des Trapezoids nahe dem Dünnschichttransistor 20 ist, so dass ein Querschnitt der zweiten Metallschicht 40 auf einer Oberfläche der ersten Isolierschicht 73 an der Öffnung 80 die Form eines Trapezoids hat, um die Biegespannung der zweiten Metallschicht 40 weitgehend abzubauen, wenn das Arraysubstrat gebogen wird.
  • Basierend auf einer der oben beschriebenen Ausführungsformen kann in einer Ausführungsform der vorliegenden Offenlegung, je nach Fall, eine anorganische Schicht der mehreren anorganischen Schichten eine Siliziumoxid-Schicht sein oder eine Siliziumnitrid-Schicht sein oder eine laminierte Schicht sein, in der die Siliziumoxid-Schicht und die Siliziumnitrid-Schicht abwechselnd angeordnet sind, was in der vorliegenden Offenlegung keine Einschränkung darstellt.
  • Wie in 14 bis 18 gezeigt, umfasst das Anzeigefeld in den Ausführungsformen: ein flexibles Substrat 10, einen Dünnschichttransistor 20, eine erste Metallschicht 30, eine zweite Metallschicht 40 und eine geschichtete Struktur. Der Dünnschichttransistor 20 ist auf einer ersten Seite des flexiblen Substrats 10 angeordnet, wobei der Dünnschichttransistor 20 den Source-Kontakt s, den Drain-Kontakt d, den Kanal sowie den vom Source-Kontakt s, dem Kanal und dem Drain-Kontakt d isolierten Gate-Kontakt g umfasst, wobei der Kanal zwischen dem Source-Kontakt s und dem Drain-Kontakt d angeordnet ist. Die erste Metallschicht 30 umfasst mit den Gate-Kontakten g elektrisch verbundene Gate-Leitungen. Die zweite Metallschicht 40 ist auf einer vom flexiblen Substrat 10 abgewandten Seite des Dünnschichttransistors 20 angeordnet, wobei die zweite Metallschicht 40 mehrere Metallleitungen umfasst, und die mehreren Metallleitungen Datenleitungen umfassen, die Datenleitungen mit den Source-Kontakten s oder den Drain-Kontakten d elektrisch verbunden sind, die Datenleitungen sich mit den Gate-Leitungen auf eine isolierende Weise überschneiden, um mehrere Anzeigepixel 50 zu definieren, und die Datenleitungen dafür eingerichtet sind, ein Datensignal für die Anzeigepixel 50 bereitzustellen. Die geschichtete Struktur (nicht gezeigt) ist auf einer ersten Seite des flexiblen Substrats 10 angeordnet und bedeckt eine Oberfläche der ersten Seite des flexiblen Substrats 10, wobei die geschichtete Struktur (nicht gezeigt) mehrere anorganische Schichten umfasst, die mehreren anorganischen Schichten eine oder mehrere zwischen dem flexiblen Substrat 10 und dem Dünnschichttransistor 20 angeordnete Pufferschichten umfassen, wobei zwischen dem Kanalbereich und dem Gate-Kontakt g eine oder mehrere Gate-Isolierschichten angeordnet sind, und wobei zwischen dem Dünnschichttransistor 20 und der zweiten Metallschicht 40 eine erste Isolierschicht angeordnet ist, wobei mindestens eine anorganische Schicht der mehreren anorganischen Schichten mehrere Öffnungen 80 an einer einem Anzeigebereich 60 zugehörigen Position hat.
  • Basierend auf einer der oben beschriebenen Ausführungsformen erstreckt sich in einer Ausführungsform der vorliegenden Offenlegung, falls mindestens eine Pufferschicht 71 eine Öffnung 80 hat, die wie in 14 gezeigt eine streifenförmige Öffnung ist, die streifenförmige Öffnung in einer ersten Richtung. Es sollte veranschaulicht werden, dass in der Ausführungsform der vorliegenden Offenlegung die erste Richtung eine Ausdehnungsrichtung der Gate-Leitungen wie in 14 gezeigt sein kann, oder eine Ausdehnungsrichtung der Datenleitungen wie in 15 gezeigt sein kann. Falls die erste Richtung die Ausdehnungsrichtung der Gate-Leitungen ist, lässt sich die Belastungszunahme in der Ausdehnungsrichtung der Datenleitungen verringern, wenn das Arraysubstrat gebogen wird. Falls die erste Richtung die Ausdehnungsrichtung der Datenleitungen ist, lässt sich die Belastungszunahme in der Ausdehnungsrichtung der Gate-Leitungen verringern, wenn das Arraysubstrat gebogen wird.
  • Basierend auf den oben beschriebenen Ausführungsformen sind in einer Ausführungsform der vorliegenden Offenlegung, wie in 16 gezeigt, streifenförmige Öffnungen unterschiedlicher anorganischer Schichten in der ersten Richtung geschichtet, das heißt, die Öffnung 801 und die Öffnung 802 sind in verschiedenen anorganischen Schichten angeordnet und in der ersten Richtung geschichtet. In einer anderen Ausführungsform der vorliegenden Offenlegung sind, wie in 17 gezeigt, streifenförmige Öffnungen unterschiedlicher anorganischer Schichten in einer zweiten Richtung geschichtet, das heißt, die Öffnung 801 und die Öffnung 802 sind in verschiedenen anorganischen Schichten angeordnet und in der zweiten Richtung geschichtet. In einer anderen Ausführungsform der vorliegenden Offenlegung sind, wie in 18 gezeigt, streifenförmige Öffnungen unterschiedlicher anorganischer Schichten, je nach Fall, sowohl in der ersten Richtung als auch in der zweiten Richtung geschichtet, das heißt, die Öffnung 801 und die Öffnung 802 befinden sich in verschiedenen anorganischen Schichten und sind sowohl in der ersten Richtung als auch in der zweiten Richtung geschichtet, was in der vorliegenden Offenlegung keine Einschränkung darstellt.
  • Es sollte veranschaulicht werden, dass in den oben beschriebenen Ausführungsformen die zweite Richtung die Ausdehnungsrichtung der Datenleitungen ist, falls die erste Richtung die Ausdehnungsrichtung der Gate-Leitungen ist, und die zweite Richtung ist die Ausdehnungsrichtung der Gate-Leitungen, falls die erste Richtung die Ausdehnungsrichtung der Datenleitungen ist.
  • Basierend auf einer der oben beschriebenen Ausführungsformen ist in einer optionalen Ausführungsform der vorliegenden Offenlegung, wie in 14 bis 18 gezeigt, eine Breite der Öffnung 80 kleiner als eine Breite des Anzeigepixels 50 in der zweiten Richtung, so dass eine Öffnung 80 in einem jedem Anzeigepixel 50 zugehörigen Bereich in der zweiten Richtung des Arraysubstrats angeordnet ist, was die Anzahl der Öffnungen 80 in der zweiten Richtung weitestgehend erhöht und die Belastungszunahme im Arraysubstrat verringert.
  • Basierend auf den oben beschriebenen Ausführungsformen überlappt sich in einer Ausführungsform der vorliegenden Offenlegung eine Projektion des jedem der Anzeigepixel 50 zugehörigen Bereichs mit einer Projektion von mindestens einer Öffnung 80 der mehreren anorganischen Schichten in einer Richtung senkrecht zu der Ebene, in der das Arraysubstrat angeordnet ist, so dass eine Öffnung 80 in dem jedem Anzeigepixel 50 zugehörigen Bereich angeordnet ist, wodurch die Belastungszunahme in dem zu jedem Anzeigepixel 50 gehörenden Bereich verringert wird und vermieden wird, dass ein dem Anzeigepixel 50 zugehöriger TFT und lichtemittierendes Element aufgrund starker Belastungszunahme in dem dem Anzeigepixel 50 zugehörigen Bereich anormal sind und die Anzeigequalität des Arraysubstrats zum Anzeigen beeinträchtigt wird.
  • Es sollte veranschaulicht werden, dass in den Ausführungsformen der vorliegenden Offenlegung der dem Anzeigepixel 50 zugehörige Bereich nicht nur einen durchlässigen Bereich des Anzeigepixels 50 umfasst, sondern auch einen das Anzeigepixel 50 umgebenden undurchlässigen Bereich. Benachbarten Anzeigepixeln 50 zugehörige Bereiche stehen in der Ausdehnungsrichtung der Abtastleitungen in direktem gegenseitigen Kontakt, und die den benachbarten Anzeigepixeln 50 zugehörigen Bereiche stehen in der Ausdehnungsrichtung der Datenleitungen in direktem gegenseitigen Kontakt.
  • Entsprechend wird weiterhin ein flexibles Anzeigefeld gemäß einer Ausführungsform der vorliegenden Offenlegung bereitgestellt, wobei das flexible Anzeigefeld das Arraysubstrat gemäß einer der oben beschriebenen Ausführungsformen umfasst. Insbesondere umfasst das flexible Anzeigefeld, wie in 19 gezeigt, das Arraysubstrat 100 gemäß einer der oben beschriebenen Ausführungsformen und ein gegenüberliegend angeordnetes Substrat 200, das in Bezug auf das Arraysubstrat gegenüberliegend angeordnet ist.
  • Basierend auf den oben beschriebenen Ausführungsformen hat in einer Ausführungsform der vorliegenden Offenlegung in der geschichteten Struktur des Arraysubstrats ein Abstand zwischen benachbarten Öffnungen 80 in derselben anorganischen Schicht in einer Richtung senkrecht zu einer Ausdehnungsrichtung der Öffnungen 80 dieselbe Größenordnung wie eine Dicke des Anzeigefelds, oder beträgt weniger als die Dicke des Anzeigefelds, vorzugsweise etwa 150 µm oder weniger als 150 µm. Eine Breite der Öffnung 80 in einer Richtung senkrecht zur Ausdehnungsrichtung der Öffnung 80 ist, je nach spezifischem Prozess, vorzugsweise größer als 3 µm, was in der vorliegenden Offenlegung nicht eingeschränkt ist, solange die Breite in dem Prozess realisierbar ist.
  • Zusammenfassend hat in dem Arraysubstrat und in dem das Arraysubstrat umfassenden Anzeigefeld gemäß den Ausführungsformen der vorliegenden Offenlegung mindestens eine anorganische Schicht der mehreren anorganischen Schichten mehrere Öffnungen an einer dem Anzeigebereich zugehörigen Position, um die Belastungszunahme in der geschichteten Struktur zu reduzieren, wenn das Arraysubstrat gebogen wird, und einen Teil der Belastung über die Öffnung abzubauen und so das Problem zu lösen, dass ein normaler Betrieb des TFT und des lichtemittierenden Elements beeinträchtigt wird, wenn das das Arraysubstrat umfassende Anzeigefeld gebogen wird. Die Oberfläche der ersten Seite des flexiblen Substrats ist vollständig von der geschichteten Struktur bedeckt, das heißt, jede Position des Anzeigebereichs auf der Oberfläche des flexiblen Substrats ist von der geschichteten Struktur bedeckt und es gibt keinen freiliegenden Bereich, um so das flexible Substrat vor Wasser und Sauerstoff im externen Umfeld mit der geschichteten Struktur zu isolieren und zu vermeiden, dass das Anzeigefeld, einschließlich des Arraysubstrats, nicht mehr normal funktionieren kann, weil das Wasser und der Sauerstoff im externen Umfeld in den Anzeigebereich des Anzeigefelds eindringt.

Claims (14)

  1. Arraysubstrat, umfassend: ein flexibles Substrat (10); Dünnschichttransistoren (20), die auf einer ersten Seite des flexiblen Substrats (10) angeordnet sind, wobei jeder der Dünnschichttransistoren (20) den Source-Kontakt (s), den Drain-Kontakt (d), den Kanal und den Gate-Kontakt (g) umfasst, der von Source-Kontakt (s), dem Kanal und dem Drain-Kontakt (d) isoliert ist; eine erste Metallschicht (30), die mit den Gate-Kontakten (g) elektrisch verbundene Gate-Leitungen umfasst; eine zweite Metallschicht (40), die auf einer vom flexiblen Substrat (10) abgewandten Seite des Dünnschichttransistors (20) angeordnet ist, wobei die zweite Metallschicht (40) mehrere Metallleitungen umfasst, und die mehreren Metallleitungen Datenleitungen umfassen, wobei die Datenleitungen mit den Source-Kontakten (s) oder den Drain-Kontakten (d) elektrisch verbunden sind, wobei die Datenleitungen sich mit den Gate-Leitungen auf eine isolierende Weise überschneiden, um mehrere Anzeigepixel (50) zu definieren, wobei die Datenleitungen dafür eingerichtet sind, ein Datensignal für die Anzeigepixel (50) bereitzustellen; und eine geschichtete Struktur (70), die auf der ersten Seite des flexiblen Substrats (10) angeordnet ist und eine Fläche der ersten Seite des flexiblen Substrats (10) bedeckt, wobei die geschichtete Struktur (70) mehrere anorganische Schichten umfasst, wobei die mehreren anorganischen Schichten eine oder mehrere zwischen dem flexiblen Substrat (10) und dem Dünnschichttransistor (20) angeordnete Pufferschichten (71), eine oder mehrere zwischen einem Kanalbereich und dem Gate-Kontakt (g) angeordnete Gate-Isolierschichten (72) und eine zwischen dem Dünnschichttransistor (20) und der zweiten Metallschicht (40) angeordnete erste Isolierschicht (73) umfassen, wobei mindestens zwei anorganische Schichten der mehreren anorganischen Schichten jeweils mehrere Öffnungen (80) an einer einem Anzeigebereich (60) zugehörigen Position haben, wobei jede der mehreren Öffnungen (80) eine frontale Projektion auf eine Ebene aufweist, auf der das Array-Substrat angeordnet ist, und die frontale Projektion der mehreren Öffnungen (80) einer der mindestens zwei anorganischen Schichten sich nicht mit der frontalen Projektion der mehreren Öffnungen (80) mindestens einer der anderen der mindestens zwei anorganischen Schichten überlappt, wobei jede der Öffnungen (80) eine streifenförmige Öffnung (80) ist und eine Breite jeder der streifenförmigen Öffnungen (80) in einer ersten Richtung größer ist als eine Breite jeder der streifenförmigen Öffnungen (80) in einer zweiten Richtung, wobei in der zweiten Richtung eine Öffnung der streifenförmigen Öffnungen (80) einer der mindestens zwei anorganischen Schichten zwischen zwei benachbarten Öffnungen der streifenförmigen Öffnungen (80) einer anderen Schicht der mindestens zwei anorganischen Schichten angeordnet ist, und wobei eine von der ersten Richtung und der zweiten Richtung eine Ausdehnungsrichtung der Gate-Leitungen ist, und die andere von der ersten Richtung und der zweiten Richtung eine Ausdehnungsrichtung der Datenleitungen ist.
  2. Arraysubstrat nach Anspruch 1, wobei jede der Öffnungen (80) durch die jeweilige anorganische Schicht verläuft.
  3. Arraysubstrat nach Anspruch 1, wobei mindestens eine der Pufferschichten (71) eine Öffnung (80) hat, und sich eine frontale Projektion der Öffnung (80) der Pufferschicht (71) auf eine Ebene, in der das Arraysubstrat angeordnet ist, nicht mit einer frontalen Projektion des Dünnschichttransistors (20) auf die Ebene, in der das Arraysubstrat angeordnet ist, überlappt.
  4. Arraysubstrat nach Anspruch 1, wobei mindestens eine der Gate-Isolierschichten (72) eine Öffnung (80) hat, und sich eine frontale Projektion der Öffnung (80) der Gate-Isolierschicht (72) auf eine Ebene, in der das Arraysubstrat angeordnet ist, nicht mit einer frontalen Projektion des Dünnschichttransistors (20) auf die Ebene, in der das Arraysubstrat angeordnet ist, überlappt.
  5. Arraysubstrat nach Anspruch 1, wobei mindestens eine erste Isolierschicht (73) eine Öffnung (80) hat, und die erste Metallschicht (30) und die zweite Metallschicht (40) einen ersten Überlappungsbereich (81) haben, in dem sich die erste Metallschicht (30) und die zweite Metallschicht (40) in einer Richtung senkrecht zu einer Ebene überlappen, in der das Arraysubstrat angeordnet ist, und eine frontale Projektion der Öffnung (80) der ersten Isolierschicht (73) auf die Ebene, in der das Arraysubstrat angeordnet ist, keine Überlappung mit einer frontalen Projektion des ersten Überlappungsbereichs (81) auf die Ebene hat, in der das Arraysubstrat angeordnet ist.
  6. Arraysubstrat nach Anspruch 1, wobei eine oder mehrere, die zweite Metallschicht (40) bedeckende Passivierungsschichten (74) auf einer von der ersten Isolierschicht (73) abgewandten Seite der zweiten Metallschicht (40) angeordnet sind, wobei mindestens eine der Passivierungsschichten (74) eine Öffnung (80) hat, und wobei eine frontale Projektion der Öffnung (80) der Passivierungsschicht (74) auf eine Ebene, in der das Arraysubstrat angeordnet ist, keine Überlappung mit einer frontalen Projektion der mehreren Metallleitungen der zweiten Metallschicht (40) auf die Ebene hat, in der das Arraysubstrat angeordnet ist.
  7. Arraysubstrat nach Anspruch 1, weiterhin umfassend: eine zweite Isolierschicht (75), die zwischen dem Gate-Kontakt (g) und der ersten Isolierschicht (73) angeordnet ist; eine Kapazitätsmetallschicht (90), die zwischen der ersten Isolierschicht (73) und der zweiten Isolierschicht (75) angeordnet ist, wobei die Kapazitätsmetallschicht (90) und die Gate-Leitungen eine Kapazität bilden, wobei die erste Metallschicht (30) und die Kapazitätsmetallschicht (90) einen zweiten Überlappungsbereich (82) haben, in dem sich die erste Metallschicht (30) und die Kapazitätsmetallschicht (90) in einer Richtung senkrecht zum Arraysubstrat überlappen, wobei die zweite Isolierschicht (75) eine Öffnung (80) hat, und wobei sich eine frontale Projektion der Öffnung (80) auf eine Ebene, in der das Arraysubstrat angeordnet ist, nicht mit einer frontalen Projektion des zweiten Überlappungsbereichs (82) auf die Ebene, in der das Arraysubstrat angeordnet ist, überlappt.
  8. Arraysubstrat nach Anspruch 1, wobei mindestens zwei anorganische Schichten mindestens eine Pufferschicht (71) und mindestens eine Gate-Isolierschicht (72) umfassen, wobei eine frontale Projektion jeder der Öffnungen (80) der Pufferschicht (71) und der Gate-Isolierschicht (72) auf die Ebene, in der das Arraysubstrat angeordnet ist, sich nicht mit einer frontalen Projektion des Dünnschichttransistors (20) auf die Ebene, in der das Arraysubstrat angeordnet ist, überlappt.
  9. Arraysubstrat nach Anspruch 8, wobei die mindestens zwei anorganischen Schichten weiterhin mindestens die erste Isolierschicht (73) umfassen, wobei die erste Metallschicht (30) und die zweite Metallschicht (40) einen ersten Überlappungsbereich (81) haben, in dem sich die erste Metallschicht (30) und die zweite Metallschicht (40) in einer Richtung senkrecht zu der Ebene überlappen, in der das Arraysubstrat angeordnet ist, und wobei eine frontale Projektion einer Öffnung (80) der ersten Isolierschicht (73) auf die Ebene, in der das Arraysubstrat angeordnet ist, keine Überlappung mit einer frontalen Projektion des ersten Überlappungsbereichs (81) auf die Ebene hat, in der das Arraysubstrat angeordnet ist.
  10. Arraysubstrat nach Anspruch 5 oder 9, wobei eine Querschnittsform der Öffnung (80) der ersten Isolierschicht (73) ein Trapezoid ist, wobei eine Länge einer Bodenseite des Trapezoids nahe der zweiten Metallschicht (40) größer als eine Länge einer Bodenseite des Trapezoids nahe dem Dünnschichttransistor (20).
  11. Arraysubstrat nach Anspruch 1, wobei eine Breite der Öffnung (80) kleiner ist als eine Breite des Anzeigepixels (50) in der zweiten Richtung.
  12. Arraysubstrat nach Anspruch 11, wobei sich eine Projektion jedes der Anzeigepixel (50) mindestens mit einer Projektion von mindestens einer Öffnung (80) der mehreren anorganischen Schichten in einer Richtung senkrecht zu der Ebene überlappt, in der das Arraysubstrat angeordnet ist.
  13. Flexibles Anzeigefeld, umfassend das Arraysubstrat nach einem der Ansprüche 1 bis 12.
  14. Flexibles Anzeigefeld nach Anspruch 13, wobei ein Abstand zwischen benachbarten Öffnungen (80) in derselben anorganischen Schicht in einer Richtung senkrecht zu einer Ausdehnungsrichtung der Öffnungen (80) die gleiche Größenordnung hat wie die Dicke des flexiblen Anzeigefelds oder weniger als die Dicke des flexiblen Anzeigefelds beträgt.
DE102017103426.9A 2016-09-29 2017-02-20 Arraysubstrat und Anzeigefeld Active DE102017103426B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610871383.9A CN106229321B (zh) 2016-09-29 2016-09-29 一种阵列基板及显示面板
CN201610871383.9 2016-09-29

Publications (3)

Publication Number Publication Date
DE102017103426A1 DE102017103426A1 (de) 2018-03-29
DE102017103426A8 DE102017103426A8 (de) 2018-05-09
DE102017103426B4 true DE102017103426B4 (de) 2022-12-01

Family

ID=58076696

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017103426.9A Active DE102017103426B4 (de) 2016-09-29 2017-02-20 Arraysubstrat und Anzeigefeld

Country Status (3)

Country Link
US (1) US10269829B2 (de)
CN (1) CN106229321B (de)
DE (1) DE102017103426B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106997883B (zh) * 2017-04-19 2020-01-17 上海天马微电子有限公司 阵列基板及显示面板
CN108054192B (zh) * 2018-01-19 2019-12-24 武汉华星光电半导体显示技术有限公司 柔性amoled基板及其制作方法
CN108336099B (zh) * 2018-03-28 2021-09-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US20190363109A1 (en) * 2018-05-28 2019-11-28 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, preparation method thereof, and display device
CN109659339A (zh) * 2018-12-10 2019-04-19 武汉华星光电半导体显示技术有限公司 可折叠显示面板及其制作方法和可折叠显示装置
CN111354741A (zh) * 2018-12-21 2020-06-30 上海和辉光电有限公司 柔性阵列基板及其制作方法、柔性显示面板
CN112768469B (zh) * 2019-11-01 2023-01-06 上海和辉光电股份有限公司 显示装置、显示面板及其制作方法
CN111415946B (zh) * 2020-03-27 2022-08-05 武汉华星光电半导体显示技术有限公司 阵列基板以及显示面板
CN112038355B (zh) * 2020-08-28 2022-05-31 武汉华星光电半导体显示技术有限公司 一种阵列基板及显示装置
CN113270462B (zh) * 2021-05-20 2022-11-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113471217A (zh) * 2021-06-29 2021-10-01 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法与显示面板
US20230178619A1 (en) * 2021-12-03 2023-06-08 International Business Machines Corporation Staggered stacked semiconductor devices
CN115064569A (zh) * 2022-06-15 2022-09-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130193456A1 (en) 2012-02-01 2013-08-01 Sung-Soo Lee Organic light emitting diode display
US20150108484A1 (en) 2013-10-23 2015-04-23 Samsung Display Co., Ltd. Flexible display device and method of manufacturing the flexible display device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11059742B2 (en) * 2012-05-11 2021-07-13 Akron Polymer Systems, Inc. Thermally stable, flexible substrates for electronic devices
US9853053B2 (en) * 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
KR102116105B1 (ko) * 2013-07-31 2020-05-28 삼성디스플레이 주식회사 가요성 표시 장치
JP5964807B2 (ja) 2013-08-30 2016-08-03 エルジー ディスプレイ カンパニー リミテッド フレキシブル有機電界発光装置及びその製造方法
KR102180037B1 (ko) * 2013-11-06 2020-11-18 삼성디스플레이 주식회사 가요성 표시 장치 및 그 제조 방법
CN103700322B (zh) 2013-12-27 2016-03-09 京东方科技集团股份有限公司 阵列基板及显示装置
KR102306003B1 (ko) * 2014-04-22 2021-09-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN104022076B (zh) * 2014-05-27 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10347702B2 (en) * 2014-10-22 2019-07-09 Lg Display Co., Ltd. Flexible thin film transistor substrate and flexible organic light emitting display device
CN206022364U (zh) * 2016-09-29 2017-03-15 上海天马微电子有限公司 一种阵列基板及显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130193456A1 (en) 2012-02-01 2013-08-01 Sung-Soo Lee Organic light emitting diode display
US20150108484A1 (en) 2013-10-23 2015-04-23 Samsung Display Co., Ltd. Flexible display device and method of manufacturing the flexible display device

Also Published As

Publication number Publication date
CN106229321B (zh) 2024-03-29
DE102017103426A8 (de) 2018-05-09
US10269829B2 (en) 2019-04-23
CN106229321A (zh) 2016-12-14
DE102017103426A1 (de) 2018-03-29
US20170133408A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
DE102017103426B4 (de) Arraysubstrat und Anzeigefeld
DE102016110534B4 (de) Organische lichtemittierende Anzeigetafel und Verfahren, um diese zu bilden
DE102017119180B4 (de) Anordnungssubstrat, Anzeigetafel und Anzeigevorrichtung
DE102015111313B4 (de) Flüssigkristallanzeigevorrichtung, Dünnschichttransistor-Arraysubstrat und Verfahren zu deren Herstellung
DE102015109591B4 (de) Flüssigkristallanzeigetafel und Verfahren zur Herstellung einer Flüssigkristallanzeigetafel
DE102016125789A1 (de) Berührungsanzeigefeld und Berührungsanzeigevorrichtung
DE102015216823B4 (de) Arraysubstrat, Anzeigebedienfeld und Anzeigevorrichtung
DE102016112646B4 (de) Arraysubstrat, anzeige und elektronische vorrichtung
DE102016212922B4 (de) Verfahren zum Herstellen eines Arraysubstrats
DE102017105556B4 (de) Anzeigetafel und Anzeigevorrichtung
DE112013005478B4 (de) Biegbare Anzeigevorrichtung
DE102016201135B4 (de) Berührungsmatrixsubstrat, Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE102015006948B4 (de) Array-Substrat und Anzeigevorrichtung
DE102015107790B4 (de) Anzeigetafel und Anzeigevorrichtung
DE102019134653A1 (de) Anzeigevorrichtung mit Berührungssensor
DE102016203356B4 (de) Berührungsanzeigebedienfeldstruktur, Verfahren zum Bilden derselben und Berührungsanzeigevorrichtung
DE102014104632B4 (de) Eingebettetes kapazitives touch-display-panel und eingebettete kapazitive touch-display-vorrichtung
DE102015220154A1 (de) Arraysubstrat und Flüssigkristallanzeigevorrichtung
DE102016112473A1 (de) Matrixsubstrat
DE102016204874A1 (de) Arraysubstrat, Anzeigebedienfeld und Anzeigevorrichtung
DE102016124343A1 (de) Arraysubstrat und anzeigefeld
DE102012024523A1 (de) Liquid Crystal Display Device
DE102015226569A1 (de) Arraysubstrat und Anzeigefeld
DE102014108954A1 (de) TFT-Array-Substrat und Anzeigevorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final