DE102016108158A1 - Halbleitervorrichtung mit ersten und zweiten Gateelektroden - Google Patents

Halbleitervorrichtung mit ersten und zweiten Gateelektroden Download PDF

Info

Publication number
DE102016108158A1
DE102016108158A1 DE102016108158.2A DE102016108158A DE102016108158A1 DE 102016108158 A1 DE102016108158 A1 DE 102016108158A1 DE 102016108158 A DE102016108158 A DE 102016108158A DE 102016108158 A1 DE102016108158 A1 DE 102016108158A1
Authority
DE
Germany
Prior art keywords
gate electrode
spacer
semiconductor device
dielectric layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016108158.2A
Other languages
English (en)
Other versions
DE102016108158B4 (de
Inventor
Yaoqi Dong
Mun Hyeon Kim
Keun Hwi Cho
Shigenobu Maeda
Han Su Oh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102016108158A1 publication Critical patent/DE102016108158A1/de
Application granted granted Critical
Publication of DE102016108158B4 publication Critical patent/DE102016108158B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)

Abstract

Vorgesehen ist eine Halbleitervorrichtung (100) mit einer ersten und einer zweiten Gate-Elektrode (152, 154). Die Halbleitervorrichtung (100) enthält ein Substrat (101), eine aktive Region (105), welche sich in einer ersten Richtung auf dem Substrat (101) erstreckt, eine erste Gate-Elektrode (152), welche die aktive Region (105) quert und sich in einer zweiten Richtung erstreckt, und eine zweite Gate-Elektrode (154), welche sich in der zweiten Richtung auf der ersten Gate-Elektrode (152) erstreckt, wobei die erste Gate-Elektrode (152) eine erste Breite (L1) in der ersten Richtung besitzt und wobei die zweite Gate-Elektrode (154) einen zweite Breite (L2) in der ersten Richtung besitzt, wobei die zweite Breite (L2) geringer ist als die erste Breite (L1).

Description

  • HINTERGRUND
  • 1. Technisches Gebiet
  • Beispielhafte Ausführungsformen der erfinderischen Konzepte beziehen sich auf Halbleitervorrichtungen mit ersten und zweiten Gateelektroden sowie auf Verfahren zum Herstellen derselben.
  • 2. Beschreibung der verwandten Technik
  • In letzter Zeit wurden Halbleitervorrichtungen mit einer Mehrzahl von Gateelektroden hochintegriert. Daher wurde ein Fin-Feldeffekttransistor (FinFET) mit einer dreidimensionalen Struktur erforscht und entwickelt, um Kurzkanaleffekte zu verringern.
  • KURZFASSUNG
  • Gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten enthält eine Halbleitervorrichtung ein Substrat, eine sich in einer ersten Richtung auf dem Substrat erstreckende aktive Region, eine erste Gate-Elektrode auf dem Substrat und eine zweite Gate-Elektrode auf der ersten Gate-Elektrode. Die erste Gate-Elektrode quert die aktive Region und erstreckt sich in einer zweiten Richtung. Die zweite Gate-Elektrode erstreckt sich in der zweiten Richtung. Die erste Gate-Elektrode besitzt eine erste Weite in der ersten Richtung. Die zweite Gate-Elektrode besitzt eine zweite Weite in der ersten Richtung. Die zweite Weite ist geringer als die erste Weite.
  • Bei beispielhaften Ausführungsformen kann die erste Gate-Elektrode ein von einem Material der zweiten Gate-Elektrode verschiedenes Material enthalten.
  • Bei beispielhaften Ausführungsformen kann die zweite Gate-Elektrode ein Material enthalten, das einen geringeren spezifischen Widerstand als einen spezifischen Widerstand der ersten Gate-Elektrode besitzt.
  • Bei beispielhaften Ausführungsformen kann die Halbleitervorrichtung weiter einen ersten Abstandshalter an der ersten Gate-Elektrode enthalten. Der erste Abstandshalter kann auf beiden Seiten der zweiten Gate-Elektrode angeordnet sein.
  • Bei beispielhaften Ausführungsformen kann die Halbleitervorrichtung weiter einen auf beiden Seiten der ersten Gate-Elektrode angeordneten zweiten Abstandshalter enthalten. Der zweite Abstandshalter kann sich entlang einer Seitenwand des ersten Abstandshalters erstrecken.
  • Bei beispielhaften Ausführungsformen kann sich eine innere Seitenwand des zweiten Abstandshalters von einer oberen Oberfläche der aktiven Region nach oben ohne Krümmung erstrecken.
  • Bei beispielhaften Ausführungsformen kann der erste Abstandshalter eine Dielektrizitätskonstante besitzen, die geringer ist als eine Dielektrizitätskonstante des zweiten Abstandshalters.
  • Bei beispielhaften Ausführungsformen kann die Halbleitervorrichtung weiter eine Gate-Dielektrikumsschicht enthalten, welche die beiden Seiten der ersten Gate-Elektrode bedeckt. Eine Unterseite der ersten Gate-Elektrode kann sich auf der Gate-Dielektrikumsschicht befinden.
  • Bei beispielhaften Ausführungsformen kann eine oberste Oberfläche der Gate-Dielektrikumsschicht unterhalb der zweiten Gate-Elektrode sein.
  • Bei beispielhaften Ausführungsformen kann die Halbleitervorrichtung weiter einen ersten Abstandshalter auf einer oberen Oberfläche der ersten Gate-Elektrode und einen zweiten Abstandshalter auf dem Substrat enthalten. Der erste Abstandshalter kann auf beiden Seiten der zweiten Gate-Elektrode angeordnet sein zwischen dem zweiten Abstandshalter und der zweiten Gate-Elektrode. Ein Abschnitt der Gate-Dielektrikumsschicht kann zwischen dem zweiten Abstandshalter und der ersten Gate-Elektrode sein. Eine oberste Oberfläche der Gate-Dielektrikumsschicht kann eine Unterseite des ersten Abstandshalters berühren.
  • Bei beispielhaften Ausführungsformen kann die erste Gate-Elektrode eine erste leitfähige Schicht und eine zweite leitfähige Schicht enthalten. Die erste leitfähige Schicht kann einen ersten Abschnitt und einen zweiten Abschnitt enthalten. Der erste Abschnitt kann sich parallel zu einer oberen Oberfläche des Substrates erstrecken. Der zweite Abschnitt kann sich in einer senkrechten Richtung von der oberen Oberfläche des Substrates erstrecken.
  • Bei beispielhaften Ausführungsformen kann zumindest eine von der ersten und der zweiten leitfähigen Schicht eine sich in einer Richtung erstreckende Linienform aufweisen.
  • Bei beispielhaften Ausführungsformen kann die zweite Gate-Elektrode im Wesentlichen das gleiche Material wie zumindest eine von der ersten und der zweiten leitfähigen Schicht enthalten.
  • Bei beispielhaften Ausführungsformen kann die Halbleitervorrichtung weiter eine Source/Drain-Region an der aktiven Region auf beiden Seiten der ersten und zweiten Gate-Elektrode enthalten. Die Source/Drain-Region kann eine Siliziumgermanium-Epitaxieschicht enthalten. Die Halbleitervorrichtung kann weiter einen Kontaktstopfen auf der Source/Drain-Region enthalten.
  • Bei beispielhaften Ausführungsformen kann die aktive Region eine aktive Region vom Typ einer Finne sein.
  • Gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten enthält eine Halbleitervorrichtung ein Substrat mit einer aktiven Region, wobei eine Gate-Elektrode die aktive Region auf dem Substrat quert, und einen ersten Abstandshalter. Die Gate-Elektrode kann eine erste Gate-Elektrode auf der aktiven Region und eine zweite Gate-Elektrode auf der ersten Gate-Elektrode enthalten. Die zweite Gate-Elektrode besitzt eine Breite, die geringer ist als eine Breite der ersten Gate-Elektrode. Der erste Abstandshalter ist auf einer oberen Oberfläche der ersten Gate-Elektrode. Der erste Abstandshalter ist auf beiden Seiten der zweiten Gate-Elektrode angeordnet.
  • Bei beispielhaften Ausführungsformen kann die Halbleitervorrichtung weiter einen auf beiden Seiten der Gate-Elektrode angeordneten zweiten Abstandshalter enthalten. Der erste Abstandshalter kann zwischen der zweiten Gate-Elektrode und dem zweiten Abstandshalter sein.
  • Gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte enthält eine Halbleitervorrichtung ein Substrat mit einer aktiven Region, eine erste Gate-Elektrode auf der aktiven Region, eine Gate-Dielektrikumsschicht zwischen der aktiven Region und der ersten Gate-Elektrode, eine zweite Gate-Elektrode auf der ersten Gate-Elektrode und einen ersten Abstandshalter, der an einer Seitenwand der zweiten Gate-Elektrode angeordnet ist. Der erste Abstandshalter ist auf einem oberen Abschnitt der ersten Gate-Elektrode ausgebildet. Ein Abschnitt der Gate-Dielektrikumsschicht erstreckt sich entlang einer Seitenwand der ersten Gate-Elektrode.
  • Bei beispielhaften Ausführungsformen kann eine Bodenfläche des ersten Abstandshalters eine obere Oberfläche der Gate-Dielektrikumsschicht berühren.
  • Bei beispielhaften Ausführungsformen kann die Halbleitervorrichtung weiter einen zweiten Abstandshalter auf dem Substrat an einer Seitenwand des ersten Abstandshalters enthalten. Ein unterer Abschnitt des zweiten Abstandshalters kann eine Seitenwand der Gate-Dielektrikumsschicht berühren. Die erste Gate-Elektrode kann eine erste Breite besitzen. Die zweite Gate-Elektrode kann eine zweite Breite besitzen, die geringer ist als die erste Breite.
  • Gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte enthält ein Verfahren zum Herstellen einer Halbleitervorrichtung ein Bilden einer Isolierschicht mit einer Öffnung auf einem Substrat, ein Bilden einer Leitung in der Öffnung durch Füllen der Öffnung mit einem leitfähigen Material, ein Bilden einer ersten Gate-Elektrode durch Entfernen eines oberen Abschnittes der Leitung und ein Bilden einer zweiten Gate-Elektrode auf einer oberen Oberfläche der ersten Gate-Elektrode. Eine Breite der zweiten Gate-Elektrode kann geringer sein als eine Breite der ersten Gate-Elektrode.
  • Bei beispielhaften Ausführungsformen kann die erste Gate-Elektrode ein von der zweiten Gate-Elektrode verschiedenes Material enthalten.
  • Bei beispielhaften Ausführungsformen kann das Verfahren weiter ein Bilden einer ersten Gate-Dielektrikumsschicht an einer inneren Seitenwand der Öffnung und auf dem Substrat vor dem Bilden der Leitung enthalten. Das Bilden der Gate-Dielektrikumsschicht kann ein Entfernen eines oberen Abschnittes der Gate-Dielektrikumsschicht enthalten.
  • Bei beispielhaften Ausführungsformen kann das Verfahren weiter ein Bilden eines ersten Abstandshalters an einer inneren Seitenwand der Öffnung und auf der ersten Gate-Elektrode enthalten. Eine Unterseite des ersten Abstandshalters kann eine oberste Oberfläche der Gate-Dielektrikumsschicht berühren.
  • Bei beispielhaften Ausführungsformen kann das Bilden der Isolierschicht ein Bilden einer Opfergatestruktur auf dem Substrat, ein Bilden einer Dielektrikumsschicht auf der Opfergatestruktur, ein Planarisieren der Dielektrikumsschicht zum Freilegen einer oberen Oberfläche der Opfergatestruktur und ein Entfernen der Opfergatestruktur zum Freilegen einer oberen Oberfläche des Substrates enthalten.
  • Bei beispielhaften Ausführungsformen kann das Verfahren weiter ein Bilden einer Vorrichtungsisolierregion auf dem Substrat enthalten. Die Vorrichtungsisolierregion kann eine aktive Region eines Typ einer Finnes auf dem Substrat definieren. Die aktive Region vom Typ einer Finne kann die Opfergatestruktur queren und kann unterhalb der Opfergateelektrode sein. Das Verfahren kann weiter ein Entfernen eines Abschnittes der aktiven Region vom Typ einer Finne auf beiden Seiten der Opfergateelektrode sowie ein Bilden einer Source/Drain-Region auf dem entfernten oberen Abschnitt der aktiven Region vom Typ einer Firme enthalten.
  • Bei beispielhaften Ausführungsformen kann das Verfahren weiter ein Bilden eines zweiten Abstandshalters auf dem Substrat auf beiden Seiten der Opfergateelektrode vor dem Bilden der Dielektrikumsschicht und ein Bilden einer dielektrischen Zwischenschicht auf der Source/Drain-Region enthalten.
  • Bei beispielhaften Ausführungsformen kann der zweite Abstandshalter die Gate-Dielektrikumsschicht und den ersten Abstandshalter berühren. Ein Abschnitt der Gate-Dielektrikumsschicht kann zwischen der ersten Gate-Elektrode und dem zweiten Abstandshalter sein.
  • Gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten enthält eine Halbleitervorrichtung ein Substrat, eine sich in einer ersten Richtung auf dem Substrat erstreckende aktive Region, eine erste Gate-Elektrode auf der aktiven Region, eine Gate-Dielektrikumsschicht zwischen der ersten Elektrode und der aktiven Region, einen ersten Abstandshalter und eine zweite Gate-Elektrode. Die aktive Region ist eine von einer auf dem Substrat ausgebildeten und einer durch in dem Substrat ausgebildete Gräben definierten. Die erste Gate-Elektrode erstreckt sich in einer zweiten Richtung, welche die erste Richtung kreuzt. Der erste Abstandshalter enthält zwei Abstandshalterstrukturen auf einer oberen Oberfläche der ersten Gate-Elektrode und voneinander in der ersten Richtung beabstandet. Die zweite Gate-Elektrode ist auf der ersten Gate-Elektrode zwischen den zwei ersten Abstandshalterstrukturen ausgebildet.
  • Bei beispielhaften Ausführungsformen kann die Halbleitervorrichtung weiter einen zweiten Abstandshalter auf der aktiven Region enthalten. Der zweite Abstandshalter kann zwei zweite Abstandshalterstrukturen enthalten, welche voneinander in der ersten Richtung beabstandet sind. Die ersten Abstandshalterstrukturen, die Gate-Dielektrikumsschicht, die erste Gate-Elektrode und die zweite Gate-Elektrode können zwischen den zwei zweiten Abstandshalterstrukturen sein.
  • Bei beispielhaften Ausführungsformen kann eine Dielektrizitätskonstante des ersten Abstandshalters geringer sein als eine Dielektrizitätskonstante des zweiten Abstandshalters.
  • Bei beispielhaften Ausführungsformen können die zwei ersten Abstandshalterstrukturen in direktem Kontakt mit einer oberen Oberfläche der Gate-Dielektrikumsschicht sein, oder können die zwei ersten Abstandshalterstrukturen in direktem Kontakt mit einer Seitenfläche der ersten Gate-Dielektrikumsschicht sein.
  • Bei beispielhaften Ausführungsformen kann die aktive Region eine aktive Region vom Typ einer Finne enthalten.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die obigen Aspekte und Merkmale der erfinderischen Konzepte werden anschaulich durch Beschreiben von beispielhaften Ausführungsformen davon im Detail mit Bezug auf die begleitenden Zeichnungen, in denen:
  • 1 eine perspektivische Ansicht ist, welche eine Halbleitervorrichtung gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellt;
  • 2A und 2B Querschnittsansichten entlang der Linien A-A' bzw. B-B' aus 1 sind;
  • 3 bis 6 Querschnittsansichten sind, welche eine Halbleitervorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte darstellen;
  • 7A bis 7L perspektivische Ansichten sind, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte darstellen;
  • 8A bis 8C perspektivische Ansichten sind, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte darstellen;
  • 9A bis 9C perspektivische Ansichten sind, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellen;
  • 10A eine Draufsicht ist, welche eine Halbleitervorrichtung gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellen;
  • 10B eine Querschnittsansicht entlang der Linie C-C' aus 10A ist;
  • 11 ein Schaltplan ist, der eine SRAM (statischer Direktzugriffsspeicher)-Einheitszelle gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellt;
  • 12 ein Blockschaltplan ist, der eine Speichervorrichtung mit einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellt;
  • 13 ein Blockschaltplan ist, der eine elektronische Vorrichtung mit einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellt; und
  • 14 ein Blockschaltplan ist, der ein System mit einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellt.
  • DETAILLIERTE BESCHREIBUNG
  • Beispielhafte Ausführungsformen von erfinderischen Konzepten werden nun im Folgenden genauer beschrieben werden mit Bezug auf die begleitenden Zeichnungen. Jedoch können diese in verschiedenen Formen ausgebildet sein und sollten nicht als auf die beispielhaften Ausführungsformen beschränkt ausgelegt werden, welche im Folgenden ausgeführt sind.
  • Es wird verstanden werden, dass, wenn ein Element als „an/auf”, „verbunden mit” oder „gekoppelt mit” einem anderen Element bezeichnet wird, es direkt an/auf, verbunden mit oder gekoppelt mit dem anderen Element sein kann oder dazwischenliegende Elemente vorhanden sein können. Im Gegensatz dazu, wenn ein Element als „berührend” oder als „direkt auf/an”, „direkt verbunden mit” oder „direkt gekoppelt mit” einem anderen Element bezeichnet wird, sind keine dazwischenliegenden Elemente vorhanden. Andere zum Beschreiben der Beziehung zwischen Elementen oder Schichten verwendete Worte sollen in einer gleichen Art und Weise interpretiert werden (z. B. „dazwischen” gegenüber „direkt dazwischen”, „angrenzend” gegenüber „direkt angrenzend”, „unter” gegenüber „direkt unter”).
  • Es wird verstanden werden, dass, obwohl die Begriffe „erster/erste/erstes”, „zweiter/zweite/zweites” usw. hier verwendet werden können zum Beschreiben verschiedener Elemente, Komponenten, Regionen, Schichten und/oder Abschnitte, diese Elemente, Komponenten, Regionen, Schichten und/oder Abschnitte nicht durch diese Begriffe beschränkt sein sollen. Außer der Zusammenhang zeigt anderes an, werden diese Begriffe nur dazu verwendet, ein Element, eine Komponente, eine Region, eine Schicht oder einen Abschnitt von einem anderen Element, einer anderen Komponente, einer anderen Region, einer anderen Schicht oder einem anderen Abschnitt zu unterscheiden. Somit könnte ein erstes Element, eine erste Komponente, eine erste Region, eine erste Schicht oder ein erster Abschnitt, die unten diskutiert sind, auch als ein zweites Element, eine zweite Komponente, eine zweite Region, eine zweite Schicht oder ein zweiter Abschnitt bezeichnet werden ohne von den Lehren der beispielhaften Ausführungsformen abzuweichen.
  • In den Figuren können Abmessungen von Schichten und Regionen zum Zwecke der Klarheit der Darstellung übertrieben sein. Gleiche Bezugsziffern beziehen sich durchgehend auf gleiche Elemente. Die gleichen Bezugsziffern zeigen durchgehend durch die Beschreibung gleiche Komponenten an.
  • Räumlich relative Begriffe, z. B. „unterhalb”, „unter”, „unterer/untere/unteres”, „über”, „oberer/obere/oberes” und dergleichen können hier der Einfachheit der Beschreibung halber verwendet werden zum Beschreiben der Beziehung eines Elementes oder Merkmales mit einem anderen Element (anderen Elementen) oder Merkmals (anderen Merkmalen), wie in den Figuren dargestellt. Es wird verstanden werden, dass die räumlich relativen Begriffe dazu gedacht sind, verschiedene Orientierungen der Vorrichtung im Gebrauch oder Betrieb zusätzlich zu der in den Figuren dargestellten Orientierung mit zu umfassen. Zum Beispiel, wenn die Vorrichtung in den Figuren umgedreht wird, würden dann als „unter” oder „unterhalb” anderer Elemente oder Merkmale beschriebene Elemente „über” den anderen Elementen oder Merkmalen orientiert sein. Somit kann der Begriff „unter” sowohl eine Orientierung oberhalb als auch unterhalb mit umfassen. Die Vorrichtung kann anders orientiert sein (um 90° gedreht oder in anderen Orientierungen) und die räumlich relativen Beschreibungen, die hier verwendet werden, können dementsprechend interpretiert werden.
  • Die hier verwendete Terminologie ist nur zum Zwecke des Beschreibens bestimmter Ausführungsformen gedacht und nicht dazu, beispielhafte Ausführungsformen zu beschränken. Wie hier verwendet sind die Singularformen „einer/eine/eines” und „der/die/das” dazu gedacht, auch die Pluralformen zu umfassen, außer der Zusammenhang zeigt eindeutig anderes an. Es wird weiter verstanden werden, dass die Begriffe „umfasst” und/oder „umfassend”, wenn sie in dieser Beschreibung verwendet werden, das Vorhandensein von angegebenen Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen und/oder Komponenten spezifizieren, aber nicht das Vorhandensein oder Hinzufügen von einem oder mehreren anderen Merkmalen, Ganzzahlen, Schritten, Operationen, Elementen, Komponenten und/oder Gruppen davon ausschließen. Ausdrücke, wie z. B. „zumindest eines von”, wenn sie einer Liste von Elementen voranstehen, bestimmen die gesamte Liste von Elementen näher und bestimmen nicht die einzelnen Elemente der Liste näher.
  • Wie hier verwendet enthält der Begriff „und/oder” irgendeinen und alle Kombinationen von einem oder mehreren der verknüpft aufgelisteten Gegenstände. Die Verwendung der Begriffe „einer/eine/eines” und „der/die/das” und ähnliche Bezugnahmen in dem Zusammenhang des Beschreibens von Elementen (insbesondere in dem Zusammenhang der folgenden Ansprüche) sind so auszulegen, dass sie sowohl den Singular als auch den Plural abdecken, außer es ist hier anders angegeben oder widerspricht klar dem Zusammenhang. Die Begriffe „umfassend”, „aufweisend”, „enthaltend” und „mit” sind als nicht abschließende Begriffe auszulegen (d. h. bedeuten „enthaltend, aber nicht beschränkt auf”) außer es ist anders angegeben.
  • Außer es ist anders definiert besitzen alle technischen und wissenschaftlichen Begriffe, die hier verwendet werden, die gleiche Bedeutung wie sie üblicherweise von einem Durchschnittsfachmann in dem Gebiet der Technik verstanden werden. Es sei bemerkt, dass die Verwendung eines und aller Beispiele oder von beispielhaften Begriffen, die hier vorgesehen sind, nur dazu gedacht ist, die beispielhaften Ausführungsformen besser zu beleuchten und nicht eine Beschränkung auf den Umfang der erfinderischen Konzepte sein soll außer es ist anders angegeben.
  • Beispielhafte Ausführungsformen werden beschrieben werden mit Bezug auf perspektivische Ansichten, Querschnittsansichten und/oder Draufsichten. Das Profil einer beispielhaften Ansicht kann abgewandelt werden gemäß z. B. Herstellungstechniken und/oder Toleranzen. Dementsprechend sind die beispielhaften Ausführungsformen nicht dazu gedacht, den Umfang zu beschränken, sondern sollen alle Änderungen und Abwandlungen abdecken, die aufgrund z. B. einer Änderung in Herstellungsverfahren bewirkt werden können. Somit sind in den Zeichnungen gezeigte Regionen in schematischer Form dargestellt und die Formen der Region werden als Veranschaulichung und nicht als eine Beschränkung dargestellt.
  • Außer der Zusammenhang zeigt anderes an bedeuten Begriffe wie z. B. „dasselbe”, „gleich”, „planar” oder „koplanar”, wie sie hier verwendet werden beim Bezugnehmen auf eine Orientierung, ein Layout, einen Ort, Formen, Größen, Mengen oder andere Maße, nicht notwendigerweise eine exakt identische Orientierung, ein exakt identisches Layout, einen exakt identischen Ort, eine exakt identische Form, eine exakt identische Größe, eine exakt identische Menge oder andere exakt identische Maße, sondern sind dazu gedacht, eine nahezu identische Orientierung, ein nahezu identisches Layout, einen nahezu identischen Ort, nahezu identische Formen, nahezu identische Größen, nahezu identische Mengen oder nahezu identische andere Maße innerhalb akzeptablen Abweichungen mit zu umfassen, die z. B. aufgrund von Herstellungsverfahren auftreten können. Der Begriff „im Wesentlichen” kann hier verwendet werden zum Wiedergeben dieser Bedeutung.
  • Obwohl entsprechende Draufsichten und/oder perspektivische Ansichten von einigen Querschnittsansichten nicht gezeigt sind, stellen Querschnittsansichten von Vorrichtungsstrukturen, die hier dargestellt sind, Unterstützung für eine Mehrzahl von Vorrichtungsstrukturen dar, die sich entlang zwei verschiedener Richtungen erstrecken, wie sie in einer Draufsicht dargestellt würden, und/oder in drei verschiedenen Richtungen, wie sie in einer perspektivischen Ansicht dargestellt würden. Die zwei verschiedenen Richtungen können oder können nicht zueinander orthogonal sein. Die drei verschiedenen Richtungen können eine dritte Richtung enthalten, die orthogonal zu den zwei verschiedenen Richtungen sein kann. Die Mehrzahl von Vorrichtungsstrukturen kann in einer einzigen elektronischen Vorrichtung integriert sein. Zum Beispiel, wenn eine Vorrichtungsstruktur (z. B. eine Speicherzellenstruktur oder eine Transistorstruktur) in einer Querschnittsansicht dargestellt ist, kann eine elektronische Vorrichtung eine Mehrzahl von den Vorrichtungsstrukturen (z. B. Speicherzellenstrukturen oder Transistorstrukturen) enthalten wie es durch eine Draufsicht der elektronischen Vorrichtung dargestellt würde. Die Mehrzahl von Vorrichtungsstrukturen kann angeordnet sein in einer Matrix und/oder in einem zweidimensionalen Muster.
  • Im Folgenden werden beispielhafte Ausführungsformen der erfinderischen Konzepte im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben werden.
  • 1 ist eine perspektivische Ansicht, welche eine Halbleitervorrichtung gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellt. 2A und 2B sind Querschnittsansichten entlang der Linien A-A' bzw. B-B' aus 1. Der Einfachheit der Beschreibung halber sind einige Elemente, z. B. eine isolierende Zwischenschicht 170, die in 2A und 2B gezeigt sind, in 1 ausgelassen.
  • Bezugnehmend auf 1, 2A und 2B kann eine Halbleitervorrichtung 100 ein Substrat 101, eine aktive Region 105, eine Source/Drain-Region 110, eine Gate-Dielektrikumsschicht 140, eine Gate-Elektrode 150 und einen Kontaktstopfen 180 aufweisen. Die Halbleitervorrichtung 100 kann weiter eine Vorrichtungsisolierregion 107, einen ersten Abstandshalter 162, einen zweiten Abstandshalter 164 und eine isolierende Zwischenschicht 170 enthalten.
  • Bei einigen Ausführungsformen kann die Halbleitervorrichtung 100 einen Feldeffekttransistor vom Typ einer Firme (FinFET) mit einer Mehrzahl von aktiven Bereichen vom Typ einer Finne enthalten.
  • Das Substrat 101 kann eine obere Oberfläche besitzen, die sich in X-Richtung und in Y-Richtung erstreckt. Das Substrat 101 kann ein Halbleitermaterial sein, z. B. ein Gruppe-IV-Halbleiter, ein Gruppe-III-V-Verbindungshalbleiter oder ein Gruppe-II-VI-Verbindungshalbleiter. Zum Beispiel kann der Gruppe-IV-Halbleiter Silizium (Si), Germanium (Ge) und/oder Siliziumgermanium (SiGe) enthalten. Das Substrat 101 kann ein Massiv-Siliziumwafer (Bulk-Siliziumwafer), eine epitaktische Schicht, ein Silizium-Auf-Isolator(SOI)-Substrat oder ein Halbleiter-Auf-Isolator(SeOI)-Substrat sein.
  • Die Vorrichtungsisolierregion 107 kann die aktive Region 105 auf dem Substrat 101 definieren. Die Vorrichtungsisolierregion 107 kann ein dielektrisches Material, z. B. Siliziumoxid, Siliziumnitrid oder die Mischung davon enthalten. Die Vorrichtungsisolierregion 107 kann verwendet werden unter Verwendung eines Grabenisolations(STI)-Verfahrens.
  • Die aktive Region 105 kann sich in einer ersten Richtung, z. B. in der Y-Richtung, erstrecken. Die aktive Region 105 kann eine aktive Region vom Typ einer Finne sein, die von dem Substrat 101 vorsteht. Bei beispielhaften Ausführungsformen kann die aktive Region 105 ein Abschnitt des Substrates 101 sein und/oder eine von dem Substrat 101 gewachsene epitaktische Schicht enthalten. Die aktive Region 105 kann an beiden Seiten einer Gate-Elektrode 105 vertieft sein.
  • Die Source/Drain-Region 110 kann an beiden Seiten der Gate-Elektrode 150 und auf der vertieften aktiven Region 105 ausgebildet sein. Die Source/Drain-Region 110 kann eine Source-Region oder eine Drain-Region der Halbleitervorrichtung 100 bereitstellen. Die Source/Drain-Region 110 kann eine erhöhte Struktur aufweisen. Daher kann eine obere Oberfläche der Source/Drain-Region 110 höher sein als eine Bodenfläche der Gate-Elektrode 150. Bei beispielhaften Ausführungsformen kann die Source/Drain-Region 110 eine pentagonale Form besitzen. Jedoch soll sie nicht darauf beschränkt oder eingeschränkt sein. Zum Beispiel kann die Source/Drain-Region 110 eine polygonale Form, eine Kreisform oder eine Rechteckform besitzen. Die Source/Drain-Region 110 kann eine verbundene Struktur oder eine vereinigte Struktur besitzen, die auf drei aktiven Regionen ausgebildet ist. Bei alternativen Ausführungsformen kann die Source/Drain-Region 110 möglicherweise keine verbundene Struktur oder vereinigte Struktur besitzen.
  • Die Source/Drain-Region 110 kann Silizium (Si) oder Siliziumgermanium (SiGe) enthalten. Die Source/Drain-Region 110 kann aus einer epitaktischen Schicht ausgebildet sein. Wenn die Source/Drain-Region 110 SiGe enthält und eine Kanalregion Si in einem PMOS-Transistor enthält, kann die Source/Drain-Region 110 eine kompressive Verspannung in dem Kanalbereich bewirken, und dadurch kann eine Löcherbeweglichkeit in dem Kanalbereich eines PMOS-Transistors erhöht sein. Bei beispielhaften Ausführungsformen kann die Source/Drain-Region 110 eine Mehrzahl von Regionen mit voneinander verschiedenen Störstellen und verschiedenen Störstellenkonzentrationen aufweisen.
  • Die Gate-Dielektrikumsschicht 140 und die Gate-Elektrode 150, welche die aktive Region 105 queren, können auf der aktiven Region vom Typ einer Finne ausgebildet sein. Die Gate-Elektrode 150 kann eine erste Gate-Elektrode 152 und eine zweite Gate-Elektrode 154 enthalten, die aufeinandergestapelt sind.
  • Die Gate-Dielektrikumsschicht 140 kann zwischen der aktiven Region 105 und der ersten Gate-Elektrode 152 angeordnet sein. Ein Abschnitt der Gate-Dielektrikumsschicht 140 kann sich entlang beiden Seiten der ersten Gate-Elektrode 152 erstrecken. Bei beispielhaften Ausführungsformen kann die Gate-Dielektrikumsschicht 140 nur unterhalb der ersten Gate-Elektrode 152 ausgebildet sein.
  • Die Gate-Dielektrikumsschicht 140 kann eine Isolierschicht, z. B. eine Siliziumoxidschicht, eine Siliziumoxinitridschicht, eine Siliziumnitridschicht und/oder eine High-k-Dielektrikumsschicht enthalten. Die High-k-Dielektrikumsschicht kann ein isolierendes Material sein, das eine Dielektrizitätskonstante besitzt, die größer ist als eine Dielektrizitätskonstante von Siliziumoxid. Zum Beispiel kann die High-k-Dielektrikumsschicht zumindest eines von Aluminiumoxid (Al2O3), Tantaloxid (Ta2O3), Yttriumoxid (Y2O3), Zirkoniumoxid (ZrO2), Zirkoniumsiliziumoxid (ZrSixOy), Hafniumoxid (HfO2), Hafniumsiliziumoxid (HfSixOy), Lanthanoxid (La2O3), Lanthanaluminiumoxid (LaAlxOy), Lanthanhafniumoxid (LaHfxOy), Hafniumaluminiumoxid (HfAlxOy) und/oder Praseodymoxid (Pr2O3) enthalten.
  • Die Gate-Elektrode 150 kann sich in der X-Richtung erstrecken. Die erste Gate-Elektrode 152 kann auf der Gate-Dielektrikumsschicht 140 ausgebildet sein. Die zweite Gate-Elektrode 154 kann auf der ersten Gate-Elektrode 152 ausgebildet sein. Eine Kanalregion kann in einem oberen Abschnitt der aktiven Region 105 ausgebildet sein, der von der Gate-Elektrode 150 überlagert wird. Der erste Abstandshalter 162 enthält zwei erste Abstandshalterstrukturen an entgegengesetzten Seiten der zweiten Gate-Elektrode 154. Der zweite Abstandshalter 164 enthält zwei zweite Abstandshalterstrukturen.
  • Die erste Gate-Elektrode 152 kann eine erste Breite L1 in der ersten Richtung, z. B. in der Y-Richtung, besitzen. Die zweite Gate-Elektrode 154 kann eine zweite Breite L2 besitzen, die geringer ist als die erste Breite L1 in der ersten Richtung.
  • Ein Kontaktstopfen 180 kann auf der Source/Drain-Region 110 ausgebildet sein. Bei beispielhaften Ausführungsformen kann ein unterer Abschnitt der zweiten Gate-Elektrode 154 ein Niveau besitzen, das im Wesentlichen gleich einer Unterseite des Kontaktstopfens 180 ist. Daher kann eine parasitäre Kapazität zwischen der zweiten Gate-Elektrode 154 und dem Kontaktstopfen 180 verringert werden durch Verringern der zweiten Breite L2 der zweiten Gate-Elektrode 154.
  • Eine obere Oberfläche der ersten Gate-Elektrode 152 kann eine erste Höhe H1 von einer oberen Oberfläche der Vorrichtungsisolierregion 107 besitzen. Eine obere Oberfläche der zweiten Gate-Elektrode 154 kann eine zweite Höhe H2 von der oberen Oberfläche der ersten Gate-Elektrode 152 besitzen. Bei beispielhaften Ausführungsformen kann eine Grenzfläche zwischen der ersten Gate-Elektrode 152 und der zweiten Gate-Elektrode 154 ein Niveau besitzen, das geringer oder gleich der Bodenfläche des Kontaktstopfens 180 ist. Jedoch soll es nicht darauf beschränkt oder eingeschränkt sein.
  • Wie in 2A gezeigt kann die obere Oberfläche der ersten Gate-Elektrode 152 eine dritte Höhe H3 von einer oberen Oberfläche der aktiven Region 105 besitzen. Die dritte Höhe H3 kann geringer sein als die erste Höhe H1. Die obere Oberfläche der zweiten Gate-Elektrode 154 kann eine vierte Höhe H4 von der oberen Oberfläche der ersten Gate-Elektrode 152 besitzen. Die vierte Höhe H4 kann im Wesentlichen gleich der zweiten Höhe H2 sein. Jedoch soll sie nicht darauf beschränkt oder eingeschränkt sein.
  • Die erste Gate-Elektrode 152 kann ein anderes Material als die zweite Gate-Elektrode 154 besitzen. Die erste Gate-Elektrode 152 kann ein Material mit einer Austrittsarbeit besitzen, die geeignet ist zum Bilden einer passenden Schwellspannung eines Transistors. Bei beispielhaften Ausführungsformen kann die erste Gate-Elektrode 152 eine Titannitrid(TiN)-Schicht, eine Titanaluminiumcarbid(TiAlC)-Schicht und/oder eine Wolfram(W)-Schicht enthalten. Die zweite Gate-Elektrode 154 kann ein Material mit einem geringeren spezifischen Widerstand besitzen. Die zweite Gate-Elektrode 154 kann Aluminium (Al), Wolfram (W), Kupfer (Cu) und/oder Molybdän (Mo) enthalten. Ein spezifischer Widerstand der zweiten Gate-Elektrode 154 kann geringer sein als ein spezifischer Widerstand der ersten Gate-Elektrode 152. Jede von der ersten und zweiten Gate-Elektrode 152 und 154 kann jeweils eine Mehrzahl von leitfähigen Schichten enthalten.
  • Ein erster Abstandshalter 162 und ein zweiter Abstandshalter 164 können auf beiden Seiten der Gate-Elektrode 150 ausgebildet sein. Die Gate-Elektrode 150 kann von der Source/Drain-Region 110 durch einen ersten und einen zweiten Abstandshalter 162 und 164 isoliert sein.
  • Bei beispielhaften Ausführungsformen kann der erste Abstandshalter 162 auf beiden Seiten der zweiten Gate-Elektrode 154 ausgebildet sein. Der erste Abstandshalter 162 kann auf der Gate-Dielektrikumsschicht 140 und der ersten Gate-Elektrode 152 ausgebildet sein. Ein Abschnitt des ersten Abstandshalters 162 kann auf einem oberen Abschnitt der ersten Gate-Elektrode 152 ausgebildet sein, da die zweite Breite L2 der zweiten Gate-Elektrode 154 geringer ist als die erste Breite L1 der ersten Gate-Elektrode 152. Der zweite Abstandshalter 164 kann auf beiden Seiten der ersten und der zweiten Gate-Elektrode 152 und 154 ausgebildet sein. Der zweite Abstandshalter 154 kann entlang einer Seitenwand der Gate-Dielektrikumsschicht 140 und einer Seitenwand des ersten Abstandshalters 162 ausgebildet sein. Eine innere Seitenwand des zweiten Abstandshalters 164 kann sich nach oben hin von einer oberen Oberfläche der aktiven Region ohne Krümmung erstrecken.
  • Jeder von dem ersten und dem zweiten Abstandshalter 162 und 164 kann jeweils Siliziumoxid, Siliziumnitrid und/oder Siliziumoxinitrid enthalten. Der erste Abstandshalter 162 oder der zweite Abstandshalter 164 können aus einer Low-k-Dielektrikumsschicht ausgebildet sein zum Verringern einer Kapazität zwischen der Gate-Elektrode 150 und dem Kontaktstopfen 180. Zum Beispiel können der erste und der zweite Abstandshalter 162 und 164 Polyimid, Polyarylenether (PAE), SiLKTM (ein von Dow Chemical eingeführtes dielektrisches Harz), Wasserstoffsilsesquioxan (HSQ), Methylsilsesquioxan (MSQ), BLACK DIAMONDTM (SiOC:H, ein von Applied Materials eingeführtes Siliziumdioxid-basierendes Material, das durch Dotieren von Siliziumdioxid mit -CH3-Gruppen erhalten wird) und/oder Fluor-dotiertes Silikatglas (FSG) enthalten.
  • Gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten kann ein Kurzschluss zwischen der zweiten Gate-Elektrode 154 und dem Kontaktstopfen 180 verringert werden durch Reduzieren der zweiten Breite L2 der zweiten Gate-Elektrode 154.
  • Der Kontaktstopfen 180 kann auf der Source/Drain-Region 110 ausgebildet sein und elektrisch mit einer Leitung (in den Figuren nicht dargestellt) verbunden sein zum Übertragen von elektrischen Signalen an die Source/Drain-Region 110. Der Kontaktstopfen 180 kann eine Balkenform, die sich in der ersten Richtung erstreckt, oder eine elliptische Form besitzen.
  • Der Kontaktstopfen 180 kann durch die isolierende Zwischenschicht 170 hindurchgehen und die Source/Drain-Region 110 kontaktieren. Bei beispielhaften Ausführungsformen kann ein oberer Abschnitt der Source/Drain-Region eine vertiefte Region besitzen, und eine Unterseite des Kontaktstopfens 180 kann in dem vertieften Abschnitt angeordnet sein. Jedoch soll es nicht darauf beschränkt oder eingeschränkt sein.
  • Ein unterer Abschnitt des Kontaktstopfens 180 kann eine Diffusionsbarriereschicht oder eine Silizidschicht besitzen. Bei beispielhaften Ausführungsformen kann der Kontaktstopfen 180 eine Silizidschicht berühren, die auf einem oberen Abschnitt der Source/Drain-Region 110 ausgebildet ist. Der Kontaktstopfen 180 kann ein leitfähiges Material enthalten, z. B. Titannitrid (TiN), Tantalnitrid (TaN), Wolframnitrid (WN), Aluminium (Al), Kupfer (Cu), Wolfram (W) oder Molybdän (Mo).
  • Die isolierende Zwischenschicht 170 kann eine erste isolierende Zwischenschicht 172 und eine zweite isolierende Zwischenschicht 174 enthalten. Die isolierende Zwischenschicht 170 kann auf dem Substrat 101, der Source/Drain-Region 110 und der Gate-Elektrode 150 ausgebildet sein. Eine obere Fläche der ersten isolierenden Zwischenschicht 172 kann im Wesentlichen koplanar mit einer oberen Oberfläche der Gate-Elektrode 150 sein.
  • Die erste und die zweite isolierende Zwischenschicht 172 und 174 können eine Siliziumoxidschicht, eine Siliziumnitridschicht und/oder eine Siliziumoxinitridschicht enthalten. Bei beispielhaften Ausführungsformen kann die erste isolierende Zwischenschicht 172 eine Low-k-Dielektrikumsschicht enthalten. Die erste isolierende Zwischenschicht 172 und die zweite isolierende Zwischenschicht 174 können aus verschiedenen Materialien ausgebildet sein.
  • 3 bis 6 sind Querschnittsansichten, welche eine Halbleitervorrichtung gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellen.
  • Bezugnehmend auf 3 kann eine Halbleitervorrichtung 100a ein Substrat 101, eine Mehrzahl von aktiven Regionen vom Typ einer Finne 105, eine Mehrzahl von Source/Drain-Regionen 110, eine Gate-Dielektrikumsschicht 140, eine Gate-Elektrode 150a und eine Mehrzahl von Kontaktstopfen 180 enthalten. Die Halbleitervorrichtung 100a kann weiter eine Vorrichtungsisolierregion 107, einen ersten Abstandshalter 162 und einen zweiten Abstandshalter 164 enthalten.
  • Die Gate-Elektrode 150a kann eine erste Gate-Elektrode 152 und eine zweite Gate-Elektrode 154 enthalten. Die Gate-Elektrode 154a kann auf der Gate-Dielektrikumsschicht 140 ausgebildet sein.
  • Die erste Gate-Elektrode 152 kann eine erste leitfähige Schicht 152A und eine zweite leitfähige Schicht 152B enthalten. Die erste leitfähige Schicht 152A kann direkt auf der Gate-Dielektrikumsschicht 140 ausgebildet sein. Die erste leitfähige Schicht 152A kann unterhalb und auf beiden Seiten der zweiten leitfähigen Schicht 152B ausgebildet sein. Bei beispielhaften Ausführungsformen kann eine obere Oberfläche der zweiten leitfähigen Schicht 152B im Wesentlichen koplanar mit der obersten Oberfläche der Gate-Dielektrikumsschicht 140 sein.
  • Die zweite Gate-Elektrode 154 kann auf der ersten leitfähigen Schicht 152A und der zweiten leitfähigen Schicht 152B ausgebildet sein. Die zweite Gate-Elektrode 154 kann eine Breite besitzen, die geringer ist als eine Breite der ersten Gate-Elektrode 152. Die zweite Gate-Elektrode 154 kann eine Breite besitzen, die größer ist als eine Breite der zweiten leitfähigen Schicht 152B. Jedoch soll sie nicht darauf beschränkt oder eingeschränkt sein.
  • Die erste Gate-Elektrode 152 kann ein von der zweiten Gate-Elektrode 154 verschiedenes Material enthalten. Die zweite leitfähige Schicht 152B kann ein Material mit einem spezifischen Widerstand enthalten, der geringer ist als ein spezifischer Widerstand der ersten leitfähigen Schicht 152A. Die zweite Gate-Elektrode 154 kann ein Material mit einem spezifischen Widerstand enthalten, der geringer ist als ein spezifischer Widerstand von zumindest einer der ersten leitfähigen Schicht 152A und der zweiten leitfähigen Schicht 152B.
  • Bezugnehmend auf 4 kann eine Halbleitervorrichtung 100b ein Substrat 101, eine Mehrzahl von aktiven Regionen 105 vom Typ einer Finne, eine Mehrzahl von Source/Drain-Regionen 110, eine Gate-Dielektrikumsschicht 140, eine Gate-Elektrode 150b und eine Mehrzahl von Kontaktstopfen 180 enthalten. Die Halbleitervorrichtung 100b kann weiter eine Vorrichtungsisolierregion 107, einen ersten Abstandshalter 162 und einen zweiten Abstandshalter 164 enthalten.
  • Die Gate-Elektrode 150b kann eine erste Gate-Elektrode 152' und eine zweite Gate-Elektrode 154 enthalten. Die Gate-Elektrode 150b kann auf der Gate-Dielektrikumsschicht 140 ausgebildet sein.
  • Die erste Gate-Elektrode 152' kann eine erste leitfähige Schicht 152A' und eine zweite leitfähige Schicht 152B' enthalten. Die erste leitfähige Schicht 152A' kann direkt auf der Gate-Dielektrikumsschicht 140 ausgebildet sein. Die erste leitfähige Schicht 152A' kann unterhalb und auf beiden Seiten der zweiten leitfähigen Schicht 152B' ausgebildet sein. Bei beispielhaften Ausführungsformen kann eine obere Oberfläche der zweiten leitfähigen Schicht 152B' im Wesentlichen koplanar mit einer obersten Oberfläche der Gate-Dielektrikumsschicht 140 sein.
  • Die zweite Gate-Elektrode 154 kann auf der ersten leitfähigen Schicht 152A' und der zweiten leitfähigen Schicht 152B' ausgebildet sein. Die zweite Gate-Elektrode 154 kann eine Breite besitzen, die geringer ist als eine Breite der ersten Gate-Elektrode 152'. Die zweite Gate-Elektrode 154 kann eine Breite besitzen, die im Wesentlichen gleich einer Breite der zweiten leitfähigen Schicht 152B' ist. Die zweite Gate-Elektrode 154 kann aus einem leitfähigen Material ausgebildet sein, das im Wesentlichen gleich wie das der zweiten leitfähigen Schicht 152B' ist. Jedoch soll sie nicht darauf beschränkt oder eingeschränkt sein.
  • Die erste leitfähige Schicht 152A' kann ein von der zweiten leitfähigen Schicht 152B' verschiedenes Material enthalten. Die zweite leitfähige Schicht 152B' und/oder die zweite Gate-Elektrode 154 können ein Material mit einem spezifischen Widerstand enthalten, der geringer ist als der der ersten leitfähigen Schicht 152A'.
  • Bezugnehmend auf 5 kann eine Halbleitervorrichtung 100c ein Substrat 101, eine Mehrzahl von aktiven Regionen 105 vom Typ einer Finne, eine Mehrzahl von Source/Drain-Regionen 110, eine Gate-Dielektrikumsschicht 140, eine Gate-Elektrode 150c und eine Mehrzahl von Kontaktstopfen 180 enthalten. Die Halbleitervorrichtung 100c kann weiter eine Vorrichtungsisolierregion 107, einen ersten Abstandshalter 162a und einen zweiten Abstandshalter 164 enthalten.
  • Die Gate-Elektrode 150c kann eine erste Gate-Elektrode 152 und eine zweite Gate-Elektrode 154a enthalten. Die Gate-Elektrode 150c kann auf der Gate-Dielektrikumsschicht 140 ausgebildet sein.
  • Bei beispielhaften Ausführungsformen kann der erste Abstandshalter 162a, der auf beiden Seiten der zweiten Gate-Elektrode 154a ausgebildet ist, eine gekrümmte innere Seitenwand aufweisen. Als Folge kann eine Breite L5 eines oberen Abschnittes der zweiten Gate-Elektrode 154a größer sein als eine Breite L6 eines Bodenabschnittes der zweiten Gate-Elektrode 154a.
  • Bezugnehmend auf 6 kann eine Halbleitervorrichtung 100d ein Substrat 101, eine Mehrzahl von aktiven Regionen 105 vom Typ einer Finne, eine Mehrzahl von Source/Drain-Regionen 110, eine Gate-Dielektrikumsschicht 140a, eine Gate-Elektrode 150 und eine Mehrzahl von Kontaktstopfen 180 enthalten. Die Halbleitervorrichtung 100d kann weiter eine Vorrichtungsisolierregion 107, einen ersten Abstandshalter 162 und einen zweiten Abstandshalter 164 enthalten.
  • Die Gate-Dielektrikumsschicht 140a kann zwischen der aktiven Region 105 vom Typ einer Finne und der ersten Gate-Elektrode 152 ausgebildet sein. Bei beispielhaften Ausführungsformen kann sich ein Abschnitt der Gate-Dielektrikumsschicht 140a entlang einer Seitenwand des ersten Abstandshalters 162 erstrecken, der auf beiden Seiten der zweiten Gate-Elektrode 154 ausgebildet ist. Bei beispielhaften Ausführungsformen kann eine oberste Oberfläche der Gate-Dielektrikumsschicht 140a im Wesentlichen koplanar mit einer oberen Oberfläche der zweiten Gate-Elektrode 154 ausgebildet sein.
  • 7A bis 7L sind perspektivische Ansichten, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellen.
  • Bezugnehmend auf 7A kann eine Mehrzahl von Gräben TI auf einem oberen Abschnitt des Substrates 101 gebildet werden. Die Gräben TI können eine Mehrzahl von aktiven Regionen 105 vom Typ einer Finne definieren.
  • Ein Pad-Oxidmuster 122 und ein Maskenmuster 124 können auf jeder der aktiven Regionen 105 vom Typ einer Finne gebildet werden. Das Pad-Oxidmuster 122 und das Maskenmuster 124 können als Masken während des Bildens der aktiven Regionen 105 vom Typ einer Finne verwendet werden. Bei beispielhaften Ausführungsformen können das Pad-Oxidmuster 122 und das Maskenmuster 124 weggelassen werden. Das Maskenmuster 124 kann Siliziumoxid, Siliziumnitrid und/oder eine Karbidmischung enthalten. Das Maskenmuster 124 kann mehrere Schichten enthalten.
  • Bei beispielhaften Ausführungsformen können die Gräben TI durch Ätzen des Substrates 101 unter Verwendung eines anisotropen Ätzverfahrens gebildet werden. Die Gräben TI können ein hohes Aspektverhältnis aufweisen. Jeder der Gräben TI kann variable Breiten besitzen, die von einem oberen Abschnitt zu einem unteren Abschnitt davon sukzessive geringer werden. Daher kann jede der aktiven Regionen 105 vom Typ einer Finne variable Breiten besitzen, die sukzessive von einem unteren Abschnitt zu einem oberen Abschnitt davon geringer werden.
  • Bezugnehmend auf 7B kann eine Vorrichtungsisolierregion 107 in den Gräben TI gebildet werden. Bilden der Vorrichtungsisolierregion 107 kann ein Bilden einer Isolierschicht in den Gräben TI und ein Durchführen eines Planarisierungsverfahrens an der Isolierschicht enthalten. Zumindest ein Abschnitt des Pad-Oxidmusters 122 und des Maskenmusters 124 kann entfernt werden während des Planarisierungsverfahrens. Bei beispielhaften Ausführungsformen kann eine dünne Mantelschicht in den Gräben TI gebildet werden vor dem Bilden der Isolierschicht. Die Isolierschicht kann vertieft werden zum Freilegen eines oberen Abschnittes der aktiven Regionen 105 vom Typ einer Finne nach dem Planarisierungsverfahren. Die Isolierschicht kann vertieft werden durch ein Nassätzverfahren unter Verwendung des Oxidmusters oder des Maskenmusters als eine Ätzmaske. Als Folge kann der aktive Bereich 105 vom Typ einer Finne von einer oberen Oberfläche der Vorrichtungsisolierregion 107 vorstehen. Das Pad-Oxidmuster 122 und das Maskenmuster 124 können entfernt werden. Die obere Oberfläche der aktiven Regionen 105 vom Typ einer Finne können eine Höhe H5 besitzen.
  • Bezugnehmend auf 7C können eine erste Opferschicht 132 und eine zweite Opferschicht 135 auf den aktiven Regionen 105 vom Typ einer Finne gebildet werden. Die erste und die zweite Opferschicht 132 und 135 können sich in der zweiten Richtung erstrecken. Bei beispielhaften Ausführungsformen können die erste und die zweite Opferschicht 132 und 135 durch ein Ätzverfahren unter Verwendung einer Maskenschicht 136 als eine Ätzmaske gebildet werden.
  • Der zweite Abstandshalter 164 kann auf beiden Seiten der ersten Opferschicht 132 und der zweiten Opferschicht 135 gebildet werden. Die erste Opferschicht 132 kann eine Isolierschicht enthalten, und die zweite Opferschicht 135 kann eine leitfähige Schicht enthalten. Jedoch soll es nicht darauf beschränkt oder eingeschränkt sein. Zum Beispiel kann die erste Opferschicht 132 eine Siliziumoxidschicht enthalten, und kann die zweite Opferschicht 135 eine Polysiliziumschicht enthalten. Bei beispielhaften Ausführungsformen können die erste und die zweite Opferschicht 132 und 135 vereinigt sein und aus einer einzelnen Schicht ausgebildet sein.
  • Bei beispielhaften Ausführungsformen kann der zweite Abstandshalter 164 auf beiden Seiten der ersten Opferschicht 132, der zweiten Opferschicht 135 und der Maskenschicht 136 gebildet werden. Ein Bilden des zweiten Abstandshalters 124 kann ein Bilden einer Dielektrikumsschicht auf beiden Seiten der Maskenschicht 136 sowie der ersten und der zweiten Opferschicht 132 und 135 und ein Durchführen eines isotropen Ätzverfahrens an der Dielektrikumsschicht zum Freilegen einer oberen Oberfläche der Maskenschicht 136 enthalten. Bei beispielhaften Ausführungsformen kann der zweite Abstandshalter 164 aus mehreren Schichten gebildet werden. Zu diesem Zeitpunkt kann ein dritter Abstandshalter 166 auf beiden Seiten der aktiven Regionen 105 vom Typ einer Finne gebildet werden.
  • Bezugnehmend auf 7D können einige obere Abschnitte der aktiven Regionen 105 von Typ einer Firme vertieft werden durch ein Ätzverfahren unter Verwendung der Maskenschicht 136 und des zweiten Abstandshalters 164 als Äztmasken. Das Ätzverfahren kann ein Trockenätzverfahren und/oder ein Nassätzverfahren enthalten. Ein Heilverfahren kann durchgeführt werden an einer oberen Oberfläche der vertieften aktiven Regionen 105 vom Typ einer Finne. Die obere Oberfläche der vertieften aktiven Regionen 105 vom Typ einer Finne können koplanar mit einer oberen Oberfläche der Vorrichtungsisolierregion 107 sein. Jedoch soll es nicht darauf beschränkt oder eingeschränkt sein. Bei beispielhaften Ausführungsformen kann die obere Oberfläche der vertieften aktiven Regionen 105 vom Typ einer Finne ein Niveau besitzen, das größer oder geringer ist als die obere Oberfläche der Vorrichtungsisolierregion 107.
  • Ein Störstellendotierverfahren kann durchgeführt werden an den vertieften aktiven Regionen 105 vom Typ einer Finne unter Verwendung der Maskenschicht 136 und des zweiten Abstandshalters 164 als Masken.
  • Bezugnehmend auf 7E kann eine Mehrzahl von Source-/Drain-Regionen 110 gebildet werden auf den vertieften aktiven Regionen 105 vom Typ einer Finne und an beiden Seiten der zweiten Abstandshalter 164. Die Source-/Drain-Regionen 110 können gebildet werden unter Verwendung eines selektiven epitaktischen Wachstums(SEG)-Verfahrens. Die Source-/Drain-Regionen 110 können Siliziumgermanium (SiGe) enthalten.
  • Bei beispielhaften Ausführungsformen können die Source-/Drain-Regionen 110 mehrere epitaktische Schichten mit jeweils verschiedenen Germanium(Ge)-Konzentrationen enthalten. Einige Störstellen, z. B. Bor (B), können in die Source-/Drain-Regionen 110 als Dotierstoff eingebracht werden während oder nach dem selektiven epitaktischen Wachstums(SEG)-Verfahren. Die Source-/Drain-Regionen 110 können eine pentagonale Form oder eine hexagonale Form besitzen. Jedoch soll es nicht darauf beschränkt oder eingeschränkt sein. Zum Beispiel können die Source-/Drain-Regionen 110 eine polygonale Form, eine Kreisform oder eine Rechteckform besitzen.
  • Bezugnehmend auf 7F kann eine erste isolierende Zwischenschicht 172 auf den Source-/Drain-Regionen 110 gebildet werden. Ein Bilden der ersten isolierenden Zwischenschicht 172 kann ein Bilden einer Isolierschicht auf den Source-/Drain-Regionen 110 und ein Durchführen eines Planarisierungsverfahrens an der Isolierschicht zum Freilegen einer oberen Oberfläche der zweiten Opferschicht 135 enthalten. Die Maskenschicht 136 kann entfernt werden während des Bildens der ersten isolierenden Zwischenschicht 172.
  • Die erste isolierende Zwischenschicht 172 kann Siliziumoxid, Siliziumnitrid und/oder Siliziumoxinitrid enthalten. Bei beispielhaften Ausführungsformen kann die erste isolierende Zwischenschicht 172 ein Low-k-Dielektrikumsmaterial enthalten.
  • Bezugnehmend auf 7G können die erste und die zweite Opferschicht 132 und 135 entfernt werden zum Bilden einer ersten Öffnung E1. Die erste Öffnung kann eine obere Oberfläche der Vorrichtungsisolierregion 107 und der aktiven Regionen 105 vom Typ einer Finne freilegen. Die erste und die zweite Opferschicht 132 und 135 können entfernt werden unter Verwendung eines Nassätzverfahrens und/oder eines Trockenätzverfahrens.
  • Bezugnehmend auf 7H können eine vorläufige Gate-Dielektrikumsschicht 140P und eine erste vorläufige Gate-Elektrode 152P in der ersten Öffnung E1 gebildet werden. Die vorläufige Gate-Dielektrikumsschicht 140P kann winkeltreu entlang beiden Seitenwänden und einer Unterseite der ersten Öffnung E1 gebildet werden. Die vorläufige Gate-Dielektrikumsschicht 140P kann Siliziumoxid, Siliziumnitrid und/oder ein High-k-Dielektrikumsmaterial enthalten.
  • Die erste vorläufige Gate-Elektrode 152P kann auf der vorläufigen Gate-Dielektrikumsschicht 140D gebildet werden. Die erste vorläufige Gate-Elektrode 152? kann Metall und/oder ein Halbleitermaterial enthalten. Die erste vorläufige Gate-Elektrode 152P kann mehrere Schichten enthalten.
  • Die vorläufige Gate-Dielektrikumsschicht 140P und die erste vorläufige Gate-Elektrode 152P können planarisiert werden zum Freilegen einer oberen Oberfläche der ersten isolierenden Zwischenschicht 172 unter Verwendung eines chemisch-mechanischen Polier(CMP)-Verfahrens.
  • Bezugnehmend auf 7I können obere Abschnitte der vorläufigen Gate-Dielektrikumsschicht 140P und der ersten vorläufigen Gate-Elektrode 152P vertieft werden zum Bilden der Gate-Dielektrikumsschicht 140 und der ersten Gate-Elektrode 152. Die vorläufige Gate-Dielektrikumsschicht 140P und die erste vorläufige Gate-Elektrode 152P können selektiv vertieft werden bezüglich der zweiten Abstandshalter 164 und der ersten isolierenden Zwischenschicht 172 unter Verwendung eines einzelnen Ätzverfahrens oder mehrerer Ätzverfahren. Eine obere Oberfläche der Gate-Dielektrikumsschicht 140 kann koplanar mit einer oberen Oberfläche der ersten Gate-Elektrode 152 sein. Jedoch sollte es nicht darauf beschränkt oder eingeschränkt sein. Zum Beispiel kann die vorläufige Gate-Dielektrikumsschicht 140P, wie in 6 gezeigt, nicht vertieft sein.
  • Eine zweite Öffnung E2 kann gebildet werden nach dem Bilden der Gate-Dielektrikumsschicht 140 und der ersten Gate-Elektrode 152.
  • Bezugnehmend auf 7J kann ein erster Abstandshalter 162 an beiden Seitenwänden der zweiten Öffnung E2 gebildet werden. Bei beispielhaften Ausführungsformen kann der erste Abstandshalter 162 auf der Gate-Dielektrikumsschicht 140 und einem Abschnitt der ersten Gate-Elektrode 152 gebildet werden.
  • Der erste Abstandshalter 162 kann gebildet werden an einer Seitenwand des zweiten Abstandshalters 164, der durch die zweite Öffnung E2 freigelegt ist. Ein Bilden des ersten Abstandshalters 162 kann ein Bilden einer Dielektrikumsschicht auf der Gate-Dielektrikumsschicht 140, der ersten Gate-Elektrode 152 und der ersten isolierenden Zwischenschicht 172 enthalten. Ein Bilden des ersten Abstandshalters 162 kann weiter ein Ätzen der Dielektrikumsschicht unter Verwendung eines isotropen Ätzverfahrens enthalten. Der erste Abstandshalter 162 kann in einer Querschnittansicht eine im Wesentlichen rechteckige Form aufweisen. Bei beispielhaften Ausführungsformen kann eine Seitenwand des ersten Abstandshalters 162a, wie in 5 gezeigt, eine gekrümmte Form aufweisen.
  • Bezugnehmend auf 7K kann eine zweite Gate-Elektrode 154 in der zweiten Öffnung E2 gebildet werden. Die zweite Gate-Elektrode 154 kann gebildet werden auf der ersten Gate-Elektrode 152. Ein Bilden der zweiten Gate-Elektrode 154 kann ein Bilden einer leitfähigen Schicht in der zweiten Öffnung E2 und auf der ersten isolierenden Zwischenschicht 172 enthalten. Ein Bilden der zweiten Gate-Elektrode 154 kann weiter ein Durchführen eines Planarisierungsverfahrens an der leitfähigen Schicht unter Verwendung eines CMP-Verfahrens zum Freilegen einer oberen Oberfläche der ersten isolierenden Zwischenschicht 172 enthalten.
  • Eine Breite der ersten Gate-Elektrode 152 kann verschieden sein von einer Breite der zweiten Gate-Elektrode 154 in einer Querschnittsansicht.
  • Bezugnehmend auf 7L kann eine zweite isolierende Zwischenschicht 174 gebildet werden auf der ersten isolierenden Zwischenschicht 172 und der zweiten Gate-Elektrode 154. Eine Mehrzahl von Kontaktlöchern OP kann in der ersten und in der zweiten isolierenden Zwischenschicht 172 und 174 gebildet werden. Die Kontaktlöcher OP können eine obere Oberfläche der Source-/Drain-Regionen 110 freilegen. Eine obere Oberfläche der Source-/Drain-Regionen 110 kann vertieft werden während des Bildens der Kontaktlöcher OP. Ein Bodenabschnitt der Kontaktlöcher OP kann eine gekrümmte Form entlang einer oberen Oberfläche der Source-/Drain-Regionen 110 aufweisen. Die Kontaktlöcher OP können gefüllt werden mit einer leitfähigen Schicht zum Bilden einer Mehrzahl von Kontaktstopfen 180 wie in 1 gezeigt ist. Eine Silizidschicht kann gebildet werden zwischen den Kontaktstopfen 180 und den Source-/Drain-Regionen 110. Bei beispielhaften Ausführungsformen kann die Silizidschicht ein Abschnitt des Kontaktstopfens 180 sein.
  • 8A bis 8C sind perspektivische Ansichten, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte darstellen. Der Einfachheit der Beschreibung halber werden Teile der Beschreibung, die im Wesentlichen gleich der obigen Beschreibung mit Bezug auf 7A bis 7L sind, weggelassen.
  • Bezugnehmend auf 8A kann eine zweite vorläufige Gate-Elektrode 154P gebildet werden auf der Gate-Dielektrikumsschicht 140 und der ersten Gate-Elektrode 152 nach 7I. Genauer kann die zweite vorläufige Gate-Elektrode 154P, die in 7I gezeigte zweite Öffnung E2 füllen.
  • Bezugnehmend auf 8B kann eine sich in der zweiten Richtung erstreckende Maskenschicht 126 auf der zweiten vorläufigen Gate-Elektrode 154P gebildet werden. Beide Seitenendabschnitte der zweiten vorläufigen Gate-Elektrode 154P können von der Maskenschicht 126 freigelegt sein. Die Maskenschicht 126 kann eine Fotoresistschicht enthalten. Jedoch soll es nicht darauf beschränkt oder eingeschränkt sein. Die Maskenschicht 126 kann eine Breite L7 aufweisen, die geringer ist als die Breite L1 (siehe 1) der ersten Gate-Elektrode 152 in einer Querschnittsansicht.
  • Bezugnehmend auf 8C können beide seitlichen Endabschnitte der zweiten vorläufigen Gate-Elektrode 154P entfernt werden zum Bilden einer zweiten Gate-Elektrode 154 mit einer Breite, die geringer ist als die Breite L1 der ersten Gate-Elektrode 152. Die Maskenschicht 126 kann entfernt werden nach dem Bilden der zweiten Gate-Elektrode 154.
  • Bei beispielhaften Ausführungsformen kann ein erster Abstandshalter 162 gebildet werden nach dem Bilden der zweiten Gate-Elektrode 154. Zum Beispiel kann der erste Abstandshalter 162 gebildet werden durch Füllen einer Dielektrikumsschicht auf beiden Seiten der zweiten Gate-Elektrode 154 (siehe 7K).
  • Alternativ werden die zweite Gate-Elektrode und der erste Abstandshalter (siehe 162 in 1) durch Oxidieren eines Abschnittes der zweiten vorläufigen Gate-Elektrode 154P gebildet, der durch die Maskenschicht 126 in 8B freigelegt ist, z. B. durch ein Sauerstoffplasma- oder ein Sauerstoffimplantations-Verfahren.
  • 9A bis 9C sind perspektivische Ansichten, welche ein Verfahren zum Herstellen einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte darstellen. Der Einfachheit der Beschreibung halber wird ein Teil der Erklärung, der im Wesentlichen gleich der oben mit Bezug auf 7A bis 7L beschriebenen Beschreibung ist, weggelassen.
  • Bezugnehmend auf 9A können eine vorläufige Gate-Dielektrikumsschicht 140P, eine vorläufige erste leitfähige Schicht 152PA' und eine dritte Opferschicht 138 in der ersten Öffnung E1 gebildet werden nach 7G.
  • Die vorläufige Gate-Dielektrikumsschicht 140P und die vorläufige erste leitfähige Schicht 152PA' können winkeltreu entlang beiden Seitenwänden und einer Unterseite der ersten Öffnung E1 gebildet werden. Die vorläufige Gate-Dielektrikumsschicht 140P kann Siliziumoxid, Siliziumnitrid und/oder ein High-k-Material enthalten. Die vorläufige erste leitfähige Schicht 152PA' kann ein Metall und/oder Metallverbindungen enthalten. Die dritte Opferschicht 138 kann eine Ätzselektivität hinsichtlich der vorläufigen Gate-Dielektrikumsschicht 140P, der vorläufigen ersten leitfähigen Schicht 152PA' und des zweiten Abstandshalters 164 aufweisen.
  • Die vorläufige Gate-Dielektrikumgsschicht 140P, die vorläufige erste leitfähige Schicht 152PA' und die dritte Opferschicht 138 können planarisiert werden zum Freilegen einer oberen Oberfläche der ersten isolierenden Zwischenschicht 172 unter Verwendung eines CMP-Verfahrens.
  • Bezugnehmend auf 9B können obere Abschnitte der vorläufigen Gate-Dielektrikumsschicht 140P und der vorläufigen ersten leitfähigen Schicht 152PA' vertieft werden zum Bilden einer Gate-Dielektrikumsschicht 140 und einer ersten leitfähigen Schicht 152A' unter Verwendung eines Rückätzverfahrens.
  • Bei beispielhaften Ausführungsformen kann die dritte Opferschicht 138 gleichzeitig vertieft werden während des Rückätzverfahrens. Eine zweite Öffnung E2 kann auf der Gate-Dielektrikumsschicht 140 und einer ersten leitfähigen Schicht 152A' nach dem Rückätzverfahren gebildet werden. jedoch soll es nicht darauf beschränkt oder eingeschränkt sein. Zum Beispiel könnte die dritte Opferschicht 138 während des Rückätzverfahrens nicht vertieft werden.
  • Bezugnehmend auf 9C kann ein erster Abstandshalter an beiden Seitenwänden der zweiten Öffnung E2 gebildet werden. Eine Seitenwand des ersten Abstandshalters 162 kann eine Seitenwand des zweiten Abstandshalters berühren, die durch die zweite Öffnung E2 freigelegt ist. Eine Dicke des ersten Abstandshalters 162 kann im Wesentlichen gleich der Summe der Dicken der Gate-Dielektrikumsschicht 140 und der ersten leitfähigen Schicht 152A' an einer Seitenwand des zweiten Abstandshalters 164 sein. Jedoch soll es nicht darauf beschränkt und/oder eingeschränkt sein. Die dritte Opferschicht 138 kann entfernt werden nach dem Bilden des ersten Abstandshalters 162.
  • Bezugnehmend auf 4 wiederum kann eine zweite leitfähige Schicht 152B' auf der ersten leitfähigen Schicht 152A' gebildet werden. Eine erste Gate-Elektrode 152' kann gebildet werden aus der ersten leitfähigen Schicht 152A' und der zweiten leitfähigen Schicht 152B'. Eine zweite Gate-Elektrode 154 kann gebildet werden auf der ersten Gate-Elektrode 152'. Bei beispielhaften Ausführungsformen können die zweite leitfähige Schicht 152B' und die zweite Gate-Elektrode 154 gleichzeitig aus dem gleichen Material gebildet werden.
  • 10A ist eine Draufsicht, die eine Halbleitervorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte darstellt. 10B ist eine Querschnittsansicht entlang der Linie C-C' aus 10A.
  • Bezugnehmend auf 10A und 10B kann eine Halbleitervorrichtung 200 ein Substrat 201, eine aktive Region 205, eine erste Source-/Drain-Region 212, eine zweite Source-/Drain-Region 214, eine Gate-Dielektrikumsschicht 240, eine Gate-Elektrode 250, einen ersten Kontaktstopfen 282 und einen zweiten Kontaktstopfen 284 enthalten. Die Halbleitervorrichtung 200 kann weiter eine Vorrichtungsisolierungsregion 207, einen ersten Abstandshalter 262, einen zweiten Abstandshalter 264 und eine isolierende Zwischenschicht 270 enthalten. Die aktive Region 205, die sich in X-Richtung erstreckt, kann auf dem Substrat 201 gebildet werden. Die Gate-Elektrode 250, die sich in Y-Richtung erstreckt, kann auf der aktiven Region 205 gebildet werden. Die Halbleitervorrichtung 200 kann einen Transistor vom planaren Typ enthalten.
  • Das Substrat 201 kann eine obere Oberfläche aufweisen, die sich in der X-Richtung und in der Y-Richtung erstreckt. Das Substrat 201 kann ein Halbleitermaterial sein, z. B. ein Gruppe-IV-Halbleiter, ein Gruppe-III-V-Verbindungshalbleiter oder ein Gruppe-II-VI-Verbindungshalbleiter. Zum Beispiel kann der Gruppe-IV-Halbleiter Silizium (Si), Germanium (Ge) und/oder Silizium-Germanium (SiGe) enthalten. Das Substrat 201 kann ein massiver Silizium Wafer (Bulk-Silizium-Wafer), eine epitaktische Schicht, ein Silizium-auf-Isolator(SOI)-Substrat oder ein Halbleiter-auf-Isolator(SeOI)-Substrat sein.
  • Die Vorrichtungsisolierregion 207 kann die aktive Region 205 auf dem Substrat 201 definieren. Die Vorrichtungsisolierregion 207 kann ein dielektrisches Material z. B. Siliziumoxid, Siliziumnitrid oder die Mischung davon enthalten. Die Vorrichtungsisolierregion kann unter Verwendung eines Grabenisolations(STI)-Verfahrens gebildet werden.
  • Die aktive Region 205 kann sich in der Y-Richtung erstrecken und durch die Vorrichtungsisolierregion 207 definiert sein.
  • Die erste und die zweite Source-/Drain-Region 212 und 214 können an beiden Seiten der Gate-Elektrode 250 und in der aktiven Region 205 ausgebildet sein. Die erste und die zweite Source-/Drain-Region 212 und 214 können erhöhte Strukturen aufweisen. Daher können obere Oberflächen der ersten und der zweiten Source-/Drain-Region 212 und 214 höher sein als eine Bodenfläche der Gate-Elektrode 250.
  • Die Gate-Dielektrikumsschicht 240 und die Gate-Elektrode 250, welche die aktive Region 205 queren, können auf der aktiven Region 205 gebildet werden. Die Gate-Elektrode 250 kann eine erste Gate-Elektrode 252 und eine zweite Gate-Elektrode 254 enthalten, die aufeinander gestapelt sind. Die Gate-Dielektrikumsschicht 240 kann eine Isolierschicht, z. B. eine Siliziumoxidschicht, eine Siliziumoxinitridschicht und/oder eine Siliziumnitridschicht enthalten.
  • Die erste und die zweite Gate-Elektrode 252 und 254 können länglich in der Y-Richtung ausgebildet sein. Die erste und die zweite Gate-Elektrode 252 und 254 können verschiedene Breiten in der X-Richtung aufweisen und voneinander verschiedene Materialien enthalten. Zum Beispiel kann die zweite Gate-Elektrode 254 ein Material mit einem spezifischen Widerstand enthalten, der geringer ist als der der ersten Gate-Elektrode 252.
  • Der erste Abstandshalter 262 kann auf beiden Seiten der zweiten Gate-Elektrode 254 ausgebildet sein. Der zweite Abstandshalter 264 kann auf beiden Seiten der ersten und der zweiten Gate-Elektrode 252 und 254 ausgebildet sein. Bei beispielhaften Ausführungsformen kann eine innere Seitenwand des zweiten Abstandshalters 264 Seitenwände der Gate-Dielektrikumsschicht 240 und des ersten Abstandshalters 262 berühren. Der erste und der zweite Abstandshalter 262 und 264 können jeweils Siliziumoxid, Siliziumnitrid und/oder Siliziumoxinitrid enthalten. Bei beispielhaften Ausführungsformen kann der erste und der zweite Abstandshalter 262 und 264 jeweils mehrere Schichten enthalten.
  • Die isolierende Zwischenschicht 270 kann auf dem Substrat 201, auf der ersten und der zweiten Source-/Drain-Region 212 und 214 und auf der Gate-Elektrode 250 ausgebildet sein. Die isolierende Zwischenschicht 270 kann Siliziumoxid, Siliziumnitrid und/oder Siliziumoxinitrid enthalten.
  • Der erste und der zweite Kontaktstopfen 282 und 284 können auf der ersten und auf der zweiten Source-/Drain-Region 212 und 214 jeweilig ausgebildet sein. Bei beispielhaften Ausführungsformen können eine erste und eine zweite Leitung auf dem ersten und dem zweiten Kontaktstopfen 282 und 284 jeweilig ausgebildet sein. Der erste und der zweite Kontaktstopfen 282 und 284 können ein leitfähiges Material enthalten, z. B. Aluminium (Al), Kupfer (Cu) und/oder Wolfram (W).
  • Bei beispielhaften Ausführungsformen kann der Halbleiter 200 einen vertikal strukturierten Transistor mit einer vertikalen Kanalregion enthalten.
  • 11 ist ein Schaltplan, der eine SRAM(statischer Direktzugriffsspeicher)-Zelle gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten darstellt.
  • Bezugnehmend auf 11 kann die SRAM-Zelle einen ersten Inverter und einen zweiten Inverter aufweisen, die zwischen einem Leistungsversorgungsknoten Vdd und einem Masseknoten Vss ausgebildet sind. Der erste Inverter, der einen Eingangsknoten und einen Ausgangsknoten aufweist, kann einen ersten Pull-up-Transistor TP1 und einen ersten Pull-down-Transistor TN1 aufweisen. Der zweite Inverter, der einen Eingangsknoten und einen Ausgangsknoten besitzt, kann einen zweiten Pull-up-Transistor TP2 und einen zweiten Pull-down-Transistor TN2 aufweisen. Der Eingangsknoten des ersten Inverters kann mit einer Source-/Drain-Region eines zweiten Pass-Transistors TN4 sowie mit dem Ausgangsknoten des zweiten Inverters verbunden sein. Der Eingangsknoten des zweiten Inverters kann mit einer Source-/Drain-Region eines ersten Pass-Transistors TN3 sowie mit dem Ausgangsknoten des ersten Inverters verbunden sein. Gate-Elektroden des ersten und des zweiten Pass-Transistors TN3 und TN4 können mit einer Wortleitung WL verbunden sein. Eine Bitleitung BL kann mit einer Source-/Drain-Region des ersten Pass-Transistors TN3 verbunden sein. Eine Bitleitungsschiene (Bit-Line-Bar)/BL kann mit einer Source-/Drain-Region des zweiten Pass-Transistors TN4 verbunden sein. Der erste und der zweite Pull-up-Transistor TP1 und TP2 können PMOS-Transistoren sein. Der erste und der zweite Pull-down-Transistor TN1 und TN2 sowie der erste und der zweite Pass-Transistor TN3 und TN4 können NMOS-Transistoren sein. Der erste und der zweite Pull-up-Transistor TP1 und TP2 können gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte ausgebildet sein.
  • 12 ist ein Blockdiagramm einer Speichervorrichtung mit einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte.
  • Bezugnehmend auf 12 kann eine Speichervorrichtung 1000 gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte einen Controller 1010 enthalten, der mit einem Host kommuniziert, sowie Speicher 1020-1, 1020-2 und 1020-3, die Daten speichern. Die jeweiligen Speicher 1020-1, 1020-2 und 1020-3 können eine der Halbleitervorrichtungen gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte, die in Bezug auf 1 bis 10B beschrieben wurden, enthalten.
  • Beispiele des Hosts, der mit dem Controller 1010 kommuniziert, können verschiedene Vorrichtungen enthalten, auf denen die Speichervorrichtung 1000 montiert ist. Zum Beispiel kann der Host ein Smartphone, eine Digitalkamera, ein Desktop-Computer, ein Laptop-Computer, ein tragbarer Mediaplayer oder dergleichen sein. Der Controller 1010 kann eine Datenschreib- oder Lese-Anforderung empfangen, die von dem Host übertragen wurde, zum Speichern von Daten in den Speichern 1020-1, 1020-2 und 1020-3 oder einen Befehl erzeugen zum Abrufen von Daten von den Speichern 1020-1, 1020-2 und 1020-3.
  • Wie in 12 dargestellt, kann zumindest einer oder können mehrere Speicher 1020-1, 1020-2 und 1020-3 mit dem Controller 1010 parallel zu der Speichervorrichtung 1000 geschaltet sein. Die Mehrzahl von Speichern 1020-1, 1020-2 und 1020-3 kann parallel mit dem Controller 1010 geschaltet sein, wodurch die Speichervorrichtung 1000 mit hoher Kapazität, wie z. B. ein Festkörperlaufwerk, implementiert werden kann.
  • 13 ist ein Blockdiagramm einer elektronischen Vorrichtung mit einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen der erfinderischen Konzepte.
  • Bezugnehmend auf 13 kann eine elektronische Vorrichtung 2000 gemäß beispielhaften Ausführungsformen eine Kommunikationseinheit 2010, eine Eingabeeinheit 2020, eine Ausgabeeinheit 2030, einen Speicher 2040 und einen Prozessor 2050 enthalten.
  • Die Kommunikationseinheit 2010 kann ein drahtgebundenes oder ein drahtloses Kommunikationsmodul, ein drahtloses Internetmodul, ein Lokalkommunikationsmodul, ein globales Positionsbestimmungssystem(GPS)-Modul, ein mobiles Kommunikationsmodul und dergleichen enthalten. Das drahtgebundene oder drahtlose Kommunikationsmodul, das in der Kommunikationseinheit 2010 enthalten ist, kann mit externen Kommunikationsnetzwerken gemäß verschiedenen Kommunikationsstandardspezifikationen verbunden sein zum Übertragen und Empfangen von Daten.
  • Die Eingabeeinheit 2020 kann ein Modul sein, das vorgesehen ist zum Steuern eines Betriebs der elektronischen Vorrichtung 2000 durch einen Benutzer und kann einen mechanischen Schalter, einen Berührungsbildschirm, ein Spracherkennungsmodul und dergleichen enthalten. Zusätzlich kann die Eingabeeinheit 2020 eine Maus, die mit einem Rollkugel- oder Laserpointer-Verfahren arbeitet, oder eine Finger-Maus-Vorrichtung enthalten. Zusätzlich zu diesen kann die Eingabeeinheit 2020 weiter verschiedene Sensormodule enthalten, welche es einem Benutzer ermöglichen, darin Daten einzugeben.
  • Die Ausgabeeinheit 2030 kann in der elektronischen Vorrichtung 2000 verarbeitete Information in Form von einem Ton oder einem Bild ausgeben, und der Speicher 2040 kann Programme zum Verarbeiten und der Steuerung des Prozessors 2050 speichern. Der Speicher 2040 kann zumindest eine Halbleitervorrichtung gemäß verschiedenen beispielhaften Ausführungsformen von erfinderischen Konzepten, die mit Bezug auf 1 bis 10B beschrieben sind, enthalten. Der Prozessor 2050 kann einen Befehl an den Speicher 2040 entsprechend einer erforderlichen Operation übertragen, um dadurch Daten zu speichern oder abzurufen.
  • Der Speicher 2040 kann in der elektronischen Vorrichtung 2000 eingebettet sein zum Kommunizieren mit dem Prozessor 2050 oder kann mit dem Prozessor 2050 über eine separate Schnittstelle kommunizieren. In einem Fall, bei dem der Speicher 2040 mit dem Prozessor 2050 durch eine separate Schnittstelle kommuniziert, kann der Prozessor 2050 mit verschiedenen Schnittstellenstandards Daten speichern oder abrufen, wie z. B. mit SD, SDHC, SDXC, MICRO SD, USB und dergleichen.
  • Der Prozessor 2050 kann Operationen der jeweiligen Komponenten, die in der elektronischen Vorrichtung 2000 enthalten sind, steuern. Der Prozessor 2050 kann eine Steuerung und eine Verarbeitung im Zusammenhang mit Sprachkommunikation, Videotelefonie, Datenkommunikation und dergleichen durchführen oder kann Steuerung und Verarbeitung für Multimediawiedergabe und -verwaltung durchführen. Zusätzlich kann der Prozessor 2050 eine von einem Benutzer übertragene Eingabe durch die Eingabeeinheit 2020 verarbeiten und kann Ergebnisse davon durch die Ausgabeeinheit 2030 ausgeben. Zusätzlich kann der Prozessor 2050 beim Steuern des Betriebs der elektronischen Vorrichtung 2000, wie oben beschrieben, die benötigten Daten in dem Speicher 2040 speichern oder Daten von dem Speicher abholen.
  • 14 ist ein Blockdiagramm eines Systems mit einer Halbleitervorrichtung gemäß beispielhaften Ausführungsformen von erfinderischen Konzepten.
  • Bezugnehmend auf 14 kann ein System 3000 einen Controller 3100, eine Eingabe-/Ausgabe-Vorrichtung 3200, einen Speicher 3300 und eine Schnittstelle 3400 enthalten. Das System 3000 kann ein mobiles System oder Information übertragen oder empfangen. Beispiele des mobilen Systems können PDAs, tragbare Computer, Web-Tablets, drahtlose Telefone, Mobiltelefone, digitale Musikabspielgeräte und Speicherkarten enthalten.
  • Der Controller 3100 kann ein Programm ausführen und das System 3000 steuern. Der Controller 3100 kann ein Mikroprozessor, ein digitaler Signalprozessor, ein Mikrocontroller oder eine dazu ähnliche Vorrichtung sein.
  • Die Eingabe-/Ausgabe-Vorrichtung 3200 kann verwendet werden zum Eingeben oder Ausgeben von Daten zu oder von dem System 3000. Das System 3000 kann verbunden sein mit einer externen Vorrichtung, z. B. einem Personal Computer oder Netzwerken, und kann Daten mit der externen Vorrichtung austauschen. Die Eingabe-/Ausgabe-Vorrichtung 3200 kann eine Tastatur, ein Tastenfeld oder eine Anzeigevorrichtung sein.
  • Der Speicher 3300 kann einen Code und/oder Daten zum Betreiben des Controllers 3100 speichern und/oder kann Daten speichern, die durch den Controller 3100 verarbeitet wurden. Der Speicher 3300 kann die Halbleitervorrichtung gemäß einer der beispielhaften Ausführungsformen der erfinderischen Konzepte enthalten.
  • Die Schnittstelle 3400 kann ein Datenübertragungspfad zwischen dem System 3000 und einer externen Vorrichtung sein. Der Controller 3100, die Eingabe-/Ausgabe-Vorrichtung 3200, der Speicher 3300 und die Schnittstelle 3400 können miteinander über einen Bus 3500 kommunizieren.
  • Zumindest einer von dem Controller 3100 oder dem Speicher 3300 kann zumindest eine der mit Bezug auf 1 bis 10B beschriebenen Halbleitervorrichtungen enthalten.

Claims (20)

  1. Halbleitervorrichtung mit: einem Substrat (101; 201); einer aktiven Region (105; 205), die sich in einer ersten Richtung auf dem Substrat (101; 201) erstreckt; einer ersten Gate-Elektrode (152; 252) auf dem Substrat (101; 201), wobei die erste Gate-Elektrode (152; 252) die aktive Region (105; 205) quert und sich in einer zweiten Richtung erstreckt, wobei die erste Gate-Elektrode (152; 252) eine erste Breite (L1) in der ersten Richtung besitzt; und einer zweiten Gate-Elektrode (154; 254) auf der ersten Gate-Elektrode (152; 252), wobei sich die zweite Gate-Elektrode (154; 254) in der zweiten Richtung erstreckt, wobei die zweite Gate-Elektrode (154; 254) eine zweite Breite (L2) in der ersten Richtung besitzt, wobei die zweite Breite (L2) geringer ist als die erste Breite (L1).
  2. Halbleitervorrichtung nach Anspruch 1, wobei die erste Gate-Elektrode (152; 252) ein anderes Material als ein Material der zweiten Gate-Elektrode (154; 254) enthält.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die zweite Gate-Elektrode (154; 254) ein Material mit einem spezifischen Widerstand enthält, der geringer ist als ein spezifischer Widerstand der ersten Gate-Elektrode (152; 252).
  4. Halbleitervorrichtung nach Anspruch 1, weiter mit: einem ersten Abstandshalter (162; 262) auf der ersten Gate-Elektrode (152; 252), wobei der erste Abstandshalter (162; 262) auf beiden Seiten der zweiten Gate-Elektrode (154; 254) angeordnet ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, weiter mit: einer Gate-Dielektrikumsschicht (140; 240), welche die beiden Seiten der ersten Gate-Elektrode bedeckt, wobei eine Unterseite der ersten Gate-Elektrode (152; 252) auf der Gate-Dielektrikumsschicht (140; 240) ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei eine oberste Oberfläche der Gate-Dielektrikumsschicht (140; 240) unter der zweiten Gate-Elektrode (154; 254) ist.
  7. Halbleitervorrichtung nach Anspruch 5, weiter mit: einem ersten Abstandshalter (162; 262) auf einer oberen Oberfläche der ersten Gate-Elektrode (152; 252); und einem zweiten Abstandshalter (164; 264) auf dem Substrat (101, 201), wobei der erste Abstandshalter (162; 262) auf beiden Seiten der zweiten Gate-Elektrode (154; 254) zwischen dem zweiten Abstandshalter (164; 264) und der zweiten Gate-Elektrode (154; 254) angeordnet ist, wobei ein Abschnitt der Gate-Dielektrikumsschicht (140; 240) zwischen dem zweiten Abstandshalter (164; 264) und der ersten Gate-Elektrode (152; 252) ist und wobei eine oberste Oberfläche der Gate-Dielektrikumsschicht (140; 240) eine Unterseite des ersten Abstandshalters (162; 262) berührt.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei: die erste Gate-Elektrode (152) eine erste leitfähige Schicht (152A) und eine zweite leitfähige Schicht (152B) enthält, die erste leitfähige Schicht (152A) einen ersten Abschnitt und einen zweiten Abschnitt enthält, der erste Abschnitt sich parallel zu einer oberen Oberfläche des Substrates (101) erstreckt und der zweite Abschnitt sich in einer vertikalen Richtung von der oberen Oberfläche des Substrates (101) erstreckt.
  9. Halbleitervorrichtung nach Anspruch 8, wobei zumindest eine von der ersten und der zweiten leitfähigen Schicht (152A, 152B) eine Linienform besitzt, die sich in einer Richtung erstreckt.#
  10. Halbleitervorrichtung nach Anspruch 8 oder 9, wobei die zweite Gate-Elektrode (154) im Wesentlichen das gleiche Material enthält wie zumindest eine von der ersten und der zweiten leitfähigen Schicht (152A, 152B).
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, weiter mit: einer Source-Drain-Region (110; 212, 214) auf der aktiven Region an beiden Seiten der ersten und der zweiten Gate-Elektrode (152, 154; 252, 254), wobei die Source-/Drain-Region (110; 212, 214) eine epitaktische Silizium-Germanium-Schicht enthält; und einem Kontaktstopfen (180; 182, 284) auf der Source-/Drain-Region (110; 212, 214).
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 11, wobei die aktive Region (105) eine aktive Region vom Typ einer Finne enthält.
  13. Halbleitervorrichtung mit: einem Substrat (101; 201) mit einer aktiven Region (105; 205); einer ersten Gate-Elektrode (152; 252) auf der aktiven Region (105; 205); eine Gate-Dielektrikumsschicht (140; 240) zwischen der aktiven Region (105; 205) und der ersten Gate-Elektrode (152; 252), wobei sich ein Abschnitt der Gate-Dielektrikumsschicht (140; 240) entlang einer Seitenwand der ersten Gate-Elektrode (152; 252) erstreckt; einer zweiten Gate-Elektrode (154; 254) auf der ersten Gate-Elektrode (152; 252); und einem ersten Abstandshalter (162, 262), der an einer Seitenwand der zweiten Gate-Elektrode (154; 254) angeordnet ist, wobei der erste Abstandshalter (162; 262) auf einem oberen Abschnitt der ersten Gate-Elektrode (152; 252) ist.
  14. Halbleitervorrichtung nach Anspruch 13, wobei eine Bodenfläche des ersten Abstandshalters (162; 262) eine obere Oberfläche der Gate-Dielektrikumsschicht (140; 240) berührt.
  15. Halbleitervorrichtung nach Anspruche 13 oder 14, weiter mit: einem zweiten Abstandshalter (164; 264) auf dem Substrat (101; 201) an einer Seitenwand des ersten Abstandshalters (162; 262), wobei ein unterer Abschnitt des zweiten Abstandshalters (164; 264) eine Seitenwand der Gate-Dielektrikumsschicht (140; 240) berührt, die erste Gate-Elektrode (152; 252) eine erste Breite (L1) besitzt und die zweite Gate-Elektrode (154; 254) eine zweite Breite (L2) besitzt, die geringer ist als die erste Breite (L1).
  16. Halbleitervorrichtung mit: einem Substrat (101; 201); einer aktiven Region (105; 205), die sich in einer ersten Richtung auf dem Substrat (101; 201) erstreckt, wobei die aktive Region (105; 205) eine von einer auf dem Substrat (101; 201) ausgebildeten und einer durch in dem Substrat (101; 201) ausgebildete Gräben definierten ist; einer ersten Gate-Elektrode (152; 252) auf der aktiven Region (105; 205), wobei sich die erste Gate-Elektrode (152; 252) in einer zweiten Richtung erstreckt, welche die erste Richtung kreuzt; einer Gate-Dielektrikumsschicht (140; 240) zwischen der ersten Gate-Elektrode (152; 252) und der aktiven Region (105; 205); einem ersten Abstandshalter (162; 262) mit zwei ersten Abstandshalterstrukturen, die auf einer oberen Oberfläche der ersten Gate-Elektrode (152; 252) und voneinander in der ersten Richtung beabstandet sind; und einer zweiten Gate-Elektrode (154; 254) auf der ersten Gate-Elektrode (152; 252) zwischen den zwei ersten Abstandshalterstrukturen.
  17. Halbleitervorrichtung nach Anspruch 16, weiter mit: einem zweiten Abstandshalter (164; 264) auf der aktiven Region (105; 205), wobei der zweite Abstandshalter (164; 264) zwei zweite Abstandshalterstrukturen enthält, die voneinander in der ersten Richtung beabstandet sind, und wobei die ersten Abstandshalterstrukturen (162; 262), die Gate-Dielektrikumsschicht (140; 240) und die zweite Gate-Elektrode (154; 254) zwischen den zwei zweiten Abstandshalterstrukturen sind.
  18. Halbleitervorrichtung nach Anspruch 17, wobei eine Dielektrizitätskonstante des ersten Abstandshalters (162; 262) geringer ist als eine Dielektrizitätskonstante des zweiten Abstandshalters (164; 264).
  19. Halbleitervorrichtung nach einem der Ansprüche 16 bis 18, wobei die zwei ersten Abstandshalterstrukturen in direktem Kontakt mit einer oberen Oberfläche der Gate-Dielektrikumsschicht (140; 240) sind oder die zwei ersten Abstandshalterstrukturen in direktem Kontakt mit einer Seitenfläche der Gate-Dielektrikumsschicht (140; 240) sind.
  20. Halbleitervorrichtung nach einem der Ansprüche 16 bis 19, wobei die aktive Region (105) eine aktive Region vom Typ einer Finne enthält.
DE102016108158.2A 2015-09-16 2016-05-03 Halbleitervorrichtung mit ersten und zweiten Gateelektroden Active DE102016108158B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0131151 2015-09-16
KR1020150131151A KR102480219B1 (ko) 2015-09-16 2015-09-16 반도체 장치 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
DE102016108158A1 true DE102016108158A1 (de) 2017-03-16
DE102016108158B4 DE102016108158B4 (de) 2023-09-28

Family

ID=58017732

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016108158.2A Active DE102016108158B4 (de) 2015-09-16 2016-05-03 Halbleitervorrichtung mit ersten und zweiten Gateelektroden

Country Status (5)

Country Link
US (1) US9576959B1 (de)
KR (1) KR102480219B1 (de)
CN (1) CN106549042B (de)
DE (1) DE102016108158B4 (de)
TW (1) TWI732758B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160141034A (ko) * 2015-05-27 2016-12-08 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
US9583486B1 (en) * 2015-11-19 2017-02-28 International Business Machines Corporation Stable work function for narrow-pitch devices
US9865703B2 (en) * 2015-12-31 2018-01-09 International Business Machines Corporation High-K layer chamfering to prevent oxygen ingress in replacement metal gate (RMG) process
US10121873B2 (en) * 2016-07-29 2018-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate and contact plug design and method forming same
US10510598B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned spacers and method forming same
US10153198B2 (en) * 2017-04-07 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Low-resistance contact plugs and method forming same
KR102308779B1 (ko) * 2017-04-10 2021-10-05 삼성전자주식회사 이종 컨택들을 구비하는 집적 회로 및 이를 포함하는 반도체 장치
US10505021B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. FinFet device and method of forming the same
FR3076394A1 (fr) * 2018-01-04 2019-07-05 Stmicroelectronics (Rousset) Sas Espaceurs de transistors mos et leur procede de fabrication
KR102472571B1 (ko) * 2018-07-20 2022-12-01 삼성전자주식회사 반도체 소자
US10727317B2 (en) 2018-10-04 2020-07-28 International Business Machines Corporation Bottom contact formation for vertical transistor devices
US11380682B2 (en) * 2018-10-23 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with FinFET gate structures
KR20220040024A (ko) * 2020-09-23 2022-03-30 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20220119821A (ko) 2021-02-22 2022-08-30 삼성전자주식회사 반도체 장치
CN115224119A (zh) * 2021-04-21 2022-10-21 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532204B1 (ko) * 2004-03-04 2005-11-29 삼성전자주식회사 핀형 트랜지스터 및 이의 제조 방법
KR100532353B1 (ko) * 2004-03-11 2005-11-30 삼성전자주식회사 핀 전계 효과 트랜지스터 및 그 제조방법
US7888195B2 (en) 2008-08-26 2011-02-15 United Microelectronics Corp. Metal gate transistor and method for fabricating the same
US8084824B2 (en) 2008-09-11 2011-12-27 United Microelectronics Corp. Metal gate transistor and method for fabricating the same
US8258587B2 (en) 2008-10-06 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor performance with metal gate
DE102009046245B4 (de) 2009-10-30 2016-08-04 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellung von Metallgateelektrodenstrukturen mit einer separaten Abtragung von Platzhaltermaterialien in Transistoren unterschiedlicher Leitfähigkeitsart
US8329546B2 (en) 2010-08-31 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Modified profile gate structure for semiconductor device and methods of forming thereof
KR101815527B1 (ko) 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8426300B2 (en) 2010-12-02 2013-04-23 International Business Machines Corporation Self-aligned contact for replacement gate devices
US9070625B2 (en) 2012-01-04 2015-06-30 International Business Machines Corporation Selective etch chemistry for gate electrode materials
US8603837B1 (en) 2012-07-31 2013-12-10 Intermolecular, Inc. High productivity combinatorial workflow for post gate etch clean development
US8722491B2 (en) 2012-09-05 2014-05-13 Globalfoundries Inc. Replacement metal gate semiconductor device formation using low resistivity metals
US8896030B2 (en) * 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
US20140103404A1 (en) * 2012-10-17 2014-04-17 International Business Machines Corporation Replacement gate with an inner dielectric spacer
KR102068980B1 (ko) * 2013-08-01 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
TWI593111B (zh) * 2013-08-06 2017-07-21 聯華電子股份有限公司 半導體裝置
FR3011386B1 (fr) 2013-09-30 2018-04-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor mos a espaceurs d'air
US9018711B1 (en) 2013-10-17 2015-04-28 Globalfoundries Inc. Selective growth of a work-function metal in a replacement metal gate of a semiconductor device
KR102167625B1 (ko) * 2013-10-24 2020-10-19 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9293551B2 (en) 2013-11-25 2016-03-22 Globalfoundries Inc. Integrated multiple gate length semiconductor device including self-aligned contacts
US9331072B2 (en) * 2014-01-28 2016-05-03 Samsung Electronics Co., Ltd. Integrated circuit devices having air-gap spacers defined by conductive patterns and methods of manufacturing the same

Also Published As

Publication number Publication date
TWI732758B (zh) 2021-07-11
CN106549042A (zh) 2017-03-29
US20170077097A1 (en) 2017-03-16
KR20170033494A (ko) 2017-03-27
CN106549042B (zh) 2020-05-26
KR102480219B1 (ko) 2022-12-26
DE102016108158B4 (de) 2023-09-28
US9576959B1 (en) 2017-02-21
TW201712863A (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
DE102016108158B4 (de) Halbleitervorrichtung mit ersten und zweiten Gateelektroden
DE102014212359B4 (de) Halbleiterbauelemente mit reduzierter Elektromigration
DE102016105389A1 (de) Halbleitervorrichtungen mit Mehrfachgatestrukturen und Verfahren zum Herstellen solcher Vorrichtungen
US10128246B2 (en) Semiconductor devices including an isolation layer on a fin and methods of forming semiconductor devices including an isolation layer on a fin
DE102013022620B3 (de) Halbleitervorrichtungen
DE112018000636T5 (de) Vertikaler FET mit verringerter parasitärer Kapazität
KR102184994B1 (ko) 반도체 장치 및 그 제조 방법
US10763268B2 (en) Semiconductor devices and methods for manufacturing the same
DE112016007034T5 (de) Trigate- und finfet-bauelemente mit selbstausgerichtetem gate-rand
DE112018001814T5 (de) Vertikaltransport-finnen-feldeffekttransistoren mit unterschiedlichen kanallängen
US11600698B2 (en) Semiconductor devices
KR20160124295A (ko) 반도체 소자 및 이의 제조 방법
DE112011106052T5 (de) Verfahren zur Integration von dielektrischen Multigate-Transistoren in einen Tri-Gate-Prozess (FINFET)
DE102007033017A1 (de) Integrierte Schaltkreise, Verfahren zum Herstellen eines integrierten Schaltkreises, Speichermodule, Computersysteme
KR20160119573A (ko) 반도체 소자의 미세 패턴 형성 방법
US9576955B2 (en) Semiconductor device having strained channel layer and method of manufacturing the same
KR20160118448A (ko) 반도체 소자 및 이의 제조 방법
KR20160148795A (ko) 반도체 소자 및 이의 제조 방법
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE112011105805T5 (de) Ätzstop-Schichten und Kondensatoren
KR20160148122A (ko) 반도체 소자 및 이의 제조 방법
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102019108034A1 (de) Eingebetteter speicher in dreidimensionalem integriertem schaltkreis
DE102020123978A1 (de) Speicherarray-wortleitungsrouting
US11984400B2 (en) Method of fabricating a semiconductor device including multiple contacts

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division