DE102016100100B4 - Halbleitervorrichtungsstruktur und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtungsstruktur und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102016100100B4
DE102016100100B4 DE102016100100.7A DE102016100100A DE102016100100B4 DE 102016100100 B4 DE102016100100 B4 DE 102016100100B4 DE 102016100100 A DE102016100100 A DE 102016100100A DE 102016100100 B4 DE102016100100 B4 DE 102016100100B4
Authority
DE
Germany
Prior art keywords
transistor
reference voltage
layer
semiconductor device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016100100.7A
Other languages
English (en)
Other versions
DE102016100100A1 (de
Inventor
Chen-Yi Lee
Shih-Fen Huang
Pei-Lun Wang
Dah-Chuen Ho
Yu-Chang Jong
Mohammad Al-Shyoukh
Alexander Kalnitsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016100100A1 publication Critical patent/DE102016100100A1/de
Application granted granted Critical
Publication of DE102016100100B4 publication Critical patent/DE102016100100B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

Halbleitervorrichtung (100), die Folgendes umfasst:einen ersten Transistor (700), der einen ersten Schwellenspannungspegel aufweist, wobei der erste Transistor (700) eine Gate-Struktur umfasst, wobei die Gate-Struktur Folgendes umfasst:- eine erste Komponente (30), die einen ersten Leitfähigkeittyp aufweist, über einer Gate-Dielektrikumschicht (17);einen zweiten Transistor (80x), der des gleichen Typs wie der erste Transistor (700) mit Ausnahme seines Gates ist und einen zweiten Schwellenspannungspegel aufweist, der anders als der erste Schwellenspannungspegel ist, wobei der zweite Transistor (80x) eine Gate-Struktur aufweist, wobei die Gate-Struktur Folgendes umfasst:- eine zweite Komponente (30), die den ersten Leitfähigkeittyp aufweist, über einer Gate-Dielektrikumschicht (17);mindestens eine zusätzliche Komponente (31, 32, 33), die über der zweiten Komponente (30) angeordnet ist, wobei die mindestens eine zusätzliche Komponente (31, 32, 33) einen zweiten Leitfähigkeittyp aufweist, der dem ersten Leitfähigkeittyp entgegengesetzt ist,wobei der erste Transistor (700) und der zweite Transistor (80x) in einem Referenzspannungskreis dergestalt gekoppelt sind, dass eine Spannungsdifferenz zwischen dem ersten Schwellspannungspegel und dem zweiten Schwellspannungspegel detektiert wird, um den Referenzspannungspegel (VREF-N) auszugeben, wobei die Anzahl der mindestens einen zusätzlichen Komponente (31, 32, 33)die Spannungsdifferenz bestimmt.

Description

  • Ein Feldeffekttransistor (FET) weist eine Schwellenspannung auf. Die Schwellenspannung ist ein Mindest-Gate-zu-Source-Spannungsunterschied, der einen Leitungspfad zwischen Source/Drain-Anschlüssen erzeugen kann.
  • In dem FET ist ein Gate (oder eine Gate-Struktur) vorgesehen. Das Gate steuert den Leitungspfad durch Anlegen von Spannungen an einen Kanal. Wenn die Spannungen an dem Gate anliegen, so fließen elektrische Ströme durch den Kanal. Wenn die Spannungen nicht mehr an dem Gate anliegen, so fließen auch keine elektrischen Ströme mehr durch den Kanal. Die Spannung, die den FET einschaltet, ist die Schwellenspannung. Es können FETs mit verschiedenen Schwellenspannungen kombiniert werden, um eine Referenzspannung für verschiedene Anwendungen zu erzeugen.
  • US 2007/0178634 A1 beschreibt eine Halbleitervorrichtung. Ein Halbleitersubstrat weist eine Dual-Gate-CMOS-Vorrichtung auf dem Halbleitersubstrat auf. Die Dual-Gate-CMOS-Vorrichtung weist eine PMOS-Vorrichtung und eine NMOS-Vorrichtung auf. Die PMOS-Vorrichtung weist einen ersten Gatestapel auf, der eine auf dem Halbleitersubstrat gebildete Gate-Isolierschicht, eine erste leitende Schicht, die auf der Gate-Isolierschicht gebildet ist, eine zweite leitende Schicht, die auf der ersten leitenden Schicht gebildet ist, und eine dritte leitende Schicht aufweist, die auf der zweiten leitenden Schicht ausgebildet ist. Die NMOS-Vorrichtung weist einen zweiten Gatestapel auf, der eine auf dem Halbleitersubstrat gebildete Gate-Isolierschicht, eine erste leitende Schicht, die auf der Gate-Isolierschicht gebildet ist, und eine zweite leitfähige Schicht aufweist, die auf der ersten leitfähigen Schicht ausgebildet ist. Die zweiten leitenden Schichten des ersten und zweiten Gatestapels sind aus unterschiedlichen leitenden Materialien gebildet.
  • US 2004/0207460 A1 beschreibt eine Spannungserzeugungsschaltung, die eine Spannungsreferenz bereitstellt und durch mehrere CMOS-Transistoren und einen Widerstand gebildet ist. Ein Operationsverstärker weist ein Differentialpaares von CMOS-Transistoren auf. Die erste Spannungsreferenz wird an einen Eingang und Ausgang des Differentialpaares von Transistoren angelegt, was eine zweite Spannungsreferenz liefert. Der Operationsverstärker weist mehrere Stromreferenztransistoren auf. Eine erste und eine zweite Spannungserzeugungsschaltung, die durch mehrere CMOS-Transistoren gebildet sind, erzeugen eine erste und eine zweite Spannung. Die erste und zweite Spannung werden an die Spannungsreferenzerzeugungsschaltung und die Stromreferenztransistoren angelegt.
  • US 8 513 739 B2 beschreibt eine integrierte Schaltungsstruktur, die ein Substrat, und einen ersten und einen zweiten Feldeffekttransistor auf dem Substrat aufweist. Der erste Feldeffekttransistor weist einen ersten Halbleiterkörper mit einer Leitungsbandenergie und einer Valenzbandenergie und eine erste Gatestruktur angrenzend an den ersten Halbleiterkörper auf. Die erste Gatestruktur weist eine erste effektive Austrittsarbeit auf, die zwischen der Leitungsbandenergie und der Valenzbandenergie liegt. Der zweite Feldeffekttransistor ist desselben Leitfähigkeitstyps wie der erste Feldeffekttransistor. Der zweite Feldeffekttransistor weist einen zweiten Halbleiterkörper und eine zweite Gatestruktur benachbart zu dem zweiten Halbleiterkörper auf. Die zweite Gatestruktur weist eine zweite effektive Austrittsarbeit auf, die verschieden von der ersten effektiven Arbeitsfunktion ist. Somit weisen der erste Feldeffekttransistor und der zweite Feldeffekttransistor unterschiedliche Schwellenspannungen auf.
  • US 2015/0287725 A1 beschreibt eine Halbleitervorrichtung mit einem ersten Feldeffekttransistor, einem zweiten Feldeffekttransistor und einem dritten Feldeffekttransistor jeweils in einer Substratstruktur. Der erste Feldeffekttransistor weist eine erste Gatestapel-Konfiguration und eine erste Schwellenspannung auf. Der zweite Feldeffekttransistor weist eine zweite Gatestapel-Konfiguration und eine zweite Schwellenspannung auf. Der dritte Feldeffekttransistor weist eine dritte Gatestapel-Konfiguration und eine dritte Schwellenspannung auf.
  • Figurenliste
  • Aspekte der vorliegenden Erfindung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie in Verbindung mit den beiliegenden Figuren gelesen wird. Es wird darauf hingewiesen, dass gemäß der gängigen Praxis in der Industrie verschiedene Strukturelemente nicht maßstabsgetreu gezeichnet sind. Die Abmessungen veranschaulichter Strukturelemente können im Interesse der Übersichtlichkeit der Besprechung nach Bedarf vergrößert oder verkleinert werden.
    • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • 2 ist ein Schaltbild von beispielhaften Referenzspannungskreisen in der in 1 veranschaulichten Halbleitervorrichtung.
    • 3A bis 3C sind Querschnittsansichten eines Teils einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • 4 ist ein Arbeitsablauf eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einigen Ausführungsformen der vorliegenden Erfindung.
    • 5 bis 10 sind einige Querschnittsansichten von Operationen in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
    • 11 bis 13 sind einige Querschnittsansichten von Operationen in einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Erfindung wird durch den Anspruch 1 sowie durch die nebengeordneten Ansprüche definiert. Besondere Ausführungsformen sind durch die abhängigen Ansprüche gegeben. Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des Gegenstandes der vorliegenden Erfindung bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen umfassen, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Ein Feldeffekttransistor (FET), wie zum Beispiel ein Positivkanal-Metalloxidhalbleiter-Feldeffekttransistor (PMOS), ein Negativkanal-Metalloxidhalbleiter-Feldeffekttransistor (NMOS) oder ein FinFET, können eine Schwellenspannung aufweisen. Die Schwellenspannung ist ein Mindest-Gate-zu-Source-Spannungsdifferenzial, das einen Leitungspfad zwischen Source/Drain-Anschlüssen erzeugen kann. Der Leitungspfad kann ein leitfähiger Kanal in einer Kanalregion sein.
  • In n-Kanal-Enhancement Mode-Bauelementen, wie zum Beispiel NMOS, ist eine positive Gate-zu-Source-Spannung zum Bilden des leitfähigen Pfades notwendig. Eine positive Spannung zieht frei floatende Elektronen innerhalb eines Korpus des n-Kanal-Enhancement Mode-Bauelements in Richtung eines Gate, wodurch ein leitfähiger Kanal entsteht. Ladungsträger, wie zum Beispiel Elektronen, werden nahe an das Gate gezogen, um Dotandenionen entgegenzuwirken, die dem Korpus hinzugefügt wurden. Dadurch entsteht eine Region ohne mobile Träger, die als eine Verarmungsregion bezeichnet wird, und die positive Spannung an dem Gate, wenn dies geschieht, ist die Schwellenspannung des FET. Wird die Gate-zu-Source-Spannung erhöht, so werden mehr Elektronen in Richtung des Gate gezogen. Das Gate ist dann in der Lage, den leitfähigen Kanal von der Source zum Drain zu bilden. Diesen Prozess nennt man „Inversion“.
  • Wenn eine Gate-Spannung unter der Schwellenspannung liegt, so wird ein Transistor, wie zum Beispiel der FET, abgeschaltet, und es fließt kein Strom vom Drain zur Source des Transistors. Wenn die Gate-Spannung über der Schwellenspannung liegt, so wird der Transistor eingeschaltet. Es gibt viele Elektronen in einem Kanal an der Grenzfläche, wodurch ein widerstandsarmer Kanal gebildet wird, wo Ladung vom Drain zur Source fließen kann. Bei Spannungen, die signifikant über der Schwelle liegen, nennt man diese Situation „starke Inversion“. Bei Spannungen, die nur knapp über der Schwellenspannung liegen, nennt man diese Situation „schwache Inversion“.
  • Transistoren, die verschiedene Schwellenspannungen aufweisen, können in einem Stromkreis, wie einem Referenzspannungskreis, dergestalt miteinander gekoppelt werden, dass eine Spannungsdifferenz zwischen den verschiedenen Schwellenspannungen eine Referenzspannung sein kann.
  • In vielen Anwendungen wird weithin eine präzise und stabile Referenzspannung in digitalen und analogen Schaltkreisen verwendet, wie in Analog-Digital (A/D)- und Digital-Analog (D/A)-Wandlern, Spannungsreglern, DRAM- und Flash-Speicher und anderen Kommunikationsvorrichtungen. Die Entwicklungen zum Erreichen von Flächenverkleinerung, niedrigem Stromverbrauch und geringer Empfindlichkeit für Versorgungsspannung und Temperatur werden verstärkt.
  • Die Referenzspannung kann durch ein Transistorpaar des gleichen Typs erzeugt werden, mit Ausnahme eines entgegengesetzten Dotierungstyps ihrer Gates. Bei identischen Drainströmen kann die Spannungsdifferenz nahe bei einem Bandabstand von Silizium liegen. Schaltkreise können eine positive oder eine negative Spannungsreferenz aufweisen.
  • Das Absenken eines Pegels der Referenzspannung kann helfen, den Stromverbrauch in dem Referenzspannungskreis zu senken, während das Erhöhen des Pegels der Referenzspannung helfen kann, die Empfindlichkeit für Spannungsschwankungen zu minimieren, die durch Rauschen von einer Versorgungsspannung oder Temperatur induziert werden.
  • 1 veranschaulicht eine Draufsicht einer Halbleitervorrichtung 100, die mehrere Referenzspannungskreise und Nicht-Referenzspannungskreise umfasst. Die Halbleitervorrichtung 100 umfasst eine Anzahl N von Referenzspannungskreisen. Zum Beispiel sind die Referenzspannungskreise als Vref-1 bis Vref-N veranschaulicht. Die Halbleitervorrichtung 100 kann eine Anzahl M von Nicht-Referenzspannungskreisen umfassen. Zum Beispiel sind die Nicht-Referenzspannungskreise als Nicht-Ref-1 bis Nicht-Ref-M dargestellt. In einigen Ausführungsformen ist die Anzahl N gleich der Anzahl M. In einigen Ausführungsformen hat jeder Referenzspannungskreis eine andere Referenzspannung als der andere Referenzspannungskreis. Jeder Referenzspannungskreis stellt eine Referenzspannung für mindestens einen Nicht-Referenzspannungskreis bereit.
  • In der vorliegenden Offenbarung hat die Halbleitervorrichtung 100 mindestens zwei verschiedene Referenzspannungen (d. h. zwei verschiedene Arten von Referenzspannungskreisen), die für die Nicht-Referenzspannungskreise ausgelegt sind. Jedoch können die verschiedenen Arten von Referenzspannungskreisen auch mittels einer identischen oder einer teilweisen Operation gebildet werden, die zum Bilden der Nicht-Referenzspannungskreise ohne eine zusätzliche Maske oder Operation verwendet werden. Durch verschiedene Kombinationen der Operationen, die für die Nicht-Referenzspannungskreise ausgelegt sind, kann der Designer verschiedene gewünschte Bereiche zuweisen, um verschiedene Arten von Referenzspannungskreisen (Vref-1, 2 ...) zu gestalten, um verschiedene Optionen für die Nicht-Referenzspannungskreise (Nicht-Ref-1, 2 ...) bereitzustellen.
  • Eine Schnittansicht 40 umfasst einen der Referenzspannungskreise. 2 ist eine vergrößerte Ansicht der Schnittsansicht 40 in 1. Der Referenzspannungskreis Vref-N umfasst das Koppeln mindestens zweier Transistoren (M1 und M2) zum Erzeugen eines Referenzspannungspegels. Die Transistoren können ein planarer MOS oder ein FinFET sein. Wenn beide Transistoren M1 und M2 eingeschaltet werden, so kann eine Differenz von Schwellenspannungspegeln zwischen M1 und M2 detektiert werden, um den Referenzspannungspegel VREF-N auszugeben. In der vorliegenden Offenbarung umfasst jeder Referenzspannungskreis ein Transistorpaar wie M1 und M2 in Vref-N. Zum Beispiel hat der Referenzspannungskreis Vref-1 ein Transistorpaar, M11 und M12, das einen Referenzspannungspegel VREF-1 generiert. Der Referenzspannungskreis Vref-2 hat ein Transistorpaar, M21 und M22, das einen Referenzspannungspegel VREF-2 generiert. In der vorliegenden Offenbarung sind mindestens zwei verschiedene VREF für die Vorrichtung 100 ausgelegt.
  • Wir nehmen die Referenzspannungskreise Vref-1 und Vref-2 als ein Beispiel. Um mindestens zwei verschiedene VREF zu haben, gibt es mindestens drei verschiedene Schwellenspannungskombinationen für die Transistoren M11, M12, M21 und M22 (M11=M21, M12≠M22), (M11≠M21, M12=M22) oder (M11≠M21, M12≠M22). Es versteht sich, dass, wenn eine Anzahl N von verschiedenen VREF erforderlich ist, die Kombinationen der Transistorpaare in der Vorrichtung 100 sehr zahlreich sein können. Jedoch können in der vorliegenden Offenbarung unabhängig davon, wie viele verschiedene VREF erforderlich sind, alle Kombinationen der Transistorpaare realisiert werden, indem man die Operationen verwendet, die für Nicht-Referenzspannungskreise ausgelegt sind.
  • In einigen Ausführungsformen werden Operationen zum Herstellen einiger Gates in dem Nicht-Referenzspannungskreis verwendet, um das Transistorpaar in einem Referenzspannungskreis zu bilden. In einigen Ausführungsformen kann ein Gate eines Transistors eines Referenzspannungskreises (identische oder teilweise) Komponenten umfassen, die zum Bilden eines Gates eines Nicht-Referenzspannungskreises ausgelegt sind. Das Wort „Komponente“ meint im Sinne der vorliegenden Offenbarung einen Film oder Filmstapel eines Gates in einem Transistor. Das Gate kann ein planares Gate für eine größere Geometrie sein, wie zum Beispiel N40 oder darüber, oder ein Verbund-Gate, wie zum Beispiel ein Metall-Gate für einen Knoten einer höherentwickelten Technologie, wie zum Beispiel N28 oder darüber. Die Komponente jedes Referenzspannungskreises wird gebildet, während eine Komponente in einem oder mehreren Nicht-Referenzspannungskreisen gebildet wird. Die Eigenschaften, wie zum Beispiel Leitfähigkeittyp oder Dicke der Komponente in dem Referenzspannungskreis, können mit einer entsprechenden Komponente identisch sein, die für einen Nicht-Referenzspannungskreis in derselben Vorrichtung ausgelegt ist. Jedoch kann die Anordnung, wie zum Beispiel die Stapelfolge oder die Abmessungen, anders sein.
  • Wir nehmen M1 und M2 in Schaltkreis Vref-N als ein Beispiel. Eine α-Komponente von M1 wird gebildet, während eine α-Komponente in einem Transistor in Schaltkreis Nicht-Ref-1 gebildet wird, und eine β-Komponente von M1 wird gebildet, während eine β-Komponente in einem Transistor in Schaltkreis Nicht-Ref-1 gebildet wird. Eine β-Komponente von M2 wird gebildet, während eine β-Komponente in einem Transistor in Schaltkreis Nicht-Ref-1 gebildet wird, und eine δ-Komponente von M2 wird gebildet, während eine δ-Komponente in einem Transistor in Schaltkreis Nicht-Ref-3 gebildet wird. Darum hat M1 eine Gate-Struktur, die α und β umfasst, und M2 hat eine Gate-Struktur, die β und δ umfasst. Durch Differenzieren der Austrittsarbeit von α, β und δ kann eine erwünschte Referenzspannung Vref-1 erzeugt werden. Die Differenzierung kann durch eine Auswahl einer zuvor festgelegten Komponente realisiert werden, die für einen Nicht-Referenzspannungskreis ausgelegt ist.
  • Die gleiche Methodologie kann auch auf das Bilden verschiedener Referenzspannungsanwendungen ausgeweitet werden (zum Beispiel einige für Niedrigstromverbrauchsanwendungen und einige für Hochspannungsanwendungen), indem man verschiedene zuvor festgelegte Komponenten auswählt, die für verschiedene Gates eines oder mehrerer Nicht-Referenzspannungskreises ausgelegt sind. Zum Beispiel ist eine Halbleitervorrichtung ähnlich der Vorrichtung 100 in 1 dafür ausgelegt, mindestens drei verschiedene Referenzspannungskreise, Vref-1, Vref-2 und Vref-3, zu haben. Die Ausgangsreferenzspannung von Vref-1 liegt zwischen etwa 0,1 und 350 mV, die Ausgangsreferenzspannung von Vref-2 reicht von etwa 350 bis 700 mV, und die Ausgangsreferenzspannung von Vref-3 liegt zwischen etwa 700 mV und 1,0 V. Um drei verschiedene Referenzspannungskreise zu haben, die in derselben Vorrichtung 100 entwickelt sind, ohne zusätzliche Masken oder Arbeitsschritte zu erfordern, können die Fertigungsschritte für den einen oder die mehreren Nicht-Referenzspannungskreise verwendet werden, während die Referenzspannungskreise Vref-1, Vref-2 und Vref-3 gebildet werden. Zum Beispiel können einige zuvor festgelegte Fertigungsschritte für einen oder mehrere Nicht-Referenzspannungskreise mehrere verschiedene Komponenten für ihre Transistoren erzeugen, wobei die verschiedenen Komponenten mindestens α1, α2, α3, α4, β1, β2, β3, β4 haben können. Die Komponenten αx und βx sind die Elemente, die dafür verwendet werden, die Gate-Struktur in einem oder mehreren Nicht-Referenzspannungskreisen zu gestalten.
  • Wenn die gewünschte Schwellenspannung von M11 in Vref-1 konfiguriert werden kann, indem man eine Gate-Struktur ausbildet, die die Komponenten α1 und β1 aufweist, dann werden die Operationen zum Herstellen von α1 und β1 in einem entsprechenden Nicht-Referenzspannungskreis verwendet, dergestalt, dass α1 und β1 in Vref-1 gebildet werden, während α1 und β1 in einem entsprechenden Nicht-Referenzspannungskreis gebildet werden. In einigen Ausführungsformen kann das Ausbilden von M11 realisiert werden, indem man lediglich die Maske zum Herstellen des entsprechenden Nicht-Referenzspannungskreises überarbeitet, ohne eine weitere Maske hinzuzufügen. Durch Anwenden der gleichen Methodologie können Komponenten von Gates in anderen Transistoren gebildet werden, indem man verschiedene Kombinationen von α1, α2, α3, α4, β1, β2, β3, β4 auswählt, um verschiedene Gate-Strukturen zu bilden, um verschiedene Schwellenspannungen zu erhalten, um verschiedene Referenzspannungskreise zu bilden.
  • 3A bis 3C sind Querschnittsansichten einer Ausführungsform, die drei verschiedene Referenzspannungskreise umfasst, die drei verschiedene Kombinationen von Transistorpaaren umfassen, um drei verschiedene Referenzspannungen zu erzeugen. Jede Zeichnung hat zwei Gates, die dem Transistorpaar, wie in 2 gezeigt, für einen anderen Referenzspannungskreis entsprechen, und jedes Transistorpaar hat eine andere Referenzspannung als das andere Transistorpaar. In der vorliegenden Ausführungsform hat jedes Transistorpaar einen ersten Transistor. Da der erste Transistor jedes Transistorpaares eine gleiche Schwellenspannung und Struktur hat, werden sie alle als Transistor 700 bezeichnet. Darüber hinaus hat jedes Transistorpaar einen zweiten Transistor 80x (800, 801 oder 802). In der vorliegenden Ausführungsform Transistoren 800, 801 und 802 jeder hat einen andere Schwellenspannung als das anderen. In einigen Ausführungsformen wird der erste Transistor als Basistransistor bezeichnet, und der zweite Transistor wird als Fliptransistor bezeichnet. Die Komponenten in dem Basistransistor haben nur einen intrinsischen oder einen ersten Leitfähigkeittyp (wie zum Beispiel n-Typ). Die Komponenten in dem Fliptransistor können einen intrinsischen, einen ersten Leitfähigkeittyp (wie zum Beispiel n-Typ) und einen zweiten Leitfähigkeittyp, der dem ersten Leitfähigkeittyp entgegengesetzt ist, haben. Alle drei Transistorpaare werden gebildet, während einige Komponenten eines Gate (oder mehrerer Gates) von mindestens einem Nicht-Referenzspannungskreis, der in der Zeichnung nicht gezeigt ist, gebildet werden.
  • In 3A haben die Transistoren 700 und 800 jeweils ein Halbleitersubstrat 35. Der Transistor 700 hat eine erste Schwellenspannung. Der Transistor 800 hat eine zweite Schwellenspannung. Die zweite Schwellenspannung ist von der ersten Schwellenspannung verschieden. Der Transistor 700 oder 800 umfasst eine Basismetall-Gate-Schicht 30. In einigen Ausführungsformen ist die Basismetall-Gate-Schicht 30 eine negative Metall-Gate-Schicht, die einen negativen Dotanden (der als „n-Typ“ bezeichnete) umfasst. Des Weiteren umfasst der Transistor 800 eine Flip-Metall-Gate-Schicht 31 über der Basismetall-Gate-Schicht 30. Die Flip-Metall-Gate-Schicht 31 umfasst einen Leitfähigkeittyp-Dotanden, der dem Leitfähigkeittyp-Dotanden der Basismetall-Gate-Schicht 30 entgegengesetzt ist. In einigen Ausführungsformen umfasst die Flip-Metall-Gate-Schicht 31 einen positiven Dotanden (als „p-Typ“ bezeichnet).
  • In einigen Ausführungsformen hat der Transistor 700 des Weiteren ein erstes Gate-Metall 20, das auf der Basismetall-Gate-Schicht 30 angeordnet ist. Ein zweites Gate-Metall 21 ist optional auf dem ersten Gate-Metall 20 angeordnet. Die Basismetall-Gate-Schicht 30 befindet sich zwischen dem ersten Gate-Metall 20 und dem Halbleitersubstrat 35. Eine Gate-Füllschicht 19 befindet sich über der Basismetall-Gate-Schicht 30. In einigen Ausführungsformen befindet sich die Gate-Füllschicht 19 auf dem zweiten Gate-Metall 21. Die Gate-Füllschicht 19 kann leitfähiges Material enthalten, wie zum Beispiel Wolfram, Aluminium oder Kupfer. Die Gate-Metalle, wie zum Beispiel das erste Gate-Metall 20 und das zweite Gate-Metall 21, sind zwischen der Gate-Füllschicht 19 und der Basismetall-Gate-Schicht 30 angeordnet. Der Gate-Abstandshalter 15 ist an der Gate-Dielektrikumschicht 17 angebracht. Eine Nitridschicht 28 ist an dem Gate-Abstandshalter 15 angebracht und bedeckt die Oberseite des Halbleitersubstrats 35. Eine ILD-Schicht 29 befindet sich auf der Nitridschicht 28. Die Gate-Metalle, wie zum Beispiel das erste Gate-Metall 20 und das zweite Gate-Metall 21, bilden eine elektrische Kopplung zwischen der Gate-Füllschicht 19 und der Basismetall-Gate-Schicht 30. In einigen Ausführungsformen umfasst die Basismetall-Gate-Schicht 30, die Flip-Metall-Gate-Schicht 31, das erste Gate-Metall 20 oder das zweite Gate-Metall 21 Materialien, wie zum Beispiel Tantalnitrid (TaN), Titannitrid (TiN), Tantal (Ta) oder Titan (Ti). In einigen Ausführungsformen umfasst die Basismetall-Gate-Schicht 30, die Flip-Metall-Gate-Schicht 31, das erste Gate-Metall 20 oder das zweite Gate-Metall 21 Dicken in einem Bereich von ungefähr 0,05 nm (0,5 Ångström) bis etwa 5 nm (50 Ångström). Die Flip-Metall-Gate-Schicht 31 hat einen anderen Leitfähigkeittyp als die Basismetall-Gate-Schicht 30. Wenn zum Beispiel die Basismetall-Gate-Schicht 30 vom n-Typ ist, so ist die Flip-Metall-Gate-Schicht 31 vom p-Typ.
  • In 3B umfasst der Transistor 801 im Vergleich zum Transistor 800 in 3A eine zusätzliche Flip-Metall-Gate-Schicht 32, um einen Referenzspannungskreis mit einer Referenzspannung zu bilden, die von der in 3A verschieden ist. Das erste Gate-Metall 20 befindet sich auf der Flip-Metall-Gate-Schicht 32. Die Flip-Metall-Gate-Schicht 32 befindet sich zwischen der Flip-Metall-Gate-Schicht 31 und dem ersten Gate-Metall 20. Die Flip-Metall-Gate-Schichten 32 und 31 haben den gleichen Leitfähigkeittyp (p-Typ oder n-Typ). In einigen Ausführungsformen hat die Flip-Metall-Gate-Schicht 32 eine ähnliche Struktur und Zusammensetzung wie die Flip-Metall-Gate-Schicht 31.
  • Eine Akkumulierung von positiven Ladungsteilchen durch Hinzufügung einer weiteren Flip-Metall-Gate-Schicht 32 kann die Schwellenspannung des Transistors 801 zu einer Schwellenspannung ändern, die von der des Transistors 800 verschieden ist. Jedoch wird eine weitere Flip-Metall-Gate-Schicht 32 gebildet, während eine gleiche Komponente in einem Nicht-Referenzspannungskreis gebildet wird.
  • In 3C umfasst der Transistor 802 im Vergleich zu Transistor 801 in 3B eine zusätzliche Flip-Metall-Gate-Schicht 33. Die zusätzliche Flip-Metall-Gate-Schicht 33 befindet sich zwischen der Flip-Metall-Gate-Schicht 32 und dem Gate-Metall, wie zum Beispiel dem ersten Gate-Metall 20. Die Flip-Metall-Gate-Schichten 32 und 33 haben einen gleichen Leitfähigkeittyp (p-Typ oder n-Typ). In einigen Ausführungsformen hat die Flip-Metall-Gate-Schicht 32 eine ähnliche Struktur und Zusammensetzung wie die Flip-Metall-Gate-Schicht 33. Ähnlich der Flip-Metall-Gate-Schicht 32 wird eine weitere Flip-Metall-Gate-Schicht 33 gebildet, während eine gleiche Komponente in einem Nicht-Referenzspannungskreis gebildet wird.
  • Der Fliptransistor kann verschiedene mögliche Schwellenspannungspegel aufweisen, wenn eine unterschiedliche Anzahl von Flip-Metall-Gate-Schichten eingearbeitet werden. Die verschiedenen Schwellenspannungspegel entsprechen der Anzahl von Flip-Metall-Gate-Schichten. In einigen Ausführungsformen, wenn alle Flip-Metall-Gate-Schichten einander ähneln, unterscheiden sich die Schwellenspannungspegel um ein zuvor festgelegtes Inkrement voneinander.
  • In 4 ist ein beispielhaftes Herstellungsverfahren für die Halbleitervorrichtung 100 in 1 veranschaulicht. In Operation 410 wird ein Halbleitersubstrat 35 empfangen. Einige beispielhafte Ausführungsformen für Operation 410 sind in 5 veranschaulicht. Operation 420 bildet mehrere erste Transistoren. Jeder erste Transistor hat eine Basis-Gate-Struktur in - und befindet sich in - einem entsprechenden Referenzspannungskreis. Der erste Transistor hat einen Basisschwellenspannungspegel durch Ausbilden einer Basisschicht, wie zum Beispiel einer Basismetall-Gate-Schicht 30, die einen ersten Leitfähigkeittyp umfasst. Einige beispielhafte Ausführungsformen für Operation 420 sind in 6 veranschaulicht.
  • Operation 430 bildet mehrere zweite Transistoren. Jeder zweite Transistor hat eine Flip-Gate-Struktur und befindet sich in einem entsprechenden Referenzspannungskreis. Jeder zweite Transistor ist mit einem entsprechenden ersten Transistor gekoppelt, der in Operation 420 ausgebildet wurde. Die Flip-Gate-Struktur umfasst mindestens eine Flip-Schicht, die einen zweiten Leitfähigkeitstyp aufweist, der dem ersten Leitfähigkeittyp entgegengesetzt ist. Jeder zweite Transistor hat eine andere Schwellenspannung als der andere, und die Schwellenspannungsdifferenzierung wird durch die verschiedenen Kombinationen der Flip-Schicht bestimmt. Einige beispielhafte Ausführungsformen für Operation 430 sind in den 7 bis 9 veranschaulicht. Transistor 800 hat eine Flip-Schicht 31, Transistor 801 hat Flip-Schichten 31 und 32, und Transistor 802 hat Flip-Schichten 31, 32 und 33. Ein optionales Gate-Metall 20 kann darauf angeordnet werden.
  • In 10 wird die Gate-Füllschicht 19 so gebildet, dass sie das erste Gate-Metall 20 bedeckt. Die Gate-Füllschicht 19 kann durch Abscheidung gebildet werden, wie zum Beispiel CVD (Chemisches Aufdampfen), PVD (Physikalisches Aufdampfen) oder ALD (Atomschichtabscheidung) usw.
  • In 11 wird eine CMP-Operation ausgeführt, um überschüssige Gate-Füllschicht 19 zu entfernen, um eine planare Fläche herzustellen und die dielektrische Schicht 29 freizulegen. Die Oberseiten des Gate-Metalls und einer dielektrischen Schicht 29 können koplanar sein.
  • In 12 umfasst der Referenzspannungskreis Vref-1 oder der Referenzspannungskreis Vref-2 einen Basistransistor 700, wie zum Beispiel den ersten Transistor, und einen Fliptransistor 802, wie den zweiten Transistor. Der Referenzspannungskreis Vref-1 umfasst Transistoren 700 und die Gate-Struktur 802, die auf dem Halbleitersubstrat 35 ausgebildet sind. Der Referenzspannungskreis Vref-2 umfasst die Transistoren 700 und 801, die auf dem Halbleitersubstrat 35 ausgebildet sind.
  • In 13 kann eine leitfähige Schicht 39 über den Gate-Strukturen und der dielektrischen Schicht 29 gebildet werden, um die Transistoren 700 und 802 zu koppeln, um einen Abschnitt des Referenzspannungskreises Vref-1 zu bilden. Die leitfähige Schicht 39 wird ebenfalls strukturiert, um 700 und 801 zu koppeln, um einen Abschnitt des Referenzspannungskreises Vref-2 zu bilden.

Claims (18)

  1. Halbleitervorrichtung (100), die Folgendes umfasst: einen ersten Transistor (700), der einen ersten Schwellenspannungspegel aufweist, wobei der erste Transistor (700) eine Gate-Struktur umfasst, wobei die Gate-Struktur Folgendes umfasst: - eine erste Komponente (30), die einen ersten Leitfähigkeittyp aufweist, über einer Gate-Dielektrikumschicht (17); einen zweiten Transistor (80x), der des gleichen Typs wie der erste Transistor (700) mit Ausnahme seines Gates ist und einen zweiten Schwellenspannungspegel aufweist, der anders als der erste Schwellenspannungspegel ist, wobei der zweite Transistor (80x) eine Gate-Struktur aufweist, wobei die Gate-Struktur Folgendes umfasst: - eine zweite Komponente (30), die den ersten Leitfähigkeittyp aufweist, über einer Gate-Dielektrikumschicht (17); mindestens eine zusätzliche Komponente (31, 32, 33), die über der zweiten Komponente (30) angeordnet ist, wobei die mindestens eine zusätzliche Komponente (31, 32, 33) einen zweiten Leitfähigkeittyp aufweist, der dem ersten Leitfähigkeittyp entgegengesetzt ist, wobei der erste Transistor (700) und der zweite Transistor (80x) in einem Referenzspannungskreis dergestalt gekoppelt sind, dass eine Spannungsdifferenz zwischen dem ersten Schwellspannungspegel und dem zweiten Schwellspannungspegel detektiert wird, um den Referenzspannungspegel (VREF-N) auszugeben, wobei die Anzahl der mindestens einen zusätzlichen Komponente (31, 32, 33)die Spannungsdifferenz bestimmt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der erste Leitfähigkeittyp ein n-Typ ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei der erste Transistor (700) oder der zweite Transistor (80x) ein FinFET ist.
  4. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die erste Komponente (30) TaN, TiN, Ta oder Ti umfasst.
  5. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die zweite Komponente (30) TaN, TiN, Ta oder Ti umfasst.
  6. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die mindestens eine zusätzliche Komponente (31, 32, 33) TaN, TiN, Ta oder Ti umfasst.
  7. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die erste Komponente (30) und die zweite Komponente (30) im Wesentlichen die gleiche Dicke haben.
  8. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die erste Komponente (30), die zweite Komponente (30) oder die zumindest eine zusätzliche Komponente (31, 32, 33) eine Dicke in einem Bereich von ungefähr 0,05 nm bis etwa 5 nm haben.
  9. Halbleitervorrichtung (100), die Folgendes umfasst: einen ersten Referenzspannungskreis (Vref-1), der Folgendes umfasst: - einen ersten Transistor (700), der eine erste Gate-Struktur aufweist, wobei die erste Gate-Struktur Folgendes umfasst: eine erste Schicht (30), die einen ersten Leitfähigkeittyp aufweist, über einer Gate-Dielektrikumschicht (17); und - einen zweiten Transistor (802), der des gleichen Typs wie der erste Transistor (700) mit Ausnahme seines Gates ist und einen Schwellenspannungspegel aufweist, der sich von dem des ersten Transistors (700) unterscheidet, wobei der zweite Transistor (802) eine zweite Gate-Struktur aufweist, wobei die zweite Gate-Struktur Folgendes umfasst: eine zweite Schicht (30), die den ersten Leitfähigkeittyp aufweist, über einer Gate-Dielektrikumschicht (17); und eine dritte Schicht (31), die über der zweiten Schicht (30) angeordnet ist, wobei die dritte Schicht (31) einen zweiten Leitfähigkeittyp aufweist, der dem ersten Leitfähigkeittyp entgegengesetzt ist, wobei der erste Transistor (700) und der zweite Transistor (802) gekoppelt sind, um eine erste Referenzspannung für einen ersten Nicht-Referenzkreis (Nicht-Ref-1) in der Halbleitervorrichtung (100) bereitzustellen; und einen zweiten Referenzspannungskreis (Vref-2), der Folgendes umfasst: - einen dritten Transistor (700), der eine dritte Gate-Struktur aufweist, wobei die dritte Gate-Struktur Folgendes umfasst: eine vierte Schicht (30), die den Leitfähigkeittyp hat; und - einen vierten Transistor (801), der einen Schwellenspannungspegel aufweist, der anders ist als der des dritten Transistors (700), wobei der vierte Transistor (801) eine vierte Gate-Struktur aufweist, wobei die vierte Gate-Struktur Folgendes umfasst: eine fünfte Schicht (30), die den ersten Leitfähigkeittyp aufweist; und eine sechste Schicht (31), die über der fünften Schicht (30) angeordnet ist, wobei die sechste Schicht (31) den zweiten Leitfähigkeittyp aufweist, der dem ersten Leitfähigkeittyp entgegengesetzt ist, wobei der dritte Transistor (700) und der vierte Transistor (801) gekoppelt sind, um eine zweite Referenzspannung für einen zweiten Nicht-Referenzkreis (Nicht-Ref-2) in der Halbleitervorrichtung (100) bereitzustellen, und die zweite Referenzspannung anders ist als die erste Referenzspannung.
  10. Halbleitervorrichtung nach Anspruch 9, wobei der vierte Transistor (801) des Weiteren eine siebente Schicht (32) über der sechsten Schicht (31) umfasst, und die siebente Schicht (32) den zweiten Leitfähigkeittyp aufweist.
  11. Halbleitervorrichtung nach Anspruch 9 oder 10, die des Weiteren mindestens einen zusätzlichen Referenzspannungskreis (Vref-3) umfasst, wobei der mindestens eine zusätzliche Referenzspannungskreis (Vref-3) eine Referenzspannung bereitstellt, die anders ist als die erste Referenzspannung und die zweite Referenzspannung.
  12. Halbleitervorrichtung nach einem der Ansprüche 9 bis 11, wobei die erste Schicht (30) und die zweite Schicht (30) im Wesentlichen die gleiche Dicke haben.
  13. Halbleitervorrichtung nach einem der Ansprüche 9 bis 12, wobei die erste Schicht (30) und die vierte Schicht (30) im Wesentlichen die gleiche Dicke haben.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung, das Folgendes umfasst: Empfangen (410) eines Substrats (35); Ausbilden mehrerer Referenzspannungskreise (Vref-1, ... Vref-N) auf dem Substrat (35), wobei jeder der mehreren Referenzspannungskreise eine andere Referenzspannung bereitstellt, wobei zumindest einer der Referenzspannungskreise durch eine Hableitervorrichtung gemäß einem der Ansprüche 1 bis 8 realisiert ist; und Ausbilden mehrerer Nicht-Referenzkreise (Nicht-Ref-1, ... Nicht-Ref-M) auf dem Substrat (35), wobei die mehreren Referenzspannungskreise gleichzeitig mit den mehreren Nicht-Referenzkreisen gebildet werden.
  15. Verfahren nach Anspruch 14, wobei jeder der mehreren Referenzspannungskreise ein Transistorpaar umfasst, wobei das Transistorpaar einen Basistransistor (700) und einen Fliptransistor (80x) umfasst, wobei der Basistransistor (700) dem ersten Transistor in einem der Ansprüche 1 bis 8 entspricht, wobei der Fliptransistor (80x) dem zweiten Transistor in einem der Ansprüche 1 bis 8 entspricht.
  16. Verfahren nach Anspruch 14 oder 15, das des Weiteren das Auswählen eines Komponentenbildungs-Vorgangs für einen der mehreren Nicht-Referenzkreise umfasst, um eine Komponente in einem der mehreren Referenzspannungskreise zu bilden.
  17. Verfahren nach einem der Ansprüche 14 bis 16, das des Weiteren das Bestimmen einer Kombination von Komponenten in einem Transistor (700, 80x) eines der mehreren Referenzspannungskreise gemäß einer Bildungsoperation für einen der mehreren Nicht-Referenzkreise umfasst.
  18. Verfahren nach einem der Ansprüche 14 bis 17, das des Weiteren das Bilden einer anderen Kombination von Komponenten für jeden der mehreren Referenzspannungskreise umfasst.
DE102016100100.7A 2015-11-30 2016-01-04 Halbleitervorrichtungsstruktur und Verfahren zu ihrer Herstellung Active DE102016100100B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/954,011 US9666574B1 (en) 2015-11-30 2015-11-30 Semiconductor device structure and manufacturing method thereof
US14/954,011 2015-11-30

Publications (2)

Publication Number Publication Date
DE102016100100A1 DE102016100100A1 (de) 2017-06-01
DE102016100100B4 true DE102016100100B4 (de) 2021-03-11

Family

ID=58693303

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100100.7A Active DE102016100100B4 (de) 2015-11-30 2016-01-04 Halbleitervorrichtungsstruktur und Verfahren zu ihrer Herstellung

Country Status (4)

Country Link
US (2) US9666574B1 (de)
CN (1) CN106816438B (de)
DE (1) DE102016100100B4 (de)
TW (1) TWI602280B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10345846B1 (en) * 2018-02-22 2019-07-09 Apple Inc. Reference voltage circuit with flipped-gate transistor
US10181854B1 (en) 2018-06-15 2019-01-15 Dialog Semiconductor (Uk) Limited Low power input buffer using flipped gate MOS
US11417653B2 (en) * 2019-09-30 2022-08-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
US10782723B1 (en) 2019-11-01 2020-09-22 Analog Devices International Unlimited Company Reference generator using fet devices with different gate work functions

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040207460A1 (en) * 2003-04-17 2004-10-21 International Business Machines Corporation Method and low voltage CMOS circuit for generating voltage and current references
US20070178634A1 (en) * 2006-01-31 2007-08-02 Hyung Suk Jung Cmos semiconductor devices having dual work function metal gate stacks
US8264214B1 (en) * 2011-03-18 2012-09-11 Altera Corporation Very low voltage reference circuit
US8513739B2 (en) * 2008-08-12 2013-08-20 International Business Machines Corporation Metal-gate high-k reference structure
US20150214226A1 (en) * 2014-01-24 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for gap filling improvement
US20150270177A1 (en) * 2014-03-19 2015-09-24 Wei-Hsiung Tseng Semiconductor device and method for fabricating the same
US20150287725A1 (en) * 2014-04-04 2015-10-08 Globalfoundries Inc. Multiple threshold voltage semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4847103B2 (ja) * 2005-11-07 2011-12-28 株式会社リコー ハーフバンドギャップリファレンス回路
US7445976B2 (en) * 2006-05-26 2008-11-04 Freescale Semiconductor, Inc. Method of forming a semiconductor device having an interlayer and structure therefor
US8524588B2 (en) * 2008-08-18 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a single metal that performs N work function and P work function in a high-k/metal gate process
US20130049134A1 (en) * 2011-08-30 2013-02-28 Renesas Electronics Corporation Semiconductor device and method of making same
US8859386B2 (en) 2012-06-08 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and methods of forming resistors

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040207460A1 (en) * 2003-04-17 2004-10-21 International Business Machines Corporation Method and low voltage CMOS circuit for generating voltage and current references
US20070178634A1 (en) * 2006-01-31 2007-08-02 Hyung Suk Jung Cmos semiconductor devices having dual work function metal gate stacks
US8513739B2 (en) * 2008-08-12 2013-08-20 International Business Machines Corporation Metal-gate high-k reference structure
US8264214B1 (en) * 2011-03-18 2012-09-11 Altera Corporation Very low voltage reference circuit
US20150214226A1 (en) * 2014-01-24 2015-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for gap filling improvement
US20150270177A1 (en) * 2014-03-19 2015-09-24 Wei-Hsiung Tseng Semiconductor device and method for fabricating the same
US20150287725A1 (en) * 2014-04-04 2015-10-08 Globalfoundries Inc. Multiple threshold voltage semiconductor device

Also Published As

Publication number Publication date
TWI602280B (zh) 2017-10-11
CN106816438B (zh) 2020-07-10
DE102016100100A1 (de) 2017-06-01
US20170154882A1 (en) 2017-06-01
CN106816438A (zh) 2017-06-09
US10319719B2 (en) 2019-06-11
US9666574B1 (en) 2017-05-30
US20170243865A1 (en) 2017-08-24
TW201719861A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
DE102017115340B4 (de) Halbleiterbauelement mit Speicher- und Logikschaltkreisen und Herstellungsverfahren dafür
DE112011100438B4 (de) Invertereinheit und Verfahren
DE102016100100B4 (de) Halbleitervorrichtungsstruktur und Verfahren zu ihrer Herstellung
DE2312414C2 (de) Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen
DE102017200678B4 (de) Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
DE112011102606B4 (de) Verfahren zur Herstellung einer Halbleiter-Transistoreinheit
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE102014119174A1 (de) Halbleitervorrichtung mit mehrfach-schwellspannung und verfahren zu ihrer herstellung
DE102016100019B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112007000697T5 (de) Leistungshalbleitervorrichtung
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102013112895A1 (de) Integrierte Nanotransistoren mit und ohne Übergang
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102019103481A1 (de) Durchkontaktierungsgrössen zur reduzierung der brückenbildungsgefahr und zur verbesserung der leistung
DE102018116843A1 (de) Selbstsperrender III-Nitrid-Transistor mit hoher Elektronenbeweglichkeit
DE112019004223T5 (de) Mikroelektronische Einheit unter Verwendung vertikal gestapelter Einheiten
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE112006002377B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015106185A1 (de) Halbleiterstruktur und Verfahren zur Verarbeitung eines Trägers
EP0166386A2 (de) Integrierte Schaltung in komplementärer Schaltungstechnik
DE102016115068B4 (de) Halbleitervorrichtung und Layoutdesign
DE102014203801B4 (de) HK/MG-Prozessflüsse für p-Typ Halbleitervorrichtungen
DE102019109980A1 (de) Verfahren und vorrichtung zum herstellen von metall-gate-elektroden für transistoren
DE10331560A1 (de) Halbleitervorrichtung mit einem Verbundbereich und ein Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final