DE102014104860B4 - Verfahren zum Herstellen einer Isolationsschicht mit variierender Dicke und einer Halbleitervorrichtung mit einer Isolationsschicht mit variierender Dicke sowie zugehörige Halbleitervorrichtung - Google Patents

Verfahren zum Herstellen einer Isolationsschicht mit variierender Dicke und einer Halbleitervorrichtung mit einer Isolationsschicht mit variierender Dicke sowie zugehörige Halbleitervorrichtung Download PDF

Info

Publication number
DE102014104860B4
DE102014104860B4 DE102014104860.1A DE102014104860A DE102014104860B4 DE 102014104860 B4 DE102014104860 B4 DE 102014104860B4 DE 102014104860 A DE102014104860 A DE 102014104860A DE 102014104860 B4 DE102014104860 B4 DE 102014104860B4
Authority
DE
Germany
Prior art keywords
insulating layer
layer
openings
mask
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014104860.1A
Other languages
English (en)
Other versions
DE102014104860A1 (de
Inventor
Hans-Joachim Schulze
Johannes Laven
Holger Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102014104860A1 publication Critical patent/DE102014104860A1/de
Application granted granted Critical
Publication of DE102014104860B4 publication Critical patent/DE102014104860B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

Ein Verfahren zum Herstellen einer Schicht mit einer lateral variierenden Dicke, wobei das Verfahren aufweist:Bereitstellen eines Substrats (110, 510, 610) mit einer ersten Oberfläche (111, 511, 611) und einer auf der ersten Oberfläche (111, 511, 611) des Substrats (110, 510, 610) ausgebildeten Isolationsschicht (120, 220, 230, 520, 620);Ausbilden einer Maskenschicht (140, 240, 540, 640) auf der Isolationsschicht (120, 220, 230, 520, 620);Strukturieren der Maskenschicht (140, 240, 540, 640), um die Maskenschicht (140, 240, 540, 640) mit einer Vielzahl von Öffnungen (145, 245, 545, 645) auszustatten, wobei die Vielzahl mehr als zwei Öffnungen (145, 245, 545, 645) umfasst, die die Lage und Größe einer Vielzahl von zumindest einem aus Vertiefungen und Öffnungen (125, 235, 525, 625) in der Isolationsschicht (120, 220, 230, 520, 620) definiert;Ätzen der Isolationsschicht (120, 220, 230, 520, 620) unter Verwendung der Maskenschicht (140, 240, 540, 640) als Ätzmaske, um die Vielzahl der zumindest einen aus Vertiefungen undÖffnungen (125, 235, 525, 625) in der Isolationsschicht (120, 220, 230, 520, 620) auszubilden, wobei die Vielzahl der zumindest einen aus Vertiefungen undÖffnungen (125, 235, 525, 625) in einem Abstandsmaß (p) angeordnet ist und jede der zumindest einen aus Vertiefungen und Öffnungen eine laterale Breite (w) aufweist, wobei zumindest eines aus dem Abstandsmaß (p) und der lateralen Breite (w) in einer lateralen Richtung variiert, wobei die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) ein bestimmtes Gebiet in der Isolationsschicht (120, 220, 230, 520, 620) definiert; undTempern der die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) umfassenden Isolationsschicht (120, 220, 230, 520, 620) bei erhöhten Temperaturen, sodass die Isolationsschicht (120, 220, 230, 520, 620) zumindest teilweise zerfließt und die Vertiefungen oder Öffnungen (125, 235, 525, 625) verschließt, um die Isolationsschicht (120', 220', 230', 520', 620') kontinuierlich auszubilden und mit einer lateral variierenden Dicke in zumindest dem bestimmten Gebiet auszustatten.

Description

  • TECHNISCHES GEBIET
  • Hierin beschriebene Ausführungen betreffen Halbleitervorrichtungen und Verfahren zum Herstellen von Halbleitervorrichtungen.
  • HINTERGRUND
  • Halbleitervorrichtungen, wie etwa Leistungshalbleitervorrichtungen, umfassen eine Randabschlussstruktur zur Hochspannungsentlastung am Seitenrand der Halbleitervorrichtung. Das Minimieren der vom Randabschluss benötigten Fläche bei gleichzeitiger Beibehaltung der Blockierfähigkeit der Vorrichtung ist eine wichtige Überlegung. Zusätzlich dazu sollten Randabschlussstrukturen den Einfluss von Oberflächenladungen und externen elektrischen Feldern minimieren.
  • Allgemein bekannte Randabschlussstrukturen setzen unterschiedliche Maßnahmen ein, wie etwa Feldringe, sogenannte laterale Variationsdotierung, Grabenstrukturen und Wafer-Randstrukturen mit positivem oder negativem Schleifwinkel. Eine Maßnahme, die eine hohe Robustheit gegenüber Oberflächenladungen und externe elektrische Felder bereitstellt, nutzt sogenannte Feldplatten, die mit anderen Maßnahmen kombiniert werden können. Die Feldplatten verursachen eine Deformation und eine Streuung der elektrischen Feldlinien in dem Gebiet gekrümmter p-n-Übergänge, um das elektrische Feld zu reduzieren. Jedoch haben Feldplatten aufgrund des Herstellungsprozesses scharfe Ränder, die Feldspitzen im Halbleitermaterial und in der zwischen der Feldplatte und dem Halbleitermaterial angeordneten, dielektrischen Schicht verursachen.
  • Von den scharfen Rändern der Feldplatten verursachte Feldspitzen können grundsätzlich durch Optimieren der Feldplattenform verhindert werden. Jedoch ist eine solche optimierte Feldplattengeometrie schwierig herzustellen. Daher werden häufig Feldplatten mit mehreren Stufen verwendet, die die Feldstärke partiell reduzieren, aber die Feldspitzen in der dielektrischen Schicht unter den Feldplatten nicht vollkommen vermeiden. Dadurch bleiben Langzeitprobleme weiterhin bestehen. Darüber hinaus sind für die Herstellung von Feldplatten mit mehreren Stufen mehrere fotolithografische Schritte erforderlich.
  • Ein anderer häufig eingesetzter Ansatz ist das Ätzen von abrupten oder steilen Rändern durch anisotropes Ätzen. Dieser Ansatz beschränkt sich auf die Ausbildung von Flankenwinkeln, die größer als 10°sind. Zudem können nur dünne Oxidschichten verarbeitet werden, sodass der Einsatzbereich dieser Herangehensweise eingeschränkt ist.
  • Aus der Druckschrift US 5 946 591 A ist ein Verfahren zur Herstellung einer DRAM-Struktur bekannt, bei der eine topologiebehaftete BPSG Schicht einer thermischen Behandlung unterworfen wird, damit diese Schicht teilweise verfließt.
  • Die Druckschrift US 4 754 313 A beschreibt eine Struktur eines Halbleiterspeichers. Eine oberhalb der Transistorebene befindliche Isolationsschicht ist aufgrund der Topologie der Transistorebene wellig. Diese Welligkeit führt auch zu einer Welligkeit einer darüber liegenden Metallisierungsschicht.
  • Die Druckschrift DE 696 17 100 T2 beschreibt einen Feldeffekttransistor mit einer hyper-ebenen Oberfläche und ein Verfahren zu dessen Herstellung. Ziel ist es dabei, die Rauhigkeit der Oberfläche auf atomare Größe zu beschränken.
  • Die Druckschrift US 2011 / 0 254 141 A1 beschreibt eine Halbleiterstruktur mit welliger Isolationsschicht und darauf befindlicher Metallschicht.
  • Die Druckschrift DE 17 89 010 A beschreibt ein Verfahren zur Herstellung einer keilförmigen Isolationsschicht durch schräges Aufdampfen von Isolationsmaterial.
  • Die Druckschrift US 5 521 409 A beschreibt die Bildung einer Halbleiterstruktur mit einer Isolationsschicht, die nach Ätzen von Kontaktlöchern einer thermischen Behandlung zur Verrundung von Kanten unterworfen wird.
  • Angesichts des Obenstehenden besteht Verbesserungsbedarf.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung einer Schicht mit einer lateral variierenden Dicke bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Substrats mit einer ersten Oberfläche und einer auf der ersten Oberfläche des Substrats ausgebildeten Isolationsschicht und das Ausbilden einer Vielzahl von Vertiefungen und/oder Öffnungen in der Isolationsschicht, wobei die Vielzahl von Vertiefungen und/oder Öffnungen mit einem Abstandsmaß angeordnet sind und jede der Vertiefungen und/oder Öffnungen eine laterale Breite aufweist. Die Vielzahl umfasst mehr als zwei Öffnungen. Die Vertiefungen und/oder Öffnungen werden durch Bilden einer Maskenschicht auf der Isolationsschicht, Strukturieren der Maskenschicht, und Ätzen der Isolationsschicht unter Verwendung der Maskenschicht als Ätzmaske gebildet. Zumindest das Abstandsmaß und/oder die laterale Breite variiert in lateraler Richtung. Die Vielzahl von Vertiefungen und/oder Öffnungen definiert ein bestimmtes Gebiet in der Isolationsschicht. Das Verfahren umfasst zudem das Tempern der die Vielzahl von Vertiefungen und/oder Öffnungen umfassenden Isolationsschicht bei erhöhten Temperaturen, sodass die Isolationsschicht zumindest teilweise zerfließt und die Vertiefungen und/oder Öffnungen verschließt, um die Isolationsschicht kontinuierlich auszubilden und mit einer lateral variierenden Dicke zumindest in dem bestimmten Gebiet auszustatten.
  • Gemäß einer anderen Ausführungsform wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche, das Ausbilden einer Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats und das Ausbilden einer Vielzahl von Vertiefungen und/oder Öffnungen in der Isolationsschicht. Die Vielzahl von Vertiefungen und/oder Öffnungen sind in einem Abstandsmaß angeordnet und jede der Vertiefungen und/oder Öffnungen weist eine laterale Breite auf, wobei zumindest das Abstandsmaß und/oder die laterale Breite in lateraler Richtung variiert und wobei die Vielzahl der Vertiefungen und/oder Öffnungen ein bestimmtes Gebiet der Isolationsschicht definiert. Die Vielzahl umfasst mehr als zwei Öffnungen. Die Vertiefungen und/oder Öffnungen werden durch Bilden einer Maskenschicht auf der Isolationsschicht, Strukturieren der Maskenschicht, und Ätzen der Isolationsschicht unter Verwendung der Maskenschicht als Ätzmaske gebildet. Das Verfahren umfasst zudem das Tempern der die Vielzahl von Vertiefungen und/oder Öffnungen umfassenden Isolationsschicht bei einer erhöhten Temperatur, sodass die Isolationsschicht zerfließt und die Vertiefungen und/oder Öffnungen verschließt, um die Isolationsschicht kontinuierlich auszubilden und mit einer lateral zunehmenden Dicke in zumindest dem bestimmten Gebiet auszustatten und das Ausbilden einer Metallschicht auf der getemperten Isolationsschicht.
  • Gemäß einer anderen Ausführungsform wird ein Verfahren zum Herstellen einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Halbleitersubstrats mit einer ersten Oberfläche und einer Isolationsschicht auf der ersten Oberfläche des Halbleitersubstrats und das Ausbilden einer Vielzahl von Vertiefungen und/oder Öffnungen in der Isolationsschicht in einem bestimmten Gebiet. Die Vielzahl der Vertiefungen und/oder Öffnungen sind in einem Abstandsmaß angeordnet und jede der Vertiefungen und/oder Öffnungen weist eine laterale Breite auf, wobei zumindest das Abstandsmaß und/oder die laterale Breite in lateraler Richtung in dem bestimmten Gebiet variiert. Das Verfahren umfasst zudem das Tempern der die Vielzahl von Vertiefungen und/oder Öffnungen umfassenden Isolationsschicht bei erhöhter Temperatur, sodass die Isolationsschicht zerfließt, um die Isolationsschicht mit einer lateral variierenden Dicke in dem bestimmten Gebiet auszustatten. Das Verfahren umfasst zudem das Ätzen der die lateral zunehmenden Dicke aufweisenden Isolationsschicht und des Halbleitersubstrats in einem gemeinsamen Ätzprozess, um die Isolationsschicht zumindest in dem bestimmten Gebiet zu entfernen und das Halbleitersubstrat zumindest in dem bestimmten Gebiet mit einer lateral variierenden Dicke auszustatten.
  • Gemäß einer anderen Ausführungsform umfasst eine Halbleitervorrichtung ein eine erste Oberfläche aufweisendes Halbleitersubstrat, eine Isolationsschicht mit lateral variierender Dicke auf der ersten Oberfläche und eine Metallschicht auf der ersten Oberfläche, wobei die Isolationsschicht eine lateral zunehmende Dicke zumindest in einem bestimmten Gebiet hat. In dem bestimmten Gebiet weist die Isolationsschicht in ihrer der Metallschicht zugewandten Oberfläche mehr als zwei Wellen auf und ist in ihrer dem Halbleitersubstrat zugewandten Oberfläche glatt.
  • Mit den erfindungsgemäßen Verfahren lässt sich eine Halbleitervorrichtung umfassend ein Halbleitersubstrat mit einer ersten Oberfläche, das zumindest eines aus einer lateral variierenden Dicke und einer geneigten ersten Oberfläche aufweist, wobei die erste Oberfläche des Halbleitersubstrats Wellen umfasst, herstellen.
  • Fachleute auf dem Gebiet der Erfindung werden durch das Lesen der nachfolgenden detaillierten Beschreibung und das Betrachten der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile erkennen.
  • Figurenliste
  • Die Komponenten in den Zeichnungen sind nicht notwendigerweise maßstabsgetreu, stattdessen veranschaulichen die Figuren die Prinzipien der Erfindung gemäß verschiedenen Ausführungsformen. Darüber hinaus bezeichnen in den Figuren gleiche Referenznummern entsprechende Teile.
    • 1A bis 1D veranschaulichen Prozesse eines Verfahrens zum Herstellen einer Schicht mit lateral variierender Dicke gemäß einer Ausführungsform.
    • 2A bis 2E veranschaulichen Prozesse eines Verfahrens zum Herstellen einer Schicht mit lateral variierender Dicke gemäß einer Ausführungsform.
    • 3A bis 3C veranschaulichen Prozesse eines Verfahrens zum Herstellen eines Halbleitersubstrats mit einem geneigten Oberflächenabschnitt gemäß einer Ausführungsform.
    • 4A und 4B veranschaulichen Prozesse eines Verfahrens zum Herstellen eines Halbleitersubstrats mit einem geneigten Oberflächenabschnitt und einer Isolationsschicht mit lateral variierender Dicke gemäß mehreren Ausführungsformen.
    • 5A bis 5C veranschaulichen Prozesse eines Verfahrens zum Herstellen einer Schicht mit einer lateral variierenden Dicke gemäß einer Ausführungsform.
    • 6A bis 6C veranschaulichen Prozesse eines Verfahrens zum Herstellen einer Schicht mit einer lateral variierenden Dicke gemäß einer Ausführungsform.
    • 7A und 7B veranschaulichen Prozesse eines Verfahrens zum Herstellen einer Schicht mit einer lateral variierenden Dicke in getrennten Gebieten gemäß einer Ausführungsform.
    • 8 veranschaulicht eine Halbleitervorrichtung mit einer Gateelektrode auf einem Gatedielektrikum und einer lateral zunehmenden Dicke gemäß einer Ausführungsform.
    • 9 veranschaulicht eine Halbleitervorrichtung, die eine Isolationsschicht mit einer lateral variierenden Dicke verwendet, um ein VLD-Dopingprofil auszubilden gemäß einer Ausführungsform.
    • 10A und 10B veranschaulichen Oberflächenprofile gemäß Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der nachfolgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon darstellen und in denen durch Veranschaulichung bestimmte Ausführungsformen zeigt, in denen die Erfindung eingesetzt werden kann. Diesbezüglich wird richtungsbezogene Terminologie, wie etwa „oben“, „unten“, „vorne“, „hinten“, „führend“, „nachfolgend“, etc. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Vielzahl unterschiedlicher Orientierungen positioniert werden können, wird die richtungsbezogene Terminologie zu Zwecken der Veranschaulichung eingesetzt und ist in keiner Weise einschränkend. Es versteht sich, dass andere Ausführungsformen eingesetzt und strukturelle oder logische Veränderungen vorgenommen werden können. Die nachfolgende detaillierte Beschreibung soll somit nicht in einem einschränkenden Sinne verstanden werden und der Umfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert. Die beschriebenen Ausführungsformen verwenden spezifische Sprache, die nicht als den Umfang der angehängten Patentansprüche einschränkend ausgelegt werden soll.
  • Der Begriff „lateral“, wie in dieser Beschreibung verwendet, soll eine Orientierung parallel zur Hauptoberfläche eines Halbleitersubstrats beschreiben.
  • Der Begriff „vertikal“, wie in dieser Beschreibung verwendet, soll eine Orientierung, die zu der Hauptoberfläche des Halbleitersubstrats normalstehend angeordnet ist, beschreiben.
  • In dieser Beschreibung wird von einer zweiten Oberfläche eines Halbleitersubstrats angenommen, dass sie von der unteren oder rückseitigen Oberfläche ausgebildet wird, während von einer ersten Oberfläche angenommen wird, dass sie von der oberen, vorderen oder Hauptoberfläche des Halbleitersubstrats ausgebildet wird. Die Begriffe „oberhalb“ und „unterhalb“, wie in dieser Beschreibung verwendet, beschreiben daher eine relative Lage eines Strukturmerkmals zu einem anderen Strukturmerkmal unter Berücksichtigung dieser Orientierung.
  • Die Begriffe „elektrische Verbindung“ und „elektrisch verbunden“ beschreibt eine ohmsche Verbindung zwischen zwei Elementen.
  • Der Begriff „Zerfließen“ kann hierin als entweder ein Verb oder ein Nomen verwendet werden. Wird es als Verb verwendet, soll der Begriff „zerfließen“ abhängig von seinem Kontext entweder als „fließen oder teilweise rückfließen, auf sich ausbreitende Weise, beispielsweise in Folge einer zumindest teilweisen Verflüssigung, die zu einer verminderten Viskosität führt“ oder als „verursachen von einem Fließen oder teilweisen Zurückfließen, auf sich ausbreitende Weise, beispielsweise in Folge einer zumindest teilweisen Verflüssigung, die zu einer verminderten Viskosität führt“. Wie hierin in größerem Detail beschrieben, kann das Zerfließen eines Isolationsschichtmaterials durch das Erhöhen der Temperatur des Materials, um seine Viskosität zu vermindern, erreicht werden. In den bestimmten, hierin beschriebenen Beispielen, ist diese Reduktion nicht ein Schmelzen im Sinne eines Phasenübergangs, sondern ist eher ein allgemeines Weichwerden des Materials, das eine ausbreitende Wirkung erlaubt.
  • Eine nächste Ausführungsform wird mit Bezug auf die 1A bis 1D beschrieben. Diese Ausführungsform umfasst die Ausbildung einer Isolationsschicht mit lateral variierender Dicke. Insbesondere wird die Isolationsschicht, wie etwa eine Oxidschicht, mit einer im Wesentlichen kontinuierlich zunehmenden Dicke in lateraler Richtung bereitgestellt.
  • Ein Substrat 110, wie etwa ein Halbleitersubstrat, wird bereitgestellt. Das Substrat 110 weist eine erste Oberfläche 111 und eine der ersten Oberfläche gegenüberliegenden zweite Oberfläche 112 auf. Eine Isolationsschicht 120 wird auf der ersten Oberfläche 111 des Substrats 110 ausgebildet. Eine Vielzahl von zumindest einem aus Vertiefungen und Öffnungen 125 wird in der Isolationsschicht 120 ausgebildet. 1B zeigt die mit einer Vielzahl von Öffnungen 125 ausgestattete Isolationsschicht 120. Alternativ dazu können Vertiefungen unterschiedlicher Tiefe bereitgestellt werden, die für die nachfolgenden Prozesse ebenfalls geeignet sind.
  • Die Isolationsschicht 120 kann beispielsweise eine einzelne aus Siliziumoxid bestehende Schicht sein. Jedes Isoliermaterial, das durch einen Temperungsprozess weichgemacht werden kann, kann eingesetzt werden, wie unten weiter beschrieben. Bestimmte Beispiele geeigneter Materialien umfassen dotierte Oxidschichten, wie etwa Phosphorglas. Zusätzlich oder alternativ dazu können auch bor-dotiertes Phosphorglas, Polymere und/oder Abdeckmittel verwendet werden. Darüber hinaus erlauben Kombinationen der Materialien zudem ein Maßschneidern der Flusseigenschaften der Isolationsschicht 120.
  • Die Isolationsschicht 120 kann auch einen Stapel von zumindest zwei oder mehreren Schichten umfassen. Beispielsweise können zwei oder mehrere Oxidschichten mit einer unterschiedlichen Ätzgeschwindigkeit auf der ersten Oberfläche 111 des Substrats 110 ausgebildet werden. Die unterschiedliche Ätzgeschwindigkeit wird in Hinblick auf einen einzelnen gemeinsamen Ätzprozess definiert. Der Schichten mit unterschiedlicher Ätzgeschwindigkeit umfassende Schichtenstapel kann durch sequentielles Abscheiden von Schichten mit unterschiedlicher Ätzgeschwindigkeit ausgebildet werden. Typischerweise wird zuerst eine Schicht mit einer niedrigen Ätzgeschwindigkeit abgeschieden, gefolgt von der Abscheidung von einer oder mehreren Schichten mit einer höheren Ätzgeschwindigkeit. Alternativ dazu können Schichten mit unterschiedlichen Ätzgeschwindigkeiten ausgebildet werden, indem ein Basismaterial abgeschieden wird und anschließend Verunreinigungen, die die Ätzgeschwindigkeit des Basismaterials beeinflussen, implantiert werden. Ein solcher Implantationsprozess kann als Schaden-Implantation beschrieben werden, da die implantierten Ionen das Basismaterial beschädigen und die Anfälligkeit des Basismaterials für den Ätzprozess erhöhen. Somit erhöht sich durch das Implantieren von Ionen die Ätzgeschwindigkeit.
  • Die Öffnungen 125 sind in einem Abstandsmaß p (im Sinne einer Teilung oder Rastmaßes; Englisch: pitch) angeordnet. Jede der Öffnungen 125 hat eine laterale Breite w, wie in 1B dargestellt. Zumindest das Abstandsmaß p und/oder die lateralen Breite w variiert in lateraler Richtung. Das Abstandsmaß p ist definiert als der laterale Abstand zwischen den Mittellinien der Öffnungen 125. Die gestrichelten Linien in 1B markieren die Mittellinien der Öffnungen 125.
  • Gemäß einer Ausführungsform vergrößert sich das Abstandsmaß p der Vielzahl des zumindest einen aus den Vertiefungen und Öffnungen 125 in lateraler Richtung, während die laterale Breite w von jeder der zumindest einen aus den Vertiefungen und Öffnungen 125 konstant bleibt.
  • Gemäß einer Ausführungsform verringert sich die laterale Breite w von jeder der zumindest einen aus Vertiefungen und Öffnungen 125 in lateraler Richtung, während das Abstandsmaß p der Vielzahl der zumindest einen aus Vertiefungen und Öffnungen 125 konstant bleibt.
  • Gemäß einer Ausführungsform verringert sich die laterale Breite des zumindest einen aus den Vertiefungen und Öffnungen 125 in lateraler Richtung, während das Abstandsmaß p der Vielzahl der zumindest einen aus Vertiefungen und Öffnungen 125 sich in der lateralen Richtung vergrößert.
  • Typischerweise umfasst die Vielzahl von Öffnungen 125 mehr als zwei Öffnungen, wie etwa zumindest drei Öffnungen oder zumindest fünf Öffnungen und umfasst im Idealfall zumindest zehn Öffnungen oder mehr. Die Anzahl an Öffnungen hängt vom verfügbaren Raum und dem Ausmaß ab, zu dem die laterale Breite w und/oder das Abstandsmaß p variieren können.
  • Die Vielzahl der Öffnungen 125 definiert ein bestimmtes Gebiet in der Isolationsschicht 120. Gemäß der in 1B abgebildeten Ausführungsform umfasst das bestimmte Gebiet sieben Öffnungen 125. Das bestimmte Gebiet definiert das Gebiet, in dem die Isolationsschicht 120 mit einer lateral variierenden Dicke ausgestattet sein wird. In der vorliegenden Ausführungsform wird die Isolationsschicht 120 mit einer lateral von links nach rechts zunehmenden Dicke ausgestattet sein.
  • In der in 1A bis 1D gezeigten Ausführungsform bleibt das Abstandsmaß p konstant, während die laterale Breite w sich von rechts nach links erhöht. Somit nimmt die Breite w der Öffnungen 125 von links nach rechts ab.
  • Die Isolationsschicht 120 kann zudem weitere Öffnungen oder Vertiefungen in anderen Gebieten als dem bestimmten Gebiet umfassen. Darüber hinaus kann die Isolationsschicht 120 in einem oder mehreren der anderen Gebiete gänzlich entfernt werden.
  • Für das Ausbilden der Öffnungen 125 wird, wie in 1A veranschaulicht, eine Maskenschicht 140 auf der Isolationsschicht 120 ausgebildet. Die Maskenschicht 140 ist strukturiert, um die Maskenschicht 140 mit einer Vielzahl von Öffnungen 145 zu versehen, die die Lage und Größe der Öffnungen 145 in der Isolationsschicht 120 definieren. Für das Strukturieren der Maske 140 ist lediglich ein fotolithografischer Prozess erforderlich, was die Herstellungskosten signifikant verringert. Beispielsweise kann die Maskenschicht 140 eine Abdeckmittelschicht sein, die, um ein Muster von einem Retikel auf die Maskenschicht 140 zu übertragen, einer Bestrahlung ausgesetzt wird. Das Muster entspricht der Anordnungen der Öffnungen 145 und kann zudem Strukturen umfassen. Die freigelegten oder nichtfreigelegten Abschnitte, abhängig davon, ob das Abdeckmaterial der Maskenschicht 140 aus negativem oder positivem fotolithografischen Material zusammengesetzt ist, werden chemisch entfernt, um die Öffnungen 145 in der Maskenschicht 140 auszubilden.
  • In einem weiteren Prozess wird die Isolationsschicht 120 unter Verwendung der Maskenschicht 140 als Ätzmaske geätzt, um die Vielzahl der Öffnungen 125 in der Isolationsschicht 120 auszubilden. Gemäß einer Ausführungsform ist der Ätzvorgang ein isotropes Ätzen. Gemäß einer weiteren Ausführungsform ist der Ätzvorgang ein anisotropes Ätzen.
  • Das Ätzen kann ein einzelner Ätzprozess sein oder kann getrennte Ätzprozesse umfassen. Beispielsweise kann das Ätzen, wenn die Isolationsschicht 120 einen Schichtstapel aus Schichten mit unterschiedlichen Ätzgeschwindigkeiten umfasst, mehrere Ätzprozesse, die isotrop und/oder anisotrop sein können, umfassen. Darüber hinaus kann das Ätzen einen ersten Ätzprozess und einen zweiten Ätzprozess umfassen, wobei einer aus dem ersten und zweiten Ätzprozess ein isotroper Ätzprozess ist während der andere aus dem ersten und zweiten Ätzprozess ein anisotroper Ätzprozess ist. Der erste Ätzprozess und der zweite Ätzprozess können durchgeführt werden, ungeachtet dessen, ob die Isolationsschicht 120 nur eine einzelne Schicht oder einen Schichtstapel umfasst.
  • Gemäß einer Ausführungsform werden Dotiermittel in die Isolationsschicht 120 implantiert, wobei die Maskenschicht 140 als Implantationsmaske verwendet wird. Typischerweise wird die Implantation vor dem Ätzen der Isolationsschicht 120 durchgeführt. Die Dotierung beeinflusst die Ätzeigenschaften des Materials der Isolationsschicht 120 wie weiter unten beschrieben wird. Die Implantation kann auch vor dem Ausbilden der Maskenschicht 140 durchgeführt werden. Darüber hinaus kann, wenn die Implantation der Isolationsschicht 120 unter Verwendung der Maskenschicht 140 als Implantationsmaske vorgenommen wird, das Ätzen ohne die Maskenschicht 140 durchgeführt werden. Da die dotierten Gebiete der Isolationsschicht 120 mit einer anderen Ätzgeschwindigkeit als die undotierten Gebiete geätzt werden, kann die Isolationsschicht 120 ohne Verwendung der Maskenschicht 140 als Ätzmaske strukturiert werden.
  • In einem weiteren Prozess, wie in 1C veranschaulicht, wird die mit den Öffnungen 125 ausgestattete Isolationsschicht 120 bei erhöhten Temperaturen getemperte, sodass die Isolationsschicht 120 zumindest teilweise zerfließt. Bei erhöhter Temperatur erweicht sich die Isolationsschicht 120 und beginnt zu zerfließen. Das erweichte material verteilt sich und verschließt die Öffnungen 125 der Isolationsschicht 120, um eine kontinuierliche Isolationsschicht 120' auszubilden. Da die Öffnungen 125 der Isolationsschicht 120 im linken Teil von 1B eine größere laterale Breite w aufweisen als im rechten Teil von 1B, ist im rechten Teil mehr Material der Isolationsschicht 120 vorhanden. Aus diesem Grund wird die ausgebildete, kontinuierliche Isolationsschicht 120' eine von links nach rechts lateral zunehmende Dicke aufweisen. Dies wird in 1C veranschaulicht.
  • Die kontinuierliche Isolationsschicht 120' bildet eine Isolationsschicht mit einer lateral variierenden Dicke aus. Die kontinuierliche Isolationsschicht 120' wird auch als getemperte Isolationsschicht bezeichnet.
  • Im Fall von Phosphorglas als Material der Isolationsschicht 120 wird die Isolationsschicht 120 typischerweise auf Temperaturen in einem Bereich von etwa 950 °C und 1050 °C, beispielsweise etwa 1000 °C erwärmt. Die Glühzeit liegt typischerweise in einem Bereich zwischen etwa ein paar Minuten und ein paar Stunden. Höhere Temperaturen werden das Erweichen und die Fließfähigkeit des Materials der Isolationsschicht 120 beschleunigen, während niedrigere Temperaturen den Zerfließprozess verlangsamen.
  • Typischerweise wird das Tempern der Isolationsschicht 120 bei einer erhöhten Temperatur vorgenommen. Im Fall von Polymeren liegt der Temperaturbereich typischerweise zwischen etwa 100 °C und etwa 500 °C. Wird anorganisches Material für die Isolationsschicht 120 verwendet, beträgt der Temperaturbereich zwischen etwa 800 °C und etwa 1100 °C und typischerweise zwischen etwa 900 °C und etwa 1000 °C, beispielsweise bei der Verwendung von Glasmaterial.
  • Die kontinuierliche Isolationsschicht 120' wird somit mit einer geneigten oberen Oberfläche 121 mit einer von links nach rechts zunehmenden Dicke ausgestattet, wie aus 1C hervorgeht. Die Steilheit der oberen Oberfläche 121 der ausgebildeten kontinuierlichen Isolationsschicht 120' kann durch Anpassen des Abstandsmaßes p und/oder der Breite w der Öffnungen 125 in der Isolationsschicht 120 eingestellt werden. Es ist teilweise möglich, die Isolationsschicht 120 mit einer graduell zunehmenden Dicke auszustatten. Der Winkel zwischen der oberen Oberfläche 121 der ausgebildeten kontinuierlichen Isolationsschicht 120' und der ersten Oberfläche 111 des Substrats kann vergleichbar klein sein, beispielsweise ein paar Grad, wie etwa gleich oder kleiner 5° oder sogar kleiner als 2°. Darüber hinaus kann der Winkel zwischen der oberen Oberfläche 121 der ausgebildeten kontinuierlichen Isolationsschicht 120' und der ersten Oberfläche 111 des Substrats gemäß einer Ausführungsform zwischen etwa 5° und etwa 20° betragen. Gemäß einer anderen Ausführungsform kann der Winkel zwischen etwa 20° und etwa 50° betragen. Solche geneigten Oberflächen können auch in das Substrat 110 übertragen werden, sodass die erste Oberfläche 111 des Substrats 110 ebenfalls mit einer geneigten Oberfläche ausgestattet wird. Das Übertragen der geneigten Oberfläche auf das Substrat 110 wird weiter unten beschrieben.
  • Gemäß einer Ausführungsform kann der Winkel zwischen der oberen Oberfläche 121 der ausgebildeten kontinuierlichen Isolationsschicht 120' und der ersten Oberfläche 111 des Substrats gleich oder kleiner als 10° sein oder kann zwischen etwa 1° und etwa 10° betragen. Solche sanft geneigten Oberflächen sind beispielsweise für dielektrische Schichten oder Isolationsschichten zweckmäßig, die beispielsweise als Feldoxide in Randabschlussgebieten verwendet werden.
  • Gemäß einer Ausführungsform kann der Winkel mehr als etwa 20° betragen. Steilere Oberflächen sind beispielsweise geeignet für in Halbleitersubstraten ausgebildete Mesa-Strukturen.
  • Abhängig von der tatsächlichen Anordnung der Öffnungen 125, d.h. ihre Verteilung und die Unterschiede in der lateralen Breite w, wird die kontinuierliche Isolationsschicht 120' zumindest in dem bestimmten Gebiet mit einer lateral variierenden Dicke ausgestattet, wobei das Höhenprofil der so ausgebildeten Isolationsschicht 120' von der lateralen Verteilung der Öffnungen 125 und ihrer Breite w abhängt. Somit kann durch eine geeignete Anordnung der Öffnungen 125 jedes Höhen- oder Dickeprofil hergestellt werden. Beispielsweise kann die Isolationsschicht 120 mit verschiedenen Gebieten, wobei jedes Gebiet eine Vielzahl von Öffnungen 125 umfasst, ausgestattet sein, um Gebiete mit einer zunehmenden Dicke auszubilden. Darüber hinaus kann ein erstes Gebiet der Isolationsschicht 120 als eine Vielzahl von Öffnungen 125 mit abnehmender lateraler Breite w aufweisend in eine erste Richtung definiert werden, während ein zweites Gebiet der Isolationsschicht 120 als eine Vielzahl von Öffnungen 125 mit zunehmender lateraler Breite w in der ersten Richtung definiert werden kann. Jedes aus dem ersten und zweiten Gebiet der Isolationsschicht 120 kann auch mit Öffnungen 125 mit unterschiedlichen Abstandsmaßen p und/oder unterschiedlicher lateraler Breite w in derselben lateralen Richtung oder in unterschiedlichen lateralen Richtungen ausgestattet sein.
  • Auf der oberen Oberfläche 121 der kontinuierlichen Isolationsschicht 120' kann, wie in 1C veranschaulicht, eine Restwelligkeit verbleiben. Die Ausbildung solcher Wellen kann durch das Erhöhen der Temperatur im Temperungsprozess reduziert werden. Um zu verhindern, dass das Material der Isolationsschicht 120 zu weich wird und sich vollständig über die erste Oberfläche 111 des Substrats 110 verteilt, wird die Temperatur in Abhängigkeit vom Material der Isolationsschicht 120 und der Dauer des jeweiligen Temperungsprozesses auf einen bestimmten Höchstwert beschränkt. Wenn nach dem Temperungsprozess Wellen verbleiben, können sie durch das nachfolgende Ätzen verringert oder entfernt werden.
  • Die Rückflusseigenschaften des Materials für die Isolationsschicht 120 kann beispielsweise durch geeignetes Dotieren der Isolationsschicht 120 angepasst werden. Beispielsweise kann zusätzlich zu einer Dotierung mit Phosphor eine Dotierung mit Bor durchgeführt werden. Darüber hinaus, wenn die Isolationsschicht 120 zwei oder mehr Schichten mit unterschiedlicher Dotierkonzentration umfasst, unterscheiden sich die Rückflusseigenschaften dieser Schichten. Beispielsweise kann eine untere Schicht reduzierte Rückflusseigenschaften aufweisen, d.h. dass sich die Isolationsschicht 120 bei höheren Temperaturen zu erweichen beginnt oder weniger stark ausgeprägt ist, während eine obere Schicht bei derselben Temperatur mit verbesserten Rückflusseigenschaften ausgestattet sein kann. Wird eine solche Isolationsschicht 120 erwärmt, zerfließt die obere Schicht früher und stärker als die untere Schicht, sodass die Öffnungen 125 mit dem material der oberen Schicht gefüllt werden, während die untere Schicht länger fest bleibt und ihre Form behält.
  • Wie hierin beschrieben wird eine Isolationsschicht mit kontinuierlicher Oberfläche mit einem bestimmten Oberflächenprofil ausgebildet, durch das Bereitstellen einer diskontinuierlichen Schicht, die von der eine Vielzahl von Unterbrechungen darstellenden Öffnungen 125 umfassenden Isolationsschicht 120 ausgebildet wird, und das Erwärmen der diskontinuierlichen Schicht, um das Material der diskontinuierlichen Schicht zu erweichen, sodass es zerfließt, bis die Unterbrechungen der diskontinuierlichen Schicht verschwinden und die kontinuierliche Schicht ausgebildet wird. Die endgültige Oberfläche oder ein solches Dickeprofil der kontinuierlichen Schicht wird durch die geometrische Anordnung der Diskontinuitäten in der diskontinuierlichen Schicht festgelegt.
  • In einem weiteren Prozess, wie in 1D veranschaulicht, wird eine Metallschicht 160 auf der kontinuierlichen Isolationsschicht 120' ausgebildet. Optional dazu kann vor dem Ausbilden der Metallschicht 160 eine Isolationsschicht 150 auf der Oberfläche 121 der kontinuierlichen Isolationsschicht 120' ausgebildet werden. Die Metallschicht 160 kann durch jeden geeigneten Prozess, wie etwa Abscheiden, beispielsweise physikalische Beschichtungsverfahren oder chemische Gasphasenabscheidung, ausgebildet werden.
  • Die Metallschicht 160 kann beispielsweise eine Feldplatte einer Randabschlussstruktur einer Leistungshalbleitervorrichtung sein. In diesem Fall veranschaulichen die 1A bis 1D einen Abschnitt der Peripherie der Halbleitervorrichtung, bei der die Randabschlussstruktur ausgebildet wird. Gemäß einer Ausführungsform können zwei oder mehrere Feldplatten auf der kontinuierlichen Isolationsschicht 120' ausgebildet werden. Die kontinuierliche Isolationsschicht 120' wird anschließend mit verschiedenen Gebieten ausgestattet, wobei jede davon ein zunehmendes Dickeprofil aufweist und die Dicke jedes Gebiets in Richtung des äußeren Randes der Halbleitervorrichtung zunimmt. Einzelne Metallschichten 160 werden dann auf jedem der verschiedenen Gebiete der kontinuierlichen Isolationsschicht 120' ausgebildet, sodass der Abstand zwischen jeder der Metallschichten 160 und der Oberfläche 111 des Substrats 110 in Richtung des äußeren Randes der Halbleitervorrichtung zunimmt.
  • Die Randabschlussstruktur kann auch sogenannte Feldringe, die dotierte Gebiete sind, umfassen, wobei ein bestimmtes dotiertes Gebiet elektrisch mit einer bestimmten Feldplatte verbunden ist. Typischerweise sind die Feldringe elektrisch „schwebend“ .
  • Durch das Umwandeln der Isolationsschicht 120 mit einer konstanten Dicke in eine Isolationsschicht mit Gebieten kontinuierlich zunehmender Dicke, weisen die Metallschicht 160 oder die Metallschichten 160, die auf der kontinuierlichen Isolationsschicht 120' ausgebildet werden, keine scharfen Ränder auf. Somit werden elektrische Feldspitzen in der kontinuierlichen Isolationsschicht 120' und dem Substrat 110 unterhalb der Metallschichten 160 verhindert. Dies und der sorgfältig festgelegte Gradient der Dicke der kontinuierlichen Isolationsschicht 120' erlaubt die Verminderung der lateralen Höchstausdehnung der Randabschlussstruktur. Darüber hinaus werden die Blockiereigenschaften der Vorrichtung verbessert, da die Wahrscheinlichkeit eines dielektrischen Zusammenbruchs verringert wird.
  • Darüber hinaus erlaubt der hierin beschriebene Ansatz eine signifikante Verringerung von Maskenschichten, die gewöhnlich für das Ausbilden einer Isolationsschicht mit zunehmender Dicke durch einen schrittweisen Prozess erforderlich sind. Beispielsweise kann die Anzahl der lithografischen Prozesse, im Vergleich zu gewöhnlich verwendeten, schrittweisen Prozessen, um einen oder zwei oder sogar mehr reduziert werden. Darüber hinaus kann die Anzahl der erforderten Feldplatten für eine bestimmte eingestufte Blockierspannung einer Vorrichtung durch die Verwendung einer Isolationsschicht mit variierender Dicke reduziert werden. Mit optimierter Dicke und optimiertem Gradient der Isolationsschicht kann eine einzelne Feldplatte sogar für hoch eingestufte Blockierspannungen der Vorrichtung ausreichend sein.
  • Gemäß einer Ausführungsform wird die wie oben beschrieben, ausgebildete kontinuierliche Isolationsschicht 120' als Ätzmaske verwendet für das Implantieren von Dotiermitteln in das Substrat 110, das ein Halbleitermaterial sein kann, in das Halbleitervorrichtungen integriert sind. Werden Dotiermittel in das Halbleitersubstrat 110 implantiert, steigt die Tiefe der Implantation mit zunehmender Dicke der kontinuierlichen Isolationsschicht 120'. Beispielsweise wird die Implantationstiefe angepasst, sodass die Konzentrationsspitze der implantierten Dotiermittel sich in einer bestimmten Tiefe von der ersten Oberfläche 111 des Halbleitersubstrats 110 befinden, wenn keine kontinuierliche Isolationsschicht 120' oder andere Maske verwendet wird. In Gebieten, die von der kontinuierlichen Isolationsschicht 120' bedeckt werden, variiert die Implantationstiefe in das Halbleitersubstrat 110 abhängig von der lokalen Dicke der kontinuierlichen Isolationsschicht 120'. Es ist daher möglich, ein Dotiergebiet im Halbleitersubstrat 110 mit einer lateral variierenden Implantationstiefe auszubilden. Dies kann beispielsweise für Randabschlussgebiete mit einer lateral variierenden Dotierung (VLD) zweckmäßig sein.
  • Alternativ zu Obigem oder in Kombination damit kann die kontinuierliche Isolationsschicht 120' als Implantationsmaske verwendet werden, um die Konzentration der implantierten Dotiermittel gemäß einer Ausführungsform lateral zu variieren. Beispielsweise kann die Implantationstiefe angepasst werden, um eine seichte Implantation, d.h. die Implantationsspitze befindet sich im Wesentlichen an der ersten Oberfläche 111 des Halbleitersubstrats 110. Wird die kontinuierliche Isolationsschicht 120' als Implantationsmaske verwendet, verringert sich die Menge an Dotiermittel, die in das Halbleitersubstrat 110 implantiert werden, abhängig von der lokalen Dicke der kontinuierlichen Isolationsschicht 120', da nun ausschließlich die Implantationsspur das Substrat 110 erreicht.
  • Eine spezifische Ausführungsform wird in 9 veranschaulicht, die ein Halbleitersubstrat 910 mit einer Isolationsschicht 920 mit von links nach rechts zunehmender Dicke auf einer ersten oder oberen Oberfläche 911 der Halbleitervorrichtung 910 zeigt. Die Isolationsschicht 920 wird als Maske für die Implantation verwendet. Die Implantation wird durch die Pfeile in 9 angedeutet. Aufgrund der zunehmenden Dicke der Isolationsschicht 920 variiert die vertikale Tiefe des resultierenden Dotierungsprofils mit der Dicke der Isolationsschicht 920. Die Spitzenkonzentration der Dotierung des Dotierungsprofils wird bei 955 angedeutet und zeigt, dass die Spitzendotierungskonzentration von links nach rechts zunimmt. Die in 9 gezeigte Struktur kann als VLD-Randabschluss (variierende laterale Dotierung) verwendet werden. Die Isolationsschicht kann eine anorganische Schicht, wie etwa eine Oxidschicht oder Glasschicht, sein oder kann eine organische Schicht, wie etwa eine Polymer-Schicht, sein.
  • Die Isolationsschicht 910 kann mit einer zunehmenden Dickesteigerung, beispielsweise mit einer von links nach rechts zunehmenden Dickesteigerung, ausgestattet sein, um einen in einem vertikalen Querschnitt ersichtlichen, gebogenen Verlauf des Dotierungsprofils zu erhalten.
  • Mit Bezug auf die 2A bis 2E wird eine weitere Ausführungsform beschrieben.
  • Ähnlich zu der Ausführungsform von 1A bis 1D wird ein Substrat 110, wie etwa ein Halbleitermaterial, bereitgestellt. Das Substrat 110 umfasst eine erste Oberfläche 111 und eine der ersten Oberfläche 111 gegenüberliegende zweite Oberfläche 112.
  • Eine Isolationsschicht wird auf der ersten Oberfläche 111 des Substrats 110 ausgebildet. Die Isolationsschicht umfasst eine auf der ersten Oberfläche 111 des Substrats 110 ausgebildete erste Isolationsschicht 220 und eine auf der ersten Isolationsschicht 220 ausgebildete zweite Isolationsschicht 230, sodass ein Schichtstapel auf der ersten Oberfläche 111 des Substrats 110 ausgebildet wird. Somit wird die erste Isolationsschicht 220 zwischen dem Substrat 110 und der zweiten Isolationsschicht 230 angeordnet.
  • Gemäß einer Ausführungsform unterscheiden sich die erste Isolationsschicht 220 und die zweite Isolationsschicht 230 von einander zumindest in einem aus vertikaler Dicke und Material. Beispielsweise können sich die Materialien der ersten und zweiten Isolationsschicht 220, 230 mit Hinblick auf einen gemeinsamen Ätzprozess in ihren Ätzeigenschaften unterscheiden. Die unterschiedlichen Ätzeigenschaften, wie etwa Ätzgeschwindigkeiten, können wie oben beschrieben, durch Implantation angepasst werden.
  • Gemäß einer Ausführungsform umfasst die Isolationsschicht zudem eine Ätzstoppschicht 205, die zwischen der ersten Isolationsschicht 220 und der zweiten Isolationsschicht 230 angeordnet ist. Die Ätzstoppschicht 205 ist zwischen die erste und die zweite Isolationsschicht 220, 230 eingefügt, sodass ein die erste Isolationsschicht 220, die Ätzstoppschicht 205 und die zweite Isolationsschicht 230 umfassender Schichtstapel ausgebildet wird.
  • Wie in 2A veranschaulicht wird eine Maskenschicht 240 auf der zweiten Isolationsschicht 230 ausgebildet. Die Maskenschicht 240 ist strukturiert, um die Maskenschicht 240 mit einer Vielzahl von Öffnungen 245 auszustatten, die die Lage und Größe einer in der Isolationsschicht zu bildenden Vielzahl zumindest eines aus Vertiefungen und Öffnungen definiert. Die Ausbildung der Maskenschicht 240 einschließlich der geometrischen Anordnung der Öffnungen 245 kann wie oben beschrieben durchgeführt werden.
  • Die Anordnung der Öffnungen 245 kann sich wie oben beschrieben unterscheiden. In der vorliegenden Ausführungsform bleibt das laterale Abstandsmaß p der Öffnungen 245 konstant, während die laterale Breite w von links nach rechts zunimmt.
  • In einem weiteren Prozess wird, wie in 2B veranschaulicht, eine zweite Isolationsschicht 230 unter Verwendung der Maskenschicht 240 als Ätzmaske geätzt, um Öffnungen 235 in der zweiten Isolationsschicht 230 auszubilden, wobei sich die Öffnungen bis zur Ätzstoppschicht 205 erstrecken. Die Ätzstoppschicht 205 agiert hier als Ätzstopp, d.h. die Ätzstoppschicht hat eine signifikant niedrigere Ätzgeschwindigkeit als die zweite Isolationsschicht 230. Beispielsweise besteht die Ätzstoppschicht 205 aus einem Material, das sich von einem Material der zweiten Isolationsschicht 230 unterscheidet, sodass die Ätzstoppschicht 205 im Vergleich zu der zweiten Isolationsschicht 230 während des Ätzens mit einer verringerten Ätzgeschwindigkeit geätzt wird.
  • In einer Ausführungsform besteht die Ätzstoppschicht 205 aus einem Material, das im Wesentlichen während des Ätzens mit derselben Ätzgeschwindigkeit wie die zweite Isolationsschicht 230 geätzt wird. In diesem Fall wird das Ätzen nicht bei der Ätzstoppschicht 205 aufhören. Jedoch dient die Ätzstoppschicht 205 als Beobachtungsschicht, die erlaubt zu detektieren, wann das Ätzen die Ätzstoppschicht 205 erlaubt. Somit kann der Ätzprozess zudem das Beobachten des Ätzens, das Detektieren, wann das Ätzen die Ätzstoppschicht 205 erreicht, und das Stoppen des Ätzens, sobald das Ätzen die Ätzstoppschicht 205 erreicht, umfassen. Das Beobachten kann das Detektieren für die Ätzstoppschicht 205 spezifischer Materialzusammensetzungen umfassen.
  • Wenn das Ätzen mit einer hohen physikalischen Ätzgeschwindigkeit durchgeführt wird, wird typischerweise auch die Ätzstoppschicht 205 teilweise entfernt. Wenn die Ätzstoppschicht 205 als Beobachtungsschicht verwendet wird, dann wird die Ätzstoppschicht 205 typischerweise teilweise oder vollständig entfernt. Das Ausmaß des Entfernens hängt von der Widerstandsfähigkeit der Ätzstoppschicht 205 gegenüber dem verwendeten Ätzprozess ab. Gemäß einer Ausführungsform ist die Ätzstoppschicht 205 auch strukturiert.
  • Wie in 2C illustriert, wird das Substrat 110 in einem weiteren Prozess einem Temperungsprozess unterzogen, der als erster Temperungsprozess bezeichnet wird. Der erste Temperungsprozess führt zu einem Weichwerden und Zerfließen von zumindest der zweiten Isolationsschicht 230, die dadurch in eine kontinuierliche Isolationsschicht 230' umgewandelt wird und aufgrund der gegebenen Anordnung der Öffnungen 235 eine zunehmende Dicke aufweist. Die obere Oberfläche 231 der Isolationsschicht 230' ist leicht geneigt.
  • Während des ersten Temperungsprozesses können die erste Isolationsschicht 220 und die Ätzstoppschicht 205 ebenfalls weich werden. Jedoch werden sie nicht zerfließen, da beide typischerweise unstrukturiert sind. Alternativ dazu kann das Ätzen die Ätzstoppschicht 205 auch teilweise entfernen, sodass die Ätzstoppschicht 205 auch bis zu einem gewissen Grad zerfließen kann. Bestehen die Ätzstoppschicht 205 und/oder die erste Isolationsschicht 220 darüber hinaus aus einem anderen Material als die zweite Isolationsschicht 220, so kann das Weichwerden der ersten Isolationsschicht 220 und der Ätzstoppschicht 205 verhindert werden.
  • Die nach dem Temperungsprozess resultierende Struktur wird in 2C veranschaulicht, wo die auf der Ätzstoppschicht 205 ausgebildete, kontinuierliche Isolationsschicht 230' gezeigt wird. Die Ätzstoppschicht 205 kann während des Ätzens ebenfalls teilweise entfernt werden. Darüber hinaus kann die Ätzstoppschicht 205 für den ersten Temperungsprozess weniger anfällig sein als die zweite Isolationsschicht 230 und nicht weich werden.
  • In weiterer Folge wird ein Ätzprozess durchgeführt, wobei der Ätzprozess typischerweise mit Bezug auf die kontinuierliche Isolationsschicht 230' (zweite Isolationsschicht 230), die Ätzstoppschicht 205 und die erste Isolationsschicht 220 nicht selektiv ist. Typischerweise ist der Ätzprozess ein isotroper Ätzprozess und überträgt das Oberflächenprofil der kontinuierlichen Isolationsschicht 230' auf die erste Isolationsschicht 220, die in eine Isolationsschicht 220' mit einer geneigten oder graduell ansteigenden Oberfläche 221 umgewandelt wird. Bei Verwendung eines isotropen Ätzprozesses, verschwinden die Wellen der kontinuierlichen Isolationsschicht 230' und werden auf die Isolationsschicht 220' nicht oder nur teilweise übertragen. Alternativ dazu wird bei Verwendung eines eher anisotropen Prozesses die Oberflächenstruktur der kontinuierlichen Isolationsschicht 230' in ausgeprägterer Form übertragen, sodass die Wellen der kontinuierlichen Isolationsschicht 230' auch auf die Isolationsschicht 220' übertragen werden.
  • Die laterale Ausdehnung dieser Wellen wird im Wesentlichen von dem Abstandsmaß p der Öffnungen 245 bestimmt. Somit können die Kuppen dieser Wellen lateral variieren.
  • Abhängig von dem Muster der Öffnungen 235 und ihrer geometrischen Beziehungen zueinander wird die Isolationsschicht 220' in bestimmten Gebieten mit einer lateral variierenden Dicke ausgestattet.
  • In einer Ausführungsform, wird wie oben beschrieben eine Schadenimplantation in die erste Isolationsschicht 220 vorgenommen, wobei die kontinuierliche Isolationsschicht 230' als Implantationsmaske verwendet wird. Wird beispielsweise die Implantationstiefe innerhalb der ersten Isolationsschicht 220 eingestellt, so steigt der beschädigte Anteil der ersten Isolationsschicht 220 mit zunehmender Dicke der kontinuierlichen Isolationsschicht 230 innerhalb der ersten Isolationsschicht 220 an. Dies erlaubt zudem das Einstellen der Flusseigenschaften beim Zerfließen der ersten Isolationsschicht 220.
  • Während eines Ätzprozesses können die kontinuierliche Isolationsschicht 230' und die Ätzstoppschicht 205 vollständig entfernt werden. Alternativ dazu können Anteile der kontinuierlichen Isolationsschicht 230' und der Ätzstoppschicht 205 abhängig von der Ätzdauer bleiben. Die resultierende Struktur wird in 2D veranschaulicht.
  • In einer Ausführungsform wird die Isolationsschicht 220' einem zweiten Temperungsprozess unterzogen. Der zweite Temperungsprozess kann in einem ähnlichen Temperaturbereich wie der erste Temperungsprozess oder sogar bei einer höheren Temperatur durchgeführt werden, beispielsweise wenn für die erste und die zweite Isolationsschicht 220, 230 unterschiedliche Materialien verwendet werden. Typischerweise werden die Materialien für die erste Isolationsschicht 220 und die zweite Isolationsschicht 230 ausgewählt, damit die zweite Isolationsschicht 230 bei der gleichen oder niedrigeren Temperaturen als die erste Isolationsschicht 220 zerfließt.
  • In einer Ausführungsform kann die Ausbildung und Reduktion von Oberflächenwellen durch das Anpassen der Ätzmerkmale der ersten und zweiten Isolationsschicht 220, 230 gesteuert werden. Beispielsweise können unterschiedliche Isolationsmaterialien verwendet werden, um die erste und zweite Isolationsschicht 220, 230 mit unterschiedlichen Ätzgeschwindigkeiten auszustatten. Darüber hinaus kann der Dotierungsgrad auf geeignete Weise angepasst werden, um unterschiedliche Ätzgeschwindigkeiten zu erhalten. Darüber hinaus können kontrollierte Schadenimplantationen durchgeführt werden.
  • Gemäß einer Ausführungsform kann die Maskenschicht 240 aus einem Abdeckmittel, das zerfließen kann, hergestellt werden, wenn es einem Temperungsprozess unterzogen wird. In diesem Fall kann die zweite Isolationsschicht 230 entfallen, da die zerflossene Maskenschicht 240 die Funktionalität der zweiten Isolationsschicht 230 bereitstellt.
  • Wie in 2E veranschaulicht, werden in einem weiteren Prozess eine optionale Isolationsschicht 150 und eine Metallschicht 160 in dieser Reihenfolge auf der Oberfläche 221 der Isolationsschicht 220' wie oben beschrieben abgeschieden.
  • Eine weitere Ausführungsform wird mit Bezug auf 3A bis 3C beschrieben.
  • In den obigen Ausführungsformen werden die Schichten mit einer graduell zunehmenden Dicke einem Temperungsprozess unterzogen, der die entsprechenden Schichten weich werden und zerfließen lässt. Dieser Ansatz ist nicht geeignet, um beispielsweise das Substrat mit einem graduell variierenden Oberflächenprofil auszustatten. Insbesondere wären, wenn das Substrat ein Halbleitermaterial ist, sehr hohe Temperaturen nötig, die jedoch andere Strukturen im Substrat zerstören würden. In Fällen wie diesem ist der in 2A bis 2E veranschaulichte Ansatz eine Option, um Schichten oder Substrate bereitzustellen, die entweder nicht zum Weichwerden neigen oder die nur bei sehr hohen Temperaturen mit einem Oberflächenprofil weich werden. Die in 3A bis 3C veranschaulichte Ausführungsform verwendet diesen Ansatz, um das Substrat 110 mit einem lateral unterschiedlichen Oberflächenprofil auszustatten.
  • Wie in 3A illustriert wird auf der ersten Oberfläche 111 des Substrats 110, das aus einem Halbleitermaterial, wie etwa Silizium, Siliziumcarbid oder ein III-V-Halbleitermaterial, besteht, eine Isolationsschicht mit einer graduell zunehmenden Dicke ausgebildet. Diese Isolationsschicht kann die kontinuierliche Isolationsschicht 120' aus 1C oder die Isolationsschicht 220' mit einer geneigten oder graduell ansteigenden Oberfläche 221 aus 2D sein. Somit kann jeder der oben beschriebenen Prozesse verwendet werden, um diese Isolationsschicht auszubilden. Um Wiederholung zu vermeiden wird auf den oben beschriebenen Prozess verwiesen. Nachfolgend wird die Isolationsschicht mit einer graduell zunehmenden Dicke als Isolationsschicht 220' bezeichnet.
  • In einem weiteren Prozess werden die Isolationsschicht 220' und das Halbleitersubstrat 110 in einem gemeinsamen Ätzprozess geätzt, um die Isolationsschicht 220' in zumindest einem bestimmten Gebiet zu entfernen und das Halbleitersubstrat 110 mit einem geneigten Oberflächenabschnitt 111a in zumindest dem bestimmten Gebiet auszustatten. Die resultierende Struktur wird in 3B veranschaulicht.
  • Typischerweise wird ein nichtselektiver, gemeinsamer Ätzprozess oder ein gemeinsamer Ätzprozess mit nur einer kleinen Selektivität eingesetzt, um eine Übertragung des Oberflächenprofils auf die Isolationsschicht 220' auf das Halbleitersubstrat 110 zu garantieren. Beispielsweise können Plasmaätzprozesse mit einer hohen physikalischen Ätzgeschwindigkeit als nichtselektiver Ätzprozess verwendet werden. Ein solcher Prozess ist eher anisotrop. Wird ein eher isotroper Ätzprozess gewünscht, wird chemisches Ätzen eingesetzt, wobei beispielsweise SF6 oder CHF3 als Ätzmittel eingesetzt werden können. Die Isolationsschicht 220' und das Halbleitersubstrat 110 werden während des gemeinsamen Ätzprozesses im Wesentlichen mit derselben Ätzgeschwindigkeit geätzt. Für den Fall, dass Phosphorglas das Material der Isolationsschicht 220' ist und Silizium das Material des Halbleitersubstrats 110 ist, kann das Ätzen unter Verwendung von einem der oben beschriebenen Prozesse durchgeführt werden.
  • Gemäß einer Ausführungsform werden die Isolationsschicht 220' und das Halbleitersubstrat 110 während des gemeinsamen Ätzprozesses mit einer unterschiedlichen Ätzgeschwindigkeit geätzt. Ist das Halbleitersubstrat 110 beispielsweise empfänglicher für den gemeinsamen Ätzprozess, wird die Profilübertragung verstärkt, was zu einem ausgeprägteren Oberflächenprofil der Oberfläche des Halbleitersubstrats 110 führt. Dies wird in 3C durch die Oberfläche 111c des Halbleitersubstrats 110 angedeutet, die stärker ansteigt, als der Oberflächenabschnitt 111 a, der ausgebildet wurde, wenn sowohl die Isolationsschicht 220' als auch das Halbleitersubstrat 110 dieselbe Ätzgeschwindigkeit aufweisen.
  • Alternativ dazu, wenn die Isolationsschicht 220' für den gemeinsamen Ätzprozess empfänglicher ist als das Halbleitersubstrat 110, ist die Oberflächenprofilübertragung weniger stark ausgeprägt, was durch den nur leicht ansteigenden Oberflächenabschnitt 111b des Halbleitersubstrats 110 in 3C angedeutet wird.
  • Daher definiert das Verhältnis zwischen der Ätzgeschwindigkeit des Materials der Isolationsschicht 220' und der Ätzgeschwindigkeit des Materials des Halbleitersubstrats 110 das Verhältnis zu dem das Oberflächenprofil oder Strukturhöhe der Isolationsschicht 220' auf das Substrat 110 übertragen wird.
  • Die in 3A bis 3C veranschaulichten Prozesse können mit jedem der hierin beschriebenen anderen Prozesse kombiniert werden. Beispielsweise kann eine Isolationsschicht mit einer lateral variierenden Dicke mit Hilfe von jedem der obigen Prozesse auf dem Halbleitersubstrat 110, das nach der in 3A bis 3C veranschaulichten Ausführungsform hergestellt wurde, ausgebildet werden. Beispiele für Halbleitervorrichtungen, die unter Verwendung mehrerer Prozesse ausgebildet wurden, werden in 4A bzw. 4B gezeigt.
  • Gemäß einer Ausführungsform, wie in 4A veranschaulicht, wird eine weitere Isolationsschicht 420a auf dem mit einer graduell zunehmenden Oberfläche 411a ausgestatteten, geätzten Halbleitersubstrat 410a ausgebildet. Wie in 4A veranschaulicht, kann die Oberfläche 411a des Halbleitersubstrats 410a gekrümmt sein, anstatt im Wesentlichen linear anzusteigen. Um solche Profile zu erhalten, wird das Muster der Öffnungen in der Isolationsschicht, welches Muster verwendet wurde, um die Isolationsschicht 220' auszubilden, auf geeignete Weise angepasst. Viele unterschiedliche Oberflächenprofile können erhalten werden, einschließlich Profile mit variierender Dicke des Halbleiter-Wafers und die in den Ausführungsformen gezeigten Profile sind lediglich Beispiele. Darüber hinaus ist jede beliebige Steigung des Oberflächenprofils des Halbleitersubstrats oder -Wafers oder jeder funktionalen Schicht, wie etwa Isolationsschicht, mit Hilfe des hierin beschriebenen Ansatzes möglich. Somit kann das erhaltene unterschiedliche Oberflächenprofil des Substrats oder der funktionalen Schicht verwendet werden, um das Profil auf andere Schichten zu übertragen, etwa durch Ätzen oder durch Abscheiden von Material auf dem Oberflächenprofil.
  • Beispiele für verschiedene Oberflächenprofile werden in 10A und 10B veranschaulicht. 10A veranschaulicht ein Substrat 1010a mit einem stufenweise zunehmenden und dann abnehmenden Oberflächenprofil, während 10B ein Substrat 1010b mit unterschiedlichen Oberflächenprofilen, wie etwa ein trapezoides Oberflächenprofil, auch bekannt als Mesa-Gebiete (in 10B links), dreieckige Profile (Mitte von 10B) und runde Profile (in 10B rechts) zeigt. Die in 10A und 10B gezeigten Oberflächenprofile beziehen sich sowohl auf das Halbleitersubstrat als auch die Isolationsschicht.
  • In einem weiteren Prozess wird wie oben beschrieben eine Vielzahl von zumindest einem aus Vertiefungen und Öffnungen in der weiteren Isolationsschicht 420a ausgebildet. Die Isolationsschicht 420a wird bei erhöhter Temperatur getempert, sodass die Isolationsschicht 420a zerfließt, um die Isolationsschicht 420a mit einer lateral zunehmenden Dicke in dem bestimmten Gebiet oder einem weiteren bestimmten Gebiet auszustatten. Die Dicke der weiteren Isolationsschicht 420a und die Höhe der Oberfläche 411a des Halbleitersubstrats 410a erhöht sich in derselben lateralen Richtung, sodass die Oberfläche 421a der weiteren Isolationsschicht 420a, wie in 4A veranschaulicht, signifikant ansteigt.
  • Eine optionale Isolationsschicht 450a und eine Metallschicht 460a können wie oben beschrieben ausgebildet werden. Alternativ dazu kann Schicht 450a eine Metallschicht sein und Schicht 460a kann eine Isolationsschicht sein.
  • 4B veranschaulicht eine Ausführungsform, in der die laterale Dickenunterschied der weiteren Isolationsschicht 420b und das Oberflächenprofil des Halbleitersubstrats 410b einander kompensieren, sodass sie zusammen eine flache Oberfläche 421b bilden. Die Oberfläche des Halbleitersubstrats 410b wird bei 411b veranschaulicht. Die flache Oberfläche 421b der Halbleitervorrichtung hat kein Profil, aber ist zu der zweiten Oberfläche 412 des Halbleitersubstrats 410b im Wesentlichen parallel.
  • Sowohl das Oberflächenprofil des Halbleitersubstrats 410b und die weitere Isolationsschicht 420b können wie oben beschrieben hergestellt werden. Die Schichten 450a und 450b, die eine Metallschicht und eine Isolationsschicht oder jede andere Schicht sein können, können auf der flachen Oberfläche 421b ausgebildet werden.
  • Die in Verbindung mit 4A und 4B beschriebenen Prozesse können auch mit zusätzlichen Implantationsprozessen kombiniert werden, wobei die Isolationsschicht 420a oder die weitere Isolationsschicht 420b als Implantationsmaske verwendet wird, um, wie oben beschrieben, dotierte Gebiete mit einer lateral unterschiedlichen Implantationstiefe und/oder einer lateral unterschiedlichen Dotierungskonzentration auszubilden.
  • 5A bis 5C veranschaulichen eine Ausführungsform, in der die laterale Breite w der Öffnungen konstant ist, während sich das Abstandsmaß p verändert.
  • Wie oben beschrieben wird ein Substrat 510 mit einer ersten Oberfläche 511 und einer zweiten Oberfläche 512 bereitgestellt. Eine Isolationsschicht 520 wird auf der ersten Oberfläche 511 des Substrats 510 ausgebildet. Eine Maskenschicht 540 mit einer Vielzahl von Öffnungen 545, die die Größe und Lage der in der Isolationsschicht 520 auszubildenden Öffnungen definiert, wird auf der Isolationsschicht 520 wie oben beschrieben ausgebildet. Das Abstandsmaß p der Öffnungen 545 erhöht sich in Richtung der rechten Seite, die ein Rand der Halbleitervorrichtung sein kann, während die laterale Breite w konstant bleibt.
  • Unter Verwendung eines Ätzprozesses wird das Muster der Öffnungen 545 auf die Isolationsschicht 520 übertragen, sodass die Isolationsschicht 520 mit den entsprechenden Öffnungen 525 ausgestattet wird. Die resultierende Struktur nach Entfernen der Maskenschicht 520 wird in 5B veranschaulicht.
  • Die strukturierte Isolationsschicht 520 wird wie oben beschrieben einem Temperungsprozess unterzogen. Der Temperungsprozess wandelt die Isolationsschicht 520, wie in 5C veranschaulicht, in eine Isolationsschicht 520' mit einer graduell zunehmenden Dicke und einer graduell steigenden Oberfläche 521 um. In Gebieten, in denen die Isolationsschicht 520 vollständig entfernt wurde, sodass kein Material übrig war, um während des Temperungsprozess zumindest eine dünne Isolationsschicht 520' auszubilden, werden Abschnitte der ersten Oberfläche 511 des Substrats 510 freigelegt.
  • 6A bis 6C veranschaulichen eine Ausführungsform, in der Vertiefungen in der Isolationsschicht ausgebildet werden.
  • Wie oben beschrieben wird ein Substrat 610 mit einer ersten Oberfläche 611 und einer zweiten Oberfläche 612 bereitgestellt. Eine Isolationsschicht 620 wird auf der ersten Oberfläche 611 des Substrats 610 ausgebildet. Eine Maskenschicht 640 mit einer Vielzahl von Öffnungen 645, die die Größe und Lage der auf der Isolationsschicht 620 auszubildenden Vertiefungen definieren, wird auf der Isolationsschicht 620 wie oben beschrieben ausgebildet. Das Abstandsmaß p der Öffnungen 645 der Maskenschicht 640 variiert in lateraler Richtung, während die Breite w, wie in 6A veranschaulicht, konstant bleibt.
  • Unter Verwendung eines Ätzprozesses wird das Muster der Öffnungen 645 auf die Isolationsschicht 620 übertragen, sodass die Isolationsschicht 620 mit den entsprechenden Vertiefungen 625 ausgestattet wird. Der Ätzprozess wird gesteuert, sodass das Ätzen nicht die erste Oberfläche 611 des Substrats 610 erreicht. In einer Ausführungsform umfasst die Isolationsschicht 620 zwei Schichten mit unterschiedlichen Ätzgeschwindigkeiten. In einer anderen Ausführungsform umfasst die Isolationsschicht 620 zwei Schichten und eine zwischen den beiden Isolationsschichten eingefügte Ätzstoppschicht. Wie oben beschrieben garantiert dies eine gute Steuerbarkeit des Ätzprozesses.
  • Wie in 6a und 6B veranschaulicht, ätzt der Ätzprozess die Isolationsschicht 620 von einer anfänglichen oder ersten Dicke d1 auf eine zweite Dicke d2. Die resultierende Struktur nach Entfernen der Maskenschicht 620 wird in 6B veranschaulicht.
  • Die strukturierte Isolationsschicht 620 wird anschließend wie oben beschrieben einem Temperungsprozess unterzogen. Der Temperungsprozess wandelt die Isolationsschicht 620, wie in 6C veranschaulicht, in eine Isolationsschicht 620' mit einer graduell zunehmenden Dicke und einer graduell ansteigenden Oberfläche 621 um. Da die Isolationsschicht 620 in keinem Abschnitt des Substrats 610 vollständig entfernt wurde, bleibt die erste Oberfläche 611 des Substrats 610 vollständig von der Isolationsschicht 620' bedeckt. Aus diesem Grund erhöht sich die Isolationsschicht 620' nach dem Temperungsprozess von der im linken Teil von 6C gezeigten, zweiten Dicke d2 auf die im rechten Teil von 6C gezeigten, ersten Dicke d1.
  • 7A und 7B veranschaulichen eine Ausführungsform zum Herstellen einer Halbleitervorrichtung, die eine Randabschlussstruktur mit zwei Feldplatten aufweist.
  • Wie oben beschrieben wird ein Halbleitersubstrat 710 mit einer ersten Oberfläche 711 und einer zweiten Oberfläche 712 bereitgestellt. Im Halbleitersubstrat 710 werden dotierte Gebiete 771, 772, die sich bis zur ersten Oberfläche 711 hinauf erstrecken, ausgebildet. Für Leistungshalbleitervorrichtungen ist das Halbleitersubstrat 710 typischerweise leicht n-dotiert, während die dotierten Gebiete 771, 772 p-dotiert sind. Die dotierten Gebiete 771, 772 bilden Feldringe der Randabschlussstruktur aus, während die leicht n-dotierten Gebiete der Halbleitervorrichtung Teil des Driftgebietes sind. Das dotierte Gebiet 771 kann auch ein Kathodengebiet einer Diode oder ein Bodygebiet eines Feldeffekttransistors sein.
  • Eine Isolationsschicht 720 wird auf der ersten Oberfläche 711 des Halbleitersubstrats 710 ausgebildet. Eine erste Gruppe von Öffnungen 725 wird in einem ersten Gebiet 741 der Isolationsschicht 720 ausgebildet und eine zweite Gruppe von Öffnungen 725 wird in einem zweiten Gebiet 742 der Isolationsschicht 720 ausgebildet. Das erste und das zweite Gebiet 741, 742 sind voneinander beabstandet. Somit umfasst die Isolationsschicht 720 eine Vielzahl von Öffnungen 725 in zwei getrennten und beabstandeten Gebieten 741 und 742. In jedem Gebiet 741 und 742 kann die Größenverteilung der Öffnungen 725, d.h. die laterale Breite und das Abstandsmaß p, unterschiedlich sein und unterschiedlich variieren. Dies wird in 7A veranschaulicht.
  • In beiden Gebieten 741, 742 der Isolationsschicht 720 wird die Isolationsschicht 720 im linken Teil des jeweiligen Gebiets 741, 742 vollständig entfernt.
  • Die Öffnungen 725 der Isolationsschicht 720 sind so angeordnet, dass in Richtung der rechten Seite in jedem Gebiet 741, 742 mehr Material der Isolationsschicht 720 übrig bleibt, da die rechte Seite dem Seitenrand der Halbleitervorrichtung zugewandt ist.
  • Die strukturierte Isolationsschicht 720 wird wie oben beschrieben einem Temperungsprozess unterzogen. Der Temperungsprozess wandelt die Isolationsschicht 720 in eine Isolationsschicht mit zwei getrennten und beabstandeten Gebieten 723, 724 mit zunehmender Dicke um. Im linken Teil jedes Gebiets 723, 724 bleibt kein Material der Isolationsschicht 720 auf der Oberfläche 711 des Halbleitersubstrats 710, sodass das Halbleitersubstrat 710 und insbesondere die dotierten Gebiete 771, 772 freigelegt bleiben.
  • Jede der zerflossenen Gebiete oder Abschnitte 723, 724 der Isolationsschicht 720 haben eine in Richtung des Randes des Halbleitersubstrat 710 graduell ansteigende Oberfläche.
  • Die Öffnungen 725 in der Isolationsschicht 720 können angepasst werden, sodass die Oberfläche der zerflossenen Gebiete oder Abschnitte 723, 724 eine gekrümmte Oberfläche, beispielsweise eine konvexe Oberfläche aufweisen. Für das Ausbilden von Randabschlussstrukturen mit verbesserten Blockierfähigkeiten kann die Oberfläche der zerflossenen Gebiete oder Abschnitte 723, 724 eine hyberbolische Form aufweisen, da dies einen optimierten Verlauf der Feldelektroden der zerflossenen Gebiete oder Abschnitte 723, 724 bereitstellt.
  • In einem weiteren Prozess werden Metallschichten 761, 762 auf den Abschnitten 723, 724 der Isolationsschicht und den freigelegten dotierten Gebieten 771, 772 ausgebildet, sodass eine jeweilige der Metallschichten 761, 762 in Ohm'schem Kontakt mit einem entsprechenden der dotierten Gebiete 771, 772 steht. Die getrennten Metallschichten 761, 762 bilden separate Feldplatten der Randabschlussstruktur aus. Folgt die Oberfläche der zerflossenen Gebiete oder Abschnitte 723, 724 einem hyperbolischen Verlauf, wie in 7B veranschaulicht, erhöht sich gleichermaßen der vertikale Abstand der Feldplatten 761, 762 von der Oberfläche des Halbleitersubstrats 710, was zu einer optimierten Feldplattengeometrie führt.
  • Wie oben beschrieben wird ein Verfahren bereitgestellt, das die Ausbildung einer oder mehrerer Feldplatten auf der Isolationsschicht mit lateral variierender Dicke erlaubt, ohne scharfe Ränder der Feldplatten und unterhalb davon. Dies erhöht die Blockierfähigkeit der Halbleitervorrichtungen und/oder reduziert den Platz, der für die Randabschlussstrukturen benötigt wird. Darüber hinaus wird ein Verfahren bereitgestellt, das die Ausbildung von Oberflächenprofilen und Höhenprofilen in Materialien, die schwierig zu zerfließen sind, erlaubt.
  • Die oben beschriebenen Verfahren erlauben die Ausbildung jedes Gefälles oder geneigten Oberfläche mit einem konstanten oder variierenden Abstandsmaß oder jede Art von Flanke auf Mesa-Strukturen aus Halbleitermaterial. Solche Mesa-Strukturen werden beispielsweise in Randabschlussstrukturen mit einem negativen Gefälle oder Winkel eingesetzt. Solche Randabschlussstrukturen können mit einer sogenannten Abbauätzstruktur kombiniert werden.
  • Die oben beschriebenen Verfahren können auch für das Bereitstellen von Gatedielektrika mit lateral variierender Dicke eingesetzt werden. Dies ermöglicht es, die Gatebelastbarkeit lateral zu variieren oder „modulieren“. Darüber hinaus kann die Schwellenspannung eines FET lateral eingestellt indem die Dicke des Gatedielektrikums verändert wird.
  • Dies wird in 8, die eine weitere Ausführungsform zeigt, veranschaulicht. Zwei dotierte Gebiete, wie etwa ein ein erstes dotiertes Gebiet ausbildendes Sourcegebiet 881 und ein ein zweites dotiertes Gebiet ausbildendes Draingebiet 882, werden in einem Halbleitersubstrat 810 ausgebildet, das in dieser Ausführungsform ein drittes dotiertes Gebiet ausbildet. Das Sourcegebiet 881 und das Draingebiet 882 sind von einander beabstandet und sind von dem Halbleitersubstrat 810 entgegengesetzt geladen. Auf einer ersten Oberfläche 811 des Halbleitersubstrats 810 wird eine Isolationsschicht 823 mit einer lateral zunehmenden Dicke zwischen dem Sourcegebiet 881 und dem Draingebiet 882 ausgebildet. Die Isolationsschicht 823 bildet ein Gatedielektrikum aus, auf dem eine Gateelektrode 861 ausgebildet wird. Die Schwelle für die Ausbildung eines Umkehrkanals zwischen dem Sourcegebiet 881 und dem Draingebiet 882 nimmt von dem Sourcegebiet 881 hin zum Draingebiet 882 lateral zu, was ein Maßschneidern des Schaltverhaltens der Vorrichtung erlaubt.
  • Gemäß einer Ausführungsform wird das erste dotierte Gebiet von einem Sourcegebiet ausgebildet, das dritte dotierte Gebiet wird von einem Bodygebiet ausgebildet und das zweite dotierte Gebiet wird von einem Driftgebiet eines Leistungsfeldeffekttransistors (FET) oder Leistungsbipolartransistors mit isolierter Gate-Elektrode (IGBT) ausgebildet.
  • Gemäß einer Ausführungsform umfasst eine Halbleitervorrichtung ein Halbleitersubstrat, das eine erste Oberfläche, eine Isolationsschicht mit lateral variierender Dicke auf der ersten Oberfläche und einer Metallschicht auf der ersten Oberfläche aufweist. Die Halbleitervorrichtung umfasst zudem ein erstes dotiertes Gebiet im Halbleitersubstrat, ein zweites dotiertes Gebiet im Halbleitersubstrat und ein drittes dotiertes Gebiet zwischen dem ersten dotierten Gebiet und dem zweiten dotierten Gebiet. Das dritte dotierte Gebiet ist von entgegengesetztem Ladungstyp wie das erste dotierte Gebiet und das zweite dotierte Gebiet und bildet entsprechende pn-Übergänge mit dem Halbleitersubstrat aus. Das erste dotierte Gebiet ist von dem zweiten dotierten Gebiet durch das dritte dotierte Gebiet beabstandet, um ein Kanalgebiet in dem dritten dotierten Gebiet zwischen dem ersten dotierten Gebiet und dem zweiten dotierten Gebiet auszubilden, wobei die Isolationsschicht mit einer lateral variierenden Dicke auf dem dritten dotierten Gebiet ausgebildet wird.
  • Darüber hinaus kann die Isolationsschicht auch durch lokales Variieren der Ätzgeschwindigkeit mit einer lateral variierenden Dicke ausgestattet sein. Die Ätzgeschwindigkeit kann beispielsweise, wie oben beschrieben, durch eine geeignete Schadenimplantation eingestellt werden. Eine maskierte Proton- oder Heliumimplantation kann zum Einstellen der Ätzgeschwindigkeit verwendet werden.
  • Die oben beschriebenen Verfahren können gesteuert und verifiziert werden beispielsweise indem in dem entsprechenden Gebiet, in dem die Isolationsschicht oder das Substrat mit einem Oberflächenprofil ausgestattet ist, ein Querschnitt des Substrats hergestellt wird.
  • Räumlich relative Begriffe, wie etwa „unter“, „unterhalb“, „tiefer“, „über“, „oberhalb“ und dergleichen werden verwendet, um die Lage eines Elements in Bezug zu einem zweiten Element einfacher beschreiben zu können. Diese Begriffe sollen verschiedene Orientierungen der Vorrichtungen zusätzlich zu den in den Figuren dargestellten Orientierungen umfassen. Zudem werden Begriffe wie etwa „erste/r/s“, „zweite/r/s“ und dergleichen auch verwendet, um verschiedene Elemente, Gebiete, Abschnitte etc. zu beschreiben und sollen nicht einschränkend verstanden werden. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet sind die Begriffe „aufweisend“, „enthaltend“, „einschließend“, „umfassend“ und dergleichen offene Begriffe, die auf die Gegenwart der erwähnten Elemente oder Merkmale hinweisen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Die Artikel „ein“, „eine“ und „der/die/das“ sollen sowohl Plural als auch Singular umfassen, sofern aus dem Kontext nichts anderes hervorgeht.

Claims (31)

  1. Ein Verfahren zum Herstellen einer Schicht mit einer lateral variierenden Dicke, wobei das Verfahren aufweist: Bereitstellen eines Substrats (110, 510, 610) mit einer ersten Oberfläche (111, 511, 611) und einer auf der ersten Oberfläche (111, 511, 611) des Substrats (110, 510, 610) ausgebildeten Isolationsschicht (120, 220, 230, 520, 620); Ausbilden einer Maskenschicht (140, 240, 540, 640) auf der Isolationsschicht (120, 220, 230, 520, 620); Strukturieren der Maskenschicht (140, 240, 540, 640), um die Maskenschicht (140, 240, 540, 640) mit einer Vielzahl von Öffnungen (145, 245, 545, 645) auszustatten, wobei die Vielzahl mehr als zwei Öffnungen (145, 245, 545, 645) umfasst, die die Lage und Größe einer Vielzahl von zumindest einem aus Vertiefungen und Öffnungen (125, 235, 525, 625) in der Isolationsschicht (120, 220, 230, 520, 620) definiert; Ätzen der Isolationsschicht (120, 220, 230, 520, 620) unter Verwendung der Maskenschicht (140, 240, 540, 640) als Ätzmaske, um die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) in der Isolationsschicht (120, 220, 230, 520, 620) auszubilden, wobei die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) in einem Abstandsmaß (p) angeordnet ist und jede der zumindest einen aus Vertiefungen und Öffnungen eine laterale Breite (w) aufweist, wobei zumindest eines aus dem Abstandsmaß (p) und der lateralen Breite (w) in einer lateralen Richtung variiert, wobei die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) ein bestimmtes Gebiet in der Isolationsschicht (120, 220, 230, 520, 620) definiert; und Tempern der die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) umfassenden Isolationsschicht (120, 220, 230, 520, 620) bei erhöhten Temperaturen, sodass die Isolationsschicht (120, 220, 230, 520, 620) zumindest teilweise zerfließt und die Vertiefungen oder Öffnungen (125, 235, 525, 625) verschließt, um die Isolationsschicht (120', 220', 230', 520', 620') kontinuierlich auszubilden und mit einer lateral variierenden Dicke in zumindest dem bestimmten Gebiet auszustatten.
  2. Verfahren nach Anspruch 1, wobei das Ätzen ein isotropes Ätzen ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Ätzen ein anisotropes Ätzen ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Verfahren zudem aufweist: Implantieren von Dotiermittel in die Isolationsschicht (120, 220, 230, 520, 620) unter Verwendung der Maskenschicht (140, 240, 540, 640) als Implantationsmaske.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Isolationsschicht (120, 220, 230, 520, 620) eine Oxidschicht ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Isolationsschicht (120, 220, 230, 520, 620) eine dotierte Oxidschicht ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Tempern der Isolationsschicht (120, 220, 230, 520, 620) bei einer erhöhten Temperatur in einem Temperaturbereich zwischen etwa 800 °C und etwa 1100 °C durchgeführt wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Isolationsschicht eine erste Isolationsschicht (220) auf der ersten Oberfläche (111) des Substrats (110) und eine zweite Isolationsschicht (230) auf der ersten Isolationsschicht (220) aufweist.
  9. Verfahren nach Anspruch 8, wobei die erste Isolationsschicht (220) und die zweite Isolationsschicht (230) sich in zumindest einem aus vertikaler Dicke und Material unterscheiden.
  10. Verfahren nach Anspruch 8 oder 9, wobei die Isolationsschicht zudem eine Ätzstoppschicht (205), die zwischen der ersten Isolationsschicht (220) und der zweiten Isolationsschicht (230) angeordnet ist, aufweist.
  11. Verfahren nach Anspruch 10, wobei das Verfahren zudem aufweist: Ausbilden der Maskenschicht (240) auf der zweiten Isolationsschicht (230); Ätzen der zweiten Isolationsschicht (230) unter Verwendung der Maskenschicht (240) als Ätzmaske, um Öffnungen (235) in der zweiten Isolationsschicht (230) auszubilden, die sich bis zur Ätzstoppschicht (205) erstrecken, wobei das Ätzen bei der Ätzstoppschicht (205) aufhört.
  12. Verfahren nach Anspruch 11, wobei die Ätzstoppschicht (205) aus einem Material besteht, das sich von einem Material der zweiten Isolationsschicht (230) unterscheidet, und wobei die Ätzstoppschicht (205) im Vergleich zu der zweiten Isolationsschicht (230) mit einer reduzierten Ätzgeschwindigkeit geätzt wird.
  13. Verfahren nach Anspruch 11 oder 12, wobei die Ätzstoppschicht (205) aus einem Material besteht, das während des Ätzens im Wesentlichen mit derselben Ätzgeschwindigkeit wie die zweite Isolationsschicht (230) geätzt wird, wobei das Verfahren zudem aufweist: Beobachten des Ätzens und Detektieren, sobald das Ätzen die Ätzstoppschicht (205) erreicht; und Stoppen des Ätzens, sobald das Ätzen die Ätzstoppschicht (205) erreicht.
  14. Verfahren nach einem der Ansprüche 11 bis 13, wobei das Tempern der Isolationsschicht das Zerfließen der zweiten Isolationsschicht (230) aufweist, um die zweite Isolationsschicht (230') mit einer lateral variierenden Dicke auszustatten, wobei das Verfahren zudem aufweist: Ätzen der zweiten Isolationsschicht (230') mit einer lateral variierenden Dicke, der Ätzstoppschicht (205) und der ersten Isolationsschicht (220), um die erste Isolationsschicht (220') mit einer lateral variierenden Dicke auszustatten.
  15. Verfahren nach Anspruch 14, wobei das Verfahren zudem aufweist: Tempern der ersten Isolationsschicht (220') mit einer lateral variierenden Dicke, um die erste Isolationsschicht (220') teilweise zu zerfließen.
  16. Verfahren nach einem der Ansprüche 1 bis 15, wobei das Verfahren zudem aufweist: Ausbilden einer Metallschicht (160, 460a, 460b) auf der Isolationsschicht (120', 220', 230', 520', 620') mit einer lateral variierenden Dicke.
  17. Verfahren nach einem der Ansprüche 1 bis 16, wobei das Verfahren zumindest eines aufweist aus: Erhöhen des Abstandsmaßes (p) der Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) in der lateralen Richtung, während die laterale Breite (w) von jeder der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) konstant bleibt; Verringern der lateralen Breite (w) von jeder der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) in der lateralen Richtung, während das Abstandsmaß (p) der Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) konstant bleibt; und Verringern der lateralen Breite (w) von jeder der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) in der lateralen Richtung, während das Abstandsmaß (p) der Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) sich in der lateralen Richtung erhöht.
  18. Verfahren zum Herstellen einer Schicht mit einer lateral variierenden Dicke, wobei das Verfahren aufweist: Bereitstellen eines Substrats (110, 510, 610) mit einer ersten Oberfläche (111, 511, 611) und einer auf der ersten Oberfläche (111, 511, 611) des Substrats (110, 510, 610) ausgebildeten Isolationsschicht (120, 220, 230, 520, 620); Ausbilden einer Maskenschicht (140, 240, 540, 640) auf der Isolationsschicht (120, 220, 230, 520, 620); Strukturieren der Maskenschicht (140, 240, 540, 640), um die Maskenschicht (140, 240, 540, 640) mit einer Vielzahl von Öffnungen (145, 245, 545, 645) auszustatten, wobei die Vielzahl mehr als zwei Öffnungen oder Vertiefungen umfasst, die die Lage und Größe einer Vielzahl von zumindest einem aus Vertiefungen und Öffnungen (125, 235, 525, 625) in der Isolationsschicht (120, 220, 230, 520, 620) definieren; Implantieren von Dotiermitteln in die Isolationsschicht (120, 220, 230, 520, 620), wobei die Maskenschicht (140, 240, 540, 640) als Implantationsmaske verwendet wird; Entfernen der Maskenschicht (140, 240, 540, 640) nach der Implantation; und Ätzen der Isolationsschicht (120, 220, 230, 520, 620) nach Entfernen der Maskenschicht (140, 240, 540, 640), um die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) in der Isolationsschicht (120, 220, 230, 520, 620) auszubilden, wobei die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) in einem Abstandsmaß (p) angeordnet ist und jede der zumindest einen aus Vertiefungen und Öffnungen eine laterale Breite (w) aufweist, wobei zumindest eines aus dem Abstandsmaß (p) und der lateralen Breite (w) in einer lateralen Richtung variiert, wobei die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) ein bestimmtes Gebiet in der Isolationsschicht (120, 220, 230, 520, 620) definiert; und Tempern der die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) umfassenden Isolationsschicht (120, 220, 230, 520, 620) bei erhöhten Temperaturen, sodass die Isolationsschicht (120, 220, 230, 520, 620) zumindest teilweise zerfließt und die Vertiefungen oder Öffnungen (125, 235, 525, 625) verschließt, um die Isolationsschicht (120', 220', 230', 520', 620') kontinuierlich auszubilden und mit einer lateral variierenden Dicke in zumindest dem bestimmten Gebiet auszustatten.
  19. Verfahren nach einem der Ansprüche 1 bis 18, wobei das Verfahren zudem aufweist: Implantieren von Dotiermitteln in das Substrat (110, 510, 610, 910), wobei die Isolationsschicht (120', 220', 520', 620') mit lateral variierender Dicke als Implantationsmaske verwendet wird, wobei das Substrat ein Halbleitersubstrat ist.
  20. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Bereitstellen eines Halbleitersubstrats (110, 510, 610) mit einer ersten Oberfläche (111, 511, 611); Ausbilden einer Isolationsschicht (120, 220, 230, 520, 620) auf der ersten Oberfläche (111, 511, 611) des Halbleitersubstrats (110, 510, 610); Ausbilden einer Maskenschicht (140, 240, 540, 640) auf der Isolationsschicht (120, 220, 230, 520, 620); Strukturieren der Maskenschicht (140, 240, 540, 640), um die Maskenschicht (140, 240, 540, 640) mit einer Vielzahl von Öffnungen (145, 245, 545, 645) auszustatten, wobei die Vielzahl mehr als zwei Öffnungen oder Vertiefungen umfasst, die die Lage und Größe einer Vielzahl von zumindest einem aus Vertiefungen und Öffnungen (125, 235, 525, 625) in der Isolationsschicht (120, 220, 230, 520, 620) definiert; Ätzen der Isolationsschicht (120, 220, 230, 520, 620) unter Verwendung der Maskenschicht (140, 240, 540, 640) als Ätzmaske, um die Vielzahl der zumindest einem aus Vertiefungen und Öffnungen (125, 235, 525, 625) in der Isolationsschicht (120, 220, 230, 520, 620) auszubilden, wobei die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) in einem Abstandsmaß (p) angeordnet ist und jede der zumindest einen aus Vertiefungen und Öffnungen eine laterale Breite (w) aufweist, wobei das zumindest eine aus Abstandsmaß (p) und lateraler Breite (w) in lateraler Richtung variiert und wobei die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) ein bestimmtes Gebiet der Isolationsschicht (120, 220, 230, 520, 620) definiert; Tempern der Isolationsschicht (120, 220, 230, 520, 620), die die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (125, 235, 525, 625) aufweist, bei einer erhöhten Temperatur, sodass die Isolationsschicht (120, 220, 230, 520, 620) zerfließt und die Vertiefungen oder Öffnungen (125, 235, 525, 625) verschließt, um die Isolationsschicht (120', 220', 520', 620') kontinuierlich auszubilden und zumindest in dem bestimmten Gebiet mit einer lateral zunehmenden Dicke auszustatten; und Ausbilden einer Metallschicht (160, 460a, 460b) auf der getemperten Isolationsschicht (120, 220, 230, 520, 620).
  21. Verfahren nach Anspruch 20, wobei das Verfahren zudem aufweist: Ausbilden eines dotierten Gebiets (771, 772) im Halbleitersubstrat (710) auf der ersten Oberfläche (711); und Ausbilden der Metallschicht (761, 762), sodass sie mit dem dotierten Gebiet (771, 772) in Ohm'schem Kontakt steht.
  22. Verfahren nach Anspruch 20 oder 21, wobei das Verfahren zudem aufweist: Ausbilden einer ersten Gruppe (741) der zumindest einen aus Vertiefungen und Öffnungen (725) in einem ersten Gebiet der Isolationsschicht (720); Ausbilden einer zweiten Gruppe (742) der zumindest einen aus Vertiefungen und Öffnungen (725) in einem zweiten Gebiet der Isolationsschicht (720), das von dem ersten Gebiet beabstandet ist; und Tempern der Isolationsschicht (720), sodass zwei getrennte Gebiete (723, 724) mit einer zunehmenden Dicke in der Isolationsschicht (720) ausgebildet werden.
  23. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Bereitstellen eines Halbleitersubstrats (110) mit einer ersten Oberfläche (111) und einer Isolationsschicht (220) auf der ersten Oberfläche (111) des Halbleitersubstrats (110); Ausbilden einer Vielzahl von zumindest einem aus Vertiefungen und Öffnungen (225) in der Isolationsschicht (220) in einem bestimmten Gebiet, wobei die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (225) in einem Abstandsmaß (p) angeordnet ist und jedes der zumindest einen aus Vertiefungen und Öffnungen (225) eine laterale Breite (w) aufweist, wobei zumindest eines aus dem Abstandsmaß (p) und der lateralen Breite (w) in einer lateralen Richtung in dem bestimmten Gebiet variiert; und Tempern der Isolationsschicht (220), die die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen (225) aufweist, bei einer erhöhten Temperatur, sodass die Isolationsschicht (220) zerfließt, um die Isolationsschicht (220') mit einer lateral variierenden Dicke in dem bestimmten Gebiet auszustatten; und Ätzen der Isolationsschicht (220') mit der lateral variierende Dicke und des Halbleitersubstrats (110) in einem gemeinsamen Ätzprozess, um die Isolationsschicht (220') zumindest in dem bestimmten Gebiet zu entfernen und das Halbleitersubstrat (110') zumindest in dem bestimmten Gebiet mit einer lateral variierenden Dicke auszustatten.
  24. Verfahren nach Anspruch 23, wobei die Isolationsschicht (220') und das Halbleitersubstrat (110) während des gemeinsamen Ätzprozesses mit einer im Wesentlichen gleichen Ätzgeschwindigkeit geätzt werden.
  25. Verfahren nach Anspruch 23 oder 24, wobei die Isolationsschicht (220') und das Halbleitersubstrat (110) während des gemeinsamen Ätzprozesses mit einer unterschiedlichen Ätzgeschwindigkeit geätzt werden.
  26. Verfahren nach einem der Ansprüche 23 bis 25, wobei das Verfahren zudem aufweist: Ausbilden einer weiteren Isolationsschicht (420a, 420b) auf dem geätzten Halbleitersubstrat (110'); Ausbilden einer Vielzahl von zumindest einem aus Vertiefungen und Öffnungen in der weiteren Isolationsschicht (420a, 420b) in dem bestimmten Gebiet oder einem weiteren bestimmten Gebiet, wobei die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen in einem Abstandsmaß angeordnet ist und jede der zumindest einen aus Vertiefungen und Öffnungen eine laterale Breite aufweist, wobei zumindest eines aus dem Abstandsmaß und der lateralen Breite in lateraler Richtung in dem bestimmten Gebiet oder dem weiteren bestimmten Gebiet zunimmt; und Tempern der weiteren Isolationsschicht (420a, 420b), die die Vielzahl der zumindest einen aus Vertiefungen und Öffnungen aufweist, bei einer erhöhten Temperatur, sodass die weitere Isolationsschicht (420a, 420b) zerfließt, um die Isolationsschicht (420a, 420b) mit einer lateral zunehmenden Dicke in dem bestimmten Gebiet oder dem weiteren bestimmten Gebiet auszustatten.
  27. Halbleitervorrichtung, wobei die Halbleitervorrichtung aufweist: ein Halbleitersubstrat (110, 710, 810), das eine erste Oberfläche (111, 711, 811), eine Isolationsschicht (120', 220', 723, 823) mit einer lateral variierenden Dicke direkt auf der ersten Oberfläche (111, 711, 811) und eine Metallschicht (160, 761, 861) auf der Isolationsschicht (120', 220', 723, 823) aufweist, wobei die Isolationsschicht (120', 220', 723, 823) eine lateral zunehmende Dicke zumindest in einem bestimmten Gebiet hat; wobei die Isolationsschicht (120', 220', 723, 823), in dem bestimmten Gebiet, in ihrer der Metallschicht (160, 761, 861) zugewandten Oberfläche mehr als zwei Wellen aufweist und in ihrer dem Halbleitersubstrat (110, 710, 810) zugewandten Oberfläche glatt ist.
  28. Halbleitervorrichtung nach Anspruch 27, wobei die Halbleitervorrichtung zudem aufweist: ein erstes dotiertes Gebiet (881) im Halbleitersubstrat (810), ein zweites dotiertes Gebiet (882) im Halbleitersubstrat (110, 710, 810) und ein drittes dotiertes Gebiet (810) zwischen dem ersten dotierten Gebiet (881) und dem zweiten dotierten Gebiet (882), wobei das dritte dotierte Gebiet (810) von entgegengesetztem Ladungstyp wie das erste dotierte Gebiet (881) und das zweite dotierte Gebiet (882) ist und im Halbleitersubstrat (110, 710, 810) entsprechende pn-Übergänge mit dem ersten und dem zweiten dotierten Gebiet (881, 882) ausbildet, wobei das erste dotierte Gebiet (881) von dem zweiten dotierten Gebiet (882) durch das dritte dotierte Gebiet (810) beabstandet ist, um ein Kanalgebiet in dem dritten dotierten Gebiet (810) zwischen dem ersten dotierten Gebiet (881) und dem zweiten dotierten Gebiet (882) auszubilden, und wobei die Isolationsschicht (120', 220', 723, 823) mit lateral variierender Dicke auf dem dritten dotierten Gebiet (810) ausgebildet ist.
  29. Halbleitervorrichtung nach Anspruch 27 oder 28, wobei die Wellen Kuppen mit voneinander lateral variierenden Abständen aufweisen.
  30. Halbleitervorrichtung nach einem der Ansprüche 27 bis 29, wobei die Isolationsschicht (120', 220', 723, 823) eine der Metallschicht (160, 761, 861) zugewandte konvexe Oberfläche aufweist.
  31. Halbleitervorrichtung nach einem der Ansprüche 27 bis 30, wobei ein Winkel zwischen der Oberfläche der Isolationsschicht (120', 220', 723, 823), die der Metallschicht (160, 761, 861) zugewandt ist, und der ersten Oberfläche (111, 711, 811) des Halbleitersubstrats ausgewählt ist aus zwischen etwa 5° und etwa 20°; zwischen etwa 20° und etwa 50°; gleich oder kleiner 10°; zwischen etwa 1° und etwa 10°; und größer als etwa 20°.
DE102014104860.1A 2013-04-12 2014-04-04 Verfahren zum Herstellen einer Isolationsschicht mit variierender Dicke und einer Halbleitervorrichtung mit einer Isolationsschicht mit variierender Dicke sowie zugehörige Halbleitervorrichtung Active DE102014104860B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/861,496 US8895453B2 (en) 2013-04-12 2013-04-12 Semiconductor device with an insulation layer having a varying thickness
US13/861,496 2013-04-12

Publications (2)

Publication Number Publication Date
DE102014104860A1 DE102014104860A1 (de) 2014-10-16
DE102014104860B4 true DE102014104860B4 (de) 2023-08-24

Family

ID=51618524

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014104860.1A Active DE102014104860B4 (de) 2013-04-12 2014-04-04 Verfahren zum Herstellen einer Isolationsschicht mit variierender Dicke und einer Halbleitervorrichtung mit einer Isolationsschicht mit variierender Dicke sowie zugehörige Halbleitervorrichtung

Country Status (3)

Country Link
US (2) US8895453B2 (de)
CN (1) CN104103521B (de)
DE (1) DE102014104860B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers
DE102014018277A1 (de) * 2014-12-12 2016-06-16 Tesat-Spacecom Gmbh & Co. Kg Verfahren zum Hestellen einer Hochspannungsisolierung von elektrischen Komponenten
CN107564952B (zh) * 2016-06-30 2021-06-22 株洲中车时代半导体有限公司 一种功率半导体
US9768028B1 (en) 2016-08-10 2017-09-19 Globalfoundries Inc. Semiconductor structure with a dopant implant region having a linearly graded conductivity level and method of forming the structure
CN106783975A (zh) * 2016-11-23 2017-05-31 南通沃特光电科技有限公司 一种n沟道增强型mos晶体管器件
CN107665829B (zh) * 2017-08-24 2019-12-17 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法
JP7114290B2 (ja) * 2018-03-16 2022-08-08 株式会社東芝 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1789010A1 (de) 1968-09-20 1972-01-20 Siemens Ag Verfahren zum Herstellen keimfoermiger Isolatorschichten fuer Steuerelektroden bei MOS-Feldeffekttransistoren
US4754313A (en) 1984-04-28 1988-06-28 Fujitsu Limited Semiconductor memory device having stacked-capacitor type memory cells
US5521409A (en) 1990-12-21 1996-05-28 Siliconix Incorporated Structure of power mosfets, including termination structures
US5946591A (en) 1994-11-07 1999-08-31 Texas Instruments Incorporated Method of making a semiconductor device having a flat surface
DE69617100T2 (de) 1995-05-31 2002-07-18 Matsushita Electric Ind Co Ltd MOSFET-Kanalzone und Herstellungsverfahren
US20110254141A1 (en) 2008-12-29 2011-10-20 Nxp B.V. Physical structure for use in a physical unclonable

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4512848A (en) * 1984-02-06 1985-04-23 Exxon Research And Engineering Co. Procedure for fabrication of microstructures over large areas using physical replication
JPS61183952A (ja) * 1985-02-09 1986-08-16 Fujitsu Ltd 半導体記憶装置及びその製造方法
JPH07142597A (ja) * 1993-11-12 1995-06-02 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US6157083A (en) * 1996-06-03 2000-12-05 Nec Corporation Fluorine doping concentrations in a multi-structure semiconductor device
US6218316B1 (en) * 1998-10-22 2001-04-17 Micron Technology, Inc. Planarization of non-planar surfaces in device fabrication
KR100472412B1 (ko) * 2002-08-02 2005-03-10 삼성전자주식회사 반도체 장치의 패턴 형성방법 및 이에 사용되는 포토 마스크
JP2004193350A (ja) * 2002-12-11 2004-07-08 Sharp Corp 太陽電池セルおよびその製造方法
US7179396B2 (en) * 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US7115525B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
JP4671802B2 (ja) * 2004-10-18 2011-04-20 富士通株式会社 めっき方法、半導体装置の製造方法及び回路基板の製造方法
JP2009081219A (ja) * 2007-09-26 2009-04-16 Ricoh Co Ltd 半導体ウェハ、その半導体ウェハから切り出した半導体チップ及び半導体ウェハの製造方法
KR101061316B1 (ko) * 2007-09-28 2011-08-31 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법
US7651950B2 (en) * 2007-09-28 2010-01-26 Hynix Semiconductor Inc. Method for forming a pattern of a semiconductor device
US7977248B2 (en) * 2007-12-31 2011-07-12 Intel Corporation Double patterning with single hard mask
JP5536985B2 (ja) * 2008-04-14 2014-07-02 株式会社東芝 半導体装置製造方法およびパターン寸法設定プログラム
US8314034B2 (en) * 2010-12-23 2012-11-20 Intel Corporation Feature size reduction
JP5917082B2 (ja) * 2011-10-20 2016-05-11 株式会社半導体エネルギー研究所 光電変換装置の作製方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1789010A1 (de) 1968-09-20 1972-01-20 Siemens Ag Verfahren zum Herstellen keimfoermiger Isolatorschichten fuer Steuerelektroden bei MOS-Feldeffekttransistoren
US4754313A (en) 1984-04-28 1988-06-28 Fujitsu Limited Semiconductor memory device having stacked-capacitor type memory cells
US5521409A (en) 1990-12-21 1996-05-28 Siliconix Incorporated Structure of power mosfets, including termination structures
US5946591A (en) 1994-11-07 1999-08-31 Texas Instruments Incorporated Method of making a semiconductor device having a flat surface
DE69617100T2 (de) 1995-05-31 2002-07-18 Matsushita Electric Ind Co Ltd MOSFET-Kanalzone und Herstellungsverfahren
US20110254141A1 (en) 2008-12-29 2011-10-20 Nxp B.V. Physical structure for use in a physical unclonable

Also Published As

Publication number Publication date
US20140306347A1 (en) 2014-10-16
US9972689B2 (en) 2018-05-15
US20150041963A1 (en) 2015-02-12
US8895453B2 (en) 2014-11-25
DE102014104860A1 (de) 2014-10-16
CN104103521A (zh) 2014-10-15
CN104103521B (zh) 2017-10-24

Similar Documents

Publication Publication Date Title
DE102014104860B4 (de) Verfahren zum Herstellen einer Isolationsschicht mit variierender Dicke und einer Halbleitervorrichtung mit einer Isolationsschicht mit variierender Dicke sowie zugehörige Halbleitervorrichtung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112006003742B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung dergleichen
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
DE102009036930B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014112810B4 (de) Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112013005062B4 (de) Siliciumcarbid-Halbleitereinrichtung und Herstellungsverfahren einer solchen
DE10165053B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
DE102010064653B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10296970B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE112010005547T5 (de) Halbleiterbauelement
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE2928923A1 (de) Halbleitervorrichtung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE2453279C3 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final