DE102014104631A1

DE102014104631A1 - Schieberegistereinheit, anzeigepanel und anzeigevorrichtung

Info

Publication number: DE102014104631A1
Application number: DE102014104631.5A
Authority: DE
Inventors: Dongliang DUN; ZhiQiang Xia
Original assignee: Tianma Microelectronics Co Ltd; Shanghai AVIC Optoelectronics Co Ltd
Current assignee: Tianma Microelectronics Co Ltd; Shanghai AVIC Optoelectronics Co Ltd
Priority date: 2013-07-11
Filing date: 2014-04-02
Publication date: 2015-01-15
Anticipated expiration: 2034-04-03
Also published as: CN103915067A; US20150016584A1; CN103915067B; DE102014104631B4

Abstract

Ausführungsformen der Erfindung stellen eine Schieberegistereinheit, ein Anzeigepanel und eine Anzeigevorrichtung bereit, um das Problem einer wahrscheinlich anormalen Ausgabe einer existierenden Schieberegistereinheit, die durch deren Struktur bedingt ist, zu lösen. Die Schieberegistereinheit umfasst ein Treibermodul, ein Ausgangsmodul, einen ersten Transistor und einen zweiten Transistor; und durch Verbinden einer zweiten Elektrode des ersten Transistors in der Schieberegistereinheit mit einem Ausgangsende der Schieberegistereinheit kann auch bei einer Kanalbreite des zweiten Transistors, die weit geringer ist als ein theoretischer Bemessungswert, eine anormale Ausgabe der Schieberegistereinheit verhindert werden.

Description

Gebiet
Die vorliegende Erfindung bezieht sich auf das Gebiet der Anzeigetechnologien und insbesondere auf eine Schieberegistereinheit, ein Anzeigepanel und eine Anzeigevorrichtung.
Hintergrund
Flüssigkristallanzeigen (Liquid Crystal Displays, LCDs) oder organische Leuchtdioden (Organic Light-Emitting Diodes, OLEDs) zeigen mit den Vorteilen einer geringen Strahlung, einer geringen Größe, eines niedrigen Energieverbrauchs u.ä. an, haben traditionelle Kathodenstrahlröhren-Anzeigen (Cathode Ray Tube displays, CRTs) in Teilanwendungen nach und nach ersetzt und finden daher weitreichende Anwendung auf Informationsprodukte wie Notebook-Computer, Persönliche Digitale Assistenten (PDAs), Flachbildfernseher und Mobiltelefone. Eine herkömmliche Flüssigkristallanzeige zeigt Bilder mittels eines externen Treiber-Chips an, der einen Chip auf dem Panel steuert. Um die Zahl der Elemente zu reduzieren und die Herstellungskosten zu senken, wird in den letzten Jahren eine Treiberschaltungsstruktur direkt auf dem Anzeigepanel gefertigt, zum Beispiel wird eine GOA(Gate-On-Array)-Technologie zur Integration eines Gate-Treibers auf einem Flüssigkristallpanel verwendet.
Der typische Aufbau einer existierenden Schieberegistereinheit ist in 1 dargestellt, worin VGL ein Niederspannungssignal ist und ein Transistor T0, ein Transistor T1, ein Transistor T2, ein Transistor T3, ein Transistor T4, ein Transistor T5 und ein Transistor T6 Transistoren aus amorphem Silizium sind, das heißt Transistoren des n-Typs. Wenn V1 ein Hochpegelsignal ist und V2 ein Niederpegelsignal ist und wenn eine vorausgehende Schieberegistereinheit ein Hochpegelsignal ausgibt, das heißt OUT (n – 1) ein Hochpegelsignal ist, und ein Taktsperrsignal (CLKB) ein Niederpegelsignal ist, wird der Transistor T0 eingeschaltet, ist ein Knoten P ein Hochpegelsignal, werden sowohl der Transistor T3 als auch der Transistor T4 eingeschaltet und gibt die Schieberegistereinheit ein Niederpegelsignal aus, das heißt, OUT (n) ist ein Niederpegelsignal; wenn das CLKB ein Hochpegelsignal ist, steigt das Potential eines Knotens Q schnell an, wenn das CLKB ein Hochpegelsignal wird, und fällt dann infolge des Einschaltens des Transistors T3 von einem hohen auf ein niedriges Potential ab, das heißt, das Potential des Knotens Q ist nach dem schnellen Anstieg einem Vorgang des schnellen Hinunterziehens auf VGL unterworfen. Da der Transistor T2 unter Einfluss des Knotens Q eingeschaltet wird und das Einschalten des Transistors T2 ferner einen Pulldown-Effekt auf das Potential des Knotens P ausübt, wird folglich die Ausgangsspannung des OUT (n) beeinflusst; wenn die Kanalbreite des Transistors T3 einem theoretischen Bemessungswert nahe kommt, zum Beispiel, wenn die Kanalbreite des Transistors T3 340 µm beträgt, was ein theoretischer Bemessungswert ist, wird das Potential des Knotens Q schnell auf VGL hinuntergezogen, wie dies in 2 dargestellt ist (der Teil in der gestrichelten Ellipse in 2), folglich wird der Transistor T2 für eine sehr kurze Zeit eingeschaltet, was keinen Einfluss auf das Potential des Knotens P hat. Zu diesem Zeitpunkt wird der Knoten P, obwohl der OUT (n – 1) kein Hochpegelsignal mehr ausgibt, immer noch auf einem hohen Pegel gehalten und wird der Transistor T4 aufgrund der Speicherwirkung eines Kondensators C2 eingeschaltet gehalten, folglich gibt die Schieberegistereinheit ein Hochpegelsignal aus, das heißt, OUT (n) ist ein Hochpegelsignal. Das Potential des Knotens P steigt aufgrund des Bootstrap-Effekts des Kondensators C2 erneut an, so dass die Treiberfähigkeit des Transistors T4 relativ stark ist, wodurch sichergestellt wird, dass der OUT (n) schnell von einem niedrigen Pegel auf einen hohen Pegel wechseln kann.
Wenn die Kanalbreite des Transistors T3 weit vom theoretischen Bemessungswert entfernt ist, zum Beispiel, wenn die Kanalbreite des Transistors T3 20 µm ist, während der theoretische Bemessungswert 340µm beträgt, ist die Entladefähigkeit des Transistors T3 aufgrund der begrenzten Kanalbreite des Transistors T3 begrenzt und ist die Pulldown-Zeit des Potentials des Knotens Q verglichen mit der Pulldown-Zeit des Potentials des Knotens Q in 2 stark verlängert, wie dies in 3 dargestellt ist (der Teil in der durchgezogenen Ellipse in 3), verlängert sich somit die Einschaltzeit des Transistors T2, was dazu führt, dass das Potential des Knotens P nicht erneut ansteigen kann (der Teil in der gestrichelten Ellipse in 3) und das Potential des Knotens P nicht hoch genug ist. Da das Potential des Knotens P das Potential eines Gates des Transistors T4 ist, ist die Treiberfähigkeit des Transistors T4 relativ gering, somit ist die Zeit, in der das von der Schieberegistereinheit ausgegebene Signal von einem niedrigen Pegel auf einen hohen Pegel wechselt, relativ lang, wenn das CLKB vom Niederpegelsignal auf ein Hochpegelsignal wechselt, das heißt, die Signalsausgabe von OUT (n) ist anormal (der Teil in dem durchgezogenen Kreis in 3).
Vor dem Hintergrund der obigen Ausführungen sind die Transistoren in der Schieberegistereinheit, wenn der Aufbau der existierenden Schieberegistereinheit übernommen wird, Transistoren aus amorphem Silizium. Wenn die Kanalbreite des Transistors T3 weit geringer ist als der theoretische Bemessungswert, wird die Einschaltzeit des Transistors T2 verlängert sein, was bewirkt, dass das Potential des Knotens P nicht erneut ansteigen kann, wodurch das Ausgangssignal der Schieberegistereinheit anormal sein wird.
Zusammenfassung
Vor diesem Hintergrund umfasst eine Schieberegistereinheit, die in einer Ausführungsform der Erfindung bereitgestellt wird, ein Treibermodul, ein Ausgangsmodul, einen ersten Transistor und einen zweiten Transistor.
Ein erster Port des Treibermoduls empfängt ein positives Auswahlsignal, ein zweiter Port des Treibermoduls empfängt ein erstes Pegelsignal, ein dritter Port des Treibermoduls empfängt ein invertiertes Auswahlsignal, ein vierter Port des Treibermoduls empfängt ein zweites Pegelsignal, ein fünfter Port des Treibermoduls empfängt ein Niederspannungssignal, ein sechster Port des Treibermoduls ist jeweils mit einem Gate des ersten Transistors und einer ersten Elektrode des zweiten Transistors verbunden, ein siebter Port des Treibermoduls ist mit einem dritten Port des Ausgangsmoduls verbunden, ein achter Port des Treibermoduls ist an einem Verbindungsknoten, der ein Pullup-Knoten ist, mit einer ersten Elektrode des ersten Transistors, einem Gate des zweiten Transistors und einem ersten Port des Ausgangsmoduls verbunden, ein neunter Port des Treibermoduls empfängt ein Taktsperrsignal, ein zehnter Port des Treibermoduls empfängt ein Taktsignal, eine zweite Elektrode des ersten Transistors ist mit dem dritten Port des Ausgangsmoduls verbunden, eine zweite Elektrode des zweiten Transistors empfängt das Niederspannungssignal, ein zweiter Port des Ausgangsmoduls empfängt das Taktsperrsignal, und der dritte Port des Ausgangsmoduls dient als ein Ausgangsende der Schieberegistereinheit.
Das Treibermodul ist dafür konfiguriert, das erste Pegelsignal durch seinen achten Port auszugeben, wenn das positive Auswahlsignal ein Hochpegelsignal ist und das Taktsperrsignal ein Niederpegelsignal ist, und das zweite Pegelsignal durch seinen achten Port auszugeben, wenn das invertierte Auswahlsignal ein Hochpegelsignal ist und das Taktsperrsignal das Niederpegelsignal ist, und das Niederspannungssignal durch seinen siebten Port auszugeben, wenn das Taktsignal ein Hochpegelsignal ist, und das Taktsperrsignal durch seinen sechsten Port auszugeben und das Niederspannungssignal durch seinen siebten Port auszugeben, wenn das Signal der ersten Elektrode des zweiten Transistors ein Hochpegelsignal ist.
Das Ausgangsmodul ist dafür konfiguriert, das Taktsperrsignal durch seinen dritten Port auszugeben, wenn das Potential des Pullup-Knotens hoch ist, und das Taktsperrsignal nicht mehr auszugeben, wenn das Potential des Pullup-Knotens niedrig ist.
Der erste Transistor ist dafür konfiguriert, den Pullup-Knoten mit dem Ausgangsende der Schieberegistereinheit zu verbinden, wenn das Signal der ersten Elektrode des zweiten Transistors ein Hochpegelsignal ist, und den Pullup-Knoten von dem Ausgangsende der Schieberegistereinheit zu trennen, wenn der Pegel der ersten Elektrode des zweiten Transistors ein niedriger Pegel ist.
Der zweite Transistor ist dafür konfiguriert, das Signal seiner ersten Elektrode so zu steuern, dass es das Niederspannungssignal ist, wenn das Potential des Pullup-Knotens hoch ist, und ausgeschaltet zu werden, wenn das Potential des Pullup-Knotens niedrig ist.
Eine Ausführungsform der Erfindung stellt ferner ein Anzeigepanel bereit, das die in den Ausführungsformen der Erfindung bereitgestellte Schieberegistereinheit enthält.
Eine Ausführungsform der Erfindung stellt ferner eine Anzeigevorrichtung bereit, die das in den Ausführungsformen der Erfindung bereitgestellte Anzeigepanel enthält.
Gemäß der Schieberegistereinheit, dem Anzeigepanel und der Anzeigevorrichtung, die in den Ausführungsformen der Erfindung bereitgestellt werden, wechselt, da das Treibermodul das Taktsperrsignal durch seinen sechsten Port ausgeben könnte, wenn das Signal des Pullup-Knotens, das heißt das Signal des Gates des zweiten Transistors, ein Hochpegelsignal ist und das Taktsperrsignal von einem Niederpegelsignal auf ein Hochpegelsignal wechselt, zunächst das Potential der ersten Elektrode des zweiten Transistors, die mit dem sechsten Port des Treibermoduls verbunden ist, schnell auf einen hohen Pegel und wechselt dann der Pegel der ersten Elektrode des zweiten Transistors infolge des Einschaltens des zweiten Transistors von einem hohen Pegel auf einen niedrigen Pegel, wie dies in 4 dargestellt ist (der Teil in der durchgezogenen Ellipse in 4); daher ist der Pegel der ersten Elektrode des zweiten Transistors nach einem schnellen Anstieg einem Vorgang des schnellen Hinunterziehens auf einen niedrigen Pegel unterworfen, folglich ist der Pegel des Gates des ersten Transistors, das mit der ersten Elektrode des zweiten Transistors verbunden ist, nach einem schnellen Anstieg einem Vorgang des schnellen Hinunterziehens auf einen niedrigen Pegel unterworfen, das heißt, der erste Transistor wird eingeschaltet und dann ausgeschaltet; die erste Elektrode des ersten Transistors ist mit dem Pullup-Knoten verbunden, und die zweite Elektrode des ersten Transistors ist mit dem Ausgangsende der Schieberegistereinheit verbunden, daher kann das Einschalten des ersten Transistors zur Verbindung zwischen dem Pullup-Knoten und dem Ausgangsende der Schieberegistereinheit führen. Wenn sowohl das Signal des Pullup-Knotens als auch das Taktsperrsignal Hochpegelsignale sind, wird das Ausgangsende der Schieberegistereinheit ein Hochpegelsignal ausgeben; das heißt, auch wenn der erste Transistor eingeschaltet wird, wird kein Pulldown-Effekt auf den hohen Pegel des Pullup-Knotens erzeugt werden (der Teil in der gestrichelten Ellipse in 4), das Problem, dass der Ausgang der Schieberegistereinheit anormal ist (der Teil in dem durchgezogenen Kreis in 4), weil das Potential des Pullup-Knotens nicht erneut ansteigen kann, ist gelöst.
Kurze Beschreibung der Zeichnungen
1 ist ein Schaltbild eines Aufbaus einer Schieberegistereinheit im Stand der Technik;
2 ist ein Zeitablaufdiagramm, wie die Schieberegistereinheit Signale empfängt und ausgibt, wenn die Schieberegistereinheit im Stand der Technik übernommen wird und eine Kanalbreite eines Transistors T3 einem theoretischen Bemessungswert entspricht;
3 ist ein Zeitablaufdiagramm, wie die Schieberegistereinheit Signale empfängt und ausgibt, wenn die Schieberegistereinheit im Stand der Technik übernommen wird und die Kanalbreite des Transistors T3 weit geringer ist als der theoretische Bemessungswert;
4 ist ein Zeitablaufdiagramm, wie eine Schieberegistereinheit Signale empfängt und ausgibt, wenn die in einer Ausführungsform der Erfindung bereitgestellte Schieberegistereinheit übernommen wird und eine Kanalbreite des Transistors T3 weit geringer ist als der theoretische Bemessungswert;
5 ist ein Schaltbild eines Aufbaus einer Schieberegistereinheit, die in einer Ausführungsform der Erfindung bereitgestellt wird;
6 ist ein Schaltbild eines Aufbaus einer Schieberegistereinheit, die in einer anderen Ausführungsform der Erfindung bereitgestellt wird;
7 ist ein Schaltbild eines Aufbaus einer Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird;
8 ist ein Schaltbild eines Aufbaus einer Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird;
9 ist ein Schaltbild eines Aufbaus einer Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird;
10 ist ein Schaltbild eines Aufbaus VI einer Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird;
11 ist ein Schaltbild eines Aufbaus einer Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird;
12 ist ein Schaltbild eines Aufbaus einer Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird;
13 ist ein Funktions-Zeitablaufdiagramm während einer positiven Abtastperiode einer Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird; und
14 ist ein Funktions-Zeitablaufdiagramm während einer invertierten Abtastperiode einer Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird.
Ausführliche Beschreibung
In Ausführungsformen der Erfindung werden eine Schieberegistereinheit, ein Anzeigepanel und eine Anzeigevorrichtung bereitgestellt, bei denen ein anormaler Ausgang der Schieberegistereinheit durch Verbinden einer zweiten Elektrode eines ersten Transistors in der Schieberegistereinheit mit dem Ausgangsende der Schieberegistereinheit vermieden wird, auch wenn eine Kanalbreite eines zweiten Transistors weit geringer ist als ein theoretischer Bemessungswert.
Spezifische Implementierungen der Schieberegistereinheit, des Anzeigepanels und der Anzeigevorrichtung, die in den Ausführungsformen der Erfindung bereitgestellt werden, werden nachstehend unter Bezugnahme auf die beigefügten Zeichnungen erläutert.
Eine Schieberegistereinheit, die in einer Ausführungsform der Erfindung bereitgestellt wird, wie sie in 5 dargestellt ist, umfasst ein Treibermodul 21, ein Ausgangsmodul 22, einen ersten Transistor M1 und einen zweiten Transistor M2.
Ein erster Port 1 des Treibermoduls 21 empfängt ein positives Auswahlsignal CHOF, ein zweiter Port 2 des Treibermoduls 21 empfängt ein erstes Pegelsignal V1, ein dritter Port 3 des Treibermoduls 21 empfängt ein invertiertes Auswahlsignal CHOB, ein vierter Port 4 des Treibermoduls 21 empfängt ein zweites Pegelsignal V2, ein fünfter Port 5 des Treibermoduls 21 empfängt ein Niederspannungssignal VGL, ein sechster Port 6 des Treibermoduls 21 ist jeweils mit einem Gate des ersten Transistors M1 und einer ersten Elektrode des zweiten Transistors M2 verbunden, ein siebter Port 7 des Treibermoduls 21 ist mit einem dritten Port 3 des Ausgangsmoduls 22 verbunden, ein achter Port 8 des Treibermoduls 21 ist an einem Verbindungsknoten, der ein Pullup-Knoten PU ist, mit einer ersten Elektrode des ersten Transistors M1, einem Gate des zweiten Transistors M2 und einem ersten Port 1 des Ausgangsmoduls 22 verbunden, ein neunter Port 9 des Treibermoduls 21 empfängt ein Taktsperrsignal CLKB, und ein zehnter Port 10 des Treibermoduls 21 empfängt ein Taktsignal CLK. Eine zweite Elektrode des ersten Transistors M1 ist mit dem dritten Port 3 des Ausgangsmoduls 22 verbunden, eine zweite Elektrode des zweiten Transistors M2 empfängt das Niederspannungssignal VGL, ein zweiter Port 2 des Ausgangsmoduls 22 empfängt das Taktsperrsignal CLKB, und der dritte Port 3 des Ausgangsmoduls 22 dient als ein Ausgangsende OUTPUT der Schieberegistereinheit.
Das Treibermodul 21 ist dafür konfiguriert, das erste Pegelsignal V1 durch seinen achten Port 8 auszugeben, wenn das positive Auswahlsignal CHOF ein Hochpegelsignal ist und das Taktsperrsignal CLKB ein Niederpegelsignal ist, das heißt, das Signal des Pullup-Knotens PU ist das erste Pegelsignal; und das zweite Pegelsignal V2 durch seinen achten Port 8 auszugeben, wenn das invertierte Auswahlsignal CHOB ein Hochpegelsignal ist und das Taktsperrsignal CLKB das Niederpegelsignal ist, das heißt, das Signal des Pullup-Knotens PU ist das zweite Pegelsignal; und seinen fünften Port 5 mit seinem siebten Port 7 zu verbinden, wenn das Taktsignal CLK ein Hochpegelsignal ist, um das von seinen fünften Port 5 empfangene Niederspannungssignal VGL durch seinen siebten Port 7 auszugeben; und das von seinem neunten Port 9 empfangene Taktsperrsignal CLKB durch seinen sechsten Port 6 auszugeben; und seinen fünften Port 5 mit seinem siebten Port 7 zu verbinden, wenn das Signal der ersten Elektrode des zweiten Transistors M2 ein Hochpegelsignal ist, um das von seinem fünften Port 5 empfangene Niederspannungssignal VGL durch seinen siebten Port 7 auszugeben.
Das Ausgangsmodul 22 ist dafür konfiguriert, seinen zweiten Port 2 mit seinem dritten Port 3 zu verbinden, wenn das Potential des Pullup-Knotens PU hoch ist, um das von seinem zweiten Port 2 empfangene Taktsperrsignal CLKB durch seinen dritten Port 3 auszugeben; und seinen zweiten Port 2 von seinem dritten Port 3 zu trennen, wenn das Potential des Pullup-Knotens PU niedrig ist, um das von seinem zweiten Port 2 empfangene Taktsperrsignal CLKB nicht durch seinen dritten Port 3 auszugeben.
Der erste Transistor M1 ist dafür konfiguriert, eingeschaltet zu werden, wenn das Signal der ersten Elektrode des zweiten Transistors M2 ein Hochpegelsignal ist, um den Pullup-Knoten PU mit dem Ausgangsende OUTPUT der Schieberegistereinheit zu verbinden; und ausgeschaltet zu werden, wenn der Pegel der ersten Elektrode des zweiten Transistors M2 niedrig ist, um den Pullup-Knoten PU von dem Ausgangsende OUTPUT der Schieberegistereinheit zu trennen.
Der zweite Transistor M2 ist dafür konfiguriert, eingeschaltet zu werden, wenn das Potential des Pullup-Knotens PU hoch ist, um das Signal seiner ersten Elektrode so zu steuern, dass es das Niederspannungssignal VGL ist, und ausgeschaltet zu werden, wenn das Potential des Pullup-Knotens PU niedrig ist.
Bezug nehmend auf 5 und 6 umfasst das Treibermodul in der Schieberegistereinheit, die in einer anderen Ausführungsform der Erfindung bereitgestellt wird, ferner eine erste Treiberzelle 211, eine zweite Treiberzelle 212 und eine dritte Treiberzelle 213.
Ein erster Port 1 der ersten Treiberzelle 211 ist der erste Port 1 des Treibermoduls 21, ein zweiter Port 2 der ersten Treiberzelle 211 ist der zweite Port 2 des Treibermoduls 21, ein dritter Port 3 der ersten Treiberzelle 211 und ein dritter Port 3 der zweiten Treiberzelle 212 sind der achte Port 8 des Treibermoduls 21, ein erster Port 1 der zweiten Treiberzelle 212 ist der dritte Port 3 des Treibermoduls 21, ein zweiter Port 2 der zweiten Treiberzelle 212 ist der vierte Port 4 des Treibermoduls 21, ein erster Port 1 der dritten Treiberzelle 213 ist der neunte Port 9 des Treibermoduls 21, ein zweiter Port 2 der dritten Treiberzelle 213 ist der zehnte Port 10 des Treibermoduls 21, ein dritter Port 3 der dritten Treiberzelle 213 ist der siebte Port 7 des Treibermoduls 21, ein vierter Port 4 der dritten Treiberzelle 213 ist der fünfte Port 5 des Treibermoduls 21, und ein fünfter Port 5 der dritten Treiberzelle 213 ist der sechste Port 6 des Treibermoduls 21.
Die erste Treiberzelle 211 ist dafür konfiguriert, das von ihrem zweiten Port 2 empfangene erste Pegelsignal V1 durch ihren dritten Port 3 auszugeben, wenn das positive Auswahlsignal CHOF ein Hochpegelsignal ist.
Die zweite Treiberzelle 212 ist dafür konfiguriert, das von ihrem zweiten Port 2 empfangene zweite Pegelsignal V2 durch ihren dritten Port 3 auszugeben, wenn das invertierte Auswahlsignal CHOB ein Hochpegelsignal ist.
Die dritte Treiberzelle 213 ist dafür konfiguriert, ihren vierten Port 4 mit ihrem dritten Port 3 zu verbinden, wenn das Taktsignal CLK ein Hochpegelsignal ist, um das von ihrem vierten Port 4 empfangene Niederspannungssignal VGL durch ihren dritten Port 3 auszugeben; und das von ihrem ersten Port 1 empfangene Taktsperrsignal CLKB durch ihren fünften Port 5 auszugeben; und ihren vierten Port 4 mit ihrem dritten Port 3 zu verbinden, wenn das Signal der ersten Elektrode des zweiten Transistors M2 ein Hochpegelsignal ist, um das von ihrem vierten Port 4 empfangene Niederspannungssignal VGL durch ihren dritten Port 3 auszugeben.
Bezug nehmend auf 6 und 7 kann die erste Treiberzelle in der Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird, außerdem einen dritten Transistor M3 umfassen. Ein Gate des dritten Transistors M3 ist der erste Port 1 der ersten Treiberzelle 211, eine erste Elektrode des dritten Transistors M3 ist der zweite Port 2 der ersten Treiberzelle 211, und eine zweite Elektrode des dritten Transistors M3 ist der dritte Port 3 der ersten Treiberzelle 211. Der dritte Transistor M3 ist dafür konfiguriert, eingeschaltet zu werden, wenn das positive Auswahlsignal CHOF ein Hochpegelsignal ist, so dass das Signal des Pullup-Knotens PU das erste Pegelsignal V1 ist, und ausgeschaltet zu werden, wenn das positive Auswahlsignal CHOF ein Niederpegelsignal ist.
Bezug nehmend auf 6 und 7 kann die zweite Treiberzelle 212 in der Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird, außerdem einen vierten Transistor M4 umfassen. Ein Gate des vierten Transistors M4 ist der erste Port 1 der zweiten Treiberzelle 212, eine erste Elektrode des vierten Transistors M4 ist der zweite Port 2 der zweiten Treiberzelle 212, und eine zweite Elektrode des vierten Transistors M4 ist der dritte Port 3 der zweiten Treiberzelle 212. Der vierte Transistor M4 ist dafür konfiguriert, eingeschaltet zu werden, wenn das invertierte Auswahlsignal CHOB ein Hochpegelsignal ist, so dass das Signal des Pullup-Knotens PU das zweite Pegelsignal V2 ist, und ausgeschaltet zu werden, wenn das invertierte Auswahlsignal CHOB ein Niederpegelsignal ist.
Bezug nehmend auf 6 und 7 kann die dritte Treiberzelle in der Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird, außerdem einen ersten Kondensator C1, einen fünften Transistor M5 und einen sechsten Transistor M6 umfassen.
Ein Ende des ersten Kondensators C1 ist der erste Port 1 der dritten Treiberzelle 213, das andere Ende des ersten Kondensators C1 und ein Gate des fünften Transistors M5 sind der fünfte Port 5 der dritten Treiberzelle 213, eine erste Elektrode des fünften Transistors M5 und eine erste Elektrode des sechsten Transistors M6 sind der dritte Port 3 der dritten Treiberzelle 213, eine zweite Elektrode des fünften Transistors M5 und eine zweite Elektrode des sechsten Transistors M6 sind der vierte Port 4 der dritten Treiberzelle 213, und ein Gate des sechsten Transistors M6 ist der zweite Port 2 der dritten Treiberzelle 213.
Der erste Kondensator C1 ist dafür konfiguriert, das empfangene Taktsperrsignal CLKB zur ersten Elektrode des zweiten Transistors M2 zu koppeln.
Der fünfte Transistor M5 ist dafür konfiguriert, eingeschaltet zu werden, wenn der Pegel der ersten Elektrode des zweiten Transistors M2 hoch ist, um das Ausgangsende OUTPUT der Schieberegistereinheit so zu steuern, dass es das Niederspannungssignal VGL ausgibt, und ausgeschaltet zu werden, wenn der Pegel der ersten Elektrode des zweiten Transistors M2 niedrig ist.
Der sechste Transistor M6 ist dafür konfiguriert, eingeschaltet zu werden, wenn das Taktsignal CLK ein Hochpegelsignal ist, um das Ausgangsende OUTPUT der Schieberegistereinheit so zu steuern, dass es das Niederspannungssignal VGL ausgibt, und ausgeschaltet zu werden, wenn das Taktsignal CLK ein Niederpegelsignal ist.
Bezug nehmend auf 7 und 8 kann das Ausgangsmodul in der Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird, außerdem einen zweiten Kondensator C2 und einen siebten Transistor M7 umfassen. Ein Ende des zweiten Kondensators C2 und ein Gate des siebten Transistors M7 sind der erste Port 1 des Ausgangsmoduls 22, das andere Ende des zweiten Kondensators C2 und eine zweite Elektrode des siebten Transistors M7 sind der dritte Port 3 des Ausgangsmoduls 22, und eine erste Elektrode des siebten Transistors M7 ist der zweite Port 2 des Ausgangsmoduls 22. Der zweite Kondensator C2 ist dafür konfiguriert, das Spannungssignal des Pullup-Knotens PU zu speichern; und der siebte Transistor M7 ist dafür konfiguriert, eingeschaltet zu werden, wenn das Potential des Pullup-Knotens PU hoch ist, um das empfangene Taktsperrsignal CLKB auszugeben, und ausgeschaltet zu werden, wenn das Potential des Pullup-Knotens PU niedrig ist, um das empfangene Taktsperrsignal CLKB nicht mehr auszugeben.
Ferner kann, wie in 9 dargestellt, die Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird, auch ein erstes Reset-Modul 23 umfassen. Ein erster Port 1 des ersten Reset-Moduls 23 empfängt ein Reset-Signal RST, und ein zweiter Port 2 des ersten Reset-Moduls 23 ist mit der ersten Elektrode des zweiten Transistors M2 verbunden; und das erste Reset-Modul 23 ist dafür konfiguriert, das von seinem ersten Port 1 empfangene Reset-Signal RST durch seinen zweiten Port 2 auszugeben, wenn das Reset-Signal RST ein Hochpegelsignal ist.
Nachdem das erste Reset-Modul in der Schieberegistereinheit, die in den Ausführungsformen der Erfindung bereitgestellt wird, hinzugefügt wurde, kann das Reset-Signal RST für eine bestimmte Zeitdauer vor Beginn eines jeden Frames als Hochpegelsignal festgelegt werden, so dass der zweite Port des ersten Reset-Moduls ein Hochpegelsignal ausgibt, das heißt, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 Hochpegelsignale sind, folglich sowohl der erste Transistor M1 als auch der fünfte Transistor M5 eingeschaltet werden, das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit infolge des Einschaltens des fünften Transistors M5 das Niederspannungssignal VGL ist, der Pullup-Knoten PU infolge des Einschaltens des ersten Transistors M1 mit dem Ausgangsende OUTPUT der Schieberegistereinheit verbunden ist, d.h. das Signal des Pullup-Knotens PU das Niederspannungssignal VGL ist. Auf diese Weise kann der Pegel des Pullup-Knotens PU vor Beginn eines jeden Frames als niedriger Pegel festgelegt werden, und der Pegel einer mit der Schieberegistereinheit verbundenen Gate-Leitung kann als niedriger Pegel festgelegt werden, um zu verhindern, dass Signale eines nächsten Frames durch Signale beeinflusst werden, die möglicherweise nicht entladen werden und vermutlich auf dem Pullup-Knoten und der mit der Schieberegistereinheit verbundenen Gate-Leitung verbleiben, wenn die Schieberegistereinheit die Signale in einem vorhergehenden Frame ausgibt, und wenn das Reset-Signal für eine bestimmte Zeitdauer während des Einschaltens eines Computers als Hochpegelsignal festgelegt wird, könnte das Problem eines unscharfen Schirms beim Einschalten gelöst sein.
Ferner kann, wie in 9 und 10 dargestellt, das erste Reset-Modul in der Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird, außerdem einen achten Transistor M8 umfassen. Sowohl ein Gate als auch eine erste Elektrode des achten Transistors M8 sind der erste Port 1 des ersten Reset-Moduls 23, und eine zweite Elektrode des achten Transistors M8 ist der zweite Port 2 des ersten Reset-Moduls 23; und der achte Transistor M8 ist dafür konfiguriert, eingeschaltet zu werden, wenn das Reset-Signal RST ein Hochpegelsignal ist, und ausgeschaltet zu werden, wenn das Reset-Signal RST ein Niederpegelsignal ist.
Ferner kann, wie in 11 dargestellt, die Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird, auch ein zweites Reset-Modul 24 umfassen. Ein erster Port 1 des zweiten Reset-Moduls 24 ist mit dem Pullup-Knoten PU verbunden, ein zweiter Port 2 des zweiten Reset-Moduls 24 empfängt das Niederspannungssignal VGL, ein dritter Port 3 des zweiten Reset-Moduls 24 ist mit dem Ausgangsende OUTPUT der Schieberegistereinheit verbunden, und ein vierter Port 4 des zweiten Reset-Moduls 24 empfängt ein Reset-Signal RST; und das zweite Reset-Modul 24 ist dafür konfiguriert, seinen ersten Port 1 mit seinem zweiten Port 2 zu verbinden und seinen dritten Port 3 mit seinem zweiten Port 2 zu verbinden, wenn das Reset-Signal RST ein Hochpegelsignal ist, so dass sein erster Port 1 und sein dritter Port 3 das Niederspannungssignal VGL ausgeben.
Ferner kann, wie in 11 und 12 dargestellt, das zweite Reset-Modul in der Schieberegistereinheit, die in einer weiteren Ausführungsform der Erfindung bereitgestellt wird, außerdem einen neunten Transistor M9 und einen zehnten Transistor M10 umfassen. Gates sowohl des neunten Transistors M9 als auch des zehnten Transistors M10 sind der vierte Port 4 des zweiten Reset-Moduls 24, eine erste Elektrode des neunten Transistors M9 ist der erste Port 1 des zweiten Reset-Moduls 24, zweite Elektroden sowohl des neunten Transistors M9 als auch des zehnten Transistors M10 sind der zweite Port 2 des zweiten Reset-Moduls 24, und eine erste Elektrode des zehnten Transistors M10 ist der dritte Port 3 des zweiten Reset-Moduls 24. Der neunte Transistor M9 ist dafür konfiguriert, eingeschaltet zu werden, wenn das Reset-Signal RST ein Hochpegelsignal ist, so dass das Signal des Pullup-Knotens PU das Niederspannungssignal VGL ist, und ausgeschaltet zu werden, wenn das Reset-Signal RST ein Niederpegelsignal ist; und der zehnte Transistor M10 ist dafür konfiguriert, eingeschaltet zu werden, wenn das Reset-Signal RST ein Hochpegelsignal ist, so dass das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit das Niederspannungssignal VGL ist, und ausgeschaltet zu werden, wenn das Reset-Signal RST ein Niederpegelsignal ist.
Nachdem das zweite Reset-Modul in der Schieberegistereinheit, die in den Ausführungsformen der Erfindung bereitgestellt wird, hinzugefügt wurde, kann das Reset-Signal RST für eine bestimmte Zeitdauer vor Beginn eines jeden Frames als Hochpegelsignal festgelegt werden, so dass sowohl der erste Port als auch der dritte Port des zweiten Reset-Moduls das Niederspannungssignal VGL ausgeben, das heißt, der Pegel des Pullup-Knotens PU ein niedriger Pegel ist und der Pegel des Ausgangsendes OUTPUT der Schieberegistereinheit ein niedriger Pegel ist; auf diese Weise kann der Pegel des Pullup-Knotens PU vor Beginn eines jeden Frames als niedriger Pegel festgelegt werden, und außerdem wird der Pegel einer mit der Schieberegistereinheit verbundenen Gate-Leitung als niedriger Pegel festgelegt, um somit zu verhindern, dass Signale eines nächsten Frames durch Signale beeinflusst werden, die möglicherweise nicht entladen werden und vermutlich auf dem Pullup-Knoten und einer mit der Schieberegistereinheit verbundenen Gate-Leitung verbleiben, wenn die Schieberegistereinheit die Signale in einem vorhergehenden Frame ausgibt; und wenn das Reset-Signal für eine bestimmte Zeitdauer während des Einschaltens eines Computers als Hochpegelsignal festgelegt wird, könnte das Problem eines unscharfen Schirms beim Einschalten gelöst sein.
Bei jedem Transistor auf dem Gebiet der Flüssigkristallanzeigen werden eine Senke und eine Quelle nicht eindeutig unterschieden, so dass eine erste Elektrode eines jeden Transistors, der in den Ausführungsformen der Erfindung genannt wird, eine Quelle (oder Senke) des Transistors sein kann und eine zweite Elektrode des Transistors eine Senke (oder Quelle) des Transistors sein kann. Wenn eine Quelle des Transistors die erste Elektrode ist, dann ist eine Senke des Transistors die zweite Elektrode; und wenn die Senke des Transistors die erste Elektrode ist, dann ist die Quelle des Transistors die zweite Elektrode.
Wenn ein Schieberegister, das die in den Ausführungsformen der Erfindung bereitgestellten Schieberegistereinheiten umfasst, eine positive Abtastung durchführt, ist das erste Pegelsignal, das von jeder Schieberegistereinheit empfangen wird, ein Hochpegelsignal und ist das zweite Pegelsignal, das von jeder Schieberegistereinheit empfangen wird, ein Niederpegelsignal; das positive Auswahlsignal CHOF, das von jeder Schieberegistereinheit außer der ersten Schieberegistereinheit empfangen wird, ist ein Signal, das von einer vorhergehenden Schieberegistereinheit ausgegeben wird, und die erste Schieberegistereinheit empfängt ein Signal, das von einer ersten Redundanz-Schieberegistereinheit als deren positives Auswahlsignal CHOF ausgegeben wird, und das positive Auswahlsignal CHOF, das von der ersten Redundanz-Schieberegistereinheit empfangen wird, ist ein anfängliches Triggersignal STV; das invertierte Auswahlsignal CHOB, das von jeder Schieberegistereinheit außer der letzten Schieberegistereinheit empfangen wird, ist ein Signal, das von der nächsten Schieberegistereinheit ausgegeben wird, und die letzte Schieberegistereinheit empfängt ein Signal, das von einer zweiten Redundanz-Schieberegistereinheit als deren invertiertes Auswahlsignal CHOB ausgegeben wird.
Wenn das Schieberegister, das die in den Ausführungsformen der Erfindung bereitgestellten Schieberegistereinheiten umfasst, eine invertierte Abtastung durchführt, ist das erste Pegelsignal, das von jeder Schieberegistereinheit empfangen wird, ein Niederpegelsignal und ist das zweite Pegelsignal, das von jeder Schieberegistereinheit empfangen wird, ein Hochpegelsignal; das invertierte Auswahlsignal CHOB, das von jeder Schieberegistereinheit außer der letzten Schieberegistereinheit empfangen wird, ist ein Signal, das von einer nächsten Schieberegistereinheit ausgegeben wird, die letzte Schieberegistereinheit empfängt ein Signal, das von der zweiten Redundanz-Schieberegistereinheit als deren invertiertes Auswahlsignal CHOB ausgegeben wird, und das invertierte Auswahlsignal, das von der zweiten Redundanz-Schieberegistereinheit empfangen wird, ist ein anfängliches Triggersignal STV; und das positive Auswahlsignal CHOF, das von jeder Schieberegistereinheit außer der ersten Schieberegistereinheit empfangen wird, ist ein Signal, das von einer vorhergehenden Schieberegistereinheit ausgegeben wird, die erste Schieberegistereinheit empfängt das Signal, das von der ersten Redundanz-Schieberegistereinheit als deren positives Auswahlsignal CHOF ausgegeben wird.
Um die Schieberegistereinheit, die in den Ausführungsformen der Erfindung bereitgestellt wird, näher zu erläutern, wird nachstehend das Arbeitsprinzip der in den Ausführungsformen der Erfindung bereitgestellten Schieberegistereinheit unter Bezugnahme auf die in 13 und 14 dargestellten Zeitablaufdiagramme erläutert werden, wobei 13 ein Funktions-Zeitablaufdiagramm der Schieberegistereinheit während einer positiven Abtastperiode ist und 14 ein Funktions-Zeitablaufdiagramm der Schieberegistereinheit während einer invertierten Abtastperiode ist.
Wie in 13 dargestellt, ist während einer positiven Abtastperiode das erste Pegelsignal V1 ein Hochpegelsignal, ist das zweite Pegelsignal V2 ein Niederpegelsignal und kann ein Funktionszeitablauf der Schieberegistereinheit, die in den Ausführungsformen der Erfindung bereitgestellt wird, in 6 Stadien unterteilt werden.
Reset-Stadium: Das Reset-Signal RST ist ein Hochpegelsignal, das heißt, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 in der in 10 dargestellten Schieberegistereinheit sind Hochpegelsignale, so dass sowohl der erste Transistor M1 als auch der fünfte Transistor M5 eingeschaltet sind, das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit ist infolge des Einschaltens des fünften Transistors M5 das Niederspannungssignal VGL, und der Pullup-Knoten PU ist infolge des Einschaltens des ersten Transistors M1 mit dem Ausgangsende OUTPUT der Schieberegistereinheit verbunden, das heißt, das Signal des Pullup-Knotens PU ist das Niederspannungssignal VGL; und ebenso sind, da das Reset-Signal RST ein Hochpegelsignal ist, der neunte Transistor M9 und der zehnte Transistor M10 in der in 12 dargestellten Schieberegistereinheit eingeschaltet, ist der Pegel des Pullup-Knotens PU infolge des Einschaltens des neunten Transistors M9 ein niedriger Pegel und ist der Pegel des Ausgangsendes OUTPUT der Schieberegistereinheit infolge des Einschaltens des zehnten Transistors M10 ein niedriger Pegel.

1. Stadium: Das Taktsignal CLK ist ein Hochpegelsignal, das Taktsperrsignal CLKB ist ein Niederpegelsignal, das positive Auswahlsignal CHOF ist ein Hochpegelsignal, und das invertierte Auswahlsignal CHOB ist ein Niederpegelsignal. Bezug nehmend auf 8 ist das positive Auswahlsignal CHOF, das von dem Gate des dritten Transistors M3 empfangen wird, ein Hochpegelsignal, ist der dritte Transistor M3 eingeschaltet, ist das Signal des Pullup-Knotens PU das erste Pegelsignal V1, das heißt ein Hochpegelsignal, speichert der zweite Kondensator C2 dieses Hochpegelsignal und ist der siebte Transistor M7 eingeschaltet, so dass die Schieberegistereinheit beginnt, das empfangene Taktsperrsignal CLKB auszugeben, das in diesem Stadium ein Niederpegelsignal ist, das heißt, die Schieberegistereinheit gibt in diesem Stadium ein Niederpegelsignal aus. In diesem Stadium ist das invertierte Auswahlsignal CHOB, das von dem Gate des vierten Transistors M4 empfangen wird, ein Niederpegelsignal und ist der vierte Transistor M4 ausgeschaltet; der sechste Transistor M6 ist eingeschaltet, da das Taktsignal CLK ein Hochpegelsignal ist, so dass das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit ein Niederspannungssignal ist; und der zweite Transistor M2 ist eingeschaltet, da das Signal des Pullup-Knotens PU ein Hochpegelsignal ist, so dass die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 Niederpegelsignale sind, folglich der erste Transistor M1 und der fünfte Transistor M5 ausgeschaltet sind.
2. Stadium: Das Taktsignal CLK ist ein Niederpegelsignal, das Taktsperrsignal CLKB ist ein Hochpegelsignal, das positive Auswahlsignal CHOF ist ein Niederpegelsignal, und das invertierte Auswahlsignal CHOB ist ein Niederpegelsignal. In diesem Stadium ist das positive Auswahlsignal CHOF, das von dem Gate des dritten Transistors M3 empfangen wird, ein Niederpegelsignal, ist daher der dritte Transistor M3 ausgeschaltet, wird das Signal des Pullup-Knotens PU jedoch aufgrund der Speicherwirkung des zweiten Kondensators C2 als Hochpegelsignal aufrecht erhalten und wird der siebte Transistor M7 eingeschaltet gehalten, so dass die Schieberegistereinheit das empfangene Taktsperrsignal CLKB ausgibt, das in diesem Stadium ein Hochpegelsignal ist, das heißt, die Schieberegistereinheit gibt in diesem Stadium ein Hochpegelsignal aus. In diesem Stadium ist das invertierte Auswahlsignal CHOB, das von dem Gate des vierten Transistors M4 empfangen wird, das Niederpegelsignal und ist der vierte Transistor M4 ausgeschaltet; da das Taktsignal CLK ein Niederpegelsignal ist, ist der sechste Transistor M6 ausgeschaltet; da das Taktsperrsignal CLKB ein Hochpegelsignal ist, ist das Signal der ersten Elektrode des zweiten Transistors M2 ein Hochpegelsignal, inzwischen ist, da das Signal des Pullup-Knotens PU ein Hochpegelsignal ist, der zweite Transistor M2 eingeschaltet, folglich ändert sich das Signal der ersten Elektrode des zweiten Transistors M2 schnell in ein Niederpegelsignal, das heißt, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 sind einem Vorgang einer schnellen Änderung von einem Hochpegelsignal zu einem Niederpegelsignal unterworfen, somit werden der erste Transistor M1 und der fünfte Transistor M5 eingeschaltet und dann schnell ausgeschaltet werden; obwohl das Ausgangsende OUTPUT der Schieberegistereinheit mit dem Port zum Liefern des Niederspannungssignals VGL infolge des Einschaltens des fünften Transistors M5 verbunden ist, wird der fünfte Transistor M5 aufgrund einer begrenzten Kanalbreite des fünften Transistors M5 einen schwachen Pulldown-Effekt auf einen hohen Pegel einer Gate-Leitung, die mit dem Ausgangsende der Schieberegistereinheit verbunden ist, erzeugen, das heißt, das Einschalten des fünften Transistors M5 wird das von der Schieberegistereinheit ausgegebene Signal nicht beeinflussen, und das Ausgangsende OUTPUT der Schieberegistereinheit wird weiterhin ein Hochpegelsignal ausgeben; und der Pullup-Knoten PU wird infolge des Einschaltens des ersten Transistors M1 mit dem Ausgangsende OUTPUT der Schieberegistereinheit verbunden, und da das Ausgangsende OUTPUT der Schieberegistereinheit ein Hochpegelsignal ausgibt, kann ein Pulldown-Effekt auf das Potential des Pullup-Knotens PU vermieden werden. Inzwischen hat aufgrund des Bootstrap-Effekts ein Ende des zweiten Kondensators C2, das mit dem Ausgangsende OUTPUT der Schieberegistereinheit verbunden ist, von einem niedrigen Pegel in dem ersten Stadium zu einem hohen Pegel in dem zweiten Stadium gewechselt, das Potential des Pullup-Knotens PU, der mit dem anderen Ende des zweiten Kondensators C2 verbunden ist, steigt weiter an.
3. Stadium: Das Taktsignal CLK ist ein Hochpegelsignal, das Taktsperrsignal CLKB ist ein Niederpegelsignal, das positive Auswahlsignal CHOF ist ein Niederpegelsignal, und das invertierte Auswahlsignal CHOB ist ein Hochpegelsignal. In diesem Stadium ist das von dem Gate des dritten Transistors M3 empfangene positive Auswahlsignal CHOF ein Niederpegelsignal, ist der dritte Transistor M3 ausgeschaltet, wohingegen das von dem Gate des vierten Transistors M4 empfangene invertierte Auswahlsignal CHOB ein Hochpegelsignal ist, ist der vierte Transistor M4 eingeschaltet, ist daher das Signal des Pullup-Knotens PU das zweite Pegelsignal V2, das heißt ein Niederpegelsignal, und speichert der zweite Kondensator C2 dieses Niederpegelsignal und ist der siebte Transistor M7 ausgeschaltet, so dass die Schieberegistereinheit das empfangene Taktsperrsignal CLKB nicht mehr ausgibt; das Taktsignal CLK ist ein Hochpegelsignal, der sechste Transistor M6 ist eingeschaltet, so dass das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit ein Niederspannungssignal ist; und da das Signal des Pullup-Knotens PU ein Niederpegelsignal ist, ist der zweite Transistor M2 ausgeschaltet, mittlerweile sind, da das Taktsperrsignal CLKB ein Niederpegelsignal ist, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 Niederspannungssignale, daher sind der erste Transistor M1 und der fünfte Transistor M5 ausgeschaltet.
4. Stadium: Das Taktsignal CLK ist ein Niederpegelsignal, das Taktsperrsignal CLKB ist ein Hochpegelsignal, das positive Auswahlsignal CHOF ist ein Niederpegelsignal, und das invertierte Auswahlsignal CHOB ist ein Niederpegelsignal. In diesem Stadium ist das von dem Gate des dritten Transistors M3 empfangene positive Auswahlsignal CHOF ein Niederpegelsignal, ist der dritte Transistor M3 ausgeschaltet, ist das von dem Gate des vierten Transistors M4 empfangene invertierte Auswahlsignal CHOB ein Niederpegelsignal, ist der vierte Transistor M4 ausgeschaltet; das Signal des Pullup-Knotens PU ist aufgrund der Speicherwirkung des zweiten Kondensators C2 immer noch das Niederpegelsignal, daher ist der siebte Transistor M7 ausgeschaltet, so dass die Schieberegistereinheit das empfangene Taktsperrsignal CLKB nicht mehr ausgibt; da das Taktsignal CLK ein Niederpegelsignal ist, ist der sechste Transistor M6 ausgeschaltet; da das Signal des Pullup-Knotens PU ein Niederpegelsignal ist, ist der zweite Transistor M2 ausgeschaltet, inzwischen sind, da das Taktsperrsignal CLKB ein Hochpegelsignal ist, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 Hochpegelsignale, daher sind der erste Transistor M1 und der fünfte Transistor M5 eingeschaltet; und das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit ist infolge des Einschaltens des fünften Transistors M5 ein Niederspannungssignal, und der Pullup-Knoten PU ist infolge des Einschaltens des ersten Transistors M1 mit dem Ausgangsende OUTPUT der Schieberegistereinheit verbunden, so dass das Signal des Pullup-Knotens PU ein Niederspannungssignal ist.
5. Stadium: Das Taktsignal CLK ist ein Hochpegelsignal, das Taktsperrsignal CLKB ist ein Niederpegelsignal, das positive Auswahlsignal CHOF ist ein Niederpegelsignal, und das invertierte Auswahlsignal CHOB ist ein Niederpegelsignal. In diesem Stadium ist das von dem Gate des dritten Transistors M3 empfangene positive Auswahlsignal CHOF ein Niederpegelsignal, ist der dritte Transistor M3 ausgeschaltet, ist das von dem Gate des vierten Transistors M4 empfangene invertierte Auswahlsignal CHOB ein Niederpegelsignal, ist der vierte Transistor M4 ausgeschaltet; das Signal des Pullup-Knotens PU ist aufgrund der Speicherwirkung des zweiten Kondensators C2 immer noch das Niederpegelsignal, und der siebte Transistor M7 ist ausgeschaltet, so dass die Schieberegistereinheit das empfangene Taktsperrsignal CLKB nicht mehr ausgibt; da das Taktsignal CLK ein Hochpegelsignal ist, ist der sechste Transistor M6 eingeschaltet, so dass das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit ein Niederspannungssignal ist; das das Signal des Pullup-Knotens PU ein Niederpegelsignal ist, ist der zweite Transistor M2 ausgeschaltet, inzwischen sind, da das Taktsperrsignal CLKB ein Niederpegelsignal ist, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 Niederpegelsignale, daher sind der erste Transistor M1 und der fünfte Transistor M5 ausgeschaltet.

Danach werden das 4. Stadium und das 5. Stadium sukzessive wiederholt, bis das positive Auswahlsignal CHOF, das von der in den Ausführungsformen der Erfindung bereitgestellten Schieberegistereinheit empfangen wird, ein Hochpegelsignal wird, und dann werden die 1. bis 5. Stadien erneut ausgeführt; oder es werden das 4. Stadium und das 5. Stadium sukzessive wiederholt, bis das Reset-Signal RST, das von der in den Ausführungsformen der Erfindung bereitgestellten Schieberegistereinheit empfangen wird, ein Hochpegelsignal wird, und dann wird das Reset-Stadium ausgeführt. Wobei das 1. Stadium und das 2. Stadium in einer Einsatzzeit der Schieberegistereinheit liegen, das heißt einer Zeit, in der die mit dem Ausgangsende der Schieberegistereinheit verbundene Gate-Leitung ausgewählt ist, wohingegen die 3., 4. und 5. Stadien und das Reset-Stadium in einer Nicht-Einsatzzeit der Schieberegistereinheit liegen, das heißt einer Zeit, in der die mit dem Ausgangsende der Schieberegistereinheit verbundene Gate-Leitung nicht ausgewählt ist.
Wie in 14 dargestellt, ist während einer invertierten Abtastperiode das erste Pegelsignal V1 ein Niederpegelsignal, ist das zweite Pegelsignal V2 ein Hochpegelsignal und kann ein Funktionszeitablauf der Schieberegistereinheit, die in den Ausführungsformen der Erfindung bereitgestellt wird, in 6 Stadien unterteilt werden.
Reset-Stadium: Das Reset-Signal RST ist ein Hochpegelsignal, das heißt, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 in der 10 dargestellten Schieberegistereinheit sind Hochpegelsignale, so dass sowohl der erste Transistor M1 als auch der fünfte Transistor M5 eingeschaltet sind, das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit ist infolge des Einschaltens des fünften Transistors M5 ein Niederspannungssignal VGL, und der Pullup-Knoten PU ist infolge des Einschaltens des ersten Transistors M1 mit dem Ausgangsende OUTPUT der Schieberegistereinheit verbunden, das heißt, das Signal des Pullup-Knotens PU ist das Niederspannungssignal VGL; und ebenso sind, da das Reset-Signal RST ein Hochpegelsignal ist, der neunte Transistor M9 und der zehnte Transistor M10 in der in 12 dargestellten Schieberegistereinheit eingeschaltet, ist der Pegel des Pullup-Knotens PU infolge des Einschaltens des neunten Transistors M9 ein niedriger Pegel und ist der Pegel des Ausgangsendes OUTPUT der Schieberegistereinheit infolge des Einschaltens des zehnten Transistors M10 ein niedriger Pegel.

1. Stadium: Das Taktsignal CLK ist ein Hochpegelsignal, das Taktsperrsignal CLKB ist ein Niederpegelsignal, das invertierte Auswahlsignal CHOB ist ein Hochpegelsignal, und das positive Auswahlsignal CHOF ist ein Niederpegelsignal. In diesem Stadium, wobei weiterhin auf 8 Bezug genommen wird, ist das von dem Gate des vierten Transistors M4 empfangene invertierte Auswahlsignal CHOB ein Hochpegelsignal, ist der vierte Transistor M4 eingeschaltet, ist daher das Signal des Pullup-Knotens PU das zweite Pegelsignal V2, das heißt ein Hochpegelsignal, und speichert der zweite Kondensator C2 dieses Hochpegelsignal und ist der siebte Transistor M7 eingeschaltet, so dass die Schieberegistereinheit beginnt, das empfangene Taktsperrsignal CLKB auszugeben, das in diesem Stadium ein Niederpegelsignal ist, das heißt, die Schieberegistereinheit gibt in diesem Stadium ein Niederpegelsignal aus. In diesem Stadium ist das positive Auswahlsignal CHOF, das von dem Gate des dritten Transistors M3 empfangen wird, ein Niederpegelsignal und ist der dritte Transistor M3 ausgeschaltet; das Taktsignal CLK ist ein Hochpegelsignal, und der sechste Transistor M6 ist eingeschaltet, so dass das Signal des Ausgangsendes der Schieberegistereinheit ein Niederspannungssignal ist; und der zweite Transistor M2 ist eingeschaltet, da das Signal des Pullup-Knotens PU ein Hochpegelsignal ist, daher sind die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 Niederspannungssignale, und der erste Transistor M1 und der fünfte Transistor M5 sind ausgeschaltet.
2. Stadium: Das Taktsignal CLK ist ein Niederpegelsignal, das Taktsperrsignal CLKB ist ein Hochpegelsignal, das positive Auswahlsignal CHOF ist ein Niederpegelsignal, und das invertierte Auswahlsignal CHOB ist ein Niederpegelsignal. In diesem Stadium ist das von dem Gate des vierten Transistors M4 empfangene invertierte Auswahlsignal CHOB ein Niederpegelsignal, ist daher der vierte Transistor M4 ausgeschaltet, wird das Signal des Pullup-Knotens PU jedoch aufgrund der Speicherwirkung des zweiten Kondensators C2 als Hochpegelsignal aufrecht erhalten und wird der siebte Transistor M7 eingeschaltet gehalten, so dass die Schieberegistereinheit das empfangene Taktsperrsignal CLKB ausgibt, das in diesem Stadium ein Hochpegelsignal ist, das heißt, die Schieberegistereinheit gibt in diesem Stadium ein Hochpegelsignal aus. In diesem Stadium ist das positive Auswahlsignal CHOF, das von dem Gate des dritten Transistors M3 empfangen wird, ein Niederpegelsignal, ist der dritte Transistor M3 daher ausgeschaltet; da das Taktsignal CLK ein Niederpegelsignal ist, ist der sechste Transistor M6 ausgeschaltet; da das Taktsperrsignal CLKB ein Hochpegelsignal ist, ist das Signal der ersten Elektrode des zweiten Transistors M2 ein Hochpegelsignal, inzwischen ist, da das Signal des Pullup-Knotens PU ein Hochpegelsignal ist, der zweite Transistor M2 eingeschaltet, folglich ändert sich das Signal der ersten Elektrode des zweiten Transistors M2 schnell in ein Niederpegelsignal, das heißt, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 sind einem Vorgang einer schnellen Änderung von einem Hochpegelsignal zu einem Niederpegelsignal unterworfen, und der erste Transistor M1 und der fünfte Transistor M5 werden eingeschaltet und dann schnell ausgeschaltet werden; obwohl das Ausgangsende der Schieberegistereinheit mit dem Port zum Liefern des Niederspannungssignals VGL infolge des Einschaltens des fünften Transistors M5 verbunden ist, wird der fünfte Transistor M5 aufgrund der begrenzten Kanalbreite des fünften Transistors M5 einen schwachen Pulldown-Effekt auf ein hohes Potential der Gate-Leitung, die mit dem Ausgangsende der Schieberegistereinheit verbunden ist, erzeugen, das heißt, das Einschalten des fünften Transistors M5 wird das von der Schieberegistereinheit ausgegebene Signal nicht beeinflussen, und das Ausgangsende OUTPUT der Schieberegistereinheit wird weiterhin ein Hochpegelsignal ausgeben; und der Pullup-Knoten PU wird infolge des Einschaltens des ersten Transistors M1 mit dem Ausgangsende OUTPUT der Schieberegistereinheit verbunden, und da das Ausgangsende OUTPUT der Schieberegistereinheit ein Hochpegelsignal ausgibt, kann so ein Pulldown-Effekt auf das Potential des Pullup-Knotens PU vermieden werden. Inzwischen hat aufgrund eines Bootstrap-Effekts ein Ende des zweiten Kondensators C2, das mit dem Ausgangsende OUTPUT der Schieberegistereinheit verbunden ist, von einem niedrigen Pegel in dem ersten Stadium zu einem hohen Pegel in dem zweiten Stadium gewechselt, das Potential des Pullup-Knotens PU steigt weiter an.
3. Stadium: Das Taktsignal CLK ist ein Hochpegelsignal, das Taktsperrsignal CLKB ist ein Niederpegelsignal, das positive Auswahlsignal CHOF ist ein Hochpegelsignal, und das invertierte Auswahlsignal CHOB ist ein Niederpegelsignal. In diesem Stadium ist das von dem Gate des dritten Transistors M3 empfangene positive Auswahlsignal CHOF ein Hochpegelsignal, ist der dritte Transistor M3 eingeschaltet, wohingegen das von dem Gate des vierten Transistors M4 empfangene invertierte Auswahlsignal CHOB ein Niederpegelsignal ist, ist der vierte Transistor M4 ausgeschaltet, ist das Signal des Pullup-Knotens PU das erste Pegelsignal V1, das heißt ein Niederpegelsignal, speichert der zweite Kondensator C2 dieses Niederpegelsignal und ist der siebte Transistor M7 ausgeschaltet, so dass die Schieberegistereinheit das empfangene Taktsperrsignal CLKB nicht mehr ausgibt; das Taktsignal CLK ist ein Hochpegelsignal, und der sechste Transistor M6 ist eingeschaltet, so dass das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit ein Niederspannungssignal ist; und da das Signal des Pullup-Knotens PU ein Niederpegelsignal ist, ist der zweite Transistor M2 ausgeschaltet, mittlerweile sind, da das Taktsperrsignal CLKB ein Niederpegelsignal ist, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 Niederspannungssignale, und der erste Transistor M1 und der fünfte Transistor M5 sind ausgeschaltet.
4. Stadium: Das Taktsignal CLK ist ein Niederpegelsignal, das Taktsperrsignal CLKB ist ein Hochpegelsignal, das positive Auswahlsignal CHOF ist ein Niederpegelsignal, und das invertierte Auswahlsignal CHOB ist ein Niederpegelsignal. In diesem Stadium ist das von dem Gate des dritten Transistors M3 empfangene positive Auswahlsignal CHOF ein Niederpegelsignal, ist der dritte Transistor M3 ausgeschaltet und ist das von dem Gate des vierten Transistors M4 empfangene invertierte Auswahlsignal CHOB ein Niederpegelsignal, ist der vierte Transistor M4 ausgeschaltet und ist das Signal des Pullup-Knotens PU aufgrund der Speicherwirkung des zweiten Kondensators C2 immer noch das Niederpegelsignal und ist der siebte Transistor M7 ausgeschaltet, so dass die Schieberegistereinheit das empfangene Taktsperrsignal CLKB nicht mehr ausgibt; da das Taktsignal CLK ein Niederpegelsignal ist, ist der sechste Transistor M6 ausgeschaltet; da das Signal des Pullup-Knotens PU ein Niederpegelsignal ist, ist der zweite Transistor M2 ausgeschaltet, inzwischen sind, da das Taktsperrsignal CLKB ein Hochpegelsignal ist, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 Hochpegelsignale und sind der erste Transistor M1 und der fünfte Transistor M5 eingeschaltet; und das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit ist infolge des Einschaltens des fünften Transistors M5 ein Niederspannungssignal, und der Pullup-Knoten PU ist infolge des Einschaltens des ersten Transistors M1 mit dem Ausgangsende OUTPUT der Schieberegistereinheit verbunden, so dass das Signal des Pullup-Knotens PU ein Niederspannungssignal ist.
5. Stadium: Das Taktsignal CLK ist ein Hochpegelsignal, das Taktsperrsignal CLKB ist ein Niederpegelsignal, das positive Auswahlsignal CHOF ist ein Niederpegelsignal, und das invertierte Auswahlsignal CHOB ist ein Niederpegelsignal. In diesem Stadium ist das von dem Gate des dritten Transistors M3 empfangene positive Auswahlsignal CHOF ein Niederpegelsignal, ist der dritte Transistor M3 ausgeschaltet, ist das von dem Gate des vierten Transistors M4 empfangene invertierte Auswahlsignal CHOB ein Niederpegelsignal, ist der vierte Transistor M4 ausgeschaltet, ist das Signal des Pullup-Knotens PU aufgrund einer Speicherwirkung des zweiten Kondensators C2 immer noch das Niederpegelsignal und ist der siebte Transistor M7 ist ausgeschaltet, so dass die Schieberegistereinheit das empfangene Taktsperrsignal CLKB nicht mehr ausgibt; da das Taktsignal CLK ein Hochpegelsignal ist, ist der sechste Transistor M6 eingeschaltet, so dass das Signal des Ausgangsendes OUTPUT der Schieberegistereinheit ein Niederspannungssignal ist; da das Signal des Pullup-Knotens PU ein Niederpegelsignal ist, ist der zweite Transistor M2 ausgeschaltet, inzwischen sind, da das Taktsperrsignal CLKB ein Niederpegelsignal ist, die Signale der Gates sowohl des ersten Transistors M1 als auch des fünften Transistors M5 Niederpegelsignale und sind der erste Transistor M1 und der fünfte Transistor M5 ausgeschaltet.

Danach werden das 4. Stadium und das 5. Stadium sukzessive wiederholt, bis das positive Auswahlsignal CHOF, das von der in den Ausführungsformen der Erfindung bereitgestellten Schieberegistereinheit empfangen wird, ein Hochpegelsignal wird, und dann werden die 1. bis 5. Stadien erneut ausgeführt; oder es werden das 4. Stadium und das 5. Stadium sukzessive wiederholt, bis das Reset-Signal RST, das von der in den Ausführungsformen der Erfindung bereitgestellten Schieberegistereinheit empfangen wird, ein Hochpegelsignal wird, und dann wird das Reset-Stadium ausgeführt. Wobei das 1. Stadium und das 2. Stadium in einer Einsatzzeit der Schieberegistereinheit liegen, das heißt einer Zeit, in der die mit dem Ausgangsende der Schieberegistereinheit verbundene Gate-Leitung ausgewählt ist, wohingegen die 3., 4. und 5. Stadien und das Reset-Stadium in einer Nicht-Einsatzzeit der Schieberegistereinheit liegen, das heißt einer Zeit, in der die mit dem Ausgangsende der Schieberegistereinheit verbundene Gate-Leitung nicht ausgewählt ist.
Eine weitere Ausführungsform der Erfindung stellt ferner ein Anzeigepanel bereit, das die Schieberegistereinheit, wie sie in irgendeiner der obigen Ausführungsformen der Erfindung bereitgestellt wird, enthält.
Eine weitere Ausführungsform der Erfindung stellt ferner eine Anzeigevorrichtung bereit, die das in den Ausführungsformen der Erfindung bereitgestellte Anzeigepanel enthält.
Die Abfolge der oben erwähnten Ausführungsformen der Erfindung dient lediglich dem Zweck der Beschreibung und stellt keine Vorzugsrangfolge der Ausführungsformen dar.
Selbstverständlich können Fachleute an der Erfindung verschiedene Modifikationen und Abänderungen vornehmen, ohne vom Wesen und Umfang der Erfindung abzuweichen. Daher soll die Erfindung, sofern die Modifikationen und Abänderungen in den Bereich der Ansprüche fallen, die der Erfindung beigefügt sind, auch diese Modifikationen und Abänderungen sowie deren Äquivalente umfassen.

Claims

Schieberegistereinheit, die ein Treibermodul, ein Ausgangsmodul, einen ersten Transistor und einen zweiten Transistor umfasst, wobei ein erster Port des Treibermoduls ein positives Auswahlsignal empfängt, ein zweiter Port des Treibermoduls ein erstes Pegelsignal empfängt, ein dritter Port des Treibermoduls ein invertiertes Auswahlsignal empfängt, ein vierter Port des Treibermoduls ein zweites Pegelsignal empfängt, ein fünfter Port des Treibermoduls ein Niederspannungssignal empfängt, ein sechster Port des Treibermoduls jeweils mit einem Gate des ersten Transistors und einer ersten Elektrode des zweiten Transistors verbunden ist, ein siebter Port des Treibermoduls mit einem dritten Port des Ausgangsmoduls verbunden ist, ein achter Port des Treibermoduls an einem Verbindungsknoten, der ein Pullup-Knoten ist, mit einer ersten Elektrode des ersten Transistors, einem Gate des zweiten Transistors und einem ersten Port des Ausgangsmoduls verbunden ist, ein neunter Port des Treibermoduls ein Taktsperrsignal empfängt, ein zehnter Port des Treibermoduls ein Taktsignal empfängt, eine zweite Elektrode des ersten Transistors mit dem dritten Port des Ausgangsmoduls verbunden ist, eine zweite Elektrode des zweiten Transistors das Niederspannungssignal empfängt, ein zweiter Port des Ausgangsmoduls das Taktsperrsignal empfängt und der dritte Port des Ausgangsmoduls als ein Ausgangsende der Schieberegistereinheit dient; das Treibermodul dafür konfiguriert ist, das erste Pegelsignal durch den achten Port auszugeben, wenn das positive Auswahlsignal ein Hochpegelsignal ist und das Taktsperrsignal ein Niederpegelsignal ist, und das zweite Pegelsignal durch den achten Port auszugeben, wenn das invertierte Auswahlsignal ein Hochpegelsignal ist und das Taktsperrsignal ein Niederpegelsignal ist, und das Niederspannungssignal durch den siebten Port auszugeben, wenn das Taktsignal ein Hochpegelsignal ist, und das Taktsperrsignal durch den sechsten Port auszugeben und das Niederspannungssignal durch den siebten Port auszugeben, wenn ein Signal der ersten Elektrode des zweiten Transistors ein Hochpegelsignal ist; das Ausgangsmodul dafür konfiguriert ist, das Taktsperrsignal durch den dritten Port des Ausgangsmoduls auszugeben, wenn ein Potential des Pullup-Knotens hoch ist, und das Taktsperrsignal nicht mehr auszugeben, wenn das Potential des Pullup-Knotens niedrig ist; der erste Transistor dafür konfiguriert ist, den Pullup-Knoten mit dem Ausgangsende der Schieberegistereinheit zu verbinden, wenn ein Signal der ersten Elektrode des zweiten Transistors ein Hochpegelsignal ist, und den Pullup-Knoten von dem Ausgangsende der Schieberegistereinheit zu trennen, wenn ein Potential der ersten Elektrode des zweiten Transistors niedrig ist; und der zweite Transistor dafür konfiguriert ist, ein Signal der ersten Elektrode des zweiten Transistors so zu steuern, dass es das Niederspannungssignal ist, wenn das Potential des Pullup-Knotens hoch ist, und ausgeschaltet zu werden, wenn das Potential des Pullup-Knotens niedrig ist.
Schieberegistereinheit nach Anspruch 1, wobei das Treibermodul eine erste Treiberzelle, eine zweite Treiberzelle und ein dritte Treiberzelle umfasst, ein erster Port der ersten Treiberzelle der erste Port des Treibermoduls ist, ein zweiter Port der ersten Treiberzelle der zweite Port des Treibermoduls ist, ein dritter Port der ersten Treiberzelle und ein dritter Port der zweiten Treiberzelle der achte Port des Treibermoduls sind, ein erster Port der zweiten Treiberzelle der dritte Port des Treibermoduls ist, ein zweiter Port der zweiten Treiberzelle der vierte Port des Treibermoduls ist, ein erster Port der dritten Treiberzelle der neunte Port des Treibermoduls ist, ein zweiter Port der dritten Treiberzelle der zehnte Port des Treibermoduls ist, ein dritter Port der dritten Treiberzelle der siebte Port des Treibermoduls ist, ein vierter Port der dritten Treiberzelle der fünfte Port des Treibermoduls ist und ein fünfter Port der dritten Treiberzelle der sechste Port des Treibermoduls ist; die erste Treiberzelle dafür konfiguriert ist, das erste Pegelsignal durch den dritten Port der ersten Treiberzelle auszugeben, wenn das positive Auswahlsignal ein Hochpegelsignal ist; die zweite Treiberzelle dafür konfiguriert ist, das zweite Pegelsignal durch den dritten Port der zweiten Treiberzelle auszugeben, wenn das invertierte Auswahlsignal ein Hochpegelsignal ist; und die dritte Treiberzelle dafür konfiguriert ist, das Niederspannungssignal durch den dritten Port der dritten Treiberzelle auszugeben, wenn das Taktsignal ein Hochpegelsignal ist, und das Taktsperrsignal durch den fünften Port der dritten Treiberzelle auszugeben und das Niederspannungssignal durch den dritten Port der dritten Treiberzelle auszugeben, wenn das Signal der ersten Elektrode des zweiten Transistors ein Hochpegelsignal ist.
Schieberegistereinheit nach Anspruch 2, wobei die erste Treiberzelle einen dritten Transistor umfasst, ein Gate des dritten Transistors der erste Port der ersten Treiberzelle ist, eine erste Elektrode des dritten Transistors der zweite Port der ersten Treiberzelle ist und eine zweite Elektrode des dritten Transistors der dritte Port der ersten Treiberzelle ist; und der dritte Transistor dafür konfiguriert ist, eingeschaltet zu werden, wenn das positive Auswahlsignal ein Hochpegelsignal ist, und ausgeschaltet zu werden, wenn das positive Auswahlsignal ein Niederpegelsignal ist.
Schieberegistereinheit nach Anspruch 2, wobei die zweite Treiberzelle einen vierten Transistor umfasst, ein Gate des vierten Transistors der erste Port der zweiten Treiberzelle ist, eine erste Elektrode des vierten Transistors der zweite Port der zweiten Treiberzelle ist und eine zweite Elektrode des vierten Transistors der dritte Port der zweiten Treiberzelle ist; und der vierte Transistor ist dafür konfiguriert ist, eingeschaltet zu werden, wenn das invertierte Auswahlsignal ein Hochpegelsignal ist, und ausgeschaltet zu werden, wenn das invertierte Auswahlsignal ein Niederpegelsignal ist.
Schieberegistereinheit nach Anspruch 2, wobei die dritte Treiberzelle einen ersten Kondensator, einen fünften Transistor und einen sechsten Transistor umfasst, ein Ende des ersten Kondensators der erste Port der dritten Treiberzelle ist, das andere Ende des ersten Kondensators und ein Gate des fünften Transistors der fünfte Port der dritten Treiberzelle sind, eine erste Elektrode des fünften Transistors und eine erste Elektrode des sechsten Transistors der dritte Port der dritten Treiberzelle sind, eine zweite Elektrode des fünften Transistors und eine zweite Elektrode des sechsten Transistors der vierte Port der dritten Treiberzelle sind und ein Gate des sechsten Transistors der zweite Port der dritten Treiberzelle ist; der erste Kondensator dafür konfiguriert ist, das empfangene Taktsperrsignal zur ersten Elektrode des zweiten Transistors zu koppeln; der fünfte Transistor dafür konfiguriert ist, eingeschaltet zu werden, wenn das Potential der ersten Elektrode des zweiten Transistors hoch ist, und ausgeschaltet zu werden, wenn das Potential der ersten Elektrode des zweiten Transistors niedrig ist; und der sechste Transistor dafür konfiguriert ist, eingeschaltet zu werden, wenn das Taktsignal ein Hochpegelsignal ist, und ausgeschaltet zu werden, wenn das Taktsignal ein Niederpegelsignal ist.
Schieberegistereinheit nach Anspruch 1, wobei das Ausgangsmodul einen zweiten Kondensator und einen siebten Transistor umfasst, ein Ende des zweiten Kondensators und ein Gate des siebten Transistors der erste Port des Ausgangsmoduls sind, das andere Ende des zweiten Kondensators und eine zweite Elektrode des siebten Transistors der dritte Port des Ausgangsmoduls sind und eine erste Elektrode des siebten Transistors der zweite Port des Ausgangsmoduls ist; der zweite Kondensator dafür konfiguriert ist, ein Signal des Pullup-Knotens zu speichern; und der siebte Transistor dafür konfiguriert ist, eingeschaltet zu werden, wenn das Potential des Pullup-Knotens hoch ist, und ausgeschaltet zu werden, wenn das Potential des Pullup-Knotens niedrig ist.
Schieberegistereinheit nach Anspruch 1, die ferner ein erstes Reset-Modul umfasst, wobei ein erster Port des ersten Reset-Moduls ein Reset-Signal empfängt und ein zweiter Port des ersten Reset-Moduls mit der ersten Elektrode des zweiten Transistors verbunden ist; und das erste Reset-Modul dafür konfiguriert ist, wenn das Reset-Signal ein Hochpegelsignal ist, das Hochpegelsignal durch den zweiten Port des ersten Reset-Moduls auszugeben.
Schieberegistereinheit nach Anspruch 7, wobei das erste Reset-Modul einen achten Transistor umfasst, sowohl ein Gate als auch eine erste Elektrode des achten Transistors der erste Port des ersten Reset-Moduls sind und eine zweite Elektrode des achten Transistors der zweite Port des ersten Reset-Moduls ist; und der achte Transistor dafür konfiguriert ist, eingeschaltet zu werden, wenn das Reset-Signal ein Hochpegelsignal ist, und ausgeschaltet zu werden, wenn das Reset-Signal ein Niederpegelsignal ist.
Schieberegistereinheit nach Anspruch 1, die ferner ein zweites Reset-Modul umfasst, wobei ein erster Port des zweiten Reset-Moduls mit dem Pullup-Knoten verbunden ist, ein zweiter Port des zweiten Reset-Moduls das Niederspannungssignal empfängt, ein dritter Port des zweiten Reset-Moduls mit dem Ausgangsende der Schieberegistereinheit verbunden ist und ein vierter Port des zweiten Reset-Moduls ein Reset-Signal empfängt; und das zweite Reset-Modul dafür konfiguriert ist, das Niederspannungssignal jeweils durch den ersten Port und den dritten Port des zweiten Reset-Moduls auszugeben, wenn das Reset-Signal ein Hochpegelsignal ist.
Schieberegistereinheit nach Anspruch 9, wobei das zweite Reset-Modul einen neunten Transistor und einen zehnten Transistor umfasst, Gates sowohl des neunten Transistors als auch des zehnten Transistors der vierte Port des zweiten Reset-Moduls sind, eine erste Elektrode des neunten Transistors der erste Port des zweiten Reset-Moduls ist, zweite Elektroden sowohl des neunten Transistors als auch des zehnten Transistors der zweite Port des zweiten Reset-Moduls sind und eine erste Elektrode des zehnten Transistors der dritte Port des zweiten Reset-Moduls ist; der neunte Transistor dafür konfiguriert ist, eingeschaltet zu werden, wenn das Reset-Signal ein Hochpegelsignal ist, und ausgeschaltet zu werden, wenn das Reset-Signal ein Niederpegelsignal ist; und der zehnte Transistor dafür konfiguriert ist, eingeschaltet zu werden, wenn das Reset-Signal ein Hochpegelsignal ist, und ausgeschaltet zu werden, wenn das Reset-Signal ein Niederpegelsignal ist.
Anzeigepanel, das die Schieberegistereinheit nach irgendeinem der Ansprüche 1 bis 10 enthält.