DE102014019414A1 - Fan-out-Gehäuse und Verfahren zu seiner Herstellung - Google Patents

Fan-out-Gehäuse und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102014019414A1
DE102014019414A1 DE102014019414.0A DE102014019414A DE102014019414A1 DE 102014019414 A1 DE102014019414 A1 DE 102014019414A1 DE 102014019414 A DE102014019414 A DE 102014019414A DE 102014019414 A1 DE102014019414 A1 DE 102014019414A1
Authority
DE
Germany
Prior art keywords
layer
opening
dielectric layer
conductive layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014019414.0A
Other languages
English (en)
Other versions
DE102014019414B4 (de
Inventor
Wan-Ting SHIH
Nai-Wei LIU
Jing-Cheng Lin
Cheng-Lin Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014019414A1 publication Critical patent/DE102014019414A1/de
Application granted granted Critical
Publication of DE102014019414B4 publication Critical patent/DE102014019414B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02317—Manufacturing methods of the redistribution layers by local deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine Ausführungsform ist ein Gehäuse mit einer Formmasse, die einen Chip mit einer Kontaktinsel seitlich verkappt. Eine erste dielektrische Schicht wird auf der Formmasse und dem Chip hergestellt und hat eine erste Öffnung, die die Kontaktinsel freilegt. Eine erste Metallisierungsschicht wird auf der ersten dielektrischen Schicht ausgebildet, wobei die erste Metallisierungsschicht die erste Öffnung füllt. Eine zweite dielektrische Schicht wird auf der ersten Metallisierungsschicht und der ersten dielektrischen Schicht hergestellt und hat eine zweite Öffnung über der ersten Öffnung. Eine zweite Metallisierungsschicht wird auf der zweiten dielektrischen Schicht und in der zweiten Öffnung hergestellt.

Description

  • Hintergrund der Erfindung
  • Halbleiter-Bauelemente haben eine breite Palette von Anwendungsmöglichkeiten, wie zum Beispiel Personal Computer, Mobiltelefone, digitale Kameras und andere elektronische Geräte. Halbleiter-Bauelemente werden normalerweise dadurch hergestellt, dass nacheinander Isolier- oder dielektrische Schichten, leitende Schichten und Schichten aus halbleitenden Materialien auf einem Halbleitersubstrat abgeschieden werden und die verschiedenen Materialschichten mittels Lithografie strukturiert werden, um darauf Schaltkomponenten und -elemente auszubilden. Normalerweise werden Dutzende oder Hunderte von integrierten Schaltungen auf einem einzigen Halbleiterwafer hergestellt. Die einzelnen Chips werden durch Zersägen der integrierten Schaltungen entlang einem Ritzgraben vereinzelt. Die einzelnen Chips werden dann zum Beispiel einzeln, in Mehrchipmodulen oder in anderen Verkappungsarten verkappt.
  • Die Halbleiter-Branche verbessert die Integrationsdichte der verschiedenen elektronischen Komponenten (z. B. Transistoren, Dioden, Widerstände, Kondensatoren usw.) durch ständige Verringerung der minimalen Elementbreite immer weiter, wodurch es möglich wird, mehr Komponenten in eine gegebene Fläche zu integrieren. Diese kleineren elektronischen Komponenten, wie etwa Chips von integrierten Schaltungen, können bei einigen Anwendungen auch kleinere Gehäuse erfordern, die weniger Fläche als herkömmliche Gehäuse beanspruchen.
  • Kurze Beschreibung der Zeichnungen
  • Für ein besseres Verständnis der vorliegenden Ausführungsformen und deren Vorzüge wird nun auf die nachstehende Beschreibung in Verbindung mit den beigefügten Zeichnungen Bezug genommen.
  • Die 1 bis 8 sind verschiedene Schnittansichten von Strukturen während des Herstellungsprozesses gemäß einer Ausführungsform.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Die Herstellung und Anwendung der vorliegenden Ausführungsformen werden nachstehend näher beschrieben. Es dürfte jedoch wohlverstanden sein, dass die vorliegende Erfindung viele anwendbare erfinderische Ideen bereitstellt, die in einer breiten Palette von spezifischen Zusammenhängen verkörpert sein können. Die beschriebenen spezifischen Ausführungsformen veranschaulichen lediglich spezielle Möglichkeiten, den offenbarten Gegenstand herzustellen und zu nutzen, und beschränken nicht den Schutzumfang der verschiedenen Ausführungsformen.
  • Nachstehend werden Ausführungsformen in Bezug auf einen speziellen Kontext beschrieben, und zwar eine Fan-out-Gehäusestruktur. Weitere Ausführungsformen können jedoch auch für andere Gehäusestrukturen verwendet werden. Die nachstehenden Figuren und die nachstehende Beschreibung zeigen vereinfachte Strukturen, um verschiedene Merkmale nicht zu verunklaren und um überflüssige Merkmale wegzulassen, die Fachleuten bekannt sein dürften. Gleiche Bezugssymbole in den Figuren weisen auf gleiche Komponenten hin. Auch wenn Verfahrens-Ausführungsformen als Ausführung von Schritten in einer bestimmten Reihenfolge beschrieben sein können, können andere Ausführungsformen in einer beliebigen logischen Reihenfolge ausgeführt werden.
  • Die 1 bis 8 zeigen verschiedene Schnittansichten von Strukturen während eines Herstellungsprozesses gemäß einer Ausführungsform.
  • 1 zeigt zwei Chips 10, die mittels einer Haftschicht 202 an ein Trägersubstrat 200 geklebt werden. Bei einer Ausführungsform werden die Chips 10 als Teil eines Wafers ausgebildet, und der Wafer wird dann vereinzelt, um einzelne Chips 10 herzustellen. Die Chips 10 können zum Beispiel eine integrierte Logikschaltung, ein Speicherchip, ein analoger Chip oder ein anderer Chip sein. Die Chips 10 haben jeweils ein Substrat 12, eine Kontaktinsel 14 auf dem Substrat 12 und eine Passivierungsschicht 16, die über dem Substrat 12 und der Kontaktinsel 14 liegt. Das Substrat 12 kann ein Halbleitersubstrat, wie etwa ein Volumenhalbleitersubstrat, ein Halbleiter-auf-Isolator-Substrat oder dergleichen, sein, auf dem elektrische Schaltungen mit aktiven Bauelementen, wie etwa Transistoren, und/oder mit passiven Bauelementen, wie etwa Kondensatoren, Induktoren oder dergleichen, mit Halbleiter-Prozessen hergestellt werden. Die elektrischen Schaltungen, die auf dem Halbleitersubstrat hergestellt werden, können jede Art von Schaltungen sein, die für eine bestimmte Anwendung geeignet sind. Die elektrischen Schaltungen können zum Beispiel verschiedene n-Metalloxid-Halbleiter(NMOS)- und/oder p-Metalloxid-Halbleiter(PMOS)-Bauelemente enthalten, wie etwa Transistoren, Kondensatoren, Widerstände, Dioden, Fotodioden, Sicherungen und dergleichen, die so miteinander verbunden sind, dass sie eine oder mehrere Funktionen ausführen. Die Funktionen können unter Verwendung verschiedener Strukturen ausgeführt werden, unter anderem Speicherstrukturen, Verarbeitungsstrukturen, Sensoren, Verstärker, Leistungsverteilungs- und Eingabe-Ausgabe-Schaltungen oder dergleichen. Gegebenenfalls können auch andere Schaltungen für einen bestimmten Zweck verwendet werden. Auf den elektrischen Schaltungen werden dielektrische Schichten und Metallleiterbahnen ausgebildet. Die dielektrischen Schichten können zum Beispiel aus einem dielektrischen Material mit einer kleinen Dielektrizitätskonstante (mit einem niedrigen k-Wert), wie etwa Phosphorsilicatglas (PSG), Borphosphorsilicatglas (BPSG), Fluorsilicatglas (FSG), SiOxCy, Aufschleuderglas, Aufschleuderpolymere, Silicium-Kohlenstoff-Material, Verbindungen daraus, Verbundstoffe daraus, Kombinationen davon oder dergleichen, mit einem geeigneten Verfahren hergestellt werden, wie etwa Aufschleudern, chemische Aufdampfung (CVD) und/oder Plasma-unterstützte chemische Aufdampfung (PECVD). Die Metallleiterbahnen, die zum Beispiel aus Kupfer, Wolfram, Aluminium und/oder deren Legierungen bestehen, werden in den dielektrischen Schichten ausgebildet und verbinden die elektrischen Schaltungen elektrisch miteinander und/oder mit der Kontaktinsel 14.
  • Die Kontaktinsel 14 wird auf der obersten dielektrischen Schicht des Substrats 12 ausgebildet, um sie mit den darunter liegenden Metallisierungsschichten elektrisch zu verbinden. Bei einigen Ausführungsformen werden die Kontaktinseln 14 aus Aluminium, Aluminiumkupfer, Aluminiumlegierungen, Kupfer, Kupferlegierungen oder dergleichen hergestellt. Die Passivierungsschicht 16 wird auf der Oberseite des Substrats 12 ausgebildet und wird so strukturiert, dass eine Öffnung 16a entsteht, die zumindest einen Teil der Kontaktinsel 14 freilegt. Die Passivierungsschicht 16 kann eine Einfachschicht oder eine mehrschichtige Struktur sein. Bei einigen Ausführungsformen wird die Passivierungsschicht 16 aus einem dielektrischen Material hergestellt, wie etwa undotiertes Silicatglas (USG), Siliciumnitrid, Siliciumoxid, Siliciumoxidnitrid oder einem nichtporösen Material. Bei einigen Ausführungsformen wird die Passivierungsschicht 16 durch chemische Aufdampfung (CVD), physikalische Aufdampfung (PVD) oder einem anderen geeigneten Verfahren hergestellt.
  • Bei einer Ausführungsform werden die Chips 10 auf dem Trägersubstrat 200 zum Beispiel unter Verwendung eines Bestückungswerkzeugs positioniert, und die Chips 10 werden mittels der Haftschicht 202, wie etwa eines geeigneten Klebstoffs, zum Beispiel eines UV-Klebstoffs (der sein Haftvermögen verliert, wenn er mit UV-Licht belichtet wird), oder Schicht-auf-Draht(FOW)-Materialien, mit dem Trägersubstrat 200 verklebt. Das Trägersubstrat 200 kann ein Substrat in Form eines Wafers oder ein Substrat in Form einer Platte sein. In Abhängigkeit von der Größe der Chips 10, der Größe des Trägersubstrats 200 und dem speziellen Zweck können mehrere Dutzend oder mehrere Hundert oder noch mehr Chips 10 an dem Trägersubstrat 200 befestigt werden. Der Chip 10 hat eine erste Seite 10F (die hier auch als Vorderseite 10F bezeichnet wird) und eine zweite Seite 10B (die hier auch als Rückseite 10B bezeichnet wird). Durch Positionieren der Chips 10 an festgelegten Stellen auf dem Trägersubstrat 200 wird bei einigen Ausführungsformen die Rückseite 10B des Chips 10 an der Haftschicht 202 befestigt, sodass der Chip 10 mit der Vorderseite nach oben auf das Trägersubstrat 200 montiert wird.
  • In 2 wird eine Formmasse 18 so geformt, dass sie die Chips 10 zumindest seitlich verkappt. Seitliches Verkappen bedeutet, dass die Formmasse so geformt wird, dass sie den oder die Chip(s) an allen Seiten umgibt, aber sich nicht über die Oberseite des/der Chip(s) ausdehnt. Die Formmasse 18 wird so geformt, dass sie die Spalte zwischen den Chips 10 füllt. Die Formmasse 18 kann durch Formpressen, Laminierung oder dergleichen geformt werden. Die Formmasse 18 kann ein Komplex auf Epoxidbasis oder dergleichen sein. Die Formmasse 18 kann zum Beispiel unter Verwendung eines thermischen Verfahrens mit einer konstanten Temperatur oder einer ansteigenden Temperatur in einem Bereich von etwa 120°C bis etwa 340°C gehärtet werden. Die Formmasse 18 kann beim Herstellen der Chips 10 zunächst die Oberseite der Chips 10 bedecken, d. h. sich über die Oberseite ausbreiten, und dann geschliffen werden, um eine Opferschicht (nicht dargestellt) auf den Chips 10 freizulegen. Die Opferschicht kann unter Verwendung eines Lösungsmittels, einer Chemikalie oder dergleichen entfernt werden. In einem Beispiel wird zum Entfernen der Opferschicht ein Nassätzprozess durchgeführt, der für die Opferschicht selektiv ist, wie etwa mit einer verdünnten KOH-Lösung, das heißt zum Beispiel mit etwa 3% bis etwa 5% KOH. Bei einigen Ausführungsformen werden die Vorderseiten 10F der Chips 10 nicht mit der Formmasse 18 bedeckt, sodass die Kontaktinseln 14 und die Passivierungsschichten 16 freigelegt werden. Bei einer Ausführungsform ist die Oberseite der Passivierungsschicht 16 niedriger als die Oberseite der Formmasse 18. Bei einigen Ausführungsformen ist die Oberseite der Passivierungsschicht 16 im Wesentlichen genauso hoch wie die Oberseite der Formmasse 18.
  • Kommen wir nun zu 3, wo eine erste dielektrische Schicht 30 auf den Passivierungsschichten 16 und den Kontaktinseln 14 der Chips 10 und auf der Formmasse 18 hergestellt wird. Bei einigen Ausführungsformen ist die erste dielektrische Schicht 30 eine Polybenzoxazol(PBO)-Schicht, eine Polyimid-Schicht, eine Benzocyclobuten(BCB)-Schicht, eine Epoxidschicht, eine Schicht aus einem lichtempfindlichen Material, ein anderes geeignetes Polymermaterial oder eine Kombination davon. Die erste dielektrische Schicht 30 kann mit einem Schleuderbeschichtungsverfahren, Laminierverfahren oder dergleichen oder einer Kombination davon abgeschieden werden. Dann wird die erste dielektrische Schicht 30 durch fotolithografische und/oder Ätzprozesse strukturiert, um Öffnungen 30a herzustellen, über die die darunter liegenden Kontaktinseln 14 freigelegt werden. Zumindest bei einigen Ausführungsformen wird die Öffnung 30a über der Öffnung 16a der Passivierungsschicht 16 positioniert. Bei der dargestellten Ausführungsform ist die Größe (z. B. der Durchmesser) der Öffnung 30a kleiner als die der Öffnung 16a. Die Größe der Öffnung 30a kann bei anderen erwogenen Ausführungsformen größer als die oder gleich der der Öffnung 16a sein.
  • In 4 wird eine erste Metallisierungsschicht 32 in Form von verschiedenen Leiterbahnen auf der ersten dielektrischen Schicht 30 hergestellt, und die erste Metallisierungsschicht 32 füllt die Öffnungen 30a, sodass eine Vielzahl von ersten Kontaktverbindungen 34 direkt auf einer entsprechenden Kontaktinsel 14 entsteht. Bei einigen Ausführungsformen kann die erste Kontaktverbindung 34 (von oben nach unten betrachtet) eine Ringform, eine ringähnliche Form, eine rechteckige Form, eine quadratähnliche Form, eine dreieckige Form, eine sechseckige Form, eine achteckige Form oder dergleichen haben. Außerdem kann die erste Kontaktverbindung 34 eine geschlossene, durchbrochene oder unterbrochene Form haben. Bei einer Ausführungsform umfasst die erste Metallisierungsschicht 32 eine erste Seed-Schicht 32a und eine erste leitende Schicht 32b. Die erste Seed-Schicht 32a wird zum Beispiel auf der ersten dielektrischen Schicht 30 abgeschieden, sodass sie die Unterseite und die Seitenwände der Öffnungen 30a der ersten dielektrischen Schicht 30 bedeckt. Die erste Seed-Schicht 32a kann Kupfer, Titan, Titannidrid, eine Kombination aus Kupfer und Titan (Ti/Cu) oder dergleichen oder eine Kombination davon sein und wird durch Atomlagenabscheidung (ALD), Sputtern, ein anderes physikalisches Aufdampfungsverfahren (PVD-Verfahren) oder dergleichen abgeschieden. Die erste leitende Schicht 32b wird auf der ersten Seed-Schicht 32a hergestellt und füllt die Öffnungen 30a der ersten dielektrischen Schicht 30. Die erste leitende Schicht 32b kann Kupfer, eine Kupferlegierung, Aluminium, eine Aluminiumlegierung, Wolfram, eine Wolframlegierung oder eine Kombination davon sein und wird durch ein Plattierungsverfahren hergestellt, wie etwa stromloses Plattieren, Elektroplattieren oder dergleichen. Bei einer Ausführungsform wird eine Verkupferung durchgeführt, indem die Auswahl der Zusätze so modifiziert wird und die Konzentration der Kupferlösung so gesteuert wird, dass die Oberfläche der ersten leitenden Schicht 32b in der Öffnung 30a eine ebene Metall-Oberfläche 32s bildet. Die Verkupferung wird zum Beispiel mit einer Plattierungsgeschwindigkeit durchgeführt, die größer als etwa 1 μm/min ist. Die erste leitende Schicht 32b, die in der Öffnung 30a hergestellt worden ist, hat eine Breite B und eine Höhe H. Die Höhe H ist zum Beispiel kleiner als 10 μm. Die Höhe H kann etwa 3 μm betragen. Bei einer Ausführungsform ist das Verhältnis B/H größer als etwa 2. Bei einer weiteren Ausführungsform ist das Verhältnis B/H kleiner als etwa 20. Bei einer weiteren Ausführungsform liegt das Verhältnis B/H in dem Bereich von 2 bis 20. Dann werden fotolithografische und Ätzprozesse durchgeführt, um die erste leitende Schicht 32b und die erste Seed-Schicht 32a so zu strukturieren, dass die gewünschte Struktur für die erste Metallisierungsschicht 32 entsteht. Die erste Metallisierungsschicht 32 ist eine Post-Passivation-Interconnect(PPI)-Struktur, die als eine Verbindungsleitungsschicht, eine Stromleitung, eine Umverteilungsleitung (RDL), ein Induktor, ein Kondensator oder eine passive Komponente fungieren kann.
  • In 5 wird eine zweite dielektrische Schicht 40 auf der ersten dielektrischen Schicht 30 und der ersten Metallisierungsschicht 32 hergestellt. Bei einigen Ausführungsformen ist die zweite dielektrische Schicht 40 eine Polybenzoxazol(PBO)-Schicht, eine Polyimid-Schicht, eine Benzocyclobuten(BCB)-Schicht, eine Epoxidschicht, eine Schicht aus einem lichtempfindlichen Material, ein anderes geeignetes Polymermaterial oder eine Kombination davon. Die zweite dielektrische Schicht 40 kann mit einem Schleuderbeschichtungsverfahren, Laminierverfahren oder dergleichen oder einer Kombination davon abgeschieden werden. Dann wird die zweite dielektrische Schicht 40 durch fotolithografische und/oder Ätzprozesse strukturiert, um Öffnungen 40a herzustellen, über die Teile der darunter liegenden ersten Metallisierungsschicht 32 freigelegt werden. Bei zumindest einigen Ausführungsformen wird die erste Kontaktverbindung 34 durch die Öffnung 40a freigelegt, da sich die Öffnung 40a über der Öffnung 30a der ersten dielektrischen Schicht 30 befindet. Die Größe der Öffnung 40a ist zum Beispiel im Wesentlichen gleich der der Öffnung 30a. Die Größe der Öffnung 40a kann aber auch größer oder kleiner als die der Öffnung 30a sein.
  • Dann wird, wie in 6 gezeigt ist, eine zweite Metallisierungsschicht 42 in Form von verschiedenen Leiterbahnen oder Kontaktflächen auf der zweiten dielektrischen Schicht 40 hergestellt, und die zweite Metallisierungsschicht 42 wird auch in den Öffnungen 40a hergestellt, sodass eine Vielzahl von zweiten Kontaktverbindungen 44 direkt auf einer entsprechenden ersten Kontaktverbindung 34 entsteht. Bei einigen Ausführungsformen hat die zweite Kontaktverbindung 44 eine Ringform, eine ringähnliche Form, eine rechteckige Form, eine quadratähnliche Form, eine dreieckige Form, eine sechseckige Form, eine achteckige Form oder dergleichen. Außerdem kann die zweite Kontaktverbindung 44 eine geschlossene, durchbrochene oder unterbrochene Form haben. Bei einer Ausführungsform umfasst die zweite Metallisierungsschicht 42 eine zweite Seed-Schicht 42a und eine zweite leitende Schicht 42b. Die zweite Seed-Schicht 42a wird zum Beispiel auf der zweiten dielektrischen Schicht 40 abgeschieden, sodass sie die Unterseite und die Seitenwände der Öffnungen 40a der zweiten dielektrischen Schicht 40 bedeckt. Die zweite Seed-Schicht 42a kann Kupfer, Titan, Titannidrid, eine Kombination aus Kupfer und Titan (Ti/Cu) oder dergleichen oder eine Kombination davon sein und wird durch Atomlagenabscheidung (ALD), Sputtern, ein anderes physikalisches Aufdampfungsverfahren (PVD-Verfahren) oder dergleichen abgeschieden. Die zweite leitende Schicht 42b wird auf der zweiten Seed-Schicht 42a hergestellt. Die zweite leitende Schicht 42b wird auch in den Öffnungen 40a der zweiten dielektrischen Schicht 40 hergestellt. In Abhängigkeit von der Größe der Öffnung und der Steuerung des Plattierungsprozesses kann die zweite leitende Schicht 42b die Öffnung 40a teilweise füllen (wie es in 6 gezeigt ist) oder sie kann die Öffnung 40a vollständig füllen (nicht dargestellt). Die zweite leitende Schicht 42b kann Kupfer, eine Kupferlegierung, Aluminium, eine Aluminiumlegierung, Wolfram, eine Wolframlegierung oder eine Kombination davon sein und wird durch ein Plattierungsverfahren hergestellt, wie etwa stromloses Plattieren, Elektroplattieren oder dergleichen. Dann werden fotolithografische und Ätzprozesse durchgeführt, um die zweite leitende Schicht 42b und die zweite Seed-Schicht 42a so zu strukturieren, dass die gewünschte Struktur für die zweite Metallisierungsschicht 42 freigelegt wird. Die zweite Metallisierungsschicht 42 enthält die zweite Kontaktverbindung 44, die mit der ersten Kontaktverbindung 34 elektrisch verbunden ist. Die zweite Metallisierungsschicht 42 kann als eine Verbindungsschicht, eine Stromleitung, eine Umverteilungsleitung (RDL), ein Induktor, ein Kondensator oder eine passive Komponente fungieren. Die Kontaktverbindung 44 ist hier zwar als vertikal an die Kontaktverbindung 34 angepasst dargestellt, aber auch andere Anordnungen, wie etwa eine Kontaktverbindung 44, die von der Kontaktverbindung 34 versetzt ist, liegen innerhalb des vorgesehenen Schutzumfangs der vorliegenden Erfindung.
  • Kommen wir nun zu 7, wo Kontakthügel 50 auf der zweiten Metallisierungsschicht 42 ausgebildet werden. Bei einer Ausführungsform sind die Kontakthügel 50 Lötkontakthügel, die zum Beispiel bleifreies Lötmetall, SnAg oder ein Lötmaterial enthalten, das Zinn-, Blei-, Silber-, Kupfer-, Nickel- oder Bismut-Legierungen oder eine Kombination davon enthält. Die Lötkontakthügel können dadurch hergestellt werden, dass Lotkugeln positioniert werden oder eine Lötschicht mit einem Reflow-Verfahren abgeschieden wird. Bei einigen Ausführungsformen ist der Kontakthügel 50 ein Kupfersäulen-Kontakthügel, ein Metall-Kontakthügel, der Nickel oder Gold enthält, oder eine Kombination davon. Bei einer Ausführungsform haben die Kontakthügel 50 jeweils einen Durchmesser, der größer als etwa 200 μm ist. Dann wird optional eine Schutzschicht 52 auf der zweiten Metallisierungsschicht 42 und der zweiten dielektrischen Schicht 40 und um einen Teil der Kontakthügel 50 herum ausgebildet. Zum Beispiel werden obere Teile 50a der Kontakthügel 50 freigelegt und dehnen sich über die Schutzschicht 52 hinaus aus. Bei einer Ausführungsform ist die Schutzschicht 52 ein Versteifungsmaterial, das eine Formmasse oder dergleichen ist und eine bauliche Abstützung bietet.
  • Dann wird, wie in 8 gezeigt ist, das Trägersubstrat 200 von den Chips 10 und der Formmasse 18 abgelöst, und anschließend wird die resultierende Struktur in eine Vielzahl von einzelnen Gehäusen zersägt, die auch als Fan-out-Gehäuse bezeichnet werden. Bei einer Ausführungsform wird eine Folie 204 auf der Haftschicht 202 vorgesehen, die die Rückseite 10B der Chips 10 und die Rückseite der Formmasse 18 bedeckt. Das Fan-out-Gehäuse enthält ein oder mehr Chips 10 und zwei Metallisierungsschichten 32 und 42 auf der Vorderseite 10F des Chips 10, wobei eine Stapel-Kontaktlochstruktur 54 mit der zweiten Kontaktverbindung 44 und der ersten Kontaktverbindung 34 auf der Kontaktinsel 14 des Chips 10 positioniert ist und mit dieser elektrisch verbunden ist. Wie gezeigt ist, wird die erste Kontaktverbindung 34 in der Öffnung 30a der ersten dielektrischen Schicht 30 hergestellt. Die erste Kontaktverbindung 34 umfasst die erste Seed-Schicht 32a, die die Unterseite und die Seitenwand der Öffnung 30a bedeckt, und die erste leitende Schicht 32b, die die Öffnung 30a füllt. Die Oberseite der ersten Kontaktverbindung 34 ist gemäß einer Ausführungsform eine ebene Metallfläche. Die zweite Kontaktverbindung 44 wird in der Öffnung 40a der zweiten dielektrischen Schicht 40 hergestellt. Die zweite Kontaktverbindung 44 umfasst die zweite Seed-Schicht 42a, die die Unterseite und die Seitenwand der Öffnung 40a bedeckt, und die zweite leitende Schicht 42b in der Öffnung 40a. Die zweite Kontaktverbindung 44 wird so auf der ersten Kontaktverbindung 34 hergestellt, dass die zweite Seed-Schicht 42a zwischen die erste leitende Schicht 32b und die zweite leitende Schicht 42b geschichtet wird. Durch Modifizieren der Plattierungsgeschwindigkeit für die erste leitende Schicht 32b und Einstellen des Verhältnisses B/H der ersten leitenden Schicht 32b kann eine ebene Metallfläche auf der ersten Kontaktverbindung 34 ausgebildet werden und der Dickenspalt zwischen der Formmasse 18 und der ersten dielektrischen Schicht 30 kann minimiert werden, und daher wird das fotolithografische Fenster für die zweite dielektrische Schicht 40 vergrößert und es wird ein Fan-out-Gehäuse mit kleinen Abständen erzielt. Darüber hinaus können unter Verwendung einiger Ausführungsformen die Kosten gesenkt werden.
  • Eine Ausführungsform ist ein Gehäuse, das einen Chip mit einem Substrat und einer Kontaktinsel auf dem Substrat und eine Formmasse hat, die den Chip seitlich verkappt. Auf der Formmasse und dem Chip wird eine erste dielektrische Schicht ausgebildet, die eine erste Öffnung hat, die die Kontaktinsel freilegt. Auf der ersten dielektrischen Schicht wird eine erste Metallisierungsschicht hergestellt, die die erste Öffnung füllt. Auf der ersten Metallisierungsschicht und der ersten dielektrischen Schicht wird eine zweite dielektrische Schicht hergestellt, die eine zweite Öffnung über der ersten Öffnung hat. Auf der zweiten dielektrischen Schicht und in der zweiten Öffnung wird eine zweite Metallisierungsschicht hergestellt.
  • Eine weitere Ausführungsform ist ein Gehäuse, das einen Chip mit einem Substrat und einer Kontaktinsel auf dem Substrat und eine Formmasse hat, die den Chip seitlich verkappt. Auf der Formmasse und dem Chip wird eine erste dielektrische Schicht ausgebildet, die eine erste Öffnung hat, die die Kontaktinsel freilegt. Auf der ersten dielektrischen Schicht wird eine erste Seed-Schicht hergestellt, die die Seitenwand und die Unterseite der ersten Öffnung bedeckt. Auf der ersten Seed-Schicht wird eine erste leitende Schicht hergestellt, die die erste Öffnung füllt. Auf der ersten leitenden Schicht wird eine zweite dielektrische Schicht hergestellt, die eine zweite Öffnung direkt über der ersten Öffnung hat. Eine zweite Seed-Schicht wird auf der zweiten dielektrischen Schicht hergestellt und bedeckt die Seitenwand und die Unterseite der zweiten Öffnung. Auf der zweiten Seed-Schicht wird eine zweite leitende Schicht hergestellt.
  • Eine weitere Ausführungsform ist ein Verfahren mit den folgenden Schritten: Bereitstellen eines Chips mit einer Kontaktinsel; Formen einer Formmasse, die den Chip seitlich verkappt, wobei die Kontaktinsel durch die Formmasse hindurch freigelegt wird; Herstellen einer ersten dielektrischen Schicht auf der Formmasse und dem Chip; Ausbilden einer ersten Öffnung, die die Kontaktinsel freilegt, in der ersten dielektrischen Schicht; Herstellen einer ersten leitenden Schicht auf der ersten dielektrischen Schicht und Verfüllen der ersten Öffnung, wobei die erste leitende Schicht in der ersten Öffnung eine ebene Oberfläche hat; Herstellen einer zweiten dielektrischen Schicht auf der ersten leitenden Schicht und der ersten dielektrischen Schicht; Ausbilden einer zweiten Öffnung, die die erste leitende Schicht über der ersten Öffnung freilegt, in der zweiten dielektrischen Schicht und Herstellen einer zweiten leitenden Schicht, die über die zweite Öffnung physisch in Kontakt mit der ersten leitenden Schicht kommt, auf der zweiten dielektrischen Schicht.
  • Zwar sind hier die vorliegenden Ausführungsformen und ihre Vorzüge näher beschrieben worden, aber es dürfte klar sein, dass verschiedene Änderungen, Ersetzungen und Abwandlungen vorgenommen werden können, ohne von dem Grundgedanken und dem Schutzumfang der Erfindung abzuweichen, die in den angefügten Ansprüchen definiert ist. Darüber hinaus soll der Schutzumfang der vorliegenden Anmeldung nicht auf die in der Patentbeschreibung beschriebenen speziellen Ausführungsformen der Verfahren, Vorrichtungen, Herstellungsweisen, stofflichen Zusammensetzungen, Mittel, Methoden und Schritte beschränkt sein. Wie Fachleute aus der Patentbeschreibung problemlos erkennen dürften, können zurzeit bestehende oder später zu entwickelnde Verfahren, Vorrichtungen, Herstellungsweisen, stoffliche Zusammensetzungen, Mittel, Methoden oder Schritte, die im Wesentlichen die gleiche Funktion erfüllen oder im Wesentlichen das gleiche Ergebnis erzielen wie die entsprechenden Ausführungsformen, die hier beschrieben worden sind, gemäß der vorliegenden Erfindung genutzt werden. Daher sollen die angefügten Ansprüche auch solche Verfahren, Vorrichtungen, Herstellungsweisen, stofflichen Zusammensetzungen, Mittel, Methoden oder Schritte einschließen.

Claims (20)

  1. Gehäuse mit: einem Chip mit einem Substrat und einer Kontaktinsel auf dem Substrat; einer Formmasse, die den Chip seitlich verkappt; einer ersten dielektrischen Schicht, die sich auf der Formmasse und dem Chip befindet und eine erste Öffnung hat, die die Kontaktinsel freilegt; einer ersten Metallisierungsschicht auf der ersten dielektrischen Schicht, wobei die erste Metallisierungsschicht die erste Öffnung füllt und sich seitlich über die Formmasse ausdehnt; einer zweiten dielektrischen Schicht, die sich auf der ersten Metallisierungsschicht und der ersten dielektrischen Schicht befindet und eine zweite Öffnung über der ersten Öffnung hat; und einer zweiten Metallisierungsschicht, die sich auf der zweiten dielektrischen Schicht befindet, über die zweite Öffnung mit der ersten Metallisierungsschicht elektrisch verbunden ist und sich seitlich über die Formmasse ausdehnt.
  2. Gehäuse nach Anspruch 1, wobei die zweite Metallisierungsschicht in der zweiten Öffnung gebildet ist und physisch in Kontakt mit der ersten Metallisierungsschicht ist.
  3. Gehäuse nach Anspruch 1, wobei die zweite Metallisierungsschicht eine Seitenwand und eine Unterseite der zweiten Öffnung bedeckt.
  4. Gehäuse nach Anspruch 1, wobei die erste Metallisierungsschicht eine erste Seed-Schicht und eine erste leitende Schicht, die auf der ersten Seed-Schicht gebildet ist, aufweist.
  5. Gehäuse nach Anspruch 4, wobei die erste Seed-Schicht Titan enthält und die erste leitende Schicht Kupfer enthält.
  6. Gehäuse nach Anspruch 1, wobei die zweite Metallisierungsschicht eine zweite Seed-Schicht und eine zweite leitende Schicht, die auf der zweiten Seed-Schicht hergestellt ist, aufweist.
  7. Gehäuse nach Anspruch 6, wobei die zweite Seed-Schicht Titan enthält und die zweite leitende Schicht Kupfer enthält.
  8. Gehäuse nach Anspruch 1, das weiterhin einen Kontakthügel auf der zweiten Metallisierungsschicht aufweist.
  9. Gehäuse nach Anspruch 9, das weiterhin eine Schutzschicht auf der zweiten Metallisierungsschicht und der zweiten dielektrischen Schicht und um einen Teil des Kontakthügels herum aufweist.
  10. Gehäuse nach Anspruch 1, wobei der Chip eine Passivierungsschicht auf dem Substrat aufweist, die einen Teil der Kontaktinsel bedeckt, und die erste dielektrische Schicht auf der Passivierungsschicht hergestellt ist.
  11. Gehäuse mit: einem Chip mit einem Substrat und einer Kontaktinsel auf dem Substrat; einer Formmasse, die den Chip seitlich verkappt; einer ersten dielektrischen Schicht, die sich auf der Formmasse und dem Chip befindet und eine erste Öffnung hat, die die Kontaktinsel freilegt; einer ersten Seed-Schicht, die sich auf der ersten dielektrischen Schicht befindet und eine Seitenwand und eine Unterseite der ersten Öffnung bedeckt; einer ersten leitenden Schicht, die sich auf der ersten Seed-Schicht befindet und die erste Öffnung füllt; einer zweiten dielektrischen Schicht, die sich auf der ersten leitenden Schicht befindet und eine zweite Öffnung direkt über der ersten Öffnung hat; einer zweiten Seed-Schicht, die sich auf der zweiten dielektrischen Schicht befindet und eine Seitenwand und eine Unterseite der zweiten Öffnung bedeckt; und einer zweiten leitenden Schicht, die sich auf der zweiten Seed-Schicht befindet.
  12. Gehäuse nach Anspruch 11, wobei die zweite leitende Schicht entlang der Seitenwand und der Unterseite der zweiten Öffnung gebildet ist.
  13. Gehäuse nach Anspruch 11, wobei die erste Seed-Schicht Titan enthält und die erste leitende Schicht Kupfer enthält.
  14. Gehäuse nach Anspruch 11, wobei die zweite Seed-Schicht Titan enthält und die zweite leitende Schicht Kupfer enthält.
  15. Gehäuse nach Anspruch 11, das weiterhin einen Kontakthügel auf der zweiten leitenden Schicht aufweist.
  16. Gehäuse nach Anspruch 15, das weiterhin eine Schutzschicht auf der zweiten leitenden Schicht und der zweiten dielektrischen Schicht und um einen Teil des Kontakthügels herum aufweist.
  17. Verfahren mit den folgenden Schritten: Bereitstellen eines Chips mit einer Kontaktinsel; Bilden einer Formmasse, die den Chip seitlich verkappt, wobei die Kontaktinsel durch die Formmasse hindurch freigelegt wird; Bilden einer ersten dielektrischen Schicht auf der Formmasse und dem Chip; Ausbilden einer ersten Öffnung, die die Kontaktinsel freilegt, in der ersten dielektrischen Schicht; Bilden einer ersten leitenden Schicht auf der ersten dielektrischen Schicht und Verfüllen der ersten Öffnung, wobei die erste leitende Schicht in der ersten Öffnung eine ebene Oberfläche hat; Bilden einer zweiten dielektrischen Schicht auf der ersten leitenden Schicht und der ersten dielektrischen Schicht; Bilden einer zweiten Öffnung, die die erste leitende Schicht über der ersten Öffnung freilegt, in der zweiten dielektrischen Schicht und Bilden einer zweiten leitenden Schicht, die über die zweite Öffnung physisch in Kontakt mit der ersten leitenden Schicht kommt, auf der zweiten dielektrischen Schicht.
  18. Verfahren nach Anspruch 17, wobei die erste leitende Schicht mittels eines Verkupferungsverfahrens mit einer Plattierungsgeschwindigkeit gebildet wird, die größer als 1 μm/min ist.
  19. Verfahren nach Anspruch 17, wobei die erste leitende Schicht, die in der ersten Öffnung gebildet wird, eine Breite (B) und eine Höhe (H) hat und das Verhältnis B/H kleiner als 20 ist.
  20. Verfahren nach Anspruch 17, wobei die erste leitende Schicht, die in der ersten Öffnung gebildet wird, eine Breite (B) und eine Höhe (H) hat und das Verhältnis B/H größer als 20 ist.
DE102014019414.0A 2014-01-17 2014-12-22 Fan-out-Gehäuse und Verfahren zu seiner Herstellung Active DE102014019414B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461928836P 2014-01-17 2014-01-17
US61/928,836 2014-01-17
US14/322,842 US9824989B2 (en) 2014-01-17 2014-07-02 Fan-out package and methods of forming thereof
US14/322,842 2014-07-02

Publications (2)

Publication Number Publication Date
DE102014019414A1 true DE102014019414A1 (de) 2015-07-23
DE102014019414B4 DE102014019414B4 (de) 2023-06-07

Family

ID=53497609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019414.0A Active DE102014019414B4 (de) 2014-01-17 2014-12-22 Fan-out-Gehäuse und Verfahren zu seiner Herstellung

Country Status (5)

Country Link
US (4) US9824989B2 (de)
KR (1) KR101806596B1 (de)
CN (1) CN104795371B (de)
DE (1) DE102014019414B4 (de)
TW (1) TWI553749B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283443B2 (en) * 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US9824989B2 (en) 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof
US9478512B2 (en) * 2015-02-11 2016-10-25 Dawning Leading Technology Inc. Semiconductor packaging structure having stacked seed layers
CN105185717A (zh) * 2015-08-12 2015-12-23 中芯长电半导体（江阴）有限公司 晶圆级芯片封装方法
US9711458B2 (en) * 2015-11-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method for chip package
CN105514071B (zh) * 2016-01-22 2019-01-25 中芯长电半导体（江阴）有限公司 一种扇出型芯片的封装方法及封装结构
US9842815B2 (en) * 2016-02-26 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
US10504827B2 (en) * 2016-06-03 2019-12-10 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US20170373032A1 (en) * 2016-06-24 2017-12-28 Qualcomm Incorporated Redistribution layer (rdl) fan-out wafer level packaging (fowlp) structure
US10297563B2 (en) * 2016-09-15 2019-05-21 Intel Corporation Copper seed layer and nickel-tin microbump structures
US10163801B2 (en) * 2016-10-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
US11705414B2 (en) * 2017-10-05 2023-07-18 Texas Instruments Incorporated Structure and method for semiconductor packaging
US10510595B2 (en) * 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US11004812B2 (en) * 2018-09-18 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11031289B2 (en) * 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and methods of forming the same
KR102602153B1 (ko) 2018-11-22 2023-11-15 (주)이녹스첨단소재 Rdl 형성 공정용 양면 접착 테이프, 이를 포함하는 적층체 및 이를 이용한 팬-아웃 패키지 제작 공정
JP2020142480A (ja) * 2019-03-08 2020-09-10 Tdk株式会社 積層体とセンサパッケージ及びそれらの製造方法
US11164814B2 (en) * 2019-03-14 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
KR20210017663A (ko) 2019-08-09 2021-02-17 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들
US11088125B2 (en) * 2019-09-17 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. IPD modules with flexible connection scheme in packaging
KR20210094329A (ko) * 2020-01-21 2021-07-29 삼성전자주식회사 반도체 패키지, 및 이를 가지는 패키지 온 패키지
US11532524B2 (en) 2020-07-27 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test method and structure thereof
US20220328435A1 (en) * 2021-04-08 2022-10-13 Mediatek Inc. Semiconductor package and manufacturing method thereof
CN113506785B (zh) * 2021-09-13 2021-11-26 甬矽电子(宁波)股份有限公司 多凸块封装结构及其制备方法
CN113594122B (zh) * 2021-09-27 2021-12-21 甬矽电子(宁波)股份有限公司 溢出式凸块封装结构及其制备方法
CN116995013B (zh) * 2023-09-25 2023-12-08 甬矽电子(宁波)股份有限公司 扇出型封装方法和扇出型封装结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6396148B1 (en) * 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6713859B1 (en) * 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6423570B1 (en) * 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US7576436B2 (en) * 2002-12-13 2009-08-18 Advanced Semiconductor Engineering, Inc. Structure of wafer level package with area bump
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
TWI246761B (en) * 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
JP2004346422A (ja) 2003-05-23 2004-12-09 Rohm & Haas Electronic Materials Llc めっき方法
US20080122078A1 (en) * 2006-11-08 2008-05-29 Jun He Systems and methods to passivate on-die redistribution interconnects
DE102006058010B9 (de) * 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
US20080197469A1 (en) 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Multi-chips package with reduced structure and method for forming the same
US8829663B2 (en) 2007-07-02 2014-09-09 Infineon Technologies Ag Stackable semiconductor package with encapsulant and electrically conductive feed-through
DE102008036561B4 (de) 2007-08-10 2019-02-07 Samsung Electronics Co., Ltd. Halbleiterbauelementpackung, Herstellungsverfahren und System
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US7863096B2 (en) 2008-07-17 2011-01-04 Fairchild Semiconductor Corporation Embedded die package and process flow using a pre-molded carrier
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8759209B2 (en) 2010-03-25 2014-06-24 Stats Chippac, Ltd. Semiconductor device and method of forming a dual UBM structure for lead free bump connections
TWI414027B (zh) 2010-06-30 2013-11-01 矽品精密工業股份有限公司 晶片尺寸封裝件及其製法
CN102487049B (zh) 2010-12-02 2014-10-15 矽品精密工业股份有限公司 半导体基板及其制法
JP5734670B2 (ja) * 2011-01-07 2015-06-17 富士フイルム株式会社 被めっき層形成用組成物、金属膜を有する積層体の製造方法
CN102169879B (zh) 2011-01-30 2013-10-02 南通富士通微电子股份有限公司 高集成度晶圆扇出封装结构
TWI575684B (zh) * 2011-06-13 2017-03-21 矽品精密工業股份有限公司 晶片尺寸封裝件
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9373527B2 (en) * 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9941244B2 (en) * 2013-12-09 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Protective layer for contact pads in fan-out interconnect structure and method of forming same
US9824989B2 (en) 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof

Also Published As

Publication number Publication date
CN104795371A (zh) 2015-07-22
US9824989B2 (en) 2017-11-21
US10366960B2 (en) 2019-07-30
KR20150086170A (ko) 2015-07-27
US20200373264A1 (en) 2020-11-26
US10741511B2 (en) 2020-08-11
US20190355684A1 (en) 2019-11-21
DE102014019414B4 (de) 2023-06-07
KR101806596B1 (ko) 2017-12-07
US11532577B2 (en) 2022-12-20
US20180033747A1 (en) 2018-02-01
CN104795371B (zh) 2017-09-29
US20160005702A1 (en) 2016-01-07
TW201533811A (zh) 2015-09-01
TWI553749B (zh) 2016-10-11

Similar Documents

Publication Publication Date Title
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102012109484B4 (de) Gepackte Halbleitervorrichtung und Verfahren zum Packen der Halbleitervorrichtung
DE102013101192B4 (de) Halbleitergehäuse
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102018130035B4 (de) Package und verfahren
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102016100021A1 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102018119133B4 (de) Packaging-Schicht-Induktor und Verfahren zur Herstellung
DE102015105981A1 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102016100001B4 (de) Struktur und Herstellungsverfahren für ein Chip-Package
DE102013104721A1 (de) System und Verfahren für einen verbesserten Anschluss mit geringem Mittenabstand
DE102015106585A1 (de) Gehäuse mit UBM und Verfahren zum Bilden
DE102020104147A1 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102014117649A1 (de) Halbleiter-Gehäusesystem und -Verfahren
DE102015109751A1 (de) Metalloxid-schichtstruktur und verfahren zum ausbilden derselben
DE102012219330A1 (de) Halbleitervorrichtung und Verfahren zum Bilden von Höckerstrukturen mit einer Schutzschicht
DE102019128619A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102014114004B4 (de) Metallumverdrahtungsschicht für geformte Substrate
DE102016100523A1 (de) Multi-Stack-Package-on-Package-Strukturen
DE102016114814A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102019126582A1 (de) Ipd-module mit flexiblem verbindungsschema bei der kapselung
DE102015104507A1 (de) Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht
DE102017118183A1 (de) Halbleiter-Packages mit Dummy-Verbindern und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final