DE102012220314B4 - Verfahren zur Herstellung einer transparenten Kohlenstoff-Nanoröhren-Graphen-Hybriddünnschicht, Nanoröhren-Graphen-Hybriddünnschicht und Feldeffekttransistor mit dieser - Google Patents

Verfahren zur Herstellung einer transparenten Kohlenstoff-Nanoröhren-Graphen-Hybriddünnschicht, Nanoröhren-Graphen-Hybriddünnschicht und Feldeffekttransistor mit dieser Download PDF

Info

Publication number
DE102012220314B4
DE102012220314B4 DE102012220314.1A DE102012220314A DE102012220314B4 DE 102012220314 B4 DE102012220314 B4 DE 102012220314B4 DE 102012220314 A DE102012220314 A DE 102012220314A DE 102012220314 B4 DE102012220314 B4 DE 102012220314B4
Authority
DE
Germany
Prior art keywords
thin film
nanotube
graphene
layer
hybrid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012220314.1A
Other languages
English (en)
Other versions
DE102012220314A1 (de
Inventor
Ageeth A. Bol
Bhupesh Chandra
Amal Kasry
Ahmed Maarouf
Glenn J. Martyna
George S. Tulevski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Egypt Nanotechnology Center EGNC
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE102012220314A1 publication Critical patent/DE102012220314A1/de
Application granted granted Critical
Publication of DE102012220314B4 publication Critical patent/DE102012220314B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/19—Preparation by exfoliation
    • C01B32/192—Preparation by exfoliation starting from graphitic oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/04—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of carbon-silicon compounds, carbon or silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/311—Purifying organic semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2202/00—Structure or properties of carbon nanotubes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y10S977/742—Carbon nanotubes, CNTs
    • Y10S977/75—Single-walled
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Abstract

Verfahren zum Ausbilden einer gereinigten Nanoröhren-Graphen-Hybriddünnschicht, das aufweist: Abscheiden einer Nanoröhren-Dünnschicht über einem Substrat, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen; Entfernen von Verunreinigungen von einer Oberfläche der Schicht der Nanoröhren-Dünnschicht, die das Substrat nicht berührt, um eine gereinigte Schicht einer Nanoröhren-Dünnschicht zu erzeugen; Abscheiden einer Schicht Graphen über der gereinigten Schicht der Nanoröhren-Dünnschicht, um eine Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen; und Entfernen von Verunreinigungen von einer Oberfläche der Nanoröhren-Graphen-Hybriddünnschicht, um eine gereinigte Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen, wobei die Hybriddünnschicht eine verbesserte elektrische Leistungsfähigkeit dadurch aufweist, dass der Widerstand der Nanoröhren verringert wird, indem die Kontaktfläche durch die Verwendung von Graphen als Brücke vergrößert wird.

Description

  • Gebiet der Erfindung
  • Ausführungsformen der Erfindung beziehen sich allgemein auf elektronische Einheiten und insbesondere auf transparente Leiter.
  • Hintergrund der Erfindung
  • Die stetig steigenden Kosten für Indium, ein Metall der Seltenen Erden, das in Beschichtungen für transparente Leiter (transparent conductors, TCs) verwendet wird, hat der Erforschung verschiedener Ausweichmöglichkeiten zur Verwendung als TC Auftrieb verliehen. Bei Indiumzinnoxid (ITO) und sonstigen amorphen TCs (bei fluordotiertem Zinkoxid usw.) treten zudem auch Probleme bei der Verwendung im Industriezweig Flexible Elektronik auf.
  • In den letzten Jahren haben sich Kohlenstoff-Nanoröhren-Dünnschichten und Graphen als potenzieller Ersatz für ITO als TC in verschiedenen technologischen Anwendungen wie zum Beispiel Photovoltaikeinheiten, elektronischen Anzeigen usw. entwickelt. Diese Ausweichmöglichkeiten erreichen jedoch noch nicht die erforderliche Leistungsfähigkeit für TC-Beschichtungen im Hinblick auf Transparenz und Flächenwiderstand. Dementsprechend besteht ein Bedarf an leistungsfähigen Ersatzlösungen für TC-Beschichtungen.
  • In DE 11 2011 102 747 T5 werden Techniken zum Erhöhen der Leitfähigkeit von Graphendünnschichten durch chemisches Dotieren bereitgestellt. Gemäß einem Aspekt beinhaltet ein Verfahren zum Erhöhen der Leitfähigkeit einer Graphendünnschicht die folgenden Schritte. Die Graphendünnschicht wird aus einer oder mehreren Graphenlagen gebildet Die Graphenlagen werden mit einer Lösung eines Einelektronen-Oxidationsmittels behandelt, des zum Dotieren der Graphenlagen dient, um deren Leitfähigkeit und dadurch die Gesamtleitfähigkeit der Dünnschicht zu erhöhen. Die Graphendünnschicht kann gebildet werden, bevor die Graphenlagen mit der Lösung des Einelektronen-Oxidationsmittels behandelt werden. Alternativ können die Graphenlagen mit der Lösung des Einelektronen-Oxidationsmittels behandelt werden, bevor die Graphendünnschicht gebildet wird.
  • Kwurzdarstellung der Erfindung
  • In einem Aspekt der Erfindung wird ein Verfahren zum Ausbilden einer gereinigten Nanoröhren-Graphen-Hybriddünnschicht bereitgestellt. Das Verfahren beinhaltet die Schritte des Abscheidens einer Nanoröhren-Dünnschicht über einem Substrat, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen, des Entfernens von Verunreinigungen von einer Oberfläche der Schicht der Nanoröhren-Dünnschicht, die das Substrat nicht berührt, um eine gereinigte Schicht einer Nanoröhren-Dünnschicht zu erzeugen, des Abscheidens einer Schicht Graphen über der gereinigten Schicht der Nanoröhren-Dünnschicht, um eine Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen, und des Entfernens von Verunreinigungen von einer Oberfläche der Nanoröhren-Graphen-Hybriddünnschicht, um eine gereinigte Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen, wobei die Hybriddünnschicht eine verbesserte elektrische Leistungsfähigkeit dadurch aufweist, dass der Widerstand der Nanoröhren verringert wird, indem die Kontaktfläche durch die Verwendung von Graphen als Brücke vergrößert wird.
  • Ein weiterer Aspekt der Erfindung beinhaltet eine Nanoröhren-Graphen-Hybriddünnschicht. Die Hybriddünnschicht beinhaltet ein Zielsubstrat, eine Schicht einer Nanoröhren-Dünnschicht, die über dem Zielsubstrat abgeschieden worden ist, und eine Schicht Graphen, die über der Schicht der Nanoröhren-Dünnschicht abgeschieden worden ist.
  • Ein noch weiterer Aspekt der Erfindung beinhaltet ein Verfahren zum Ausbilden einer Nanoröhren-Graphen-Hybriddünnschicht auf einem Substrat. Das Verfahren beinhaltet die Schritte des Abscheidens einer Nanoröhren-Dünnschicht über einer Metallfolie, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen, des Platzierens der Metallfolie mit der abgeschiedenen Nanoröhren-Dünnschicht in einem Ofen für chemische Gasphasenabscheidung, um Graphen auf der Nanoröhren-Dünnschicht aufzuwachsen, um eine Nanoröhren-Graphen-Hybriddünnschicht auszubilden, und des Übertragens der Nanoröhren-Graphen-Hybriddünnschicht über ein gewünschtes Substrat.
  • Diese und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung veranschaulichender Ausführungsformen davon, die in Zusammenhang mit den beigefügten Zeichnungen zu lesen ist, ersichtlich.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Schaubild, des eine beispielhafte schematische Darstellung des Kohlenstoff-Nanoröhren-Graphen-Verbundmaterials gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 2 ist ein Schaubild, das zweidimensionale (2D-)Widerstandsgitter als Modellsystem für einen CNT-Graphen-Hybrid gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 3 ist ein Schaubild, des einen Vergleich zwischen Durchlässigkeits- und Flächenwiderstandsdaten gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 4 beinhaltet Graphen, die Durchlässigkeits- und Flächenwiderstandsdaten gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen;
  • 5 ist eine beispielhafte Rasterelektronenmikroskop-Aufnahme einer Kohlenstoff Nanoröhren(CNT)-Hybriddünnschicht gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 6 ist ein Ablaufplan, der Techniken zum Ausbilden einer gereinigten Nanoröhren-Graphen-Hybriddünnschicht gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
  • 7 veranschaulicht einen Schritt beim Ausbilden eines Feldeffekttransistors (FET) gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 8 veranschaulicht einen Schritt beim Ausbilden eines Feldeffekttransistors (FET) gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 9 veranschaulicht einen Schritt beim Ausbilden eines Feldeffekttransistors (FET) gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 10 veranschaulicht einen Schritt beim Ausbilden eines Feldeffekttransistors (FET) gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 11 veranschaulicht eine weitere Ausführungsform zum Ausbilden eines Kohlenstoff-Nanoröhren-FET (CNFET) gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 12 veranschaulicht eine, Ausführungsform zum Ausbilden eines Dual-Gate-CNFET gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 13 veranschaulicht einen Schritt bei einer weiteren Ausführungsform zum Ausbilden eines CNFET gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 14 veranschaulicht einen Schritt bei einer weiteren Ausführungsform zum Ausbilden eines CNFET gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 15 veranschaulicht einen Schritt bei einer weiteren Ausführungsform zum Ausbilden eines CNFET gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 16 ist ein Ablaufplan, der Techniken zum Ausbilden eines Nanoröhren-Graphen-Hybriddünnschichten-Substrats gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht.
  • Ausführliche Beschreibung von Ausführungsformen
  • Ein Aspekt der Erfindung beinhaltet einen Kohlenstoff-Nanoröhren(CNT)-Graphen-Hybrid als transparenten Leiter. Wie hierin ausführlich beschrieben, verwendet eine Ausführungsform der Erfindung CNTs, um die Leistungsfähigkeit von transparenten Graphenelektroden zu verbessern. Beispielsweise beinhaltet ein Aspekt der Erfindung eine Kombination dünner Schichten aus Nanoröhren und Graphen, wobei die dünnen Schichten aus Nanoröhren über dem Graphen abgeschieden werden oder umgekehrt. Darüber hinaus kann diese Kombination in Beschichtungen für transparente Leiter (TCs) verwendet werden.
  • In einem Aspekt der Erfindung wird die elektrische Leistungsfähigkeit dünner Schichten aus Nanoröhren und Graphen verbessert, indem dünne Schichten aus Nanoröhren über Graphen abgeschieden werden oder umgekehrt. Wie hierin ausführlich beschrieben, verringert diese Anordnung den Röhren-Röhren-Widerstand durch Vergrößern der Kontaktfläche durch die Verwendung von Graphen als Brücke. Zudem fungieren Nanoröhren als Brücke über Stellen von Korngrenzenstreuung von Graphen, wodurch die Leitfähigkeit des Graphens erhöht wird. Zusätzlich beinhaltet ein Aspekt der Erfindung im Gegensatz zu bekannten Ansätzen das Erhöhen der Leitfähigkeit von gestapelten Graphenlagen außerhalb der Ebene. Wie angemerkt, fungieren Nanoröhren auch als Brücken zwischen gestapelten Graphenlagen, was die Wahrscheinlichkeit einer Elektronentransmission zwischen ihnen erhöht.
  • 1 ist ein Schaubild, das eine beispielhafte schematische Darstellung des Kohlenstoff-Nanoröhren-Graphen-Verbundmaterials gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. 1 stellt zur Veranschaulichung ein Substrat 102, eine Graphendünnschicht 104 und eine Nanoröhren-Dünnschicht 106 dar. Die Bestandteile dieser beispielhaften schematischen Darstellung werden hierin näher beschrieben.
  • 2 ist ein Schaubild, das beispielhafte zweidimensionale (2D-)Widerstandsgitter gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. 2 stellt zur Veranschaulichung ein rechteckiges 2D-Gitter aus Widerständen 202 mit einer entsprechenden Darstellung 204 des Flächenwiderstands und ein gestörtes 2D-Gitter 206 mit einer entsprechenden Darstellung 208 des Flächenwiderstands dar. Wie hierin ausführlich beschrieben, fungieren die Kohlenstoff-Nanoröhren (die als durchgezogene Linien im gesamten Gitter 206 verteilt dargestellt werden) als Brücke für Elektronen, um sich über Graphen-Korngrenzen hinweg zu bewegen, wodurch die Streuung an den Korngrenzen verringert wird. Ein solches System kann als Widerstandsnetzwerk gestaltet werden, wie beispielsweise in Abbildung 208 dargestellt.
  • 3 ist ein Graph 302, der einen Vergleich zwischen Durchlässigkeits- und Flächenwiderstandsdaten gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. 3 stellt zur Veranschaulichung einen Vergleich eines CNT-Graphen-Hybrids mit CNT-Dünnschichten und Graphen unter Bezugnahme auf Durchlässigkeits- und Flächenwiderstandsdaten dar. Durch diesen Graphen wird gezeigt, dass eine CNT-Graphen-Hybriddünnschicht eine erheblich größere Transparenz und einen geringen Flächenwiderstand im Vergleich zu einer einzelnen dünnen CNT-Dünnschicht oder einer Graphendünnschicht aufweist. Ein solcher Vorteil wird insbesondere bei hohen Lichttransparenten weiter verstärkt.
  • 4 beinhaltet Graphen, die Durchlässigkeits- und Flächenwiderstandsdaten gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulichen. Der Graph 402 stellt zur Veranschaulichung eine Lichtdurchlässigkeit durch einen CNT-Graphen-Hybrid 406 und eine zweischichtige Graphenlage 404 dar. Der Graph 402 veranschaulicht, dass zwei gestapelte Schichten Graphen weniger transparent als eine Monoschicht von CNTs sind, die über eine Schicht Graphen gestapelt ist. Der Graph 408 stellt eine relative Abnahme im Flächenwiderstand bei verschiedenen CNT-Dichten dar, die bei der Fertigung eines Hybrids verwendet werden. Durch Erhöhen der CNT-Dichte in der Hybriddünnschicht wird ihr Flächenwiderstand im Verhältnis zu dem Flächenwiderstand einer einzigen Schicht Graphen verringert. Demgegenüber ändert sich die Transparenz des Hybrids nicht sehr (wie zum Beispiel im Graphen 302 dargestellt).
  • 5 ist eine beispielhafte Rasterelektronenmikroskop-Aufnahme einer CNT-Hybriddünnschicht gemäß einer Ausführungsform der vorliegenden Erfindung. 5 stellt zur Veranschaulichung eine Rasterelektronenmikroskop-Aufnahme dar, die eine über eine Dünnschicht aus Kohlenstoff-Nanoröhren 514 übertragene Graphenschicht 512 zeigt.
  • 6 ist ein Ablaufplan, der Techniken zum Ausbilden einer gereinigten Nanoröhren-Graphen-Hybriddünnschicht gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. Schritt 602 beinhaltet das Abscheiden einer Nanoröhren-Dünnschicht über einem Substrat, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen. Ein Substrat kann fest wie zum Beispiel Quarz, Silicium usw. oder flexibel (Kunststoff) sein. Eine Schicht einer Nanoröhren-Dünnschicht kann eine Schicht Kohlenstoff-Nanoröhren, ein Netz von einwandigen Kohlenstoff-Nanoröhren, von mehrwandigen Kohlenstoff-Nanoröhren, eine Dünnschicht aus Fulleren-C60-Molekülen, Dünnschichten dünnbesetzter Netzwerke, die aus beliebigen sonstigen organischen oder anorganischen leitenden Materialien wie Metallnanodrähten (Silber, Gold usw.) bestehen, usw. beinhalten.
  • Das Abscheiden einer Schicht einer Nanoröhren-Dünnschicht über einem Zielsubstrat, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen, kann das Durchführen eines Vakuumfiltrationsprozesses, eines Sprühabscheideprozesses, eines Auftropfens einer Nanoröhrenlösung, eines Nanoröhren-Beschichtungsprozesses, eines Aufwachsprozesses mithilfe von chemischer Gasphasenabscheidung, eines Nanoröhren-Abscheideprozesses auf der Grundlage einer Wasser-Tensid-Lösung beinhalten, wobei eine selbstorganisierende Monoschicht von aminterminierten Gruppen verwendet wird, um die Haftung der Nanoröhren auf dem Substrat zu verstärken, usw.
  • Wie oben (und hierin) verwendet, wird bei einem Vakuumfiltrationsprozess eine CNT-Lösung in einem Tensid und Wasser mithilfe von Vakuumsaugen durch ein Filtrierpapier geleitet. Auf der Oberseite des Papiers wird eine gleichmäßige CNT-Dünnschicht ausgebildet. Anschließend wird das Papier mit einem Substrat in Kontakt gebracht, wobei die CNT-Dünnschicht dem Substrat zugewandt ist. Es wird Druck ausgeübt, damit ein guter Kontakt der CNT-Dünnschicht mit dem Substrat entsteht. Darüber hinaus wird das Filtrierpapier in einem organischen Lösungsmittel wie zum Beispiel Aceton, N-Methylpyrrolidon (NMP) usw. aufgelöst, sodass die CNT-Dünnschicht über dem Substrat zurückbleibt.
  • Zudem geht mit einem Auftropfen das Tropfen einer CNT-Lösung in Wasser oder organischen Lösungsmitteln auf das gewünschte Substrat und anschließendes Drehen des Substrats einher, um eine gleichmäßig Beschichtung mit der Lösung zu erzielen. In einem abschließenden Trocknungsschritt (entweder an der Luft oder in einem Vakuumofen) wird das Lösungsmittel entfernt. Ein Prozess einer chemischen Gasphasenabscheidung beinhaltet eine Abscheidung von Metallkatalysatorpartikeln (Fe, Mo, Co, Cu, Ni usw.) auf dem Substrat, wobei das Substrat in einem Ofen für chemische Hochtemperatur-Gasphasenabscheidung (CVD) platziert wird und Kohlenstoff-Trägergase (CO, CH4, C2H2, C2H4, Ethanol usw.) bei Temperaturen im Bereich von 500 bis 1.000 Grad Celsius strömen gelassen werden, um Kohlenstoff-Nanoröhren aus den Katalysatorpartikeln aufzuwachsen.
  • Darüber hinaus wird bei einem Nanoröhren-Abscheideprozess auf der Grundlage einer Wasser-Tensid-Lösung eine Oberfläche mit selbstorganisierenden Monoschichten (beispielsweise 3-Aminopropyltriethoxysilan oder Aminopropyltriethoxysilan (APTES)) funktionalisiert, die CNTs anziehen können. Anschließend wird die CNT-Wasser-Tensid-Lösung über dem Substrat abgeschieden. Das Substrat wird dann mit Lösungsmitteln wie zum Beispiel Wasser, Alkohol usw. abgespült, wobei eine gleichmäßige CNT-Dünnschicht zurückbleibt.
  • Schritt 604 beinhaltet das Entfernen von Verunreinigungen von einer Oberfläche der Schicht der Nanoröhren-Dünnschicht, die das Substrat nicht berührt, um eine gereinigte Schicht einer Nanoröhren-Dünnschicht zu erzeugen. Das Entfernen von Verunreinigungen von einer Oberfläche der Schicht der Nanoröhren-Dünnschicht kann das Verwenden einer Reinigungstechnik mithilfe einer Säure, eines Lösungsmittels und von Wasser beinhalten. Eine solche Technik kann die folgenden Schritte beinhalten. Zur Entfernung von organischen Verunreinigungen können verschiedene Oxidationsmittel wie zum Beispiel Wasserstoffperoxid, Peroxomonoschwefelsäure usw. verwendet werden. Es können auch Lösungsmittel wie zum Beispiel Aceton, Isopropyalkohol usw. verwendet werden. Eine schwache Sauerstofftemperung bei Temperaturen unter 350 Grad Celsius kann ebenfalls zum Entfernen amorpher organischer Verunreinigungen verwendet werden. Eine Metallkontamination kann durch Behandlungen mit Säuren wie zum Beispiel Salpetersäure, Schwefelsäure usw. und anschließendes gründliches Abspülen mit Wasser entfernt werden.
  • Das Entfernen von Verunreinigungen von einer Oberfläche der Schicht der Nanoröhren-Dünnschicht kann des Weiteren das Tempern der Schicht der Nanoröhren-Dünnschicht unter verringertem Druck beinhalten, um jegliches getrocknetes Lösungsmittel zu entfernen. Darüber hinaus kann ein hierin als Vakuumtempern bezeichneter Prozess durchgeführt werden, der das Erwärmen eines Substrats mit einer CNT-Dünnschicht auf eine Temperatur von 80 bis 120 Grad Celsius in einem Grob- bis Feinvakuum beinhaltet. Dies trägt dazu bei, getrocknete Rückstände von organischen Lösungsmitteln zu entfernen, und trägt zudem dazu bei, die unbeabsichtigte Dotierung zu beseitigen, die aufgrund von Säurereinigungsbehandlungen auftreten kann.
  • Schritt 606 beinhaltet das Abscheiden einer Schicht Graphen über der gereinigten Schicht der Nanoröhren-Dünnschicht, um eine Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen. Die Schicht Graphen kann eine großflächige Graphenlage beinhalten. Das Abscheiden einer Schicht Graphen über der gereinigten Schicht der Nanoröhren-Dünnschicht zum Ausbilden einer Nanoröhren-Graphen-Hybriddünnschicht beinhaltet außerdem das Übertragen des durch chemische Gasphasenabscheidung aufgewachsenen Graphens mithilfe verschiedener bekannter Übertragungsprozesse wie zum Beispiel einer polymerunterstützten Übertragung. Die Graphendünnschichten können auch direkt aus einem Vollgraphit durch einen Klebeband-Übertragungsprozess hergestellt werden. Graphen kann auch durch eine Losung in Form von gelöstem Graphenoxid abgeschieden werden. Dies kann durch Aufsprühen der Lösung oder Aufschleudern von in einem Lösungsmittel schwebenden Graphenoxidflocken über dem Substrat, das die CNTs enthält, erreicht werden, und die Graphenoxidflocken können später durch Reduktionsbehandlungen in der Gas- oder Lösungsphase zu Graphen reduziert werden. Zusätzlich zu in polaren Lösungsmitteln gelösten Graphenoxidflocken kann eine beispielhafte Ausführungsform der Erfindung auch in organischen Lösungsmitteln wie zum Beispiel NMP und Dimethylformamid (DMF) gelöste Graphenflocken beinhalten. Solche gelösten Flocken können auch direkt über CNT-Dünnschichten gesprüht werden, ohne dass ein Reduktionsschritt nach der Abscheidung erforderlich ist.
  • Schritt 608 beinhaltet das Entfernen von Verunreinigungen von einer Oberfläche der Nanoröhren-Graphen-Hybriddünnschicht, um eine gereinigte Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen, wobei die Hybriddünnschicht eine verbesserte elektrische Leistungsfähigkeit dadurch aufweist, dass der Widerstand der Nanoröhren verringert wird, indem die Kontaktfläche durch die Verwendung von Graphen als Brücke vergrößert wird. Des Entfernen von Verunreinigungen von einer Oberfläche der Nanoröhren-Graphen-Hybriddünnschicht zum Erzeugen einer gereinigten Nanoröhren-Graphen-Hybriddünnschicht kann das Verwenden einer Reinigungstechnik mithilfe einer Säure, eines Lösungsmittels und von Wasser beinhalten. Darüber hinaus beinhaltet des Entfernen von Verunreinigungen von einer Oberfläche der Nanoröhren-Graphen-Hybriddünnschicht zum Erzeugen einer gereinigten Nanoröhren-Graphen-Hybriddünnschicht des Weiteren das Tempern der Nanoröhren-Graphen-Hybriddünnschicht unter verringertem Druck, um jegliches getrocknetes Lösungsmittel zu entfernen. Durch des Reinigen werden die Verunreinigungen zwischen sich physisch berührenden CNT- und Graphendünnschichten entfernt.
  • Die in 6 dargestellten Techniken beinhalten außerdem des chemische Dotieren der gereinigten Nanoröhren-Graphen-Hybriddünnschicht, um die Leitfähigkeit zu erhöhen. Bei einer CNT-Dünnschicht kann es sich um eine Mischung aus halbleitenden und metallischen CNTs handeln. Durch des Dotieren wird die Ladungskonzentration in halbleitenden CNTs, die in der Dünnschicht vorhanden sind, dauerhaft erhöht, wodurch der Flächenwiderstand des Netzes abnimmt. Durch den Dotierungsschritt wird die elektrische Leistungsfähigkeit der Dünnschicht ebenfalls verbessert. Das Dotieren der Nanoröhren-Graphen-Hybriddünnschicht kann das Verwenden einer Lösungsdotierungstechnik beinhalten. CNTs können in einer Lösung dotiert werden, bevor sie über dem Substrat abgeschieden werden. In ähnlicher Weise können in einer Lösung schwebende Graphenoxidflocken dotiert werden, bevor sie über den CNTs abgeschieden werden. Bei den Dotierstoffen kann es sich um Säurelösungen wie zum Beispiel Salpetersäure, Schwefelsäure usw. handeln, oder es kann sich bei den Dotierstoffen um metallorganische Verbindungen handeln, die Ladungsübertragungskomplexe mit den sp2-gebundenen Kohlenstoffatomen in den CNTs und dem Graphen ausbilden können. Wie hierin ausführlich beschrieben, kann die resultierende Struktur als Nanoröhren auftreten, die unregelmäßig über (oder unter) einer einzigen (oder mehreren) großflächigen Graphenlage(n) verteilt sind, wodurch der Flächenwiderstand des Graphens sinkt.
  • Die in 6 dargestellten Techniken können darüber hinaus das Wiederholen der Schritte gemäß Anspruch 1 beinhalten, um eine Hybriddünnschicht mit einer erwünschten Transparenz und zumindest einer erwünschten elektrischen Eigenschaft auszubilden. Die Transparenz kann durch Erhöhen oder Verringern der Dünnschichtdicke geändert werden. Eine größere Dicke weist beispielsweise eine geringere Lichttransparenz auf. Die in 6 dargestellten Techniken müssen nicht in der in dem Ablaufplan veranschaulichten Reihenfolge ausgeführt werden. Beispielsweise kann eine Ausführungsform der Erfindung das Abscheiden des Graphens auf einem Zielsubstrat, das Reinigen der Graphendünnschicht und das Abscheiden einer Schicht von Nanoröhren über der Schicht Graphen beinhalten, um eine Nanoröhren-Graphen-Hybriddünnschicht auszubilden.
  • Das Dotieren wird bevorzugt in der Lösungsphase durchgeführt, wenngleich eine Gasphasendotierung ebenfalls möglich ist. Für Lösungsprozesse sind organische Lösungsmittel wie unter anderem zum Beispiel Dichlorbenzol, Dichlormethan, Ethanol, Acetonitril, Chloroform, Methanol und Butanol geeignet. Die Dotierung kann über eine Ladungsübertragung von den Dotierstoffen zu den Nanokomponenten beispielsweise durch Wechselwirkung der freien Elektronenpaare der Dotierungsmoleküle mit den quantenbeschränkten Orbitalen von Halbleiter-Nanodrähten und -Nanokristallen erzielt werden, was sich auf die Konzentration der am Ladungstransport beteiligten Träger auswirkt.
  • Bei einer Dotierung in der Lösungsphase können Nanokomponenten beispielsweise vor und/oder nach ihrem Einbau in eine Schaltung auf einem Chip dotiert werden. Nanokomponenten können mithilfe von Techniken wie zum Beispiel Tintenstrahldrucken auch vor Ort auf dem Chip dotiert werden. Der Dotierungsgrad entlang einer Nanodraht-, Nanoröhren- oder Nanokristall-Dünnschicht kann variiert werden, indem bestimmte Abschnitte (zum Beispiel Kontakte) der Nanokomponente mit Photolack maskiert werden und nur die freigelegten Abschnitte dotiert werden.
  • Bei Einheitenanwendungen können Nanodrähte vor Beschädigung geschützt werden, indem die Dotierung in einer geeigneten Phase während der Prozessintegration umgesetzt wird.
  • Bei Nanoröhren, beispielsweise Kohlenstoff-Nanoröhren, kann entweder eine Volumendotierung durch Suspendieren der Nanoröhren in einer Dotierstofflösung mit oder ohne Erwärmung durchgeführt werden; oder ein Substrat, das die Nanoröhren trägt, in die Dotierstofflösung eingetaucht werden. Wenngleich in den folgenden Erörterungen Kohlenstoff-Nanoröhren als Beispiele verwendet werden, können Dotierverfahren dieser Erfindung auch auf sonstige halbleitende Nanoröhren angewendet werden, zu denen beispielsweise Graphen, Pentacen, Fulleren usw. und Kombinationen davon zählen können.
  • Eine Wechselwirkung der Kohlenstoff-Nanoröhren mit den Dotierstoffen beispielsweise über eine Ladungsübertragung führt zur Ausbildung von geladenen funktionellen (Radikalkationen-)Gruppen in der Nähe der Nanoröhren. Eine Volumendotierung kann durch Rühren einer Suspension der Kohlenstoff-Nanoröhren in eine Dotierstofflösung bei einer bevorzugten Temperatur von etwa 20 Grad Celsius (C) bis etwa 50 Grad C mit einer Dotierstoffkonzentration von bevorzugt etwa 1 Millimol (mM) bis etwa 10 Mol (M) erreicht werden. Abhängig von den jeweiligen Dotierstoffen und Lösungsmitteln kann jedoch eine Konzentration im Bereich von etwa 0,0001 M bis etwa 10 M bei Temperaturen von etwa 0 Grad C bis etwa 50 Grad C verwendet werden.
  • Im Allgemeinen hängt das Ausmaß der Dotierung von der Konzentration und der Temperatur des Dotiermediums ab, und Prozessparameter werden entsprechend der jeweiligen Kombination von Nanokomponente. Dotierstoff und Lösungsmittel wie auch der jeweiligen Anwendungsanforderungen oder erwünschten Einheiteneigenschaften ausgewählt.
  • Eine Einheitendotierung, das heißt eine Dotierung der Nanoröhre, nachdem sie als Teil einer Einheitenstruktur eines Substrats eingebaut worden ist, kann erreicht werden, indem die Einheit oder das Substrat mit der Nanoröhre einer Dotierstofflösung ausgesetzt wird. Durch entsprechendes Maskieren der Nanoröhre kann eine selektive Dotierung von Abschnitten der Nanoröhre erzielt werden, um erwünschte Dotierungsprofile entlang der Nanoröhre zu erzeugen. Wie oben angemerkt, liegt die Dotierstoffkonzentration bevorzugt im Bereich von etwa 0,1 mM bis etwa 10 M, noch bevorzugter von etwa 1 mM bis etwa 1 M und besonders bevorzugt von etwa 1 mM bis etwa 10 mM bei einer Lösungstemperatur bevorzugt von etwa 10 Grad C bis etwa 50 Grad C und noch bevorzugter von etwa 20 Grad C bis etwa 50 Grad C. Bei einer Einheitendotierung hängt die Wahl der Prozessbedingungen auch von der Kompatibilität mit sonstigen Materialien ab, die auf der Einheit oder dem Substrat vorhanden sind. Wenngleich geringere Dotierstoffkonzentrationen im Allgemeinen tendenziell weniger wirksam sind, kann eine zu hohe Konzentration bestimmter Dotierstoffe beispielsweise zu möglichen Problemen durch Korrosion führen. Bei einer Ausführungsform wird die Dotierung unter N2 Atmosphäre ohne Rühren oder Bewegung der Lösung durchgeführt. Eine Bewegung der Lösung kann jedoch hinnehmbar sein, sofern sie keine Beschädigung der Einheit verursacht.
  • Wie im Folgenden ausführlich beschrieben, veranschaulichen 7 bis 10 Schritte eines Verfahrens zum Ausbilden eines Feldeffekttransistors (FET). Dementsprechend veranschaulicht 7 einen Schritt beim Ausbilden eines Feldeffekttransistors (FET) gemäß einer Ausführungsform der vorliegenden Erfindung. Ein Gate-Dielektrikum 120 wie zum Beispiel Siliciumdioxid oder Oxinitrid oder eine Schicht eines High-k-Materials wird auf einem Gate 100 abgeschieden, bei dem es sich im Allgemeinen um ein dotiertes Siliciumsubstrat handelt. Bei einer Ausführungsform der Erfindung wird das Siliciumsubstrat entartet dotiert. Das Gate-Dielektrikum kann eine Dicke beispielsweise von etwa 1 bis etwa 100 Nanometern (nm) aufweisen. Eine Nanokomponente 140, zum Beispiel ein Kohlenstoff-Nanoröhren-Graphen-Hybrid, wird durch Rotationsbeschichtung auf dem Gate-Dielektrikum 120 abgeschieden. Anschließend wird eine Photolackstruktur mit herkömmlichen Lithographietechniken auf dem Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 ausgebildet. Beispielsweise kann eine Photolackschicht über dem Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 abgeschieden und mithilfe von Elektronenstrahl-Lithographie oder Photolithographie strukturiert werden. Bei einem Positivlack werden Bereiche der Photolackschicht, die der Elektronenstrahlung oder der lithographischen Strahlung ausgesetzt werden, mithilfe eines Entwicklers entfernt, was zu einer in 7 dargestellten Struktur mit einer Photolackstruktur führt.
  • Die auf dem Kohlenstoff-Nanoröhren-Graphen-Hybrid ausgebildete Photolackstruktur kann eine oder mehrere Teilungen von etwa 10 nm bis etwa 500 nm, wenn eine Elektronenstrahl-Lithographie angewendet wird, und von etwa 500 nm bis etwa 10 μm bei einer Photolithographie aufweisen. Die mehreren Teilungen entsprechen den Linien- und Raumteilungen, die aus den jeweiligen Lithographietechniken resultieren, und stellen Teilungen zwischen angrenzenden Top-Gates dar. Die Verfügbarkeit mehrerer Top-Gates bietet die Flexibilität einer Einzelsteuerung für verschiedene logische Anwendungen, beispielsweise für AND-, OR- und NOR-Operationen.
  • Wie in 8 dargestellt, wird ein Metall 130, das eine Dicke im Bereich von etwa 15 nm bis etwa 50 nm aufweist, auf der Photolackstruktur und über Abschnitten des Kohlenstoff-Nanoröhren-Graphen-Hybrids 140 abgeschieden. Bei dem Metall kann es sich um Pd, Ti, W, Au, Co, Pt oder Legierungen davon oder um einen metallischen Nanoröhren-Graphen-Hybrid handeln. Wenn ein metallischer Nanoröhren-Graphen-Hybrid verwendet wird, kann das Metall 100 einen oder mehrere metallische Nanoröhren-Graphen-Hybride beinhalten. Sonstige Metalle oder Legierungen aus Pd, Ti, W, Au, Co, Pt können durch Elektronenstrahl- oder thermische Verdampfung unter Vakuum abgeschieden werden, wohingegen metallische Nanoröhren-Graphen-Hybride mit Lösungsphasentechniken wie zum Beispiel Rotationsbeschichtung abgeschieden werden können.
  • Anschließend an die Abscheidung des Metalls kann die Struktur in Aceton oder N-Methylpyrrolidon (NMP) getaucht werden, um den Photolack abzulösen, ein Prozess, bei dem der lithographisch strukturierte Photolack und das darauf abgeschiedene Metall durch Einweichen des Probestücks in Lösungsmitteln wie zum Beispiel Aceton oder NMP entfernt wird. Solche Lösungsmittel können zum Beispiel auch im Allgemeinen als Photolack-Ablösekomponenten bezeichnet werden.
  • Wie in 9 dargestellt, bilden die Metallabschnitte 162 und 164, die auf dem Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 verbleiben, die Source-Zone und die Drain-Zone des FET aus. Bei dieser Ausführungsform werden die Source-Zone und die Drain-Zone über einem ersten bzw. einem zweiten Bereich des Kohlenstoff-Nanoröhren-Graphen-Hybrids 140 und allgemeiner der Nanokomponente 140 ausgebildet. Anschließend an die Photolackablösung wird die Struktur in 9 mit dem Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 in eine organische Lösung getaucht, die einen geeigneten Dotierstoff aufweist, wie hierin im Zusammenhang mit einer Ausführungsform der Erfindung beschrieben. 10 veranschaulicht die Dotierungsmoleküle, die sich an den Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 binden. Der dotierte Abschnitt des Kohlenstoff-Nanoröhren-Graphen-Hybrids 140 (zwischen der Metall-Source- und -Drain-Zone) fungiert als Kanal des FET.
  • 11 veranschaulicht eine weitere Ausführungsform zum Ausbilden eines Kohlenstoff-Nanoröhren-Graphen-Hybrid-FET oder allgemeiner eines FET mit einem Kanal, der eine Nanokomponente wie zum Beispiel sonstige halbleitende Nanoröhren-Graphen-Hybride, Nanodrähte oder Nanokristall-Dünnschichten aufweist. Nach der Ausbildung des Gate-Dielektrikums 120 auf dem Substrat 100 werden die Metallabschnitte 162 und 184 mithilfe eines (nicht dargestellten) Photolack-Ablöseprozesses ähnlich dem für 7 bis 10 beschriebenen auf dem Gate-Dielektrikum 120 ausgebildet. Die Metallabschnitte 162 und 164, die jeweils eine Dicke von etwa 15 nm bis etwa 300 nm aufweisen, bilden die Source-Zone und die Drain-Zone des FET aus. Metalle wie zum Beispiel Pd, Ti, W, Au, Co und Pt und Legierungen davon oder ein oder mehrere metallische Nanoröhren-Graphen-Hybride können als Metallabschnitte 162, 164 verwendet werden. Ein Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 oder allgemeiner eine Nanokomponente wird anschließend beispielsweise durch Rotationsbeschichtung über dem Gate-Dielektrikum 120 und den Metallabschnitten 162 und 164 angeordnet. Eine durchgehende Dotierung des Kohlenstoff-Nanoröhren-Graphen-Hybrids 140 wird durch Eintauchen der Struktur in eine organische Lösung erreicht, die einen geeigneten Dotierstoff aufweist. Die Dotierstoffmoleküle binden sich an den Kohlenstoff-Nanoröhren-Graphen-Hybrid, etwa bei einer Ladungsübertragung durch Wechselwirkung mit dem Stickstoff eines Dotierstoffs (zum Beispiel, wie hierin ausführlich beschrieben), der ein freies Elektronenpaar an den Kohlenstoff-Nanoröhren-Graphen-Hybrid abgibt. In dieser Veranschaulichung bildet der Abschnitt des Kohlenstoff-Nanoröhren-Graphen-Hybrids 140, der mit dem Gate-Dielektrikum 120 in Kontakt steht, den Kanal des FET aus.
  • Alternativ kann der Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 durch einen (nicht dargestellten) strukturierten Photolack, der über dem Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 ausgebildet ist, selektiv dotiert werden. Der strukturierte Photolack kann zum Beispiel durch Abscheiden eines geeigneten Photolackmaterials über dem Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 und Strukturieren mithilfe herkömmlicher Lithographietechniken ausgebildet werden. Zu diesem Zweck kann Wasserstoff-Silsesquioxan (HSQ) verwendet werden, ein Dielektrikum, das als Negativlack verwendet werden kann. In einem Aspekt der Erfindung können auch herkömmliche Photolackmaterialien wie zum Beispiel Poly(methylmethacrylat) (PMMA) usw. verwendet werden. Dies wird aufgrund der Verwendung von wasserlöslichen Dotierstoffen wie zum Beispiel Cerammoniumnitrat, Cerammoniumsulfat oder eines Ruthenium-Bipyridyl-Komplexes ermöglicht.
  • 12 veranschaulicht eine Ausführungsform eines Dual-Gate-Kohlenstoff-Nanoröhren-Graphen-Hybrid-FET oder allgemeiner eines FET mit einem Kanal, der eine Nanokomponente wie zum Beispiel sonstige halbleitende Nanoröhren-Graphen-Hybride, Nanodrähte oder Nanokristall-Dünnschichten aufweist. Nachdem das Gate-Dielektrikum 120 über dem Substrat 100 ausgebildet worden ist, das als erstes Gate (auch als Bottom- oder Rückgate bezeichnet) fungiert, wird ein Kohlenstoff-Nanoröhren-Graphen-Hybrid oder allgemeiner eine Nanokomponente 140 auf dem Gate-Dielektrikum 120 abgeschieden. Die Metallabschnitte 162, 164 werden über dem Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 mithilfe einer Photolack-Ablösetechnik wie der in Zusammenhang mit 7 bis 10 beschriebenen ausgebildet. Nachdem die Metallabschnitte 162, 164 (die als Source und Drain des FET fungieren) ausgebildet worden sind, wird die Struktur, die den Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 und die Metallabschnitte 162, 164 enthält, mit einer dielektrischen Schicht 180 bedeckt, bei der es sich um ein Niedertemperaturoxid (LTO) oder ein hochdielektrisches CVD-Material wie zum Beispiel Hafniumoxid handeln kann.
  • Ein zweites Gate 200 (auch als Top- oder Vordergate bezeichnet), des ein Metall oder ein hoch dotiertes Polysilicium beinhalten kann, wird über der dielektrischen Schicht 180 ausgebildet, beispielsweise indem zuerst ein Gate-Material über der dielektrischen Schicht 180 abgeschieden und anschließend strukturiert wird, um das Top-Gate 200 auszubilden. Die dielektrische Schicht 180 wird so geätzt, dass nur der Abschnitt unter dem Top-Gate 200 zurückbleibt, wie in 12 dargestellt, wobei das Top-Gate 200 als Ätzmaske fungiert. Beispielsweise kann eine verdünnte Flusssäure (HF) wie etwa eine HF im Verhältnis 100:1 als Ätzmittel für das LTO verwendet werden.
  • Darüber hinaus wird die Einheit in eine Dotierstofflösung getaucht, um eine Teildotierung des Kohlenstoff-Nanoröhren-Graphen-Hybrids 140 zu erreichen. In diesem Fall beinhaltet der Kanal sowohl den Gate-gesteuerten, undotierten Bereich 500 als auch die beiden dotierten Bereiche 502 und 504. Die dotierten Bereiche 502 und 504 fungieren als „Erweiterungen” eines komplementären Metalloxidhalbleiter(CMOS)-FET, was zu einer verringerten Kontaktbarriere und zu Verbesserungen beim Ansteuerungsstrom und beim Schalten des Transistors führt. Die Einheit kann entweder durch das Top-Gate 200 oder durch das Bottom-Gate 100 oder durch beide betrieben werden. Bei logischen Anwendungen wird ein FET bevorzugt mit der Top-Gate-Konfiguration betrieben, um eine gute Wechselstrom(AC)-Leistung zu erzielen.
  • Wie im Folgenden ausführlich beschrieben, veranschaulichen 13 bis 15 Schritte bei einer weiteren Ausführungsform zum Ausbilden eines Kohlenstoff-Nanoröhren-Graphen-Hybrid-FET oder allgemeiner eines FET mit einem Kanal, der eine Nanokomponente wie zum Beispiel sonstige halbleitende Nanoröhren-Graphen-Hybride, Nanodrähte oder Nanokristall-Dünnschichten aufweist. Nachdem der Kohlenstoff-Nanoröhren-Graphen-Hybrid oder die Nanokomponente 140 auf dem Gate-Dielektrikum 120 abgeschieden worden ist, das zuvor über dem Substrat 100 ausgebildet worden ist, wird ein strukturierter Photolack mithilfe herkömmlicher Lithographietechniken wie zum Beispiel Elektronenstrahl- oder Photolithographie auf dem Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 ausgebildet.
  • Die (in 13 dargestellte) Struktur, die den strukturierten Photolack und den Kohlenstoff Nanoröhren-Graphen-Hybrid 140 enthält, wird in eine organische Lösung getaucht, die einen geeigneten Dotierstoff enthält (wie hierin ausführlich beschrieben). Die Dotierungsmoleküle binden sich an die freigelegten Abschnitte des Kohlenstoff-Nanoröhren-Graphen-Hybrids 140. Anschließend an das Dotieren des Nanoröhren-Graphen-Hybrids 140 wird eine Metallschicht 160, die eine Dicke im Bereich von etwa 15 nm bis etwa 50 nm aufweist, über dem strukturierten Photolack und dem dotierten Kohlenstoff-Nanoröhren-Graphen-Hybrid 140 abgeschieden. Wie zuvor beschrieben, können Pd, Ti, W, Au, Co, Pt oder Legierungen davon oder ein oder mehrere metallische Nanoröhren-Graphen-Hybride als Metall 160 verwendet werden. Metallische Nanoröhren-Graphen-Hybride können mithilfe von Lösungsphasentechniken wie zum Beispiel Rotationsbeschichtung abgeschieden werden, wohingegen Elektronenstrahl- oder Vakuumverdampfung zum Abscheiden von sonstigen Metallen oder Legierungen verwendet werden können.
  • Anschließend an die Abscheidung des Metalls wird die in 14 dargestellte Struktur zur Photolackablösung in Aceton oder NMP getaucht. Wie in 15 dargestellt, bilden die nach der Photolackablösung verbleibenden Metallabschnitte 162, 184 die Source-Zone und die Drain-Zone des FET. In dem Prozess von 13 bis 15 wird eine beträchtliche Differenz im Dotierungsprofil entlang des Kanals des Kohlenstoff-Nanoröhren-Graphen-Hybridtransistors erzeugt. Es ist zu beachten, dass in diesem Fall der undotierte Abschnitt (beispielsweise Abschnitt 500 in 12) des Kohlenstoff-Nanoröhren-Graphen-Hybrids 140 den Kanal des FET ausbildet.
  • Um die Ausbildung der in 13 bis 15 veranschaulichten FET-Einheiten abzuschließen, kann eine Passivierung durchgeführt werden, indem die jeweiligen Einheiten mit einem aufgeschleuderten organischen Material wie Poly(methylmethacrylat) (PMMA) oder Wasserstoff-Silsesquioxanen (HSQ), einer Schicht eines Low-k-Dielektrikums, bedeckt werden oder indem eine Dünnschicht eines Niedertemperaturdielektrikums wie zum Beispiel Siliciumdioxid abgeschieden wird. Die weitere Bearbeitung der Einheit wird durch Metallisierung für das Back-End-of-Line durchgeführt.
  • Wie hierin ausführlich beschrieben, beinhaltet ein Aspekt der Erfindung außerdem das Verwenden der Nanoröhren-Graphen-Hybriddünnschicht als Beschichtung für eine transparenten Leiter.
  • Ein weiterer Aspekt der Erfindung beinhaltet einen Prozess zum Abscheiden von Graphen über CNTs direkt durch eine chemische Gasphasenabscheidung (CVD). Der Prozess zum Abscheiden von Graphen über CNTs direkt durch CVD beinhaltet das Abscheiden von CNT-Dünnschichten über dünnen Kupferfolien (ein Nickelsubstrat kann ebenfalls zu diesem Zweck verwendet werden). Dies kann mithilfe einer Vielfalt von Techniken durchgeführt werden, beispielsweise durch Ausbilden einer selbstorganisierenden Monoschicht aus Aminopropyltriethoxysilan (APTES) oder einer beliebigen anderen aminterminierten Gruppe über Kupfer (bei der oberen Fläche kann es sich um Kupferoxid handeln) und anschließendes Abscheiden von CNTs aus einer wässrigen Lösung. Dies kann außerdem durch Abscheiden von CNTs über einer Kupferfolie aus einem organischen Lösungsmittel wie zum Beispiel Dichlorethan/Benzol/N-Methyl-2-pyrrolidon (NMP) usw. erfolgen. Das Lösungsmittel verdampft und lässt CNT-Dünnschichten zurück. Darüber hinaus kann das Abscheiden von CNTs auch erreicht werden, indem CNT-Lösungen aufgesprüht und trocknen gelassen werden.
  • Die Kupferfolie mit der abgeschiedenen CNT-Dünnschicht wird in einem CVD-Ofen platziert, um Graphen aufzuwachsen (gemäß Techniken, die einem Fachmann bestens bekannt sind). Kurz gesagt, Kohlenwasserstoffgase wie zum Beispiel Methan, Ethylen, Acetylen, Kohlenmonoxid usw., die als Kohlenstoffträger fungieren, werden bei hoher Temperatur über Kupferatomen aufgespalten, wodurch sie die Atome mit Kohlenstoff sättigen und schließlich die Ausbildung von Graphen verursachen. Dieser Prozess ist als selbstbegrenzend bekannt; das heißt, nach der Ausbildung einer ersten Schicht Graphen endet der Prozess automatisch, und es werden keine weiteren Kohlenstoffschichten ausgebildet. Bei dem resultierenden Erzeugnis nach der CVD handelt es sich um Graphenlagen, die um CNTs aufgewachsen sind. Bei hoher Temperatur führt dieser Prozess, da keine sonstigen Rückstände vorhanden sind, zu einem sehr guten Kontakt zwischen CNT und Graphen.
  • Die CNT-Graphen-Hybriddünnschicht wird des Weiteren über das gewünschte Substrat übertragen. Dies kann auf vielfältige Weise erreicht werden. Lediglich als Beispiel kann eine Polymerschicht über eine Kupferfolie aufgeschleudert werden, wobei das Polymer die CNT-Graphendünnschichten kontaktiert. Anschließend wird des Kupfer mithilfe von FeCl3 oder eines beliebigen anderen Kupferlösungsmittels chemisch geätzt. Die Polymerschicht, die in dem chemischen Bad schwimmend zurückbleibt, wird dann mit deionisiertem (DI) Wasser gereinigt (und bei Bedarf auch mit verdünnten Säurelösungen, um das Kupfer und das verbleibende Fe vollständig zu entfernen). Das Polymer Wird anschließend auf ein Substrat der Wahl übertragen (wobei die Graphen-CNT-Schicht dem Substrat zugewandt ist). Die Polymerschicht wird dann in einem organischen Lösungsmittel wie zum Beispiel Aceton, NMP usw. aufgelöst und lässt die Graphen-CNT-Dünnschicht auf dem Substrat zurück.
  • Zusätzlich können bei einer Ausführungsform der Erfindung mehrere Lagen eines CNT-Graphen-Hybridmaterials übereinander übertragen werden, indem die oben ausführlich beschriebenen Schritte wiederholt werden.
  • 16 ist ein Ablaufplan, der Techniken zum Ausbilden einer Nanoröhren-Graphen-Hybriddünnschicht auf einem Substrat gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht. Schritt 1602 beinhaltet das Abscheiden einer Nanoröhren-Dünnschicht über einer Metallfolie, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen. Wie hierin beschrieben, kann das Abscheiden einer Schicht einer Nanoröhren-Dünnschicht über einer Metallfolie zum Erzeugen einer Schicht einer Nanoröhren-Dünnschicht das Ausbilden einer selbstorganisierenden Monoschicht einer aminterminierten Gruppe über einer Kupferfolie und das Abscheiden einer Nanoröhren-Dünnschicht aus einer wässrigen Lösung, das Abscheiden einer Nanoröhren-Dünnschicht über einer Kupferfolie aus einer organischen Lösung, das Aufsprühen einer Nanoröhren-Dünnschichtenlösung auf die Metallfolie und des Trocknenlassen der Lösung usw. beinhalten.
  • Schritt 1604 beinhaltet das Platzieren der Metallfolie mit der abgeschiedenen Nanoröhren-Dünnschicht in einem Ofen für chemische Gasphasenabscheidung zum Aufwachsen von Graphen auf der Nanoröhren-Dünnschicht, um eine Nanoröhren-Graphen-Hybriddünnschicht auszubilden. Das Platzieren der Metallfolie mit der abgeschiedenen Nanoröhren-Dünnschicht in einem Ofen für chemische Gasphasenabscheidung zum Aufwachsen von Graphen beinhaltet das Sättigen von Kupferatomen mit einem Kohlenstoffgas bei einer Temperatur, die eine Ausbildung von Graphen auslöst.
  • Schritt 1606 beinhaltet das Übertragen der Nanoröhren-Graphen-Hybriddünnschicht über ein gewünschtes Substrat. Die Techniken von 16 können das Wiederholen der Schritte 1602, 1604 und 1606 beinhalten, um mehrere Lagen der Nanoröhren-Graphen-Hybriddünnschicht auszubilden.
  • Wie hierin ausführlich beschrieben, beinhaltet eine Ausführungsform der Erfindung darüber hinaus einen Feldeffekttransistor mit einer Kohlenstoff-Nanoröhren-Graphen-Hybrid-Nanokomponente, der ein Gate, ein Gate-Dielektrikum, das auf dem Gate ausgebildet ist, einen Kanal, der eine auf dem Gate-Dielektrikum ausgebildete Kohlenstoff-Nanoröhren-Graphen-Hybrid-Nanokomponente aufweist, eine über einem ersten Bereich der Kohlenstoff-Nanoröhren-Graphen-Hybrid-Nanokomponente ausgebildete Source-Zone und eine über einem zweiten Bereich der Kohlenstoff-Nanoröhren-Graphen-Hybrid-Nanokomponente ausgebildete Drain-Zone beinhaltet, um einen Feldeffekttransistor auszubliden.

Claims (14)

  1. Verfahren zum Ausbilden einer gereinigten Nanoröhren-Graphen-Hybriddünnschicht, das aufweist: Abscheiden einer Nanoröhren-Dünnschicht über einem Substrat, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen; Entfernen von Verunreinigungen von einer Oberfläche der Schicht der Nanoröhren-Dünnschicht, die das Substrat nicht berührt, um eine gereinigte Schicht einer Nanoröhren-Dünnschicht zu erzeugen; Abscheiden einer Schicht Graphen über der gereinigten Schicht der Nanoröhren-Dünnschicht, um eine Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen; und Entfernen von Verunreinigungen von einer Oberfläche der Nanoröhren-Graphen-Hybriddünnschicht, um eine gereinigte Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen, wobei die Hybriddünnschicht eine verbesserte elektrische Leistungsfähigkeit dadurch aufweist, dass der Widerstand der Nanoröhren verringert wird, indem die Kontaktfläche durch die Verwendung von Graphen als Brücke vergrößert wird.
  2. Verfahren nach Anspruch 1, das des Weiteren ein chemisches Dotieren der gereinigten Nanoröhren-Graphen-Hybriddünnschicht aufweist, um die Leitfähigkeit zu erhöhen.
  3. Verfahren nach Anspruch 1, das des Weiteren aufweist: Wiederholen der Schritte nach Anspruch 1, um eine Hybriddünnschicht mit einer erwünschten Transparenz auszubilden.
  4. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 3, wobei eine Schicht der Nanoröhren-Dünnschicht eine Schicht Kohlenstoff-Nanoröhren und/oder ein Netz von einwandigen Kohlenstoff-Nanoröhren aufweist.
  5. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 4, wobei das Abscheiden der Nanoröhren-Dünnschicht über einem Substrat, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen, aufweist: – Durchführen eines Vakuumfiltrationsprozesses, und/oder – Durchführen einer Sprühabscheidung der Nanoröhren-Dünnschicht über dem Substrat, und/oder – Auftropfen einer Nanoröhrenlösung auf das Substrat, und/oder – Durchführen eines Aufwachsprozesses mithilfe von chemischer Gasphasenabscheidung, und/oder – Durchführen eines Nanoröhren-Abscheideprozesses auf der Grundlage einer Wasser-Tensid-Lösung.
  6. Verfahren nach Anspruch 1, wobei das Entfernen von Verunreinigungen von einer Oberfläche der Schicht der Nanoröhren-Dünnschicht des Weiteren aufweist: – Tempern der Schicht der Nanoröhren-Dünnschicht unter verringertem Druck, um jegliches getrocknetes Lösungsmittel zu entfernen.
  7. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 6, wobei das Abscheiden einer Schicht Graphen über der gereinigten Schicht der Nanoröhren-Dünnschicht, um eine Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen, aufweist: – Übertragen eines mithilfe von chemischer Gasphasenabscheidung aufgewachsenen Graphens, und/oder – Aufsprühen von in einem Lösungsmittel schwebenden Graphenoxidflocken und Reduzieren der Flocken zu Graphenflocken durch Flüssig- oder Gasphasen-Reduktionsmittel.
  8. Verfahren nach einem der vorhergehenden Ansprüche 1 bis 7, wobei das Entfernen von Verunreinigungen von einer Oberfläche der Nanoröhren-Graphen-Hybriddünnschicht, um eine gereinigte Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen, aufweist: – Verwenden einer Reinigungstechnik mithilfe einer Säure, eines Lösungsmittels und von Wasser, und/oder – Tempern der Nanoröhren-Graphen-Hybriddünnschicht unter verringertem Druck, um jegliches getrocknetes Lösungsmittel zu entfernen.
  9. Nanoröhren-Graphen-Hybriddünnschicht, die aufweist: ein Substrat; eine Nanoröhren-Dünnschicht, die über dem Substrat abgeschieden worden ist, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen; und Graphen, das über der Schicht der Nanoröhren-Dünnschicht abgeschieden worden ist, um eine Nanoröhren-Graphen-Hybriddünnschicht zu erzeugen, wobei die Nanoröhren-Graphen-Hybriddünnschicht als Beschichtung für einen transparenten Leiter verwendet wird.
  10. Hybriddünnschicht nach Anspruch 9, wobei die Schicht der Nanoröhren-Dünnschicht aufweist: – eine Schicht einer Kohlenstoff-Nanoröhren-Dünnschicht, und/oder – ein Netz aus einwandigen Kohlenstoff-Nanoröhren.
  11. Verfahren zum Ausbilden einer Nanoröhren-Graphen-Hybriddünnschicht auf einem Substrat, das aufweist. Abscheiden einer Nanoröhren-Dünnschicht über einer Metallfolie, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen; Platzieren der Metallfolie mit der abgeschiedenen Nanoröhren-Dünnschicht in einem Ofen für chemische Gasphasenabscheidung zum Aufwachsen von Graphen auf der Nanoröhren-Dünnschicht, um eine Nanoröhren-Graphen-Hybriddünnschicht auszubilden; und Übertragen der Nanoröhren-Graphen-Hybriddünnschicht über ein Substrat
  12. Verfahren nach Anspruch 11, wobei das Abscheiden der Nanoröhren-Dünnschicht über einer Metallfolie, um eine Schicht einer Nanoröhren-Dünnschicht zu erzeugen, aufweist: – Ausbilden einer selbstorganisierenden Monoschicht einer aminterminierten Gruppe über einer Kupferfolie und Abscheiden einer Nanoröhren-Dünnschicht aus einer wässrigen Lösung, und/oder – Abscheiden einer Nanoröhren-Dünnschicht über einer Kupferfolie aus einer organischen Lösung, und/oder – Aufsprühen einer Nanoröhren-Dünnschichtenlösung auf die Metallfolie und Trocknenlassen der Lösung.
  13. Verfahren nach Anspruch 11, wobei das Platzieren der Metallfolie mit der abgeschiedenen Nanoröhren-Dünnschicht in einem Ofen für chemische Gasphasenabscheidung zum Aufwachsen von Graphen ein Sättigen von Kupferatomen mit einem Kohlenstoffgas bei einer Temperatur aufweist, die eine Ausbildung von Graphen auslöst,
  14. Feldeffekttransistor mit einer Kohlenstoff-Nanoröhren-Graphen-Hybrid-Nanokomponente nach einem der Ansprüche 9 oder 10 oder hergestellt nach einem der Ansprüche 1 bis 11 oder 11 bis 13, der aufweist: ein Gate; ein Gate-Dielektrikum, das auf dem Gate ausgebildet ist; einen Kanal, der eine Kohlenstoff-Nanoröhren-Graphen-Hybrid-Nanokomponente aufweist, die auf dem Gate-Dielektrikum ausgebildet ist; eine Source-Zone, die über einem ersten Bereich der Kohlenstoff-Nanoröhren-Graphen-Hybrid-Nanokomponente ausgebildet ist; und eine Drain-Zone, die über einen zweiten Bereich der Kohlenstoff-Nanoröhren-Graphen-Hybrid-Nanokomponente ausgebildet ist, um einen Feldeffekttransistor auszubilden.
DE102012220314.1A 2011-11-22 2012-11-08 Verfahren zur Herstellung einer transparenten Kohlenstoff-Nanoröhren-Graphen-Hybriddünnschicht, Nanoröhren-Graphen-Hybriddünnschicht und Feldeffekttransistor mit dieser Active DE102012220314B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/301,943 2011-11-22
US13/301,943 US9177688B2 (en) 2011-11-22 2011-11-22 Carbon nanotube-graphene hybrid transparent conductor and field effect transistor

Publications (2)

Publication Number Publication Date
DE102012220314A1 DE102012220314A1 (de) 2013-05-23
DE102012220314B4 true DE102012220314B4 (de) 2014-05-22

Family

ID=47358987

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012220314.1A Active DE102012220314B4 (de) 2011-11-22 2012-11-08 Verfahren zur Herstellung einer transparenten Kohlenstoff-Nanoröhren-Graphen-Hybriddünnschicht, Nanoröhren-Graphen-Hybriddünnschicht und Feldeffekttransistor mit dieser

Country Status (3)

Country Link
US (4) US9177688B2 (de)
DE (1) DE102012220314B4 (de)
GB (1) GB2496956B (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101160909B1 (ko) * 2011-01-26 2012-06-29 성균관대학교산학협력단 환원 그래핀 옥사이드와 탄소나노튜브로 구성된 전도성 박막의 제조방법 및 이에 의해 제조된 전도성 박막을 포함하는 투명전극
US8895417B2 (en) 2011-11-29 2014-11-25 International Business Machines Corporation Reducing contact resistance for field-effect transistor devices
US8772910B2 (en) * 2011-11-29 2014-07-08 International Business Machines Corporation Doping carbon nanotubes and graphene for improving electronic mobility
US9917255B2 (en) * 2012-02-03 2018-03-13 Northwestern University Methods of making composite of graphene oxide and nanostructures
US9360905B2 (en) * 2012-04-09 2016-06-07 Nanotek Instruments, Inc. Thermal management system containing an integrated graphene film for electronic devices
US9899120B2 (en) 2012-11-02 2018-02-20 Nanotek Instruments, Inc. Graphene oxide-coated graphitic foil and processes for producing same
US9533889B2 (en) 2012-11-26 2017-01-03 Nanotek Instruments, Inc. Unitary graphene layer or graphene single crystal
US10566482B2 (en) 2013-01-31 2020-02-18 Global Graphene Group, Inc. Inorganic coating-protected unitary graphene material for concentrated photovoltaic applications
US10087073B2 (en) 2013-02-14 2018-10-02 Nanotek Instruments, Inc. Nano graphene platelet-reinforced composite heat sinks and process for producing same
US10468152B2 (en) 2013-02-21 2019-11-05 Global Graphene Group, Inc. Highly conducting and transparent film and process for producing same
US9530531B2 (en) * 2013-02-21 2016-12-27 Nanotek Instruments, Inc. Process for producing highly conducting and transparent films from graphene oxide-metal nanowire hybrid materials
US8871296B2 (en) * 2013-03-14 2014-10-28 Nanotek Instruments, Inc. Method for producing conducting and transparent films from combined graphene and conductive nano filaments
US9678036B2 (en) * 2013-03-15 2017-06-13 The Regents Of The University Of California Graphene-based gas and bio sensor with high sensitivity and selectivity
US20150047687A1 (en) * 2013-06-28 2015-02-19 New Energy Technologies, Inc. Preparation and coating of three-dimensional objects with organic optoelectronic devices including electricity-generating organic photovoltaic films using thin flexible substrates with pressure-sensitive adhesives
JP6457510B2 (ja) * 2013-11-05 2019-01-23 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア カーボンナノチューブとグラフェンの複合的ナノ構造
DE202013011466U1 (de) * 2013-12-23 2014-03-12 Christian Stroetmann Elektronische Anzeige, die auf der nanohalbleiterkristallbasierten beziehungsweise auantenpunktbasierten, lichtemittierenden Diode (kurz QLED) basiert
WO2015126139A1 (en) * 2014-02-19 2015-08-27 Samsung Electronics Co., Ltd. Wiring structure and electronic device employing the same
JP6215096B2 (ja) 2014-03-14 2017-10-18 株式会社東芝 透明導電体の作製方法、透明導電体およびその作製装置、透明導電体前駆体の作製装置
CN103922322B (zh) * 2014-04-01 2016-08-17 国家纳米科学中心 一种碳纳米管编织的石墨烯薄膜、制备方法及光伏应用
US9812604B2 (en) * 2014-05-30 2017-11-07 Klaus Y. J. Hsu Photosensing device with graphene
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
EP3235010A4 (de) 2014-12-18 2018-08-29 Agilome, Inc. Chemisch empfindlicher feldeffekttransistor
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
EP3067073A1 (de) 2015-03-09 2016-09-14 Centre National De La Recherche Scientifique Verfahren zur herstellung einer medizinischen vorrichtung mit graphen
FR3033554B1 (fr) * 2015-03-09 2020-01-31 Centre National De La Recherche Scientifique Procede de formation d'un dispositif en graphene
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN105255479B (zh) * 2015-09-28 2017-06-20 上海皇广光电科技有限公司 一种胶体量子点荧光粉复合薄膜制备方法
CN105336792B (zh) * 2015-11-02 2019-03-01 京东方科技集团股份有限公司 碳纳米管半导体器件及其制备方法
US10036744B2 (en) 2015-12-18 2018-07-31 International Business Machines Corporation Bifunctional acid monolayers for the selective placement of carbon nanotubes
US9698363B1 (en) * 2015-12-30 2017-07-04 International Business Machines Corporation RF-transistors with self-aligned point contacts
WO2017201081A1 (en) 2016-05-16 2017-11-23 Agilome, Inc. Graphene fet devices, systems, and methods of using the same for sequencing nucleic acids
CN106185879A (zh) * 2016-06-06 2016-12-07 重庆大学 一种碳纳米管原位增韧石墨烯薄膜的制备方法
CN106086811B (zh) * 2016-06-14 2019-07-26 南昌大学 一种制备碳纳米管阵列-石墨烯混合结构的简易方法
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10665798B2 (en) 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
CN106058038B (zh) * 2016-08-10 2019-06-04 东华大学 一种电致动薄膜材料及其制备和应用
US10170702B2 (en) * 2017-01-12 2019-01-01 International Business Machines Corporation Intermetallic contact for carbon nanotube FETs
US11514303B2 (en) * 2018-01-24 2022-11-29 The Regents Of The University Of California Synaptic resistors for concurrent parallel signal processing, memory and learning with high speed and energy efficiency
CN110092349B (zh) * 2018-01-27 2022-08-16 清华大学 悬空二维纳米材料的制备方法
CN110092351B (zh) * 2018-01-27 2022-08-16 清华大学 利用碳纳米管膜转移二维纳米材料的方法
CN110092350A (zh) * 2018-01-27 2019-08-06 清华大学 利用碳纳米管复合膜转移二维纳米材料的方法
CN112538611B (zh) * 2020-12-02 2022-07-22 北海惠科光电技术有限公司 石墨烯碳纳米管复合膜及其制备方法以及薄膜晶体管阵列
CN113213454B (zh) * 2021-04-21 2022-06-24 温州大学 以石墨烯为催化剂制备单壁碳纳米管的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011102747T5 (de) * 2010-08-19 2013-07-11 International Business Machines Corporation Dotierte Graphendünnschichten mit verringertem Flächenwiderstand

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5690807A (en) * 1995-08-03 1997-11-25 Massachusetts Institute Of Technology Method for producing semiconductor particles
CN1543399B (zh) 2001-03-26 2011-02-23 艾考斯公司 含碳纳米管的涂层
WO2002095097A1 (en) 2001-05-21 2002-11-28 Trustees Of Boston College, The Varied morphology carbon nanotubes and methods for their manufacture
US8541060B2 (en) * 2006-10-19 2013-09-24 Northwestern University Surface-independent, surface-modifying, multifunctional coatings and application thereof
US20080102036A1 (en) 2003-06-04 2008-05-01 Poss Kirtland G Biocompatible Fluorescent Silicon Nanoparticles
CN101840997A (zh) 2003-09-12 2010-09-22 索尼株式会社 用于制造场效应半导体器件的方法
US7998884B2 (en) * 2004-03-15 2011-08-16 Sharp Laboratories Of America, Inc. Method of forming a light emitting device with a nanocrystalline silicon embedded insulator film
US20060057290A1 (en) * 2004-05-07 2006-03-16 Glatkowski Paul J Patterning carbon nanotube coatings by selective chemical modification
KR101458846B1 (ko) * 2004-11-09 2014-11-07 더 보드 오브 리전츠 오브 더 유니버시티 오브 텍사스 시스템 나노섬유 리본과 시트 및 트위스팅 및 논-트위스팅 나노섬유 방적사의 제조 및 애플리케이션
US7504132B2 (en) * 2005-01-27 2009-03-17 International Business Machines Corporation Selective placement of carbon nanotubes on oxide surfaces
US7754183B2 (en) * 2005-05-20 2010-07-13 Clemson University Research Foundation Process for preparing carbon nanostructures with tailored properties and products utilizing same
US7449133B2 (en) 2006-06-13 2008-11-11 Unidym, Inc. Graphene film as transparent and electrically conducting material
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US20080078441A1 (en) * 2006-09-28 2008-04-03 Dmitry Poplavskyy Semiconductor devices and methods from group iv nanoparticle materials
US20090174435A1 (en) 2007-10-01 2009-07-09 University Of Virginia Monolithically-Integrated Graphene-Nano-Ribbon (GNR) Devices, Interconnects and Circuits
KR101435999B1 (ko) * 2007-12-07 2014-08-29 삼성전자주식회사 도펀트로 도핑된 산화그라펜의 환원물, 이를 포함하는 박막및 투명전극
US9564629B2 (en) 2008-01-02 2017-02-07 Nanotek Instruments, Inc. Hybrid nano-filament anode compositions for lithium ion batteries
WO2009094277A2 (en) 2008-01-14 2009-07-30 The Regents Of The University Of California High-throughput solution processing of large scale graphene and device applications
AU2009260690B2 (en) 2008-03-14 2015-02-05 Nano-C, Inc. Carbon nanotube-transparent conductive inorganic nanoparticles hybrid thin films for transparent conductive applications
US8182917B2 (en) * 2008-03-20 2012-05-22 The United States Of America, As Represented By The Secretary Of The Navy Reduced graphene oxide film
WO2009139331A1 (ja) 2008-05-16 2009-11-19 住友電気工業株式会社 炭素線および炭素膜からなるナノ構造体およびそれらの製造方法
KR101462401B1 (ko) * 2008-06-12 2014-11-17 삼성전자주식회사 그라펜 시트로부터 탄소화 촉매를 제거하는 방법, 탄소화촉매가 제거된 그라펜 시트를 소자에 전사하는 방법, 이에따른 그라펜 시트 및 소자
US8698226B2 (en) 2008-07-31 2014-04-15 University Of Connecticut Semiconductor devices, methods of manufacture thereof and articles comprising the same
FR2940458B1 (fr) * 2008-12-24 2011-03-04 Commissariat Energie Atomique Dispositif et procede pour la caracterisation de composants electriques ou electroniques.
CN101964291B (zh) * 2009-07-24 2012-03-28 清华大学 透射电镜微栅及其制备方法
KR101119916B1 (ko) 2009-08-24 2012-03-13 삼성전자주식회사 그래핀 전극과 유기물/무기물 복합소재를 사용한 전자 소자 및 그 제조 방법
KR101400686B1 (ko) 2009-09-24 2014-05-29 한국과학기술원 그래핀 기판 상에 나노물질이 적층되어 있는 3차원 나노구조체 및 그 제조방법
US20120021224A1 (en) 2010-07-23 2012-01-26 Clean Energy Labs, Llc Graphene/graphene oxide platelet composite membranes and methods and devices thereof
US8546246B2 (en) 2011-01-13 2013-10-01 International Business Machines Corporation Radiation hardened transistors based on graphene and carbon nanotubes
EP2780124B1 (de) 2011-11-18 2023-05-17 William Marsh Rice University Graphen-kohlenstoff-nanoröhren-hybridmaterialien und ihre verwendung als elektroden

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011102747T5 (de) * 2010-08-19 2013-07-11 International Business Machines Corporation Dotierte Graphendünnschichten mit verringertem Flächenwiderstand

Also Published As

Publication number Publication date
US9954175B2 (en) 2018-04-24
GB2496956B (en) 2013-12-11
US20150349264A1 (en) 2015-12-03
GB2496956A (en) 2013-05-29
US9177688B2 (en) 2015-11-03
US10566537B2 (en) 2020-02-18
US20150348667A1 (en) 2015-12-03
US20130130037A1 (en) 2013-05-23
US20150340617A1 (en) 2015-11-26
GB201219636D0 (en) 2012-12-12
US9887361B2 (en) 2018-02-06
DE102012220314A1 (de) 2013-05-23

Similar Documents

Publication Publication Date Title
DE102012220314B4 (de) Verfahren zur Herstellung einer transparenten Kohlenstoff-Nanoröhren-Graphen-Hybriddünnschicht, Nanoröhren-Graphen-Hybriddünnschicht und Feldeffekttransistor mit dieser
DE102012220731B4 (de) Verfahren zum Verringern des Kontaktwiderstands für Feldeffekttransistoreinheiten und Vorrichtung
DE112009000736B4 (de) Organische dünnfilm-transistoren und verfahren zu deren herstellung
DE112012004791B4 (de) Bilden von mit einem Muster versehenen Graphen-Schichten
DE102010046661A1 (de) Elektronische Vorrichtung
US20130048949A1 (en) Carbonaceous Nanomaterial-Based Thin-Film Transistors
WO2013081853A2 (en) Doping carbon nanotubes and graphene for improving electronic mobility
DE10240105B4 (de) Herstellung organischer elektronischer Schaltkreise durch Kontaktdrucktechniken
EP1636826A2 (de) Verbindung zur bildung einer selbstorganisierenden monolage, schichtstruktur, halbleiterbauelement mit einer schichtstruktur und verfahren zur herstellung einer schichtstruktur
WO2004004025A2 (de) Verfahren zur kostengünstigen strukturierung von leitfähigen polymeren mittels definition von hydrophilen und hydrophoben bereichen
DE102004060738B4 (de) Verfahren zum strukturierten Aufbringen von Molekülen auf eine Leiterbahn
DE112010000849T5 (de) Verfahren zum Bilden von Source- und Drain-Elektoden organischer Dünnfilmtransistoren durch stromloses Plattieren
DE10153562A1 (de) Verfahren zur Verringerung des elektrischen Kontaktwiderstandes in organischen Feldeffekt-Transistoren durch Einbetten von Nanopartikeln zur Erzeugung von Feldüberhöhungen an der Grenzfläche zwischen dem Kontaktmaterial und dem organischen Halbleitermaterial
Zang et al. Metallo‐Hydrogel‐Assisted Synthesis and Direct Writing of Transition Metal Dichalcogenides
DE112011104034T5 (de) Haftschicht für lösungsbehandelte Übergangsmetalloxide auf Inertmetallkontakten
EP1704606B1 (de) Verfahren zur Herstellung eines organischen Transistors mit selbstjustierender Gate-Elektrode
DE102006027884B4 (de) Organischer Dünnfilmtransistor mit einer homogen-kristallinen organischen Halbleiterschicht
DE102014215492A1 (de) Sensor zum Erfassen zumindest einer chemischen Spezies und Verfahren zu dessen Herstellung
Hudson et al. i, United States Patent (10) Patent No.: US 9.177. 688 B2
DE102005005589A1 (de) Hybrider, organischer Feldeffekttransistor mit oberflächenmodifiziertem Kupfer als Source- und Drain-Elektrode
CN109427974B (zh) 一种薄膜晶体管及其制作方法、电子器件
CN107709609A (zh) 布线图案的制造方法、导电膜的制造方法以及晶体管的制造方法
Ko et al. Functionalized MXene ink enables environmentally stable printed electronics
DE102016208598B4 (de) Platinkomplex, dessen Lösung und Verwendung
KR20200083246A (ko) 잉크젯 에칭 방법 및 상기 방법에 의해 제조되는 전극

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150224

R081 Change of applicant/patentee

Owner name: EGYPT NANOTECHNOLOGY CENTER (EGNC), EG

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: INTERNATIONAL BUSINESS MACHINES CORPORATION, A, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE