DE102012219839B4

DE102012219839B4 - Flexibler, Anstiegsraten-gesteuerter Ausgabepuffer mit geringer Leistungsaufnahme

Info

Publication number: DE102012219839B4
Application number: DE102012219839.3A
Authority: DE
Inventors: Timothy T. Rueger
Original assignee: Silicon Laboratories Inc
Current assignee: Silicon Laboratories Inc
Priority date: 2011-11-04
Filing date: 2012-10-30
Publication date: 2020-06-04
Anticipated expiration: 2032-10-31
Also published as: US8643419B2; US20130113524A1; DE102012219839A1; CN103152029B; CN103152029A

Abstract

Ausgabepuffer, welcher beinhaltet:Einen Pullup-Treiber mit einem Treiber-Steuerungseingang, und einem Ausgang zum Bereitstellen eines Pullup-Treibersignals, um eine Hochspannung auf einem Ausgabenanschluss in einer Gegentakt (push-pull)-Betriebsart in Reaktion auf den Empfang eines ersten Treiber-Steuerungssignals auf besagtem Treiber-Steuerungseingang, und in einer Strom-limitierten Betriebsart als Reaktion auf den Empfang eines zweiten Treiber-Steuerungssignals auf besagtem Treiber-Steuerungseingang bereitzustellen, wobei nach einer Schwenkperiode besagter Pullup-Treiber besagtes Pullup-Treibersignal mit einer ersten vorbestimmten Spannung in besagter Gegentakt (push-pull)-Betriebsart und mit einer Spannung bestimmt von einer ersten Stromquelle in besagter Strom-limitierten Betriebsart bereitstellt;Einen Pulldown-Treiber mit einem Treiber-Steuerungseingang, und einem Ausgang zum Bereitstellen eines Pulldown-Treibersignals, um eine Niedrigspannung auf besagtem Ausgabenanschluss in besagter Gegentakt (push-pull)-Betriebsart in Reaktion auf den Empfang eines dritten Treiber-Steuerungssignals auf besagtem Treiber-Steuerungseingang, und in besagter Strom-limitierter Betriebsart als Reaktion auf den Empfang eines vierten Treiber-Steuerungssignals auf besagtem Treiber-Steuerungseingang bereitzustellen, wobei nach einer Schwenkperiode besagter Pulldown-Treiber besagtes Pulldown-Treibersignal mit einer zweiten vorbestimmten Spannung in besagter Gegentakt (push-pull)-Betriebsart und mit einer Spannung bestimmt von einer zweiten Stromquelle in besagter Strom-limitierten Betriebsart bereitstellt; undEine Endstufe zum Bereitstellen einer Spannung auf einem Ausgabeanschluss als Reaktion auf besagte Pullup- und Pulldown-Treibersignale.

Description

Erfindungsbereich
Die vorliegende Offenbarung bezieht sich im Allgemeinen auf Ausgabepuffer und im Speziellen auf Ausgabepuffer mit einer Anstiegsratensteuerung.
Hintergrund
Integrierte Schaltkreise nutzen Ausgabepuffer, um relativ schwache interne Signale in stärkere Signale zu transformieren, welche für eine externe Nutzung geeignet sind, beispielsweise zur Übermittlung an andere integrierte Schaltkreise auf einer Platine. Jedoch variieren der Aufbau (Layout) und der Abschluss von Signalleitungen auf Platinen sehr stark von Anwendung zu Anwendung. Beispielsweise benötigen integrierte Schaltkreise auf Platinen mit kurzen, schwach belasteten Signalleitungen nicht so starke Ausgabepuffer wie Platinen mit längeren, stärker belasteten Signalleitungen. Wenn die Ausgabepuffer zu stark sind, könnten sie die leicht belasteten Ausgabesignalleitungen übersteuern und einen Signalfehler verursachen aufgrund von Unterdämpfung oder Überschwingern auf den Signalleitungen. Wenn die Ausgabepuffer zu schwach sind, sind sie möglicherweise nicht in der Lage, stark belastete Ausgabesignalleitungen in ausreichender Zeit anzusteuern und könnten ebenfalls Signalfehler verursachen.
Die WO 01/ 18 967 A1 betrifft einen Ausgabepuffer für einen integrierten Schaltkreis (IC). Der Ausgabepuffer ist funktionsfähig, um einen Hoch- und/oder einen Niederspannungsbus zu bedienen.
Die US 2003 / 0 189 446 A1 betrifft einen Ausgabetreiberschaltkreis zur unabhängigen Kontrolle von Up- und Down-Slew-Rate und zur unabhängigen Kontrolle von und Up- und Down-Slew-Ratestärke.
Die US 5 917 348 A betrifft einen bidirektionalen CMOS Puffer für Mischspannungsanwendungen.
Die US 2007 / 0 070 780 A1 betrifft ein Ausgabetreibergerät für ein Halbleiterspeichergerät. Das Ausgabetreibergerät funktionsfähig ist, um einen Rand einer gültigen Datenperiode durch Verbesserung einer Anstiegsrate zu sichern.
Die US 2006 / 0 220 707 A1 betrifft einen Ausgangstreiber eines Halbleiterbauelements, der aufweist: eine erste Treibereinheit zum Übertragen von Ausgabedaten und eine zweite Antriebseinheit zum Steuern der Ausgabedaten auf der Grundlage von einer Temperaturbedingung und/oder einer Prozesscharakteristik, um die Ausgabendaten zu stabilisieren.
Zusammenfassung
In einer beispielhaften Ausführungsform beinhaltet ein Ausgabepuffer einen Pullup-Treiber, einen Pulldown-Treiber und eine Endstufe. Der Pullup-Treiber hat einen Treiber-Steuerungseingang und einen Ausgang, um ein Pullup-Treibersignal in einer Gegentakt (push-pull)-Betriebsart, als Reaktion auf den Empfang eines ersten Treiber-Steuerungssignals auf dem Treiber-Steuerungseingang und in einer Strom-limitierten Betriebsart in Reaktion auf den Empfang eines zweiten Treiber-Steuerungssignals auf dem Treiber-Steuerungseingang bereitzustellen. Der Pulldown-Treiber hat einen Treiber-Steuerungseingang und einen Ausgang um ein Pulldown-Treibersignal in der Gegentakt (push-pull)-Betriebsart als Reaktion auf den Empfang eines dritten Treiber-Steuerungssignals auf dem Treiber-Steuerungseingang und in der Strom-limitierten Betriebsart als Reaktion auf den Empfang eines vierten Treiber-Steuerungssignals auf dem Treiber-Steuerungseingang bereitzustellen. Die Endstufe stellt eine Spannung auf einem Ausgabeanschluss bereit als Reaktion auf die Pullup- und Pulldown-Treibersignale.
Nach einer Ausführungsform der Erfindung beinhaltet der besagte erste umschaltbare Widerstand einen variablen Widerstand mit einem ersten Anschluss, welcher an den besagten Steuerungsanschluss des besagten ersten Transistors gekoppelt ist, einem zweiten Anschluss und einem Steuerungsanschluss zum Empfangen des besagten ersten Anstiegsraten-Steuerungssignals; und einen Schalter mit einem ersten Anschluss, welcher mit besagtem zweiten Anschluss des besagten variablen Widerstands gekoppelt ist, und einen zweiten Anschluss, welcher mit besagtem Ausgabeanschluss des besagten Stromspiegel-Eingabezweigs gekoppelt ist und einen Steuerungsanschluss zum Empfangen des besagten zweiten Treiber-Steuerungssignals.
Nach einer Ausführungsform der Erfindung beinhaltet der besagte zweite umschaltbare Widerstand einen variablen Widerstand mit einem ersten Anschluss, welcher an den besagten Steuerungsanschluss des besagten ersten Transistors gekoppelt ist, einem zweiten Anschluss und einen Steuerungsanschluss zum Empfangen des besagten ersten Anstiegsraten-Steuerungssignals; und einen Schalter mit einem ersten Anschluss, welcher mit besagtem zweiten Anschluss des besagten variablen Widerstands gekoppelt ist, und einen zweiten Anschluss, welcher mit besagtem dritten Spannungsanschluss des Netzteils gekoppelt ist und einen Steuerungsanschluss zum Empfangen des besagten ersten Treiber-Steuerungssignals.
Nach einer Ausführungsform der Erfindung beinhaltet besagter Pulldown-Treiber einen zweiten Stromspiegel-Eingabezweig mit einem Ausgabeanschluss; und einen dritten umschaltbaren Widerstand, welcher selektiv gekoppelt ist mit dem Spannungsanschluss eines vierten Netzteils, mit besagtem Steuerungsanschluss des besagten zweiten Transistors und in Reaktion auf besagtes drittes Steuersignal und einem Steuerungsanschluss zum Empfang des besagten zweiten Anstiegsraten-Steuerungssignals; einen vierten umschaltbaren Widerstand, welcher selektiv gekoppelt ist mit besagtem Ausgabeanschluss des besagten zweiten Stromspiegel-Eingabezweigs und besagtem Steuerungsanschluss des besagten zweiten Transistors in Reaktion auf besagtes viertes Treiber-Steuerungssignal und einem Steuerungsanschluss zum Empfang des besagten zweiten Anstiegsraten-Steuerungssignals; und einen zweiten Kondensator mit einem ersten Anschluss, welcher an besagten ersten Stromanschluss des besagten zweiten Transistors gekoppelt ist und einem zweiten Anschluss, welcher an besagten zweiten Steuerungsanschluss des besagten zweiten Transistors gekoppelt ist.
Nach einer Ausführungsform der Erfindung beinhaltet der besagte dritte umschaltbare Widerstand einen variablen Widerstand mit einem ersten Anschluss, welcher mit dem besagten Steuerungsanschluss des besagten zweiten Transistors gekoppelt ist, einem zweiten Anschluss zum Empfang des besagten zweiten Anstiegsraten-Steuerungssignals; und einem Schalter mit einem ersten Anschluss, welcher mit dem besagten zweiten Anschluss des besagten variablen Widerstands gekoppelt ist; einem zweiten Anschluss, welcher mit dem Spannungsanschluss des besagten vierten Netzteils gekoppelt ist, und einem Steuerungsanschluss zum Empfang des besagten dritten Treiber-Steuerungsignals.
Nach einer Ausführungsform der Erfindung beinhaltet der besagte vierte umschaltbare Widerstand einen variablen Widerstand mit einem ersten Anschluss, einem zweiten Anschluss, welcher mit dem besagten Steuerungsanschluss des besagten zweiten Transistors gekoppelt ist, und einem Steuerungsanschluss zum Empfang des besagten zweiten Anstiegsraten-Steuerungssignals; und einen Schalter mit einem ersten Anschluss, welcher mit einem Ausgabeanschluss des besagten zweiten Stromspiegel-Eingabezweigs gekoppelt ist; einem zweiten Anschluss, welcher mit besagtem ersten Anschluss des besagten variablen Widerstands gekoppelt ist; und einem Steuerungsanschluss zum Empfang des besagten vierten Treiber-Steuerungssignals.
Nach einer weiteren beispielhaften Ausführungsform beinhaltet ein Ausgabepuffer einen Dekodierer (Decoder), einen Pullup-Treiber, einen Pulldown-Treiber und eine Endstufe. Der Dekodierer hat einen ersten Eingang zum Empfangen eines Datensignals, einen zweiten Eingang zum Empfangen eines Betriebsart-Signals, einen ersten Ausgang zum Bereitstellen erster und zweiter Treiber-Steuerungssignale und einen zweiten Ausgang zum Bereitstellen von dritten und vierten Treiber-Steuerungssignalen. Der Dekodierer stellt Ausgewählte der ersten und dritten Treiber-Steuerungssignale bereit, als Reaktion auf zugehörige erste und zweite Zustände des Daten-Signals, wenn das Betriebsart-Signal in einem ersten Zustand ist, und stellt Ausgewählte der zweiten und vierten Treiber-Steuerungssignale bereits als Reaktion auf zugehörige erste und zweite Zustände des Daten-Signals, wenn das Betriebsart-Signal in einem zweiten Zustand ist. Der Pullup-Treiber hat einen Eingang, welcher an den ersten Ausgang des Dekodierers gekoppelt ist, und einen Ausgang zum Bereitstellen eines Pullup-Treibersignals in einer Gegentakt (push-pull)-Betriebsart als Reaktion auf das erste Treiber-Steuerungssignal und in einer Strom-limitierten Betriebsart als Reaktion auf das zweite Treiber-Steuerungssignal. Der Pulldown-Treiber hat einen Eingang, welcher an den zweiten Ausgang des Dekodierers gekoppelt ist, und einen Ausgang zum Bereitstellen eines Pulldown-Treibersignals in der Gegentakt (push-pull)-Betriebsart als Reaktion auf das dritte Treiber-Steuerungssignal und in der Strom-limitierten Betriebsart als Reaktion auf das vierte Treiber-Steuerungssignal. Die Endstufe stellt eine Spannung an einem Ausgabe-Anschluss bereit, als Reaktion auf die Pullup- und Pulldown-Treibersignale.
Nach einer Ausführungsform der Erfindung hat besagter Pullup-Treiber einen zweiten Eingang zum Empfangen eines ersten Anstiegsraten-Steuerungssignals und besagter Pulldown-Treiber hat weiter einen zweiten Eingang zum Empfangen eines zweiten Anstiegsraten-Steuerungssignals.
Nach einer Ausführungsform der Erfindung ändert besagter Pullup-Treiber eine Spannung auf dem besagten Ausgabe-Anschluss mit im Wesentlichen derselben Anstiegsrate, in Übereinstimmung mit dem besagten ersten Anstiegsraten-Steuerungssignal, ungeachtet des Zustands des Betriebsart-Signals, und besagter Pulldown-Treiber ändert eine Spannung auf dem besagten Ausgabe-Anschluss mit im Wesentlichen derselben Anstiegsrate, in Übereinstimmung mit dem besagten zweiten Anstiegsraten-Steuerungssignal ungeachtet des Zustands des Betriebsart-Signals.
Nach einer weiteren beispielhaften Ausführungsform beinhaltet ein Verfahren zu Bereitstellung eines Ausgabesignals auf einem Ausgabe-Anschluss das Aktivieren eines Pullup-Treibersignals um einen Pullup-Transistor zu veranlassen das Ausgabesignals mit einer ersten Anstiegsrate anzusteuern, angezeigt durch ein Anstiegsraten-Steuerungssignal in einer Gegentakt (push-pull)-Betriebsart, als Reaktion auf ein erstes Treiber-Steuerungssignal; das Aktivieren des Pullup-Treibersignals um den Pullup-Transistor zu veranlassen das Ausgabesignals mit im Wesentlichen der ersten Anstiegsrate in einer Strom-limitierten Betriebsart anzusteuern, als Reaktion auf ein zweites Treiber-Steuerungssignal; das Aktivieren eines Pulldown-Treibersignals um den Pulldown-Transistor zu veranlassen ein Ausgangssignal mit einer zweiten Anstiegsrate anzusteuern, angezeigt durch ein zweites Anstiegsraten Steuerungssignal in der Gegentakt (push-pull)-Betriebsart, als Reaktion auf ein drittes Treiber-Steuerungssignal; das Aktivieren des Pulldown-Treibersignals um den Pulldown-Transistor zu veranlassen das Ausgabesignal mit im Wesentlichen der zweiten Anstiegsrate in einer Strom-limitierten Betriebsart anzusteuern, als Reaktion auf ein viertes Treiber-Steuerungssignal; und das Ansteuern des Ausgangs-Signals auf dem Ausgangsanschluss unter Benutzung wahlweise des Pullup- und Pulldown-Transistors als Reaktion auf die Pullup- und Pulldown-Treibersignale.
Nach einer Ausführungsform der Erfindung beinhaltet besagtes Aktivieren des besagten Pullup-Treibersignals in besagter Gegentakt (push-pull)-Betriebsart weiter das Koppeln eines ersten Anschlusses eines Kondensators an den Ausgangs-Anschluss; das Umschalten eines variablen Widerstands zwischen dem zweiten Anschluss des besagten Kondensators und dem Spannungsanschluss eines Netzteils; und das Setzen eines Widerstands des besagten variablen Widerstands in Reaktion auf besagtes erstes Anstiegsraten-Steuerungssignal.
Nach einer Ausführungsform der Erfindung beinhaltet das besagte Aktivieren des besagten Pullup-Treibersignals in besagter Strom-limitierter Betriebsart weiter das Koppeln eines ersten Anschlusses eines Kondensators an den Ausgabe-Anschluss; das Umschalten eines variablen Widerstands zwischen dem Ausgang eines Stromspiegel-Eingabezweigs und einem zweiten Anschluss des besagten Kondensators; und das Setzen eines Widerstands des besagten variablen Widerstands in Reaktion auf besagtes erstes Anstiegsraten-Steuerungssignal.
Nach einer Ausführungsform der Erfindung beinhaltet besagtes Aktivieren des besagten Pulldown-Treibersignals in besagter Gegentakt (push-pull)-Betriebsart weiter das Koppeln eines ersten Anschlusses eines Kondensators an den Ausgangsanschluss; das Umschalten eines variablen Widerstands zwischen einem zweiten Anschluss des besagten Kondensators und dem Spannungsanschluss eines Netzteils; und das Setzen eines Widerstands des besagten umschaltbaren Widerstands in Reaktion auf besagtes zweites Anstiegsraten-Steuerungssignal.
Nach einer Ausführungsform der Erfindung beinhaltet besagtes Aktivieren des besagten Pulldown-Treibersignals in besagter Strom-limitierter Betriebsart weiter das Koppeln eines ersten Anschlusses eines Kondensators an den Ausgabe-Anschluss; das Umschalten eines variablen Widerstands zwischen einem Ausgang eines Stromspiegel-Eingabezweigs und einem zweiten Anschluss des besagten Kondensators; und das Setzen eines Widerstands des besagten variablen Widerstands als Reaktion auf besagtes zweites Anstiegsraten-Steuerungssignal.
Figurenliste
Die vorliegende Offenbarung wird möglicherweise besser verstanden und ihre zahlreichen Eigenschaften und Vorteile werden dem Fachmann offenbart durch Bezugnahme auf die beigefügten Zeichnungen, in welchen:

1 in schematischer Form einen konventionellen Ausgabepuffer darstellt;
2 in Form eines Block-Diagramms einen Ausgabepuffer nach einer beispielhaften Ausführungsform darstellt;
3 in schematischer Form einen Ausschnitt eines Ausgangs darstellt, welcher eine beispielhafte Ausführungsform des Ausgabepuffers aus 2 ausbildet;
4 in schematischer Form einen Ausschnitt eines Ausgabepuffers zur Benutzung mit dem Ausgabepuffer aus 2 darstellt;
5 in schematischer Form einen Ausschnitt eines Ausgabepuffers nach einer weiteren Ausführungsform des Ausgabepuffers aus 2 darstellt;
6 einen Graph darstellt, um die Erzeugung einer ersten der Spannungen, welche in der Ausführungsform aus 4 genutzt werden, zu illustrieren;
7 einen Graph darstellt, um die Erzeugung einer zweiten der Spannungen, welche in der Ausführungsform aus 5 genutzt werden, zu illustrieren;
8 einen Graph darstellt, um die Erzeugung einer ersten der Spannungen, welche in der Ausführungsform aus 3 genutzt werden, zu illustrieren;
9 einen Graph darstellt, um die Erzeugung einer zweiten der Spannungen, welche in der Ausführungsform aus 5 genutzt werden, zu illustrieren; und
10 in Form eines Block-Diagramms eine beispielhafte Ausführungsform einer Microcontroller-Einheit (MCU) darstellt, welche mit einem Ausgabepuffer gemäß der beispielhaften Ausführungsformen genutzt werden kann.

In der nachfolgenden Beschreibung deutet die Nutzung gleicher Bezugszeichen in verschiedenen Zeichnungen ähnliche oder identische Objekte an. Soweit es nicht anders vermerkt ist, beinhaltet das Wort „gekoppelt“, wie auch die zugehörigen Formen des Verbs, sowohl eine direkte Verbindung, als auch eine indirekte, elektrische Verbindung durch im Stand der Technik bekannte Mittel, und, soweit nicht anders vermerkt, impliziert jede Beschreibung einer direkten Verbindung auch alternative Ausführungsformen, welche geeignete Arten von indirekten, elektrischen Verbindungen nutzen.
Detaillierte Beschreibung
1 zeigt in schematischer Form einen konventionellen Ausgabepuffer 100. Der Ausgabepuffer 100 ist verbunden mit einem Bondpad (Bonding Pad) 160 und beinhaltet einen Stromspiegel-Eingabezweig 110, einen Schalter 115, einen variablen Widerstand 120, einen p-Kanal-MOS-Transistor 130, einen n-Kanal-MOS-Transistor 140 und einen Kondensator 150. Der Stromspiegel-Eingabezweig 110 beinhaltet einen p-Kanal-Transistor 112 und eine variable Stromversorgung 114. Der Transistor 112 hat eine Source, verbunden mit dem Spannungsanschluss eines Netzteils bezeichnet mit „V_DD “, ein Gate und einem Drain, verbunden mit dem Gate des Transistors, wodurch ein Ausgabeanschluss des Stromspiegel-Eingabezweigs 110 hergestellt wird. V_DD ist ein positiverer Spannungsanschluss des Netzteils mit einem nominellen Wert von beispielsweise 3,0 V. Die Stromquelle 114 hat einen ersten Anschluss, welcher mit dem Drain des Transistors 112 verbunden ist, einen zweiten Anschluss, welcher mit dem Spannungsanschluss eines Netzteils mit der Bezeichnung „V_SS “ verbunden ist und einen Steuerungsanschluss. V_SS ist ein negativerer Spannungsanschluss eines Netzteils, wie beispielsweise eine Erdung, mit einem nominellen Wert von beispielsweise 0,0 V. Der Schalter 115 hat einen ersten Anschluss, welcher mit dem Ausgabeanschluss des Stromspiegel-Eingabezweigs 110 verbunden ist, einen zweiten Anschluss und einen Steuerungsanschluss zum Empfang eines Datensignals mit Bezugszeichen „D“. Der variable Widerstand 120 hat einen ersten Anschluss, welcher verbunden ist mit dem zweiten Anschluss des Schalters 115, einen zweiten Anschluss und einen Steuerungsanschluss. Der Transistor 130 hat eine Source, verbunden mit V_DD , ein Gate, verbunden mit dem zweiten Anschluss des variablen Widerstands 120 und ein Drain, verbunden mit dem Bondpad 160. Der Transistor 140 hat einen Drain, verbunden mit dem Drain des Transistors 130 und mit dem Bondpad 160, ein Gate und eine Source verbunden mit V_SS . Der Kondensator 150 hat einen ersten Anschluss, verbunden mit dem zweiten Anschluss des variablen Widerstands 120, und einen zweiten Anschluss, verbunden mit dem Drain des Transistors 130.
Im Betrieb kontrolliert der Ausgabepuffer 100 den Transistor 130, sodass dieser eine Anstiegsratensteuerung für niedrig-zu-hoch (Low-to-High)-Übergänge auf dem Bondpad 160 bereitstellt. Während eines niedrig-zu-hoch-Übergangs entlädt sich das Gate von Transistor 130 zunächst bis zu einem Spannungsgrenzwert (V_TP ) unterhalb von V_DD , um den Transistor 130 leitend zu machen. Diese Entladung kann allmählich geschehen, nachdem das Signal D den Schalter 115 schließt, jedoch kann aufgrund der großen Kapazität des Gates des Transistors 130 ein Vorladungsschaltkreis (nicht dargestellt in 1) genutzt werden, um diese Spannungsreduktion schnell durchzuführen. Sobald der Transistor 130 leitend ist, geht der Ausgabepuffer 100 in eine Periode mit großem Amplitudenverhältnis (High-Gain-period) oder Schwenkperiode über, in der die Gate-zu-Source-Spannung des Transistors 130 (V_GS130 ) im Wesentlichen unabhängig von ihrer eigenen Drain-zu-Source-Spannung bei V_TP verbleibt. Während des Schwenkzeitraums ist die Anstiegsrate auf dem Bondpad 160 festgesetzt bei I_SR/C, wobei I_SR die Stromstärke durch den Widerstand 120 ist und sich ergibt aus (V_GS112-V_TP)/R₁₂₀ und wobei V_GS112 die Gate-zu-Source-Spannung von Transistor 112 und R₁₂₀ der Widerstand des Widerstands 120 ist. Sobald das Bondpad 160 vollständig zur Spannung V_DD übergegangen ist, geht der Ausgabepuffer 100 in eine Periode mit niedrigem Amplitudenverhältnis (Low-Gain-period) über, während derer sich V_GS130 im Wesentlichen zu V_GS112 entlädt.
Der Ausgabepuffer 100 beinhaltet auch entsprechende spiegelbildliche Schaltkreise, welche mit dem Gate des n-Kanal-Transistors 140 verbunden und in 1 nicht dargestellt sind. Diese spiegelbildlichen Schaltkreise gehen in Betrieb in Reaktion auf das Komplement des Datensignals D und kontrollieren die Anstiegsrate des Ausgabepuffers 100, wenn eine niedrige Spannung auf den Bondpad 160 in eine ähnliche Art und Weise wie der zuvor beschriebenen angesteuert wird.
Der Ausgabepuffer 100 stellt eine programmierbare Anstiegsraten-Steuerung für Anwendungen bereit, welche schwere Lasten ansteuern, wie beispielsweise Klasse D-Verstärker, welche Audiolautsprecher ansteuern.
2 stellt in Form eines Blockdiagramms einen Ausgabepuffer 200 nach einer beispielhaften Ausführungsform dar. Der Ausgabepuffer 200 ist verbunden mit einem Bondpad 250, welches als Ausgabeanschluss fungiert, und beinhaltet im Allgemeinen einen Dekodierer 210, einen Pullup-Treiber 220, einen Pulldown-Treiber 230 und eine Endstufe 240. Der Dekodierer 210 hat einen ersten Eingang zum Empfangen eines Datensignals, bezeichnet mit „DATA“, einen zweiten Eingang zum Empfangen eines Aktiv-niedrig (Active-Low)-Ausgabe-Aktivierungssignals bezeichnet mit „OE“, einen dritten Eingang zum Empfangen eines Betriebsart-Steuerungssignals bezeichnet mit „MODE“, einen ersten Ausgang zum Bereitstellen eines Treiber-Steuerungssignals bezeichnet mit „D1“ und „D2“ und eines Steuerungssignals bezeichnet mit „ENP“ und einen zweiten Ausgang zum Bereitstellen von Treiber-Steuerungssignalen bezeichnet mit „D3“ und „D4“ und einem Steuerungssignal bezeichnet mit „ENN“. Der Pullup-Treiber 120 hat einen ersten Eingang zum Empfang der Treiber-Steuerungssignale D1 und D2 und des Steuerungssignals ENP, einen zweiten Eingang zum Empfang eines Steuerungssignals bezeichnet mit „S1“ und „C1“ und einen Ausgang. Der Pulldown-Treiber 230 hat einen ersten Eingang zum Empfang der Treiber-Steuerungssignale D3 und D4 und des Steuerungssignals ENN, einen zweiten Eingang zum Empfang von Steuerungssignalen bezeichnet mit „S2“ und „C2“ und einen Ausgang. Die Endstufe 240 hat einen ersten und zweiten Eingang, verbunden mit den Ausgängen des Pullup-Treibers 220 und Pulldown-Treibers 230 und einen Ausgang verbunden mit dem Bondpad 250.
Im Betrieb reagiert der Dekodierer 210 auf das DATA Signal, das OE-Signal und das MODE-Signal, sodass er die Treiber-Steuerungssignale D1-D4 in entsprechenden logischen Zuständen bereitstellt. Wenn das Signal OE inaktiv auf einem logischen Hoch ist, stellt der Dekodierer 210 alle Treiber-Steuerungssignale D1 bis D4 und die Steuerungssignale ENP und ENN in inaktiven logischen Zuständen bereit. Wenn das Signal OE aktiv ist in einem logischen Tief, stellt der Dekodierer 210 die Treiber-Steuerungssignale D1-D4 in logischen Zuständen bereit, welche bestimmt werden durch einerseits den logischen Zustand des DATA-Signals und den ausgewählten MODE. Wenn DATA hoch ist, aktiviert Dekodierer 210 entweder das Treiber-Steuerungssignal D1, während D2 bis D4 inaktiv gehalten werden, sofern MODE tief ist, oder er aktiviert das Treiber-Steuerungssignal D2, während D1, D3 und D4 inaktiv gehalten werden, sofern MODE hoch ist. Wenn DATA tief ist, aktiviert Dekodierer 210 entweder das Treiber-Steuerungssignal D3, während D1, D2 und D4 inaktiv gehalten werden, sofern MODE tief ist, oder aktiviert Treiber-Steuerungssignal D4 während D1 bis D3 inaktiv gehalten werden, sofern MODE hoch ist. Die Tabelle 1 fasst die logischen Zustände der Treiber-Steuerungssignale D1-D4 für alle möglichen Werte von DATA, OE und MODE zusammen, wobei „x“ ein „ist egal“ darstellt. Tabelle 1

OE DATA MODE D1 D2 D3 D4

1 x x 0 0 0 0

0 1 0 1 0 0 0

0 1 1 0 1 0 0

0 0 0 0 0 1 0

0 0 1 0 0 0 1
Wie später weiter ausgeführt wird, erlaubt das MODE-Signal dem Ausgabepuffer 200 in einer Gegentakt (push-pull)-Betriebsart zu arbeiten, wenn MODE = 0 oder in einer Strom-limitierten Betriebsart, wenn MODE = 1. Somit bietet Ausgabepuffer 200 eine größere Flexibilität als bekannte Ausgabepuffer. Beispielsweise ist der Ausgabepuffer 200 geeignet als Anstiegsraten-limitierter Ausgabepuffer in einem Allzweck-Eingabe/Ausgabe-Anschluss (General Purpose Input/Output (GPIO)-Port) eines Mikrocontrollers zu arbeiten, was diesen befähigt, ein breiteres Spektrum von Anwendungen zu unterstützen als bekannte Mikrocontroller.
3 zeigt in schematischer Form einen Ausschnitt eines Ausgabepuffers 300, was eine beispielhafte Ausführungsform des Ausgabepuffers 200 aus 2 darstellt. Der Ausgabepuffer 300 beinhaltet eine Implementierung des Pullup-Treibers 220 und der Endstufe 240, welche identifiziert werden durch entsprechend bezeichnete gestrichelte Kästen, zusätzlich zu Bondpad 250. Schaltkreise, welche zu dem Dekodierer 210 und dem Pulldown-Treiber 230 gehören, sind nicht dargestellt. Jedoch wird eine beispielhafte Ausführungsform dieser Schaltkreise später in 4 dargestellt.
Die Endstufe 240 beinhaltet einen p-Kanal-Transistor 310 und einen n-Kanal-Transistor 320. Transistor 310 hat eine Source verbunden mit einem Spannungsanschluss eines Netzteils, bezeichnet mit „V_IOHD “, ein Gate und ein Drain verbunden mit Bondpad 250. Transistor 320 hat einen Drain, verbunden mit dem Drain des Transistors 310 und mit Bondpad 250, ein Gate und eine Source verbunden mit V_SS .
Der Pullup-Treiber 220 beinhaltet einen Kondensator 340, einen Stromspiegel-Eingabezweig 350, einen umschaltbaren Widerstand 360, einen umschaltbaren Widerstand 370 und einen p-Kanal-Transistor 380. Der Kondensator 340 hat einen ersten Anschluss und einen zweiten Anschluss, verbunden mit dem Drain des Transistors 310. Der Stromspiegel-Eingabezweig 350 beinhaltet einen p-Kanal-Transistor 352 und eine variable Stromquelle 354. Der Transistor 352 hat eine Source, verbunden mit V_IOHD , ein Gate und einen Drain, verbunden mit dem Gate des Transistors 352. Die Stromquelle 354 hat einen ersten Anschluss, verbunden mit dem Drain des Transistors 352, einen zweiten Anschluss, verbunden mit Vss und einen Steuerungsanschluss zum Empfang eines Steuerungssignals C1.
Der umschaltbare Widerstand 360 beinhaltet einen variablen Widerstand 362 und einen Schalter 364. Der variable Widerstand 362 hat einen ersten Anschluss, einen zweiten Anschluss verbunden mit dem Gate des Transistors 310 und dem ersten Anschluss des Kondensators 340 und einen Steuerungsanschluss zum Empfangen eines Steuerungssignals S1 und hat einen zugehörigen Widerstand, bezeichnet mit „R2“. Der Schalter 364 hat einen ersten Anschluss verbunden mit dem Drain und dem Gate des Transistors 352 und einen zweiten Anschluss verbunden mit dem ersten Anschluss des Widerstands 362 und ist geschlossen in Reaktion auf eine Aktivierung des Signals D2.
Der umschaltbare Widerstand 370 beinhaltet einen variablen Widerstand 372 und einen Schalter 374. Der variable Widerstand 372 hat einen ersten Anschluss verbunden mit dem Gate des Transistors 310 und dem ersten Anschluss des Kondensators 340, einen zweiten Anschluss und einen Steuerungs-anschluss zum Empfangen eines Steuerungssignals S1 und hat einen zugehörigen Widerstand, bezeichnet mit „R1“. Der Schalter 374 hat einen ersten Anschluss, verbunden mit dem zweiten Anschluss des Widerstands 272, einen zweiten Anschluss, verbunden mit dem Spannungsanschluss eines Netzteils bezeichnet mit V_SSP und ist geschlossen in Reaktion auf eine Aktivierung des Treiber-Steuerungssignals D1.
Es ist zu beachten, dass die Schalter 364 und 374 vorzugsweise implementiert werden durch volle komplementäre Metalloxidhalbleiter (CMOS) Übertragungsgatter. Weiter werden die variablen Widerstände 362 und 372 vorzugsweise implementiert durch Bänke von Widerständen, welche gezielt durch CMOS-Übertragungsgatter umgeschaltet werden. Da CMOS-Übertragungsgatter üblicherweise wahre und komplementäre Steuerungssignale nutzen, würde Ausgabepuffer 300 zusätzliche Inverter beinhalten, welche in 3 nicht dargestellt sind, um die Komplemente der Treiber-Steuerungssignale D1 und D2 und jedes Bits des Umschaltsignals S1 zu erzeugen. Es ist zu beachten, dass nach einem Aspekt des Ausgabepuffers 300 die Widerstände in den variablen Widerständen 362 und 372 genormt sind, sodass der gleiche Code für S1 in den gleichen Anstiegsraten resultiert, wobei Unterschiede in der Größe entsprechend den unterschiedlichen angelegten Spannungen an den ersten Anschlüssen der Widerstände 362 und 372 beachtet werden.
Der Transistor 380 hat eine Source verbunden mit V_IOHD , ein Gate zum Empfang des Signals ENP und ein Drain verbunden mit dem Gate des Transistors 310.
Im Betrieb reagiert der Pullup-Treiber 220 auf die Treiber-Steuerungssignale D1 und D2, sodass er eine hohe Spannung auf dem Bondpad 250 bereitstellt, entweder in einer Gegentakt (push-pull)-Betriebsart in Reaktion auf eine Aktivierung des Treiber-Steuerungssignals D1 oder in einer Strom limitierten Betriebsart in Reaktion auf eine Aktivierung des Treiber-Steuerungssignals D2. Wenn weder das Treiber-Steuerungssignal D1 noch das Treiber-Steuerungssignal D2 aktiviert ist, deaktiviert der Dekodierer 210 das Signal ENP in einem logischen Tief, wodurch der Transistor 380 leitend wird und Transistor 310 abgeschaltet wird durch Ziehen des Gates im Wesentlichen auf V_IOHD .
Wenn das Treiber-Steuerungssignal D1 aktiv ist, schließt sich der Schalter 374 und die Anstiegsrate auf den Bondpad 250 wird zu einer Funktion von R1. Während eines niedrig-zu-hoch-Übergangs auf den Bondpad 250 entlädt sich zunächst das Gate des Transistors 310 zu einem VTP unterhalb V_IOHD , sodass Transistor 310 leitend wird. Die Entladung kann allmählich geschehen, nachdem das Datensignal D1 den Schalter 372 schließt, jedoch kann aufgrund der großen Kapazität des Transistors 310 ein Vorladungs-Schaltkreis (nicht dargestellt in 3) genutzt werden, um die Spannungsreduktion schnell durchzuführen. Sobald der Transistor 310 leitend ist, geht der Ausgabepuffer 300 in eine High-Gain- oder Schwenkperiode über, in der die Gate-zu-Source-Spannung des Transistors 310 (V_GS310 ) im Wesentlichen bei V_TP verbleibt, unabhängig von seiner Drain zu Source-Spannung. Während der Schwenkperiode ist die Anstiegsrate auf dem Bondpad 250 festgesetzt bei I_SR/C, wobei I_SR der Strom durch Widerstand 372 ist und sich ergibt nach ((V_IOHD-V_TP)-V_SSP)/R1. Wenn das Bondpad 250 im Wesentlichen vollständig zu V_IOHD übergegangen ist, geht der Ausgabepuffer 300 in eine Low-Gain-Periode über, während derer sich V_GS310 vollständig zu V_SSP entlädt. V_IOHD ist ein positiver Spannungsanschluss des Netzteils mit einer nominellen Spannung von beispielsweise 3,0 Volt, welche möglicherweise höher ist als die interne V_DD , welche für die interne digitale Logik verwendet wird. V_SSP kann gleich sein mit der negativen Netzteilspannung V_SS mit einem nominellen Wert von 0,0 Volt oder kann alternativ dynamisch zu einer Spannung oberhalb von V_SS für bestimmte Bereiche von V_IOHD festgesetzt werden, um zu vermeiden, dass Transistor 310 mit einem V_GS vorgespannt wird, welches so hoch ist, dass es dazu führen könnte, dass das Gate-Oxid reißt oder andere Zuverlässigkeitsprobleme auftreten. Das Setzen von V_SSP in dieser Art und Weise wird ausführlicher mit Bezug auf 8 im Weiteren beschrieben.
Wenn das Treiber-Steuerungssignal D2 aktiv ist, schließt sich Schalter 364 und die Anstiegsrate auf Bondpad 250 wird zu einer Funktion von R2. Während des niedrig-zu-hoch-Übergangs auf Bondpad 250 entlädt sich zunächst das Gate des Transistors 310 zu einem Spannungsgrenzwert (V_TP ) unterhalb von V_IOHD um den Transistor 310 leitend zu machen (entweder allmählich oder mit Unterstützung eines Vorlade-Schaltkreises, wie zuvor beschrieben). Sobald Transistor 310 leitend ist, geht der Ausgabepuffer 300 in eine Schwenkperiode über, in der seine Gate-zu-Source-Spannung (V_GS310 ) bei V_TP verbleibt, im Wesentlichen unabhängig von seiner Drain-zu-Source-Spannung. Während der Schwenkperiode ist die Anstiegsrate auf Bondpad 250 festgesetzt bei I_SR/C, wobei I_SR die Stromstärke durch Widerstand 362 ist und sich ergibt nach (V_GS352-V_TP)/R2 und wobei V_GS352 die Gate-zu-Source-Spannung des Transistors 352 ist. Sobald das Bondpad 250 im Wesentlichen vollständig zu V_IOHD übergegangen ist, geht der Ausgabepuffer in eine Low-Gain-Periode über, während derer sich V_GS310 im Wesentlichen zu V_GS352 entlädt.
Es ist zu beachten, dass die ersten Anschlüsse der Widerstände 372 und 362 vorgespannt sind, mit unterschiedlichen Spannungen: V_SSP für Widerstand 352 und das V_GS des Transistors 352 für Widerstand 362. Daher wären für gleiche Werte von R1 und R2 die Anstiegsraten unterschiedlich, da der Strom durch die Widerstände auch unterschiedlich wäre. Jedoch kann durch eine Auftrennung der Widerstände der Wert von R1 gegen den Wert von R2 skaliert werden, um die unterschiedlichen Vorspannungsbedingungen zu berücksichtigen, sodass das Steuerungssignal S1 die gleiche Anstiegsrate auswählt, unabhängig von dem ausgewählten MODE. Diese Eigenschaft ermöglicht eine einfachere Programmierung durch den Nutzer und die Anstiegsrate kann bequem ausgewählt werden durch die Programmierung von bestimmten Bits, beispielsweise in einem Konfigurationsregister.
Die 4 zeigt in schematischer Form einen Ausschnitt des Ausgabepuffers 400 zur Benutzung mit dem Ausgabepuffer 300 der 3. Der Ausgabepuffer 400 beinhaltet eine Implementierung eines Pulldown-Treibers 230 und eine Endstufe 240, welche durch entsprechend bezeichnete gestrichelte Kästen identifiziert werden, zusätzlich zu Bondpad 250. Die Endstufe 240 ist so konstruiert, wie mit Bezug auf 3 bezeichnet.
Der Pulldown-Treiber 230 beinhaltet einen Stromspiegel-Eingabezweig 410, einen umschaltbaren Widerstand 420, einen umschaltbaren Widerstand 430, einen Kondensator 440 und einen n-Kanal-Transistor 450. Der Stromspiegel-Eingabezweig 410 beinhaltet eine Stromquelle 412 und einen n-Kanal-Transistor 414. Die Stromquelle 412 hat einen ersten Anschluss, verbunden mit V_IOHD und einen zweiten Anschluss und einen Steuerungsanschluss zum Empfang eines Steuerungssignals C2. Der Transistor 414 hat einen Drain verbunden mit dem zweiten Anschluss der Stromquelle 412, ein Gate verbunden mit dem Drain des Transistors und eine Source verbunden mit V_SS .
Der umschaltbare Widerstand 420 beinhaltet einen variablen Widerstand 422 und einen Schalter 424. Der variable Widerstand 422 hat einen ersten Anschluss, verbunden mit dem Gate des Transistors 320 und einem ersten Anschluss des Kondensators 440, einen zweiten Anschluss und einen Steuerungsanschluss zum Empfangen eines Steuerungssignals S2 und hat einen zugehörigen Widerstand, bezeichnet mit „R3“. Der Schalter 424 hat einen ersten Anschluss verbunden mit dem zweiten Anschluss des Widerstands 422 und einen zweiten Anschluss verbunden mit V_DDN und ist geschlossen in Reaktion auf eine Aktivierung des Signals D3.
Der umschaltbare Widerstand 430 beinhaltet einen variablen Widerstand 432 und einen Schalter 434. Der umschaltbare Widerstand 432 hat einen ersten Anschluss, verbunden mit dem Gate des Transistors 320 und dem ersten Anschluss des Kondensators 440 und einen zweiten Anschluss und einen Steuerungsanschluss zum Empfangen eines Steuerungssignals S2 und hat einen zugehörigen Widerstand bezeichnet mit „R4“. Der Schalter 434 hat einen ersten Anschluss, verbunden mit dem zweiten Anschluss des Widerstands 434, einen zweiten Anschluss verbunden mit dem Drain und dem Gate des Transistors 414 und ist geschlossen in Reaktion auf eine Aktivierung des Signals D4.
Der Kondensator 440 hat einen zweiten Anschluss verbunden mit dem Drain des Transistors 320. Transistor 450 hat einen Drain verbunden mit dem Gate des Transistors 320, ein Gate zum Empfangen eines Signals bezeichnet mit „ENN“ und eine Source verbunden mit Vss.
Im Betrieb reagiert der Pulldown-Treiber 230 auf Treiber-Steuerungssignale D3 und D4, sodass er eine niedrige Spannung auf Bondpad 250 bereitstellt, entweder in einer Gegentakt (push-pull)-Betriebsart als Reaktion auf eine Aktivierung des Treiber-Steuerungssignals D3 oder in einer Strom-limitierten Betriebsart in Reaktion auf eine Aktivierung des Treiber-Steuerungssignals D4. Wenn keins der beiden Treiber-Steuerungssignale D1 oder D2 aktiv ist, deaktiviert Dekodierer 210 das Signal ENN in einem logischen Hoch, wodurch der Transistor 450 leitend wird und Transistor 320 abgeschaltet wird, durch Ziehen des Gates im Wesentlichen auf V_SS .
Wenn das Treiber-Steuerungssignal D3 aktiv ist, schließt sich Schalter 424 und die Anstiegsrate auf Bondpad 250 wird zu einer Funktion von R3. Während eines hoch-zu-niedrig (High-to-Low)-Übergangs auf dem Bondpad 250 lädt sich zunächst das Gate des Transistors 320 zu einem Spannungsgrenzwert (V_TN ) oberhalb von V_SS auf, um Transistor 320 leitend zu machen. Das Aufladen kann allmählich geschehen, nachdem das Datensignal D3 den Schalter 424 schließt, jedoch kann aufgrund der großen Kapazität des Gates des Transistors 320 ein Vorlade-Schaltkreis (nicht dargestellt in 4) genutzt werden, um den Spannungsanstieg schnell durchzuführen. Sobald Transistor 320 leitend ist, geht der Ausgabepuffer 400 in eine High-Gain- oder Schwenkperiode über, in der die Gate-zu-Source-Spannung des Transistors 320 (V_GS320 ) bei VTN verbleibt, im Wesentlichen unabhängig von seiner Drain-zu-Source-Spannung. Während der Schwenkperiode ist die Anstiegsrate auf Bondpad 250 festgesetzt bei I_SR/C, wobei I_SR der Strom durch Widerstand 420 ist und gegeben ist durch (V_DDN-V_TN)/R3. Sobald das Bondpad 250 im Wesentlichen vollständig zu V_SS übergegangen ist, geht der Ausgabepuffer 400 in eine Low-Gain-Periode über, während derer sich V_GS320 im Wesentlichen zu V_DDN lädt. V_DDN kann entweder gleich zur positiven Netzteilspannung V_IOHD sein oder sie kann dynamisch bei einer Spannung unterhalb von V_IOHD festgesetzt sein für bestimmte Bereiche von V_IOHD , um zu vermeiden, dass Transistor 320 mit einem V_GS vorgespannt wird, das so hoch ist, dass es einen Riss im Gate-Oxid oder Zuverlässigkeitsprobleme verursachen könnte. Das Setzen von V_DDN in dieser Art und Weise wird genauer mit Bezug auf 9 im Folgenden beschrieben.
Wenn das Treiber-Steuerungssignal D4 aktiv ist, schließt sich Schalter 434 und die Anstiegsrate auf Bondpad 250 wird zu einer Funktion von R4. Während des hoch-zu-niedrig-Übergangs auf Bondpad 250 lädt sich das Gate des Transistors 320 zunächst zu einem V_TM oberhalb von V_SS auf, um Transistor 320 leitend zu machen (entweder allmählich oder mit der Unterstützung eines Vorlade-Schaltkreises, wie zuvor beschrieben). Sobald Transistor 320 leitend ist, geht der Ausgabepuffer 300 in eine Schwenkperiode über, in der V_GS320 bei VTN verbleibt, im Wesentlichen unabhängig von seiner Drain-zu-Source-Spannung. Während der Schwenkperiode ist die Anstiegsrate auf Bondpad 250 festgesetzt bei I_SR/C, wobei I_SR der Strom durch Widerstand 432 ist und gegeben ist durch (V_GS414-V_TN)/R4, wobei V_GS414 die Gate-zu-Source-Spannung des Transistors 414 ist. Sobald das Bondpad 250 im Wesentlichen vollständig zu V_SS übergegangen ist, geht der Ausgabepuffer 300 in eine Low-Gain-Periode über, während derer sich V_GS320 im Wesentlichen zu V_GS414 auflädt.
Wie bei Pullup-Treiber 220 sind die Werte von R3 und R4 skaliert bezogen aufeinander, sodass sie die gleiche Anstiegsrate bereitstellen, unabhängig von der Betriebsart. Weiter kann in dem allgemeinen Fall, dargestellt in den 3 und 4, S1 unabhängig von S2 gesetzt werden, jedoch ist in einer besonderen Ausführungsform S1 = S2, um die Anstiegsratenselektion zu vereinfachen.
Somit stellt der Ausgabepuffer 200, so mit Pullup-Treiber 220 implementiert wie in 3 dargestellt und mit Pulldown-Treiber 230 implementiert wie in 4 dargestellt, einen flexiblen Ausgabepuffer dar, welcher sowohl Gegentakt (push-pull)-Betriebsarten als auch Strom-limitierte Betriebsarten unterstützt. Weiter kann Ausgabepuffer 200 eine programmierbare Anstiegsratensteuerung durchführen unter Benutzung von variablen Widerständen anstelle von Stromquellen oder Puffern und bietet daher eine geringe Leistungsaufnahme, sodass eine Betriebsart mit niedriger Leistung möglich ist.
Die 5 zeigt in schematischer Form einen Teil des Ausgabepuffers 500 nach einer weiteren Ausführungsform des Ausgabepuffers 200 der 2. In dem Ausgabepuffer 500 ist eine Endstufe 510 geeignet zur Verwendung mit CMOS-Prozessen niedriger Spannung. Die Endstufe 510 beinhaltet einen Pullup-Transistor 310 und einen Pulldown-Transistor 320, wie in der Endstufe 240, beinhaltet jedoch zusätzlich einen p-Kanal-Transistor 520 und einen n-Kanal-Transistor 530, welche beide in der Kaskoden-Anordnung verbunden sind. Der Transistor 520 ist mit dem Drain des Transistors 310 und dem Bondpad 250 verbunden und hat eine Source, welche verbunden ist mit dem Drain des Transistors 310, ein Gate zum Empfangen eines Vorspannungs-Signals, bezeichnet mit „V_CASP “ und einen Drain verbunden mit dem Bondpad 250. Dementsprechend ist Transistor 530 gekoppelt mit dem Drain des Transistors 320 und dem Bondpad 250 und hat einen Drain, welcher mit Bondpad 250 verbunden ist, ein Gate zum Empfangen eines Vorspannungssignals, bezeichnet mit „V_CASN “ und eine Source, verbunden mit dem Drain des Transistors 320.
Hierbei ist zu bemerken, dass, um Transistor 520 aufzunehmen, der Kondensator 340 mit dem Gate des Transistors 310 und dem Drain des Transistors 520 verbunden ist. Dementsprechend ist der Kondensator 440 verbunden mit dem Gate des Transistors 320 und dem Drain des Transistors 530.
Durch Hinzufügen der Transistoren 520 und 530 in der Kaskodenanordnung vermeidet der Ausgabepuffer 500, dass die komplette V_IOHD zu V_SS-Schiene jenseits von Gate und Source eines der Transistoren 310 und 320 erscheint. Die Begrenzung der Spannung über den Anschlüssen ist nützlich in Niederspannungs-CMOS-Prozessen, in welchen Transistoren Zuverlässigkeitsprobleme aufweisen, wenn sie großen Gate-zu-Source- oder Drain-zu-Source-Vorspannungen ausgesetzt sind.
Um die maximale Gate-zu-Source-Spannung weiter einzuschränken, können die Vorspannungen V_CAST und V_CASN dynamisch festgesetzt werden auf der Grundlage des Wertes von V_IOHD , sodass die Endstufe 510 gut funktioniert, während die Versorgungsspannungen variieren, wie beispielsweise in Batterieanwendungen. Das dynamische Festsetzen von V_CASN und V_CASP wird im Folgenden ausführlicher beschrieben mit Bezug auf die 7 und 9.
6 zeigt einen Graph 600, um die Erzeugung einer ersten der Spannungen, welche in dem Ausgabepuffer 400 der 4 genutzt werden, darzustellen. In dem Graph 600 repräsentiert die horizontale Achse die Spannung V_IOHD in Volt und die vertikale Achse V_DDN in Volt. Eine Wellenform 610 repräsentiert die tatsächliche V_DDN-Wellenform und eine gestrichelte Linie 620 repräsentiert die Punkte, bei denen V_DDN = V_IOHD. Wenn V_IOHD unter einem gewissen Wert ist, 3,3 Volt in der dargestellten Ausführungsform, entspricht der Wert von V_DDN dem von V_IOHD entlang Linie 620. Sobald V_IOHD jedoch über 3,3 Volt steigt, bleibt der Wert von V_DDN konstant bei 3,3 Volt.
7 zeigt einen Graph 700 um die Erzeugung einer zweiten der Spannungen, welche in dem Ausgabepuffer 400 der 4 genutzt werden, darzustellen. In dem Graph 700 repräsentiert die horizontale Achse die Spannung V_IOHD in Volt und die vertikale Achse repräsentiert V_CASN in Volt. Eine Wellenform 700 repräsentiert die tatsächliche V_CASN-Wellenform und eine gestrichelte Linie 720 repräsentiert die Punkte, an denen V_DDN = V_IOHD. Wenn V_IOHD unter einem gewissen Wert ist, in der dargestellten Ausführungsform 3,6 Volt, ist der Wert von V_CASN dem von V_IOHD gleichgesetzt entlang Linie 720. Wenn jedoch V_IOHD über 3,6 Volt ansteigt, bleibt der Wert von V_CASN konstant bei 3,6 Volt.
Die 8 zeigt einen Graph 800 um die Erzeugung einer ersten der Spannungen, welche in Ausgabepuffer 300 in 3 genutzt werden, darzustellen. In dem Graph 800 repräsentiert die horizontale Achse V_IOHD in Volt und die vertikale Achse V_SSP in Volt. Eine Wellenform 810 repräsentiert die tatsächliche V_SSP-Wellenform und eine gestrichelte Linie 820 repräsentiert die Punkte, bei denen V_SSP = V_IOHD. Wenn V_IOHD unter einem gewissen Wert ist, in der dargestellten Ausführungsform 3,3 Volt, ist der Wert von V_SSP dem von V_SS bei 0,0 Volt gleichgesetzt. Wenn jedoch V_IOHD über 3,3 Volt ansteigt, steigt der Wert von V_SSP proportional zu V_IOHD an und ist gleich V_IOHD-3,3 V.
Die 9 zeigt einen Graph 900 um die Erzeugung einer zweiten der Spannungen, welche in Ausgabepuffer 300 der 3 genutzt werden, darzustellen. In Graph 900 repräsentiert die horizontale Achse V_IOHD in Volt und die vertikale Achse V_CASP in Volt. Eine Wellenform 910 repräsentiert die tatsächliche Wellenform von V_CASP und eine gestrichelte Linie 920 repräsentiert die Punkte, an denen V_CASP = V_IOHD. Wenn V_IOHD unter einem gewissen Wert ist, in der dargestellten Ausführungsform 3,6 Volt, ist der Wert von V_CASP dem von V_SS bei 0,0 Volt gleichgesetzt. Wenn jedoch V_IOHD über 3,6 Volt ansteigt, steigt der Wert von V_CASP proportional zu V_IOHD an und ist gleich V_IOHD-3,6 Volt.
Um die Vorspannung einer der 6 - 9 zu erzeugen, kann ein Schaltkreisdesigner Vorspannungsgeneratoren konstruieren, unter Benutzung einer beliebigen Vielzahl von bekannten Techniken zum Design von Schaltkreisen.
Der Ausgabepuffer 200 bietet für eine beliebigen Vielzahl von integrierten Schaltkreistypen Flexibilität. Insbesondere erlaubt der Ausgabepuffer 200 einem Mikrocontroller GPIO-Anschluss eine breiteres Spektrum von Lasten anzusteuern, unter anderem beispielsweise Gegentakt (push-pull)-CMOS-Niveaus und Audiolautsprecher. Eine Vielzahl von Implementierungen der Komponenten von Ausgabepuffer 200 ermöglicht weitere Flexibilität. So kann beispielsweise die Transistorbelastung reduziert werden, beispielsweise entweder durch Nutzung von Kaskodentransistoren in der Endstufe 240 wie in 5 dargestellt oder durch eine dynamische Vorspannungserzeugung für reduzierte Gate-Ansteuerung beispielsweise im Gegentakt (push-pull)-Modus wie in den 6 - 9 dargestellt.
Die 10 zeigt in Form eines Blockdiagramms eine beispielhafte Ausführungsform einer Mikrocontroller-Einheit (MCU) 1000 zur Benutzung mit einem Ausgabepuffer nach einer beispielhaften Ausführungsform. MCU 1000 beinhaltet generell einen Satz von zentralen Recheneinheiten (Central Processing Unit (CPU))-Buskomponenten 1010 verbunden mit einem CPU-Bus 1020, einer Brücke (Bridge) 1025, einem peripheren Bus 1030, einer digitalen peripheren Sektion 1040, einer analogen peripheren Sektion 1060, einer Eingabe/Ausgabe (Input/Output (I/O))-Anschlusssektion 1080 und einem Satz von I/O-Anschluss-Konfigurations-Registern 1090.
Die CPU-Buskomponenten 1010 beinhalten ein Taktgeber- und Leistungsmodul 1012, einen CPU-Kern 1014, einen Direktzugriffsspeicher (Random Access Memory) 1016 und einen FLASH-Speicher 1018. Das Taktgeber- und Leistungsmodul 1012 beinhaltet sowohl einen Taktgenerator mit programmierbaren Betriebsarten einschließlich Betriebsarten niedriger Leistung als auch einen Netzteil-Spannungscontroller zur Regulierung einer eingehenden Spannung des Netzteils, um interne Spannungen bereitzustellen einschließlich V_DD wie zuvor beschrieben, wie auch die Spannungen V_SSP , V_SSN , V_CASP und V_CASN .
Der CPU-Kern 1014 arbeitet in Reaktion auf die Taktgebersignale und Netzteilspannungen, bereitgestellt durch das Taktgeber- und Leistungsmodul 1012 und ist verbunden mit dem CPU-Bus 1020, um an dieses Daten auszugeben und Daten und Anweisungen von diesem zu erhalten. Der CPU-Kern 1014 kann jeder beliebige gängige CPU-Kern sein, beispielsweise ein CPU-Kern basierend auf einer beliebigen, bekannten, proprietären Architektur, auf einer Architektur, welche durch eine dritte Partei lizenziert ist oder in einer Standardzellenbibliothek verfügbar ist oder einer Architektur für spezielle Anwendungen oder einer maßgeschneiderte Architektur. Er kann weiter auch jede Architektur nutzen, welche für die erdachte Anwendung geeignet ist, wie beispielsweise ein Computer für komplexe Anweisungssätze (Complex Instruction Set-Computer (CISC)), Computer für reduzierte Anweisungssätze (Reduced Instruction Set-Computer (RISC)), Verarbeiter für digitale Signale (Digital Signal Processor (DSP)), Sehr langes Befehlswort (Very Long Instruction Word (VLIW)) usw.
RAM 1016 ist verbunden mit dem CPU-Bus 1020, um diesem Daten bereitzustellen und von diesem Daten zu speichern und beinhaltet Speicherorte zur nichtflüchtigen Speicherung von Daten, Parametern, einem Betriebsprogramm etc. Wie es bei konventionellen MCUs üblich ist, kann sich die Größe von RAM 1016 in verschiedenen Modellen entsprechend der angestrebten Anwendung unterscheiden.
FLASH 1018 ist mit dem CPU-Bus 1020 verbunden, um diesem Daten bereitzustellen oder von diesem Daten zu speichern und beinhaltet Speicherorte für die nichtflüchtige Speicherung von Daten, Parametern und einem Betriebsprogramm. Da FLASH1018 umprogrammierbar ist, ist er gut geeignet, um das Betriebsprogramm, welches auf CPU 1014 läuft, zu speichern, da er periodische Updates und Erweiterungen ermöglicht. Wie bei RAM 1016 kann auch die Größe von FLASH1018 sich in verschiedenen Modellen unterscheiden, entsprechend der angestrebten Anwendung.
Die Bridge 1025 ist der Mechanismus, um Zugriffe, welche von dem CPU-Bus 1020 ausgehen, auf den peripheren Bus 1030 zu übertragen und umgekehrt. In der beispielhaften MCU beinhaltet sie sowohl die Fähigkeiten, Adressen zu erkennen als auch eine Engine für den direkten Speicherzugriff (Direct Memory Access (DMA)), sodass wiederholte oder lange Datentransfers stattfinden können, ohne die Intervention des CPU-Kerns 1014.
Die digitale periphere Sektion 1040 beinhaltet einen Satz von digitalen Peripheriegeräten 1042 und einen digitalen Träger 1050. Der Satz 1042 ist verbunden mit dem peripheren Bus 1030 und dem digitalen Träger 1050 und beinhaltet repräsentative Peripheriegeräte 1043 bis 1047 wie beispielsweise einen universellen asynchronen Empfänger/Transmitter (UART) 1043, einen Satz von Taktgebern (Timern) 1044, einen Wächtertimer 1045, ein serielles peripheres Interface (SPI) 1046 und einen Satz von Zählern 1047. Die Peripheriegeräte, welche in dem Satz 1042 in 10 dargestellt sind, sind nur beispielhaft. Die tatsächlich implementierten Peripheriegeräte werden sich zwischen verschiedenen MCUs unterscheiden, auf der Grundlage der angestrebten Anwendung. Der digitale Träger 1050 ist verbunden mit der Eingabe/Ausgabe (I/O)-Sektion 1080 und ist der Mechanismus, durch den bestimmte der digitalen Peripheriegeräte in dem Satz 1042 mit den I/O-Anschlüssen in der Eingabe/Ausgabe-Sektion 1080 verbunden werden können und beinhaltet einen Steuerungseingang zum Empfang eines Satzes von Konfigurationssignalen zur Abbildung (Mapping) der ausgewählten Peripheriegeräten zu den spezifischen I/O-Anschlüssen.
Die analoge periphere Sektion 1060 beinhaltet einen Satz von analogen Peripheriegeräten 1062 und einen Satz von analog-spezifischen Anschlüssen 1066. Der Satz 1062 ist verbunden mit dem peripheren Bus 1030, den analog-spezifischen Anschlüssen 1066 und der I/O-Sektion 1080. Da die analoge periphere Sektion 1060 Komponenten enthält, welche analoge Signale verarbeiten, ist es möglicherweise vorteilhaft, sie auf einer anderen Spannungsebene zu platzieren als die digitalen Komponenten der digitalen peripheren Sektion 1040 und CPU-Bus-Komponenten 1010, um den Anforderungen nach einer größeren Bauhöhe gerecht zu werden. Der Satz 1062 beinhaltet repräsentative Peripheriegeräte 1063 bis 1065, wie beispielsweise einen Analog-zu-Digital-Konverter (ADC) 1063, einen Satz von Komparatoren 1064 und einen Spannungsreferenzblock 1065. Ausgewählte Teile der Sektion 1062 können auch mit der Eingabe/Ausgabe - Sektion 1080 verbunden sein, um digitale Signale zu übermitteln. Beispielsweise kann ADC 1063 eine Eingangsspannung, welche auf einem der Anschlüsse 1066 empfangen wurde, in einen digitalen Code übersetzen, welcher an die I/O-Sektion 1080 ausgegeben wird. Wie bei den digitalen Peripheriegeräten in Satz 1042 sind die Peripheriegeräte, welche in dem Satz 1062 dargestellt sind, nur beispielhaft und werden sich zwischen verschiedenen MCUs unterscheiden, auf der Grundlage der angestrebten Anwendung.
Die I/O-Sektion 1080 beinhaltet einen I/O-Anschluss mit einem Anstiegsraten-gesteuerten Ausgabepuffer 1082 und einem Satz von Bondpads 1084. Der Port 1082 beinhaltet eine Verbindung zu einem Pin-Datenregister, eine Verbindung zum digitalen Träger 1050, eine Verbindung zu dem Satz von analogen Peripheriegeräten 1062 und Verbindungen zu den Bondpads in Satz 1084, wobei alle Verbindungen ausgebildet sind zum Übermitteln von Daten in beide Richtungen und für eine Steuerungseingabe. Im Allgemeinen beinhaltet die I/O-Sektion 1080 verschiedene I/O-Anschlüsse mit verschiedenen Einsatzmöglichkeiten. Um den Spezifikationen von verschiedenen Anwendungen zu entsprechen, haben einige (oder in alternativen Ausführungsformen alle) der Anschlüsse der I/O-Sektion 1080 eine Anstiegsratenbegrenzung, welche entweder den Gegentakt (push-pull)- oder den Strom-limitierten Betriebsmodus wie zuvor beschrieben nutzen, wobei die übrigen I/O-Anschlüsse mit konventioneller Charakteristik betrieben werden. Der Satz 1082 empfängt Konfigurationssignale bezeichnet mit „MODE_n “, „S1_n “, „S2_n “, „C1_n “ und „C2_n “ auf dessen Steuerungseingang, wobei n die Anschlussnummer repräsentiert und die Konfigurationssignale zu den Signalen MODE S1, S2, C1 und C2 korrespondieren wie sie zuvor beschrieben wurden.
Die Konfigurationsregister 1090 beinhalten einen Satz von Konfigurationsregistern, um die Anschlüsse in der I/O-Sektion 1080 zu programmieren, was sowohl konventionelle I/O-Anschluss-Konfigurationsregister als auch einen Satz von Ausgabe-Konfigurationsregistern 1092 beinhaltet, welche bezogen sind auf den Anstiegsraten-gesteuerten Ausgabepuffer, wie zuvor beschrieben. Die konventionellen Register beinhalten Stiftverriegelungsregister, Datenrichtungsregister, Ausgabemodusregister, Träger-überspring-Register, welche es erlauben, eine analoge Funktion auf einen oder mehr I/O-Anschluss-Pins abzubilden (mapping), Pullup-Aktivierungsregister, Angleichungs- und Aktivierungsregister, Pulsgenerator-Aktivierungsregister und Pulsgenerator-Phasenregister. Diese Register sind konventionell und werden nicht weiter beschrieben.
Die Ausgabekonfigurationsregister 1092 beinhalten Ausgabemodusregister zur Speicherung des MODE-Steuerungssignals für jeden betroffenen Port, Anstiegsraten-Steuerungsregister zur Speicherung von S1 und S2 und Stromsteuerungsregister zur Speicherung von C1 und C2.
Eine mögliche Nutzung des I/O-Anschlusses 1082 ist für einen Treiber einer infraroten (IR) lichtemittierenden Diode (LED). Da die LEDs relativ selten an- oder abgeschaltet werden, können sie durch ein Computerprogramm, welches auf dem CPU-Kern 1014 läuft, gesteuert werden, welches spezifische Datenwerte in das Stiftverriegelungsregister schreibt und das zugehörige Richtungsregister für eine Ausgabe programmiert. Weiter sind die IR-LEDs bevorzugt in einem Strom-limitierten Modus platziert (MODE = 1), um eine gleichmäßige Helligkeit zu gewährleisten, wobei ihre Anstiegsrate auf einen spezifischen, gewünschten Wert gesteuert ist.
Weitere mögliche Anwendungen für die Strom-limitierte Betriebsart des I/O-Anschlusses 1082 beinhalten Motorsteuerungen, welche große chipexternen Leistungs MOSFETs (Off-Chip Power MOSFETs) ansteuern (oder im Falle von kleinen Motoren die Motorphasen einer H-Brücke direkt ansteuern) und Klasse D-Verstärker. Weiter können I/O-Anschlüsse mit Strom-limitierter Betriebsart von Peripheriegeräten benutzt werden, welche in der digitalen Peripheriesektion 1040 liegen, oder durch die CPU 1014, welche die Werte auf dem I/O-Anschluss direkt durch die Stiftverriegelungsregister ansteuert.
Durch die Integration der Einsatzmöglichkeiten des Ausgabepuffers 200 in einen MCU I/O-Anschluss fügt MCU 1000 zusätzliche Flexibilität gegenüber den bekannten MCU-Designs hinzu, was es ermöglicht, MCU 1000 für eine breitere Klasse von Anwendungen zu nutzen, während eine sehr hohe Integration bereitgestellt wird. Während der Ausgabepuffer 200 im Kontext eines Ausgabepuffers eines integrierten Schaltkreises dargestellt wurde, welcher ein Bondpad als Ausgabeanschluss nutzt, könnte in alternativen Ausführungsformen der Ausgabepuffer 200 genutzt werden, um eine andere Art von Signalleitung anzusteuern, auf welcher eine Anstiegsratensteuerung gewünscht ist, wie beispielsweise eine stark belastete Signalleitung im Inneren eines integrierten Schaltkreises.
Der zuvor offenbarte Gegenstand ist als beispielhaft anzusehen und nicht als beschränkend und die angehängten Ansprüche sollen all jene Modifikationen, Erweiterungen und andere Ausführungsformen abdecken, welche zu dem tatsächlichen Umfang der Ansprüche gehören. Daher soll der Umfang der vorliegenden Erfindung durch die breitest-mögliche Interpretation der folgenden Ansprüche und derer Äquivalente bestimmt werden, im größtmöglichen Umfang, der durch das Gesetz möglich ist, und soll nicht durch die vorhergehende detaillierte Beschreibung begrenzt oder limitiert werden.

Claims

Ausgabepuffer, welcher beinhaltet: Einen Pullup-Treiber mit einem Treiber-Steuerungseingang, und einem Ausgang zum Bereitstellen eines Pullup-Treibersignals, um eine Hochspannung auf einem Ausgabenanschluss in einer Gegentakt (push-pull)-Betriebsart in Reaktion auf den Empfang eines ersten Treiber-Steuerungssignals auf besagtem Treiber-Steuerungseingang, und in einer Strom-limitierten Betriebsart als Reaktion auf den Empfang eines zweiten Treiber-Steuerungssignals auf besagtem Treiber-Steuerungseingang bereitzustellen, wobei nach einer Schwenkperiode besagter Pullup-Treiber besagtes Pullup-Treibersignal mit einer ersten vorbestimmten Spannung in besagter Gegentakt (push-pull)-Betriebsart und mit einer Spannung bestimmt von einer ersten Stromquelle in besagter Strom-limitierten Betriebsart bereitstellt; Einen Pulldown-Treiber mit einem Treiber-Steuerungseingang, und einem Ausgang zum Bereitstellen eines Pulldown-Treibersignals, um eine Niedrigspannung auf besagtem Ausgabenanschluss in besagter Gegentakt (push-pull)-Betriebsart in Reaktion auf den Empfang eines dritten Treiber-Steuerungssignals auf besagtem Treiber-Steuerungseingang, und in besagter Strom-limitierter Betriebsart als Reaktion auf den Empfang eines vierten Treiber-Steuerungssignals auf besagtem Treiber-Steuerungseingang bereitzustellen, wobei nach einer Schwenkperiode besagter Pulldown-Treiber besagtes Pulldown-Treibersignal mit einer zweiten vorbestimmten Spannung in besagter Gegentakt (push-pull)-Betriebsart und mit einer Spannung bestimmt von einer zweiten Stromquelle in besagter Strom-limitierten Betriebsart bereitstellt; und Eine Endstufe zum Bereitstellen einer Spannung auf einem Ausgabeanschluss als Reaktion auf besagte Pullup- und Pulldown-Treibersignale.
Ausgabepuffer nach Anspruch 1, wobei besagte Endstufe weiter beinhaltet: Einen ersten Transistor mit einem ersten Strom-Anschluss, welcher an den Spannungs-Anschluss eines ersten Netzteils gekoppelt ist, einen Steuerungs-Anschluss zum Empfangen des besagten Pullup-Treibersignals, und einen zweiten Strom-Anschluss welcher an besagten Ausgabe-Anschluss gekoppelt ist; und Einen zweiten Transistor mit einem ersten Strom-Anschluss, welcher an besagten zweiten Strom-Anschluss des besagten ersten Transistors gekoppelt ist, einen Steuerungs-Anschluss zum Empfangen des besagten Pulldown-Treibersignals, und einen zweiten Strom-Anschluss, welcher an den Spannungs-Anschluss eines zweiten Netzteils gekoppelt ist.
Ausgabepuffer nach Anspruch 1 oder 2, wobei: Besagter Pullup-Treiber weiter einen Anstiegsraten-Steuerungsanschluss zum Empfangen eines ersten Anstiegsraten-Steuerungssignals hat und besagte Endstufe dazu veranlasst, eine Spannung auf besagtem Ausgabe-Anschluss mit einer ersten Anstiegsrate, bestimmt durch besagtes erstes Anstiegsraten Steuerungssignal zu verändern, in Reaktion auf entweder besagtes erstes Treiber-Steuerungssignal oder besagtes zweites Treiber-Steuerungssignal; und Besagter Pulldown-Treiber weiter einen Anstiegsraten-Steuerungs-anschluss zum Empfangen eines zweiten Anstiegsraten-Steuerungssignals hat und besagte Endstufe dazu veranlasst, eine Spannung auf besagtem Ausgabe-Anschluss mit einer zweiten Anstiegsrate, bestimmt durch besagtes zweites Anstiegsraten Steuerungssignal zu verändern, als Reaktion auf entweder besagtes drittes Treiber-Steuerungssignal oder besagtes viertes Treiber-Steuerungssignal.
Ausgabepuffer nach einem der vorhergehenden Ansprüche, wobei besagter Pullup-Treiber beinhaltet: Einen ersten Stromspiegel-Eingabezweig mit einem Ausgangs-Anschluss; Einen ersten umschaltbaren Widerstand, welcher selektiv mit besagtem Ausgangs-Anschluss des besagten Stromspiegel-Eingabezweigs und besagtem Steuerungseingang des besagten ersten Transistors gekoppelt ist, in Reaktion auf besagtes zweites Treiber-Steuerungssignal, und mit einem Widerstand, welcher sich in Abhängigkeit des besagten ersten Anstiegsraten-Steuerungssignals ändert; und Einen zweiten umschaltbaren Widerstand, welcher selektiv mit besagtem Steuerungs-Anschluss des besagten ersten Transistors und dem Spannungsanschluss eines dritten Netzteils gekoppelt ist, in Reaktion auf besagtes erstes Treiber-Steuerungssignal, und mit einem Widerstand, welcher sich in Abhängigkeit des besagten ersten Anstiegsraten-Steuerungssignals ändert; und Einen ersten Kondensator mit einem ersten Anschluss, welcher an besagten Steuerungs-Anschluss des besagten ersten Transistors gekoppelt ist, und einem zweiten Anschluss, welcher mit besagtem zweiten Strom-Anschluss des besagten ersten Transistors gekoppelt ist.
Ausgabepuffer nach einem der vorhergehenden Ansprüche, wobei besagter Pulldown-Treiber beinhaltet: Einen zweiten Stromspiegel-Eingabezweig mit einem Ausgabe-Anschluss; und Einen dritten umschaltbaren Widerstand, welcher selektiv mit dem Spannungs-Anschluss eines vierten Netzteils und besagtem Steuerungs-Anschluss des besagten zweiten Transistors gekoppelt ist in Reaktion auf besagtes drittes Treiber-Steuerungssignal, und einem Steuerungs-Anschluss zum Empfangen des besagten zweiten Anstiegsraten-Steuerungssignals; Einen vierten umschaltbaren Widerstand, welcher selektiv mit besagtem Ausgabe-Anschluss des besagten zweiten Stromspiegel-Eingabezweigs und besagtem Steuerungs-Anschluss des besagten zweiten Transistors gekoppelt ist, in Reaktion auf besagtes viertes Treiber-Steuerungssignal, und einem Steuerungsanschluss zum Empfangen des besagten zweiten Anstiegsraten-Steuerungssignals; und Einen zweiten Kondensator mit einem ersten Anschluss, welcher an besagten ersten Strom-Anschluss des besagten zweiten Transistors gekoppelt ist, und einem zweiten Anschluss, welcher an besagten Steuerungs-Anschluss des besagten zweiten Transistors gekoppelt ist.
Ausgabepuffer nach einem der vorhergehenden Ansprüche, wobei besagte Endstufe weiter beinhaltet: Einen dritten Transistor mit ersten und zweiten Strom-Anschlüssen, gekoppelt mit besagtem zweiten Strom-Anschluss des besagten ersten Transistors und besagtem Ausgabe-Anschluss, und einem Steuerungs-Anschluss zum Empfangen einer ersten Vorspannung; und Einem vierten Transistor mit ersten und zweiten Strom-Anschlüssen, gekoppelt mit besagtem Ausgabe-Anschluss und besagtem ersten Strom-Anschluss des besagten zweiten Transistors, und einem Steuerungs-Anschluss zum Empfangen einer zweiten Vorspannung.
Ausgabepuffer , welcher beinhaltet: Einen Dekodierer mit einem ersten Eingang zum Empfangen eines Daten-Signals, einen zweiten Eingang zum Empfangen eines Betriebsart-Signals, einen ersten Ausgang zum Bereitstellen erster und zweiter Treiber-Steuerungssignale, und einen zweiten Ausgang zum Bereitstellen dritter und vierter Treiber-Steuerungssignale, wobei besagter Dekodierer ausgewählte der besagten ersten und dritten Treiber-Steuerungssignale bereitstellt, in Reaktion auf entsprechende erste und zweite Zustände des besagten Daten-Signals, wenn das Betriebsart-Signal in einem ersten Zustand ist, und ausgewählte der besagten zweiten und vierten Treiber-Steuerungssignale bereitstellt, in Reaktion auf besagte entsprechende erste und zweite Zustände des besagten Daten-Signals, wenn das besagte Betriebsart-Signal in einem zweiten Zustand ist; Einen Pullup-Treiber mit einem Eingang, welcher an besagten ersten Ausgang des besagten Dekodierers gekoppelt ist, und einem Ausgang zum Bereitstellen eines Pullup-Treibersignals, um eine Hochspannung auf einem Ausgabenanschluss in einer Gegentakt (push-pull)-Betriebsart, in Reaktion auf besagtes erstes Treiber-Steuerungssignal und in einer Strom-limitierten Betriebsart in Reaktion auf besagtes zweites Treiber-Steuerungssignal bereitzustellen, wobei nach einer Schwenkperiode besagter Pullup-Treiber besagtes Pullup-Treibersignal mit einer ersten vorbestimmten Spannung in besagter Gegentakt (push-pull)-Betriebsart und mit einer Spannung bestimmt von einer ersten Stromquelle in besagter Strom-limitierten Betriebsart bereitstellt; Einen Pulldown-Treiber mit einem Eingang, welcher an besagten zweiten Ausgang des besagten Dekodierers gekoppelt ist, und einem Ausgang zum Bereitstellen eines Pulldown-Treibersignals, um eine Niedrigspannung auf besagtem Ausgabenanschluss in besagter Gegentakt (push-pull)-Betriebsart, in Reaktion auf besagtes drittes Treiber-Steuerungssignal und in besagter Strom-limitierten Betriebsart in Reaktion auf besagtes viertes Treiber-Steuerungssignal bereitzustellen, wobei nach einer Schwenkperiode besagter Pulldown-Treiber besagtes Pulldown-Treibersignal mit einer zweiten vorbestimmten Spannung in besagter Gegentakt (push-pull)-Betriebsart und mit einer Spannung bestimmt von einer zweiten Stromquelle in besagter Strom-limitierten Betriebsart bereitstellt; und Eine Endstufe zum Bereitstellen einer Spannung auf einem Ausgabe-Anschluss in Reaktion auf besagte Pullup- und Pulldown-Treibersignale.
Ausgabepuffer nach Anspruch 7, wobei besagter Dekodierer einen dritten Eingang zum Empfangen eines Ausgabe-Aktivierungssignals aufweist, und die besagten ersten, zweiten, dritten, und vierten Treiber-Steuerungssignale inaktiv hält, wenn das Ausgabe-Aktivierungssignal inaktiv ist.
Verfahren zum Bereitstellen eines Ausgabe-Signals auf einem Ausgabe-Anschluss, welches beinhaltet: Aktivieren eines Pullup-Treiber-Signals um einen Pullup-Transistor zu veranlassen das Ausgabesignal mit einer ersten Anstiegsrate, welche durch ein erstes Anstiegsraten-Steuerungssignal vorgegeben ist, in einer Gegentakt (push-pull)-Betriebsart anzusteuern, in Reaktion auf ein erstes Treiber-Steuerungssignal; Aktivieren des besagten Pullup-Treibersignals um einen Pullup-Transistor zu veranlassen das Ausgabe-Signal mit im Wesentlichen besagter erster Anstiegsrate in einer Strom-limitierten Betriebsart anzusteuern, in Reaktion auf ein zweites Treiber-Steuerungssignal, wobei nach einer Schwenkperiode besagter Pulldown-Treiber besagtes Pulldown-Treibersignal mit einer zweiten vorbestimmten Spannung in besagter Gegentakt (push-pull)-Betriebsart und mit einer Spannung bestimmt von einer zweiten Stromquelle in besagter Strom-limitierten Betriebsart bereitstellt; Aktivieren eines Pulldown-Treibersignals um einen Pulldown-Transistor zu veranlassen das Ausgabesignal mit einer zweiten Anstiegsrate, welche durch ein zweites Anstiegsraten-Steuerungssignal vorgegeben ist, in besagter Gegentakt (push-pull)-Betriebsart anzusteuern, in Reaktion auf ein drittes Treiber-Steuerungssignal; Aktivieren des besagten Pulldown-Treibersignals um einen Pulldown-Transistor zu veranlassen das Ausgabe-Signal mit im Wesentliche besagter zweiter Anstiegsrate in einer Strom-limitierten Betriebsart anzusteuern, in Reaktion auf ein viertes Treiber-Steuerungssignal, wobei nach einer Schwenkperiode besagter Pulldown-Treiber besagtes Pulldown-Treibersignal mit einer zweiten vorbestimmten Spannung in besagter Gegentakt (push-pull)-Betriebsart und mit einer Spannung bestimmt von einer zweiten Stromquelle in besagter Strom-limitierten Betriebsart bereitstellt; und Ansteuern des Ausgabe-Signals auf dem Ausgabe-Anschluss durch besagte Pullup- und Pulldown-Transistoren, wahlweise in Reaktion auf besagte Pullup- und Pulldown-Treibersignale.
Das Verfahren nach Anspruch 9, weiter beinhaltend: Aktivieren des besagten ersten Treiber-Steuerungssignals in Reaktion auf einen ersten Zustand des Daten-Signals und einen ersten Zustand des Betriebsart-Signals; Aktivieren des besagten zweiten Treiber-Steuerungssignals in Reaktion auf besagten ersten Zustand des besagten Daten-Signals und einen zweiten Zustand auf dem Betriebsart-Signal; Aktivieren des besagten dritten Treiber-Steuerungssignals in Reaktion auf einen zweiten Zustand des besagten Daten-Signals und besagten ersten Zustand des besagten Betriebsart-Signals; und Aktivieren des besagten vierten Treiber-Steuerungssignals in Reaktion auf besagten zweiten Zustand des besagten Daten-Signals und besagten zweiten Zustand des besagten Betriebsart-Signals.