DE69309196T2

DE69309196T2 - Ausgangstreiber einer integrierten Schaltung

Info

Publication number: DE69309196T2
Application number: DE69309196T
Authority: DE
Inventors: David Charles Mcclure
Original assignee: SGS Thomson Microelectronics Inc
Current assignee: STMicroelectronics lnc USA
Priority date: 1992-08-31
Filing date: 1993-08-27
Publication date: 1997-08-07
Anticipated expiration: 2013-08-28
Also published as: EP0586207B1; EP0586207A1; DE69309196D1; JPH06209074A; US6262617B1

Description

Die vorliegende Erfindung bezieht sich allgemein auf integrierte Halbleiterschaltungseinrichtungen, und insbesondere auf Ausgangstreibereinrichtungen.
Es ist wohlbekannt, daß ein als Energiezufuhrleitungs- Induktionsrauschen bekanntes Phänomen die potentielle Ausgangsfunktion bzw. -fähigkeit einer integrierten Schaltungseinrichtung wesentlich verringern kann. Dieses Phänomen, das sich aus der Induktion an verschiedenen Signalleitungen sowohl auf dem Chip als auch von dem Chip zum Gehäuse bzw. zur Baugruppe ergibt, ist proportional sowohl zur Induktion als auch zur Stromänderungsrate im Hinblick auf die Zeit (di/dt) und veranlaßt das Ausgangssignal und die Leistungszufuhrleitungen zu oszillieren oder zu springen.
Da der Ausgang des Chips nicht ausgegeben wird bis die Leistungszufuhrleitungen zur Ruhe gekommen sind, hat die Induktion des Leistungszufuhrleitungs-Induktionsrauschens die Wirkung, die potentielle Ausgangsfunktion einer integrierten Schaltungseinrichtung zu verlangsamen. Viele verschiedene Konstruktionstechniken sind bei einem Versuch entwickelt worden, um di/dt zu begrenzen und gleichzeitig die Ausgangsfunktion des Chips zu erhöhen.
Ein allgemeiner Versuch zu diesem Problem ist es, di/dt für sämtliche Ausgangstreiber zu beschränken. Das Beschränken von di/dt ermöglicht es, sowohl die Netz- bzw. Leistungszufuhrleitung schneller zu stabilisieren, als auch die Zeitdauer zu vergrößern, die sich ein Ausgangstreiber nimmt, um Zustände zu ändern. Jedoch kann bei einer angemessenen di/dt-Beschränkung dieser Kompromiß immer noch zu einer Absenkung der Zugriffszeit an den Ausgangsstiften bzw. -pins der integrierten Schaltungsbaugruppe bzw. -gehäuses führen, was eine Erhöhung der Einrichtungsfunktion erbringt.
Die Begrenzung von di/dt ist durch mehrere Verfahren realisiert worden. Ein Verfahren ist es, Widerstände zu den Netzleitungen bzw. Leistungszufuhrleitungen der Ausgangstransistoren oder den Stufen hinzuzufügen, die die Ausgangstransistoren treiben. Die Widerstände verringern die Schaltrate der Ausgangstreiber einheitlich. Ein anderes Verfahren, um di/dt zu begrenzen, ist es, einen Ausgangstreiber zu verwenden, der aufgebaut ist, um die Last mit einem konstanten di/dt zu betreiben. Ein anderer Versuch ist es, Leistungsbusse für die Ausgangstreiber zur Verfügung zu stellen, die von dem Rest der Schaltung getrennt sind.
Es ist bekannt, daß die Ausgänge an den Ausgangsstiften bzw. -pins der integrierten Schaltungsbaugruppe nicht allesamt den Zustand zu der gleichen Zeit ändern. Da nicht gültigerweise auf den Chip zugegriffen werden kann, bis der langsamste Ausgangsstift bzw. -pin fertig ist, gibt es eine Wartezeit zwischen der Zeit, zu der der schnellste Ausgangsstift den Zustand ändert und der Zeit, zu der der langsamste Ausgangsstift den Zustand ändert.
Gegenwärtig verfügbare Verfahren zum Beschränken von di/dt erhöhen die Betriebsgeschwindigkeit der Einrichtung, indem die Leistungszufuhroszillationen minimiert werden, jedoch versuchen die Verfahren nicht, die Wartezeit zu verringern. Folglich ist die Gesamtbetriebsgeschwindigkeit der Einrichtung geringer als die maximale theoretische Geschwindigkeit.
Es wäre wünschenswert, die Betriebsgeschwindigkeit der Einrichtung über die gegenwärtig erzielbare durch die Verringerung der Ausgleichszeit für die Leistungszufuhroszillation zu steigern, ohne unter Wartezeitverzögerungen in dem Maße wie im Stand der Technik zu leiden.
Gemäß einem ersten Gesichtspunkt der vorliegenden Erfindung wird eine Halbleitereinrichtung zur Verfügung gestellt, die mehrere Ausgangsanschlüsse hat, die mehrere Ausgangstreiber aufweisen, die jeweils an einen jeweiligen Ausgangsanschluß angeschlossen sind, wobei jeder der Ausgangstreiber eine entsprechende Steuereinrichtung zum Steuern der Anstiegsgeschwindigkeit der Ausgangstreiber enthält, so daß die Anstiegsgeschwindigkeit von zumindest einem der Ausgangstreiber von der Anstiegsgeschwindigkeit eines anderen der Ausgangstreiber unterschiedlich ist, wodurch der Zeitunterschied zwischen der Zustandsänderung an den Ausgangsanschlüssen verringert ist.
Gemäß einem zweiten Gesichtspunkt der vorliegenden Erfindung wird ein Verfahren zum unterschiedlichen Steuern von Ausgangsanstiegsgeschwindigkeiten einer Halbleitereinrichtung zur Verfügung gestellt, die mehrere Ausgangstreiber hat, die jeweils an einen jeweiligen Ausgangsanschluß angeschlossen sind, das die Schritte aufweist, daß mehrere Datensignale von zumindest einer Datenquelle erzeugt werden; daß die Ausgangstreiber mit den mehreren Datensignalen betrieben bzw. angesteuert werden; und daß die Anstiegsgeschwindigkeit der Ausgangstreiber so gesteuert wird, daß zumindest ein Ausgangstreiber eine unterschiedliche Anstiegsrate hat als ein anderer, wodurch der Zeitunterschied zwischen der Änderung des Zustands an dem Ausgangsanschluß verringert wird.
Deshalb wird, wie offenbart, eine Halbleitereinrichtung zur Verfügung gestellt, die mehrere Ausgangstreiber hat, deren Anstiegsgeschwindigkeiten unterschiedlich gesteuert werden. Die Anstiegsgeschwindigkeiten der Ausgangstreiber werden durch eine Steuereinrichtung derart gesteuert, daß die Anstiegsgeschwindigkeit von zumindest einem der Ausgangstreiber unterschiedlich von der Anstiegsgeschwindigkeit eines anderen Ausgangstreibers ist. Bevorzugt werden die Anstiegsgeschwindigkeiten so unterschiedlich gesteuert, daß ein Ausgangstreiber, der ein Signal treibt bzw. betreibt, das einen Ausgangsstift bzw. -pin einer Halbleiterbaugruppe bzw. -gehäuses später erreicht, mit -einer schnelleren Rate ansteigt als ein Ausgangstreiber, der ein Signal treibt bzw. betreibt, das einen Ausgangsanschluß bzw. -pin einer Halbleiterbaugruppe bzw. -gehäuses früher erreicht. Auf diese Weise können die Ausgangsstifte bzw. -pins einer Halbleiterbaugruppe bzw. -gehäuses betrieben werden, um die Zustände zu näherungsweise der gleichen Zeit zu ändern. Die Anstiegsraten der Ausgangstreiber können über die Verwendung von programmierbaren Widerständen unterschiedlich betrieben werden.
Eine Ausführungsform der Erfindung wird nun unter Bezugnahme auf die begleitenden Darstellungen beschrieben, in denen:
Fig. 1 eine Draufsicht auf eine integrierte Schaltungsbaugruppe gemäß der vorliegenden Erfindung ist;
Fig. 2 eine Darstellung eines einzelnen Ausgangstreibers ist, der an einen Ausgangskontakt angeschlossen ist;
Fig. 3 eine Logikdarstellung eines Ausgangstreibers ist, die den bevorzugten Platz der differentiellen di/dt- Steuerschaltung zeigt;
Fig. 4 eine schematische Darstellung eines NAND-Gat ters ist, das eine bevorzugte Art einer differentiellen di/dt-Steuerschaltung zeigt;
Fig. 5 eine Draufsicht einer auswählbaren Widerstandslast ist; und
Fig. 6 - 9 Zeitdiagramme sind, die den Betrieb von verschiedenen Ausgangstreiberschaltungen darstellen.
-Es ist der allgemeine Zweck dieser Erfindung, die Betriebsgeschwindigkeit einer integrierten Schaltungseinrichtung zu steigern. Es ist bekannt, daß die Betriebsgeschwindigkeit gesteigert werden kann, indem Schaltungen in den Ausgangstreibern realisiert werden, um die Änderungsrate des Stromes (di/dt) zu begrenzen, der durch die Ausgangstreiber während eines Zustandsübergangs abgezogen wird. Die vorliegende Erfindung setzt in ihrer bevorzugten Ausführungsform die neue Idee ein, di/dt für jeden Ausgangstreiber unterschiedlich zu begrenzen.
Das unterschiedliche bzw. differentielle Begrenzen von di/dt wird als eine di/dt-Begrenzungsschaltung für die Ausgangstreiber vorsehend definiert, so daß zumindest einer der Ausgangstreiber einer unterschiedliche di/dt-Grenze als zumindest einer der anderen Ausgangstreiber hat. Die bevorzugte Ausführungsform der differentiellen di/dt- Begrenzungsschaltung wird unten beschrieben.
Fig. 1 ist eine Darstellung einer integrierten Schaltung 10, die acht Ausgangsstifte bzw. -pins hat, wobei es jedoch durch die Fachleute im Stand der Technik erwartet wird, daß integrierte Schaltungen anderer Größe Vorteile aus der unten beschriebenen Erfindung ziehen können. Auf die Baugruppe mit integrierter Schaltung wird durch eine äußere Einrichtung über die Ausgangsleiter 12 - 26 zugegriffen. Eine niedrige Bezugsspannung wird über den Leiter 28 (Vss) zur Verfügung gestellt und eine hohe Bezugsspannung wird über den Leiter 30 (Vcc) vorgesehen. Ein integrierter Schaltungschip 32 ist innerhalb der Baugruppe 34 mit integrierter Schaltung plaziert.
Der bevorzugte Platz der Verbindungs- bzw. Bondkontakte 36 - 52 wird an der äußeren Kante des integrierten Schaltungschips 32 gezeigt. Die äußeren Leiter 12 - 26 sind an die Verbindungs- bzw. Bondkontakte über Verbindungs-drähte bzw. Bonddrähte 54 - 68 angeschlossen. Der bevorzugte Platz der Ausgangstreiber 70 - 84 wird benachbart zu den Verbindungs- bzw. Bondkontakten 36 - 50 gezeigt. Die Ausgangstreiber 70 - 84 treiben die Datensignale D0 - D7, die von der Datenquelle 86 empfangen werden, so, daß ein annehmbares Signal für die Einrichtungen zur Verfügung gestellt wird, die auf die integrierte Schaltung 10 zugreifen. Das Datensignal wird von der Datenquelle 86 zu den Ausgangstreibern 70 - 84 über die Datenleitungen 80 - 102 übertragen. Die Datenquelle 86 repräsentiert irgendwelche Schaltungen, wie etwa Leseverstärker, die Datensignale zur zum Chip äußeren Kommunikation erzeugen.
Die Fig. 2 ist eine symbolische Darstellung eines einzelnen Ausgangstreibers 104, eines Verbindungs- bzw. Bondkontaktes 106 und eines Verbindungs- bzw. Bonddrahtes 108 der integrierten Schaltung 10. Der Ausgangstreiber besteht aus einer Treiberschaltung 110 und der Differential-di/dt-Steuerschaltung 112. Es wird von den Fachleuten im Stand der Technik vorgezogen werden, daß die Differential-di/dt-Steuerschaltung zwischen der hohen Bezugsspannung 104 (Vcc) und der Treiberschaltung 110, zwischen der niedrigen Bezugsspannung 116 (Vss) und der Treiberschaltung 110, zwischen beiden, wie gezeigt, oder an irgendeinem anderen Platz angeordnet ist, so daß di/dt zu dem Ausgangstreiber 110 begrenzt wird.
Die Fig. 3 ist eine symbolische Darstellung der bevorzugten Ausführungsform eines Ausgangstreibers 104 und eines Verbindungs- bzw. Bondkontaktes 106. Der Ausgangstreiber besteht aus einer Treiberschaltung 110 und einer Differential-di/dt-Steuerschaltung 112. Die Treiberschaltung 110 besteht aus einem NAND-Gatter 118, einem Inverter 120, einem NOR-Gatter 122, einem p-Kanal-Transistor 124 und einem n-Kanal-Transistor 126. Die Treiberschaltung 110 ist an eine Bezugsquelle 114 mit hoher Spannung (Vcc) und an eine Bezugsquelle 116 mit niedriger Spannung (Vss) angeschlossen. Wie es im Stand der Technik bekannt ist, kann der Transistor 124 ein n-Kanal-Transistor sein, um seine Widerstandsfähigkeit gegenüber Aufspeicherungseffekten zu verbessern.
Zwei Signale, das Ausgangssperrsignal 128 und das Datensignal 130, werden durch den Ausgangstreiber 104 empfangen. Wenn das Ausgangssperrsignal 128 niedrig ist und das Datensignal 130 von niedrig zu hoch wechselt, wird der p-Kanal-Transistor 124 von einem ausgeschalteten Zustand in einen eingeschalteten Zustand übergehen. Der n-Kanal-Transistor 126 wird von einem eingeschalteten Zustand zu einem ausgeschalteten Zustand übergehen. Das NAND-Gatter 118 und das NOR-Gatter 122 stellen die Spannung zur Verfügung, um den p-Kanal-Transistor 124 bzw. den n-Kanal-Transistor 126 zu treiben bzw. zu betreiben. Deshalb beschränkt die Einschränkung der Anstiegsgeschwindigkeit des NAND-Gatters 118 und des NOR-Gatters 122 die Änderungsgeschwindigkeit des Stromes über den p-Kanal-Transistor 124 und den n-Kanal- Transistor 126.
Wenn der p-Kanal-Transistor 124 und der n-Kanal-Transistor 126 die Zustände wechseln, beginnen sie, Strom zusammen mit dem Rest der Treiberschaltung 110 zu ziehen. Die Änderungsrate dieses Stroms wird durch di/dt dargestellt. Um die Änderungsrate des Stroms zu steuern, wird die Differential-di/dt-Steuerschaltung zwischen die Leistungszufuhr und das NAND-Gatter 118 und das NOR-Gatter 122 eingesetzt. Die "Differential-di/dt-Steuerschaltung" wird als Nomenklatur benutzt, weil die di/dt-Grenze von einigen der Ausgangstreiber abweichen wird.
Die Fig. 4 stellt die bevorzugte Ausführungsform des Abschnitts des NAND-Gatters 118 der Treiberschaltung 110 und die bevorzugte Ausführungsform der Differential-di/dt- Steuerschaltung 112 dar. Das NAND-Gatter 118 besteht aus zwei p-Kanal-Transisatoren 132, die parallel angeschlossen sind, und zwei n-Kanal-Transistoren 134, die in Serie bzw. Reihe angeschlossen sind. Jede der Eingangssignalleitungen 136 und 138 ist an einen der p-Kanal-Transistoren 132 und an einen der n-Kanal-Transistoren 134 angeschlossen. Die Differential-di/dt-Steuerschaltung 112 besteht aus programmierbaren Widerständen 140. Ein niedriger Widerstandwert wird verwendet, um eine geringere Strombegrenzung vorzusehen.
Der Widerstand 140, der an die p-Kanal-Einrichtungen 132 angeschlossen ist, stellt eine Anstiegsgeschwindigkeitsbegrenzung während des positiv vorangehenden Übergangs des NAND-Gatterausgangs zur Verfügung und der Widerstand 140, der an die n-Kanal-Einrichtung 134 angeschlossen ist, stellt während eines negativ gehenden Übergangs des Ausgangs eine Anstiegsgeschwindigkeitsbegrenzung zur Verfügung. Die zwei Widerstände 140 brauchen nicht den gleichen Wert zu haben und einer muß tatsächlich in Abhängigkeit von der bestimmten Konstruktion bzw. dem bestimmten Aufbau nicht einbezogen werden. Das NOR-Gatter 122 ist in einer ähnlichen Weise aufgebaut und arbeitet analog.
Die Fig. 5 ist eine bevorzugte Ausführungsform des Strombegrenzungswiderstandes 140. Der Widerstand 140 ist ein programmierbarer Poly-Widerstand, könnte jedoch jede andere Art von Widerstand, die im Stand der Technik bekannt ist, sein. Verschiedene Widerstandswerte können erhalten werden, indem der Metall-Zwischenverbindungsleiterabschnitt 142 an den Poly-Widerstand 144 an verschiedenen Kontaktorten 146 - 154 angeschlossen wird. Die Herstellung des Kontakts am Ort 146 stellt einen höheren Widerstandswert zur Verfügung, während die Herstellung eines Kontaktes am Ort 154 einen niedrigeren Widerstandswert vorsieht. Die Verwendung eines derartigen programmierbaren Widerstandes ermöglicht es, einen modularen Ausgangstreiberaufbau zu verwenden, um den verschiedenen Ausgangstreibern eine differentielle di/dt-Begrenzung zur Verfügung zu stellen.
Die Fig. 6 - 9 sind Zeitdiagramme der Datensignale D0 - D7 an verschiedenen Punkten der integrierten Schaltung 10. Die Datensignale D0 - D7 stellen Daten von einer integrierten 8-Bit-Schaltung 10 dar, wobei es jedoch für den Fachmann im Stand der Technik klar ist, daß integrierte Schaltungen anderer Größe ähnliche Zeitdiagramme haben werden und einen Nutzen aus der unten beschriebenen Erfindung ziehen können.
Fig. 6 ist eine Zeitdarstellung, die Datensignale D0 - D7 an dem Ausgang der Datenquelle 86 darstellt. Wie oben beschrieben, stellt die Datenquelle 86 eine Schaltung dar, wie etwa Leseverstärker oder ein Register, die Ausgangssignale erzeugt. Die Datensignale D0 - D7 werden an der Datenquelle 86 gezeigt, wobei sie von einem niedrigen Zustand bei ta = 0 zu einem hohen Zustand bei ta = 1 wechseln. Es wird für die Fachleute im Stand der Technik klar sein, daß die Datensignale D0 - D7 nicht tatsächlich die Zustände gleichzeitig ändern können. Es wird ferner durch die Fachleute im Stand der Technik bevorzugt werden, daß die Zustandsänderungen auch von hoch auf niedrig oder irgendwelche Kombinationen davon lauten können.
Die Fig. 7 ist ein Zeitdiagramm, das Datensignale D0 - D7 an den Eingängen zu den Ausgangstreibern 70 - 84 jeweils darstellt. Die Datensignale D0 - D7 kommen an dem Eingang der Ausgangstreiber zu verschiedenen Zeiten, die von tb = 0 bis tb = 6 reichen, an. Die Zeitverzögerungen kommen aufgrund der unterschiedlichen Fortbewegungsverzögerungen der Datensignale D0 - D7 zustande. Die differentielle Fortbewegungsverzögerung wird durch verschiedene Faktoren verursacht, die ein unterschiedliches induktives und kapazitives Laden und längere Datenleitungen 88 - 102 für einige der Dätensignale D0 - D7 umfassen. Ausgangstreiber, die weiter von der Datenquelle angeordnet sind, werden ihre Daten allgemein später empfangen. Auch können Ausgangstreiber, die weiter von den Zufuhrstiften bzw. Pins entfernt sind, dazu neigen, aufgrund des Widerstands und der Induktion der Zufuhrleitungen langsamer zu schalten.
Fig. 7 zeigt D0 und D7, die an den Ausgangstreibern 70 und 84 zu der gleichen Zeit anlangen, D1 und D6, die an den Ausgangstreibern 72 und 82 zu der gleichen Zeit ankommen, D2 und D5, die an den Ausgangstreibern 74 und 80 zu der gleichen Zeit ankommen, und D3 und D4, die an den Ausgangstreibern 76 und 78 zu der gleichen Zeit ankommen. Weil einige der Datensignale D0 - D7 an einem Ausgangstreiber früher als andere ankommen, werden jene Ausgangstreiber früher beginnen, den Zustand zu ändern als die anderen. Es wird den Fachleuten im Stand der Technik klar sein, daß die Datensignale D0 - D7 an den Eingängen der Ausgangstreiber zu anderen als den gezeigten Zeiten ankommen können.
Auf eine integrierte Schaltung 10 kann nicht gültigerweise durch eine andere Einrichtung zugegriffen werden, bis sämtliche ihrer Ausgänge an den Ausgangsleitern 12 - 26 die Änderung in ihre passenden bzw. zutreffenden Zustände beendet haben. Im Ergebnis wird die Betriebsgeschwindigkeit der integrierten Schaltung 10 unter Verwendung der Zeit gemessen, zu der der langsamste Ausgang den Zustand wechselt. Falls es für jene Ausgangsleiter eine geringere di/dt-Grenze gibt, die den Zustand langsamer als andere ändern, wird die Anstiegsgeschwindigkeit der langsameren Ausgänge ansteigen. Der Zeitunterschied zwischen der Zeit, zu der der schnellste Ausgangsleiter den Zustand wechselt und der Zeit, zu der der langsamste Ausgangsleiter seinen Zustand wechselt, wird deshalb verringert oder beseitigt.
Eine geringere di/dt-Beschränkung neigt auch dazu, größere Leistungszufuhroszillationen oder -sprünge zu verursachen. Die Leistungszufuhroszillationen veranlassen die Signale D0 - D7 an den Ausgangsleitern 12 - 26 jeweils zu oszillieren. Jedoch ist die Zeit, mit der Differentialdi/dt-Begrenzung, die dadurch gespart wird, daß die langsameren Ausgangsleiter dazu gezwungen werden die Zustände schneller zu ändern, größer als die Steigerung der Zeit, die notwendig ist, um die Ausgangsleiter zu stabilisieren. Im Ergebnis liegt eine Nettosteigerung der Betriebsgeschwindigkeit der integrierten Schaltung 10 vor.
Die Fig. 8 ist ein Zeitdiagramm, das die Datensignale D0 - D7 jeweils an den Ausgangsleitern 12 - 26 der integrierten Schaltung 10 mit der Realisierung der Differential-di/dt-Begrenzungsschaltung 112 darstellt. Der Zustand an den Ausgangsleitern der integrierten Schaltung 10, der jene Datensignale D0 - D7 empfängt, die an dem Eingang eines Ausgangstreibers eher als andere ankommen, wird, wie in Fig. 7 wiedergegeben, anfangen, den Zustand eher als die anderen zu wechseln. Wie in Fig. 8 gezeigt, beginnen die Ausgangsleiter 18 und 20, die Datensignale D3 und D4 empfangen, den Zustand bei tc = 0 zu wechseln, die Ausgangsleiter 16 und 22, die Datensignale D2 und D5 empfangen, beginnen den Zustand bei tc = 1 zu wechseln, die Ausgangsleiter 14 und 24, die die Datensignale D1 und D6 empfangen, beginnen den Zustand bei tc = 2 zu wechseln, und die Ausgangsleiter 12 und 26, die die Datensignale D0 und D7 empfangen, beginnen den Zustand bei tc = 3 zu wechseln.
Wie oben beschrieben, besteht die bevorzugte Differential-di/dt-Steuerschaltung aus einem programmierbaren Poly- Widerstand 140. Um eine geringere di/dt-Begrenzung zur Verfügung zu stellen, sollte der programmierbare Poly-Widerstand 140 für einen kleineren Widerstand programmierbar sein. In der dargestellten Ausführungsform ist die Differential-di/dt-Begrenzungsschaltung 112 so angelegt, daß das di/dt für die Ausgangstreiber 70 und 84 größer ist als für die Ausgangstreiber 72 und 82, wobei di/dt für die Ausgangstreiber 72 und 82 größer ist als für die Ausgangstreiber 74 und 80, und wobei di/dt für die Ausgangstreiber 74 und 80 größer ist als für die Ausgangstreiber 76 und 78.
Das größer di/dt wird ermöglicht, um so schneller ein Ausgangsleiter seinen Zustand ändern wird. Im Ergebnis ändern die Ausgangsleiter 12 und 26, die die Signale D0 bzw. D7 empfangen, die Zustände in Delta-tc = 1, die Ausgangsleiter 14 und 24, die die Signale D1 und D6 empfangen, ändern die zustände in Delta-tc = 2, die Ausgangsleiter 16 und 22, die die Signale D2 und D5 empfangen, ändern die Zustände in Delta-tc = 3, und die Ausgangsleiter 18 und 20, die die Signale D3 und D4 empfangen, ändern die Zustände in Delta-tc = 4. Das Ergebnis lautet, daß sämtliche Ausgangsleiter 12 - 26 ihren Endzustand gleichzeitig erreichen.
Es wird durch jene im Stand der Technik erkannt werden, daß das obige Beispiel zu darstellerischen Zwecken dient und Realisierungen weithin in Abhängigkeit von den bestimmten Kennzeichen einer bestimmten Einrichtung variieren werden. Zum Beispiel können nur einer oder zwei Ausgangstreiber eine schnellere di/dt-Grenze benötigen, um den Gesantbetrieb der Einrichtung zu verbessern. Die bestimmten Pegel der Anstiegsgeschwindigkeitsbegrenzung, die in die verschiedenen Ausgangstreiber einprogrammiert werden, werden einen Kompromiß zwischen dem Verbessern der Ausgangsgeschwindigkeit der langsameren Treiber darstellen, während die di/dt-Begrenzung niedrig genug gehalten wird, um den Leistungszufuhrsprung zu minimieren.
Die Fig. 9 ist ein Zeitdiagramm, das Datensignale D0 - D7 an den jeweiligen Ausgangsleitern 12 - 26 der integrierten Schaltung 10 ohne die Realisierung der Differential- di/dt-Begrenzung darstellt. Für diese Darstellung ist passend zu der Praxis nach dem Stand dertechnik die Anstiegsgeschwindigkeit sämtlicher Ausgangstreiber die gleiche. Der Zustand an den Ausgangsleitern der integrierten Schaltung 10, die jene Datensignale D0 - D7 empfängt, die an dem Eingang eines Ausgangstreibers 70 - 84 eher als an anderen ankommen, wird, wie in Fig. 7 dargestellt, eher als die anderen beginnen, sich zu ändern. Wie in Fig. 9 gezeigt, beginnen die Ausgangsleiter 18 und 20, die die Datensignale D3 und D4 empfangen, den Zustand bei td = 0 zu ändern, die Ausgangsleiter 16 und 22, die die Datensignale D2 und D5 empfangen, beginnen den Zustand bei td = 1 zu ändern, die Ausgangsleiter 14 und 24, die die Datensignale D1 und D6 empfangen, beginnen den Zustand bei td = 2 zu ändern, und die Ausgangsleiter 12 und 26, die die Datensiganle D0 und D7 empfangen, beginnen den Zustand bei td = 3 zu ändern bzw. zu wechseln.
Ohne eine Differential-di/dt-Begrenzung werden die Ausgangsleiter, die vor den anderen Ausgangsleitern beginnen, den Zustand zu ändern, auch die Zustandsänderung vor den anderen Ausgangsleitern beenden. Weil di/dt nicht differentiell gesteuert wird, führt die Änderung der Zustände der Ausgangsleiter 12 - 26 bei Delta-td = 4 zur Anderung des Zustands der verschiedenen Ausgangsleiter zu verschiedenen Zeiten. Der Zeitunterschied zwischen dem Zeitpunkt, zu dem die schnellsten Ausgangsleiter 18 und 20, die die Datensignale D3 und D4 empfangen, und dem Zeitpunkt, zu dem die langsamsten Ausgangsleiter 12 und 16, die die Datensignal D0 und D7 empfangen, den Zustand ändern, beträgt Delta-td = 3.
Folglich kann die Bereitstellung einer Differential- di/dt-Begrenzung für die Ausgangstreiber einer Einrichtung ihre Gesamtfunktion verbessern. Die zur Bereitstellung einer geringeren Begrenzung an ansonsten langsamen Ausgangstreibern kann die Verzögerung verringern, bevor sämtliche Ausgänge gültig sind, ohne unverhältnismäßig die zuwiderlaufenden Wirkungen eines Leistungszufuhrsprunges zu verstärken. Dies trifft insbesondere zu, wenn nur eine geringe Anzahl von Ausgangstreibern eine verringerte di/dt- Begrenzung benötigt. Die Anstiegsgeschwindigkeiten der verschiedenen Ausgangstreiber können eingestellt werden, um die Ausgangsgeschwindigkeit zu der Zufuhrsprungminimierung zu optimieren.

Claims

1. Halbleitereinrichtung mit mehreren Ausgangsanschlüssen, die aufweisen:

mehrere Ausgangstreiber, die jeweils an einen jeweiligen Ausgangsanschluß angeschlossen sind, wobei jeder der Ausgangstreiber eine entsprechende Steuereinrichtung zum Steuern der Anstiegsgeschwindigkeiten der Ausgangstreiber enthält, so daß die Anstiegsgeschwindigkeit von zumindest einem der Ausgangstreiber von der Anstiegsgeschwindigkeit eines anderen der Ausgangstreiber unterschiedlich ist, wodurch der Zeitunterschied zwischen der Zustandsänderung an den Ausgangsanschlüssen verringert ist.

2. Halbleitereinrichtung nach Anspruch 1, in der jede der mehreren Ausgangstreiber aus zwei Ausgangstransistoren in Serie und einer Steuereinrichtung besteht, die an die Ausgangstransistoren angeschlossen ist.

3. Halbleitereinrichtung nach Anspruch 1, in der jede der mehreren der Steuereinrichtungen eine Steuerschaltung umfaßt, um die Menge des Stroms zu steuern, der durch den entsprechenden Ausgangstreiber beim Ändern der Zustände verwendet wird, und wobei zumindest einer der Ausgangstreiber gesteuert wird, um die verringerte Stromrate der Änderungsbegrenzung zu verwenden, so daß die Anstiegsgeschwindigkeit von zumindest einem derartigen der Ausgangstreiber größer ist als die Anstiegsgeschwindigkeit eines anderen der Ausgangstreiber.

4. Halbleitereinrichtung nach Anspruch 3, in der die Steuerschaltung programmierbare Widerstände umfaßt, die zwischen einer Leistungszufuhr und Transistoren der Steuerschaltung angeschlossen sind.

5. Halbleitereinrichtung nach Anspruch 1, in der ein erster Ausgangstreiber weiter von einer Datenquelle als ein zweiter Ausgangstreiber entfernt ist und in der die Steuereinrichtung eine Steuerschaltung enthält, die die Strommenge begrenzt, die durch die Ausgangstreiber bei der Zustandsänderung verändert wird, was zu einer geringeren di/dt-Begrenzung für den ersten Ausgangstreiber als für den zweiten Ausgangstreiber führt.

6. Halbleitereinrichtung nach Anspruch 1, in der ein erster der Ausgangstreiber weiter von einem Zufuhrstift bzw. -pin als ein zweiter der Ausgangstreiber entfernt ist, und in der die Steuereinrichtung eine Steuerschaltung enthält, die die Strommenge begrenzt, die bei der Zustandsänderung durch die Ausgangstreiber verwendet wird, was zu einer geringeren di/dt-Begrenzung für den ersten Ausgangstreiber als für den zweiten Ausgangstreiber führt.

7. Halbleitereinrichtung nach Anspruch 1, in der die Signalfortbewegungszeit von einer Datenquelle zu dem Ausgangsstift bzw. -pin der Halbleiterbaugruppe, der mit einem ersten der Ausgangstreiber verbunden ist, größer als die Signalfortbewegungszeit von der Datenquelle zu dem Ausgangsstift bzw. -pin der Halbleiterbaugruppe ist, die mit einem zweiten der Ausgangstreiber verbunden ist, und in der die Steuereinrichtung die Steuerschaltung enthält, die die Strommenge begrenzt, die durch die Ausgangstreiber bei der Zustandsänderung verwendet wird, was zu einer geringeren di/dt-Begrenzung für den ersten Ausgangstreiber als für den zweiten Ausgangstreiber führt.

8. Halbleitereinrichtung nach Anspruch 7, in der die Steuerschaltung programmierbare Widerstände enthält, die zwischen einer Leistungszufuhr und Transistoren der Steuerschaltung angeschlossen sind.

9. Halbleitereinrichtung nach Anspruch 1, in der die Steuereinrichtung derart arbeitet, daß die Ausgangstreiber unterschiedliche Anstiegsgeschwindigkeiten haben und in der die Ausgangssignale an den Bauelement- bzw. Gehäusestiften bzw. -pins der Halbleitereinrichtung die Zustände im wesentlichen zu der gleichen Zeit ändern.

10. Halbleitereinrichtung nach Anspruch 1, in der die Einrichtung zum Steuern der Anstiegsgeschwindigkeiten der Ausgangstreiber eine Steuerschaltung umfaßt, die programmierbare Widerstände enthält.

11. Halbleitereinrichtung nach Anspruch 1, in der ein erster Ausgangstreiber weiter von einer Datenquelle als ein zweiter Ausgangstreiber entfernt ist und in der die Steuereinrichtung so arbeitet, daß der erste Ausgangstreiber eine schnellere Anstiegsgeschwindigkeit hat als der zweite Ausgangstreiber.

12. Halbleitereinrichtung nach Anspruch 1, in der ein erster Ausgangstreiber weiter von einem Zufuhrstift bzw. -pin als ein zweiter Ausgangstreiber entfernt ist, und in der die Steuereinrichtung derart arbeitet, daß der erste Ausgangstreiber eine schnellere Anstiegsgeschwindigkeit als der zweite Ausgangstreiber hat.

13. Halbleitereinrichtung nach Anspruch 1, in der die Signalfortbewegungszeit von einer Datenquelle zu dem Ausgangsstift bzw. -pin der Halbleiterbaugruppe, der mit einem ersten Ausgangstreiber verbunden ist, größer als die Signalfortbewegungszeit von einer Datenquelle zu dem Ausgangsstift bzw. -pin der Halbleiterbaugruppe ist, die mit einem zweiten Ausgangstreiber verbunden ist, und in der die Steuereinrichtung derart arbeitet, daß die Anstiegsgeschwindigkeit des ersten Ausgangstreibers mit einer schnelleren Rate bzw. Geschwindigkeit als der zweite Ausgangstreiber ansteigt.

14. Verfahren zum differentiellen Steuern von Ausgangsanstiegsgeschwindigkeiten einer Halbleitereinrichtung, die mehrere Ausgangstreiber hat, die jeweils an einen jeweiligen Ausgangsanschluß angeschlossen sind, das die Schritte aufweist:

mehrere Datensignale werden von zumindest einer Datenquelle erzeugt;

die Ausgangstreiber werden mit den mehreren Datensignalen betrieben bzw. angesteuert;

und die Anstiegsgeschwindigkeit der Ausgangstreiber wird derart gesteuert, daß zumindest ein Ausgangstreiber eine unterschiedliche Anstiegsgeschwindigkeit hat als ein anderer, wodurch der Zeitunterschied zwischen der Änderung des Zustands an dem Ausgangsanschluß verringert wird.

15. Verfahren nach Anspruch 14, das ferner den Schritt aufweist:

die Anstiegsgeschwindigkeit der Ausgangstreiber wird derart gesteuert, daß ein Ausgangstreiber, der weiter von einem Zufuhrstift entfernt ist, mit einer schnelleren Geschwindigkeit bzw. Rate ansteigt als ein Ausgangstreiber mit einer geringeren induktiven Last.

16. Verfahren nach Anspruch 14, das den weiteren Schritt aufweist:

die Anstiegsgeschwindigkeit der Ausgangstreiber wird derart gesteuert, daß ein Ausgangstreiber, der um einen größeren Abstand von der Datenquelle entfernt ist, mit einer schnelleren Rate bzw. Geschwindigkeit ansteigt als ein Ausgangstreiber, der dichter bei einer Datenquelle ist.

17. Verfahren nach Anspruch 14, das ferner den Schritt aufweist:

wenn die Signalfortbewegungszeit von einer Datenquelle zu dem Ausgangsstift bzw. -pin der Halbleiterbaugruppe, der mit einem ersten Ausgangstreiber verbunden ist, größer ist als die Signalfortbewegungszeit von einer Datenquelle zu einem Ausgangsstift bzw. -pin der Halbleiterbaugruppe, der mit einem zweiten Ausgangstreiber verbunden ist, wird die Anstiegsgeschwindigkeit der Ausgangstreiber derart gesteuert, daß der erste Ausgangstreiber mit einer schnelleren Geschwindigkeit bzw. Rate ansteigt als der zweite Ausgangstreiber.

18. Verfahren nach Anspruch 14, das den weiteren Schritt aufweist:

die Anstiegsgeschwindigkeit der Ausgangstreiber wird derart gesteuert, daß die Ausgangstreiber mit unterschiedlichen Raten bzw. Geschwindigkeiten ansteigen, und wobei die Ausgangssignale an den Bauelementstiften bzw. -pins der Halbleitereinrichtung die Zustände zu näherungsweise der gleichen Zeit ändern bzw. wechseln.

19. Halbleitereinrichtung nach Anspruch 2, in der die Ausgangstransistoren in Serie einen p-Kanal-Transistor und einen n-Kanal-Transistor aufweisen.