-
Hintergrund der Erfindung
-
Technisches Gebiet
-
Die vorliegende Erfindung betrifft einen Leistungswandler (Englisch: power converter), der einen Feldeffekt-Transistor und eine Diode verwendet.
-
Beschreibung des verwandten Gebiets
-
Als ein Leistungswandler, der eine Halbleitervorrichtung mit einer großen Bandlücke nutzt in dem verwandten Gebiet, gibt es einen Spannungsquellen-Leistungswandler (Englisch: voltage-sourced power converter). Dieser Leistungswandler hat zwei Halbleiterschalter, die jeweils von einem FET (Feldeffekt-Transistor), der einen Halbleiter mit einer großen Bandlücke verwendet, und einer Freilaufdiode, die einen Halbleiter mit einer großen Bandlücke verwendet und invers-parallel (antiparallel) mit dem FET verbunden ist, gebildet werden. Diese beiden Halbleiterschalter sind mit einem Kondensator verbunden, fungierend als eine Spannungsquelle. Der Leistungswandler wandelt Leistung durch komplementäre Schaltvorgänge der FETs in den beiden Halbleiterschaltern.
-
Ein FET und eine Diode, die beide einen Halbleiter mit einer großen Bandlücke verwenden, können bei hohen Temperaturen betrieben werden und haben einen kleinen Schaltverlust im Vergleich zu einem IGBT und einer Diode, die beide einen Siliziumhalbleiter verwenden. Dementsprechend, indem man den Siliziumhalbleiter durch den Halbleiter mit der großen Bandlücke ersetzt, wird es möglich, eine Fläche des Halbleiters zu reduzieren und ein kühleres Kühlen des Halbleiters zu vereinfachen. Ferner, da passive Bauelemente wie zum Beispiel ein Kondensator und eine Spule aufgrund eines hochfrequenten Schaltens verkleinert werden können, wird es möglich, den Leistungswandler zu verkleinern.
-
Wenn ein FET als die Halbleiterschaltvorrichtung verwendet wird, ist es möglich, eine interne parasitäre Diode (Body-Diode) des FETs anstelle der Freilaufdiode zu verwenden. Nichtsdestotrotz wird die Freilaufdiode genutzt, da eine Charakteristik von Schaltvorgängen verbessert werden kann, indem eine Schottky-Barrier-Diode verwendet wird, die in der Lage ist, bei einer hohen Geschwindigkeit als die Freilaufdiode betrieben zu werden.
-
Ferner wird bei einem FET, der einen SiC-Halbleiter verwendet, der auch ein Halbleiter mit großer Bandlücke ist, erwartet, dass, wenn die Body-Diode energetisiert ist, ein Bipolar-Vorgang durch die Body-Diode eine kristalline Degradierung in dem SiC-Halbleiter fördert. Um ein solches Problem zu vermeiden, wird eine Freilaufdiode mit einer Ein-Spannung verwendet, die niedriger ist als eine Energetisierungs-Startspannung der Body-Diode, wie z. B. in Patentdokument 1 beschrieben.
Patentdokument 1:
JP-A-2007-305836 -
Der Leistungswandler in dem verwandten Gebiet verwendet jedoch einen FET, der auf zwei Weisen energetisiert werden kann (Richtungen von Drain zu Source und von Source zu Drain). Während der FET in einem Ein-Zustand ist, fließt daher ein Strom kaum durch die Freilaufdiode und der Strom fließt durch den FET mit einer niedrigeren Ein-Spannung als die Freilaufdiode.
-
Während komplementärer Schaltvorgänge der FETs in den zwei seriell-verbundenen Halbleiterschaltern fließt dementsprechend ein Strom durch die FETs in anderen Perioden als einer Totzeit. Die FETs erzeugen daher Wärme und Temperaturen der FETs steigen im Vergleich mit den Freilaufdioden. Daher ergibt sich das Problem, dass die Temperaturen der FETs die maximale Ausgangsleistung des Leistungswandlers begrenzen.
-
Zusammenfassung der Erfindung
-
Die Erfindung dient dazu, die oben diskutierten Probleme zu lösen und hat zum Ziel, einen Leistungswandler bereitzustellen, der eine höhere maximale Ausgangsleistung erreicht, indem eine Wärmeerzeugung in FETs des Leistungswandlers unterdrückt wird.
-
Ein Leistungswandler gemäß einem Aspekt der Erfindung umfasst: eine Gruppe von zwei Halbleiterschaltern, die Schaltvorgänge durchführen, die jeweils von einem FET und einer Freilaufdiode gebildet werden, die antiparallel mit dem FET verbunden ist, und wobei nur einer davon energetisiert wird, Leistung durch die Schaltvorgänge zu wandeln; einen Glättungskondensator; einen Abschnitt, der eine Richtung eines Stroms erfasst, der durch die Halbleiterschalter fließt; und einen Steuerungsabschnitt, der PWM-Gate-Signale der Halbleiterschalter in Gate-Signale wandelt, bei welchen Ein-Signale entweder teilweise oder ganz übersprungen werden, relativ zu komplementären Gate-Signalen, wenn die Richtung des Stroms, der durch die Halbleiterschalter fließt, negativ ist.
-
Durch eine derartige Konfiguration, durch ein Überspringen von Ein-Signalen der PWM-Gate-Signale, wenn die Richtung des Stroms, der durch die Halbleiterschalter fließt, negativ ist, wird eine Periode, in welcher der Strom durch die FETs fließt, kürzer, und im Gegenzug wird eine Periode, in welcher der Strom durch die Freilaufdioden fließt, länger. Dementsprechend, obwohl die Wärmeerzeugung in den Freilaufdioden erhöht wird, kann die Wärmeerzeugung in den FETs reduziert werden und daher können Temperaturen der FETs gesenkt werden. Es wird daher möglich, die maximale Ausgangsleistung des Leistungswandlers zu erhöhen. Die vorgenannten und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden in der folgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher werden, in Verbindung mit den zugehörigen Zeichnungen.
-
Kurze Beschreibung der Zeichnungen
-
1 ist ein elektrischer Schaltplan, der eine Konfiguration eines Leistungswandlers gemäß einer ersten Ausführungsform der Erfindung zeigt;
-
2 ist ein Schaltplan, der eine Konfiguration eines Halbbrücken-Inverters zeigt, der den Leistungswandler gemäß der ersten Ausführungsform der Erfindung verwendet;
-
3 ist ein Blockdiagramm, das einen Steuerungsabschnitt des Leistungswandlers gemäß der ersten Ausführungsform der Erfindung zeigt;
-
4 ist ein Spannungs-Strom-Kennliniendiagramm eines FETs und ein Spannungs-Strom-Kennliniendiagramm einer Freilaufdiode, gemäß der ersten Ausführungsform der Erfindung;
-
5A und 5B sind Ansichten, die einen Strom zeigen, der durch einen Halbleiterschalter fließt, gemäß der ersten Ausführungsform der Erfindung;
-
6 ist eine Ansicht, die eine Konfiguration eines FETs und einer Freilaufdiode zeigt, die den Halbleiterschalter gemäß der ersten Ausführungsform der Erfindung bilden;
-
7 ist eine Signalformdarstellung, die einen Betrieb in einem Komplementärschaltungsmodus durch den Leistungswandler gemäß der ersten Ausführungsform der Erfindung zeigt;
-
8 ist eine Signalformdarstellung, die einen Betrieb in einem Überspringungsschaltmodus durch den Leistungswandler gemäß der ersten Ausführungsform der Erfindung zeigt;
-
9 ist ein elektrischer Schaltplan, der eine Konfiguration eines 3-Phasen-Inverters zeigt, der den Leistungswandler gemäß der ersten Ausführungsform der Erfindung verwendet;
-
10 ist ein elektrischer Schaltplan eines DC-zu-DC-Wandlers, der den Leistungswandler gemäß der ersten Ausführungsform der Erfindung verwendet; und
-
11 ist ein elektrischer Schaltplan, der eine Konfiguration eines Leistungswandlers gemäß einer zweiten Ausführungsform der Erfindung zeigt.
-
Detaillierte Beschreibung der Erfindung
-
Im Folgenden werden bevorzugte Ausführungsformen eines Leistungswandlers der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben werden.
-
Erste Ausführungsform
-
1 ist ein elektrischer Schaltplan, der eine Konfiguration einer Hauptschaltung und eines Steuerungsabschnitts eines Leistungswandlers gemäß der ersten Ausführungsform der Erfindung zeigt.
-
Ein Leistungswandler 10 der ersten Ausführungsform ist ein Spannungsquellen-Leistungswandler, der mit einer Fähigkeit ausgestattet ist, eine DC-Spannung V1 zwischen einem Spannungsanschluss VH und einem Spannungsanschluss VL in eine rechteckförmige Spannung zu wandeln, durch komplementäre Schaltvorgänge von einer Gruppe von Halbleiterschaltern S1a und S1b, und die resultierende Spannung an einen Spannungsanschluss VM1 auszugeben.
-
Bezugnehmend auf 1 umfasst der Leistungswandler 10 einen Glättungskondensator C1, der die DC-Spannung V1 glättet, eine Gruppe der Halbleiterschalter S1a und S1b, einen Stromsensor CS1 als einen Abschnitt, der einen Strom erfasst, der durch die Halbleiterschalter S1a und S1b fließt, und einen Gate-Erzeugungsabschnitt 11.
-
Die Halbleiterschalter S1a und S1b in einer Gruppe werden von FET1a und FET1b gebildet, welche FETs sind, die einen Halbleiter mit großer Bandlücke nutzen (im Folgenden einfach als der FET1a und der FET1b zum Zwecke einer einfachen Beschreibung bezeichnet), und Freilaufdioden D1a und D1b, die jeweils antiparallel mit dem FET1a und dem FET1b verbunden sind. Der FET1a und der FET1b haben jeweils einen Source-Anschluss, einen Drain-Anschluss und einen Gate-Anschluss. Die Freilaufdioden D1a und D1b haben jeweils einen Anoden-Anschluss und einen Kathoden-Anschluss und werden von einer Schottky-Barrier-Diode gebildet.
-
Der Anoden-Anschluss der Diode D1a ist mit dem Source-Anschluss des FET1a verbunden und der Kathoden-Anschluss der Diode D1a ist mit dem Drain-Anschluss des FET1a verbunden. Ferner ist der Anoden-Anschluss der Diode D1b mit dem Source-Anschluss des FET1b verbunden und der Kathoden-Anschluss der Diode D1b ist mit dem Drain-Anschluss des FET1b verbunden.
-
Verbindungen in dem Leistungswandler 10 werden nun detailliert beschrieben werden.
-
In dem FET1a, der den Halbleiterschalter S1a bildet, ist der Source-Anschluss mit dem niederspannungsseitigen Anschluss VL des Glättungskondensators C1 verbunden und der Drain-Anschluss ist mit dem Spannungsanschluss VM1 verbunden. Ferner ist in dem FET1b, der den Halbleiterschalter S1b bildet, der Source-Anschluss mit dem Spannungs-Anschluss VM1 verbunden und der Drain-Anschluss ist mit dem hochspannungsseitigen Anschluss VH des Glättungskondensators C1 verbunden. Die Halbleiterschalter S1a und S1b und der Glättungskondensator C1, als eine Spannungsquelle fungierend, bilden zusammen den Spannungsquellen-Leistungswandler 10.
-
Ein Spannungsanschluss VMM1 ist mit dem Spannungsanschluss VM1 verbunden und der Stromsensor CS1 ist zwischen die Spannungsanschlüsse VM1 und VMM1 geschaltet. Der Stromsensor CS1 ist ein Stromsensor, der einen Strom, der in eine Richtung von dem Spannungsanschluss VM1 zu dem Spannungsanschluss VMM1 fließt, als einen Strom erfasst, der in eine positive Richtung fließt.
-
Nur einer von den Halbleiterschaltern S1a und S1b wird durch Schaltvorgänge leitend gemacht. Dementsprechend, während der Halbleiterschalter S1b leitend ist, ist ein Strom, der durch den Halbleiterschalter S1b fließt, gleich einem Erfassungsstrom in dem Stromsensor CS1. Gleichermaßen, während der Halbleiterschalter S1a leitend ist, ist ein Strom, der durch den Halbleiterschalter S1a fließt, gleich dem Erfassungsstrom in dem Stromsensor CS1, obgleich mit umgekehrter Polarität.
-
Wenn ein Strom in dem Stromsensor CS1 positiv ist, fließt ein Strom durch den Halbleiterschalter S1a in einer negativen Richtung, während er leitend ist, wohingegen ein Strom durch den Halbleiterschalter S1b in einer positiven Richtung fließt, während er leitend ist. Gleichermaßen, wenn ein Strom in dem Stromsensor CS1 negativ ist, fließt ein Strom durch den Halbleiterschalter S1a in einer positiven Richtung, wenn er energetisiert ist, wohingegen ein Strom durch den Halbleiterschalter S1b in einer negativen Richtung fließt, wenn er energetisiert ist. In anderen Worten dient der Stromsensor CS1 dazu, nicht nur einen Strom zwischen den Spannungsanschlüssen VM1 und VMM1 zu erfassen, sondern auch dazu, einen Strom, der durch die Halbleiterschalter S1a und S1b fließt, zu erfassen.
-
Der Gate-Anschluss des FET1a, der den Halbleiterschalter S1a bildet, ist verbunden mit einem Ausgangsanschluss einer Gate-Treiberschaltung 101a und ein Gate-Signal G1a wird in einen Eingangsanschluss der Gate-Treiberschaltung 101a eingegeben. Der Gate-Anschluss des FET1b, der den Halbleiterschalter S1b bildet, ist mit einem Ausgangsanschluss einer Gate-Treiberschaltung 101b verbunden und ein Gate-Signal G1b wird in einen Eingangsanschluss der Gate-Treiberschaltung 101b eingegeben.
-
Ein Erfassungsstrom IM1 in dem Stromsensor CS1 wird in den Gate-Erzeugungsabschnitt 11 eingegeben und die Gate-Signale G1a und G1b werden aus dem Gate-Erzeugungsabschnitt 11 ausgegeben. Die Gate-Signale G1a und G1b sind mit den Halbleiterschaltern S1a und S1b über die Gate-Treiberschaltungen 101a und 101b jeweils verbunden. Der FET1a und FET1b, die jeweils die Halbleiterschalter S1a und S1b bilden, werden jeweils eingeschaltet, wenn die Gate-Signale G1a und G1b Hochsignale sind (Ein-Signale) und werden ausgeschaltet, wenn die Gate-Signale G1a und G1b Niedrigsignale (Aus-Signale) sind.
-
2 ist eine Gesamtansicht, die schematisch Verbindungen des Leistungswandlers 10 zu einer Leistungsversorgung und einer Last zeigt, um einen Halbbrücken-Inverter zu bilden.
-
Bezugnehmend auf 2 ist ein hochspannungsseitiger Anschluss eines Kondensators CH mit dem hochspannungsseitigen Anschluss VH des Kondensators C1 verbunden und ein niederspannungsseitiger Anschluss eines Kondensators CL ist mit dem niederspannungsseitigen Anschluss VL des Kondensators C1 verbunden. Ein niederspannungsseitiger Anschluss des Kondensators CH und ein hochspannungsseitiger Anschluss des Kondensators CL sind mit einem Spannungsanschluss VN1 verbunden. Die Kondensatoren CH und CL sind Glättungskondensatoren, die die Spannung V1 des Kondensators C1 teilen, um die Spannung V1 zu glätten.
-
Eine Batterie Vs1, die als eine Spannungsquelle fungiert, wird zwischen die Spannungsanschlüsse VH und VL des Leistungswandlers 10 geschaltet. Eine AC-induktive Last LOAD wird zwischen die Spannungsanschlüsse VMM1 und VN1 geschaltet. Dieser Halbbrücken-Inverter führt einen Inverterbetrieb durch, um die DC-Spannung V1 auszugeben, die zwischen den Spannungsanschlüssen VH und VL eingegeben wird, an die Last LOAD, und einen Gleichrichterbetrieb, um Energie auszugeben, die in der Last LOAD akkumuliert ist, zwischen den Spannungsanschlüssen VH und VL. Der Inverterbetrieb und der Gleichrichterbetrieb werden durch Spannungs- und Stromphasen der Last LOAD angepasst.
-
3 ist ein Blockdiagramm, das eine Konfiguration des Gate-Erzeugungsabschnitts 11 zeigt, der der Steuerungsabschnitt des Leistungswandlers 10 ist. Der Gate-Erzeugungsabschnitt 11 umfasst einen PWM-Erzeugungsabschnitt 110, einen Modusauswahlabschnitt 111 und einen Gate-Überspringungsabschnitt 112.
-
Der PWM-Erzeugungsabschnitt 110 empfängt eine Eingabe eines Spannungsbefehls VM1* an den Spannungsanschluss VM1 und gibt komplementäre Gate-Signale G1a' und G1b' aus. Der Modusauswahlabschnitt 111 empfängt eine Eingabe des Erfassungsstroms IM1 in dem Stromsensor CS1 und gibt ein Modus-Signal MODE aus. Der Gate-Überspringungsabschnitt 112 empfängt Eingaben der komplementären Gate-Signale G1a' und G1b', das Modus-Signal MODE und den Erfassungsstrom IM1 und gibt die Gate-Signale G1a und G1b aus.
-
Der Modusauswahlabschnitt 111 berechnet einen effektiven Wert des Stroms IM1. In einem Fall, in dem der effektive Wert des Stroms IM1 groß ist bei einem Wert gleich oder größer als ein vorbestimmter Schwellenwert IM1th, gibt der Modusauswahlabschnitt 111 ein Modussignal MODE aus, das einen Überspringungsschaltmodus zeigt (einen Schaltmodus, bei welchem Ein-Signale von PWM-Gate-Signalen entweder teilweise oder ganz relativ zu den komplementären Gate-Signalen übersprungen werden, wenn der Strom negativ ist). In einem Fall, bei welchem der effektive Wert des Schwellenwerts IM1 klein ist bei einem Wert kleiner als der Schwellenwert IM1th, gibt der Modusauswahlabschnitt 111 ein Modussignal MODE aus, das einen Komplementärschaltmodus zeigt. Der Schwellenwert IM1th ist ein Schwellenwert, auf dessen Basis der Überspringungsschaltmodus oder der Komplementärschaltmodus gewählt wird.
-
Der PWM-Erzeugungsabschnitt 110 gibt die komplementären Gate-Signale G1a' und G1b' gemäß dem Spannungsbefehl VM1* aus. Die komplementären Gate-Signale G1a' und G1b' sind Signale, die sich komplementär zueinander verhalten. In anderen Perioden als einer Totzeit, die gesetzt wird, um einen Kurzschluss der Halbleiterschalter S1a und S1b zu verhindern, wird das Gate-Signal G1b' ein Aus-Signal, wenn das Gate-Signal G1a' ein Ein-Signal ist, und das Gate-Signal G1b' wird ein Ein-Signal, wenn das Gate-Signal G1a' ein Aus-Signal ist.
-
Die Totzeit ist eine Periode, während welcher die Gate-Signale G1a' und G1b' AUS-Signale werden, zu der Zeit eines Übergangs der Gate-Signale G1a' und G1b', und ist ausreichend kurz im Vergleich mit einem Schaltzyklus. Die Totzeit ist eine Periode um einen Kurzschluss der Halbleiterschalter S1a und S1b zu der Zeit eines Schaltübergangs zu verhindern.
-
Der Gate-Überspringungsabschnitt 112 bestimmt die Gate-Signale G1a und G1b auf Basis des Modus-Signals MODE, der komplementären Gate-Signale G1a' und G1b' und des Stroms IM1.
-
Wenn das Modus-Signal MODE den Komplementärschaltmodus zeigt, gibt der Gate-Überspringungsabschnitt 112 die Gate-Signale G1a und G1b aus, indem bestimmt wird als: Gate-Signal G1a = Gate-Signal G1a' und Gate-Signal G1b = Gate-Signal G1b'. Wenn das Modus-Signal MODE den Überspringungsschaltmodus zeigt, gibt der Gate-Überspringungsabschnitt 112 als die Gate-Signale G1a und G1b Signale aus, bei welchen EIN-Signale entweder teilweise oder ganz relativ zu den Gate-Signalen G1a' und G1b' übersprungen werden, wenn der Strom, der durch die Halbleiterschalter S1a und S1b fließt, negativ ist.
-
Unter Umständen, bei welchen das Modus-Signal MODE den Überspringungsschaltmodus zeigt, der Strom, der durch den Halbleiterschalter S1a fließt, negativ ist, und der Strom IM1 größer als ein Schwellenwert Ip ist (Schwellenwert gleich oder größer als 0), bestimmt der Gate-Überspringungsabschnitt 112 als: Gate-Signal G1a = niedriges Signal (AUS-Signal) und Gate-Signal G1b = Gate-Signal G1b', und gibt die Gate-Signale G1a und G1b aus, während EIN-Signale des Gate-Signals G1a übersprungen werden.
-
Unter Umständen, bei welchen das Modus-Signal MODE den Überspringungsschaltmodus zeigt, der Strom, der durch den Halbleiterschalter S1b fließt, negativ ist, und der Strom IM1 kleiner als ein Schwellenwert -Ip ist (ein Schwellenwert gleich oder kleiner als 0), bestimmt der Gate-Überspringungsabschnitt 112 als: Gate-Signal G1a = Gate-Signal G1a' und das Gate-Signal G1b = niedriges Signal (AUS-Signal), und gibt die Gate-Signale G1a und G1b aus, während EIN-Signale des Gate-Signals G1b übersprungen werden. Ferner, unter Umständen, bei welchen das Modus-Signal MODE den Überspringungsschaltmodus zeigt, und der Strom IM1 größer als der Schwellenwert -Ip und kleiner als der Schwellenwert Ip ist, bestimmt der Gate-Überspringungsabschnitt 112 als: Gate-Signal G1a = Gate-Signal G1a' und Gate-Signal G1b = Gate-Signal G1b' und gibt die Gate-Signale G1a und G1b aus.
-
Der Schwellenwert Ip, der in dem Gate-Überspringungsabschnitt 112 verwendet wird, ist ein Schwellenwert auf der Basis, auf welcher eine Gate-Signal-Überspringungsperiode (Verhältnis) in dem Überspringungsschaltmodus bestimmt wird.
-
Der PWM-Erzeugungsabschnitt 110, der Modusauswahlabschnitt 111 und der Gate-Überspringungsabschnitt 112 können durch einen Mikrocomputer oder elektronische Schaltungen verwirklicht werden.
-
4 zeigt ein Spannungs-Strom-Kennliniendiagramm eines FETs und ein Spannung-Strom-Kennliniendiagramm einer Freilaufdiode. Die Ordinate von 4 wird für einen Strom verwendet, der durch den FET fließt (ein Strom, der von Source zu Drain fließt) in einem EIN-Zustand, und einen Strom, der durch die Freilaufdiode fließt (ein Strom, der von Anode zu Kathode fließt). Die Abszisse von 4 wird für einen Spannungsabfall über dem FET (einen Spannungsabfall zwischen Source und Drain) in einem EIN-Zustand und einen Spannungsabfall über der Freilaufdiode (einen Spannungsabfall zwischen Anode und Kathode) verwendet. Ein Spannungsabfall über dem FET ist klein im Vergleich mit einem Spannungsabfall über der Freilaufdiode.
-
5A und 5B sind Ansichten, die einen Strom zeigen, der durch einen Halbleiterschalter fließt, in einem Fall, in welchem der Strom durch den Halbleiterschalter in der negativen Richtung fließt. Bezugnehmend auf 5A ist der FET in einem EIN-Zustand und der Strom fließt durch den FET, der einen kleinen Spannungsabfall im Vergleich zu der Freilaufdiode aufweist. Bezugnehmend auf 5B ist der FET in einem AUS-Zustand und der Strom fließt durch die Freilaufdiode. Dementsprechend, in einem Fall, in welchen der FET in einem EIN-Zustand ist, während der Strom durch den Halbleiterschalter in der negativen Richtung fließt, fließt der Strom kaum durch die Freilaufdiode und der Strom fließt durch den FET.
-
6 ist eine Ansicht, die eine Konfiguration des FETs und der Freilaufdiode zeigt. Eine Drainpotentialfläche des FETs ist mit einer Fläche eines plattenförmigen Wärmeverteilers 61 über ein Lot 60 verbunden. Eine Kathodenpotentialfläche der Freilaufdiode ist mit derselben Fläche des Wärmeverteilers 61 über ein Lot 62 verbunden. Die andere Fläche des Wärmeverteilers 61 ist mit einer Fläche einer Kupferfolie 64 über eine Isolationsschicht 63 verbunden. Die andere Fläche der Kupferfolie 64 ist mit einem Kühlkörper 66 über Schmiere 65 verbunden.
-
Ein Verlust (Wärmeerzeugung), der in dem FET auftritt, wird in der Reihenfolge des Lots 60, des Wärmeverteilers 61, der Isolationsschicht 63, der Kupferfolie 64 und der Schmiere 65 übertragen und übertragene Wärme wird in dem Kühlkörper 66 gekühlt. Ein Verlust (Wärmeerzeugung), der in der Freilaufdiode auftritt wird in der Reihenfolge des Lots 62, des Wärmeverteilers 61, der Isolationsschicht 63, der Kupferfolie 64 und der Schmiere 65 übertragen und die übertragene Wärme wird in dem Kühlkörper 66 gekühlt. Dementsprechend, obwohl der FET und die Freilaufdiode thermisch einander beeinflussen, wird ein Einfluss davon vernachlässigbar klein. Nur zum Vergleich, wenn der Halbleiterschalter durch ein Verbinden der Freilaufdiode mit einer Sourcepotentialfläche des FETs über ein Lot gebildet wird, wird die thermische Störung bemerkbar.
-
Ein Betrieb des Leistungswandlers 10 der ersten Ausführungsform wird nun mit Bezug auf 7 und 8 beschrieben werden.
-
7 ist eine Betriebssignalformdarstellung im Komplementärschaltmodus. Genauer gesagt ist 7 eine Betriebssignalformdarstellung, wenn der effektive Wert des Stroms IM1 klein ist bei einem Wert kleiner als der Schwellenwert IM1th. 8 ist eine Betriebssignalformdarstellung in dem Überspringungsschaltmodus. Genauer gesagt zeigt 8 eine Betriebssignalformdarstellung, wenn der effektive Wert des Stroms IM1 groß ist bei einem Wert gleich oder größer als IM1th.
-
7 und 8 zeigen die folgenden Größen für einen Stromzyklus entlang derselben Zeitachse: den Spannungsbefehl VM1*, den Strom IM1, die Gate-Signale G1a', G1b', G1a und G1b, Ströme, die durch die Halbleiterschalter S1a und S1b fließen, Ströme, die durch den FET1a und FET1b fließen, und Ströme, die durch die Freilaufdioden D1a und D1b fließen. 7 und 8 zeigen nur einen Stromzyklus. Es sollte jedoch berücksichtigt werden, dass der Leistungswandler 10 in der Praxis in einer Reihe von Zyklen betrieben wird.
-
Zunächst wird ein Betrieb im Komplementärschaltmodus (ein Betrieb, wenn der effektive Wert des Stroms IM1 klein ist bei einem Wert kleiner als der Schwellenwert IM1th) beschrieben werden, im Folgenden mit Bezug auf 7.
-
Der PWM-Erzeugungsabschnitt 110 gibt die komplementären PWM-Signale G1a' und G1b' gemäß dem sinusförmigen Spannungsbefehl VM1*, der dort eingegeben wird, aus.
-
Weil der effektive Wert des Stroms IM1 klein ist bei einem Wert kleiner als der Schwellenwert IM1th, gibt der Modusauswahlabschnitt 111 ein Modus-Signal MODE aus, das den Komplementärschaltmodus zeigt und das Modus-Signal MODE, das den Komplementärschaltmodus zeigt, wird in den Gate-Überspringungsabschnitt 112 eingegeben. Der Gate-Überspringungsabschnitt 112 bestimmt daher die Gate-Signale G1a und G1b als: G1a = G1a' und G1b = G1b' und gibt Signale aus, die sich komplementär in anderen Perioden als der Totzeit verhalten.
-
Weil ein Spannungsabfall über dem FET klein ist im Vergleich mit der Freilaufdiode, fließt hier ein Strom durch den FET unabhängig davon, ob der Strom negativ oder positiv ist, während der FET in dem Halbleiterschalter in einem EIN-Zustand ist.
-
Daher wird, wenn das Gate-Signal G1a ein EIN-Signal ist, der FET1a in dem Halbleiterschalter S1a leitend gemacht und, wenn das Gate-Signal G1b ein EIN-Signal ist, der FET1b in dem Halbleiterschalter S1b leitend gemacht. Ferner, wenn beide Gate-Signale G1a und G1b AUS-Signale sind (Totzeit), wird die Freilaufdiode Da1 leitend gemacht, wenn der Strom IM1 positiv ist, und die Freilaufdiode D1b wird leitend gemacht, wenn der Strom IM1 negativ ist.
-
Der FET mit einem kleinen Spannungsabfall im Vergleich mit der Freilaufdiode wird leitend gemacht in anderen Perioden als der Totzeit. In anderen Worten wird es möglich einen Leistungswandler mit einem kleinen Leitungsverlust und einer hohen Leistungswandlungseffizienz zu erhalten. Ein Leitungsverlust (Wärmeerzeugung) in dem FET ist groß im Vergleich mit der Freilaufdiode. Da jedoch der Strom klein ist, übersteigt eine Temperatur des FETs nicht eine nutzbare obere Grenztemperatur. Auf diese Weise wird das komplementäre Schalten durchgeführt, wenn der Strom klein ist. Es wird daher möglich, einen Leistungswandler mit einem kleinen Leitungsverlust zu erhalten (hohe Leistungswandlungseffizienz).
-
Ein Betrieb in dem Überspringungsschaltmodus (ein Betrieb, wenn der effektive Wert des Stroms IM1 groß ist bei einem Wert gleich oder größer als der Schwellenwert IM1th) wird nun mit Bezug auf 8 beschrieben werden.
-
Wie in dem Komplementärschaltmodus, gibt der PWM-Erzeugungsabschnitt 110 die komplementären PWM-Signale G1a' und G1b' gemäß dem sinusförmigen Spannungsbefehlt VM1* aus, der dort eingegeben wird.
-
Weil der effektive Wert des Stroms IM1 groß ist bei einem Wert gleich oder größer als der Schwellenwert IM1th, gibt der Modusauswahlabschnitt 111 ein Modussignal MODE aus, das den Überspringungsschaltmodus zeigt, und das Modussignal MODE, das den Überspringungsschaltmodus zeigt, wird in den Gate-Überspringungsabschnitt 112 eingegeben. Dementsprechend werden die Gate-Signale G1a und G1b übersprungene Gate Signale, bei welchen EIN-Signale relativ zu den Gate-Signalen G1a' und G1b' übersprungen werden, wenn der Strom, der durch die Halbleiterschalter S1a und S1b fließt, negativ ist.
-
Wenn der Strom IM1 positiv ist, fließt der Strom durch den Halbleiterschalter S1a in der negativen Richtung, während er energetisiert ist, und der Strom fließt durch den Halbleiterschalter S1b in der positiven Richtung, während er energetisiert ist.
-
Wenn der Strom IM1 positiv ist, wenn ein fließender Strom des Halbleiterschalters S1a negativ ist, und der Strom IM1 gleich oder größer als der Schwellenwert Ip (Schwellenwert gleich oder größer als 0 ist), werden EIN-Signale des Gate-Signals G1a übersprungen und das Gate-Signal G1a wird ein AUS-Signal. In diesem Fall fließt der durch den Halbleiterschalter S1a fließende Strom nicht durch den FET1a und fließt durch die Freilaufdiode D1a. Wenn der Strom IM1 positiv ist und kleiner als der Schwellenwert Ip sind die Gate-Signale G1a und G1b komplementäre Signale und der durch den Halbleiterschalter S1a fließende Strom fließt durch den FET1a in anderen Perioden als der Totzeit. Daher wird es möglich, durch ein Anpassen des Werts des Schwellenwerts Ip ein Zeitverhältnis einer Energetisierung zwischen dem FET1a und der Freilaufdiode D1a zu ändern.
-
Gleichermaßen, wenn der Strom IM1 negativ ist (wenn ein fließender Strom des Halbleiterschalters S1b negativ ist) und der Strom IM1 klein ist bei einem Wert kleiner als der Schwellenwert -Ip (Schwellenwert gleich oder kleiner als 0), werden EIN-Signale des Gate-Signals G1b übersprungen und das Gate-Signal G1b wird ein AUS-Signal. In diesem Fall fließt der durch den Halbleiter S1b fließende Strom nicht durch den FET1b und fließt durch die Freilaufdiode D1b. Ferner, wenn der Strom IM1 negativ und gleich oder größer als der Schwellenwert -Ip ist, sind die Gate-Signale G1a und G1b komplementäre Signale und der durch den Halbleiterschalter S1b fließende Strom fließt durch den FET1b in anderen Perioden als der Totzeit. Daher wird es möglich, durch ein Anpassen des Werts des Schwellenwerts -Ip ein Zeitverhältnis einer Energetisierung zwischen dem FET1b und der Freilaufdiode D1b zu ändern.
-
Während die Beschreibung unter der Annnahme erfolgt ist, dass der Schwellenwert Ip ein fester Wert ist, sollte gewürdigt werden, dass der Schwellenwert Ip in Ansprechen auf den effektiven Wert des Stroms IM1 geändert werden kann. Sogar in demselben Überspringungsschaltmodus fließt ein größerer Strom durch den FET und der FET wird warm, so wie der effektive Wert des Stroms IM1 größer wird. Dementsprechend ist es effektiv, den Schwellenwert Ip klein einzustellen, insbesondere, wenn der effektive Wert des Stroms IM1 groß ist, da eine Energetisierungszeit des FETs kürzer wird.
-
Alternativ kann ein Temperatursensor bereitgestellt werden, um eine Temperatur des FETs zu messen, so dass der Schwellenwert Ip im Ansprechen auf die Temperatur des FET geändert wird. Zum Beispiel, wenn der FET1a warm wird, bei einer Temperatur so hoch wie oder höher als eine vorbestimmte Temperatur, wird eine Energetisierungszeit des FET1a kürzer indem der Schwellenwert Ip kleiner eingestellt wird. Dementsprechend wird eine Wärmeerzeugung in dem FET1a reduziert und es wird möglich, die Temperatur des FET1a zu senken.
-
Wie beschrieben wurde, in einem Fall, in dem der Strom IM1 groß ist, wird das Überspringungsschalten durchgeführt, wenn der fließende Strom der Halbleiterschalter S1a und S1b negativ ist. Daher können Energetisierungszeiten des FET1a und FET1b kurzer sein und eine Wärmeerzeugung in dem FET1a und dem FET1b wird reduziert. Die Temperaturen des FET1a und des FET1b können daher gesenkt werden. Es wird daher möglich, einen fließenden Strom des Leistungswandlers zu erhöhen, der andernfalls durch die Temperaturen der FETs begrenzt ist. Daher kann eine maximale Ausgangsleistung erhöht werden.
-
In dem Überspringungsschaltmodus werden Energetisierungszeiten der Freilaufdioden D1a und D1b länger und eine Wärmeerzeugung in den Freilaufdioden D1a und D1b ist erhöht. Jedoch, da eine thermische Beeinflussung zwischen dem FET1a und dem FET1b und den Freilaufdioden D1a und D1b so klein ist, dass ein Temperaturanstieg des FET1a und des FET1b, der durch eine Wärmeerzeugung in den Freilaufdioden D1a und D1b verursacht wird, zu klein ist, um ein Problem zu verursachen.
-
Zum Beispiel, unter der Annahme, dass ein Modulationsfaktor 1 ist (die Amplitude von VM1* ist gegeben durch 0,5 × V1) und ein Leistungsfaktor der Last 0,6 ist, dann wird, indem der Überspringungsschaltmodus durchgeführt wird, wenn der Strom, der durch die Halbleiterschalter S1a und S1b fließt, negativ ist, eine Wärmeerzeugung in dem FET1a und dem FET1b um ungefähr 30% relativ zu dem komplementären Schalten reduziert und ein Temperaturanstieg des FET1a und des FET1b wird auch um ungefähr 30% reduziert. Daher wird es möglich, durch ein Durchführen des Überspringungsschaltens, einen fließenden Strom um 10–20% zu erhöhen und daher eine maximale Ausgangsleistung um 10–20% zu erhöhen.
-
Wie oben beschrieben wurde, ist der Leistungswandler der ersten Ausführungsform ein Spannungsquellenleistungswandler mit zwei (einer Gruppe von) Halbleiterschaltern, die jeweils von einem FET und einer Freilaufdiode gebildet werden, die anti-parallel zu dem FET verbunden ist, und gebildet durch ein Verbinden der beiden (einer Gruppe von) Halbleiterschaltern mit einem Kondensator, fungierend als eine Spannungsquelle. Der Leistungswandler wird mit einem Stromsensor CS1 ausgestattet, der eine Richtung eines Stroms, der durch die Halbleiterschalter fließt, erfasst. Die Leistungswandlungseffizienz kann erhöht werden, indem der Komplementärschaltmodus eingestellt wird (durch ein Durchführen eines komplementären Schaltens), wenn eine Magnitude des durch die Halbleiterschalter fließenden Stroms klein ist bei einem Wert kleiner als ein vorbestimmter Schwellenwert. Eine maximale Ausgangsleistung des Leistungswandlers kann erhöht werden, indem der Überspringungsschaltmodus eingestellt wird (durch ein Durchführen eines Schaltens, während EIN-Signale der PWM-Gate-Signale entweder teilweise oder ganz relativ zu den komplementären Gate-Signalen übersprungen werden, wenn der Strom negativ ist), wenn eine Magnitude des durch die Halbleiterschalter fließenden Stroms groß ist bei einem Wert gleich oder größer als der vorbestimmte Schwellenwert.
-
Während die erste Ausführungsform unter der Annahme beschrieben wurde, dass der Schwellenwert IM1th fest ist, kann ein Temperatursensor zur Erfassung einer Temperatur des FETs bereitgestellt werden, während der Schwellenwert IM1th in Ansprechen auf die Temperatur des FETs variabel gemacht wird, sodass der Schwellenwert IM1th klein eingestellt wird, wenn der FET warm ist, bei einer Temperatur so hoch wie oder höher als eine vorbestimmte Temperatur, und der Schwellenwert IM1th groß eingestellt wird, wenn der FET kalt ist bei einer Temperatur unter der vorbestimmten Temperatur. Bei dieser Konfiguration wird es möglich, den komplementären Schaltmodus soviel wie möglich einzustellen, wenn die Temperatur des FETs niedrig ist und es einen Spielraum (Englisch: margin) gibt und den Überspringungsschaltmodus einzustellen, wenn die Temperatur des FETs hoch ist und es einen geringen Spielraum gibt.
-
Ferner kann derselbe Vorteil erzielt werden, indem in einer Weise konfiguriert wird, dass der komplementäre Schaltmodus eingestellt wird, wenn der FET kalt ist, bei einer Temperatur unter einer vorbestimmten Temperatur und der Überspringungsschaltmodus eingestellt wird, wenn der FET warm ist bei einer Temperatur so hoch wie oder höher als die vorbestimmte Temperatur, anstelle eines Umschaltens des Komplementärschaltmodus und des Überspringungsschaltmodus gemäß dem Stromschwellenwert IM1th.
-
Ferner kann der Temperatursensor, der die Temperatur des FETs erfasst, durch einen Temperatursensor ersetzt werden, der eine Temperatur eines Kühlkörpers erfasst, der den FET kühlt und die Freilaufdiode, oder einen Temperatursensor, der eine Temperatur eines Kühlmittels in dem Kühlkörper erfasst.
-
In der ersten Ausführungsform wird der Stromsensor CS1 verwendet, um den Strom, der durch die Halbleiterschalter S1a und S1b fließt, zu erfassen. Jedoch kann stattdessen ein Stromsensor verwendet werden, der in Serie mit den Halbleiterschaltern S1a und S1b verbunden ist. Ferner kann die Richtung eines Stroms, der durch die Halbleiterschalter S1a und S1b fließt hier durch den Stromsensor CS1 erfasst werden. Jedoch kann eine Richtung des durch die Halbleiterschalter fließenden Stroms unterschieden werden, indem ein Potential an dem Spannungsanschluss VM1 in der Totzeit gemessen wird.
-
Eine Beziehung zwischen dem Potential an dem Spannungsanschluss VM1 und einer Richtung des Stroms, der durch den Halbleiterschalter fließt wird nun beschrieben werden. Wenn das Potential an dem Spannungsanschluss VM1 im Wesentlichen gleich einem Potential an dem Spannungsanschluss VH in der Totzeit ist, leitet die Diode D1b in dem Halbleiterschalter S1b. Daher fließt ein negativer Strom durch den Halbleiterschalter S1b. Gleichermaßen, wenn das Potential des Spannungsanschluss VM1 im Wesentlichen gleich dem Potential an dem Spannungsanschluss VL in der Totzeit ist, leitet die Diode D1a in dem Halbleiterschalter S1a. Daher fließt ein negativer Strom durch den Halbleiterschalter S1a.
-
In der ersten Ausführungsform gibt es zwei Modi: den Komplementärschaltmodus und den Überspringungsschaltmodus. Es sollte jedoch gewürdigt werden, dass es auch den Überspringungsschaltmodus alleine geben kann. In einem solchen Fall, obwohl die Leistungswandlungseffizienz herabgesetzt ist, weil der Überspringungsschaltmodus eingestellt wird, auch wenn die Magnitude des Stroms klein ist, wird es möglich, wie in der ersten Ausführungsform eine maximale Ausgabe zu erhöhen.
-
Die erste Ausführungsform wurde beschrieben unter Verwendung eines Spannungsquellen-Halbbrücken-Inverters, der einen Leistungswandler 10 verwendet. Es sollte jedoch gewürdigt werden, dass derselbe Vorteil auch mit einem Spannungsquellen-Dreiphasen-Inverter erzielt werden kann, der drei Leistungswandler 10 verwendet, oder einem Spannungsquellen-DC-zu-DC-Wandler, der einen Leistungswandler 10, eine Spule und einen Kondensator verwendet.
-
9 ist ein elektrischer Schaltplan, der eine Konfiguration eines Spannungsquellen-Dreiphasen-Inverters zeigt, der drei Leistungswandler 10, eine Batterie Vs1 und einen Motorgenerator MG verwendet. Auf die jeweiligen drei Leistungswandler 10 wird mit 10-U, 10-V, und 10-W zur Identifikation Bezug genommen. Die Spannungsanschlüsse VH der Leistungswandler 10-U, 10-V und 10-W werden jeweils als Spannungsanschlüsse VH-U, VH-V und VH-W bezeichnet. Gleichermaßen werden die Spannungsanschlüsse VL der Leistungswandler 10-U, 10-V und 10-W jeweils als Spannungsanschlüsse VL-U, VL-V und VL-W bezeichnet. Ferner werden die Spannungsanschlüsse VMM1 der Leistungswandler 10-U, 10-V und 10-W jeweils als Spannungsanschlüsse VMM1-U, VMM1-V und VMM1-W bezeichnet.
-
Die Spannungsanschlüsse VL-U, VL-V und VL-W sind verbunden und die Verbindungspunkte sind mit einer Niederspannungsseite der Batterie Vs1 verbunden. Die Spannungsanschlüsse VH-U, VH-V und VH-W sind verbunden und die Verbindungspunkte sind mit einer Hochspannungsseite der Batterie Vs1 verbunden. Ferner sind die Spannungsanschlüsse VMM1-U, VMM1-V und VMM1-W mit dem Dreiphasen-Motorgenerator MG verbunden. Die Leistungswandler 10-U, 10-V und 10-W können einen gemeinsamen Kondensator C1 verwenden und die Gate-Erzeugungsabschnitte 11 für den jeweiligen Leistungswandler 10-U, 10-V und 10-W können in einer Einheit kombiniert werden.
-
Im Fall eines Dreiphasen-Inverters ist eine Summe der Ströme in den Stromsensoren CS1 der jeweiligen Leistungswandler 10-U, 10-V und 10-W gleich 0. Dementsprechend ist eine solche Konfiguration möglich, dass der Stromsensor CS1 nur für die Leistungswandler 10-U und 10-V bereitgestellt wird und ein Strom in dem Leistungswandler 10-W durch Berechnen gefunden wird.
-
10 ist ein Schaltplan eines DC-zu-DC-Wandlers, der den Leistungswandler 10 verwendet. Ein Anschluss einer Spule L ist mit dem Spannungsanschluss VMM1 verbunden und der andere Anschluss der Spule L ist mit einem Hochspannungsseitigen Anschluss eines Glättungskondensators C2 verbunden. Ein Niederspannungsseitiger Anschluss des Kondensators C2 ist mit dem Spannungsanschluss VL verbunden. Ferner ist eine Batterie Vs1 mit den Spannungsanschlüssen VH und VL verbunden und eine DC-Last Loaddc ist mit einem hochspannungsseitigen Anschluss und einem niederspannungsseitigen Anschluss des Kondensators C2 verbunden. Dies ist ein Abwärts-DC-zu-DC-Wandler, der die Batterie Vs1 herabsetzt und die resultierende Spannung an den Kondensator C2 als eine Spannung V2 ausgibt.
-
Bei der Beschreibung des Leistungswandlers 10 der ersten Ausführungsform sollte gewürdigt werden, dass eine Anwendung des Leistungswandlers 10 nicht auf einen Halbbrücken-Inverter begrenzt ist, und dass der Leistungswandler 10 auch für verschiedene Arten von Spannungsquellen-Invertern, Gleichrichtern und DC-zu-DC-Wandlern angewendet werden kann.
-
Zweite Ausführungsform
-
Ein Leistungswandler gemäß einer zweiten Ausführungsform der Erfindung wird nun beschrieben werden. 11 ist ein elektrischer Schaltplan, der eine Konfiguration einer Hauptschaltung und eines Steuerungsabschnitts des Leistungswandlers der zweiten Ausführungsform zeigt.
-
Ein Leistungswandler 20 der zweiten Ausführungsform ist ein Spannungsquellen-Leistungswandler, der mit einer Fähigkeit ausgestattet ist, eine DC-Spannung V1 zwischen einem Spannungsanschluss VH und einem Spannungsanschluss VL in eine Spannung mit drei Arten von Potentialen zu wandeln, durch Schaltvorgänge von zwei Gruppen von Halbleiterschaltern S2a und S2b und Halbleiterschaltern S3a und S3b und die resultierende Spannung an einen Spannungsanschluss VM1 auszugeben. Der Leistungswandler 10 der oben beschriebenen ersten Ausführungsform erhält eine Spannung (Rechtecksspannung) mit zwei Arten von Potentialen und gibt die resultierende Spannung an den Spannungsanschluss VM1. Im Gegensatz dazu ist der Leistungswandler 20 der zweiten Ausführungsform ein Drei-Pegel-Spannungsquellen-Leistungswandler, der eine Spannung mit drei Arten von Potentialen erhält und die resultierende Spannung an den Spannungsanschluss VM1 ausgibt. Bezugnehmend auf 11 umfasst der Leistungswandler 20 einen Glättungskondensator C1, der die DC-Spannung V1 glättet, einen weiteren Glättungskondensator C11, Halbleiterschalter S2a und S2b, Halbleiterschalter S3a und S3b, einen Stromsensor CS1, der einen Strom erfasst, der durch die Halbleiterschalter S2a und S2b und die Halbleiterschalter S3a und S3b fließt und Gate-Erzeugungsabschnitte 12 und 13. Die Gate-Erzeugungsabschnitte 12 und 13 funktionieren in derselben Weise wie der Gate-Erzeugungsabschnitt 11 der oben beschriebenen ersten Ausführungsform, und die Gate-Signale G1a und G1b als Ausgaben des Gate-Erzeugungsabschnitts 11 werden zu Gate-Signalen G2a G2b und Gate-Signalen G3a und G3b geändert.
-
Wie in der oben beschriebenen ersten Ausführungsform werden die Halbleiterschalter S2a und S2b von FET2a und FET2b unter Verwendung eines Halbleiters mit großer Bandlücke und Freilaufdioden D2a und D2b gebildet, die jeweils anti-parallel mit dem FET2a und FET2b verbunden sind, und die Halbleiterschalter S3a und S3b werden von FET3a und FET3b unter Verwendung eines Halbleiters mit großer Bandlücke und Freilaufdioden D3a und D3b gebildet, die jeweils antiparallel mit dem FET3a und FET3b verbunden sind.
-
Ferner ist, wie in der oben beschriebenen ersten Ausführungsform, ein Anoden-Anschluss der Diode D2a mit einem Source-Anschluss des FET2a verbunden und ein Kathoden-Anschluss der Diode D2a mit einem Drain-Anschluss des FET2a verbunden. Ein Anoden-Anschluss der Diode D2b ist mit einem Source-Anschluss des FET2b verbunden und ein Kathoden-Anschluss der Diode D2b ist mit einem Drain-Anschluss des FET2b verbunden. Ein Anoden-Anschluss der Diode D3a ist mit einem Source-Anschluss des FET3a verbunden und ein Kathoden-Anschluss der Diode D3a ist mit einem Drain-Anschluss des FET3a verbunden. Ein Anoden-Anschluss der Diode D3b ist mit einem Source-Anschluss des FET3b verbunden und ein Kathoden-Anschluss der Diode D3b ist mit einem Drain-Anschluss des FET3b verbunden.
-
Verbindungen in dem Leistungswandler 20 werden nun im Detail beschrieben werden.
-
Der Source-Anschluss des FET2a in dem Halbleiterschalter S2a ist verbunden mit einem niederspannungsseitigen Anschluss des Glättungskondensators C11 und ein Drain-Anschluss davon ist mit dem Spannungsanschluss VM1 verbunden. Der Source-Anschluss des FET2b in dem Halbleiterschalter S2b ist mit dem Spannungsanschluss VM1 verbunden und der Drain-Anschluss davon ist mit einem hochspannungsseitigen Anschluss des Glättungskondensators C11 verbunden. Der Source-Anschluss des FET3a in dem Halbleiterschalter S3a ist mit einem niederspannungsseitigen Anschluss VL des Glättungskondensators C1 verbunden und ein Drain-Anschluss davon ist mit dem niederspannungsseitigen Anschluss des Kondensators C11 verbunden. Der Source-Anschluss des FET3b in dem Halbleiterschalter S3b ist mit dem hochspannungsseitigen Anschluss des Kondensators C11 und ein Drain-Anschluss davon ist mit einem hochspannungsseitigen Anschluss VH des Glättungskondensators C1 verbunden.
-
Nur einer der Halbleiterschalter S2a und S2b wird durch Schaltvorgänge leitend gemacht. Gleichermaßen wird nur einer der Halbleiterschalter S3a und S3b durch Schaltvorgänge leitend gemacht. Ferner ist eine Spannung V11 des Kondensators C11 die Hälfte der Spannung V1 des Kondensators C1. Daher ist, während die Halbleiterschalter S2a und S3a leitend sind, ein Potential an dem Spannungsanschluss VH1 gleich einem Potential an dem Spannungsanschluss VL. Ferner, während die Halbleiterschalter S2b und S2a leitend sind, ist das Potential an dem Spannungsanschluss VM1 ein Potential, das erhalten wird, indem die Spannung V11 (= V1/2) zu dem Potential an dem Spannungsanschluss VL addiert wird. Kurz gesagt ist es das durchschnittliche Potential der Potentiale an den Spannungsanschlüssen VL und VH. Ferner, während die Halbleiterschalter S2b und S3b leitend sind, ist ein Potential an dem Spannungsanschluss VM1 gleich einem Potential an dem Spannungsanschluss VH. Ferner, während die Halbleiterschalter S2a und S3b leitend sind, ist ein Potential an dem Spannungsanschluss VM1 ein Potential, das erhalten wird, indem die Spannung V11 (= V 1/2) von dem Potential an den Spannungsanschluss VH abgezogen wird. Kurz gesagt ist es das Durchschnittspotential der Potentiale an den Spannungsanschlüssen VL und VH.
-
In dieser Weise kann das Potential an dem Spannungsanschluss VM1 drei Arten von Potential sein: ein Potential gleich einem Potential an dem Spannungsanschluss VL, ein Potential gleich einem Potential an dem Spannungsanschluss VH und ein Durchschnittspotential der Potentiale an den Spannungsanschlüssen VL und VH. Die Halbleiterschalter S2a und S2b, die Halbleiterschalter S3a und S3b und die Glättungskondensatoren C1 und C11, die als Spannungsquellen fungieren, bilden zusammen einen Dreipegel-Spannungsquellen-Leistungswandler.
-
Wie in der oben beschriebenen ersten Ausführungsform ist der Spannungsanschluss VMM1 mit dem Spannungsanschluss VM1 verbunden und der Stromsensor CS1 ist zwischen die Spannungsanschlüsse VM1 und VMM1 geschaltet.
-
Nur einer der Halbleiterschalter S2a und S2b und nur einer der Halbleiterschalter S3a und S3b werden durch Schaltvorgänge leitend gemacht. Daher dient, wie in der oben beschriebenen Ausführungsform, der Stromsensor CS1 nicht nur der Erfassung eines Stroms zwischen den Spannungsanschlüssen VM1 und VMM1, sondern auch der Erfassung eines Stroms, der durch die Halbleiterschalter S2a und S2b und die Halbleiterschalter S3a und S3b fließt.
-
Während der Halbleiterschalter S2b leitend ist, ist ein durch den Halbleiterschalter S2b fließender Strom gleich einem Erfassungsstrom in dem Stromsensor CS1. Gleichermaßen, während der Halbleiterschalter S2a leitend ist, ist ein durch den Halbleiterschalter S2a fließender Strom gleich dem Erfassungsstrom in dem Stromsensor CS1, allerdings mit umgekehrter Polarität. Während der Halbleiterschalter S3b leitend ist, ist ein durch den Halbleiterschalter S3b fließender Strom gleich dem Erfassungsstrom in dem Stromsensor CS1. Während der Halbleiterschalter S3a leitend ist, ist ein durch den Halbleiterschalter S3a fließender Strom gleich dem Erfassungsstrom in dem Stromsensor CS1, allerdings mit umgekehrter Polarität.
-
Ein Gate-Anschluss des FET2a in dem Halbleiterschalter S2a ist mit einem Ausgangsanschluss einer Gate-Treiberschaltung 102a verbunden und das Gate-Signal G2a wird in einen Eingangsanschluss der Gate-Treiberschaltung 102a eingegeben. Ein Gate-Anschluss des FET2b in dem Halbleiterschalter S2b ist verbunden mit einem Ausgangsanschluss einer Gate-Treiberschaltung 102b und das Gate-Signal G2b wird in einen Eingangsanschluss der Gate-Treiberschaltung 102b eingegeben. Ein Gate-Anschluss des FET3a in dem Halbleiterschalter S3a ist mit einem Ausgangsanschluss einer Gate-Treiberschaltung 103a verbunden und das Gate-Signal G3a wird in einen Eingangsanschluss der Gate-Treiberschaltung 103a eingegeben. Ein Gate-Anschluss des FET3b in dem Halbleiterschalter S3b ist mit einem Ausgangsanschluss einer Gate-Treiberschaltung 103b verbunden und das Gate-Signal G3b wird in einen Eingangsanschluss der Gate-Treiberschaltung 103b eingegeben.
-
Ein Erfassungsstrom IM1 in dem Stromsensor CS1 wird in die Gate-Erzeugungsabschnitte
12 und
13 eingegeben und die Gate-Signale G2a und G2b und die Gate-Signale G3a und G3b werden jeweils von den Gate-Erzeugungsabschnitten
12 und
13 ausgegeben. Die Gate-Signale G2a und G2b und die Gate-Signale G3a und G3b sind mit den Halbleiterschaltern S2a und S2b und den Halbleiterschaltern S3a und S3b über die Gate-Treiberschaltungen
102a,
102b,
103a und
103b jeweils verbunden. Es sollte zur Kenntnis genommen werden, dass die Hauptschaltung in dem Leistungswandler
20 dieselbe Konfiguration aufweist, wie die Konfiguration, die zum Beispiel in dem
japanischen Patent Nr. 3414749 offenbart ist, mit Ausnahme der Gate-Erzeugungsabschnitte
12 und
13, die als der Steuerungsabschnitt dienen.
-
Die Gate-Erzeugungsabschnitte 12 und 13 sind dieselben wie der Gate-Erzeugungsabschnitt 11 der ersten Ausführungsform und führen das komplementäre Schalten durch, wenn der effektive Wert des Stroms IM1 klein ist bei einem Wert kleiner als der vorbestimmte Schwellenwert IM1th und führen das Überspringungsschalten durch, wenn der effektive Wert des Stroms IM1 groß ist bei einem Wert größer oder gleich dem Schwellenwert IM1th. Dementsprechend, da das komplementäre Schalten durchgeführt wird, wenn der Strom IM1 klein ist, werden die FETs leitend gemacht in anderen Perioden als der Totzeit. Es wird daher möglich, einen Leistungswandler mit einem geringen Leitungsverlust (hoher Leistungswandlungseffizienz) zu erhalten.
-
Wenn der Strom IM1 groß ist, wird das Überspringungsschalten durchgeführt in einem Fall, wenn ein fließender Strom der Halbleiterschalter S2a und S2b und der Halbleiterschalter S3a und S3b negativ ist. Dementsprechend können Energetisierungszeiten für den FET2a und den FET2b und für den FET3a und FET3b kürzer sein und eine Wärmeerzeugung in dem FET2a und FET2b und in dem FET3a und dem FET3b kann reduziert werden. Es wird daher möglich, die Temperaturen des FET2a und des FET2b und des FET3a und des FET3b zu senken. Daher kann ein Energetisierungsstrom des Leistungswandlers, der andernfalls durch die Temperaturen der FETs begrenzt ist, erhöht werden und eine maximale Ausgangsleistung kann daher erhöht werden.
-
Wie beschrieben wurde, ist der Leistungswandler der zweiten Ausführungsform ein Drei-Pegel-Spannungsquellen-Leistungswandler mit vier (zwei Gruppen von) Halbleiterschaltern, die jeweils von einem FET und einer Freilaufdiode gebildet werden, die anti-parallel zu dem FET verbunden ist, und gebildet durch ein Verbinden der zwei Gruppen von Halbleiterschaltern mit Kondensatoren, die jeweils als eine Spannungsquelle dienen. Der Leistungswandler wird mit einem Stromsensor CS1 bereitgestellt, der eine Richtung eines Stroms, der durch die Halbleiterschalter fließt, erfasst. Eine Leistungswandlungseffizienz kann erhöht werden durch ein Durchführen des komplementären Schaltens, wenn der Strom, der durch die Halbleiterschalter fließt, klein ist. Eine maximale Ausgangsleistung des Leistungswandlers kann erhöht werden, indem das Überspringungsschalten durchgeführt wird, um EIN-Signale von PWM-Gate-Signalen zu überspringen, wenn der Strom, der durch die Halbleiterschalter fließt, groß und negativ ist.
-
Hier werden die Gate-Erzeugungsabschnitte 12 und 13 getrennt bereitgestellt. Es sollte jedoch gewürdigt werden, dass die Gate-Erzeugungsabschnitte 12 und 13 auch in eine Einheit kombiniert werden können.
-
Die zweite Ausführungsform hat den Drei-Pegel-Spannungsquellen-Leistungswandler unter Verwendung von zwei Gruppen von Halbleiterschaltern beschrieben. Es sollte jedoch gewürdigt werden, dass der gleiche Vorteil mit einem Multi-Pegel ((n + 1)-Pegel)-Spannungsquellen-Leistungswandler erzielt werden kann unter Verwendung von zwei oder mehr Gruppen (n Gruppen) von Halbleiterschaltern wie im
japanischen Patent Nr. 3414749 beschrieben.
-
Ferner kann derselbe Vorteil auch mit einer weiteren Art eines Multipegel-((n + 1)-Pegel)-Spannungsquellen-Leistungswandlers erzielt werden unter Verwendung von n Gruppen von Halbleiterschaltern, n Kondensatoren und einer Diode wie beschrieben in POWER ELECTRONICS CIRCUIT von DENKI GAKKAI-HANDOUTAI DENRYOKU HENKAN SIUTEMU TYOUSA IINKAI, Ohmsha Ltd., erste Ausgabe, erster Druck, 30. November 2000, Seiten 140–143.
-
Es sollte gewürdigt werden, dass die jeweiligen Ausführungsformen der Erfindung, wie oben beschrieben, beliebig kombiniert werden können und die jeweiligen Ausführungsformen geändert oder ausgelassen werden können wie benötigt innerhalb des Umfangs der Erfindung.
-
Verschiedene Modifikationen und Änderungen dieser Erfindung sind dem Fachmann offensichtlich ohne von dem Umfang und Geist dieser Erfindung abzuweichen und es sollte verstanden werden, dass dies nicht auf die hier wiedergegebenen illustrativen Ausführungsformen beschränkt ist.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- JP 2007-305836 A [0005]
- JP 3414749 [0098, 0103]
-
Zitierte Nicht-Patentliteratur
-
- POWER ELECTRONICS CIRCUIT von DENKI GAKKAI-HANDOUTAI DENRYOKU HENKAN SIUTEMU TYOUSA IINKAI, Ohmsha Ltd., erste Ausgabe, erster Druck, 30. November 2000, Seiten 140–143 [0104]
