KR102564090B1 - 전력 변환 장치 - Google Patents

전력 변환 장치 Download PDF

Info

Publication number
KR102564090B1
KR102564090B1 KR1020227002639A KR20227002639A KR102564090B1 KR 102564090 B1 KR102564090 B1 KR 102564090B1 KR 1020227002639 A KR1020227002639 A KR 1020227002639A KR 20227002639 A KR20227002639 A KR 20227002639A KR 102564090 B1 KR102564090 B1 KR 102564090B1
Authority
KR
South Korea
Prior art keywords
pulse
pulse signal
dead time
signal
arm
Prior art date
Application number
KR1020227002639A
Other languages
English (en)
Other versions
KR20220026590A (ko
Inventor
료지 츠루타
히로시 마스나가
도모히로 다나카
Original Assignee
도시바 미쓰비시덴키 산교시스템 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 filed Critical 도시바 미쓰비시덴키 산교시스템 가부시키가이샤
Publication of KR20220026590A publication Critical patent/KR20220026590A/ko
Application granted granted Critical
Publication of KR102564090B1 publication Critical patent/KR102564090B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H02M1/385—Means for preventing simultaneous conduction of switches with means for correcting output voltage deviations introduced by the dead time
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/66—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal
    • H02M7/68—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters
    • H02M7/72—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/79—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/797—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

게이트 신호의 펄스 폭이 좁아져도 데드 타임에 기인하는 출력 전압의 오차를 억제할 수가 있는 전력 변환 장치를 제공한다.
한 쌍의 펄스 신호 중 한쪽의 펄스 신호에만 데드 타임을 부여하는 데드 타임 부여부(33)와, 출력 전류의 극성을 검출하는 전류 극성 검출부(34)와, 출력 전류의 극성이 양인 경우, 데드 타임이 부여된 한쪽의 펄스 신호를 양 암(positive arm)(11a, 12a, 13a)의 게이트 신호로서 선택하고 다른 쪽의 펄스 신호를 음 암(negative arm)(11b, 12b, 13b)의 게이트 신호로서 선택하고, 출력 전류의 극성이 음인 경우, 데드 타임이 부여된 한쪽의 펄스 신호를 음 암의 게이트 신호로서 선택하고 다른 쪽의 펄스 신호를 양 암의 게이트 신호로서 선택하는 게이트 신호 선택부(35)를 구비하고 있다.

Description

전력 변환 장치
본원은, 전력 변환 장치에 관한 것이다.
전원으로부터 모터 등의 부하에 전력을 공급하기 위해서, 전원과 부하 사이에는 전력 변환 장치가 접속되어 있다. 이러한 전력 변환 장치로서, 예를 들면 입력 단자에 직류 전원이 접속되고 출력 단자에 교류로 구동되는 부하가 접속되는 인버터가 있다. 이 인버터는, 입력 단자에 공급되는 직류 전압을 인버터 회로로 고주파 교류 전압으로 변환한다.
인버터 회로는, 반도체 스위칭 소자와 이 반도체 스위칭 소자에 역병렬로 접속된 다이오드를 가진 암이 2개 직렬로 접속되어 있다. 이 2개의 암의 반도체 스위칭 소자를 게이트 신호로 온 오프 제어하는 것으로, 직류 입력 전력을 교류 출력 전력으로 변환하고 있다. 이 2개의 반도체 스위칭 소자는 한쪽이 온일 때 다른 쪽은 오프가 되어 있지만, 순시로 온과 오프로 전환될 수가 없다. 그 때문에, 양쪽 모두의 반도체 스위칭 소자가 온 상태가 된 경우, 과대한 단락 전류가 흐를 우려가 있다. 이 단락 전류를 방지하기 위해서, 반도체 스위칭 소자의 온과 오프가 전환될 때 양쪽 모두의 반도체 스위칭 소자가 모두 오프가 되는 시간이 설정되어 있다. 이 시간은 데드 타임이라 불리고 있다.
종래, 데드 타임은 펄스의 턴 온 시에 설정되어 있기 때문에, 반도체 스위칭 소자에 대한 본래의 게이트 신호에서는 온이 되는 기간임에도 불구하고 오프를 유지하는 기간이 생긴다. 이 데드 타임에 기인하여, 전압 지령치에 대해서 출력 전압에 오차가 발생한다. 이 출력 전압의 오차를 저감하는 방법으로서, 종래의 전력 변환 장치에 있어서는, 출력 전류의 극성에 따라 데드 타임에 대한 보상을 실시하고 있다(예를 들면, 특허 문헌 1 참조).
[특허 문헌 1] 일본 특개평 10－56781호 공보
2개의 암을 구비한 전력 변환 장치에 있어서, 데드 타임을 설정하는 것으로 출력 전압에 오차가 발생하는 경우, 출력 전류의 극성에 따라 출력 전압의 오차를 발생하는 암과 출력 전압의 오차를 발생하지 않는 암으로 나누어진다. 데드 타임에 대한 보상을 실시하고 있는 종래의 전력 변환 장치는, 결과로서, 출력 전압의 오차를 발생하는 암의 반도체 스위칭 소자의 게이트 신호에 대해서 데드 타임을 부여하게 된다.
반도체 스위칭 소자는 순시로 온과 오프가 전환되지 않고, 온과 오프가 전환되기 위해서는 필요한 시간이 존재한다. 이 온과 오프가 전환되기 위해서 필요한 시간보다 짧은 시간에 온과 오프를 전환하면, 반도체 스위칭 소자의 동작이 불안정하게 되어 게이트 신호의 지령대로의 스위칭 제어가 실시되지 않는 경우가 있다.
종래의 전력 변환 장치는, 출력 전압의 오차를 발생하는 암의 반도체 스위칭 소자의 게이트 신호에 대해서 데드 타임을 부여하고 있다. 이때, 데드 타임이 부여된 게이트 신호의 펄스 폭이 좁아져, 온과 오프가 전환되기 위해서 필요한 시간보다 짧은 펄스 폭이 된 경우, 반도체 스위칭 소자의 동작이 불안정해져 데드 타임에 기인하는 출력 전압의 오차를 억제하는 것이 곤란하게 되는 경우가 있다.
본원은, 상술의 과제를 해결하기 위해서 된 것으로, 게이트 신호의 펄스 폭이 좁아져도 데드 타임에 기인하는 출력 전압의 오차를 억제할 수가 있는 전력 변환 장치를 제공하는 것을 목적으로 한다.
본원의 전력 변환 장치는, 외부의 직류 전원에 접속되는 양극 입력 단자 및 음극 입력 단자와, 양극 입력 단자와 음극 입력 단자 사이에 직렬로 접속되는 양 암(positive arm) 및 음 암(negative arm)과, 양 암과 음 암의 접속점에 접속된 출력 단자와, 출력 단자에 출력되는 출력 전류를 검지하는 전류 검지부와, 양 암 및 음 암은 각각 반도체 스위칭 소자와 이 반도체 스위칭 소자에 역병렬로 접속된 다이오드를 가지고 있고, 양 암 및 음 암의 반도체 스위칭 소자를 게이트 신호로 구동하는 구동부와, 게이트 신호를 제어하는 제어부를 구비하고 있다. 그리고 제어부는, 전압 지령치와 캐리어 신호에 근거하여 펄스 신호를 생성하는 펄스 신호 생성부와, 펄스 신호 생성부에 의해 생성된 펄스 신호 및 펄스 신호가 반전된 펄스 신호 중 어느 한쪽의 펄스 신호의 펄스 폭에 데드 타임의 시간 폭을 더하거나 또는 빼는 것으로 한쪽의 펄스 신호에만 데드 타임을 부여하는 데드 타임 부여부와, 전류 검지부에 의해 검지된 출력 전류에 근거하여 출력 전류의 극성을 검출하는 전류 극성 검출부와, 전류 극성 검출부에 의해 검출된 출력 전류의 극성이 양인 경우, 데드 타임이 부여된 한쪽의 펄스 신호를 양 암의 게이트 신호로서 선택하고 데드 타임이 부여되지 않은 다른 쪽의 펄스 신호를 음 암의 게이트 신호로서 선택하고, 전류 극성 검출부에 의해 검출된 출력 전류의 극성이 음인 경우, 데드 타임이 부여된 한쪽의 펄스 신호를 음 암의 게이트 신호로서 선택하고 데드 타임이 부여되지 않은 다른 쪽의 펄스 신호를 양 암의 게이트 신호로서 선택하는 게이트 신호 선택부를 구비하고 있다.
본원의 전력 변환 장치는, 출력 전류의 극성이 양인 경우, 데드 타임이 부여된 한쪽의 펄스 신호를 양 암의 게이트 신호로서 선택하고 데드 타임이 부여되지 않은 다른 쪽의 펄스 신호를 음 암의 게이트 신호로서 선택하고, 출력 전류의 극성이 음인 경우, 데드 타임이 부여된 한쪽의 펄스 신호를 음 암의 게이트 신호로서 선택하고 데드 타임이 부여되지 않은 다른 쪽의 펄스 신호를 양 암의 게이트 신호로서 선택하고 있으므로, 게이트 신호의 펄스 폭이 좁아져도 데드 타임에 기인하는 출력 전압의 오차를 억제할 수가 있다.
도 1은 실시의 형태 1에 따른 전력 변환 장치의 구성도이다.
도 2는 실시의 형태 1에 있어서의 펄스 신호 생성부의 구성도이다.
도 3은 실시의 형태 1에 있어서의 펄스 신호를 나타내는 도면이다.
도 4는 실시의 형태 1에 있어서의 출력 전류의 극성과 전압 오차의 관계의 설명도이다.
도 5는 실시의 형태 1에 있어서의 데드 타임이 부여된 펄스 신호의 설명도이다.
도 6은 실시의 형태 1의 데드 타임 부여부의 구성도이다.
도 7은 실시의 형태 1의 데드 타임 부여부에 있어서의 펄스 신호의 설명도이다.
도 8은 실시의 형태 1의 전류 극성 검출부의 구성도이다.
도 9는 실시의 형태 1의 게이트 신호 선택부의 구성도이다.
도 10은 실시의 형태 2에 있어서의 캐리어 신호를 이용한 데드 타임 부여 방법의 설명도이다.
도 11은 실시의 형태 2의 데드 타임 부여부의 구성도이다.
도 12는 실시의 형태 3에 따른 전력 변환 장치의 구성도이다.
도 13은 실시의 형태 3에 있어서의 펄스 신호를 나타내는 도면이다.
도 14는 실시의 형태 3의 펄스 폭 제어부의 구성도이다.
도 15는 실시의 형태 3에 있어서의 펄스 신호를 나타내는 도면이다.
도 16은 실시의 형태 3의 온 펄스 제거부의 구성도이다.
도 17은 실시의 형태 4의 전력 변환 장치의 출력 전류의 파형을 나타내는 도면이다.
도 18은 실시의 형태 4의 전류 극성 검출부 및 게이트 신호 선택부의 구성도이다.
도 19는 실시의 형태 4에 있어서의 출력 전류, 펄스 신호 및 출력 전압을 나타내는 도면이다.
도 20은 실시의 형태 4에 있어서의 펄스 신호를 나타내는 도면이다.
도 21은 실시의 형태 1 내지 4의 제어부의 하드웨어의 일례를 나타내는 모식도이다.
이하, 본원을 실시하기 위한 실시의 형태에 따른 전력 변환 장치에 대해, 도면을 참조하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 부호는 동일 혹은 상당 부분을 나타내고 있다.
도 1은, 실시의 형태 1에 따른 전력 변환 장치의 구성도이다. 본 실시의 형태의 전력 변환 장치는, 전력 변환 장치의 일례로서의 인버터이다. 인버터는, 입력된 직류 전력을 고주파 교류 전력으로 변환하여 출력하는 기능을 구비하고 있다.
도 1에 있어서, 본 실시의 형태의 전력 변환 장치(1)는, 외부의 직류 전원(2)에 접속되는 양극 입력 단자(1a) 및 음극 입력 단자(1b)를 구비하고 있다. 양극 입력 단자(1a)와 음극 입력 단자(1b) 사이에는, 양 암(11a)과 음 암(11b)이 직렬로, 양 암(12a)과 음 암(12b)이 직렬로, 또한 양 암(13a)과 음 암(13b)이 직렬로 각각 접속되어 있다. 양 암(11a), (12a), (13a) 및 음 암(11b), (12b), (13b)은, 각각 반도체 스위칭 소자(14)와 이 반도체 스위칭 소자(14)에 역병렬로 접속된 환류 다이오드(15)로 구성되어 있다. 양 암과 음 암의 직렬 접속을 1개의 레그라고 부른다. 본 실시의 형태의 전력 변환 장치(1)는, 3개의 레그가 병렬로 접속되어 있다. 이 3개의 레그가 병렬로 접속되어, 이른바 삼상 브릿지 회로가 구성되어 있다. 또, 양극 입력 단자(1a)와 음극 입력 단자(1b) 사이에는 콘덴서(16)가 접속되어 있다.
반도체 스위칭 소자(14)는, IGBT(Insulated－Gate　Bipolar　Transistor) 또는 MOSFET(Metal－Oxide－Semiconductor　Field－Effect　Transistor) 등의 반도체 스위칭 소자를 사용할 수가 있다. 또, 콘덴서(16)는, 전해 콘덴서 또는 필름 콘덴서 등을 사용할 수가 있다.
양 암(11a)과 음 암(11b)의 접속점(11c)은 출력 단자(17a)에 접속되어 있다. 양 암(12a)과 음 암(12b)의 접속점(12c)은 출력 단자(17b)에 접속되어 있다. 양 암(13a)과 음 암(13b)의 접속점(13c)은 출력 단자(17c)에 접속되어 있다. 출력 단자(17a), (17b) 및 (17c)에는 삼상 교류 전력이 출력된다. 또한, 단상 교류 전류를 출력하는 전력 변환 장치의 경우는, 양 암과 음 암의 직렬 접속의 레그가 2개 병렬로 접속된 구성으로 된다.
접속점(11c)과 출력 단자(17a) 사이, 접속점(12c)과 출력 단자(17b) 사이 및 접속점(13c)과 출력 단자(17c) 사이에는, 각각 전류 센서(20), 필터 리액터(21) 및 필터 콘덴서(22)가 접속되어 있다. 전류 센서(20)는, 접속점(11c), (12c), (13c)과 출력 단자(17a), (17b), (17c) 사이에 흐르는 출력 전류를 검지한다. 필터 리액터(21)는, 각 상이 서로 자기 결합된 삼상 리액터를 이용해도 좋고, 단상 리액터를 3대 이용해도 좋다. 필터 콘덴서(22)는, 각 상에 콘덴서를 갖고, 스타 결선으로 접속되어 있다. 필터 콘덴서(22)의 스타 결선의 중성점은 도 1에서는 접지되어 있지만, 접지 혹은 비접지 중 어느 쪽이어도 좋다. 또, 출력 단자(17a), (17b) 및 (17c)에는 부하(3)가 접속된다. 본 실시의 형태의 전력 변환 장치(1)는, 유효 전력의 전력 조류가 양극 입력 단자(1a) 및 음극 입력 단자(1b)로부터 출력 단자(17a), (17b) 및 (17c)를 경유하여 부하(3)로의 방향이 되는 역률이 1인 운전으로 하여 설명한다.
전력 변환 장치(1)는, 6개의 반도체 스위칭 소자(14)의 온 오프를 제어하는 것으로 출력 전압의 제어가 행해진다. 6개의 반도체 스위칭 소자(14)는, 게이트 구동부(30)로부터 보내지는 게이트 신호로 구동된다. 또, 게이트 신호는 제어부(31)에 의해 제어된다.
제어부(31)는, 펄스 신호 생성부(32), 데드 타임 부여부(33), 전류 극성 검출부(34) 및 게이트 신호 선택부(35)를 구비하고 있다. 펄스 신호 생성부(32)는, 전압 지령치와 캐리어 신호에 근거하여 펄스 신호를 생성한다. 데드 타임 부여부(33)는, 펄스 신호 생성부(32)에 의해 생성된 펄스 신호를 반전시킨 펄스 신호를 생성하여 한 쌍의 펄스 신호의 세트를 생성한다. 그리고 데드 타임 부여부(33)는, 한쪽의 펄스 신호의 펄스 폭에 데드 타임의 시간 폭을 더하거나 또는 빼는 것으로 한쪽의 펄스 신호에만 데드 타임을 부여한다. 전류 극성 검출부(34)는, 전류 센서(20)에 의해 검지된 출력 전류에 근거하여 출력 전류의 극성을 검출한다. 게이트 신호 선택부(35)는, 전류 극성 검출부(34)에 의해 검출된 출력 전류의 극성이 양인 경우, 데드 타임 부여부(33)에 의해 데드 타임이 부여된 한쪽의 펄스 신호를 양 암의 게이트 신호로서, 다른 쪽의 펄스 신호를 음 암의 게이트 신호로서 선택하고, 전류 극성 검출부(34)에 의해 검출된 출력 전류의 극성이 음인 경우, 데드 타임 부여부(33)에 의해 데드 타임이 부여된 한쪽의 펄스 신호를 음 암의 게이트 신호로서, 다른 쪽의 펄스 신호를 양 암의 게이트 신호로서 선택한다.
다음에, 제어부(31)의 각 구성에 대해 자세하게 설명한다.
도 2는, 펄스 신호 생성부의 구성도이다. 펄스 신호 생성부(32)는, 비교기(320)를 구비하고 있다. 비교기(320)는, 변조 신호인 규격화된 전압 지령치와 캐리어 신호의 대소를 비교하는 것으로 반도체 스위칭 소자를 온 오프시키기 위한 펄스 신호를 생성한다. 1개의 레그의 양 암과 음 암은 교대로 온 오프를 반복하기 때문에, 한쪽이 온인 경우, 다른 쪽은 오프가 된다. 즉, 비교기(320)의 출력이 1개의 레그에 있어서의 양 암의 펄스 신호가 되는 것에 대해, 비교기(320)의 출력을 반전시킨 펄스 신호가 음 암의 펄스 신호가 된다. 펄스 신호 생성부(32)는, 1개의 레그에 대해서 1개 구비되어 있다.
도 3은, 비교기(320)가 출력하는 양 암의 펄스 신호와 전압 지령치 및 캐리어 신호의 관계를 나타낸 도면이다. 또한, 도 3에는 후술하는 데드 타임 부여부(33)의 반전 회로로부터 출력되는 음 암의 펄스 신호도 보태서 나타내고 있다. 전압 지령치는 정현파를 사용하고 있다. 캐리어 신호는 삼각파를 사용하고 있다. 비교기(320)는, 전압 지령치와 캐리어 신호를 비교하고, 전압 지령치가 캐리어 신호보다 클 때에는 양 암의 펄스 신호가 온이 되도록 제어한다. 음 암의 펄스 신호는, 데드 타임 부여부(33)의 반전 회로에 의해 양 암의 펄스 신호가 온이 될 때 오프가 되도록 제어된다. 이러한 제어 방법은, 일반적으로 PWM(Pulse　Width　Modulation) 제어로 불린다. 삼상의 전력 변환 장치에 있어서는, U상, V상 및 W상의 각 상 각각의 전압 지령치와 캐리어 신호에 근거하여, 3개의 레그의 양 암 및 음 암의 반도체 스위칭 소자를 구동하기 위한 기본이 되는 3개의 펄스 신호가 펄스 신호 생성부(32)에 의해 생성된다. 각각의 반도체 스위칭 소자는, 캐리어 신호의 삼각파의 1 주기에 온과 오프를 1회씩 행하기 때문에, 캐리어 신호의 주파수와 반도체 스위칭 소자의 스위칭 주파수는 일치한다.
도 4는, 1개의 레그에 있어서, 출력 전류의 극성과 전압 오차의 관계를 설명하기 위한 설명도이다. 콘덴서(16)의 전압을 E로 한다. 양 암(11a)과 음 암(11b)의 접속점(11c)으로부터 출력 단자 측에 흐르는 출력 전류는, 전류 센서(20)에 의해 검지된다. 도 4에 있어서, 굵은 선의 파선은 전류의 흐름을 나타내고 있다. 또한, 도 4에 관한 이하의 설명은, 양 암(11a) 및 음 암(11b)의 각각의 스위칭 소자의 게이트 신호에 데드 타임을 부여한 경우의 출력 전류의 극성과 전압 오차의 관계이다.
도 4(a)에 나타내는 바와 같이, 양 암(11a)과 음 암(11b)의 접속점(11c)으로부터 출력 단자 측에 흐르는 출력 전류가 양인 경우, 양 암(11a)의 반도체 스위칭 소자가 온인 때에는 출력 단자 측에는 ＋E/2의 전압이 출력된다. 또, 양 암(11a)의 반도체 스위칭 소자가 온이 아닌 기간은, 음 암(11b)의 환류 다이오드를 통하여 전류가 흐르기 때문에, 출력 단자 측에는 -E/2의 전압이 출력된다. 따라서, 출력 전류가 양인 경우에 양 암(11a)의 반도체 스위칭 소자가 본래 온의 지령이 되어 있을 때 데드 타임에 의해 오프가 되어 있으면, 출력 전압은 ＋E/2이 아니고 -E/2가 된다. 한편, 음 암(11b)에 대해서는, 출력 전류가 양인 경우는 반도체 스위칭 소자의 온 또는 오프에 관계없이 음 암(11b)의 환류 다이오드를 통하여 전류가 흐른다. 따라서, 출력 전류가 양인 경우, 출력 전압은 양 암(11a)의 반도체 스위칭 소자의 온 오프에 의존한다. 그 결과, 데드 타임에 의해 본래의 게이트 신호와는 다른 펄스 폭의 게이트 신호의 영향을 받는 것은 양 암(11a)만으로, 음 암(11b)은 영향을 받지 않는다. 상술한 바와 같이, 출력 전류가 양인 경우, 양 암(11a)의 반도체 스위칭 소자가 본래 온이어야 할 때에 데드 타임에 의해 오프가 되어 있는 기간이 있다. 이 기간의 출력 전압은 본래 ＋E/2이어야 할 것이 -E/2가 된다. 따라서, 이 기간에 발생하는 전압 오차의 크기는 (－E/2)－(＋E/2)=－E가 된다.
도 4(b)에 나타내는 바와 같이, 양 암(11a)과 음 암(11b)의 접속점(11c)으로부터 출력 단자 측에 흐르는 출력 전류가 음인 경우, 출력 전류가 양인 경우의 반대의 현상이 된다. 즉, 출력 전류가 음인 경우, 출력 전압은 음 암(11b)의 반도체 스위칭 소자의 온 오프에 의존한다. 그 결과, 데드 타임에 의해 본래의 게이트 신호와는 다른 펄스 폭의 게이트 신호의 영향을 받는 것은 음 암(11b)만으로, 양 암(11a)은 영향을 받지 않는다. 출력 전류가 음인 경우, 음 암(11b)의 반도체 스위칭 소자가 본래 온이어야 할 때에 데드 타임에 의해 오프가 되어 있는 기간이 있다. 이 기간의 출력 전압은 본래 -E/2이어야 할 것이 ＋E/2가 된다. 따라서, 이 기간에 발생하는 전압 오차의 크기는(＋E/2)－(－E/2)=＋E가 된다.
본 실시의 형태의 전력 변환 장치는, 이러한 1개의 레그에 있어서의 전압 오차의 발생 요인에 주목하고, 출력 전류의 극성에 따라 데드 타임을 부여한 게이트 신호를 보내는 암을 선택하고 있다.
도 5는, 데드 타임이 부여된 펄스 신호를 설명하는 설명도이다. 이 이후 데드 타임의 시간을 td라고 적는다. 도 5(a)는, 데드 타임을 부여하기 전의 턴 온의 펄스 신호와 턴 오프의 펄스 신호를 타나내고 있다. 실선이 턴 온(33a)의 펄스 신호, 파선이 턴 오프(33b)의 펄스 신호를 나타내고 있다. 도 5(b)는, 데드 타임을 부여한 후의 턴 온(33a)의 펄스 신호와 턴 오프(33b)의 펄스 신호를 나타내고 있다. 파선으로 나타낸 턴 오프(33b)의 펄스 신호에는 데드 타임을 부여하지 않고, 실선으로 나타낸 턴 온(33a)의 펄스 신호에 데드 타임을 부여한 예를 나타내고 있다. 도 5(b)에 나타내는 바와 같이, 턴 온(33a)의 펄스 신호의 상승 국면을 데드 타임 td의 시간분 늦추고, 하강 국면을 데드 타임 td의 시간분 앞당기고 있다. 이와 같이, 데드 타임을 부여한다는 것은, 턴 온의 펄스 신호의 상승 국면을 데드 타임 td의 시간분 늦추거나 펄스 신호의 하강 국면을 데드 타임 td의 시간분 앞당기거나 하는 것을 의미한다. 즉, 데드 타임이 부여된 턴 온의 펄스 신호는, 펄스 폭이 좁아진다. 또한, 후술하는 펄스 신호를 데드 타임의 시간분 지연시키는(쉬프트시키는) 것은 데드 타임의 부여에는 포함되지 않는다.
도 6은, 데드 타임 부여부(33)의 구성도이다. 펄스 신호 생성부(32)에 의해 생성된 펄스 신호는 2개로 나뉘고, 한쪽의 펄스 신호는 지연 회로(331a)에 의해 데드 타임의 시간분 지연된 턴 오프의 펄스 신호로서 출력된다. 다른 쪽의 펄스 신호는 반전 회로(332)에 의해 반전되고 지연 회로(331b)와 AND 회로(333a)에 보내지고, 하강 국면에서 데드 타임이 부여된 턴 온의 펄스 신호가 된다. 또한, 이 펄스 신호가 지연 회로(331c)와 AND 회로(333b)에 보내지고, 상승 국면에서 데드 타임이 부여된 턴 온의 펄스 신호가 된다.
도 7은, 도 6의 A, B, C, D, E 및 F의 위치의 펄스 신호를 나타내는 도면이다. 도 7에 있어서, 파선으로 나타내는 펄스 신호 A는, 도 6의 A의 위치에서 데드 타임 부여부(33)에 입력되는 펄스 신호이다. 실선으로 나타내는 펄스 신호 B는, 도 6의 B의 위치에서 펄스 신호 A를 반전시킨 펄스 신호이다. 실선으로 나타내는 펄스 신호 C는, 도 6의 C의 위치에서 펄스 신호 B를 데드 타임 td분 지연시킨 펄스 신호이다. 실선으로 나타내는 펄스 신호 D는, 도 6의 D의 위치에서 펄스 신호 C의 하강 국면을 데드 타임 td의 시간분 앞당긴 펄스 신호이다. 실선으로 나타내는 펄스 신호 E는, 도 6의 E의 위치에서 펄스 신호 D의 상승 국면을 데드 타임 td의 시간분 늦춘 펄스 신호이다. 파선으로 나타내는 펄스 신호 F는, 도 6의 F의 위치에서 펄스 신호 A를 데드 타임 td분 지연시킨 펄스 신호이다. 데드 타임 부여부(33)는, 펄스 신호 E 및 펄스 신호 F를 출력한다. 즉, 데드 타임 부여부(33)는, 한 쌍의 펄스 신호 중 한쪽의 펄스 신호에만 데드 타임을 부여하고, 다른 쪽의 펄스 신호에는 데드 타임을 부여하지 않는다. 또한, 도 6에 나타내는 데드 타임 부여부(33)는, 1개의 암에 대해서 1개 구비되어 있다. 또, 데드 타임 부여부(33)가 출력하는 펄스 신호 E 및 펄스 신호 F는, 펄스 신호 A 및 펄스 신호 B에 대해서 데드 타임의 시간만큼 지연한 것이 되지만, 이 지연 시간은 전압 지령치의 주파수에 대해서는 충분히 짧은 시간이기 때문에 영향은 작다.
또한, 본 실시의 형태에 있어서는, 펄스 신호 생성부(32)가 1개의 펄스 신호를 생성하고, 데드 타임 부여부(33)의 반전 회로(332)가 그 펄스 신호를 반전시켜서 한 쌍의 펄스 신호를 생성하고 있지만, 펄스 신호 생성부(32)가 반전 회로를 구비하여 한 쌍의 펄스 신호를 생성하여 데드 타임 부여부(33)에 보내도 좋다.
도 8은, 전류 극성 검출부(34)의 구성도이다. 전류 극성 검출부(34)는, 비교기(340)를 구비하고 있다. 비교기(340)는 전류 센서(20)에 의해 검지된 출력 전류치와 0의 대소 관계를 비교하고, 출력 전류치가 0보다 큰 즉 전류 극성이 양인 경우는 1을 출력하고, 출력 전류치가 0 이하 즉 전류치가 0 또는 전류 극성이 음인 경우에는 0을 출력한다. 도 8에 나타내는 전류 극성 검출부(34)는, 3개의 전류 센서에 대응하여 각각 구비되어 있다.
도 9는, 게이트 신호 선택부(35)의 구성도이다. 게이트 신호 선택부(35)는, 반전 회로(352)와, 2개의 AND 회로(353a), (353b)와, 가산기(354)를 구비하고 있다. AND 회로(353a)에는, 데드 타임이 부여되어 있지 않은 펄스 신호와, 전류 극성 검출부(34)의 출력이 입력된다. AND 회로(353b)에는, 데드 타임이 부여된 펄스 신호와, 반전 회로(352)에 의해 반전된 전류 극성 검출부(34)의 출력이 입력된다. 가산기(354)는, 2개의 AND 회로(353a), (353b)의 출력을 가산하여 게이트 구동부(30)에 출력한다. 또한, 도 9에 나타내는 게이트 신호 선택부(35)는, 각 암에 대응하여 각각 구비되어 있다. 또한, 도 9에 나타내는 게이트 신호 선택부(35)는 양 암에 대응한 것이고, 음 암에 대응한 게이트 신호 선택부에서는, 반전 회로(352)가 AND 회로(353b) 측이 아닌, AND 회로(353a) 측에 구비되어 있다.
도 9에 나타내는 양 암에 구비된 게이트 신호 선택부(35)에 있어서는, 전류 극성 검출부(34)에 의해 검출된 출력 전류의 극성이 양인 경우, 데드 타임이 부여되어 있지 않은 펄스 신호가 게이트 신호로서 선택되고, 전류 극성 검출부(34)에 의해 검출된 출력 전류의 극성이 음인 경우, 데드 타임이 부여된 펄스 신호가 게이트 신호로서 선택된다. 또, 음 암에 구비된 게이트 신호 선택부(35)에 있어서는, 반전 회로(352)가 AND 회로(353a) 측에 구비되어 있으므로, 전류 극성 검출부(34)에 의해 검출된 출력 전류의 극성이 양인 경우, 데드 타임이 부여된 펄스 신호가 게이트 신호로서 선택되고, 전류 극성 검출부(34)에 의해 검출된 출력 전류의 극성이 음인 경우, 데드 타임이 부여되어 있지 않은 펄스 신호가 게이트 신호로서 선택된다.
즉, 게이트 신호 선택부(35)에서는, 출력 전류의 극성이 양인 경우에는 전압 오차의 요인이 되는 양 암에 대해서 데드 타임이 부여되어 있지 않은 펄스 신호가 게이트 신호로서 선택되고, 전압 오차의 요인이 되지 않는 음 암에 대해서 데드 타임이 부여된 펄스 신호가 게이트 신호로서 선택된다. 또, 게이트 신호 선택부(35)에서는, 출력 전류의 극성이 음인 경우에는 전압 오차의 요인이 되는 음 암에 대해서 데드 타임이 부여되어 있지 않은 펄스 신호가 게이트 신호로서 선택되고, 전압 오차의 요인이 되지 않는 양 암에 대해서 데드 타임이 부여된 펄스 신호가 게이트 신호로서 선택된다.
본 실시의 형태의 전력 변환 장치는, 출력 전류의 극성을 검출하여 전압 오차의 요인이 되지 않는 쪽의 암에 대해서 데드 타임이 부여된 펄스 신호를 게이트 신호로서 선택하고 있다. 그 때문에, 게이트 신호의 펄스 폭이 좁아져 반도체 스위칭 소자의 동작이 불안정하게 되었다고 해도, 전압 오차의 요인이 되지 않는 쪽의 암은 환류 다이오드를 통하여 전류가 흐르므로 전압 오차의 원인은 되지 않는다
이와 같이 구성된 전력 변환 장치는, 데드 타임의 부여에 기인하여 게이트 신호의 펄스 폭이 좁아져도 데드 타임에 기인하는 출력 전압의 오차를 억제할 수가 있다.
또한, 본 실시의 형태에 있어서는, 데드 타임 부여부(33)에 의해 한 쌍의 펄스 신호 중 한쪽의 펄스 신호에 데드 타임이 부여된 후, 게이트 신호 선택부(35)에 의해 한 쌍의 펄스 신호로부터 양 암 및 음 암의 각각의 게이트 신호가 선택되는 방법을 나타냈다. 다른 방법으로서 게이트 신호 선택부(35)에 의해 데드 타임이 부여되기 전의 한 쌍의 펄스 신호로부터 양 암 및 음 암의 각각의 게이트 신호가 선택된 후에, 데드 타임 부여부(33)에 의해 한 쌍의 펄스 신호 중 한쪽의 펄스 신호에 데드 타임이 부여되는 방법이라도 좋다. 예를 들면, 게이트 신호 선택부(35)는, 전류 극성 검출부(34)에 의해 검출된 출력 전류의 극성이 양인 경우, 펄스 신호 생성부(32)에 의해 생성된 펄스 신호 및 그 펄스 신호가 반전된 펄스 신호 중, 한쪽의 펄스 신호를 양 암의 게이트 신호로서 선택하고, 다른 쪽의 펄스 신호를 음 암의 게이트 신호로서 선택하고, 전류 극성 검출부(34)에 의해 검출된 출력 전류의 극성이 음인 경우, 한쪽의 펄스 신호를 음 암의 게이트 신호로서 선택하고, 다른 쪽의 펄스 신호를 양 암의 게이트 신호로서 선택한다. 그리고, 데드 타임 부여부(33)는, 게이트 신호 선택부(35)에 의해 선택된 한쪽의 펄스 신호의 펄스 폭에 데드 타임의 시간 폭을 더하거나 또는 빼는 것으로 해당 한쪽의 펄스 신호에 데드 타임을 부여한다. 이러한 방법을 이용해도, 전압 오차의 요인이 되지 않는 쪽의 암의 게이트 신호로서 데드 타임이 부여된 펄스 신호를 선택할 수가 있다.
실시의 형태 2.
실시의 형태 1의 전력 변환 장치에 있어서, 데드 타임 부여부를 도 6에 나타내는 회로 구성으로 설명했다. 실시의 형태 2의 전력 변환 장치는, 삼각파의 캐리어 신호를 이용하여 펄스 신호에 데드 타임을 부여하는 것이다. 본 실시의 형태의 전력 변환 장치에 있어서, 펄스 신호 생성부 및 데드 타임 부여부 이외의 구성은, 실시의 형태 1의 전력 변환 장치와 같다.
도 10은, 삼각파의 캐리어 신호를 이용하여 데드 타임을 부여하는 방법의 설명도이다. 본 실시의 형태의 캐리어 신호는 삼각파이다. 또, 전압 지령치는 정현파가 아니라, 캐리어 신호의 산(山)과 곡(谷)에서 전압치가 갱신되는 구형파로 한다. 펄스 신호 생성부는, 캐리어 신호와 전압 지령치의 대소를 비교하여 펄스 신호를 생성하고 있다. 본 실시의 형태의 펄스 신호 생성부는, 초기치의 캐리어 신호 X에 대해서 데드 타임 td분 위상을 앞당긴 캐리어 신호 Y를 생성한다. 또한, 펄스 신호 생성부는, 초기치의 캐리어 신호 X와 전압 지령치의 대소의 비교로 생성한 펄스 신호 X와, 캐리어 신호 Y와 전압 지령치의 대소의 비교로 생성한 펄스 신호 Y를 출력한다.
도 11은, 본 실시의 형태의 데드 타임 부여부의 구성도이다. 데드 타임 부여부(33)는, 2개의 AND 회로(333a), (333b)와 지연 회로(331a), (331b)를 구비하고 있다. 데드 타임 부여부(33)에는, 펄스 신호 생성부에 의해 생성된 펄스 신호 X와 펄스 신호 Y가 입력된다. 입력된 펄스 신호 X는 2개로 나누어지고, 한쪽은 지연 회로(331a)에 의해 데드 타임의 시간분 지연되어 출력된다. 다른 쪽의 펄스 신호 X와 펄스 신호 Y는, AND 회로(333a)에 입력된다. AND 회로(333a)는, 펄스 신호 X와 펄스 신호 Y의 논리 곱을 취하는 것으로 하강 국면을 데드 타임 td의 시간분 앞당긴 펄스 신호를 출력한다. 이 하강 국면에 데드 타임이 부여된 펄스 신호는, 지연 회로(331b)와 AND 회로(333b)에 입력된다. AND 회로(333b)는, 지연 회로(331b)에 의해 데드 타임의 시간분 지연된 펄스 신호와 하강 국면에 데드 타임이 부여된 펄스 신호의 논리 곱을 취하는 것으로, 도 11에 나타낸 상승 국면과 하강 국면에 데드 타임이 부여된 펄스 신호 Z를 출력한다. 이와 같이 본 실시의 형태의 데드 타임 부여부(33)도, 실시의 형태 1과 마찬가지로, 한 쌍의 펄스 신호 중 한쪽의 펄스 신호에만 데드 타임을 부여하고, 다른 쪽의 펄스 신호에는 데드 타임을 부여하지 않는다. 이와 같이 하여, 데드 타임 부여부(33)는 데드 타임이 부여된 펄스 신호 Z와 데드 타임이 부여되어 있지 않은 펄스 신호 X를 생성하고 있다. 또한, 본 실시의 형태에 있어서, 펄스 신호 생성부 및 데드 타임 부여부 이외의 동작은, 실시의 형태 1의 전력 변환 장치의 동작과 같다. 즉, 본 실시의 형태의 전력 변환 장치도, 출력 전류의 극성을 검출하여 전압 오차의 요인이 되지 않는 쪽의 암에 대해서 데드 타임이 부여된 펄스 신호를 게이트 신호로서 선택하고 있다.
이와 같이 구성된 전력 변환 장치는, 실시의 형태 1과 마찬가지로, 데드 타임의 부여에 기인하여 게이트 신호의 펄스 폭이 좁아져도 데드 타임에 기인하는 출력 전압의 오차를 억제할 수가 있다.
실시의 형태 3.
이미 기술한 바와 같이, 반도체 스위칭 소자는 순시로 온과 오프가 전환되지 않고, 온과 오프가 전환되기 위해서 필요한 시간이 존재한다. 반도체 스위칭 소자가 안정 동작을 하기 위해서 필요한 최소의 시간을 최소 동작 시간으로 정의한다. 반도체 스위칭 소자가 이 최소 동작 시간보다 짧은 시간에 온과 오프를 전환하면, 반도체 스위칭 소자의 동작이 불안정하게 됨과 동시에 고장의 원인도 된다. 실시의 형태 3의 전력 변환 장치는, 데드 타임의 부여에 의해 게이트 신호의 펄스 폭을 좁게 해도, 펄스 폭이 최소 동작 시간보다 짧아지는 것을 막을 수가 있는 기능을 구비하고 있다.
도 12는, 본 실시의 형태에 따른 전력 변환 장치의 구성도이다. 본 실시의 형태의 전력 변환 장치는, 실시의 형태 1의 전력 변환 장치에 있어서, 제어부의 구성에 펄스 폭 제어부 및 온 펄스 제거부를 더한 것이다. 본 실시의 형태의 전력 변환 장치에 있어서, 펄스 폭 제어부 및 온 펄스 제거부 이외의 구성은, 실시의 형태 1의 전력 변환 장치와 같다.
도 12에 나타내는 바와 같이, 본 실시의 형태의 전력 변환 장치는, 제어부(31)의 펄스 신호 생성부(32)와 데드 타임 부여부(33) 사이에 펄스 폭 제어부(36)를 구비하고 있다. 또, 제어부(31)의 게이트 신호 선택부(35)의 출력 측에 온 펄스 제거부(37)를 구비하고 있다. 이하, 펄스 폭 제어부(36) 및 온 펄스 제거부(37)에 대해 상세하게 설명한다.
처음에, 펄스 폭 제어부(36)에 대해 설명한다.
도 13은, 펄스 폭 제어부(36)에 의해 펄스 폭이 제어되는 펄스 신호를 나타내는 도면이다. 펄스 폭 제어부(36)에 의해 설정되는 최소 펄스 폭(tmin)은, 최소 동작 시간에 데드 타임을 더한 시간이다. 즉, 데드 타임 부여 전의 펄스 폭이 이 최소 펄스 폭(tmin)보다 짧은 경우는, 데드 타임 부여 후의 펄스 폭이 최소 동작 시간보다 짧아질 가능성이 있다. 온과 오프를 반복하는 펄스 신호에 관해서, 일정 기간 온이 되는 기간을 온 펄스, 일정 기간 오프가 되는 기간을 오프 펄스라고 정의한다. 도 13(a)에 나타내는 바와 같이, 최소 펄스 폭보다 펄스 폭이 짧은 온 펄스는, 최소 펄스 폭까지 연장된 온 펄스로 제어된다. 또, 도 13(b)에 나타내는 바와 같이, 최소 펄스 폭보다 펄스 폭이 짧은 오프 펄스는, 최소 펄스 폭까지 연장된 오프 펄스로 제어된다.
도 14는, 펄스 폭 제어부(36)의 구성도이다. 펄스 폭 제어부(36)는, 최소 펄스 폭보다 시간 폭이 짧은 펄스 신호가 입력된 때에 그 펄스 신호의 펄스 폭을 최소 펄스 폭까지 연장하는 펄스 폭 신장부(361)와, 펄스 폭 신장부(361)에 의해 펄스 폭이 연장된 펄스 신호를 반전시키는 반전 회로(362)를 구비하고 있다. 펄스 폭 제어부(36)는, 최소 펄스 폭보다 시간 폭이 짧은 펄스 신호가 입력된 때에는, 그 펄스 신호의 펄스 폭을 최소 펄스 폭까지 연장한 펄스 신호와, 그 펄스 신호를 반전시킨 펄스 신호를 출력한다.
도 15는, 펄스 폭 제어부(36)에 의해 펄스 폭이 제어된 펄스 신호에 대해서 데드 타임 부여부(33)에 의해 데드 타임이 부여된 펄스 신호를 나타내는 도면이다. 도 15(a)에 나타내는 바와 같이, 최소 펄스 폭보다 펄스 폭이 짧은 온 펄스는, 펄스 폭 제어부(36)에 의해 일단 최소 펄스 폭까지 펄스 폭이 연장된 후에 펄스 신호의 상승 국면은 데드 타임 td의 시간분 늦추어지고 있다. 또, 도 15(b)에 나타내는 바와 같이, 최소 펄스 폭보다 펄스 폭이 짧은 오프 펄스는, 펄스 폭 제어부(36)에 의해 일단 최소 펄스 폭까지 펄스 폭이 연장된 후에 그 오프 펄스가 종료할 때에 상승하는 온 펄스의 펄스 신호의 상승 국면이 데드 타임 td의 시간분 늦추어지고 있다. 그 때문에, 최소 펄스 폭보다 펄스 폭이 짧은 온 펄스의 펄스 폭은, 펄스 폭 제어부(36)에 의해 제어된 후에 데드 타임 부여부(33)에 의해 데드 타임 td가 부여된 결과, tmin-td가 된다. 또, 최소 펄스 폭보다 펄스 폭이 짧은 오프 펄스의 펄스 폭은, 펄스 폭 제어부(36)에 의해 제어된 후에 데드 타임 부여부(33)에 의해 데드 타임 td가 부여된 결과, tmin＋td가 된다.
다음에, 온 펄스 제거부(37)에 대해 설명한다.
데드 타임 부여부에 있어서, 턴 온의 펄스 신호와 턴 오프의 펄스 신호에 데드 타임을 부여하는 경우, 온 펄스에 대해서는 데드 타임에 의해 펄스 폭의 전후가 제거되기 때문에, 펄스 폭 제어부(36)에 의해 제한한 펄스 폭 이하가 되어 버리는 경우가 있다. 온 펄스의 펄스 폭이 최소 동작 시간보다 짧아지면, 반도체 스위칭 소자의 동작이 불안정하게 될 우려가 있다. 온 펄스 제거부(37)는, 게이트 신호 선택부(35)로부터 출력되는 게이트 신호에 대해서 최소 동작 시간보다 짧은 온 펄스를 제거하고 있다.
도 16은, 온 펄스 제거부(37)의 구성도이다. 온 펄스 제거부(37)는, 펄스 폭 측정부(371)와 비교기(370)와 AND 회로(373)를 구비하고 있다. 펄스 폭 측정부(371)는, 게이트 신호 선택부(35)로부터 출력되는 게이트 신호의 온 펄스의 펄스 폭을 측정한다. 비교기(370)는, 펄스 폭 측정부(371)에 의해 측정된 온 펄스의 펄스 폭과 최소 동작 시간을 비교하고, 펄스 폭이 최소 동작 시간보다 짧은 경우는 0을 출력한다. AND 회로(373)는, 비교기(370)의 출력이 0인 경우는 거기에 대응하는 온 펄스의 펄스 폭을 0으로 한다. 즉, 온 펄스 제거부(37)는, 온 펄스의 펄스 폭이 최소 동작 시간보다 짧은 경우는, 그 온 펄스를 게이트 신호로부터 제거하는 기능을 구비하고 있다.
온 펄스 제거부(37)를 구비한 경우, 게이트 구동부는 게이트 신호 선택부(35)로부터 출력되는 게이트 신호와는 다른 펄스 신호에 의해 반도체 스위칭 소자를 구동하게 된다. 도 3에 나타내는 바와 같이, 펄스 폭이 짧은 온 펄스는, 출력 전류가 양인 때에는 음 암의 펄스 신호, 출력 전류가 음인 때에는 양 암의 펄스 신호에 포함되어 있다. 또, 도 4에서 설명한 바와 같이, 출력 전류의 극성이 양인 경우, 전압 오차의 요인이 되는 것은 양 암이며 음 암은 전압 오차의 요인은 되지 않고, 출력 전류의 극성이 음인 경우, 전압 오차의 요인이 되는 것은 음 암이며, 양 암은 전압 오차의 요인은 되지 않는다. 그 때문에, 온 펄스 제거부(37)에 의해 펄스 폭이 최소 동작 시간보다 짧은 온 펄스가 게이트 신호로부터 제거되어도, 그 온 펄스가 제거된 게이트 신호는 전압 오차의 요인은 되지 않는 암의 게이트 신호이기 때문에, 출력 전압에는 영향을 주지 않는다.
이와 같이 구성된 전력 변환 장치는, 실시의 형태 1과 마찬가지로, 데드 타임의 부여에 기인하여 게이트 신호의 펄스 폭이 좁아져도 데드 타임에 기인하는 출력 전압의 오차를 억제할 수가 있다.
또, 본 실시의 형태의 전력 변환 장치는, 펄스 폭 제어부 및 온 펄스 제거부를 구비하고 있고, 펄스 폭이 최소 동작 시간보다 짧은 펄스를 게이트 신호로부터 제거할 수가 있으므로, 반도체 스위칭 소자의 고장을 막을 수가 있다.
또한, 본 실시의 형태의 전력 변환 장치는 펄스 폭 제어부 및 온 펄스 제거부의 양쪽 모두를 구비하고 있지만, 어느 한쪽만을 구비하고 있어도 좋다.
실시의 형태 4.
실시의 형태 1 내지 3의 전력 변환 장치에서는, 출력 전류의 극성을 검출하여 전압 오차의 요인이 되지 않는 쪽의 암에 대해서 데드 타임이 부여된 펄스 신호를 게이트 신호로서 선택하고 있다. 그렇지만, 전류 센서에서의 지연 및 전류 극성 검출부에서의 연산 지연 시간 등에 기인하여, 실제의 출력 전류의 극성과 전류 극성 검출부에 의해 검출한 극성이 다른 시간대가 발생하고, 전압 오차를 증대시켜 버릴 우려가 있다. 이 이후, 실제의 출력 전류의 극성과 전류 극성 검출부에 의해 검출한 극성이 다른 것을 전류 극성의 오 판별이라고 부른다. 특히, 스위칭 주기 내에 전류 극성이 양과 음 사이를 오가는 전류 제로 크로스의 부근에서 전류 극성의 오 판별이 발생하기 쉽다. 실시의 형태 4의 전력 변환 장치는, 반도체 스위칭 소자의 스위칭 주기 내의 전류 극성을 검지하여, 스위칭 주기 내에 전류 극성이 변화하지 않는 기간은 전압 오차의 요인이 되지 않는 쪽의 암에 대해서 데드 타임이 부여된 펄스 신호를 게이트 신호로 하고, 반도체 스위칭 소자의 스위칭 주기 내에 전류 극성이 변화하는 기간은 양 암 및 음 암의 각각의 펄스 신호의 턴 온의 상승 국면에 데드 타임을 부여하여 게이트 신호로 하도록 한 것이다. 이하, 실시의 형태 1에서 설명한 출력 전류의 극성을 검출하여 전압 오차의 요인이 되지 않는 쪽의 암에 대해서 데드 타임이 부여된 펄스 신호를 게이트 신호로 하는 부여 방법을 제 1 부여 방법, 양 암 및 음 암의 각각의 펄스 신호의 턴 온의 상승 국면에 데드 타임을 부여하여 게이트 신호로 하는 부여 방법을 제 2 부여 방법이라고 부르는 것으로 한다.
도 17은, 본 실시의 형태의 전력 변환 장치의 출력 전류의 파형을 나타내고 있다. 도 17(a)은 정격 출력 전력의 경우의 출력 전류, 도 17(b)은 경(輕) 부하이기 때문에 출력 전력이 정격에 대해서 작은 경우의 출력 전류를 나타내고 있다. 출력 전류는 스위칭 주파수 및 출력 필터 등에 의존한 리플이 생기기 때문에, 출력 전력의 크기에 관계없이 전류 제로 크로스 부근에 있어서 스위칭 주기 내에서 전류 극성이 변화하는 기간이 존재한다. 또한, 도 17(b)에 나타내는 경 부하의 조건에서는, 출력 전류의 실효치가 작아질수록 스위칭 주기 내에서 전류 극성이 변화하는 기간은 길어진다. 이러한 스위칭 주기 내에서 전류 극성이 변화하는 기간은, 전류 극성의 오 판별이 발생하기 쉽다.
도 18은, 본 실시의 형태의 전력 변환 장치에 있어서의 전류 극성 검출부 및 게이트 신호 선택부의 구성도이다. 본 실시의 형태의 전류 극성 검출부(34)는, 실시의 형태 1과 동일하지만, 전류 센서로부터 입력되는 출력 전류치를 게이트 신호 선택부(35)의 부여 방법 선택부(355)에 출력하는 기능을 구비하고 있다. 게이트 신호 선택부(35)에는, 데드 타임 부여부가 출력하는 데드 타임이 부여된 펄스 신호, 데드 타임이 부여되어 있지 않은 펄스 신호 및 전류 극성 검출부(34)의 출력이 입력된다.
게이트 신호 선택부(35)의 AND 회로(353a)에는, 데드 타임이 부여되어 있지 않은 펄스 신호와 전류 극성 검출부의 출력이 입력된다. AND 회로(353b)에는, 데드 타임이 부여된 펄스 신호와 반전 회로(352a)에 의해 반전된 전류 극성 검출부의 출력이 입력된다. 가산기(354a)는, 2개의 AND 회로(353a), (353b)의 출력을 가산하여 펄스 신호로서 출력한다. AND 회로(353a), (353b), 반전 회로(352a) 및 가산기(354a)는, 실시의 형태 1에 있어서 도 9를 이용하여 설명한 게이트 신호 선택부(35)의 동작과 같다. 따라서, 가산기(354a)로부터 출력되는 펄스 신호는 제 1 부여 방법으로 생성된 펄스 신호에 상당한다.
게이트 신호 선택부(35)의 AND 회로(353c)에는, 데드 타임이 부여되어 있지 않은 펄스 신호와, 동일한 펄스 신호가 지연 회로(351)에 의해 데드 타임의 시간분 지연된 펄스 신호가 입력된다. AND 회로(353c)는, 입력된 2개의 펄스 신호의 논리 곱을 취하는 것으로, 턴 온의 상승 국면에 데드 타임을 부여한 게이트 신호를 출력한다. 따라서, AND 회로(353c)로부터 출력되는 펄스 신호는, 제 2 부여 방법으로 생성된 펄스 신호에 상당한다.
부여 방법 선택부(355)는, 출력 전류치에 근거하여, 제 1 부여 방법으로 생성된 펄스 신호 및 제 2 부여 방법으로 생성된 펄스 신호 중 어느 한쪽을 게이트 신호로서 선택할지를 결정하는 신호를 출력한다. 예를 들면, 부여 방법 선택부(355)는 제 1 부여 방법을 선택한 경우는 0을, 제 2 부여 방법을 선택한 경우는 1을 출력한다. 부여 방법 선택부(355)가 어느 쪽의 부여 방법을 선택할지의 판단에 대해서는 후술한다.
AND 회로(353d)는, AND 회로(353c)로부터 출력되는 펄스 신호와 부여 방법 선택부(355)의 출력이 입력되고, 입력된 2개의 신호의 논리 곱을 출력한다. AND 회로(353e)는, 가산기(354a)로부터 출력되는 펄스 신호와 부여 방법 선택부(355)의 출력이 반전 회로(352b)에 의해 반전된 신호가 입력되고, 입력된 2개의 신호의 논리 곱을 출력한다. 가산기(354b)는, 2개의 AND 회로(353d), (353e)의 출력을 가산하여 게이트 신호로서 출력한다. 도 18에 나타내는 게이트 신호 선택부(35)는, 각 암에 대응하여 각각 구비되어 있다. 또한, 도 18에 나타내는 게이트 신호 선택부(35)는 양 암에 대응한 것이고, 음 암에 대응한 게이트 신호 선택부에서는, 반전 회로(352a)가 AND 회로(353b) 측이 아니라 AND 회로(353a) 측에 구비되어 있다. .
도 19는, 스위칭 주기 내에서 전류 극성이 변화하는 기간에 있어서의 출력 전류, 양 암의 펄스 신호, 음 암의 펄스 신호 및 출력 전압의 관계를 나타내는 도면이다. 도 19에 나타내는 바와 같이, 스위칭 주기 내에서 전류 극성이 변화하는 기간에서는, 출력 전압이 변화하는 것은 양 암 및 음 암의 각각의 펄스 신호의 하강 국면일 때가 되기 때문에, 양 암 및 음 암의 펄스 신호의 상승 국면에 데드 타임을 부여한 경우에도 전압 오차는 발생하지 않는다. 따라서, 스위칭 주기 내에서 전류 극성이 변화하는 기간에 한해서는, 출력 전류의 극성을 검출하여 전압 오차의 요인이 되지 않는 쪽의 암에 대해서 데드 타임이 부여된 펄스 신호를 게이트 신호로서 선택하는 것보다도, 양 암 및 음 암의 각각의 펄스 신호에 턴 온의 상승 국면에 데드 타임을 부여한 펄스 신호를 게이트 신호로 하는 쪽이 좋다.
이러한 이유에서 부여 방법 선택부(355)는, 출력 전류치에 근거하여 스위칭 주기 내에서 전류 극성이 변화하는 기간과 그 이외의 기간을 판정한다. 그리고, 부여 방법 선택부(355)는, 스위칭 주기 내에서 전류 극성이 변화하는 기간은 제 2 부여 방법으로 생성된 펄스 신호를 게이트 신호로서 선택하고, 그 이외의 기간은 제 1 부여 방법으로 생성된 펄스 신호를 게이트 신호로서 선택한다. 즉, 부여 방법 선택부(355)는, 스위칭 주기 내에서 전류 극성이 변화하는 기간은 AND 회로(353c)로부터 출력되는 펄스 신호를 선택하고, 그 이외의 기간은 가산기(354a)로부터 출력되는 펄스 신호를 선택하는 신호를 출력한다.
이와 같이 구성된 전력 변환 장치는, 스위칭 주기 내에서 전류 극성이 변화하는 기간에 있어서 전류 극성의 오 판별에 의한 전압 오차의 증대를 억제할 수가 있다.
도 20은, 회생 동작 운전에 있어서의 전압 지령치, 캐리어 신호 및 출력 전류와, 양 암의 펄스 신호 및 음 암의 펄스 신호를 나타낸 도면이다. 회생 동작 운전에 있어서는, 전압 지령치의 극성과 출력 전류의 극성은 반대가 된다. 이 회생 동작 운전 및 역률이 0.8 미만의 저역률 운전에 있어서는, 예를 들면, 전류 극성이 양인 경우에 데드 타임에 의해 전압 오차의 요인이 되지 않는 양 암은, 펄스 폭이 짧은 오프 펄스에서 전압 오차가 발생하는 것이 아니라, 펄스 폭이 짧은 온 펄스에서 전압 오차가 발생하게 된다. 이러한 운전에 있어서는, 제 2 부여 방법으로 생성된 펄스 신호를 게이트 신호로 해도 전압 오차를 억제할 수가 있다. 따라서, 실시의 형태 1에서 설명한 제 1 부여 방법으로 생성된 펄스 신호를 게이트 신호로서 선택할 필요성은, 역률이 1인 운전 조건의 경우와 비교하면 작아진다. 이와 같이, 본 실시의 형태의 전력 변환 장치를 이용하는 것으로, 회생 동작 운전 및 역률이 0.8 미만의 저역률 운전 등의 운전 조건에 있어서도, 제 1 부여 방법으로 생성된 펄스 신호와 제 2 부여 방법으로 생성된 펄스 신호 중 어느 하나를 게이트 신호로서 선택할 수가 있다.
또한, 실시의 형태 1 내지 4에 나타낸 전력 변환 장치에 있어서의 제어부(31)는, 하드웨어의 일례를 도 21에 나타내는 바와 같이, 프로세서(100) 및 기억 장치(101)로 구성되어 있어도 좋다. 기억 장치(101)는, 도시하고 있지 않지만 랜덤 액세스 메모리 등의 휘발성 기억 장치와 플래쉬 메모리 등의 불휘발성의 보조 기억 장치를 구비한다. 또, 플래쉬 메모리 대신에 하드 디스크의 보조 기억 장치를 구비해도 좋다. 프로세서(100)는, 기억 장치(101)로부터 입력된 프로그램을 실행한다. 이 경우, 보조 기억 장치로부터 휘발성 기억 장치를 통하여 프로세서(100)에 프로그램이 입력된다. 또, 프로세서(100)는, 연산 결과 등의 데이터를 기억 장치(101)의 휘발성 기억 장치에 출력해도 좋고, 휘발성 기억 장치를 통하여 보조 기억 장치에 데이터를 보존해도 좋다. 이와 같이 구성된 제어부는, 실시의 형태 1 내지 4에 있어서 논리 회로 등으로 나타낸 동작을 프로그램에 의해 실행한다.
본원은, 여러 가지 예시적인 실시의 형태가 기재되어 있지만, 1개 또는 복수의 실시의 형태에 기재된 여러 가지 특징, 태양, 및 기능은 특정의 실시의 형태의 적용에 한정되는 것이 아니고, 단독으로, 또는 여러 가지 조합으로 실시의 형태에 적용 가능하다.
따라서, 예시되어 있지 않은 무수한 변형예가, 본원에 개시되는 기술의 범위 내에 있어서 상정된다. 예를 들면, 적어도 1개의 구성 요소를 변형하는 경우, 추가하는 경우 또는 생략하는 경우, 또한, 적어도 1개의 구성 요소를 추출하고, 다른 실시의 형태의 구성 요소와 조합하는 경우가 포함되는 것으로 한다.
1　전력 변환 장치, 2 직류 전원, 3 부하, 1a　양극 입력 단자, 1b　음극 입력 단자, 11a, 12a, 13a 양 암, 11b, 12b, 13b　음 암, 11c, 12c, 13c　접속점, 14 반도체 스위칭 소자, 15 환류 다이오드, 16 콘덴서, 17a, 17b, 17c　출력 단자, 20 전류 센서, 21 필터 리액터, 22 필터 콘덴서, 30 게이트 구동부, 31 제어부, 32 펄스 신호 생성부, 33 데드 타임 부여부, 34 전류 극성 검출부, 35 게이트 신호 선택부, 36 펄스 폭 제어부, 37 온 펄스 제거부, 100 프로세서, 101 기억 장치, 320, 340, 370 비교기, 331a, 331b, 331c, 351 지연 회로, 332, 352, 352a, 352b, 362 반전 회로, 333a, 333b, 353a, 353b, 353c, 353d, 353e, 373　AND 회로, 354, 354a, 354b　가산기, 355 부여 방법 선택부, 361 펄스 폭 신장부, 371 펄스 폭 측정부.

Claims (7)

  1. 외부의 직류 전원에 접속되는 양극 입력 단자 및 음극 입력 단자와,
    상기 양극 입력 단자와 상기 음극 입력 단자 사이에 직렬로 접속되는 양 암(positive arm) 및 음 암(negative arm)과,
    상기 양 암과 상기 음 암의 접속점에 접속된 출력 단자와,
    상기 출력 단자에 출력되는 출력 전류를 검지하는 전류 검지부와,
    상기 양 암 및 상기 음 암은 각각 반도체 스위칭 소자와 이 반도체 스위칭 소자에 역병렬로 접속된 다이오드를 가지고 있고, 상기 양 암 및 상기 음 암의 상기 반도체 스위칭 소자를 게이트 신호로 구동하는 구동부와,
    상기 게이트 신호를 제어하는 제어부를 구비한 전력 변환 장치로서,
    상기 제어부는,
    전압 지령치와 캐리어 신호에 근거하여 펄스 신호를 생성하는 펄스 신호 생성부와, 상기 펄스 신호 생성부에 의해 생성된 상기 펄스 신호 및 상기 펄스 신호가 반전된 펄스 신호 중 어느 한쪽의 펄스 신호의 펄스 폭에 데드 타임의 시간 폭을 더하거나 또는 빼는 것으로 상기 한쪽의 펄스 신호에만 데드 타임을 부여하는 데드 타임 부여부와, 상기 전류 검지부에 의해 검지된 출력 전류에 근거하여 출력 전류의 극성을 검출하는 전류 극성 검출부와, 상기 전류 극성 검출부에 의해 검출된 상기 출력 전류의 극성이 양인 경우, 상기 한쪽의 펄스 신호를 상기 양 암의 게이트 신호로서 선택하고 다른 쪽의 펄스 신호를 상기 음 암의 게이트 신호로서 선택하고, 상기 전류 극성 검출부에 의해 검출된 상기 출력 전류의 극성이 음인 경우, 상기 한쪽의 펄스 신호를 상기 음 암의 게이트 신호로서 선택하고 상기 다른 쪽의 펄스 신호를 상기 양 암의 게이트 신호로서 선택하는 게이트 신호 선택부를 구비한 것을 특징으로 하는 전력 변환 장치.
  2. 제 1 항에 있어서,
    상기 제어부는,
    상기 펄스 신호 생성부에 의해 생성된 상기 펄스 신호에 포함되는 펄스의 펄스 폭이 미리 설정된 최소 펄스 폭보다 좁을 때에, 해당 펄스의 펄스 폭을 상기 최소 펄스 폭까지 연장하도록 펄스 폭을 제어하는 펄스 폭 제어부를 구비한 것을 특징으로 하는 전력 변환 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제어부는,
    상기 게이트 신호 선택부에 의해 선택된 상기 게이트 신호에 포함되는 온 펄스의 펄스 폭이 미리 설정된 최소 동작 시간보다 짧을 때에, 해당 온 펄스를 상기 게이트 신호로부터 제거하는 온 펄스 제거부를 구비한 것을 특징으로 하는 전력 변환 장치.
  4. 제 1 항에 있어서,
    상기 데드 타임 부여부는,
    상기 다른 쪽의 펄스 신호를 상기 데드 타임의 시간분 지연시키는 것을 특징으로 하는 전력 변환 장치.
  5. 제 1 항에 있어서,
    상기 펄스 신호 생성부는,
    상기 전압 지령치와 상기 캐리어 신호를 비교한 제 1 펄스 신호와, 상기 캐리어 신호의 위상을 데드 타임의 시간분 앞당긴 제 2 캐리어 신호와 상기 전압 지령치를 비교한 제 2 펄스 신호를 생성하고,
    상기 데드 타임 부여부는,
    상기 제 1 펄스 신호와 상기 제 2 펄스 신호를 이용하여 상기 제 1 펄스 신호에 데드 타임을 부여한 펄스 신호를 상기 한쪽의 펄스 신호로 한 것을 특징으로 하는 전력 변환 장치.
  6. 제 1 항에 있어서,
    상기 게이트 신호 선택부는,
    상기 다른 쪽의 펄스 신호를 이용하여 상기 양 암 및 상기 음 암의 각각의 턴 온의 상승 국면에 데드 타임을 부여한 펄스 신호를 생성하고, 상기 반도체 스위칭 소자의 스위칭 주기 내에 상기 출력 전류의 극성이 변화하는 기간은 상기 턴 온의 상승 국면에 데드 타임을 부여한 상기 펄스 신호를 상기 양 암 및 상기 음 암의 각각의 게이트 신호로 선택하는 것을 특징으로 하는 전력 변환 장치.
  7. 제 1 항에 있어서,
    상기 게이트 신호 선택부는,
    상기 다른 쪽의 펄스 신호를 이용하여 상기 양 암 및 상기 음 암의 각각의 턴 온의 상승 국면에 데드 타임을 부여한 펄스 신호를 생성하고, 상기 전압 지령치의 극성과 상기 출력 전류의 극성이 다를 때에는 상기 턴 온의 상승 국면에 데드 타임을 부여한 상기 펄스 신호를 상기 양 암 및 상기 음 암의 각각의 게이트 신호로 선택하는 것을 특징으로 하는 전력 변환 장치.
KR1020227002639A 2019-09-13 2019-09-13 전력 변환 장치 KR102564090B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/036064 WO2021048999A1 (ja) 2019-09-13 2019-09-13 電力変換装置

Publications (2)

Publication Number Publication Date
KR20220026590A KR20220026590A (ko) 2022-03-04
KR102564090B1 true KR102564090B1 (ko) 2023-08-04

Family

ID=74866329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227002639A KR102564090B1 (ko) 2019-09-13 2019-09-13 전력 변환 장치

Country Status (5)

Country Link
US (1) US11929689B2 (ko)
JP (1) JP7130145B2 (ko)
KR (1) KR102564090B1 (ko)
CN (1) CN114175487B (ko)
WO (1) WO2021048999A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7247065B2 (ja) * 2019-09-20 2023-03-28 日立Astemo株式会社 インバータ制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041877A (ja) 2008-08-07 2010-02-18 Nissan Motor Co Ltd 電力変換装置の制御装置および制御方法
JP2014158328A (ja) 2013-02-14 2014-08-28 Denso Corp 電力変換装置及び電力変換装置の制御方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2775822B2 (ja) * 1989-03-22 1998-07-16 株式会社明電舎 インバータのオンディレイ回路
JPH077967A (ja) * 1993-06-15 1995-01-10 Hitachi Ltd 負荷電流の極性判別方法およびインバータ装置
JPH1056781A (ja) 1996-08-07 1998-02-24 Shinko Electric Co Ltd インバータ回路
JPH10337046A (ja) * 1997-06-02 1998-12-18 Toshiba Corp 電力変換装置
JP2002142466A (ja) 2000-11-07 2002-05-17 Fuji Electric Co Ltd 電力変換装置のスイッチング補正方法
EP1661792A1 (en) * 2003-09-02 2006-05-31 NSK Ltd. Device for controlling electric-motor power steering device
JP4621013B2 (ja) 2004-12-06 2011-01-26 ヤンマー株式会社 インバータの制御装置
KR101106792B1 (ko) * 2009-08-10 2012-01-19 엘에스산전 주식회사 인버터 출력 전압 보상 장치 및 방법
JP5518004B2 (ja) * 2011-06-29 2014-06-11 三菱電機株式会社 電力変換装置
GB2517761A (en) 2013-08-30 2015-03-04 Control Tech Ltd Dead-time selection in power converters
WO2015159694A1 (ja) 2014-04-17 2015-10-22 アイシン・エィ・ダブリュ株式会社 回転電機制御装置
JP6295809B2 (ja) * 2014-04-28 2018-03-20 株式会社安川電機 電力変換装置、制御装置および電力変換装置の制御方法
US10320310B2 (en) * 2014-06-24 2019-06-11 Mitsubishi Electric Corporation Power conversion device
WO2018042636A1 (ja) 2016-09-02 2018-03-08 三菱電機株式会社 インバータ装置、圧縮機駆動装置及び空気調和機
US11005384B2 (en) * 2017-04-03 2021-05-11 Toshiba Mitsubishi-Electric Industrial Systems Corporation Power conversion device
EP3771086A4 (en) * 2018-03-19 2021-03-31 Mitsubishi Electric Corporation POWER CONVERTER DEVICE AND LATHE DRIVE SYSTEM

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041877A (ja) 2008-08-07 2010-02-18 Nissan Motor Co Ltd 電力変換装置の制御装置および制御方法
JP2014158328A (ja) 2013-02-14 2014-08-28 Denso Corp 電力変換装置及び電力変換装置の制御方法

Also Published As

Publication number Publication date
US11929689B2 (en) 2024-03-12
KR20220026590A (ko) 2022-03-04
WO2021048999A1 (ja) 2021-03-18
US20220286062A1 (en) 2022-09-08
JPWO2021048999A1 (ko) 2021-03-18
CN114175487B (zh) 2023-08-29
CN114175487A (zh) 2022-03-11
JP7130145B2 (ja) 2022-09-02

Similar Documents

Publication Publication Date Title
JP4942569B2 (ja) 電力変換装置
JP5549697B2 (ja) 電流形電力変換装置
US8283880B2 (en) Motor drive device with function of switching to power regenerative operation mode
US20150146462A1 (en) Current source power conversion apparatus and current source power conversion method
US9520805B2 (en) Control method and control system of three level inverter
US7016207B2 (en) Power inverter
CN112005482A (zh) 三电平电力变换装置、三电平电力变换装置的控制方法及存储介质
JP2002369546A (ja) 電力変換装置の制御回路
KR102564090B1 (ko) 전력 변환 장치
JP2007110811A (ja) インバータ装置とその制御方法
JP2011120349A (ja) ３相インバータ装置
JP4873317B2 (ja) インバータ装置
CN111656664A (zh) 电力转换装置
JP5854017B2 (ja) マトリクスコンバータ
JP2011193543A (ja) 電圧形インバータのゲート電圧制御装置、ゲート電圧制御方法及びインテリジェントパワーモジュール
CN112715001A (zh) 直流电源装置、马达驱动装置、送风机、压缩机以及空气调节机
US20220385204A1 (en) Power Conversion Device and Press Apparatus
US11356038B2 (en) Power conversion device
JP6468046B2 (ja) Ｐｗｍ電力変換器の並列運転方法および並列運転装置
US20240151755A1 (en) Fault detection circuit
JP6066898B2 (ja) 電力変換装置、および電力変換方法
JP4448294B2 (ja) 電力変換装置
JP7494321B2 (ja) 三相３レベルインバータの駆動制御装置および駆動制御方法
JP2018102116A (ja) インバータ制御装置
JP2006320070A (ja) 交流交流直接変換装置

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant