JP6163768B2

JP6163768B2 - マルチレベル電力変換装置のゲート駆動信号生成装置

Info

Publication number: JP6163768B2
Application number: JP2013013910A
Authority: JP
Inventors: 稔也井上
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2013-01-29
Filing date: 2013-01-29
Publication date: 2017-07-19
Anticipated expiration: 2033-01-29
Also published as: JP2014147200A

Description

本発明は、マルチレベル電力変換装置に係り、特にスイッチの駆動パターンに関する。

３レベル電力変換装置（インバータ）の主回路構成を図１２に示す。図１２に示すように、主回路は、各相ごとに３つのＩＧＢＴモジュールＡ，Ｂ，Ｃから成る。

次に、３レベルインバータの動作を説明する。説明のため１相分の回路構成を図１３に示す。ＩＧＢＴモジュールＡはコンデンサＣ１，Ｃ２を直列接続した直流電圧源のＰ−Ｎ間に直列接続される。ＩＧＢＴモジュールＡにはスイッチＳ１，Ｓ２が直列接続され、ＩＧＢＴモジュールＢ，ＣにはスイッチＳ３，Ｓ４およびＳ５，Ｓ６が直列接続されている。なお、スイッチＳ３とスイッチＳ５は逆向きに直列接続され、スイッチＳ４とスイッチＳ６が逆向きに直列接続される。そして、このスイッチＳ３〜Ｓ６は双方向Ｓ７を構成する。スイッチＳ１およびＳ２，双方向スイッチＳ７のスイッチングパターンを変化させることによって電圧ＰおよびＭ，Ｎの３種類の電圧が出力される。なお、各スイッチＳ１〜Ｓ６には逆並列に還流ダイオードが接続されている。

正の電圧を出力する場合は、電圧指令値とキャリア信号の比較によるＰＷＭ信号によってスイッチＳ１がＯＮ，双方向スイッチＳ７がＯＦＦの状態とスイッチＳ１がＯＦＦ、双方向スイッチＳ７がＯＮの状態とを切換える。負の電圧を出力する場合は、電圧指令値とキャリアの比較によるＰＷＭ信号によってスイッチＳ２がＯＮ，双方向スイッチＳ７がＯＦＦの状態とスイッチＳ２がＯＦＦ、双方向スイッチＳ７がＯＮの状態とを切換える。

現在の技術におけるゲート駆動信号生成装置を図１４に示す。正側および負側の２種類のキャリア信号ｃａｒｒｉｅｒ１，ｃａｒｒｉｅｒ２を用意し、それぞれのキャリア信号ｃａｒｒｉｅｒ１，ｃａｒｒｉｅｒ２と電圧指令値ＶｃｍｄをＰＷＭ変調することによってゲート指令値ＰＷＭ１およびＰＷＭ２が生成される。ゲート指令値ＰＷＭ１およびＰＷＭ２はそれぞれデッドタイム生成部によってデッドタイムＤＴが付加され、スイッチＳ１〜Ｓ６へのゲート駆動信号が生成される。

特開平７−１２３７２９号公報特開２００７−２８８６０号公報特開２００９−２７８１８号公報

スイッチの状態遷移時はＰ−Ｎ間またはＰ−Ｍ間，Ｎ−Ｍ間が短絡しないようにデッドタイムＤＴを設けている。このデッドタイムＤＴでは任意の指令電圧を出力できないため、出力電圧波形に歪みが生じてしまう。

以上示したようなことから、マルチレベル電力変換装置のゲート駆動信号生成装置において、デッドタイムを付加する期間を低減し、出力電圧の歪みを抑制することが課題となる。

本発明は、前記従来の問題に鑑み、案出されたもので、その一態様は、直流電圧源の電圧から複数の電圧レベルに変換した交流出力を生成するマルチ電力変換装置のゲート駆動信号生成装置であって、電圧指令値と出力電流の向きに応じてゲート出力パターンを決定するゲート駆動パターン判定部と、前回のゲート出力パターンと今回のゲート出力パターンに応じてデッドタイムの要否を判定するデッドタイム判定部と、ゲート出力パターンとデッドタイムの要否に応じてゲート駆動信号を生成するゲート駆動信号生成部と、を備えたことを特徴とする。

また、その一態様として、前記マルチレベル電力変換装置の主回路は、直流電圧源の両端子間に接続された第１，第２スイッチと、直流電圧源の中間電位と、第１，第２スイッチの共通接続点との間に接続された双方向スイッチと、を各相に備え、第１，第２スイッチの共通接続点を交流出力端子とすることを特徴とする。

本発明によれば、マルチレベル電力変換装置のゲート駆動信号生成装置において、デッドタイムを付加する期間を低減し、出力電圧の歪みを抑制することが可能となる。

双方向スイッチの例を示す回路図である。実施形態におけるマルチレベルインバータの主回路１相分を示す回路図である。実施形態におけるマルチレベルインバータのゲート駆動信号生成部を示すブロック図である。各ゲート出力パターンにおける電流経路および出力電圧を示す概略図である。電圧指令値が正，出力電流が正の場合におけるゲート駆動信号波形を示すタイムチャートである。電圧指令値が負，出力電流が負の場合におけるゲート駆動信号波形を示すタイムチャートである。電圧指令値が正，出力電流が負の場合におけるゲート駆動信号波形を示すタイムチャートである。電圧指令値が負，出力電流が正の場合におけるゲート駆動信号波形を示すタイムチャートである。電圧指令値と出力電流が同時に正から負へと変化した場合のゲート駆動信号波形を示すタイムチャートである。出力電流と電圧指令値が正から負へと変化し、電圧指令値に対して出力電流が遅れている場合のゲート駆動信号波形を示すタイムチャートである。出力電流と電圧指令値が正から負へと変化し、電圧指令値に対して出力電流が進んでいる場合のゲート駆動信号波形を示すタイムチャートである。従来における３レベルインバータの主回路の一例を示す回路図である。図１２の主回路の一相分を示す回路図である。従来における３レベルインバータのゲート駆動信号生成装置を示すブロック図である。

以下、本発明の実施形態におけるマルチレベル電力変換装置（インバータ）のゲート駆動信号生成装置を図面に基づいて詳細に説明する。

［実施形態］
本実施形態の主回路は図１２の構成と同じであり、各スイッチの駆動方法によって前記デッドタイムＤＴに任意の指令電圧を出力できない問題点を解決する。

なお、図１３における双方向スイッチＳ７を図１に示すような構成とすることも可能である。図１（ａ）は、図１２の構成と同様であり、直流電圧源の中間電位Ｍと交流出力点との間にスイッチＳ３，Ｓ５を逆向きに直列接続し、このスイッチＳ３，Ｓ５の直列回路に対してスイッチＳ４，Ｓ６を逆向きに直列接続した直列回路を並列接続している。図１（ｂ）は、図１（ａ）のスイッチＳ３，Ｓ４をスイッチＳ３，Ｓ４に逆並列に接続された還流ダイオードＤ１，Ｄ２のみに変更したものである。図１（ｃ）は、入力電圧の中間電位Ｍと交流出力点との間にスイッチＳ８と、このスイッチＳ８に対して逆向きのスイッチＳ９を直列接続したものである。なお、このスイッチＳ８，Ｓ９にも逆並列に還流ダイオードが接続されている。

図２に本実施形態における３レベルインバータの主回路１相分を示す。

図２に示すように、出力電流Ｉｏｕｔおよびその出力電流Ｉｏｕｔの方向を検出する電流検出器ＣＴＵを設けている。本実施形態では電流検出器ＣＴＵを設け、電圧指令値Ｖｃｍｄと出力電流Ｉｏｕｔの向きに応じてゲート駆動信号を生成する。

本実施形態におけるゲート駆動信号生成装置を図３に示す。電圧指令値Ｖｃｍｄとキャリア生成部６ａ，６ｂから出力されたキャリア信号ｃａｒｒｉｅｒ１およびｃａｒｒｉｅｒ２とをＰＷＭ変調器７ａ，７ｂにおいてＰＷＭ変調し、生成されたゲート指令値をそれぞれＰＷＭ１およびＰＷＭ２とする。ゲート指令値ＰＷＭ１は、電圧指令値Ｖｃｍｄ＞キャリア信号ｃａｒｒｉｅｒ１のときＨ、それ以外Ｌで、ゲート指令値ＰＷＭ２は電圧指令値Ｖｃｍｄ＜キャリア信号ｃａｒｒｉｅｒ２のときＨ、それ以外Ｌである。

図３に示すように、電圧指令値Ｖｃｍｄと出力電流Ｉｏｕｔを符号検出部１，２によって正負情報を抽出したものを符号検出値Ｖｃｍｄ＿ｓおよびＩｏｕｔ＿ｓとする。

ゲート出力パターン判定部３では、ゲート指令値ＰＷＭ１，ＰＷＭ２，符号検出値Ｖｃｍｄ＿ｓ，Ｉｏｕｔ＿ｓに応じて５種類のゲート出力パターンＰｔｎを表１に示すように決定する。

符号検出値Ｖｃｍｄ＿ｓが正のときはゲート指令値ＰＷＭ２によらずゲート指令値ＰＷＭ１に応じてゲート出力パターンＰｔｎを決定する。また、符号検出値Ｖｃｍｄ＿ｓが負のときはゲート指令値ＰＷＭ１によらずゲート指令値ＰＷＭ２に応じてゲート出力パターンＰｔｎを決定する。

デッドタイム判定部４では、前回のゲート出力パターンＰｔｎ＿０と今回のゲート出力パターンＰｔｎに応じて表２に示すように、デッドタイムの要否（以下、デッドタイム判定ＤＴと称する）を判定する。

ゲート駆動信号生成部５では、表３に示すように、デッドタイム判定ＤＴがＨの場合は一定期間全スイッチがＯＦＦとなる信号を出力する。デッドタイム判定ＤＴがＬの場合には、ゲート出力パターンＰｔｎに応じたゲート駆動信号を生成する。

次に、各ゲート出力パターンＰｔｎにおける電流経路および出力電圧について図４に基づき説明する。

ゲート出力パターン１の場合、図４（１）に示すように、スイッチＳ１とスイッチＳ３，Ｓ６がＯＮしており、スイッチＳ１を通して電圧Ｐが出力される。

ゲート出力パターン２の場合、図４（２）に示すように、スイッチＳ３，Ｓ６がＯＮしており、スイッチＳ５の還流ダイオードとスイッチＳ３およびスイッチＳ６とスイッチＳ４の還流ダイオードを通して電圧Ｍが出力される。

ゲート出力パターン３の場合、図４（３），（３）’に示すように、すべてのスイッチＳ１〜Ｓ６がＯＦＦしている。出力電流Ｉｏｕｔが正の場合はスイッチＳ２の還流ダイオードを通して電圧Ｎが出力され、出力電流Ｉｏｕｔが負の場合はスイッチＳ１の還流ダイオードを通して電圧Ｐが出力される。

ゲート出力パターン４の場合、図４（４）に示すように、スイッチＳ４，Ｓ５がＯＮしており、スイッチＳ３の還流ダイオードとスイッチＳ５およびスイッチＳ４とスイッチＳ６の還流ダイオードを通して電圧Ｍが出力される。

ゲート出力パターン５の場合、図４（５）に示すように、スイッチＳ２，Ｓ４，Ｓ５がＯＮしており、スイッチＳ２を通して電圧Ｎが出力される。

電圧指令値Ｖｃｍｄと出力電流Ｉｏｕｔが正の場合におけるゲート駆動信号波形を図５に示す（図４（１），（２））。本来、電圧指令値Ｖｃｍｄは正弦波であるが、図５では直線部として図示している。

従来技術では、スイッチＳ２をＯＦＦ，スイッチＳ３，Ｓ６をＯＮにし、電圧指令値Ｖｃｍｄとキャリア信号ｃａｒｒｉｅｒ１より生成されるゲート指令値ＰＷＭ１に応じてスイッチＳ１，Ｓ４，Ｓ５をスイッチングしていた。また、スイッチング時にはＰ−Ｍ間の短絡防止のため、デッドタイムＤＴが設けられていた。

本実施形態では、電圧指令値Ｖｃｍｄと出力電流Ｉｏｕｔが正の場合、スイッチＳ２をＯＦＦ，スイッチＳ３，Ｓ６をＯＮ，スイッチＳ４，Ｓ５をＯＦＦにし、電圧指令値Ｖｃｍｄとキャリア信号ｃａｒｒｉｅｒ１より生成されるゲート指令値ＰＷＭ１に応じてスイッチＳ１のみをスイッチングする。そのため、Ｐ−Ｍ間の短絡は発生しない。

以下の説明では、スイッチＳ１〜Ｓ６へのゲート駆動信号に対しターンオン時間の遅れはないものとし、ターンオフ時間には遅れがあるとする。従来技術，本実施形態ともに、時刻ｔ１で、スイッチＳ１はオフ信号が入っても直ぐにはオフにならず、ｔ２の時点でオフになる。このため時刻ｔ２まで出力電圧Ｖｏｕｔの電位はＰで、時刻ｔ２からｔ３まではＭとなる。

そして、ゲート指令値ＰＷＭ２は時刻ｔ３でＬからＨとなるが、時刻ｔ３後、従来技術ではデッドタイムＤＴを確保するため、時刻ｔ４までスイッチＳ１に対してオン信号を入れることができず、スイッチＳ１へのゲート駆動信号は時刻ｔ４でＯＮとなり、時刻ｔ４まで出力電圧Ｖｏｕｔの電位はＭとなる。それに対し、本実施形態ではデッドタイムＤＴを付加する必要がないため時刻ｔ３でスイッチＳ１に対するゲート駆動信号がＯＮとなって、出力電圧Ｖｏｕｔの電位はPとなり、ｔ３−ｔ４間はゲート指令値ＰＷＭ１の波形どおりに出力電圧Ｖｏｕｔを出力する。

電圧指令値Ｖｃｍｄと出力電流Ｉｏｕｔが負の場合におけるゲート駆動信号波形を図６に示す（図４（５），（４））。

従来技術では、スイッチＳ１をＯＦＦ，スイッチＳ４，Ｓ５をＯＮにし、電圧指令値Ｖｃｍｄとキャリア信号ｃａｒｒｉｅｒ２より生成されるゲート指令値ＰＷＭ２に応じてスイッチＳ２，Ｓ３，Ｓ６をスイッチングしていた。また、スイッチング時にはＭ−Ｎ間の短絡防止のため、デッドタイムＤＴが設けられていた。

本実施形態では、電圧指令値Ｖｃｍｄと出力電流Ｉｏｕｔが負の場合、スイッチＳ１をＯＦＦ，スイッチＳ３，Ｓ６をＯＦＦ，スイッチＳ４，Ｓ５をＯＮにし、電圧指令値Ｖｃｍｄとキャリア信号ｃａｒｒｉｅｒ２より生成されるゲート指令値ＰＷＭ２に応じてスイッチＳ２のみをスイッチングする。そのため、Ｍ−Ｎ間の短絡は発生しない。

ゲート指令値ＰＷＭ２は時刻ｔ１でＬからＨとなるが、従来技術ではデッドタイムＤＴ確保のため、時刻ｔ２までにスイッチＳ２に対してオン信号を入れることができず、時刻ｔ２まで出力電圧Ｖｏｕｔの電位はＭとなる。本実施形態ではデッドタイムＤＴを付加する必要がないため、時刻ｔ１でスイッチＳ２にオン信号を入れることができ、ゲート指令値ＰＷＭ２どおり時刻ｔ１から出力電圧Ｖｏｕｔの電位はＮとなる。従来技術，本実施形態とも、時刻ｔ３−ｔ４間ではスイッチＳ２へのゲート駆動信号はＯＦＦとなるが、ターンオフ時間の遅れのため出力電圧ＶｏｕｔはＮのままとなる。そして、時刻ｔ４後、出力電圧Ｖｏｕｔの電位はＭとなる。時刻ｔ３−ｔ４間は、従来技術と本実施形態における出力電圧Ｖｏｕｔの波形は同じであるが、時刻ｔ１−ｔ２間において、本実施形態は電圧指令値Ｖｃｍｄどおりに出力電圧Ｖｏｕｔを出力する。

電圧指令値Ｖｃｍｄが正で出力電流Ｉｏｕｔが負の場合におけるゲート駆動信号波形を図７に示す（図４（３），（４））。

従来技術では、電圧指令値Ｖｃｍｄと出力電流Ｉｏｕｔが正の場合と同様に、スイッチＳ２をＯＦＦ，スイッチＳ３，Ｓ６をＯＮにし、電圧指令値Ｖｃｍｄとキャリア信号ｃａｒｒｉｅｒ１より生成されるゲート指令値ＰＷＭ１に応じてスイッチＳ１，Ｓ４，Ｓ５をスイッチングしていた。また、スイッチング時にはＰ−Ｍ間の短絡防止のため、デッドタイムＤＴが設けられていた。

本実施形態では、電圧指令値Ｖｃｍｄが正，出力電流Ｉｏｕｔが負の場合、スイッチＳ１をＯＦＦ，スイッチＳ２をＯＦＦ，スイッチＳ３，Ｓ６をＯＦＦにし、電圧指令値Ｖｃｍｄとキャリアｃａｒｒｉｅｒ１より生成されるゲート指令値ＰＷＭ１に応じてスイッチＳ４，Ｓ５のみをスイッチングする。そのため、Ｐ−Ｍ間の短絡は発生しない。

ゲート指令値ＰＷＭ１は時刻ｔ１でＨからＬとなるが、従来技術ではデッドタイムＤＴ確保のため時刻ｔ１でスイッチＳ４，Ｓ５にオン信号を入れることができず、時刻ｔ２まで出力電圧Ｖｏｕｔの電位はＰとなる。本実施形態ではデッドタイムＤＴを付加する必要がないため、時刻ｔ１でスイッチＳ４，Ｓ５にオン信号を入れることができ、ゲート指令値ＰＷＭ１どおり時刻ｔ１から出力電圧Ｖｏｕｔの電位はＭとなる。時刻ｔ３−ｔ４間では、従来技術，本実施形態ともに、スイッチＳ４，Ｓ５へのゲート駆動信号はＯＦＦになるが、ターンオフ時間の遅れのため出力電圧ＶｏｕｔはＭのままとなる。そして、時刻ｔ４後、出力電圧Ｖｏｕｔの電位はＰとなる。時刻ｔ３−ｔ４間は、従来技術と本実施形態における出力電圧Ｖｏｕｔの波形は同じであるが、時刻ｔ１−ｔ２間においては、本実施形態は電圧指令値Ｖｃｍｄどおりに出力電圧Ｖｏｕｔを出力する。

電圧指令値Ｖｃｍｄが負で出力電流Ｉｏｕｔが正の場合におけるゲート駆動信号波形を図８に示す（図４（３）’，（２））。

従来技術では電圧指令値Ｖｃｍｄと出力電流Ｉｏｕｔが負の場合と同様に、スイッチＳ１をＯＦＦ，スイッチＳ４，Ｓ５をＯＮにし、電圧指令Ｖｃｍｄとキャリア信号ｃａｒｒｉｅｒ２より生成されるゲート指令値ＰＷＭ２に応じてスイッチＳ２，Ｓ３，Ｓ６をスイッチングしていた。また、スイッチング時にはＭ−Ｎ間の短絡防止のため、デッドタイムＤＴが設けられていた。

本実施形態では、電圧指令値Ｖｃｍｄが負で出力電流Ｉｏｕｔが正の場合、スイッチＳ１をＯＦＦ，スイッチＳ２をＯＦＦ，スイッチＳ４，Ｓ５をＯＦＦにし、電圧指令値Ｖｃｍｄとキャリア信号ｃａｒｒｉｅｒ２より生成されるゲート指令値ＰＷＭ２に応じてスイッチＳ３，Ｓ６のみをスイッチングする。そのため、Ｍ−Ｎ間の短絡は発生しない。

ゲート指令値ＰＷＭ２は時刻ｔ１でＬからＨとなり、従来技術，本実施形態ともに、スイッチＳ３，Ｓ６へのゲート駆動信号はＯＦＦになるが、ターンオフ時間の遅れのため出力電圧Ｖｏｕｔの電位は時刻ｔ２までＭとなり、時刻ｔ２からＮとなる。この時刻ｔ３までは従来技術，本実施形態とも出力電圧Ｖｏｕｔは同じである。そして、時刻ｔ３で、ゲート指令値ＰＷＭ２がＨからＬになるが、従来技術ではデッドタイムＤＴを確保するため時刻ｔ４までスイッチＳ３，Ｓ６へのゲート駆動信号をＯＮにすることができず、時刻ｔ４まで出力電圧Ｖｏｕｔの電位はＮとなる。本実施形態では時刻ｔ３から時刻ｔ４までデッドタイムＤＴを設定する必要がないため、時刻ｔ３でスイッチＳ３，Ｓ６へのゲート駆動信号をＯＮにすることができ、出力電圧Ｖｏｕｔの電位はＭとなる。その結果、時刻ｔ３−ｔ４間は電圧指令値Ｖｃｍｄの波形どおりに出力電圧Ｖｏｕｔを出力する。

電圧指令値Ｖｃｍｄと出力電流Ｉｏｕｔが同時に正から負へと変化した場合におけるゲート駆動波形を図９に示す。なお、本来、電圧指令値Ｖｃｍｄは正弦波状で電流波形も連続的であるが、図９では説明を容易にするためステップ状に変化したものとする。

従来技術では電圧指令値Ｖｃｍｄが正のときは、スイッチＳ２をＯＦＦ，スイッチＳ３，Ｓ６をＯＮにし、電圧指令値Ｖｃｍｄとキャリア信号ｃａｒｒｉｅｒ１より生成されるゲート指令値ＰＷＭ１に応じてスイッチＳ１，Ｓ４，Ｓ５をスイッチングし、電圧指令値Ｖｃｍｄが負のときは、スイッチＳ１をＯＦＦ，スイッチＳ４，Ｓ５をＯＮにし、電圧指令値Ｖｃｍｄとキャリア信号ｃａｒｒｉｅｒ２より生成されるゲート指令値ＰＷＭ２に応じてスイッチＳ２，Ｓ３，Ｓ６をスイッチングしていた。また、スイッチング時にはＰ−Ｍ間、Ｍ−Ｎ間，Ｐ−Ｎ間の短絡防止のため、デッドタイムＤＴが設けられていた。

本実施形態では、電圧指令値Ｖｃｍｄが正のときは、スイッチＳ２をＯＦＦ，スイッチＳ３，Ｓ６をＯＮ，スイッチＳ４，Ｓ５をＯＦＦにし、電圧指令値Ｖｃｍｄとキャリア信号ｃａｒｒｉｅｒ１より生成されるゲート指令値ＰＷＭ１に応じてスイッチＳ１をスイッチングし、電圧指令値Ｖｃｍｄが負のときは、スイッチＳ１をＯＦＦ，スイッチＳ３，Ｓ６をＯＦＦ，スイッチＳ４，Ｓ５をＯＮにし、電圧指令値Ｖｃｍｄとキャリアｃａｒｒｉｅｒ２より生成されるゲート指令値ＰＷＭ２に応じてスイッチＳ２をスイッチングする。また、ゲート出力パターンが１から５へと切替わるときはＰ−Ｎ間の短絡防止のため、デッドタイムＤＴが設けられる。

出力電流Ｉｏｕｔが電圧指令値Ｖｃｍｄに対して遅れている状態において、電圧指令値Ｖｃｍｄが正から負へと変化した場合におけるゲート駆動信号波形を図１０に示す。

従来技術，本実施形態ともに電圧指令値Ｖｃｍｄが正から負へと変化した時刻ｔ１においてゲート駆動信号に変化はない。従来技術では出力電流Ｉｏｕｔが正から負へと変化してもスイッチＳ１〜Ｓ６へのゲート駆動信号に変化がないのに対して、本実施形態では出力電流Ｉｏｕｔが正から負へと変化した時刻ｔ２においてスイッチＳ３，Ｓ６をオフしスイッチＳ４，Ｓ５をオンする。時刻ｔ２において従来技術と本実施形態でＳ１〜Ｓ６へのゲート駆動信号に違いがあるが、出力電圧Ｖｏｕｔの電位はともにＭで同じである。

出力電流Ｉｏｕｔが電圧指令値Ｖｃｍｄに対して進んでいる状態において、電圧指令値Ｖｃｍｄが正から負へと変化した場合におけるゲート駆動信号波形を図１１に示す。

従来技術では出力電流Ｉｏｕｔが正から負へと変化してもＳ１〜Ｓ６へのゲート駆動信号に変化がないのに対して、本実施形態では出力電流Ｉｏｕｔが正から負へと変化した時刻ｔ１においてスイッチＳ３，Ｓ６をオフにし、スイッチＳ４，Ｓ５をオンにする。従来技術，本実施形態ともに電圧指令値Ｖｃｍｄが正から負へと変化した時刻ｔ２においてゲート駆動信号に変化はない。時刻ｔ１において従来技術と本実施形態でスイッチＳ１〜Ｓ６へのゲート駆動信号に違いがあるが、出力電圧Ｖｏｕｔの電位はともにＭで同じである。

以上示したように、本実施形態によれば、電圧指令値と出力電流の向きに応じてゲート出力パターンを決定し、前回のゲート出力パターンと今回のゲート出力パターンに応じてデッドタイムの要否を判定し、ゲート出力パターンとデッドタイムの要否に応じてゲート駆動信号を生成することにより、デッドタイム期間を設ける回数が従来の方法よりも低減できるため、出力電圧の歪みを抑制することが可能となる。

以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。

例えば、交流出力点とＭ間に接続する双方向スイッチは図３に示した３つの構成全てにおいて実施可能である。

また、実施形態では３レベルインバータについて説明しているが、３レベル以外のマルチレベルインバータに対しても本願発明は適用可能であり、マルチレベルコンバータに対しても適用可能である。

Ｖｃｍｄ…電圧指令値
Ｉｏｕｔ…出力電流
Ｐｔｎ…ゲート出力パターン
Ｐｔｎ＿０…前回のゲート出力パターン
３…ゲート駆動パターン判定部
４…デッドタイム判定部
５…ゲート駆動信号生成部
Ｓ１〜Ｓ６…スイッチ
Ｓ７…双方向スイッチ
Ｍ…直流電圧源の中間電位

Claims

直流電圧源の電圧から複数の電圧レベルに変換した交流出力を生成するマルチレベル電力変換装置のゲート駆動信号生成装置であって、
電圧指令値と出力電流の向きに応じてゲート出力パターンを決定するゲート出力パターン判定部と、
前回のゲート出力パターンと今回のゲート出力パターンに応じてデッドタイムの要否を判定するデッドタイム判定部と、
ゲート出力パターンとデッドタイムの要否に応じてゲート駆動信号を生成するゲート駆動信号生成部と、を備えたことを特徴とするマルチレベル電力変換装置のゲート駆動信号生成装置。
前記マルチレベル電力変換装置の主回路は、
直流電圧源の両端子間に接続された第１，第２スイッチと、直流電圧源の中間電位と、第１，第２スイッチの共通接続点との間に接続された双方向スイッチと、を各相に備え、第１，第２スイッチの共通接続点を交流出力端子とすることを特徴とする請求項１記載のマルチレベル電力変換装置のゲート駆動信号生成装置。