JP4768456B2

JP4768456B2 - 電力変換装置

Info

Publication number: JP4768456B2
Application number: JP2006018862A
Authority: JP
Inventors: 浩二野田; 通可植杉; 隆久遠藤; 宏餅川
Original assignee: Toshiba Carrier Corp
Current assignee: Toshiba Carrier Corp
Priority date: 2006-01-27
Filing date: 2006-01-27
Publication date: 2011-09-07
Anticipated expiration: 2026-01-27
Also published as: JP2007202330A

Description

本発明は、主回路スイッチング素子の少なくとも一方にＦＥＴが使用され、負荷に電力を供給する電力変換装置に関する。

近年、スーパージャンクションＭＯＳＦＥＴのようにＯＮ抵抗が小さいことにより効率の良いＭＯＳＦＥＴが開発されている。また従来、誘導性負荷を駆動する電力変換装置内のインバータ回路に設けられたスイッチング素子としてＭＯＳＦＥＴを使用する電力変換装置が提案されている（特許文献１参照）。

この提案における電力変換装置では、スイッチング素子であるＭＯＳＦＥＴのＯＮ、ＯＦＦに従ってＭＯＳＦＥＴに逆並列接続された寄生ダイオード（ＭＯＳＦＥＴの構造上、自然に回路上に作成されてしまうダイオード）に生じる逆方向電流による損失を低減するために逆電圧印加回路を設けている。すなわち、この逆電圧印加回路によって一方のＭＯＳＦＥＴがＯＮからＯＦＦに変化した場合に、そのＭＯＳＦＥＴと対になる他方のＭＯＳＦＥＴのＯＮタイミング前に寄生ダイオードへ逆電圧を印加する。印加される逆電圧は、三角波信号と基準周波数及び基準電圧に基づく基準信号とを比較して生成されたＰＷＭ(Pulse Width Modulation：パルス幅変調)基本信号及び逆電圧を印加するＭＯＳＦＥＴのＯＦＦ信号を組み合わせて生成される駆動信号を基にしている。
特開平１０−３２７５８５号公報

しかしながら、上述の特許文献１には、逆電圧印加回路が故障等の異常な状態となった場合に、その異常な状態を検出する方法については何らの開示もされていない。

すなわち、例えば、逆電圧印加回路が故障すると、主回路スイッチング素子に逆並列接続された寄生ダイオードに非常に大きな逆方向電流が流れる。このことによってＯＮしている主回路スイッチング素子には大電流が流れ、主回路スイッチング素子が発熱する。この状態が繰り返されると、徐々に主回路スイッチング素子の温度が上昇し、最終的には主回路スイッチング素子が熱のために破壊され、故障状態に至る可能性がある。そのため、逆電圧印加回路が故障した場合には、その故障状態を検出して、例えば主回路スイッチング素子の動作を停止させる等の対応をとる必要がある。

逆電圧印加回路の故障状態の検出は、逆方向電流を検出することにより行うことが考えられるが、この逆方向電流は、短絡電流と同等の大きさを持つ電流である一方、その流れる時間は極めて短い。そのため、インバータ回路を制御するマイクロコンピュータを用いて逆方向電流を検出するのは容易ではない。具体的にマイクロコンピュータで直接逆方向電流を検出するためには、逆方向電流を抵抗などで電圧に変換した上で、マイクロコンピュータの内部のＡ／Ｄ変換器に入力し、Ａ／Ｄ変換した上で逆方向電流を読み取ることになる。

ところが、逆方向電流は極めて短時間のパルスであり、Ａ／Ｄ変換するためのサンプルホールドが困難である。さらには、マイクロコンピュータが負荷の制御としてインバータ回路のベクトル制御をも行っている場合には、ベクトル制御のために必要となる負荷の電流の読み込み及び、その電流値に基づいてＰＷＭ基本信号を生成するための演算処理を優先的に行わなければならず、マイクロコンピュータにおける逆方向電流の検出及びその他の処理が遅延してしまう等の問題点がある。

本発明は上記課題を解決するためになされたものであり、本発明の目的は、主回路スイッチング素子等に流れる逆方向電流をＡ／Ｄ変換手段を用いずに検出することで、マイクロコンピュータの処理遅延を防止するとともに、逆方向電流を精度良く確実に検出して逆電圧印加回路の異常を早期に発見することができる電力変換装置を提供することである。

本発明の実施の形態に係る特徴は、電力変換装置において、直流電圧源に接続され、ＯＮ、ＯＦＦ駆動により負荷に電力を供給する少なくとも一方がＦＥＴからなる一対の主回路スイッチング素子と、一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、ＦＥＴに逆並列接続されたダイオードに直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、ダイオードに流れる逆方向電流を電圧に変換して出力する電流センサと、一対の主回路スイッチング素子をＯＮ、ＯＦＦ駆動するスイッチング信号及び逆電圧印加手段を所定の期間駆動する逆電圧印加信号を生成する制御手段と、特定の電圧を示す閾値と電流センサから出力されるダイオードに流れる逆方向電流に対応した電圧値とを比較し、閾値電圧が逆方向電流に対応した電圧よりも高い場合に信号を発生する比較回路と、比較回路から出力される信号をカウントする計数手段と、計数手段のカウント結果に基づいて逆電圧印加手段の異常を判定する判定手段とを備える。

本発明によれば、主回路スイッチング素子等に流れる逆方向電流をＡ／Ｄ変換手段を用いずに検出することで、マイクロコンピュータの処理遅延を防止し、逆方向電流を精度良く確実に検出して逆電圧印加回路の異常を早期に発見することができる電力変換装置を提供することができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

（第１の実施の形態）
図１に示すように、本発明の第１の実施の形態に係る電力変換装置１においては、直流電圧源２の電源ラインに直列にインバータ回路３が接続され、このインバータ回路３の出力側には、例えば三相モータ４の誘導性負荷が接続されている。

このインバータ回路３には、主回路スイッチング素子である上側素子ＭＯＳＦＥＴ５ｕないし５ｗ及び下側素子ＭＯＳＦＥＴ５ｘないし５ｚが三相ブリッジ接続される。ここではＭＯＳＦＥＴ５ｕ及び５ｘ、ＭＯＳＦＥＴ５ｖ及び５ｙ、ＭＯＳＦＥＴ５ｗ及び５ｚがそれぞれ一対の主回路スイッチング素子を構成している。これらのＭＯＳＦＥＴ５は、スーパージャンクションＭＯＳＦＥＴからなる。ＭＯＳＦＥＴ５ｕないし５ｗ及び５ｘないし５ｚのソース及びドレイン間には、ダイオード（寄生ダイオード）６ｕないし６ｗ及び６ｘないし６ｚが逆並列に接続される。なお、これらのスイッチング素子は低ＯＮ抵抗ＭＯＳＦＥＴで構成されているが、いずれか一対の主回路スイッチング素子の一方のＭＯＳＦＥＴをＩＧＢＴとしてもよく、その場合、上側素子をＩＧＢＴに、下側素子をＭＯＳＦＥＴにすることが好ましい。

各主回路スイッチング素子５のゲートにはドライブ手段１５ｕないし１５ｗ及び１５ｘないし１５ｚが各々設けられ、各主回路スイッチング素子５は、マイクロコンピュータ１３からそれぞれに対して出力されるスイッチング信号に基づくドライブ手段１５の出力によってＯＮ、ＯＦＦ駆動される。

ダイオード６ｕないし６ｗ及び６ｘないし６ｚには、それぞれ逆電圧印加手段としての逆電圧印加回路７ｕないし７ｗ及び７ｘないし７ｚが接続されている。これら各逆電圧印加回路７は、直流電圧源２よりも電圧が低い低電圧直流電圧源８を有し、逆電圧印加回路７ｘないし７ｚにおいては低電圧直流電圧源８ｘを共用している。ＭＯＳＦＥＴ５ｕないし５ｗ及び５ｘないし５ｚのソース及びドレイン間に低電圧直流電圧源８がそれぞれ接続されている。

逆電圧印加回路７の低電圧直流電圧源８と直列に抵抗９ｕないし９ｗ及び９ｘないし９ｚが設けられ、さらにコンデンサ１０ｕないし１０ｗ及び１０ｘないし１０ｚが並列に接続されている。抵抗９は、コンデンサ１０のチャージに伴う突入電流を防止するために設けられている。また、逆電圧印加スイッチング素子１１ｕないし１１ｗ及び１１ｘないし１１ｚ、電流の逆流を防ぐダイオード１２ｕないし１２ｗ及び１２ｘないし１２ｚが低電圧直流電圧源８の電源ライン上に接続されている。ここで逆電圧印加スイッチング素子１１には、電力消費の少ないＭＯＳＦＥＴが好適に使用される。

マイクロコンピュータ１３は、Ｕ相ないしＷ相及びＸ相ないしＺ相の各主回路スイッチング素子５に印加するスイッチング信号を出力する出力端子と、Ｕ相ないしＷ相及びＸ相ないしＺ相のゲート駆動手段１４を介して逆電圧印加回路７を駆動する信号を出力する出力端子とを介して、インバータ回路３と接続されている。

また、電流センサ３０としてインバータ回路３の各相の主回路スイッチング素子５と直列に設けられた相電流検出用のシャント抵抗３０ｘ、３０ｙ、３０ｚが設けられている。すなわち、モータ巻線の各相に流れる電流をこの抵抗によって電圧に変換している。シャント抵抗は３相分を検出するために下相のＸ相、Ｙ相、Ｚ相の各ＭＯＳＦＥＴ６ｘ、ｙ，ｚとグランドとの間にそれぞれ挿入されている。

マイクロコンピュータ１３には、モータ４と各主回路スイッチング素子５との間で流れる電流を検出する電流センサ３０の出力する電圧と、マイクロコンピュータ１３から出力される所定値の電圧信号を比較してパルス信号を生成し、マイクロコンピュータ１３の内部に設けられる異常検出手段へこのパルス信号を送る比較回路(コンパレータ)１７と、逆電圧印加回路７に異常が発生された場合に、外部に異常が発生したことを表示する表示手段１８とが接続されている。

図２に示すように、マイクロコンピュータ１３は、主回路スイッチング素子に印加するスイッチング信号を生成するとともに、モータ４の制御としてインバータ回路３のベクトル制御を行う制御手段１３ａと、この制御手段１３ａにモータ４に流れる電流を入力する電流入力手段１３ｂと、制御手段１３ａにおいて生成されたスイッチング信号を基に逆電圧印加回路７に印加する信号を生成するワンショットパルス生成手段１３ｃと、制御手段１３ａにおいて生成されたスイッチング信号を基に閾値を決定し、比較回路１７に閾値を送信する閾値制御手段１３ｄと、比較回路１７からのパルス信号を基に逆電圧印加回路に異常が発生したか否かを判断する異常検出手段１３ｅとから構成されている。

制御手段１３ａは、モータ４の制御としてベクトル制御のために必要なモータ４の電流値を読み込み、その値にベクトル演算を施してモータの回転位置を推定し、その結果に基づいて主回路スイッチング素子５を駆動するスイッチング信号を生成する。具体的には、モータ４の電流は、電流センサ３０から電流入力手段１３ｂに入力され、各スイッチング素子のＯＮ・ＯＦＦ動作の都度、予め決められたタイミングで電流入力手段１３ｂ内のホールド回路１３ｂａに保持され、この保持された値をＡ／Ｄ変換器１３ｂｂでディジタル変換し、制御手段１３ａに読み込まれる。

ワンショットパルス生成手段１３ｃは、制御手段１３ａにおいて生成された主回路スイッチング素子のスイッチング信号を基に逆電圧印加信号を生成し、ゲート駆動手段１４を介して逆電圧印加回路７へ印加する。この逆電圧印加信号は、主回路スイッチング素子５に印加されるスイッチング信号がＯＮからＯＦＦに変化した時点から若干遅延して逆電圧印加スイッチング素子１１にＯＮ信号を供給し、所定の短時間ＯＮを継続し、その後、ＯＦＦするものである。この結果、逆電圧印加スイッチング素子１１は、対応するＭＯＳＦＥＴと対になるＭＯＳＦＥＴがＯＦＦからＯＮへ移行する前後の期間にわたって（寄生）ダイオード６に対して逆電圧を印加することができる。この結果、ＭＯＳＦＥＴに逆並列接続された(寄生)ダイオードに流れる逆電流を抑制できる。

閾値制御手段１３ｄは、制御手段１３ａにおいて実行されるベクトル演算結果を基に逆方向電流を検出するのに必要となる閾値を設定し、Ｄ／Ａ変換器で特定電圧値のアナログ信号に変換して比較回路１７に出力する。なお、図２においては、この閾値制御手段１３ｄをＤ／Ａ変換出力手段と表わしている。

閾値制御手段１３ｄにおいて設定された閾値の信号と電流センサ３０から供給されるモータ４からの電流値信号は比較回路１７に入力されて、両信号が比較され、モータの電流値が閾値よりも高い場合にパルス信号が出力される。この出力は逆電流が発生した場合に極めて短い瞬間的なパルス出力として現れる。

なお、閾値を固定せずにベクトル演算結果を基に可変設定するのは、負荷が重い場合には相電流が大きく、軽い場合には小さくなることから負荷の状態変化にあわせて比較レベルを変化させ、比較回路１７にて逆電流の発生をできるだけ正確に検出するためである。比較回路１７で生成されたパルス信号は、異常検出手段１３ｅに入力される。異常検出手段１３ｅ内には、比較回路１７から送られてきたパルス信号をカウントする計数手段１３ｅａと、計数手段１３ｅａにおいてカウントされたパルス信号の回数や閾値制御手段１３ｄから入力された閾値の信号等を格納しておく記憶手段１３ｅｂと、パルス信号と記憶手段１３ｅｂに格納されているパルス信号についての情報を参照して、逆方向電流が主回路スイッチング素子５に流れて素子に異常が発生したか否かを判定する判定手段１３ｅｃと、計数手段１３ｅａがパルス信号を読み込むタイミングを決める信号読込タイミング決定手段１３ｅｄとが設けられている。

なお、ここで記憶手段１３ｅｂは、例えばＥＥＰＲＯＭ(Electrically Erasable Programmable Read-Only Memory)等、格納している情報を適宜書き換えることの可能なものであればよく、また、本発明の実施の形態においては異常検出手段１３ｅ内部に設けているが、異常検出手段１３ｅ或いはマイクロコンピュータ１３の外部に設けられていてもかまわない。

次に、図３及び図４を用いて逆電圧印加回路７の異常の有無を判断する方法を説明する。まず、図３のフローチャートに示されているように、電流センサ３０から電流入力手段１３ｂに入力されたモータ４の電流を制御手段１３ａにおいて読み取る（ＳＴ１）。この読み取りのタイミングは、任意に設定される。制御手段１３ａでは、この読み取った電流を基に、ベクトル制御に基づいて主回路スイッチング素子５に印加するスイッチング信号を生成し、その印加のタイミングを演算する（ＳＴ２）。このスイッチング信号は、基準信号及び三角波信号から生成されるＰＷＭ基本信号を基に、所定の遅延を加えて生成される。制御手段１３ａにはこれら各信号を生成するにあたって必要となる基準信号生成手段、三角波信号生成手段、ＰＷＭ基本信号生成手段、遅延手段の各手段が設けられているが、図２においてはその記載を省略している。

制御手段１３ａにおける演算結果に基づいて、生成されたスイッチング信号が主回路スイッチング素子５にドライブ手段１５を介して印加される（ＳＴ３）。同時に、このベクトル制御結果に基づくスイッチング信号は、閾値制御手段１３ｄへも送られて逆方向電流を検出するのに必要となる閾値が設定され、Ｄ／Ａ変換器でアナログ電圧信号に変換される。そしてこの変換されたアナログ信号がマイクロコンピュータ１３から外部に出力され、比較回路１７の設定値側入力端子に供給される（ＳＴ４）。

比較回路１７では、閾値制御手段１３ｄから入力されるアナログ信号と電流センサ３０から入力されるモータ４の信号とが比較され、本発明の実施の形態においては、モータ４からの信号のスパイク部（逆方向電流）が閾値よりも大きくなった場合にパルス信号が生成されることになる。

制御手段１３ａにおいて生成された主回路スイッチング素子５に印加されるスイッチング信号は、逆電圧印加回路７（逆電圧印加スイッチング素子１１）に印加される逆電圧印加信号の生成にも利用され、ワンショットパルス生成手段１３ｃにてこの逆電圧印加信号が生成される。生成された逆電圧印加信号は、対応する主回路スイッチング素子５に印加されるスイッチング信号がＯＦＦとなって所定時間が経過した後に逆電圧印加回路７へ印加される（ＳＴ５）。

この逆電圧印加回路７への逆電圧印加信号の印加に同期して、計数手段１３ｅａでは比較回路１７からのパルス信号の読み込みを開始する（ＳＴ６）。このパルス信号の読み込みのタイミングは、ワンショットパルス生成手段１３ｃの出力する逆電圧印加信号が入力される信号読み込みタイミング決定手段１３ｅｄから計数手段１３ｅａへの信号の入力が行われることで計られる。その後、対となるスイッチング素子がＯＮとなった後に所定時間が経過したか否かを判断した上で（ＳＴ７）、比較回路１７からのパルス信号の読み込みを終了する（ＳＴ８）。この所定の時間は任意に定めることができるが、ノイズによる誤ったパルス信号を読み込むことを防止するために定められるものであることから通常は逆電圧印加信号の印加開始から印加終了までが適当である。

図２にも示されているように、計数手段１３ｅａにも制御手段１３ａから閾値制御手段１３ｄに入力される閾値の値を示すデータが入力される。そこで、計数手段１３ｅａは、入力されてきたパルス信号とその時の閾値データとを対応させてカウントする（ＳＴ９）。そしてこれらの情報を記憶手段１３ｅｂに格納する。さらに計数手段１３ｅａでカウントされたパルス信号の回数は判定手段１３ｅｃにも入力され、ここで所定の期間中におけるカウント値が予め設定されたパルス信号の検出数よりも多いか否かが判断される（ＳＴ１０）。なお、図２には比較回路１７を１相分のみ表わしたが、実際には図１のように三相分の３つの比較回路１７が計数手段１３ｅａに入力されており、計数手段１３ｅａでは、三相分のパルス信号がカウント（加算）される。

パルス信号は、比較回路１７において閾値よりも逆方向電流が大きくなった場合、すなわち、逆電圧印加回路７が正常に動作せず、対となるスイッチング素子のＯＮと同時に寄生ダイオードに逆電流が発生している場合、に生成されるものであることから、このパルス信号の検出数が閾値との関係において設定された検出数よりも多ければ逆電圧印加回路７に異常が発生していると判断することが可能となる。なお、このような予め設定した複数回の逆電流が発生した時にはじめて異常と判断しているのは、ノイズによる誤検出等の影響を排除するためである。

パルス信号の検出数が設定値よりも少なければ改めて図３に示すフローチャートに従って逆方向電流の検出が行われ、検出数が設定値よりも多い場合は逆電圧印加回路７に異常が発生していると判断されるため、逆電圧印加回路７に対する異常処理が行われる（ＳＴ１１）。この場合、例えば、図２に示す表示手段１８に異常が発生したことを表示させることが考えられる。なお、この表示手段１８における表示方法は、視覚、聴覚等いずれの感覚に訴えるものであっても良い。

図４のタイムチャートには２本の一点鎖線によって大きく３つの部分に分けて各信号の波形が示されている。最上段には、比較回路１７に入力される２種類のアナログ信号が示され、最下段にはこの比較回路１７によって生成されたパルス信号が示されている。中段にはインバータ回路３の上下相の主回路スイッチング素子５に印加されるスイッチング信号の波形が示されている。なお、図４の波形は全てアクティブハイの状態で示されている。

最上段には、実線で主回路スイッチング素子５に印加するスイッチング信号の生成に必要な三角波信号が示され、また、主回路スイッチング素子５に流れる電流（以下、「スイッチング素子電流」という。）が方形波で示されている。このスイッチング素子電流が立ち上がる部分に逆方向電流（図４では「Ｉｒｒ」と表わされている。）が発生している。この逆方向電流は、主回路スイッチング素子５に印加されるスイッチング素子電流の大きさに比例して大きく（高さが高く）なる。

スイッチング素子電流の上に様々な形態の点線で示されているのが、閾値制御手段１３ｄにおいて設定される閾値の波形であり、閾値１から閾値４まで様々なパターンが示されている。この閾値は、制御手段１３ａにおいて生成される信号に合わせて設定されるため、スイッチング素子電流の波形に合わせてダイナミックに波形が変化する。

比較回路１７にこれらスイッチング素子電流の信号と閾値の信号が入力され、前者が後者より大きくなった場合に（コンペアの結果として）パルス信号が生成される。例えば、図４の最下段には閾値１ないし閾値４までの各パターンにおいて生成されたパルス信号が示されている。例えば、閾値１の場合、閾値１の波形はスイッチング素子電流の波形に最も近くなるように設定されていることから、逆方向電流が閾値１を超える場合も多く、図４においては６つのパルス信号が生成されている。一方、閾値３の場合は、閾値３の波形がスイッチング素子電流の波形よりも高い位置になるように設定されていることから、逆方向電流が閾値３を超えるのは、中央の３箇所のみであり、パルス信号もこの部分に対応して３つ生成されている。

このように生成されるパルス信号を計数手段１３ｅａにてカウントすることで、各主回路スイッチング素子５に設定された閾値との関係で過大な逆方向電流がどのくらい流れたかが把握でき、これによって逆電圧印加回路７に異常が発生したか否かを判定することができる。

このようにマイクロコンピュータの外部に設けた比較手段において主回路スイッチング素子等に流れる逆方向電流と設定された閾値との比較の結果パルス信号として生成し、このパルス信号の数を計ることで逆電圧印加回路に異常が発生したか否かを判断することにより、マイクロコンピュータ内に設けられたＡ／Ｄ変換手段を用いずに逆方向電流を検出することができるのでマイクロコンピュータの処理遅延を防止するとともに、逆方向電流を精度良く確実に検出して逆電圧印加回路の異常を早期に発見することができる電力変換装置を提供することができる。

（第２の実施の形態）
次に本発明における第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

第１の実施の形態と構成において相違するのは、図５に示されているタイムチャートにおいて、図４に示される場合と異なり、閾値制御手段１３ｄにおいて設定される閾値１から閾値４までの信号が可変することなくそれぞれのレベルにおいて固定されている点である。なお、図５の波形は全てアクティブハイの状態で示されている。

図５の最上段に示されているように、逆方向電流は、上相の主回路スイッチング素子５のスイッチング信号が印加されたときに発生している。この逆方向電流に対して、閾値信号が閾値１から閾値４まで固定して設定されている。

例えば、最下段に示されているように、例えば、閾値１の場合、閾値が最も低く設定されていることから、図５において発生している逆方向電流が全て閾値１を超えており、６つのパルス信号が生成されている。一方、閾値４の場合、逆方向電流が閾値４を超えるのは、中央の１箇所のみであり、パルス信号もこの部分に対応して１つ生成されている。

第２の実施の形態においては、このようにマイクロコンピュータの外部に設けた比較回路においてインバータ回路３の各相の主回路スイッチング素子５と直列に設けられたシャント抵抗の両端電圧から検出された主回路スイッチング素子等に流れる逆方向電流と設定された閾値との比較の結果パルス信号として生成し、このパルス信号の数を計ることで逆電圧印加回路に異常が発生したか否かを判断することにより、マイクロコンピュータ内に設けられたＡ／Ｄ変換手段を用いずに逆方向電流検出することができるのでマイクロコンピュータの処理遅延を防止するとともに、逆方向電流を精度良く確実に検出して逆電圧印加回路の異常を早期に発見することができる電力変換装置を提供することができる。

また、このように生成されるパルス信号を計数手段１３ｅａでカウントすることで、各主回路スイッチング素子５に設定された閾値との関係で過大な逆方向電流がどのくらい流れたかが把握でき、これによって逆電圧印加回路７に異常が発生したか否かを判定することができるとともに、設定する閾値を上下させて、計数手段１３ｅａにてカウントされる値を比較することで、各レベルにおける逆方向電流の発生頻度を知ることも可能となる。

なお、上述した本発明の第１或いは第２の実施の形態においては、マイクロコンピュータ１３の内部にワンショットパルス生成手段１３ｃを設けた構成としたが、ワンショットパルス生成手段をインバータ回路３側の各相に設けたものであってもよい。

（第３の実施の形態）
次に本発明における第３の実施の形態について説明する。なお、第３の実施の形態において、上述の第１或いは第２の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。

第３の実施の形態においては、マイクロコンピュータ１３の内部にワンショットパルス生成手段１３ｃから出力されるＯＮ信号の時間幅を可変できる構成とし、最適な逆電圧印加信号のパルス幅を決定することができるようにされている。

すなわち、逆電圧印加信号のパルス幅と逆方向電流との関係において、逆電圧印加信号のパルス幅が所定のの値を取ると逆方向電流が顕著に低減される部分が存在する（このときのパルス幅を「境界パルス幅」という。）。上述したように逆電圧印加回路７への逆電圧印加信号のパルス幅ごとに逆方向電流を検出することが可能であることから、この境界パルス幅を各主回路スイッチング素子ごとに検出することができる。そこで、この境界パルス幅を記憶手段１３ｅｂに記憶させておき、逆電圧印加回路７へ逆電圧印加信号を印加する際に、この境界パルス幅に所定のマージン（例えば、０．５ないし１．０μｓ）を付加して逆電圧印加信号のパルス幅を決定するようにする。

このようにすることで、実機において逆電圧印加信号のパルス幅を自動調整することができるため、各主回路スイッチング素子ごとに、例えば主回路スイッチング素子５やダイオード６の特性のばらつきやＬ成分、Ｃ成分、Ｒ成分等の回路パターン等を考慮した最適な逆電圧印加信号のパルス幅を設定し、必要以上に長い逆電圧印加信号のＯＮ時間を排除することが可能となる。

併せて、マイクロコンピュータの外部に設けた比較回路において主回路スイッチング素子等に流れる逆方向電流と設定された閾値との比較の結果パルス信号として生成し、このパルス信号の数を計ることで逆電圧印加回路に異常が発生したか否かを判断することにより、マイクロコンピュータ内に設けられたＡ／Ｄ変換手段を用いずに逆方向電流検出することができるのでマイクロコンピュータの処理遅延を防止するとともに、逆方向電流を精度良く確実に検出して逆電圧印加回路の異常を早期に発見することができる電力変換装置を提供することができる。

なお、本発明の実施の形態においては、制御手段１３ａにおいて生成されたスイッチング信号を閾値制御手段１３ｄへ入力することで閾値を設定していたが、この閾値制御手段１３ｄを設けず、制御手段１３ａにおいて生成されたＰＷＭ基本信号をローパスフィルタ（ＬＰＦ）、増幅器（ＡＭＰ）に入力して閾値を設定し、比較回路１７に入力するといった構成を採用することも可能である。

（第４の実施の形態）
次に本発明における第４の実施の形態について図６を用いて説明する。なお、第４の実施の形態における回路構成は上述の実施の形態と同一のため、説明を省略する。

第４の実施の形態においては、計数手段１３ｅａは、三相分の比較回路１７出力の合計値以外に個別の相毎のパルス数のカウントを行なう。三相の各相のカウント値をｎ１，ｎ２，ｎ３として、正弦波一周期あたりのカウント数を記憶手段１３ｅｂに記憶する（ＳＴ２０）。続いてそのカウント数の平均値ｎａを算出し（ＳＴ２１）、この値と各カウント数との比較を行い（ＳＴ２２〜２４）、平均値よりもカウント数が３以上多い相があれば、その相の逆電圧印加回路７が動作していないと判断して装置を停止するとともに、異常が検出された逆電圧印加回路７を特定して表示する（ＳＴ２５）。

一般に三相モータはそれぞれの巻線はほぼ同等であり、正常な場合には逆電流発生の頻度も各相でほぼ同じ値になるはずである。そこで、他の相よりも極端に逆電流の発生頻度が多い相があれば、その相の逆電圧印加回路が故障していると考えられる。

続いて、いずれの相も３以上の差が無ければ続いて三相分のカウント値を合計ｎｔを算出し、その合計値が設定値ｎｓ（たとえば５）より多いかどうか判断する（ＳＴ２７）。その結果、上述の実施例と同様に合計値ｎｔが設定値よりも多ければ全体に異常が発生している可能性が高く、装置を停止するとともに、逆電圧印加回路の異常を表示する（ＳＴ２８）。ＳＴ２７において、ｎｔが設定値ｎｓよりも少なければ、異常なしとしてそのまま運転を継続する。この第４の実施の形態においては、特定の相の逆電圧印加回路が異常となった場合にその相を特定できるという効果がある。

また、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。

第１の実施の形態における電力変換装置を示す全体構成図である。第１の実施の形態におけるマイクロコンピュータ等の構成を示すブロック図である。第１の実施の形態における逆電圧印加回路の異常の検出を行うステップを示すフローチャートである。第１の実施の形態の比較手段においてパルス信号が生成される過程における各波形を示すタイムチャートである。第２の実施の形態の比較手段においてパルス信号が生成される過程における各波形を示すタイムチャートである。第４の実施の形態における逆電圧印加回路の異常の検出を行うステップを示すフローチャートである。

符号の説明

１…電力変換装置、２…直流電圧源、３…インバータ回路、４…モータ、５…主回路スイッチング素子、６…寄生ダイオード、７…逆電圧印加回路、１２…ダイオード、１３…マイクロコンピュータ、１３ａ…制御手段、１３ｂ…電流入力手段、１３ｃ…ワンショットパルス生成手段、１３ｄ…閾値制御手段（Ｄ／Ａ変換出力手段）、１３ｅ…異常検出手段、１７…比較回路、１８…表示手段

Claims

直流電圧源に接続され、ＯＮ、ＯＦＦ駆動により負荷に電力を供給する少なくとも一方がＦＥＴからなる一対の主回路スイッチング素子と、
前記一対の主回路スイッチング素子のそれぞれに逆並列接続されたダイオードと、
前記ＦＥＴに逆並列接続された前記ダイオードに前記直流電源の電圧より低い逆電圧を印加する逆電圧印加手段と、
前記ダイオードに流れる逆方向電流を電圧に変換して出力する電流センサと、
前記一対の主回路スイッチング素子をＯＮ、ＯＦＦ駆動するスイッチング信号及び前記逆電圧印加手段を所定の期間駆動する逆電圧印加信号を生成する制御手段と、
特定の電圧を示す閾値と前記電流センサから出力される前記ダイオードに流れる逆方向電流に対応した電圧値とを比較し、閾値電圧が逆方向電流に対応した電圧よりも高い場合に信号を発生する比較回路と、
前記比較回路から出力される信号をカウントする計数手段と、
前記計数手段のカウント結果に基づいて前記逆電圧印加手段の異常を判定する判定手段と、
を備えることを特徴とする電力変換装置。
前記負荷に三相モータを用い、前記制御手段は当該モータに流れる電流に基づき前記一対の主回路スイッチング素子をＯＮ、ＯＦＦ駆動するスイッチング信号を出力するベクトル制御を行なうとともに、前記閾値は、閾値制御手段によって前記制御信号出力手段において生成されたスイッチング信号に応じて可変設定されることを特徴とする請求項１記載の電力変換装置。
前記電流センサは、各相電流を検出するシャント抵抗を用いたことを特徴とする請求項１または請求項２のいずれかに記載の電力変換装置。
前記制御手段は、前記判定手段からの判定結果に基づいて前記ダイオードに流れる逆電流が最も減少する前記逆電圧印加信号のパルス幅を決定し、前記逆電圧印加手段に印加することを特徴とする請求項１ないし請求項３のいずれかに記載の電力変換装置。
前記判定手段は、三相の各相ごとに計数手段のカウント数を比較し、その差に基づき前記各逆電圧印加手段の異常を判定することを特徴とする請求項２に記載の電力変換装置。