DE102011087124A1

DE102011087124A1 - Offset-Unterdrückungsschaltung, Abtastschaltung und Bildsensor

Info

Publication number: DE102011087124A1
Application number: DE102011087124A
Authority: DE
Inventors: Wun-ki Jung; Kwi-sung Yoo; Min Ho Kwon; Jae Hong Kim; Seung-Hyun Lim; Yu-Jin PARK
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2010-11-29
Filing date: 2011-11-25
Publication date: 2012-05-31
Also published as: CN102547151B; CN102547151A; JP2012120168A; US8659339B2; US20120133800A1; KR20120058057A; JP5930677B2; TWI520480B; TW201223138A

Abstract

Eine Offset-Unterdrückungsschaltung (100) umfasst: einen Entkopplungskondensator (110) mit einer ersten Elektrode (E1), die mit einer Einheitszelle (200) gekoppelt ist, und einer zweiten Elektrode (E2), wobei die Einheitszelle dazu ausgebildet ist, eine Rücksetzspannung oder eine Datenspannung basierend auf einem Zustand der Einheitszelle auszugeben, einen Puffer (120), der mit der zweiten Elektrode gekoppelt ist, und eine Rückkopplungsschaltung (130), die mit der zweiten Elektrode und einem Ausgabeanschluss des Puffers gekoppelt ist, wobei die Rückkopplungsschaltung dazu ausgebildet ist, eine Referenzspannung (VREF) zu empfangen und die zweite Elektrode mit der Referenzspannung zu beaufschlagen, um Ladung im Entkopplungskondensator zu speichern, die mit einer ersten Spannung korrespondiert, wobei die erste Spannung mit einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung korrespondiert.

Description

Die vorliegende Erfindung betrifft eine Offset-Unterdrückungsschaltung, eine Abtastschaltung und einen Bildsensor.
In einer Sensorvorrichtung mit einem Einheitszellenfeld, die ein elektrisches Signal durch Messen einer effizienten physikalischen Größe, wie Lichtintensität, Temperatur, Masse, Zeit usw. ausgibt, kann ein Offset zwischen Einheitszellen auftreten, das durch eine Differenz von Umgebungsbedingungen bedingt ist, wie Prozessvariation, Spannungsvariation, Temperaturvariation usw. Wegen eines solchen Offsets kann die Genauigkeit des Sensors beeinträchtigt sein.
Der Erfindung liegt die technische Aufgabe zugrunde, eine Offset-Unterdrückungsschaltung, eine Abtastschaltung und einen Bildsensor zur Verfügung zu stellen, die dazu geeignet sind, einen Offset bei einer Einheitszelle zu unterdrücken.
Die Erfindung löst diese Aufgabe dadurch, dass sie eine Offset-Unterdrückungsschaltung mit den Merkmalen des Anspruch 1 oder 21, eine Abtastschaltung mit den Merkmalen des Anspruch 10 und einen Bildsensor mit den Merkmalen des Anspruch 15 zur Verfügung stellt.
Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme zum Inhalt der Beschreibung gemacht wird, um unnötige Textwiederholungen zu vermeiden.
Gemäß beispielhaften Ausführungsformen umfasst eine Offset-Unterdrückungsschaltung einen Entkopplungskondensator, einen Puffer und eine Rückkopplungsschaltung (Feedbackschaltung). Der Entkopplungskondensator weist eine erste Elektrode, die mit einer Einheitszelle gekoppelt ist, die eine Rücksetzspannung oder eine Datenspannung basierend auf einem Zustand der Einheitszelle ausgibt, und eine zweite Elektrode auf. Der Puffer ist mit der zweiten Elektrode gekoppelt. Die Rückkopplungsschaltung ist mit der zweiten Elektrode und einem Ausgabeanschluss des Puffers gekoppelt. Die Rückkopplungsschaltung empfängt eine Referenzspannung und beaufschlagt die zweite Elektrode mit der Referenzspannung, um Ladung im Entkopplungskondensator zu speichern, die mit einer ersten Spannung korrespondiert. Die erste Spannung korrespondiert mit einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung.
In einigen Ausführungsformen kann der Puffer eine zweite Spannung ausgeben, die mit einer Spannungsdifferenz zwischen der Datenspannung und der ersten Spannung korrespondiert, wenn die Einheitszelle die Datenspannung ausgibt.
In einigen Ausführungsformen kann der Puffer einen Transistor mit einem Gate, das mit der zweiten Elektrode gekoppelt ist, einer Drain, die mit einer ersten Versorgungsspannung gekoppelt ist, und einer Source, die mit dem Ausgabeanschluss des Puffers gekoppelt ist, und eine Stromquelle umfassen, die zwischen den Ausgabeanschluss des Puffers und eine zweite Versorgungsspannung eingeschleift ist.
In einigen Ausführungsformen kann der Puffer einen Verstärker mit einem nicht invertierenden Eingabeanschluss, der mit der zweiten Elektrode gekoppelt ist, und einem invertierenden Eingabeanschluss, der mit dem Ausgangsschluss des Puffers gekoppelt ist, umfassen.
In einigen Ausführungsformen kann die Rückkopplungsschaltung einen Verstärker mit einem nicht invertierenden Eingabeanschluss, an den die Referenzspannung angelegt wird, und einen invertierenden Anschluss, der mit dem Ausgabeanschluss des Puffers gekoppelt ist, und einen ersten Schalter umfassen, der dazu ausgebildet ist, eine Verbindung zwischen der zweiten Elektrode und dem zu steuern.
In einigen Ausführungsformen kann der erste Schalter die zweite Elektrode mit dem Verstärker während einer vorgegebenen Zeitdauer koppeln, wenn die Einheitszelle die Rücksetzspannung ausgibt.
In einigen Ausführungsformen kann die Rückkopplungsschaltung weiter umfassen: einen Verstärkeroffsetkondensator mit einer dritten Elektrode, die mit dem invertierenden Eingabeanschluss des Verstärkers gekoppelt ist, und einer vierten Elektrode, einen zweiten Schalter, der dazu ausgebildet ist, eine Verbindung zwischen der vierten Elektrode und dem Ausgabeanschluss des Puffers zu steuern, einen dritten Schalter, der dazu ausgebildet ist, eine Verbindung zwischen der vierten Elektrode und dem nicht invertierenden Eingabeanschluss des Verstärkers zu steuern, und einen vierten Schalter, der dazu ausgebildet ist, eine Verbindung zwischen dem invertierenden Eingabeanschluss des Verstärkers und einem Ausgabeanschluss des Verstärkers zu steuern.
In einigen Ausführungsformen kann der Verstärkeroffsetkondensator Ladung speichern, die mit einer dritten Spannung korrespondiert, und wobei die dritte Spannung mit einer Spannungsdifferenz zwischen einer Ausgabespannung des Verstärkers und der Referenzspannung korrespondiert.
In einigen Ausführungsformen können der erste Schalter und der zweite Schalter von einem ersten Schaltsignal angesteuert werden und der dritte Schalter und der vierte Schalter können von einem zweiten Schaltsignal angesteuert werden.
Gemäß beispielhaften Ausführungsformen umfasst eine Abtastschaltung eine Offset-Unterdrückungsschaltung und einen Analog-Digital-Wandler. Die Offset-Unterdrückungsschaltung empfängt eine Rücksetzspannung oder eine Datenspannung von einer Einheitszelle basierend auf einem Zustand der Einheitszelle, empfängt eine Referenzspannung und umfasst einen Entkopplungskondensator, der Ladung speichert, die mit einer ersten Spannung korrespondiert. Die erste Spannung korrespondiert mit einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung. Die Offset-Unterdrückungsschaltung erzeugt eine zweite Spannung basierend auf der Datenspannung und der ersten Spannung. Der Analog-Digital-Wandler ist dazu ausgebildet, eine Signalwandlungsoperation durchzuführen, die die zweite Spannung in ein digitales Ausgabesignal wandelt.
In einigen Ausführungsformen kann der Analog-Digital-Wandler weiter dazu ausgebildet sein, eine Referenzwandlungsoperation durchzuführen, die die Referenzspannung in ein Referenzdigitalausgabesignal wandelt.
In einigen Ausführungsformen kann der Entkopplungskondensator eine erste Elektrode, die mit der Einheitszelle gekoppelt ist, und eine zweite Elektrode aufweisen. Die Offset-Unterdrückungsschaltung kann weiter einen Puffer, der mit der zweiten Elektrode gekoppelt ist, und eine Rückkopplungsschaltung umfassen, die mit der zweiten Elektrode und einem Ausgabeanschluss des Puffers gekoppelt ist. Die Rückkopplungsschaltung kann die Referenzspannung empfangen und die zweite Elektrode mit der Referenzspannung beaufschlagen, um die Ladung, die mit der ersten Spannung korrespondiert, in dem Entkopplungskondensator zu speichern.
In einigen Ausführungsformen können die Offset-Unterdrückungsschaltung und der Analog-Digital-Wandler einen Verstärker gemeinsam nutzen.
In einigen Ausführungsformen kann die Offset-Unterdrückungsschaltung weiter einen Verstärker-Offset-Kondensator umfassen, um einen Offset des Verstärkers zu speichern.
Gemäß beispielhaften Ausführungsformen umfasst ein Bildsensor eine Mehrzahl von Einheitspixeln, eine Mehrzahl von Offset-Unterdrückungsschaltungen und eine Analog-Digital-Wandlungseinheit. Die Mehrzahl von Einheitspixeln ist in einer Matrixform mit einer Mehrzahl von Zeilen und einer Mehrzahl von Spalten angeordnet. Die Mehrzahl von Einheitspixeln geben eine Mehrzahl von Rücksetzspannungen und eine Mehrzahl von Datenspannungen basierend auf Zuständen der Mehrzahl von Einheitspixeln aus. Die Mehrzahl von Offset-Unterdrückungsschaltungen ist mit der Mehrzahl von Einheitspixeln gekoppelt. Die Mehrzahl von Offset-Unterdrückungsschaltungen empfangen eine Referenzspannung und beinhalten eine Mehrzahl von Entkopplungskondensatoren, die Ladung speichern, die mit einer Mehrzahl von ersten Spannungen korrespondiert. Jede erste Spannung korrespondiert mit einer Spannungsdifferenz zwischen einer korrespondierenden der Mehrzahl von Rücksetzspannungen und der Referenzspannung. Die Mehrzahl von Offset-Unterdrückungsschaltungen erzeugen eine Mehrzahl von zweiten Spannungen basierend auf der Mehrzahl von Datenspannungen bzw. der Mehrzahl von ersten Spannungen. Die Analog-Digital-Wandlungseinheit wandelt die Mehrzahl von zweiten Spannungen in eine Mehrzahl von digitalen Ausgabesignalen um.
In einigen Ausführungsformen kann die Analog-Digital-Wandlungseinheit eine Mehrzahl von Analog-Digital-Wandlern umfassen, die mit der Mehrzahl von Spalten gekoppelt sind. Die Mehrzahl von Analog-Digital-Wandlern kann dazu ausgebildet sein, im Wesentlichen gleichzeitig die Mehrzahl von zweiten Spannungen in die Mehrzahl von digitalen Ausgabesignalen zu wandeln.
In einigen Ausführungsformen kann die Analog-Digital-Wandlungseinheit einen Analog-Digital-Wandler aufweisen. Der Analog-Digital-Wandler kann dazu ausgebildet sein, die Mehrzahl von zweiten Spannungen sequentiell in die Mehrzahl von digitalen Ausgabesignalen zu wandeln.
In einigen Ausführungsformen können sich mindestens zwei der Mehrzahl von Einheitspixeln einen Rücksetztransistor und/oder einen Treibetransistor und/oder einen Auswahltransistor teilen, das heißt gemeinsam nutzen.
In einigen Ausführungsformen kann der Bildsensor weiter eine Mehrzahl von zusätzlichen Offset-Unterdrückungsschaltungen umfassen, die mit der Mehrzahl von Spalten gekoppelt sind. Eine erste Zeile der Mehrzahl von Einheitspixeln und eine zweite Zeile der Mehrzahl von Einheitspixeln sind dazu ausgebildet, im Wesentlichen gleichzeitig die Mehrzahl von Datenspannungen an die Mehrzahl von Offset-Unterdrückungsschaltungen bzw. die Mehrzahl von zusätzlichen Offset-Unterdrückungsschaltungen auszugeben.
In einigen Ausführungsformen können die Mehrzahl von Offset-Unterdrückungsschaltungen und die Mehrzahl von zusätzlichen Offset-Unterdrückungsschaltungen im Wesentlichen die gleiche Referenzspannung empfangen.
Vorteilhafte Ausführungsformen der Erfindung, wie sie nachfolgend ausführlich beschrieben werden, sind in den Zeichnungen dargestellt, in denen:
1 ein Blockdiagramm zeigt, das eine Offset-Unterdrückungsschaltung gemäß beispielhaften Ausführungsformen darstellt.
2 ein Schaubild zeigt, das ein Beispiel, bei dem eine Offset-Unterdrückungsschaltung von 1 mit einem Zellenfeld gekoppelt ist, darstellt.
3 ein Schaubild zeigt, das einen Bereich von Ausgaben des Zellenfelds von 2 und einen Abtastbereich darstellt.
4 ein Schaltbild zeigt, das eine Offset-Unterdrückungsschaltung gemäß beispielhaften Ausführungsformen darstellt.
5 ein Zeitablaufdiagramm zeigt, das eine Operation einer Offset-Unterdrückungsschaltung von 4 beschreibt.
6 ein Schaltbild zeigt, das eine Offset-Unterdrückungsschaltung gemäß beispielhaften Ausführungsformen darstellt.
7 ein Schaltbild zeigt, das eine Offset-Unterdrückungsschaltung gemäß beispielhaften Ausführungsformen darstellt.
8 ein Zeitablaufdiagramm zeigt, das eine Operation einer Offset-Unterdrückungsschaltung von 7 beschreibt.
9A bis 9C Schaltbilder zeigen, die eine Operation einer Offset-Unterdrückungsschaltung von 7 beschreiben.
10 ein Flussbild zeigt, das ein Verfahren zum Unterdrücken eines Offsets gemäß beispielhaften Ausführungsformen darstellt.
11 ein Blockdiagramm zeigt, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
12 ein Schaltbild zeigt, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
13 ein Zeitablaufdiagramm zeigt, das eine Operation einer Abtastschaltung von 12 beschreibt.
14 ein Zeitablaufdiagramm zeigt, das eine Operation einer Abtastschaltung von 12 beschreibt.
15 ein Schaltbild zeigt, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
16 ein Schaltbild zeigt, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
17 ein Schaltbild zeigt, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
18 ein Zeitablaufdiagramm zeigt, das eine Operation einer Abtastschaltung von 17 beschreibt.
19 ein Schaltbild zeigt, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
20 ein Schaltbild zeigt, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
21 ein Flussbild zeigt, das ein Verfahren zum Abtasten eines Signals gemäß beispielhaften Ausführungsformen darstellt.
22 ein Flussbild zeigt, das ein Verfahren zum Abtasten eines Signals gemäß beispielhaften Ausführungsformen darstellt.
23 ein Blockdiagramm zeigt, das einen Bildsensor gemäß beispielhaften Ausführungsformen darstellt.
24 ein Blockdiagramm zeigt, das einen Bildsensor gemäß beispielhaften Ausführungsformen darstellt.
25A bis 25D Schaltbilder zeigen, die in einem Bildsensor gemäß beispielhaften Ausführungsformen enthaltene Einheitspixel darstellen.
26 ein Schaltbild zeigt, das ein Einheitspixel und eine Offset-Unterdrückungsschaltung, die in einem Bildsensor gemäß beispielhaften Ausführungsformen enthalten sind, darstellt.
27 ein Zeitablaufdiagramm zeigt, das eine Operation eines Einheitspixels und einer Offset-Unterdrückungsschaltung von 26 beschreibt.
28 ein Schaltbild zeigt, das ein gemeinsam genutztes Einheitspixel und eine Offset-Unterdrückungsschaltung, die in einem Bildsensor enthalten sind, gemäß beispielhaften Ausführungsformen darstellt.
29 ein Zeitablaufdiagramm zeigt, das eine Operation eines gemeinsam genutzten Einheitspixels und einer Offset-Unterdrückungsschaltung von 28 beschreibt.
30 ein Schaltbild zeigt, das ein gemeinsam genutztes Einheitspixel und eine Offset-Unterdrückungsschaltung, die in einem Bildsensor enthalten sind, gemäß beispielhaften Ausführungsformen darstellt.
31 ein Blockdiagram zeigt, das einen Bildsensor gemäß beispielhaften Ausführungsformen darstellt.
32 ein Schaltbild zeigt, das ein Einheitspixel und eine Offset-Unterdrückungsschaltung, die in einem Bildsensor von 31 enthalten sind, gemäß beispielhaften Ausführungsformen darstellt.
33 ein Schaltbild zeigt, das ein gemeinsam genutztes Einheitspixel und eine Offset-Unterdrückungsschaltung, die in einem Bildsensor von 31 enthalten sind, gemäß beispielhaften Ausführungsformen darstellt.
34 ein Blockdiagram zeigt, das eine Digitalkamera mit einem Bildsensor gemäß beispielhaften Ausführungsformen darstellt.
35 ein Blockdiagram zeigt, das ein Computersystem mit einem Bildsensor gemäß beispielhaften Ausführungsformen darstellt.
36 ein Blockdiagram zeigt, das ein Beispiel einer Schnittstelle, die in einem Computersystem von 35 verwendet ist, darstellt.
Es versteht sich, dass wenn ein Element oder eine Schicht als ”auf”, ”verbunden mit” oder ”gekoppelt mit” einem anderen Element oder einer Schicht bezeichnet ist, es direkt auf, verbunden mit oder gekoppelt mit den anderen Element oder der Schicht angeordnet sein kann oder dazwischen liegende Element oder Schichten vorhanden sein können. Wenn hingegen ein Element als ”direkt auf”, ”direkt verbunden mit” oder ”direkt gekoppelt mit” einem anderen Element oder einer Schicht bezeichnet ist, dann sind keine dazwischen liegenden Elemente oder Schichten vorhanden. Gleiche Bezugszeichen bezeichnen gleiche Elemente in der Beschreibung. Der hierin verwendete Ausdruck ”und/oder” umfasst alle und jede Kombination von einem oder mehreren der im Zusammenhang damit genannten Gegenstände.
1 zeigt ein Blockdiagramm, das eine Offset-Unterdrückungsschaltung gemäß beispielhaften Ausführungsformen darstellt, 2 zeigt ein Schaubild, das ein Beispiel darstellt, bei dem eine Offset-Unterdrückungsschaltung von 1 mit einem Zellenfeld gekoppelt ist, und 3 zeigt ein Schaubild, das einen Bereich von Ausgaben des Zellenfelds von 2 und einen Abtastbereich darstellt.
Mit Bezug zu 1 umfasst eine Offset-Unterdrückungsschaltung 100 einen Entkopplungskondensator 110, einen Puffer 120 und eine Rückkopplungsschaltung oder Feedbackschaltung 130.
Eine erste Elektrode E1 des Entkopplungskondensators 110 kann mit einer Einheitszelle 200 gekoppelt sein. Die Einheitszelle 200 kann eine Rücksetzspannung vor einem Abtasten und eine Datenspannung nach einem Abtasten als Zellspannung VC ausgeben. Die Rücksetzspannung und die Datenspannung können keine AC-Komponente (Wechselstromkomponente) und nur eine DC-Komponente (Gleichstromkomponente) aufweisen. Zum Beispiel kann die Einheitszelle 200 ein Element eines Sensors sein, das ein elektrisches Signal durch Messen einer physikalischen Größe, wie Lichtintensität, Temperatur, Masse, Zeit usw. ausgibt.
Der Puffer 120 kann mit einer zweiten Elektrode E2 des Entkopplungskondensators 110 gekoppelt sein. Der Puffer 120 kann ein Spannungspuffer sein, der eine Spannung der zweiten Elektrode E2 als Ausgabespannung VOUT ausgibt. Zum Beispiel kann der Puffer 120 eine hohe Eingangsimpedanz und eine niedrige Ausgangsimpedanz aufweisen.
Die Rückkopplungsschaltung 130 kann einen Eingabeanschluss aufweisen, der mit einem Ausgabeanschluss des Puffers 120 gekoppelt ist, und einen Ausgabeanschluss, der mit der zweiten Elektrode E2 des Entkopplungskondensators 110 gekoppelt ist. Die Rückkopplungsschaltung 130 kann eine Referenzspannung VREF von einer externen Schaltung empfangen (nicht gezeigt). Während die Einheitszelle 200 die Rücksetzspannung als Zellspannung VC ausgibt, kann die Rückkopplungsschaltung 130 die zweite Elektrode E2 des Entkopplungskondensators mit der Referenzspannung VREF versorgen, bis die Ausgabespannung VOUT die Referenzspannung VREF erreicht. Dementsprechend kann der Entkopplungskondensator 110 Ladung speichern, die mit einer ersten Spannung V1 korrespondiert, und die erste Spannung V1 kann mit einer Spannungsdifferenz zwischen der Rücksetzspannung von der Einheitszelle 200 und der Referenzspannung VREF korrespondieren.
Mit Bezug zu 2 sind eine Mehrzahl von Offset-Unterdrückungsschaltungen 101, 102 und 103 mit einer Mehrzahl von Spalten eines Zellenfelds 300 gekoppelt, das eine Mehrzahl von Einheitszellen 201, 202 und 203 beinhaltet. In einigen Ausführungsformen kann das Zellenfeld 300 einen Bildsensor, der eine Lichtintensität misst, einen Temperatursensor, der eine Temperatur misst, einen Massensensor, der eine Masse misst, eine Röntgenprüfeinrichtung, die Röntgenstrahlen misst, einen Scanner, der reflektiertes Licht misst, usw. beinhalten. Obwohl 2 zeigt, dass das Zellenfeld 300 eine Mehrzahl von Einheitszellen 201, 202 und 203 beinhaltet, die in einer ein-dimensionalen Anordnung angeordnet sind, die einer Zeile entspricht, kann in einigen Ausführungsformen das Zellenfeld 300 eine Mehrzahl von Einheitszellen beinhalten, die in einer zwei-dimensionalen Matrixform angeordnet sind, oder kann eine Mehrzahl von Einheitszellen beinhalten, die in einer drei-dimensionalen Anordnung angeordnet sind.
Mit Bezug zu den 2 und 3, wenn die Mehrzahl von Einheitszellen 201, 202 und 203 im Zellenfeld 300 eine Mehrzahl von Rücksetzspannungen als eine Mehrzahl von Zellspannungen VC_1, VC_2 und VC_N ausgeben, kann sich die Mehrzahl von Rücksetzspannungen von einander unterscheiden und sie können einen Offset 310 mit einem vorgegebenen Bereich aufweisen. Weil die Mehrzahl von Rücksetzspannungen den Offset 310 aufweisen, können die Mehrzahl von Einheitszellen 201, 202 und 203 unterschiedliche Datenspannungen bezüglich der gleichen physikalischen Größe ausgeben.
Zum Beispiel im Fall, bei dem eine erste Einheitszelle 201 die minimale Rücksetzspannung ausgibt und eine zweite Einheitszelle 202 die maximale Rücksetzspannung ausgibt, kann ein Bereich 321 einer Datenspannung, die von der ersten Einheitszelle 201 ausgegeben ist, sich von einem Bereich 322 einer Datenspannung, die von der zweiten Einheitszelle 202 ausgegeben ist, unterscheiden und die Datenspannung von der ersten Einheitszelle 201 ist um den Offset 310 niedriger als die Datenspannung von der zweiten Einheitszelle 202 bezüglich der gleichen physikalischen Größe. Dementsprechend kann die Genauigkeit eines Sensorelements wegen des Offset 310 beeinträchtigt sein. Weiter kann ein Abtastbereich 330 des Sensorelements abnehmen, wenn eine Abtastverstärkung des Sensorelements zunimmt, und der Offset 310 kann den größten Teil des Abtastbereichs 330 einnehmen, in einem Fall, wenn die Abtastverstärkung hoch ist. Dementsprechend kann, wenn das Sensorelement keine Mehrzahl von Offset-Unterdrückungsschaltungen 101, 102 und 103 umfasst, das Sensorelement nur den Offset als ein abgetastetes elektrisches Signal ausgeben und nicht richtig funktionieren.
Nochmals mit Bezug zu 1, wenn die Einheitszelle 200 die Rücksetzspannung als Zellspannung VC ausgibt, kann die Rücksetzspannung an die erste Elektrode E1 des Entkopplungskondensators 110 angelegt werden. Die Rückkopplungsschaltung 130 kann die Referenzspannung VREF an die zweite Elektrode E2 anlegen. Dementsprechend kann der Entkopplungskondensator 110 Ladung speichern, die mit der ersten Spannung V1 korrespondiert (d. h., die Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung VREF).
Die Rücksetzspannung kann nicht nur eine gewünschte Rücksetzspannung beinhalten, sondern auch einen Offset, und die erste Spannung V1 kann eine Subtraktion der Referenzspannung VREF von einer Summe der gewünschten Rücksetzspannung und dem Offset sein. Die Datenspannung kann nicht nur eine gewünschte Datenspannung beinhalten (d. h., eine Summe der gewünschten Rücksetzspannung und einer Abtastspannung), sondern auch den Offset. Während die Einheitszelle 200 die Datenspannung ausgibt, kann die Offset-Unterdrückungsschaltung 100 eine zweite Spannung erzeugen, die mit einer Spannungsdifferenz zwischen der Datenspannung und der ersten Spannung V1 korrespondiert. Weil die zweite Spannung eine Subtraktion der ersten Spannung V1 von der Datenspannung ist, kann die zweite Spannung durch Subtrahieren der gewünschten Rücksetzspannung von der gewünschten Datenspannung und Addieren der Referenzspannung VREF zu einem Ergebnis (d. h., der Abtastspannung) der Subtraktion berechnet werden, und kann dadurch der Offset nicht beinhalten. Dementsprechend, wenn die zweite Spannung unter Verwendung der Referenzspannung VREF als Referenzpunkt in ein digitales Ausgabesignal umgewandelt wird, kann ein digitaler Wert, der mit der Abtastspannung korrespondiert, wenn der Offset unterdrückt ist, als das digitale Ausgabesignal ausgegeben werden.
Nochmals mit Bezug zu 2, weil die Mehrzahl von Offset-Unterdrückungsschaltungen 101, 102 und 103 Offsets der Mehrzahl von Zellspannungen VC_1, VC_2 und VC_N unterdrückt, die von der Mehrzahl von Einheitszellen 201, 202 und 203 ausgegeben sind, können eine Mehrzahl von Ausgabespannungen VOUT_1, VOUT_2 und VOUT_N Summen der Referenzspannung VREF und Spannungsdifferenzen (d. h., Abtastspannungen) zwischen gewünschten Datenspannungen bzw. gewünschten Rücksetzspannungen sein. Das heißt, die Offsets der Mehrzahl von Einheitszellen 201, 202 und 203 können in der Mehrzahl von Ausgabespannungen VOUT_1, VOUT_2 und VOUT_N unterdrückt werden.
4 zeigt ein Schaltbild, das eine Offset-Unterdrückungsschaltung gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 4 umfasst eine Offset-Unterdrückungsschaltung 100a einen Entkopplungskondensator 110, einen Puffer 120a und eine Rückkopplungsschaltung 130a.
Der Puffer 120a kann als Source-Folger (Drain-Verstärker) ausgebildet sein, der einen Transistor 121a und eine Stromquelle 122a umfasst. Der Transistor 121a kann ein Gate mit einer zweiten Elektrode E2 des Entkopplungskondensators 110 gekoppelt, eine Drain mit einer ersten Energieversorgungsspannung VDD gekoppelt und eine Source mit einem Ausgabeanschluss des Puffers 120a gekoppelt aufweisen. Die Stromquelle 122a kann zwischen den Ausgabeanschluss des Puffers 120a und eine zweite Energieversorgungsspannung (z. B. eine Massespannung) eingeschleift sein. In einigen Ausführungsformen kann die Stromquelle 122a mit einem passiven Element, wie einem Widerstand, und/oder einem aktiven Element, wie einem Transistor, ausgebildet sein. Der als Source-Folger ausgebildete Puffer 120a kann eine Spannungsverstärkung von ungefähr 1 aufweisen.
Die Rückkopplungsschaltung 130a kann einen Schalter 131 und einen Verstärker 132 umfassen. Ein Ende des Schalters 131 kann mit der zweiten Elektrode E2 des Entkopplungskondensators 110 gekoppelt sein und das andere Ende des Schalters 131 kann mit einem Ausgabeanschluss des Verstärkers 132 gekoppelt sein. Der Schalter 131 kann eine Verbindung zwischen der zweiten Elektrode E2 des Entkopplungskondensators 110 und dem Ausgabeanschluss des Verstärkers 132 in Abhängigkeit von einem Schaltsignal SWS steuern. Der Verstärker 132 kann einen nicht invertierenden Eingabeanschluss, an den eine Referenzspannung VREF von einer externen Schaltung (nicht gezeigt) angelegt wird, einen invertierenden Eingabeanschluss, der mit dem Ausgabeanschluss des Puffers 120a gekoppelt ist, und einen Ausgabeanschluss, der mit dem Schalter 131 gekoppelt ist, aufweisen. Während der Schalter 131 angeschaltet ist, kann der Verstärker 132 die zweite Elektrode E2 des Entkopplungskondensators 110 mit der Referenzspannung VREF versorgen, so dass die Ausgabespannung VOUT die Referenzspannung VREF erreichen kann.
5 zeigt ein Zeitablaufdiagramm, das eine Operation einer Offset-Unterdrückungsschaltung von 4 beschreibt.
Mit Bezug zu den 4 und 5, selbst wenn eine Mehrzahl von Einheitszellen die gleiche physikalische Größe messen, können von der Mehrzahl von Einheitszellen ausgegebene Zellspannungen VC in einem Bereich 310 verteilt sein. Das heißt, es kann ein vorgegebener Offset 310 zwischen der maximalen Zellspannung VC_MAX und der minimalen Zellspannung VC_MIN vorliegen.
Wenn eine Rücksetzspannung als eine Zellspannung VC ausgegeben ist, wird die Rücksetzspannung an eine erste Elektrode E1 des Entkopplungskondensators 110 angelegt. Während ein Schaltsignal SWS einen hohen Logikpegel aufweist, wird ein Schalter 131 in Abhängigkeit vom Schaltsignal SWS angeschaltet. Wenn der Schalter 131 angeschaltet ist, kann ein Verstärker 132, basierend auf einer Spannungsdifferenz zwischen einer Ausgabespannung VOUT und einer Referenzspannung VREF, eine Ladung an den Entkopplungskondensator 110 bereitstellen, bis die Ausgabespannung VOUT die Referenzspannung VREF erreicht. Dementsprechend kann der Entkopplungskondensator 110 Ladung speichern, die mit einer ersten Spannung V1 korrespondiert, die mit einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung VREF korrespondiert, und ein Puffer 120a kann die Ausgabespannung VOUT mit dem gleichen Spannungspegel ausgeben wie die Referenzspannung VREF. Auf diese Weise können, obwohl eine Mehrzahl von Rücksetzspannungen, die von der Mehrzahl von Einheitszellen ausgegeben sind, den Offset 310 aufweisen, eine Mehrzahl von Ausgabespannungen VOUT, die von einer Mehrzahl von Offset-Unterdrückungsschaltungen ausgegeben sind, im Wesentlichen den gleichen Spannungspegel aufweisen.
Wenn eine Datenspannung, die um eine Abtastspannung VSIG von der Rücksetzspannung erhöht oder gesenkt ist, als eine Zellspannung VC ausgegeben wird, kann die Datenspannung an die erste Elektrode E1 des Entkopplungskondensators 110 angelegt werden. Weil der Entkopplungskondensator 110 die Ladung entsprechend der Spannungsdifferenz (d. h., der ersten Spannung V1) zwischen der Rücksetzspannung und der Referenzspannung VREF speichert, kann eine zweite Elektrode E2 des Entkopplungskondensators 110 eine zweite Spannung aufweisen, die mit einer Spannungsdifferenz zwischen der Datenspannung und der ersten Spannung V1 korrespondiert. Die zweite Spannung kann eine Spannung sein, die um die Abtastspannung VSIG von der Referenzspannung VREF erhöht oder gesenkt ist, und der Puffer 120a kann die zweite Spannung als die Ausgabespannung VOUT ausgeben. Selbst wenn Abtastspannungen VSIG für die Mehrzahl von Einheitszellen den gleichen Spannungspegel aufweisen können, kann eine Mehrzahl von Datenspannungen, die von der Mehrzahl von Einheitszellen ausgegeben sind, den Offset 310 aufweisen. Weil jedoch die Mehrzahl von Offset-Unterdrückungsschaltungen den Offset 310 der Mehrzahl von Einheitszellen unterdrücken kann, kann die Mehrzahl von Offset-Unterdrückungsschaltungen die Mehrzahl von Ausgabespannungen VOUT, bei denen der Offset 310 unterdrückt ist, oder Spannungen, die um die Abtastspannung VSIG von der Referenzspannung VREF erhöht oder gesenkt sind, ausgeben.
6 zeigt ein Schaltbild, das eine Offset-Unterdrückungsschaltung gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 6 umfasst eine Offset-Unterdrückungsschaltung 100b einen Entkopplungskondensator 110, einen Puffer 120b und eine Rückkopplungsschaltung 130a. Die Offset-Unterdrückungsschaltung 100b von 6 kann eine Konfiguration aufweisen, die im Wesentlichen gleich ist zu der einer Offset-Unterdrückungsschaltung 100a von 4 mit Ausnahme einer Konfiguration des Puffers 120b.
Der Puffer 120b umfasst einen Verstärker 121b. Der Verstärker 121b kann einen nicht invertierenden Eingabeanschluss, der mit einer zweiten Elektrode E2 des Entkopplungskondensators 110 gekoppelt ist, und einen invertierenden Eingabeanschluss und einen Ausgabeanschluss, die miteinander gekoppelt sind, umfassen. Der Verstärker 121b kann eine Ausgabespannung VOUT basierend auf einer Spannungsdifferenz zwischen einer Spannung der zweiten Elektrode E2 und der Ausgabespannung VOUT erhöhen, bis die Ausgabespannung VOUT die Spannung der zweiten Elektrode E2 erreicht. Auf diese Weise kann der Puffer 120b mit dem Verstärker 121b eine Spannungsverstärkung von ungefähr 1 aufweisen. Der Verstärker 121b kann eine hohe Eingangsimpedanz und eine niedrige Ausgangsimpedanz aufweisen.
7 zeigt ein Schaltbild, das eine Offset-Unterdrückungsschaltung gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 7 umfasst eine Offset-Unterdrückungsschaltung 100c einen Entkopplungskondensator 110, einen Puffer 120a und eine Rückkopplungsschaltung 130b. Die Offset-Unterdrückungsschaltung 100c von 7 kann eine Konfiguration aufweisen, die im Wesentlichen gleich ist zu der einer Offset-Unterdrückungsschaltung 100a von 4 mit Ausnahme einer Konfiguration der Rückkopplungsschaltung 130b.
Die Rückkopplungsschaltung 130b kann einen ersten Schalter 131, einen Verstärker 132, einen zweiten Schalter 133, einen dritten Schalter 134, einen vierten Schalter 135 und einen Verstärkeroffsetkondensator 136 umfassen.
Ein Ende des ersten Schalters 131 kann mit einer zweiten Elektrode E2 des Entkopplungskondensators 110 gekoppelt sein und das andere Ende des ersten Schalters 131 kann mit einem Ausgabeanschluss des Verstärkers 132 gekoppelt sein. Ein Ende des zweiten Schalters 133 kann mit einem Ausgabeanschluss des Puffers 120a gekoppelt sein und das andere Ende des zweiten Schalters 133 kann mit einer vierten Elektrode E4 des Verstärkeroffsetkondensators 136 gekoppelt sein. Ein Ende des dritten Schalters 134 kann mit der vierten Elektrode E4 des Verstärkeroffsetkondensators 136 gekoppelt sein und das andere Ende des dritten Schalters 134 kann mit einem nicht invertierenden Eingabeanschluss des Verstärkers 132 gekoppelt sein. Ein Ende des vierten Schalters 135 kann mit dem Ausgabeanschluss des Verstärkers 132 gekoppelt sein und das andere Ende des vierten Schalters 135 kann mit einem invertierenden Eingabeanschluss des Verstärkers 132 und einer dritten Elektrode E3 des Verstärkeroffsetkondensators 136 gekoppelt sein. Der erste Schalter 131 und der zweite Schalter 133 können von einem ersten Schaltsignal SWS1 gesteuert werden und der dritte Schalter 134 und der vierte Schalter 135 können durch ein zweites Schaltsignal SWS2 gesteuert werden. Der erste Schalter 131 kann eine Verbindung zwischen der zweiten Elektrode E2 und dem Verstärker 132 in Abhängigkeit vom ersten Schaltsignal SWS1 steuern, der zweite Schalter 133 kann eine Verbindung zwischen der vierten Elektrode E4 und dem Ausgabeanschluss des Puffers 120a in Abhängigkeit vom ersten Schaltsignal SWS1 steuern, der dritte Schalter 134 kann eine Verbindung zwischen der vierten Elektrode E4 und dem nicht invertierenden Eingabeanschluss des Verstärkers 132 in Abhängigkeit vom zweiten Schaltsignal SWS2 steuern und der vierte Schalter 135 kann eine Verbindung zwischen dem Ausgabeanschluss Verstärkers 132 und der dritten Elektrode E3 in Abhängigkeit vom zweiten Schaltsignal SWS2 steuern.
Der Verstärkeroffsetkondensator 136 kann die dritte Elektrode E3 gekoppelt mit dem invertierenden Eingabeanschluss des Verstärkers 132 und dem vierten Schalter 135 und die vierte Elektrode E4 gekoppelt mit dem zweiten Schalter 133 und dem dritten Schalter 134 aufweisen. Während das zweite Schaltsignal SWS2 einen hohen Logikpegel aufweist, können der dritte Schalter 134 und der vierte Schalter 135 angeschaltet werden. Wenn der dritte Schalter 134 und der vierte Schalter 135 angeschaltet sind, kann eine Ausgabespannung des Verstärkers 132 an die dritte Elektrode E3 angelegt werden und eine Referenzspannung VREF kann an die vierte Elektrode E4 angelegt werden. Dementsprechend kann in einem Fall, bei dem die Ausgangsspannung des Verstärkers 132 nicht gleich der Referenzspannung VREF ist, und die Ausgabespannung des Verstärkers 132 nicht gleich der Referenzspannung VREF ist und die Ausgabespannung des Verstärkers 132 eine Spannung ist, bei der ein Offset des Verstärkers 132 zur Referenzspannung VREF hinzuaddiert ist, der Verstärkeroffsetkondensator 136 Ladung speichern, die mit dem Offset des Verstärkers 132 korrespondiert.
Während das zweite Schaltsignal SWS2 einen niedrigen Logikpegel aufweist und das erste Schaltsignal SWS1 einen hohen Logikpegel aufweist, können der dritte Schalter 134 und der vierte Schalter 135 abgeschaltet werden und der erste Schalter 131 und der zweite Schalter 133 können angeschaltet werden. Wenn der erste Schalter 131 und der zweite Schalter 133 angeschaltet sind, kann eine Summe der Ausgabespannung VOUT des Puffers 120a und der Offset des Verstärkers 132 an den invertierenden Eingabeanschluss des Verstärkers 132 angelegt werden. Dementsprechend kann, selbst wenn der Offset im Verstärker 132 vorliegt, der Verstärker 132 die Referenzspannung VREF ausgeben, wenn der Offset des Verstärkers 132 unterdrückt ist. Auf diese Weise kann der Verstärker 132 dem Entkopplungskondensator Ladung bereitstellen, bis die Ausgabespannung VOUT des Puffers 120a die Referenzspannung VREF erreicht. Weiter kann, selbst wenn der Offset im Verstärker 132 vorliegt, der Entkopplungskondensator 110 die Ladung speichern, die mit einer Spannungsdifferenz (d. h., einer ersten Spannung V1) zwischen einer Rücksetzspannung und der Referenzspannung VREF korrespondiert. Wie oben beschrieben, wenn der Offset im Verstärker 132 vorliegt, kann der Offset des Verstärkers 132 vom Verstärkeroffsetkondensator 136 unterdrückt werden.
8 zeigt ein Zeitablaufdiagramm, das eine Operation einer Offset-Unterdrückungsschaltung von 7 beschreibt, und die 9A bis 9C zeigen Schaltbilder, die eine Operation einer Offset-Unterdrückungsschaltung von 7 beschreiben.
Mit Bezug zu den 8 und 9A können zu einem Zeitpunkt T1, bei dem ein zweites Schaltsignal SWS2 einen hohen Logikpegel aufweist, ein dritter Schalter 134 und ein vierter Schalter 135 angeschaltet werden. Eine Ausgabespannung VREF + VOFFSET eines Verstärkers 132 kann an eine dritte Elektrode E3 eines Verstärkeroffsetkondensators 136 angelegt werden und eine Referenzspannung VREF kann an eine vierte Elektrode E4 des Verstärkeroffsetkondensators 136 angelegt werden. Dementsprechend kann der Verstärkeroffsetkondensator 136 Ladung speichern, die mit einer Spannungsdifferenz zwischen der Ausgabespannung VREF + VOFFSET des Verstärkers 132 und der Referenzspannung VREF korrespondiert. Das heißt, der Verstärkeroffsetkondensator 136 kann Ladung speichern, die mit einer Offsetspannung des Verstärkers 132 korrespondiert. Obwohl 8 ein Beispiel darstellt, bei dem das zweite Schaltsignal SWS2 einen hohen Logikpegel aufweist, während eine Einheitszelle eine Rücksetzspannung ausgibt, kann in einigen Ausführungsformen das zweite Schaltsignal SWS2 einen hohen Logikpegel aufweisen, bevor die Rücksetzspannung ausgegeben wird.
Mit Bezug zu den 8 und 9B können zu einem Zeitpunkt T1, bei dem ein erstes Schaltsignal SWS1 einen hohen Logikpegel aufweist, die Einheitszelle die Rücksetzspannung VRESET ausgeben und der erste Schalter 131 und der zweite Schalter 133 können angeschaltet werden. Weil der Verstärkeroffsetkondensator 136 die Ladung speichert, die mit der Offsetspannung VOFFSET korrespondiert, kann eine Summe einer Ausgabespannung VOUT eines Puffers 120a und der Offsetspannung VOFFSET an einen invertierenden Eingabeanschluss des Verstärkers 132 angelegt werden. Dementsprechend kann der Verstärker Ladung an einen Entkopplungskondensator 110 bereitstellen, bis die Ausgabespannung VOUT des Puffers 120a die Referenzspannung VREF erreicht, und der Entkopplungskondensator 110 kann die Ladung speichern, die mit einer Spannungsdifferenz (d. h., einer ersten Spannung V1) zwischen der Rücksetzspannung VRESET und der Referenzspannung VREF korrespondiert.
Mit Bezug zu den 8 und 9C kann zu einem Zeitpunkt T3, bei dem die Einheitszelle eine Datenspannung VDATA ausgibt, die Datenspannung VDATA an eine erste Elektrode E1 des Entkopplungskondensators 110 angelegt werden. Weil der Entkopplungskondensator 110 die Ladungen speichert, die mit der Spannungsdifferenz zwischen der Rücksetzspannung VRESET und der Referenzspannung VREF korrespondiert, kann eine zweite Elektrode E2 des Entkopplungskondensators 110 eine zweite Spannung aufweisen, die mit einer Summe einer Abtastspannung VSIG und der Referenzspannung VREF korrespondiert. Der Puffer 120a kann die Summe der Abtastspannung VSIG und der Referenzspannung VREF als Ausgabespannung VOUT ausgeben.
Wie oben beschrieben kann die Offset-Unterdrückungsschaltung 100c gemäß beispielhaften Ausführungsformen einen Offset der Einheitszelle unterdrücken und kann einen Offset des Verstärkers 132 unterdrücken.
10 zeigt ein Flussbild, das ein Verfahren zum Unterdrücken eines Offset gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu den 1 und 10 kann eine Offset-Unterdrückungsschaltung 100 eine Rücksetzspannung von einer Einheitszelle 200 empfangen (S410). Eine Rückkopplungsschaltung (Feedback-Schaltung) 130 kann dem Entkopplungskondensator 110 Ladung zuführen, bis eine Ausgabespannung VOUT eine Referenzspannung VREF erreicht. Dementsprechend kann der Entkopplungskondensator 110 Ladung speichern, die mit einer ersten Spannung V1 korrespondiert, und die erste Spannung V1 kann mit einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung VREF korrespondieren (S430).
Die Offset-Unterdrückungsschaltung 100 kann eine Datenspannung von der Einheitszelle 200 empfangen (S450). Wenn die Datenspannung an die erste Elektrode E1 des Entkopplungskondensators 110 angelegt wird, kann eine zweite Elektrode E2 des Entkopplungskondensators 110 eine zweite Spannung aufweisen, und die zweite Spannung kann mit einer Spannungsdifferenz zwischen der Datenspannung und der ersten Spannung V1 korrespondieren. Der Puffer 120 kann die zweite Spannung als Ausgabespannung VOUT ausgeben (S470). Dementsprechend kann der Entkopplungskondensator 110 die Ausgabespannung VOUT ausgeben, wenn ein Offset der Einheitszelle 200 unterdrückt ist.
11 zeigt ein Blockdiagramm, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 11 umfasst eine Abtastschaltung 600 eine Offset-Unterdrückungsschaltung 100 und einen Analog-Digital-Wandler (ADC) 500.
Die Offset-Unterdrückungsschaltung 100 kann eine Rücksetzspannung und eine Datenspannung als Zellspannung VC von einer Einheitszelle 200 empfangen. Zum Beispiel kann die Einheitszelle 200 ein Element eines Sensors sein, der ein elektrisches Signal durch Messen einer physikalischen Größe, wie Lichtintensität, Temperatur, Masse, Zeit usw. ausgibt.
Die Offset-Unterdrückungsschaltung 100 kann eine Referenzspannung VREF von einem Referenzspannungsgenerator (nicht gezeigt) empfangen. Der Referenzspannungsgenerator (Referenzspannungserzeuger), der die Referenzspannung VREF erzeugt, kann innerhalb oder außerhalb der Abtastschaltung 600 angeordnet sein. In einigen Ausführungsformen kann der Referenzspannungsgenerator ein Rampenspannungsgenerator sein.
Wenn die Einheitszelle 200 die Rücksetzspannung als die Zellspannung VC ausgibt, kann die Offset-Unterdrückungsschaltung 100 eine erste Spannung speichern, die mit einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung VREF korrespondiert. Wenn die Einheitszelle 200 die Datenspannung als die Zellspannung VC ausgibt, kann die Offset-Unterdrückungsschaltung 100 basierend auf der Datenspannung und der ersten Spannung eine zweite Spannung als Ausgabespannung VOUT erzeugen. Dementsprechend kann die Offset-Unterdrückungsschaltung 100 eine Summe einer Abtastspannung und der Referenzspannung VREF ausgeben.
Wenn zum Beispiel die Einheitszelle 200 die Rücksetzspannung ausgibt, kann ein Entkopplungskondensator, der in der Offset-Unterdrückungsschaltung 100 vorgesehen ist, Ladung entsprechend der ersten Spannung speichern. Anschließend kann, wenn die Einheitszelle 200 die Datenspannung ausgibt, die Offset-Unterdrückungsschaltung 100 die zweite Spannung ausgeben, die mit einer Spannungsdifferenz zwischen der Datenspannung und der ersten Spannung korrespondiert. Das heißt, die Offset-Unterdrückungsschaltung 100 kann die Summe einer Abtastspannung und der Referenzspannung VREF als Ausgabespannung VOUT ausgeben.
Der Analog-Digital-Wandler 500 kann die Ausgabespannung VOUT von der Offset-Unterdrückungsschaltung 100 empfangen und kann die Ausgabespannung VOUT in ein digitales Ausgabesignal SDIGOUT wandeln. Der Analog-Digital-Wandler 500 kann auf verschiedene Weise ausgebildet sein. Zum Beispiel kann der Analog-Digital-Wandler 500 einen Single-Slope-ADC, einen Delta-Sigma-ADC, einen Sukzessiv-Approximations-ADC, einen Zyklischen ADC, einen Flash-ADC, einen Pipeline-ADC, einen Faltungs-ADC usw. beinhalten.
In einigen Ausführungsformen können die Offset-Unterdrückungsschaltung 100 (z. B. eine Feedback-Schaltung der Offset-Unterdrückungsschaltung 100) und der Analog-Digital-Wandler 500 einen Verstärker gemeinsam nutzen.
In einigen Ausführungsformen können die Mehrzahl von Offset-Unterdrückungsschaltungen 100 in einer Mehrzahl von Spalten angeordnet sein und eine Mehrzahl von Analog-Digital-Wandlern 500 können in einer Mehrzahl von Spalten angeordnet sein.
In anderen Ausführungsformen können die Mehrzahl von Offset-Unterdrückungsschaltungen 100 in einer Mehrzahl von Spalten angeordnet sein und nur ein Analog-Digital-Wandler 500 kann für eine Mehrzahl von Spalten angeordnet sein. In diesem Fall kann der eine Analog-Digital-Wandler 500 eine Mehrzahl von Ausgabespannungen VOUT, die von der Mehrzahl von Spalten ausgeben sind, sequentiell in digitale Ausgabesignale DIGOUT wandeln.
Die Abtastschaltung 600 kann ein korreliertes Doppelabtasten (CDS) durchführen. In einigen Ausführungsformen kann die Offset-Unterdrückungsschaltung 100 die zweite Spannung oder eine Spannung, bei der die Abtastspannung zur Referenzspannung VREF hinzuaddiert ist, als die Ausgabespannung VOUT ausgeben und der Analog-Digital-Wandler 500 kann eine Signalwandlungsoperation durchführen, die unter Verwendung der Referenzspannung VREF als Referenzpunkt die zweite Spannung in das digitale Ausgabesignal SDIGOUT wandelt. Auf diese Weise kann die Abtastschaltung 600 das digitale Ausgabesignal SDIGOUT erzeugen, das mit einer effektiven Signalkomponente korrespondiert, bei der ein Offset unterdrückt ist. Wie oben beschrieben kann die Abtastschaltung 600 gemäß einiger beispielhafter Ausführungsformen ein analoges CDS durchführen, das die effektive Signalkomponente auf analoge Weise extrahiert. In einigen Ausführungsformen kann der Analog-Digital-Wandler 500 die Referenzspannung VREF als die Ausgabespannung VOUT von der Offset-Unterdrückungsschaltung 100 empfangen oder kann das Referenzsignal VREF direkt vom Referenzspannungsgenerator empfangen.
In anderen Ausführungsformen, wenn die Einheitszelle 200 die Rücksetzspannung ausgibt, kann die Offset-Unterdrückungsschaltung 100 die Referenzspannung als die Ausgabespannung VOUT ausgeben und der Analog-Digital-Wandler 500 kann eine Referenzwandlungsoperation durchführen, die die Referenzspannung VREF in ein erstes Digitalausgabesignal wandelt. Wenn die Einheitszelle 200 die Datenspannung ausgibt, kann die Offset-Unterdrückungsschaltung 100 die zweite Spannung als die Ausgabespannung VOUT ausgeben oder eine Spannung, bei der die Abtastspannung zur Referenzspannung VREF hinzuaddiert ist, und der Analog-Digital-Wandler 500 kann eine Signalwandlungsoperation durchführen, die die zweite Spannung in ein zweites Digitalausgabesignal wandelt. Dementsprechend kann ein digitales Signal, das mit einer effektiven Signalkomponente korrespondiert, bei der ein Offset unterdrückt ist, basierend auf einer Differenz zwischen dem ersten digitalen Ausgabesignal und dem zweiten digitalen Ausgabesignal erzeugt werden. Wie oben beschrieben kann die Abtastschaltung 600 gemäß anderer Ausführungsformen eine duale CDS durchführen, die nicht nur die effektive Signalkomponente auf analoge Weise extrahiert, sondern auch eine Referenzkomponente bzw. eine Signalkomponente in Digitalsignale wandelt. Weil die Abtastschaltung 600 die duale CDS durchführt, kann ein Offset, das eventuell im Analog-Digital-Wandler 500 auftritt, unterdrückt werden.
12 zeigt ein Schaltbild, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 12 umfasst eine Abtastschaltung 600a eine Offset-Unterdrückungsschaltung 100a und einen Analog-Digital-Wandler 500a. Obwohl 12 die Abtastschaltung 600a zeigt, die die Offset-Unterdrückungsschaltung 100a von 4 beinhaltet, kann die Abtastschaltung 600a eine Offset-Unterdrückungsschaltung 100b von 6 oder eine Offset-Unterdrückungsschaltung 100c von 7 beinhalten.
Der Analog-Digital-Wandler 500a kann einen Komparator 510a und ein Zählwerk 530a umfassen. Der Komparator 510a kann eine Ausgabespannung VOUT von der Offset-Unterdrückungsschaltung 100a empfangen und kann eine Rampenspannung VRAMP von einem Rampenspannungsgenerator (nicht gezeigt) empfangen. In einigen Ausführungsformen kann der Rampenspannungsgenerator eine Referenzspannung VREF ebenso wie die Rampenspannung VRAMP erzeugen. Der Rampenspannungsgenerator kann innerhalb oder außerhalb des Analog-Digital-Wandlers 500a angeordnet sein. In einigen Ausführungsformen kann die Mehrzahl von Analog-Digital-Wandlern 500a in einer Mehrzahl von Spalten angeordnet sein und die Mehrzahl von Analog-Digital-Wandlern 500a können die Rampenspannung VRAMP von einem einzelnen Rampenspannungsgenerator empfangen.
Der Komparator 510a kann die Ausgabespannung VOUT und die Rampenspannung VRAMP vergleichen und kann ein Ergebnis des Vergleichs dem Zählwerk 530a bereitstellen. Das Zählwerk 530a kann ein digitales Ausgabesignal SDIGOUT durch Zählen der Anzahl an Durchgängen oder der Zeitdauer, bis die Rampenspannung VRAMP die Ausgabespannung VOUT erreicht, erzeugen.
In einigen Ausführungsformen kann der Analog-Digital-Wandler 500a eine Referenzwandlungsoperation durchführen, die die Referenzspannung VREF in ein erstes digitales Ausgabesignal SDIGOUT wandelt, und kann weiter eine Signalwandlungsoperation durchführen, die eine Spannung, bei der eine Abtastspannung zur Referenzspannung VREF hinzuaddiert ist, in ein zweites digitales Ausgabesignal SDIGOUT wandelt. In anderen Ausführungsformen kann der Analog-Digital-Wandler 500a nur die Signalwandlungsoperation durchführen, die unter Verwendung der Referenzspannung VREF als Referenzpunkt die Spannung, bei der die Abtastspannung zur Referenzspannung VREF hinzuaddiert ist, in ein digitales Ausgabesignal SDIGOUT wandelt.
In einigen Ausführungsformen kann eine Mehrzahl von Offset-Unterdrückungsschaltungen 100a in einer Mehrzahl von Spalten eines Zellenfelds angeordnet sein, und ein einzelner Analog-Digital-Wandler 500a mit einem Komparator 510a und einem Zählwerk 530a kann eine Mehrzahl von Ausgabespannungen VOUT, die von der Mehrzahl von Spalten ausgegeben sind, sequentiell in das digitale Ausgabesignal SDIGOUT wandeln. In anderen Ausführungsformen kann eine Mehrzahl von Analog-Digital-Wandlern 500a in einer Mehrzahl von Spalten angeordnet sein. In noch anderen Ausführungsformen kann eine Mehrzahl von Komparatoren 510a in einer Mehrzahl von Spalten angeordnet sein und ein Zählwerk 530a kann gemeinsam genutzt werden. In diesem Fall kann der Analog-Digital-Wandler 500a eine Mehrzahl von Latches (nicht gezeigt) beinhalten, die in einer Mehrzahl von Spalten angeordnet sind, und die Mehrzahl von Latches (Zwischenspeichern) kann ein Zählsignal speichern, das vom gemeinsamen Zählwerk 530a ausgegeben ist. In einigen Ausführungsformen kann der Analog-Digital-Wandler 500a Signal-Latches beinhalten, die das Zählsignal speichern, das mit der Abtastspannung korrespondiert, oder kann zusammen mit den Signal-Latches Referenz-Latches beinhalten, die das Zählsignal speichern, das mit der Referenzspannung VREF korrespondiert.
13 zeigt ein Zeitablaufdiagramm, das eine Operation einer Abtastschaltung von 12 beschreibt.
Mit Bezug zu den 12 und 13, kann während eine Rücksetzspannung als Zellspannung VC ausgegeben ist, kann ein Schaltsignal SWS einen hohen Logikpegel über eine vorgegebene Zeitspanne aufweisen. Wenn das Schaltsignal SWS einen hohen Logikpegel aufweist, kann eine Ausgabespannung VOUT einer Offset-Unterdrückungsschaltung 100a einen Spannungspegel aufweisen, der im Wesentlichen gleich einer Referenzspannung VREF ist.
Wenn eine Datenspannung als Zellspannung VC ausgegeben ist, kann die Offset-Unterdrückungsschaltung 100a eine zweite Spannung als Ausgabespannung VOUT ausgeben, die eine Spannung darstellt, bei der eine Abtastspannung VSIG zu der Referenzspannung VREF hinzuaddiert ist. Der Analog-Digital-Wandler 500a kann die zweite Spannung als die Ausgabespannung VOUT von der Offset-Unterdrückungsschaltung 100a empfangen und kann eine Rampenspannung 541 von einem Rampenspannungsgenerator (nicht gezeigt) empfangen. Der Analog-Digital-Wandler 500a kann unter Verwendung der Referenzspannung VREF als Referenzpunkt während einer vorgegebenen Zeitspanne T1 bis T2 die zweite Spannung in ein digitales Ausgabesignal SDIGOUT wandeln. Dementsprechend kann eine Abtastschaltung 600a das digitale Ausgabesignal SDIGOUT erzeugen, das mit einer effektiven Signalkomponente korrespondiert, bei der ein Offset unterdrückt ist. Wie oben beschrieben kann die Abtastschaltung 600a eine analoge CDS durchführen, die die effektive Signalkomponente auf analoge Weise extrahiert.
14 zeigt ein Zeitablaufdiagramm, das eine Operation einer Abtastschaltung von 12 beschreibt.
Mit Bezug zu den 12 und 14 kann, während eine Rücksetzspannung als Zellspannung VC ausgegeben wird, ein Schaltsignal SWS einen hohen Logikpegel über eine vorgegebene Zeitspanne aufweisen. Wenn das Schaltsignal SWS einen hohen Logikpegel aufweist, kann eine Ausgabespannung VOUT der Offset-Unterdrückungsschaltung 100a einen Spannungspegel aufweisen, der im Wesentlichen gleich der Referenzspannung VREF ist. Ein Analog-Digital-Wandler 500a kann die Referenzspannung VREF als Ausgabespannung VOUT von der Offset-Unterdrückungsschaltung 100a empfangen und kann eine erste Rampenspannung 542 von einem Rampenspannungsgenerator (nicht gezeigt) empfangen. Der Analog-Digital-Wandler 500a kann die Referenzspannung VREF während einer vorgegebenen Zeitspanne T1 bis T2 in ein ersten digitales Ausgabesignal wandeln.
Wenn eine Datenspannung als Zellspannung VC ausgegeben wird, kann die Offset-Unterdrückungsschaltung 100a eine zweite Spannung als Ausgabespannung VOUT ausgeben, die eine Spannung darstellt, bei der eine Abtastspannung VSIG zu der Referenzspannung VREF hinzuaddiert ist. Der Analog-Digital-Wandler 500a kann die zweite Spannung als die Ausgabespannung VOUT von der Offset-Unterdrückungsschaltung 100a empfangen und kann eine zweite Rampenspannung 543 vom Rampenspannungsgenerator empfangen. Der Analog-Digital-Wandler 500a kann während einer vorgegebenen Zeitspanne T3 bis T4 die zweite Spannung in ein zweites digitales Signal wandeln. Eine Sensorereinrichtung mit einer Abtastschaltung 600a kann einen digitalen Wert, der mit einer effektiven Signalkomponente korrespondiert, basierend auf dem ersten digitalen Ausgabesignal und dem zweiten digitalen Ausgabesignal extrahieren.
Wie oben beschrieben, kann durch Ausführen einer Referenzwandlungsoperation REFERENCE A/D und einer Signalwandlungsoperation SIGNAL A/D die Abtastschaltung 600a eine duale CDS durchführen, die nicht nur die effektive Signalkomponente auf analoge Weise extrahiert, sondern auch eine Referenzkomponente und eine Signalkomponente in digitale Signale wandelt. Weil eine Eingabe der Referenzwandlungsoperation REFERENCE A/D im Wesentlichen auf die Referenzspannung VREF festgelegt sein kann, kann die Referenzwandlungsoperation REFERENCE schneller durchgeführt werden als die Signalwandlungsoperation SIGNAL A/D.
15 zeigt ein Schaltbild, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
Eine Abtastschaltung 600b von 15 kann eine Konfiguration aufweisen, die im Wesentlichen zu einer Abtastschaltung 600a von 12 gleich ist, mit der Ausnahme, dass ein gemeinsamer Verstärker 132/510a als Verstärker 132 einer Rückkopplungsschaltung 130a und Komparator 510a eines Analog-Digital-Wandlers 500a verwendet ist.
Mit Bezug zu 15 kann der gemeinsame Verstärker 132/510a nicht nur als Verstärker 132 der Rückkopplungsschaltung 130a verwendet sein, sondern auch als Komparator 510a des Analog-Digital-Wandlers 500a. Während ein Schaltsignal SWS einen hohen Logikpegel aufweist, kann der gemeinsame Verstärker 132/510a eine Referenzspannung VREF von einem Referenzspannungsgenerator (nicht gezeigt) oder einem Rampenspannungsgenerator (nicht gezeigt) empfangen und der gemeinsame Verstärker 132/510a kann als Verstärker 132 der Rückkopplungsschaltung 130a funktionieren. Während der Analog-Digital-Wandler 500a eine Referenzwandlungsoperation und/oder eine Signalwandlungsoperation durchführt, kann der gemeinsame Verstärker 132/510a eine Rampenspannung VRAM vom Referenzspannungsgenerator oder vom Rampenspannungsgenerator empfangen und der gemeinsame Verstärker 132/510a kann als Komparator 510a des Analog-Digital-Wandlers 500a funktionieren.
Obwohl 15 ein Beispiel darstellt, bei dem die Abtastschaltung 600b einen Single-Slope-ADC als Analog-Digital-Wandler 500a beinhaltet und die Rückkopplungsschaltung 130a und der Single-Slope-ADC den Verstärker 132/510a gemeinsam nutzen, kann in einigen Ausführungsformen die Abtastschaltung 600b verschiedene Arten von ADCs beinhalten, wie einen Delta-Sigma-ADC, einen Sukzessiv-Approximations-ADC, einen Zyklischen ADC, einen Flash-ADC, einen Pipeline-ADC, einen Faltungs-ADC usw., und die Rückkopplungsschaltung 130a kann den Verstärker 132/510a mit verschiedenen Arten von ADCs gemeinsam nutzen.
Weiterhin, obwohl 15 ein Beispiel darstellt, bei dem der Analog-Digital-Wandler 500a den Verstärker 132/510a mit der Rückkopplungsschaltung 130a gemeinsam nutzt, kann in einigen Ausführungsformen die Abtastschaltung 600b einen Verstärker 121b als Puffer 120b beinhalten, wie in 6 dargestellt, und der Analog-Digital-Wandler 500a kann den Verstärker mit dem Puffer 120a gemeinsam nutzen.
16 zeigt ein Schaltbild, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
Die Abtastschaltung 600c von 16 kann eine Konfiguration aufweisen, die im Wesentlichen zu einer Abtastschaltung 600b von 15 gleich ist, mit der Ausnahme, dass eine Rückkopplungsschaltung 130b von 7 verwendet ist.
Mit Bezug zu 16 kann ein gemeinsamer Verstärker 132/510a nicht nur als Verstärker 132 der Rückkopplungsschaltung 130b verwendet sein, sondern auch als Komparator 510a des Analog-Digital-Wandlers 500a. Während ein erstes Schaltsignal SWS1 oder ein zweites Schaltsignal SWS2 einen hohen Logikpegel aufweist, kann der gemeinsame Verstärker 132/510a eine Referenzspannung VRFF von einem Referenzspannungsgenerator (nicht gezeigt) oder einem Rampenspannungsgenerator (nicht gezeigt) empfangen und der gemeinsame Verstärker 132/510a kann als Verstärker 132 der Rückkopplungsschaltung 130b funktionieren. Während der Analog-Digital-Wandler 500a eine Referenzwandlungsoperation und/oder eine Signalwandlungsoperation durchführt, kann der gemeinsame Verstärker 132/510a eine Rampenspannung VRAM vom Referenzspannungsgenerator oder vom Rampenspannungsgenerator empfangen und der gemeinsame Verstärker 132/510a kann als Komparator 510a des Analog-Digital-Wandlers 500a funktionieren.
Nachfolgend wird eine Operation der Abtastschaltung 600c beschrieben.
Während das zweite Schaltsignal SWS2 einen hohen Logikpegel aufweist, kann der gemeinsame Verstärker 132/510a die Referenzspannung VREF vom Referenzspannungsgenerator oder vom Rampenspannungsgenerator empfangen und ein Verstärkeroffsetkondensator 136 kann Ladungen speichern, die mit einem Offset VOFFSET des gemeinsamen Verstärkers 132/510a korrespondieren. Eine solche Operation kann durchgeführt werden, bevor eine Rücksetzspannung ausgegeben ist oder während die Rücksetzspannung ausgegeben wird.
Während die Rücksetzspannung als Zellspannung VC ausgegeben wird, können das erste Schaltsignal SWS1 und ein drittes Schaltsignal SWS3 während einer vorgegebenen Zeitspanne einen hohen Logikpegel aufweisen. Während das erste Schaltsignal SWS1 und das dritte Schaltsignal SWS3 einen hohen Logikpegel aufweisen, kann der gemeinsame Verstärker 132/510a die Referenzspannung VREF vom Referenzspannungsgenerator oder vom Rampenspannungsgenerator empfangen und der Entkopplungskondensator 110 kann Ladung speichern, die mit einer ersten Spannung V1 korrespondiert (d. h., einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung VREF). In einigen Ausführungsformen kann das erste Schaltsignal SWS1 einen niedrigen Logikpegel aufweisen, das dritte Schaltsignal SWS3 kann einen hohen Logikpegel aufweisen und der gemeinsame Verstärker 132/510a kann die Rampenspannung VRAMP vom Referenzspannungsgenerator oder vom Rampenspannungsgenerator empfangen, nachdem der Entkopplungskondensator 110 die Ladung speichert, die mit der ersten Spannung V1 korrespondiert. Auf diese Weise kann der Analog-Digital-Wandler 500a eine Referenzwandlungsoperation durchführen.
Während eine Datenspannung als Zellspannung VC ausgegeben wird, weist das dritte Schaltsignal SWS3 einen hohen Logikpegel auf und der gemeinsame Verstärker 132/510a kann die Rampenspannung VRAMP vom Referenzspannungsgenerator oder vom Rampenspannungsgenerator empfangen. Der gemeinsame Verstärker 132/510a kann eine zweite Spannung (d. h., eine Spannung, bei der eine Abtastspannung zur Referenzspannung VREF hinzuaddiert ist) an einem invertierenden Eingangsanschluss empfangen. Dementsprechend kann der Analog-Digital-Wandler 500a eine Signalwandlungsoperation durchführen.
Wie oben beschrieben kann die Abtastschaltung 600c gemäß beispielhaften Ausführungsformen einen Offset einer Einheitszelle und einen Offset des Verstärkers 132/510a unter Verwendung des Entkopplungskondensators 110 und des Verstärkeroffsetkondensators 136 unterdrücken. Weiter kann die Abtastschaltung 600c gemäß beispielhaften Ausführungsformen ein exaktes Digitalausgabesignal SDIGOUT, das mit einer effektiven Signalkomponente korrespondiert, durch Ausführen einer analogen CDS oder einer dualen CDS erzeugen. Außerdem kann die Abtastschaltung 600c gemäß beispielhaften Ausführungsformen den Verstärker 132/510a gemeinsam nutzen, wodurch die Größe der Abtastschaltung 600c verringert wird.
17 zeigt ein Schaltbild, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 17 umfasst eine Abtastschaltung 600d eine Offset-Unterdrückungsschaltung 100a und einen Analog-Digital-Wandler 500b. Obwohl 17 ein Beispiel zeigt, bei dem die Abtastschaltung 600d die Offset-Unterdrückungsschaltung 100a von 4 beinhaltet, kann die Abtastschaltung 600d die Offset-Unterdrückungsschaltung 100b von 6 oder eine Offset-Unterdrückungsschaltung 100c von 7 beinhalten.
Der Analog-Digital-Wandler 500b kann einen Integrator 510b, 511b, 512b und 520b, eine Quantisierungseinrichtung 530b, einen Digital-Analog-Wandler 540b und einen Digitalfilter 550b umfassen. Der Analog-Digital-Wandler 500b kann eine Ausgabespannung VOUT der Offset-Unterdrückungsschaltung 100a in ein digitales Ausgabesignal SDIGOUT wandeln. Wenn die Analog-Digital-Wandlung durchgeführt wird, kann der Analog-Digital-Wandler 500b eine Überabtastung (Oversampling) und/oder eine Rauschformung (Noise Shaping) durchführen. Dementsprechend kann ein Quantisierungsrauschen in ein Hochfrequenzband verschoben werden und Rauschen kann reduziert werden.
Der Integrator 510b, 511b, 512b und 520b kann eine Differenz zwischen der Ausgabespannung VOUT und einem Rückkopplungssignal, das vom Digital-Analog-Wandler 540b ausgegeben ist, integrieren. Der Integrator 510b, 511b, 512b und 520b kann einen Verstärker 510b, einen ersten Kondensator 511b, einen Rücksetzschalter 512b und einen Schaltkondensator 520b umfassen. Der Verstärker 510b kann einen invertierenden Eingabeanschluss aufweisen, an den eine Differenz zwischen der Ausgabespannung VOUT und einem Ausgabesignal des Digital-Analog-Wandlers 540b über den Schaltkondensator 520b angelegt wird, und einen nicht invertierenden Eingabeanschluss aufweisen, an den eine Referenzspannung VREF angelegt wird. Der erste Kondensator 511b und der Rücksetzschalter 512b können parallel zwischen den invertierenden Eingabeanschluss des Verstärkers 510b und einen Ausgabeanschluss des Verstärkers 510b eingeschleift sein. Der erste Kondensator 511b kann basierend auf der Differenz zwischen der Ausgabespannung VOUT und dem Ausgabesignal des Digital-Analog-Wandlers 540b Ladung speichern und der Rücksetzschalter 512b kann den ersten Kondensator 511b in Abhängigkeit von einem Rücksetzsignal RST entladen.
Der Schaltkondensator 520b kann einen zweiten Kondensator 521b, einen ersten Schalter 522b, einen zweiten Schalter 523b, einen dritten Schalter 524b und einen vierten Schalter 525b umfassen. Der erste Schalter 522b kann eine Verbindung zwischen der Offset-Unterdrückungsschaltung 100a und dem zweiten Kondensator 521b in Abhängigkeit von einem ersten Phasenumschaltsignal PHI1 steuern, der zweite Schalter 523b kann eine Verbindung zwischen dem zweiten Kondensator 521b und dem Verstärker 510b in Abhängigkeit von einem zweiten Phasenumschaltsignal PHI2 steuern, der dritte Schalter 524b kann eine Verbindung zwischen dem Digital-Analog-Wandler 540b und dem zweiten Kondensator 521b in Abhängigkeit von dem zweiten Phasenumschaltsignal PHI2 steuern und der vierte Schalter 525b kann eine Verbindung zwischen dem zweiten Kondensator 521b und einer zweiten Energieversorgungsspannung (z. B. einer Massespannung) in Abhängigkeit von dem ersten Phasenumschaltsignal PHI1 steuern. Während der Analog-Digital-Wandler 510b eine Referenzwandlungsoperation oder eine Signalwandlungsoperation durchführt, können das erste Phasenumschaltsignal PHI1 und das zweite Phasenumschaltsignal PHI2 entgegen gesetzte Phasen aufweisen und können periodisch von einem niedrigen Logikpegel in einen hohen Logikpegel oder von einem hohen Logikpegel in einen niedrigen Logikpegel übergehen. Dementsprechend können das Anschalten des ersten Schalters 522b und des vierten Schalters 525b und das Abschalten des zweiten Schalters 523b und des dritten Schalters 524b oder das Abschalten des ersten Schalters 522b und des vierten Schalters 525b und das Anschalten des zweiten Schalters 523b und des dritten Schalters 524b periodisch wiederholt werden. Der Schaltkondensator 520b, der einen solchen Vorgang durchführt, kann als Widerstand dienen. In einigen Ausführungsformen kann der Integrator 510b, 511b, 512b und 520b anstelle des Schaltkondensators 520b einen Widerstand beinhalten.
Die Quantisierungseinrichtung 530b kann ein Digitalsignal durch Quantisieren eines Ausgabesignals des Integrators 510b, 511b, 512b und 520b ausgeben. In einigen Ausführungsformen kann das von der Quantisierungseinrichtung 530b ausgegebene Digitalsignal ein einzelnes Bit oder mehrere Bits aufweisen. Der Digital-Analog-Wandler 540b kann das Rückkopplungssignal durch Wandeln des digitalen Signals in ein analoges Signal erzeugen und kann das Rückkopplungssignal dem Integrator 510b, 511b, 512b und 520b bereitstellen. Der Digitalfilter 550b kann ein digitales Ausgabesignal SDIGOUT basierend auf dem von der Quantisierungseinrichtung 530b ausgegebenen Digitalsignal erzeugen. Zum Beispiel kann der Digitalfilter 550b das digitale Ausgabesignal SDIGOUT durch Berechnen eines Mittelwerts des Digitalsignals erzeugen, das ein serieller Bitstrom ist. Der Digitalfilter 550b kann ein bandfernes Quantisierungsrauschen eliminieren.
In einigen Ausführungsformen kann der Analog-Digital-Wandler 500b eine Referenzwandlungsoperation durchführen, die die Referenzspannung VREF in ein erstes digitales Ausgabesignal SDIGOUT wandelt, und kann eine Signalwandlungsoperation durchführen, die eine zweite Spannung, bei der eine Abtastspannung zu einer Referenzspannung VREF hinzuaddiert ist, in ein zweites digitales Ausgabesignal SDIGOUT wandelt. In anderen Ausführungsformen kann der Analog-Digital-Wandler 500b nur eine Signalwandlungsoperation durchführen, die die zweite Spannung unter Verwendung der Referenzspannung VREF als Referenzpunkt in das digitale Ausgabesignal SDIGOUT wandelt.
18 zeigt ein Zeitablaufdiagramm, das eine Operation einer Abtastschaltung von 17 beschreibt.
Mit Bezug zu den 17 und 18 kann, während eine Rücksetzspannung als Zellspannung VC ausgegeben wird, ein Schaltsignal SWS inen hohen Logikpegel über eine vorgegebene Zeitspanne aufweisen. Wenn das Schaltsignal SWS einen hohen Logikpegel aufweist, kann eine Ausgabespannung VOUT einer Offset-Unterdrückungsschaltung 100a einen Spannungspegel aufweisen, der im Wesentlichen gleich dem einer Referenzspannung VREF ist. In einigen Ausführungsformen kann der Analog-Digital-Wandler 500b eine Referenzspannung VREF als Ausgabespannung VOUT der Offset-Unterdrückungsschaltung 100a empfangen und kann eine Referenzwandlungsoperation REFERENCE A/D durchführen, die die Referenzspannung VREF in ein erstes digitales Ausgabesignal wandelt. Ein Rücksetzsignal RST kann während einer vorgegebenen Zeitspanne einen hohen Logikpegel aufweisen und ein erster Kondensator 511b kann entladen werden. Während der Referenzwandlungsoperation REFERENCE A/D können ein erstes Phasenumschaltsignal PHI1 und ein zweites Phasenumschaltsignal PHI2 entgegen gesetzte Phasen aufweisen und können periodisch von einem niedrigen Logikpegel in einen hohen Logikpegel oder von einem hohen Logikpegel in einen niedrigen Logikpegel übergehen.
Wenn eine Datenspannung als Zellspannung VC ausgegeben ist, kann die Offset-Unterdrückungsschaltung 100a eine zweite Spannung als Ausgabespannung VOUT ausgeben, die eine Spannung darstellt, bei der eine Abtastspannung VSIG zu der Referenzspannung VREF hinzuaddiert ist. Der Analog-Digital-Wandler 500a kann die zweite Spannung als die Ausgabespannung VOUT von der Offset-Unterdrückungsschaltung 100a empfangen und kann eine Signalwandlungsoperation SIGNAL A/D durchführen, die die zweite Spannung in ein zweites digitales Ausgabesignal wandelt. Eine Sensoreinrichtung mit einer Abtastschaltung 600d kann basierend auf dem ersten digitalen Ausgabesignal und dem zweiten digitalen Ausgabesignal einen digitalen Wert extrahieren, der mit einer effektiven Signalkomponente korrespondiert.
Wie oben beschrieben kann die Abtastschaltung 600d eine analoge CDS oder eine duale CDS durch Ausführen der Referenzwandlungsoperation REFERENCE A/D und/oder der Signalwandlungsoperation SIGNAL A/D durchführen.
19 zeigt ein Schaltbild, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
Die Abtastschaltung 600e von 19 kann eine Konfiguration aufweisen, die im Wesentlichen gleich ist zu der der Abtastschaltung 600d von 17, mit der Ausnahme, dass ein gemeinsamer Verstärker 132/510b als Verstärker 132 einer Rückkopplungsschaltung 130a' und als Verstärker 510b eines Analog-Digital-Wandlers 500b verwendet ist, und dass im Vergleich zu einer Rückkopplungsschaltung 130 von 17, die Rückkopplungsschaltung 130a' von 19 weiter einen Schalter 137 zum direkten Anlegen eines Ausgabesignals von einem Puffer 120a an den Verstärker 132 beinhaltet.
Mit Bezug zu 19 kann ein gemeinsamer Verstärker 132/510b nicht nur als Verstärker 132 der Rückkopplungsschaltung 130a' funktionieren, sondern auch als Verstärker 510b des Analog-Digital-Wandlers 500b. Während ein Schaltsignal SWS einen hohen Logikpegel aufweist, kann der gemeinsame Verstärker 132/510b als Verstärker 132 der Rückkopplungsschaltung 130a' funktionieren. Weiter, während der Analog-Digital-Wandler 500b eine Referenzwandlungsoperation und/oder eine Signalwandlungsoperation durchführt, kann der gemeinsame Verstärker 132/510b als der Verstärker 510b des Analog-Digital-Wandlers 500b funktionieren.
20 zeigt ein Schaltbild, das eine Abtastschaltung gemäß beispielhaften Ausführungsformen darstellt.
Eine Abtastschaltung 600f von 20 kann eine Konfiguration aufweisen, die im Wesentlichen gleich ist zu der der Abtastschaltung 600e von 19, mit der Ausnahme, dass eine Rückkopplungsschaltung 130b von 7 verwendet ist.
Mit Bezug zu 20 kann ein gemeinsamer Verstärker 132/510b nicht nur als Verstärker 132 der Rückkopplungsschaltung 130b funktionieren, sondern auch als Verstärker 510b des Analog-Digital-Wandlers 500b. Während ein ersten Schaltsignal SWS1 oder ein zweites Schaltsignal SWS2 einen hohen Logikpegel aufweist, kann der gemeinsame Verstärker 132/510b als Verstärker 132 der Rückkopplungsschaltung 130b funktionieren. Weiter, während der Analog-Digital-Wandler 500b eine Referenzwandlungsoperation und/oder eine Signalwandlungsoperation durchführt, kann der gemeinsame Verstärker 132/510b als der Verstärker 510b des Analog-Digital-Wandlers 500b funktionieren.
Nachfolgend wird eine Betriebsweise der Abtastschaltung 600f mit Bezug zu 20 beschrieben.
Während das zweite Schaltsignal SWS2 einen hohen Logikpegel aufweist, kann der gemeinsame Verstärker 132/510b eine Referenzspannung VREF von einem Referenzspannungsgenerator (nicht gezeigt) oder einem Rampenspannungsgenerator (nicht gezeigt) empfangen und ein Verstärkeroffsetkondensator 136 kann Ladung speichern, die mit einem Offset VOFFSET des gemeinsamen Verstärkers 132/510b korrespondiert.
In einigen Ausführungsformen kann die Ladeoperation des Verstärkeroffsetkondensators 136 durchgeführt werden, bevor das erste Schaltsignal SWS1 einen hohen Logikpegel aufweist. In anderen Ausführungsformen kann die Ladeoperation des Verstärkeroffsetkondensators 136 im Wesentlichen unmittelbar bevor der Analog-Digital-Wandler 500b die Referenzwandlungsoperation und/oder im Wesentlichen unmittelbar bevor der Analog-Digital-Wandler 500b die Signalwandlungsoperation ausführt, durchgeführt werden. In noch anderen Ausführungsformen kann die Ladeoperation des Verstärkeroffsetkondensators 136 durchgeführt werden, bevor das erste Schaltsignal SWS1 einen hohen Logikpegel aufweist und bevor der Analog-Digital-Wandler 500b die Referenzwandlungsoperation und/oder die Signalwandlungsoperation ausführt.
Während eine Rücksetzspannung als Zellspannung VC ausgegeben wird, kann das erste Schaltsignal SWS1 einen hohen Logikpegel während einer vorgegebenen Zeitspanne aufweisen. Während das erste Schaltsignal SWS1 einen hohen Logikpegel aufweisen kann, kann ein Entkopplungskondensator 110 Ladung speichern, die mit einer ersten Spannung korrespondiert, die mit einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung VREF korrespondiert. In einigen Ausführungsformen kann der Analog-Digital-Wandler 500b die Referenzwandlungsoperation durchführen, nachdem der Entkopplungskondensator 110 die Ladung speichert, die mit der ersten Spannung korrespondiert.
Während eine Datenspannung als Zellspannung VC ausgegeben wird, kann der Analog-Digital-Wandler 500b die Signalwandlungsoperation durchführen.
Wie oben beschrieben kann die Abtastschaltung 600f einen Offset einer Einheitszelle und einen Offset des Verstärkers 132/510b unter Verwendung des Entkopplungskondensators 110 und des Verstärkeroffsetkondensators 136 unterdrücken. Weiter kann die Abtastschaltung 600f durch Ausführen einer analogen CDS oder einer dualen CDS das digitale Ausgabesignal erzeugen, das mit einer effektiven Signalkomponente korrespondiert. Außerdem kann die Abtastschaltung 600f den gemeinsamen Verstärker 132/510a verwenden, wodurch eine Schaltungsgröße reduziert wird.
21 zeigt ein Flussbild, das ein Verfahren zum Abtasten eines Signals gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu den 11 und 21 kann eine Abtastschaltung 600 eine Rücksetzspannung von einer Einheitszelle 200 empfangen (S410). Eine Offset-Unterdrückungsschaltung 100 kann Ladung speichern, die mit einer ersten Spannung korrespondiert, die mit einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung VREF korrespondiert (S430).
Die Abtastschaltung 600 kann eine Datenspannung von der Einheitszelle 200 empfangen (S450). Die Offset-Unterdrückungsschaltung 100 kann eine zweite Spannung, die mit einer Spannungsdifferenz zwischen der Datenspannung und der ersten Spannung korrespondiert, als Ausgabespannung VOUT ausgeben (S470). Dementsprechend kann die Offset-Unterdrückungsschaltung 100 die zweite Spannung ausgeben, bei der ein Offset der Einheitszelle 200 unterdrückt ist.
Ein Analog-Digital-Wandler 500 kann eine Signalwandlungsoperation durchführen, die die zweite Spannung in ein digitales Ausgabesignal SDIGOUT wandelt, wobei die Referenzspannung VREF als Referenzpunkt verwendet wird. Wie oben beschrieben kann die Abtastschaltung 600 gemäß einiger beispielhafter Ausführungsformen eine analoge CDS durchführen, die eine effektive Signalkomponente auf analoge Weise extrahiert.
22 zeigt ein Flussbild, das ein Verfahren zum Abtasten eines Signals gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu den 11 und 22 kann eine Abtastschaltung 600 eine Rücksetzspannung von einer Einheitszelle 200 empfangen (S410). Eine Offset-Unterdrückungsschaltung 100 kann Ladung speichern, die mit einer ersten Spannung korrespondiert, die mit einer Spannungsdifferenz zwischen der Rücksetzspannung und einer Referenzspannung VREF korrespondiert (S430).
Ein Analog-Digital-Wandler 500 kann eine Referenzwandlungsoperation durchführen, die die Referenzspannung VREF in ein erstes digitales Ausgabesignal wandelt (S440).
Die Abtastschaltung 600 kann eine Datenspannung von der Einheitszelle 200 empfangen (S450). Die Offset-Unterdrückungsschaltung 100 kann eine zweite Spannung, die mit einer Spannungsdifferenz zwischen der Datenspannung und der ersten Spannung korrespondiert, als Ausgabespannung VOUT ausgeben (S470). Dementsprechend kann die Offset-Unterdrückungsschaltung 100 die zweite Spannung ausgeben, bei der ein Offset der Einheitszelle 200 unterdrückt ist.
Der Analog-Digital-Wandler 500 kann eine Signalwandlungsoperation durchführen, die die zweite Spannung in ein zweites digitales Ausgabesignal wandelt. Wie oben beschrieben kann die Abtastschaltung 600 gemäß anderer beispielhafter Ausführungsformen eine duale CDS durch Ausführen der Referenzwandlungsoperation und der Signalwandlungsoperation durchführen.
23 zeigt ein Blockdiagramm, das einen Bildsensor gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 23 umfasst ein Bildsensor 700 ein Pixelfeld 710, eine Offset-Unterdrückungseinheit 720, eine Analog-Digital-Wandlungseinheit 730, eine Spaltenabtastschaltung 740, eine Zeilenabtastschaltung 750 und eine Timingsteuerschaltung 760. Die Analog-Digital-Wandlungseinheit 730 kann eine Mehrzahl von Analog-Digital-Wandlern ADC_1, ADC_2 und ADC_N beinhalten, die mit einer Mehrzahl von Spaltenleitungen des Pixelfelds 710 gekoppelt sind. Auf diese Weise kann der Bildsensor 700 eine Spalten-ADC-Technik anwenden.
Das Pixelfeld 710 kann eine Mehrzahl von Einheitspixeln umfassen. Die Einheitspixel können in einer Matrixform mit einer Mehrzahl von Zeilen und einer Mehrzahl von Spalten angeordnet sein. Jedes Einheitspixel kann eine photoelektrische Wandlungseinrichtung und eine Signalerzeugungsschaltung beinhalten. Die Einheitspixel können je nach der Anzahl an Transistoren in der Signalerzeugungsschaltung in ein Pixel mit drei Transistoren, ein Pixel mit vier Transistoren, ein Pixel mit fünf Transistoren, ein Pixel mit sechs Transistoren usw. klassifiziert werden. Das Pixelfeld 710 kann eine Zeilenleitung pro Zeile und eine Spaltenleitung pro Spalte umfassen. Zum Beispiel kann in einem Fall, bei dem das Pixelfeld 710 M·N Einheitspixel aufweist, wobei jedes M und N eine ganze Zahl größer als 1 darstellt, das Pixelfeld 710 M Zeilenleitungen und N Spaltenleitungen beinhalten.
Die Zeilenabtastschaltung 750 kann eine Zeilenadresse und eine Zeilenabtastung des Pixelfelds 710 durch die Zeilenleitungen steuern und die Spaltenabtastschaltung 740 kann eine Spaltenadresse und eine Spaltenabtastung des Pixelfelds 710 durch die Spaltenleitungen steuern. In einigen Ausführungsformen können in einem Fall, bei dem der Bildsensor 700 eine Bayer-Matrixtechnik (Bayer-Pattern Technique) verwendet, die Einheitspixel des Pixelfelds 710 rotes Licht (R), grünes Licht (G) bzw. blaues Licht (B) empfangen. In anderen Ausführungsformen kann jedes Einheitspixel des Pixelfelds 710 magentafarbenes Licht (Mg), gelbes Licht (Y), cyanfarbenes Licht (Cy) und/oder weißes Licht (W) empfangen. In einigen Ausführungsformen kann in einem Fall, bei dem der Bildsensor 700 eine Auto-Dark-Level-Compensation(ALDC)-Technik verwenden kann, das Pixelfeld 710 in einem Peripheriebereich ein optisch schwarzes Pixelfeld (nicht gezeigt) aufweisen, bei dem einfallendes Licht abgeschirmt ist.
Die Offset-Unterdrückungseinheit 720 kann eine Mehrzahl von Offset-Unterdrückungsschaltungen umfassen, die mit zugehörigen Spaltenleitungen gekoppelt sind. Die Offset-Unterdrückungseinheit 720 kann eine Mehrzahl von Rücksetzspannungen und eine Mehrzahl von Datenspannungen VC_1, VC_2 und VC_N vom Pixelfeld 710 empfangen und kann eine Mehrzahl von Ausgabespannungen VOUT_1, VOUT_2 und VOUT_N an die Analog-Digital-Wandlungseinheit 730 bereitstellen. Die Offset-Unterdrückungseinheit 720 kann eine Mehrzahl von Spannungsdifferenzen der Mehrzahl von Rücksetzspannungen bezüglich einer Referenzspannung speichern und kann die Mehrzahl von Ausgabespannungen VOUT_1, VOUT_2 und VOUT_N basierend auf der Mehrzahl von Datenspannungen und der Mehrzahl von Spannungsdifferenzen erzeugen.
Die Analog-Digital-Wandlungseinheit 730 kann die Mehrzahl von Analog-Digital-Wandlern ADC_1, ADC_2 und ADC_N beinhalten, die mit zugehörigen Spaltenleitungen gekoppelt sind. Die Analog-Digital-Wandlungseinheit 730 kann eine Referenzwandlungsoperation und/oder eine Signalwandlungsoperation durchführen. Die Analog-Digital-Wandlungseinheit 730 kann eine Referenzwandlungsoperation und/oder eine Signalwandlungsoperation durchführen. Die Analog-Digital-Wandlungseinheit 730 kann von der Timingsteuerschaltung 760 gesteuert werden und die Referenzwandlungsoperation und/oder eine Signalwandlungsoperation durchzuführen. Die Referenzwandlungsoperation oder die Signalwandlungsoperation können mit einer Zeilenabtastperiode durchgeführt werden, in der die Zeilenabtastschaltung 750 eine Zeilenleitung des Pixelfelds 710 auswählt.
Die Zeilenabtastschaltung 750 kann Steuersignale von der Timingsteuerschaltung 760 empfangen, um die Zeilenadresse und die Zeilenabtastung des Pixelfelds 710 zu steuern. Die Zeilenabtastschaltung 750 kann ein Signal zum Aktivieren einer ausgewählten Zeilenleitung an das Pixelfeld 710 anlegen. In einigen Ausführungsformen kann die Zeilenabtastschaltung 750 einen Zeilendekodierer, der eine Zeilenleitung des Pixelfelds 710 auswählt, und einen Spaltendekodierer umfassen, der das Signal zum Aktivieren der ausgewählten Zeilenleitung bereitstellt. Die Spaltenabtastschaltung 740 kann Steuersignale von der Timingsteuerschaltung 760 empfangen, um die Spaltenadresse und die Spaltenabtastung des Pixelfelds 710 zu steuern. Die Spaltenabtastschaltung 740 kann ein digitales Ausgabesignal der Analog-Digital-Wandlungseinheit 730 an eine Digitalsignalverarbeitungsschaltung oder einen externen Host ausgeben. Zum Beispiel kann die Spaltenabtastschaltung 740 ein horizontales Abtaststeuersignal an die Analog-Digital-Wandlungseinheit 730 ausgeben, um mindestens einen der Analog-Digital-Wandler ADC_1, ADC_2 und ADC_N sequentiell auszuwählen. In einigen Ausführungsformen kann die Spaltenabtastschaltung 740 einen Spaltendekodierer umfassen, der mindestens einen der Analog-Digital-Wandler ADC_1, ADC_2 und ADC_N auswählt, und einen Spaltentreiber, der eine Ausgabe des ausgewählten Analog-Digital-Wandlers an eine horizontale Übertragungsleitung anlegt. Die horizontale Übertragungsleitung kann verschiedene Bitbreiten zum Ausgeben des digitalen Ausgabesignals aufweisen.
Die Timingsteuerschaltung 760 kann die Offset-Unterdrückungsschaltung 720, die Analog-Digital-Wandlungseinheit 730, die Spaltenabtastschaltung 740 und die Zeilenabtastschaltung 750 ansteuern. Die Timingsteuerschaltung 760 kann Steuersignale, wie ein Taktsignal, ein Timingsteuersignal usw., an die Offset-Unterdrückungsschaltung 720, die Analog-Digital-Wandlungseinheit 730, die Spaltenabtastschaltung 740 und die Zeilenabtastschaltung 750 bereitstellen. In einigen Ausführungsformen kann die Timingsteuerschaltung 760 eine Logiksteuerschaltung, eine Phasenregelschleife(PLL)-Schaltung, wobei PLL Phase-Locked Loop bedeutet, eine Timingerschaltung, eine Kommunikationsschnittstellenschaltung usw. umfassen. Obwohl es in 23 nicht dargestellt ist, kann der Bildsensor 700 weiter einen Referenzspannungsgenerator beinhalten, der eine Referenzspannung und/oder eine Rampenspannung erzeugt.
24 zeigt ein Blockdiagramm, das einen Bildsensor gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 24 umfasst ein Bildsensor 700a ein Pixelfeld 710, eine Offset-Unterdrückungseinheit 720, eine Spaltenabtastschaltung 740, eine Zeilenabtastschaltung 750, eine Timingsteuerschaltung 760, einen Analog-Multiplexer 770 und eine Analog-Digital-Wandlungseinheit 780. Der Bildsensor 700a von 24 kann eine Konfiguration aufweisen, die im Wesentlichen gleich ist zu der eines Bildsensors 700 von 23 mit Ausnahme der Konfiguration des Analog-Multiplexers 770 und der Analog-Digital-Wandlungseinheit 780.
Der Analog-Multiplexer 770 kann sequentiell analoge Spannungen ausgeben, die mit effektiven Signalkomponenten korrespondieren, die durch eine Mehrzahl von Spaltenleitungen empfangen sind. Die Analog-Digital-Wandlungseinheit 780 kann einen einzelnen Analog-Digital-Wandler beinhalten, der die vom Analog-Multiplexer 770 sequentiell ausgegebene analoge Spannung in ein digitales Ausgabesignal wandelt. Das heißt, der Bildsensor 700a kann eine einzige ADC-Technik mit einem Analog-Digital-Wandler verwenden. Weil der Bildsensor 700a einen Analog-Digital-Wandler zum Wandeln von Ausgabesignalen der Mehrzahl von Spaltenleitungen beinhaltet, kann der Bildsensor 700a verkleinert werden.
Die 25A bis 25D zeigen Schaltbilder, die in einem Bildsensor gemäß beispielhaften Ausführungsformen enthaltene Einheitspixel darstellen.
Mit Bezug zu 25A kann ein Einheitspixel 711a gemäß einiger Ausführungsformen ein lichtempfindliches Element PD, einen Übertragungstransistor TX, einen schwebenden Diffusionsknoten (Floating-Diffusionsknoten) FD, einen Rücksetztransistor RX, einen Treibertransistor DX und einen Auswahltransistor SX umfassen.
Das lichtempfindliche Element PD kann basierend auf einfallendem Licht Photoladungen erzeugen. In einigen Ausführungsformen kann das lichtempfindliche Element PD ein Steuersignal empfangen, so dass es an- oder abgeschaltet wird. In diesem Fall kann das lichtempfindliche Element PD die Photoladungen erzeugen, wenn das lichtempfindliche Element PD angeschaltet ist, und kann keine Photoladungen erzeugen, wenn das lichtempfindliche Element PD abgeschaltet ist. In einigen Ausführungsformen kann das lichtempfindliche Element PD eine Photodiode, einen Phototransistor, ein Photo-Gate, eine gepinnte Photodiode oder eine Kombination davon umfassen.
Die vom lichtempfindlichen Element PD erzeugten Photoladungen können durch eine Gating-Operation des Übertragungstransistors TX zum schwebenden Diffusionsknoten FD übertragen werden. Zum Beispiel kann, während ein Übertragungssteuersignal TG einen ersten Pegel aufweist (z. B. einen hohen Pegel), der Übertragungstransistor TX angeschaltet werden und damit können die vom lichtempfindlichen Element PD erzeugten Photoladungen zum schwebenden Diffusionsknoten FD übertragen werden.
Der Treibertransistor DX kann als Source-Folger-Pufferverstärker dienen und kann ein Signal puffern, das mit Ladungen korrespondiert, die im schwebenden Diffusionsknoten FD angesammelt sind.
Der Auswahltransistor SX kann eine Umschaltoperation und eine Adressoperation zum Auswählen des Einheitspixels 711a in Abhängigkeit von einem Auswahlsteuersignal SEL ausführen.
Der schwebende Diffusionsknoten FD kann vom Rücksetztransistor RX zurückgesetzt werden. Zum Beispiel kann der Rücksetztransistor RX den schwebenden Diffusionsknoten FD mit einer festgelegten Periode für eine CDS-Operation in Abhängigkeit von einem Rücksetzsteuersignal RS zurücksetzen.
Obwohl 25A das Einheitspixel 711a mit einem lichtempfindlichen Element PD und vier MOS-Transistoren TX, RX, DX und SX darstellt, sind die Einheitspixel gemäß beispielhaften Ausführungsformen nicht darauf beschränkt und das erfinderische Konzept kann beispielsweise bei beliebigen Schaltungen angewendet werden, die ein lichtempfindliches Element und mindestens drei Transistoren beinhalten. Andere beispielhafte Ausführungsformen der Einheitspixel sind in den 25B bis 25D dargestellt.
Ein Einheitspixel 711b von 25B kann ein Pixel mit drei Transistoren mit einem lichtempfindlichen Element PD, einem Rücksetztransistor RX, einem Treibertransistor DX (oder einem Source-Folger-Transistor) und einem Auswahltransistor SX sein.
Ein Einheitspixel 711c von 25C kann ein Pixel mit fünf Transistoren mit einem lichtempfindlichen Element PD, einem Übertragungstransistor TX, einem Rücksetztransistor RX, einem Treibertransistor DX (oder einem Source-Folger-Transistor), einem Auswahltransistor SX und einem weiteren Transistor GX sein.
Ein Einheitspixel 711d von 25D kann ein Pixel mit sechs Transistoren mit einem lichtempfindlichen Element PD, einem Übertragungstransistor TX, einem Rücksetztransistor RX, einem Treibertransistor DX (oder einem Source-Folger-Transistor), einem Auswahltransistor SX und zwei weiteren Transistoren GX und PX sein.
In Bezug auf die verschiedenen Arten von Einheitspixeln 711a, 711b, 711c und 711d, die in den 25A bis 25D dargestellt sind, kann jedes Einheitspixel 711a, 711b, 711c und 711d eine unabhängige Struktur aufweisen oder zwei oder mehr Einheitspixel können mindestens ein Element gemeinsam nutzen. Zum Beispiel mit Bezug auf das Einheitspixel 711a von 25A können zwei oder vier Einheitspixel 711a den schwebenden Diffusionsknoten FD, den Rücksetztransistor RX, den Treibertransistor DX und den Auswahltransistor SX gemeinsam nutzen, und die zwei oder vier Einheitspixel 711a können nach einem Timingprotokoll unabhängig funktionieren.
26 zeigt ein Schaltbild, das ein Einheitspixel und eine Offset-Unterdrückungsschaltung, die in einem Bildsensor gemäß beispielhaften Ausführungsformen enthalten sind, darstellt, und 27 zeigt ein Zeitablaufdiagramm, das eine Operation eines Einheitspixels und einer Offset-Unterdrückungsschaltung von 26 darstellt.
Obwohl 26 ein Beispiel darstellt, bei dem ein Einheitspixel 711a eine Struktur mit vier Transistoren aufweist, kann ein Bildsensor gemäß beispielhaften Ausführungsformen verschiedene Arten von Einheitspixeln beinhalten, wie ein Einheitspixel 711b mit einer Struktur mit drei Transistoren, das in 25B gezeigt ist, ein Einheitspixel 711c mit einer Struktur mit fünf Transistoren, das in 25C gezeigt ist, ein Einheitspixel 711d mit einer Struktur mit sechs Transistoren, das in 25D gezeigt ist, usw.
Mit Bezug zu den 26 und 27 kann, während ein Rücksetzsteuersignal RS einen hohen Logikpegel aufweist, ein Rücksetztransistor RX angeschaltet werden und das Einheitspixel 711a kann eine Rücksetzspannung ausgeben. Während die Rücksetzspannung als Zellspannung VC ausgegeben wird, kann ein Schaltsignal SWS über eine vorgegebene Zeitspanne einen hohen Logikpegel aufweisen. Wenn das Schaltsignal SWS einen hohen Logikpegel aufweist, kann der Entkopplungskondensator 110 eine erste Spannung V1 speichern, die mit einer Spannungsdifferenz zwischen der Rücksetzspannung und einer Referenzspannung VREF korrespondiert, und eine Offset-Unterdrückungsschaltung 100a kann eine Ausgabespannung VOUT ausgeben, die einen Spannungspegel aufweist, der im Wesentlichen gleich dem der Referenzspannung VREF ist. In einigen Ausführungsformen kann eine Analog-Digital-Wandlungseinheit 730 von 23 oder eine Analog-Digital-Wandlereinheit 780 von 24 die Referenzspannung VREF als Ausgabespannung VOUT von der Offset-Unterdrückungsschaltung 100a empfangen und kann eine Referenzwandlungsoperation REFERENCE A/D durchführen, die die Referenzspannung VREF in ein erstes digitales Ausgabesignal wandelt.
Wenn ein Übertragungssteuersignal TG eine hohen Logikpegel aufweist, kann ein Übertragungstransistor TX angeschaltet werden und von einem lichtempfindlichen Element PD erzeugte Photoladungen können zu einem schwebenden Diffusionsknoten FD übertragen werden. Das Einheitspixel 711a kann eine Datenspannung über einen Treibertransistor DX, einen Auswahltransistor SX und eine Spaltenleitung COL basierend auf einer Spannung des schwebenden Diffusionsknotens FD ausgeben. Wenn die ausgegebene Datenspannung die Zellspannung VC ist, kann die Offset-Unterdrückungsschaltung 100a eine zweite Spannung, die mit einer Spannungsdifferenz zwischen der Datenspannung und der ersten Spannung V1 korrespondiert, als Ausgabespannung VOUT ausgeben. Die Analog-Digital-Wandlungseinheit 730 von 23 oder die Analog-Digital-Wandlereinheit 780 von 24 können die zweite Spannung als die Ausgabespannung VOUT von der Offset-Unterdrückungsschaltung 100a empfangen und können eine Signalwandlungsoperation SIGNAL A/D durchführen, die die zweite Spannung in ein zweites digitales Ausgabesignal wandelt.
Wie oben beschrieben kann ein Bildsensor mit dem Einheitspixel 711a und der Offset-Unterdrückungsschaltung 100a eine analoge CDS oder eine duale CDS durch Ausführen der Referenzwandlungsoperation REFERENCE A/D und/oder der Signalwandlungsoperation SIGNAL A/D durchführen.
28 zeigt ein Schaltbild, das ein gemeinsam genutztes Einheitspixel und eine Offset-Unterdrückungsschaltung, die in einem Bildsensor gemäß beispielhaften Ausführungsformen enthalten sind, darstellt, und 29 zeigt ein Zeitablaufdiagramm, das eine Operation eines gemeinsam genutzten Einheitspixels und einer Offset-Unterdrückungsschaltung von 28 beschreibt.
Mit Bezug zu 28 umfasst ein Bildsensor ein gemeinsames Einheitspixel 712, bei dem ein Rücksetztransistor RX, ein Treibertransistor DX und ein Auswahltransistor SX von zwei Einheitspixeln gemeinsam genutzt werden. Da die beiden Einheitspixel die Transistoren RX, DX und SX gemeinsam nutzen, kann ein von einem lichtempfindlichen Element PD eingenommener Raum zunehmen und ein Füllungsfaktor des Bildsensors kann zunehmen.
Mit Bezug zu den 28 und 29, wenn ein Rücksetzsteuersignal RS einen hohen Logikpegel aufweist, kann ein Rücksetztransistor RX angeschaltet werden und das gemeinsame Einheitspixel 712 kann eine erste Rücksetzspannung durch eine Spaltenleitung COL ausgeben. Danach kann, wenn ein Schaltsignal SWS einen hohen Logikpegel aufweist, eine Offset-Unterdrückungsschaltung 100a eine Ausgabespannung VOUT mit einem Spannungspegel ausgeben, der im Wesentlichen gleich dem Pegel der Referenzspannung VREF ist. Eine Analog-Digital-Wandlungseinheit 730 von 23 oder eine Analog-Digital-Wandlereinheit 780 von 24 können eine erste Referenzwandlungsoperation REFERENCE A/D durchführen, die die Referenzspannung VREF in ein erstes digitales Ausgabesignal wandelt.
Wenn ein erstes Übertragungssteuersignal TG1 einen hohen Logikpegel aufweist, kann ein erster Übertragungstransistor TX1 angeschaltet werden und von einem ersten lichtempfindlichen Element PD1 erzeugte Photoladungen können zu einem schwebenden Diffusionsknoten FD übertragen werden. Das gemeinsame Einheitspixel 712 kann eine erste Datenspannung über den Treibertransistor DX, den Auswahltransistor SX und die Spaltenleitung COL basierend auf einer Spannung am schwebenden Diffusionsknoten FD ausgeben. Die Offset-Unterdrückungsschaltung 100a kann eine Spannung als Ausgabespannung VOUT ausgeben, bei der eine erste Abtastspannung VSIG1 zur Referenzspannung VREF hinzuaddiert ist. Die Analog-Digital-Wandlereinheit 730 von 23 oder die Analog-Digital-Wandlereinheit 780 von 24 können eine erste Signalwandlungsoperation SIGNAL A/D durchführen, die die Spannung, bei der die erste Abtastspannung VSIG1 zur Referenzspannung VREF hinzuaddiert ist, in ein zweites digitales Ausgabesignal wandelt.
Wenn das Rücksetzsteuersignal RS erneut einen hohen Logikpegel aufweist, kann der Rücksetztransistor RX angeschaltet werden und das gemeinsame Einheitspixel 712 kann eine zweite Rücksetzspannung durch eine Spaltenleitung COL ausgeben. Danach kann, wenn das Schaltsignal SWS erneut einen hohen Logikpegel aufweist, die Offset-Unterdrückungsschaltung 100a eine Ausgabespannung VOUT mit einem Spannungspegel ausgeben, der im Wesentlichen gleich ist wie der der Referenzspannung VREF. Die Analog-Digital-Wandlungseinheit 730 von 23 oder die Analog-Digital-Wandlereinheit 780 von 24 können eine zweite Referenzwandlungsoperation REFERENCE A/D durchführen, die die Referenzspannung VREF in ein drittes digitales Ausgabesignal wandelt.
Wenn ein zweites Übertragungssteuersignal TG12 einen hohen Logikpegel aufweist, kann ein zweiter Übertragungstransistor TX2 angeschaltet werden und von einem zweiten lichtempfindlichen Element PD2 erzeugte Photoladungen können zu einem schwebenden Diffusionsknoten FD übertragen werden. Das gemeinsame Einheitspixel 712 kann eine zweite Datenspannung über den Treibertransistor DX, den Auswahltransistor SX und die Spaltenleitung COL basierend auf einer Spannung am schwebenden Diffusionsknoten FD ausgeben. Die Offset-Unterdrückungsschaltung 100a kann eine Spannung als Ausgabespannung VOUT ausgeben, bei der eine zweite Abtastspannung VSIG2 zur Referenzspannung VREF hinzuaddiert ist. Die Analog-Digital-Wandlungseinheit 730 von 23 oder die Analog-Digital-Wandlereinheit 780 von 24 können eine zweite Signalwandlungsoperation SIGNAL A/D durchführen, die die Spannung, bei der die zweite Abtastspannung VSIG2 zur Referenzspannung VREF hinzuaddiert ist, in ein viertes digitales Ausgabesignal wandelt.
Wie oben beschrieben können, obwohl zwei oder mehr Einheitspixel Transistoren RX, DX und SX gemeinsam nutzen, die zwei oder mehr Einheitspixel nach einem Timingprotokoll unabhängig betrieben werden.
30 zeigt ein Schaltbild, das ein gemeinsam genutztes Einheitspixel und eine Offset-Unterdrückungsschaltung, die in einem Bildsensor gemäß beispielhaften Ausführungsformen enthalten sind, darstellt.
Mit Bezug zu 30 kann ein Bildsensor ein gemeinsam genutztes Einheitspixel 714 beinhalten, bei dem vier Einheitspixel einen Rücksetztransistor RX, einen Treibertransistor DX und einen Auswahltransistor SX gemeinsam nutzen. Weil die vier Einheitspixel die Transistoren RX, DX und SX gemeinsam nutzen, kann ein von einem lichtempfindlichen Element PD eingenommener Raum zunehmen und ein Füllungsfaktor des Bildsensors kann zunehmen. Obwohl die vier Einheitspixel die Transistoren RX, DX und SX gemeinsam nutzen, können die vier Einheitspixel nach einem Timingprotokoll unabhängig betrieben werden.
Obwohl die 28 und 30 Beispiele darstellen, bei denen zwei Einheitspixel und vier Einheitspixel Transistoren RX, DX und SX gemeinsam nutzen, können in einigen Ausführungsformen drei Einheitspixel oder fünf oder mehr Einheitspixel mindestens einen Transistor gemeinsam nutzen.
31 zeigt ein Blockdiagramm, das einen Bildsensor gemäß beispielhaften Ausführungsformen darstellt.
31 stellt einen Teil eines Bildsensors 700b dar. Mit Bezug zu 31 kann ein Pixelfeld 710a eine Mehrzahl von Einheitspixeln beinhalten, die in einer Matrixform mit einer Mehrzahl von Zeilen und einer Mehrzahl von Spalten angeordnet sind. Das Pixelfeld 710a kann weiter mindestens zwei Offset-Unterdrückungsschaltfelder 720_1 und 720_2 beinhalten, die jeweils eine Mehrzahl von Offset-Unterdrückungsschaltungen umfassen, die mit der Mehrzahl von Spalten gekoppelt sind. Zum Beispiel kann in einem Fall, bei dem das Pixelfeld 710a M·L Einheitspixel beinhaltet, wobei jedes M und L eine ganze Zahl größer als 1 darstellt, das Pixelfeld 710a L erste Spaltenleitungen COL_11, COL_12 und COL_1L und L zweite Spaltenleitungen COL_21, COL_22 und COL_2L aufweisen, ein erstes Offset-Unterdrückungsschaltungsfeld 720_1 kann L Offset-Unterdrückungsschaltungen aufweisen, die mit den ersten Spaltenleitungen COL_11, COL_12 und COL_1L gekoppelt sind, und ein zweites Offset-Unterdrückungsschaltungsfeld 720_2 kann L Offset-Unterdrückungsschaltungen aufweisen, die mit den zweiten Spaltenleitungen COL_21, COL_22 und COL_2L gekoppelt sind.
Einheitspixel des Pixelfelds 710a können mit den ersten Spaltenleitungen COL_11, COL_12 und COL_1L und den zweiten Spaltenleitungen COL_21, COL_22 und COL_2L gekoppelt sein und zwei Zeilen der Einheitspixel können im Wesentlichen gleichzeitig gelesen werden. Zum Beispiel können Zellspannungen einer ersten Zeile von Einheitspixeln durch die ersten Spaltenleitungen COL_11, COL_12 und COL_1L gelesen werden und Zellspannungen einer zweiten Zeile von Einheitspixeln können durch die zweiten Spaltenleitungen COL_21, COL_22 und COL_2L gelesen werden. Das erste Offset-Unterdrückungsschaltungsfeld 720_1 kann Offsets der Zellspannungen der ersten Zeile von Einheitspixeln unterdrücken und das zweite Offset-Unterdrückungsschaltungsfeld 720_2 kann Offsets der Zellspannungen der zweiten Zeile von Einheitspixeln unterdrücken. Die Zellspannungen der ersten Zeile von Einheitspixeln können von einem ersten Analog-Digital-Wandlerfeld oder einem ersten Analog-Digital-Wandler in erste digitale Ausgabesignale gewandelt werden und die Zellspannungen der zweiten Zeile von Einheitspixeln können von einem zweiten Analog-Digital-Wandlerfeld oder einem zweiten Analog-Digital-Wandler in zweite digitale Ausgabesignale gewandelt werden.
Obwohl 31 ein Beispiel darstellt, bei dem ungeradzahlige Zeilen von Einheitspixeln mit den ersten Spaltenleitungen COL_11, COL_12 und COL_1L gekoppelt sind und geradzahlige Zeilen von Einheitspixeln mit den zweiten Spaltenleitungen COL_21, COL_22 und COL_2L gekoppelt sind, können die Einheitspixel und die Spaltenleitungen auf verschiedene Weise gekoppelt sein.
32 zeigt ein Schaltbild, das ein Einheitspixel und eine Offset-Unterdrückungsschaltung, die in einem Bildsensor von 31 enthalten sind, gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 32 kann ein erstes Einheitspixel 711_1 mit einer ersten Offset-Unterdrückungsschaltung 100_1 über eine erste Spaltenleitung COL_1 gekoppelt sein und ein zweites Einheitspixel 711_2 kann mit einer zweiten Offset-Unterdrückungsschaltung 100_2 über eine zweite Spaltenleitung COL_2 gekoppelt sein. Das erste Einheitspixel 711_1 und das zweite Einheitspixel 711_2 können im Wesentlichen gleichzeitig Steuersignale empfangen, wie ein Rücksetzsteuersignal RS, ein Übertragungssteuersignal TG und ein Auswahlsteuersignal SEL, und können im Wesentlichen gleichzeitig Leseoperationen ausführen.
33 zeigt ein Schaltbild, das ein gemeinsam genutztes Einheitspixel und eine Offset-Unterdrückungsschaltung, die in einem Bildsensor von 31 enthalten sind, gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 33 kann ein erstes gemeinsames Einheitspixel 712_1 mit einer ersten Offset-Unterdrückungsschaltung 100_1 über eine erste Spaltenleitung COL_1 gekoppelt sein und ein zweites gemeinsames Einheitspixel 712_2 kann mit einer zweiten Offset-Unterdrückungsschaltung 100_2 über eine zweite Spaltenleitung COL_2 gekoppelt sein. Ein erstes Einheitspixel mit einem ersten lichtempfindlichen Element PD1 und einem ersten Übertragungstransistor TX1 und ein drittes Einheitspixel mit einem dritten lichtempfindlichen Element PD3 und einem dritten Übertragungstransistor TX3 können ein erstes gemeinsames Einheitspixel 712_1 durch gemeinsames Nutzen eines ersten Rücksetztransistors RX1, eines ersten Treibertransistors DX1 und eines ersten Auswahltransistors SX1 bilden. Ein zweites Einheitspixel mit einem zweiten lichtempfindlichen Element PD2 und einem zweiten Übertragungstransistor TX2 und ein viertes Einheitspixel mit einem vierten lichtempfindlichen Element PD4 und einem vierten Übertragungstransistor TX4 können ein zweites gemeinsames Einheitspixel 712_2 durch gemeinsames Nutzen eines zweiten Rücksetztransistors RX2, eines zweiten Treibertransistors DX2 und eines zweiten Auswahltransistors SX2 bilden. Das erste gemeinsame Einheitspixel 712_1 und das zweite gemeinsame Einheitspixel 712_2 können im Wesentlichen gleichzeitig Steuersignale empfangen, wie ein erstes Übertragungssteuersignal TG1, ein zweites Übertragungssteuersignal TG2, ein Rücksetzsteuersignal RS und ein Auswahlsteuersignal SEL, und können im Wesentlichen gleichzeitig Leseoperationen ausführen.
34 zeigt ein Blockdiagramm, das eine Digitalkamera mit einem Bildsensor gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 34 umfasst eine Digitalkamera 800 eine Linse 810, einen Bildsensor 820, eine Motoreinheit 830 und eine Maschineneinheit 840. Der Bildsensor 820 kann ein Bildsensor 700 von 23, ein Bildsensor 700a von 24 oder ein Bildsensor 700b von 31 sein.
Die Linse 810 kann einfallendes Licht auf einen lichtempfindlichen Bereich des Bildsensors 820 fokussieren. Der Bildsensor 820 kann basierend auf dem einfallenden Licht RGB-Daten einer Bayer-Matrixtechnik erzeugen. Die RGB-Daten können Daten sein, bei denen ein Offset durch eine Offset-Unterdrückungsschaltung oder eine Abtastschaltung unterdrückt ist. Der Bildsensor 820 kann in Abhängigkeit von einem Taktsignal CLK die RGB-Daten der Maschineneinheit 840 bereitstellen. In einigen Ausführungsformen kann der Bildsensor 820 eine Schnittstelle mit der Maschineneinheit 840 ausbilden, wobei eine Mobile-Industry-Processor-Interface(MIPI^®)-Schnittstelle oder eine serielle Kameraschnittstelle (CSI, Camera Serial Interface) eingesetzt ist. Die Motoreinheit 830 kann das Fokussieren der Linse 810 ansteuern oder kann ein Abblenden in Abhängigkeit von einem Steuersignal CTRL, das von der Maschineneinheit 840 empfangen ist, durchführen. Die Maschineneinheit 840 kann den Bildsensor 820 und die Motoreinheit 830 ansteuern. Die Maschineneinheit 840 kann YUV-Daten erzeugen, die eine Luminanzkomponente, eine Differenz zwischen der Luminanzkomponente und einer Blaukomponente und eine Differenz zwischen der Luminanzkomponente und einer Rotkomponente basierend auf RGB-Daten umfassen, oder kann komprimierte Daten erzeugen, wie Joint-Photographic-Experts-Group(JPEG)-Daten. Die Maschineneinheit 840 kann mit einem Host/einer Anwendung 850 gekoppelt sein und kann die YUV-Daten oder die komprimierten Daten an den Host/die Anwendung 850 basierend auf einem Mastertaktsignal MCLK bereitstellen. In einigen Ausführungsformen kann die Maschineneinheit 840 eine Schnittstelle mit dem Host/der Anwendung 850 unter Verwendung einer seriellen Peripherieschnittstelle (SPI) und/oder einer inter-integrierten Schaltungs(I²C)-Schnittstelle ausbilden.
35 zeigt ein Blockdiagramm, das ein Computersystem mit einem Bildsensor gemäß beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 35 umfasst ein Computersystem einen Prozessor 1010, ein Speicherelement 1020, eine Speichereinrichtung 1030, eine Eingabe-/Ausgabe-Einheit 1040, eine Energieversorgung 1050 und einen Bildsensor 1060. Der Bildsensor 1060 kann ein Bildsensor 700 von 23, ein Bildsensor 700a von 24 oder ein Bildsensor 700b von 31 sein. Obwohl es in 35 nicht dargestellt ist, kann das Computersystem 1000 weiter einen Port für eine Kommunikation mit elektronischen Geräten, wie einer Videokarte, einer Audiokarte, einer Speicherkarte, einem USB-Element usw., aufweisen
Der Prozessor 1010 kann spezifische Berechnungen oder Aufgaben ausführen. Zum Beispiel kann der Prozessor 1010 ein Mikroprozessor, eine Zentraleinheit (CPU), ein Digitalsignalprozessor oder dergleichen. sein Der Prozessor 1010 kann mit dem Speicherelement 1020, der Speichereinrichtung 1030 und der Eingabe-/Ausgabe-Einheit 1040 über einen Adressbus, einen Steuerbus und/oder einen Datenbus kommunizieren. Der Prozessor 1010 kann mit einem Erweiterungsbus, wie einem Peripheriekomponentenanschluss(PCI)-Bus gekoppelt sein. Das Speicherelement 1020 kann Daten zum Betreiben des Computersystems 1020 speichern. Zum Beispiel kann das Speicherelement 1020 durch einen dynamischen Direktzugriffspeicher (Dynamic Random Access Memory, DRAM), einen mobilen DRAM, einen statischen Direktzugriffspeicher (Static Random Access Memory, SRAM), einen Phasenwechsel-Direktzugriffspeicher (PRAM), einen Widerstands-Direktzugriffspeicher (RRAM), einen Nano-Floating-Gate-Speicher (NFGM), einen Polymer-Direktzugriffspeicher (PoRAM), einen Magnet-Direktzugriffspeicher (MRAM), einen ferroelektrischen Direktzugriffspeicher (FRAM) usw. ausgebildet sein. Die Speichereinrichtung 1030 kann ein Festkörperlaufwerk (Solid State Drive, SSD), ein Festplattenlaufwerk, eine CD-ROM usw. beinhalten. Die Eingabe-/Ausgabe-Einheit 1040 kann eine Eingabeeinheit, wie eine Tastatur, eine Maus, ein Tastenfeld usw. und eine Ausgabeeinheit, wie einen Drucker, eine Anzeigeeinrichtung (Display) usw. umfassen. Die Energieversorgung 1050 kann der Computeranlage 1000 Energie zuführen.
Der Bildsensor 1060 kann mit dem Prozessor 1010 über Busse oder andere Kommunikationsverbindungen verbunden sein. Wie oben beschrieben kann der Bildsensor 1060 unter Verwendung einer Offset-Unterdrückungsschaltung oder einer Abtastschaltung akkurate Bilddaten erzeugen. Der Bildsensor 1060 und der Prozessor 1010 können in einem Chip integriert sein oder sie können als separate Chips ausgebildet sein. Das Computersystem 1000 kann ein beliebiges Computersystem sein, das den Bildsensor 1060 beinhaltet. Zum Beispiel kann das Computersystem 1000 eine Digitalkamera, ein Mobiltelefon, ein Smartphone, einen persönlichen digitalen Assistenten (PDA), ein tragbares Multimediaabspielgerät (PMP) usw. umfassen.
36 zeigt ein Blockdiagram, das ein Beispiel einer Schnittstelle, die in einem Computersystem von 35 verwendet ist, darstellt.
Mit Bezug zu 36 kann ein Computersystem 1100 eine MIPI-Schnittstelle verwenden oder unterstützen und kann einen Anwendungsprozessor 1110, einen Bildsensor 1140 und eine Anzeigeeinrichtung 1050 beinhalten. Ein CSI-Host 1112 des Anwendungsprozessors 1110 kann eine serielle Kommunikation mit einer CSI-Einrichtung 1141 des Bildsensors 1140 unter Verwendung einer seriellen Kameraschnittstelle (CSI) ausführen. In einigen Ausführungsformen kann der CSI-Host 1112 einen Deserialisierer DES beinhalten und die CSI-Einrichtung 1141 kann einen Serialisierer SER beinhalten. Ein DSI-Host 1111 des Anwendungsprozessors 1110 kann eine serielle Kommunikation mit einer DSI-Einrichtung 1151 der Displayeinheit 1150 ausführen, wobei eine serielle Displayschnittstelle (DSI) verwendet wird. In einigen Ausführungsformen kann der DSI-Host 1111 einen Serialisierer SER beinhalten und die DSI-Einrichtung 1151 kann einen Deserialisierer DES beinhalten.
Das Computersystem 1100 kann weiter einen Hochfre quenz(RF)-Chip 1160 beinhalten. Ein PHY 1113 des Anwendungsprozessors 1110 kann eine Datenübertragung mit einem PHY 1161 des RF-Chip 1160 unter Verwendung eines MIPI DigRF durchführen. Der PHY 1113 des Anwendungsprozessors 1110 kann einen DigRF MASTER 1114 zum Steuern der Datenübertragung mit dem PHY 1161 des RF-Chip 1160 beinhalten. Das Computersystem 1100 kann weiter ein globales Positionierungssystem (GPS) 1120, eine Speichereinrichtung 1170, ein Mikrophon 1180, einen DRAM 1185 und einen Lautsprecher 1190 umfassen. Das Computersystem 1100 kann mit externen Geräten unter Verwendung einer Ultrabreitband(UWB)-Kommunikation 1210, einer WLAN-Kommunikation in einem drahtlosen Lokalbereichsnetzwerk 1220, einer WIMAX-Kommunikation mit Worldwide Interoperability for Microwave Access 1230 usw. kommunizieren. Das erfinderische Konzept ist nicht auf Konfigurationen oder Schnittstellen der in den 35 und 36 dargestellten Computersysteme 1000 und 1100 beschränkt.

Claims

Offset-Unterdrückungsschaltung (100), umfassend: – einen Entkopplungskondensator (110) mit einer ersten Elektrode (E1), die mit einer Einheitszelle (200) gekoppelt ist, und einer zweiten Elektrode (E2), wobei die Einheitszelle dazu ausgebildet ist, eine Rücksetzspannung oder eine Datenspannung basierend auf einem Zustand der Einheitszelle auszugeben, – einen Puffer (120), der mit der zweiten Elektrode gekoppelt ist, und – eine Rückkopplungsschaltung (130), die mit der zweiten Elektrode und einem Ausgabeanschluss des Puffers gekoppelt ist, wobei die Rückkopplungsschaltung dazu ausgebildet ist, eine Referenzspannung (VREF) zu empfangen und die zweite Elektrode mit der Referenzspannung zu beaufschlagen, um Ladung im Entkopplungskondensator zu speichern, die mit einer ersten Spannung korrespondiert, wobei die erste Spannung mit einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung korrespondiert.
Offset-Unterdrückungsschaltung nach Anspruch 1, wobei der Puffer eine zweite Spannung ausgibt, die mit einer Spannungsdifferenz zwischen der Datenspannung und der ersten Spannung korrespondiert, wenn die Einheitszelle die Datenspannung ausgibt.
Offset-Unterdrückungsschaltung nach Anspruch 1 oder 2, wobei der Puffer umfasst: – einen Transistor (121) mit einem Gate-Anschluss, der mit der zweiten Elektrode gekoppelt ist, einem Drain-Anschluss, der mit einer ersten Versorgungsspannung (VDD) gekoppelt ist, und einem Source-Anschluss, der mit dem Ausgabeanschluss des Puffers gekoppelt ist, und – eine Stromquelle (122a), die zwischen den Ausgabeanschluss des Puffers und eine zweite Versorgungsspannung eingeschleift ist.
Offset-Unterdrückungsschaltung nach Anspruch 1 oder 2, wobei der Puffer umfasst: – einen Verstärker (121b) mit einem nicht invertierenden Eingabeanschluss, der mit der zweiten Elektrode gekoppelt ist, und einem invertierenden Eingabeanschluss, der mit dem Ausgabeanschluss des Puffers gekoppelt ist.
Offset-Unterdrückungsschaltung nach einem der Ansprüche 1 bis 4, wobei die Rückkopplungsschaltung umfasst: – einen Verstärker (132) mit einem nicht invertierenden Eingabeanschluss, der dazu ausgebildet ist, die Referenzspannung zu empfangen, und einem invertierenden Eingabeanschluss, der mit dem Ausgabeanschluss des Puffers gekoppelt ist, und – einen ersten Schalter (131), der zwischen die zweite Elektrode und den Verstärker eingeschleift ist.
Offset-Unterdrückungsschaltung nach Anspruch 5, wobei der erste Schalter die zweite Elektrode mit dem Verstärker während einer vorgegebenen Zeitdauer koppelt, während die Einheitszelle die Rücksetzspannung ausgibt.
Offset-Unterdrückungsschaltung nach Anspruch 5 oder 6, wobei die Rückkopplungsschaltung weiter umfasst: – einen Verstärkeroffsetkondensator (136) mit einer dritten Elektrode, die mit dem invertierenden Eingabeanschluss des Verstärkers gekoppelt ist, und einer vierten Elektrode, – einen zweiten Schalter (133), der zwischen die vierte Elektrode und den Ausgabeanschluss des Puffers eingeschleift ist, – einen dritten Schalter (134), der zwischen die vierte Elektrode und den nicht invertierenden Eingabeanschluss des Verstärkers eingeschleift ist, und – einen vierten Schalter (135), der zwischen den invertierenden Eingabeanschluss des Verstärkers und einen Ausgabeanschluss des Verstärkers eingeschleift ist.
Offset-Unterdrückungsschaltung nach Anspruch 7, wobei der Verstärkeroffsetkondensator Ladung speichert, die mit einer dritten Spannung korrespondiert, und wobei die dritte Spannung mit einer Spannungsdifferenz zwischen einer Ausgabespannung des Verstärkers und der Referenzspannung korrespondiert.
Offset-Unterdrückungsschaltung nach Anspruch 7 oder 8, wobei der erste Schalter und der zweite Schalter in Abhängigkeit von einem ersten Schaltsignal (SWS1) betreibbar sind, und – wobei der dritte Schalter und der vierte Schalter in Abhängigkeit von einem zweiten Schaltsignal (SWS2) betreibbar sind.
Abtastschaltung (600), umfassend: – eine Offset-Unterdrückungsschaltung (100), die dazu ausgebildet ist, eine Rücksetzspannung oder eine Datenspannung von einer Einheitszelle (200) basierend auf einem Zustand der Einheitszelle zu empfangen und eine Referenzspannung zu empfangen, und die einen Entkopplungskondensator (110) umfasst, der Ladung speichert, die mit einer ersten Spannung korrespondiert, wobei die erste Spannung mit einer Spannungsdifferenz zwischen der Rücksetzspannung und der Referenzspannung korrespondiert, wobei die Offset-Unterdrückungsschaltung dazu ausgebildet ist, eine zweite Spannung basierend auf der Datenspannung und der ersten Spannung zu erzeugen, und – einen Analog-Digital-Wandler (500), der dazu ausgebildet ist, eine Signalwandlungsoperation durchzuführen, die die zweite Spannung in ein digitales Ausgabesignal wandelt.
Abtastschaltung nach Anspruch 10, wobei der Analog-Digital-Wandler weiter dazu ausgebildet ist, eine Referenzwandlungsoperation durchzuführen, die die Referenzspannung in ein Referenzdigitalausgabesignal wandelt.
Abtastschaltung nach Anspruch 10 oder 11, wobei der Entkopplungskondensator eine erste Elektrode (E1) aufweist, die mit der Einheitszelle gekoppelt ist, und eine zweite Elektrode (E2) aufweist, und – wobei die Offset-Unterdrückungsschaltung weiter umfasst: – einen Puffer (120a), der mit der zweiten Elektrode gekoppelt ist, und – eine Rückkopplungsschaltung (130a), die mit der zweiten Elektrode und einem Ausgabeanschluss des Puffers gekoppelt ist, wobei die Rückkopplungsschaltung dazu ausgebildet ist, die Referenzspannung zu empfangen und die zweite Elektrode mit der Referenzspannung zu beaufschlagen, um die Ladung, die mit der ersten Spannung korrespondiert, in dem Entkopplungskondensator zu speichern.
Abtastschaltung nach einem der Ansprüche 10 bis 12, wobei die Offset-Unterdrückungsschaltung und der Analog-Digital-Wandler sich einen Verstärker teilen.
Abtastschaltung nach Anspruch 13, wobei die Offset-Unterdrückungsschaltung weiter einen Verstärkeroffsetkondensator (136) umfasst, um einen Offset des Verstärkers zu speichern.
Bildsensor (700), umfassend: – eine Mehrzahl von Einheitspixeln (710), die in einer Matrixform mit einer Mehrzahl von Zeilen und einer Mehrzahl von Spalten angeordnet sind, wobei ein jeweiliges Einheitspixel der Mehrzahl von Einheitspixeln dazu ausgebildet ist, eine Rücksetzspannung oder eine Datenspannung basierend auf einem Zustand des jeweiligen Einheitspixels auszugeben, – eine Mehrzahl von Offset-Unterdrückungsschaltungen (720), die mit der Mehrzahl von Einheitspixeln gekoppelt sind, wobei die Mehrzahl von Offset-Unterdrückungsschaltungen dazu ausgebildet sind, eine Referenzspannung zu empfangen, und eine Mehrzahl von Entkopplungskondensatoren (110) umfassen, die Ladung speichern, die mit einer Mehrzahl von ersten Spannungen korrespondiert, wobei eine jeweilige erste Spannung mit einer Spannungsdifferenz zwischen einer zugehörigen der Mehrzahl von Rücksetzspannungen und der Referenzspannung korrespondiert, wobei die Mehrzahl von Offset-Unterdrückungsschaltungen dazu ausgebildet sind, eine Mehrzahl von zweiten Spannungen basierend auf der Mehrzahl von Datenspannungen und der Mehrzahl von ersten Spannungen zu erzeugen, und – eine Analog-Digital-Wandlungseinheit (730), die dazu ausgebildet ist, die Mehrzahl von zweiten Spannungen in eine Mehrzahl von digitalen Ausgabesignalen zu wandeln.
Bildsensor nach Anspruch 15, wobei die Analog-Digital-Wandlungseinheit eine Mehrzahl von Analog-Digital-Wandlern (ADC_1~ADC_n) umfasst, die mit der Mehrzahl von Spalten gekoppelt sind, und – wobei die Mehrzahl von Analog-Digital-Wandlern dazu ausgebildet sind, im Wesentlichen gleichzeitig die Mehrzahl von zweiten Spannungen in die Mehrzahl von digitalen Ausgabesignalen zu wandeln.
Bildsensor nach Anspruch 15, wobei die Analog-Digital-Wandlungseinheit einen einzelnen Analog-Digital-Wandler (780) umfasst, und – wobei der Analog-Digital-Wandler dazu ausgebildet ist, die Mehrzahl von zweiten Spannungen sequentiell in die Mehrzahl von digitalen Ausgabesignalen zu wandeln.
Bildsensor nach einem der Ansprüche 15 bis 17, wobei mindestens zwei der Mehrzahl von Einheitspixeln sich einen Rücksetztransistor (RX) und/oder einen Treibetransistor (DX) und/oder einen Auswahltransistor (SX) teilen.
Bildsensor nach einem der Ansprüche 15 bis 18, weiter umfassend: – eine Mehrzahl von zusätzlichen Offset-Unterdrückungsschaltungen, die entsprechend mit der Mehrzahl von Spalten gekoppelt sind, und – wobei eine erste Zeile der Mehrzahl von Einheitspixeln und eine zweite Zeile der Mehrzahl von Einheitspixeln dazu ausgebildet sind, im Wesentlichen gleichzeitig die Mehrzahl von Datenspannungen an die Mehrzahl von Offset-Unterdrückungsschaltungen bzw. die Mehrzahl von zusätzlichen Offset-Unterdrückungsschaltungen auszugeben.
Bildsensor nach Anspruch 19, wobei die Mehrzahl von Offset-Unterdrückungsschaltungen und die Mehrzahl von zusätzlichen Offset-Unterdrückungsschaltungen dazu ausgebildet sind, im Wesentlichen die gleiche Referenzspannung zu empfangen.
Offset-Unterdrückungsschaltung, umfassend: – einen Entkopplungskondensator (110), der dazu ausgebildet ist, eine Ausgabespannung von einer Einheitszelle (200) zu empfangen, wobei die Ausgabespannung eine Rücksetzspannung oder eine Datenspannung basierend auf einem Zustand der Einheitszelle ist, – einen Puffer (120) mit einem Eingabeanschluss, der mit dem Entkopplungskondensator gekoppelt ist, und einem Ausgabeanschluss und – eine Rückkopplungsschaltung (130), die zwischen den Ausgabeanschluss des Puffers und den Eingabeanschluss des Puffers eingeschleift ist und die dazu ausgebildet ist, eine Referenzspannung (VREF) zu empfangen, – wobei der Puffer dazu ausgebildet ist, die Referenzspannung auszugeben, während die Einheitszelle die Rücksetzspannung ausgibt, und der Puffer dazu ausgebildet ist, eine Spannung auszugeben, die mit der Datenspannung abzüglich eines Spannungsabfalls am Kopplungskondensator von der Einheitszelle zum Puffer korrespondiert.
Offset-Unterdrückungsschaltung nach Anspruch 21, wobei der Puffer umfasst: – einen Transistor (121a) mit einem Gate-Anschluss, der mit dem Eingangsanschluss des Puffers korrespondiert, einem Drain-Anschluss, der mit einer ersten Versorgungsspannung (VDD) gekoppelt ist, und einem Source-Anschluss, der mit dem Ausgabeanschluss des Puffers korrespondiert, und – eine Stromquelle (122a), die zwischen den Ausgabeanschluss des Puffers und eine zweite Versorgungsspannung eingeschleift ist.
Offset-Unterdrückungsschaltung nach Anspruch 21 oder 22, wobei der Puffer umfasst: – einen Verstärker (121b) mit einem nicht invertierenden Eingabeanschluss, der mit dem Eingabeanschluss des Puffers korrespondiert, und einem invertierenden Eingabeanschluss, der mit dem Ausgabeanschluss des Puffers gekoppelt ist.
Offset-Unterdrückungsschaltung nach einem der Ansprüche 21 bis 23, wobei die Rückkopplungsschaltung umfasst: – einen Verstärker (132) mit einem nicht invertierenden Eingabeanschluss, der dazu ausgebildet ist, die Referenzspannung zu empfangen, und einem invertierenden Eingabeanschluss, der mit dem Ausgabeanschluss des Puffers gekoppelt ist, und – einen ersten Schalter (131), der zwischen den Eingabeanschluss und den Verstärker eingeschleift ist.