JP2015050722A - 信号出力回路および信号出力方法 - Google Patents

Abstract

【課題】受信側回路において特性劣化やデバイス破壊が生じるおそれを低減することができる信号出力回路を得る。【解決手段】第１の出力信号を出力する第１の端子を有する出力バッファと、第１の出力端子と、第１の端子から第１の出力端子への信号経路上に挿入された第１のスイッチと、オン状態になることにより第１の出力端子に所定の電圧を伝える第２のスイッチとを備える。【選択図】図１

Description

本開示は、信号を出力する信号出力回路、およびそのような信号出力回路に用いられる信号出力方法に関する。

複数の集積回路（ＬＳＩ;Large-scale Integrated Circuit）間で信号を伝達する際、しばしばＡＣ結合（容量結合）が用いられる。このＡＣ結合により、送信側回路は、受信側回路に対して、信号の直流成分を伝えることなく、交流成分を伝えることができる。そのため、送信側回路の直流レベルと、受信側回路の直流レベルが互いに異なる場合にも、容易に信号を伝達させることができる。

一方、例えば電源投入時などにおいて、送信側回路に過渡的に過大な電圧が発生した場合、このＡＣ結合により、その電圧が受信側回路に伝わることがある。その際、この受信側回路に伝わった電圧が、受信側回路の定格を超えてしまい、受信側回路の特性劣化や、デバイス破壊を招くおそれがある。特に、近年は、集積回路の製造プロセスの微細化が進み、定格電圧が低くなりつつあるため、受信側回路に伝わった過渡的な信号により、受信側回路の特性劣化などが生じやすくなっている。

このような受信側回路の特性劣化などを低減するため、さまざまな技術が開示されている。例えば、特許文献１には、アナログフロントエンド回路（受信側回路）にＡＣ結合されたバッファ回路（送信側回路）と電源との間に、ＲＣフィルタを設けることにより、アナログフロントエンド回路のデバイス保護を図る技術が開示されている。

特開２００７−２１４６８８号公報

このように、複数の集積回路間で信号を伝達する際に、受信側回路において特性劣化やデバイス破壊が生じるおそれを低減することが望まれている。

本開示はかかる問題点に鑑みてなされたもので、その目的は、受信側回路において特性劣化やデバイス破壊が生じるおそれを低減することができる信号出力回路および信号出力方法を提供することにある。

本開示の信号出力回路は、出力バッファと、第１の出力端子と、第１のスイッチと、第２のスイッチとを備えている。出力バッファは、第１の出力信号を出力する第１の端子を有するものである。第１のスイッチは、第１の端子から第１の出力端子への信号経路上に挿入されたものである。第２のスイッチは、オン状態になることにより第１の出力端子に所定の電圧を伝えるものである。

本開示の信号出力方法は、出力バッファの第１の端子から第１の出力信号を出力し、 所定の期間にわたって、第１の端子から第１の出力端子への信号経路上に挿入された第１のスイッチをオフ状態にするとともに、オン状態になることにより第１の出力端子に所定の電圧を供給する第２のスイッチをオン状態にし、その後に、第１のスイッチをオン状態にする動作と、第２のスイッチをオフ状態にする動作とを行うものである。

本開示の信号出力回路では、第１の出力信号が、出力バッファの第１の端子から第１の出力端子に伝えられ、第１の出力端子から出力される。この第１の端子から第１の出力端子への信号経路上には、第１のスイッチが挿入され、また、オン状態になることにより第１の出力端子に所定の電圧を伝える第２のスイッチが設けられている。

本開示の信号出力方法では、所定の期間にわたって、第１のスイッチがオフ状態にされるとともに、第２のスイッチがオン状態にされる。そして、その後に、第１のスイッチをオン状態にする動作と、第２のスイッチをオフ状態にする動作とが行われる。

本開示の信号出力回路によれば、第１のスイッチと第２のスイッチとを設けるようにしたので、受信側回路において特性劣化やデバイス破壊が生じるおそれを低減することができる。

本開示の信号出力方法によれば、所定の期間にわたって、第１のスイッチをオフ状態にするとともに第２のスイッチをオン状態にし、その後に、第１のスイッチをオン状態にする動作と、第２のスイッチをオフ状態にする動作とを行うようにしたので、受信側回路において特性劣化やデバイス破壊が生じるおそれを低減することができる。

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。

本開示の実施の形態に係る受信装置の一構成例を表すブロック図である。 図１に示したスイッチの一構成例を表す回路図である。 図１に示したスイッチの他の構成例を表す回路図である。 図１に示したスイッチの他の構成例を表す回路図である。 図１に示した受信装置の一動作例を表すタイミング波形図である。 比較例に係る受信装置の一構成例を表すブロック図である。 図４に示した受信装置の一動作例を表すタイミング波形図である。 変形例に係る受信装置の一動作例を表すタイミング波形図である。 他の変形例に係る受信装置の一構成例を表すブロック図である。 他の変形例に係る装置の一構成例を表すブロック図である。

以下、本開示の実施の形態について、図面を参照して詳細に説明する。

［構成例］
図１は、実施の形態に係る受信装置の一構成例を表すものである。この受信装置１は、無線信号を受信するものである。なお、本開示の実施の形態に係る信号送信回路および信号送信方法は、本実施の形態により具現化されるので、併せて説明する。

受信装置１は、ＲＦ（Radio Frequency）回路１０と、復調回路５０とを備えている。ＲＦ回路１０は、アンテナ９から供給された信号Ｓrfに基づいてダウンコンバートなどを行って差動信号を生成し、容量素子ＣＰ，ＣＮを介して復調回路５０に供給するものである。すなわち、ＲＦ回路１０は、容量素子ＣＰ，ＣＮを用いて、ＡＣ結合により、差動信号を復調回路５０に供給するようになっている。復調回路５０は、ＲＦ回路１０から供給された差動信号に基づいて無線信号を復調する回路である。この例では、ＲＦ回路１０および復調回路５０は、それぞれ１チップで構成されているものである。

ＲＦ回路１０は、ＲＦ部２０と、電圧生成部１１と、電源制御部１２と、スイッチ制御部１３とを備えている。ＲＦ部２０は、ＬＮＡ（Low Noise Amplifier）２１と、局部発振部２２と、ミキサ２３と、フィルタ２４と、出力バッファ２５と、スイッチ２６Ｐ，２６Ｎと、抵抗素子２７Ｐ，２７Ｎと、スイッチ２８Ｐ，２８Ｎとを有している。

ＬＮＡ２１は、雑音の発生を抑えつつ、アンテナ９から供給された信号Ｓrfを増幅し、差動信号Ｓrf2として出力する回路である。受信装置１では、初段にＬＮＡ２１を設けることにより、受信装置１全体としての信号対雑音比（Ｓ／Ｎ比）を高くすることができ、これにより微弱な電波を受信することができるようになっている。

局部発振部２２は、無線通信の搬送波と同じ周波数を有する差動信号Ｓloを生成する発振回路であり、例えば、ＰＬＬ（Phase Locked Loop）を用いた周波数シンセサイザにより構成されるものである。

ミキサ２３は、差動信号Ｓrf2と差動信号Ｓloとを乗算してダウンコンバートすることにより、搬送波に重畳されている信号成分を抽出し、信号Ｓifとして出力するものである。

フィルタ２４は、差動信号Ｓifから、ミキサ２３において乗算する際に生じる不要な周波数成分を除去することにより、差動信号Ｓif2を生成するローパスフィルタである。

出力バッファ２５は、出力インタフェース回路であり、差動信号Ｓif2に基づいて信号ＳＰ１，ＳＮ１を生成するものである。信号ＳＰ１，ＳＮ１は、アナログ信号であり、コモンモード電圧が電圧Ｖcm1に設定された差動信号である。

スイッチ２６Ｐ，２６Ｎは、スイッチ制御信号ＳＷ１に基づいてオンオフするスイッチであり、例えば、ＭＯＳ（Metal Oxide Semiconductor）型のＦＥＴ（Field Effect Transistor）を含んで構成されるものである。スイッチ２６Ｐの一端には、出力バッファ２５により信号ＳＰ１が供給され、他端は、抵抗素子２７Ｐの一端に接続されるとともにＲＦ回路１０の出力端子ＴＯＰを介して容量素子ＣＰの一端に接続されている。スイッチ２６Ｎの一端には、出力バッファ２５により信号ＳＮ１が供給され、他端は、抵抗素子２７Ｎの一端に接続されるとともにＲＦ回路１０の出力端子ＴＯＮを介して容量素子ＣＮの一端に接続されている。

抵抗素子２７Ｐの一端は、スイッチ２６Ｐの他端に接続されるとともに出力端子ＴＯＰを介して容量素子ＣＰの一端に接続され、他端は、スイッチ２８Ｐの一端に接続されている。抵抗素子２７Ｎの一端は、スイッチ２６Ｎの他端に接続されるとともに出力端子ＴＯＮを介して容量素子ＣＮの一端に接続され、他端は、スイッチ２８Ｎの一端に接続されている。

スイッチ２８Ｐ，２８Ｎは、スイッチ制御信号ＳＷ２に基づいてオンオフするスイッチであり、例えば、ＭＯＳ（Metal Oxide Semiconductor）トランジスタを含んで構成されるものである。スイッチ２８Ｐの一端は、抵抗素子２７Ｐの他端に接続され、他端には、電圧生成部１１により電圧Ｖcm2（後述）が供給されている。スイッチ２８Ｎの一端は、抵抗素子２７Ｎの他端に接続され、他端には、電圧生成部１１により電圧Ｖcm2が供給されている。この電圧Ｖcm2は、後述するように、信号ＳＰ１，ＳＮ１のコモンモード電圧Ｖcm1とほぼ等しい電圧である。

図２Ａ〜２Ｃは、スイッチ２６Ｐ，２６Ｎ、およびスイッチ２８Ｐ，２８Ｎの一構成例を表すものであり、図２ＡはＮ型のＭＯＳトランジスタＭＮ１を用いて構成する例を示し、図２Ｂは、Ｐ型のＭＯＳトランジスタＭＰ１を用いて構成する例を示し、図２Ｃは、いわゆるトランスミッションゲートを用いて構成する例を示す。

図２Ａにおいて、ＭＯＳトランジスタＭＮ１のゲートにはスイッチ制御信号ＳＷ１またはスイッチ制御信号ＳＷ２が印加され、その電圧に基づいてドレイン・ソース間がオンオフする。具体的には、スイッチ制御信号ＳＷ１，ＳＷ２が高レベルのときにオン状態になり、スイッチ制御信号ＳＷ１，ＳＷ２が低レベルのときにオフ状態になる。

図２Ｂにおいて、ＭＯＳトランジスタＭＰ１のゲートにはスイッチ制御信号ＳＷ１またはスイッチ制御信号ＳＷ２が印加され、その電圧に基づいてドレイン・ソース間がオンオフする。具体的には、スイッチ制御信号ＳＷ１，ＳＷ２が低レベルのときにオン状態になり、スイッチ制御信号ＳＷ１，ＳＷ２が高レベルのときにオフ状態になる。

図２Ｃの構成では、Ｎ型のＭＯＳトランジスタＭＮ２と、Ｐ型のＭＯＳトランジスタＭＰ２と、インバータＩＶとを用いてスイッチを構成している。この例では、Ｎ型のＭＯＳトランジスタＭＮ２のソースとＰ型のＭＯＳトランジスタＭＰ２のソースとが互いに接続され、同様に、Ｎ型のＭＯＳトランジスタＭＮ２のドレインとＰ型のＭＯＳトランジスタＭＰ２のドレインとが互いに接続されている。インバータＩＶの入力端子は、Ｎ型のＭＯＳトランジスタＭＮ２のゲートに接続され、出力端子は、Ｐ型のＭＯＳトランジスタＭＰ２のゲートに接続されている。この構成により、ＭＯＳトランジスタＭＮ１のゲートにスイッチ制御信号ＳＷ１またはスイッチ制御信号ＳＷ２が印加され、その電圧に基づいて両端間がオンオフする。具体的には、スイッチ制御信号ＳＷ１，ＳＷ２が高レベルのときにオン状態になり、スイッチ制御信号ＳＷ１，ＳＷ２が低レベルのときにオフ状態になる。

スイッチ２６Ｐ，２６Ｎ，２８Ｐ，２８Ｎは、それぞれ、図２Ａ〜図２Ｃのうちのどの構成を用いてもよい。以下、図２Ｃの構成を用いてこれら４つのスイッチを構成したものとして説明を進める。

電圧生成部１１は、電圧Ｖcm2を生成し、スイッチ２８Ｐ，２８Ｎの他端に供給する回路である。電圧Ｖcm2は、この例では、出力バッファ２５の出力信号ＳＰ１，ＳＮ１のコモンモード電圧Ｖcm1とほぼ等しい電圧である。

電源制御部１２は、ＲＦ部２０に対する電源供給を制御するものである。具体的には、電源制御部１２は、例えば、図示しないＲＳＳＩ（Received Signal Strength Indication）などに基づいて、ＲＦ部２０に対して電源供給を行うか否かを判定し、その判定結果に基づいてＲＦ部２０への電源供給を制御するようになっている。また、電源制御部１２は、ＲＦ部２０への電源供給を行っているか否かを示す制御信号を生成し、スイッチ制御部１３に供給する機能をも有している。

スイッチ制御部１３は、電源制御部１２から供給された制御信号に基づいて、スイッチ制御信号ＳＷ１，ＳＷ２を生成し、スイッチ２６Ｐ，２６Ｎ，２８Ｐ，２８Ｎのオンオフを制御するものである。具体的には、後述するように、スイッチ制御部１３は、電源制御部１２がＲＦ部２０への電源供給を開始する前に、スイッチ２６Ｐ，２６Ｎをオフ状態に設定するとともに、スイッチ２８Ｐ，２８Ｎをオン状態に設定する。そして、電源制御部１２がＲＦ部２０への電源供給を開始し、所定の期間が経過した後に、スイッチ２８Ｐ，２８Ｎをオフ状態に変化させ、その後にスイッチ２６Ｐ，２６Ｎをオン状態にする。これにより、受信装置１では、後述するように、ＲＦ部２０への電源投入に応じて出力バッファ２５の出力信号ＳＰ１，ＳＮ１が過渡的に変化した場合でも、その信号の変化が後段回路（復調回路５０）に与える影響を抑えることができるようになっている。

容量素子ＣＰ，ＣＮは、ＲＦ回路１０と復調回路５０とをＡＣ結合するものである。容量素子ＣＰの一端は、ＲＦ回路１０の出力端子ＴＯＰに接続され、他端は、復調回路５０の入力端子ＴＩＰに接続されている。容量素子ＣＮの一端は、ＲＦ回路１０の出力端子ＴＯＮに接続され、他端は、復調回路５０の入力端子ＴＩＮに接続されている。これにより、ＲＦ回路１０の出力端子ＴＯＰにおける信号ＳＰ２の交流成分が、復調回路５０の入力端子ＴＩＰに伝わるとともに、ＲＦ回路１０の出力端子ＴＯＮにおける信号ＳＮ２の交流成分が、復調回路５０の入力端子ＴＩＮに伝わるようになっている。

復調回路５０は、抵抗素子５１Ｐ，５１Ｎと、入力バッファ５２とを有している。抵抗素子５１Ｐ，５１Ｎは、入力バッファ５２の入力端子にバイアス電圧Ｖbiasを供給するための抵抗素子である。抵抗素子５１Ｐは、一端が復調回路５０の入力端子ＴＩＰを介して容量素子ＣＰの他端に接続され、他端にはバイアス電圧Ｖbiasが供給されている。抵抗素子５１Ｎは、一端が復調回路５０の入力端子ＴＩＮを介して容量素子ＣＮの他端に接続され、他端にはバイアス電圧Ｖbiasが供給されている。入力バッファ５２は、入力インタフェース回路であり、入力端子ＴＩＰの信号ＳＰ３および入力端子ＴＩＮの信号ＳＮ３を受け取るものである。復調回路５０では、この入力バッファ５２の出力信号に基づいて、例えば、図示しないＡ／Ｄ（Analog/Digital Converter）変換部がＡ／Ｄ変換を行い、その後に図示しない復調部が復調処理を行うようになっている。

ここで、出力端子ＴＯＰ，ＴＯＮは、本開示における「第１の出力端子」および「第２の出力端子」の一具体例に対応する。スイッチ２６Ｐ，２６Ｎは、本開示における「第１のスイッチ」および「第３のスイッチ」の一具体例に対応する。スイッチ２８Ｐ，２８Ｎは、本開示における「第２のスイッチ」および「第４のスイッチ」の一具体例に対応する。

［動作および作用］
続いて、本実施の形態の受信装置１の動作および作用について説明する。

（全体動作概要）
まず、図１を参照して、受信装置１の全体動作概要を説明する。ＬＮＡ２１は、アンテナ９から供給された信号Ｓrfを増幅し、差動信号Ｓrf2として出力する。局部発振部２２は、無線通信の搬送波と同じ周波数を有する差動信号Ｓloを生成する。ミキサ２３は、差動信号Ｓrf2と差動信号Ｓloとを乗算してダウンコンバートすることにより、搬送波に重畳されている信号成分を抽出し、信号Ｓifとして出力する。フィルタ２４は、差動信号Ｓifから、ミキサ２３において乗算する際に生じる不要な周波数成分を除去することにより、差動信号Ｓif2を生成する。出力バッファ２５は、差動信号Ｓif2に基づいて信号ＳＰ１，ＳＮ１を生成する。スイッチ２６Ｐ，２６Ｎは、スイッチ制御信号ＳＷ１に基づいてオンオフすることにより、信号ＳＰ１，ＳＮ１を出力端子ＴＯＰ，ＴＯＮに対して供給する。スイッチ２８Ｐ，２８Ｎは、スイッチ制御信号ＳＷ２に基づいてオンオフすることにより、抵抗素子２７Ｐ，２７Ｎを介して、出力端子ＴＯＰ，ＴＯＮに対して電圧Ｖcm2を供給する。電圧生成部１１は、電圧Ｖcm2を生成する。電源制御部１２は、ＲＦ部２０に対する電源供給を制御するとともに、ＲＦ部２０への電源供給を行っているか否かを示す制御信号を生成し、スイッチ制御部１３に供給する。スイッチ制御部１３は、電源制御部１２から供給された制御信号に基づいて、スイッチ制御信号ＳＷ１，ＳＷ２を生成する。そして、ＲＦ回路１０は、出力端子ＴＯＰの信号ＳＰ２を、容量素子ＣＰを介してＡＣ結合により復調回路５０の入力端子ＴＩＰに供給するとともに、出力端子ＴＯＮの信号ＳＮ２を、容量素子ＣＮを介してＡＣ結合により復調回路５０の入力端子ＴＩＮに供給する。

（詳細動作）
スイッチ制御部１３は、電源制御部１２がＲＦ部２０への電源供給を開始する際に、スイッチ２６Ｐ，２６Ｎ，２８Ｐ，２８Ｎを制御する。以下に、この動作の詳細を説明する。

図３は、ＲＦ部２０に対する電源投入時の動作を表すものであり、（Ａ）は信号ＳＰ１，ＳＮ１の波形を示し、（Ｂ）はスイッチ制御信号ＳＷ２の波形を示し、（Ｃ）はスイッチ制御信号ＳＷ１の波形を示し、（Ｄ）は信号ＳＰ２，ＳＮ２の波形を示し、（Ｅ）は信号ＳＰ３，ＳＮ３の波形を示す。この例では、ＲＦ回路１０は、例えば２Ｖの電源電圧で動作し、復調回路５０は、例えば１．２Ｖの電源電圧で動作する。なお、電源投入時では、信号ＳＰ１，ＳＮ１（図３（Ａ））は互いに同じような波形であり、信号ＳＰ２，ＳＮ２（図３（Ｄ））は互いに同じような波形であり、信号ＳＰ３，ＳＮ３（図３（Ｅ））は互いに同じような波形であるため、図３（Ａ），（Ｄ），（Ｅ）では、それぞれ１つの波形のみを示している。

タイミングｔ１以前において、電源制御部１２は、ＲＦ部２０に対して電源供給を停止している。これにより、信号ＳＰ１，ＳＮ１は、０Ｖとなる（図３（Ａ））。また、電圧生成部１１は、電圧Ｖcm2（この例では１．０Ｖ）を生成し、スイッチ２８Ｐ，２８Ｎの他端に供給する。そして、スイッチ制御部１３は、低レベルのスイッチ制御信号ＳＷ１をスイッチ２６Ｐ，２６Ｎに供給して（図３（Ｃ））、スイッチ２６Ｐ，２６Ｎをオフ状態にすると同時に、高レベルのスイッチ制御信号ＳＷ２をスイッチ２８Ｐ，２８Ｎに供給して（図３（Ｂ））、これらのスイッチ２８Ｐ，２８Ｎをオン状態にする。これにより、信号ＳＰ２，ＳＮ２の電圧は、電圧Ｖcm2になる（図３（Ｄ））。また、復調回路５０には電源電圧が供給され、動作状態になっている。これにより、信号ＳＰ３，ＳＮ３の電圧は、バイアス電圧Ｖbias（この例では０．６Ｖ）に設定される（図３（Ｅ））。

次に、電源制御部１２は、タイミングｔ１において、ＲＦ部２０に対して電源供給を開始する。これにより、この例では、出力バッファ２５の出力信号ＳＰ１，ＳＮ１が過渡的に一旦２．０Ｖ付近（すなわちＲＦ回路１０の電源電圧付近）まで上昇し、その後に低下して、最終的にコモンモード電圧Ｖcm1（この例では１．０Ｖ）に収束する（図３（Ａ））。このとき、スイッチ２６Ｐ，２６Ｎはオフ状態であるため、信号ＳＰ２，ＳＮ２の電圧は、電圧Ｖcm2に維持され、信号ＳＰ３，ＳＮ３の電圧は、バイアス電圧Ｖbiasに維持される（図３（Ｄ），（Ｅ））。

次に、スイッチ制御部１３は、タイミングｔ２において、スイッチ制御信号ＳＷ２を高レベルから低レベルに変化させる（図３（Ｂ））。これにより、スイッチ２８Ｐ，２８Ｎがオン状態からオフ状態に変化し、出力端子ＴＯＰ，ＴＯＮは電気的にフローティング状態になり、信号ＳＰ２，ＳＮ２の電圧は電圧Ｖcm2に維持される（図３（Ｄ））。よって、復調回路５０の入力信号ＳＰ３，ＳＮ３の電圧もまた、バイアス電圧Ｖbiasに維持される（図３（Ｅ））。

次に、スイッチ制御部１３は、タイミングｔ３において、スイッチ制御信号ＳＷ１を低レベルから高レベルに変化させる（図３（Ｃ））。これにより、スイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化し、出力端子ＴＯＰ，ＴＯＮは、出力バッファ２５に接続される。このとき、図３（Ｄ）に示したように、タイミングｔ３の前後では、出力端子ＴＯＰ，ＴＯＮの電圧（信号ＳＰ２，ＳＮ２の電圧）はほとんど変化しない。すなわち、タイミングｔ３の直前において、スイッチ２６Ｐ，２６Ｎの一端の電圧（信号ＳＰ１，ＳＮ１の電圧、図３（Ａ））であるコモンモード電圧Ｖcm1は、スイッチ２６Ｐ，２６Ｎの他端における電圧Ｖcm2（信号ＳＰ２，ＳＮ２の電圧、図３（Ｄ））とほぼ等しいため、スイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化しても、信号ＳＰ２，ＳＮ２の電圧はほとんど変化しない。よって、復調回路５０の入力信号ＳＰ３，ＳＮ３の電圧もほとんど変化せず、バイアス電圧Ｖbiasに維持される（図３（Ｅ））。

そして、これ以降において、ＲＦ回路１０の出力バッファ２５は、復調回路５０に対して差動信号を供給する。

このように、受信装置１では、電源制御部１２がＲＦ部２０への電源供給を開始する前に、スイッチ制御部１３は、スイッチ２６Ｐ，２６Ｎをオフ状態に設定する。そして、電源制御部１２がＲＦ部２０への電源供給を開始し、所定の期間が経過した後に、スイッチ２６Ｐ，２６Ｎをオン状態にする。これにより、受信装置１では、電源投入時（タイミングｔ１）において出力バッファ２５の出力信号ＳＰ１，ＳＮ１が過渡的に変化した場合でも、復調回路５０にその信号が伝わるおそれを低減することができ、復調回路５０において特性劣化やデバイス破壊が生じるおそれを低減することができる。

また、受信装置１では、スイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化する前に、スイッチ２８Ｐ，２８Ｎを介して、出力端子ＴＯＰ，ＴＯＮの電圧を、出力バッファ２５のコモンモード電圧Ｖcm1にほぼ等しい電圧Ｖcm2に設定するようにしたので、スイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化するタイミングｔ３における、出力端子ＴＯＰ，ＴＯＮの電圧変化を小さくすることができ、復調回路５０において特性劣化やデバイス破壊が生じるおそれを低減することができる。

また、受信装置１では、スイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化する前に、スイッチ２８Ｐ，２８Ｎがオン状態からオフ状態に変化するようにしたので、スイッチ２６Ｐ，２６Ｎと、スイッチ２８Ｐ，２８Ｎとが同時にオンすることがないため、仮に、コモンモード電圧Ｖcm1と電圧Ｖcm2とが互いに異なっていた場合でも、その電圧差に起因して出力端子ＴＯＰ，ＴＯＮに過渡的な電圧変化が生じるおそれを低減することができ、復調回路５０において特性劣化やデバイス破壊が生じるおそれを低減することができる。

（比較例）
次に、比較例に係る受信装置１Ｒについて説明する。本比較例は、スイッチ２６Ｐ，２６Ｎなどを設けずにＲＦ回路を構成したものである。

図４は、比較例に係る受信装置１Ｒの一構成例を表すものである。受信装置１Ｒは、ＲＦ回路１０Ｒを備えている。このＲＦ回路１０Ｒは、本実施の形態に係るＲＦ回路１０と比べて、スイッチ２６Ｐ，２６Ｎ，２８Ｐ，２８Ｎ、抵抗素子２７Ｐ，２７Ｎ、電圧生成部１１およびスイッチ制御部１３を省いたものである。

図５は、ＲＦ部２０Ｒに対する電源投入時の動作を表すものであり、（Ａ）は信号ＳＰ１，ＳＮ１の波形を示し、（Ｂ）は信号ＳＰ３，ＳＮ３の波形を示す。電源制御部１２は、タイミングｔ１１において、ＲＦ部２０Ｒに対して電源供給を開始する。これにより、本実施の形態の場合（図３（Ａ））と同様に、出力バッファ２５の出力信号ＳＰ１，ＳＮ１が過渡的に一旦２．０Ｖ付近まで上昇し、その後に低下して、最終的にコモンモード電圧Ｖcm1に収束する（図５（Ａ））。このとき、この過渡的な信号は容量素子ＣＰ，ＣＮを介して復調回路５０に伝わる。具体的には、図５（Ｂ）に示したように、信号ＳＰ３，ＳＮ３の電圧は、タイミングｔ１１において、バイアス電圧Ｖbiasから２．４Ｖ付近まで上昇し、その後に低下して、バイアス電圧Ｖbiasに向かって収束していく。

このように、比較例に係る受信装置１Ｒでは、電源投入時（タイミングｔ１１）において出力バッファ２５の出力信号ＳＰ１，ＳＮ１が過渡的に変化した場合に、その信号が復調回路５０に伝わってしまうおそれがある。なお、一般に、集積回路の入出力端子には、ＥＳＤ（Electro-Static Discharge）に対する耐性を高めることを目的として保護ダイオードが設けられているが、信号の波形などによっては、この保護ダイオードによっても電圧の変化を抑制できず、図５のように電圧が大きく変化してしまうことがある。そして、このように復調回路５０に伝わった電圧が大きい場合には、復調回路５０に特性劣化やデバイス破壊が生じるおそれがある。特に、復調回路５０が、微細化の進んだ製造プロセスにより製造されている場合には、定格電圧が低いため、より大きな特性劣化などが生じうる。

一方、本実施の形態に係る受信装置１では、スイッチ２６Ｐ，２６Ｎなどを設けるようにしたので、電源投入時（タイミングｔ１１）において出力バッファ２５の出力信号ＳＰ１，ＳＮ１が過渡的に変化した場合でも、そのスイッチ２６Ｐ，２６Ｎをオフ状態にすることにより、復調回路５０にその信号が伝わるおそれを低減することができる。これにより、受信装置１では、復調回路５０に特性劣化やデバイス破壊が生じるおそれを低減することができる。

［効果］
以上のように本実施の形態では、スイッチ２６Ｐ，２６Ｎを設けるようにしたので、出力バッファ２５の出力信号が過渡的に変化した場合でも、後段回路にその信号が伝わるおそれを低減することができ、後段回路において特性劣化やデバイス破壊が生じるおそれを低減することができる。

また、本実施の形態では、スイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化する前に、出力端子の電圧を、出力バッファのコモンモード電圧Ｖcm1にほぼ等しい電圧Ｖcm2に設定するようにしたので、後段回路において特性劣化やデバイス破壊が生じるおそれを低減することができる。

また、本実施の形態では、スイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化する前に、スイッチ２８Ｐ，２８Ｎがオン状態からオフ状態に変化するようにしたので、スイッチ２６Ｐ，２６Ｎと、スイッチ２８Ｐ，２８Ｎとが同時にオンすることがないため、後段回路において特性劣化やデバイス破壊が生じるおそれを低減することができる。

［変形例１］
上記実施の形態では、コモンモード電圧Ｖcm1と電圧Ｖcm2とは、互いにほぼ等しい電圧としたが、これに限定されるものではなく、スイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化する際に、後段回路において特性劣化が生じない程度に、互いに異なる電圧であってもよい。

［変形例２］
上記実施の形態では、スイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化する前に、スイッチ２８Ｐ，２８Ｎをオン状態からオフ状態に変化させたが、これに限定されるものではない。これに代えて、例えば、スイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化するタイミングと同じタイミングで、スイッチ２８Ｐ，２８Ｎをオン状態からオフ状態に変化させてもよい。

また、例えば、図６に示すように、タイミングｔ２２においてスイッチ２６Ｐ，２６Ｎがオフ状態からオン状態に変化した後に、タイミングｔ２３においてスイッチ２８Ｐ，２８Ｎをオン状態からオフ状態に変化させてもよい。この場合には、タイミングｔ２２〜ｔ２３の期間において、スイッチ２６Ｐ，２６Ｎと、スイッチ２８Ｐ，２８Ｎとが、同時にオン状態になる。よって、例えばコモンモード電圧Ｖcm1と電圧Ｖcm2とが異なる場合には、この期間において、電圧生成部１１と出力バッファ２５との間で、スイッチ２６Ｐ、抵抗素子２７Ｐ、およびスイッチ２８Ｐを介して電流が流れるとともに、スイッチ２６Ｎ、抵抗素子２７Ｎ、およびスイッチ２８Ｎを介して電流が流れ、その結果、出力端子ＴＯＰ，ＴＯＮに過渡的な電圧変化が生じるおそれがある。よって、この場合には、抵抗素子２７Ｐ，２７Ｎの抵抗値を適切に設定する必要がある。これにより、出力端子ＴＯＰ，ＴＯＮに電圧変化が生じるおそれを低減することができる。

［変形例３］
上記実施の形態では、抵抗素子２７Ｐ，２７Ｎを設けたが、これに限定されるものではなく、これに代えて、例えば、図７に示す受信装置１Ｂのように、これらの抵抗素子２７Ｐ，２７Ｎを省いてもよい。この場合には、スイッチ２６Ｐ，２６Ｎとスイッチ２８Ｐ，２８Ｎとがともにオン状態にならないようにするのが望ましい。

［変形例４］
上記実施の形態では、電源投入時において、スイッチ２６Ｐ，２６Ｎ，２８Ｐ，２８Ｎをオンオフしたが、これに限定されるものではなく、これに代えて、出力バッファ２５の出力信号ＳＰ１，ＳＮ１が過渡的に変化するような様々なケースにおいて、スイッチ２６Ｐ，２６Ｎ，２８Ｐ，２８Ｎをオンオフするようにしてもよい。例えば、ＲＦ回路１０が、特性を調整するいわゆるキャリブレーション機能を有する場合において、そのキャリブレーション動作に起因して出力バッファ２５の出力信号ＳＰ１，ＳＮ１が過渡的に変化するようなケースに適用することができる。具体的には、例えば、キャリブレーションにより、ＬＮＡ２１や出力バッファ２５のゲインを変更した場合には、出力バッファ２５の出力信号ＳＰ１，ＳＮ１が過渡的に変化するおそれがある。このような場合に、上記実施の形態と同様にスイッチ２６Ｐ，２６Ｎ，２８Ｐ，２８Ｎをオンオフすることにより、後段回路にその信号が伝わるおそれを低減することができ、後段回路において特性劣化やデバイス破壊が生じるおそれを低減することができる。

以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。

例えば、上記実施の形態などでは、本技術を、無線信号を受信する受信装置に適用したが、これに限定されるものではなく、ＡＣ結合により信号を伝送する用途であれば、どのようなものにも適用することができる。

また、例えば、上記実施の形態などでは、本技術を、差動信号を伝送する用途に適用したが、これに限定されるものではなく、単相信号を伝送する用途に適用してもよい。この場合の例を図８に示す。この例では、送信側回路６０は、容量素子ＣＡＰを介してＡＣ結合により、単相信号を受信側回路７０に伝送する。送信側回路６０は、電圧生成部６１と、出力バッファ６５と、スイッチ６６と、抵抗素子６７と、スイッチ６８とを備えている。電圧生成部６１は、電圧Ｖ１を生成するものである。出力バッファ６５は、電圧Ｖ１とほぼ等しい電圧Ｖ２を直流レベルとしたアナログ信号を出力するバッファである。スイッチ６６は、スイッチ制御信号ＳＷ１に基づいてオンオフするスイッチであり、一端は出力バッファ６５の出力端子に接続され、他端は送信側回路６０の出力端子ＴＯを介して容量素子ＣＡＰの一端に接続されるとともに抵抗素子６７の一端に接続されている。抵抗素子６７の一端は、スイッチ６６の他端に接続されるとともに出力端子ＴＯを介して容量素子ＣＡＰの一端に接続され、他端は、スイッチ６８の一端に接続されている。スイッチ６８はスイッチ制御信号ＳＷ２に基づいてオンオフするスイッチであり、一端は抵抗素子６７の他端に接続され、他端には電圧生成部６１により電圧Ｖ１が供給されている。受信側回路７０は、抵抗素子７１と、入力バッファ７２とを有している。抵抗素子７１は、入力バッファ７２の入力端子にバイアス電圧Ｖbias2を供給するための抵抗素子であり、一端が受信側回路７０の入力端子ＴＩを介して容量素子ＣＡＰの他端に接続され、他端にはバイアス電圧Ｖbias2が供給されている。入力バッファ７２は、入力端子ＴＩの信号を受け取るものである。

また、例えば、上記実施の形態などでは、抵抗素子２７Ｐおよびスイッチ２８Ｐのうち、抵抗素子２７Ｐを出力端子ＴＯＰに接続するとともにスイッチ２８Ｐを電圧生成部１１に接続し、同様に、抵抗素子２７Ｎおよびスイッチ２８Ｎのうち、抵抗素子２７Ｎを出力端子ＴＯＮに接続するとともにスイッチ２８Ｎを電圧生成部１１に接続したが、これに限定されるものではない。これに代えて、抵抗素子２７Ｐおよびスイッチ２８Ｐのうち、抵抗素子２７Ｐを電圧生成部１１に接続するとともにスイッチ２８Ｐを出力端子ＴＯＰに接続し、同様に、抵抗素子２７Ｎおよびスイッチ２８Ｎのうち、抵抗素子２７Ｎを電圧生成部１１に接続するとともにスイッチ２８Ｎを出力端子ＴＯＮに接続してもよい。

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

なお、本技術は以下のような構成とすることができる。

（１）第１の出力信号を出力する第１の端子を有する出力バッファと、
第１の出力端子と、
前記第１の端子から前記第１の出力端子への信号経路上に挿入された第１のスイッチと、
オン状態になることにより前記第１の出力端子に所定の電圧を伝える第２のスイッチと
を備えた信号出力回路。

（２）前記所定の電圧を生成する電圧生成部と、
前記電圧生成部と前記第１の出力端子との間に、前記第２のスイッチと直列に設けられた抵抗素子と
をさらに備えた
前記（１）に記載の信号出力回路。

（３）所定の期間にわたって、前記第１のスイッチをオフ状態にするとともに前記第２のスイッチをオン状態にし、その後に、前記第１のスイッチをオン状態にする動作と、前記第２のスイッチをオフ状態にする動作とを行う制御部をさらに備えた
前記（１）または（２）に記載の信号出力回路。

（４）前記制御部は、前記第２のスイッチをオフ状態にしたタイミング以後のタイミングで前記第１のスイッチをオン状態にする
前記（３）に記載の信号出力回路。

（５）前記制御部は、前記第１のスイッチをオン状態にし、その後に前記第２のスイッチをオフ状態にする
前記（３）に記載の信号出力回路。

（６）前記所定の期間内に、前記第１の出力信号が過渡的に変化する
前記（３）から（５）のいずれかに記載の信号出力回路。

（７）前記所定の期間内に、前記出力バッファへの電源投入が行われる
前記（３）から（６）のいずれかに記載の信号出力回路。

（８）前記所定の期間内に、キャリブレーション動作が行われる
前記（３）から（６）のいずれかに記載の信号出力回路。

（９）前記第１の出力端子は、容量素子を介して次段回路と接続される
前記（１）から（８）のいずれかに記載の信号出力回路。

（１０）前記出力バッファは、さらに、前記第１の出力信号とともに差動信号を構成する第２の出力信号を生成する第２の端子を有し、
第２の出力端子と、
前記第２の端子から前記第２の出力端子への信号経路上に挿入された第３のスイッチと、
オン状態になることにより前記第２の出力端子に前記所定の電圧を供給する第４のスイッチと
をさらに備えた
前記（１）に記載の信号出力回路。

（１１）前記所定の電圧を生成する電圧生成部と、
前記電圧生成部と前記第１の出力端子との間に、前記第２のスイッチと直列に設けられた第１の抵抗素子と、
前記電圧生成部と前記第２の出力端子との間に、前記第４のスイッチと直列に設けられた第２の抵抗素子と
をさらに備えた
前記（１０）に記載の信号出力回路。

（１２）前記所定の電圧は、前記差動信号のコモンモード電圧とほぼ等しい
前記（１０）または（１１）に記載の信号出力回路。

（１３）出力バッファの第１の端子から第１の出力信号を出力し、
所定の期間にわたって、前記第１の端子から第１の出力端子への信号経路上に挿入された第１のスイッチをオフ状態にするとともに、オン状態になることにより前記第１の出力端子に所定の電圧を供給する第２のスイッチをオン状態にし、
その後に、前記第１のスイッチをオン状態にする動作と、前記第２のスイッチをオフ状態にする動作とを行う
信号出力方法。

１，１Ｂ…受信装置、９…アンテナ、１０…ＲＦ回路、１１，６１…電圧生成部、１２…電源制御部、１３…スイッチ制御部、２０…ＲＦ部、２１…ＬＮＡ、２２…局部発振部、２３…ミキサ、２４…フィルタ、２５，６５…出力バッファ、２６Ｐ，２６Ｎ，２８Ｐ，２８Ｎ，６６，６８…スイッチ、２７Ｐ，２７Ｎ，５１Ｐ，５１Ｎ，６７，７１…抵抗素子、５０…復調回路、５２，７２…入力バッファ、６０…送信側回路、７０…受信側回路、ＣＡＰ，ＣＰ，ＣＮ…容量素子、ＩＶ…インバータ、ＭＮ１，ＭＮ２，ＭＰ１，ＭＰ２…トランジスタ、ＳＰ１〜ＳＰ３，ＳＮ１〜ＳＮ３，Ｓrf…信号、Ｓif，Ｓif2，Ｓlo，Ｓrf2…差動信号、ＳＷ１，ＳＷ２…スイッチ制御信号、ＴＩＰ，ＴＩＮ…入力端子、ＴＯＰ，ＴＯＮ…出力端子、Ｖcm1…コモンモード電圧、Ｖcm2，Ｖ１，Ｖ２…電圧、Ｖbias，Ｖbias2…バイアス電圧。

Claims (13)

1. 第１の出力信号を出力する第１の端子を有する出力バッファと、
   第１の出力端子と、
   前記第１の端子から前記第１の出力端子への信号経路上に挿入された第１のスイッチと、
   オン状態になることにより前記第１の出力端子に所定の電圧を伝える第２のスイッチと
   を備えた信号出力回路。
2. 前記所定の電圧を生成する電圧生成部と、
   前記電圧生成部と前記第１の出力端子との間に、前記第２のスイッチと直列に設けられた抵抗素子と
   をさらに備えた
   請求項１に記載の信号出力回路。
3. 所定の期間にわたって、前記第１のスイッチをオフ状態にするとともに前記第２のスイッチをオン状態にし、その後に、前記第１のスイッチをオン状態にする動作と、前記第２のスイッチをオフ状態にする動作とを行う制御部をさらに備えた
   請求項１に記載の信号出力回路。
4. 前記制御部は、前記第２のスイッチをオフ状態にしたタイミング以後のタイミングで前記第１のスイッチをオン状態にする
   請求項３に記載の信号出力回路。
5. 前記制御部は、前記第１のスイッチをオン状態にし、その後に前記第２のスイッチをオフ状態にする
   請求項３に記載の信号出力回路。
6. 前記所定の期間内に、前記第１の出力信号が過渡的に変化する
   請求項３に記載の信号出力回路。
7. 前記所定の期間内に、前記出力バッファへの電源投入が行われる
   請求項３に記載の信号出力回路。
8. 前記所定の期間内に、キャリブレーション動作が行われる
   請求項３に記載の信号出力回路。
9. 前記第１の出力端子は、容量素子を介して次段回路と接続される
   請求項１に記載の信号出力回路。
10. 前記出力バッファは、さらに、前記第１の出力信号とともに差動信号を構成する第２の出力信号を生成する第２の端子を有し、
    第２の出力端子と、
    前記第２の端子から前記第２の出力端子への信号経路上に挿入された第３のスイッチと、
    オン状態になることにより前記第２の出力端子に前記所定の電圧を供給する第４のスイッチと
    をさらに備えた
    請求項１に記載の信号出力回路。
11. 前記所定の電圧を生成する電圧生成部と、
    前記電圧生成部と前記第１の出力端子との間に、前記第２のスイッチと直列に設けられた第１の抵抗素子と、
    前記電圧生成部と前記第２の出力端子との間に、前記第４のスイッチと直列に設けられた第２の抵抗素子と
    をさらに備えた
    請求項１０に記載の信号出力回路。
12. 前記所定の電圧は、前記差動信号のコモンモード電圧とほぼ等しい
    請求項１０に記載の信号出力回路。
13. 出力バッファの第１の端子から第１の出力信号を出力し、
    所定の期間にわたって、前記第１の端子から第１の出力端子への信号経路上に挿入された第１のスイッチをオフ状態にするとともに、オン状態になることにより前記第１の出力端子に所定の電圧を供給する第２のスイッチをオン状態にし、
    その後に、前記第１のスイッチをオン状態にする動作と、前記第２のスイッチをオフ状態にする動作とを行う
    信号出力方法。
    
    
    

Images