TWI489778B - 介面電路 - Google Patents

介面電路 Download PDF

Info

Publication number
TWI489778B
TWI489778B TW101134246A TW101134246A TWI489778B TW I489778 B TWI489778 B TW I489778B TW 101134246 A TW101134246 A TW 101134246A TW 101134246 A TW101134246 A TW 101134246A TW I489778 B TWI489778 B TW I489778B
Authority
TW
Taiwan
Prior art keywords
switch
resistor
circuit
interface circuit
common mode
Prior art date
Application number
TW101134246A
Other languages
English (en)
Other versions
TW201414202A (zh
Inventor
Tse Hung Wu
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW101134246A priority Critical patent/TWI489778B/zh
Priority to US13/786,561 priority patent/US8723583B2/en
Publication of TW201414202A publication Critical patent/TW201414202A/zh
Application granted granted Critical
Publication of TWI489778B publication Critical patent/TWI489778B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/084—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold modified by switching, e.g. by a periodic signal or by a signal in synchronism with the transitions of the output signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Logic Circuits (AREA)

Description

介面電路
本揭露是有關於一種電路，且特別是有關於一種介面電路。
請同時參照第1圖及第2圖，第1圖繪示係為傳統介面電路之電路圖，第2圖繪示係為傳統介面電路之訊號時序圖。傳統介面電路1包括接收器11、共模電容Ccom 、終端電阻R1、終端電阻R2、開關SW1及開關SW2，且接收器11包括通道ch1及通道ch2。開關SW1及開關SW2分別受控於開關控制訊號SSW1 及SSW2 將終端電阻R1及終端電阻R2耦接至共模電容Ccom 。開關SW1及開關SW2的導通瞬間將因共模電容Ccom 的瞬間放電而於通道ch1及通道ch2上產生雜訊△V1及△V2。
本揭露係有關於一種介面電路，其係用以抑制通道上的雜訊，進而防止接收器的錯誤判讀。
根據本揭露，提出一種介面電路。介面電路包括接收器、第一終端電阻、第二終端電阻、開關電路及開關控制電路，且接收器包括第一通道及第二通道。第一通道接收一第一通道電壓，而第二通道接收第二通道電壓。開關控制電路根據第一通道電壓及第二通道電壓控制開關電路於第一終端電阻或第二終端電阻耦接共模電容前對共模 電容進行放電。
為了對本揭露之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：
請同時參照第3圖，第3圖繪示係為依照下述實施例之一種介面電路之示意圖。介面電路3能操作於大電壓擺幅的低速低功率訊號模式或低電壓擺幅的高速差動訊號模式。介面電路3包括接收器31、共模電容Ccom 、終端電阻R1、終端電阻R2、開關電路32及開關控制電路33。在高速差動訊號模式會需要將終端電阻R1及終端電阻R2耦接至共模電容Ccom 以維持訊號接收完整性。
接收器31包括通道ch1及通道ch2。通道ch1接收通道電壓Vch1 ，而通道ch2接收通道電壓Vch2 。在高速差動訊號模式下，通道電壓Vch1 及通道電壓Vch2 係做為差動訊號。開關控制電路33根據通道電壓Vch1 及通道電壓Vch2 控制開關電路32於終端電阻R1或終端電阻R2耦接共模電容Ccom 前對共模電容Ccom 進行放電，以抑制終端電阻R1或終端電阻R2耦接共模電容Ccom 的瞬間所產生的雜訊。
第一實施例
請同時參照第4圖及第5圖，第4圖繪示係為依照第一實施例之介面電路之電路圖，第5圖繪示係為一種依照第一實施例之一種訊號時序圖。前述介面電路3於第一實 施例係以介面電路3(1)為例說明，而開關電路32於第一實施例係以開關電路32(1)為例說明。開關電路32(1)包括開關SW1至SW4。開關SW3之內阻例如係大於開關SW1，而開關SW4之內阻例如係大於開關SW2之內阻。開關SW1耦接終端電阻R1與共模電容Ccom ，開關SW2耦接終端電阻R2與共模電容Ccom 。開關SW3於共模電容Ccom 與通道ch1之間提供一放電路徑，而開關SW4於共模電容Ccom 與通道ch2之間提供另一放電路徑。
開關控制電路33根據通道電壓Vch1 及通道電壓Vch2 產生開關控制訊號SSW1 至SSW4 ，且開關SW1至SW4受控於開關控制訊號SSW1 至SSW4 。開關控制電路33於開關SW1及開關SW2導通(Turn On)前，控制開關SW3及開關SW4導通。開關SW1及開關SW2前，共模電容Ccom 經由開關SW3及開關SW4進行放電，使得共模電壓Vcom 隨之下降。如此一來，將能抑制開關SW1及開關SW2導通的瞬間於通道ch1及通道ch2上所產生的雜訊△V1’及△V2’。
第二實施例
請同時參照第4圖及第6圖，第6圖繪示係為一種依照第二實施例之一種訊號時序圖。第二實施例與第一實施例主要不同之處在於第二實施例之開關控制訊號SSW3 及SSW4 控制開關SW3及開關SW4的導通狀態與第一實施例不同。於第二實施例中，開關控制電路331於通道電壓Vch1 由高電位轉換為低電位後且通道電壓Vch2 由高電位轉 換為低電位前，控制開關SW3及開關SW4導通。如此一來，第二實施例之共模電容Ccom 能較第一實施例之共模電容Ccom 更早地進行放電。
第三實施例
請同時參照第4圖及第7圖，第7圖繪示係為一種依照第三實施例之一種訊號時序圖。第三實施例與第一實施例主要不同之處在於第三實施例之開關控制訊號SSW1 至SSW4 控制開關SW1至開關SW4的導通狀態與第一實施例不同。開關控制電路33於開關SW1至開關SW4完全導通前，分別控制開關SW1至開關SW4部份導通。換言之，開關控制電路33能藉由開關控制訊號SSW1 至SSW4 來控制開關SW1至開關SW4的導通或關閉速度，以分段導通或關閉開關SW1至開關SW4。
第四實施例
請參照第8圖，第8圖繪示係為依照第四實施例之介面電路之電路圖。前述介面電路3於第四實施例係以介面電路3(2)為例說明，而開關電路32於第四實施例係以開關電路32(2)為例說明。第四實施例與第一實施例主要不同之處在於開關電路32(2)更包括電阻R3及R4。共模電容Ccom 係經電阻R3耦接至開關SW3，而共模電容Ccom 係經電阻R4耦接至開關SW4。
第五實施例
請參照第9圖，第9圖繪示係為依照第五實施例之介面電路之電路圖。前述介面電路3於第五實施例係以介面電路3(3)為例說明，而開關電路32於第五實施例係以開關電路32(3)為例說明。第五實施例與第一實施例主要不同之處在於開關電路32(3)更包括電阻R5及R6。共模電容Ccom 係經開關SW3耦接至電阻R5，而共模電容Ccom 係經開關SW4耦接至電阻R6。
第六實施例
請參照第10圖，第10圖繪示係為依照第六實施例之介面電路之電路圖。前述介面電路3於第六實施例係以介面電路3(4)為例說明，而開關電路32於第六實施例係以開關電路32(4)為例說明。第六實施例與第四實施例主要不同之處在於開關電路32(4)更包括電阻R5及R6。開關SW3經電阻R5耦接至通道ch1，而開關SW4經電阻R6耦接至通道ch2。
第七實施例
請同時參照第11圖及第12圖，第11圖繪示係為依照第七實施例之介面電路之電路圖，第12圖繪示係為一種依照第七實施例之一種訊號時序圖。前述介面電路3於第七實施例係以介面電路3(5)為例說明，而開關電路32於第七實施例係以開關電路32(5)為例說明。開關電路32(5)包括開關SW1及SW2。開關SW1及SW2受控於開關控制電路33根據通道電壓Vch1 及通道電壓Vch2 所產生之開 關控制訊號SSW1 及SSW2 。開關SW1耦接終端電阻R1與共模電容Ccom ，而開關SW2耦接終端電阻R2與共模電容Ccom 。開關控制電路33於開關SW2導通(Turn On)前，控制開關SW1導通。
除此之外，在另一實施例中，開關控制電路33能於開關SW1及開關SW2完全導通前，分別控制開關SW1及開關SW2部份導通。換言之，開關控制電路33能藉由開關控制訊號SSW1 及SSW2 來控制開關SW1及開關SW2的導通或關閉速度，以分段導通或關閉開關SW1及開關SW2。
綜上所述，雖然本揭露已以實施例揭露如上，然其並非用以限定本揭露。本揭露所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
1‧‧‧傳統介面電路
3、3(1)、3(2)、3(3)、3(4)、3(5)‧‧‧介面電路
11、31‧‧‧接收器
32、32(1)、32(2)、32(3)、32(4)、32(5)‧‧‧開關電路
33‧‧‧開關控制電路
Ccom ‧‧‧共模電容
ch1、ch2‧‧‧通道
R1、R2‧‧‧終端電阻
R3~R6‧‧‧電阻
SW1~SW4‧‧‧開關
SSW1 至SSW4 ‧‧‧開關控制訊號
Vch1 、Vch2 ‧‧‧通道電壓
Vcom ‧‧‧共模電壓
△V1、△V2、△V1’、△V2’‧‧‧雜訊
第1圖繪示係為傳統介面電路之電路圖。
第2圖繪示係為傳統介面電路之訊號時序圖。
第3圖繪示係為依照下述實施例之一種介面電路之示意圖。
第4圖繪示係為依照第一實施例之介面電路之電路圖。
第5圖繪示係為一種依照第一實施例之一種訊號時序圖。
第6圖繪示係為一種依照第二實施例之一種訊號時序圖。
第7圖繪示係為一種依照第三實施例之一種訊號時序圖。
第8圖繪示係為依照第四實施例之介面電路之電路圖。
第9圖繪示係為依照第五實施例之介面電路之電路圖。
第10圖繪示係為依照第六實施例之介面電路之電路圖。
第11圖繪示係為依照第七實施例之介面電路之電路圖。
第12圖繪示係為一種依照第七實施例之一種訊號時序圖。
3‧‧‧介面電路
31‧‧‧接收器
32‧‧‧開關電路
33‧‧‧開關控制電路
Ccom ‧‧‧共模電容
R1、R2‧‧‧終端電阻
ch1、ch2‧‧‧通道
Vch1 、Vch2 ‧‧‧通道電壓

Claims (11)

  1. 一種介面電路，包括：一接收器，包括：一第一通道，用以接收一第一通道電壓；及一第二通道，用以接收一第二通道電壓；一共模電容；一第一終端電阻；一第二終端電阻；一開關電路；以及一開關控制電路，用以根據該第一通道電壓及該第二通道電壓控制該開關電路於該第一終端電阻或該第二終端電阻耦接該共模電容前對該共模電容進行放電。
  2. 如申請專利範圍第1項所述之介面電路，其中該開關電路包括：一第一開關，用以耦接該第一終端電阻與該共模電容；一第二開關，用以耦接該第二終端電阻與該共模電容；一第三開關，用以於該共模電容與該第一通道之間提供一第一放電路徑；以及一第四開關，用以於該共模電容與該第二通道之間提供一第二放電路徑。
  3. 如申請專利範圍第2項所述之介面電路，其中該開關控制電路於該第一開關及該第二開關導通(Turn On)前，控制該第三開關及該第四開關導通。
  4. 如申請專利範圍第2項所述之介面電路，其中該開關控制電路於該第一通道電壓由高電位轉換為低電位後且該第二通道電壓由高電位轉換為低電位前，控制該第三開關及該第四開關導通。
  5. 如申請專利範圍第2項所述之介面電路，其中該開關控制電路於該第一開關、該第二開關、該第三開關及該第四開關完全導通前，分別控制該第一開關、該第二開關、該第三開關及該第四開關部份導通。
  6. 如申請專利範圍第2項所述之介面電路，其中該第三開關之內阻大於該第一開關之內阻，該第四開關之內阻大於該第二開關之內阻。
  7. 如申請專利範圍第2項所述之介面電路，其中該開關電路更包括：一第一電阻，該共模電容係經該第一電阻耦接至該第三開關；以及一第二電阻，該共模電容係經該第二電阻耦接至該第四開關。
  8. 如申請專利範圍第7項所述之介面電路，其中該開關電路更包括：一第三電阻，該第三開關經該第三電阻耦接至該第一通道；以及一第四電阻，該第四開關經該第四電阻耦接至該第二通道。
  9. 如申請專利範圍第2項所述之介面電路，其中該開關電路更包括： 一第一電阻，該共模電容係經該第三開關耦接至該第一電阻；以及一第二電阻，該共模電容係經該第四開關耦接至該第二電阻。
  10. 如申請專利範圍第1項所述之介面電路，其中該開關電路包括：一第一開關，用以耦接該第一終端電阻與該共模電容；以及一第二開關，用以耦接該第二終端電阻與該共模電容，該開關控制電路於該第二開關導通(Turn On)前，控制該第一開關導通。
  11. 如申請專利範圍第10項所述之介面電路，其中該開關控制電路於該第一開關及該第二開關完全導通前，分別控制該第一開關及該第二開關部份導通。
TW101134246A 2012-09-19 2012-09-19 介面電路 TWI489778B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101134246A TWI489778B (zh) 2012-09-19 2012-09-19 介面電路
US13/786,561 US8723583B2 (en) 2012-09-19 2013-03-06 Interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101134246A TWI489778B (zh) 2012-09-19 2012-09-19 介面電路

Publications (2)

Publication Number Publication Date
TW201414202A TW201414202A (zh) 2014-04-01
TWI489778B true TWI489778B (zh) 2015-06-21

Family

ID=50273850

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134246A TWI489778B (zh) 2012-09-19 2012-09-19 介面電路

Country Status (2)

Country Link
US (1) US8723583B2 (zh)
TW (1) TWI489778B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050722A (ja) * 2013-09-04 2015-03-16 ソニー株式会社 信号出力回路および信号出力方法
KR102423987B1 (ko) * 2017-09-21 2022-07-22 삼성전자주식회사 터미네이션 회로 및 인터페이스 장치
CN115547248B (zh) * 2022-01-18 2023-09-26 荣耀终端有限公司 显示驱动芯片、阻抗匹配方法及终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410270A (en) * 1994-02-14 1995-04-25 Motorola, Inc. Differential amplifier circuit having offset cancellation and method therefor
US6445331B1 (en) * 2001-08-14 2002-09-03 National Semiconductor Corporation Apparatus and method for common-mode regulation in a switched capacitor circuit
US20050033902A1 (en) * 1999-07-14 2005-02-10 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
US7358801B2 (en) * 2004-08-16 2008-04-15 Texas Instruments Incorporated Reducing noise and/or power consumption in a switched capacitor amplifier sampling a reference voltage
US7714607B2 (en) * 2006-10-12 2010-05-11 Seiko Epson Corporation Resistor circuit, interface circuit including resistor circuit, and electronic instrument

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410270A (en) * 1994-02-14 1995-04-25 Motorola, Inc. Differential amplifier circuit having offset cancellation and method therefor
US20050033902A1 (en) * 1999-07-14 2005-02-10 Fujitsu Limited Receiver, transceiver circuit, signal transmission method, and signal transmission system
US6445331B1 (en) * 2001-08-14 2002-09-03 National Semiconductor Corporation Apparatus and method for common-mode regulation in a switched capacitor circuit
US7358801B2 (en) * 2004-08-16 2008-04-15 Texas Instruments Incorporated Reducing noise and/or power consumption in a switched capacitor amplifier sampling a reference voltage
US7714607B2 (en) * 2006-10-12 2010-05-11 Seiko Epson Corporation Resistor circuit, interface circuit including resistor circuit, and electronic instrument

Also Published As

Publication number Publication date
US8723583B2 (en) 2014-05-13
US20140077861A1 (en) 2014-03-20
TW201414202A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
US8368426B2 (en) Low voltage differential signal driving circuit and digital signal transmitter
TWI489778B (zh) 介面電路
CN101540585A (zh) 一种放大器
TWI466000B (zh) 觸控感測電路與觸控裝置
JP2012257205A (ja) リンギング抑制回路
CN101740097A (zh) 数据传输系统
US20110043703A1 (en) Video device capable of detecting connection to display devices
US10191526B2 (en) Apparatus and method for transmitting data signal based on different supply voltages
US20130099822A1 (en) Cml to cmos conversion circuit
JP7168332B2 (ja) リンギング抑制回路
TWI469510B (zh) 介面電路
US8334710B2 (en) Level conversion circuit
CN107666308B (zh) 发送装置和收发系统
TWI594573B (zh) 具不對稱電壓擺幅之積體電路之間的介面連接
KR101504742B1 (ko) 저전력 고속 인터페이스용 송신 드라이버
WO2020077988A1 (zh) 电平转换电路
CN105991125A (zh) 反相器电路、输出稳定的动态比较器及比较方法
US8212589B2 (en) Circuit, apparatus, and method for signal transfer
US8495273B2 (en) Switch employing precharge circuits
CN207399159U (zh) 一种高速差分信号切换开关
JP6665083B2 (ja) 振幅リミッタにおける容量性負荷の誘導性隔離
WO2019141141A1 (zh) 驱动电路以及串行解串器
CN101997535B (zh) 双输入均衡器
CN203590424U (zh) 一种抑制pop音的耳机输出电路
US9525404B2 (en) Input circuit