CN207099208U - 图像传感器 - Google Patents

Abstract

本实用新型公开了一种图像传感器，一种包括具有输出线的像素的图像传感器，包括具有第一输入端和第二输入端的比较器；耦接到所述比较器的所述第一输入端的第一电容节点；耦接到所述比较器的所述第二输入端的第二电容节点；第一电荷转移电路，所述第一电荷转移电路包括至少第一钉扎光电二极管，并且将第一电荷量转移到所述第一电容节点；采样晶体管，所述采样晶体管将像素信号采样到所述第二电容节点上；和第二电荷转移电路，所述第二电荷转移电路包括至少第二钉扎光电二极管，并且将第二电荷量转移到所述第二电容节点。本实用新型用于图像传感器领域。本实用新型的技术效果是提供一种改进的图像传感器。

Description

图像传感器

技术领域

本公开通常涉及成像系统，更具体地讲，涉及利用钉扎光电二极管器件将电荷递送到电路节点的信号处理电路。

背景技术

现代电子设备通常包括(诸如，移动电话、相机和计算机)具有数字图像传感器的相机模块。图像传感器(有时称为成像器)由二维图像感测像素阵列形成。每个像素接收入射光子(光)并将这些光子转换成电信号。

使用图像传感器捕获图像涉及使用从二维图像感测像素阵列(有时称为图像传感器的“读出操作”)的像素子组读出像素信号。在读出操作期间，像素信号可被路由或以其他方式提供给信号处理电路。当接收图像像素信号的信号处理电路将图像像素信号转换为数字图像数据时，可以说读出操作结束。在从阵列中的像素子组读出像素信号之前，阵列中的像素子组的重置电平也被读出，并由图像传感器上的信号处理电路转换成数字重置电平数据。

将像素重置电平和像素信号从模拟信号转换为数字数据由模数转换器(ADC)电路实现。常规的ADC电路有时利用具有大的衬底面积要求、密度要求、线性要求的多晶硅-绝缘体-多晶硅电容器或金属-绝缘体-金属电容器，以及形成它们的额外硅处理步骤。电容器可用于向ADC电路中的比较器电路提供参考电荷的开关电容电路。常规ADC电路中的比较器电路本身通常需要电容器。ADC电路中的电容器通常用于在节点之间转移大量电荷，从而导致信号处理电路中的功率消耗和功率耗散过大。此外，在信号处理电路中形成的电容器不可定制，只要满足电容器器件性能规范所需的专用硅处理即可，从而限制了依赖电容器为ADC电路提供参考电荷的图像传感器的应用和可配置性。

与具有可配置处理电路的传感器相比，其图像处理电路中的专用模拟电路部件缺乏硅工艺定制或可配置性的图像传感器，对于特定的应用，即使能够被优化，也不容易进行。此外，依靠电容器在节点之间转移大电荷包通常会导致信号处理电路中的功耗和耗散量过多，从而进一步限制了基于电容器的信号处理电路对具有较大且成本较高的电源和适于基于电容器的电路的功率要求的热耗散能力的系统的适用性。在ADC电路中使用的电容器也用于电荷混合，当电容器连接在一起或被耦接到公共节点并且稳定到公共电压时，发生这种混合。具有一定电荷电平的信号处理电路中的电容器在两个电容器之间形成电通路时将电荷转移到电荷电平较低的第二电容器，当两个电容器彼此不电隔离，像在开关电容电路拓扑中具有放大器一样时，导致电容器信号的混合。

因此，期望提供改进的信号处理电路，而不依赖消耗功率来支持电荷混合或耗散功率来支持开关电容电路拓扑的常规高性能电容器。

实用新型内容

本实用新型的目的是提供一种图像传感器。

优选地，一种包括具有输出线的像素的图像传感器，包括具有第一输入端和第二输入端的比较器；耦接到所述比较器的所述第一输入端的第一电容节点；耦接到所述比较器的所述第二输入端的第二电容节点；第一电荷转移电路，所述第一电荷转移电路包括至少第一钉扎光电二极管，并且将第一电荷量转移到所述第一电容节点；采样晶体管，所述采样晶体管将像素信号采样到所述第二电容节点上；和第二电荷转移电路，所述第二电荷转移电路包括至少第二钉扎光电二极管，并且将第二电荷量转移到所述第二电容节点。

优选地，所述比较器比较所述比较器的所述第一输入端和所述第二输入端处的电压，其中响应于确定所述比较器的所述第一输入端处的所述电压大于所述比较器的所述第二输入端处的所述电压，所述第一电荷转移电路还利用所述第一电荷转移电路将第三电荷量转移到所述第一电容节点，并且其中响应于确定所述比较器的所述第一输入端处的所述电压小于所述比较器的所述第二输入端处的所述电压，所述第二电荷转移电路转移所述第二电荷量。

优选地，由所述第一电荷转移电路转移到所述第一电容节点的所述第三电荷量是所述第一电荷量的一半。

优选地，所述第一电荷转移电路通过执行第一数量的电荷转移，将所述第一电荷量转移到所述第一电容节点，其中所述第一数量的电荷转移中的每一个基于所述第一电荷转移电路中的所述第一钉扎光电二极管的全阱容量来转移一定量的电荷。

优选地，所述第一电荷转移电路通过执行第二数量的电荷转移来转移所述第二电荷量，其中所述第二数量小于所述第一数量。

优选地，所述图像传感器还包括：第一多个电荷转移电路，在所述第一电荷转移电路正在转移电荷的同时，所述第一多个电荷转移电路使用所述第一多个电荷转移电路中的每一个所述电荷转移电路执行所述第一数量的电荷转移。

优选地，所述第二电荷量是所述第一电荷量的一半。

优选地，所述图像传感器，还包括：从所述像素输出线接收第一电压电平的电平移位电路，所述电平移位电路将所述第一电压电平移位到大于所述第一电压电平的第二电压电平，并且将所述移位的电压提供给所述采样晶体管。

优选地，所述图像传感器还包括耦接到所述第一电荷转移电路的第一填充电压源；和耦接到所述第二电荷转移电路的第二填充电压源，其中在使用所述第一电荷转移电路和所述第二电荷转移电路进行电荷转移操作的同时，所述第一填充电压源和所述第二填充电压源的值是可调节的。

在另一个实施例中，一种图像传感器包括耦接到输出线的图像像素；耦接到所述输出线的模数转换ADC电路，其中所述模数转换ADC电路包括第一电荷转移电路；耦接到所述第一电荷转移电路的第一电容节点；第二电荷转移电路；耦接到所述第二电荷转移电路的第二电容节点；和插入在所述输出线和所述第二电容节点之间的采样晶体管。

附图说明

图1是根据一个实施方案的带有具有图像传感器像素的图像传感器的说明性成像系统的示意图。

图2是根据本实用新型的实施方案的成像器的简化框图。

图3A是根据本实用新型的实施方案的具有钉扎光电二极管电荷转移电路的单斜率模数转换器(ADC)的示意图。

图3B是根据本实用新型的实施方案的用于操作具有图3A的钉扎光电二极管电荷转移电路的单斜率ADC的时序图。

图4A至图4D示出了根据本实用新型的实施方案的用于填充钉扎光电二极管电荷转移电路并将电荷包转移到求和节点的步骤

图5是根据本实用新型的实施方案的示出使用图3的ADC生成斜坡电压的曲线图。

图6A是根据本实用新型的实施方案的改变输入电压的极性和电压电平的电压电平移位器。

图6B是根据本实用新型的实施方案的示出使用没有比较器信号相关偏移的单斜率ADC生成斜坡电压的曲线图。

图7A是根据本实用新型的实施方案的具有钉扎光电二极管电荷转移电路的没有比较器信号相关偏移的单斜率ADC的示意图。

图7B是根据本实用新型的实施方案的用于操作没有比较器信号相关偏移，且具有图7A的钉扎光电二极管电荷转移电路的单斜率ADC的时序图。

图8A是根据本实用新型的实施方案的具有钉扎光电二极管电荷转移电路的基于电荷单元的逐次逼近寄存器(SAR)ADC的示意图。

图8B是根据本实用新型的实施方案的改变输入电压的电压电平的电压电平移位器的示意图。

图8C是根据本实用新型的实施方案的示出在图8A的SAR ADC中在求和节点处生成的电压的曲线图。

图8D是根据本实用新型的实施方案的用于操作具有图8A的钉扎光电二极管电荷转移电路的基于电荷单元的SAR ADC的时序图。

图8E是根据本实用新型的实施方案的用于设置位和操作图8A的SAR ADC的基于钉扎光电二极管的电荷转移电路的步骤的流程图。

图9是根据本实用新型的实施方案的具有钉扎光电二极管电荷转移电路和自动调零比较器的基于电荷单元的SAR ADC的示意图。

图10是根据本实用新型的实施方案的基于电荷单元的SAR ADC的示意图，其具有钉扎光电二极管电荷转移电路和从像素直接接收像素电压电平的自动调零比较器。

图11示出了根据本实用新型的实施方案的可与图10的SAR ADC一起使用的基于电荷单元的比较器。

图12示出了根据本实用新型的实施方案的基于电荷单元的比较器，其包括可与图10的SAR ADC一起使用的浮栅晶体管。

图13A是根据本实用新型的实施方案的具有基于电子和基于空穴的钉扎光电二极管结构的一阶Δ-ΣADC的示意图。

图13B是根据本实用新型的实施方案的示出图13A的一阶Δ-ΣADC的功能块的框图。

图13C是根据本实用新型的实施方案的用于操作具有图13A的基于电子和基于空穴的钉扎光电二极管结构的一阶Δ-ΣADC的时序图。

图14是根据本实用新型的实施方案的没有基于空穴的钉扎光电二极管的一阶Δ-ΣADC的示意图。

图15是根据本实用新型的实施方案的图14的一阶Δ-ΣADC的示意图，其具有提供给所有钉扎光电二极管器件的恒定钉扎电压电平。

图16A是根据本实用新型的实施方案的具有基于电子和基于空穴的钉扎光电二极管结构的二阶Δ-ΣADC的示意图。

图16B是根据本实用新型的实施方案的示出图16A的二阶Δ-ΣADC的功能块的框图。

图16C是根据本实用新型的实施方案的用于操作具有图16A的基于电子和基于空穴的钉扎光电二极管结构的二阶Δ-ΣADC的时序图。

图16D是根据本实用新型的实施方案的二阶Δ-ΣADC的示意图，其具有信号范围得到改善的基于电子和基于空穴的钉扎光电二极管结构。

图16E是根据本实用新型的实施方案的用于操作具有图16D的基于电子和基于空穴的钉扎光电二极管结构的二阶Δ-ΣADC的时序图。

图17A是根据本实用新型的实施方案的具有钉扎光电二极管电荷转移电路的循环ADC的示意图。

图17B是根据本实用新型的实施方案的用于操作图17A的循环ADC的时序图。

图18是根据本实用新型的实施方案的用于补偿输入信号范围上的非线性信号输出的预加重电路的示意和时序图。

图19是根据本实用新型的实施方案的用于将正补偿信号或负补偿信号添加到ADC电容节点的预加重电路的示意图。

图20是根据本实用新型的实施方案的可在转换模式下选择性地使用的成像阵列中的像素组的示意图。

具体实施方式

本实用新型的实施方案涉及信号处理电路，所述信号处理电路被配置为将具有可调节大小的电荷包转移到电路节点。可调节大小的电荷包可源自钉扎光电二极管结构。可调节大小的电荷包可被转移到在信号处理电路(诸如，ADC)中为比较器提供参考电压的电路节点。

图1中示出了具有数字相机模块的电子设备。电子设备10可以是数字照相机、计算机、移动电话、医疗设备或其他电子设备。相机模块12(有时称为成像设备)可包括图像传感器14和一个或多个透镜28。在操作期间，透镜28(有时称为光学器件28)将光聚焦到图像传感器14上。图像传感器14包括响应于入射到像素的光而产生光生电荷的光敏元件(例如，像素)。图像传感器可具有任何数量(如，数百、数千、数百万或更多)的像素。典型的图像传感器可(例如)具有数百万的像素(如，百万像素)。例如，图像传感器14可包括偏置电路(如，源极跟随器负载电路)、采样保持电路、相关双采样(CDS)电路、放大器电路、模拟-数字(ADC)转换器电路、数据输出电路、存储器(如，缓冲电路)、寻址电路等。

可将来自图像传感器14的静态图像数据和视频图像数据经由路径26提供给图像处理和数据格式化电路16。图像处理和数据格式化电路16可用于执行图像处理功能，诸如自动聚焦功能、深度感测、数据格式化、调节白平衡和曝光、实现视频图像稳定、脸部检测等。

图像处理和数据格式化电路16也可用于根据需要压缩原始相机图像文件(例如，压缩成联合图像专家组格式或简称JPEG格式)。在典型布置(有时称为片上系统(SOC)布置)中，相机传感器14以及图像处理和数据格式化电路16在共用集成电路上实现。使用单个集成电路来实现相机传感器14以及图像处理和数据格式化电路16可有助于降低成本。不过，这仅为示例性的。如果需要，相机传感器14以及图像处理和数据格式化电路16可使用单独的集成电路来实现。

相机模块12可通过路径18将采集的图像数据传送到主机子系统20(例如，图像处理和数据格式化电路16可将图像数据传送到子系统20)。电子设备10通常向用户提供许多高级功能。例如，在计算机或高级移动电话中，可为用户提供运行用户应用程序的能力。为实现这些功能，电子设备10的主机子系统20可包括存储和处理电路24以及输入-输出设备22，诸如小键盘、输入-输出端口、操纵杆和显示器。存储和处理电路24可包括易失性和非易失性的存储器(例如，随机存取存储器、闪存存储器、硬盘驱动器、固态驱动器等)。存储和处理电路24还可包括微处理器、微控制器、数字信号处理器、专用集成电路或其他处理电路。

图2示出了成像器200(例如，图像传感器，诸如图1的图像传感器14)的简化框图。像素阵列201包括包含以预定数量的列和行排列的各个感光元件或感光区的多个像素。耦接到像素的行线可响应于行地址解码器203而被行驱动器202选择性地激活，并且列选择线可响应于列地址解码器205而被列驱动器204选择性地激活。因此，可为每个像素提供行地址和列地址。行驱动器202和列驱动器204可根据电子卷帘快门读出方法，或支持卷帘快门读出的成像器200中的全局快门读出方法而被激活。

成像器200由定时和控制电路206以及行和列驱动器电路202,204操作，所述定时和控制电路控制解码器203,205以选择用于像素读出的适当的行线和列线，所述行和列驱动器电路将驱动电压施加到所选择的行线和列线。通常包括每个像素的像素重置信号Vrst和像素图像信号Vsig的像素信号，由与列驱动器204相关联的采样和保持电路207进行采样。为每个像素产生差分信号Vrst-Vsig，该信号被放大器208放大并由模数转换器209数字化。模数转换器209将模拟像素信号转换为数字信号，再将数字信号馈送到形成数字图像的图像处理器210。

与常规的基于电容器的ADC电路相反，模数转换器209可利用钉扎光电二极管将固定量的电荷提供给执行模数转换(ADC)以及其他电路功能的电路。钉扎光电二极管可用于将电荷完全转移到另一个节点。常规电容器电路不能实现将固定量的电荷从一个节点完全转移到另一个节点的这些特征，至少由于在将电荷从一个电容器转移到另一个电容器时，电荷转移间隔期间电荷转移的完整性取决于相对电压或两个电容器的电荷电平。例如，当期望将电荷从第一电容器或电容节点转移到第二电容器或电容节点时，并且当第一电容节点相比第二电容节点处于更低的电压电平时，期望的转移在常规电路中不使用开关电容放大器拓扑的情况下可能是不可实现的，在常规电路中第一电容节点和第二电容节点之间的电连接依赖于转移电荷。

此外，在将来自第一电容器的电荷转移到具有现有电荷或电压电平的第二电容器时，当两个电容器电连接时，电荷将在两个电容器之间流动，从而导致来自两个电容器的电荷在第一电容器和第二电容器每者处混合。需注意，电容器之间的混合电荷的这种转移导致最初存在于第二电容器上的电荷将丢失或转移到第一电容器，该第一电容器仅用作电荷的电荷源而不是目的地或吸收电荷。

然而，钉扎光电二极管可用于实现对任何电路节点的单向电荷转移。钉扎光电二极管可包括光敏区诸如光电二极管区，该光电二极管区设置有具有由掺杂水平确定的钉扎电压电平Vpin处的内建偏置电压的钉扎层。当电路节点具有高于基于电子的钉扎光电二极管的Vpin电平的电平时，可能完成从钉扎光电二极管到电路节点的单向电荷转移。

用于钉扎光电二极管中的光生电荷的电荷收集的光电二极管区可以是形成在表面下方(有时被称为“掩埋”在表面下方或“掩埋在衬底中”)的半导体衬底中的n型区或p型区。在钉扎光电二极管的光电二极管区(有时称为“阱区”或“光电二极管阱”)上方形成的表面钉扎区可掺杂有掺杂物类型与感光阱区本身相反的掺杂物，以便生成具有特定的内建Vpin电位的电荷收集区来保持电荷。例如，可在n型光电二极管阱区上方形成p型或p+表面钉扎层。类似地，可在p型光敏区上方形成n型或n+表面钉扎层。基于与钉扎光电二极管的光电二极管区相关联的掺杂物类型，钉扎光电二极管可从节点中减去或向节点添加电荷(或另一视图，电压与节点电容成反比)。

具体地讲，当利用n型光电二极管区形成钉扎光电二极管时，n型光电二极管区中的多数电荷载流子将是电子。当具有n型光电二极管区的钉扎光电二极管中的电荷被转移到另一个电路节点时，电子被转移到另一个电路节点，从而将电子电荷添加到另一个电路节点。将电子从钉扎光电二极管转移到电路节点可将电路节点处的电压减小一定的量，该减小的量与转移到电路节点的电子数量成比例。

类似地，在具有p型光电二极管区的钉扎光电二极管中，p型光电二极管区中的多数电荷载流子是“空穴”，其可以起到好像它们具有与正电荷相关联的性质的作用。当来自钉扎光电二极管的p型光电二极管区的空穴被转移到电路节点时，向电路节点添加空穴有效地从电路节点移除电子，从而可以减少电路节点上的电荷量，并且其可以增加电路节点处的电压。

有时(在本实用新型中)将具有转移电荷(特别是电子，有时称为“e-”)的n型光电二极管区的钉扎光电二极管称为“电荷积分器”，并且有时将具有转移“空穴”从而移除电子的p型光电二极管区的钉扎光电二极管称为“电荷减法器”。具有任何一种类型的光电二极管区的钉扎光电二极管可转移在对应于钉扎光电二极管中的光电二极管区的最大阱容的包中的电荷。与使用电容器电路转移电荷的常规信号处理电路相比，相对于常规的基于电容器的电路，从钉扎光电二极管转移的电荷包的相对较小的尺寸可允许较低功率的电路。

图3示出了根据一个实施方案的单斜率模数转换器(ADC)电路。模数转换器300可从图像传感器像素阵列中的图像像素接收模拟像素信号。ADC转换器300可包括在半导体衬底中包括一个或多个相应的掺杂区的多个晶体管和钉扎光电二极管电路。相对于下面所描述的示例性实施方案，在各种晶体管和钉扎光电二极管器件中使用的掺杂物可被反向。例如，在示例性实施方案中，当电路被描述为包括p沟道的晶体管或p型晶体管，并且在该示例性实施方案中钉扎光电二极管具有用于电子收集的带有表面p型钉扎层的n型光电二极管区时，应当理解，可另选地将该电路实现为其中晶体管是n沟道或n型晶体管，并且其中钉扎光电二极管具有用于空穴收集的带有表面n型钉扎层的p型光电二极管区域。当电路中的器件的掺杂区以这种方式“被反向”时，还可以调节电源电压和控制信号以适应具有“反向”掺杂区的器件的性质。

可在供电端子302处将像素电源电压VAA提供给ADC转换器300。VAA可以是正像素电源电压。预充电晶体管304可以选择性地将电源电压端子302耦接到浮动节点308。预充电晶体管304可以是p沟道晶体管(诸如，平面PMOS晶体管)，其具有当逻辑“低”或接地电压施加到晶体管304的栅极时生效的栅极。节点308可被称为是浮动的，因为该节点可不(至少不是恒定地)连接到任何电压源。因此，浮动节点308可有效地与转换器300中的其他节点隔离，因为浮动节点308上的电荷在导致浮动节点308与任何其他节点连接的到各种晶体管的控制信号失效时保持稳定。

ADC转换器300中的钉扎光电二极管器件PPD_1可对应于如上所述设置有p型钉扎层的n型光电二极管区。换句话讲，PPD_1钉扎光电二极管可以是具有n型光电二极管阱区的电子累积器件，其具有p型钉扎层、表面p型钉扎层和周围的p型衬底，其中所述p型钉扎层形成在光电二极管阱区上方，并且固有地有助于设置取决于n型光电二极管中的掺杂水平的固有内建钉扎电压。PPD_1钉扎光电二极管的内建钉扎电压Vpin(图3中未标出)可确定可从任何一个PPD_1钉扎光电二极管进行最大电荷转移的条件。具体地讲，当节点诸如浮动节点308具有大于给定钉扎光电二极管PPD_1的钉扎电压Vpin的电压电位电平时，可能将电子从PPD_1节点完全转移到浮动节点308。在下面的描述中，将假设具有任一掺杂物类型(即，具有n型光电二极管区和p型钉扎层的钉扎光电二极管，或具有p型光电二极管区和n型钉扎层的钉扎光电二极管)的钉扎光电二极管器件的钉扎电压在它们的钉扎层处具有合适的内建电压，该内建电压能够使电荷从钉扎光电二极管完全转移到将接收电荷的节点。

如图3所示，可在并联电荷转移电路340中提供多个钉扎光电二极管PPD_1。在ADC电路300的最基本的工作模式中，仅需要一个电荷转移电路340。然而，包括多个并联电荷转移电路340(在本文中有时被称为“电荷转移级”340)可通过使多个电荷从每个并联电荷转移级340转移到浮动节点308，使得电荷在浮动节点308上更快地积聚，从而可提高ADC电路300工作的速度。电荷转移到多个并联电荷转移级340和从所述多个并联电荷转移级转移可同时进行。或者，并联电荷转移级340中的每一级可以是独立可控的，以将电荷转移到其相应的钉扎光电二极管PPD_1，以及从相应的钉扎光电二极管PPD_1转移电荷，而不考虑施加到任何其他电荷转移级340的控制信号。

在某些实施方案中，可能需要对多组并联电荷转移级340进行分组，并提供具有相同控制信号的并联电荷转移级340的多个组。例如，如果ADC电路300包括64个并联电荷转移级340，则可形成八组8个并联电荷转移级340，其中每组并联电荷转移级340接收公共控制信号，该信号以同样的方式同时有效地操作电荷转移级340中的每一级。这样，并联电荷转移级340可被分成一组、两组或任何数量的组。

每个电荷转移级340可包括填充晶体管332，该填充晶体管在填充晶体管332栅极生效时将接地电源端子306连接到钉扎光电二极管PPD_1，从而导通填充晶体管332。接地电源端子306可提供0V的恒定电源电压或任何其他合适的电压。接地电源端子306可以是可调节的电源端子，可在ADC 300的操作期间对其电压进行调节。填充晶体管332可被看作是在其各自的电荷转移级340中的接地电源端子306和钉扎光电二极管PPD_1之间的转移门。相对于图像像素阵列(未示出)中的钉扎光电二极管，填充晶体管332可通过类似于形成抗光晕栅极的方式形成。

填充晶体管332的激活可导致电荷聚积在钉扎光电二极管PPD_1中。在图3的示例性实施方案中，其中钉扎光电二极管PPD_1具有在n型光电二极管阱上方形成有p型钉扎层的n型光电二极管阱，填充晶体管332的激活可导致电子积聚在钉扎光电二极管PPD_1中。当填充晶体管被激活时转移到PPD_1中的电荷量可基于填充晶体管332被激活的间隔的持续时间，填充晶体管漏极上的电压电平，以及由光电二极管的掺杂水平确定的钉扎光电二极管的最大阱容。

每个电荷转移级340还可包括转移晶体管334，该转移晶体管在转移晶体管334栅极生效时将钉扎光电二极管PPD_1连接到浮动节点308(有时称为Cdac1节点)，从而导通转移晶体管334。使转移晶体管334生效可使聚积在钉扎光电二极管PPD_1中的电荷完全转移到浮动节点308。

在给定的电荷转移级340中，在理想情况下，相应的钉扎光电二极管PPD_1、填充晶体管332和转移晶体管334与在图像像素阵列中使用的器件相同，ADC 300从该图像像素阵列接收像素重置电平和像素信号电平。填充晶体管332晶体管可对应于将像素光电二极管中的过量电荷排出到电源电压的像素的抗光晕AB栅极，以防止过量电荷污染该像素或相邻像素中的其他节点。转移晶体管334可对应于将聚集的光生电荷从图像像素的钉扎光电二极管转移到像素浮动扩散节点的像素转移门。

这样，已经设计和优化以用于产生图像信号的图像传感器像素的像素结构，可在处理电路(诸如ADC 300)中的图像传感器管芯(或在堆叠管芯的实施方案中，在独立的管芯上)上的其他地方使用。可使用与形成和实现图像像素阵列的像素中的对应的结构的掺杂区的方法基本上相同的方法，实现半导体衬底的各个区以产生电荷转移级340中的晶体管和钉扎光电二极管。

浮动节点308可用于生成ADC 300的操作中使用的单斜率斜坡。可将在浮动节点308处生成的该斜坡值与存储在Vref_comp电容器312上的像素值进行比较。具体地讲，来自图像像素阵列的像素采样保持输出316可经由像素输出转移晶体管314转移。晶体管314可用于转移对应于来自图像像素阵列中给定像素的光电二极管的电荷量的像素信号电平，或转移对应于已被重置的像素的输出电平的像素重置电平。像素重置电平可使用ADC 300进行转换，以用于相关双采样(CDS)成像。像素重置和像素信号电平两者都被数字化，并且随后可使用数字CDS电路(未示出)，通常通过从像素信号电平减去像素重置电平来生成最终的像素数字值。

在ADC 300的转换操作之前，像素行选择可在图3B的时刻t1处激活，这样在像素输出处产生由采样晶体管314接收的相应的信号。在图3B的t1后的t2处，像素重置信号生效，致使像素输出反映像素重置电平。

ADC 300操作可从Cdac1节点308开始，从电源端子302经由预充电晶体管304被预充电至预充电电压。预充电操作可对应于图3B中的t3和t4之间的预充电线上的有效信号，在此期间PMOS晶体管304的栅极信号失效以对Vdac1节点进行预充电(即，图3B的事件1802)。预充电电压可以是任何电平，但是为了说明的目的将被假定为2.8V。在以下情况下对浮动节点308进行预充电，即在比较器318自动调零时(也在时刻t3，直到图3B的时刻t4)，当基于ADC 300的具体实施而可应用时，当输入电容器316-1和316-2被钳位时(即，钳位开关314-1和314-2闭合以将Vclamp电源端子连接到电容器316)，以及在Vref_comp电容器312上对像素重置电平进行采样时(即，当在像素输出端316处提供的重置电平经由像素输出转移晶体管314转移到Vref_comp电容器312时)。当提供给采样晶体管314的SHR信号生效时，对像素重置电平的采样可在t3和t5之间的间隔中发生，如图3B所示。在预充电操作之后，至少一个电荷转移级340中的PPD_1器件可以最基本的操作模式填充电子。图4A至图4D是根据一个实施方案的电位图(有时称为“流体图”)，其示出利用电子填充钉扎光电二极管PPD_1的方式，其中电子随后被转移到浮动电路节点。回到图4A，其示出了通用电荷转移级340，其中填充晶体管332由填充栅极432表示。在使填充晶体管332的栅极生效而使其导通时，钉扎光电二极管PPD_1可通过将填充晶体管332的漏极保持在接地电压(诸如，0V)处来填充电子，如图3B的时刻t6所示，其中使提供给电荷转移级340-1中的填充晶体管332-1的Fill1信号生效。在图4A中，填充栅极432被生效或激活，从而允许框图的电源区406(对应于图3的接地电源306)中的电源电压电子492(即，通过填充栅极432下方的沟道)流过填充晶体管，再进入钉扎光电二极管PPD_1阱区436。由于转移晶体管334(在图4A中示出为转移晶体管栅极434)失效，因此钉扎光电二极管PPD_1中的电子无法行进通过转移晶体管栅极434下方的沟道进入浮动节点310(在图4A中示出为Cdac1阱区410)。

图4B示出了电荷转移级340的后续状态，具体示出了使填充栅极432失效(诸如，在图3B的t7处，其中使提供给电荷转移级340中的填充晶体管332-1的Fill2信号失效)，其中钉扎光电二极管PPD_1可与电源区406隔离(其遮掩电荷在图4B至图4D中未示出，以避免不必要地模糊附图的相关特征)。在4B中，钉扎光电二极管PPD_1可被填充至其最大阱容，或可被存储在钉扎光电二极管PPD_1的n型光电二极管阱中的最大量的多数电荷载流子。在本文所描述的示例性实施方案中，可以假设钉扎光电二极管PPD_1的最大阱容是5,000电子。然而，可通过在硅处理期间形成钉扎光电二极管结构来确定钉扎光电二极管PPD_1的最大阱容的变化。此外，流过填充晶体管332的填充晶体管栅极432下方的沟道的电子的热能引入热噪声(在本文中有时称为“kTC噪声”)，这可导致图4B的“填充”钉扎光电二极管PPD_1中的精确量的电荷或精确数量的电子的变化。

图4C示出了当电荷转移级340中的转移晶体管334的栅极434生效时，如何导通转移晶体管334，填充钉扎光电二极管PPD_1的电荷494被转移到浮动节点308阱区410(诸如在图3B的时刻t8，其中使提供给电荷转移级340-1中的转移晶体管334-1的TX1信号生效)。电荷496-1可从钉扎光电二极管PPD_1阱区436跨转移晶体管334栅极434下方的沟道流入浮动节点308阱区410。即使在转移晶体管栅极434生效时，可通过浮动节点308阱区410和钉扎光电二极管阱区432之间的势垒，来防止转移到浮动节点308阱区410的电荷496-2被转移回到PPD_1阱，如图4C所示。

图4D示出了在图4C的完全电荷转移之后，可在图3B的时刻t9使转移晶体管334栅极434失效，其中使提供给电荷转移级340-1中的转移晶体管334-1的TX1信号失效，对应于钉扎光电二极管PPD_1的最大阱容的转移电荷498被转移或插入到浮动节点308区410。由于在电荷转移级340的每次最大转移中使用了钉扎光电二极管对应的最大阱容，因此钉扎光电二极管PPD_1的每个最大阱容可被视作电荷包。假设浮动节点308的最大阱容为5000个电子，电容为1皮法时(通过使用上述C＝Q/V公式求解V来计算)，将来自单个电荷转移级340的钉扎光电二极管PPD_1的电荷包转移到浮动节点308，可使浮动节点308处的电压从其先前的电压下降或降低0.8mV。

在使用电子聚积钉扎光电二极管(即，具有n型光电二极管的光电二极管)的ADC电路中，计数器320可使计数值递减，因为浮动Cdac1节点308处的电压是渐减的电压，该电压用于比较跨Vref_comp电容器312的采样电压。当钉扎光电二极管PPD_1具有n型光电二极管阱时，浮动Cdac1节点308处的电压降低，因为负电荷包(即，具有对应于一个或多个光电二极管阱的最大阱容的大小的电子包)通过使用电荷转移级340连续转移至浮动Cdac1节点308。

负电荷包到浮动Cdac1节点308的连续转移可用于生成渐减的斜坡信号，其从基于浮动Cdac1节点308的初始预充电的初始值开始，所述初始预充电由电源电压302经由预充电晶体管304进行。在每个时钟周期，可使用一个或多个电荷转移级340将负电荷包转移到浮动Cdac1节点308。在计数器320的时钟输入端提供的时钟的每个周期，计数器320可使该计数器从对应于ADC 300的位分辨率的最大值递减。在每个时钟周期，电荷转移级340可用于将对应于最大光电二极管PPD_1阱的负电荷包转移到浮动Cdac1节点308。这样，在每个时钟周期，由于由计数器320维持的计数减一，因此浮动Cdac1节点308的电压可基于钉扎光电二极管PPD_1最大阱容以一定的量下降。

如前所述，当计数器320被实现为递减电路时，计数器320开始减少的初始值对应于ADC 300的位分辨率。例如，当计数器320被实现为10位ADC中的递减电路时，计数器320开始递减的初始值为1024(对应于可由10个无符号数据位表示的十进制值的最大范围)。类似地，当计数器320被实现为12位ADC中的递减电路时，计数器320开始递减的初始值为4096(对应于可由12个无符号数据位表示的十进制值的最大范围)。由计数器320维持的计数器值可在计数器320的输出端326处被提供为具有n位分辨率的ADC 300中的n位值。

在某些实施方案中，诸如当钉扎光电二极管PPD_1被实现为具有n型钉扎层的p型阱时，在具有p型阱的钉扎光电二极管PPD_1中聚积的电荷可以是空穴，当空穴被转移到浮动Cdac1节点308时可增加浮动Cdac1节点308处的电压。浮动Cdac1节点308可具有由电容器310示出的有效电容。当钉扎光电二极管PPD_1被实现为具有n型钉扎层的p型阱时，计数器320可被配置为用作递增电路，因为正(空穴)包到浮动Cdac1节点308的连续转移可在浮动Cdac1节点308处生成递增斜坡电压。计数器320只要被启用，便可在每个时钟周期使从零开始的计数值递增。当钉扎光电二极管PPD_1由p型阱实现时，计数器320的启用输入可由比较器产生，该比较器在浮动Cdac1节点308处(通过空穴电荷包从p型阱钉扎光电二极管PPD_1的转移，在该处产生在每个时钟周期增加的电压斜坡)的电压小于跨Vref_comp电容器312的电压时被启用。换句话讲，当钉扎光电二极管PPD_1形成有填充有空穴的p型阱时，其在电荷转移级340中使用转移晶体管334转移到浮动Cdac1结点308，比较器318可具有耦接到图3所示的耦接电容器316-1的负输入端，以及耦接到图3所示的耦接电容器316-2的正输入端。

回到图3所示的示例性实施方案，其中电荷转移级340中的钉扎光电二极管PPD_1用于将电子包转移到浮动Cdac1节点308，可在浮动Cdac1节点308处生成电压斜坡，该电压斜坡在每个时钟周期从预充电电压减少与电荷包数量相对应的量，所述电荷包用于将电荷转移到浮动Cdac1节点。图5示出了可在浮动Cdac1节点308处生成的示例性渐减的电压斜坡510。在预充电晶体管304的栅极生效后，图5中的V1对应于浮动Cdac1节点308处的电压电平，导通预充电晶体管304从而给浮动Cdac1节点308充电，使其在时刻t1处达到电源电压VAA 302。为了说明的目的，图5中示出VAA为2.8V，然而对于VAA可使用任何合适的电压。

在时刻t2，各级具有填充有电子的相应的钉扎光电二极管PPD_1(对应于图4B中所示的状态)的一个或多个电荷转移级340，可将其各自的一个或多个电子包(有时称为负电荷包)转移到浮动Cdac1节点308。在时刻t3，负电荷包已经被转移到浮动Cdac1节点308，并且已将浮动Cdac1节点308处的电压降低到小于预充电电压V1的电压V2。V1和V2之间的差可由在t2时刻用于将负电荷包转移到浮动Cdac1节点308的电荷转移级340的数量来确定。例如，如果仅使用单个电荷转移级340来转移单个负电荷包，则V1和V2之间的差可对应于电压下降，该电压下降由将对应于单个电荷转移级的钉扎光电二极管PPD_1的最大阱容的多个电子转移到浮动电容节点308引起。具体地讲，由于C＝Q/V可被重写为V＝Q/C，其中Q是以库仑为单位的电荷的量(或量的变化)，V是电压电平(或电压电平的变化)，C是电容，由电荷包转移导致的浮动电容节点308处的电压变化可被描述为(n×F_w×-Q_e)/C，其中n是用于将负电荷包转移到浮动电容节点308的电荷转移级340的数量，F_w是可被存储在钉扎光电二极管PPD_1中的电子数(有时称为钉扎光电二极管PPD_1的最大阱容)，其中Q_e是单个电子电荷的大小(约-1.6×10^-19库仑)，C是节点308的电容。

使用与上述实施方案相同的示例值，其中F_w为5,000，C为1皮法，当使用单个电荷转移级340将电荷转移到浮动节点308时(即，当n为1时)，V2和V1之间的差为约0.8mV(或8×10^-4V)。在时刻t4，可使用一个或多个电荷转移级340将额外的负电荷包转移到浮动节点308。在时刻t4用于将额外的负电荷包转移到浮动节点308的电荷转移级340的数量，可与用于将负电荷包转移到浮动节点308的电荷转移级340的数量相同或不同。在优选的实施方案或位编码方案中，位编码方案中的连续数字值(例如，任一第一数字值和大于第一数字值一的第二数字值)对应于由恒定差(或步长)间隔开的模拟电压时，在时刻t2用于转移负电荷包的电荷转移级340的数量可与在时刻t4用于转移负电荷包的电荷转移级340的数量相同。在时刻t5，负电荷包到浮动Cdac1节点308的转移可完成，并且浮动节点308处的电压可具有电平V3，该电平对应于浮动节点308处产生的电压变化，该电压变化由在时刻t4转移到节点308的负电荷包引起。

t1和t3之间的间隔可等于t3和t5之间的间隔，并且可对应于时钟周期。t1和t3之间的间隔以及t3和t5之间的间隔可被称为电荷转移间隔。在优选的实施方案中，具有等于电荷转移间隔的周期的时钟可在其时钟输入端328被提供给计数器320。

回到Vref_comp电容器312上的像素重置电平的示例性模数转换，像素重置电平可由图5中的采样信号电平516表示。通常，只要在浮动Cdac1节点308上产生的负斜坡信号510高于采样信号电平516，则无论采样信号电平516是像素重置电平还是像素信号电平，通过设置在比较器318的正输入端处的耦接电容器316-1耦接的浮动节点308的电压电平，可大于通过设置在比较器318的负输入端的耦接电容器316-2耦接的跨Vref_comp电容器312的采样电压。因此，只要浮动Cdac1节点308上生成的负斜坡信号510高于采样信号电平516，则在计数器320的启用输入端提供的比较器318输出可处于逻辑高电平(在本示例中为正电压电平)，从而启用计数器320，该计数器在计时器320的时钟输入端328处接收的时钟信号的每个周期，使计数值从初始值递减(如上所述，对于10位分辨率ADC 300为1024，对于12位分辨率ADC 300为4096)。

当负斜坡信号510下降到采样信号电平516以下时，比较器318的正输入端处的电压电平可下降到比较器318的负输入端处的电压电平以下，从而导致比较器318的输出被提供给计数器320的启用输入端以从逻辑高电平翻转到逻辑低电平(在本示例中为接地电压电平)。比较器318的输出从逻辑高电平转换到逻辑低电平可禁用计数器320并指示转换完成。当计数器320被禁用时，可保持计数器320中保持的计数值，并且该计数值可对应于与跨Vref_comp电容器312的采样信号电平相对应的数字值。当计数器320被禁用时，控制ADC300的电路可检测到转换操作已完成并进行后续的转换。

利用上述像素重置信号的采样操作和转换操作，像素重置信号电平的第一次转换对应于转换与Cdac1节点308相关联的kTC噪声、与耦接电容器316相关联的kTC噪声、与Vref_comp采样电容器312相关联的kTC噪声，以及比较器318失调。对于随后的第二转换，浮动Cdac1节点308可经由预充电晶体管304预充电至电源电压302电平，但是不关闭钳位开关314，因为它们在对Vref_comp电容器312上的像素复位电平进行采样并且在浮动Cdac1节点308处生成斜坡之前进行像素复位信号电平的第一次转换，以将耦接电容器316-1和316-2的相应端连接到Vclamp电压。相反，为了保持耦接电容器316的kTC噪声，在像素重置信号的转换之后耦接电容器316-1和316-2不再被钳位。然后可使用采样晶体管314将像素信号电平采样到Vref_comp电容器312上。

由于连接到Vref_comp电容器312的耦接电容314-2未被钳位，因此对比较器318负输入端的输入可对应于重置电平和信号电平之间的差。因此，像素信号的第二转换对应于与浮动Cdac1节点308相关联的kTC噪声以及与Vref_comp电容器312相关联的kTC噪声的转换、比较器失调，以及像素重置电平和像素信号电平之间的差异。在像素重置电平的第一次转换和像素信号电平的第二次转换的结果之间的数字相关双采样(CDS)可消除比较器失调和与耦接电容器314相关联的kTC噪声。

可在图3B的时刻t10之后，以移类似于转换像素重置电平的方式转换像素信号电平，至少可将跨采样电容器312的采样电压516与在浮动节点308处生成的负斜坡电压510进行比较，所述负斜坡电压由比较器318通过耦合电容器316-2和316-1生成并启用计数器320。在图3B的时刻t10，可使像素转移生效，这使像素输出电平下降ΔD1的量，该下降量与像素的浮动扩散节点处的信号电荷成正比。当SHS信号在时刻t11生效时，可在采样电容器312处对像素信号输出进行采样，这可导致Comparator_VIN_N处的电压电平从t11开始下降Delta V1的量。同样在t11，PMOS预充电晶体管304的栅极信号失效(即，在图3B的t11，使预充电失效)，使得Vdac1处的电压被重置到像素电源电平VAA。可开始交织的电荷转移操作1844和1846，从而导致Vdac1节点308处的电压下降，并因此导致Comparator_VIN_P节点处的下降，并使得比较器的输出处于逻辑高电平，从而启用计数器320。

当计数器320被启用时，可在计数器320的时钟输入端328提供的时钟的每个周期，使计数值从对应于ADC 300的位分辨率的初始值开始按一递减。当浮动节点308处的渐减的斜坡电压小于Vref_comp 312上的采样像素信号电压电平时，比较器318的输出可从逻辑高电平转变到逻辑低电平，如图3B的事件1806所示，从而禁用计数器320并且发信号通知像素信号电压电平转换的完成。在计数器320被禁用之前由计数器320维持的计数值的最后值，可对应于与跨Vref_comp电容器312的模拟电压电平相对应的数字值。使用图5的示例性图表，电荷转移间隔(即，t1和t3之间的间隔以及t3和t5之间的间隔)之间的电压差可对应于V1和V2以及V2和V3之间的公共电压差。该公共电压差量设置斜坡的LSB大小。对于10位ADC300，假设在电荷转移间隔期间仅使用一个电荷转移级340将电荷包转移到浮动Cdac1节点308，则斜坡覆盖1023步×0.8mV的输入范围，约878mV。由于写入钉扎光电二极管器件PPD_1的电荷的不确定性，任何转换结束时斜坡的最大值可能存在不确定性。这种不确定性可能与转移次数的平方根和钉扎光电二极管电荷的随机不确定性成正比。具体地讲，该不确定性可等于与在电荷转移间隔期间将电荷包转移到浮动Cdac1节点308的电荷转移级340的数量相关联的kTC噪声，乘以生成电压电平的完整斜坡所需的转移次数的平方根(其对应于ADC 300的位分辨率)。

例如，假设在10位ADC的电荷转移间隔期间使用单个电荷转移级将电荷包转移到浮动Cdac1节点308，则可通过将与单个电荷转移的9电子kTC噪声相关联的1.44μV的kTC噪声，乘以1024(因为1024是10位ADC中的完整电压斜坡中的步数)的平方根，来确定最大斜坡值不确定性。类似地，假设在10位ADC的电荷转移间隔期间使用10个电荷转移级来将电荷包转移到浮动Cdac1节点308，则最大斜坡值不确定性可通过4.6μV(与10个电荷转移阶段的电荷包转移的28电子kTC噪声相关联的噪声)乘以1024的平方根来得到，或146μV。类似地，假设在40位ADC的电荷转移间隔期间使用10个电荷转移级来将电荷包转移到浮动Cdac1节点308，则最大斜坡值不确定性可通过9.1μV(与40个电荷转移阶段的电荷包转移的57电子kTC噪声相关联的噪声)乘以1024的平方根来得到，或0.29mV。

即使在电荷转移阶段的电荷转移操作中存在几百个电子的噪声，并且在转换结束时斜坡值中的最终噪声大于ADC 300的LSB，则像素信号中的散粒噪声仍然较大((878mV/5000*sqrt(5000)＝11.6mV，假设成像像素最大阱5000电子)。

该分析还可应用于ADC 300的12位实现。由于额外的电荷转移(对于一个完整的电压斜坡，总电荷转移为4095)，Cdac1上的电压摆幅增加。由于Cdac1上的最小电压为1.5V(由Vpin电势设置，以保证完全的电荷转移)，因此最大DAC范围为2.8V-1.5V＝1.3V。为了实现4095次的电荷数据包转移，Cdac1值增加至4pF。当Cdac1值为4pF并且在ADC 300中使用12位的计数器320时，对应的LSB斜坡大小为0.2mV(即，假设最大阱容为5,000电子时，在具有1pF电容器的实施方案中使用的LSB斜坡大小的四分之一)，并且对应的最大斜坡电压摆幅为819mV(即，4,096×0.2mV)。

如果减少填充电荷量，则对于12位ADC操作，Cdac1电容器的大小可减少。填充电荷是指在电荷转移操作期间在任何给定的电荷转移电路340中填充在钉扎光电二极管PPD_1中的电荷量，并且至少部分地基于接地电源306处的电压。不在接地电源306保持在0V的情况下用电子填充PPD_1，而是使用与图4A至图4D所描述的相同的电荷转移操作将接地电源306保持在更高的电压，诸如0.75V。当接地电源306保持在较高电压(诸如，0.75V)时，电源区406中的电子的有效填充电平(即，在图3的接地电源306处提供的电压电平)可被可视化为填充电源区406直到电压电平452，这使钉扎光电二极管PPD_1阱区436仅被填充至电平452，而不是在电源电压306提供0V时被填充满容量(即，达到电平450)。

通过减少在每个转移操作中电荷转移级340中的钉扎光电二极管PPD_1用于转移的电荷量，可减小Cdac1电容器的大小，同时保持存储电荷的能力，这些电荷在ADC 300的12位实施方案的操作期通过4096电荷转移操作来自一个或多个电荷转移级340。在理想情况下，12位ADC 300可转换的电压范围与ADC 300的10位实施方案可转换的电压范围相同。尽管通过增加在电源306处提供的电压可以减少级340的每次电荷转移操作中钉扎光电二极管PPD_1转移的电荷量，但浮动节点308处可生成的电压范围(其至少部分地确定可由ADC300转换的电压)可通过为电容器Cdac1 310选择的大小进行选择。由于Cdac1电容器310的大小确定浮动节点308处的由级340转移的电荷产生的电压，因此可基于将由ADC 300转换的所需范围的电压、在电源306处提供给电荷转移电路340的电压，以及电荷转移电路340中的钉扎光电二极管PPD_1的最大阱容来增加或减小Cdac1电容器310的大小。

由于工艺变化，钉扎光电二极管PPD_1的最大阱容的变化是固定的，并且当需要匹配多个ADC电路时，可使用校准来补偿跨电容器312的ADC LSB步长和Vref节点的非随机性变化。结合图5的说明性斜坡生成，提到虽然电荷转移级340中只有单个PPD器件可用于生成负斜率斜坡，但可使用多个电荷转移级340中的多个钉扎光电二极管(PPD)来生成负斜率斜坡。在图5中，在时刻t1和t2之间以及时刻t3和t4之间的时间间隔中，一个或多个电荷转移级340花费时间来填充其相应的PPD_1器件，然后在时刻t1和t2之间以及时刻t3和t4之间的时间间隔中，将电荷转移到Cdac1节点308。电压V1，V2和V3之间的差可至少部分地由用于在时刻t2和t4将电荷从其各自的PPD_1器件转移到浮动Cdac1节点308上的电荷转移级340来确定。

然而，可使用多个PPD_1器件，以便以流水线进行填充操作并具有更快的斜坡，并且在所生成的斜坡电压510的变化之间间隔较短(即，时刻t1和t2之间以及时刻t3和t4之间间隔较短)。如图3所示，可提供多个电荷转移级340。ADC 300的功能通过包含至少一个电荷转移级340来实现。然而，可包含和使用多个电荷转移级340来增加斜坡最大速度(即，斜坡信号所需的最小间隔，以在比较电压的所需范围内生成所有所需的比较值)。至少部分地通过连续打开各个电荷转移门340中的转移门334来生成斜坡，而不是同时打开一个或多个转移门334以生成斜坡来增加斜坡最大速度临界步长。在通过多个电荷转移级340在时间上交错(即，不同时)来将电荷连续地转移到浮动节点308时，从电源306转移到相应的电荷转移级340中的钉扎光电二极管器件PPD_1的电荷也可以在时间上交错。具体地讲，相应的电荷转移级340中的填充栅极332可被连续激活，以将钉扎光电二极管PPD_1填充至其最大阱容或填充至由电源306处提供的电压确定的任何其他容量。

包含多个电荷转移级340还为ADC 300提供内部冗余，以确保在电荷转移级340中的一些PPD_1DDD有故障的情况下ADC 300的可操作性。多个电荷转移级340还使斜坡步长(即，图5的图示中的V1和V2之间的差，以及V2和V3之间的差)变化，具体地讲，通过增加在给定时间将电荷转移到浮动Cdac1节点308的电荷转移级的数量来使其变化。为了补偿电荷转移级340中的钉扎光电二极管PPD_1中的最大阱容变化，可操作ADC 300以从多个电荷转移级340随机选择一个或多个电荷转移级340，以生成每个电压步骤(即，用于转换的每个LSB)随机化由钉扎光电二极管PPD_1最大阱变化引起的噪声，这在图像传感器上实现多个ADC300时可减少多个ADC 300之间的增益不匹配。

图3的架构的一个缺点是在执行重置转换和信号之间在其切换点中比较器的共模变化。具体地讲，(诸如，在像素重置值被转换时)比较器低电压电平的开关点可能(诸如，在像素信号值被转换时)与比较器较高电压电平的开关点不同。需要考虑特殊设计，以确保比较器不会产生随比较器开关点的共模电平而变化的输入偏移。

图6A示出了像素信号电平移位器600，当其被结合到(图7的)ADC 700时，消除了关于图3的比较器318的担忧，该比较器在转换像素重置电荷值时具有第一共模开关电平，并且在转换像素信号电荷值时具有第二共模开关电平。图7中的ADC 700在输入772处提供有电平移位器600的输出672，在充电晶体管704的各个源极-漏极端子处以及在比较节点传输晶体管782处提供所述输入。图7中的ADC 700的操作类似于上述图3中的ADC 300的操作，因为转换开始于被转移到Vref_comp电容器712的像素重置电荷，所述Vref_comp电容器经由耦接电容器716中的一者耦接到比较器718的负输入端。

然而，在图7的ADC 700的实施方案中，转移到Vref_comp电容器712的像素重置电荷已被反转，并且由图6A的电平移位器600进行了电平移位。可能存在于电平移位器600的输入端616处的电压的说明性范围可以是1.5V(对于像素重置电荷电平)至0.7V(对于像素信号电荷电平)。通常，图6A中的电平移位器600可用于将1.5V至0.7V的输入电压范围反向并移位成1.5V至2.3V的输出电压范围。具体地讲，电平移位器600响应于在输入616处接收到1.5V的电压，可在电平移位器600的输出672处输出1.5V的电压。当输入端616处的电压下降到0.7V时，输出端672处的电压增加到2.3V。换句话讲，当输入端616处的电压在第一输入电压范围内减小时，输出端672处的电压在第二输出电压范围内增加。

第一范围和第二范围可至少部分地由提供给电平移位器600中的可变电容器662的控制信号确定。可变电容器662可连接到运算放大器618的负端子668，该运算放大器在正端子670处接收共模电压Vcm。在运算放大器618的正端子670处提供的共模电压Vcm，可至少部分地确定在电平移位器600的输出端672处产生的输出电压的范围。存储在浮动Cdac1节点708上的电平移位像素电压必须保持在电荷转移级740中的PPD_1器件的引脚电压Vpin之上(其例如可以是1.5V)，以便能够将电荷从钉扎光电二极管PPD_1完全转移到浮动Cdac1节点708。对于ADC 700中的额外余量，可向电平移位器600提供略高的共模电压Vcm(诸如，当Vpin为1.5V时为1.7V)，以确保重置值或非常低的信号值的转换不低于Vpin(或在本示例中为1.5V)。

在不同像素的采样操作之间，启用钳位开关714(即，在Vclamp电源和耦接电容器716的各个端子之间产生连接)，如图7B中的时刻t3的自动调零信号的生效所示。在释放钳位开关714之后，通过(在图7B的时刻t3)使晶体管704和782生效，像素重置电平可分别被转移到浮动Cdac1节点708和Vref_comp比较节点784。需注意，转移到浮动Cdac1节点708和Vref_comp比较节点784的像素重置电平是在电平移位器600的输出端672处产生的反相且被翻转的电压，使用0.7V的像素重置电平的示例值在图7B中的Pixel_level_shifted处由电压电平1.5V示出。通过至少一个电荷转移级740(表示为交错电荷转移1940和1942)到浮动Cdac1节点708的连续操作来执行像素重置电平到数字值的转换，以通过类似于结合图5描述的方法的方式来生成渐减的斜坡信号610。电荷转移1940和1942不需要交错进行，但可通过任何其他合适的方式使其及时分布。由于在浮动Cdac1节点708和Vref_comp比较节点784两者都提供像素重置电平，因此计数器720可仅启用几个时钟周期，在此期间可使用至少一个电荷转移级740来填充其至少一个相应的钉扎光电二极管PPD_1，并且当比较器718的正输入端的电压超过比较器的负输入端的电压(即，跨Vref_comp电容器712的电压)时，在图7B的事件1904处被禁用之前，将电荷从至少一个钉扎光电二极管PPD_1同步转移到浮动Cdac1节点708以降低跨Cdac1电容器710的电压。

为了采样和转换像素信号电平，在像素重置电平已被转换之后，晶体管704于时刻t12在ADC 700中被启用，同时SHS信号生效以传送像素信号电平(其已在像素传送生效时，继电平移位器600在t11传输像素信号之后，被电平移位器600电平移位)至浮动Cdac1节点708。在ADC 700中，在执行像素信号电平转换之后，耦合电容器716不通过启用/闭合开关716而被钳位(即，在像素信号电平的转换过程期间的t11之后，自动调零信号不被使能)。相反，比较节点784维持Vref_comp电容器712两端的像素重置电平，而只有浮动Cdac1节点708接收由电平移位器600输出的像素信号电平。

一旦像素信号电平已被传送到浮动Cdac1节点708，则像素信号电平的转换可从图6B中所示的斜坡电压610的产生开始。具体地说，初始像素信号电平(例如，图6B中的V1)可减小一定量，减少量基于至少一个相应的电荷转移级740中的至少一个钉扎光电二极管的全阱容或部分阱容，并且还基于Cdac1电容器710的尺寸，达到电压电平V2。

从电荷转移级740的电荷转移可同时进行(即，每个时钟周期)，并且可以与由转换的数字值表示的LSB值对应的固定步长减小Cdac1电容器710两端的电压。电荷转移也可交错进行，如图7B所示，其中电荷转移1944和1946被交错进行以在Vdac1节点708处产生渐减的电压，其又在比较器_VIN_P节点处实现成比例的改变(具体地说是渐减的电压斜坡)。在从级740的每次电荷转移之后(即，在每个时钟周期，或在每次电荷转移操作1944/1946之后)，存储在计数器720中的计数值可增加，条件是在由用于将电荷转移到浮动节点708的至少一个电荷转移级740转移电荷之后，Cdac1电容器710两端的电压超过了参考电容器712两端的电压(即，与像素重置电平相对应的电压)。存储在计数器720中的计数值在Vref_comp电容器712两端的电压超过Cdac1电容器710两端的电压时(即，正当节点708处的斜坡电压610降低超过节点784处保持的重置电平)被输出，如图7B的事件1906所示。以这种方式，由计数器720保持的计数值与将像素信号电压降低到像素重置电压所需的电压阶跃(或从至少一个电荷转移级740的电荷转移)的数量成正比，这又与像素信号电压的大小成正比。例如，当在低光条件下操作给定像素时，在电平移位器600的输入端616处提供的像素信号可接近或略低于1.5V(即，接近或低于像素重置电平1.5V)；因此，如上所述，在输出端672处产生的电压可接近或略高于1.5V。由于输出端672处接近1.5V的电压被提供给晶体管704的源极-漏极端子处，然后当晶体管704的栅极被激活时在浮动节点708处生效，在跨Vref_comp电容器712的电压(即，由电平移位器输出的像素重置电平612)超出跨Cdac1电容器710的电压之前，由级740对浮动节点708进行的电荷转移操作的数量可能很小。当仅需要少量的同步电荷转移以将Vref_comp 712两端的电压降低到Cdac1电容器710两端的电压时，计数器720中保持的计数值也可能很小。

当在亮光条件下操作给定像素时，在电平移位器600的输入端616处提供的像素信号可接近或略高于0.7V；因此，如上所述，在输出端672处产生的电压可接近或略低于2.3V。由于输出端672处接近2.3V的电压被提供给晶体管704的源极-漏极端子处，然后当晶体管704的栅极被激活时在浮动节点708处生效，在跨Vref_comp电容器712的电压(即，由电平移位器输出的像素重置电平612)超出跨Cdac1电容器710的电压之前，由级740对浮动节点708进行的电荷转移操作的数量可能很大。当仅需要大量的同步电荷转移以将Vref_comp 712两端的电压降低到Cdac1电容器710两端的电压时，计数器720中保持的计数值也可能很大。

回到ADC 300中的比较器318的问题，其可能具有不同的共模开关值，这取决于像素重置或像素信号电平是否被转换，而ADC700中的比较器718没有任何这样的问题。由于比较节点784处的电压对于像素重置电平和像素信号电平的转换都是恒定的，所以比较器718的开关点(或低于比较器718的输入之一必须下降的电压，以翻转或开关比较器718的输出值)可以是相对恒定的。当在已被电平移位器600移位的像素重置电平已在比较节点784生效之后，钳位开关714未被激活且转移晶体管782未重新生效时，至少由于Vref_comp电容器712两端的值对于像素重置电平和像素信号电平的转换都是恒定的而使开关点能够恒定。

比较器诸如比较器318/718可被提供偏移量以在给定信号电平下校准开关行为。然而，(至少)当比较器在不同于比较器318/718用偏移量进行校准的给定信号电平的另一信号电平下开关时，比较器的开关行为(由于噪声而)没有很好地定义。

电荷转移电路，分别诸如图3的340和图7中的740，可用于实现图8A所示的逐次逼近寄存器(SAR)ADC 800。图8C示出了ADC 800的示例性操作中电容器810和812两端的电压的曲线图。SAR ADC 800包括两组电荷转移电路840和850。电荷转移电路840和850可分别包括用于将负电荷包(即电子包)转移到Vdac1节点808和Vdac2节点809的其各自的钉扎光电二极管PPD_1中的n型光电二极管阱。

在输入端872处提供的像素信号可以是从图像像素直接读出的像素信号(或像素重置电平)，也可以是电平移位的像素信号(或电平移位的像素重置电平)。也可使用简化的电平移位器801来向像素信号或像素重置电平提供电平移位。图8B的电平移位器801可用于移位由图像像素产生的信号816。信号816可以是像素信号电平或像素重置电平。可在耦接到电平移位器801的放大器878的正输入端的输入端816处提供像素值816(即，图像像素的输出或“Pixel_out”)。固定电压源872可耦接在放大器878的负输入端。固定电压源872可耦接在放大器878的负输入端和放大器878的输出端872之间。

图8B的电平移位器801可用于向放大器878的正输入端处提供的图像像素输出816施加固定电压偏移，诸如0.5伏、1伏、1.5伏或任何其他电压偏移。在图8B的实施例中，在放大器878的输出端872处产生的电平移位信号可从图像像素输出816偏移1伏。换句话说，对于0.7伏的电平移位器801的输入816，电平移位器801的输出872可以是1.7伏；对于1.5伏的电平移位器801的输入816，电平移位器801的输出872可以是2.5伏。以这种方式，即使在输入端816处向电平移位器801提供完全饱和的像素信号电平时(即，当输入端816被提供低电压时)，像素信号电平的电平移位形式也可充分高于施加到电荷转移级840和850中的钉扎光电二极管PPD_1的钉扎电势(出于例示目的，假定为1.5伏的钉扎电势电平)。

电荷转移级840或850中的任何一个传送的电荷包的尺寸可分别由接地电源806或838处提供的电压至少部分确定。Vdac1节点808和Vdac2节点809处的电容器Cdac1 810和Cdac2 812的尺寸分别可至少部分地确定由电荷转移级的电荷包产生的节点808和809处的电压变化是转移到所述节点中的一个。对于固定的包尺寸，较小的电容器Cdac1 810可增加在Vdac1节点808处产生的电压变化。类似地，较大的电容器Cdac1 810可减小在Vdac1节点808处产生的电压变化。可通过ADC 800转换的给定电压范围内的ADC 800的分辨率(即，ADC800为10位、12位还是任何其他位分辨率ADC)可通过改变接地电源806和838提供的电压并/或通过改变电容器810和812的电容来调节。SAR锁存器880的数量和提供给SAR锁存器880的控制位882中的信号量可至少部分地基于ADC 800的位分辨率。

当在电平移位器801的输出端872处提供电平移位的像素信号/重置电压时，ADC800的操作可开始。转移晶体管882可用于将像素电压从电平移位器801的输出端872传递到Vdac2节点809。Vdac2节点809可耦接到Cdac2电容器812。Vdac2 809处的电压可以是Cdac2812电容器两端的电压。使转移晶体管882的栅极生效可将Vdac2节点充电至电平移位的像素电压电平。当Vdac2节点809被充电至放大器878输出端872处的电平移位的像素电压电平的同时，Vdac1节点808可通过使预充电晶体管804的栅极生效被充电至像素电源电压端子802处的电压电平。操作ADC 800的方法可在图8D的时序图中详细描述。在时刻t1和t4之间，(当像素重置信号生效时)可重置像素，并且(当SHR信号生效时)像素重置电平可在Vdac2节点809的时刻t3和时刻t5之间被采样到Cdac2电容器812上。

当预充电晶体管804栅极信号失效以导通预充电晶体管804时，在转换输入端872处提供的移位像素重置电平之前，预充电晶体管802可耦接在电源端子802和Vdac1节点808之间，并且可用于在时刻t2将Vdac1节点808充电至像素电源电压VAA。如图8D的Pixel_output和Pixel_level_shifted线所示，当在时刻t1，像素重置生效时，Pixel_output上升至大约1.5V的电压，即至像素的重置电平。Pixel_level_shifted线可将接近1.5V的像素重置电平移位1V，达到2.5V，并将移位的电压提供给采样晶体管982的输入端972。

在时刻t3，可激活预充电晶体管，以将Vdac1节点808充电至像素电源电压电平。因此，耦接到Vdac1节点808的Vinp节点处的电压电平上升到像素电源电压电平。为了简化说明，假定Vdac1 808电压摆幅从2.8V-2V向下移位到2.5V-1.7V，以大致匹配Vdac2节点的范围2.5V至1.7V。Vdac1节点808处的偏移可通过从电荷转移电路840的电荷转移来实现。与图3中的单斜率ADC一样，ADC LSB尺寸由DAC电容器尺寸和PPD_1电荷容量设定。在示出ADC800的操作的示例中，LSB为0.8mV，ADC的满量程Vref为878mV。

在Vdac1节点808和Vdac2节点809已经被充电至像素电源电压端子802处和放大器878的电平移位输出端872处提供的电平之后，比较器818可比较电容器Cdac1 810和Cdac2812两端的电压。电容器Cdac1 810和Cdac2 812两端的电压可分别称为Vdac1 808和Vdac2809的电压。Vdac1的预充电电平在图9中被示出为V1。在时刻t1之前，可在Vdac1 808处确立预充电电平V1，并且可在Vdac2 809处确立像素电压电平V2。在时刻t1之前，比较器818的输出可以是1，表示Vdac1 808的电压电平相比于Vdac2 809的电压电平较高。

耦接到Vdac2节点809的Vinn节点可在SHR信号在时刻t3生效之后处于像素重置电平。在时刻t6，与填充电源端子806处提供的电压相对应的填充电压Vfill1可在转变2052中从2.8V下降到0V。然而，用于转变2052的电压电平仅仅是例示性的。可以调节Vfill1和Vfill2电压(后者表示电荷转移电路850的电源838处的电压)，使得电荷转移级840或850的每次电荷填充操作中的电荷量可调节。在时刻t7，耦接到Vdac1节点808的电荷转移级可开始电荷转移操作2040和2042。在图8D的实施例中，电荷转移级中的64个(即，级840-1至840-N，当N为64时)可用于在时刻t7处将电荷转移到Cdac1电容器810。

电荷的转移可如结合图3的电荷转移1840所述的那样进行。可根据图8E的流程图为像素重置电平确定SAR锁存器值。在步骤2090，电荷转移级840中第一数量X的PPD器件可向Cdac1电容器810转移第二数量Y次。X和Y的乘积可以是步骤2090中发生的电荷转移的净数。在步骤2092，可通过比较器818将Vdac1节点808处的电压与Vdac2节点809处的电压进行比较。

作为比较的结果，如果确定Vdac1节点808的电压电平高于Vdac2节点809处的电压电平，则可执行步骤2094。在步骤2094中，可将第N位(即，图8E中方法的第一次迭代的MSB)设为1。然后，N可递减，使得图8E的方法的后续迭代设置第N-1位。最后，可通过调整随后要填充的电荷转移级840中的PPD器件的数量X，或电荷转移级840中的所述PPD器件要填充的次数Y的数量，或X和Y两者来调整电荷转移的净数量。例如，如果在步骤2094之前的步骤2090，X为128并且Y为4，则在步骤2094，将X改变为64，而将Y保持为4。另选地，X可保持为128，而Y改为2，或者X可减小到32，而Y被升高到4。通常，可选择X和Y，使得在紧接在步骤2090之前的情况下(或紧接在步骤2098之前的情况下)的电荷转移的净数减半。在步骤2094之后，可再次执行步骤2090。

然而，作为比较的结果，如果确定Vdac1节点808的电压电平低于Vdac2节点809处的电压电平，则可执行步骤2096。在步骤2096中，可将第N位(即，图8E中方法的第一次迭代的MSB)设为0。然后，N可递减，使得图8E的方法的后续迭代设置第N-1位。最后，可通过调节随后要填充的电荷转移级中PPD器件的数量X，或要填充电荷转移级中所述PPD器件的次数Y，或X和Y两者，来调节电荷转移的净数，但这些数字将与耦接到Vdac2节点809的电荷转移级850的数量和操作有关。类似于步骤2094，可选择X和Y，使得在紧接在步骤2090之前的情况下(或紧接在步骤2098之前的情况下)的电荷转移的净数减半。在步骤2096之后，可执行步骤2098，其中使用数量X的电荷转移级850将电荷转移到Vdac2 809Y次。在步骤2098之后，可执行步骤2092。

从时刻t5到时刻t10，可转换像素重置电平。从电荷转移级840的电荷转移操作2040和2042可在该间隔期间发生，以将电荷转移到Vdac1节点808(即，当图8E的步骤2090发生时)，并且电荷转移操作2044和2046可在该间隔期间发生，以将电荷转移到Vdac2节点809(即，当图8E的步骤2098发生时)。电源806和838各自的Vfill1和Vfill2电压可同时调节。例如，转变2054和2058、2056和2060以及2062和2064可协同。在所述转变处，电源806和838的Vfill1和Vfill2电压可从低电压电平切换到高电压电平，反之亦然。在时刻t8，像素信号电平可被传送到像素的浮动扩散节点。像素输出(“Pixel_output”)可偏移量ΔV1。移位像素输出(即，从电平移位器801输出的“Pixel_level_shifted”)也可(使用用于描述的示例性值)将量ΔV1移位至比像素输出的电平高1V的电平。在时刻t10，可使像素行选择无效。在时刻t11，可使预充电晶体管804的预充电控制电压无效，从而将Vdac1节点预充电至像素电源电平VAA。同样在时刻t11，提供给采样晶体管882的SHS信号可生效，将在输入端872处提供的移位像素电平传送到Vdac2节点809。从时刻t11起，像素信号电平的SAR转换可以图8E中详述的方式进行。

以下示出图8E的方法的例示性实施例，以说明SAR ADC 800的操作。为了确定在Vdac2 809处表示像素电压电平V2的数字值的最高有效位(MSB)，可使用多个电荷转移级840来填充钉扎光电二极管PPD_1并将电荷从钉扎光电二极管PPD_1转移到Cdac1电容器810。在图8A的ADC 800中提供至少64个电荷转移级840的例示性实施例中，可填充64个电荷转移级840(即，可通过使耦接在所述钉扎光电二极管和电源端子806之间的填充晶体管的栅极生效，来填充64个电荷转移级840中的钉扎光电二极管PPD_1)，然后转移/转储到Cdac1电容器810(即，在填充64个电荷转移级840中的钉扎光电二极管PPD_1之后，可通过使耦接在所述钉扎光电二极管和Cdac1电容器电810之间的转移晶体管生效，来将钉扎光电二极管PPD_1中的电荷转移到Cdac1 810容器)。可另外再将64个电荷转移级840填充并转储到Cdac1电容器810 7次(对于从64个电荷转移级840的总共8次转移)，以在时刻t1将预充电电压V1降低到电压V3。

在64个电荷转移级840已被用于将它们各自的电荷包转移到Cdac1电容器810八(8)次之后，比较器818可比较Vdac1节点808和Vdac2节点809处的电压。

响应于确定Vdac1节点808处的电压大于Vdac2节点809处的电压，比较器818可向SAR锁存器880输出逻辑高电压电平(即，逻辑“1”电压电平)。响应于在时刻t1在第一次充电转储之后从比较器818接收到逻辑高电压电平，SAR锁存器880可在表示多位数字值或量的MSB的锁存器处存储逻辑高电压。

响应于确定Vdac2节点809处的电压大于Vdac1节点808处的电压，比较器818可向SAR锁存器880输出逻辑低电压电平(即，逻辑“0”电压电平)。响应于在时刻t1在第一次充电转储之后从比较器818接收到逻辑低电压电平，SAR锁存器880可在表示多位数字值的MSB的锁存器处存储逻辑低电压。

在时刻t1处Vdac2节点809处的电压大于Vdac1节点808处的电压，表示转储到与由在其最高有效位仅具有逻辑“1”的多位数字值表示的电荷量相对应的Vdac1节点808上的电荷大于像素信号(即，在时刻t1处Vdac2节点809处的电压)。在传统的基于SAR的ADC中，随后的比较将涉及产生电压，该电压表示第一测试电压(即，在时刻t1的电压V3，对应于在其最高有效位仅具有逻辑“1”的数字值)与指示完全由逻辑“0”值组成的数字值的电压(即，电压V1)之间的中间电压。这通常通过向先前产生的电压添加电压以与像素电压电平进行比较而发生。

然而，对于SAR ADC 800，至少在使用电荷转移级840来改变Vdac1节点808处的电压时，在时刻t1之后的一时刻产生大于V3的电压也许是不可能的。由于电荷转移级840和850分别将电子包转移到Vdac1 808和Vdac2 809节点，所以节点808和809处的电压电平只可通过电荷转移级840和850减小，而不会升高。

然而，为了启用SAR ADC转换，必须仍将像素电压电平与大于当前电压的电压电平进行比较(至少当Vdac2节点809处的电压大于Vdac1节点808处的电压，并且比较器818输出为逻辑低电平或逻辑“0”时)。然而，代替将Vdac1节点808处的电压增加给定量，可将Vdac2节点809处的电压减小给定量。可使用从耦接到Vdac2 809节点的一个或多个电荷转移电路850的一次或多次电荷转移来降低Vdac2节点处的电压。电荷转移电路850可将Vdac2节点809处的电压降低一定量，该量为确定是否应将第二高有效位(有时称为MSB-1)设定为锁存器880处的逻辑高值所需的量。

为了确定锁存器880中相应一个的MSB-1位，电荷转移电路850中的64个可在时刻t2被填充并转储到Vdac2 809节点4次(即，与t1时的电荷转储相比一半的电荷转移，来自t1时的电荷转储中使用的相同数量的电荷转移电路)。

在图9所示的实施例中，在时刻t2和t3之间，Vdac1电压电平V3大于Vdac2电平V4，并且SAR锁存器880中的MSB-1位因此被设为“1”。接下来，通过在时刻t3将Vdac1移位ADC参考范围的1/8，达到电压V4，来确定位MSB-2。为了将Vdac1移位ADC参考范围的1/8，可将来自电荷转移电路840的128个PPD_1电荷包转移到Cdac1。为了做到这一点，可将64个PPD_1的整个库填充并转储到Vdac1 808节点2次。

需注意，在时刻t4，MSB-3位确定可能仅需要64个PPD_1转移(即，从64个电荷转移电路840/850的单次转移电荷包)。随后的位确定仅需要转移PPD库的子集(即，仅需要使用32、16、8、4、2、1个电荷转移电路840/850来单次转移电荷包)。

使用PPD电荷包的SAR架构的优点在于与基于二进制标度的电容器的方法(特别是M-i-M电容器)有关的尺寸，并且该方法不需要精确的电容器匹配或电容器电压线性度。对于先进的技术节点，电容器选项有限，可用MOS电容器的电压线性度限制了SAR位深度。

与图3的单斜率ADC设计一样，图8A的ADC参考可通过修改PPD的填充电压或Cdac电容器的尺寸来改变。此外，根据面积约束，可改变ADC 800中的电荷转移级840/850的数量，制成更快或更慢的SAR。

为了减少电路中、特别是在列并行配置中的路由拥塞，可针对所有列全局地控制分别控制电荷转移级840/850中的填充和转移晶体管的“填充”和“转移”控制信号，并且可局部控制PPD库的填充电压。通过控制PPD填充电压(“Fill”晶体管的漏极节点)，局部电路可设置向PPD添加多少电荷(零电荷或固定电荷)，而全局控制信号可设置为启用转移，无论内部ADC状态(Vdac1 808和Vdac2 809节点之间的比较状态，其确定从电荷转移电路840/850接收电荷包的节点)如何。

图10示出了SAR ADC 800的实施方式900，其具有关于比较器918的自动调零928和钳位电容器916在比较器918的输入端处的更多细节，用于将Vdac1 908电压共模从Vdac2809共模电平解耦。在图8A和图8C的SAR ADC设计中，比较器818/918必须设计成抑制从共模变化的任何偏移。此外，该要求是因为SAR ADC 800/900使用差分拓扑，其中比较器开关点根据所转换的信号电平而改变。

当Cdac1电容器910预充电至VAA(即，电源902电压电平)并且像素电平移位的重置电压(由电平移位器901中的放大器的输出提供)在Cdac2电容器912上被采样时，钳位开关914和比较器自动归零928(后者可以省略)被激活。然后，可执行SAR转换。对于下一次SAR转换(即，在电平移位器像素重置信号的转换完成之后)，Cdac1电容器910再次被预充电至电源902电平VAA，并且在Cdac2电容器912上对像素电平移位的信号电压进行采样，而无需激活Cc电容器的钳位(类似于单斜率ADC采样方案)。

需注意，只要ADC 800/900逻辑适于信号和重置极性的变化，也可使用反相放大器(如在图6A中用于单斜率ADC的)。

需注意，随着时序变化，SAR可在单面模式(其中仅Cdac1 910在转换期间改变电压)而不是双面模式(其中Cdac1 910和Cdac2 912在转换期间改变电压)下在最高有效位确定期间操作。这可通过在确定前几个最高有效位(2或3)之后以迭代方式操作Cdac1，然后再对Cdac1 910进行预充电来实现。在预充电Cdac1 910之后，根据MSB的设置方式，电荷转移级950库可将电荷迭代地转移到Cdac1 910。然后，在双面模式下确定剩余的最低有效位，其中Cdac1 910和Cdac2 912上都出现了小电压。Cdac2 912上的较小电压变化会减小比较器918所需的操作输入范围。

对于上述迭代MSB确定，需要额外的时间来在Cdac1 910上重载具有MSB电荷的ADC900并在Cdac2 912上重载输入。为了加速这些位的第一传递确定，可在第一次传递期间将Cdac1 910和Cdac2 912的值改为更小的值，以便使需要转移至其的电荷包更少(例如，1/2的较小电容需要1/2的数据包传输数量)。然后，对于剩余位，Cdac1 910和Cdac2 912返回到其最终电容值，以达到目标ADC噪声要求。

对图9的设计的改进在图10中示出。图10的设计不需要像素输入上的电平移位器801/901。电平移位器801/901的最初目的是在操作期间保持Cdac2 812/912节点处于足够高的电压(即，大于电荷转移电路950中的钉扎光电二极管PPD_1的钉扎电势)，以允许从电荷转移电路950中的钉扎光电二极管PPD_1到Cdac2 912的电荷转移。使用耦接到Cdac2电容器1012的电压移位器1088，也可通过在电荷转移期间将Cdac2电容器(图12中的1012)的底部上的电压移位至较高电压来满足该要求。在已使用电压移位器1088将Cdac2电容器底部的电压向上移位之后，Cdac2底部在其他操作期间(对像素输入进行采样，钳位比较器，或比较器选通期间)返回到0V。

对共模偏移不敏感并且使用PPD电荷转移电路的比较器拓扑结构1100在图11中示出。它连接到左侧的SARADC 1101(即，部件1102至1112 1140、1150、1172、1182和1188可以与图9和图10中类似编号的部件基本上相同)。比较器1118通过将来自Cdac1 1110和Cdac21112两者的电荷采样到PPD(即，伪像素电路1150中的PPD_sample钉扎光电二极管)来操作。来自这些采样PPD的电荷当在像素中使用时被转移到浮动扩散1162结构，并且源极跟随器1158被一起配置为确定Cdac1 1110和Cdac2 1112的哪些电容器具有较高的电压。

为了感测Cdac1 1110和Cdac2 1112上的电荷，使用电压移位器1188将它们向下移位第一电平，使电容器1110或1112上的最大电压为1.5V。利用标准耦接技术，通过改变如图11所示的Cdac电容器1110和1112底部上的电压来实现该电平移位器1188。当Cdac1和Cdac2电压低于1.5V时，两者都可以通过使伪像素1150中的采样晶体管1152的栅极生效来对标记为PPD_sample的PPD器件上的电荷进行采样。具有最高电压的电容器将最少数量的电子转移到相应的PPD_sample器件。然后，标记为vinp和vinn的浮动扩散部1162被重置到VAAPIX(2.8V)。然后，通过使相应伪像素1150中的转移晶体管1154的栅极生效，将电荷从相应的PPD_sample器件转移到vinp和vinn。

需注意，源极跟随器1158的漏极由预充电晶体管1176和1178连接到预充电到2.8V(VAAPIX)的单独输出线，而且源极被一起连接到电流源1190。在电荷转移到vinp和vinn之后，预充电信号(即，提供给预充电晶体管1176和1178的栅极的信号)被禁用，并且具有最高栅极电压的源极跟随器1158(即，在相应的浮动扩散部1162处为最低数量的电荷)将使线路放电到0V。具有较低栅极电压的源极跟随器1158将关闭，因为其源极电压被设置为足够高以关闭源极跟随器1158并将其输出设置保持为高预充电电压。需要源极跟随器1158的漏极上的一些电容以在“关闭”的源极跟随器和“接通”的源极跟随器之间的电路中产生更多的余量。

理想地，电容Cfd 1156保持非常低，以使比较器1118的电压分辨率最大化(即，使电压改变量小于每个电子200uV的电容)。此外，重要的是，使在PPD_sample器件中采样的信号最小化，因为从Cdac1和Cdac2采样的电荷差会在转换中产生误差信号。如果每次转换执行10次比较，并且在转换期间聚积的最大误差为1/2LSB(每个LSB等于PPD_1最大容量或在本例中为5000个电子)，则PPD_sample应仅采样(5000/2)/10个电子或者说250个电子。可以将像PPD_1尺寸或用于设置每个DAC步长的其他权衡参数最大化，来减少比较器采样操作移除电荷的误差。

如果该比较器设计用“浮栅”NMOS晶体管1264代替FD节点，如图12的比较器1218所示，则采样到该电路中的电荷可以返回到Cdac1 1110和Cdac2 1112电容器。通过使重置晶体管1260的栅极生效，将晶体管1264的浮栅初始设置为高电压VAAPIX(2.8V)。它的沟道中不包含电荷。然后电荷被转移到沟道，转移晶体管1254栅极被脉冲为高电平，并且电路的行为类似于上述操作，晶体管1264的浮栅驱动源极跟随器1260栅极(在浮栅下转移的任何电荷将源极跟随器栅极电压拉低)。在比较结束时，转移门1254接通，并且晶体管1264的浮栅被设置为0V。然后，将沟道电荷转移回伪像素1250器件中的PPD_sample。Cdac1和Cdac2底板返回1.2V，以使它们平移回更高的电压。然后，采样晶体管1252的栅极导通，以将PPD_sample电荷转移回Cdac节点1110和1112。通过此操作，该比较是非破坏性的，并且不会在Cdac节点1110和1112上产生误差电荷。

结合以上实施方案描述的电荷相加技术也可用于构建信号积分器，在以上实施方案中，使用具有钉扎光电二极管的电荷转移电路将电子包转移/转储到节点上。为了实现ΔΣ模数转换(ADC)，例如，需要积分器和抽取器/减法器来分别对信号进行加和减。需要聚积空穴的钉扎光电二极管从积分器求和节点减去信号(即移除电子)。

图13A示出了一阶ΔΣ调制器1300，它使用电荷转移电路的左岸1340上的电荷转移电路将电子电荷包注入到求和节点1308上，并且使用具有基于空穴的钉扎光电二极管(标记为“HPD_1”)的电荷转移电路的右案1350将空穴注入到求和节点1308上。值得注意的是，PMOS晶体管可以用于连接到电荷转移电路右岸中的基于空穴的钉扎光电二极管的填充晶体管1332-1和转移晶体管1334-1。为了用空穴填充HPD，将3.5V的电压连接到诸如1132-1的填充晶体管的源极，并且使填充晶体管1132-1的栅极生效(即，填充晶体管1132-1的栅极被偏置成具有逻辑“低”电平电压，假定填充晶体管1132-1是PMOS晶体管)。在用空穴填充HPD之后，当需要DAC操作时，可以将空穴(现在称为“空穴电荷包”)转移到求和节点Vdac11308。仅当DAC求和节点1308小于2.5V时，才会完成空穴的完全电荷转移，因为HPD的引脚电势为-1V。

较高的3.5V仅出于举例说明的目的而示出。可以将左岸1340中的基于电子的PPD和右岸1350中的基于空穴的HPD的Vpin调节到更小的幅度，以使得仅能在0V和2.8V之间操作。例如，如果这两个Vpins的幅度为1.0V，则求和节点可以在1.8V(VAAPIX–1V)和1.0V之间工作，其中可能发生完全电荷转移(来自PPD的电子和来自HPD的空穴)以实现正确操作。

值得注意的是，HPD_1器件设计不需要用于成像，只需要存储和转移空穴。基于空穴的钉扎光电二极管可以在具有类似的n+表面钉扎层的N阱(连接到高电压)和p注入钉扎二极管中制造。这些电路也可以被设计成耐受来自部分电荷转移的一定的PPD延迟。

积分器的增益由从电荷转移电路的左岸1340中的电荷转移电路的PPD_1转移(即，电子电荷包转移)数量设置。像素缓冲器(或反相放大器)1301将像素输出Pixel_out的电平移位产生到1.5V至0.0V的范围，其中PPD_1器件将填充有与像素输出电平成比例的电子(理想地，来自该像素的高电压输出等于Vpin)。从积分器求和节点减去的DAC电平与HPD_1在求和节点右侧的转移数量成正比。积分器的增益也由Cdac1尺寸设定。输入信号路径和DAC路径中的增益量由该电路的常规系统设计决定。

积分器的前端还可以用于在像素将其值写入PPD_1器件时对像素值求和。该求和运算还可以通过控制PPD_1转移的数量来为求和的像素值使用不同的权重。

可以使用图13B的框图来模拟图13A的ΔΣ调制器。提供输入电压的像素缓冲器1301可以由向Vin信号施加增益(或者在图13A的电路的情况下为电平移位)的增益块1390来表示。比较器1318可以接收Vref电压(在图13B中示为Vcomp)和求和节点值Vsum(对应于图13A的Vdac1节点1308处的电压)。DAC 1352可以对应于图13A的右岸1350中的基于空穴的钉扎光电二极管电荷转移电路。积分器1342可以对应于图13A的左岸1340中的基于电子的钉扎光电二极管电荷转移电路。增益块1394可以表示提供给DAC 1352的输出的增益。节点1392可以显示DAC值被减去，同时在提供给积分器1342之前加上Vin输入值(在通过它们各自的增益块1394和1390进行缩放之后)。

概括地讲，图13B的一阶ΔΣ调制器13B被示为在输入路径(xG0)中具有增益块1390并且在反馈路径(xG1)中具有增益块1394。例如，这两个路径的增益可能仅为1。积分器将输入电压值相加，直到达到比较器阈值，然后减去ADC电压参考值。在减去ADC参考值后，积分器继续将输入电压相加，直到再次达到比较器阈值。通常，数字计数器或数字求和电路对达到比较器阈值的次数进行计数。该计数器被视为简单的数字低通滤波器，它是“箱式滤波器”，因为每个输出使计数值同样地增加1，而不是对滤波器输入值进行加权以实现不同的频率响应。在加上DAC反馈的情况下，平均积分器输出电压随着时间的推移(由输入电压和DAC电压信号调制)将接近与Vin相同的值(或与Vin成正比)，并且相对于求和运算总次数达到比较器阈值的次数代表该数字值。事实上，所产生的比较器1的总数与比较操作的总数之比乘以ADC参考电压近似等于输入信号电压(或与Vin成正比)。低频下的高积分器增益和较大的采样总数增加了该调制器的准确度。

比较器输出也可以被看作是对积分器输出进行转换的1位ADC。“0”输出表示0V信号值，“1”表示Vref的信号值(满量程ADC响应)。由于信号介于0V和Vref之间，该ADC-DAC组合将量化误差(ADC数字表示与模拟输入值之间的差)反馈给积分器。由于(对于每此求和运算)调制器收到以比信号(由过采样比设置)高得多的频率的时钟控制，所以该量化误差在比输入信号更高的频率下产生，并由积分器部分地低通滤波。当积分器输出电压平均值收敛于输入信号时(积分器和反馈的组合在低频下产生高信号增益，导致积分器输出平均值等于输入信号)，积分器输出具有叠加在其上的较高频率量化噪声，该噪声未经积分器过滤。比较器之后的数字滤波器通过对比较器的1和0的流执行低通滤波器操作来消除这种高频噪声中的一些。因此，所使用的策略是从表示输入信号电平的比较器创建数字值序列，将量化噪声推送到感兴趣的信号带宽之外的较高频率，随后滤除较高频率的噪声内容。

对于图13C的ADC时序图，首先通过在时刻t1到时刻t2使发往耦接在2.5V电源电压和积分器1340中的求和节点Vdac1 1308之间的重置晶体管的重置信号失效，将Cdac1节点重置为2.5V(作为示例)。然后，输入信号被采样到具有Fill1/TX1到Fill64/TX64信号组的PPD_1电路中(例如，为简单起见，电荷转移1388和1389，而从图13C省略从积分器1340中的剩余电荷转移级的电荷转移)。例如，对于0.2pF的Cdac1值和在PPD 5000电子中产生的输入电压电平，为一次采集的64个输入样本在Cdac1上产生256mV的信号电平下降。积分器Cdac1的输出的电压显示在该时序图的底部。在输入信号被采样到积分器Cdac1中之后，比较器被选通以查看输入是否小于设置在1.8V的比较器参考。如果输入小于1.8V，则将正电荷加到Cdac1节点(例如，通过从基于空穴的钉扎光电二极管的电荷转移1382和1383)，以增加大Vdac1节点1308上的电压。例如，基于空穴的HPD的多次转移用于转移足够的电荷来使Cdac电压移动0.7V，该移动量表示ADC参考。

再次将输入信号采样到积分器中，另一个256mV的输出随后下降，并且再次选通比较器。该循环持续，直到经过比较器阈值，而在下一个输入采样阶段，将正电荷加到Cdac1，以使电压移位ADC参考电压，该ADC参考电压等于0.7V。为了将正电荷采样到Cdac1，信号Fill1h/TX1h至Fill64h/TX64h被脉冲调制。对于本例，假设空穴HPD只有保持约13,600单位的正电荷(空穴)才会为基于64空穴的HPD电荷转移产生0.7V的移位。输入采样和比较的这个周期继续进行，直到针对目标ADC分辨率实现过采样比(例如1024个时钟)。

图14中示出了不需要基于空穴的PPD器件的一阶ΔΣ调制器1300的实施方式。具有更高的2V光电二极管钉扎电势的第二组PPD_2器件级1452连接到积分器1340。当积分器充满电荷时，比较器翻转(即，在比较器输出端1318-3处产生的值可能改变)。此时，在扫掠晶体管1454的栅极处的提供的Skim_TX电压被设置为在Cdac电容器1310和PPD_2之间产生势垒(1.8V)的值(2.8V)，其允许超过一定电荷容量的过量电子流入级1452中的PPD_2器件。可以再次关闭Skim_TX晶体管1454，然后通过再次对其预充电(即，可以激活预充电晶体管1404)来从积分器移除电子。在预充电完成之后，通过将扫掠晶体管1454的Skim_TX栅极设置为不产生势垒的高电压(>3.0V)，将PPD_2中的电荷转移回Cdac电容器1310。因此，从积分器信号中减去DAC值，并且与普通ΔΣ调制器操作一样，只有残留电荷(来自PPD_2)保留在积分器中。积分继续进行，直到下一次比较器翻转。

图15示出了不需要第二Vpin电势的一阶ΔΣ调制器1500的实施方式。它使用电压电平移位器1588将Cdac1电容器的底板移位到更高的电压，以便能够从积分器1340中的PPD_1器件进行电荷转移。然后，底板返回其较低的电压进行比较操作。如果比较器1318翻转，则PPD_2器件级1552中的扫掠晶体管1554的栅极处的Skim_TX电压被设置为允许过量电荷流入具有与PPD_1相同的引脚电势(Vpin)(例如1.5V)的PPD_2的值(2.3V)。在预充电完成之后(即在重置晶体管1404被激活之后)，通过将扫掠晶体管1554的Skim_TX栅极设置为高电压(即，大于2.5V的电压)，将PPD_2中的电荷转移回Cdac节点。

在预充电操作和比较器操作期间，还可以将Cdac1 1510底板设置为第三个可能的电压(例如0.5V)。然后在Skim_TX操作期间，当从Cdac1 1510中挑选出或移除电荷时，Cdac11510底板设置为0V。该选项使得在设置Cdac1 1510和PPD_2之间的势垒以及有效的ADC参考时提供更多的设计灵活性。

预期电子的热能将在穿过势垒并从Cdac1 1510节点挑选出的电荷中产生一些不确定度。然而，随着在ΔΣ调制器中完成多个循环，这些挑选出电子的不确定度将随着时间的推移而平均化。

为了提高A/D操作的准确度，可以通过将积分器级联以形成如图16A和16B所示的二阶ΣΔ调制器，来增加将量化噪声推送到更高频率的电路的整体低频增益。图16B示出了框图视图，其中附加增益通过xG2增益块1696和xG3增益块1698示出。不同增益值的一部分原因是为了防止积分器超出形成积分器的电路的操作范围(同样，它们被设置为控制量化噪声的频率噪声分量的幅度以及调制器的稳定性)。通过将调制器级联，量化噪声也被移到更高的频率，并且增加的增益还允许积分器输出和反馈平均比较器输出更准确地跟踪输入信号电平。连同低通数字滤波器，这种拓扑结构可以提高A/D转换的准确度。

图16中示出了二阶ΔΣ调制器1600。它是通过复制一阶调制器电路而形成的。一阶调制器电路1620-1可以包括二者都耦接到求和电容器1610-1的第一积分器1640-1和第一减法器1650-1。一阶调制器电路1620-2可以包括二者都耦接到求和电容器1610-2的第二积分器1640-2和第二减法器1650-2。单位增益缓冲器1690可以耦接在调制器1620-1和1620-2之间。理想地，单位增益缓冲器1690将第一积分器1640-1的电平精确地移位1V，使得第二积分器1640-2输入中的PPD_1器件填充有与第一调制器1640-1输出成正比的电子。同样，这两个积分器输入和反馈路径的增益系数(即，积分器1640-1和1640-2的增益系数)由从前往每一级和反馈DAC的输入到每个求和节点的转移次数设置。

图16C中的用于图16A的二阶ΔΣADC时序图示出了第一积分器块(Fill1/TX1至Fill64/TX64，显示为电荷转移1690和1691)和第二积分器块(Fill1_m2/TX1_m2至Fill64_m2/TX64_m2，显示为电荷转移1693和1694)的输入采样信号。首先，两个调制器1620-1和1620-2Cdac节点被重置为2.5V(即，Cdac1电容器1610-1和1610-2都通过重置信号的失效重置到电源电压，为了简单起见，重置信号在该时序图未示出)。例如，第一调制器利用从时刻t1到时刻t2的电荷转移1690和1691将来自像素的输入电压加到第一积分器节点(即Cdac1电容器1610-1)。例如，在第一调制器输入采样阶段结束时，第二调制器利用从时刻t2到时刻t3的电荷转移1693和1694对第一调制器的输出进行采样。然后，比较器从时刻t3到时刻t4在第二调制器的输出处被选通。第一制器和第二调制器输出的输出波形在该图中示为Cdac1积分器节点(对于Cdac1 1610-1)和Cdac2积分器节点(对于Cdac1 1610-2)的值。如果达到比较器输出阈值，则通过从基于空穴的钉扎光电二极管的电荷转移将正电荷加到第一调制器Cdac节点和第二调制器Cdac节点。增加的电荷量可以由启用以转移电荷的基于空穴的HPD的数量设置。该量对于第一调制器和第二调制器可以是不同的。

具有改善的信号范围的二阶ΔΣADC在图16D中示出。它允许第一调制器1620-1的输出上升到高于Cdac重置电平(例如2.0V)，以允许将正电荷或负电荷加到第二调制器1620-2。调制器中的顶部放大器1690-1对2.0V至1.5V之间的输入信号起作用，以分别将其电平移位到1.5V和1.0V。该电平移位将放大器的输出置于基于电子的PPD器件的范围内以向积分器添加电子。底部放大器1690-2对2.0V至2.5V之间的输入信号起作用，以分别将其电平移位到2.5V和3.0V。该电平移位将放大器的输出置于基于空穴的HPD器件的范围内以向积分器添加空穴。第二调制器1620-2的输出在2.5V和1.5V之间的范围内工作。比较器的阈值设置在1.8V。当第二调制器的输出下降到1.8V以下时，正电荷被加到第一调制器Cdac节点1610-1和第二调制器Cdac节点1610-2。增加的电荷量可以由启用以转移电荷的基于空穴的PPD的数量设置。该量对于第一调制器和第二调制器可以是不同的。需要加到一阶调制器和二阶调制器的电压的量存在这种差异，以确保电路保持在放大器和积分器的工作范围内。

例如，对于第一调制器，xG0和xG1等于0.3x，其中通过调制它们各自被采样到积分器的次数(也由PPD/HPD的电荷容量和Cdac尺寸确定)，(通过电荷转移)从输入信号和Vref反馈路径加到积分器的电压乘以因子0.3。另外，例如，对于第二调制器，xG2和xG3等于0.7x，其中通过调制它们各自被采样到积分器的次数，从第一调制器输出和Vref反馈路径加到积分器的电压乘以因子0.7。

用于信号范围改善的ΔΣADC的图16E的时序图示出第二积分器的输出，该输出可以基于第一积分器输出电平的输入电平增大或减小电压。由于电路拓扑结构中的反馈，第二积分器的输出将触发比较器，使得1和0组成的比较器输出的经滤波序列乘以ADC参考电压将表示信号电平。

循环ADC 1700在图17A中示出。如果该值大于输入端1720处的ADC比较器参考电平，则基本运算将积分值乘以2，或如果该值小于输入端1720处的ADC比较器参考电平，将积分值乘以2并加上ADC参考。单位增益缓冲器1790用于将求和节点的输出电平移位1V，以允许PPD_1器件填充有与DAC输出成正比的电子。通过设置电荷转移级1740中的PPD_1器件和用于将电子溢出到求和节点1708中的传输操作的数量来实现乘以2运算。通过多次从用于将空穴溢出到求和节点1708的电荷减法器级1750的多个HPD_1器件转移，实现了参考电平的减法。

图17A中示出的循环ADC通过选择开关1722-1和1722-2根据图17B所示的时序来将输入采样到调制器中。具体地讲，开关1722-1用于对像素缓冲器1301提供的输入进行采样。当开关1722-1用于将像素缓冲器1301连接到积分器1740时，可以如图17B所示的那样使“sample_input”信号生效。开关1722-2可以用于对来自单位增益电平移位缓冲器1790的反馈进行采样，并且当在图17B中使“sample_feedback_from_integrator”信号生效时，用于将缓冲器1790的输出端连接到积分器1740。仅示出像素信号电平的转换(0.6V信号低于参考)。循环ADC的操作基于首先确定MSB，以查看信号电平幅度是否大于ADC参考电压除以2。首先将积分器重置为2.5V，该值表示事件1780中0信号的电平。积分器输出信号摆幅从2.5V最大下降到1.5V。比较器参考被设置在2.0V，该值表示ADC参考电平的一半(1V)。循环算法运行，使得在确定MSB之后，从积分器减去结果(如果MSB为0，则为0信号，如果MSB为1，则为参考的一半)。为了确定下一位，将剩余残留与MSB-1比较器参考电平(Vref/4)进行比较。为了再次使用与用于MSB位的相同的参考电平，将残留转而乘以2以有效地确定MSB-1位。因此，总体等效运算是将残留乘以2然后减去ADC参考电平(2×Vref/2＝Vref)。

在通过激活Fill1至Fill32(诸如事件1781)来对初始像素输入信号进行采样之后，在事件1782中选通比较器。然后，积分器输出被采样到PPD库中，其中用于将积分器值加倍的PPD数量乘以2。该积分器采样过程使用信号Fill1x至Fill64x(为用于输入的初始采样的Fill信号的2倍)，如针对电荷转移级1至32的事件1783-1和针对电荷转移级33至64的事件1783-2中所示。当Cdac积分器电容器在事件1784中被预置回2.5V时，该值保持在PPD中，这发生在使事件1783-1和1783-2中的填充信号生效与使事件1783-1和1783-2中的传送信号生效之间。然后，通过使事件1783-1和1783-2中的传送信号生效，使用TX1到TX64信号来传送PPD值。如果积分器输出低于先前选通操作的比较器阈值，则基于空穴的HPD PPD通过脉冲Fill1h/TX1h至Fill64h/TX64h信号来将电荷添加到Cdac节点，从而使Cdac节点移动ADC参考电压。在时序图中，Cdac节点被显示为首先加上ADC参考，然后减去2x信号电平电荷，但这些可以同时发生。

该时序图示出了低于参考电平0.6V的信号电平(1.5V)的实施例。示出了ADC的前5位转换，但额外位的分辨率是可能的。

由于将输入信号电平采样到积分器中的电路在输入信号值的整个范围内需要具有输入电压和输出电压之间的线性关系，所以需要预加重电路来补偿PPD非线性电荷处理能力。图18和图19的电路都补偿了这种非线性性。图18的电路补偿了仅向Cdac节点添加电子的信号，从而使信号电平一直降低。图19的电路补偿了可以相对于共模向Cdac节点添加正信号或负信号的信号，从而使信号电平升高或降低。

预加重电路的第一个实施例使用感测节点Vsense来反馈到开关电容放大器的输入端，以调制转移到该感测节点的电荷量，确保输出达到目标电压变化量。放大器将该感测节点的输出与输入电压进行比较，以调节在填充阶段将输入驱动到PPD的放大器输出。然后，该电荷被转移到Csense节点上的电容器。该步骤重复多次(例如，4到5次)。当电荷被传送到感测节点时，在驻留在需要预加重输入校正的目标电路(ADC)中的累加器求和节点上并行发生相同的操作。当感测节点达到目标电压变化量时，开关电容放大器的输出达到足够高的电压，从而在PPD中不产生电荷。

在预加重操作开始时，Csense节点被预充电至2.5V，放大器电路自动调零以设置正确的工作电压电平。然后，关闭自动调零放大器的开关，并将Pixel_output输入信号连接到放大器正输入端，而且将放大器的输出端连接到反馈电容器(本例中为2.5fF)。对于放大器的输入，“零”信号电平为1.5V。放大器输出也从自动调零操作设置为1.5V。当Fill_sense信号接通时，该1.5V电平将不会将电荷注入PPD，因为它等于PPD Vpin电压。然而，对于通过采样开关输入到放大器的下降到低于1.5V的信号电平，放大器的输出将下降到低电压。在该时序图中，相对于1.5V零信号参考，输入信号摆幅对于1.2V的Pixel_output为0.3V。

放大器输出最初下降了输入信号的两倍，或者针对所示拓扑结构下降了0.6V，并且信号幅度的增益由电路中的“反馈”因子设置。“反馈”因子由反馈电容器的尺寸和放大器负输入端上的总电容决定。由于反馈电容器为2.5fF，并且放大器负输入端的总体电容在示意图中大约为2.5fF(假定与连接到负输入节点的电路相关联的其他电容要小得多)，所以放大器只有一半的输出信号反馈到负输入端。由于反馈将迫使负输入等于放大器的正输入，所以放大器输出将Voutp从1.5V变为0.9V(0.6V变化量)，使信号增益为2。因此，随着电荷在Csense节点上聚积，该电路将输入信号放大2倍，但由于Cdac1节点的尺寸(Cdac1的尺寸比Csense大2倍)抵消了感测电路中的此增益，因此累加器中的信号没有被放大(增益＝1)。

当通过接通Fill_sense来将放大器输出驱动到PPD_1中并且所产生的电荷从接通的TX_sense栅极转移到Csense电容器时，该时序图中显示Vsense节点从2.5V变为2.1V或者说只改变0.4V。由于从Csense节点到放大器负输入端的电容器反馈为2.5fF，信号变化量最初为负0.2V(0.4V变化量的一半)。放大器输出通过改变正的0.4V进行响应，以使负放大器输入与正放大器输入相等。如时序图所示，Voutp信号从0.9V上升0.4V，达到1.3V。然后，该输出电平被PPD再次采样，电荷被转移到Csense节点。因为被采样到PPD节点中的信号更接近Vpin电压，所以最终较少的电荷被转移到Csense节点。在此步骤中，Csense节点上的信号从2.1V下降到2.0V，信号变化仅为0.1V。同样地，在反馈过程中，放大器输出从1.3V变化了0.1V，达到1.4V。这些步骤继续进行固定次数的循环，并且Csense节点接近低于初始电平2.5V的0.6V目标值。放大器输出还驱动目标电路中的累加器输入在Cdac1节点上实现线性比例的电荷转移量。因此，输入到累加器的信号与电路的输入电压成线性比例。

图19的电路允许将正信号或负信号加到累加器。该电路类似于前述的预加重电路，但是包含连接到基于电子的PPD器件和基于空穴的HPD器件两者的感测节点。此外，被驱动的累加器具有基于电子的PPD器件和基于空穴的HPD器件两者。

感测电路被设置用于2.0V的共模输入电压。相对于该共模电平的负信号被允许为2.0V至1.5V。相对于该共模电平的正信号被允许为2.0V至2.5V。顶部放大器对2.0V和1.5V之间的负信号起作用。底部放大器对2.0V和2.5V之间的正信号起作用。大多数输入信号将仅由顶部放大器或底部放大器处理，但是对于靠近输入共模的信号，预期两者可以并行工作。顶部和底部并行工作不是问题，因为反馈将最终允许Csense上的输出收敛到目标电压。

处理负信号的顶部放大器的共模具有等于1.5V的放大器自动调零输出电压。相对于共模电压的任何负输入信号将该电压推到较低的电平，并且PPD将填充有电子。这些电子被转移到Csense节点，并且反馈如前述“单”极性设计那样工作。

处理正信号的底部放大器的共模具有等于2.5V的放大器自动调零输出电压。相对于共模电压的任何正输入信号将该电压推到较高的电平，并且HPD将填充有正空穴。这些空穴将被转移到Csense节点，并且反馈以与基于电子的预加重电路类似的方式工作。

需注意，Csense节点最初被预充电到2.0V，并允许在2.5V和1.5V之间摆动。该信号摆动范围仍然允许电子或空穴从PPD/HPD器件完全转移。目标累加器中的积分器也具有这一相同的允许信号摆幅。

包括单斜率、SAR、ΔΣ和循环架构在内的基于PPD的ADC电路需要PPD器件阵列来用于其累加器。这些PPD器件(或HPD器件)可以是为每个ADC配置的专用器件。此外，可以对成像阵列的原生部分的结构进行时间复用。图20中所示的图包括像素示意图，其中含有pixel_out、RST、RS、TX、AB，以及用于源极跟随器SF、重置晶体管漏极和AB晶体管漏极的电源连接。用于重置晶体管漏极和AB漏极的电源连接可以被复用以实现不同的像素模式，从而允许ADC电路配置。重置晶体管漏极可以是积分器DAC节点的一部分，并被标记为Vdac_node。AB晶体管漏极是PPD的填充操作的漏极，标记为Vfill_mode。

对于一组像素，可以在连接到2.8V或Vdac_node以及Vfill晶体管节点的电路连接之间切换与像素阵列的这些特殊连接。第10页上的图示出了称为“面板”的一组像素，其中具有像素阵列。Vdac_node和Vfill_node的这些全局连接如该图中所示。面板中每组像素的一部分为针对成像模式或ADC模式的已连接面板信号的开关。面板的Vdac_node和Vfill_node信号连接到ADC电路的其他部分，如前面的示意图中所示。根据芯片布局，电路的剩余部分位于传感器的另一部分中，或者可以在位于像素阵列下方的管芯上应用堆叠技术。面板还可以被配置为像素列、像素行，或者一定数量的行和列的像素的组合。

面板的示意图没有示出如AB和TX(以及行选择、像素输出或源跟随器功率)的其他像素控件，但这些也是存在的。AB和TX控件可以根据每行来进行控制，也可以针对每个面板进行本地控制(来自ADC控制电路或传感器成像模式控制器的控件)。此外，重置晶体管的RST栅极将被偏置以允许作为像素的一部分的FD节点连接到ADC Cdac节点。

需注意，每个ADC可以同时使用放置有像素的PPD电路的组合以及一组专用的PPD电路。然后在像素阵列中为ADC PPD电路使用的专用区域和从成像模式借用时间之间取得平衡，以优化传感器面积、速度和最大成像积聚时间。在像素阵列积聚时间短的条件下，当像素不用于成像时，存在大量的时间(曝光之间的死区时间)。在这些条件下，ADC不需要从传感器操作中借用积聚时间。此外，应注意，使用来自像素阵列的器件操作ADC可能具有功率优势，因为用于填充PPD器件的一些电荷是通过在像素中的局部从入射光产生的。

需注意，任何电路配置都可以用1到“n”个PPD器件来实现，以便权衡电路参数，如尺寸对比速度。Cdacs的电容器尺寸也可以与PPD电荷容量一起进行优化。使用单个PPD但进行多次“填充”和“转移”循环实现了与使用并行的一组PPD在给定的时间间隔内执行更多的电荷转移相同的功能结果。

值得注意的是，基于电子和基于空穴的PPD电荷包单元可用于降低电压或增大电路节点上的电压。这种能力可以用作低功率方法来设置电路中的电压，因为在电路中移动的电荷量相对较小。因此，该电路技术可以在具有高阻抗节点的任何电路中使用。

该PPD电荷包电路具有收集光能以产生电荷包PPD单元中所需的电荷而不是使用“填充”晶体管的能力。这些单元使用的少量电荷和使用由光产生的电子空穴对的能力使这些电路成为超低功耗应用的理想选择。使用这种方法，许多像素阵列电路可以超低功率模式工作，并且使用光能来供应电荷。此外，PPD中使用的电荷可以由与芯片结和环境温度成正比的暗电流以热学方式产生。

根据一个实施方案，图像传感器可包括：包括具有输出线的像素，并且可包括具有第一输入端和第二输入端的比较器，可耦接到比较器的第一输入端的第一电容节点，可耦接到比较器的第二输入端的第二电容节点，可包括至少第一钉扎光电二极管的第一电荷转移电路，该第一电荷转移电路可将第一电荷量转移到第一电容节点，可将像素信号采样到第二电容节点上的采样晶体管，以及第二电荷转移电路，该第二电荷转移电路可包括至少第二钉扎光电二极管，并且将第二电荷量转移到第二电容节点。

根据另一个实施方案，比较器可比较比较器的第一输入端和第二输入端处的电压，响应于确定比较器的第一输入端处的电压大于比较器的第二输入端处的电压，第一电荷转移电路还可使用第一电荷转移电路将第三电荷量转移到第一电容节点，并且其中响应于确定比较器的第一输入端处的电压小于比较器的第二输入端处的电压，第二电荷转移电路可转移第二电荷量。

根据另一个实施方案，由第一电荷转移电路转移到第一电容节点的第三电荷量可以是第一电荷量的一半。

根据另一个实施方案，第一电荷转移电路可通过执行第一数量的电荷转移，将第一电荷量转移到第一电容节点，其中所述第一数量的电荷转移中的每次转移，可基于第一电荷转移电路中的第一钉扎光电二极管的全阱容量转移一定量的电荷。

根据另一个实施方案，第一电荷转移电路可通过执行第二数量的电荷转移来转移第二数量的电荷，其中第二数量小于第一数量。

根据另一个实施方案，图像传感器可还包括第一多个电荷转移电路，当第一电荷转移电路正在转移电荷时，第一多个电荷转移电路使用第一多个电荷转移电路中的每一个电荷转移电路执行第一数量的电荷转移。

根据另一个实施方案，第二电荷量可以是第一电荷量的一半。

根据另一个实施方案，图像传感器可还包括从像素输出线接收第一电压电平的电平移位电路，其将第一电压电平移位到大于第一电压电平的第二电压电平，并且将移位的电压提供给采样晶体管。

根据另一个实施方案，图像传感器还可以包括耦接到第一电荷转移电路的第一填充电压电源和耦接到第二电荷转移电路的第二填充电压源，其中在使用第一电荷转移电路和第二电荷转移电路进行电荷转移操作的同时，所述第一填充电压源和所述第二填充电压源的值是可调节的。

根据另一个实施方案，第一电荷转移电路可包括执行多个电荷转移操作的第一多个电荷转移级，其中多个电荷转移操作中的每一个可使用第一多个电荷转移级的不同子集。

根据另一个实施方案，可执行将不同量的电荷转移到第一电容节点的多个电荷转移操作。

根据一个实施方案，图像传感器可包括耦节到输出线的图像像素，以及耦节到输出线的模数转换(ADC)电路。ADC电路可包括第一电荷转移电路、耦接到第一电荷转移电路的第一电容节点、耦接到第二电荷转移电路的第二电荷转移电路、第二电容节点，以及插入到输出线和第二电容节点之间的采样晶体管。

根据另一个实施方案，图像传感器还可包括可插入在输出线和采样晶体管之间的电平移位电路。

根据另一个实施方案，图像传感器还可包括比较器，所述比较器具有可耦接到第一电容节点的第一输入端和耦接到第二电容节点的第二输入端。

根据另一个实施方案，图像传感器还可以包括：可耦接在第一电容节点和比较器的第一输入端之间的第一耦接电容器；可耦接在第二电容节点和比较器的第二输入端之间的第二耦接电容器；可选择性地将比较器的第一输入端连接到第一电源电压的第一钳位开关；可选择性地将比较器的第二输入端连接到第二电源电压的第二钳位开关。

根据另一个实施方案，图像传感器还可以包括第一电压源和第二电压源，并且第一电荷转移电路可包括第一钉扎光电二极管，耦接在第一钉扎光电二极管和第一电压源之间的第一填充晶体管，耦接在第一被钉扎光电二极管和第一电容节点之间的转移晶体管。第二电荷转移电路可包括第二钉扎光电二极管，耦接在第二钉扎光电二极管和第二电压源之间的第二填充晶体管，以及耦接在第二钉扎光电二极管和第二电容节点之间的第二转移晶体管。

根据另一个实施方案，第一电压源和第二电压源可以是可调电压源。

根据对从图像像素接收的信号执行模数转换(ADC)操作的实施方案，ADC操作的执行可以包括：对第一电容节点上要转换的第一电压进行采样；使用第二数量的电荷转移电路执行第一数量的电荷转移操作，以将电荷转移到第二电容节点上；比较在比较器处与第一电容节点和第二电容节点相关联的电压；以及在比较器处比较电压之后，使用第四数量的电荷转移电路执行第三数量的电荷转移操作，以将电荷转移到第一电容节点和第二电容节点中所选择的一者上。

根据另一个实施方案，ADC操作的执行还可以包括在比较器处比较与第一电容节点和第二电容节点相关联的电压之后，设置与要转换的电压相关联的多位值中的某个位。设置该位可以包括：响应于确定与第一电容节点相关联的电压小于第二电容节点处的电压，将该位设置为逻辑高值；以及响应于确定与第一电容节点相关联的电压大于第二电容节点处的电压，将该位设置为逻辑低值。

根据另一个实施方案，第一数量和第二数量的乘积可以是第三数量和第四数量的乘积的两倍，并且其中执行第三数量的电荷转移操作可以包括：响应于确定与第一电容节点相关联的电压大于第二电容节点处的电压，使用第四数量的电荷转移电路将电荷转移到第一电容节点上；以及响应于确定与第一电容节点相关联的电压小于第二电容节点处的电压，使用第四数量的电荷转移电路将电荷转移到第二电容节点上。

前述内容仅是对本实用新型原理的示例性说明，因此本领域技术人员可以在不脱离本实用新型的精神和范围的前提下进行多种修改。

Claims (10)

1.一种包括具有输出线的像素的图像传感器，包括：

具有第一输入端和第二输入端的比较器；

耦接到所述比较器的所述第一输入端的第一电容节点；

耦接到所述比较器的所述第二输入端的第二电容节点；

第一电荷转移电路，所述第一电荷转移电路包括至少第一钉扎光电二极管，并且将第一电荷量转移到所述第一电容节点；

采样晶体管，所述采样晶体管将像素信号采样到所述第二电容节点上；和

第二电荷转移电路，所述第二电荷转移电路包括至少第二钉扎光电二极管，并且将第二电荷量转移到所述第二电容节点。

2.根据权利要求1所述的图像传感器，其中所述比较器比较所述比较器的所述第一输入端和所述第二输入端处的电压，其中响应于确定所述比较器的所述第一输入端处的所述电压大于所述比较器的所述第二输入端处的所述电压，所述第一电荷转移电路还利用所述第一电荷转移电路将第三电荷量转移到所述第一电容节点，并且其中响应于确定所述比较器的所述第一输入端处的所述电压小于所述比较器的所述第二输入端处的所述电压，所述第二电荷转移电路转移所述第二电荷量。

3.根据权利要求2所述的图像传感器，其中由所述第一电荷转移电路转移到所述第一电容节点的所述第三电荷量是所述第一电荷量的一半。

4.根据权利要求1所述的图像传感器，其中，所述第一电荷转移电路通过执行第一数量的电荷转移，将所述第一电荷量转移到所述第一电容节点，其中所述第一数量的电荷转移中的每一个基于所述第一电荷转移电路中的所述第一钉扎光电二极管的全阱容量来转移一定量的电荷。

5.根据权利要求4所述的图像传感器，其中所述第一电荷转移电路通过执行第二数量的电荷转移来转移所述第二电荷量，其中所述第二数量小于所述第一数量。

6.根据权利要求4所述的图像传感器，还包括：

第一多个电荷转移电路，在所述第一电荷转移电路正在转移电荷的同时，所述第一多个电荷转移电路使用所述第一多个电荷转移电路中的每一个所述电荷转移电路执行所述第一数量的电荷转移。

7.根据权利要求1所述的图像传感器，其中所述第二电荷量是所述第一电荷量的一半。

8.根据权利要求1所述的图像传感器，还包括：

从所述像素输出线接收第一电压电平的电平移位电路，所述电平移位电路将所述第一电压电平移位到大于所述第一电压电平的第二电压电平，并且将所述移位的电压提供给所述采样晶体管。

9.根据权利要求1所述的图像传感器，还包括：

耦接到所述第一电荷转移电路的第一填充电压源；和

耦接到所述第二电荷转移电路的第二填充电压源，其中在使用所述第一电荷转移电路和所述第二电荷转移电路进行电荷转移操作的同时，所述第一填充电压源和所述第二填充电压源的值是可调节的。

10.一种图像传感器，包括：

耦接到输出线的图像像素；

耦接到所述输出线的模数转换ADC电路，其中所述模数转换ADC电路包括：

第一电荷转移电路；

耦接到所述第一电荷转移电路的第一电容节点；

第二电荷转移电路；

耦接到所述第二电荷转移电路的第二电容节点；和

插入在所述输出线和所述第二电容节点之间的采样晶体管。