CN101729806A - 固态图像拾取装置、图像拾取系统和该装置的驱动方法 - Google Patents

Abstract

本发明涉及一种固态图像拾取装置和图像拾取系统，所述装置包括：其中以矩阵的方式布置用于输出模拟信号的像素的像素阵列；其每一个与同一列中的像素连接的垂直输出线；与垂直输出线分别连接的、用于将模拟信号转换成数字信号的A/D转换单元；和用于向A/D转换单元供给恒定电流的恒定电流供给单元。A/D转换单元中的每一个包括：用于对恒定电流进行积分的积分单元；用于将积分的恒定电流与模拟信号相比较并输出比较信号的比较单元；和用于存储与比较信号对应的数字信号的数字信号存储单元。积分单元包括用于接收恒定电流的输入电容器。比较单元经由输入电容器与恒定电流供给单元连接。

Description

固态图像拾取装置、图像拾取系统和该装置的驱动方法

技术领域

本发明涉及用于扫描仪、数字静物照相机、数字摄像放像机等中的固态图像拾取装置。

背景技术

近年来，CMOS图像传感器已被广泛用于数字静物照相机、数字摄像放像机和移动电话中所包括的照相机单元中。用于将A/D转换电路集成到CMOS图像传感器中的技术已被开发，以减少部件的数量和功耗。包括A/D转换电路的各种类型的CMOS图像传感器已被提出，并且包括具有被称为列A/D转换电路的对于各像素列设置的A/D转换电路的CMOS图像传感器。

这种A/D转换电路将模拟信号与基准信号相比较。日本专利公开No.2005-348324公开了用于向A/D转换电路施加具有固定值的电压作为基准信号的技术。在这种情况下，由于恒定电流穿过包括于对于各列分别设置的A/D转换电路中的每一个中的电阻元件的两端，因此，与基准电压随时间变化的情况相比，能够更容易地提高速度。

图10是示出相关技术中的固态图像拾取装置的配置的示意图，并且引用日本专利公开No.2005-348324的图1。为了解释，使用与在日本专利公开No.2005-348324中使用的附图标记不同的附图标记。

具有固定值的基准电压V_DE被输入到对于各列分别设置的A/D转换电路中。当这些A/D转换电路开始转换操作时，恒定的电流穿过包括于A/D转换电路中的每一个中的电阻器R的两端。但是，由于用于供给具有固定值的基准电压的线CL具有电阻值，因此在线CL中出现电势梯度(gradient)。即，由于跨电阻器R两端的电压在列与列之间不同，因此穿过电阻器R的两端的电流在列与列之间不同。

即使同时在各列中分别开始积分操作并且各列中的要被转换成数字信号的模拟信号的值相同，由于穿过A/D转换电路的电流的值在列与列之间不同，因此用于比较器COMP的输出的反转的时间期间也会在列与列之间不同。因此，沿从中输出同时转换的信号的单个行的方向出现阴影。如果固态图像拾取装置中的像素的列数和用于供给基准电压的线的长度增加，那么该现象变得更加明显。

发明内容

一种装置包括：其中以矩阵的方式配置用于输出模拟信号的多个像素的像素阵列；其每一个与像素阵列的同一列中的多个像素中的相应像素连接的多个垂直输出线；与多个垂直输出线分别连接的、被配置为将模拟信号转换成数字信号的多个A/D转换单元；和被配置为向多个A/D转换单元供给恒定电流的恒定电流供给单元。多个A/D转换单元中的每一个包括：被配置为对恒定电流积分的积分单元；被配置为将积分的恒定电流与模拟信号相比较并输出比较信号的比较单元；和被配置为存储与比较信号对应的数字信号的数字信号存储单元。积分单元包括被配置为从其一个端子接收恒定电流的输入电容器。比较单元通过输入电容器与恒定电流供给单元连接。

通过参照附图阅读对示例性实施例的以下描述，本发明的其它特征将变得明显。

附图说明

图1A和图1B是根据本发明的第一实施例的固态图像拾取装置的示意图。

图2是示出根据本发明的实施例的像素的示例性配置的示图。

图3是根据第一实施例的固态图像拾取装置的时序图。

图4是示出根据本发明的第二实施例的固态图像拾取装置的示例性配置的示图。

图5是根据第二实施例的固态图像拾取装置的时序图。

图6是根据本发明的第三实施例的固态图像拾取装置的示意图。

图7是根据本发明的第四实施例的固态图像拾取装置的示意图。

图8是根据本发明的第五实施例的固态图像拾取装置的示意图。

图9是示出根据本发明的第六实施例的固态图像拾取系统的示例性配置的示图。

图10是从日本专利公开No.2005-348324的图1引用的示图。

具体实施方式

将参照附图描述本发明的第一实施例。

图1A是根据本发明的第一实施例的固态图像拾取装置1的示意性框图。固态图像拾取装置1具有其中以矩阵的方式布置像素100的像素阵列PA。参照图1A，在同一列中布置的像素100与垂直输出线106连接。垂直扫描电路123向在同一行中配置的像素100供给共用控制信号。响应从垂直扫描电路123供给的控制信号，像素100分别向垂直输出线106输出模拟信号。

垂直输出线106中的每一个与作为A/D转换单元的A/D转换电路124的第一输入端子连接。用于对从像素100输出到垂直输出线106的模拟信号执行诸如降噪和放大的处理的模拟信号处理电路128与A/D转换电路124的第一端子连接。模拟信号处理电路128可以是其输入端子和输出端子被短路的电路。模拟信号处理电路128的输出端子与作为比较单元的比较器电路126的一个输入端子连接。A/D转换电路124中的每一个的第二输入端子经由基准信号供给线113与作为恒定电流供给单元的恒定电流电路140连接。并且，A/D转换电路124中的每一个的第二输入端子与作为积分单元的积分器电路125连接。积分器电路125对从恒定电流电路140供给的电流积分，并且从其输出端子输出作为积分结果的电压。积分器电路125的输出端子与比较器电路126的另一输入端子连接。比较器电路126的输出端子与作为数字信号存储单元的数字信号存储电路127连接。在接收到从比较电路126输出的比较信号时，数字信号存储电路127存储数字信号。数字信号存储电路127从其输出端子输出作为通过A/D转换电路124执行的A/D转换的结果的数字信号。可经由共用端子或不同的输出端子从固态图像拾取装置1输出从数字信号存储电路127输出的数字信号。

电阻器129是基准信号供给线113上的寄生电阻器。

图2是示出像素100的示例性配置的等效电路图。

光电二极管101根据入射光执行光电转换并存储产生的电荷，并且具有与传送MOS晶体管102的一个主电极连接的阴极。传送MOS晶体管102的另一主电极与复位MOS晶体管103的一个主电极连接，并且还与放大MOS晶体管104的控制电极连接。放大MOS晶体管104的栅极端子与浮动扩散(FD)层(未示出)(以下，称为FD单元)的电容器(以下，称为FD电容器)连接。复位MOS晶体管103的另一主电极与放大MOS晶体管104的一个主电极连接，并且还与电源VDD连接。电源VDD和开关111形成电压供给单元。放大MOS晶体管104的另一主电极经由选择MOS晶体管105与垂直输出线106连接。垂直输出线106与恒定电流源107连接。

当传送MOS晶体管102响应信号PTX被接通时，存储在光电二极管101中的电荷被传送到放大MOS晶体管104的控制电极。当复位MOS晶体管103响应信号PRES被接通时，它根据由电源VDD施加的电压将放大MOS晶体管104的控制电极的电势复位。当选择MOS晶体管105响应信号PSEL被接通时，放大MOS晶体管104和恒定电流源107相互电连接，并且作为源极跟随器电路操作。当源极跟随器电路处于操作状态时，垂直输出线106的电势根据放大MOS晶体管104的栅极的电势改变。从例如垂直扫描电路123供给信号PTX、PRES和PSEL。

图1B是示出图1A所示的固态图像拾取装置的细节的示图。图1B所示的模拟信号处理电路128是模拟信号处理单元，并且包括箝位电路，该箝位电路包括箝位电容器108，所述箝位电容器108具有与A/D转换电路124的第一端子连接的一个端子。积分器电路125包括：具有与A/D转换电路124的第二输入端子连接的一个端子的输入电容器116，以及，具有与输入电容器116的另一端子连接的一个端子和接地的另一端子的存储电容器115。存储电容器115在该节点处为电容负载。存储电容器115可与专用电容元件连接，或者可以是包括比较器141的输入电容器的寄生电容器。

图1B所示的比较器电路126包括开关109和110以及比较器141。比较器141的一个端子与箝位电容器108的另一端子连接，并且还经由开关109与基准电压电源Vref连接。比较器141的另一端子与输入电容器116的另一端子连接，并且还经由开关110与基准电压电源Vref连接。开关109响应信号RES1在导通状态和非导通状态之间切换。开关110响应信号RES2在导通状态和非导通状态之间切换。比较器141的逻辑阈值是比零稍小的负值。因此，将在其两个输入端子具有相同电势的比较器141输出高电平信号的假定下进行以下的描述。

图1B所示的数字信号存储电路127包括计数器130。计数器130与基准时钟CLK同步地执行计数操作，并且根据从比较器141输出并然后被输入到激活(activation)输入端子EN中的信号终止或开始计数操作。响应信号RES2，计数器130将存储在其中的计数值复位。

图1B所示的基准信号供给线113与恒定电流电路140和开关111连接。当开关111响应信号RES3被接通时，基准信号供给线113的电压被复位为电源电压VDD。

下面，将参照图3描述图1B所示的固态图像拾取装置的操作。对于信号脉冲提供的附图标记与对于图1B和图2所示的端子提供的附图标记对应。在向图1B和图2所示的各开关传送高电平信号时，这些开关被接通或进入导通状态，并且，在向这些开关传送低电平信号时，这些开关被关断或进入非导通状态。

假定在图3所示的时间t3之前经过了预定的曝光时间期间并且从光电转换获得的电荷被存储在光电二极管101中。参照图3，COMPOUT表示比较器141的输出。

在时间t1上，信号PRES的电平从高变为低，使得用于将放大MOS晶体管104的栅极端子即FD单元复位的操作结束。结果，作为包括于FD单元中的电容器的FD电容器保持在FD单元复位时产生的电压即暗状态电压。

并且，在时间t1上，信号RES3的电平变为高，使得基准信号供给线113的电压被复位为作为固定电压的电源电压VDD。结果，在各列中设置的输入电容器116的一个端子的电压被复位为电源电压VDD。

在时间t2上，信号RES3的电平变为低。此时，由于基准信号供给线113仅与恒定电流电路140连接，因此，开始从设置在各列中的输入电容器116的一个端子的放电。随后，在经过了与由基准信号供给线113上的寄生电阻器129的电阻值的总和以及输入电容器116的电容值的总和确定的时间常数对应的时间期间之后，从在各列中设置的输入电容器116的一个端子输出的放电电流稳定化为稳态。在稳态中，由于寄生电阻器129，在基准信号供给线113上出现电势梯度。但是，如果在各列中分别设置的输入电容器116的电容值相同，那么从输入电容器116的一个端子流出相同的电流量。

并且，在时间t2上，信号PSEL的电平变为高，使得选择MOS晶体管105进入导通状态，并且放大MOS晶体管104和恒定电流源107形成源极跟随器电路。结果，与FD单元已在时间t1上被复位的事实对应的电平的暗状态输出在垂直输出线106中出现，并然后被输入到箝位电容器108的一个端子中。

在时间t3上，当信号RES1的电平变为低时，开关109被关断，并且，在垂直输出线106中出现的电平被箝位到箝位电容器108。由于从时间t1到时间t3的期间足够短，因此可作为与FD单元在时间t1上的复位对应的电平处置在时间t3上箝位的电平。

在从时间t4到时间t5的期间中，信号PTX处于高电平，因此，传送MOS晶体管102被接通，并且存储在光电二极管101中的电荷被传送到FD单元。FD单元的电势根据传送的电荷的量改变。在垂直输出线106中出现的电平根据FD单元的电势的变化而改变。此时，由于箝位电容器108的另一端子处于电浮动状态，因此只有从已在时间t3上被箝位的暗状态输出的变化量被输入到比较器141的一个端子中。即，具有减小的由包括于像素100中的每一个中的MOS晶体管导致的噪声和减小的通过使FD单元复位导致的随机噪声的信号被输入到比较器141的一个端子中。

将通过使用等式描述上述的电势变化。如果从光电二极管101传送到FD单元的电荷是电子，电荷量的绝对值为Q，并且FD单元的电容值是CFD，那么FD单元的电势减小Q/CFD。作为其响应，垂直输出线106的电平发生变化并然后作为明状态输出被施加到箝位电容器108的一个端子上。如果由放大MOS晶体管104和恒定电流源107形成的源极跟随器电路的增益为Gsf，那么垂直输出线106的电势Vv1从暗状态输出的变化量ΔVv1可由下式表示：

$\mathrm{\ΔVv}1=-\frac{Q}{\mathrm{CFD}}\·\mathrm{Gsf}\·\·\·\left(1\right)$

由于电势变化量ΔVv1被发送到比较器141的一个端子即负输入端子，因此负输入端子的电势是从下式获得的值：

$\mathrm{Vsig}=\mathrm{Vref}-\frac{Q}{\mathrm{CFD}}\·\mathrm{Gsf}=\mathrm{Vref}-\mathrm{\ΔVv}1\·\·\·\left(2\right)$

随后，在时间t6上，开始A/D转换操作。在时间t6上，信号RES2的电平变为低，因此，开关110被关断。结果，存储在存储电容器115中的电荷经由输入电容器116和基准信号供给线113通过放电电流Iref被输出。这可被视为与放电电流Iref的时间积分具有相同的意义。如果分别设置在各列中的存储电容器115的电容值是相同的值Cs，那么比较器141的另一输入端子即正输入端子的电势Vramp以恒定梯度Iref/Cs减小。这意味着具有梯度Iref/Cs的基准信号被输入到比较器141中。一定时间t(时间t是时间t6之后的时间)上的比较器141的正输入端子的电势Vramp作为时间t的函数由下式表示。以下，Vramp也被称为基准电压。

$\mathrm{Vramp}=\mathrm{Vref}-\frac{\mathrm{Iref}}{\mathrm{Cs}}\·(t-t6)\·\·\·\left(3\right)$

这里，重要的事情是，在时间t6上对于分别设置在各列中的比较器141的正输入端子施加相同的初始电势Vref，并且在这些列中出现正输入端子的电势随时间的相同的变化量Iref/Cs。即使在信号RES3的电平已在时间t2上变为低之后在各列中的输入电容器116的一个端子上出现电势梯度，作为基准信号施加到各比较器的正输入端子的电势也不受电势梯度的影响。因此，在相关技术中会成为问题的沿行方向出现的阴影可被抑制。

如图1B所示，信号RES2被输入到计数器130的复位端子R中。因此，如果信号RES2的电平在时间t6上变为低，那么计数器130的复位状态被解除，并且，计数器130与基准时钟CLK同步地开始计数操作。

这里，如果从开始从输入电容器116的一个端子的放电(即，积分操作)的时间t2到开始A/D转换操作的时间的期间的范围为从与基准时钟CLK的一个时钟对应的期间到作为由(基准信号供给线113上的寄生电阻器的值的总和)×(输入电容器116的值的总和)表示的时间常数的约十倍的期间，那么从输入电容器116放出的电流变得足够均匀。因此，从通过积分器电路125开始积分操作的时间到开始A/D转换操作的时间的期间被设为等于或小于包括输入电容器116的值的总和的基准信号供给线113的时间常数的十倍的期间。

在时间t7上，被施加到比较器141的正输入端子上的基准电压Vramp的电平变得比输入到比较器141的负输入端子中的信号Vsig的电平低，作为比较器141的输出的比较信号COMPOUT的电平从高变为低。比较信号COMPOUT被输入到计数器130的激活输入端子EN中。因此，如果比较信号COMPOUT的电平变为低，那么计数器130在保持最后的计数值的同时停止计数操作。此时，从计数器130获得的计数器输出DOUT是与由式(1)表示的信号对应的计数值。即，计数器130具有存储与从像素100输出的模拟信号对应的数字信号的功能。

如上所述，在根据本发明的第一实施例的固态图像拾取装置中，能够在不受在基准信号供给线113上出现的电势梯度的影响的情况下向分别设置在各列中的比较器141供给均匀的基准信号。因此，能够抑制在相关技术中会成为问题的沿行方向出现的阴影(shading)。

在本实施例中，描述了在具有两行和三列的矩阵中布置六个像素100的示例性情况。但是，包括于像素阵列PA中的像素100的数量不限于此。并且，像素100的配置不限于由图2所示的示例性等效电路表示的配置。

并且，在本实施例中，基准信号供给线113的电压被复位为作为固定电压的电源电压VDD，然后，通过恒定电流电路140降低基准信号供给线113的电势。但是，基准信号供给线113的极性可被反转。即，基准信号供给线113的电压可被复位为作为固定电压的GND，然后可通过恒定电流电路140增大基准信号供给线113的电势。

下面，将参照图4和图5描述本发明的第二实施例。

图4是示出根据本发明的第二实施例的固态图像拾取装置的示例性配置的等效电路图。第二实施例与第一实施例之间的不同在于，积分器电路125和模拟信号处理电路128被一体化。并且，数字信号存储电路127包括N位触发器131。计数器130向分别设置在各列中的触发器131供给共用的N位计数器信号。在第一实施例中，电源电压VDD被施加到基准信号供给线113，然后，通过恒定电流电路140降低基准信号供给线113的电势。相反，在本实施例中，基准信号供给线113的电势被复位为GND并然后通过恒定电流电路140被增大。并且，积分单元的输入部分经由开关112与垂直输出线106或基准信号供给线113连接。

虽然比较器141的逻辑阈值在第一实施例中是比零稍低的负值，但它在本实施例中是比零稍高的正值。如果比较器141的两个输入端子的电势相同，那么比较器141输出低电平信号。如果比较器141的正输入端子的电势比其负输入端子的电势高，那么比较器141输出高电平信号。

将参照图5描述根据本实施例的操作。根据本实施例的像素100的配置与在图2中的等效电路图中示出的根据第一实施例的像素100的配置相同。假定在时间t4之前已经过预定的曝光时间期间并且在光电二极管101中存储从光电转换获得的电荷。参照图5，COMPOUT表示比较器141的输出。

在时间t1上，信号PRES的电平从高变为低，因此，用于将放大MOS晶体管104的栅极端子即FD单元复位的操作结束。结果，作为包括于FD单元中的电容器的FD电容器存储在FD单元复位时产生的电压即暗状态电压。

并且，在时间t1上，由于信号RES1和信号FB的电平为高，因此反馈电容器121的两端被短路并且跨反馈电容器121两端的电压变为零。

在时间t2上，信号PSEL的电平变为高，使得选择MOS晶体管105进入导通并且放大MOS晶体管104和恒定电流源107形成源极跟随器电路。结果，与FD单元已在时间t1上被复位的事实对应的电平的暗状态输出在垂直输出线106中出现，并然后被输入到箝位电容器108的一个端子中。

在时间t3a上，信号RES1的电平变为低，因此开关109被关断，并且，在垂直输出线106中出现的电平被箝位到箝位电容器108。由于从时间t1到时间t3a的期间足够短，因此可作为与FD单元在时间t1上的复位对应的电平处置在时间t3a上箝位的电平。

在时间t3b上，信号RES2的电平变为低，因此开关110被关断，并且，积分器电路125的偏移被箝位到连接电容器142。

在从时间t4到时间t5的期间中，信号PTX处于高电平，因此，传送MOS晶体管102被接通，并且存储在光电二极管101中的电荷被传送到FD单元。FD单元的电势根据传送的电荷量改变。在垂直输出线106中出现的电平根据FD单元的电势的变化而改变。此时，由于与作为差动放大器的计算放大器120的反相输入端子连接的箝位电容器108的端子处于电浮动状态，因此只有从在时间t3a上箝位的暗状态输出的变化量被输入到计算放大器120的反相输入端子中。即，具有减小的由包括于像素100中的每一个中的MOS晶体管导致的噪声和减小的通过使FD单元复位导致的随机噪声的信号被输入到计算放大器120的反相输入端子中。

将通过使用等式进一步详细描述上述的电势变化。如果从光电二极管101传送到FD单元的电荷是电子，电荷量的绝对值为Q，并且FD单元的电容值是CFD，那么FD单元的电势减小Q/CFD。作为其响应，垂直输出线106的电平发生变化并然后作为明状态输出被施加到箝位电容器108的一个端子上。如果由放大MOS晶体管104和恒定电流源107形成的源极跟随器电路的增益为Gsf，那么垂直输出线106的电势Vv1从暗状态输出的变化量ΔVv1可由下式表示：

$\mathrm{\ΔVv}1=-\frac{Q}{\mathrm{CFD}}\·\mathrm{Gsf}\·\·\·\left(4\right)$

电势变化量ΔVv1被由计算放大器120、箝位电容器108和反馈电容器121形成的反相放大电路放大，并且放大的信号Vs被存储在反馈电容器121中。放大的信号Vs由下式表示：

$\mathrm{Vs}=\frac{Q}{\mathrm{CFD}}\·\mathrm{Gsf}\·\frac{C0}{\mathrm{Cf}}=\mathrm{\ΔVv}1\·(-\frac{C0}{\mathrm{Cf}})\·\·\·\left(5\right)$

在式(5)中，C0表示箝位电容器108的电容值，以及Cf表示反馈电容器121的电容值。从式(5)明显看出，反相放大电路的增益为-C0/Cf。

信号FB的电平在时间t6a上变为低，并且信号RES1的电平在时间t6b上变为高，因此，开关109被接通并且计算放大器120作为电压跟随器操作。此时，由于计算放大器120的输出端子与箝位电容器108、反馈电容器121和计算放大器120的反相输入端子所连接的节点A连接，因此计算放大器120的偏移在节点A处被消除。并且，节点A的电压可被复位为基准电压Vref。

在时间t6b上，信号SELIN的电平变为高，因此，箝位电容器108的一个端子经由作为开关单元的开关112与基准信号供给线113连接。并且，在时间t6b上，信号RES3的电平变为高，因此，基准信号供给线113和箝位电容器108的一个端子被复位为GND。当信号RES3的电平变为低并且开关111被关断时，开始通过使用恒定电流电路140对分别设置在各列中的箝位电容器108充电的充电处理。在信号RES3的电平已经变为低、并且已经经过与由基准信号供给线113上的寄生电阻器129的值的总和以及箝位电容器108的值的总和的积确定的时间常数对应的期间之后，在稳定的状态中执行充电处理。如在第一实施例中描述的那样，如果从开始积分操作的时间到开始A/D转换操作的时间的期间的范围为从与基准时钟CLK的一个时钟对应的期间到作为由(基准信号供给线113上的寄生电阻器的值的总和)×(输入电容器116的值的总和)表示的时间常数的约十倍的期间，那么从输入电容器116放出的电流变得足够均匀。

信号RES1的电平在时间t7b上变为低并且信号FB的电平在时间t7c上变为高，开关109被关断并且开关143被接通。结果，恒定电流电路140通过使用恒定电流值Iref对箝位电容器108充电。因此，积分器电路125的输出Vout以恒定的梯度Iref/Cs随时间减小。时间t(时间t是时间t7c之后的时间)上的输出Vout由下式表示：

$\mathrm{Vout}=\mathrm{Vref}+\frac{Q}{\mathrm{CFD}}\·\mathrm{Gsf}\·\frac{C0}{\mathrm{Cf}}-\frac{\mathrm{Iref}}{\mathrm{Cf}}\·\·\·\left(6\right)$

在时间t7c上，信号RES4的电平变为低，因此计数器130的复位状态被解除并且计数器130开始计数器操作。从计数器130输出的计数值被输入到分别设置在各列中的触发器131中。

在时间t8上，积分器电路125的输出Vout的电平下降为低于基准电压电源Vref的电平，因此，比较器141的输出的电平从低变为高。比较器141的输出被输入到触发器131的时钟端子CK中，并且，当比较器141的输出的电平变为高时获得的计数器130的计数值被锁存到触发器131中。此时锁存到触发器131中的值是与从像素100输出的模拟信号对应的数字值。

根据本实施例，由于在第一实施例中分别设置的积分器电路125和模拟信号处理电路128被一体化，因此可以减少列之间的增益误差。其原因在于，在对从恒定电流电路140供给的电流进行积分的处理和放大从像素输出的模拟信号的处理中使用同一箝位电容器108和同一反馈电容器121，因此由电容器的相对精度导致的误差相互抵消。因此，根据本实施例，可以实现能够减小列之间的增益误差并具有高的S/N比的固态图像拾取装置。

在根据本实施例的固态图像拾取装置中，由于箝位电容器108用作在第一实施例中描述的输入电容器116，因此包括于电路中的元件的数量可减少。特别是当在包括密排的列的固态图像拾取装置中并入列A/D转换电路时，这是一种改进。

下面，参照图6描述本发明的第三实施例。

图6是示出根据本实施例的固态图像拾取装置的配置的示意图。根据第三实施例的固态图像拾取装置与根据第一和第二实施例的固态图像拾取装置的不同之处在于，在相对的侧设置用于包括于像素阵列中的奇数列中的像素100a的A/D转换电路124a和用于包括于像素阵列中的偶数列中的像素100b的A/D转换电路124b。在本实施例中，在各列中分别设置的A/D转换电路124a和124b中的每一个的可用面积可以是根据第一和第二实施例的固态图像拾取装置中的各A/D转换电路的两倍。

参照图6，奇数列中的像素100a与A/D转换电路124a中的相应的那些连接，并且，偶数列中的像素100b与相应的A/D转换电路124b中的相应的那些连接。A/D转换电路124a的一个输入端子与恒定电流电路140a连接，并且，A/D转换电路124b的一个输入端子与恒定电流电路140b连接。即，对于由用于奇数列中的像素的A/D转换电路124a构成的A/D转换单元组设置单个恒定电流电路，并且，对于由用于偶数列中的像素的A/D转换电路124b构成的A/D转换单元组设置单个恒定电流电路。A/D转换电路124a和124b的配置可与在第一或第二实施例中描述的配置相同。

可以考虑基准信号供给线113a和113b相互电连接。在这种情况下，只设置单个恒定电流电路。但是，由于设置用于连接基准信号供给线113a和113b的线，因此这些基准信号供给线的时间常数增大。

相反，如果如图6所示的那样分别设置基准信号供给线113a和113b并使它们分别与恒定电流电路140a和140b连接，那么这些基准信号供给线的时间常数可降低。如果时间常数降低，那么直到在包括于A/D转换电路中的积分器电路中在稳态中执行充电处理或放电处理为止的时间期间可缩短。这导致操作速度提高。

图7是示出根据本发明的第四实施例的固态图像拾取装置的配置的示意图。

在本实施例中，像素阵列PA被分成左侧的像素阵列(表示为“L”，例如，100L)和右侧的像素阵列(表示为“R”，例如，100R)。即，用于像素阵列PA的左侧的列的A/D转换电路124L和用于像素阵列PA的右侧的列的A/D转换电路124R与不同的恒定电流电路连接。结果，与第一实施例和第二实施例中相比，基准信号供给线113的长度可减少约一半，并且基准信号供给线的时间常数可因此降低。因此，直到由恒定电流电路在稳态中执行充电处理或放电处理为止的时间期间可缩短。这导致操作速度提高。

虽然像素阵列如图7所示的那样被分成两个组，但它可被分成三个或更多个组。并且，包括于像素阵列被分成的组中的每一个中的A/D转换电路的数量可在组与组之间变化。

虽然为了解释的简化在第一到第四实施例中描述了单色的固态图像拾取装置，但可对于各像素设置滤色器。

图8是示出根据本发明的第五实施例的固态图像拾取装置的配置的示意图。

参照图8，对于包括于像素阵列PA中的像素设置Bayer滤色器。Gb和Gr表示在像素上放置用于透过绿光的滤色器，B表示在像素上放置用于透过蓝光的滤色器，以及R表示在像素上放置用于透过红光的滤色器。

在本实施例中，其上放置Gb滤色器、Gr滤色器、B滤色器和R滤色器的像素与不同的A/D转换电路连接。图8示出包括两个行的阵列。在包括三个或更多个行的阵列的情况下，其上分别放置同一颜色的滤色器的同一列中的像素与共用A/D转换电路连接。

与其上放置不同颜色的滤色器的像素分别连接的A/D转换电路与不同的恒定电流电路连接。参照图8，对于其上放置Gb滤色器的像素设置恒定电流电路140GB，并且，对于其上放置Gr滤色器的像素设置恒定电流电路140GR。并且，对于其上放置B滤色器的像素设置恒定电流电路140BL，并且，对于其上放置R滤色器的像素设置恒定电流电路140RE。根据对放置在相应的像素上的滤色器设定的从基准光源输出的光的透射率来设定从各恒定电流电路供给的低电流。更具体而言，调整从各恒定电流电路输出的低电流，使得当捕获用从基准光源输出的光照射的被摄对象的图像时可以在各像素中获得基本上相同的数字值。结果，能够容易地处理从固态图像拾取装置输出的信号。这可减少后级处的信号处理电路上的负担。

注意，对于具有B滤色器、Gb滤色器、Gr滤色器和R滤色器的像素，基准信号线113分别被表示为113BL、113GB、113GR和113RE。

图9是示出使用根据本发明的实施例中的任一个的固态图像拾取装置的固态图像拾取系统1000的配置的示图。挡板1001兼用作镜头1002的保护和主开关。作为光学系统的镜头1002在固态图像拾取装置1004上形成被摄对象的光学图像。通过光圈1003改变透过镜头1002的光的量。固态图像拾取装置1004(与根据实施例中的任一个的固态图像拾取装置对应)将通过镜头1002形成的光学图像转换成图像数据。信号处理单元1007对从固态图像拾取装置1004输出的图像数据执行各种校正并压缩图像数据。定时产生单元1008向信号处理单元1007输出各种定时信号。可以在其上形成固态图像拾取装置1004的同一芯片上形成信号处理单元1007和定时产生单元1008。固态图像拾取系统1000包括用于执行固态图像拾取系统1000的各种计算和总体控制的总体控制和计算单元1009、用于暂时存储图像数据的存储单元1010、以及用于在记录介质中记录/从记录介质读取数据的记录介质控制接口单元1011。并且，固态图像拾取系统1000包括可从中去除用于在记录介质1012中记录/从记录介质1012读取图像数据的半导体存储器等的记录介质1012、以及用于与外部计算机等通信的外部接口(I/F)单元1013。

下面，将描述图9所示的固态图像拾取系统1000的操作。当挡板1001被打开时，主电源、用于诸如总体控制和计算单元1009的控制系统的电源、以及用于诸如固态图像拾取装置1004的图像拾取系统电路的电源被依次打开。

然后，执行用于控制曝光量的操作。总体控制和计算单元1009打开光圈1003。此时从固态图像拾取装置1004输出的信号被输入到信号处理单元1007中。基于所述信号，信号处理单元1007使总体控制和计算单元1009执行曝光量计算。总体控制和计算单元1009基于计算结果检测被摄对象的亮度并控制光圈1003。总体控制和计算单元1009通过例如执行与其中事先存储的数据的比较来执行亮度检测。

随后，总体控制和计算单元1009从自固态图像拾取装置1004输出的信号提取高频分量，基于高频分量计算到被摄对象的距离，驱动镜头1002，并确定镜头1002是否处于对焦状态。当总体控制和计算单元1009确定镜头1002不在对焦状态时，它重新驱动镜头1002以计算距离。总体控制和计算单元1009通过例如执行与其中事先存储的数据的比较来执行该确定。

当总体控制和计算单元1009确定镜头1002处于对焦状态时，开始最终的曝光。在已完成曝光之后，从固态图像拾取装置1004输出的图像信号被信号处理单元1007处理，并然后通过总体控制和计算单元1009被存储在存储单元1010中。随后，在总体控制和计算单元1009的控制下，存储在存储单元1010中的数据经由记录介质控制I/F单元1011被记录在诸如半导体存储器的可去除的记录介质1012中。可经由外部I/F单元1013将数据直接输入到计算机等中。

虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包括所有这些变更方式和等同的结构和功能。

Claims (13)

1.一种装置，包含：

像素阵列，其中以矩阵的方式布置用于输出模拟信号的多个像素；

多个垂直输出线，所述多个垂直输出线中的每一个与所述像素阵列的同一列中的多个像素中的相应像素连接；

多个A/D转换单元，与所述多个垂直输出线分别连接、被配置为将模拟信号转换成数字信号；和

恒定电流供给单元，被配置为向所述多个A/D转换单元供给恒定电流，并且

其中，所述多个A/D转换单元中的每一个包括：

积分单元，被配置为对所述恒定电流积分；

比较单元，被配置为将积分的恒定电流与模拟信号相比较并输出比较信号；和

数字信号存储单元，被配置为存储与所述比较信号对应的数字信号，

其中，所述积分单元包括输入电容器，所述输入电容器被配置为从其一个端子接收所述恒定电流，并且

其中，所述比较单元经由所述输入电容器与所述恒定电流供给单元连接。

2.根据权利要求1的装置，其中，所述积分单元包括差动放大器，所述差动放大器具有与所述输入电容器的另一端子连接的反相输入端子。

3.根据权利要求2的装置，其中，所述积分单元还包括被配置为使所述差动放大器的反相输入端子与输出端子相互连接的反馈电容器。

4.根据权利要求3的装置，其中，所述输入电容器的一个端子与所述恒定电流供给单元或所述多个垂直输出线中的相应的一个连接。

5.根据权利要求1的装置，其中，对由所述多个A/D转换单元中的相应A/D转换单元构成的每一个A/D转换单元组设置恒定电流供给单元。

6.根据权利要求5的装置，其中，对包括于像素阵列中的所述多个像素设置Bayer滤色器，并且，

其中，对其上分别放置了同一颜色的滤色器的所述多个像素中的相应像素，设置所述A/D转换单元组。

7.根据权利要求1的装置，还包含：电压供给单元，被配置为经由基准信号供给线向所述输入电容器的一个端子供给固定电压，并且

其中，在所述电压供给单元将所述输入电容器的一个端子的电压设为固定电压之后，所述积分单元开始用于对所述恒定电流进行积分的积分操作，并且

其中，从开始积分操作的时间到所述多个A/D转换单元中的每一个开始A/D转换操作的时间的期间是等于或小于所述基准信号供给线的时间常数的十倍的期间。

8.一种装置，包含：

像素阵列，其中以矩阵的方式布置用于输出模拟信号的多个像素；

多个垂直输出线，所述多个垂直输出线中的每一个与所述像素阵列的同一列中的多个像素中的相应像素连接；

多个A/D转换单元，与所述多个垂直输出线分别连接、被配置为将所述模拟信号转换成数字信号；和

恒定电流供给单元，被配置为向所述多个A/D转换单元供给恒定电流，并且

其中，所述多个A/D转换单元中的每一个包括：

模拟信号处理单元，与所述多个垂直输出线中的相应的一个连接；

积分单元，被配置为对所述恒定电流进行积分；

比较单元，被配置为接收所述模拟信号处理单元的输出和所述积分单元的输出；和

数字信号存储单元，被配置为存储与从所述比较单元输出的比较信号对应的数字信号。

9.根据权利要求8的装置，其中，所述模拟信号处理单元包括：箝位电路，用于对从所述多个像素中的每一个输出的模拟信号进行箝位。

10.一种装置，包含：

像素阵列，其中以矩阵的方式布置用于输出模拟信号的多个像素；

多个垂直输出线，所述多个垂直输出线中的每一个与所述像素阵列的同一列中的多个像素中的相应像素连接；

多个A/D转换单元，与所述多个垂直输出线分别连接、被配置为将所述模拟信号转换成数字信号；

恒定电流供给单元，被配置为向所述多个A/D转换单元供给恒定电流；和

开关单元，被配置为将所述多个A/D转换单元的输入端子中的每一个与所述多个垂直输出线中的相应的一个或恒定电流供给单元连接，以及

其中，所述多个A/D转换单元中的每一个包括积分单元和比较单元，并且，

其中，所述积分单元包括输入电容器，所述输入电容器具有与所述开关单元连接的一个端子以及与差动放大器的反相输入端子连接的另一个端子。

11.根据权利要求10的装置，其中，所述积分单元还包括被设置在所述差动放大器的反相输入端子和输出端子之间的反馈电容器。

12.根据权利要求11的装置，其中，所述比较单元经由连接电容器与所述积分单元的输出端子连接。

13.一种系统，包含：

根据权利要求1的装置；

被配置为将图像形成到像素阵列上的光学系统；和

被配置为处理从所述装置输出的信号的信号处理单元。

Images