DE102011086806A1 - Halbleiterbauelement mit Bondhügeln und Prüfkontaktstellen - Google Patents

Halbleiterbauelement mit Bondhügeln und Prüfkontaktstellen Download PDF

Info

Publication number
DE102011086806A1
DE102011086806A1 DE102011086806A DE102011086806A DE102011086806A1 DE 102011086806 A1 DE102011086806 A1 DE 102011086806A1 DE 102011086806 A DE102011086806 A DE 102011086806A DE 102011086806 A DE102011086806 A DE 102011086806A DE 102011086806 A1 DE102011086806 A1 DE 102011086806A1
Authority
DE
Germany
Prior art keywords
semiconductor device
test pads
bumps
test
hills
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011086806A
Other languages
English (en)
Inventor
Dong-Hyuk Lee
Chi-Sung Oh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102011086806A1 publication Critical patent/DE102011086806A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer Anordnung von Bondhügeln und Prüfkontaktstellen sowie auf ein elektronisches System mit einem derartigen Halbleiterbauelement. Ein Halbleiterbauelement gemäß der Erfindung beinhaltet ein Halbleitersubstrat (112), Bondhügel (114), die in einer Mehrzahl von Zeilen entlang einer ersten Achsenrichtung des Halbleitersubstrats angeordnet sind, und Prüfkontaktstellen (210), die in wenigstens einer Spalte entlang einer zweiten Achsenrichtung senkrecht zu der ersten Achsenrichtung angeordnet sind, wobei die Bondhügel und die Prüfkontaktstellen in einer Kreuzform in einem mittigen Bereich des Halbleitersubstrats angeordnet sind und/oder wobei Teile der Spalte von Prüfkontaktstellen entlang der zweiten Achsenrichtung um eine Breite der Mehrzahl von Zeilen von Bondhügeln beabstandet sind. Verwendung in der Halbleiterbauelementtechnologie.

Description

  • Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer Anordnung von Bondhügeln und Prüfkontaktstellen und ein dasselbe enthaltendes elektronisches System.
  • Die Elektronikindustrie hat kleine, multifunktionale elektronische Bauelemente mit geringem Gewicht, hoher Geschwindigkeit und hoher Leistungsfähigkeit entwickelt, die von Nutzern gewünscht sind. Ein Typ von Montagetechnologie elektronischer Produkte ist eine Chipscale-Packungs- oder Chipsize-Packungstechnologie. Eine Chipscale-Packung kann die Dicke oder Abmessung einer Halbleiterpackung reduzieren. Wenn die Halbleiterbauelemente einer Chipscale-Packung gestapelt werden, um einen physischen Kontakt zwischen den Halbleiterbauelementen ungeachtet von Chipabmessungen zu ermöglichen, können Bondhügel der Chipscale-Packung in jedem der Halbleiterbauelemente in einem mittigen Bereich des Halbleitersubstrats angeordnet sein.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements mit einer verbesserten Bondhügel- und Prüfkontaktstellenanordnung sowie eines elektronischen Systems mit einem derartigen Halbleiterbauelement zugrunde.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Anspruchs 1 und eines elektronischen Systems mit den Merkmalen des Anspruchs 10. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. Das elektronische System kann z. B. eine Speicherkarte oder ein Halbleiter-Diskbauelement bilden.
  • Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, in denen:
  • 1 eine Querschnittansicht einer Halbleiterpackung ist, die durch Stapeln von ersten und zweiten Halbleiterbauelementen mit Chipscale-Packungen gebildet ist,
  • 2 eine Draufsicht auf ein Halbleiterbauelement mit einer Chipscale-Packung ist,
  • 3 ein Blockdiagramm von integrierten Schaltkreisen ist, die auf dem in 2 dargestellten Halbleiterbauelement angeordnet sind,
  • 4 eine Draufsicht auf ein weiteres Halbleiterbauelement mit einer Chipscale-Packung ist,
  • 5 eine Draufsicht auf ein weiteres Halbleiterbauelement mit einer Chipscale-Packung ist,
  • 6 eine Draufsicht auf ein weiteres Halbleiterbauelement mit einer Chipscale-Packung ist,
  • 7 ein Blockdiagramm von Speicherschaltkreisblöcken ist, die auf dem in 6 dargestellten Halbleiterbauelement angeordnet sind,
  • 8 ein Blockdiagramm eines elektronischen Systems mit einem Halbleiterbauelement ist,
  • 9 ein Blockdiagramm eines Speichersystems ist, das ein Halbleiterbauelement verwendet,
  • 10 ein Blockdiagramm eines weiteren Speichersystems ist, das ein Halbleiterbauelement verwendet, und
  • 11 ein Blockdiagramm eines Computersystems mit einem Halbleiterbauelement ist.
  • Nunmehr werden Ausführungsformen der Erfindung unter Bezugnahme auf die begleitenden Zeichnungen vollständiger beschrieben. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Elemente, und die Abmessungen oder Dicken von Elementen können zwecks Klarheit der Erläuterung übertrieben dargestellt sein.
  • Eine Chipscale-Packung ist ein neuer Typ von Packung, der mehrere unterscheidende Merkmale im Vergleich zu einer typischen Kunststoffpackung aufweist. Ein Unterscheidungsmerkmal einer Chipscale-Packung ist ihre Packungsabmessung. Gemäß einer Definition, die von internationalen Halbleiterorganisationen bereitgestellt wird, wie dem Joint Electron Device Engineering Council (JEDEC) oder der Electronic Industries Association of Japan (EIAJ), weist eine Chipscale-Packung eine Packungsabmessung innerhalb des etwa 1,2-fachen einer Chipabmessung auf.
  • Eine Chipscale-Packung wird hauptsächlich in kleinen, tragbaren Produkten verwendet, wie digitalen Camcordern, Mobiltelefonen, Laptopcomputern und Speicherkarten. Zum Beispiel können Halbleiterbauelemente wie digitale Signalprozessoren (DSPs), anwendungsspezifische integrierte Schaltkreise (ASICs) und Mikrocontroller in einer Chipscale-Packung angebracht werden. Außerdem werden Chipscale-Packungen mit darin angebrachten Speicherbauelementen, wie dynamischen Speichern mit wahlfreiem Zugriff (DRAMs) oder Flash-Speicher, populärer.
  • Chipscale-Packungen weisen jedoch eine reduzierte Zuverlässigkeit und geringe Kostenwettbewerbsfähigkeit zum Beispiel aufgrund von zusätzlichem Herstellungsequipment und größeren erforderlichen Mengen an Roh- und Hilfsmaterialien auf.
  • Um diese Punkte anzugehen, werden Chipscale-Packungen auf Waferniveau entwickelt. Im Allgemeinen wird zur Erzeugung einer Chipscale-Packung ein Halbleiterwafer prozessiert, indem ein allgemeiner Waferherstellungsprozess durchgeführt wird, und in einzelne Chips zerteilt, um dann eine Packung aufzubauen. Im Gegensatz dazu kann, wenngleich ein Packungsmontageprozess Equipment und Roh- sowie Hilfsmaterialien erfordert, die sich von jenen unterscheiden, die in einem Waferherstellungsprozess erforderlich sind, eine Chipscale-Packung auf Waferniveau als ein fertiges Produkt ohne ein Trennen von einzelnen Chips von einem Wafer hergestellt werden. Das heißt, es können auch existierende Herstellungsequipment oder -prozesse verwendet werden, um eine Chipscale-Packung auf Waferniveau herzustellen. Derart können zusätzliche Roh- und Hilfsmaterialien minimiert werden, die zur Herstellung einer Chipscale-Packung auf Waferniveau erforderlich sind.
  • Es wurden auch gestapelte Packungen eingeführt, in denen Chipscale-Packungen auf Waferniveau dreidimensional gestapelt sind. Um Chipscale-Packungen auf Waferniveau dreidimensional zu stapeln, ist ein elektrischer Kontakt zwischen oberen und unteren Chipscale-Packungen erforderlich. Um diese elektrischen Kontakte zu bilden, werden Öffnungen in dem Halbleiterchip gebildet, und Durchelektroden werden in den Öffnungen gebildet.
  • Bei einem Verfahren zur Bildung von Durchelektroden werden Öffnungen bis zu einer vorgegebenen Tiefe gebildet, um eine Chipkontaktstelle eines Halbleiterchips zu durchdringen oder zu erreichen. Dann wird eine Unterbondhügelmetall(UBM)-Schicht gebildet, in der die Öffnungen mit Metall gefüllt werden. Als Letztes wird eine Rückseite eines Wafers geschliffen, um Endbereiche der Metallschicht freizulegen, die in die Öffnungen gefüllt ist. Die Endbereiche der Durchelektroden, die auf einer geschliffenen Rückseite eines Wafers freigelegt sind, können beim Stapeln der Packungen als externe Kontaktanschlüsse verwendet werden.
  • Dann werden auf Oberflächen der Öffnungen Metallbondhügel gebildet, um zu ermöglichen, dass gestapelte Chipscale-Packungen einander elektrisch kontaktieren. Die Metallbondhügel können gebildet werden, indem unter Verwendung eines Plattierverfahrens und anschließendem Durchführen eines photolithographischen Prozesses unter Verwendung einer photosensitiven Schicht eine UBM-Schicht auf einer Oberfläche gebildet wird.
  • Um die gestapelten Chipscale-Packungen elektrisch miteinander zu verbinden, können danach Lotkugeln auf Vorsprüngen geschmolzen werden, die extern von der in den Öffnungen gebildeten Metallschicht freigelegt sind.
  • 1 zeigt eine Halbleiterpackung 10, die durch Stapeln von ersten und zweiten Halbleiterbauelementen 110 und 120 mit Chipscale-Packungen gemäß der Erfindung gebildet ist. Bezugnehmend auf 1 weist die Halbleiterpackung 10 eine Struktur auf, in der die ersten und zweiten Halbleiterbauelemente 110 und 120 auf einem Packungssubstrat 100 gestapelt sind. Die ersten und zweiten Halbleiterbauelemente 110 und 120 kontaktieren einander elektrisch über Mikrobondhügel 114 und 124.
  • Wenigstens eines der ersten und zweiten Halbleiterbauelemente 110 und 120 kann ein Speicherbauelement sein. Wie später beschrieben wird, wird angenommen, dass das erste Halbleiterbauelement 110 ein Speicherbauelement ist. Die Erfindung ist jedoch nicht darauf beschränkt, und das erste Halbleiterbauelement 110 kann z. B. auch ein logisches Bauelement sein.
  • Das erste Halbleiterbauelement 110 weist ein Halbleitersubstrat 112 mit einer inaktiven Oberfläche 113, die dem Packungssubstrat 100 zugewandt ist, und einer aktiven Oberfläche 111 auf, die nach oben weist, und somit kann sich ein auf dem Packungssubstrat 100 angebrachtes Speicherbauelement in einem nach oben weisenden Zustand befinden. Auf der aktiven Oberfläche 111 des ersten Halbleiterbauelements 110 sind integrierte Schaltkreisstrukturen gebildet. Die Mikrobondhügel 114 sind auf Chipkontaktstellen 117 gebildet, die in der aktiven Oberfläche 111 des ersten Halbleiterbauelements 110 ausgebildet sind. Die Chipkontaktstellen 117 sind mit den integrierten Schaltkreisstrukturen elektrisch verbunden. Die Mikrobondhügel 114 können in einer halbkugeligen oder konvexen Form gebildet sein und können Nickel (Ni), Gold (Au), Kupfer (Cu) oder eine Lotlegierung enthalten. Die Mikrobondhügel 114 können einen Durchmesser von etwa 8 μm bis etwa 15 μm aufweisen.
  • Die Mikrobondhügel 114 des ersten Halbleiterbauelements 110 sind in einem mittigen Bereich 112c des Halbleitersubstrats 112 gebildet. Die Mikrobondhügel 114 sind mit dem zweiten Halbleiterbauelement 120 elektrisch verbunden und führen eine interne Eingabe/Ausgabe(E/A)-Funktion durch. In einer exemplarischen Ausführungsform bezieht sich die interne E/A auf eine Daten-E/A zwischen Chips, d. h. eine Daten-E/A zwischen den ersten und zweiten Halbleiterbauelementen 110 und 120.
  • In dem ersten Halbleiterbauelement 110 beinhaltet das Halbleitersubstrat 112 eine oder mehrere Durchelektroden 116 zur Durchführung einer externen E/A. In einer exemplarischen Ausführungsform bezieht sich die externe E/A auf eine Daten-E/A zwischen einem Chip und einem Packungssubstrat, d. h. einer Daten-E/A zwischen dem ersten Halbleiterbauelement 110 und dem Packungssubstrat 100.
  • Die Durchelektroden 116 werden gebildet, indem ein oder mehrere Durchkontaktöffnungen 115 in dem mittigen Bereich 112c des Halbleitersubstrats 112 gebildet und dann die Durchkontaktöffnungen 115 mit einem leitfähigen Material gefüllt werden. Die Durchkontaktöffnungen 115 können unter Verwendung eines Laser- oder eines Trockenätzverfahrens gebildet werden.
  • Die Durchelektroden 116 verbinden das erste Halbleiterbauelement 110 elektrisch mit dem Packungssubstrat 100 und können ein feines Rastermaß von z. B. weniger oder gleich 100 μm aufweisen, um einen breiten E/A-Bus zu bilden. Derart können die Durchelektroden 116 in einem Bereich mit einer hohen Schaltkreisdichte verwendet werden.
  • Da die Durchkontaktöffnungen 115 einen minimalen Durchmesser zur Bildung der Durchelektroden 116 aufweisen, können die Durchkontaktöffnungen 115 in einem Frontend-Prozess gebildet werden. Die Durchelektroden 116 mit feinem Rastermaß können eine Datenübertragungsgeschwindigkeit erhöhen und können somit die elektrischen Eigenschaften der Halbleiterpackung 10 verbessern.
  • Das zweite Halbleiterbauelement 120 kann ein Speicherbauelement oder ein Logikbauelement sein, das auf der aktiven Oberfläche 111 des ersten Halbleiterbauelements 110 angebracht ist. Das zweite Halbleiterbauelement 120 beinhaltet ein Halbleitersubstrat 122, wobei die Mikrobondhügel 124 in einem mittigen Bereich desselben gebildet sind. Das zweite Halbleiterbauelement 120 ist mit dem ersten Halbleiterbauelement 110 über die Mikrobondhügel 124 elektrisch verbunden, die mit den Mikrobondhügeln 114 des ersten Halbleiterbauelements 110 elektrisch verbunden sind. Zum Beispiel kann das zweite Halbleiterbauelement 120 auch unter Verwendung eines Flip-Chip-Verfahrens auf dem ersten Halbleiterbauelement 110 angebracht sein.
  • In einer exemplarischen Ausführungsform sind die Mikrobondhügel 114 und 124 der ersten und zweiten Halbleiterbauelemente 110 und 120 in den mittigen Bereichen der Halbleitersubstrate 112 und 122 gebildet, um die gestapelten ersten und zweiten Halbleiterbauelemente 110 und 120 elektrisch zu verbinden, selbst wenn die ersten und zweiten Halbleiterbauelemente 110 und 120 unterschiedliche Chipabmessungen aufweisen, wie in 1 dargestellt. Das heißt, wenn gestapelte Halbleiterbauelemente unterschiedliche Chipabmessungen aufweisen, können Bondhügel einer Chipscale-Packung in mittigen Bereichen der Bauelementsubstrate positioniert werden, um einen physischen Kontakt zwischen den Halbleiterbauelementen zu erleichtern.
  • In weiteren exemplarischen Ausführungsformen können die ersten und zweiten Halbleiterbauelemente 110 und 120 heterogene Chips oder homogene Chips der gleichen Abmessung sein. Wenn zum Beispiel die ersten und zweiten Halbleiterbauelemente 110 und 120 homogene Speicherbauelemente zur Bildung eines breiten E/A-Busses sind, können die Mikrobondhügel 114 und 124 und die Durchelektroden 116, die in den mittigen Bereichen der Halbleitersubstrate 112 und 122 ausgebildet sind, die integrierten Schaltkreise miteinander verbinden, die mit dem breiten E/A-Bus verbunden sind. In diesem Fall können die Mikrobondhügel 114 und 124, die einander kontaktieren, als breite E/A-Kugeln verwendet werden.
  • Das Packungssubstrat 100 kann zum Beispiel eine Leiterplatte (PCB) sein. Das Packungssubstrat 100 ist mit dem ersten Halbleiterbauelement 110 über die Durchelektroden 116 und einen oder mehrere Volumenbondhügel 130 elektrisch verbunden, welche die Durchelektroden 116 kontaktieren. Die Volumenbondhügel 130 weisen ein größeres Volumen und eine größere Höhe als die Mikrobondhügel 114 auf. Aufgrund ihrer größeren Abmessung kann die Verwendung von Volumenbondhügeln 130, die zwischen dem Halbleitersubstrat 112 und dem Packungssubstrat 100 angeordnet sind, eine Stressbeständigkeit des ersten Halbleiterbauelements erhöhen und kann eine mechanische Haltbarkeit der Halbleiterpackung 10 verbessern.
  • 2 zeigt ein Halbleiterbauelement 110 I mit einer Chipscale-Packung gemäß der Erfindung. Bezugnehmend auf 2 kann das Halbleiterbauelement 110 I als das in 1 dargestellte erste Halbleiterbauelement 110 verwendet werden. 2 zeigt eine aktive Oberfläche 111 eines Halbleitersubstrats 112 des Halbleiterbauelements 110 I. Auf der aktiven Oberfläche 111 des Halbleitersubstrats 112 können integrierte Schaltkreise ausgebildet sein, die nachstehend unter Bezugnahme auf 3 zu beschreiben sind. Das Halbleiterbauelement 110 I beinhaltet eine Mehrzahl von Mikrobondhügeln 114, die parallel entlang einer ersten Achsenrichtung, zum Beispiel einer x-Achsenrichtung, in einem mittigen Bereich 112c des Halbleitersubstrats 112 angeordnet sind, und eine Mehrzahl von Prüfkontaktstellen 210, die in einer Spalte angeordnet sind, die sich in einer zweiten Achsenrichtung senkrecht zu der ersten Achsenrichtung des Halbleitersubstrats 112 erstreckt, z. B. einer y-Achsenrichtung. Derart sind die Mikrobondhügel 114 und die Prüfkontaktstellen 210 in einer Kreuzform in einem mittigen Bereich des Halbleitersubstrats 112 angeordnet.
  • Die Mikrobondhügel 114 sind in einer Mehrzahl von Zeilen in der ersten Richtung und Spalten in der zweiten Richtung in dem mittigen Bereich 112c des Halbleitersubstrats 112 angeordnet. Die Mikrobondhügel 114 können zum Beispiel in 6 Zeilen und 50 Spalten angeordnet sein. Die Mikrobondhügel 114 sind mit den integrierten Schaltkreisen elektrisch verbunden. Ein Mikrobondhügel 114 kann ein Steuersignaleingangsanschluss zum Empfangen von Befehlssteuersignalen, wie eines Zeilenadressenabtastsignals RAS, eines Spaltenadressenabtastsignals CAS, eines Schreibfreigabesignals WE, eines Rücksetzsignals RESET und eines Chipauswahlsignals CS, ein Taktsignalanschluss zum Empfangen eines Taktsignals CLK, ein Adressensignalanschluss zum Empfangen eines Adressensignals ADDR, ein Daten-E/A-bezogener Anschluss zum Empfangen von Daten-E/A-Signalen, wie eines Datenabtastsignals DQS, eines Datenmaskensignals DM und eines Dateneingabe-/Datenausgabesignals DQ, ein prüfbezogener Anschluss zum Empfangen von prüfbezogenen Signalen, wie eines Prüfsignals TEST, eines Eingangssignals DA für direkten Zugriff und eines Ausgangssignals DA(o) für direkten Zugriff, oder ein Leistungsanschluss zum Empfangen von Leistungsversorgungssignalen sein, wie eines VDD1-, eines VDD2-, eines VDDQ- und eines VSS-Signals und eines DQ-Massesignals VSSQ.
  • Wenn das Halbleiterbauelement 110 I Teil einer Chipscale-Packung auf Waferniveau ist, können die Mikrobondhügel 114 dazu verwendet werden, eine Sondenprüfung an dem Halbleiterbauelement 110 I durchzuführen. Parameterwerte können variiert und gemessen werden, um die Leistungsfähigkeit der integrierten Schaltkreise des Halbleiterbauelements 110 I zu beurteilen. Zum Beispiel können Eingangsspannung, Ausgangsspannung, Kapazität und Stromspezifikationen geprüft werden. Wenn das Halbleiterbauelement 110 I ein Speicherbauelement ist, kann eine Logikprüfung durchgeführt werden, um Datenspeicherfähigkeit, Datenwiederherstellfähigkeit und eine Reaktionszeit zu prüfen.
  • Eine Sondenkarte 20 mit einer Mehrzahl von Nadeln 22 kann eine Sondenprüfung an dem Halbleiterbauelement 110 I durchführen. Derart sollte die Sondenkarte 20 die gleiche Anzahl von Nadeln 22 wie die Anzahl von Mikrobondhügeln 114 aufweisen. Ob das Halbleiterbauelement 110 I normal oder abnormal arbeitet, kann bestimmt werden, indem ermöglicht wird, dass die Nadeln 22 der Sondenkarte 20 entsprechende Mikrobondhügel 114 kontaktieren. Wenn zum Beispiel die Anzahl von Mikrobondhügeln 114, die in 6 Zeilen und 50 Spalten angeordnet sind, dreihundert beträgt, kann die maximale Anzahl von Nadeln 22 dreihundert sein.
  • Da jedoch die Mikrobondhügel 114 in dem mittigen Bereich 112c des Halbleiterbauelements 110 I konzentriert sind, kann es für die Nadeln 22 schwierig sein, entsprechende Mikrobondhügel 114 zu kontaktieren, ohne dass die Nadeln 22 einander kontaktieren. Außerdem kann es schwierig sein, die gleiche Anzahl von Nadeln 22 wie die Anzahl von Mikrobondhügeln 114 bereitzustellen.
  • Um die obigen Punkte anzugehen, sind die Prüfkontaktstellen 210 des Halbleiterbauelements 110 I in einer Spalte in einer Richtung senkrecht zu den Mikrobondhügeln 114 angeordnet. Die Prüfkontaktstellen 210 können in einer 1:1-Korrespondenz zu den Mikrobondhügeln 114 stehen, und somit kann die Anzahl von Prüfkontaktstellen 210 gleich der Anzahl von Mikrobondhügeln 114 sein. In diesem Fall kann das Halbleiterbauelement 110 I aufgrund der Anordnung der Prüfkontaktstellen 210 in einer Spalte eine relativ große Abmessung aufweisen.
  • Um die Chipabmessung des Halbleiterbauelements 110 I zu reduzieren, ist die Anzahl von Prüfkontaktstellen 210 in der gezeigten Ausführungsform geringer als die Anzahl von Mikrobondhügeln 114. Eine Prüflogikschaltkreiseinheit 220 ist zwischen den Mikrobondhügeln 114 und den Prüfkontaktstellen 210 angeordnet, um die Mikrobondhügel 114 und die Prüfkontaktstellen 210 zu verbinden. Zum Beispiel kann die Prüflogikschaltkreiseinheit 220 ein Multiplex-Logikschaltkreis sein, der ermöglicht, dass das Halbleiterbauelement 110 I basierend auf Signalen, die an die Mikrobondhügel 114 angelegt werden, die gleiche Operation wie jene durchführt, die basierend auf einem Signal durchgeführt wird, das an eine der Prüfkontaktstellen 210 angelegt wird.
  • Die Prüflogikschaltkreiseinheit 220 weist eine Verbindung 230 zum Beispiel zu einer ersten Prüfkontaktstelle 210a auf. Wenn das Halbleiterbauelement 110 I ein Speicherbauelement ist, kann die erste Prüfkontaktstelle 210a so festgelegt sein, dass sie einen Lesevorgang des Halbleiterbauelements 110 I prüft. In diesem Fall arbeitet die Prüflogikschaltkreiseinheit 220 als ein Lesesteuerschaltkreis des Halbleiterbauelements 110 I. Derart kann die erste Prüfkontaktstelle 210a fünf Mikrobondhügeln 114 entsprechen, die als Steuersignaleingangsanschlüsse zum Empfangen der RAS-, CAS-, WE-, RESET- und CS-Signale zum Steuern des Lesevorgangs zugewiesen sind.
  • Außerdem weist die Prüflogikschaltkreiseinheit 220 eine Verbindung 232 zum Beispiel zu einer zweiten Prüfkontaktstelle 210b auf. Wenn das Halbleiterbauelement 110 I ein Speicherbauelement ist, kann die zweite Prüfkontaktstelle 210b so festgelegt sein, dass sie einen Schreibvorgang des Halbleiterbauelements 110 I prüft. In diesem Fall arbeitet die Prüflogikschaltkreiseinheit 220 als ein Schreibsteuerschaltkreis des Halbleiterbauelements 110 I. Derart kann die zweite Prüfkontaktstelle 210b ebenfalls fünf Mikrobondhügeln 114 entsprechen, die als Steuersignaleingangsanschlüsse zum Empfangen der RAS-, CAS-, WE-, RESET- und CS-Signale zum Steuern des Schreibvorgangs zugewiesen sind.
  • Derart kann eine Gesamtanzahl von Prüfkontaktstellen 210 kleiner als die Anzahl von Mikrobondhügeln 114 festgelegt sein. Außerdem kann ein vorgegebener Mikrobondhügel 114a einer der Prüfkontaktstellen 210 entsprechen. Zum Beispiel weist der Mikrobondhügel 114a eine Verbindung 234 zu einer benachbarten Prüfkontaktstelle 210c auf. In diesem Fall kann erwartet werden, dass ein von der Prüfkontaktstelle 210c geprüfter Parameter, zum Beispiel ein Timing-Parameter, der gleiche wie der von dem Mikrobondhügel 114a erhaltene Parameter ist. Das heißt, zwischen dem Mikrobondhügel 114a und der Prüfkontaktstelle 210c besteht eine Korrelation.
  • Aufgrund der kreuzförmigen Konfiguration der Mikrobondhügel 114 und der Prüfkontaktstellen 210 in dem mittigen Bereich des Halbleitersubstrats 112 ist das Halbleitersubstrat 112 in erste bis vierte Quadranten 240, 242, 244 und 246 unterteilt. Die integrierten Schaltkreise des Halbleiterbauelements 110 I können auf den ersten bis vierten Quadranten 240, 242, 244 und 246 angeordnet sein. Wenn das Halbleiterbauelement 110 I ein Speicherbauelement ist, wie in 3 dargestellt, können einzelne Komponenten eines in 3 gezeigten Speicherzellenfeldes 310, wie ein Zeilendekoder, ein Spaltendekoder, ein Abtastverstärker, ein Datenverstärker, ein Steuerschaltkreis 320, ein Adressenpuffer 330 und ein Datenpuffer 340 separat auf den ersten bis vierten Quadranten 240, 242, 244 und 246 angeordnet sein. Alternativ können das Speicherzellenfeld 310, der Steuerschaltkreis 320, der Adressenpuffer 330 und der Datenpuffer 340 sämtlich auf jedem der ersten bis vierten Quadranten 240, 242, 244 und 246 angeordnet sein. Derart kann die Ausnutzung der auf den ersten bis vierten Quadranten 240, 242, 244 und 246 angeordneten integrierten Schaltkreise erhöht werden.
  • Die Prüfkontaktstellen 210 können aus Gold (Au), Aluminium (Al), Chrom (Cr), Nickel (Ni), Wolfram (W), Titan (Ti), Tantal (Ta), Titanwolfram (TiW), Nickelchrom (NiCr), Aluminiumnitrid (AlNx), Titannitrid (TiNx), Titanaluminiumnitrid (TiAlxNy), Tantalnitrid (TaNx), Wolframsilicid (WSix), Titansilicid (TiSix), Kobaltsilicid (CoSix) oder einer Kombination derselben gebildet sein. Die Prüfkontaktstellen 210 können aus einem Material gebildet sein, das flexibler als das zur Bildung des Halbleitersubstrats 112 verwendete Silicium ist.
  • Wenn eine Sondenprüfung an dem Halbleiterbauelement 110 I durchgeführt wird, können die Prüfkontaktstellen 210 durch die Nadeln 22, welche die Prüfkontaktstellen 210 kontaktieren, reißen. Partikel, die von den Prüfkontaktstellen 210 weggerissen werden, können auf dem Halbleitersubstrat 112 verbleiben und können die Zuverlässigkeit des Halbleiterbauelements 110 I reduzieren.
  • Da jedoch die Prüfkontaktstellen 210 von den Mikrobondhügeln 114 beabstandet sind und da die Nadeln 22 die Prüfkontaktstellen 210 in einer Richtung (zum Beispiel einer x-Achsenrichtung) parallel zu einer Richtung kontaktieren, in der die Mikrobondhügel 114 angeordnet sind (zum Beispiel der x-Achsenrichtung), können die Partikel der Prüfkontaktstellen 210 von einem Bereich der Mikrobondhügel 114 separiert werden. Derart werden die Partikel nicht zwischen den Mikrobondhügeln 114 eingefangen, wodurch die Reduktion der Zuverlassigkeit des Halbleiterbauelements 110 I verhindert wird.
  • 4 zeigt ein Halbleiterbauelement 110 II mit einer Chipscale-Packung gemäß einer weiteren Ausführungsform der Erfindung. Bezugnehmend auf 4 kann das Halbleiterbauelement 110 II als das in 1 dargestellte Halbleiterbauelement 110 verwendet werden. Das Halbleiterbauelement 110 II ist dem in 2 dargestellten Halbleiterbauelement 110 I ähnlich, mit der Ausnahme, dass eine Mehrzahl von Prüfkontaktstellen 410 des Halbleiterbauelements 110 II in zwei Spalten angeordnet ist.
  • Die Prüfkontaktstellen 410 sind in zwei Spalten angeordnet, die sich parallel in einer y-Achsenrichtung benachbart zueinander in einem mittigen Bereich des Halbleiterbauelements 110 II erstrecken. Wenngleich die Prüfkontaktstellen 410 in 4 in zwei Spalten angeordnet sind, sind Konfigurationen der Prüfkontaktstellen 410 nicht darauf beschränkt, und die Prüfkontaktstellen können in einer größeren Mehrzahl von Spalten angeordnet sein, zum Beispiel drei Spalten oder vier Spalten. Da die Prüfkontaktstellen 410 in zwei benachbarten Spalten angeordnet sind, kann unter der Annahme einer gleichen Anzahl von Prüfkontaktstellen eine Chipabmessung des Halbleiterbauelements 110 II im Vergleich zu der Chipabmessung des Halbleiterbauelements 110 I reduziert sein, bei dem die Prüfkontaktstellen 210 in einer einzelnen Spalte angeordnet sind.
  • 4 zeigt eine aktive Oberfläche 411 eines Halbleitersubstrats 412 in dem Halbleiterbauelement 110 II. Die in 3 dargestellten integrierten Schaltkreise können auf der aktiven Oberfläche 411 des Halbleitersubstrats 412 ausgebildet sein. Eine Mehrzahl von Mikrobondhügeln 414 ist in einer Mehrzahl von Zeilen und Spalten in einem mittigen Bereich 412c des Halbleitersubstrats 412 angeordnet. Die Mikrobondhügel 414 und die Prüfkontaktstellen 410, die in zwei Spalten angeordnet sind, sind in einer Kreuzform in einem mittigen Bereich des Halbleitersubstrats 412 angeordnet. Aufgrund der kreuzförmigen Konfiguration der Mikrobondhügel 414 und der Prüfkontaktstellen 410 in dem mittigen Bereich des Halbleitersubstrats 412 ist das Halbleitersubstrat 412 in erste bis vierte Quadranten 440, 442, 444 und 446 unterteilt. Die integrierten Schaltkreise des Halbleiterbauelements 110 II können auf den ersten bis vierten Quadranten 440, 442, 444 und 446 des Halbleitersubstrats 412 angeordnet sein.
  • Die Prüfkontaktstellen 410 können in einer 1:1-Korrespondenz zu den Mikrobondhügeln 414 stehen. Zum Beispiel weist ein Mikrobondhügel 414a eine elektrische Verbindung 434 zu einer benachbarten Prüfkontaktstelle 410c auf. Es kann erwartet werden, dass ein von der Prüfkontaktstelle 410c geprüfter Parameter, zum Beispiel ein Timing-Parameter, der gleiche wie der von dem Mikrobondhügel 414a erhaltene Parameter ist. Das heißt, es existiert eine Korrelation zwischen dem Mikrobondhügel 414a und der Prüfkontaktstelle 410c.
  • Jede der Prüfkontaktstellen 410 kann unter Verwendung einer Prüflogikschaltkreiseinheit 420 einer Mehrzahl von Mikrobondhügeln 414 entsprechen. Die Prüflogikschaltkreiseinheit 420 kann ein Multiplex-Logikschaltkreis sein, der ermöglicht, dass das Halbleiterbauelement 110 II basierend auf Signalen, die an die Mikrobondhügel 414 angelegt werden, die gleiche Operation wie jene durchführt, die basierend auf einem Signal durchgeführt wird, das an eine der Prüfkontaktstellen 410 angelegt wird.
  • Die Prüflogikschaltkreiseinheit 420 weist eine Verbindung 430 zum Beispiel zu einer ersten Prüfkontaktstelle 410a auf. Wenn das Halbleiterbauelement 110 II ein Speicherbauelement ist, kann die erste Prüfkontaktstelle 410a so festgelegt sein, dass sie einen Lesevorgang des Halbleiterbauelements 110 II prüft. In diesem Fall arbeitet die Prüflogikschaltkreiseinheit 420 als ein Lesesteuerschaltkreis des Halbleiterbauelements 110 II. Derart kann die erste Prüfkontaktstelle 410a fünf Mikrobondhügeln 414 entsprechen, die als Steuersignaleingangsanschlüsse zum Empfangen der RAS-, CAS-, WE-, RESET- und CS-Signale zum Steuern des Lesevorgangs zugewiesen sind.
  • Außerdem weist die Prüflogikschaltkreiseinheit 420 eine Verbindung 432 zum Beispiel zu einer zweiten Prüfkontaktstelle 410b auf. Wenn das Halbleiterbauelement 110 II ein Speicherbauelement ist, kann die zweite Prüfkontaktstelle 410b so festgelegt sein, dass sie einen Schreibvorgang des Halbleiterbauelements 110 II prüft. In diesem Fall arbeitet die Prüflogikschaltkreiseinheit 420 als ein Schreibsteuerschaltkreis des Halbleiterbauelements 110 II. Derart kann die zweite Prüfkontaktstelle 410b ebenfalls fünf Mikrobondhügeln 414 entsprechen, die als Steuersignaleingangsanschlüsse zum Empfangen der RAS-, CAS-, WE-, RESET- und CS-Signale zum Steuern des Schreibvorgangs zugewiesen sind. Demgemäß kann eine Gesamtanzahl von Prüfkontaktstellen 410 geringer als die Anzahl von Mikrobondhügeln 414 sein.
  • 5 zeigt ein Halbleiterbauelement 110 III mit einer Chipscale-Packung gemäß einer weiteren Ausführungsform der Erfindung. Bezugnehmend auf 5 kann das Halbleiterbauelement 110 III als das in 1 dargestellte erste Halbleiterbauelement 110 verwendet werden. Das Halbleiterbauelement 110 III ist dem in 4 dargestellten Halbleiterbauelement 110 II ähnlich, mit der Ausnahme, dass eine Mehrzahl von Prüfkontaktstellen 510 des Halbleiterbauelements 110 III in zwei sich parallel in der y-Achsenrichtung erstreckenden Spalten angeordnet sind, die um einen vorgegebenen Abstand 510s beabstandet sind, und dass eine Mehrzahl von Mikrobondhügeln 514 um eine Breite 510w des Bereichs der Prüfkontaktstellen 510 beabstandet ist.
  • In dem Halbleiterbauelement 110 III sind die Prüfkontaktstellen 510 in einer Kreuzform in einem mittigen Bereich eines Halbleitersubstrats 512 angeordnet. Die Mikrobondhügel 514 sind in einer Mehrzahl von Zeilen und Spalten angeordnet, die in zwei Gruppen ausgebildet sind, die um die Breite 510w entlang einer Achsenrichtung, zum Beispiel einer x-Achsenrichtung, des Bereichs der Prüfkontaktstellen 510 in einem mittigen Bereich 512c des Halbleitersubstrats 512 beabstandet sind. Die Prüfkontaktstellen 510 können in zwei Gruppen von zwei Spalten angeordnet sein, die um den Abstand 510s entlang einer x-Achsenrichtung und um eine Breite 514w des Bereichs der Mikrobondhügel 514 entlang einer y-Achsenrichtung beabstandet sind. Wenngleich die Prüfkontaktstellen 510 in 5 in zwei Spalten angeordnet sind, sind die Konfigurationen der Prüfkontaktstellen 510 nicht darauf beschränkt und können eine größere Mehrzahl von Spalten beinhalten, zum Beispiel drei Spalten oder vier Spalten, die um den Abstand 510s beabstandet sind.
  • Ein Bereich, in dem die Mikrobondhügel 514 in der y-Achsenrichtung beabstandet sind und in dem die Prüfkontaktstellen 510 in der x-Achsenrichtung beabstandet sind, kann sich in einem mittigen Bereich 500 des Halbleitersubstrats 512 befinden. Der mittige Bereich 500 des Halbleitersubstrats 512 kann ein Bereich sein, in dem die Mikrobondhügel 514 und die Prüfkontaktstellen 510 einander überlappen. Der mittige Bereich 500 des Halbleitersubstrats 512 kann als ein Verbindungsbereich mit Verbindungen verwendet werden, die einen Subsatz von Mikrobondhügeln 514a bis 514h in einer 1:1-Korrespondenz mit einem Subsatz von Prüfkontaktstellen 510a bis 510h verbinden.
  • Zum Beispiel kann der Mikrobondhügel 514a eine elektrische Verbindung 534a zu der Prüfkontaktstelle 510a aufweisen. Der Mikrobondhügel 514b kann eine elektrische Verbindung 534b zu der Prüfkontaktstelle 510b aufweisen. Der Mikrobondhügel 514c kann eine elektrische Verbindung 534c zu der Prüfkontaktstelle 510c aufweisen. Der Mikrobondhügel 514d kann eine elektrische Verbindung 534d zu der Prüfkontaktstelle 510d aufweisen. In dieser Weise können die Mikrobondhügel 514e bis 514h jeweilige elektrische Verbindungen 534e bis 534h zu den Prüfkontaktstellen 510e bis 510h aufweisen.
  • Wie in 5 dargestellt, sind die Mikrobondhügel 514a bis 514h und die Prüfkontaktstellen 510a bis 510h benachbart zu dem mittigen Bereich 500 des Halbleitersubstrats 512 angeordnet. Es kann erwartet werden, dass ein Parameter, der von den Prüfkontaktstellen 510a bis 510h geprüft wird, zum Beispiel ein Timing-Parameter, der gleiche wie der von den Mikrobondhügeln 514a bis 514h erhaltene Parameter ist. Derart existieren Korrelationen zwischen den Mikrobondhügeln 514a bis 514h und den jeweiligen Prüfkontaktstellen 510a bis 510h.
  • 5 zeigt eine aktive Oberfläche 511 des Halbleitersubstrats 512 in dem Halbleiterbauelement 110 III. Die in 3 dargestellten integrierten Schaltkreise können auf der aktiven Oberfläche 511 des Halbleitersubstrats 512 ausgebildet sein. Die beabstandeten Mikrobondhügel 514 und die zwei Spalten der beabstandeten Prüfkontaktstellen 510 sind in einer Kreuzform in dem mittigen Bereich des Halbleitersubstrats 512 in dem Halbleiterbauelement 110 III angeordnet. Aufgrund der kreuzförmigen Konfiguration der Mikrobondhügel 514 und der Prüfkontaktstellen 510 in dem mittigen Bereich des Halbleitersubstrats 512 ist das Halbleitersubstrat 512 in erste bis vierte Quadranten 540, 542, 544 und 546 unterteilt. Die integrierten Schaltkreise des Halbleiterbauelements 110 III können auf den ersten bis vierten Quadranten 540, 542, 544 und 546 des Halbleitersubstrats 512 angeordnet sein.
  • Jede der Prüfkontaktstellen 510 kann unter Verwendung einer Prüflogikschaltkreiseinheit 520 einer Mehrzahl von Mikrobondhügeln 514 entsprechen. Die Prüflogikschaltkreiseinheit 520 kann ein Multiplex-Logikschaltkreis sein, die ermöglicht, dass das Halbleiterbauelement 110 III basierend auf Signalen, die an die Mikrobondhügel 514 angelegt werden, die gleiche Operation wie jene durchführt, die basierend auf einem Signal durchgeführt wird, das an eine der Prüfkontaktstellen 510 angelegt wird.
  • Die Prüflogikschaltkreiseinheit 520 weist eine Verbindung 530 zum Beispiel zu einer ersten Prüfkontaktstelle 510i auf. Wenn das Halbleiterbauelement 110 III ein Speicherbauelement ist, kann die erste Prüfkontaktstelle 510i so festgelegt sein, dass sie einen Lesevorgang des Halbleiterbauelements 110 III prüft. In diesem Fall arbeitet die Prüflogikschaltkreiseinheit 520 als ein Lesesteuerschaltkreis des Halbleiterbauelements 110 III und die erste Prüfkontaktstelle 510i kann fünf Mikrobondhügeln 514 entsprechen, die als Steuersignaleingangsanschlüsse zum Empfangen der RAS-, CAS-, WE-, RESET- und CS-Signale zum Steuern des Lesevorgangs zugewiesen sind.
  • Außerdem weist die Prüflogikschaltkreiseinheit 520 eine Verbindung 532 zum Beispiel zu einer zweiten Prüfkontaktstelle 510j auf. Wenn das Halbleiterbauelement 110 III ein Speicherbauelement ist, kann die zweite Prüfkontaktstelle 510j so festgelegt sein, dass sie einen Schreibvorgang des Halbleiterbauelements 110 III prüft. In diesem Fall arbeitet die Prüflogikschaltkreiseinheit 520 als ein Schreibsteuerschaltkreis des Halbleiterbauelements 110 III. Derart kann die zweite Prüfkontaktstelle 510j ebenfalls fünf Mikrobondhügeln 514 entsprechen, die als Steuersignaleingangsanschlüsse zum Empfangen der RAS-, CAS-, WE-, RESET- und CS-Signale zum Steuern des Schreibvorgangs zugewiesen sind. Demgemäß kann eine Gesamtanzahl von Prüfkontaktstellen 510 geringer als die Anzahl von Mikrobondhügeln 514 sein.
  • 6 zeigt ein Halbleiterbauelement 110 IV mit einer Chipscale-Packung gemäß einer weiteren Ausführungsform der Erfindung. Bezugnehmend auf 6 kann das Halbleiterbauelement 110 IV als das in 1 dargestellte erste Halbleiterbauelement 110 verwendet werden. Das Halbleiterbauelement 110 IV ist dem in 5 dargestellten Halbleiterbauelement 110 III ähnlich, mit der Ausnahme, dass eine Mehrzahl von Mikrobondhügeln 614 des Halbleiterbauelements 110 IV entlang einer Achsenrichtung, zum Beispiel einer x-Achsenrichtung, um eine Breite 610w eines Bereichs von Prüfkontaktstellen 610 beabstandet ist und außerdem entlang einer anderen Achsenrichtung, zum Beispiel einer y-Achsenrichtung, um einen vorgegebenen Abstand 614s beabstandet ist.
  • In dem Halbleiterbauelement 110 IV sind die Mikrobondhügel 614 und die Prüfkontaktstellen 610 in einer Kreuzform in einem mittigen Bereich eines Halbleitersubstrats 612 angeordnet. Die Mikrobondhügel 614 sind in einer Mehrzahl von Zeilen und Spalten angeordnet und sind entlang der x-Achsenrichtung um die Breite 610w des Bereichs der Prüfkontaktstellen 610 und entlang der y-Achsenrichtung um den Abstand 614s in einem mittigen Bereich 612c des Halbleitersubstrats 612 beabstandet. Ein Bereich, in dem die Mikrobondhügel 614 beabstandet sind, und ein Bereich, in dem die Prüfkontaktstellen 610 beabstandet sind, können als ein Verbindungsbereich verwendet werden, in dem die Mikrobondhügel 614 mit den Prüfkontaktstellen 610 verbunden sind. Der Abstand 614s kann eine Höhe des Verbindungsbereichs in der zweiten Achsenrichtung sein.
  • Die Prüfkontaktstellen 610 können in zwei Spalten angeordnet sein, die entlang der x-Achsenrichtung um einen vorgegebenen Abstand 610s beabstandet sind und entlang der y-Achsenrichtung um eine Breite 614w des Bereichs der Mikrobondhügel 614 beabstandet sind. Wenngleich die Prüfkontaktstellen 610 in 6 in zwei Spalten angeordnet sind, sind Konfigurationen der Prüfkontaktstellen 610 nicht darauf beschränkt und können eine größere Mehrzahl von Spalten beinhalten, zum Beispiel drei Spalten oder vier Spalten, die um den Abstand 610s beabstandet sind.
  • Die Bereiche, in denen die Mikrobondhügel 614 und die Prüfkontaktstellen 610 beabstandet sind, können als ein Verbindungsbereich mit Verbindungen verwendet werden, die einen Subsatz von Mikrobondhügeln 614a bis 614h mit einem Subsatz von Prüfkontaktstellen 610a bis 610h in einer 1:1-Korrespondenz verbinden. Zum Beispiel kann der Mikrobondhügel 614a eine elektrische Verbindung 634a mit der Prüfkontaktstelle 610a aufweisen. Der Mikrobondhügel 614b kann eine elektrische Verbindung 634b mit der Prüfkontaktstelle 610b aufweisen. Der Mikrobondhügel 614c kann eine elektrische Verbindung 634c mit der Prüfkontaktstelle 610c aufweisen. Der Mikrobondhügel 614d kann eine elektrische Verbindung 634d mit der Prüfkontaktstelle 610d aufweisen. Auf diese Weise können die Mikrobondhügel 614e bis 614h jeweilige elektrische Verbindungen 634e bis 634h mit den Prüfkontaktstellen 610e bis 610h aufweisen.
  • 6 zeigt eine aktive Oberfläche 611 des Halbleitersubstrats 612 in dem Halbleiterbauelement 110 IV. Die in 3 dargestellten integrierten Schaltkreise können auf der aktiven Oberfläche 611 des Halbleitersubstrats 612 ausgebildet sein. Die beabstandeten Mikrobondhügel 614 und die zwei Spalten der beabstandeten Prüfkontaktstellen 610 sind in einer Kreuzform in dem mittigen Bereich des Halbleitersubstrats 612 in dem Halbleiterbauelement 110 IV angeordnet. Aufgrund der kreuzförmigen Konfiguration der Mikrobondhügel 614 und der Prüfkontaktstellen 610 in dem mittigen Bereich des Halbleitersubstrats 612 ist das Halbleitersubstrat 612 in erste bis vierte Quadranten 640, 642, 644 und 646 unterteilt. Die integrierten Schaltkreise des Halbleiterbauelements 110 IV können auf den ersten bis vierten Quadranten 640, 642, 644 und 646 des Halbleitersubstrats 612 angeordnet sein.
  • Die integrierten Schaltkreise können in einer derartigen Weise angeordnet sein, dass jeder der ersten bis vierten Quadranten 640, 642, 644 und 646 des Halbleitersubstrats 612 als ein unabhängiges Halbleiterbauelement arbeiten kann. Zum Beispiel können die integrierten Schaltkreise, die auf dem ersten Quadranten 640 angeordnet sind, und eine Mehrzahl von Mikrobondhügeln 614UL und Prüfkontaktstellen 610UL, die mit dem ersten Quadranten 640 verbunden sind, als ein unabhängiges Speicherbauelement arbeiten. Die integrierten Schaltkreise, die auf dem zweiten Quadranten 642 angeordnet sind, und eine Mehrzahl von Mikrobondhügeln 614UR und Prüfkontaktstellen 610UR, die mit dem zweiten Quadranten 642 verbunden sind, können als ein unabhängiges Speicherbauelement arbeiten. Die integrierten Schaltkreise, die auf dem dritten Quadranten 644 angeordnet sind, und eine Mehrzahl von Mikrobondhügeln 614LL und Prüfkontaktstellen 610LL, die mit dem dritten Quadranten 644 verbunden sind, können als ein unabhängiges Speicherbauelement arbeiten. Die integrierten Schaltkreise, die auf dem vierten Quadranten 646 angeordnet sind, und eine Mehrzahl von Mikrobondhügeln 614LR und Prüfkontaktstellen 610LR, die mit dem vierten Quadranten 646 verbunden sind, können als ein unabhängiges Speicherbauelement ausgelegt sein. Das heißt, das Halbleiterbauelement 110 IV kann ein Vierkanal-Speicherbauelement sein, das unter Verwendung von vier unabhängigen Speicherbauelementen arbeitet.
  • Die Mikrobondhügel 614UL, die mit dem ersten Quadranten 640 verbunden sind, können zum Beispiel in 6 Zeilen und 50 Spalten angeordnet sein. Die Mikrobondhügel 614UR, die mit dem zweiten Quadranten 642 verbunden sind, können zum Beispiel in 6 Zeilen und 50 Spalten angeordnet sein. Die Mikrobondhügel 614LL, die mit dem dritten Quadranten 644 verbunden sind, können zum Beispiel in 6 Zeilen und 50 Spalten angeordnet sein. Die Mikrobondhügel 614LR, die mit dem vierten Quadranten 646 verbunden sind, können zum Beispiel in 6 Zeilen und 50 Spalten angeordnet sein.
  • Der Abstand 610w zwischen den Mikrobondhügeln 614UL und den Mikrobondhügeln 614UR sowie zwischen den Mikrobondhügeln 614LL und den Mikrobondhügeln 614LR kann ein Abstand sein, der sechs Zeilen von Mikrobondhügeln 614 entspricht. Der Abstand 614s zwischen den Mikrobondhügeln 614UL und den Mikrobondhügeln 614LL sowie zwischen den Mikrobondhügeln 614UR und den Mikrobondhügeln 614LR kann ein Abstand sein, der zwei Zeilen von Mikrobondhügeln 614 entspricht.
  • Die Prüfkontaktstellen 610UL, die mit dem ersten Quadranten 640 verbunden sind, können unter Verwendung einer Prüflogikschaltkreiseinheit 620UL den Mikrobondhügeln 614UL entsprechen. Die Prüflogikschaltkreiseinheit 620UL kann ein Multiplex-Logikschaltkreis sein, der ermöglicht, dass das Speicherbauelement des ersten Quadranten 640 basierend auf Signalen, die an die Mikrobondhügel 614UL angelegt werden, die gleiche Operation wie jene durchführt, die basierend auf einem Signal durchgeführt wird, das an eine der Prüfkontaktstellen 610UL angelegt wird.
  • Die Prüfkontaktstellen 610UR, die mit dem zweiten Quadranten 642 verbunden sind, können unter Verwendung einer Prüflogikschaltkreiseinheit 620UR den Mikrobondhügeln 614UR entsprechen. Die Prüflogikschaltkreiseinheit 620UR kann ein Multiplex-Logikschaltkreis sein, der ermöglicht, dass das Speicherbauelement des zweiten Quadranten 642 basierend auf Signalen, die an die Mikrobondhügel 614UR angelegt werden, die gleiche Operation wie jene durchführt, die basierend auf einem Signal durchgeführt wird, das an eine der Prüfkontaktstellen 610UR angelegt wird.
  • Die Prüfkontaktstellen 610LL, die mit dem dritten Quadranten 644 verbunden sind, können unter Verwendung einer Prüflogikschaltkreiseinheit 620LL den Mikrobondhügeln 614LL entspreche. Die Prüflogikschaltkreiseinheit 620LL kann ein Multiplex-Logikschaltkreis sein, der ermöglicht, dass das Speicherbauelement des dritten Quadranten 644 basierend auf Signalen, die an die Mikrobondhügel 614LL angelegt werden, die gleiche Operation wie jene durchführt, die basierend auf einem Signal durchgeführt wird, das an eine der Prüfkontaktstellen 610LL angelegt wird.
  • Die Prüfkontaktstellen 610LR, die mit dem vierten Quadranten 646 verbunden sind, können unter Verwendung einer Prüflogikschaltkreiseinheit 620LR den Mikrobondhügeln 614LR entsprechen. Die Prüflogikschaltkreiseinheit 620LR kann ein Multiplex-Logikschaltkreis sein, der ermöglicht, dass das Speicherbauelement des vierten Quadranten 646 basierend auf Signalen, die an die Mikrobondhügel 614LR angelegt werden, die gleiche Operation wie jene durchführt, die basierend auf einem Signal durchgeführt wird, das an eine der Prüfkontaktstellen 610LR angelegt wird.
  • Jedes der vier unabhängigen Kanal-Speicherbauelemente, die auf den ersten bis vierten Quadranten 640, 642, 644 und 646 angeordnet sind, kann Schaltkreisblöcke mit einem synchronen dynamischen Doppeldatenraten-Speicher mit wahlfreiem Zugriff (DDR-SDRAM) beinhalten, wie in 7 dargestellt. Zum Beispiel kann ein Einkanal-Speicherbauelement ein Speicherbauelement mit hoher Bandbreite und breiter E/A sein, das 128-Bit Daten-E/A-Spezifikationen aufweist.
  • Ein Einkanal-Speicherbauelement 700, wie in 7 gezeigt, beinhaltet ein Speicherzellenfeld 701 mit Zellen eines dynamischen Speichers mit wahlfreiem Zugriff (DRAM) und verschiedene Schaltkreisblöcke zum Treiben der DRAM-Zellen. Zum Beispiel kann ein Timing-Register 702 aktiviert werden, wenn ein Chipauswahlsignl CS von einem inaktiven Pegel (zum Beispiel einem hohen Logikpegel) auf einen Aktivierungspegel (zum Beispiel einen niedrigen Logikpegel) übergeht. Das Timing-Register 702 kann extern erzeugte Befehlssignale empfangen, wie ein Taktsignal CLK, ein Taktfreigabesignal CLE, ein Chipauswahlsignal CS, ein Zeilenadressenabtastsignal RAS, ein Spaltenadressenabtastsignal CAS, ein Schreibfreigabesignal WE und ein Daten-Eingabe/Ausgabe-Maskensignal DQM, und kann verschiedene interne Befehlssignale erzeugen, wie ein internes Taktfreigabesignal LCKE, ein internes RAS-Befehlssignal LRAS, ein internes Schreibfreigabesignal LWE, ein internes CAS-Befehlssignal LCAS, interne Auffrischsignale LCBR, LWCBR und ein internes Daten-Eingabe/Ausgabe-Maskensignal LDQM zum Steuern des Schaltkreisblocks, indem die empfangenen Befehlssignale verarbeitet werden.
  • Einige interne Befehlssignale, die von dem Timing-Register 702 erzeugt werden, werden in einem Programmierregister 704 gespeichert. Zum Beispiel kann Latenzinformation oder Burstlängeninformation, die zu einer Datenausgabe in Bezug steht, in dem Programmierregister 704 gespeichert werden. Die in dem Programmierregister 704 gespeicherten internen Befehlssignale werden einer Latenz-/Burstlängen-Steuereinheit 706 zugeführt, und die Latenz-/Burstlängen-Steuereinheit 706 führt einem Spaltendekoder 710 über einen Spaltenpuffer 708 oder einem Ausgabepuffer 712 ein Steuersignal zum Steuern einer Latenz oder einer Burstlänge einer Datenausgabe zu.
  • Ein Adressenregister 720 empfängt ein Taktsignal CLK und ein Adressensignal ADD von einer externen Quelle. Ein Zeilenadressensignal wird einem Zeilendekoder 724 über einen Zeilenpuffer 722 zugeführt, und ein Spaltenadressensignal wird dem Spaltendekoder 710 über den Spaltenpuffer 708 zugeführt. Der Zeilenpuffer 722 kann des Weiteren ein Auffrischadressensignal empfangen, das in Reaktion auf die Auffrischbefehle LRAS und LCBR von einem Auffrischzähler erzeugt wird, und kann dem Zeilendekoder 724 das Zeilenadressensignal oder das Auffrischadressensignal zuführen. Außerdem kann das Adressenregister 720 einer Bankauswahleinheit 726 ein Banksignal zum Auswählen einer Bank zuführen.
  • Der Zeilendekoder 724 dekodiert das Zeilenadressensignal oder das Auffrischadressensignal, das von dem Zeilenpuffer 722 empfangen wird, und aktiviert eine Wortleitung des Speicherzellenfeldes 701. Der Spaltendekoder 710 dekodiert das Spaltenadressensignal und wählt eine Bitleitung des Speicherzellenfeldes 710 aus. Zum Beispiel kann eine Spaltenauswahlleitung an das Halbleiterspeicherbauelement 700 angelegt werden, und somit kann mittels der Spaltenauswahlleitung ein Auswahlvorgang durchgeführt werden.
  • Ein Abtastverstärker 730 verstärkt Daten von einer durch den Zeilendekoder 724 und den Spaltendekoder 710 ausgewählten Speicherzelle und führt die verstärkten Daten dem Ausgangspuffer 712 zu, der die verstärkten Daten DQi ausgibt. In einer Datenzelle aufzunehmende Daten werden dem Speicherzellenfeld 710 über ein Dateneingaberegister 732 zugeführt, und eine E/A-Steuereinheit 734 steuert eine Datenübertragung mittels des Dateneingaberegisters 732 in Reaktion auf interne Befehlssignale LWE und LDQM, die von dem Timing-Register 702 empfangen werden.
  • 8 stellt ein elektronisches System 800 mit einem Halbleiterbauelement 110 gemäß der Erfindung dar. Bezugnehmend auf 8 beinhaltet das elektronische System 800 ein Eingabebauelement 810, ein Ausgabebauelement 820, ein Prozessorbauelement 830 und das Halbleiterbauelement 110. Das Prozessorbauelement 830 kann das Eingabebauelement 810, das Ausgabebauelement 820 und das Halbleiterbauelement 110 unter Verwendung von entsprechenden Schnittstellen steuern. Das Prozessorbauelement 830 kann ein oder mehrere eines Mikroprozessors, eines digitalen Signalprozessors, eines Mikrocontrollers oder irgendeines anderen Logikbauelements sein, das ähnliche Funktionen ausführt. Das Eingabebauelement 810 und das Ausgabebauelement 820 können wenigstens eines von einem Keypad, einer Tastatur, einer Anzeigevorrichtung etc. beinhalten.
  • Das Halbleiterbauelement 110 beinhaltet einen Speicher 700. Der Speicher 700 kann ein flüchtiges Speicherbauelement, wie ein DDR-SDRAM, wie in 7 dargestellt, oder ein nicht-flüchtiges Speicherbauelement sein, wie ein Flash-Speicher. In dem Halbleiterbauelement 110 können Mikrobondhügel und Prüfkontaktstellen in einer Kreuzform in einem mittigen Bereich eines Halbleitersubstrats angeordnet sein, und die Prüfkontaktstellen können in einer oder mehreren Spalten angeordnet sein. Außerdem können die Prüfkontaktstellen in dem Halbleiterbauelement 110, die in einer Mehrzahl von Spalten angeordnet sind, um einen vorgegebenen Abstand beabstandet sein und können mit den Mikrobondhügeln verbunden sein, und die Mikrobondhügel können um einen Abstand entsprechend einer Breite des Bereichs der beabstandeten Prüfkontaktstellen beabstandet sein. Des Weiteren können die Mikrobondhügel in dem Halbleiterbauelement 110 entlang einer ersten Achsenrichtung des Halbleiterbauelements 110 um einen Abstand entsprechend einer vorgegebenen ersten Anzahl von Zeilen von Mikrobondhügeln und um einen Abstand entlang einer zweiten Achsenrichtung senkrecht zu der ersten Achsenrichtung entsprechend einer vorgegebenen zweiten Anzahl von Zeilen von Mikrobondhügeln beabstandet sein, wobei die vorgegebene zweite Anzahl kleiner als die vorgegebene erste Anzahl ist. Somit kann innerhalb eines Bereichs, in dem die Mikrobondhügel angeordnet sind, ein kreuzförmiger Bereich existieren, in dem Mikrobondhügel fehlen. Speziell kann das Halbleiterbauelement 110 eines sein, wie vorstehend unter Bezugnahme auf die 1 bis 6 beschrieben.
  • 9 stellt ein erstes Beispiel eines Speichersystems 900 dar, das ein Halbleiterbauelement 110 gemäß der Erfindung verwendet. Bezugnehmend auf 9 beinhaltet das Speichersystem 900 eine Schnittstelleneinheit 910, eine Steuereinheit 920 und das Halbleiterbauelement 110. Die Schnittstelleneinheit 910 bildet eine Schnittstelle zwischen dem Speichersystem 900 und einem Host. Um mit dem Host eine Schnittstelle zu bilden, führt die Schnittstelleneinheit 910 ein dem Host entsprechendes Datenaustauschprotokoll aus. Die Schnittstelleneinheit 910 kann mittels Verwenden von einem von verschiedenen Schnittstellenprotokollen, wie einem universellen seriellen Bus(USB)-, einem Multimediakarten(MMC)-, einem Peripheral Component Interconnect-Express(PCI-E)-, einem Small Computer System Interface(SCSI)-, einem Serial Attached SCSI(SAS)-, einem Serial Advanced Technology Attachment(SATA)-, einem Parallel Advanced Technology Attachment(PATA)-, einem Enhanced Small Disk Interface(ESDI)- oder einem Integrated Drive Electronics(IDE)-Protokoll, mit dem Host kommunizieren.
  • Die Steuereinheit 920 kann Daten und Adressen von dem Host über die Schnittstelleneinheit 910 empfangen und mittels Verwenden der von dem Host empfangenen Daten und Adressen auf das Halbleiterbauelement 110 zugreifen. Die Steuereinheit 920 kann aus dem Halbleiterspeicherbauelement 110 ausgelesene Daten über die Schnittstelleneinheit 910 zu dem Host übertragen.
  • Die Steuereinheit 920 beinhaltet einen Pufferspeicher 921. Der Pufferspeicher 921 kann geschriebene Daten, die von dem Host bereitgestellt werden, oder Daten, die aus dem Halbleiterbauelement 110 ausgelesen werden, temporär speichern. Wenn Daten, die in dem Halbleiterbauelement 110 gespeichert sind, in einem Cache abgelegt werden, führt der Pufferspeicher 921 die gepufferten Daten bei einer Leseanforderung des Hosts dem Host direkt zu, um eine Cache-Funktion zu unterstützen. Im Allgemeinen kann eine Datenübertragungsgeschwindigkeit eines Busformats des Hosts (zum Beispiel SATA oder SAS) größer als jene eines Speicherkanals in dem Speichersystem 900 sein. Wenn somit der Host eine größere Schnittstellengeschwindigkeit aufweist, kann der Pufferspeicher 921 eine durch einen Geschwindigkeitsunterschied verursachte Reduktion der Leistungsfähigkeit minimieren.
  • In dem Halbleiterbauelement 110 können Mikrobondhügel und Prüfkontaktstellen in einer Kreuzform in einem mittigen Bereich eines Halbleitersubstrats angeordnet sein. Das Halbleiterbauelement 110 kann als ein Speichermedium des Speichersystems 900 bereitgestellt sein. Zum Beispiel kann das Halbleiterbauelement 110 ein Widerstandsspeicherbauelement sein. Alternativ kann das Halbleiterbauelement 110 ein Flash-Speicher vom NAND-Typ mit einer hohen Speicherkapazität sein. Das Halbleiterbauelement 110 kann eine Mehrzahl von Speicherbauelementen beinhalten. Als ein Speichermedium kann das Halbleiterbauelement 110 ein Parameterspeicher mit wahlfreiem Zugriff (PRAM), ein magnetoresistiver Speicher mit wahlfreiem Zugriff (MRAM), ein resistiver Speicher mit wahlfreiem Zugriff (ReRAM), ein ferroelektrischer Speicher mit wahlfreiem Zugriff (FRAM), ein NOR-Flash-Speicher oder ein Speichersystem mit heterogenen Speicherbauelementen sein.
  • 10 stellt ein weiteres Beispiel eines Speichersystems 1000 dar, das ein Halbleiterbauelement 110 gemäß der Erfindung verwendet. Bezugnehmend auf 10 beinhaltet das Speichersystem eine Schnittstelleneinheit 910, eine Steuereinheit 1020 und das Halbleiterbauelement 110. Wie vorstehend in Bezug auf 9 beschrieben, führt die Schnittstelleneinheit 910 ein einem Host entsprechendes Datenaustauschprotokoll aus, um mit dem Host eine Schnittstelle zu bilden. Das Halbleiterbauelement 110 kann ein Halbleiter-Diskbauelement (SSD) mit einem Flash-Speicherbauelement sein, in dem Mikrobondhügel und Prüfkontaktstellen in einer Kreuzform in einem mittigen Bereich eines Halbleitersubstrats angeordnet sein können. Das Speichersystem 1000 kann ein Flash-Speichersystem sein.
  • Die Steuereinheit 1020 beinhaltet einen Pufferspeicher 1021 mit einer Adressentranslationstabelle 1022. Die Steuereinheit 1020 wandelt eine von der Schnittstelleneinheit 910 bereitgestellte logische Adresse unter Verwendung der Adressentranslationstabelle 1022 in eine physikalische Adresse um. Die Steuereinheit 1020 greift unter Verwendung der umgewandelten physikalischen Adresse auf das Halbleiterbauelement 110 zu.
  • Jedes der in den 9 und 10 dargestellten Speichersysteme 900 und 1000 kann in einem Datenverarbeitungsbauelement angebracht sein, wie einem Personal Digital Assistant (PDA), einem tragbaren Computer, einem Webtablet, einer digitalen Kamera, einem tragbaren Mediaplayer (PMP), einem Mobiltelefon, einem drahtlosen Telefon oder einem Laptopcomputer. Jedes der Speichersysteme 900 und 1000 kann eine Multimediakarte (MMC), eine Secure-Digital(SD)-Karte, eine Mikro-SD-Karte, ein Speicherstick, eine Identifikationskarte (ID-Karte), eine Karte gemäß der internationalen Personalcomputer-Speicherkarten-Association (PCMCIA), eine Chipkarte, eine universelle serielle Bus-Karte (USB), eine Smartcard oder eine Compact Flash(CF)-Karte sein.
  • 11 stellt ein Computersystem 1100 mit einem Speicherbauelement 110 gemäß der Erfindung dar. Bezugnehmend auf 11 beinhaltet das Computersystem 1100 eine Zentralprozessoreinheit (CPU) 1110, eine Nutzerschnittstelle 1120, einen Speicher 1130 und ein Modem 1140, wie ein Baseband-Chipset, die mit einem Systembus 1150 elektrisch verbunden sind. Die Nutzerschnittstelle 1120 kann eine Schnittstelle zum Übertragen oder Empfangen von Daten zu oder von einem Kommunikationsnetzwerk sein. Die Nutzerschnittstelle 1120 kann ein drahtgebundenes oder nicht drahtgebundenes Bauelement sein und kann eine Antenne oder einen drahtgebundenen oder nicht drahtgebundenen Sendeempfänger beinhalten. Daten, die von der Nutzerschnittstelle 1120 oder dem Modem 1140 bereitgestellt werden oder die von der CPU 1110 verarbeitet wurden, können in dem Speicher 1130 gespeichert werden.
  • Der Speicher 1130 kann ein flüchtiges Speicherbauelement, wie ein DRAM, und/oder ein nicht-flüchtiges Speicherbauelement beinhalten, wie einen Flash-Speicher. Der Speicher 1130 kann ein DRAM, ein PRAM, ein MRAM, ein ReRAM, ein FRAM, ein NOR-Flash-Speicher, ein NAND-Flash-Speicher oder ein Fusion-Flash-Speicher sein, wie ein Speicher mit einem SRAM-Puffer, einem NAND-Flash-Speicher und einem logischen NOR-Schnittstellenschaltkreis, bei dem Mikrobondhügel und Prüfkontaktstellen in einer Kreuzform in einem mittigen Bereich eines Halbleitersubstrats angeordnet sind.
  • Wenn das Computersystem 1100 ein mobiles Bauelement ist, kann eine Batterie (nicht gezeigt) zum Zuführen einer Betriebsspannung des Computersystems 1100 enthalten sein. Wenngleich in 11 nicht gezeigt, kann das Computersystem 1100 des Weiteren zum Beispiel ein Anwendungs-Chipset, einen Kamerabildprozessor (CIP) und ein E/A-Bauelement beinhalten.
  • Wenn das Computersystem 1100 ein drahtloses Kommunikationsbauelement ist, kann das Computersystem 1100 in einem Kommunikationssystem, wie einer Code Division Multiple Access(CDMA)-Vorrichtung, einer Global System For Mobile Communication(GSM)-Vorrichtung, einer North American Multiple Access(NADC)-Vorrichtung oder einer CDMA2000-Vorrichtung verwendet werden.

Claims (10)

  1. Halbleiterbauelement mit – einem Halbleitersubstrat (112, 512), – Bondhügeln (114, 514), die in einer Mehrzahl von Zeilen entlang einer ersten Achsenrichtung des Halbleitersubstrats angeordnet sind, und – Prüfkontaktstellen (210, 510), die in wenigstens einer Spalte entlang einer zweiten Achsenrichtung senkrecht zu der ersten Achsenrichtung angeordnet sind, – wobei die Bondhügel und die Prüfkontaktstellen in einer Kreuzform in einem mittigen Bereich des Halbleitersubstrats angeordnet sind und/oder – wobei Teile der Spalte von Prüfkontaktstellen entlang der zweiten Achsenrichtung des Halbleitersubstrats um eine Breite (514w) der Mehrzahl von Zeilen der Bondhügel beabstandet sind.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Prüfkontaktstellen in einer Mehrzahl von Spalten angeordnet sind und die Spalten der Prüfkontaktstellen in der ersten Achsenrichtung um einen vorgegebenen Abstand (510s) beabstandet sind, insbesondere entsprechend einer Breite eines Verbindungsbereichs zur Verbindung der Bondhügel mit den Prüfkontaktstellen.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei Teile von jeder der Mehrzahl von Zeilen von Bondhügeln in der ersten Achsenrichtung um eine Breite (510w) eines Bereichs der wenigstens einen Spalte von Prüfkontaktstellen oder um eine Breite eines Verbindungsbereichs zum Verbinden der Bondhügel mit den Prüfkontaktstellen beabstandet sind.
  4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3 wobei Gruppen der Mehrzahl von Zeilen von Bondhügeln (614) in der zweiten Achsenrichtung um einen vorgegebenen Abstand (614s) entsprechend einer Höhe eines Verbindungsbereichs zum Verbinden der Bondhügel mit den Prüfkontaktstellen und/oder entsprechend einer Breite der wenigstens einen Spalte von Prüfkontaktstellen beabstandet sind.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, das des Weiteren einen Verbindungsbereich beinhaltet, der in einem mittigen Bereich (500) des Halbleitersubstrats angeordnet ist, wobei eine Ausdehnungsrichtung der Mehrzahl von Zeilen von Bondhügeln eine Ausdehnungsrichtung der wenigstens einen Spalte von Prüfkontaktstellen überlappt.
  6. Halbleiterbauelement nach einem der Ansprüche 2 bis 5, wobei der Verbindungsbereich Verbindungen beinhaltet, die einen Subsatz von Bondhügeln in einer 1:1-Korrespondenz mit einem Subsatz von Prüfkontaktstellen verbinden.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, das des Weiteren eine Prüflogikschaltkreiseinheit (220) zum Verbinden einer Mehrzahl von Bondhügeln und einer Prüfkontaktstelle während einer Prüfung beinhaltet.
  8. Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei die Bondhügel und die Prüfkontaktstellen eine kreuzförmige Anordnung bilden, die das Halbleitersubstrat in Quadranten unterteilt, und integrierte Schaltkreise auf jedem der Quadranten des Halbleitersubstrats angeordnet sind, wobei jeder integrierte Schaltkreis auf jedem Quadranten als eine unabhängige Halbleiterbauelementkomponente arbeitet.
  9. Elektronisches System mit – einem Halbleiterbauelement nach einem der Ansprüche 1 bis 8 und – einem Prozessorbauelement zum Steuern des Halbleiterbauelements.
  10. Elektronisches System nach Anspruch 9, wobei es als ein Speicherkartensystem oder ein Halbleiterspeicher-Disksystem konfiguriert ist.
DE102011086806A 2010-11-24 2011-11-22 Halbleiterbauelement mit Bondhügeln und Prüfkontaktstellen Withdrawn DE102011086806A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100117521A KR20120056018A (ko) 2010-11-24 2010-11-24 범프들과 테스트 패드들이 십자 모양으로 배열되는 반도체 장치
KR10-2010-0117521 2010-11-24

Publications (1)

Publication Number Publication Date
DE102011086806A1 true DE102011086806A1 (de) 2012-05-24

Family

ID=46021518

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011086806A Withdrawn DE102011086806A1 (de) 2010-11-24 2011-11-22 Halbleiterbauelement mit Bondhügeln und Prüfkontaktstellen

Country Status (4)

Country Link
US (1) US20120126840A1 (de)
KR (1) KR20120056018A (de)
CN (1) CN102479769A (de)
DE (1) DE102011086806A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9817029B2 (en) 2011-12-07 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Test probing structure
WO2013101085A1 (en) 2011-12-29 2013-07-04 Intel Corporation Secure key storage using physically unclonable functions
US8928347B2 (en) * 2012-09-28 2015-01-06 Intel Corporation Integrated circuits having accessible and inaccessible physically unclonable functions
US9472284B2 (en) * 2012-11-19 2016-10-18 Silicon Storage Technology, Inc. Three-dimensional flash memory system
US8938792B2 (en) 2012-12-28 2015-01-20 Intel Corporation Device authentication using a physically unclonable functions based key generation system
US9224695B2 (en) * 2013-02-28 2015-12-29 Infineon Technologies Ag Chip arrangement and a method for manufacturing a chip arrangement
WO2014175057A1 (ja) * 2013-04-23 2014-10-30 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR20150037055A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 반도체 메모리 장치
US20150155039A1 (en) * 2013-12-02 2015-06-04 Silicon Storage Technology, Inc. Three-Dimensional Flash NOR Memory System With Configurable Pins
US20150364454A1 (en) * 2014-06-13 2015-12-17 Apple Inc. Reconfigured wide i/o memory modules and package architectures using same
KR20160025956A (ko) * 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 반도체장치 및 이를 포함하는 반도체시스템
KR20160025957A (ko) * 2014-08-28 2016-03-09 에스케이하이닉스 주식회사 집적회로
KR20180006229A (ko) * 2016-07-08 2018-01-17 삼성전자주식회사 스택 구조의 반도체 메모리 패키지, 메모리 장치 및 반도체 메모리 시스템
CN111370054A (zh) * 2018-12-26 2020-07-03 华为技术有限公司 一种存储卡的测试系统
KR20210096871A (ko) * 2020-01-29 2021-08-06 에스케이하이닉스 주식회사 마이크로 범프를 구비한 반도체 장치 및 그의 테스트 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3434398B2 (ja) * 1995-11-28 2003-08-04 三菱電機株式会社 半導体装置
US6590901B1 (en) * 1998-04-01 2003-07-08 Mosaid Technologies, Inc. Method and apparatus for providing a packet buffer random access memory
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US7132841B1 (en) * 2000-06-06 2006-11-07 International Business Machines Corporation Carrier for test, burn-in, and first level packaging
US7061263B1 (en) * 2001-11-15 2006-06-13 Inapac Technology, Inc. Layout and use of bond pads and probe pads for testing of integrated circuits devices
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
US20070109831A1 (en) * 2005-11-15 2007-05-17 Siva Raghuram Semiconductor product and method for forming a semiconductor product
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
JP5006640B2 (ja) * 2006-12-22 2012-08-22 新光電気工業株式会社 半導体装置の製造方法
KR100794313B1 (ko) * 2006-12-27 2008-01-11 삼성전자주식회사 범프 패드를 포함한 반도체 메모리 장치 및 그것의 테스트방법
JP2009200101A (ja) * 2008-02-19 2009-09-03 Liquid Design Systems:Kk 半導体チップ及び半導体装置
US8115321B2 (en) * 2009-04-30 2012-02-14 Lsi Corporation Separate probe and bond regions of an integrated circuit
US8396682B2 (en) * 2009-10-16 2013-03-12 Samsung Electronics Co., Ltd. Semiconductor device
US8796863B2 (en) * 2010-02-09 2014-08-05 Samsung Electronics Co., Ltd. Semiconductor memory devices and semiconductor packages
KR101201860B1 (ko) * 2010-10-29 2012-11-15 에스케이하이닉스 주식회사 반도체 장치와 그 테스트 방법 및 제조방법
KR20120119960A (ko) * 2011-04-21 2012-11-01 삼성전자주식회사 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치

Also Published As

Publication number Publication date
US20120126840A1 (en) 2012-05-24
KR20120056018A (ko) 2012-06-01
CN102479769A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
DE102011086806A1 (de) Halbleiterbauelement mit Bondhügeln und Prüfkontaktstellen
US11894093B2 (en) Stacked DRAM device and method of manufacture
US8964440B2 (en) Stacked semiconductor devices including a master device
US8779560B2 (en) Semiconductor device and manufacturing method thereof
DE102019112704A1 (de) Dreidimensionaler (3D-) Flash-Speicher mit geteilter Steuerschaltungsanordnung unter Verwendung von Wafer-an-Wafer-Bonden
KR20120119960A (ko) 마이크로 범프 연결성을 테스트할 수 있는 반도체 장치
US8953394B2 (en) Semiconductor device capable of operating in both a wide input/output mode and a high-bandwidth mode
KR20040065176A (ko) 반도체장치
JP2012209497A (ja) 半導体装置
US10074632B2 (en) Solid-state drive
DE102012104474A1 (de) Speichervorrichtung
JP2006351664A (ja) 半導体装置
DE112013004993T5 (de) Halbleitervorrichtung
DE102008016904A1 (de) Konfigurierbarer Speicherdatenpfad
KR101988001B1 (ko) 파워 디커플링 커패시터를 포함하는 반도체 메모리 장치
US20230144366A1 (en) Volatile memory device
KR20240057035A (ko) 반도체 장치 및 반도체 패키지
CN116110454A (zh) 易失性存储器装置
CN113394196A (zh) 半导体存储装置

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee