DE102010051765A1 - Package mit einem Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package - Google Patents

Package mit einem Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package Download PDF

Info

Publication number
DE102010051765A1
DE102010051765A1 DE102010051765A DE102010051765A DE102010051765A1 DE 102010051765 A1 DE102010051765 A1 DE 102010051765A1 DE 102010051765 A DE102010051765 A DE 102010051765A DE 102010051765 A DE102010051765 A DE 102010051765A DE 102010051765 A1 DE102010051765 A1 DE 102010051765A1
Authority
DE
Germany
Prior art keywords
package
underfill material
substrate
depositing
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010051765A
Other languages
English (en)
Inventor
Myung Jin Mesa Yim
Nanette Chandler Quevedo
Richard Gilbert Strode
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Numonyx BV Amsterdam Rolle Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Numonyx BV Amsterdam Rolle Branch filed Critical Numonyx BV Amsterdam Rolle Branch
Publication of DE102010051765A1 publication Critical patent/DE102010051765A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49174—Assembling terminal to elongated conductor
    • Y10T29/49179—Assembling terminal to elongated conductor by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Ausführungsformen umfassen, aber sind nicht beschränkt auf Vorrichtungen und Systeme mit Halbleiter-Packages, z. B. Speicherpackages mit einem Substrat oder einem ersten Package und einem mit dem Substrat oder dem ersten Package verbundenen zweiten Package, wobei das zweite Package mindestens einen Chip und ein Unterfüllmaterial aufweist, das in einem Teil eines Bereichs, aber nicht dem ganzen Bereich zwischen dem Package und dem Substrat oder dem ersten Package angeordnet ist. Andere Ausführungsformen können beschrieben und beansprucht sein.

Description

  • Hintergrund
  • Herkömmlicherweise wird ein Gehäuse („Package”) an einem Substrat angebracht (oder mit einem anderen Package verbunden), indem Löthöcker zwischen dem Package und dem Substrat oder einem anderen Package aufgeschmolzen werden, und anschließend eine Unterfüllung durch Kapillarwirkung in den Bereich zwischen dem Package und dem Substrat oder anderen Package gezogen wird. In letzter Zeit wurde ein nichtfließendes Unterfüllmaterial direkt auf das Substrat oder andere Package aufgebracht, und dann wird das Package auf die Unterfüllung gedrückt. Bei beiden Vorgehensweisen ist der gesamte Bereich zwischen dem Package und dem Substrat oder anderen Package für die Verlässlichkeit der Lötverbindung mit Unterfüllung gefüllt.
  • Kurze Beschreibung der Zeichnungen
  • Der Gegenstand wird in dem abschließenden Teil der Beschreibung besonders erläutert und deutlich beansprucht. Das vorangehende und andere Merkmale der vorliegenden Offenbarung werden durch die sich anschließende Beschreibung und die angehängten Ansprüche, in Verbindung mit den beigefügten Zeichnungen, vollständiger offenbar werden. In dem Verständnis, dass diese Zeichnungen nur einige Ausführungsformen gemäß der Offenbarung zeigen und deshalb nicht als schutzbeschränkend verstanden werden dürfen, wird die Offenbarung mit zusätzlicher Genauigkeit und Detail unter Verwendung der beigefügten Zeichnungen beschrieben werden, in denen:
  • 1 eine Querschnittsansicht einer Beispielvorrichtung mit einem Package darstellt, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package aufweist;
  • 2 eine Querschnittsansicht eines Beispielaufbaus der Beispielvorrichtung der 1 darstellt;
  • 3 eine Querschnittsansicht eines anderen Beispielaufbaus der Beispielvorrichtung der 1 darstellt;
  • 4 eine Querschnittsansicht einer Beispielvorrichtung mit einem Package darstellt, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat aufweist;
  • 5 eine Querschnittsansicht einer Beispielvorrichtung mit einem Package darstellt, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem anderen Package aufweist;
  • 6 eine Querschnittsansicht einer weiteren Beispielvorrichtung mit einem Package darstellt, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat aufweist;
  • 7 eine Querschnittsansicht einer weiteren Beispielvorrichtung mit einem Package darstellt, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem anderen Package aufweist;
  • 8 eine Querschnittsansicht eines Beispiels einer Multi-Chip-Modulvorrichtung mit einer Mehrzahl von Packages darstellt, die ein Unterfüllmaterial in einem Teil eines Bereichs zwischen den Packages und einem Substrat aufweisen;
  • 9 eine Querschnittsansicht eines weiteren Beispiels einer Multi-Chip-Modulvorrichtung mit einer Mehrzahl von Packages darstellt, die ein Unterfüllmaterial in einem Teil eines Bereichs zwischen den Packages und einem Substrat aufweisen;
  • 10 ein Flussdiagramm ist, das einige der Arbeitsschritte veranschaulicht, die mit einem Beispielverfahren zum Herstellen einer Vorrichtung mit einem Package verknüpft sind, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package aufweist;
  • 11 bis 14 Querschnittsansichten von verschiedenen Arbeitsschritten einer Vorrichtung mit einem Package darstellen, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package aufweist, die mit einem Beispielverfahren hergestellt wird;
  • 15 ein Blockdiagramm eines Beispielsystems mit einer Vorrichtung ist, die ein Package mit einem Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package aufweist;
    wobei Alle gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung gestaltet sind.
  • Genaue Beschreibung der Ausführungsformen
  • In der folgenden genauen Beschreibung wird Bezug genommen auf die beigefügten Zeichnungen, die einen Teil hiervon bilden. In den Zeichnungen bezeichnen typischerweise ähnliche Symbole ähnliche Bauteile, außer der Kontext bestimmt etwas Anderes. Die erläuternden Ausführungsformen, die in der genauen Beschreibung, Zeichnungen und Ansprüchen beschrieben werden, sollen nicht beschränkend sein. Andere Ausführungsformen können verwendet werden und andere Veränderungen können vorgenommen werden, ohne vom Geist oder vom Umfang des hierin vorgestellten Gegenstandes abzuweichen. Es wird leicht nachzuvollziehen sein, dass die Aspekte der vorliegenden Offenbarung, wie sie hierin allgemein beschrieben und in den Figuren veranschaulicht sind, in einer großen Vielzahl von verschiedenen Gestaltungen angeordnet, ausgetauscht, verbunden, getrennt und ausgebildet werden können, wobei alle davon hierin explizit ins Auge gefasst sind.
  • Diese Beschreibung bezieht sich allgemein, u. a., auf ein Package mit einer Unterfüllung in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package. Ausführungsformen umfassen, aber sind nicht beschränkt auf, Verfahren, Vorrichtungen und Systeme. Auch andere Ausführungsformen können offenbart und beansprucht werden.
  • Die vorliegende Offenbarung erkennt, dass Abstände von Lötkugeln (manchmal vom Fachmann als Löthöcker oder Lötverbindungen bezeichnet) zunehmend fein werden und dass Unterfüllmaterial typischerweise in dem gesamten Bereich zwischen einem Package und einem Substrat oder einem anderen Package in einer Weise angebracht wird, dass es die Lötkugeln vollständig umschließt, um zur Verbesserung der Zuverlässigkeit von Lötverbindungen beizutragen. In Zuwiderhandlung zu diesem Vorgehen bezieht sich diese Offenbarung auf eine Vorrichtung mit einem Substrat oder einem ersten Package und einem mit dem Substrat oder dem ersten Package verbundenen zweiten Package, wobei das zweite Package mindestens einen Halbleiterchip („die”) und ein in einem Teil eines Bereichs, aber nicht dem ganzen Bereich zwischen dem Package und dem Substrat oder dem ersten Package angeordnetes Unterfüllmaterial aufweist. In verschiedenen Ausführungsformen kann das Unterfüllmaterial wahlweise an Lötverbindungsbereichen angeordnet werden, die schwach zu sein pflegen (z. B. unter Temperaturwechsel oder bei Falltests). Ein solches selektives Anbringen von Unterfüllmaterial kann den Verbrauch von Unterfüllmaterial im Vergleich zu anderen Verfahren verringern, wobei noch immer verlässliche Lötverbindungen bereitgestellt sind.
  • 1 veranschaulicht eine Beispielvorrichtung 100 mit einem Package 102, das ein Unterfüllmaterial 104 in einem Teil eines Bereichs, aber nicht dem ganzen Bereich 106 zwischen dem Package 102 und einem Substrat oder einem anderen Package 108 aufweist, das gemäß zumindest einigen Ausführungsformen der vorliegenden Offenbarung angeordnet ist. Wie veranschaulicht, ist zumindest ein anderer Teil des Bereichs 106 zwischen dem Package 102 und dem Substrat oder anderen Package 108 im Wesentlichen frei von Unterfüllmaterial 104.
  • Eine Mehrzahl von Lötverbindungen 110 kann das Package 102 mit dem Substrat oder anderen Package 108 verbinden. Eines oder beide von Package 102 und Substrat oder anderem Package 108 können Trassen oder Kontaktflächen 112 zum Weiterleiten von Signalen aufweisen. Das Unterfüllmaterial 104 kann um mindestens eine der Mehrzahl von Lötverbindungen 110 angeordnet sein.
  • Das Unterfüllmaterial 104 kann in irgendeinem Teil oder in Teilen des Bereichs 106 zwischen dem Package 102 und dem Substrat oder dem anderen Package 108 angeordnet sein. In verschiedenen Ausführungsformen kann das Unterfüllmaterial 104 an einem Teil oder an Teilen des Bereichs 106 angeordnet sein, die dazu neigen, Lötverbindungsdefekte aufzuweisen. Zum Beispiel veranschaulicht 2 die Vorrichtung der 1, aufgenommen entlang der Linie 2-2, bei der das Unterfüllmaterial 104 zwischen dem Substrat oder anderen Package 108 und mindestens einer Ecke 114 des Packages 102 angeordnet sein kann. Wenngleich die gezeigte Ausführungsform veranschaulicht, dass das Unterfüllmaterial 104 an jeder der vier Ecken 114 des Packages 102 vorhanden ist, kann in einigen Ausführungsformen das Unterfüllmaterial 114 an weniger als jeder der vier Ecken 108 des Packages 102 angeordnet sein. In verschiedenen anderen Ausführungsformen kann das Unterfüllmaterial 104 entlang eines Umfangs des Packages 102 angeordnet sein, wie in 3 dargestellt ist. Zahlreiche andere Gestaltungen sind möglich. Zum Beispiel kann das Unterfüllmaterial 104 in einer Mitte des Packages anstelle oder zusätzlich zu den Ecken 114 oder dem Umfang des Packages 102 angeordnet sein.
  • Das Unterfüllmaterial 104 kann ein beliebiges für den Zweck geeignetes Material aufweisen, von fließender Art (flow-type) oder von nichtfließender Art (no-flow type). Beispiele für Unterfüllmaterialien können z. B. Epoxid, Silikon o. dgl. umfassen. In verschiedenen Ausführungsformen kann das Unterfüllmaterial 104 ein Epoxid-Flussmittel aufweisen, für das die zusätzliche Anwendung von Flussmittel nicht erforderlich sein muss. Andere Materialien können auf ähnliche Weise geeignet sein.
  • Das Package 102 kann eine beliebige Art von Package sein, das typischerweise über Lötverbindungen mit einem Substrat oder einem anderen Package verbunden wird. Zum Beispiel können verschiedene Ausführungsformen der vorliegenden Offenbarung angewendet für Package-on-Packages (PoP), Multi-Chip-Module (MCM) oder Chip-Scale-Packages (CSP). 4 bis 9 veranschaulichen verschiedene Beispielvorrichtungen mit einem Package, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package aufweist.
  • 4 zeigt eine Querschnittsansicht einer Beispielvorrichtung 400 mit einem Package 102, das ein Unterfüllmaterial 104 in einem Teil eines Bereichs 106 zwischen dem Package 102 und einem Substrat 108 aufweist, das gemäß zumindest einigen hierin beschriebenen Ausführungsformen angeordnet ist. Eine Mehrzahl von Lötverbindungen 110 kann das Package 102 mit dem Substrat 108 verbinden. Das Package 102 kann mindestens einen an einem Trägersubstrat 120 angebauten Halbleiterchip 116 aufweisen (zwei Chips („dies”) sind gezeigt) und der mindestens eine Halbleiterchip 116 kann über Leitungen 118 an leitende Trassen oder Kontaktflächen 112 des Trägersubstrates 120 elektrisch gekoppelt sein. Ein Einschlussmaterial 122 (manchmal vom Fachmann als Gießmasse („mold compound”) bezeichnet) kann über dem mindestens einen Halbleiterchip 116 gebildet sein, wodurch das Package 102 gebildet wird.
  • 5 zeigt eine Querschnittsansicht eines Beispiels einer PoP-Vorrichtung 500 mit einem Package 102, das ein Unterfüllmaterial 104 in einem Teil eines Bereichs 106 zwischen dem Package 102 und einem anderen Package 108 aufweist, angeordnet gemäß zumindest einigen hierin beschriebenen Ausführungsformen. Eine Mehrzahl von Lötverbindungen 110 kann das Package 102 mit dem anderen Package 108 verbinden. Das Package 102 kann mindestens einen an einem Trägersubstrat 118 angebauten Halbleiterchip 116 aufweisen (zwei Halbleiterchips sind gezeigt), und der mindestens eine Halbleiterchip 116 kann über Leitungen 118 mit leitenden Trassen oder Kontaktflächen 112 des Trägersubstrates 120 elektrisch gekoppelt sein. Ein Einschlussmaterial 122 kann über dem mindestens einen Halbleiterchip 116 gebildet sein, wodurch das Package 102 gebildet wird.
  • Das andere Package 108 kann mindestens einen an einem Trägersubstrat 126 angebauten Halbleiterchip 124 aufweisen, und der mindestens eine Halbleiterchip 124 kann über Leitungen 128 an leitende Trassen oder Kontaktflächen 112 des Trägersubstrates 126 elektrisch gekoppelt sein. Ein Einschlussmaterial 130 kann über dem mindestens einen Halbleiterchip 124 gebildet sein, wodurch das Package 108 gebildet wird.
  • Wenngleich es nicht dargestellt ist, kann die Vorrichtung 500 an einem weiteren Substrat oder einem weiteren Package angebaut sein. In einigen Ausführungsformen kann die Vorrichtung 500 an einem weiteren Substrat oder einem weiteren Package über eine weitere Mehrzahl von Lötverbindungen 132 angebaut sein.
  • 6 zeigt eine Querschnittsansicht einer Beispielvorrichtung 600 mit einem CSP-Package 102, das ein Unterfüllmaterial 104 in einem Teil eines Bereichs 106 zwischen dem Package 102 und einem Substrat 108 aufweist, angeordnet gemäß zumindest einigen hierin beschriebenen Ausführungsformen. Das Package 102 kann mindestens einen Halbleiterchip 134 und eine optionale Umverdrahtungsebene 136 aufweisen, die den Halbleiterchip 134 über eine Mehrzahl von Lötverbindungen 110 mit dem Substrat 108 verkoppelt.
  • 7 zeigt eine Querschnittsansicht einer Beispielvorrichtung 700 mit einem CSP-Package 102, das ein Unterfüllmaterial 104 in einem Teil eines Bereichs 106 zwischen dem Package 102 und einem anderen Package 108 aufweist, das gemäß zumindest einigen hierin beschriebenen Ausführungsformen angeordnet ist. Das Package 102 kann mindestens einen Halbleiterchip 116 und eine optionale Umverdrahtungsebene 132 aufweisen, die den Halbleiterchip 116 über eine Mehrzahl von Lötverbindungen 110 mit dem anderen Package 108 verkoppelt.
  • Das andere Package 108 kann mindestens einen an einem Trägersubstrat 126 angeordneten Halbleiterchip 124 aufweisen, und der mindestens eine Halbleiterchip 124 kann über Leitungen 128 mit leitenden Trassen oder Kontaktflächen 112 des Trägersubstrates 126 elektrisch gekoppelt sein. Ein Einschlussmaterial 130 kann über dem mindestens einen Halbleiterchip 124 gebildet sein, wodurch das Package 108 gebildet wird.
  • Wenngleich es nicht gezeigt ist, kann die Vorrichtung 700 an einem weiteren Substrat oder einem weiteren Package angebaut sein. In einigen Ausführungsformen kann die Vorrichtung 500 über eine weitere Mehrzahl von Lötverbindungen 132 an einem weiteren Substrat oder einem weiteren Package angebaut sein.
  • 8 zeigt eine Querschnittsansicht eines Beispiels einer MCM-Vorrichtung 800 mit einer Mehrzahl von Packages 102, die ein Unterfüllmaterial 104 in einem Teil eines Bereichs 106 zwischen jedem der Packages 102 und dem Substrat 108 aufweisen, das gemäß zumindest einigen hierin beschriebenen Ausführungsformen angeordnet ist. Eine Mehrzahl von Lötverbindungen 110 kann die Packages 102 mit dem Substrat 108 verbinden. Die Packages 102 können jeweils mindestens einen an einem Trägersubstrat 118 angebauten Halbleiterchip 116 aufweisen (zwei Halbleiterchips sind gezeigt) und der mindestens eine Halbleiterchip 116 kann über Leitungen 118 mit leitenden Trassen oder Kontaktflächen 112 des Trägersubstrates 120 elektrisch gekoppelt sein. Ein Einschlussmaterial 122 (manchmal vom Fachmann als Gießmasse („mold compound”) bezeichnet) kann über dem mindestens einen Halbleiterchip 116 gebildet sein, wodurch die Packages 102 gebildet werden. Wenngleich es nicht gezeigt ist, kann die Vorrichtung 800 an einem weiteren Substrat oder einem weiteren Package angebaut sein.
  • 9 zeigt eine Querschnittsansicht eines weiteren Beispiels einer MCM-Vorrichtung 900 mit einer Mehrzahl von CSP-Packages 102, die ein Unterfüllmaterial 104 in einem Teil eines Bereichs 106 zwischen jedem der Packages 102 und dem Substrat 108 aufweisen, das gemäß zumindest einigen hierin beschriebenen Ausführungsformen angeordnet ist. Eine Mehrzahl von Lötverbindungen 110 kann die Packages 102 mit dem Substrat 108 verbinden. Jedes der Packages 102 kann mindestens einen Halbleiterchip 116 und eine optionale Umverdrahtungsebene 132 aufweisen, die die Halbleiterchips 116 über eine Mehrzahl von Lötverbindungen 110 mit dem Substrat 108 verkoppelt. Wenngleich es nicht dargestellt ist, kann die Vorrichtung 900 an einem weiteren Substrat oder einem weiteren Package angebaut sein.
  • Wenngleich die MCM-Vorrichtungen 800, 900 jeweils eine Mehrzahl der gleichen Form von Packages 102 aufweisen (z. B. weist das Package 900 eine Mehrzahl von CSP-Packages auf), ist die vorliegende Offenbarung nicht darauf beschränkt. MCM-Vorrichtungen innerhalb des Rahmens der vorliegenden Offenbarung können verschiedene Formen von Packages aufweisen.
  • Die Vorrichtungen der 1 bis 9 können mit Bezug zu 10 besser verstanden werden. 10 ist ein Flussdiagramm, das einige der Arbeitsschritte zeigt, die mit einem Beispielverfahren zum Herstellen einer Vorrichtung mit einem Package verknüpft sind, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package aufweist, das gemäß zumindest einigen Ausführungsformen der vorliegenden Offenbarung angeordnet ist. Es ist anzumerken, dass das Verfahren nicht notwendigerweise reihenfolgeabhängig ist, wenngleich das Verfahren als eine Folge von aufeinander folgenden Schritten dargestellt ist. Ferner können Verfahren innerhalb des Rahmens dieser Offenbarung mehr oder weniger Schritte als gezeigt aufweisen.
  • Das Verfahren 1000 kann, nun im Hinblick auf 10 unter fortgesetzter Bezugnahme auf verschiedene Elemente der Vorrichtungen der 1 bis 9, einen oder mehrere Abläufe, Arbeitsgänge oder Maßnahmen aufweisen, wie sie durch Block 1002, Block 1004 und/oder Block 1006 veranschaulicht sind. Der Ablauf für das Verfahren 1000 kann mit Block 1002 beginnen: „Ablegen eines Unterfüllmaterials an einem ersten Teil einer ersten Oberfläche, aber nicht an der gesamten Oberfläche eines Packages mit einem Halbleiterchip”. In verschiedenen Ausführungsformen kann das Unterfüllmaterial um mindestens einen einer Mehrzahl von Löthöckern abgelegt werden, die zwischen dem Package und dem Substrat oder einem anderen Package angeordnet sind. Das Unterfüllmaterial kann an einem oder an mehreren Ecken des Packages, an dem Umfang des Packages oder an einem beliebigen anderen Teil des Löthöckerbereichs des Packages abgesetzt werden. Das Unterfüllmaterial kann in einer Weise abgelegt werden, dass zumindest ein anderer Teil des Bereichs zwischen dem Package und dem Substrat im Wesentlichen frei von Unterfüllmaterial ist.
  • Ein beliebiges geeignetes Verfahren kann zum Ablegen des Unterfüllmaterials verwendet werden. Zum Beispiel kann das Unterfüllmaterial durch Siebdrucken („screen printing”), Verteilen („dispensing”) oder Strahlen („jetting”) des Unterfüllmaterials auf den ersten Teil des Packages abgelegt werden. In verschiedenen Ausführungsformen kann das Unterfüllmaterial durch Eintauchen des ersten Teils des Packages in das Unterfüllmaterial abgesetzt werden. Das Unterfüllmaterial kann vor oder nach der Vereinzelung der Packages von einem Substratstreifen abgelagert werden.
  • Von Block 1002 kann das Verfahren 1000 mit Block 1004 fortgesetzt werden: „Platzieren des Packages auf einem Substrat oder einem anderen Package derart, dass das Unterfüllmaterial zwischen dem Package und dem Substrat oder anderen Package angeordnet ist”.
  • Von Block 1004 kann das Verfahren mit Block 1006 fortfahren: „Aufheizen des Unterfüllmaterials zum Aushärten des Unterfüllmaterials zum Verbinden des Packages mit dem Substrat oder anderen Package”. In verschiedenen Ausführungsformen kann das Unterfüllmaterial im wesentlichen gleichzeitig mit dem Wiederaufschmelzen der Mehrzahl von Löthöckern, die zwischen dem Package und dem Substrat oder anderen Package angeordnet sind, zum Bilden einer entsprechenden Mehrzahl von Lötverbindungen ausgehärtet werden.
  • In verschiedenen Anwendungen kann Block 1002 wahlweise von einem Hersteller des Packages durchgeführt werden, und dann kann das Package mit der darauf abgelagerten Unterfüllung an einen Erstausrüster (OEM) oder Systemintegrator geliefert werden, um in Block 1004 mit dem Package oder anderen Package verbunden zu werden.
  • Die 11 bis 14 zeigen Querschnittsansichten von verschiedenen Arbeitsschritten einer Vorrichtung mit einem Package, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package aufweist, die mit einem Beispielverfahren hergestellt wird, angeordnet gemäß zumindest einigen hierin beschriebenen Ausführungsformen.
  • Wie in 11 gezeigt ist, wird ein Package 102 bereitgestellt. Das Package 102 weist mindestens einen an einem Trägersubstrat 120 angebauten Halbleiterchip 116 auf (zwei Halbleiterchips sind gezeigt), und der mindestens eine Halbleiterchip 116 kann über Leitungen 118 an leitende Trassen oder Kontaktflächen 112 des Trägersubstrates 120 elektrisch gekoppelt sein. Eine Mehrzahl von Löthöckern 110 kann an dem Package 102 zum Anbauen des Packages an einem Substrat oder einem anderen Package bereitgestellt sein.
  • Anschließend kann ein Unterfüllmaterial 104 an einem Teil des Packages, aber nicht an dem gesamten Package 102 abgesetzt werden, wie in 12 gezeigt ist. Nach dem Ablegen des Unterfüllmaterials 104 auf dem Package 102 kann das Package 102 so auf ein Substrat oder ein anderes Package 108 gelegt werden, dass das Unterfüllmaterial 104 zwischen dem Package 102 und dem Substrat oder anderen Package 108 angeordnet ist, wie in 13 gezeigt ist. Dann kann das Unterfüllmaterial 104 zum Aushärten des Unterfüllmaterials 104 aufgeheizt werden zum Verbinden des Packages 102 mit dem Substrat oder anderen Package 108. Wie hierin erläutert wurde, kann das Unterfüllmaterial 104 in verschiedenen Anwendungen durch einen Hersteller des Packages 102 auf dem Package 102 abgesetzt werden, und das Package 102 mit dem darauf abgesetzten Unterfüllmaterial 104 kann dann an einen Erstausrüster (OEM) oder Systemintegrator verteilt werden, um mit dem Package oder einem anderen Package 108 verbunden zu werden.
  • Ausführungsformen von hierin beschriebenen Vorrichtungen können in verschiedene Vorrichtungen und Systeme eingebaut werden, einschließlich, aber nicht beschränkt auf verschiedene Computer- und/oder unterhaltungselekronische Geräte/Apparate, so wie Desktop- oder Laptop-Computer, Server, Set-Top-Boxen, Digitalrekorder, Spielekonsolen, Personal-Digital-Assistants, Mobiltelefone, digitale Mediaplayer und Digitalkameras. Ein Blockdiagramm eines Beispielsystems 1500 ist in 15 dargestellt. Wie veranschaulicht, kann das System 1500 eine Speichereinrichtung 1502 aufweisen. In verschiedenen Ausführungsformen kann die Speichereinrichtung 1502 eine flüchtige oder eine nichtflüchtige Speichereinrichtung sein. In verschiedenen Ausführungsformen kann die Speichereinrichtung 1502 eine NAND-, NOR- oder Phase-change- nichtflüchtige Flash-Speichereinrichtung sein. In verschiedenen Ausführungsformen kann die Speichereinrichtung 1502 eine Speichervorrichtung mit einem Package aufweisen, das ein Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package (insgesamt 1504) aufweist, an dem die Speichervorrichtung inklusive Package angebracht oder mit dem sie verbunden ist. In verschiedenen Ausführungsformen kann das andere Package eine weitere ähnliche Speichervorrichtung sein. In anderen Worten kann die Speichereinrichtung 1502 eine Multi-Package-Einichtung sein. Beispiele von Speichervorrichtungen können eine oder mehrere der hierin beschriebenen Vorrichtungen 100, 400, 500, 600, 700, 800 oder 900 aufweisen.
  • In verschiedenen Ausführungsformen kann die Speichereinrichtung 1502 operativ an eine logische Hosteinrichtung 1506 gekoppelt sein. In verschiedenen Ausführungsformen kann die logische Hosteinrichtung 1506 an dasselbe Substrat angebaut sein, an das die Speichereinrichtung 1502 angebaut ist. In anderen Ausführungsformen kann die Speichereinrichtung 1502 mit der logischen Hosteinrichtung 1506 verbunden sein. In verschiedenen Ausführungsformen kann die logische Hosteinrichtung 1506 ein Mikrokontroller, ein digitaler Signalprozessor oder ein Altzweck-Mikroprozessor sein. In verschiedenen Ausführungsformen kann die logische Hosteinrichtung 1506 einen Prozessorkern 1508 oder eine Mehrzahl von Prozessorkernen 1508 aufweisen.
  • In verschiedenen Ausführungsformen kann das System 1500 einen logischen Hosteinrichtungs-Bus 1510 zum operativen Koppeln der Speichereinrichtung 1502 und der logischen Hosteinrichtung 1506, einschließlich des elektrischen Koppelns von Speichereinrichtung 1502 und der logischen Hosteinrichtung 1506, aufweisen. In verschiedenen Ausführungsformen kann der logische Hosteinrichtungs-Bus 1510 an einem Substrat angeordnet sein, an dem sowohl die Speichereinrichtung 1502 als auch die logische Hosteinrichtung 1506 angebaut sind.
  • In verschiedenen Ausführungsformen kann das System 1500 ferner eine oder mehrere Kommunikationsschnittstellen 1514 (z. B. auch gekoppelt an den logischen Hosteinrichtungs-Bus 1510) zum Bereitstellen einer Schnittstelle für das System 1500 zum Kommunizieren über ein oder mehrere Netzwerke und/oder mit einer beliebigen anderen geeigneten Einrichtung aufweisen. Die Kommunikationsschnittstelle(n) 1514 kann eine geeignete Hardware und/oder Firmware aufweisen. Die Kommunikationsschnittstelle(n) 1514 für eine Ausführungsform kann z. B. einen Netzwerkadapter, einen drahtlosen Netzwerkadapter, ein Telefonmodem und/oder ein drahtloses Modem aufweisen. Für drahtlose Kommunikation kann/können die Kommunikationsschnittstelle(n) 1514 für eine Ausführungsform eine oder mehrere Antennen verwenden (nicht gezeigt).
  • Hinsichtlich der Verwendung von praktisch beliebigen Plural- und/oder Singularausdrücken hierin kann der Fachmann von dem Plural in den Singular und/oder von dem Singular in den Plural übersetzen, wie es für den Kontext und/oder die Anwendung geeignet ist. Zum Zweck der Klarheit können die verschiedenen Singular-/Pluralvertauschungen hierin ausdrücklich dargelegt sein.
  • Der Fachmann wird verstehen, dass hierin, und insbesondere in den angehängten Ansprüchen (z. B. Körper der angehängten Ansprüche) verwendete Ausdrücke im allgemeinen als „offene” Ausdrücke bestimmt sind (beispielsweise sollte der Ausdruck „aufweisen” verstanden werden als „aufweisen aber nicht beschränkt sein auf”, der Ausdruck „haben” sollte verstanden werden als „jedenfalls haben”, der Ausdruck „er weist auf” sollte verstanden werden als „er weist auf aber ist nicht beschränkt auf”, etc.). Ferner wird der Fachmann verstehen, dass, wenn eine spezifische Zahl einer eingeführten Anspruchsrezitation beabsichtigt ist, eine solche Absicht in dem Anspruch explizit angeführt sein wird und in Abwesenheit einer solchen Rezitation keine solche Absicht vorhanden ist. Zum Beispiel, als Verständnishilfe, können die folgenden angehängten Ansprüche die Verwendung der einleitenden Phrasen „mindestens ein” und „einer oder mehr” enthalten, um Anspruchsrezitationen einzuführen. Die Verwendung solcher Phrasen sollte jedoch nicht dahingehend ausgelegt werden, dass sie impliziert, dass die Einführung einer Anspruchsrezitation durch den unbestimmten Artikel „ein” einen bestimmten Anspruch mit einer derart eingeführten Anspruchsrezitation auf Erfindungen beschränkt, die nur eine solche Rezitation aufweisen, auch wenn derselbe Anspruch die einleitenden Phrasen „einer oder mehr” oder „zumindest einer” und unbestimmte Artikel so wie „einer” aufweist (beispielsweise sollte „einer” typischerweise mit der Bedeutung „zumindest ein” oder „ein oder mehr” verstanden werden); dasselbe gilt für die Verwendung von bestimmten Artikeln, die zur Einführung von Anspruchsrezitationen verwendet werden. Zusätzlich wird der Fachmann verstehen, dass, auch wenn eine spezifische Zahl einer eingeführten Anspruchsrezitation explizit angeführt ist, dass eine solche Rezitation typischerweise zumindest die angeführte Zahl bedeuten soll (z. B. bedeutet die bloße Rezitation von „zwei Rezitationen” ohne weitere Modifikation typischerweise mindestens zwei Rezitationen oder zwei oder mehr Rezitationen). Ferner ist in den Fällen, in denen ein Vereinbarung in Analogie zu „mindestens eines von A, B und C etc.” verwendet wird, eine solche Konstruktion im Allgemeinen in dem Sinn zu verstehen, in dem sie ein Fachmann verstehen würde (z. B. würde „ein System mit mindestens einem von A, B und C” Systeme einschließen, aber nicht darauf beschränkt sein, die A allein, B allein, C allein, A und B zusammen, A und C zusammen, B und C zusammen und/oder A, B und C zusammen etc. haben). In den Fällen, in denen eine Vereinbarung in Analogie zu „mindestens eines von A, B oder C etc.” verwendet wird, ist eine solche Konstruktion im allgemeinen in dem Sinn zu verstehen, in dem der Fachmann die Vereinbarung verstehen würde (z. B. würde „ein System mit mindestens einem von A, B oder C” Systeme einschließen, aber nicht darauf beschränkt sein, die A allein, B allein, C allein, A und B zusammen, A und C zusammen, B und C zusammen und/oder A, B und C zusammen etc. haben). Es wird ferner vom Fachmann verstanden werden, dass praktisch jedes trennende Worte und/oder Phrase, die zwei oder mehr alternative Ausdrücke vorstellt, ob in der Beschreibung, den Ansprüchen oder Zeichnungen, dahingehend aufgefasst werden sollte, dass die Möglichkeiten des Einschlusses eines der Ausdrücke, entweder des einen oder des anderen Ausdrucks oder beider Ausdrücke ins Auge gefasst ist. Zum Beispiel wird die Phrase „A oder B” dahingehend verstanden werden, dass die Möglichkeiten „A” oder „B” oder „A und B” umfasst sind.
  • Verschiedene Arbeitsschritte können als verschiedene einzelne Arbeitsschritte der Reihe nach beschrieben werden in einer Weise, die zum Verstehen der Ausführungsformen hilfreich sein kann; jedoch sollte die Reihenfolge der Beschreibung nicht dahingehend verstanden werden, dass geschlossen wird, dass diese Arbeitsschritte reihenfolgeabhängig sind. Ausführungen können auch weniger Arbeitsschritte als beschrieben umfassen. Eine Beschreibung mehrerer gesonderter Arbeitsschritte sollte nicht dahingehend ausgelegt erden, dass auf die Notwendigkeit aller Arbeitsschritte geschlossen wird. Ausführungen können auch weniger Arbeitsschritte als beschrieben haben. Eine Beschreibung von mehreren getrennten Arbeitsschritten sollte nicht dahingehend gedeutet werden, dass auf die Notwendigkeit aller Arbeitsschritte geschlossen wird.
  • Zusätzlich wird der Fachmann erkennen, wenn Merkmale oder Aspekte der Offenbarung vermittels von Markush-Gruppen beschrieben werden, dass diese Offenbarung dadurch auch im Hinblick auf ein beliebiges Element oder eine Untergruppe von Elementen der Markush-Gruppe beschrieben ist.
  • Wie vom Fachmann verstanden wird, umfassen alle hierin offenbarten Bereiche für beliebige und alle Zwecke, so wie im Hinblick auf das Bereitstellen einer schriftlichen Beschreibung, auch beliebige und alle möglichen Unterbereiche und Kombinationen von Unterbereichen davon. Jeder angeführte Bereich kann auf einfache Weise verstanden werden als ausreichende Beschreibung und Ermöglichung desselben Bereichs, aufgeteilt in mindestens gleiche Hälften, Drittel, Viertel, Fünftel, Zehntel usw. Als Beispiel ohne Einschränkung kann jeder hierin erwähnte Bereich leicht aufgespaltet werden in ein unteres Drittel, ein mittleres Drittel und ein oberes Drittel usw. Wie der Fachmann auch verstehen wird, umfassen Ausdrücke wie etwa „bis zu”, „mindestens”, „mehr als”, „weniger als” u. dgl. die angeführte Zahl und beziehen sich auf Bereiche, die nachfolgend in Unterbereiche aufgespaltet werden können, wie oben beschrieben wurde. Zuletzt umfasst ein Bereich, wieder Fachmann verstehen wird, jedes einzelne Element.
  • Während hierin verschiedene Aspekte und Ausführungsformen offenbart wurden, werden dem Fachmann andere Aspekte und Ausführungsformen ersichtlich sein. Die verschiedenen hierin offenbarten Aspekte und Ausführungsformen dienen der Illustration und sollen nicht einschränkend sein, während der tatsächliche Umfang und Geist durch die folgenden Ansprüche angezeigt wird.

Claims (24)

  1. Vorrichtung mit: einem Substrat oder einem ersten Package; und einem mit dem Substrat oder dem ersten Package verbundenen zweiten Package, wobei das zweite Package mindestens einen Chip und ein Unterfüllmaterial aufweist, das in einem Teil eines Bereichs, aber nicht in dem ganzen Bereich zwischen dem Package und dem Substrat oder dem ersten Package angeordnet ist.
  2. Vorrichtung nach Anspruch 1, die ferner eine Mehrzahl von Lötverbindungen aufweist, die das zweite Package mit dem Substrat oder dem ersten Package verbinden, und wobei das Unterfüllmaterial um mindestens eine der Mehrzahl der Lötverbindungen angeordnet ist.
  3. Vorrichtung nach Anspruch 2, wobei die Mehrzahl von Lötverbindungen eine erste Mehrzahl von Lötverbindungen ist, und wobei die Vorrichtung ferner ein zweites Package aufweist, das mit dem Substrat über eine zweite Mehrzahl von Lötverbindungen verbunden ist.
  4. Vorrichtung nach Anspruch 1, wobei das Unterfüllmaterial zwischen dem Substrat oder dem ersten Package und einer Ecke des zweiten Packages angeordnet ist.
  5. Vorrichtung nach Anspruch 1, wobei mindestens ein anderer Teil des Bereichs zwischen dem zweiten Package und dem Substrat oder dem ersten Package im Wesentlichen frei von Unterfüllmaterial ist.
  6. Vorrichtung nach Anspruch 1, wobei das Unterfüllmaterial ein nichtfließendes Unterfüllmaterial ist.
  7. Vorrichtung nach Anspruch 1, wobei das Unterfüllmaterial ein Epoxid-Flussmittel ist.
  8. Vorrichtung nach Anspruch 1, wobei das zweite Package ein Chip-Scale-Package ist.
  9. Verfahren, das aufweist: Ablegen eines Unterfüllmaterials auf einem Teil eines Packages, aber nicht dem gesamten Package mit einem Chip; Platzieren des Packages auf einem Substrat oder einem anderen Package derart, dass das Unterfüllmaterial zwischen dem Package und dem Substrat oder dem anderen Package angeordnet ist; und Aufheizen des Unterfüllmaterials zum Aushärten des Unterfüllmaterials zum Verbinden des Packages mit dem Substrat oder anderen Package.
  10. Verfahren nach Anspruch 9, wobei das Ablegen des Unterfüllmaterials das Ablegen des Unterfüllmaterials um mindestens einen einer Mehrzahl von Löthöckern umfasst, die zwischen dem Package und dem Substrat oder anderen Package angeordnet sind.
  11. Verfahren nach Anspruch 9, wobei das Ablegen des Unterfüllmaterials das Ablegen des Unterfüllmaterials an einer Ecke des Packages umfasst.
  12. Verfahren nach Anspruch 9, wobei das Ablegen des Unterfüllmaterials das Ablegen des Unterfüllmaterials an dem Package umfasst, derart, dass mindestens ein anderer Teil des Bereiches zwischen dem Package und dem Substrat im Wesentlichen frei von dem Unterfüllmaterial ist.
  13. Verfahren nach Anspruch 9, wobei das Aufheizen das Aushärten des Unterfüllmaterials im Wesentlichen gleichzeitig mit dem Aufschmelzen einer Mehrzahl von Löthöckern umfasst, die zwischen dem Package und dem Substrat oder anderen Package angeordnet sind, zum Bilden einer entsprechenden Mehrzahl von Lötverbindungen.
  14. Verfahren nach Anspruch 9, wobei das Ablegendes Unterfüllmaterials Siebdrucken, Verteilen oder Strahlen des Unterfüllmaterials auf den ersten Teil des Packages aufweist.
  15. Verfahren nach Anspruch 9, wobei das Ablegen des Unterfüllmaterials das Eintauchen des ersten Teils des Packages in das Unterfüllmaterial aufweist.
  16. System mit: einem Substrat mit einem logischen Hosteinrichtungs-Bus; einer Flash-Speichereinrichtung mit einem physikalisch mit dem Substrat verbundenen Package, wobei das Package mindestens einen Chip aufweist, wobei ein Unterfüllmaterial in einem Teil eines Bereichs, aber nicht dem ganzen Bereich zwischen dem Package und dem Substrat angeordnet ist; und wobei die Flash-Speichereinrichtung mit dem logischen Hosteinrichtungs-Bus elektrisch verbunden ist; und einer physikalisch an dem Substrat angebrachten und mit dem logischen Hosteinrichtungs-Bus verbundenen logischen Hosteinrichtung.
  17. System nach Anspruch 16, wobei die Flash-Speichereinrichtung eine Phase-Change-Speichereinrichtung aufweist.
  18. System nach Anspruch 16, wobei die Flash-Speichereinrichtung ein weiteres mit dem Package physikalisch verbundenes Package aufweist, wobei das andere Package mindestens einen Chip aufweist, wobei ein weiteres Unterfüllmaterial in einem weiteren Teil eines weiteren Bereichs, aber nicht dem ganzen weiteren Bereich zwischen den zwei Packages angeordnet ist.
  19. System nach Anspruch 16, wobei die logische Hosteinrichtung eine Mehrzahl von Prozessorkernen aufweist.
  20. System nach Anspruch 16, wobei das System eine Set-Top-Box, ein digitaler Rekorder, eine Spielkonsole, ein Personal-Digital-Assistant, ein Mobiltelefon, ein digitaler Mediaplayer oder eine Digitalkamera ist.
  21. Verfahren, das aufweist: Ablegen eines Unterfüllmaterials an einem ersten Teil eines Packages, aber nicht dem gesamten Package mit einem Chip, zum anschließenden Platzieren des Packages auf ein Substrat oder ein anderes Package derart, dass das Unterfüllmaterial zwischen dem Package und dem Substrat oder anderen Package angeordnet ist; und Weiterverteilen des Packages mit einem an einem ersten Teil angeordneten Unterfüllmaterial zum Platzieren auf einem Substrat oder einem anderen Package.
  22. Verfahren nach Anspruch 21, wobei das Ablegen des Unterfüllmaterials das Ablegen des Unterfüllmaterials um mindestens einen einer Mehrzahl von Löthöckern umfasst, die zwischen dem Package und dem Substrat oder anderen Package angeordnet sind.
  23. Verfahren, das aufweist: Platzieren eines Packages mit einem Chip und Unterfüllmaterial auf einem Substrat oder einem anderen Package derart, dass das Unterfüllmaterial zwischen dem Package und dem Substrat oder anderen Package angeordnet ist, wobei auf das Package, das platziert wird, an einem ersten Teil des Packages, aber nicht dem ganzen Package, das Unterfüllmaterial abgelegt wurde; und Aufheizen des Unterfüllmaterials zum Aushärten des Unterfüllmaterials zum Verbinden des Packages mit dem Substrat oder anderen Package.
  24. Verfahren nach Anspruch 23, wobei das Aufheizen das Aushärten des Unterfüllmaterials im Wesentlichen gleichzeitig mit dem Wiederaufschmelzen einer Mehrzahl von Löthöckern aufweist, die zwischen dem Package und dem Substrat oder anderen Package angeordnet sind, zum Bilden einer entsprechenden Mehrzahl von Lötverbindungen.
DE102010051765A 2009-11-30 2010-11-18 Package mit einem Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package Withdrawn DE102010051765A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/627,937 2009-11-30
US12/627,937 US8451620B2 (en) 2009-11-30 2009-11-30 Package including an underfill material in a portion of an area between the package and a substrate or another package

Publications (1)

Publication Number Publication Date
DE102010051765A1 true DE102010051765A1 (de) 2011-06-09

Family

ID=43972623

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010051765A Withdrawn DE102010051765A1 (de) 2009-11-30 2010-11-18 Package mit einem Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package

Country Status (5)

Country Link
US (2) US8451620B2 (de)
JP (1) JP2011119731A (de)
KR (2) KR20110060833A (de)
CN (1) CN102097397A (de)
DE (1) DE102010051765A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451620B2 (en) 2009-11-30 2013-05-28 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package
DE202011103481U1 (de) * 2011-07-20 2012-10-25 Wilo Se Überschlagsschutz für eine Anordnung eines Halbleiterbauelements auf einem Substrat
US9240387B2 (en) * 2011-10-12 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level chip scale package with re-workable underfill
US9123700B2 (en) 2012-01-06 2015-09-01 Micron Technology, Inc. Integrated circuit constructions having through substrate vias and methods of forming integrated circuit constructions having through substrate vias
US9287143B2 (en) 2012-01-12 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for package reinforcement using molding underfill
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US20130234317A1 (en) * 2012-03-09 2013-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging Methods and Packaged Semiconductor Devices
US9263412B2 (en) 2012-03-09 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and packaged semiconductor devices
DE102013103301B4 (de) 2012-04-13 2023-01-26 Samsung Electronics Co., Ltd. Elektronische Gehäuse-auf-Gehäuse-Vorrichtungen mit Abdichtungsschichten und Verfahren zum Herstellen derselben
DE102013109531B4 (de) * 2012-12-28 2021-02-11 Taiwan Semiconductor Manufacturing Company, Ltd. Vorrichtung und Verfahren für eine Verpackungsverstärkung
KR102076050B1 (ko) 2013-03-29 2020-02-12 삼성전자주식회사 적층형 반도체 패키지
US9425121B2 (en) 2013-09-11 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with guiding trenches in buffer layer
US9455211B2 (en) 2013-09-11 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure with openings in buffer layer
CN105097680B (zh) * 2014-05-16 2019-06-07 恩智浦美国有限公司 用于集成电路器件的保护性封装
US9925612B2 (en) * 2014-07-29 2018-03-27 Panasonic Intellectual Property Management Co., Ltd. Semiconductor component, semiconductor-mounted product including the component, and method of producing the product
KR102306673B1 (ko) * 2014-09-22 2021-09-29 삼성전자주식회사 반도체 패키지 및 그 제조 방법
DE102015104507B4 (de) * 2014-12-19 2022-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte Fan-Out-Struktur mit Öffnungen in einer Pufferschicht und deren Herstellungsverfahren
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
US9881903B2 (en) * 2016-05-31 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure with epoxy flux residue
KR20180014903A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
EP3716316A4 (de) * 2017-12-29 2020-11-11 Huawei Technologies Co., Ltd. Elektronisches gehäuse, endgerät und verfahren zur verarbeitung eines elektronischen gehäuses
US11282812B2 (en) 2018-06-21 2022-03-22 Intel Corporation Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers
US20190393131A1 (en) * 2018-06-21 2019-12-26 Intel Corporation Thermal management solutions for stacked integrated circuit devices using jumping drops vapor chambers
US10660216B1 (en) * 2018-11-18 2020-05-19 Lenovo (Singapore) Pte. Ltd. Method of manufacturing electronic board and mounting sheet
US10833050B1 (en) * 2019-05-22 2020-11-10 Lenovo (Singapore) Pte. Ltd. Interposer, electronic substrate, and method for producing electronic substrate
US11217499B2 (en) * 2019-06-21 2022-01-04 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11152226B2 (en) 2019-10-15 2021-10-19 International Business Machines Corporation Structure with controlled capillary coverage
CN115579300B (zh) * 2022-11-24 2023-03-28 河北北芯半导体科技有限公司 一种倒装芯片封装堆叠方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60172849A (ja) * 1984-02-03 1985-09-06 Nippon Telegr & Teleph Corp <Ntt> 無線チヤネル干渉検出方式
JPS60173849A (ja) 1984-02-20 1985-09-07 Fujitsu Ltd 半導体チツプの装着方法
US5128746A (en) * 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JPH11163049A (ja) * 1997-11-28 1999-06-18 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装構造および実装方法
JP2000260819A (ja) 1999-03-10 2000-09-22 Toshiba Corp 半導体装置の製造方法
JP3532450B2 (ja) * 1999-04-15 2004-05-31 シャープ株式会社 Ｂｇａ型半導体パッケージの実装構造およびその実装方法
US20020162679A1 (en) * 2001-05-04 2002-11-07 Nael Hannan Package level pre-applied underfills for thermo-mechanical reliability enhancements of electronic assemblies
JP3608536B2 (ja) * 2001-08-08 2005-01-12 松下電器産業株式会社 電子部品実装方法
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7323360B2 (en) 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
JP2004031508A (ja) * 2002-06-24 2004-01-29 Nec Corp 光電気複合モジュールおよびそのモジュールを構成要素とする光入出力装置
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
WO2007015683A1 (en) * 2005-08-04 2007-02-08 Infineon Technologies Ag An integrated circuit package and a method for forming an integrated circuit package
US7485502B2 (en) * 2006-01-31 2009-02-03 Stats Chippac Ltd. Integrated circuit underfill package system
TW200805613A (en) * 2006-06-22 2008-01-16 Alps Electric Co Ltd Mounting structure of electronic component
JP2008085264A (ja) * 2006-09-29 2008-04-10 Sumitomo Bakelite Co Ltd 半導体装置
JP2008146581A (ja) 2006-12-13 2008-06-26 Texas Instr Japan Ltd メモリバス共有システム
JP2009004447A (ja) * 2007-06-19 2009-01-08 Toshiba Corp プリント回路板、電子機器、および半導体パッケージ
JP5222509B2 (ja) 2007-09-12 2013-06-26 ルネサスエレクトロニクス株式会社 半導体装置
KR101373183B1 (ko) * 2008-01-15 2014-03-14 삼성전자주식회사 3차원 어레이 구조를 갖는 메모리 장치 및 그것의 리페어방법
KR20110010718A (ko) 2008-05-16 2011-02-07 스미토모 베이클리트 컴퍼니 리미티드 반도체 부품의 제조 방법 및 반도체 부품
JP5099714B2 (ja) * 2009-04-27 2012-12-19 ルネサスエレクトロニクス株式会社 マルチチップモジュール
US20100301464A1 (en) * 2009-05-26 2010-12-02 Mohamad Ashraf Bin Mohd Arshad Asterisk pad
US8451620B2 (en) 2009-11-30 2013-05-28 Micron Technology, Inc. Package including an underfill material in a portion of an area between the package and a substrate or another package

Also Published As

Publication number Publication date
KR20180036676A (ko) 2018-04-09
CN102097397A (zh) 2011-06-15
KR20110060833A (ko) 2011-06-08
US9374902B2 (en) 2016-06-21
US20130258578A1 (en) 2013-10-03
US20110128711A1 (en) 2011-06-02
JP2011119731A (ja) 2011-06-16
US8451620B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
DE102010051765A1 (de) Package mit einem Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package
DE102014019634B4 (de) Gehäuse eines integrierten Schaltkreises und Verfahren zum Bilden desselben
DE112009000383B4 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102014116417A1 (de) Ein Paket integrierter Schaltungen mit eingebetteter Brücke
DE112016007062T5 (de) Halbleitergehäuse mit eingebettetem optischem Die
DE102020106782A1 (de) Neue kernlose architektur und verarbeitungsstrategie für emib-basierte substrate mit hoher genauigkeit und hoher dichte
DE112016006061T5 (de) Abschirmung gegen elektromagnetische Störungen für System-in-Package-Technologie
DE102007034402A1 (de) Halbleiterpackung und Herstellungsverfahren dafür
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102020103364A1 (de) Substrat-Patch-Rekonstitutionsoptionen
DE102008014736A1 (de) Halbleiterbausteinpackung mit Multi-Chips in einer Seite-an-Seite-Anordnung und das dazugehörige Verfahren
DE102020002273B4 (de) Package-oberseiten-eingebettete multi-die-verbindungs-brücke
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE112015007234T5 (de) Vertikale masseebenenisolierung, masseleiter-koaxialisolierung und impedanzabstimmung von durch gehäusevorrichtungen geführten horizontalen datensignalübertragungsleitungen
DE102020122288A1 (de) Hybrider interposer aus glas und silizium zur reduzierung des thermischen übersprechens
DE112016006322T5 (de) Integrierte Schaltungspackungen
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE102020122314A1 (de) Koaxiale magnetische induktivitäten mit vorgefertigten ferritkernen
DE112012006409T5 (de) Mehrfachstapel-BBUL-Paket
DE102022120948A1 (de) Halbleiterbauelement mit lötfreier die-verbindung zur distributionsschicht
DE102020117971A1 (de) Ultradünn-brücken- und ultrafein-multi-die-patch-abstandarchtitektur und verfahren zur herstellung
DE10297818T5 (de) Anbringen von Flipchips an Substraten
DE112015006937T5 (de) Verpackte integrierte Schaltkreisvorrichtung mit Vertiefungsstruktur

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEAN PA

Representative=s name: MUELLER-BORE & PARTNER, PATENTANWAELTE, EUROPE, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

Representative=s name: MUELLER-BORE & PARTNER, PATENTANWAELTE, EUROPEAN P

R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEAN PA

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

R081 Change of applicant/patentee

Owner name: MICRON TECHNOLOGY, INC., BOISE, US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Effective date: 20111026

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

Effective date: 20120521

R005 Application deemed withdrawn due to failure to request examination