DE112016007062T5 - Halbleitergehäuse mit eingebettetem optischem Die - Google Patents

Halbleitergehäuse mit eingebettetem optischem Die Download PDF

Info

Publication number
DE112016007062T5
DE112016007062T5 DE112016007062.4T DE112016007062T DE112016007062T5 DE 112016007062 T5 DE112016007062 T5 DE 112016007062T5 DE 112016007062 T DE112016007062 T DE 112016007062T DE 112016007062 T5 DE112016007062 T5 DE 112016007062T5
Authority
DE
Germany
Prior art keywords
optical
semiconductor package
layer
interconnect layer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112016007062.4T
Other languages
English (en)
Other versions
DE112016007062B4 (de
Inventor
Myung Jin Yim
Vivek Raghunathan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112016007062T5 publication Critical patent/DE112016007062T5/de
Application granted granted Critical
Publication of DE112016007062B4 publication Critical patent/DE112016007062B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4206—Optical features
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4212—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element being a coupling medium interposed therebetween, e.g. epoxy resin, refractive index matching material, index grease, matching liquid or gel
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
    • G02B6/4225—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements by a direct measurement of the degree of coupling, e.g. the amount of light power coupled to the fibre or the opto-electronic element
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Abstract

Ein Halbleitergehäuse mit einem oder mehreren optischen, darin eingebetteten Die(s) ist offenbart. Der/Die optischen Die(s) können eine oder mehrere darüberliegende Verbindungsschichten haben. Elektrischer Kontakt zu dem optischen Die kann über die eine oder mehrere darüberliegende Verbindungsschichten hergestellt werden. Ein optischer Wellenleiter kann neben dem optischen Die angeordnet und innerhalb des Halbleitergehäuses eingebettet sein. Eine optische Faser kann mit dem optischen Wellenleiter optisch gekoppelt sein.

Description

  • Technisches Gebiet
  • Diese Offenbarung bezieht sich im Allgemeinen auf Halbleitergehäuse, und genauer auf Halbleitergehäuse mit eingebettetem optischem Die.
  • Hintergrund
  • Integrierte Schaltung(en) und andere elektronische Bauelemente können in einem Halbleitergehäuse gehäust sein. Das Halbleitergehäuse kann auf einem elektronischen System integriert sein, wo eine Kommunikation mit relativ hoher Geschwindigkeit zwischen elektronischen Bauelementen und/oder verschiedenen Halbleitergehäusen erwünscht sein kann. Die Verwendung von einem optischem Die, der auf einer Oberfläche eines Halbleitergehäuses angeordnet ist, kann zu relativ langen optischen Pfadlängen, einer Anzahl von optischen Schnittstellen und/oder Problemen bei der Herstellbarkeit führen.
  • Figurenliste
  • Es wird nun Bezug auf die beiliegenden Zeichnungen genommen, die nicht notwendigerweise maßstabsgetreu gezeichnet sind, in denen:
    • 1 ein vereinfachtes schematisches Profildiagramm zeigt, das ein beispielhaftes Halbleitergehäuse mit eingebettetem optischem Die gemäß beispielhaften Ausführungsbeispielen der Offenbarung darstellt.
    • 2 ein vereinfachtes schematisches Querschnitts-Diagramm zeigt, das eine elektronische Baugruppe 200 mit einem Halbleitergehäuse ähnlich zu dem von 1 darstellt, das gemäß beispielhaften Ausführungsbeispielen der Offenbarung auf einer Platine 208 angeordnet ist und einen eingebetteten optischen Die 204 hat.
    • 3A-3H vereinfachte schematische Querschnitts-Diagramme von beispielhaften Halbleitergehäusen mit eingebettetem optischem Die während der Verarbeitung gemäß beispielhaften Ausführungsbeispielen der Offenbarung zeigen.
    • 4 ein Flussdiagramm zeigt, das ein beispielhaftes Verfahren zum Herstellen von Halbleitergehäusen mit eingebettetem optischem Die gemäß beispielhaften Ausführungsbeispielen der Offenbarung darstellt.
    • 5 ein Diagramm auf Systemebene gemäß beispielhaften Ausführungsbeispielen der Offenbarung zeigt.
  • Detaillierte Beschreibung der Ausführungsbeispiele der Offenbarung
  • Ausführungsbeispiele der Offenbarung werden nachfolgend ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen beispielhafte Ausführungsbeispiele der Offenbarung gezeigt sind. Diese Offenbarung kann in vielen verschiedenen Formen verkörpert sein und solle nicht als beschränkt auf die hierin ausgeführten beispielhaften Ausführungsbeispiele betrachtet werden; vielmehr werden diese Ausführungsbeispiele bereitgestellt, so dass diese Offenbarung genau und vollständig ist und den Fachleuten den Schutzbereich der Offenbarung vollkommen übermittelt. Gleiche Bezugszeichen beziehen sich durchgehend auf gleiche, aber nicht notwendigerweise dieselben oder identische Elemente.
  • Die folgenden Ausführungsbeispiele werden ausreichend detailliert beschrieben, um zumindest den Fachleuten zu ermöglichen, die Offenbarung zu verstehen und verwenden. Es sollte darauf hingewiesen werden, dass andere Ausführungsbeispiele basierend auf der vorliegenden Offenbarung offensichtlich wären und dass Prozess-, mechanische, materielle, dimensionale, Prozessausrüstungs- und parametrische Änderungen vorgenommen werden können, ohne vom Schutzbereich der vorliegenden Offenbarung abzuweichen.
  • In der nachfolgenden Beschreibung werden zahlreiche spezifische Details gegeben, um ein tiefgreifendes Verständnis der verschiedenen Ausführungsbeispiele der Offenbarung bereitzustellen. Es ist jedoch offensichtlich, dass die Offenbarung ohne diese spezifischen Details praktiziert werden kann. Um ein Verunklaren der vorliegenden Offenbarung zu vermeiden, werden einige bekannte Systemkonfigurationen und Prozessschritte möglicherweise nicht in allen Einzelheiten offenbart. Auf ähnliche Weise sind die Zeichnungen, die die Ausführungsbeispiele der Offenbarung zeigen, halb-schematisch und nicht maßstabsgetreu, und insbesondere dienen einige der Abmessungen der Deutlichkeit der Darstellung und können in den Zeichnungen übertrieben dargestellt sein. Wo mehrere Ausführungsbeispiele offenbart und derart beschrieben werden, dass sie einige Merkmale gemeinsam haben, werden zusätzlich zur Deutlichkeit und Einfachheit der Darstellung, Beschreibung und Verständnis derselben ähnliche und gleiche Merkmale gewöhnlich mit gleichen Bezugszeichen beschrieben, auch wenn die Merkmale nicht identisch sind.
  • Der Ausdruck „horizontal“ wie hierin verwendet kann als eine Richtung parallel zu einer Ebene oder Oberfläche (z. B. Oberfläche eines Substrats) definiert werden, ungeachtet seiner Orientierung. Der Ausdruck „vertikal“ wie hierin verwendet kann sich auf eine Richtung orthogonal zu der soeben beschriebenen horizontalen Richtung beziehen. Ausdrücke wie beispielsweise „auf“, „darüber“, „unter“, „untere“, „obere“, „Seiten-“ (wie in „Seitenwand“), „höher“, „niedriger“, „obere“ „über“ und „unter“ können sich in Hinblick auf die horizontale Ebene beziehen. Der wie hierin verwendete Ausdruck „Verarbeitung“ umfasst eine Abscheidung von Material oder Photoresist, Strukturieren, Exposition, Entwicklung, Ätzen, Reinigung, Ablation, Polieren, und/oder Entfernung des Materials oder Photoresists, wie es zum Bilden einer beschriebenen Struktur erforderlich ist.
  • Gemäß beispielhaften Ausführungsbeispielen der Offenbarung können Halbleitergehäuse einen optischen Die haben, der darin eingebettet ist (z. B. in einem Hohlraum, der innerhalb des Halbleitergehäuses gebildet ist), mit einer optischen Faser, die mit dem optischen Die gekoppelt ist. Bei einigen beispielhaften Ausführungsbeispielen kann der optische Die jede geeignete Art von optischem Die sein, wie beispielsweise eine kantenemittierende Laserdiode. Der optische Die kann in einem Hohlraum, der innerhalb des Halbleitergehäuses gebildet ist, ausgerichtet und/oder platziert sein. Der Hohlraum kann durch Entfernen von Abschnitten von einer oder mehreren Aufbauschichten (z. B. Prepreg-Schichten, etc.) auf der Oberfläche des Halbleitergehäuses, wie beispielsweise an dem Rand des Halbleitergehäuses gebildet werden. Ein solcher Hohlraum kann durch jeglichen geeigneten Mechanismus, wie beispielsweise Laserablation, Ätzen, Sägen mit gesteuerter Tiefe, oder Ähnliches gebildet werden. Der optische Die kann bei beispielhaften Ausführungsbeispielen in dem Hohlraum durch ein Nehmen- und Platzieren- (Pick-and-Place) Bestückungswerkzeug positioniert und platziert werden. Der optische Die kann elektrische Kontakte auf einer oberen Oberfläche des optischen Dies haben (z. B. auf einer Oberfläche gegenüberliegend von der Oberfläche, mit welcher der optische Die auf einer Oberfläche des Hohlraums sitzt).
  • Nachdem der optische Die innerhalb des Hohlraums, der innerhalb des Halbleitergehäuses gebildet wird, platziert werden kann, kann gemäß beispielhaften Ausführungsbeispielen der Offenbarung ein optischer Wellenleiter benachbart zu dem optischen Die innerhalb des Hohlraums gebildet werden. Bei beispielhaften Ausführungsbeispielen kann der Wellenleiter einen Kernabschnitt haben, der sandwichartig zwischen Ummantelungsabschnitten (cladding portions) angeordnet ist. Bei einigen beispielhaften Ausführungsbeispielen kann der optische Wellenleiter durch Abscheiden eines optischen Epoxids benachbart zu dem optischen Die innerhalb des Hohlraums und Aushärten des optischen Epoxids gebildet werden. Das optische Epoxid kann in der Nähe des optischen Dies durch eine Abgabedüse, wie beispielsweise eine Abgabedüse mit einer Positioniergenauigkeit im Submikronen-Bereich gemäß einigen beispielhaften Ausführungsbeispielen abgeschieden werden. Bei einigen beispielhaften Ausführungsbeispielen kann ein optisches Epoxid, das einer unteren Ummantelung des Wellenleiters entspricht, ein optisches Epoxid, das dem sandwichartig angeordnetem Kern des Wellenleiters entspricht, und ein optisches Epoxid, das einer oberen Ummantelung des Wellenleiters entspricht, der Reihe nach angeordnet werden und entweder nach Abscheidung jeder Schicht oder nach der Abscheidung aller Schichten des Wellenleiters gehärtet werden. Der Kernabschnitt des optischen Wellenleiters kann unterschiedliche Eigenschaften (z. B. unterschiedlichen Brechungsindex, etc.) als die Ummantelungsabschnitte des optischen Wellenleiters aufweisen. Bei einigen beispielhaften Ausführungsbeispielen kann der Kernabschnitt des optischen Wellenleiters einen Brechungsindex im Bereich von ungefähr 1,3 bis ungefähr 1,8 haben. Bei einigen beispielhaften Ausführungsbeispielen können die Ummantelungsabschnitte des optischen Wellenleiters einen Brechungsindex im Bereich von ungefähr 1,4 bis ungefähr 1,8 haben. Bei beispielhaften Ausführungsbeispielen kann ein Strukturierungsprozess nach der Abscheidung des Ummantelungspolymers/Kernpolymers/Ummantelungspolymers verwendet werden, um den Wellenleiter zu definieren. Bei beispielhaften Ausführungsbeispielen kann der optische Wellenleiter mit derartigen Abmessungen gebildet werden, dass der Kernabschnitt des optischen Wellenleiters relativ mit einer optischen Ausgabe (z. B. Kantenlaseremission) des optischen Dies ausgerichtet ist. Anders ausgedrückt kann der optische Wellenleiter auf eine Weise derart gebildet werden, dass die optische Emission von dem optischen Die im Wesentlichen mit dem Kern des optischen Wellenleiters gekoppelt ist und durch den Kern des optischen Wellenleiters (z. B. durch interne Gesamtreflexion) geführt wird.
  • Nachdem der optische Die in dem Hohlraum angeordnet ist und ein Wellenleiter benachbart zu dem optischen Die in dem Hohlraum gebildet wird, kann/können bei beispielhaften Ausführungsbeispielen eine oder mehrere Verbindungsschicht(en) mit metallischen Leiterbahnen zumindest teilweise über dem optischen Die und dem optischen Wellenleiter gebildet werden. Die darüberliegende(n) eine oder mehrere Verbindungsschicht(en) kann/können eine oder mehrere dielektrische Aufbauschichten und/oder eine Lötmaskenschicht sein.
  • Eine Aufbauschicht und/oder eine Lötmaskenschicht kann über dem Halbleitergehäuse gebildet sein, wobei der optische Die in dem Hohlraum auf eine Weise angeordnet ist, so dass die elektrischen Kontakte des optischen Dies durch metallische Leiterbahnen auf der/den Verbindungsschicht/en kontaktiert werden können, die über dem optischen Die liegend gebildet ist/sind. Bei beispielhaften Ausführungsbeispielen kann das dielektrische Material des darüberliegenden Verbindungsmaterials den optischen Die und den benachbarten optischen Wellenleiter einkapseln. Somit kann bei beispielhaften Ausführungsbeispielen das Dielektrikum (z. B. Aufbau-Laminat-Dielektrikum/Prepreg, etc.) offene Abschnitte des Hohlraums füllen, in denen der optische Die und der Wellenleiter angeordnet sind, um eine im Wesentlichen planarisierte obere Oberfläche der Verbindungsschicht(en) bereitzustellen, die über dem optischen Die und dem Wellenleiter darüberliegend gebildet ist/sind.
  • Nachdem der optische Die und der optische Wellenleiter durch eine oder mehrere darüberliegende Verbindungsschichten (z. B. Aufbauschicht(en) und/oder Lötmaskenschicht) abgedeckt sind, können gemäß beispielhaften Ausführungsbeispielen der Offenbarung elektronische Komponenten auf dem Halbleitergehäuse angeordnet werden. Die elektronischen Komponenten können jegliche geeignete Bauelemente sein, zum Beispiel umfassend integrierte Schaltungs-(IC)-Dies, Radiofrequenz-ICs (RFICs), oberflächenmontierte Vorrichtungen (SMDs; surface mount devices), Verbinder, passive Komponenten, aktive Komponenten, etc. Es kann jegliche geeignete Anzahl von elektronischen Komponenten auf dem Halbleitergehäuse angeordnet werden.
  • Nachdem elektronische Komponenten auf dem Halbleitergehäuse angeordnet sind, kann ein zweiter Hohlraum benachbart zu dem optischen Wellenleiter gebildet werden. Bei beispielhaften Ausführungsbeispielen kann dieser zweite Hohlraum in dielektrischem Material gebildet sein, das Abschnitte des ersten Hohlraums während der Bildung der Verbindungsschichten ausgefüllt haben kann, die über dem optischen Die und/oder dem optischen Wellenleiter liegen. Bei einigen beispielhaften Ausführungsbeispielen kann dieser zweite Hohlraum in der gleichen oder einer ähnlichen Tiefe wie der erste Hohlraum gebildet werden, innerhalb welcher der optische Die eingebettet wurde. Bei anderen beispielhaften Ausführungsbeispielen kann die Tiefe des zweiten Hohlraums unterschiedlich zu der Tiefe des ersten Hohlraums sein, in welcher der optische Die angeordnet wurde. Bei alternativen Ausführungsbeispielen kann der zweite Hohlraum vor der Anordnung von Dies und/oder anderen elektronischen Komponenten auf dem Halbleitergehäuse mit eingebettetem optischem Die gebildet werden.
  • Bei beispielhaften Ausführungsbeispielen kann ein Epoxid jeder geeigneten Art, wie beispielsweise ein B-Stufen-Epoxid, innerhalb des zweiten Hohlraums abgeschieden werden. An dieser Stelle kann ein Positionierungswerkzeug verwendet werden, um einen Stumpf einer optischen Faser innerhalb des zweiten Hohlraums derart zu positionieren und platzieren, dass die optische Faser relativ mit dem optischen Wellenleiter ausgerichtet ist. Anders ausgedrückt kann die optische Faser derart platziert werden, dass Licht, das den Kernabschnitt des optischen Wellenleiters durchläuft, mit der optischen Faser gekoppelt werden kann. In einigen Fällen kann eine passive Ausrichtung ausgeführt werden, wobei die optische Faser relativ zu dem optischen Wellenleiter und/oder dem optischen Die unter Verwendung von optischen Ausrichtungsmarkierungen auf dem Halbleitergehäuse ausgerichtet werden kann. Bei anderen beispielhaften Ausführungsbeispielen kann eine aktive Ausrichtung verwendet werden, wobei der optische Die mit Energie versorgt werden kann derart, dass er Licht emittiert (z. B. Laserlichtemission von dem Rand des optischen Dies) und die optische Faser mit einem Rückkopplungssystem positioniert werden kann derart, dass ein relativ optimiertes Koppeln von Licht mit der optischen Faser erreicht wird. Anders ausgedrückt kann bei einer aktiven Ausrichtung eine Lichtemission und eine Messung derselben, wie sie durch die optische Faser, die positioniert wird, geleitet wird, als eine Führung zum Optimieren der Platzierung und/oder Ausrichtung der optischen Faser in dem zweiten Hohlraum verwendet werden. An dieser Stelle kann, wenn die optische Faser durch das Epoxid in Position gehalten wird, wie beispielsweise in einem B-Stufen-Zustand, ein ultraviolettes und/oder thermisches Aushärten ausgeführt werden, um das Epoxid, in dem die optische Faser gehalten wird, querzuvernetzen und/oder zu härten. Das Halbleitergehäuse kann dann einen darin eingebetteten optischen Die haben, der mit einem optischen Wellenleiter, der auch in dem Halbleitergehäuse eingebettet ist, und mit einer optischen Faser, die optisch mit demselben gekoppelt ist, ausgerichtet ist. Der optische Die, der optische Wellenleiter und die optische Faser können in relativer Nähe zu einem Rand des Halbleitergehäuses angeordnet sein.
  • Es wird darauf hingewiesen, dass das Halbleitergehäuse mit eingebettetem optischem Die mit einem Mechanismus zum Herstellen des gleichen, wie hierin offenbart ist, einen Vorteil im Hinblick auf optische Pfadlänge, optische Kopplungsverluste, Anzahl der optischen Schnittstellen, Herstellbarkeit, Formfaktor, und/oder Kosten im Vergleich zu anderen Prozessen und/oder Strukturen zum Bereitstellen von optischer Signalisierung auf einem elektrischen Halbleitergehäuse bereitstellen kann. Indem die optischen Dies zum Beispiel nicht an der Oberfläche montiert werden, kann ein direktes Koppeln der optischen Faser mit dem optischen Die und/oder den optischen Wellenleitern vertikal durch ein Halbleitergehäuse und/oder durch eine Platine (z. B. Hauptplatine, PCB (printed circuit board), etc.) vermieden werden. Solche oberflächenmontierten optischen Die-Lösungen können längere Pfadlängen und/oder eine erhöhte Schwierigkeit bei der Ausrichtung und/oder Herstellbarkeit im Vergleich zu den hierin erörterten Strukturen und Mechanismen mit eingebettetem optischem Die bieten.
  • 1 zeigt ein vereinfachtes schematisches Profildiagramm, das ein beispielhaftes Halbleitergehäuse 100 mit eingebetteten optischen Dies 108 gemäß beispielhaften Ausführungsbeispielen der Offenbarung darstellt. Das Halbleitergehäuse 100 kann ein Halbleitergehäusesubstrat 102 mit einer oder mehreren integrierten Schaltungen (ICs) 104 und/oder mehreren darauf angeordneten gestapelten Dies (z. B. gestapelte Speicher-Dies) 106 aufweisen. Die eingebetteten optischen Dies 108 können gemäß Ausführungsbeispielen der Offenbarung eine oder mehrere optische Fasern 110 haben, die mit denselben ausgerichtet und optisch gekoppelt sind. Das Halbleitergehäuse kann ferner eine oder mehrere Gehäuse-zu-Platine Verbindungen 112 umfassen, um das Halbleitergehäuse 100 elektrisch und mechanisch mit eingebetteten optischen Dies 108 auf einer Platine (z. B. PCB, Hauptplatine, etc.) zu verbinden.
  • 2 zeigt ein vereinfachtes schematisches Querschnitts-Diagramm, das eine elektronische Baugruppe 200 mit einem Halbleitergehäuse ähnlich zu dem von 1 darstellt, das gemäß beispielhaften Ausführungsbeispielen der Offenbarung auf einer Platine 208 angeordnet ist und einen eingebetteten optischen Die 204 hat. Das Halbleitergehäuse auf Platine 200 kann ein Halbleitergehäuse 202 mit einem Halbleitergehäusesubstrat 212 mit dem darin eingebetteten optischen Die 204 umfassen. Das Halbleitergehäuse 202 kann auf einer Platine 208 mit einer oder mehreren Gehäuse-zu-Platine Verbindungen 210 angeordnet sein. Das Halbleitergehäuse 202 kann eine oder mehrere darauf angeordnete elektronische Komponenten 214, 216 haben, wie beispielsweise eine IC 214 und/oder gestapelten Speicher 216. Die elektronischen Komponenten 214, 216 können elektrisch und mechanisch durch Die-zu-Gehäuse Verbindungen 218 angebracht sein. Das Halbleitergehäuse 202 kann ferner einen Kern 220, eine untere Ummantelung und eine obere Ummantelung 222 haben, deren Kombination einen Wellenleiter für Strahlung, die durch den eingebetteten optischen Die 204 emittiert wird, bereitstellen kann. Das Halbleitergehäuse 202 kann ferner noch eine optische Faser haben, die über ein Epoxid 224 daran angebracht ist.
  • Gemäß beispielhaften Ausführungsbeispielen kann das Halbleitergehäuse 202 das Gehäusesubstrat 212 umfassen. In einigen Fällen kann das Gehäusesubstrat 212 eine organische Struktur sein. In anderen Fällen kann das Gehäusesubstrat 212 anorganisch (z. B. Keramik, Glas, etc.) sein. Das Gehäusesubstrat 212 kann bei beispielhaften Ausführungsbeispielen eine Kernschicht mit einer oder mehreren Verbindungsschichten umfassen, die auf einer oder beiden Seiten der Kernschicht aufgebaut sind. Bei beispielhaften Ausführungsbeispielen kann der Kern aus jeglichem geeigneten Material hergestellt werden umfassend Polymermaterial, Keramikmaterial, Kunststoffe, Verbundstoffe, Glas, Epoxidlaminate aus Glasfaserplatten, FR-4 Materialien, FR-5 Materialien, Kombinationen daraus oder Ähnliches. Der Kern kann jegliche geeignete Dielektrizitätskonstante (k-Wert) und/oder Leckstrom-Charakteristika aufweisen. Es wird darauf hingewiesen, dass bei einigen alternativen Ausführungsbeispielen eine kernlose Integration verwendet werden kann, wobei es keine Kernschicht gibt, sondern stattdessen nur Routing-Schichten wie beispielsweise diese, die in den Aufbauschichten gebildet werden.
  • Die Aufbauschichten können, wie auf dem Kern aufgebaut, darin gebildete Verbindungen haben. Die Verbindungen können elektrische Pfade für Signale zwischen elektronischen Komponenten (z. B. integrierte Schaltungen, passive Bauelemente, etc.), Eingangs/Ausgangs- (I/O) Verbindungen auf dem Halbleitergehäuse, Ausfächern von Signalen von/zu den elektronischen Komponenten, Signalverbindungen zwischen zwei oder mehreren elektrischen Komponenten, Leistungslieferung zu elektrischen Komponente(n), Masseverbindungen zu elektrischen Komponente(n), Lieferung des Taktsignals zu elektrischen Komponente(n), Kombinationen daraus, oder Ähnliches bereitstellen. Die Aufbauschichten können auf einer oder beiden Seiten des Gehäusekerns hergestellt werden. In einigen Fällen kann auf beiden Seiten des Gehäusekerns die gleiche Anzahl von Aufbauschichten sein. In anderen Fällen können die auf jeder Seite des Gehäusekerns gebildeten Aufbauschichten asymmetrisch sein. Ferner kann der Kern des Halbleitergehäuses eine Mehrzahl von Durchkontaktierungen (through vias) haben, um elektrische Verbindungen von einer Seite des Kerns zu der anderen Seite des Kernes herzustellen. Somit können Durchkontaktierungen in dem Kern elektrische Verbindungen zwischen einer oder mehreren Aufbauschichten auf der Oberseite des Halbleitergehäuses und einer oder mehreren Aufbauschichten auf dem Boden des Halbleitergehäuses erlauben. Bei einigen alternativen Ausführungsbeispielen kann ein kernloses Substrat für das Halbleitergehäuse 202 verwendet werden.
  • Bei beispielhaften Ausführungsbeispielen können die Aufbauschichten des Halbleitergehäuses 202 ein dielektrisches Laminat sein, das jegliches geeignete Material sein kann umfassend Polymermaterial, Keramikmaterial, Kunststoffe, Verbundstoffe, Flüssigkristallpolymer (LCP; liquid crystal polymer), Epoxidlaminate aus Glasfaserplatten, Prepreg, FR-4 Materialien, FR-5 Materialien, ABF, Kombinationen daraus oder Ähnliches. Bei einigen beispielhaften Ausführungsbeispielen kann der Gehäusekern und das dielektrische Aufbaumaterial der gleiche Typ von Material sein. Bei anderen beispielhaften Ausführungsbeispielen ist der Gehäusekern und das dielektrische Aufbaumaterial möglicherweise nicht aus dem gleichen Materialtyp aufgebaut.
  • Bei beispielhaften Ausführungsbeispielen kann das Halbleitergehäusesubstrat 212 auf chargen- und/oder bulkartige Weise hergestellt werden, wobei mehrere Halbleitergehäusesubstrate 212 zur gleichen Zeit hergestellt werden können. Anders ausgedrückt kann das Halbleitergehäusesubstrat 212 nach Abschließen anderer Herstellungsprozesse chargenweise mit anderen Gehäusesubstraten auf einem gemeinsamen Paneel in separate Halbleitergehäusesubstrate 212 vereinzelt werden. Der Gehäusekern kann jegliche geeignete Größe und/oder Form aufweisen. Der Gehäusekern kann zum Beispiel bei beispielhaften Ausführungsbeispielen ein rechteckiges Paneel sein.
  • Die eine oder mehreren elektronischen Komponenten 214, 216, wie beispielsweise ein integrierter Schaltungs-Die, können über jeglichen geeigneten Mechanismus 218 mit dem Gehäusesubstrat 212 elektrisch und mechanisch gekoppelt sein, wie beispielsweise über Metallsäulen (z. B. Kupfersäulen), Flip-Chip-Höcker, Löthöcker, jeglichen Typ von bleiarmen oder bleifreien Löthöckern, Zinn-Kupfer-Höcker, Drahtbonds-, Keilbonds, Controlled Collapse Chip Connect (C4), anisotropen leitfähigen Film (ACF; anisotropic conductive film), nichtleitenden Film (NCF; nonconductive film), Kombinationen daraus oder Ähnliches. Bei einigen beispielhaften Ausführungsbeispielen können die Dies (z. B. integrierte Schaltungen) 214, 216, die in dem Halbleitergehäuse 202 wie hierin beschrieben gehäust sind, Eingangs/Ausgangs- (I/O) Verbindungen 218 für verschiedene Größen haben. Zum Beispiel kann ein bestimmter Die I/O-Verbindungen mit feinerem Abstand (finer pitch) als ein anderer auf dem Halbleitergehäuse gehäuster Die haben. Bei beispielhaften Ausführungsbeispielen können die Verbindungen 210 von Halbleitergehäuse zu Platinenebene Kugelgitterarray- (BGA; ball grid array) Verbindungen, andere Bereichsverbindungen, Peripherieverbindungen, oder Ähnliches sein.
  • Die Dies 214, 216 können jegliche geeignete elektronische Komponenten sein umfassend aber nicht beschränkt auf integrierte Schaltungen, oberflächenmontierte Vorrichtungen, aktive Bauelemente, passive Bauelemente, Dioden, Transistoren, Verbinder, Widerstände, Induktoren, Kondensatoren, mikroelektromechanische Systeme (MEMSs), Kombinationen daraus oder Ähnliches. In einigen Fällen kann eine Unterfüllung (z. B. mit oder ohne Füllstoffmaterialien) zwischen den Dies 214, 216 und dem Halbleitergehäuse 202 bereitgestellt werden, wie beispielsweise umgebende Die-zu-Gehäuse Verbindungen 218.
  • Der optische Die 204 kann innerhalb eines Hohlraums, der in dem Halbleitergehäusesubstrat 212 gebildet ist, eingebettet sein. Der Hohlraum kann durch jeglichen geeigneten Mechanismus, wie beispielsweise Laserablation, Nassätzen, Trockenätzen, Sägen mit gesteuerter Tiefe, oder Ähnliches gebildet werden. Somit können Abschnitte der Aufbauschicht entfernt werden, wie beispielsweise an einem Rand des Halbleitergehäusesubstrats 212, um den optischen Die, Ummantelungsmaterial 222 und Kernmaterial 220 und die vom Epoxid 224 gehaltene optische Faser 206 unterzubringen. Bei einigen beispielhaften Ausführungsbeispielen können ganze Zahlen von Aufbau-Dielektrikum an dem Rand des Halbleitergehäusesubstrats 212 entfernt werden, um den optischen Die unterzubringen. In diesem Fall kann ein in dem Halbleitergehäusesubstrat gebildeter Hohlraum ein ganzzahliges Mehrfaches der Dicke der in dem Halbleitergehäusesubstrat 212 verwendeten Aufbauschichten sein. Bei beispielhaften Ausführungsbeispielen können die Regionen der Aufbauschichten, die entfernt werden können, um einen Hohlraum für den optischen Die 204 und/oder Wellenleiter 220, 222 zu bilden, Entwurfsregeln haben, um jegliches Routing (z. B. Metall-Leiterbahnen, Vias, etc.) in diesen Regionen auszuschließen.
  • Wie vorangehend erörtert wurde, kann der optische Die 204 eingebettet oder zumindest teilweise innerhalb des Halbleitergehäuses 202 eingebettet sein. Bei beispielhaften Ausführungsbeispielen kann der optische Die 204 eine oder mehrere Ebenen von Verbindungsschichten haben (Schichten von Aufbau-Dielektrikum mit darin gebildeten Vias und Leiterbahnen), sowie eine oder mehrere Ebenen von Verbindung, die über dem optischen Die liegen. Bei einigen beispielhaften Ausführungsbeispielen kann der optische Die 204 jede geeignete Art von optischem Die 204 sein, wie beispielsweise eine kantenemittierende Laserdiode. Der optische Die 204 kann elektrische Kontakte auf einer oberen Oberfläche des optischen Dies aufweisen. Bei beispielhaften Ausführungsbeispielen kann eine elektrische Kopplung mit dem optischen Die 204 über die elektrischen Kontakte auf der oberen Oberfläche des optischen Dies 204 über die eine oder mehrere Ebenen von gebildeter Verbindung, die den optischen Die 204 abdeckt, durchgeführt werden. Anders ausgedrückt kann ein elektrisches Signal, wie beispielsweise eines von einer elektrischen Komponente 214, 216, die auf dem Halbleitergehäuse 202 angeordnet ist, an den optischen Die über die eine oder mehreren darüberliegenden Verbindungsschichten bereitgestellt werden, um den optischen Die 204 zu treiben.
  • Der Kern 220 und die Ummantelung 222, wie sie benachbart zu dem optischen Die 204 angeordnet sind, können derart sein, dass der Strahlungsausgang aus dem optischen Die 204 (z. B. Laserausgang von dem Rand des optischen Dies 204) in den Kern 220 gekoppelt sein kann und eine interne Gesamtreflexion (TIR; total internal reflection) innerhalb des Kerns 220 erreicht werden kann. Bei beispielhaften Ausführungsbeispielen kann der Brechungsindex des Kerns 220 größer als der Brechungsindex der Ummantelung 222 sein, was eine TIR von Licht erlaubt, das in den Kern 220 von dem optischen Die 204 passieren kann. Bei beispielhaften Ausführungsbeispielen kann die Höhe der niedrigeren Ummantelung 222 derart sein, dass die Platzierung des Kerns 220 über der unteren Ummantelung 222 ungefähr an einer Position ist, wo eine Laseremission an dem Rand des optischen Dies 204 bereitgestellt werden kann. Somit kann die Laseremission von dem optischen Die 204 in den Kern-220 Abschnitt koppeln. Bei einigen beispielhaften Ausführungsbeispielen können der Kern 220 und die Ummantelung in Kontakt mit dem optischen Die 204 sein. Wie vorangehend erörtert wurde kann die Bildung des Kerns 220 und der Ummantelung 222 bei einigen beispielhaften Ausführungsbeispielen einen Strukturierungsprozess nach sich ziehen, wobei ein Überschuss an Kern- und/oder Ummantelungs-Epoxid entfernt werden kann, wie beispielsweise durch einen Ätzprozess.
  • Der Kern 220, die Ummantelung 222 und/oder der optische Die 204 kann mit einer oder mehreren Ebenen von Verbindung (z. B. eine oder mehrere Aufbauschichten, Lötmaskenschicht, etc.) abgedeckt sein. Die dielektrischen Materialien in diesen darüberliegenden Materialien können zusätzlich zu dem Aufweisen von leitfähigen Pfaden darin (z. B. Metall-Leiterbahnen, Vias, etc.) ferner Abschnitte um den optischen Die 204 und den Kern 220 und die Ummantelung 222 in der Nähe des Rands des Halbleitergehäuses 202 teilweise befüllen. Die optische Faser 206 kann in Epoxid (z. B. einem gehärteten B-Stufen-Epoxid, etc.) an einem Rand des Halbleitergehäuses 202 angeordnet sein. Bei beispielhaften Ausführungsbeispielen kann ein Stumpf der optischen Faser 206 in Kontakt mit oder in relativer Nähe zu dem Kern 220 sein. Bei beispielhaften Ausführungsbeispielen kann die optische Faser auf eine Weise ausgerichtet und/oder positioniert sein, um eine relativ hohe optische Kopplung mit dem Kern 220 bereitzustellen, um Licht von dem optischen Die 204 zu akzeptieren. Die optische Faser 206 kann jede geeignete Art sein, wie beispielsweise einmodig (singlemode), mehrmodig (multi-mode) oder Ähnliches. Bei einigen beispielhaften Ausführungsbeispielen kann, wie vorangehend erörtert wurde, die optische Faser 206 auf dem Halbleitergehäuse 202 nach der Anordnung der elektronischen Komponenten 214, 216 auf dem Halbleitergehäuse 202 angeordnet werden.
  • 3A-3H zeigen vereinfachte schematische Querschnitts-Diagramme von beispielhaften Halbleitergehäusen mit eingebettetem optischem Die während der Verarbeitung gemäß beispielhaften Ausführungsbeispielen der Offenbarung. Obwohl die Querschnitts-Diagramme von 3A-3H möglicherweise einige intermediäre Stufen zum Herstellen eines Halbleitergehäuses mit einem oder mehreren darin eingebetteten optischen Die zeigen, wird darauf hingewiesen, dass es jegliche andere intermediäre Stufen geben kann, die möglicherweise den gleichen oder einen ähnlichen Prozessablauf darstellen. Es wird ferner darauf hingewiesen, dass Variationen des Prozessablaufs, wie in 3A-3H gezeigt wird, von der Offenbarung für Halbleitergehäuse mit eingebettetem optischem Die und die Prozesse hierfür umfasst sind.
  • 3A zeigt ein vereinfachtes schematisches Querschnitts-Diagramm eines beispielhaften Halbleitergehäuses 300, das mit einem Gehäusesubstrat 302 mit darin gebildeten Vias 306 und Leiterbahnen 304 gemäß beispielhaften Ausführungsbeispielen der Offenbarung teilweise hergestellt wurde. Bei beispielhaften Ausführungsbeispielen kann das Gehäusesubstrat 302 mit verschiedenen dielektrischen Materialien, wie beispielsweise einem Kernmaterial und/oder Aufbaumaterial gebildet werden. Bei einigen Ausführungsbeispielen kann eine kernlose Integration verwendet werden, wobei es möglicherweise kein Kernmaterial gibt, das in dem Gehäusesubstrat 302 verwendet wird.
  • Die Aufbauschichten oder Verbindungsschicht können durch eine Vielzahl von geeigneten Prozessen angeordnet werden. Zum Beispiel kann ein dielektrisches Material auf den Halbleitergehäusekern und/oder darunter liegenden Aufbauschichten laminiert werden. Bei beispielhaften Ausführungsbeispielen kann das dielektrische Laminat jedes geeignete Material sein, umfassend Polymermaterial, Keramikmaterial, Kunststoffe, Verbundstoffe, Flüssigkristallpolymer (LCP; liquid crystal polymer), Epoxidlaminate aus Glasfaserplatten, Prepreg, FR-4 Materialien, FR-5 Materialien, ABF, Kombinationen daraus oder Ähnliches. Bei einigen beispielhaften Ausführungsbeispielen kann der Gehäusekern und das dielektrische Aufbaumaterial der gleiche Typ von Material sein. Bei anderen beispielhaften Ausführungsbeispielen ist der Gehäusekern und das dielektrische Aufbaumaterial möglicherweise nicht aus dem gleichen Materialtyp aufgebaut. Vias 306 und/oder Gräben 304 in den Aufbauschichten können durch jeden geeigneten Mechanismus, wie beispielsweise einen semiadditiven Prozess (SAP) gebildet werden. Vias 306 und/oder Gräben 304 können in der Aufbauschicht unter Verwendung jedes geeigneten Mechanismus strukturiert sein, umfassend Photolithographie, Plasmaätzen, Laserablation, Nassätzen, Kombinationen daraus oder Ähnliches. Die Vias 306 und Gräben 304 können durch vertikale bzw. horizontale Metall-Leiterbahnen innerhalb der Aufbauschicht definiert werden. Die Vias und Gräben können dann mit Metall gefüllt werden, wie beispielsweise durch stromlose Metallplattierung, elektrolytische Metallplattierung, physikalische Gasphasenabscheidung, Kombinationen daraus oder Ähnliches. Überschüssiges Metall kann durch jeden geeigneten Mechanismus entfernt werden, wie beispielsweise Ätzen, Reinigen, Polieren, und/oder chemisch-mechanisches Polieren (CMP; chemical mechanical polish), Kombinationen daraus oder Ähnliches.
  • 3B zeigt ein vereinfachtes schematisches Querschnitts-Diagramm eines beispielhaften Halbleitergehäuses 310, das mit einem darin definierten Hohlraum 312 gemäß beispielhaften Ausführungsbeispielen der Offenbarung teilweise hergestellt wurde. Der Hohlraum 312 kann in dem dielektrischen Material 302 durch Entfernung von einigem von dem dielektrischen Material 302 von dem Halbleitergehäuse 310 definiert werden. Bei einigen beispielhaften Ausführungsbeispielen kann der Hohlraum 312 durch Entfernen einer vollständigen Dicke in Abschnitten von einer oder mehreren Aufbauschichten auf der Oberfläche des Halbleitergehäuses 310, wie beispielsweise an dem Rand des Halbleitergehäuses 310, gebildet werden. Der Hohlraum 312 kann durch jeglichen geeigneten Mechanismus, wie beispielsweise Laserablation, Nassätzen, Trockenätzen, Sägen mit gesteuerter Tiefe, oder Ähnliches gebildet werden. Entwurfsregeln können vorhanden sein, so dass Metall-Leiterbahnen und/oder Vias nicht in den Abschnitten des Dielektrikums 302 gebildet werden, wo der Hohlraum 312 definiert werden kann.
  • 3C zeigt ein vereinfachtes schematisches Querschnitts-Diagramm eines beispielhaften Halbleitergehäuses 320, das mit einem darin definierten Hohlraum 312 und einem optischen Die 322, der in dem Hohlraum 312 bereitgestellt wird, gemäß beispielhaften Ausführungsbeispielen der Offenbarung teilweise hergestellt wurde. Gemäß beispielhaften Ausführungsbeispielen der Offenbarung können die Halbleitergehäuse 320 den optischen Die 322 in dem Hohlraum platziert und auf Abschnitten des dielektrischen Materials 302 des Halbleitergehäuses 320 sitzend haben. Bei einigen beispielhaften Ausführungsbeispielen kann der optische Die 322 an einer Seitenwand des Hohlraums 312 positioniert sein. Der optische Die 322 kann bei beispielhaften Ausführungsbeispielen in dem Hohlraum 312 durch ein Nehmen- und Platzieren- (Pick-and-Place) Bestückungswerkzeug positioniert und platziert werden. Der optische Die 322 kann jede geeignete Art von optischem Die sein, wie beispielsweise eine kantenemittierende Laserdiode. Der optische Die 322 kann bei einigen beispielhaften Ausführungsbeispielen eine optische Emission von einem Rand 324 des optischen Dies 322 haben. Ferner kann der optische Die 322 elektrische Kontakte 326 auf einer oberen Oberfläche des optischen Dies 322 haben (z. B. auf einer Oberfläche gegenüberliegend von der Oberfläche, mit welcher der optische Die in dem Hohlraum sitzt). In einigen Fällen kann die Platzierung und/oder Ausrichtung des optischen Dies 322 durch Drücken eines Endes des optischen Dies gegen einen Rand des Hohlraums 312, wie er innerhalb der Aufbauschichten des teilweise hergestellten Gehäusesubstrats mit dem optischen Die 322 definiert wird, unterstützt werden.
  • 3D zeigt ein vereinfachtes schematisches Querschnitts-Diagramm eines beispielhaften Halbleitergehäuses 330, das mit Elementen eines Wellenleiters 332, 334, 336, der innerhalb des Hohlraums 312 angeordnet ist, gemäß beispielhaften Ausführungsbeispielen der Offenbarung teilweise hergestellt wurde. Optisches Epoxid kann beispielsweise mit einer Düse neben dem optischen Die 322 und auf einer Oberfläche der dielektrischen Aufbauschicht, die den Hohlraum 312 definiert, abgeschieden werden, um die untere Ummantelung 332 zu bilden. Das optische Epoxid, das abgeschieden wird, um die untere Ummantelung 332 zu bilden, kann beispielsweise durch einen thermischen und/oder UV-Prozess gehärtet werden. Bei einigen beispielhaften Ausführungsbeispielen kann die untere Ummantelung 332 derart hergestellt werden, dass sie in Kontakt mit dem optischen Die 322 ist. Bei einigen beispielhaften Ausführungsbeispielen kann die untere Ummantelung 332 von einer derartigen Höhe sein, dass der darüberliegende Kern im Wesentlichen mit dem optischen emittierenden Rand 324 des optischen Dies 322 ausgerichtet sein kann. Der Kern 334 kann über der unteren Ummantelung 332 liegend gebildet werden, wie beispielsweise durch Abscheidung und/oder Aushärten des optischen Epoxids, was einen geeigneten Brechungsindex und andere Eigenschaften für den Kern 334 bereitstellt. Bei einigen beispielhaften Ausführungsbeispielen kann der Kern 334 einen Brechungsindex haben, der größer als der Brechungsindex der unteren Ummantelung 332 oder der oberen Ummantelung 336 ist. Nachdem das Kern- 334 optische Epoxid abgeschieden ist, kann das optische Epoxid abgeschieden werden, um die obere Ummantelung 336 zu bilden. Wie in dem Fall der unteren Ummantelung 332 und/oder des Kerns 334 kann das optische Epoxid, das zur Bildung der oberen Ummantelung 336 verwendet werden kann, gehärtet werden, wie beispielsweise durch einen thermischen und/oder UV-Prozess, um eine Vernetzung und/oder Härtung des optisches Epoxids zu fördern. In einigen Fällen können alle oder einige der intermediären Materialien (z. B. optische Epoxide) der unteren Ummantelung 332, des Kerns 334 und/oder der oberen Ummantelung 336 gleichzeitig gehärtet werden. Das optische Epoxid kann in der Nähe des optischen Dies durch eine Abgabedüse, wie beispielsweise eine Abgabedüse mit einer Positioniergenauigkeit im Submikronen-Bereich gemäß einigen beispielhaften Ausführungsbeispielen abgeschieden werden. Bei einigen beispielhaften Ausführungsbeispielen kann ein optisches Epoxid, das einer unteren Ummantelung des Wellenleiters entspricht, ein optisches Epoxid, das dem sandwichartig angeordnetem Kern des Wellenleiters entspricht, und ein optisches Epoxid, das einer oberen Ummantelung des Wellenleiters entspricht, der Reihe nach angeordnet werden und entweder nach Abscheidung jeder Schicht oder nach der Abscheidung aller Schichten des Wellenleiters gehärtet werden.
  • Bei beispielhaften Ausführungsbeispielen kann die Bildung des Wellenleiters mit der unteren Ummantelung 332, dem Kern 334 und der oberen Ummantelung 336 einen Strukturierungsprozess umfassen. Zum Beispiel können eine untere Ummantelungsschicht, eine Kernschicht und eine obere Ummantelungsschicht gebildet werden, die sich über den gesamten Bereich des Hohlraums 312 erstreckt. Anders ausgedrückt kann ein Material für jede der unteren Ummantelung 332, des Kerns 334 und/oder oberen Ummantelung 336, nachdem Abgabe des gleichen, in Regionen vorliegen, wo solche Materialien nicht erwünscht sind. Folglich kann ein Strukturierungs- und/oder Entfernungsprozess ausgeführt werden, um vorfinale Herstellungsabschnitte von und/oder Präkursoren zu der unteren Ummantelung 332, dem Kern 334 und/oder der oberen Ummantelung zu entfernen. Bei einigen beispielhaften Ausführungsbeispielen kann die Kombination der unteren Ummantelung 332, des Kerns 334 und/oder der oberen Ummantelung 336 eine Höhe aufweisen, die im Wesentlichen die gleiche oder ähnlich zu einer Höhe des optischen Dies 322 sein kann.
  • Der Kernabschnitt 334 des optischen Wellenleiters kann unterschiedliche Eigenschaften (z. B. unterschiedlichen Brechungsindex, etc.) als die Ummantelungsabschnitte 332, 336 des optischen Wellenleiters aufweisen. Bei einigen beispielhaften Ausführungsbeispielen kann der Kernabschnitt 334 des optischen Wellenleiters einen Brechungsindex im Bereich von ungefähr 1,3 bis ungefähr 1,8 haben. Bei einigen beispielhaften Ausführungsbeispielen können die Ummantelungsabschnitte 332, 336 des optischen Wellenleiters einen Brechungsindex im Bereich von ungefähr 1,4 bis ungefähr 1,8 haben. Bei beispielhaften Ausführungsbeispielen kann der optische Wellenleiter mit derartigen Abmessungen gebildet werden, dass der Kernabschnitt des optischen Wellenleiters relativ mit einer optischen Ausgabe (z. B. Kantenlaseremission) des optischen Dies ausgerichtet ist. Anders ausgedrückt kann der optische Wellenleiter auf eine Weise derart gebildet werden, dass die optische Emission von dem optischen Die im Wesentlichen mit dem Kern des optischen Wellenleiters gekoppelt ist und durch den Kern des optischen Wellenleiters (z. B. durch interne Gesamtreflexion) geleitet wird.
  • 3E zeigt ein vereinfachtes schematisches Querschnitts-Diagramm eines beispielhaften Halbleitergehäuses 340, das mit einem dielektrischen Material 342, das über den Elementen eines Wellenleiters 332, 334, 336 und dem optischen Die 322 gebildet wird, gemäß beispielhaften Ausführungsbeispielen der Offenbarung teilweise hergestellt wurde. Das dielektrische Material 342 kann ein Teil einer Verbindungsschicht mit Vias und/oder metallischen Leiterbahnen sein, das über dem optischen Die 322, Ummantelung 332, 336 und Kern 334 gebildet werden kann. Bei beispielhaften Ausführungsbeispielen kann die darüberliegende Schicht jegliche Anzahl von Aufbauschichten und/oder eine Lötmaskenschicht sein. Eine Aufbauschicht und/oder eine Lötmaskenschicht 342 kann über dem Halbleitergehäuse 340 gebildet werden, wobei der optische Die 322 in dem Hohlraum auf eine Weise angeordnet ist, so dass die elektrischen Kontakte 326 des optischen Dies 322 durch metallische Leiterbahnen auf der/den Verbindungsschicht(en) 342 kontaktiert werden können, die über dem optischen Die 322 darüberliegend gebildet ist/sind. Bei beispielhaften Ausführungsbeispielen kann das dielektrische Material der darüberliegenden Verbindungsschicht 342 den optischen Die 322 einkapseln. Somit kann bei beispielhaften Ausführungsbeispielen das Dielektrikum (z. B. Aufbau-Laminat-Dielektrikum/Prepreg, etc.) offene Abschnitte des Hohlraums 312 füllen, in denen der optische Die 322 und die Ummantelung 322, 326 und Kern 324 angeordnet sind, um eine im Wesentlichen planarisierte obere Oberfläche der Verbindungsschicht(en) 342 bereitzustellen, die über dem optischen Die 322 und dem Wellenleiter 322, 324, 326 darüberliegend gebildet ist/sind.
  • 3F zeigt ein vereinfachtes schematisches Querschnitts-Diagramm eines beispielhaften Halbleitergehäuses 350, das mit Elementen eines Wellenleiters mit Kontakten 354, die zu den elektrischen Kontakten 326 des optischen Dies 322 hergestellt wurden, gemäß beispielhaften Ausführungsbeispielen der Offenbarung teilweise hergestellt wurde. Bei beispielhaften Ausführungsbeispielen können die die elektrischen Kontakte 354 Löthöcker auf der Oberfläche des Halbleitergehäuses 350 sein.
  • Bei einigen beispielhaften Ausführungsbeispielen können auf dieser Stufe elektronische Komponenten auf dem Halbleitergehäuse angeordnet werden. Die elektronischen Komponenten können jegliche geeignete Bauelemente sein, zum Beispiel umfassend integrierte Schaltungs-(IC)-Dies, Radiofrequenz-ICs (RFICs), oberflächenmontierte Vorrichtungen (SMDs; surface mount devices), Verbinder, passive Komponenten, aktive Komponenten, etc. Es kann jegliche geeignete Anzahl von elektronischen Komponenten auf dem Halbleitergehäuse 350 angeordnet sein. Bei alternativen Ausführungsbeispielen können elektronische Komponenten angeordnet werden, nachdem ein zweiter Hohlraum in dem Halbleitergehäuse 350 gebildet wird, wie in Verbindung mit 3G beschrieben wird. Elektronische Komponenten können an dem Halbleitergehäusesubstrat 350 unter Verwendung eines Nehmen- und Platzieren- (Pick-and-Place) Systems befestigt werden, um die elektronischen Komponenten mit dem Halbleitergehäuse 350 auszurichten.
  • Jeder geeignete Mechanismus der Anbringung (z. B. Kupfersäule, Flip-Chip, ACF, NCF, etc.) kann zum Befestigen der elektronischen Komponenten an dem Halbleitergehäuse verwendet werden. Die elektronischen Komponenten können jegliche geeignete elektronische Komponenten sein, wie beispielsweise ICs, RFICs, Mikrocontroller, Basisband-Chips, Mikroprozessoren, Speicherchips, oberflächenmontierte Vorrichtungen (SMDs; surface mount devices), diskrete Komponenten, Transistoren, Dioden, Widerstände, Induktoren, Kondensatoren, Kombinationen daraus oder Ähnliches. In einigen Fällen kann eine Unterfüllung (z. B. mit oder ohne Füllstoffmaterialien) zwischen den angeordneten elektronischen Komponenten und dem Halbleitergehäuse 350 bereitgestellt werden. Bei einigen beispielhaften Ausführungsbeispielen kann eine Formung über den elektronischen Komponenten gebildet sein. Bei weiteren beispielhaften Ausführungsbeispielen kann eine elektromagnetische Abschirmung (EMI; electromagnetic shielding), wie beispielsweise innerhalb der Formung oder als eine Metalldose, um die eine oder mehreren angeordneten elektronischen Komponenten herum, gebildet sein.
  • 3G zeigt ein vereinfachtes schematisches Querschnitts-Diagramm eines beispielhaften Halbleitergehäuses 360, das mit einem zweiten Hohlraum 362, der durch eine oder mehrere Verbindungsschichten definiert wird, gemäß beispielhaften Ausführungsbeispielen der Offenbarung teilweise hergestellt wurde. Nachdem elektronische Komponenten auf dem Halbleitergehäuse angeordnet sind, kann ein zweiter Hohlraum benachbart zu dem optischen Wellenleiter gebildet werden. Bei beispielhaften Ausführungsbeispielen kann dieser zweite Hohlraum 362 in dielektrischem Material gebildet sein, das Abschnitte des ersten Hohlraums 312 während der Bildung der Verbindungsschichten 342 ausgefüllt haben kann, die über dem optischen Die 322 und/oder dem optischen Wellenleiter 332, 334, 336 liegen. Dieser zweite Hohlraum 362 kann in der gleichen oder einer ähnlichen Tiefe wie der erste Hohlraum 312 gebildet werden. Bei anderen beispielhaften Ausführungsbeispielen 362 kann die Tiefe des zweiten Hohlraums 362 unterschiedlich zu der Tiefe des ersten Hohlraums 312 sein. Bei alternativen Ausführungsbeispielen kann der zweite Hohlraum 362 vor der Anordnung von Dies und/oder anderen elektronischen Komponenten auf dem Halbleitergehäuse mit eingebettetem optischem Die gebildet werden. Der zweite Hohlraum 362 kann durch den gleichen oder einen unterschiedlichen Prozess als die Bildung des ersten Hohlraum 312 gebildet werden. Diese Prozesse können jegliche eine oder mehrere von Laserablation, Nassätzen, Trockenätzen, Sägen mit gesteuerter Tiefe, Kombinationen daraus oder Ähnliches umfassen.
  • Es wird auch darauf hingewiesen, dass bei beispielhaften Ausführungsbeispielen, wobei das Halbleitergehäusesubstrat 360 auf einem Paneel mit anderen Halbleitergehäusesubstraten gebildet wird, eine Einkerbung in den dielektrischen Schichten gemäß der erwünschten Tiefe des zweiten Hohlraums 362 an Orten gebildet werden kann, wo das Paneel vereinzelt werden kann. Nach Vereinzelung durch diese eingekerbten Orte können die Randhohlräume 362 über die mehreren Gehäuse gebildet werden, die aus einem einzelnen Paneel vereinzelt werden können. Auf diese Weise kann ein relativ schneller und gesteuerter Mechanismus verwendet werden, um die Gehäusesubstrate mit einem Randhohlraum darin vor Anbringen der optischen Faser zu bilden.
  • 3H zeigt ein vereinfachtes schematisches Querschnitts-Diagramm eines beispielhaften Halbleitergehäuses 370, das eine daran angebrachte optische Faser 374 gemäß beispielhaften Ausführungsbeispielen der Offenbarung haben kann. Bei beispielhaften Ausführungsbeispielen kann ein Epoxid 372 jeder geeigneten Art, wie beispielsweise ein B-Stufen-Epoxid, innerhalb des zweiten Hohlraums 362 abgeschieden werden. In einigen Fällen kann ein optisches Epoxid verwendet werden. Für den Fall, dass es restliches Epoxid zwischen der optischen Faser 374 und dem Kern 334 gibt, kann ein optisches Epoxid verwendet werden, das bei der Wellenlänge der Emission des optischen Dies 322 im Wesentlichen transparent (z. B. mit einem relativ hohen Transmissionsgrad und/oder einer relativ niedrigen Absorption) ist. Ein Positionierungswerkzeug kann verwendet werden, um einen Stumpf der optischen Faser 374 innerhalb des zweiten Hohlraums 362 derart zu positionieren und platzieren, dass die optische Faser 374 relativ mit dem optischen Wellenleiter 332, 334, 336 ausgerichtet ist. Anders ausgedrückt kann die optische Faser 374 derart platziert werden, dass Licht, das den Kernabschnitt 334 des optischen Wellenleiters durchläuft, mit der optischen Faser 374 gekoppelt werden kann. Dieser Ausrichtungs- und Platzierungsmechanismus kann unter Verwendung eines Nehmen- und Platzieren-Werkzeugs erreicht werden, wie beispielsweise ein Werkzeug, das optische Ausrichtung verwendet, um Objekte auszurichten, die aneinander zu bonden sind. Ein solches Nehmen- und Platzieren-Werkzeug kann modifiziert werden, um eine optische Faser anstatt oder zusätzlich zu elektronischen Komponenten zu positionieren.
  • In einigen Fällen kann eine passive Ausrichtung ausgeführt werden, wobei die optische Faser 374 relativ zu dem optischen Wellenleiter 332, 334, 336 und/oder dem optischen Die 322 unter Verwendung von optischen Ausrichtungsmarkierungen auf dem Halbleitergehäuse 370 ausgerichtet werden kann. Bei anderen beispielhaften Ausführungsbeispielen kann eine aktive Ausrichtung verwendet werden, wobei der optische Die 322 mit Energie versorgt werden kann derart, dass er Licht emittiert (z. B. Laserlichtemission von dem Rand des optischen Dies) und die optische Faser mit einem Rückkopplungssystem positioniert werden kann derart, dass ein relativ optimiertes Koppeln von Licht mit der optischen Faser erreicht wird. Anders ausgedrückt kann bei einer aktiven Ausrichtung die Lichtemission und eine Messung derselben, wie sie durch die optische Faser, die positioniert wird, geleitet wird, als eine Führung zum Optimieren der Platzierung und/oder Ausrichtung der optischen Faser in dem zweiten Hohlraum 362 verwendet werden. An dieser Stelle kann, wenn die optische Faser 374 durch das Epoxid 372 in Position gehalten wird, wie beispielsweise in einem B-Stufen-Zustand, ein ultraviolettes und/oder thermisches Aushärten ausgeführt werden, um das Epoxid 372, in dem die optische Faser 374 gehalten wird, querzuvernetzen und/oder zu härten. Das Halbleitergehäuse 370 kann dann einen darin eingebetteten optischen Die 322 haben, der mit einem optischen Wellenleiter 332, 334, 336, der auch in dem Halbleitergehäuse 370 eingebettet ist, und mit einer optischen Faser 374, die optisch mit demselben gekoppelt ist, ausgerichtet ist. Der optische Die 322, der optische Wellenleiter 332, 334, 336 und die optische Faser 374 können in relativer Nähe zu einem Rand des Halbleitergehäuses 370 angeordnet sein.
  • Es wird darauf hingewiesen, dass Verbindungen (z. B. Metall-Leiterbahnen und/oder Vias) elektrische Pfade für Signale zu/von elektrischen Komponenten, die auf dem Halbleitergehäuse befestigt sind, definieren können, sowie Signale, die zu/von dem optischen Die, zu/von einer Platine, und/oder jeglicher anderer geeigneter Komponente geleitet werden, die elektrisch und/oder optisch mit dem Halbleitergehäuse gekoppelt ist. Das Halbleitergehäuse kann jegliche geeignete Anzahl von Verbindungsschichten aufweisen und kann ferner Gehäuse-zu-Platine Verbindungen, wie beispielsweise BGA, LGA (Land-Gitterarray; land grid array), oder dergleichen umfassen, um Kontakt zu einer Hauptplatine oder anderen PCB herzustellen. Die optische Faser kann verwendet werden, um Signale von einem oder mehreren Gehäusen zu leiten, die auf der gleichen oder verschiedenen PCB befestigt sind, oder um Signale zwischen Dies zu leiten, die auf dem gleichen Gehäuse befestigt sind. Bei beispielhaften Ausführungsbeispielen kann der optische Die ein optisches Signal erzeugen, das moduliert und/oder mit Information codiert ist gemäß einem empfangenen elektrischen Signal, wie beispielsweise einem elektrischen Signal, das zu dem optischen Die durch eine darüberliegende Verbindungsschicht geleitet wird. Optische Signale können jegliche Vielzahl von Nachrichtensignalen, Taktsignalen und/oder jegliche Vielzahl von Synchronisierungssignalen umfassen. Obwohl das Halbleitergehäuse im Zusammenhang mit einem optischen Die mit optischen Emissionen auf einem sendenden Ende beschrieben wurde, wird darauf hingewiesen, dass eine ähnliche Struktur und ein ähnlicher Prozess verwendet werden kann, um eingebettete optische Detektoren auf einem Halbleitergehäuse herzustellen, wie beispielsweise zum Zweck des Empfangens optischer Signale. Tatsächlich kann ein Halbleitergehäuse sowohl einen optischen Die zum Senden von optischen Signalen, die durch Ausführen einer Umwandlung eines Signals von elektrisch zu optisch erzeugt werden, als auch einen optischen Detektor-Die umfassen, um ein anderes optisches Signal zu empfangen und eine Umwandlung des empfangenen Signals von optisch zu elektrisch auszuführen.
  • 4 zeigt ein Flussdiagramm, das ein beispielhaftes Verfahren 400 zum Herstellen von Halbleitergehäusen mit eingebettetem optischem Die gemäß beispielhaften Ausführungsbeispielen der Offenbarung darstellt. Dieses Verfahren 400 kann verwendet werden, um jegliche eine oder mehrere der Strukturen von 1, 2 und/oder 3A-3H herzustellen. Bei einigen beispielhaften Ausführungsbeispielen kann das Verfahren 400, wie es hierin beschrieben wird, chargenweise ausgeführt werden, wie beispielsweise wenn eine Mehrzahl von Halbleitergehäusen mit eingebettetem optischem Die auf dem gleichen Paneel hergestellt werden kann, und sogar als mehrere Paneele, die gleichzeitig verarbeitet werden können. Bei beispielhaften Ausführungsbeispielen können die Halbleitergehäuse mit optischem Die zumindest teilweise auf einem Halbleitergehäusepaneel hergestellt und dann zu individuellen Halbleitergehäusen vereinzelt werden. Es wird ferner darauf hingewiesen, dass einige Prozesse geeignete Substitute haben können, die implementiert werden können, ohne von Ausführungsbeispielen der Offenbarung abzuweichen.
  • Bei Block 402 kann ein Multischicht-Halbleitergehäusesubstrat gebildet werden. Wie vorangehend erörtert wurde kann das Halbleitergehäusesubstrat jegliche Anzahl von Aufbauschichten umfassen und bei einigen beispielhaften Ausführungsbeispielen einen Kern haben. Bei anderen beispielhaften Ausführungsbeispielen kann eine kernlose Integration verwendet werden, um das Halbleitergehäuse herzustellen. Bei Block 404 kann ein erster Hohlraum durch eine oder mehrere Schichten des Halbleitergehäusesubstrats definiert werden. Wie vorangehend erörtert wurde kann jegliche Vielzahl von geeigneten Mechanismen einschließlich aber nicht beschränkt auf Laserablation, Nassätzen, Trockenätzen, Sägen mit gesteuerter Tiefe, etc. verwendet werden, um den ersten Hohlraum zu bilden. Bei Block 406 können optoelektrische Die(s) in dem ersten Hohlraum platziert werden. Jegliche Vielzahl von geeignetem Ausrichtungsmechanismus (z. B. Nehmen- und Platzieren, etc.) kann verwendet werden, um den optischen Die innerhalb des ersten Hohlraums auszurichten und/oder zu platzieren. Bei einigen beispielhaften Ausführungsbeispielen können Merkmale des ersten Hohlraums, wie beispielsweise Seitenwand/-wände, verwendet werden, um den optischen Die innerhalb des ersten Hohlraums effizient und/oder genauer auszurichten und/oder zu platzieren. Zum Beispiel kann eine Seitenwand als eine Führung verwendet werden, um den optischen Die zu platzieren, wie beispielsweise in Kontakt mit zumindest einem Abschnitt dieser Seitenwand.
  • Bei Block 408 können optische Wellenleiterschicht(en) in dem ersten Hohlraum gebildet werden. Die Bildung optischer Wellenleiter kann die Bildung einer sandwichartig angeordneten Struktur Ummantelung/Kem/Ummantelung mit sich bringen. Die Kernschicht und die Ummantelungsschichten können ungleiche Eigenschaften aufweisen, wie beispielsweise Brechungsindex, so dass eine interne Gesamtreflexion (TIR) in dem Wellenleiter, wie er gebildet ist, und für die Wellenlänge der Emissionen des optischen Dies erreicht werden kann. Jegliche Vielzahl von optischen Epoxiden kann verwendet werden, um die SandwichStruktur von Ummantelung/Kern/Ummantelung zu bilden. Bei beispielhaften Ausführungsbeispielen können die optischen Epoxide wie beispielsweise von Mikro-Düsen mit einer Positioniergenauigkeit im Mikrometer- oder Submikronen-Bereich abgegeben werden. Bei einigen beispielhaften Ausführungsbeispielen können die Epoxide durch jegliche Vielzahl von thermischen und/oder UV-Aushärtungsprozessen gehärtet werden. Bei weiteren beispielhaften Ausführungsbeispielen können Strukturierungsprozesse zum Zweck des Definierens des Wellenleiters verwendet werden.
  • Bei Block 410 können darüberliegende Verbindungsschicht(en) als Aufbau- und/oder Lötresistschicht(en) über dem/den optoelektrischen Die(s) gebildet werden. Dieser Prozess kann bei beispielhaften Ausführungsbeispielen ein Herstellen eines Kontakts zu elektrischen Kontakten umfassen, die über dem optischen Die liegen, der in dem ersten Hohlraum angeordnet ist. Somit kann ein dielektrisches Material über dem optischen Die und dem Wellenleiter abgeschieden werden und elektrische Kontakte können darin gebildet werden, um elektrischen Kontakt zu dem optischen Die herzustellen. Das dielektrische Material (z. B. Aufbauschicht, Prepreg, ABF, etc.) kann jegliche offene Abschnitte des ersten Hohlraums füllen. Es wird ferner darauf hingewiesen, dass bei beispielhaften Ausführungsbeispielen dieser Prozess auf einem Paneel ausgeführt werden kann, wo mehrere Halbleitergehäuse mit eingebettetem optischem Die gebildet werden. Somit können mehrere erste Hohlräume, die mehreren Gehäusen entsprechen, auf einem Paneel mit der Bildung der einen oder mehreren darüberliegenden Verbindungsschichten gefüllt werden. Bei Block 412 kann ein Höcker-Routing und Oberflächenfinish in den darüberliegenden Verbindungsschichten gebildet werden. Das Höcker-Routing und/oder das Oberflächenfinishing kann jegliches geeignete Material, wie beispielsweise elektroplattiertes Nickel/Gold (ENIG; electroplated nickel/gold) oder jegliche andere geeignete Prozess- und/oder Materialtypen verwenden. Ein Höcker kann gebildet werden unter Verwendung jeglicher geeigneten Vielzahl von Galvanikprozessen und/oder stromlosen Prozessen mit jeglichem geeigneten Material, wie beispielsweise eine Vielzahl von auf Zinn basierenden Legierungen.
  • Bei Block 414 können Abschnitte der Lötresistschicht und/oder Aufbauschicht(en) entfernt werden, um einen zweiten Hohlraum zu definieren. Dieser Prozess kann ähnlich zu der Bildung des ersten Hohlraums bei beispielhaften Ausführungsbeispielen sein. Jegliche Vielzahl von geeigneten Mechanismen einschließlich aber nicht beschränkt auf Laserablation, Nassätzen, Trockenätzen, Sägen mit gesteuerter Tiefe, etc. kann verwendet werden, um den zweiten Hohlraum zu bilden. In einigen Fällen kann der gleiche Typ von Prozess verwendet werden, um den zweiten Hohlraum zu bilden, wie zur Bildung des ersten Hohlraums verwendet wird. Der zweite Hohlraum kann bei beispielhaften Ausführungsbeispielen einen kleineren Bereich als der des ersten Hohlraums aufweisen. Der zweite Hohlraum kann bei beispielhaften Ausführungsbeispielen eine Tiefe aufweisen, die im Wesentlichen ähnlich zu der des ersten Hohlraums ist. Bei Block 416 können elektronische Komponenten auf dem Halbleitergehäusesubstrat angeordnet werden. Bei Block 418 kann ein Epoxid in dem zweiten Hohlraum angeordnet werden, eine optische Faser kann in dem Epoxid ausgerichtet werden und das Epoxid kann gehärtet werden, um die optische Faser zu befestigen. Wie vorangehend erörtert wurde, kann jegliche Vielzahl von passiven und/oder aktiven Mechanismen verwendet werden, um die optische Faser mit dem eingebetteten Wellenleiter auszurichten. Die optische Faser kann jegliche geeignete optische Faser sein, umfassend einmodig, mehrmodig, etc.
  • Dabei ist zu beachten, dass das Verfahren 400 auf verschiedene Weise gemäß bestimmten Ausführungsbeispielen der Offenbarung modifiziert werden kann. Zum Beispiel können eine oder mehrere Operationen des Verfahrens 400 bei anderen Ausführungsbeispielen der Offenbarung eliminiert oder außer Betrieb ausgeführt werden. Zusätzlich können andere Operationen zu dem Verfahren 400 gemäß anderen Ausführungsbeispielen der Offenbarung hinzugefügt werden.
  • 5 zeigt ein Beispiel eines Systems 500 gemäß einem oder mehreren Ausführungsbeispielen der Offenbarung. Bei einem Ausführungsbeispiel umfasst das System 500, ist aber nicht beschränkt auf einen Desktop-Computer, einen Laptop-Computer, ein Netbook, ein Tablet, einen Notebook-Computer, einen persönlichen digitalen Assistent (PDA), einen Server, eine Arbeitsstation, ein Mobiltelefon, eine mobile Rechenvorrichtung, ein Smartphone, ein Internet-Gerät oder jeglichen anderen Typ von Rechenvorrichtung. Bei einigen Ausführungsbeispielen kann das System 500 ein System auf einem Chip (SOC; system on a chip) -System umfassen.
  • Bei einem Ausführungsbeispiel umfasst das System 500 mehrere Prozessoren umfassend Prozessor 510 und Prozessor N 505, wobei Prozessor 505 Logik aufweist, die ähnlich oder identisch zu der Logik von Prozessor 510 ist. Bei einem Ausführungsbeispiel hat der Prozessor 510 einen oder mehrere Verarbeitungskerne (hier dargestellt durch Verarbeitungskern 512 und Verarbeitungskern 512N, wobei 512N den N-ten Verarbeitungskern innerhalb des Prozessors 510 darstellt, wobei N eine positive Ganzzahl ist). Mehrere Verarbeitungskerne können vorhanden sein (die aber nicht in dem Diagramm von 5 gezeigt sind). Bei einigen Ausführungsbeispielen umfasst der Verarbeitungskern 512, ist aber nicht beschränkt auf Speichervorgriff-Logik (pre-fetch logic), um Anweisungen abzurufen, Decodierlogik, um Anweisungen zu decodieren, Ausführungslogik, um Anweisungen auszuführen, eine Kombination davon oder Ähnliches. Bei einigen Ausführungsbeispielen hat der Prozessor 510 einen Cache-Speicher 516, um Anweisungen und/oder Daten für das System 500 zwischenzuspeichern. Der Cache-Speicher 516 kann in eine hierarchische Struktur umfassend eine oder mehrere Ebenen von Cache-Speicher gegliedert sein.
  • Bei einigen Ausführungsbeispielen umfasst der Prozessor 510 eine Speicher-Steuerung (MC; memory controller) 514, die ausgebildet ist zum Ausführen von Funktionen, die dem Prozessor 510 ermöglichen, auf den Speicher 530 zuzugreifen und mit diesem zu kommunizieren, welcher einen flüchtigen Speicher 532 und/oder einen nichtflüchtigen Speicher 534 umfasst. Bei einigen Ausführungsbeispielen kann der Prozessor 510 mit Speicher 530 und Chipsatz 520 gekoppelt sein. Der Prozessor 510 kann auch mit einer drahtlosen Antenne 578 gekoppelt sein, um mit jedem Bauelement zu kommunizieren, das ausgebildet ist zum Senden und/oder Empfangen von drahtlosen Signalen. Bei einem Ausführungsbeispiel arbeitet die drahtlose Antennenschnittstelle 578 gemäß, ist aber nicht beschränkt auf IEEE 802.11 Standard und dessen zugehörige Familie, Home Plug AV (HPAV), Ultra-Breitband (UWB; Ultra Wide Band), Bluetooth, WiMax oder jegliche Form von drahtlosem Kommunikationsprotokoll.
  • Bei einigen Ausführungsbeispielen umfasst der flüchtige Speicher 532, ist aber nicht beschränkt auf einen synchronen dynamischen Direktzugriffsspeicher (SDRAM; Synchronous Dynamic Random Access Memory), einen dynamischen Direktzugriffsspeicher (DRAM; Dynamic Random Access Memory), einen RAMBUS dynamischen Direktzugriffsspeicher (RDRAM; RAMBUS Dynamic Random Access Memory) und/oder jegliche andere Typen von Direktzugriffsspeichervorrichtung. Der nichtflüchtige Speicher 534 umfasst, ist aber nicht beschränkt auf einen Flash-Speicher, einen Phasenänderungsspeicher (PCM; phase change memory), einen Nur-Lese-Speicher (ROM; read-only memory), einen elektrisch löschbaren, programmierbaren Nur-Lese-Speicher (EEPROM; electrically erasable programmable read-only memory), oder jegliche andere Typen von nichtflüchtiger Speichervorrichtung.
  • Speicher 530 speichert Informationen und Anweisungen, die von Prozessor 510 ausgeführt werden sollen. Bei einem Ausführungsbeispiel kann der Speicher 530 auch temporäre Variablen oder andere Zwischeninformationen speichern, während der Prozessor 510 Anweisungen ausführt. Bei dem dargestellten Ausführungsbeispiel ist der Chipsatz 520 mit dem Prozessor 510 über eine Punkt-zu-Punkt (PtP oder P-P) -Schnittstelle 517 und eine P-P-Schnittstelle 522 verbunden. Der Chipsatz 520 ermöglicht dem Prozessor 510, mit anderen Elementen in dem System 500 verbunden zu werden. Bei einigen Ausführungsbeispielen der Offenbarung kann die P-P-Schnittstelle 517 und die P-P-Schnittstelle 522 gemäß einem PtP-Kommunikationsprotokoll, wie beispielsweise dem Intel® QuickPath Interconnect (QPI) oder Ähnlichem arbeiten. Bei anderen Ausführungsbeispielen kann eine unterschiedliche Verbindung verwendet werden.
  • Bei einigen Ausführungsbeispielen kann der Chipsatz 520 ausgebildet sein zum Kommunizieren mit Prozessor 510, 505N, Anzeigevorrichtung 540, und anderen Bauelementen 572, 576, 574, 560, 562, 564, 566, 577, etc. Der Chipsatz 520 kann auch mit der drahtlosen Antenne 578 gekoppelt sein zum Kommunizieren mit jedem Bauelement, das ausgebildet ist zum Senden und/oder Empfangen von drahtlosen Signalen.
  • Der Chipsatz 520 ist mit Anzeigevorrichtung 540 über die Schnittstelle 526 verbunden. Die Anzeige 540 kann zum Beispiel eine Flüssigkristallanzeige (LCD; liquid crystal display), eine Plasmaanzeige, eine Kathodenstrahlröhrenanzeige (CRT; cathode ray tube) oder jegliche andere Form von visueller Anzeigevorrichtung sein. Bei einigen Ausführungsbeispielen der Offenbarung sind der Prozessor 510 und der Chipsatz 520 in ein einzelnes System auf einem Chip (SOC) integriert. Zusätzlich ist der Chipsatz 520 mit dem Bus 550 und/oder Bus 555 verbunden, die verschiedene Elemente 574, 560, 562, 564 und 566 miteinander verbinden. Bus 550 und Bus 555 können über eine Bus-Brücke 572 miteinander verbunden sein. Bei einem Ausführungsbeispiel wird der Chipsatz 520 mit einem nichtflüchtigen Speicher 560, Massenspeichervorrichtung(en) 562, einer Tastatur/Maus 564, und einer Netzwerkschnittstelle 566 über Schnittstelle 524 und/oder 504, einem Smart-TV 576, Verbraucherelektronik 577, etc. gekoppelt.
  • Bei einem Ausführungsbeispiel kann eine Massenspeichervorrichtung(en) 562 umfassen, ist aber nicht beschränkt auf ein Solid-State-Laufwerk, ein Festplattenlaufwerk, ein universeller serieller Bus-Flash-Speicher-Laufwerk, oder jede andere Form von Computerdatenspeichermedium. Bei einem Ausführungsbeispiel ist die Netzwerkschnittstelle 566 durch jeglichen Typ von bekannten Netzwerkschnittstellenstandard implementiert umfassend, aber nicht beschränkt auf eine Ethernet-Schnittstelle , eine universelle serielle Bus (USB; USB = universal serial bus) -Schnittstelle, eine Peripheral Component Interconnect (PCI) Express-Schnittstelle, eine drahtlose Schnittstelle und/oder jeglicher anderer geeigneter Typ von Schnittstelle. Bei einem Ausführungsbeispiel arbeitet die drahtlose Schnittstelle gemäß, ist aber nicht beschränkt auf IEEE 802.11 Standard und dessen zugehörige Familie, Home Plug AV (HPAV), Ultra-Breitband (UWB; Ultra Wide Band), Bluetooth, WiMax oder jegliche Form von drahtlosem Kommunikationsprotokoll.
  • Während die in 5 gezeigten Module als separate Blöcke innerhalb des Systems 500 dargestellt sind, können die Funktionen, die durch einige dieser Blöcke ausgeführt werden, innerhalb einer einzelnen Halbleiterschaltung integriert sein oder unter Verwendung von zwei oder mehreren separaten integrierten Schaltungen implementiert sein. Obwohl der Cache-Speicher 516 als ein separater Block innerhalb von Prozessor 510 gezeigt ist, kann der Cache-Speicher 516 oder ausgewählte Elemente desselben zum Beispiel in den Verarbeitungskern 512 eingebracht werden.
  • Es wird daraufhingewiesen, dass das hierin beschriebene System 500 jeder geeignete Typ von Mikroelektronik-Verpackung und Konfigurationen derselben sein kann, umfassend zum Beispiel System-in-Gehäuse (SiP; system in a package), System auf einem Gehäuse (SOP; system on a package), Gehäuse-auf-Gehäuse (PoP; package on package), Interposer-Gehäuse, gestapeltes 3D-Gehäuse, etc. Ferner kann jeder geeignete Typ von mikroelektronischen Komponenten in den Halbleitergehäusen, wie sie hierin beschrieben werden, bereitgestellt werden. Zum Beispiel können Mikrocontroller, Mikroprozessoren, Basisbandprozessoren, digitale Signalprozessoren, Speicher-Dies, Feld-Gate-Arrays, Logik-Gatter-Dies, passive Komponenten-Dies, MEMSs, oberflächenmontierte Vorrichtungen, anwendungsspezifische integrierte Schaltungen, Basisbandprozessoren, Verstärker, Filter, Kombinationen daraus oder Ähnliches in den Halbleitergehäusen, wie sie hierin offenbart werden, gehäust sein. Die Halbleitergehäuse (zum Beispiel die in Verbindung mit 1-4 beschriebenen Halbleitergehäuse), wie sie hierin offenbart werden, können in jeglicher Vielzahl von elektronischem Bauelement umfassend Verbraucher-, industrielle, militärische, Kommunikations-, infrastrukturelle und/oder andere elektronische Bauelemente bereitgestellt werden.
  • Es wird darauf hingewiesen, dass die hierin beschriebene Vorrichtung jeder geeignete Typ von Mikroelektronik-Verpackung und Konfigurationen derselben sein kann, umfassend zum Beispiel System-in-Gehäuse (SiP; system in a package), System auf einem Gehäuse (SOP; system on a package), Gehäuse-auf-Gehäuse (PoP; package on package), Interposer-Gehäuse, 3D gestapeltes Gehäuse, etc. Tatsächlich kann jeder geeignete Typ von mikroelektronischen Komponenten in den Halbleitergehäusen, wie sie hierin beschrieben werden, bereitgestellt werden. Zum Beispiel können Mikrocontroller, Mikroprozessoren, Basisbandprozessoren, digitale Signalprozessoren, Speicher-Dies, Feld-Gate-Arrays, Logik-Gatter-Dies, passive Komponenten-Dies, MEMSs, oberflächenmontierte Vorrichtungen, anwendungsspezifische integrierte Schaltungen, Basisbandprozessoren, Verstärker, Filter, Kombinationen daraus oder Ähnliches in den Halbleitergehäusen, wie sie hierin offenbart werden, gehäust sein. Die Halbleitergehäuse, wie sie hierin offenbart werden, können in jeglicher Vielzahl von elektronischem Bauelement umfassend Verbraucher-, industrielle, militärische, Kommunikations-, infrastrukturelle und/oder andere elektronische Bauelemente bereitgestellt werden.
  • Das Halbleitergehäuse, wie es hierin beschrieben wird, kann verwendet werden, um einen oder mehrere Prozessoren unterzubringen. Der eine oder mehrere Prozessoren können, ohne Einschränkung, eine zentrale Verarbeitungseinheit (CPU), digitale Signalprozessor(en) (DSP), einen Rechner mit reduziertem Befehlssatz (RISC = reduced instruction set computer), einen Rechner mit komplexem Befehlssatz (CISC = complex instruction set computer), einen Mikroprozessor, einen Mikrocontroller, einen feld-programmierbaren Gate-Array (FPGA = field programmable gate array), oder jegliche Kombination derselben umfassen. Die Prozessoren können auch eine oder mehrere anwendungsspezifische integrierte Schaltungen (ASICs = application specific integrated circuit) oder anwendungsspezifische Standardprodukte (ASSPs = application specific standard products) zur Behandlung von spezifischen Datenverarbeitungsfunktionen oder -aufgaben umfassen. Bei bestimmten Ausführungsbeispielen können die Prozessoren auf einem Intel® Architektursystem basieren und der eine oder die mehreren Prozessoren und jeder in einem elektronischen Bauelement umfasste Chipsatz können von einer Familie von Intel® Prozessoren und Chipsätzen sein, wie beispielsweise die Intel® Atom® Prozessor(en) Familie oder Intel-64 Prozessoren (e.g., Sandy Bridge®, Ivy Bridge®, Haswell®, Broadwell®, Skylake®, etc.).
  • Zusätzlich oder alternativ kann das Halbleitergehäuse, wie es hierin beschrieben wird, verwendet werden, um einen oder mehrere Speicherchips unterzubringen. Der Speicher kann eine oder mehrere flüchtige und/oder nichtflüchtige Speichervorrichtungen umfassen, umfassend aber nicht beschränkt auf magnetische Speichervorrichtungen, Nur-Lese-Speicher (ROM; read-only memory), Direktzugriffsspeicher (RAM; random access memory), dynamischen RAM (DRAM; dynamic RAM), statischen RAM (SRAM; static RAM), synchronen dynamischen RAM (SDRAM; synchronous dynamic RAM), SDRAM mit doppelter Datenrate (DDR-SDRAM; double data rate SDRAM), RAM-BUS DRAM (RDRAM), Flash-Speichervorrichtungen, elektrisch löschbaren, programmierbaren Nur-Lese-Speicher (EEPROM; electrically erasable programmable read-only memory), nichtflüchtigen RAM (NVRAM; non-volatile RAM), universeller serieller Bus (USB) entfernbaren Speicher, oder Kombinationen davon.
  • Bei beispielhaften Ausführungsbeispielen kann das elektronische Bauelement, in dem das Halbleitergehäuse bereitgestellt wird, eine Rechenvorrichtung sein. Eine solche Rechenvorrichtung kann eine oder mehrere Platinen unterbringen, auf denen die Halbleitergehäuseverbindungen angeordnet sein können. Die Platine kann eine Anzahl von Komponenten umfassen, umfassend aber nicht beschränkt auf einen Prozessor und/oder zumindest einen Kommunikationschip. Der Prozessor kann physisch und elektrisch mit der Platine zum Beispiel durch elektrische Verbindungen des Halbleitergehäuses verbunden sein. Die Rechenvorrichtung kann ferner eine Mehrzahl von Kommunikationschips umfassen. Zum Beispiel kann ein erster Kommunikationschip zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO, und andere. Bei verschiedenen beispielhaften Ausführungsbeispielen kann die Rechenvorrichtung ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein PDA (persönlicher digitaler Assistent), ein ultramobiler PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit (entertainment control unit), eine Digitalkamera, ein tragbarer Musikspieler, ein digitaler Videorecorder, Kombinationen daraus, oder Ähnliches sein. Bei weiteren beispielhaften Ausführungsbeispielen kann die Rechenvorrichtung jegliches andere elektronische Bauelement sein, das Daten verarbeitet.
  • Verschiedene Merkmale, Aspekte und Ausführungsbeispiele wurden hierin beschrieben. Die Merkmale, Aspekte und Ausführungsbeispiele können einer Kombination miteinander sowie einer Variation und Modifikation unterzogen werden, wie von Fachleuten auf dem Gebiet verstanden wird. Die vorliegende Offenbarung sollte daher angesehen werden, dass sie solche Kombinationen, Variationen und Modifikationen umfasst.
  • Die Begriffe und Ausdrücke, die hierin angewendet wurden, werden als Ausdrücke der Beschreibung und nicht der Einschränkung verwendet und es ist bei der Verwendung solcher Begriffe und Ausdrücke nicht beabsichtigt, irgendwelche Entsprechungen der gezeigten und beschriebenen Merkmale (oder Teile davon) auszuschließen, und es wird anerkannt, dass verschiedene Modifikationen innerhalb des Schutzbereichs der Ansprüche möglich sind. Andere Modifikationen, Variationen und Alternativen sind auch möglich. Dementsprechend sollen die Ansprüche alle solche Entsprechungen abdecken.
  • Während die Offenbarung verschiedene Ausführungsbeispiele umfasst, umfassend zumindest einen besten Modus, wird darauf hingewiesen, dass viele Alternativen, Modifikationen und Variationen für Fachleute auf dem Gebiet angesichts der vorangehenden Beschreibung offensichtlich sind. Dementsprechend soll die Offenbarung alle solche Alternativen, Modifikationen und Variationen umfassen, die in den Schutzbereich der umfassten Ansprüche fallen. Alle hierein offenbarten oder in den beiliegenden Zeichnungen gezeigten Gegenstände sind in einem darstellenden und nicht in einem einschränkenden Sinn zu interpretieren.
  • Diese schriftliche Beschreibung verwendet Beispiele, um bestimmte Ausführungsbeispiele der Offenbarung, umfassend den besten Modus, zu offenbaren und auch um jedem Fachmann auf dem Gebiet zu ermöglichen, bestimmte Ausführungsbeispiele der Offenbarung auszuführen, umfassend ein Herstellen und Verwenden jeglicher Vorrichtung, Bauelemente oder Systeme und ein Ausführen jeglicher einbezogener Verfahren und Prozesse. Der patentfähige Schutzumfang bestimmter Ausführungsbeispiele der Erfindung wird in den Ansprüchen definiert und kann andere Beispiele umfassen, die dem Fachmann auf dem Gebiet in den Sinn kommen. Solche andere Beispiele sollen innerhalb des Schutzbereichs der Ansprüche liegen, wenn sie strukturelle Elemente aufweisen, die nicht von der wörtlichen Sprache der Ansprüche abweichen, oder wenn sie entsprechende strukturelle Elemente mit unerheblichen Unterschieden von der wörtlichen Sprache der Ansprüche umfassen.
  • Gemäß beispielhaften Ausführungsbeispielen der Offenbarung kann es ein Halbleitergehäuse geben mit einer ersten Verbindungsschicht; einem optischen Die, der über der ersten Verbindungsschicht angeordnet ist; einer zweiten Verbindungsschicht, die über dem optischen Die angeordnet ist, wobei die zweite Verbindungsschicht mindestens eine Metall-Leiterbahn umfasst, die mit dem optischen Die elektrisch gekoppelt ist; und einer optischen Faser, die mit dem optischen Die optisch gekoppelt und unter Verwendung eines Epoxids angebracht ist. Bei einigen beispielhaften Ausführungsbeispielen kann das Halbleitergehäuse einen Wellenleiter umfassen, der mit dem optischen Die optisch gekoppelt ist, wobei die zweite Verbindungsschicht über dem Wellenleiter liegt. Bei weiteren beispielhaften Ausführungsbeispielen kann der Wellenleiter eine untere Ummantelungsschicht, eine Kernschicht und eine obere Ummantelungsschicht umfassen. Bei noch weiteren beispielhaften Ausführungsbeispielen umfasst der optische Die einen kantenemittierenden Laser, wobei der kantenemittierende Laser mit der Kernschicht ausgerichtet ist. Bei noch weiteren beispielhaften Ausführungsbeispielen kann eine dritte Verbindungsschicht über der ersten Verbindungsschicht angeordnet sein und unter der zweiten Verbindungsschicht liegen. Bei einigen beispielhaften Ausführungsbeispielen ist der optische Die derart angeordnet, dass er über einem ersten Abschnitt der ersten Verbindungsschicht liegt, und die dritte Verbindungsschicht ist derart angeordnet, dass sie über einem zweiten Abschnitt der ersten Verbindungsschicht liegt, wobei die dritte Verbindungsschicht nicht auf dem ersten Abschnitt der ersten Verbindungsschicht angeordnet ist.
  • Bei einigen beispielhaften Ausführungsbeispielen der Offenbarung umfasst die zweite Verbindungsschicht ein dielektrisches Material und wobei der optische Die durch das dielektrische Material eingekapselt ist. Bei weiteren beispielhaften Ausführungsbeispielen liegt das Epoxid über einem ersten Abschnitt der ersten Verbindungsschicht und die zweite Verbindungsschicht liegt über einem zweiten Abschnitt der ersten Verbindungsschicht, wobei die zweite Verbindungsschicht nicht über dem zweiten Abschnitt der ersten Verbindungsschicht liegt. Bei noch weiteren beispielhaften Ausführungsbeispielen kann das Halbleitergehäuse mindestens eine elektronische Komponente umfassen, wobei die mindestens eine elektronische Komponente mit dem optischen Die über die zweite Verbindungsschicht elektrisch gekoppelt ist. Bei noch weiteren beispielhaften Ausführungsbeispielen umfasst das Epoxid mindestens eines von: (i) einem optischen Epoxid, oder (ii) einem B-Stufen-Epoxid. Bei einigen beispielhaften Ausführungsbeispielen umfasst das Halbleitergehäuse eine oder mehrere Gehäuse-zu-Platine Verbindungen.
  • Gemäß beispielhaften Ausführungsbeispielen der Offenbarung kann es ein Verfahren geben umfassend ein Bereitstellen eines Halbleitergehäusesubstrats mit einer ersten Verbindungsschicht, wobei die erste Verbindungsschicht ein erstes dielektrisches Material umfasst; Entfernen eines ersten Abschnitts des ersten dielektrischen Materials, um einen ersten Hohlraum zu definieren; Bereitstellen eines optischen Dies in dem ersten Hohlraum; Bilden eines optischen Wellenleiters in dem ersten Hohlraum; Bilden einer zweiten Verbindungsschicht, die über dem optischen Die liegt, wobei die zweite Verbindungsschicht ein zweites dielektrisches Material aufweist; Entfernen eines zweiten Abschnitts des zweiten dielektrischen Materials, um einen zweiten Hohlraum zu definieren; und Bereitstellen einer optischen Faser in dem zweiten Hohlraum, die mit dem optischen Die optisch gekoppelt ist. Bei einigen beispielhaften Ausführungsbeispielen umfasst die erste Verbindungsschicht eine oder mehrere metallische Leiterbahnen. Bei noch weiteren beispielhaften Ausführungsbeispielen umfasst das Entfernen des ersten Abschnitts des ersten dielektrischen Materials mindestens eines von: (i) Laserablation, (ii) Nassätzen, (iii) Trockenätzen oder (iv) Sägen mit gesteuerter Tiefe. Bei noch weiteren beispielhaften Ausführungsbeispielen umfasst das Entfernen des ersten Abschnitts des ersten dielektrischen Materials das Entfernen des ersten Abschnitts des ersten dielektrischen Materials an einem Rand des Halbleitergehäusesubstrats.
  • Gemäß beispielhaften Ausführungsbeispielen der Offenbarung umfasst das Bilden des optischen Wellenleiters in dem ersten Hohlraum ferner das Bilden einer unteren Ummantelungsschicht; das Bilden einer Kernschicht, wobei die Kernschicht mit einem emittierenden Rand des optischen Dies ausgerichtet ist; und das Bilden einer oberen Ummantelungsschicht. Bei weiteren beispielhaften Ausführungsbeispielen umfasst das Bilden einer zweiten Verbindungsschicht, die über dem optischen Die liegt, das Bilden einer metallischen Leiterbahn in der zweiten Verbindungsschicht, wobei die metallischen Leiterbahn mit mindestens einem elektrischen Kontakt des optischen Dies elektrisch gekoppelt ist. Bei noch weiteren beispielhaften Ausführungsbeispielen umfasst das Verfahren das Anordnen von einer oder mehreren integrierten Schaltungen über der zweiten Verbindungsschicht. Bei noch weiteren beispielhaften Ausführungsbeispielen umfasst das Bereitstellen der optischen Faser in dem zweiten Hohlraum, und die mit dem optischen Die optisch gekoppelt ist, ein Bereitstellen eines Epoxids auf dem zweiten Hohlraum, Ausrichten und Platzieren der optischen Faser in dem Epoxid; und Aushärten des Epoxids. Bei einigen weiteren beispielhaften Ausführungsbeispielen umfasst das Ausrichten der optischen Faser ein Versorgen des optischen Dies mit Energie; Überwachen einer Intensität einer optischen Ausgabe, die mit der optischen Faser von dem optischen Die gekoppelt ist; und Ausrichten der optischen Faser basierend zumindest teilweise auf der Intensität.

Claims (25)

  1. Ein Halbleitergehäuse, umfassend: eine erste Verbindungsschicht; einen optischen Die, der über der ersten Verbindungsschicht angeordnet ist; eine zweite Verbindungsschicht, die über dem optischen Die angeordnet ist, wobei die zweite Verbindungsschicht mindestens eine Metall-Leiterbahn umfasst, die mit dem optischen Die elektrisch gekoppelt ist; und eine optische Faser, die mit dem optischen Die optisch gekoppelt und unter Verwendung eines Epoxids angebracht ist.
  2. Das Halbleitergehäuse gemäß Anspruch 1, ferner umfassend einen Wellenleiter, der mit dem optischen Die optisch gekoppelt ist, wobei die zweite Verbindungsschicht über dem Wellenleiter liegt.
  3. Das Halbleitergehäuse gemäß Anspruch 2, wobei der Wellenleiter eine untere Ummantelungsschicht, eine Kernschicht, und eine obere Ummantelungsschicht umfasst.
  4. Das Halbleitergehäuse gemäß Anspruch 3, wobei der optische Die einen kantenemittierenden Laser umfasst, wobei der kantenemittierende Laser mit der Kernschicht ausgerichtet ist.
  5. Das Halbleitergehäuse gemäß Anspruch 1, ferner umfassend eine dritte Verbindungsschicht, die über der ersten Verbindungsschicht angeordnet ist und unter der zweiten Verbindungsschicht liegt.
  6. Das Halbleitergehäuse gemäß Anspruch 5, wobei der optische Die derart angeordnet ist, dass er über einem ersten Abschnitt der ersten Verbindungsschicht liegt, und die dritte Verbindungsschicht derart angeordnet ist, dass sie über einem zweiten Abschnitt der ersten Verbindungsschicht liegt, wobei die dritte Verbindungsschicht nicht auf dem ersten Abschnitt der ersten Verbindungsschicht angeordnet ist.
  7. Das Halbleitergehäuse gemäß Anspruch 1, wobei die zweite Verbindungsschicht ein dielektrisches Material umfasst und wobei der optische Die durch das dielektrische Material eingekapselt ist.
  8. Das Halbleitergehäuse gemäß Anspruch 1, wobei das Epoxid über einem ersten Abschnitt der ersten Verbindungsschicht liegt und die zweite Verbindungsschicht über einem zweiten Abschnitt der ersten Verbindungsschicht liegt, wobei die zweite Verbindungsschicht nicht über dem zweiten Abschnitt der ersten Verbindungsschicht liegt.
  9. Das Halbleitergehäuse gemäß Anspruch 1, ferner umfassend mindestens eine elektronische Komponente, wobei die mindestens eine elektronische Komponente mit dem optischen Die über die zweite Verbindungsschicht elektrisch gekoppelt ist.
  10. Das Halbleitergehäuse gemäß Anspruch 1, das Epoxid umfassend mindestens eines von: (i) einem optischen Epoxid, oder (ii) einem B-Stufen-Epoxid.
  11. Das Halbleitergehäuse gemäß einem der Ansprüche 1-10, ferner umfassend eine oder mehrere Gehäuse-zu-Platine Verbindungen.
  12. Ein Verfahren, umfassend: Bereitstellen eines Halbleitergehäusesubstrats mit einer ersten Verbindungsschicht, wobei die erste Verbindungsschicht ein erstes dielektrisches Material umfasst; Entfernen eines ersten Abschnitts des ersten dielektrischen Materials, um einen ersten Hohlraum zu definieren; Bereitstellen eines optischen Dies in dem ersten Hohlraum; Bilden eines optischen Wellenleiters in dem ersten Hohlraum; Bilden einer zweiten Verbindungsschicht, die über dem optischen Die liegt, wobei die zweite Verbindungsschicht ein zweites dielektrisches Material aufweist; Entfernen eines zweiten Abschnitts des zweiten dielektrischen Materials, um einen zweiten Hohlraum zu definieren; und Bereitstellen einer optischen Faser in dem zweiten Hohlraum, die mit dem optischen Die optisch gekoppelt ist.
  13. Das Verfahren gemäß Anspruch 12, wobei die erste Verbindungsschicht eine oder mehrere metallische Leiterbahnen umfasst.
  14. Das Verfahren gemäß Anspruch 12, das Entfernen des ersten Abschnitts des ersten dielektrischen Materials umfassend mindestens eines von: (i) Laserablation, (ii) Nassätzen, (iii) Trockenätzen oder (iv) Sägen mit gesteuerter Tiefe.
  15. Das Verfahren gemäß Anspruch 12, wobei das Entfernen des ersten Abschnitts des ersten dielektrischen Materials das Entfernen des ersten Abschnitts des ersten dielektrischen Materials an einem Rand des Halbleitergehäusesubstrats umfasst.
  16. Das Verfahren gemäß Anspruch 12, das Bilden des optischen Wellenleiters in dem ersten Hohlraum ferner umfassend: Bilden einer unteren Ummantelungsschicht; Bilden einer Kernschicht, wobei die Kernschicht mit einem emittierenden Rand des optischen Dies ausgerichtet ist; und Bilden einer oberen Ummantelungsschicht.
  17. Das Verfahren gemäß Anspruch 12, wobei das Bilden einer zweiten Verbindungsschicht, die über dem optischen Die liegt, das Bilden einer metallischen Leiterbahn in der zweiten Verbindungsschicht umfasst, wobei die metallische Leiterbahn mit mindestens einem elektrischen Kontakt des optischen Dies elektrisch gekoppelt ist.
  18. Das Verfahren gemäß Anspruch 12, ferner umfassend das Anordnen von einer oder mehreren integrierten Schaltungen über der zweiten Verbindungsschicht.
  19. Das Verfahren gemäß Anspruch 12, das Bereitstellen der optischen Faser in dem zweiten Hohlraum, und die mit dem optischen Die optisch gekoppelt ist, umfassend: Bereitstellen eines Epoxids auf dem zweiten Hohlraum; Ausrichten und Platzieren der optischen Faser in dem Epoxid; und Aushärten des Epoxids.
  20. Das Verfahren gemäß einem der Ansprüche 12-19, das Ausrichten der optischen Faser umfassend: Versorgen des optischen Dies mit Energie; Überwachen einer Intensität einer optischen Ausgabe, die mit der optischen Faser von dem optischen Die gekoppelt ist; und Ausrichten der optischen Faser basierend zumindest teilweise auf der Intensität.
  21. Ein elektronisches Bauelement, umfassend: ein Halbleitergehäuse, das Halbleitergehäuse umfassend: eine erste Verbindungsschicht; einen optischen Die, der über der ersten Verbindungsschicht angeordnet ist; eine zweite Verbindungsschicht, die über dem optischen Die angeordnet ist, wobei die zweite Verbindungsschicht mindestens eine Metall-Leiterbahn umfasst, die mit dem optischen Die elektrisch gekoppelt ist; und eine optische Faser, die mit dem optischen Die optisch gekoppelt und unter Verwendung eines Epoxids angebracht ist.
  22. Das elektronische Bauelement gemäß Anspruch 21, wobei das Halbleitergehäuse ferner einen Wellenleiter umfasst, der mit dem optischen Die optisch gekoppelt ist, wobei die zweite Verbindungsschicht über dem Wellenleiter liegt.
  23. Das elektronische Bauelement gemäß Anspruch 22, wobei der Wellenleiter eine untere Ummantelungsschicht, eine Kernschicht, und eine obere Ummantelungsschicht umfasst.
  24. Das elektronische Bauelement gemäß Anspruch 23, wobei der optische Die einen kantenemittierenden Laser umfasst, wobei der kantenemittierende Laser mit der Kernschicht ausgerichtet ist.
  25. Das elektronische Bauelement gemäß einem der Ansprüche 21-24, wobei das Halbleitergehäuse ferner eine dritte Verbindungsschicht umfasst, die über der ersten Verbindungsschicht angeordnet ist und unter der zweiten Verbindungsschicht liegt.
DE112016007062.4T 2016-07-14 2016-07-14 Halbleitergehäuse mit eingebettetem optischem Die, sowie Verfahren und elekronisches Bauelement Active DE112016007062B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/042287 WO2018013122A1 (en) 2016-07-14 2016-07-14 Semiconductor package with embedded optical die

Publications (2)

Publication Number Publication Date
DE112016007062T5 true DE112016007062T5 (de) 2019-03-28
DE112016007062B4 DE112016007062B4 (de) 2022-01-05

Family

ID=60953279

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016007062.4T Active DE112016007062B4 (de) 2016-07-14 2016-07-14 Halbleitergehäuse mit eingebettetem optischem Die, sowie Verfahren und elekronisches Bauelement

Country Status (3)

Country Link
US (2) US11156788B2 (de)
DE (1) DE112016007062B4 (de)
WO (1) WO2018013122A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10859776B2 (en) * 2018-04-06 2020-12-08 The Regents Of The University Of California Optical-electrical interposers
KR20220019217A (ko) * 2018-05-08 2022-02-16 티티엠 테크놀로지즈, 인크. 고-밀도 광 도파관 구조체 및 인쇄 회로 보드 및 이의 준비 방법
US11342256B2 (en) 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
CN110673279A (zh) * 2019-11-19 2020-01-10 华进半导体封装先导技术研发中心有限公司 一种边耦合光电器件封装结构及其制备方法
US11387374B2 (en) * 2019-11-26 2022-07-12 Corning Research & Development Corporation Optoelectronic package assemblies including solder reflow compatible fiber array units and methods for assembling the same
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
WO2022264321A1 (ja) * 2021-06-16 2022-12-22 日本電信電話株式会社 光回路デバイスのパッケージ構造およびその製造方法
US20230090863A1 (en) * 2021-09-22 2023-03-23 Intel Corporation Optical waveguide edge coupling within a substrate
CN114325965A (zh) * 2021-12-28 2022-04-12 华进半导体封装先导技术研发中心有限公司 一种光芯片和电芯片的封装结构及其制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265177A (en) 1992-05-08 1993-11-23 At&T Bell Laboratories Integrated optical package for coupling optical fibers to devices with asymmetric light beams
GB2280544B (en) * 1993-07-30 1997-01-08 Northern Telecom Ltd Providing optical coupling with single crystal substrate mounted electro-optic transducers
US6845184B1 (en) * 1998-10-09 2005-01-18 Fujitsu Limited Multi-layer opto-electronic substrates with electrical and optical interconnections and methods for making
JP3059171B1 (ja) 1999-09-14 2000-07-04 株式会社東芝 光ファイバ出力半導体装置
JP2003294964A (ja) 2002-04-03 2003-10-15 Sumitomo Electric Ind Ltd 光通信モジュール
US7203387B2 (en) * 2003-09-10 2007-04-10 Agency For Science, Technology And Research VLSI-photonic heterogeneous integration by wafer bonding
US7251389B2 (en) * 2005-09-26 2007-07-31 Intel Corporation Embedded on-die laser source and optical interconnect
US7373033B2 (en) 2006-06-13 2008-05-13 Intel Corporation Chip-to-chip optical interconnect
WO2013095426A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Fabrication of planar light-wave circuits (plcs) for optical i/o
US9507086B2 (en) * 2011-12-30 2016-11-29 Intel Corporation Optical I/O system using planar light-wave integrated circuit
DK2775806T3 (en) * 2013-03-07 2015-06-01 Tyco Electronics Svenska Holdings Ab Optical receiver and transceiver operating this
CN106062970B (zh) * 2013-03-11 2018-05-08 英特尔公司 用于硅基光子集成电路的具有凹角镜的低电压雪崩光电二极管
US9939578B2 (en) * 2013-05-10 2018-04-10 Intel Corporation Low cost integration of optical components in planar lightwave circuits
US9442254B2 (en) * 2013-06-10 2016-09-13 Freescale Semiconductor, Inc. Method and apparatus for beam control with optical MEMS beam waveguide
US9946042B2 (en) * 2014-11-11 2018-04-17 Rockley Photonics Limited Electronic/photonic chip integration and bonding
US9360644B2 (en) * 2014-09-08 2016-06-07 International Business Machines Corporation Laser die and photonics die package
KR101906592B1 (ko) * 2014-11-27 2018-10-12 한국전자통신연구원 광모듈
US20170330876A1 (en) * 2014-12-02 2017-11-16 Glenn J. Leedy Vertical system integration
US20160266332A1 (en) * 2015-03-10 2016-09-15 Global Foundries Inc. Optical die packaging
EP3308206B1 (de) * 2015-06-15 2021-01-13 RWTH Aachen Selbstausrichtung für vorrichtung mit einem fotonischen bauelement
WO2017091206A1 (en) * 2015-11-24 2017-06-01 Hewlett Packard Enterprise Development Lp Interfacing a ferrule with a socket
US9829626B2 (en) * 2016-01-13 2017-11-28 Oracle International Corporation Hybrid-integrated multi-chip module
US10242976B2 (en) * 2016-12-31 2019-03-26 Intel Corporation In-package photonics integration and assembly architecture
US10859776B2 (en) * 2018-04-06 2020-12-08 The Regents Of The University Of California Optical-electrical interposers

Also Published As

Publication number Publication date
US11156788B2 (en) 2021-10-26
US20190302379A1 (en) 2019-10-03
US20210405306A1 (en) 2021-12-30
WO2018013122A1 (en) 2018-01-18
DE112016007062B4 (de) 2022-01-05

Similar Documents

Publication Publication Date Title
DE112016007062B4 (de) Halbleitergehäuse mit eingebettetem optischem Die, sowie Verfahren und elekronisches Bauelement
DE102019117283B4 (de) Optischer Transceiver und Herstellungsverfahren dafür
DE112013000405T5 (de) Film-Interposer für integrierte Schaltkreise
DE112009002155B4 (de) Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung
DE202018101163U1 (de) Integration von Silicium-Photonik-IC für hohe Datenrate
DE112016006704T5 (de) Halbleiterbaugruppe mit abgestütztem gestapeltem Halbleiterplättchen
DE102017200124A1 (de) Wafer Level Packages mit integrierter oder eingebetteter Antenne
DE102014104989A1 (de) Integrierte Schaltungs-Gehäusebaugruppen, die eine Glas-Lötstoppmaskenschicht enthalten
DE102019118492A1 (de) Eingebettete spannungsreglerstruktur undverfahren zum bilden derselben
DE102019117199A1 (de) Fan-out-packages und verfahren zu deren herstellung
EP3346494B1 (de) Wafer level package mit zumindest einem integrierten antennenelement
DE112011105977B4 (de) Raster-Interposer und Fügeverfahren
DE102020127625A1 (de) Mikroelektronisches gehäuse mit substratintegrierten komponenten
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE102019005046A1 (de) Multichip-packungsstruktur für einen bildsensor
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE102020124814A1 (de) Hybridkernsubstratarchitektur für hochgeschwindigkeitssignalisierung und fli/slizuverlässigkeit und herstellung davon
DE102019105020A1 (de) Mechanisches anbringungsverfahrensgebiet für fan-out-packaging-pop
DE112017004646T5 (de) Nickel-Zinn-Mikrohöcker-Strukturen und Verfahren zum Herstellen derselben
DE102018113003A1 (de) Halbleitergehäuse mit einem Hohlraum
DE102019203362B4 (de) Baugruppenintegriertes system (sip) und herstellungsverfahren
DE102020120097A1 (de) Halbleitervorrichtunge und herstellungsverfahren
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE112019003318T5 (de) In ein substrat eingebettete magnetkerninduktivitäten
DE102022120948A1 (de) Halbleiterbauelement mit lötfreier die-verbindung zur distributionsschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112016007619

Country of ref document: DE

R020 Patent grant now final