DE112016006061T5 - Abschirmung gegen elektromagnetische Störungen für System-in-Package-Technologie - Google Patents

Abschirmung gegen elektromagnetische Störungen für System-in-Package-Technologie Download PDF

Info

Publication number
DE112016006061T5
DE112016006061T5 DE112016006061.0T DE112016006061T DE112016006061T5 DE 112016006061 T5 DE112016006061 T5 DE 112016006061T5 DE 112016006061 T DE112016006061 T DE 112016006061T DE 112016006061 T5 DE112016006061 T5 DE 112016006061T5
Authority
DE
Germany
Prior art keywords
package
conductive paste
emi
shield
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016006061.0T
Other languages
English (en)
Inventor
Eric J. Li
Yoshihiro Tomita
Nachiket R. Raravikar
Robert L. Sankman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112016006061T5 publication Critical patent/DE112016006061T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Geometry (AREA)
  • Signal Processing (AREA)

Abstract

Ausführungsformen richten sich allgemein an die Abschirmung vor elektromagnetischen Störungen für die System-in-Package-Technologie. Eine Ausführungsform eines System-in-Package weist ein Substrat; Chips und Komponenten, die an dem Substrat angebracht sind; dielektrisches Formen über die Chips und Komponenten; und eine Abschirmung gegen elektromagnetische Störungen (EMI) auf. Die EMI-Abschirmung, die aus einer leitfähigen Paste gebildet wird, und die EMI-Abschirmung stellen eine Kombination aus einer internen EMI-Abschirmung zwischen Chips und Komponenten des System-in-Package und einer externen EMI-Abschirmung für das System-in-Package bereit.

Description

  • TECHNISCHES GEBIET
  • Hierin beschriebene Ausführungsformen beziehen sich allgemein auf das Gebiet der elektronischen Vorrichtungen und insbesondere auf die Abschirmung von elektromagnetischen Störungen für die System-in-Package-Technologie.
  • ALLGEMEINER STAND DER TECHNIK
  • Bei der Herstellung eines System-in-Package (SiP) ist einer der notwendigen Prozesse das Auftragen einer Abschirmung gegen elektromagnetische Störungen (EMI), die zum Minimieren der EMI zwischen den Komponenten in dem Gehäuse und mit anderen Vorrichtungen erforderlich ist.
  • Ein herkömmliches Verfahren zur EMI-Abschirmung für ein System-in-Package mit einem kleinen Formfaktor ist ein zweistufiger Prozess, bei dem auf einen Laser-TrenchBohrprozess durch die Form eine Abgabe oder ein Drucken von leitfähiger Paste folgt, um eine interne EMI-Abschirmung zwischen den Komponenten in dem SiP zu bilden. Üblicherweise wird dann ein physischer Dampfabscheidungsprozess durch Sputtern von Kupfer verwendet, um eine externe EMI-Abschirmung für das gesamte SiP herzustellen.
  • Dieses herkömmliche EMI-Abschirmverfahren ist, obwohl es im Allgemeinen effektiv zum Herstellen einer EMI-Abschirmung in einem kleinen Formfaktor ist, aufgrund der Zweistufen-Verarbeitung der EMI-Abschirmung und aufgrund der hohen Anlagekosten und der geringen Abscheidungsrate des Sputterprozesses komplex und kostenaufwändig.
  • Figurenliste
  • Hierin beschriebene Ausführungsformen sind in den Figuren der beiliegenden Zeichnungen beispielhaft und nicht einschränkend dargestellt, wobei ähnliche Bezugszeichen ähnliche Elemente bezeichnen.
    • 1 ist eine Darstellung der EMI-Abschirmprozesse für ein System-in-Package gemäß einer Ausführungsform;
    • 2A ist eine Darstellung der anfänglichen Prozesse für die Herstellung er Vorrichtung gemäß einer Ausführungsform;
    • 2B ist eine Darstellung des Trenchbohrens für die interne EMI-Abschirmung;
    • 3A ist eine Darstellung der Kugelanbringung und Vereinzelung der Vorrichtung gemäß einer Ausführungsform;
    • 3B ist eine Darstellung des Druckens und Sinterns der leitfähigen Paste;
    • 3C ist eine Darstellung der Kugelanbringung und Vorrichtungsvereinzelung;
    • 4A ist eine Darstellung der Aufnahme und Platzierung von Vorrichtungen auf einem Träger gemäß einer Ausführungsform;
    • 4B ist eine Darstellung der Aufnahme und Platzierung von Vorrichtungen auf einem Träger in einem Prozess;
    • 5A ist eine Darstellung des Auftrags von leitfähiger Paste gemäß einer Ausführungsform;
    • 5B ist eine Darstellung eines konformen Sputterns für die externe EMI-Abschirmung in einem Prozess;
    • 6A ist eine Darstellung der Trägerablösung und -vereinzelung gemäß einer Ausführungsform;
    • 6B ist eine Darstellung der Trägerablösung in einem Prozess;
    • 7 ist eine Darstellung eines System-in-Package gemäß einer Ausführungsform;
    • 8 ist eine Darstellung eines System-in-Package, das in einem Prozess hergestellt wird;
    • 9 ist eine Darstellung einer Ausführungsform eines mobilen Geräts, das ein System-in-Package gemäß einer Ausführungsform aufweist; und
    • 10 ist eine Darstellung eines Prozesses zur Herstellung eines System-in-Package mit einer kombinierten internen und externen EMI-Abschirmung gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Hierin beschriebene Ausführungsformen richten sich allgemein an die Abschirmung gegen elektromagnetische Störungen für die System-in-Package-Technologie.
  • Für den Zweck dieser Beschreibung bedeuten die Folgenden Begriffe Folgendes:
    • „System-in-Package“ oder „SiP“ bezeichnet ein Gehäuse oder Modul, das eine Vielzahl von integrierten Schaltungen aufweist und das alle oder einen Teil der Funktionen eines elektronischen Systems, einschließlich eines mobilen elektronischen Geräts, bereitstellt.
    • „Mobiles elektronisches Gerät“ oder „mobiles Gerät“ bezeichnet ein Smartphone, eine Smartwatch, einen Tablet-Computer, ein Notebook oder einen Laptop, einen tragbaren Computer, ein mobiles Internetgerät, eine tragbare Technologie oder ein anderes mobiles elektronisches Gerät, das Verarbeitungskapazitäten aufweist.
  • In einigen Ausführungsformen weist eine Vorrichtung, ein System oder ein Verfahren eine kostengünstige Herstellung einer elektromagnetischen Abschirmung für eine System-in-Package-Technologie auf. In einigen Ausführungsformen erfordert ein interner und externer EMI-Abschirmprozess nur einen einzigen Prozess, wobei der Prozess unter Verwendung von kostengünstiger und Hochdurchsatz-Leitpasten-Drucktechnologie angewendet wird.
  • In einigen Ausführungsformen wird eine kostengünstige und Hochdurchsatz-Leitpasten-Drucktechnologie in einem einzigen Verarbeitungsschritt verwendet, um sowohl die interne EMI-Abschirmung zwischen Komponenten im SiP als auch die externe EMI-Abschirmung für das gesamte SiP zu bilden. In einigen Ausführungsformen vereinfacht ein einziger Prozess für die interne und externe EMI-Abschirmung den Montageprozessfluss und beseitigt die Notwendigkeit eines kostenaufwändigen und langsamen Sputterprozesses. Im Allgemeinen ist ein Sputtern, das die Menge an Materialien benutzt, die für EMI benötigt wird, sehr langsam. Aus diesem Grund würde der Sputterprozess üblicherweise ein Mehrfaches länger dauern als ein Prozess zum Abscheiden einer leitfähigen Paste.
  • Ausführungsformen sind nicht auf eine bestimmte leitfähige Paste beschränkt. Eine leitfähige Paste weist im Allgemeinen leitfähiges Material in einer Klebstoffgrundmasse (wie einer Epoxygrundmasse) auf. In einigen Ausführungsformen wird eine leitfähige Paste gewählt, um einen elektrischen Kontakt mit den Kupferseitenwänden des Gehäuses herzustellen. In einigen Ausführungsformen weist eine leitfähige Paste ein ausreichend hohes Maß an Leitfähigkeit sowie angemessene ausreichende Klebeigenschaften auf.
  • 1 ist eine Darstellung der EMI-Abschirmprozesse für ein System-in-Package gemäß einer Ausführungsform. In einem herkömmlichen Prozess beinhaltet eine Verarbeitung der EMI-Abschirmung ein Drucken und Sintern für eine interne EMI-Abschirmung 110, gefolgt von einem Sputtern des Materials für eine externe EMI 120. Diese Prozesse tragen zu den Kosten und der Komplexität der gesamten Geräteherstellung bei.
  • In einigen Ausführungsformen wird die Verarbeitung der EMI-Abschirmung modifiziert, um nur einen einzigen Druckprozess für eine leitfähige Paste für die interne und externe EMI-Abschirmung anstelle des Druckens und Sputterns einzuschließen. Auf diese Weise kann eine effizientere und kostengünstigere Herstellung erreicht werden, indem der kostenaufwändige Sputterprozess aus dem Montageprozessfluss beseitigt wird.
  • In einigen Ausführungsform beinhaltet ein Prozess:
    1. 1 - Umschließen eines Gehäuses mit Leitpasten-EMI für sowohl die interne als auch externe EMI-Abschirmung; und
    2. 2 - Bereitstellen eines Trenchs zwischen Vorrichtungen, der ausreichend breit ist, um ein Sägen durch die leitfähige Paste zum Vereinzeln der Vorrichtungen zu ermöglichen.
  • Obwohl der spezifische Widerstand der leitfähigen Paste höher als derjenige von gesputtertem Cu (Kupfer) ist und daher eine dickere Abschirmung und geringfügig größere Formfaktoren erfordert, können die Kosteneinsparungen, die durch die Vereinfachung des Prozesses und die Beseitigung des kostenaufwändigen und langsamen Sputterprozesses erzielt werden, in einem Herstellungsprozess insgesamt erheblich sein.
  • 2A ist eine Darstellung der anfänglichen Prozesse für die Herstellung der Vorrichtung gemäß einer Ausführungsform. In einigen Ausführungsformen wird eine Vorlötmittel-Bildung durch das Drucken der Paste bereitgestellt. In einigen Ausführungsformen wird eine Vielzahl von Chips und Komponenten (wie der Chip C1 210 und der Chip C2 215) an einem Substratstreifen 220 zusammen mit dem Auftrag des Vorlötmittels 225 angebracht. In einigen Ausführungsformen beinhaltet ein Prozess weiterhin die kapillare Unterfüllung (CUF) (falls notwendig) und die Formgebung mit dielektrischem Material 230, um die Anfangselemente zu bilden. In einigen Ausführungsformen weist der Substratstreifen Randkontakte (die im Allgemeinen Kupferkontaktwände sind) 235 auf.
  • 2B ist eine Darstellung des Trenchbohrens für die interne EMI-Abschirmung. In einigen Ausführungsformen wird ein Trenchbohrprozess durch die Form für die interne EMI-Abschirmung unter Einsatz des Vorlötmittels 225 als ein Laseranschlag verwendet. In einigen Ausführungsformen weist ein System-in-Package mindestens einen gebohrten Trench zur Bildung einer internen EMI-Abschirmung auf.
  • 3A ist eine Darstellung der Kugelanbringung und Vereinzelung der Vorrichtung gemäß einer Ausführungsform. In einigen Ausführungsformen beinhaltet ein Prozess eine Kugelanbringung 240 und das Vereinzeln der System-in-Package-Vorrichtungen 245, um die Randkontakte 235 zur Verbindung mit einer Grundfläche freizulegen. In einigen Ausführungsformen wird zu diesem Zeitpunkt in einem Herstellungsprozess keine leitfähige Paste aufgebracht.
  • 3B ist demgegenüber eine Darstellung des Druckens und Sinterns der leitfähigen Paste. Wie dargestellt, beinhaltet ein herkömmlicher Prozess das Drucken und Sintern der leitfähigen Paste 250 (wobei die Temperatur und Dauer, die zum Sintern erforderlich sind, von dem bestimmten Material abhängig ist) für die interne EMI-Abschirmung. 3C ist eine Darstellung der Kugelanbringung und Vereinzelung der Vorrichtung. Wie dargestellt, beinhaltet ein herkömmlicher Prozess eine Kontaktanbringung 240 und das Vereinzeln der System-in-Package-Vorrichtungen 245, um die Randkontakte 235 freizulegen. Dies geschieht jedoch im Anschluss an den Druck- und Sinterprozess für die leitfähige Paste 250 aus 3B.
  • 4A ist eine Darstellung der Aufnahme und Platzierung von Vorrichtungen auf einem Träger gemäß einer Ausführungsform. In einigen Ausführungsformen geht ein Prozess weiter zur Aufnahme und Platzierung der vereinzelten Vorrichtungen 245 auf einem Träger 260, um mit einem Klebstoff 255 damit verbunden zu werden. In einigen Ausführungsformen beinhaltet ein Prozess das Platzieren von Vorrichtungen mit ausreichendem Abstand, um einen Sägeprozess durch die leitfähige Paste bei Abschluss des Herstellungsprozesses zu ermöglichen. In einigen Ausführungsformen hängt der Abstand zwischen den Vorrichtungen von einer gewählten Vereinzelungstechnologie für den Prozess ab.
  • 4B ist eine Darstellung der Aufnahme und Platzierung von Vorrichtungen auf einem Träger in einem Prozess. Wie dargestellt, wird ein herkömmlicher Prozess mit der Aufnahme und Platzierung der vereinzelten Vorrichtungen 245 auf einem Träger 260 fortgesetzt, um mit einem Klebstoff 255 damit verbunden zu werden. Die Vorrichtungen weisen jedoch die zuvor aufgebrachte leitfähige Paste 250 auf.
  • 5A ist eine Darstellung des Auftrags von leitfähiger Paste gemäß einer Ausführungsform. In einigen Ausführungsformen wird ein Prozess mit Vakuumdrucken der leitfähigen Paste 265 angewendet, um Lufteinschlüsse oder Porenbildungen in dem aufgebrachten Material zu entfernen, gefolgt von Sintern. In einigen Ausführungsformen wird der Vakuumdruckvorgang angewendet, um eine adäquate Abdeckung und Beseitigung des Auftrags von leitfähiger Paste bereitzustellen.
  • Demgegenüber ist 5B eine Darstellung eines konformen Sputterns für die externe EMI-Abschirmung in einem Prozess. Wie in 5B dargestellt, wird ein herkömmlicher Prozess mit konformem Sputtern der Vorrichtung fortgesetzt, um eine externe EMI-Abschirmung 270 zu erzeugen (wobei sich konformes Sputtern auf die Bildung einer Beschichtung bezieht, die sich an die Konturen der Vorrichtung anpasst).
  • 6A ist eine Darstellung der Trägerablösung und -vereinzelung gemäß einer Ausführungsform. In einigen Ausführungsformen beinhaltet ein Prozess ferner das Lösen des Klebstoffs und Ablösen des Trägers sowie das Vereinzeln der SiP-Vorrichtungen, wobei das Vereinzeln ein Durchschneiden der leitfähigen Paste 265 erfordert.
  • Demgegenüber ist 6B eine Darstellung der Trägerablösung in einem Prozess. Wie in 6B dargestellt, wird ein herkömmlicher Prozess mit der Lösung des Klebstoffs 255 und der Ablösung der zuvor vereinzelten Vorrichtungen von dem Träger 260 fortgesetzt.
  • 7 ist eine Darstellung eines System-in-Package gemäß einer Ausführungsform. In einigen Ausführungsformen umfasst ein System-in-Package 700 eine Vielzahl von Chips und Komponenten, einschließlich z. B. Chips C1 und C2, die an einem Substrat 720 angebracht sind, an dem Kugelkontakte 740 angebracht werden können. In einigen Ausführungsformen werden die Chips und Komponenten in einer formgebenden dielektrischen Verbindung 735 geformt, um ein System-in-Package zu erzeugen. In einigen Ausführungsformen weist das System-in-Package mindestens einen lasergebohrten Trench 727 zur internen EMI-Abschirmung auf.
  • In einigen Ausführungsformen weist das System-in-Package eine kombinierte interne und externe EMI-Abschirmung auf, die mit einer leitfähigen Paste 765 hergestellt ist. In einigen Ausführungsformen weist die Abschirmung eine leitfähige Paste auf, die vakuumgedruckt und gesintert ist, um die interne und externe EMI-Abschirmung zu erzeugen.
  • 8 ist eine Darstellung eines System-in-Package, das in einem Prozess hergestellt wird. Wie in 8 dargestellt, weist ein System-in-Package 800, das in einem herkömmlichen Prozess hergestellt wird, eine Vielzahl von Chips und Komponenten, einschließlich z. B. Chips C1 und C2, die an einem Substrat 820 angebracht sind, an dem Kugelkontakte 840 angebracht werden können, auf. Die Chips und Komponenten werden in einer formgebenden dielektrischen Verbindung 835 geformt, um ein System-in-Package zu erzeugen.
  • Das System-in-Package gemäß einem herkömmlichen Prozess weist eine separate interne und externe EMI-Abschirmung auf, wobei eine interne EMI-Abschirmung mit einer leitfähigen Paste 885 hergestellt wird und eine externe EMI-Abschirmung mit einer konformen gesputterten Abschirmung 890 hergestellt wird.
  • 9 ist eine Darstellung einer Ausführungsform eines mobilen Geräts, das ein System-in-Package gemäß einer Ausführungsform aufweist. In dieser Darstellung sind bestimmte Standard- und wohlbekannte Komponenten, die für die vorliegende Beschreibung nicht relevant sind, nicht gezeigt. Elemente, die als separate Elemente gezeigt sind, können kombiniert werden. In einigen Ausführungsformen weist ein mobiles Gerät 900 ein System-in-Package 905 auf, wobei das System-in-Package 905 eine kombinierte interne und externe EMI-Abschirmung 907 aufweist, wobei die EMI-Abschirmung unter Verwendung einer leitfähigen Paste hergestellt wird.
  • In einigen Ausführungsformen weist ein System-in-Package ein Verarbeitungsmittel, wie etwa einen oder mehrere Prozessoren 910, auf, die mit einem oder mehreren Bussen oder Zwischenverbindungen gekoppelt sind, die allgemein als Bus 965 gezeigt sind. In einigen Ausführungsformen können die Prozessoren 910 einen oder mehrere Allzweckprozessoren oder Spezialprozessorprozessoren einschließen. Der Bus 965 kann ein Kommunikationsmittel zur Übertragung von Daten sein. Der Bus 965 ist der Einfachheit halber als ein einzelner Bus dargestellt, kann aber für zahlreiche unterschiedliche Zwischenverbindungen oder Busse stehen, und die Komponentenverbindungen zu solchen Zwischenverbindungen oder Bussen können variieren. Der in 9 gezeigte Bus 965 ist eine Abstraktion, die für einen oder mehrere separate physische Busse, Punkt-zu-Punkt-Verbindungen oder beides steht, die durch angemessene Brücken, Adapter oder Steuerungen verbunden sind.
  • In einigen Ausführungsformen weist das System-in-Package 905 einen oder mehrere Speicher 915 auf, die einen Direktzugriffsspeicher (RAM) oder eine andere dynamische Speichervorrichtung oder -element als einen Hauptspeicher zum Speichern von Informationen und Anweisungen, die von den Prozessoren 910 auszuführen sind, aufweisen können, wobei der Hauptspeicher einen dynamischen Direktzugriffsspeicher (DRAM), einen nichtflüchtigen Speicher; und einen Nur-Lese-Speicher (ROM) 630 oder eine andere statische Speichervorrichtung zum Speichern statischer Informationen und Anweisungen für die Prozessoren 910 aufweisen kann, aber nicht darauf beschränkt ist.
  • In einigen Ausführungsformen weist das System-in-Package 905 einen oder mehrere Sender oder Empfänger 940 auf, die mit dem Bus 965 gekoppelt sind, um verdrahtete oder drahtlose Kommunikationen bereitzustellen. In einigen Ausführungsformen weist das System-in-Package 905 eine zusätzliche Logik 950 auf, wobei die Logik eine Speziallogik für mehr als einen oder mehrere Zwecke sein kann.
  • In einigen Ausführungsformen kann das mobile Gerät 900 eine oder mehrere Antennen 944 aufweisen, wie zum Beispiel Dipol- oder Monopolantennen, für die Übertragung und den Empfang von Daten über drahtlose Kommunikation unter Verwendung eines drahtlosen Senders, Empfängers oder beidem, und einen oder mehrere Anschlüsse 942 für die Übertragung und den Empfang von Daten über drahtgebundene Kommunikation. Die drahtlose Kommunikation schließt WLAN, Bluetooth™, Nahfeldkommunikation und andere drahtlose Kommunikationsstandards ein, ist aber nicht darauf beschränkt. In einigen Ausführungsformen weist das mobile Gerät 900 eine Anzeige 950 auf, die eine Flüssigkristallanzeige (LCD) aufweisen kann und eine Berührungsempfindlichkeit aufweisen kann.
  • Das mobile Gerät 900 kann auch eine Batterie oder andere Energiequelle 960 umfassen, die eine Solarzelle, eine Brennstoffzelle, einen geladenen Kondensator, eine induktive Nahfeldkopplung oder ein anderes System oder eine Vorrichtung zum Bereitstellen oder Erzeugen von Energie in dem mobilen Gerät 900 aufweisen kann. Die Energie, die von der Energiequelle 960 bereitgestellt wird, kann nach Bedarf auf Elemente des mobilen Geräts 900, einschließlich des System-in-Package 905, verteilt werden.
  • 10 ist eine Darstellung eines Prozesses zur Herstellung eines System-in-Package mit einer kombinierten internen und externen EMI-Abschirmung gemäß einer Ausführungsform. In einigen Ausführungsform beinhaltet ein Prozess 1000:
    • 1004: Auftrag von Vorlötmittel auf den Substratstreifen und Anbringen einer Vielzahl von Chips und Komponenten an dem Substratstreifen.
    • 1006: Kapillare Unterfüllung (CUF) (falls notwendig) und Formung mit dielektrischem Material zum Bilden der Anfangselemente.
    • 1007: Durchführen eines Lasertrenchings.
    • 1008: Kugelkontaktanbringung.
    • 1010: Vereinzelung der System-in-Package-Vorrichtungen, wobei die Vereinzelung Randkontakte für jede Vorrichtung in dem Substrat freilegt, um eine Verbindung mit einer Grundfläche bereitzustellen. In einigen Ausführungsformen wird zu diesem Zeitpunkt in einem Herstellungsprozess keine leitfähige Paste aufgebracht.
    • 1012: Aufnahme und Platzierung der vereinzelten Vorrichtungen auf einem Träger, der mit einem Klebstoff verbunden ist, einschließlich des Platzierens von Vorrichtungen mit ausreichendem Abstand, um einen Sägeprozess durch die leitfähige Paste bei Abschluss des Herstellungsprozesses zu ermöglichen.
    • 1014: Drucken von leitfähiger Paste und Sintern der leitfähigen Paste. In einigen Ausführungsformen beinhaltet das Drucken der leitfähigen Paste das Vakuumdrucken der Paste.
    • 1016: Klebstoff-Lösen und Ablösen des Trägers.
    • 1018: Vereinzelung der SiP-Vorrichtungen einschließlich Durchschneiden der leitfähigen Paste. Die resultierenden System-in-Package-Vorrichtungen weisen jeweils eine kombinierte interne und externe EMI-Abschirmung auf.
  • In der obigen Beschreibung werden zu Zwecken der Erläuterung zahlreiche spezifische Details dargelegt, um ein gründliches Verständnis der beschriebenen Ausführungsformen bereitzustellen. Für den Fachmann wird es jedoch offensichtlich sein, dass die Ausführungsformen ohne einige dieser spezifischen Details in die Praxis umgesetzt werden können. In anderen Fällen sind wohlbekannte Strukturen und Vorrichtungen in Blockdiagrammform dargestellt. Zwischen den dargestellten Komponenten kann eine Zwischenstruktur vorliegen. Die hier beschriebenen oder dargestellten Komponenten können zusätzliche Eingänge oder Ausgänge aufweisen, die nicht dargestellt oder beschrieben sind.
  • Verschiedene Ausführungsformen können verschiedene Prozesse aufweisen. Diese Prozesse können durch Hardwarekomponenten durchgeführt werden oder können in Computerprogrammen oder maschinenausführbaren Anweisungen verkörpert sein, die verwendet werden können, um einen Allzweck- oder Spezialzweckprozessor oder - logischaltungen, die mit den Anweisungen programmiert sind, dazu zu veranlassen, die Prozesse durchzuführen. Als Alternative können die Prozesse mittels einer Kombination von Hardware und Software durchgeführt werden.
  • Teile verschiedener Ausführungsformen können als ein Computerprogrammprodukt bereitgestellt werden, das ein computerlesbares Medium aufweisen kann, auf dem Computerprogrammanweisungen gespeichert sind, die verwendet werden können, um einen Computer (oder andere elektronische Geräte) zur Ausführung durch einen oder mehrere Prozessoren zum Durchführen eines Prozesses gemäß bestimmten Ausführungsformen zu programmieren. Das computerlesbare Medium kann magnetische Laufwerke, optische Platten, Nur-Lese-Speicher (ROM), wahlfreie Zugriffs speicher (RAM), löschbare programmierbare Nur-Lese-Speicher (EPROM), elektrisch löschbare programmierbare Nur-Lese-Speicher (EEPROM), Magnetkarten oder optische Karten, Flashspeicher oder andere Arten von computerlesbaren Medien, die zum Speichern von elektronischen Anweisungen geeignet sind, einschließen, ist aber nicht darauf beschränkt. Darüber hinaus können Ausführungsformen auch als ein Computerprogrammprodukt heruntergeladen werden, wobei das Programm von einem Remote-Computer zu einem abrufenden Computer übertragen werden kann.
  • Viele der Verfahren sind in ihrer grundlegendsten Form beschrieben, aber Prozesse können zu einem beliebigen der Verfahren hinzugenommen oder daraus gelöscht werden, und Informationen können zu einer beliebigen der beschriebenen Nachrichten hinzugenommen oder davon abgezogen werden, ohne den Grundumfang der vorliegenden Ausführungsformen zu verlassen. Für den Fachmann ist es ersichtlich, dass viele weitere Modifikationen und Variationen vorgenommen werden können. Die besonderen Ausführungsformen werden nicht bereitgestellt, um das Konzept zu begrenzen, sondern um es zu veranschaulichen. Der Umfang der Ausführungsformen wird nicht von den spezifischen oben bereitgestellten Beispielen festgelegt, sondern einzig und allein von den nachstehenden Ansprüchen.
  • Wenn ein Element „A“ mit oder an einem Element „B“ gekoppelt ist, kann das Element A direkt mit Element B gekoppelt sein oder kann indirekt durch z. B. Element C damit gekoppelt sein. Wenn die Spezifikation oder Ansprüche angeben, dass eine Komponente, eine Funktion, eine Struktur, ein Prozess oder ein Merkmal A eine Komponente, eine Funktion, eine Struktur, einen Prozess oder ein Merkmal B „bewirkt/veranlasst/verursacht“, bedeutet dies, dass „A“ mindestens teilweise Ursache von „B“ ist, dass jedoch auch mindestens eine andere Komponente, Funktion, Struktur, Prozess oder Merkmal vorliegen kann, der/die/das dazu beiträgt,„B“ zu bewirken/zu veranlassen/zu verursachen. Wenn die Spezifikation angibt, dass eine Komponente, eine Funktion, eine Struktur, ein Prozess oder ein Merkmal enthalten sein „kann“ oder „könnte“, muss diese bestimmte Komponente, Funktion, Struktur oder Merkmal nicht unbedingt enthalten sein. Falls sich die Spezifikation oder der Anspruch auf „ein“ Element bezieht, bedeutet dies nicht, dass es nur eines der beschriebenen Elemente gibt.
  • Eine Ausführungsform ist eine Implementierung oder Beispiel. Bezugnahmen in der Beschreibung auf „eine Ausführungsform“, „einige Ausführungsformen“ oder „andere Ausführungsformen“ bedeuten, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einigen Ausführungsformen, jedoch nicht notwendigerweise allen Ausführungsformen enthalten ist. Die verschiedenen Erscheinungsformen von „einer Ausführungsform“ oder„ einigen Ausführungsformen“ beziehen sich nicht notwendigerweise alle auf die gleichen Ausführungsformen. Man sollte zu schätzen wissen, dass in der vorstehenden Beschreibung von Ausführungsbeispielen verschiedene Merkmale mitunter in einer einzigen Ausführungsform, Figur oder Beschreibung davon gruppiert sind, um die Offenbarung kurz zu fassen und zu einem besseren Verständnis eines oder mehrerer der verschiedenen neuartigen Aspekte beizutragen. Dieses Verfahren der Offenbarung soll jedoch nicht als einen Zweck widerspiegelnd ausgelegt werden, dass die beanspruchten Ausführungsformen mehr Merkmale als die ausdrücklich in jedem Anspruch zitierten erfordern. Vielmehr liegen die neuartigen Aspekte, wie die nachfolgenden Ansprüche reflektieren, in weniger als allen Merkmalen einer einzigen vorstehend offenbarten Ausführungsform. Daher sind die folgenden Ansprüche hiermit ausdrücklich in die ausführliche Beschreibung aufgenommen, wobei jeder Anspruch an sich für eine separate Ausführungsform steht.
  • In einigen Ausführungsformen weist ein System-in-Package ein Substrat; mehrere Chips und Komponenten, die an dem Substrat angebracht sind; dielektrisches Formen über die Chips und Komponenten; und eine Abschirmung gegen elektromagnetische Störungen (EMI) auf. In einigen Ausführungsformen wird die EMI-Abschirmung aus einer leitfähigen Paste gebildet, und die EMI-Abschirmung stellt eine Kombination aus einer internen EMI-Abschirmung zwischen Chips und Komponenten des System-in-Package und einer externen EMI-Abschirmung für das System-in-Package bereit.
  • In einigen Ausführungsformen ist die leitfähige Paste eine vakuumgedruckte leitfähige Paste.
  • In einigen Ausführungsformen weist das System-in-Package eine kapillare Unterfüllung (CUF) der Chips und Komponenten auf.
  • Einige Ausführungsformen weisen ferner einen lasergebohrten Trench auf. In einigen Ausführungsformen weist die EMI-Abschirmung eine Abschirmung in dem mindestens einen lasergebohrten Trench auf.
  • In einigen Ausführungsformen weist das Substrat einen oder mehrere Randkontakte auf und die leitfähige Paste stellt eine elektrische Verbindung mit dem einen oder den mehreren Randkontakten bereit.
  • In einigen Ausführungsformen wird die EMI-Abschirmung ohne Materialsputtern gebildet.
  • In einigen Ausführungsformen beinhaltet ein Verfahren Folgendes: Anbringen einer Vielzahl von Chips und Komponenten an einem Substratstreifen; Überformen der Chips und Komponenten; Vereinzeln mehrerer System-in-Package-Vorrichtungen einschließlich Schneiden durch den Substratstreifen; Platzieren der vereinzelten Vorrichtungen auf einem Träger und Verbinden mit einem Klebstoff, Drucken und Sintern einer leitfähigen Paste über jede der vereinzelten Vorrichtungen; Klebstoff-Lösen und Ablösen des Trägers; und Vereinzeln mehrerer abgeschirmter System-in-Package-Vorrichtungen.
  • In einigen Ausführungsformen bildet die leitfähige Paste eine Kombination aus einer inneren Abschirmung vor elektromagnetischen Störungen (EMI) und einer externen EMI-Abschirmung.
  • In einigen Ausführungsformen beinhaltet das Verfahren ferner das Aufbringen von Vorlötmittel auf das Substrat.
  • In einigen Ausführungsformen beinhaltet das Verfahren ferner das Laserbohren von mindestens einem Trench in das dielektrische Formteil, wobei die kombinierte EMI-Abschirmung eine interne Abschirmung in dem mindestens einen Trench aufweist.
  • In einigen Ausführungsformen beinhaltet das Drucken der leitfähigen Paste einen Vakuumdruckprozess für die leitfähige Paste.
  • In einigen Ausführungsformen beinhaltet das Verfahren ferner das Durchführen einer kapillaren Unterfüllung (CUF) der Chips und Komponenten auf dem Substratstreifen.
  • In einigen Ausführungsformen ist das Vereinzeln von mehreren System-in-Package-Vorrichtungen das Schneiden des Substrats zum Freilegen eines oder mehrerer Randkontakte.
  • In einigen Ausführungsformen beinhaltet das Vereinzeln der mehreren abgeschirmten System-in-Package-Vorrichtungen das Durchschneiden der leitfähigen Paste.
  • In einigen Ausführungsformen beinhaltet das Platzieren der vereinzelten Vorrichtungen auf einen Träger ferner das Platzieren der vereinzelten Vorrichtungen mit ausreichendem Abstand, um einen Sägeprozess durch die leitfähige Paste zu ermöglichen.
  • In einigen Ausführungsformen weist ein mobiles Gerät einen Prozessor zum Übertragen von Daten; einen Sender zum Senden von Daten und einen Empfänger zum Empfangen von Daten; und eine Antenne zur Datenübertragung auf. In einigen Ausführungsformen ist mindestens der Prozessor in einem System-in-Package enthalten, und das System-in-Package weist ein Substrat; mehrere Chips und Komponenten, die an dem Substrat angebracht sind; dielektrisches Formen über die Chips und Komponenten; und eine Abschirmung gegen elektromagnetische Störungen (EMI) auf, wobei die EMI-Abschirmung aus einer leitfähigen Paste gebildet ist und die EMI-Abschirmung eine kombinierte interne EMI-Abschirmung zwischen Chips und Komponenten des System-in-Package und einer externen EMI-Abschirmung für das System-in-Package bereitstellt.
  • In einigen Ausführungsformen weist das System-in-Package mindestens einen lasergebohrten Trench auf. In einigen Ausführungsformen weist die EMI-Abschirmung eine Abschirmung in dem mindestens einen lasergebohrten Trench auf.
  • In einigen Ausführungsformen weist das Substrat einen oder mehrere Randkontakte auf und die leitfähige Paste stellt eine elektrische Verbindung mit dem einen oder den mehreren Randkontakten bereit.

Claims (20)

  1. System-in-Package, umfassend: ein Substrat; mehrere Chips und Komponenten, die an dem Substrat angebracht sind; dielektrisches Formen über die Chips und Komponenten; und eine Abschirmung gegen elektromagnetische Störungen (EMI), wobei: die EMI-Abschirmung aus einer leitfähigen Paste gebildet ist und die EMI-Abschirmung zur Bereitstellung einer Kombination aus einer internen EMI-Abschirmung zwischen Chips und Komponenten des System-in-Package und einer externen EMI-Abschirmung für das System-in-Package.
  2. System-in-Package nach Anspruch 1, wobei die leitfähige Paste eine vakuumgedruckte leitfähige Paste ist.
  3. System-in-Package nach Anspruch 1, ferner umfassend eine kapillare Unterfüllung (CUF) der Chips und Komponenten.
  4. System-in-Package nach Anspruch 1, ferner umfassend mindestens einen lasergebohrten Trench.
  5. System-in-Package nach Anspruch 4, wobei die EMI-Abschirmung eine Abschirmung in dem mindestens einen lasergebohrten Trench aufweist.
  6. System-in-Package nach Anspruch 1, wobei das Substrat einen oder mehrere Randkontakte aufweist und wobei die leitfähige Paste eine elektrische Verbindung mit dem einen oder den mehreren Randkontakten bereitstellt.
  7. System-in-Package nach Anspruch 1, wobei die EMI-Abschirmung ohne Materialsputtern gebildet wird.
  8. Verfahren, umfassend: Anbringen einer Vielzahl von Chips und Komponenten an einem Substratstreifen; Überformen der Chips und Komponenten; Vereinzeln mehrerer System-in-Package-Vorrichtungen einschließlich Durchschneiden des Substratstreifens; Platzieren der vereinzelten Vorrichtungen auf einem Träger und Verbinden mit einem Klebstoff; Drucken und Sintern einer leitfähigen Paste über jede der vereinzelten Vorrichtungen; Klebstoff-Lösen und Ablösen des Trägers; und Vereinzeln mehrerer abgeschirmter System-in-Package-Vorrichtungen.
  9. Verfahren nach Anspruch 8, wobei die leitfähige Paste eine Kombination aus einer internen Abschirmung vor elektromagnetischen Störungen (EMI) und einer externen EMI-Abschirmung bildet.
  10. Verfahren nach Anspruch 8, ferner umfassend: Auftragen eines Vorlötmittels auf das Substrat.
  11. Verfahren nach Anspruch 10, ferner umfassend: Laserbohren von mindestens einem Trench in das dielektrische Formteil, wobei die kombinierte EMI-Abschirmung eine interne Abschirmung in dem mindestens einen Trench aufweist.
  12. Verfahren nach Anspruch 8, wobei das Drucken der leitfähigen Paste einen Vakuumdruckprozess für die leitfähige Paste beinhaltet.
  13. Verfahren nach Anspruch 8, ferner umfassend das Durchführen einer kapillaren Unterfüllung (CUF) der Chips und Komponenten auf dem Substratstreifen.
  14. Verfahren nach Anspruch 8, wobei das Vereinzeln von mehreren System-in-Package-Vorrichtungen das Schneiden des Substrats beinhaltet, um einen oder mehrere Randkontakte freizulegen.
  15. Verfahren nach Anspruch 8, wobei das Vereinzeln der mehreren abgeschirmten System-in-Package-Vorrichtungen das Durchschneiden der leitfähigen Paste beinhaltet.
  16. Verfahren nach Anspruch 15, wobei das Platzieren der vereinzelten Vorrichtungen auf einen Träger ferner das Platzieren der vereinzelten Vorrichtungen mit ausreichendem Abstand beinhaltet, um einen Sägeprozess durch die leitfähige Paste zu ermöglichen.
  17. Mobiles Gerät, umfassend: einen Prozessor zum Übertragen von Daten; einen Sender zum Übertragen von Daten und einen Empfänger zum Empfangen von Daten; und eine Antenne zur Datenübertragung; wobei mindestens der Prozessor in einem System-in-Package enthalten ist, und wobei das System-in-Package Folgendes aufweist: ein Substrat; mehrere Chips und Komponenten, die an dem Substrat angebracht sind; ein dielektrisches Formteil über den Chips und Komponenten; und eine Abschirmung gegen elektromagnetische Störungen (EMI), wobei: die EMI-Abschirmung aus einer leitfähigen Paste gebildet ist und die EMI-Abschirmung eine Kombination aus einer internen EMI-Abschirmung zwischen Chips und Komponenten des System-in-Package und einer externen EMI-Abschirmung für das System-in-Package bereitstellt.
  18. Mobiles Gerät nach Anspruch 17, wobei das System-in-Package mindestens einen lasergebohrten Trench aufweist.
  19. Mobilgerät nach Anspruch 18, wobei die EMI-Abschirmung eine Abschirmung in dem mindestens einen lasergebohrten Trench aufweist.
  20. Mobilgerät nach Anspruch 17, wobei das Substrat einen oder mehrere Randkontakte aufweist und wobei die leitfähige Paste eine elektrische Verbindung mit dem einen oder den mehreren Randkontakten bereitstellt.
DE112016006061.0T 2015-12-26 2016-10-18 Abschirmung gegen elektromagnetische Störungen für System-in-Package-Technologie Pending DE112016006061T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/998,089 US10163810B2 (en) 2015-12-26 2015-12-26 Electromagnetic interference shielding for system-in-package technology
US14/998,089 2015-12-26
PCT/US2016/057541 WO2017112056A1 (en) 2015-12-26 2016-10-18 Electromagnetic interference shielding for system-in-package technology

Publications (1)

Publication Number Publication Date
DE112016006061T5 true DE112016006061T5 (de) 2018-09-06

Family

ID=59087938

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016006061.0T Pending DE112016006061T5 (de) 2015-12-26 2016-10-18 Abschirmung gegen elektromagnetische Störungen für System-in-Package-Technologie

Country Status (3)

Country Link
US (1) US10163810B2 (de)
DE (1) DE112016006061T5 (de)
WO (1) WO2017112056A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102497577B1 (ko) * 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
KR101843249B1 (ko) * 2016-03-08 2018-03-28 삼성전기주식회사 전자 소자 모듈 및 전자 소자 모듈의 차폐 측정 방법
WO2019066997A1 (en) * 2017-09-30 2019-04-04 Intel Corporation SHIELD AGAINST ELECTROMAGNETIC INTERFERENCE CREATED ON HIGH-PERFORMANCE ADDITIVE MANUFACTURING HOUSING
TWI787448B (zh) * 2018-02-01 2022-12-21 德商漢高股份有限及兩合公司 用於屏蔽系統級封裝組件免受電磁干擾的方法
US11088082B2 (en) * 2018-08-29 2021-08-10 STATS ChipPAC Pte. Ltd. Semiconductor device with partial EMI shielding and method of making the same
KR102574453B1 (ko) 2018-09-03 2023-09-04 삼성전자 주식회사 우수한 열 방출 특성 및 전자기 차폐 특성을 갖는 반도체 패키지
US11071196B2 (en) 2019-04-05 2021-07-20 Samsung Electro-Mechanics Co., Ltd. Electronic device module and method of manufacturing electronic device module
WO2020262457A1 (ja) * 2019-06-27 2020-12-30 株式会社村田製作所 モジュールおよびその製造方法
US11362041B2 (en) 2019-12-19 2022-06-14 Amkor Technology Japan, Inc. Semiconductor devices including shielding layer and methods of manufacturing semiconductor devices
US11450618B2 (en) 2020-01-17 2022-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of compartment shielding using bond wires
TWI744869B (zh) * 2020-04-20 2021-11-01 力成科技股份有限公司 封裝結構及其製造方法
CN114340203A (zh) * 2021-12-31 2022-04-12 展讯通信（上海）有限公司 双面系统级封装结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004202602A (ja) * 2002-12-24 2004-07-22 Sony Corp 微小構造体の製造方法、及び型材の製造方法
WO2004093506A2 (en) * 2003-04-15 2004-10-28 Wavezero, Inc. Electomagnetic interference shielding for a printed circuit board
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
KR101855294B1 (ko) 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US8791015B2 (en) * 2011-04-30 2014-07-29 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over active surface of semiconductor die
KR20120131530A (ko) * 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20130035620A (ko) 2011-09-30 2013-04-09 삼성전자주식회사 Ｅｍｉ 쉴드된 반도체 패키지 및 ｅｍｉ 쉴드된 기판 모듈
US8872312B2 (en) 2011-09-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. EMI package and method for making same
US8420437B1 (en) * 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
US9070627B2 (en) * 2013-09-11 2015-06-30 Broadcom Corporation Interposer package-on-package structure

Also Published As

Publication number Publication date
US10163810B2 (en) 2018-12-25
US20170186699A1 (en) 2017-06-29
WO2017112056A1 (en) 2017-06-29

Similar Documents

Publication Publication Date Title
DE112016006061T5 (de) Abschirmung gegen elektromagnetische Störungen für System-in-Package-Technologie
DE102014116417B4 (de) Paket integrierter Schaltungen mit eingebetteter Brücke, Verfahren zum Zusammenbau eines solchen und Paketzusammensetzung
DE102012109374B4 (de) Halbleitergehäuse und Verfahren zum Herstellen desselben
DE102014019978B3 (de) Bridge-verbindung mit geschichteten verbindungsstrukturen
DE102018120665A1 (de) Abschirmen in elektronischen baugruppen
DE202018006496U1 (de) Modul mit Antenne und RF-Element und Basisstation, die dieses enthält
DE102010051765A1 (de) Package mit einem Unterfüllmaterial in einem Teil eines Bereichs zwischen dem Package und einem Substrat oder einem anderen Package
DE102014109096B4 (de) Mehrstufige Umverdrahtungsschicht für die Integration mehrerer Chips
DE102014108328A1 (de) Gehäusebaugruppe für eingebettete Chips und zugehörige Techniken und Konfigurationen
DE112013003153T5 (de) Mikroelektromechanisches System (MEMS) auf anwendungspezifischer integrierter Schaltung (ASIC)
DE112015007236B4 (de) Vorrichtungen mit Hybridtechnologie-3D-Die-Stapeln und Herstellungsverfahren dafür
DE102012211546B4 (de) Chipkarte mit bei Raumtemperatur pastenförmiger oder flüssiger Kontaktierung
DE112009000383T5 (de) Package-on-Package unter Verwendung eines löthöckerlosen Aufbauschicht (BBUL)-Bausteins
DE102013108255A1 (de) Chipkartenmodul mit getrennter antenne und chipkarteneinlage, die es verwendet
DE202014011554U1 (de) Vorrichtungen für mehrschwellige Spannung sowie zugehörige Konfigurationen
DE102018112868B4 (de) Monolitischer Siliziumbrückenstapel, umfassend einen hybriden Basisband-Prozessorchip, der Prozessoren und einen Speicher trägt und Verfahren zur Bildung eines monolithischen Chipstapels
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE102016224936A1 (de) Radarmodul
DE102018129433B4 (de) Fan-Out-Gehäuse und Verfahren
DE102018204330A1 (de) Teilweise geformte, direkte Chipanbringungsstruktur für Konnektivitätsmodullösungen
DE102018204096A1 (de) Integrierte Antenne für Konnektivitätsmodul-Packungsstrukturen mit direkter Chipanbringung
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE112017006475T5 (de) Multi-die-gehäuse mit hoher bandbreite und niedrigem profil
DE102014109520A1 (de) Paketbaugruppen-konfigurationen für mehrfach-dies und dazugehörige techniken
DE112015006746T5 (de) Koaxiale Vias

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication