DE102010031167A1

DE102010031167A1 - Herstellungsverfahren für einen chemosensitiven Feldeffekttransistor

Info

Publication number: DE102010031167A1
Application number: DE201010031167
Authority: DE
Inventors: Richard Fix; Andreas Krauss; Alexander Martin
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2010-07-09
Filing date: 2010-07-09
Publication date: 2012-01-12
Also published as: ITMI20111238A1; JP6004614B2; JP2012018166A; FR2962592B1; FR2962592A1; CN102315128A

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Feldeffekttransistors, insbesondere eines chemosensitiven Feldeffekttransistors für einen Gassensor. Um die Zahl der einsetzbaren Verarbeitungstechniken und Materialien sowie die Variationsmöglichkeiten bei der Reihenfolge der Verarbeitungstechniken zu erhöhen, wird im Rahmen des Verfahrens eine Gateisolationsschutzschicht (3) ausgebildet, welche die Gateisolationsschicht (2) beim Weiterprozessieren vor Umgebungseinflüssen schützt und vor dem Ausbilden einer Gateelektrodenschicht teilweise oder vollständig entfernt wird. Darüber hinaus betrifft die vorliegende Erfindung derartige Feldeffekttransistoren und deren Verwendung.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Feldeffekttransistors, insbesondere eines chemosensitiven Feldeffekttransistors für einen Gassensor, sowie derartige Feldeffekttransistoren und deren Verwendung.
Stand der Technik
Sensorelemente für chemische Gassensoren basieren auf Feldeffekttransistoren und Wide-Bandgag-Halbleitermaterialien und werden derzeit überwiegend unter Verwendung von Standardmaterialien aus der Halbleitertechnologie aufgebaut. Chemische Gassensoren benötigen jedoch ein so genanntes „offenes” Gate mit einer sehr dünnen empfindlichen Gateisolationsschicht und einer, auf der Gateisolationsschicht angeordneten sensitiven Schicht.
Um Metall-Kontaminationen in der Gateisolationsschicht, welche zu schlechteren elektrischen Eigenschaften (Störstellen) und einer verringerten Stabilität führen können, und eine Temperaturbelastung von anderen, beispielsweise metallischen, Bauteilen zu vermeiden, findet die Herstellung der Gateisolationsschicht üblicherweise am Anfang der Herstellungsprozesskette (Front-End) statt. Bei bekannten Herstellungsverfahren für herkömmliche Transistoren wird diese Gateisolationsschicht gleich nach der Herstellung mit einer dauerhaft dort verbleibenden Gateelektrodenschicht aus einem leitfähigen Material abgedeckt.
Damit ist das Material der Gateisolationsschicht und der Gateelektrodenschicht bei der weiteren Prozessierung jedoch vielen Bearbeitungsschritten, wie Lithografie, Beschichten, Ätzen und Sputtern, und damit verbundenen physikalischen und chemischen Einflüssen ausgesetzt, weswegen diese Vorgehensweise zur Herstellung von chemosensitiven Feldeffekttransistoren mit einer chemisch sensitiven Schicht als Gateelektrodenschicht nicht oder nur unter einer starken Beschränkungen der nachfolgenden Bearbeitungsschritte geeignet ist.
So kann beispielsweise im Rahmen von bekannten Herstellungsverfahren in einem nachfolgenden Bearbeitungsschritt keine Schicht aus dem gleichen Material wie die Gateisolationsschicht beziehungsweise Gateelektrodenschicht aufgebracht und strukturiert werden, da bei einem Öffnen dieser Schicht auch die Gateisolationsschicht beziehungsweise Gateelektrodenschicht angegriffen und abgetragen würde.
Zum Beispiel wird bei bekannten Herstellungsverfahren aus diesen Gründen die Gateisolationsschicht erst nach dem Aufbringen und Strukturieren eines Feldoxids erzeugt.
Ebenso kann bei bekannten Herstellungsprozessen eine Strukturierung von nachfolgend aufgebrachten, metallischen Schichten üblicherweise nur durch nasschemische Lift-Off-Verfahren erfolgen, da durch Trockenätzen auch die Gateisolationsschicht angegriffen werden könnte.
Offenbarung der Erfindung
Gegenstand der vorliegenden Erfindung ist ein Verfahren zur Herstellung eines Feldeffekttransistors, insbesondere eines chemosensitiven Feldeffekttransistors für einen Gassensor, welches die Verfahrensschritte:

a) Bereitstellen einer Substratschicht, insbesondere eines Wafers, aus einem Halbleitermaterial;
b) Ausbilden/Aufbringen einer Gateisolationsschicht auf der Substratschicht,
c) Ausbilden/Aufbringen, mindestens einer Gateisolationsschutzschicht auf der Gateisolationsschicht;
d) Vollständiges oder teilweises Entfernen der Gateisolationsschutzschicht/en; und
e) Ausbilden/Aufbringen einer Gateelektrodenschicht (sensitive Schicht) auf der Gateisolationsschicht oder auf dem verbleibenden Teil der Gateisolationsschutzschichten,

Das erfindungsgemäße Verfahren hat den Vorteil, dass die Gateisolationsschicht durch die Gateisolationsschutzschicht vor Umgebungseinflüssen geschützt wird. So kann die Anordnung aus Verfahrensschritt c) zwischen dem Verfahrensschritt c) und dem Verfahrensschritt d) vorteilhafterweise weiterprozessiert, insbesondere weiterbearbeitet, werden, wobei vorteilhafterweise Verfahrensschritte, wie Rücksputtern, durchgeführt werden können, welche im Rahmen bekannter Verfahren mit einer „offenen” Gateisolationsschicht nicht möglich sind. Vorteilhafterweise kann so die Zahl der einsetzbaren Verarbeitungstechniken und Materialien sowie die Variationsmöglichkeiten bei der Reihenfolge der Verarbeitungstechniken erhöht werden. Darüber hinaus kann die Gateisolationsschutzschicht als Transportschutz und Schutz gegen Verunreinigungen, zum Beispiel beim Vereinzeln, dienen und beispielsweise erst kurz vor dem Ausbilden der Gateelektrodenschicht (sensitiven Schicht) entfernt werden. Zudem kann die Gateisolationsschutzschicht teilweise zu einem Bestandteil der Gateisolationsschicht werden, indem zumindest ein Teil der Gateisolationsschutzschicht beziehungsweise der Gateisolationsschutzschichten auf der Gateisolationsschicht oder auch auf einem anderen Bereich des Feldeffekttransistors verbleibt. Außerdem kann durch die Gateisolationsschutzschicht/en vorteilhafterweise die Position und Kantenform von zwischen dem Verfahrensschritten c) und d) ausgebildeten Schichten eingestellt beziehungsweise justiert werden. Zudem kann durch eine elektrisch leitende Gateisolationsschutzschicht die Integrität der Gateisolationsschicht überprüft werden.
Vorzugsweise sind zumindest einige der Gateisolationsschutzschichten resistent gegen zwischen den Verfahrensschritten c) und d) durchgeführte Verfahrensschritte und/oder ausreichend dick, um die Gateisolationsschicht während zwischen den Verfahrensschritten c) und d) durchgeführten Verfahrensschritten vor Umwelteinflüssen zu schützen. Zudem sind die Gateisolationsschutzschicht/en vorzugsweise von der Gateisolationsschicht selektiv entfernbar.
Vor dem Verfahrensschritt c) umfasst das Verfahren vorzugsweise einen Verfahrensschritt: c0) Reinigen der Gateisolationsschicht, insbesondere durch eine Gasplasmabehandlung, zum Beispiel durch Strippen und/oder Descumming oder durch Rücksputtern, und/oder durch ein nass- oder trockenchemisches Ätzen und/oder durch eine thermische Behandlung, beispielsweise in sauerstoffhaltiger Atmosphäre, oder durch eine Kombination dieser Verfahren. Auf diese Weise können vorteilhafterweise organische Komponenten entfernt und die Funktionalität des Feldeffekttransistors verbessert werden. Die Gasplasmabehandlung kann dabei in Reisgas oder in einer Gasmischung, beispielsweise von Argon, Sauerstoff und/oder Fluor, erfolgen. Das Rücksputtern kann beispielsweise unter Verwendung Argon, Stickstoff und/oder Sauerstoff erfolgen. Das nasschemische Ätzen kann beispielsweise in einer gepufferten HF-haltigen Lösung erfolgen. Das trockenchemische Ätzen kann beispielsweise in einer CF₄- oder SF₆-haltigen Atmosphäre erfolgen. Zum Beispiel kann beim Reinigen eine Schichtdicke in einem Bereich von ≥ 2 nm bis ≤ 30 nm entfernt werden.
Vorzugsweise erfolgt Verfahrensschritt c) (direkt) im Anschluss an Verfahrensschritt b) oder c0).
Die Gateisolationsschutzschicht/en können in Verfahrensschritt c) insbesondere flächig beziehungsweise vollflächig ausgebildet oder aufgebracht werden.
Im Rahmen einer Ausführungsform des Verfahrens werden in Verfahrensschritt c) zwei oder mehr Gateisolationsschutzschichten aus unterschiedlichen Materialien aufeinander ausgebildet oder aufgebracht.
Bei mehreren Gateisolationsschutzschichten sind die Materialien der einzelnen Gateisolationsschutzschichten und deren Abfolge vorzugsweise auf die nachfolgenden Verfahrensschritte, insbesondere zwischen Verfahrensschritt c) und d), abgestimmt. Dabei können die einzelnen Materialien so ausgewählt werden, dass sie gegenüber den individuellen nachfolgenden Verfahrensschritten, insbesondere zwischen Verfahrensschritt c) und d), eine hohe (physikalische und/oder chemische) Resistenz beziehungsweise Inertheit haben. Dadurch kann das Gateisolationsschutzschichtsystem insgesamt eine geringere Gesamtdicke als eine einzelne Gateisolationsschutzschicht gleicher Resistenz beziehungsweise Inertheit aufweisen.
Im Rahmen einer weiteren Ausführungsform des Verfahrens wird in Verfahrensschritt c) bevor eine Gateisolationsschutzschicht aus einem Material ausgebildet oder aufgetragen wird, welches resistent gegenüber physikalischen Abtragverfahren oder Trockenätzen, insbesondere Rücksputtern, beispielsweise Ionenstrahlätzen (IBE, englisch: „ion beam etching”) oder reaktives Ionenstrahlätzen (RIBE, englisch: „reactive ion beam etching”), ist, zum Beispiel Siliciumcarbid, Siliciumnitrid, Titannitrid, carbonitriertem Silicium, eine Gateisolationsschutzschicht aus einem Material, zum Beispiel metallischem Aluminium und/oder Nickel, ausgebildet oder aufgetragen wird, welches durch nasschemisches Ätzen auf- oder ablösbar ist. Auf diese Weise kann die äußere Gateisolationsschutzschicht beim physikalischen Abtragen oder Trockenätzen die Gateisolationsschicht schützen und durch Auf- oder Ablösen der darunterliegenden, nasschemisch auf- oder ablösbaren Gateisolationsschutzschicht abgelöst werden.
Als Material für die Gateisolationsschutzschicht/en bietet sich unter anderem beispielsweise amorphes oder polykristallines Silizium an, da Silizium sowieso Bestandteil des Substrates und in der Regel auch der Isolationsschichten ist. Alternativ oder zusätzlich dazu sind auch andere Materialien sind möglich. Beispielsweise bieten sich metallisches Aluminium und/oder Nickel als später leicht zu entfernende Metalle oder Siliziumnitrid oder Schichten aus oder mit organischen Materialien oder andere im Vergleich zu Siliziumdioxid selektiv entfernbare Isolationsmaterialien an.
Im Rahmen einer weiteren Ausführungsform werden in Verfahrensschritt c) daher eine oder mehrere Gateisolationsschutzschichten ausgebildet oder aufgebracht, welche

– ein Material, ausgewählt aus der Gruppe, bestehend aus Oxiden, Nitriden und Silicaten von Silicium, Aluminium, Zirkonium, Hafnium und Mischungen davon, beispielsweise Siliciumdioxid, Siliciumnitrid, Aluminiumoxid, Zirkoniumoxid, Zirkoniumsilicat, Hafniumoxid, Hafniumsilicat und Mischungen davon, und/oder
– eine Mischung aus Silicium (Si), Bor (B), Kohlenstoff (C) und Stickstoff (N), und/oder
– eine Mischung aus Silicium (Si), Aluminium (Al), Sauerstoff (O) und Stickstoff (N), auch SiAlON genannt, und/oder
– Aluminium und/oder Nickel, und/oder
– Silicium, beispielsweise amorphes oder polykristallines Silicium, insbesondere polykristallines Silicium, und/oder Titan und/oder Tantal und/oder Niob, und/oder
– carbonitriertes Silicium, und/oder
– Siliciumcarbid, beispielsweise amorphes oder polykristallines Siliciumcarbid, insbesondere gering elektrisch leitendes Siliciumcarbid, und/oder
– Siliciumnitrid und/oder Titannitrid und/oder Tantalnitrid, und/oder
– Siliciumoxid und/oder Titanoxid, und/oder
– ein organisches Material

Insofern in Verfahrensschritt c) eine oder mehrere elektrisch leitende Gateisolationsschutzschichten ausgebildet oder aufgebracht werden, werden diese vorzugsweise in Verfahrensschritt d), insbesondere vollständig, entfernt.
Die in Verfahrensschritt c) ausgebildeten oder aufgetragenen Gateisolationsschutzschichten können beispielsweise zusammen eine Gesamtdicke d in einem Bereich von ≥ 10 nm bis 510 μm, insbesondere von ≥ 50 nm bis ≤ 1000 nm, beispielsweise von ≥ 50 nm bis ≤ 500 nm, aufweisen.
Die Gateisolationsschutzschicht/en können in Verfahrensschritt c) beispielsweise durch physikalische Gasabscheidung (PVD, englisch: „physical vapour deposition”), beispielsweise durch Sputtern (englisch: „sputtering”) oder reaktives Sputtern (englisch: „reactive sputtering”), oder durch chemische Gasphasenabscheidung (CVD, englisch: „chemical vapour deposition”), beispielsweise durch Niederdruck-chemische Gasphasenabscheidung (LPCVD, englisch: „low pressure chemical vapour deposition”) oder durch plasmaunterstützte chemische Gasphasenabscheidung (PECVD; englisch: „Plasma enhanced chemical vapour deposition”) oder Atomlagenabscheidung (ALD; englisch: „atomic layer deposition”), oder durch eine Kombination dieser Verfahren, ausgebildet oder aufgebracht werden.
Zum Beispiel kann in Verfahrensschritt c):

– zuerst mindestens eine Gateisolationsschutzschicht aus einem dielektrischen Material, insbesondere ausgewählt aus der Gruppe, bestehend aus Oxiden, Nitriden und Silicaten von Silicium, Aluminium, Zirkonium, Hafnium und Mischungen davon, beispielsweise Siliciumdioxid, Siliciumnitrid, Aluminiumoxid, Zirkoniumoxid, Zirkoniumsilicat, Hafniumoxid, Hafniumsilicat und Mischungen davon, und
– dann mindestens eine Gateisolationsschutzschicht aus einem dielektrischen und/oder selbstpassivierenden Material, insbesondere aus einem Material, welches eine Mischung aus Silicium (Si), Bor (B), Kohlenstoff (C) und Stickstoff (N), und/oder eine Mischung aus Silicium (Si), Aluminium (Al), Sauerstoff (O) und Stickstoff (N), auch SiAlON genannt, und/oder ein Material, ausgewählt aus der Gruppe, bestehend aus Oxiden, Nitriden und Silicaten von Silicium, Aluminium, Zirkonium, Hafnium und Mischungen davon, beispielsweise Siliciumdioxid, Siliciumnitrid, Aluminiumoxid, Zirkoniumoxid, Zirkoniumsilicat, Hafniumoxid, Hafniumsilicat und Mischungen davon, umfasst oder daraus besteht, und
– danach mindestens eine Gateisolationsschutzschicht aus einem (physikalische und/oder chemische) resistenten Material, insbesondere aus einem Material, welches Siliciumcarbid, beispielsweise amorphes oder polykristallines Siliciumcarbid, insbesondere gering elektrisch leitendes Siliciumcarbid, und/oder carbonitriertes Silicium und/oder Siliciumnitrid und/oder Titannitrid umfasst oder daraus besteht,

Dabei können in Verfahrensschritt c)

– die zuerst ausgebildeten oder aufgetragenen Gateisolationsschutzschichten beispielsweise durch physikalische Gasabscheidung, beispielsweise durch Sputtern oder reaktives Sputtern, oder durch chemische Gasphasenabscheidung, beispielsweise durch plasmaunterstützte chemische Gasphasenabscheidung oder Atomlagenabscheidung, zum Beispiel mit einer (insgesamten) Schichtdicke d_B in einem Bereich von ≥ 3 nm bis ≤ 300 nm, und
– die dann ausgebildeten oder aufgetragenen Gateisolationsschutzschichten beispielsweise (jeweils) durch physikalische Gasabscheidung, beispielsweise durch Sputtern oder reaktives Sputtern, oder durch chemische Gasphasenabscheidung, beispielsweise durch plasmaunterstützte chemische Gasphasenabscheidung oder Atomlagenabscheidung, zum Beispiel mit einer (insgesamten) Schichtdicke d_Z in einem Bereich von ≥ 100 nm bis ≤ 300 nm, und
– die danach ausgebildeten oder aufgetragenen Gateisolationsschutzschichten beispielsweise durch physikalische Gasabscheidung, beispielsweise durch Sputtern, oder durch chemische Gasphasenabscheidung, beispielsweise durch Niederdruck-chemische Gasphasenabscheidung oder plasmaunterstützte chemische Gasphasenabscheidung, zum Beispiel mit einer (insgesamten) Schichtdicke d_D in einem Bereich von ≥ 100 nm bis ≤ 300 nm,

Im Rahmen einer weiteren Ausführungsform des Verfahrens wird in Verfahrensschritt c) zuerst eine Gateisolationsschutzschicht aus einem Gateisolationsschichtmaterial, insbesondere einem Material, ausgewählt aus der Gruppe, bestehend aus Oxiden, Nitriden und Silicaten von Silicium, Aluminium, Zirkonium, Hafnium und Mischungen davon, zum Beispiel Siliciumdioxid, Siliciumnitrid, Aluminiumoxid, Zirkoniumoxid, Zirkoniumsilicat, Hafniumoxid, Hafniumsilicat und Mischungen davon, ausgebildet oder aufgetragen. In Verfahrensschritt e) kann diese Gateisolationsschutzschicht vorteilhafterweise teilweise oder vollständig auf der Gateisolationsschicht verbleiben und als verstärkende Gateisolationsschicht dienen.
Vorzugsweise wird in Verfahrensschritt c) mindestens eine Gateisolationsschutzschicht aus einem anorganischen Material ausgebildet oder aufgetragen. Insbesondere können alle in Verfahrensschritt c) ausgebildeten oder aufgetragenen Gateisolationsschutzschichten aus anorganischen Materialien bestehen.
Im Rahmen einer weiteren Ausführungsform des Verfahrens wird in Verfahrensschritt c) mindestens eine Gateisolationsschutzschicht aus einem elektrisch leitenden Material ausgebildet oder aufgetragen. Dies hat den Vorteil, dass in Verfahrensschritt d0) die Integrität der Gateisolationsschicht, insbesondere durch elektrisches Kontaktieren der Gateisolationsschutzschicht aus dem elektrisch leitenden, beispielsweise mit einer Testnadel/Probernadel, und Durchführen einer Kapazitätsspannungsmessung (C-V-Messung) oder Stromstärkenspannungsmessung (I-V-Messung) überprüft werden kann.
Wie bereits erläutert kann das Verfahren zwischen Verfahrensschritt c) und Verfahrensschritt d) mindestens einen Verfahrensschritt d0): Weiterprozessieren, insbesondere Weiterverarbeiten, der Anordnung aus Verfahrensschritt c) umfassen, wobei die Gateisolationsschicht in Verfahrensschritt d0) durch mindestens einen Teil einer Gateisolationsschutzschicht abgedeckt bleibt. Dadurch, dass die Gateisolationsschicht in Verfahrensschritt d0) durch mindestens einen Teil einer Gateisolationsschutzschicht abgedeckt bleibt, können vorteilhafterweise Einflüsse oder Schäden durch die Verfahrensschritte d0) vermieden oder auf Bereiche begrenzt werden, welche eine ausreichend dicke Isolationsschicht und/oder keine kritische elektrische Funktion aufweisen (siehe 3d).
Im Rahmen einer weiteren Ausführungsform des Verfahrens umfasst das Verfahren zwischen Verfahrensschritt c) und Verfahrensschritt d) einen oder mehrere Verfahrensschritte d0), ausgewählt aus der Gruppe, umfassend beziehungsweise bestehend aus:

– Strukturieren, insbesondere laterales Strukturieren, beispielsweise durch teilweises Entfernen, der Gateisolationsschutzschicht/en;
– Ausbilden/Aufbringen von einer oder mehreren weiteren Schichten, beispielsweise metallischen/elektrisch leitenden, elektrisch isolierenden und/oder passivierenden Schichten, insbesondere zum Ausbilden von elektrischen Kontakten, Leiterbahnen, Isolationsschichten und/oder Schutzschichten;
– Strukturieren, beispielsweise durch teilweises Entfernen, von einer oder mehreren ausgebildeten oder aufgebrachten Schichten, beispielsweise Gateisolationsschutzschichten, metallischen/elektrisch leitenden, elektrisch isolierenden. und/oder passivierenden Schichten, insbesondere zum Ausbilden von elektrischen Kontakten, Leiterbahnen, Isolationsschichten und/oder Schutzschichten;
– Überprüfen der Integrität der Gateisolationsschicht, insbesondere durch elektrisches Kontaktieren einer elektrisch leitenden Gateisolationsschutzschicht, beispielsweise mit einer Testnadel/Probernadel, und Durchführen einer Kapazitätsspannungsmessung (C-V-Messung) oder Stromstärkenspannungsmessung (I-V-Messung);
– Vereinzeln der resultierenden Anordnung, beispielsweise durch Sägen;
– Transportieren der resultierenden Anordnung;

Im Rahmen des Verfahrensschritts d0) kann eine Vielzahl unterschiedlicher Techniken, zum Beispiel, Beschichtungs-, Ätz-, Transport-, Lithografie- und Trenntechniken, angewendet werden.
Das Strukturieren kann in Verfahrensschritt d0) insbesondere durch ein Abtragverfahren, zum Beispiel nasschemisches Ätzen oder Trockenätzen oder ein physikalisches Abtragverfahren, beispielsweise Rücksputtern, zum Beispiel Ionenstrahlätzen (IBE, englisch: „ion beam etching”) oder reaktives Ionenstrahlätzen (RIBE, englisch: „reactive ion beam etching”), erfolgen. Dabei können die Gateisolationsschutzschicht/en und/oder andere ausgebildete oder aufgebrachte Schichten in zwei oder mehr Verfahrensschritten d0) strukturiert, insbesondere jeweils partiell entfernt, werden.
Vorzugsweise wird der Abtrag dabei mittels einer spektroskopischen Messung (optische Emission) oder spektrometrischen Messung (über ein Massenspektrometer) überwacht. Dabei kann das Fehlen eines bestimmten, zuvor detektierten Abtragsbestandteils, gegebenenfalls auch in Kombination mit einem vorbestimmten Zeitsignal ab dem Abtragsstart, als Stoppsignal für das Abtragverfahren verwendet werden. Insofern die freizulegende Schicht eine ausreichende Schichtdicke aufweist, ist es zudem möglich, das Auftreten eines Abtragsbestandteils dieser Schicht als Stoppsignal für das Abtragverfahren zu verwenden. So kann gewährleistet werden, dass beim Stopp des Abtragverfahrens das Material der freizulegenden Schicht, beispielsweise der Gateisolationsschicht, ohne Reste der abzutragenden Schicht/en vorliegt.
Nach dem beziehungsweise den Verfahrensschritten des Strukturierens der Gateisolationsschutzschichten d0) können eine oder mehrere weitere Schichten, beispielsweise durch physikalische Gasabscheidung (PVD, englisch: „physical vapour deposition”), beispielsweise durch Sputtern (englisch: „sputtering”) oder reaktives Sputtern (englisch: „reactive sputtering”), oder durch chemische Gasphasenabscheidung (CVD, englisch: „chemical vapour deposition”), beispielsweise durch Niederdruck-chemische Gasphasenabscheidung (LPCVD, englisch: „low pressure chemical vapour deposition”) oder durch plasmaunterstützte chemische Gasphasenabscheidung (PECVD; englisch: „Plasma enhanced chemical vapour deposition”) oder Atomlagenabscheidung (ALD; englisch: „atomic layer deposition”), oder durch eine Kombination dieser Verfahren, ausgebildet oder aufgebracht werden. Diese Schichten können gegebenenfalls so aufgebracht werden, dass diese die Gateisolationsschutzschicht/en verstärken.
Beispielsweise können eine oder mehrere metallische Schichten zum Ausbilden von Leiterbahnen und/oder elektrischen Kontakten aufgebracht werden. Zum Beispiel können eine oder mehrere Schichten, insbesondere Leiterbahnen, aus einem Metall oder einer Metallmischung, insbesondere einer binären oder ternären Metallmischung, ausgebildet werden, welche/s mindestens ein Metall, ausgewählt aus der Gruppe, bestehend aus Platin, Rhodium, Ruthenium, Tantal, Palladium, Iridium und Mischungen davon, und gegebenenfalls zusätzlich mindestens ein Metall, ausgewählt aus der Gruppe, bestehend aus Chrom, Cobalt, Kupfer, Titan, Gold, Silicium, Silber, Wolfram, Zirkonium und Mischungen davon, umfasst. Beispielsweise kann die metallische Schicht, insbesondere in Funktion einer Leiterbahn, aus einer Metallmischung ausgebildet werden, welche Platin und bis zu 30 Gewichtsprozent, bezogen auf das Gesamtgewicht der Metallmischung, an einem oder mehreren Metallen, ausgewählt aus der Gruppe, bestehend aus Platin, Rhodium, Ruthenium, Tantal, Titan, Palladium, Iridium und Mischungen davon, umfasst. Die metallische Schicht, insbesondere Leiterbahn, kann beispielsweise mit einer Schichtdicke d_L in einem Bereich von ≥ 10 nm bis ≤ 10 μm, beispielsweise von ≥ 50 nm bis ≤ 500 nm, ausgebildet oder aufgebracht werden.
Im Rahmen einer weiteren Ausführungsform des Verfahrens werden die Gateisolationsschutzschicht/en in Verfahrensschritt d0) derart strukturiert, dass diese als Maskierung für nachfolgend ausgebildete oder aufgebrachte Schichten, beispielsweise metallische Schichten, dienen. Durch eine derartige Maskierung können vorteilhafterweise insbesondere die Kanten der nachfolgend aufgebrachten Schichten modifiziert und der späteren Verwendung angepasst werden. Dabei können die Gateisolationsschutzschicht/en gegebenenfalls auch mehrfach als Maskierung verwendet werden und erst nach der letzen Maskierung soweit entfernt werden, dass nur die Gateisolationsschicht noch während des restlichen Prozesses geschützt bleibt. Dabei können bei mehreren Gateisolationsschutzschichten gegebenenfalls auch einzelne Gateisolationsschutzschichten gezielt unter einer zu maskierenden Schicht verbleiben.
Das Entfernen der Gateisolationsschutzschichten in Verfahrensschritt d) kann zwei oder mehr partiell entfernende Verfahrensschritte umfassen.
Im Rahmen einer weiteren Ausführungsform des Verfahrens erfolgt das Entfernen der Gateisolationsschutzschichten in Verfahrensschritt d) durch Trockenätzen oder nasschemisches Ätzen. Insbesondere kann das Entfernen der Gateisolationsschutzschichten in Verfahrensschritt d) durch ein nasschemisches Ätzen erfolgen, da dieses eine hohe Selektivität gegenüber der Gateisolationsschicht aufweist.
Im Rahmen einer weiteren Ausführungsform des Verfahrens erfolgt Verfahrensschritt e) (direkt) im Anschluss an Verfahrensschritt d).
In Verfahrensschritt e) wird die Gateelektrodenschicht insbesondere auf mindestens einem Abschnitt der Gateisolationsschicht und/oder mindestens einem Abschnitt des verbleibenden Teils der Gateisolationsschutzschichten ausgebildet oder aufgebracht. Darüber hinaus kann die Gateelektrodenschicht auf mindestens einem Abschnitt einer Feldisolationsschicht und/oder auf mindestens einem Abschnitt einer Leiterbahn ausgebildet oder aufgebracht werden. Vorzugsweise wird die Gateelektrodenschicht aus einem elektrisch leitenden Material ausgebildet. Insbesondere kann die Gateelektrodenschicht aus einem Metall, einer Metallmischung, einer Legierung oder einer keramisch-metallischen Mischung, beispielsweise aus einer Platin-Rhodium-Mischung, ausgebildet werden.
Das Aufbringen der Gateelektrodenschicht (sensitiven Schicht) in Verfahrensschritt e) kann insbesondere durch ein nasschemisches Beschichtungsverfahren erfolgen. Da nach dem Entfernen der Gateisolationsschutzschicht definierte Oberflächeneigenschaften vorliegen können, kann sich im Falle einer nasschemischen Beschichtung ein definiertes Benetzungsverhalten ohne zusätzliche Reinigungsschritte ergeben.
Die Substratschicht kann insbesondere aus einem Halbleitermaterial mit einem breiten Bandabstand (englisch: „Wide-Bandgag-Semiconductor”), beispielsweise aus Siliciumcarbid (SiC), ausgebildet sein. Unter einem „Halbleitermaterial mit einem breiten Bandabstand” kann im Sinn der vorliegenden Erfindung insbesondere ein Halbleitermaterial verstanden werden, dessen Bandabstand größer als ein Elektronenvolt, beispielsweise größer als zwei Elektronenvolt, ist.
Weiterhin kann das Verfahren den Verfahrensschritt b0) Aufbringen einer Feldisolationsschicht (Feldoxid, FOX) auf die Substratschicht umfassen. Dabei kann der Verfahrensschritt b0) vor Verfahrensschritt b), nach Verfahrensschritt b), beispielsweise in Verfahrensschritt d0), oder gleichzeitig mit dem Verfahrensschritt b) erfolgen.
Beispielsweise kann erst die Feldisolationsschicht in Verfahrensschritt b0) aufgebracht und gegebenenfalls strukturiert werden und danach die Gateisolationsschicht in Verfahrensschritt b) aufgebracht werden. Die Gateisolationsschicht kann dabei zum Beispiel in freien Bereichen zwischen Feldisolationsschichtbereichen aufgebracht oder gewachsen werden. Diese Reihenfolge ist insbesondere dann vorteilhaft, wenn die Feldisolationsschicht und die Gateisolationsschicht aus dem gleichen Material ausgebildet werden. Alternativ dazu, kann auch erst die Gateisolationsschicht in Verfahrensschritt b) aufgebracht und gegebenenfalls strukturiert werden und danach die Feldisolationsschicht in Verfahrensschritt b0) aufgebracht werden. Die Gateisolationsschicht kann dabei zum Beispiel flächendeckend aufgebracht oder gewachsen werden. Diese Reihenfolge ist insbesondere dann vorteilhaft, wenn die Feldisolationsschicht und die Gateisolationsschicht aus unterschiedlichen Materialien ausgebildet werden. Insofern die Gateisolationsschicht vor der Feldisolationsschicht aufgebracht wird, kann die Gateisolationsschutzschicht als Maske für die Feldisolationsschicht dienen. In Verfahrensschritt c) kann die Gateisolationsschutzschicht beziehungsweise können die Gateisolationsschutzschichten auch teilweise oder vollständig auf die Feldoxidschicht aufgebracht werden.
Die Gateisolationsschicht kann in Verfahrensschritt b) insbesondere flächig beziehungsweise vollflächig ausgebildet werden. Die Gateisolationsschicht kann insbesondere eine Oxidschicht sein. Beispielsweise kann die Gateisolationsschicht aus Siliciumdioxid ausgebildet werden. Das Aufbringen der Gateisolationsschicht in Verfahrensschritt b) kann zum Beispiel durch, insbesondere thermische, Oxidation des Halbleitermaterials, erfolgen. Dabei kann die Gateisolationsschicht aus dem gleichen oder einem unterschiedlichen Material ausgebildet werden, wie die Feldisolationsschicht. Zum Beispiel können sowohl die Feldisolationsschicht als auch die Gateisolationsschicht aus Siliciumdioxid ausgebildet sein. Dies kann beispielsweise durch eine oxidative Wärmebehandlung eines Silicium-haltigen Wafers, beispielsweise eines Siliciumcarbid-Wafers, erfolgen, nachdem bereits beispielsweise ein Hochtemperaturoxid (HTO) als Feldoxid abgeschieden wurde. Die Feldisolationsschicht und/oder die Gateisolationsschicht können dabei jedoch auch unter Verwendung von Tetraethylorthosilicat (TEOS) aufgebracht werden. Alternativ dazu kann können die Feldisolationsschicht und/oder die Gateisolationsschicht aus Hafniumsilicat ausgebildet sein.
Ein weiterer Gegenstand der vorliegenden Erfindung ist ein Feldeffekttransistor, insbesondere ein chemosensitiver Feldeffekttransistor für einen Gassensor, welcher durch ein erfindungsgemäßes Verfahren hergestellt ist.
Ein weiterer Gegenstand der vorliegenden Erfindung ist ein Feldeffekttransistor, insbesondere ein chemosensitiver Feldeffekttransistor für einen Gassensor, beispielsweise ein Feldeffekttransistor hergestellt durch ein erfindungsgemäßes Verfahren, welches mindestens eine Substratschicht, eine Gateisolationsschicht, eine Feldisolationsschicht (Feldoxid, FOX), eine Leiterbahn und eine Gateelektrodenschicht (sensitive Schicht) umfasst, wobei die Gateelektrodenschicht auf mindestens einem Abschnitt der Gateisolationsschicht angeordnet ist. Erfindungsgemäß ist dabei die Gateelektrodenschicht zusätzlich auf mindestens einem Abschnitt der Feldisolationsschicht und/oder auf mindestens einem Abschnitt der Leiterbahn angeordnet. Derartige Feldeffekttransistoren können vorteilhafterweise erstmals durch das erfindungsgemäße Verfahren hergestellt werden. Hinsichtlich weiterer Vorteile und zusätzlicher Merkmale wird hiermit explizit auf die im Zusammenhang mit dem erfindungsgemäßen Verfahren erläuterten Vorteile und Merkmale verwiesen.
Die Gateisolationsschicht und/oder die Feldisolationsschicht können dabei insbesondere auf der Substratschicht angeordnet sein. Dabei können die Feldisolationsschicht und die Gateisolationsschicht aneinander angrenzen und/oder einander überlappen. Zum Beispiel kann mindestens ein Abschnitt der Feldisolationsschicht auf mindestens einem Abschnitt der Gateisolationsschicht oder ein mindestens ein Abschnitt der Gateisolationsschicht auf mindestens einem Abschnitt der Feldisolationsschicht angeordnet sein. Oder die Gateisolationsschicht kann zum Beispiel in freien Bereichen zwischen Feldisolationsschichtbereichen aufgebracht sein. Die Leiterbahn kann beispielsweise auf der Feldisolationsschicht angeordnet sein.
Die Substratschicht kann insbesondere aus einem Halbleitermaterial, beispielsweise mit einem breiten Bandabstand (englisch: „Wide-Bandgap-Semiconductor”), beispielsweise aus Siliciumcarbid (SiC), ausgebildet sein. Zum Beispiel kann die Substratschicht ein derartiger Wafer sein.
Die Feldisolationsschicht und die Gateisolationsschicht können aus gleichen oder unterschiedlichen Materialien ausgebildet sein. Beispielsweise können die Feldisolationsschicht und die Gateisolationsschicht unabhängig voneinander aus einem dielektrischen Material, ausgewählt aus der Gruppe, bestehend aus Oxiden, Nitriden und Silicaten von Silicium, Aluminium, Zirkonium, Hafnium und Mischungen davon, beispielsweise Siliciumdioxid, Siliciumnitrid, Aluminiumoxid, Zirkoniumoxid, Zirkoniumsilicat, Hafniumoxid, Hafniumsilicat und Mischungen davon, ausgebildet sein. Gegebenenfalls können sowohl die Feldisolationsschicht als auch die Gateisolationsschicht aus einem Oxid, insbesondere Siliciumdioxid, ausgebildet sein.
Die Gateisolationsschicht kann insbesondere zwei oder mehr Lagen aus unterschiedlichen Materialien, beispielsweise ausgewählt aus der Gruppe, bestehend aus Oxiden, Nitriden und Silicaten von Silicium, Aluminium, Zirkonium, Hafnium und Mischungen davon, beispielsweise Siliciumdioxid, Siliciumnitrid, Aluminiumoxid, Zirkoniumoxid, Zirkoniumsilicat, Hafniumoxid, Hafniumsilicat und Mischungen davon, aufweisen.
Die Leiterbahn kann beispielsweise aus einem Metall oder einer Metallmischung, insbesondere einer binären oder ternären Metallmischung, ausgebildet sein, welches mindestens ein Metall, ausgewählt aus der Gruppe, bestehend aus Platin, Rhodium, Ruthenium, Tantal, Palladium, Iridium und Mischungen davon, und gegebenenfalls zusätzlich mindestens ein Metall, ausgewählt aus der Gruppe, bestehend aus Chrom, Cobalt, Titan, Kupfer, Gold, Silicium, Silber, Wolfram, Zirkonium, Chrom und Mischungen davon, umfasst. Insbesondere kann die Leiterbahn aus einer Metallmischung ausgebildet werden, welche Platin und bis zu 30 Gewichtsprozent, bezogen auf das Gesamtgewicht der Metallmischung, an einem oder mehreren Metallen, ausgewählt aus der Gruppe, bestehend aus Platin, Rhodium, Ruthenium, Tantal, Titan, Palladium, Iridium und Mischungen davon, umfasst. Die Leiterbahn kann beispielsweise eine Schichtdicke d_L in einem Bereich von ≥ 10 nm bis ≤ 10 μm, beispielsweise von ≥ 50 nm bis ≤ 500 nm, aufweisen.
Die Gateelektrodenschicht ist vorzugsweise aus einem elektrisch leitenden Material ausgebildet. Insbesondere kann die Gateelektrodenschicht aus einem Metall, einer Metallmischung, einer Legierung oder einer keramisch-metallischen Mischung, beispielsweise aus einer Platin-Rhodium-Mischung, ausgebildet sein.
Weiterhin kann der Feldeffekttransistor eine Schutzschicht oder ein Schutzschichtsystem aus zwei oder mehr, insbesondere drei oder mehr, Schutzschichten umfassen. Beispielsweise kann der Feldeffekttransistor ein Schutzschichtsystem aus einer Basisschicht und einer Deckschicht und gegebenenfalls mindestens einer zwischen der Basisschicht und der Deckschicht angeordneten Zwischenschicht umfassen. Dieses kann beispielsweise auf mindestens einem Abschnitt der Substratschicht und/oder der Feldisolationsschicht und/oder der Gateisolationsschicht und/oder der Leiterbahn angeordnet sein. Insbesondere kann dabei die Schutzschicht beziehungsweise das Schutzschichtsystem an die Gateelektrodenschicht angrenzen.
Unter einem „Schichtsystem” kann im Sinn der vorliegenden Erfindung insbesondere ein System aus drei oder mehr aufeinander angeordneten Schichten aus unterschiedlichen Materialien verstanden werden. Unter der „Basisschicht” kann dabei insbesondere die an der abgedeckten Schicht anliegende Schicht des Schichtsystems und unter der „Deckschicht” die von der abgedeckten Schicht abgewandete beziehungsweise äußerste/oberste Schicht des Schichtsystems. verstanden werden.
Zum Beispiel kann der Feldeffekttransistor ein Schutzschichtsystem mit

– einer Basisschicht aus einem dielektrischen Material, insbesondere ausgewählt aus der Gruppe, bestehend aus Oxiden, Nitriden und Silicaten von Silicium, Aluminium, Zirkonium, Hafnium und Mischungen davon, beispielsweise Siliciumdioxid, Siliciumnitrid, Aluminiumoxid, Zirkoniumoxid, Zirkoniumsilicat, Hafniumoxid, Hafniumsilicat und Mischungen davon, und/oder
– einer Deckschicht aus einem chemisch resistenten Material, insbesondere aus einem Material, welches Siliciumcarbid, beispielsweise amorphes oder polykristallines Siliciumcarbid, insbesondere gering elektrisch leitfähiges Siliciumcarbid und/oder carbonitriertes Silicium, umfasst oder daraus besteht, und/oder
– Zwischenschicht/en aus einem dielektrischen und/oder selbstpassivierenden Material, insbesondere aus einem Material, welches eine Mischung aus Silicium (Si), Bor (B), Kohlenstoff (C) und Stickstoff (N), und/oder eine Mischung aus Silicium (Si), Aluminium (Al), Sauerstoff (O) und Stickstoff (N), auch SiAlON genannt, und/oder ein Material, ausgewählt aus der Gruppe, bestehend aus Oxiden, Nitriden und Silicaten von Silicium, Aluminium, Zirkonium, Hafnium und Mischungen davon, beispielsweise Siliciumdioxid, Siliciumnitrid, Aluminiumoxid, Zirkoniumoxid, Zirkoniumsilicat, Hafniumoxid, Hafniumsilicat und Mischungen davon, umfasst oder daraus besteht,

Dabei kann die Basisschicht eine Schichtdicke d_1B in einem Bereich von ≥ 3 nm bis ≤ 300 nm und/oder die Deckschicht eine Schichtdicke d_1D in einem Bereich von ≥ 100 nm bis ≤ 300 nm und/oder die Zwischenschicht/en (insgesamt) eine Schichtdicke d_1Z in einem Bereich von ≥ 100 nm bis ≤ 300 nm aufweisen. Insgesamt kann dieses Schichtsystem dabei eine Gesamtdicke d₁ in einem Bereich von ≥ 10 nm bis ≤ 10 μm, insbesondere von ≥ 50 nm bis ≤ 1000 nm, beispielsweise von ≥ 50 nm bis ≤ 500 nm, aufweisen. Ein derartiges Schutzschichtsystem kann insbesondere auf mindestens einem Abschnitt der Feldisolationsschicht und/oder der Gateisolationsschicht und/oder der Leiterbahn angeordnet sein.
Alternativ oder zusätzlich dazu kann der Feldeffekttransistor ein (Leiterbahn)-Schutzschichtsystem mit einer Basisschicht aus einem diffusionsverhindernden Material, insbesondere aus einem Material, welches Titannitrid und/oder Tantalnitrid umfasst oder daraus besteht, und/oder einer Zwischenschicht aus einem metallischen, eine oxidische Schutzschicht ausbildbarem Material, insbesondere aus einem Material, welches Titan, Silicium, Tantal und/oder Niob, insbesondere Titan und/oder Silicium, umfasst oder daraus besteht, und/oder eine Deckschicht aus einem oxidischen Material, insbesondere aus einem Material, welches Titan-, Silicium- Tantal- und/oder Niob-Oxid, insbesondere Titan- und/oder Silicium-Oxid, umfasst oder daraus besteht, aufweisen. Dabei kann die Basisschicht eine Schichtdicke d_2B in einem Bereich von ≥5 nm bis ≤ 50 nm und/oder die Zwischenschicht und die Deckschicht gemeinsam eine Schichtdicke d2ZD in einem Bereich von ≥ 5 nm bis ≤ 50 nm aufweisen. Insgesamt kann dieses Schichtsystem dabei eine Gesamtdicke d₂ in einem Bereich von ≥ 10 nm bis ≤ 200 nm, beispielsweise von ≥ 10 nm bis ≤ 100 nm, aufweisen. Ein derartiges Schutzschichtsystem kann insbesondere auf mindestens einem Abschnitt der Leiterbahn angeordnet sein.
Ferner ist ein Gegenstand der vorliegenden Erfindung die Verwendung eines erfindungsgemäß hergestellten Feldeffekttransistors und/oder eines erfindungsgemäßen Feldeffekttransistor zur Detektion und/oder Analyse von Abgasen, insbesondere Stickoxiden, beispielsweise im Rahmen einer On-Board-Diagnose (OBD).
Zeichnungen und Beispiele
Weitere Vorteile und vorteilhafte Ausgestaltungen der erfindungsgemäßen Gegenstände werden durch die Zeichnungen veranschaulicht und in der nachfolgenden Beschreibung erläutert. Dabei ist zu beachten, dass die Zeichnungen nur beschreibenden Charakter haben und nicht dazu gedacht sind, die Erfindung in irgendeiner Form einzuschränken. Es zeigen
1a–1e schematische, nicht maßstäbliche Querschnitte zur Veranschaulichung einer Ausführungsform des erfindungsgemäßen Verfahrens und Feldeffekttransistors;
2 einen schematischen, nicht maßstäblichen Querschnitt zur Veranschaulichung einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens und Feldeffekttransistors; und
3a–3d schematische, nicht maßstäbliche Querschnitte zur Veranschaulichung einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens und Feldeffekttransistors.
1a veranschaulicht, dass im Rahmen dieser Ausführungsform des Verfahrens in Verfahrensschritt a) eine Substratschicht 1 aus einem Halbleitermaterial bereitgestellt wurde, auf der in Verfahrensschritt b0) zunächst eine Feldisolationsschicht 4 ausgebildet und strukturiert wurde und anschließend in einem freien Bereich zwischen zwei Feldisolationsschichtbereichen 4 in Verfahrensschritt b) eine Gateisolationsschicht 2 ausgebildet wurde.
1b illustriert, dass in Verfahrensschritt c) eine Gateisolationsschutzschicht 3 auf der Gateisolationsschicht 2 und dazu benachbarten Feldisolationsschichtbereichen 4 ausgebildet wurde.
1c zeigt, dass in einem auf den Verfahrensschritt c) folgenden Verfahrensschritt d0) eine metallische Schicht 5 auf den Feldisolationsschichtbereichen 4 ausgebildet wurde, welche an die Gateisolationsschutzschicht 3 angrenzt und als Leiterbahn dient.
1d veranschaulicht, dass nach dem Verfahrensschritt d0) in Verfahrensschritt d) die Gateisolationsschutzschicht 3 vollständig entfernt wurde.
1e illustriert, dass direkt im Anschluss an Verfahrensschritt d) eine Gateelektrodenschicht 6 auf der Gateisolationsschicht 2 ausgebildet wurde, welche zusätzlich auf Abschnitten der Feldisolationsschicht 4 und der Leiterbahn 5 angeordnete ist, welche benachbart zu der Gateisolationsschicht 2 sind. Darüber hinaus zeigt 1e, dass eine Schutzschicht 7 auf Abschnitten der Leiterbahn 5 ausgebildet wurde, welche an die Gateelektrodenschicht 6 angrenzt.
2 veranschaulicht, dass im Rahmen dieser Ausführungsform des Verfahrens ebenfalls in Verfahrensschritt a) eine Substratschicht 1 aus einem Halbleitermaterial bereitgestellt wurde, auf der in den Verfahrensschritten b0) und b) eine Feldisolationsschicht 4 und eine Gateisolationsschicht 2 ausgebildet wurde. Im Gegensatz zu der in den 1a bis 1d gezeigten Ausführungsform, wurden in Verfahrensschritt c) dieser Ausführungsform drei Gateisolationsschutzschichten 3', 3'', 3''' aus unterschiedlichen Materialien auf der Gateisolationsschicht 2 und einem dazu benachbarten Feldisolationsschichtbereich 4 ausgebildet, wobei in Verfahrensschritt d) nur die beiden oberen Gateisolationsschutzschichten 3'', 3''' vollständig entfernt wurde. So kann in einem folgenden Verfahrensschritt e) auf der verbleibenden Gateisolationsschutzschicht 3' eine Gateelektrodenschicht (nicht dargestellt) ausgebildet werden und die verbleibende Gateisolationsschutzschicht 3' als verstärkende Gateisolationsschicht fungieren.
3a veranschaulicht, dass im Rahmen dieser Ausführungsform des Verfahrens ebenfalls in Verfahrensschritt a) eine Substratschicht 1 aus einem Halbleitermaterial bereitgestellt wurde, auf der in den Verfahrensschritten b0) und b) eine Feldisolationsschicht 4 und eine Gateisolationsschicht 2 ausgebildet wurde, auf denen in Verfahrensschritt c) wiederum eine Gateisolationsschutzschicht 3 vollflächig aufgebracht wurde. Im Gegensatz zu der in den 1a bis 1d und 2 gezeigten Ausführungsformen, wurden in einem ersten Verfahrensschritt d0) dieser Ausführungsform die Gateisolationsschutzschicht 3 partiell entfernt.
3b illustriert, dass die partiell entfernte Gateisolationsschutzschicht 3 in einem zweiten Verfahrensschritt d0), in dem eine erste metallische Schicht 8 zum Ausbilden einer Kontaktfläche vollflächig aufgebracht wurde, als Maskierung diente. 3b veranschaulicht weiterhin, dass anschließend in einem dritten Verfahrensschritt d0) die Gateisolationsschutzschicht 3 und die erste metallische Schicht 8 partiell entfernt wurden. 3b zeigt darüber hinaus, dass die aufgebrachte erste metallische Schicht 8, dabei die verbleibenden Bereiche der Gateisolationsschutzschicht 3 verstärken.
3c veranschaulicht, dass in einem vierten Verfahrensschritt d0) zum Ausbilden einer Leiterbahn eine zweite metallische Schicht 5 vollflächig aufgebracht wurde, welche ebenfalls die verbleibenden Bereiche der Gateisolationsschutzschicht 3 verstärkt. Dabei diente die partiell entfernte Gateisolationsschutzschicht 3 erneut als Maskierung.
3d illustriert, dass in einem fünften Verfahrensschritt d0) die Gateisolationsschutzschicht 3, die metallische Schicht 8 und die metallische Schicht 5 partiell entfernt wurden. 3d zeigt, dass dabei der Abtrag durch die Gateisolationsschutzschicht 3 auf Bereiche der Feldisolationsschicht 4 begrenzt wurde, welche eine ausreichende Schichtdicke aufweisen. In einem anschließenden, nicht dargestellten Verfahrensschritt d) kann die Gateisolationsschutzschicht 3 mit den darauf angeordneten metallischen Schichten 8, 5 beispielsweise durch ein Lift-Off-Verfahren entfernt werden, in dem die Gateisolationsschutzschicht 3 beispielsweise nasschemisch aufgelöst wird.

Claims

Verfahren zur Herstellung eines Feldeffekttransistors, insbesondere eines chemosensitiven Feldeffekttransistors für einen Gassensor, umfassend die Verfahrensschritte: a) Bereitstellen einer Substratschicht (1) aus einem Halbleitermaterial; b) Ausbilden einer Gateisolationsschicht (2) auf der Substratschicht (1), c) Ausbilden mindestens einer Gateisolationsschutzschicht (3, 3', 3'', 3''') auf der Gateisolationsschicht (2); d) Vollständiges oder teilweises Entfernen der Gateisolationsschutzschichten (3, 3', 3'', 3'''); und e) Ausbilden einer Gateelektrodenschicht (6) auf der Gateisolationsschicht (2) oder auf dem verbleibenden Teil der Gateisolationsschutzschichten (3, 3', 3'', 3''')
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass in Verfahrensschritt c) zwei oder mehr Gateisolationsschutzschichten (3', 3'', 3''') aus unterschiedlichen Materialien aufeinander ausgebildet oder aufgebracht werden.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass in Verfahrensschritt c) bevor eine Gateisolationsschutzschicht (3''') aus einem Material, beispielsweise Siliciumcarbid, Siliciumnitrid, Titannitrid oder carbonitriertem Silicium, ausgebildet oder aufgetragen wird, welches resistent gegenüber physikalischen Abtragverfahren oder Trockenätzen ist, eine Gateisolationsschutzschicht (3'') aus einem Material, beispielsweise metallischem Aluminium oder Nickel, ausgebildet oder aufgetragen wird, welches durch nasschemisches Ätzen auf- oder ablösbar ist.
Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass in Verfahrensschritt c) eine oder mehrere Gateisolationsschutzschichten (3, 3', 3'', 3''') ausgebildet oder aufgebracht, welche – ein Material, ausgewählt aus der Gruppe, bestehend aus Oxiden, Nitriden und Silicaten von Silicium, Aluminium, Zirkonium, Hafnium und Mischungen davon, beispielsweise Siliciumdioxid, Siliciumnitrid, Aluminiumoxid, Zirkoniumoxid, Zirkoniumsilicat, Hafniumoxid, Hafniumsilicat und Mischungen davon, und/oder – eine Mischung aus Silicium, Bor, Kohlenstoff und Stickstoff, und/oder – eine Mischung aus Silicium, Aluminium, Sauerstoff und Stickstoff, und/oder – Aluminium und/oder Nickel, und/oder – Silicium und/oder Titan und/oder Tantal und/oder Niob, und/oder – carbonitriertes Silicium, und/oder – Siliciumcarbid, und/oder – Siliciumoxid und/oder Titanoxid, und/oder – ein organisches Material, umfassen.
Verfahren einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass in Verfahrensschritt c) zuerst eine Gateisolationsschutzschicht (3') aus einem Gateisolationsschichtmaterial ausgebildet wird.
Verfahren nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass in Verfahrensschritt c) mindestens eine Gateisolationsschutzschicht (3''') aus einem elektrisch leitenden Material ausgebildet wird.
Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Verfahren zwischen Verfahrensschritt c) und Verfahrensschritt d) einen oder mehrere Verfahrensschritte d0), ausgewählt aus der Gruppe, umfassend: – Strukturieren der Gateisolationsschutzschicht/en (3, 3', 3'', 3'''); – Ausbilden von einer oder mehreren weiteren Schichten (4, 5, 7, 8), insbesondere zum Ausbilden von elektrischen Kontakten, Leiterbahnen, Isolationsschichten und/oder Schutzschichten; – Strukturieren von einer oder mehreren ausgebildeten Schichten (2, 3, 3', 3'', 3''', 4, 5, 7, 8), insbesondere zum Ausbilden von elektrischen Kontakten, Leiterbahnen, Isolationsschichten und/oder Schutzschichten; – Überprüfen der Integrität der Gateisolationsschicht (2), insbesondere durch elektrisches Kontaktieren einer elektrisch leitenden Gateisolationsschutzschicht (3'''); – Vereinzeln der resultierenden Anordnung (1, 2, 3, 3', 3'', 3''', 4, 5, 7, 8); – Transportieren der resultierenden Anordnung (1, 2, 3, 3', 3'', 3''', 4, 5, 7, 8); und Kombinationen davon, umfasst, wobei die Gateisolationsschicht (2) durch mindestens einen Teil einer Gateisolationsschutzschicht (3, 3', 3'', 3''') abgedeckt bleibt.
Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Gateisolationsschutzschicht/en (3) in Verfahrensschritt d0) derart strukturiert werden, dass diese als Maskierung für nachfolgend ausgebildete Schichten (4, 5, 7, 8) dienen.
Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Entfernen der Gateisolationsschutzschichten (3) in Verfahrensschritt d0) durch Trockenätzen oder nasschemisches Ätzen, insbesondere nasschemisches Ätzen, erfolgt.
Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass Verfahrensschritt e) im Anschluss an Verfahrensschritt d) erfolgt.
Feldeffekttransistor, insbesondere chemosensitiver Feldeffekttransistor für einen Gassensor, hergestellt durch ein Verfahren nach einem der Ansprüche 1 bis 10.
Feldeffekttransistor, insbesondere chemosensitiver Feldeffekttransistor für einen Gassensor, beispielsweise hergestellt durch ein erfindungsgemäßes Verfahren, umfassend mindestens – eine Substratschicht (1) aus einem Halbleitermaterial, – eine Gateisolationsschicht (2), – eine Feldisolationsschicht (4), – eine Leiterbahn (5) und – eine Gateelektrodenschicht (6), wobei die Gateelektrodenschicht (6) auf mindestens einem Abschnitt der Gateisolationsschicht (2) angeordnet ist, dadurch gekennzeichnet, dass die Gateelektrodenschicht (6) zusätzlich auf mindestens einem Abschnitt der Feldisolationsschicht (4) und/oder auf mindestens einem Abschnitt der Leiterbahn (5) angeordnet ist.