DE3229205C2

DE3229205C2 -

Info

Publication number: DE3229205C2
Application number: DE19823229205
Authority: DE
Inventors: Max Dr.Rer.Nat. Kuisl; Jutta 7900 Ulm De Richter
Original assignee: Daimler Benz AG
Current assignee: Daimler Benz AG
Priority date: 1982-08-05
Filing date: 1982-08-05
Publication date: 1993-01-21
Also published as: DE3229205A1

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines ionensensitiven Feldeffekt-Transistors nach dem Oberbegriff des Patentanspruchs 1.

Der ionensensitive Feldeffekt-Transistor wird auch ISFET genannt. Ein ISFET ist ein Halbleiterbauelement, mit dem die Konzentration einer Ionenart in einer wäßrigen Lösung bestimmt werden kann. Der ionensensitive Feldeffekt-Transistor ist ein Feldeffekt-Transistor, dessen Metallgate ersetzt wird durch einen Elektrolyten und eine darin befindliche Bezugselektrode. Wird auf den Gatebereich des ISFET eine spezielle Schicht aufgebracht, die gegenüber einer bestimmten Ionenart empfindlich ist, so entsteht ein zusätzliches elektrisches Potential am Gate, das von der Ionenkonzentration in der Lösung meßbar ist.

Insbesondere für H⁺-Sensoren, die z. B. zu einer pH-Wert-Messung verwendet werden, sind verschiedene Schichten bekannt, die sich mit der Halbleitertechnologie übliche Verfahrensschritten in einen ISFET integrieren lassen. In der Zeitschrift IEEE Transactions on Biomedical Engineering, Vol. BME-25, No. 2, 1978, S. 184-191 geben T. Matsuo und M. Esashi ein Verfahren zur Herstellung von ionensensitiven Feldeffekt-Transistoren an, wobei unter Verwendung des CVD-Verfahrens u. a. eine pH-sensitive Schicht aus Al₂O₃ hergestellt wird. Aus einem Artikel in Sensors and Actuators, Heft 1, Seite 77 bis 96 von 1981 von T. Matsuo und M. Esashi sind als Schichtmaterialien für ionensensitive Sensoren Si₃N₄, Al₂O₃ und Ta₂O₅ bekannt. Si₃N₄ ist ein in der Halbleitertechnologie viel benutztes Schichtmaterial, sein Einsatz für die Herstellung von ISFETs bereitet keine Schwierigkeiten. Si₃N₄ hat jedoch in nachteiliger Weise gegenüber H⁺-Ionen eine Hysterese und eine zu große Ansprechzeit. Eine Al₂O₃-Schicht kann nachträglich schlecht strukturiert werden, da keine geeignete Ätzprozesse zur Verfügung stehen. Ähnlich liegt der Fall bei Tantaloxid (Ta₂O₅).

Aus der DE-OS 23 03 574 und der US-PS 38 06 778 sind Verfahren zur Gate-Isolierung von Feldeffekt-Transistoren bekannt, bei denen ausgehend von einer metallischen Schicht durch selektive Oxidation die Leiterbahnen und die isolierenden Bereiche des Transistors gebildet werden. Die selektive Oxidation wird unter Verwendung von Abdeckmasken durch anodische Oxidation durchgeführt.

Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines ionensensitiven Feldeffekt-Transistors anzugeben, mit dem insbesondere hysteresefreie Konzentrationsmessung von H⁺-Ionen durchgeführt werden kön nen.

Diese Aufgabe wird gelöst durch die im Patentanspruch 1 angegebenen Merkmale.

Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen entnehmbar.

Die Erfindung wird im folgenden anhand eines Ausführungs beispieles unter Bezugnahme auf schematische Zeichnungen näher erläutert.

Fig. 1 bis 4 zeigen beispielhafte Verfahrensschritte zur Herstellung eines ISFET.

Fig. 1 zeigt ein p-leitendes Silizium-Substrat 1, in das eine Drainzone 2 und eine Sourcezone 3 eingebracht sind, z. B. durch ein Diffusionsverfahren. Dazwischen liegt der Gatebereich 4, zu dem ein Gatedielektrikum 41 gehört, das z. B. aus SiO₂ besteht. Der übrige Bereich des Subtrates 1 ist ebenfalls mit SiO₂ abgedeckt, dem sogenannten Feldoxid 7. Im Bereich der Drain- und Sourcezonen sind Kontaktfen ster 5, 6 in das Feldoxid 7 geätzt.

Gemäß Fig. 2 wird nun auf die derart strukturierte SiO₂- Schicht ganzflächig eine metallische Schicht 8, aufge bracht, beispielsweise aufgedampftes Aluminium. Die me tallische Schicht 8 füllt die Kontaktfenster 5, 6 und stellt dadurch einen elektrischen Kontakt zu den Drain- und Sourcezonen her. Auf der metallischen Schicht 8 wird anschließend ganzflächig eine Abdeckschicht 9 aufgebracht, z. B. SiO₂ oder Si₃ N₄, beispielsweise mit Hilfe eines sogenannten CVD-Prozesses oder eines Plasma-Prozesses. Die Wahl des Prozesses ist abhängig vom Schmelzpunkt und/oder der Legierungsfähigkeit der metallischen Schicht 8. Die Abdeckschicht 9 wird nun an einigen Stellen bis zu der darunter liegenden metallischen Schicht abgeätzt, z. B. mit Hilfe der in der Halbleitertechnologie üblichen Foto lacktechnik und anschließendem Naß- oder Plasmaätzen. Dadurch entstehen in der Abdeckschicht 9 Fenster 10, die bei einer nachfolgenden Oxidation eine selektive Oxidation der metallischen Schicht 8 ermöglichen. Die Fenster 10 werden an den Stellen angebracht, an denen in der metal lischen Schicht 8 elektrisch isolierende Bereiche ent stehen sollen. Derartige Bereiche sind z. B. Zwischenräume zwischen elektrischen Leiterbahnen sowie der ionensensiti ve Bereich eines ISFET.

Fig. 3 zeigt die elektrisch isolierenden Bereiche 11, die durch eine derartige selektive Oxidation erzeugt werden. Diese selektive Oxidation ermöglicht bei dem beispielhaft gewählten ISFET in vorteilhafter Weise die gleichzeitige Herstellung des ionensensitiven Schichtbereiches und der elektrischen Leiterbahnen, die als elektrische Zuleitungen dienen für die Drain- und Sourcezonen. Ein weiterer Vor teil einer derartigen selektiven Oxidation besteht darin, daß die Oberflächen der entstandenen Leiterbahnen und die Oberflächen der dazwischen liegenden, elektrisch isolie renden Bereiche im wesentlichen in einer Ebene liegen, so daß möglicherweise störende geometrische Stufen vermieden werden, die zu Fehlstellen führen könnten bei einer nach folgend abgeschiedenen Schutz- und/oder Isolierschicht. Enthält die metallische Schicht 8 beispielsweise eines der Metalle Al oder Ta, so ist es möglich, die selektive Oxidation mit Hilfe eines anodischen Oxidationsverfahrens durchzuführen. Enthält die metallische Schicht 8 bei spielsweise eines der hochschmelzenden Metalle W, Mo oder Ta, so ist eine thermische Oxidation vorteilhaft bei einem Temperaturbereich von 500°C bis 800°C. Bei der thermischen Oxidation wirkt die Abdeckschicht 9 als Oxidationsmaske, die z. B. aus Si₃ N₄ oder Si0₂ besteht. Weiterhin ist es möglich, an die beschriebene oxidative Umwandlung der metallischen Schicht 8 einen weiteren Oxidationsvorgang, z. B. bei einer Temperatur von 1000°C, anzuschließen, der die gewünschten chemischen und/oder physikalischen Eigen schaften der isolierenden Bereiche 11 optimiert.

Gemäß Fig. 4 werden in einem weiteren Verfahrensschritt die strukturierte Abdeckschicht 9 und die isolierenden Bereiche 11 mit einer Isolier- und/oder Schutzschicht 12, z. B. aus SiO₂, überzogen, in die nicht dargestellte Pad- Fenster geätzt werden, die eine Kontaktierung der Leiter bahnen ermöglichen. Bei einem ISFET wird die Schutzschicht 12 außerdem im ionensensitiven Gatebereich entfernt, so daß der dortige isolierende Bereich 11 freiliegt. Da die Metalloxidschicht der Bereiche 11 im allgemeinen andere chemische Eigenschaften besitzt als die aus SiO₂ bestehen de Schutzschicht 12, erfolgt in zuverlässiger Weise ein erwünschter Ätzstop an dieser Schicht.

Ein alternativer, nicht dargestellter Verfahrensschritt besteht darin, zunächst das Gateoxid 41 (Fig. 1) wegzu lassen und die metallische Schicht 8 (Fig. 2) unmittelbar auf das Substrat 1 im Gatebereich aufzubringen. Bei der nachfolgenden selektiven Oxidation (Fig. 3) entsteht dann zunächst im Gatebereich der isolierende Bereich 11, der als ionensensitive Schicht wirkt. Eine weitere Oxidation, durch die ionensensitive Schicht hindurch, oxidiert das Substrat 1, z. B. Silizium, im Gatebereich zu einer Schicht aus SiO₂, die bei einem ISFET als Gateoxid wirkt. Auf diese Weise wird eine genau definierte Grenzschicht er zeugt.

Claims

1. Verfahren zur Herstellung eines ionensensitiven Feldeffekt- Transistors, bei dem

- in ein Substrat eine Source- und eine Drainzone eingebracht werden,
- auf dem Substrat ein Feldoxid, das Kontaktfenster über der Source- und Drainzone aufweist, und im Gatebereich ein Dielektrikum mit einer ionensensitiven Schicht erzeugt werden, und
- ganzflächig eine metallische Schicht aufgebracht und zur Bildung der Elektroden und Leiterbahnen strukturiert wird, wobei in der ionensensitiven Schicht ein Oxid eines Metalls der metallischen Schicht enthalten ist,

dadurch gekennzeichnet,

- daß durch eine selektive Oxidation der ganzflächig aufgebrachten metallischen Schicht sowohl die Elektroden und Leiterbahnen als auch die ionensensitive Schicht erzeugt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die selektive Oxidation mittels Abdeckmasken und einer anodischen und/oder thermischen Oxidation erzeugt wird.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei Verwendung eines Substrats aus Silizium nach der selektiven Oxidation der metallischen Schicht die Gatezone des Substrates (1) durch den ionensensitiven Schichtbereich hindurch derart oxi diert wird, daß ein Gateoxid entsteht.