-
Stand der Technik
-
Die vorliegende Erfindung bezieht sich auf einen gassensitiven Feldeffekttransistor gemäß Anspruch 1, sowie ein Verfahren zur Herstellung eines gassensitiven Feldeffekttransistors gemäß Anspruch 10.
-
Bei gegenwärtigen gassensitiven oder chemosensitiven Feldeffekttransistoren (auch oftmals als ChemFETs abgekürzt), die für widrige Umweltbedingungen (auch als „harsh environment” bezeichnet) ausgelegt sind und daher hohe Temperaturen oder eine hohe chemische Belastung aushalten müssen, wird typischerweise ein wide-bandgap-Halbleitermaterial (z. B. SiC oder GaN) als Halbleitersubstrat verwendet. Hierauf wird eine chemisch sensitive, elektrisch leitfähige Schicht, die insbesondere auch auf dem Kanalbereich des FETs aufgebracht ist, sehr nah neben oder auf dem Kanalbereich ankontaktiert. Der Kanalbereich ist nur mit einer dünnen Isolation „Gateoxid” (die eigentlich eine Gateisolation darstellt, da auch andere Isolationsmaterialien möglich sind) versehen; der Bereich weiter außen wird in der Regel von einer dickeren Isolation, einem so genannten „Feldoxid” (die auch andere Materialien als ein Oxid mit einschließt) und einer Passivierung geschützt. Das Feldoxid ist in seinen Eigenschaften (z. B. Kanten) in der Regel nicht definiert und kann daher nicht als Unterlage für eine Beschichtung genutzt werden. Die Ankontaktierung der Gateelektrode im konventionellen Design erfolgt deshalb auf dem Gateoxid neben oder auf dem Kanalbereich mit einer Leiterbahn, die bis auf das Gateoxid über bzw. neben den Kanal geführt wird und außerhalb des Kanalbereiches auf dem Feldoxid bzw. zwischen Feldoxid und Passivierung liegt. Die Ankontaktierung auf dem Gateoxid limitiert die für eine Leiterbahnaufbringung und -strukturierung zur Verfügung stehenden Verfahren.
-
Offenbarung der Erfindung
-
Vor diesem Hintergrund wird mit der vorliegenden Erfindung ein gassensitiven Feldeffekttransistor sowie schließlich ein entsprechendes Verfahren zu Herstellung eines gassensitiven Feldeffekttransistors gemäß den unabhängigen Patentansprüchen vorgestellt. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen und der nachfolgenden Beschreibung.
-
Die vorliegende Erfindung schafft einem gassensitiven Feldeffekttransistor, der folgende Merkmale aufweist:
- – einem Halbleitersubstrat mit einer Substrat-Hauptoberfläche, wobei das Halbleitersubstrat eine Sourceregion, eine Gateregion und eine Drainregion aufweist;
- – eine Isolationslage, die eine erste Hauptoberfläche, die der Substrat-Hauptoberfläche zugewandt ist und eine zweite Hauptoberfläche, die der Substrat-Hauptoberfläche abgewandt ist, aufweist, wobei die Isolationslage die Substrat-Hauptoberfläche zumindest teilweise bedeckt und im Bereich der Gateregion eine Öffnung oder einen Isolationslagen-Bereich mit verringerter Schichtdicke aufweist, wobei die Isolationslage im Bereich der Öffnung oder im Isolationslagen-Bereich schräge Seitenwände aufweist, derart, dass sich ein Abstand zwischen gegenüberliegenden schrägen Seitenwänden der Isolationslage im Bereich der Öffnung oder des Isolationslagen-Bereichs von der zweiten Hauptoberfläche in Richtung der ersten Hauptoberfläche hin verringert; und
- – eine Gateelektrodenlage, die zumindest einen Teilbereich der zweiten Hauptoberfläche der Isolationslage, einen Bereich der schrägen Seitenwände sowie einen Bereich der Gateregion abdeckt, wobei die Gateelektrodenlage ein Material oder eine Strukturierung umfasst, die eine Veränderung der elektrischen Eigenschaften der Gateelektrodenlage oder deren Oberfläche bei Kontakt mit einem vordefinierten Gas bewirkt.
-
Ferner schafft die vorliegende Erfindung ein Verfahren zur Herstellung eines gassensitiven Feldeffekttransistors, wobei das Verfahren die folgenden Schritte aufweist:
- – Bereitstellen eines Halbleitersubstrates mit einer Substrat-Hauptoberfläche, wobei das Halbleitersubstrat eine Sourceregion, eine Gateregion und eine Drainregion aufweist, wobei die Substrat-Hauptoberfläche durch eine Isolationslage bedeckt ist;
- – Aufbringen einer Maskierungslage auf eine freiliegende Oberfläche der Isolationslage, wobei das Aufbringen der Maskierungslage derart erfolgt, dass die Maskierungslage eine Ausnehmung oder Öffnung mit schrägen Seitenwänden aufweist, wobei sich die Ausnehmung oder Öffnung zu einem der Gateregion gegenüberliegenden Bereich hin verjüngt;
- – Bilden einer Öffnung oder eines Bereichs mit verringerter Schichtdicke in der Isolationslage unter Verwendung der Ausnehmung oder Öffnung, derart, dass in der Isolationslage eine Öffnung oder einen Isolationslagen-Bereich mit verringerter Schichtdicke aufweist, wobei die Isolationslage im Bereich der Öffnung oder im Isolationslagen-Bereich schräge Seitenwände aufweist, derart, dass sich ein Abstand zwischen gegenüberliegenden schrägen Seitenwänden der Isolationslage im Bereich der Öffnung oder des Isolationslagen-Bereichs von der zweiten Hauptoberfläche in Richtung der ersten Hauptoberfläche hin verringert; und
- – Aufbringen einer Gateelektrodenlage um zumindest einen Teilbereich der freiliegenden Hauptoberfläche der Isolationslage, einen Bereich der schrägen Seitenwände in der Isolationslage sowie einen Bereich der Gateregion durch die Gateelektrodenlage abzudecken, wobei die Gateelektrodenlage ein Material oder eine Strukturierung umfasst, die eine Veränderung der elektrischen Eigenschaften der Gateelektrodenlage oder deren Oberfläche bei Kontakt mit einem vordefinierten Gas bewirkt.
-
Unter einem Halbleitersubstrat kann dabei ein dotiertes Halbleitermaterials verstanden werden, wobei die entsprechend genannten Regionen in diesem Halbleitersubstrat sich bestimmte erhöhte Dotierungen auszeichnen. Die Gateelektrodenlage kann dabei einerseits zur Ankontaktierung und andererseits auch zur Ausbildung einer Gateelektrode selbst genutzt werden. Dabei sollte die Gateelektrodenlage ein Material aufweisen, das seine elektrischen Eigenschaften oder die seiner Oberfläche bei Kontakt mit einem vordefinierten Gas verändert und so die Gassensitivität des Feldeffekttransistors bewirkt. Die Isolationslage kann durch eine Lage aus einem Oxid oder einem anderen isolierende Material gebildet werden.
-
Die vorliegende Erfindung basiert auf der Erkenntnis, dass nun zur Herstellung des Feldeffekttransistors eine Öffnung oder ein Bereich mit einer verringerten Schichtdicke in der Isolationslage bereitgestellt oder gebildet wird, die/der schräge Seitenwände aufweist. Dabei ist beispielsweise eine Öffnungsfläche, die der Substrat-Hauptoberfläche gegenüberliegt kleiner als eine Öffnungsfläche, die in einer Hautoberfläche der Isolationslage gebildet ist, die der Substrat-Hauptoberfläche abgewandt ist. Mit anderen Worten ausgedrückt ist ein Abstand zwischen gegenüberliegenden schrägen Seitenkanten der Isolationslage im Bereich der Öffnung oder des Isolationslagen-Bereichs in der Nähe der zweiten Hauptoberfläche größer als in der Nähe der ersten Hauptoberfläche. Dies ermöglicht nun eine sehr präzise und feine Strukturierung der Gateelektrodenlage, die die gassensitive Eigenschaft aufweist.
-
Die vorliegende Erfindung bietet den Vorteil, dass nun durch die schrägen Seitenwände keine undefinierte oder wenig präzise Ankontaktierung des Gatebereichs des Feldeffekttransistors bei dessen Herstellung mehr zu befürchten ist. Vielmehr kann durch die Rampenform der Öffnung oder im Bereich mit der verringerten Schichtdicke im Feldoxid (d. h. der Isolationslage) eine definierte Abscheidung und/oder Strukturierung einer Schicht auf der Isolationslage oder dem Feldoxid erfolgen. Die Rampenform der Öffnung in der Isolationslage oder des Isolationslagen-Bereiches mit der verringerten Schichtdicke verjüngt sich dabei von einer dem Halbleitersubstrat abgewandten Seite hin zu einer dem Halbleitersubstrat zugewandten Seite. Die schrägen Seitenwände ermöglichen dann die Verwendung einfachen Verfahren zur Aufbringung von Lagen auf den zu fertigenden Feldeffekttransistor, die kostengünstig sind und dennoch eine präzise und feine Strukturierung der aufzubringenden Lage ermöglichen.
-
Gemäß einer günstigen Ausführungsform der vorliegenden Erfindung kann die Isolationslage schräge Seitenwände aufweisen, die einen Winkel von 5 bis 80 Grad gegenüber der ersten oder zweiten Hauptoberfläche ausbilden. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass innerhalb dieses Winkelbereichs eine präzise Abscheidung und/oder Strukturierung der Isolationslage und somit eine entsprechend sichere Ausbildung und Ankontaktierung der Gateelektrode möglich ist.
-
Günstig ist es auch, wenn eine elektrische Kontaktierung der Sourceregion, der Drainregion und/oder der Gateelektrodenlage mittels Leiterbahnen erfolgt, die auf der zweiten Hauptoberfläche der Isolationslage aufgebracht sind. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil dass nun das Aufbringen von Leiterbahnen auf der freiliegenden Oberfläche der Isolationslage erfolgen kann. Hierdurch werden Strukturen im Halbleitersubstrat gegen Beschädigungen geschützt, die beim Aufbringen von Leiterbahnen direkt auf dem Halbleitersubstrat oder auf der Isolation des Gatebereiches ansonsten möglicherweise beschädigt werden würden.
-
Gemäß einer anderen Ausführungsform der vorliegenden Erfindung kann auch ein Bondring vorgesehen sein, der auf der der zweiten Hauptoberfläche der Isolationslage zugewandten Seite an der Isolationslage angeordnet ist und die Öffnung in der Isolationslage oder den Isolationslagen-Bereich mit der verringerten Schichtdicke in der Isolationslage umschließt. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass durch den Bondring, der günstigerweise einen fluid- und gasdichten Verschluss zwischen einem Bereich der Öffnung der Isolationslage und einem weiteren Bereich auf der zweiten Hauptoberfläche der Isolationslage bietet, eine Führung des zu messenden Gases zu der Gateelektrodenlage möglich wird. Dies stellt sicher, dass das zu messende Gas möglichst vollständig zur Gateelektrodenlage geführt wird, so dass durch die Gateelektrodenlage auch eine möglichst präzise Bestimmung der Konzentration des Gases möglich ist.
-
Um eine möglichst gute elektrische Kontaktierung der Gateelektrodenlage zu realisieren, kann auch der Bondring ein elektrisch leitfähiges Material umfassen und als elektrischer Kontakt der Gateelektrodenlage dienen.
-
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung kann ein Trägersubstrat vorgesehen sein, das, insbesondere mittels Flip-Chip-Technik, an einer der zweiten Hauptoberfläche zugewandten Seite mit der Isolationslage oder an einer auf der der Isolationslage aufgebrachten Struktur angeordnet ist, wobei das Trägersubstrat zur mechanischen Halterung des Feldeffekttransistors ausgebildet ist. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass durch das Trägersubstrat eine stabile Halterung bereitgestellt werden kann. Auf diese Weise kann einerseits ein dünneres und damit leichteres Halbleitersubstrat verwendet werden, wodurch sich Kosten reduzieren lassen und andererseits kann auch bei der Ausformung von Lagen des Feldeffekttransistors der Fokus auf eine möglichst optimale Gasempfindlichkeit der Lagen oder der Lagenabfolge gelegt werden.
-
Besonders günstig ist es, wenn das Trägersubstrat eine Öffnung aufweist, die der Öffnung der Isolationslage oder dem Isolationslagen-Bereich mit der verringerten Schichtdicke gegenüberliegt. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass das Trägersubstrat derart an einem Verbund aus Halbleitersubstrat, Isolationslage und Gateelektrodenlage angebracht werden kann, so dass die Gateelektrodenlage nur über die Öffnung im Trägersubstrat zugänglich ist. Dies bietet einen größtmöglichen Schutz der Gateelektrodenlage gegen mechanische Beschädigungen und erhöht daher die Robustheit des herzustellenden gassensitiven Feldeffekttransistors.
-
Gemäß einer besonderen Ausführungsform der folgern Erfindung kann die Öffnung in dem Trägersubstrat mit einem gasdurchlässigen Filter- oder ein Katalysatormaterial verschlossen sein, das ausgebildet ist, um ein durch die Öffnung des Trägersubstrates strömendes Gas zu filtern oder zu katalysieren. Eine derartige Ausführungsform der vorliegenden Erfindung bietet den Vorteil, dass einerseits Beschädigungen der Gateelektrodenlage durch ein aggressives oder ungewünschtes Gas oder Partikel in dem Gas möglichst verhindert werden können und andererseits möglicherweise auch durch das Katalysatormaterial eine Umformung eines zweiten Gases in das vorbestimmte Gas, für das die Gateelektrodenlage empfindlich ist, erfolgen kann, so dass durch das einfache Verschließen der Öffnung durch ein entsprechendes Katalysatormaterial der hergestellte Feldeffekttransistor für mehrere unterschiedliche Gasarten verwendbar ist.
-
Die Erfindung wird anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:
-
1 eine Aufsichtsdarstellung auf eine Halbleiterstruktur eines gassensitiven Feldeffekttransistors gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
-
2 eine Querschnittsdarstellung einer Halbleiterstruktur eines gassensitiven Feldeffekttransistors gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wobei eine Ankontaktierung des gassensitiven Feldeffekttransistors über einen Bondring und/oder Flip-Chip-Kontakte dargestellt ist;
-
3 eine Querschnittsdarstellung einer Halbleiterstruktur des gassensitiven Feldeffekttransistors gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung, wobei ebenfalls eine Ankontaktierung des gassensitiven Feldeffekttransitors über einen Bonddrängeln und/oder Flip-Chip-Kontakte dargestellt ist; und
-
4 ein Ablaufdiagramm eines Ausführungsbeispiels der vorliegenden Erfindung als Verfahren.
-
Gleiche oder ähnliche Elemente können in den Figuren durch gleiche oder ähnliche Bezugszeichen versehen sein, wobei auf eine wiederholte Beschreibung verzichtet wird. Ferner enthalten die Figuren der Zeichnungen, deren Beschreibung sowie die Ansprüche zahlreiche Merkmale in Kombination. Einem Fachmann ist dabei klar, dass diese Merkmale auch einzeln betrachtet werden oder sie zu weiteren, hier nicht explizit beschriebenen Kombinationen zusammengefasst werden können. Weiterhin ist die Erfindung in der nachfolgenden Beschreibung unter Verwendung von unterschiedlichen Maßen und Dimensionen erläutert, wobei die Erfindung nicht auf diese Maße und Dimensionen eingeschränkt zu verstehen ist. Ferner können erfindungsgemäße Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden. Umfasst ein Ausführungsbeispiel eine „und/oder” Verknüpfung zwischen einem ersten Merkmal/Schritt und einem zweiten Merkmal/Schritt, so kann dies so gelesen werden, dass das Ausführungsbeispiel gemäß einer Ausführungsform sowohl das erste Merkmal/den ersten Schritt als auch das zweite Merkmal/den zweiten Schritt und gemäß einer weiteren Ausführungsform entweder nur das erste Merkmal/Schritt oder nur das zweite Merkmal/Schritt aufweist.
-
Ein wichtiger Aspekt der vorliegenden Erfindung ist darin zu sehen, dass nun eine Vereinfachung des Aufbaus eines ChemFETs (d. h. eines chemosensitiven oder gassensitiven Feldeffekttransistors) für das „harsh environment” und die Verbesserung und Vereinfachung der Prozessierung möglich ist. Außerdem erlaubt die vorliegende Erfindung das Ergreifen von Schutzmaßnahmen für die Gateisolation während der Prozessierung und eine vereinfachte Anbindung des chemosensotiven oder gassensitiven FET-Dies (d. h. des Halbleiterbauelements) in oder an ein Gehäuse oder Trägersubstrat.
-
Bei der Erfindung werden beispielsweise folgende Maßnahmen getroffen:
- – Das Feldoxid bzw. die dickere Isolation wird mit definierten Kantenwinkeln an den Flanken zur Gateisolation versehen. Damit kann die Beschichtung auch bis auf das Feldoxid geführt und auf diesem genutzt werden.
- – Der Übergang Gateoxid-Feldoxid liegt nahe an der Grenze, vorzugsweise knapp außerhalb des Kanalbereiches.
- – Die Leiterbahnen werden nur auf dem Feldoxid verlegt, so dass die Ankontaktierung der elektrisch leitfähigen Schicht (Gateelektrodenlage) ebenfalls auf dem Feldoxid liegt.
- – Die vorstehend genannte Eigenschaft ermöglicht es, das Gateoxid für die Prozessierung der Leiterbahnen und der Passivierung bei der Prozessierung zu schützen, in dem auf dem Gateoxid eine Abdeckschicht (z. B. Polysilizium) z. B. als Stopschicht für Trockenätzprozesse abgeschieden wird. Diese Schicht kann auch während der weiteren Prozessierung der Halbleiterbauelemente auf dem Gateoxid verbleiben und dieses bis zur Aufbringung der sensitiven Schicht (d. h. der Gateelektrode bzw. Gateelektrodenlage) schützen.
-
Außerdem kann mit dem nachfolgend detailliert beschriebenen Aufbau ein Aufbau- und Verbindungstechnik-Konzept (AVT-Konzept) für ChemFETs realisiert werden, bei dem nur die für die Gaswechselwirkung notwendigen Teile des Sensors exponiert sind und alle anderen Teile abgedeckt sind.
-
1 zeigt eine Aufsichtsdarstellung auf eine Halbleiterstruktur eines gassensitiven Feldeffekttransistors 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wobei Anschlüsse für die Sourceregion und die Drainregion dargestellt sind. Es ist in 1 eine Isolationslage 110 dargestellt, die ein in 1 nur teilweise sichtbares Halbleitersubstrat abgedeckt. Die Isolationslage 110 weist eine erste Öffnung 120 für einen Anschluss einer Sourceregion im darunter liegenden Halbleitersubstrat und eine zweite Öffnung 130 für einen Anschluss einer Drainregion im unter der Isolationsschicht 110 liegenden Halbleitersubstrat des Feldeffekttransistors 100 auf. Die Isolationslage 110 kann beispielsweise aus einem aus Tetraethylorthosilicat (TEOS) hergestellten Siliziumdioxid beschaffen sein, das eine Dicke von 300 nm bis 500 nm aufweist. Zwischen der ersten Öffnung 120 und der zweiten Öffnung 130 ist eine dritte Öffnung 135 ausgebildet, die definierte schräge Seitenwände 137 aufweist, wie es nachfolgend noch näher beschrieben wird. Alternativ braucht an der Stelle der dritten Öffnung 135 keine durchgehende Öffnung durch die Isolationslage 110 gebildet werden; vielmehr ist es auch ausreichend, einen Bereich mit einer verringerten Dicke der Isolationsschicht 110 statt der dritten Öffnung 135 auszubilden, wobei der Bereich mit einer verringerten Isolationslagendicke ebenfalls schräge Seitenwände aufweisen sollte. Der Einfachheit halber wird in der nachfolgenden Beschreibung die Erfindung im Wesentlichen an einem Ausführungsbeispiel mit einer Öffnung statt mit einem Bereich einer verringerten Dicke der Isolationslage 110 beschrieben. Diese definierten Seitenwände 137 weisen einen definierten Flankenwinkel zur in 1 sichtbaren Oberfläche der Isolationslage 110 auf. In der Mitte der dritten Öffnung 135 ist eine Oberfläche des Halbleitersubstrates 138 sichtbar, auf der in einem Kanalbereich 140 der Kanal des Feldeffekttransistors 100 angeordnet ist. Der Kanalbereich 140 hat beispielsweise eine Größe von 10 × 100 μm. In diesem Kanalbereich 140 ist (beispielsweise auf einer Substrat-Oberfläche des Halbleitersubstrates) ein Gateoxid 150 angeordnet, wie es bei Feldeffekttransistoren (FETs) üblich ist. An diesen Kanalbereich 140 anschließend (hier außerhalb des Kanalbereiches gezeichnet) ist somit der Übergang zwischen dem Gateoxid 150 und der Isolatonslage 110, die oftmals auch als Feldoxid bezeichnet wird. Die Kantenwinkel der schrägen Seitenwände 137 der dritten Öffnung 135 des Feldoxides 110 (d. h. die Winkel der schrägen Seitenwände 137 der dritten Öffnung 135 der Isolationsschicht 110) liegen beispielsweise in einem Bereich zwischen 5° und 80°. Diese Kantenwinkel der dritten Öffnung 135 der Isolationsschicht 110 können sich insbesondere nach den Eigenschaften des für die Herstellung des FETs gewählten Beschichtungsmaterials, z. B. Benetzungseigenschaften bei einer nasschemischen Beschichtung richten.
-
Die beschichtbare Fläche zur Kontaktierung und/oder Ausbildung der Gateelektrode (die in 1 als transparenter Bereich 155 dargestellt ist) ist nun sehr viel größer – beispielsweise 1 × 2 mm bis hin zu mehreren Quadratmillimetern – als bei konventionellen Designs (in denen nur der meist wenige hundert Quadratmikrometer große Kanalbereich beschichtet wird). Die Gateelektrode 155 kann dabei allgemeiner auch als Gateelektrodenlage 155 bezeichnet werden, da diese Lage einerseits die Gateelektrode selbst als auch die elektronische Leiterbahn zur Ankontaktierung der Gateelektrode direkt über dem Gateoxid darstellt. Der durch die Verwendung des hier vorgeschlagenen Ansatzes deutlich größere Bereich zum Aufbringen der Gateelektrodenlage erleichtert die Beschichtung (d. h. Ausformung der Gateelektrodenlage 155) und ermöglicht den Einsatz von kostengünstigen flächig arbeitenden Beschichtungsverfahren. Die Gateelektrodenlage 155 ist durch einen separaten Anschlusskontakt 160 elektrisch kontaktierbar.
-
Durch den definierten Übergang zwischen dem Gateoxid 150 zu dem Feldoxid 110 und die definierten Eigenschaften des Feldoxides 110 im Kantenbereich der schrägen Seitenwände 137 kann somit eine Fläche mit der sensitiven Beschichtung 155 beschichtet werden, die viel größer ist als der Kanalbereich 140 selbst wobei sich die sensitive Beschichtung 155 selbst die über die Kanten 137 hinaus auf eine in 1 sichtbare Oberfläche des Feldoxids 110 erstreckt. Durch diese Eigenschaft des Feldoxides 110 ist ein gegenüber herkömmlichen gassensitiven Feldeffekttransistoren ein wesentlich einfacherer Aufbau möglich; so werden beispielsweise die Anforderungen an die Justagegenauigkeit z. B. bei der Beschichtung des Kanalbereichs 140 und auch bei der Realisierung der Grenze zwischen einer Leiterbahn und dem Kanalbereich geringer. Ebenso ist eine vereinfachte und verbesserte mechanische und elektrische Anbindung möglich.
-
2 zeigt eine Querschnittsdarstellung einer Halbleiterstruktur eines gassensitiven Feldeffekttransistors 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wobei eine Anbindung des ChemFETs 100 an ein Trägersubstrat (bzw. ein Gehäuse) über einen Bondring 200 und Flip-Chip-Kontakte 210 dargestellt ist. 2 zeigt insbesondere ein Ausführungsbeispiel für eine Aufbau- und Verbindungstechnik, die einen Bondring 200 (der hier beispielsweise aus einem isolierenden Material besteht) sowie Kontakte 210 umfasst, die eine Flip-Chip-Montage des prozessierten ChemFETS 100 an ein Trägersubstrat 215 ermöglichen. Die Kontakte 210 auf dem Trägersubstrat 215 sind beispielsweise durch Leiterbahnen 210 gebildet, die eine Kontaktierung des ChemFETs 100 von außerhalb eines Gehäuses für den ChemFET 100 ermöglichen.
-
Das Trägersubstrat 215 hat ferner beispielsweise einen gasdurchlässigen Bereich 217 (beispielsweise in Form einer Öffnung) durch welche ein zu messendes Gas an die gassensitive Gateelektrodenlage 155 gelangt. Wird der gasdurchlässige Bereich 217 auf dem Trägersubstrat nachträglich aufgebracht (z. B. in Form einer Bohrung mit einem in 2 und 3 nicht dargestellten nachträglich ein- oder aufgesetzten Filter z. B. aus einer porösen Keramik in diese Bohrung), kann die sensitive Beschichtung auch nach der Anbindung des ChemFET-Dies an das Trägersubstrat 215 (mit der Bohrung) und vor dem Ein- oder Aufsetzen des Filters erfolgen. Der Filter kann neben einer rein mechanischen Filterung (z. B. gegen Partikel) auch bereits eine chemische Funktion, z. B. einen katalytischen Umsatz, beinhalten und so z. B. die Sensorfunktion vor störenden Gase schützen oder zumindest diese Gase reduzieren. In diesem Fall wirkt der Filter auch als Katalysator.
-
Durch den Bondring 200 wird ein gaszugänglicher Bereich 220 des Sensors 100 fluid- und gasdicht begrenzt. Gaszugänglich sind damit nur die zur Gaskonzentrationsmessung notwendigen Bauteile, insbesondere die sensitive Beschichtung 155 auf dem Gate- bzw. Feldoxid 155. Idealerweise kann die sensitive Beschichtung 155 unter dem Bondring 200 durchgeführt werden; ist dies nicht möglich, kann noch (wie in 2 dargestellt) eine Leiterbahn 230 zur Kontaktierung der sensitiven Beschichtung unter dem Bondring 200 (d. h. zwischen dem Bondring 200 und der zweiten Oberfläche der Isolationslage 155) durchgeführt werden. Eine Passivierung zur Isolation von Kontakten (oder Ähnliches) ist damit nicht mehr unbedingt notwendig. Alternativ kann ein Bondring 200 auch aus einem leitfähigen Material realisiert werden. Die Kontaktierung der sensitiven Schicht 155 erfolgt in einem solchen Fall direkt über den Bondring 200, wie es in der Querschnittsdarstellung einer Halbleiterstruktur des gassensitiven Feldeffekttransistors 100 gemäß 3 abgebildet ist.
-
Ferner ist in den 2 und 3 auf der linken Seite ersichtlich, dass eine Anschlusskontaktierung 240 der Sourceregion 250 (oder äquivalent auch der Drainregion 310 gemäß 3) des Halbleitersubstrates 138 über eine Flip-Chip-Montage und zugehörige Leiterbahnen 210 sowie entsprechende spezielle Öffnungen 120 bzw. 130 in der Isolationslage 110 (Feldoxid) vorgenommen werden kann.
-
Zusammenfassend werden nachfolgend Beispiele für den Aufbau und insbesondere die Materialabfolge eines ChemFET-Halbleiterbauelements 100 angegeben, wie sie für Ausführungsbeispiele der vorliegenden Erfindung verwendet werden können: Auf einem Halbleitersubstrat 138 aus Siliziumcarbid mit implantierter FET-Struktur (typischerweise Kontaktbereiche z. B. 250 und 310, Kanalbereich 140, Substratkontakt und Isolationsbereich um den Kanal als „Guard”) befindet sich ein abgeschiedenes und strukturiertes Feldoxid 110, z. B. bestehend aus HTO (HTO = High Temperature Oxide = Hochtemperaturoxid) oder hergestellt aus TEOS (TEOS = Tetraethylorthosilicat). An den nicht vom Feldoxid 110 bedeckten Stellen, insbesondere aber am Kanalbereich 140 befindet sich beispielsweise ein aus Siliziumcarbid durch (vorangegangene) Oxidation erzeugtes Gateoxid, das entweder allein oder in Kombination mit einem anderen Oxid, Nitrid oder Carbid die Isolation des Kanals auf dem FET 100 übernimmt. Dieses weitere Isolationsmaterial kann z. B. ein abgeschiedenes Siliziumnitrid oder Siliziumoxinitrid sein, oder ein Siliziumcarbid oder eine z. B. per Atomic-Layer-Deposition abgeschiedene, homogene oder im Material alternierende Schicht sein, z. B. aus Aluminiumoxid, Titanoxid, Zirkonoxid, Hafniumoxid, Tantaloxid. Darauf und auf Teilen des Feldoxides 110 wird beispielsweise als Gateschutz eine Schicht abgeschieden, z. B. aus undotiertem oder dotiertem amorphen oder Poly-Silizium, die über einen Temperaturschritt verdichtet werden kann.
-
Auf dem Feldoxid 110 und der Gateschutzschicht kann eine Leiterbahn 230 abgeschieden werden, die z. B. aus Ta, Ti, TiN als Haftvermittler und Pt oder strukturstabilisiertem Pt (z. B. eine Pt-Rh-Legierung) besteht. Eine Strukturierung der Leiterbahn 230 kann entweder direkt beim Abscheiden erfolgen (z. B. Lift-Off) oder nachträglich z. B. durch Sputtern oder Ion-Beam-Etching. Bei diesen Prozessen schützt die Gatschutzschicht das Gate gegen Veränderungen oder Abtrag. Über das so entstandene Bauteil kann – gegebenenfalls wieder mit einer Haftvermittlerschicht – eine oder mehrere übereinanderliegende Passivierungsschichten abgeschieden werden, z. B. aus abgeschiedenem Oxid, insbesondere TEOS oder PECVD-Oxid oder aus Siliziumnitrid, hier insbesondere aus spannungsarmem PECVD-Nitrid. Auch amorphes oder polykristallines Siliziumcarbid ist als Bestandteil dieser Passivierungsschicht denkbar. Bei einer Strukturierung der Passivierungsschicht schützt wiederum die Gateschutzschicht gegen Veränderungen oder Angriff der Gateisolation.
-
Die Gateschutzschicht kann bis kurz vor der Beschichtung des Gates mit der Gateelektrodenlage 155 auf selbigem verbleiben und auch gegen Einflüsse von Endverarbeitungsprozessen, z. B. Sägen, Vereinzeln etc. schützen. Im Falle von Polysilizium kann die Gateschutzschicht (bzw. die nach dem Strukturieren von Leiterbahn und Passivierung noch verbleibende Gateschutzschicht) z. B. durch ein Nassätzverfahren (möglichst selektiv gegenüber der Gateisolationsschicht) entfernt werden. Auf die so freigelegte Gateisolationsschicht kann dann eine sensitive Schicht 155 z. B. nanostrukturiertes Platin abgeschieden werden.
-
Ein so hergestellter Sensor lässt sich günstigerweise im „harsh environment”, insbesondere im Abgasstrang eines Kraftfahrzeuges einsetzen. Eine wichtige Zielanwendung ist die Messung von Stickoxiden im Messbereich von 1 bis 100 ppm. In Kombination mit weiteren Einzelsensoren mit anderer Beschichtung, mit anderer Temperatur oder hinter einem anderen Filtermaterial in dem gasdurchlässigen Bereich 217 des Trägermaterials kann die Selektivität und Sensitivität auf dieses Zielgas und auch auf andere Gase erhöht werden. Es ist dabei sinnvoll, diese Sensoren beispielsweise in einem Array und gegebenenfalls in einem gemeinsamen Gehäuse zusammenzufassen.
-
4 zeigt ein Ablaufdiagramm eines Ausführungsbeispiels der vorliegenden Erfindung als Verfahren 400 zur Herstellung eines gassensitiven Feldeffekttransistors, wobei das Verfahren einen Schritt des Bereitstellens 410 eines Halbleitersubstrates mit einer Substrat-Hauptoberfläche aufweist, wobei das Substrat eine Sourceregion, eine Gateregion und eine Drainregion aufweist, wobei die Substrat-Hauptoberfläche durch eine Isolationslage bedeckt ist. Ferner weist das Verfahren 400 einen Schritt des Aufbringen 420 einer Maskierungslage auf eine freiliegende Oberfläche der Isolationslage, wobei das Aufbringen der Maskierungslage derart erfolgt, dass die Maskierungslage eine Ausnehmung oder Öffnung mit schrägen Seitenwänden aufweist, wobei sich die Ausnehmung oder Öffnung zu einem der Gateregion gegenüberliegenden Bereich hin verjüngt. Auch umfasst das Verfahren 400 einen Schritt des Bildens 430 einer Öffnung in der Isolationslage oder eines Isolationslagenbereiches mit einer verringerten Schichtdicke unter Verwendung der Ausnehmung oder Öffnung, derart, dass in der Isolationslage eine Öffnung oder ein Isolationslagen-Bereich mit verringerter Schichtdicke gebildet wird, wobei die Isolationslage im Bereich der Öffnung oder im Isolationslagen-Bereich schräge Seitenwände aufweist, derart, dass sich ein Abstand zwischen gegenüberliegenden schrägen Seitenkanten der Isolationslage im Bereich der Öffnung in der Isolationslage oder des Isolationslagen-Bereichs von einer an die Maskierungslage grenzenden Hauptoberfläche der Isolationslage in Richtung der Substrat-Hauptoberfläche hin verringert. Nach diesem Verfahrensschritt wird die Maskierungslage entfernt, so dass nun eine Hauptoberfläche der Isolationslage freiliegt. Schließlich umfasst das Verfahren 400 einen Schritt des Aufbringens 440 einer Gateelektrodenlage um zumindest einen Teilbereich der freiliegenden Hauptoberfläche der Isolationslage, zumindest einen Bereich der schrägen Seitenwände der Öffnung in der Isolationslage sowie einen Bereich der Gateregion durch die Gateelektrodenlage abzudecken, wobei die Gateelektrodenlage ein Material oder eine Strukturierung umfasst, die eine Veränderung der elektrischen Eigenschaften der Gateelektrodenlage bei Kontakt mit einem vordefinierten Gas bewirkt.
-
Alternativ kann das Verfahren 400 im Schritt 430 die Abscheidung einer durchgehenden Schicht (z. B. der Gateisolationsschicht) der Gateelektrodenlage umfassen. In Schritt 440 wird dann eine weitere durchgehende Isolationslage aufgebracht, in der wie oben beschreiben eine Öffnung mit schrägen Seitenwänden gebildet wird. Besteht die Gateisolationsschicht aus einem anderen Material als die Isolationslage 110, können die schrägen Seitenkanten 137 im Material 110 über ein selektiv abtragendes Verfahren hergestellt werden, bei der die Gateisolationsschicht nicht oder nur vernachlässigbar angegriffen wird. Die Vervollständigung der Gateelektrodenlage kann dann nachfolgend durch Aufbringen einer sensitiven Schicht 155 erfolgen.
-
Besonders effektiv für die Herstellung der schrägen Seitenkanten im Material 110 ist es, wenn die schrägen Kanten bereits in einem Fotolack mittels eines Reflow-Prozesses auf der freiliegenden Oberfläche der Isolationslage 110 realisiert werden. Dies kann sehr kostengünstig durchgeführt werden, wobei bereits ausgereifte Technologien zur Herstellung der Maskierungslage verwendet werden können. Die Öffnung in der Isolationslage unter Übertragung der schrägen Kanten vom Fotolack in das Material 110 kann dabei sehr effektiv durch einen Schritt des Trockenätzens hergestellt werden, wenn z. B. über eine Sauerstoffbeimischung im Ätzgas ein bestimmtes Verhältnis zwischen den Abtragsraten von Fotolack und Isolationsmaterial eingestellt wird.
