DE102009058348A1 - Nichtflüchtige Speichereinrichtung - Google Patents

Nichtflüchtige Speichereinrichtung Download PDF

Info

Publication number
DE102009058348A1
DE102009058348A1 DE102009058348A DE102009058348A DE102009058348A1 DE 102009058348 A1 DE102009058348 A1 DE 102009058348A1 DE 102009058348 A DE102009058348 A DE 102009058348A DE 102009058348 A DE102009058348 A DE 102009058348A DE 102009058348 A1 DE102009058348 A1 DE 102009058348A1
Authority
DE
Germany
Prior art keywords
memory
pin
controller
connection
ready
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009058348A
Other languages
English (en)
Other versions
DE102009058348B4 (de
Inventor
Mostafa Naguib Rancho Cordova Abdulla
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Numonyx BV Amsterdam Rolle Branch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Numonyx BV Amsterdam Rolle Branch filed Critical Numonyx BV Amsterdam Rolle Branch
Publication of DE102009058348A1 publication Critical patent/DE102009058348A1/de
Application granted granted Critical
Publication of DE102009058348B4 publication Critical patent/DE102009058348B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

Ein bekannter Standard kann sowohl für dynamische Schreib-Lese-Speicher als auch für nichtflüchtige Speicher (12) verwendet werden, trotz der Tatsache, dass der nichtflüchtige Speicher (12) im Allgemeinen eine bidirektionale Kommunikation benötigt, um das Schreiben mit einer Speichersteuerung (10) zu koordinieren. Bei einem Ausführungsbeispiel, kann eine Packungsverbindung an dem nichtflüchtigen Speicher (12) für eine Funktion verwendet werden, die keine Kommunikation mit der Speichersteuerung (10) während des Lesens umfasst und kann für die Kommunikation mit der Speichersteuerung (10) während des Schreibens verwendet werden. Insbesondere dienen der Speichersteuerung (10) angeben, wenn der Speicher (12) zum Schreiben bereit ist und wenn der Speicher (12) beschäftigt ist, sodass ein Schreibvorgang verschoben werden muss, bis der Speicher (12) bereit zum Beschreiben ist.

Description

  • Dies betrifft im Allgemeinen nichtflüchtige Speichereinrichtungen. Ein nichtflüchtiger Speicher ist eine Einrichtung, die sogar dann Information speichert, wenn kein Strom verfügbar ist.
  • Beispiele nichtflüchtiger Speicher umfassen Phasenwechselspeichereinrichtungen und Flashspeichereinrichtungen. Im Allgemeinen kommunizieren nichtflüchtige Speichereinrichtungen mit einem Prozessor-basierten System durch eine Speichersteuerung.
  • Nichtflüchtige Speicher können als Ersatz für dynamische Schreib-Lese-Speicher (engl.: dynamic random access memory) verwendet werden. Zum Beispiel können in der Zukunft der synchrone dynamische Schreib-Lese-Speicher (SDRAM, engl.: synchronous dynamic random access memory) durch nichtflüchtige Speicher ersetzt werden. Die JEDEC Solid State Technology Association (Arlington, VA 22201) arbeitet an einem Standard für einen Speicher mit niedriger Leistung und hoher Geschwindigkeit, der als Niedrigleistung-Doppeldatenrate („LPDDR2”, engl.: Low Power Double Data Rate) für sowohl DRAM als auch nichtflüchtigen Speicher. Das LPDDR2 verringert die Pinanzahl, um die Packungsgröße für sowohl den Speicher als auch den Hauptprozessor (engl.: Host Prozessor) zu verringern, und dadurch die Systemkosten zu verringern. Allerdings begrenzt das Verringern der Pinanzahl auch die Signalisierung zwischen dem Speicher und der Speichersteuerung.
  • Aufgabe der vorliegenden Erfindung ist es, einen verbesserten nichtflüchtigen Speicher, ein zugehöriges Verfahren und eine zugehörige Vorrichtung bereitzustellen.
  • Kurzfassung der Erfindung
  • Nach einem ersten Aspekt stellt die vorliegende Erfindung einen nichtflüchtigen Speicher nach Anspruch 1 bereit. Nach einem zweiten Aspekt stellt die vorliegende Erfindung ein Verfahren nach Anspruch 10 bereit. Nach einem dritten Aspekt stellt die vorliegende Erfindung eine Vorrichtung nach Anspruch 17 bereit. Weitere Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Ansprüchen, den beigefügten Zeichnungen und der nachfolgenden Beschreibung.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine schematische Darstellung eines Ausführungsbeispiels der vorliegenden Erfindung;
  • 2 ist ein Zeitablaufdiagramm für das in 1 gezeigte Ausführungsbeispiel; und
  • 3 ist ein Ablaufschema für ein Ausführungsbeispiel.
  • Detaillierte Beschreibung bevorzugter Ausführungsbeispiele
  • Dynamische Schreib-Lese-Speicher(DRAM engl.: dynamic random access memory)-Einrichtungen können durch eine nicht flüchtige Speichertechnologie, wie beispielsweise Phasenwechselspeicher, ersetzt werden. Der dynamische Schreib-Lese-Speicher hat eine vorgegebene Schreibdauer. Jeder Schreibzyklus ist durch eine Anzahl von Taktzyklen festgelegt, die für das Schreiben benötigt werden, was den dynamischen Schreib-Lese-Speicher zu einer passiven Einrichtung macht, die keine Kommunikation mit einer Speichersteuerung während des Schreibens oder Lesens benötigt.
  • Die Schreib-Lese/Programmierzeit eines nichtflüchtigen Speichers ist unbestimmt. Zum Beispiel kann, wenn eine Speichersteuerung Daten in eine nichtflüchtige Speichereinrichtung schreiben möchte, die nichtflüchtige Speichereinrichtung beschäftigt sein, indem sie etwas im Hintergrund ausführt oder noch die vorher programmierten Daten verifiziert. Um diese Schwierigkeit zu umgehen, können manche nichtflüchtige Speichereinrichtungen einen bereit/beschäftigt (R/B) Ausgabepin (engl.: ready/busy output pin) haben. Dieser Pin wird um Senden eines Wartesignals an die Steuerung verwendet, wenn die Steuerung versucht in den Speicher zu schreiben, und der nichtflüchtige Speicher beschäftigt ist. Dadurch wird die Steuerung angewiesen, das Schreiben später erneut zu versuchen.
  • Allerdings verringert der LPDDR2 JEDEC Standard die Anzahl der Pins, um die Packungsgröße sowohl für den Speicher als auch den Hauptprozessor (engl.: host processor) zu verringern, um auf diesem Wege die Systemkosten zu verringern. Ein Pin, der weggelassen werden kann, ist der R/B Ausgabepin. Folglich wird bei diesem Vorschlag die unbestimmte Schreibdauer für nichtflüchtige Speicher, die als Ersatz für dynamische Schreib-Lese-Speicher dienen, zu einem Problem.
  • Der vorgeschlagenen LPDDR2 JEDEC Standard stellt ein Daten-Nicht-Gültig(DNV, engl.: data not valid)-Signal nur während des Lesemodus der Steuerung bereit. Das Daten-Nicht-Gültig-Signal verwendet einen Eingabe-Daten-Maske-/-Daten-nicht-Gültig-(DM, engl.: data mask/data)-Pin nur während des Lesemodus, da die DM-Pins während des Schreibmodus' verwendet werden, um die Daten zu maskieren.
  • Eine „Packungsverbindung” (engl.: „Package Connector), wie sie hierin verwendet wird, umfasst jede Leitung oder Verbindung, die verwendet wird, um ein Ausgabesignal von einer integrierten Schaltung zu erhalten, einschließlich Pins, Stifte, Anschlussflächen, Kontakte, Anschlüsse, Stecker, Kugeln und Federn.
  • In Übereinstimmung mit manchen Ausführungsbeispielen kann eine weitere Packungsverbindung, die während des Schreibmodus unbenutzt ist, als ein Ausgabesignal von dem nichtflüchtigen Speicher an die Speichersteuerung verwendet werden. Eine geeignete Packungsverbindung ist der ZQ-Pin. Der ZQ-Pin wird herkömmlicherweise verwendet, um die Speichereinrichtung freizugeben, ihre Ausgabeantriebsstärke (engl.: output drive strength) zu kalibrieren. Der ZQ-Pin ist mit einem äußeren Widerstand verbunden (welcher typischerweise 240 Ohm ist). Der ZQ-Pin wird herkömmlicherweise nur während des Kalibrationsmodus' verwendet und ist herkömmlicherweise nicht zur Kommunikation mit der Speichersteuerung vorgesehen.
  • Der ZQ-Pin kann zur Datenkommunikation während Schreibvorgängen als ein fertig/beschäftigt Pin während eines Schreibvorgangs auf der nichtflüchtigen Speichervorrichtung verwendet werden. Während des Schreibens ist der Kalibrationsmodus ausgeschaltet.
  • Folglich kann der ZQ-Pin auf die folgende Art und Weise verwendet werden. Bei einem Ausführungsbeispiel kann ein Strom von 5 mA (Milliampere) durch den ZQ-Widerstand getrieben werden. Bei diesem Beispiel erzeugt die nichtflüchtige Speichereinrichtung 1,2 Volt an dem ZQ-Pin. Das Vorhandensein dieser Spannung an dem ZQ-Pin wird verwendet, um die Steuerung zu unterbrechen, um anzugeben, dass der Speicher beschäftigt ist. Sie kann also als ein Wartesignal betrachtet werden. Wenn der ZQ-Pin als hoch (engl.: high) festgestellt wird, bedeutet dies, dass die nichtflüchtige Speichereinrichtung beschäftigt ist und dass die Steuerung bei einem Ausführungsbeispiel nicht schreiben kann. Wenn der nichtflüchtige Speicher bereit zum Schreiben ist, kann bei einem Ausführungsbeispiel der ZQ-Pin wieder auf niedrig (engl.: low) geführt werden. Natürlich können auch die entgegengesetzten Polaritäten verwendet werden. Außerdem kann das Signal, das von dem ZQ-Pin bereitgestellt wird, ein kontinuierliches Signal oder Pulse in Abhängigkeit davon sein, ob der erneute Versuch kurz oder lang ist.
  • Folglich weist, bezugnehmend auf 1, ein nichtflüchtiger Speicher 12, der zum Beispiel ein Phasenwechselspeicher sein kann, eine Stromquelle 16 auf, die mit dem ZQ-Pin gekoppelt ist, der in 1 als R/B für bereit/beschäftigt angegeben ist. Der nichtflüchtige Speicher kommuniziert das bereit/beschäftigt Signal, an die Speichersteuerung 10. Er kommuniziert auch Adressen und Befehle (A/C engl.: addresses and commands) und andere Signale einschließlich Dateneingabe-/Ausgabe (DQ), DM, und Datenmarkier-(DQS, engl.: data strobe signals)Signale. Takt(CLK)-Signale und Taktbalkensignale (engl.: clock bar signals) können auch von der Speichersteuerung an den nichtflüchtigen Speicher kommuniziert werden.
  • Der Speicher 12 kann eine Steuerung 18 aufweisen, die die Stromquelle 16 steuert. Die Steuerung 18 kann als Hardware, Software oder Firmware ausgebildet sein. Die Steuerung 18 kann bspw. ein eingebetteter Prozessor oder eine Logik sein.
  • Entsprechend sind in 2 die Takt- und Taktbalkensignale oben dargestellt, gefolgt von den Befehl-/Adresseingaben CA0-9 und den Schreibbefehlsignalen Cmd. Beachte, dass das erste Schreibbefehlsignal eine Anfrage initiiert, in den nichtflüchtigen Speicher zu schreiben, die von dem nichtflüchtigen Speicher zurückgewiesen wird, wie durch das bereit/beschäftigt (R/B) Signal signalisiert ist. Der Strom I in dem nichtflüchtigen Speicher erzeugt nämlich eine hohe Ebene (engl.: high level) auf der bereit/beschäftigt Leitung zu der Speichersteuerung 10, die angibt, dass das Schreiben erneut versucht werden soll.
  • Der Schreibbefehl (CMD) wir dann erneut versucht, wie in den gestrichelten Linie auf dem Befehlszeitablaufdiagramm angegeben ist. Wenn die Einrichtung nicht mehr weiter beschäftigt ist und dann bereit ist, wie in den gestrichelten Linien angegeben, kann die R/B-Ebene erniedrigt werden und der Strom von der Stromquelle I kann ausgeschaltet werden. Dies signalisiert der Speichersteuerung, dass der nichtflüchtige Speicher jetzt bereit ist, erneut zu schreiben und dies nachfolgend geschehen kann, wie durch die gestrichelten Linien auf der Leitung Cmd angegeben ist, indem ein weitere Schreibbefehl abgesetzt wird.
  • Bezugnehmen auf 3 ist eine Abfolge oder Sequenz veranschaulicht, die in Software, Hardware oder Firmware ausgebildet oder implementiert sein kann. Bei manchen Ausführungsbeispielen kann ein Computer-lesbares Medium Instruktionen speichern, die, wenn sie ausgeführt werden, die zu implementierende Abfolge aktivieren. Zum Beispiel kann die Abfolge durch die in 1 gezeigte Steuerung implementiert werden.
  • Am Anfang bestimmt eine Überprüfung bei Raute 32, ob eine Schreibanfrage von der Speichersteuerung empfangen wurde oder nicht. Falls nicht, wird ein Lesemodus implementiert und im Falle eines ZQ-Pins bedeutet dies Implementieren des Kalibrationsmodus', wie bei Block 30 angegeben.
  • Falls ein Schreiben angefragt wurde, wie bei Raute 22 festgestellt, bestimmt eine Überprüfung, ob der Speicher verfügbar ist und bereit zum Schreiben ist oder nicht, wie in Raute 24 angegeben ist. Falls es so ist, wird bei einem Ausführungsbeispiel das Bereitsignal an dem ZQ-Pin angelegt, wie bei Block 28 angegeben. Ansonsten wird ein Warte- oder Erneut-Versuchen-Signal abgesetzt, um der Speichersteuerung zu signalisieren, dass sie warten soll, bis der Speicher nicht länger besetzt ist, um den Schreibbefehl zu implementieren (Block 26). Von hier an wird das Schema iterativ bis zu dem Zeitpunkt ausgeführt, an dem der Speicher frei ist (wie bei Raute 24 bestimmt) und das Schreiben implementiert werden kann (wie bei Block 28 angegeben).
  • Obwohl ein Ausführungsbeispiel beschrieben wurde, bei welchem die nichtflüchtige Speichereinrichtung ein Phasenwechselspeicher ist und das Produkt die Niedrigleistung-Doppeldatenrate ist, kann dieselbe Technologie bei jeder beliebigen Situation nützlich sein, in der ein bereit/fertig zugewiesener Pin aus irgendeinem Grund nicht verfügbar ist.
  • Bezugnahmen in dieser Beschreibung auf „ein Ausführungsbeispiel”, wobei „ein” als Zahlwort zu verstehen ist oder „ein Ausführungsbeispiel”, wobei „ein” als unbestimmter Artikel zu verstehen ist, bedeuten, dass ein bestimmtes Merkmal, eine Struktur oder eine Eigenschaft, die im Zusammenhang mit dem Ausführungsbeispiel beschrieben wird, wenigsten in einer Ausgestaltung enthalten ist, die von der vorliegenden Erfindung umfasst ist. Folglich bezieht sich das Auftreten der Phrasen „ein Ausführungsbeispiel” („ein” als Zahlwort) oder „in einem Ausführungsbeispiel” („ein” als unbestimmter Artikel) nicht notwendigerweise auf dasselbe Ausführungsbeispiel. Darüberhinaus können die bestimmten Merkmale, Strukturen oder Eigenschaften in anderen geeigneten Formen eingesetzt werden, die anders als das bestimmte veranschaulichte Ausführungsbeispiel sind, und alle solchen Formen können von den Ansprüchen der vorliegenden Anmeldung umfasst sein.
  • Obwohl die vorliegende Erfindung unter Bezugnahme auf eine begrenzte Anzahl von Ausführungsbeispielen beschrieben wurde, wird der Fachmann viele Abänderungen und Variationen davon erkennen. Es ist beabsichtigt, dass die beigefügten Ansprüche alle derartigen Abänderungen und Variationen abdecken, solange sie unter den wahren Geist und in den Schutzbereich der vorliegenden Erfindung fallen.

Claims (20)

  1. Nichtflüchtiger Speicher, umfassend: eine Packungsverbindung zum Bereitstellen eine ersten Funktion während eines Lesevorgangs; und eine Steuerung zum Bereitstellen einer zweiten Funktion, die sich von der ersten Funktion unterscheidet, während eines Schreibvorgangs und zum Kommunizieren, unter Verwendung der Packungsverbindung, mit der Speichersteuerung (10) darüber, ob der Speicher (12) bereit für einen Schreibvorgang ist.
  2. Speicher nach Anspruch 1, bei welchem die Verbindung ein Kalibrationspin ist.
  3. Speicher nach Anspruch 2, bei welchem die Verbindung ein ZQ-Pin ist.
  4. Speicher nach Anspruch 2, bei welchem der Speicher (12) eine Stromquelle (16) aufweist, die wahlweise mit einem solchen ZQ-Pin verbindbar ist.
  5. Speicher nach Anspruch 4, bei welchem der Pin mit einem geerdeten Widerstand gekoppelt ist.
  6. Speicher nach Anspruch 5, bei welchem die Steuerung zum Erzeugen eines bereit/beschäftigt Signals durch Erzeugen eines Stromes von der Stromquelle (16) ausgebildet ist, die durch den Widerstand mit der Erde gekoppelt ist.
  7. Speicher nach Anspruch 1, bei welchem die Steuerung zum Erzeugen eines ersten Potentials an der Verbindung ausgebildet ist, um eine Wartebedingung während eines Schreibvorgangs auf dem Speicher (12) anzugeben.
  8. Speicher nach Anspruch 7, bei welchem die Steuerung zum Erzeugen eines zweiten Potentials an der Verbindung ausgebildet ist, um anzugeben, dass die Speichersteuerung (10) das Schreiben auf dem Speicher (12) erneut versuchen soll.
  9. Speicher nach Anspruch 1, bei welchem der Speicher (12) ein Phasenwechselspeicher ist.
  10. Verfahren, umfassend: Verwenden einer nichtflüchtiger Speicher (12) Packungsverbindung, die für eine Funktion während eines Lesevorgangs verwendet wird, der keine Datenkommunikation mit einer Speichersteuerung (10) umfasst, zum Kommunizieren mit einer Speichersteuerung (10) während eines Schreibvorgangs, um anzugeben, ob der Speicher (12) bereit zum Beschreiben ist.
  11. Verfahren nach Anspruch 10, das Verwenden der Verbindung aufweisend, um anzugeben, wenn der Speicher (12) beschäftigt ist und nicht beschrieben werden kann.
  12. Verfahren nach Anspruch 10, das Verwenden eines Kalibrationspins für die Verbindung aufweisend.
  13. Verfahren nach Anspruch 12, das Verwenden eines ZQ-Pins als Kalibrationspin aufweisend.
  14. Verfahren nach Anspruch 10, das Verwenden eines Pins als Verbindung aufweisend, der eine Verbindung zur Erde durch einen Widerstand aufweist.
  15. Verfahren nach Anspruch 10, das Verwenden der Verbindung aufweisend, um anzugeben, wenn ein Schreiben auf den Speicher (12) wiederholt werden soll.
  16. Verfahren nach Anspruch 15, das Verwenden der Verbindung zur Kalibrierung des Speicherns während des Lesens aufweisend.
  17. Vorrichtung, umfassend: einen Speicher (12); und einen gemultiplexten Pin, der als ein bereit/beschäftigt Pin in einem Modus und für eine weitere Funktion in einem weiteren Modus verwendet wird.
  18. Vorrichtung nach Anspruch 17, bei welcher der Pin ein Kalibrationspin ist.
  19. Vorrichtung nach Anspruch 18, bei welcher der Pin ein ZQ-Pin ist.
  20. Vorrichtung nach Anspruch 17, bei welcher der Pin ausgebildet ist, ein Signal zum erneuten Versuchen eines Schreibens auf dem Speicher bereitzustellen.
DE102009058348.3A 2008-12-16 2009-12-15 Nichtflüchtige Speichereinrichtung Expired - Fee Related DE102009058348B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/335,587 2008-12-16
US12/335,587 US8064250B2 (en) 2008-12-16 2008-12-16 Providing a ready-busy signal from a non-volatile memory device to a memory controller

Publications (2)

Publication Number Publication Date
DE102009058348A1 true DE102009058348A1 (de) 2010-06-17
DE102009058348B4 DE102009058348B4 (de) 2019-08-14

Family

ID=42168984

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009058348.3A Expired - Fee Related DE102009058348B4 (de) 2008-12-16 2009-12-15 Nichtflüchtige Speichereinrichtung

Country Status (6)

Country Link
US (3) US8064250B2 (de)
JP (1) JP5155291B2 (de)
KR (1) KR101179429B1 (de)
CN (1) CN101783175B (de)
DE (1) DE102009058348B4 (de)
SG (1) SG162659A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289767B2 (en) 2008-12-16 2012-10-16 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100250828A1 (en) * 2009-03-27 2010-09-30 Brent Ahlquist Control signal output pin to indicate memory interface control flow
US8452926B2 (en) * 2009-09-02 2013-05-28 Texas Instruments Incorporated Memory sharing arrangement
US9740485B2 (en) 2012-10-26 2017-08-22 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
US9754648B2 (en) 2012-10-26 2017-09-05 Micron Technology, Inc. Apparatuses and methods for memory operations having variable latencies
KR102089613B1 (ko) 2013-01-02 2020-03-16 삼성전자주식회사 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
US9734097B2 (en) * 2013-03-15 2017-08-15 Micron Technology, Inc. Apparatuses and methods for variable latency memory operations
US9563565B2 (en) 2013-08-14 2017-02-07 Micron Technology, Inc. Apparatuses and methods for providing data from a buffer
US9727493B2 (en) 2013-08-14 2017-08-08 Micron Technology, Inc. Apparatuses and methods for providing data to a configurable storage area
JP2015197859A (ja) * 2014-04-02 2015-11-09 株式会社東芝 メモリコントローラ、半導体記憶装置、およびメモリコントローラの制御方法
US10365835B2 (en) 2014-05-28 2019-07-30 Micron Technology, Inc. Apparatuses and methods for performing write count threshold wear leveling operations
US9704591B2 (en) 2014-12-17 2017-07-11 Sandisk Technologies Llc Temperature independent reference current generation for calibration
KR102339779B1 (ko) * 2015-04-06 2021-12-15 삼성전자주식회사 데이터 저장 장치, 이를 포함하는 데이터 처리 시스템, 및 상기 시스템의 작동 방법
US10621119B2 (en) 2016-03-03 2020-04-14 Samsung Electronics Co., Ltd. Asynchronous communication protocol compatible with synchronous DDR protocol
US10592114B2 (en) 2016-03-03 2020-03-17 Samsung Electronics Co., Ltd. Coordinated in-module RAS features for synchronous DDR compatible memory
JP2018045743A (ja) * 2016-09-13 2018-03-22 東芝メモリ株式会社 半導体装置及びメモリシステム
KR102632452B1 (ko) * 2016-10-17 2024-02-05 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10002649B1 (en) 2017-02-23 2018-06-19 Sandisk Technologies Llc Preliminary ready indication for memory operations on non-volatile memory
JP2019046254A (ja) * 2017-09-04 2019-03-22 東芝メモリ株式会社 半導体メモリ装置、方法及びプログラム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532587A (en) * 1981-08-26 1985-07-30 Texas Instruments Incorporated Single chip processor connected to an external memory chip
JP4106811B2 (ja) * 1999-06-10 2008-06-25 富士通株式会社 半導体記憶装置及び電子装置
US7827348B2 (en) 2000-01-06 2010-11-02 Super Talent Electronics, Inc. High performance flash memory devices (FMD)
US7073014B1 (en) * 2000-07-28 2006-07-04 Micron Technology, Inc. Synchronous non-volatile memory system
US6771526B2 (en) * 2002-02-11 2004-08-03 Micron Technology, Inc. Method and apparatus for data transfer
US8429313B2 (en) * 2004-05-27 2013-04-23 Sandisk Technologies Inc. Configurable ready/busy control
JP2006065961A (ja) * 2004-08-27 2006-03-09 Oki Electric Ind Co Ltd 不揮発性メモリの試験方法
US7356426B2 (en) * 2004-09-30 2008-04-08 Intel Corporation Calibration of thermal sensors for semiconductor dies
JP4159553B2 (ja) * 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
US7620783B2 (en) * 2005-02-14 2009-11-17 Qualcomm Incorporated Method and apparatus for obtaining memory status information cross-reference to related applications
JP4916699B2 (ja) 2005-10-25 2012-04-18 エルピーダメモリ株式会社 Ｚｑキャリブレーション回路及びこれを備えた半導体装置
KR100851545B1 (ko) 2006-12-29 2008-08-11 삼성전자주식회사 커맨드 및 어드레스 핀을 갖는 낸드 플래시 메모리 및그것을 포함한 플래시 메모리 시스템
KR100862316B1 (ko) * 2007-03-08 2008-10-13 주식회사 하이닉스반도체 반도체 메모리장치, 반도체 메모리장치의 ｚｑ캘리브래이션동작 제어회로 및 반도체 메모리장치의 ｚｑ캘리브래이션방법
KR100875673B1 (ko) * 2007-05-14 2008-12-24 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이의 캘리브래이션 방법
KR100909965B1 (ko) * 2007-05-23 2009-07-29 삼성전자주식회사 버스를 공유하는 휘발성 메모리 및 불휘발성 메모리를구비하는 반도체 메모리 시스템 및 불휘발성 메모리의 동작제어 방법
KR100879783B1 (ko) * 2007-06-26 2009-01-22 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
JP5272515B2 (ja) 2008-05-23 2013-08-28 村田機械株式会社 ネスティング装置および板材加工方法
KR101451660B1 (ko) 2008-06-02 2014-10-16 엘지전자 주식회사 밀폐형 압축기의 마찰 저감 장치
US8064250B2 (en) * 2008-12-16 2011-11-22 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289767B2 (en) 2008-12-16 2012-10-16 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller
US8582356B2 (en) 2008-12-16 2013-11-12 Micron Technology, Inc. Providing a ready-busy signal from a non-volatile memory device to a memory controller

Also Published As

Publication number Publication date
CN101783175B (zh) 2014-08-20
JP5155291B2 (ja) 2013-03-06
KR20100069622A (ko) 2010-06-24
US20120039118A1 (en) 2012-02-16
US8064250B2 (en) 2011-11-22
US8582356B2 (en) 2013-11-12
CN101783175A (zh) 2010-07-21
SG162659A1 (en) 2010-07-29
US20100149858A1 (en) 2010-06-17
JP2010153018A (ja) 2010-07-08
US8289767B2 (en) 2012-10-16
KR101179429B1 (ko) 2012-09-05
US20130003474A1 (en) 2013-01-03
DE102009058348B4 (de) 2019-08-14

Similar Documents

Publication Publication Date Title
DE102009058348B4 (de) Nichtflüchtige Speichereinrichtung
DE60110227T2 (de) Integrierte schaltung mit flash
DE102004034760B4 (de) Auffrischsteuerverfahren, Speichersteuerschaltung und Chipprodukt
DE102010061530A1 (de) Speicher mit variablem Widerstand, Betriebsverfahren und System
DE10309919A1 (de) Pufferbaustein und Verfahren zum Ansteuern von einer oder mehreren Speicheranordnungen
DE112016004760T5 (de) System und Verfahren für direktes Schreiben auf einen MLC-Speicher
DE112006003224T5 (de) Polaritätsbetriebener dynamischer, schaltkreisintegrierter Abschluss
DE10354535A1 (de) Chipintegrierte Abschlussschaltung, zugehöriges Speichersystem und zugehöriges Abschlussverfahren
DE102017106713A1 (de) Rechensystem, nichtflüchtiges Speichermodul und Verfahren zum Betreiben einer Speichervorrichtung
DE112005002178T5 (de) Nebeneinanderliegende invertierte Speicheradreß- und Befehlsbusse
DE102007058418A1 (de) Fehlerkorrektur in Speicherbauteilen
DE112019000162T5 (de) Verfahren zum Maximieren von Stromeffizienz in einem Block einer Speicher-Schnittstelle
DE102011075814A1 (de) Speicherpuffer mit zugänglicher Information nach einem Schreibfehler
DE102020115747A1 (de) Speichermodul, Fehlerkorrekturverfahren für Speicher-Controller, der dieses steuert, und Rechensystem, das dieses umfasst
DE102004027121A1 (de) Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben
DE102019134290A1 (de) Verfahren und System zum Verbessern der Leistung einer Speichervorrichtung unter Verwendung einer asynchronen, unabhängigen Ebenenlesefunktionalität
DE102020200513A1 (de) Speichereinrichtung und verfahren zum betreiben derselben
DE112019007666T5 (de) Schreibpuffersteuerung in einem verwalteten Speichersystem
DE102007024192A1 (de) Verfahren und Vorrichtung für Speichermodule
DE112017001597T5 (de) Techniken zur verwendung von chip-auswahlsignalen für ein dual in-line-speichermodul
DE102007019545B4 (de) Dateninversionsverfahren
DE10321476A1 (de) Die Verwendung von DQ-Anschlußstiften auf einem RAM-Speicherchip für ein Temperaturerfassungsprotokoll
DE10321451B4 (de) Die Verwendung eines chipinternen Temperaturerfassungsschemas zum Wärmeschutz von DRAMs
DE102019111678A1 (de) Speichereinrichtung mit breitem Eingang/Ausgang und Verfahren zum Betreiben derselben
DE102004060644B4 (de) Direktzugriffsspeicher, Speichersteuerung und Verfahren unter Verwendung von Vorladezeitgebern in einem Testmodus

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R082 Change of representative

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, 80538 MUENCHEN,

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

R081 Change of applicant/patentee

Owner name: MICRON TECHNOLOGY, INC., BOISE, US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

Owner name: MICRON TECHNOLOGY, INC., US

Free format text: FORMER OWNER: NUMONYX B.V., ROLLE, CH

Effective date: 20120521

R082 Change of representative

Representative=s name: SAMSON & PARTNER, PATENTANWAELTE, DE

Effective date: 20120521

Representative=s name: SAMSON & PARTNER PATENTANWAELTE MBB, DE

Effective date: 20120521

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102009061836

Country of ref document: DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee