DE102009013818A1 - Elektronische Vorrichtung und ihre Herstellung - Google Patents
Elektronische Vorrichtung und ihre Herstellung Download PDFInfo
- Publication number
- DE102009013818A1 DE102009013818A1 DE102009013818A DE102009013818A DE102009013818A1 DE 102009013818 A1 DE102009013818 A1 DE 102009013818A1 DE 102009013818 A DE102009013818 A DE 102009013818A DE 102009013818 A DE102009013818 A DE 102009013818A DE 102009013818 A1 DE102009013818 A1 DE 102009013818A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- carrier
- layer
- contact point
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 119
- 229910052751 metal Inorganic materials 0.000 claims abstract description 63
- 239000002184 metal Substances 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 49
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 239000012778 molding material Substances 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 4
- 238000000608 laser ablation Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 238000004026 adhesive bonding Methods 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 230000005670 electromagnetic radiation Effects 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000007641 inkjet printing Methods 0.000 claims description 2
- 238000004080 punching Methods 0.000 claims description 2
- 238000009718 spray deposition Methods 0.000 claims description 2
- 238000001771 vacuum deposition Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000011810 insulating material Substances 0.000 claims 2
- 238000010030 laminating Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 40
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 20
- 239000010949 copper Substances 0.000 description 20
- 229910052802 copper Inorganic materials 0.000 description 19
- 230000008569 process Effects 0.000 description 15
- 239000004020 conductor Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 229910001092 metal group alloy Inorganic materials 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 229920001187 thermosetting polymer Polymers 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 239000004593 Epoxy Substances 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 150000003949 imides Chemical class 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 6
- 150000004706 metal oxides Chemical class 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 239000000919 ceramic Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 229910007637 SnAg Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000005266 casting Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000011188 CEM-1 Substances 0.000 description 2
- 239000011189 CEM-2 Substances 0.000 description 2
- 239000011190 CEM-3 Substances 0.000 description 2
- 239000011191 CEM-4 Substances 0.000 description 2
- 101100257127 Caenorhabditis elegans sma-2 gene Proteins 0.000 description 2
- 101100257133 Caenorhabditis elegans sma-3 gene Proteins 0.000 description 2
- 101100257134 Caenorhabditis elegans sma-4 gene Proteins 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000003365 glass fiber Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 239000004416 thermosoftening plastic Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 229910017750 AgSn Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 239000011192 CEM-5 Substances 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910016347 CuSn Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000005289 physical deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/76—Apparatus for connecting with build-up interconnects
- H01L2224/7615—Means for depositing
- H01L2224/76151—Means for direct writing
- H01L2224/76155—Jetting means, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/821—Forming a build-up interconnect
- H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
- H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13062—Junction field-effect transistor [JFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Ein Aspekt der Erfindung betrifft ein Verfahren mit den folgenden Schritten: Bereitstellen eines Trägers mit einer ersten leitenden Schicht, einer ersten isolierenden Schicht über der ersten leitenden Schicht und mindestens einer Durchgangsverbindung von einer ersten Seite der ersten isolierenden Schicht zu einer zweiten Seite der ersten isolierenden Schicht; Anbringen von mindestens zwei Halbleiterchips an den Träger; Aufbringen einer zweiten isolierenden Schicht über dem Träger; Öffnen der zweiten isolierenden Schicht, bis der Träger freigelegt ist; Abscheiden einer Metallschicht über der geöffneten zweiten isolierenden Schicht und Trennen der Mindestens zwei Halbleiterchips nach dem Abscheiden der Metallschicht.
Description
- Die Erfindung bezieht sich auf eine elektronische Vorrichtung und ein Verfahren zu ihrer Herstellung.
- Leistungs-Halbleiterchips können zum Beispiel in elektronische Vorrichtungen integriert werden. Leistungs-Halbleiterchips eignen sich zum Beispiel zum Schalten oder Steuern von Strömen und/oder Spannungen. Leistungs-Halbleiterchips können zum Beispiel als Leistungs-MOSFETs, IGBTs, JFETs, Leistungs-Bipolar-Transistoren oder Leistungsdioden implementiert werden.
- Es ist Aufgabe der Erfindung, eine elektronische Vorrichtung anzugeben, welche flexible, kostengünstige und großflächige Verdrahtungsstrukturen aufweist und gleichzeitig eine hohe elektrische und thermische Leistungsfähigkeit aufweist. Ferner ist es eine Aufgabe der Erfindung, ein Verfahren zum Herstellen einer solchen elektronischen Vorrichtung anzugeben.
- Die der Erfindung zugrundeliegende Aufgabe wird gelöst durch die Merkmale der unabhängigen Ansprüche. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung finden sich in den abhängigen Ansprüchen.
- Die beigefügten Zeichnungen sollen ein weiteres Verständnis von Ausführungsformen gewährleisten und sind in die vorliegende Beschreibung integriert. Die Zeichnungen zeigen Ausführungsformen und dienen zusammen mit der Beschreibung zur Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der beabsichtigten Vorteile von Ausführungsformen werden ohne weiteres ersichtlich, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Gleiche Bezugszah len kennzeichnen entsprechende ähnliche Teile.
-
1A bis1F zeigen schematisch eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen einer Vorrichtung100 . -
2 zeigt schematisch eine Vorrichtung200 als eine beispielhafte Ausführungsform. -
3A bis3G zeigen schematisch eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen einer Vorrichtung300 . -
4A bis4D zeigen schematisch Querschnitte der Vorrichtung300 . -
5 zeigt schematisch eine Vorrichtung500 als eine weitere beispielhafte Ausführungsform. -
6 zeigt schematisch eine Vorrichtung600 als eine weitere beispielhafte Ausführungsform. -
7 zeigt schematisch eine Vorrichtung700 als eine weitere beispielhafte Ausführungsform. -
8 zeigt eine grundlegende Schaltung einer Halbbrücke800 . -
9 zeigt schematisch eine Vorrichtung900 als eine weitere beispielhafte Ausführungsform. -
10A bis10J zeigen schematisch eine beispielhafte Ausführungsform eines Verfahrens zum Herstellen einer Vorrichtung1000 . - In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen verwiesen, die einen Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht werden Richtungsbegriffe, wie etwa „oben”, „unten”, „vorne”, „hinten”, „vorderes”, „hinteres” usw. mit Bezug auf die Orientierung der beschriebenen Figuren) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dienen die Richtungsbegriffe zur Veranschaulichung und sind in keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht im einschränkenden Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
- Es versteht sich, dass die Merkmale der verschiedenen hier beschriebenen beispielhaften Ausführungsformen miteinander kombiniert werden können, soweit es nicht speziell anders angemerkt wird.
- Im Folgenden werden Vorrichtungen mit Halbleiterchips beschrieben. Die Halbleiterchips können äußerst verschiedene Typen aufweisen und können zum Beispiel integrierte elektrische oder elektrooptische Schaltungen umfassen. Die Halbleiterchips können zum Beispiel als Leistungs-Halbleiterchips konfiguriert sein, wie zum Beispiel Leistungs-MOSFETs (Metal Oxide Semiconductor Field Effect Transistors – Metalloxid-Halbleiter-Feldeffekttransistoren), IGBTs (Insulated Gate Bipolar Transistors – Bipolare Transistoren mit isoliertem Gate), JFETs (Junction Gate Field Effect Transistors – Brücken-Gate-Feldeffekttransistoren), Leistungs-Bipolartransistoren oder Leistungsdioden. Ferner können die Halbleiterchips Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten umfassen. Zum Beispiel können Halbleiterchips mit einer Vertikalstruktur vorkommen, das heißt, dass die Halb leiterchips so hergestellt werden können, dass elektrische Ströme in einer zu den Hauptoberflächen der Halbleiterchips senkrechten Richtung fließen können. Ein Halbleiterchip mit einer Vertikalstruktur kann zum Beispiel auf seinen beiden Hauptoberflächen Kontaktelemente aufweisen, das heißt auf seiner Oberseite und Unterseite.
- Zum Beispiel können Leistungs-Halbleiterchips eine Vertikalstruktur aufweisen. Beispielsweise können sich die Source-Elektrode und die Gate-Elektrode eines Leistungs-MOSFETs auf einer Hauptoberfläche befinden, während die Drain-Elektrode des Leistungs-MOSFETs auf der anderen Hauptoberfläche angeordnet ist. Ferner können die nachfolgend beschriebenen Vorrichtungen integrierte Schaltungen zum Steuern der integrierten Schaltungen anderer Halbleiterchips, wie zum Beispiel der integrierten Schaltungen von Leistungs-Halbleiterchips, umfassen. Die Halbleiterchips müssen nicht aus einem spezifischen Halbleitermaterial, zum Beispiel Si, SiC, SiGe, GaAs, hergestellt sein und können ferner anorganische und/oder organische Materialien enthalten, die nicht Halbleiter sind, wie zum Beispiel Isolatoren, Kunststoffe oder Metalle. Darüber hinaus können die Halbleiterchips gekapselt oder ungekapselt sein.
- Die Halbleiterchips besitzen Elektroden (oder Kontaktstellen), die das Herstellen eines elektrischen Kontakts mit den in den Halbleiterchips enthaltenen integrierten Schaltungen ermöglichen. Auf die Elektroden der Halbleiterchips können eine oder mehrere Metallschichten aufgebracht werden. Die Metallschichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die Metallschichten können zum Beispiel in Form einer Schicht vorliegen, die einen Bereich überdeckt. Jedes gewünschte Metall oder jede gewünschte Metalllegierung, zum Beispiel Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom- oder Nickelvanadium können als das Material verwendet werden. Die Metallschichten müssen nicht homogen oder aus nur einem Material hergestellt sein, das heißt, es sind verschiedene Zusammensetzungen und Konzentrationen der in den Metallschichten enthaltenen Materialien möglich.
- Die Halbleiterchips können auf Trägern angebracht werden. Die Träger können eine beliebige Form, Größe oder ein beliebiges Material aufweisen. Während der Herstellung der Vorrichtungen kann der Träger so bereitgestellt werden, dass andere Träger in der Umgebung angeordnet sind und durch Verbindungsmittel mit dem Träger verbunden sind, mit dem Zweck, die Träger zu trennen.
- Die Träger können eine elektrisch isolierende Schicht umfassen oder können sogar ausschließlich aus elektrisch isolierenden Materialien hergestellt werden. Die elektrisch isolierende Schicht des Trägers muss nicht homogen oder aus nur einem Material hergestellt sein, das heißt, es sind verschiedene Zusammensetzungen und Konzentrationen der in dem Träger enthaltenen Materialien möglich. Zum Beispiel kann die elektrisch isolierende Schicht aus einem keramischen Isolator wie etwa Al2O3 oder AlN hergestellt werden. Der Träger kann zum Beispiel ein DCB-Substrat (Direct Copper Bonded) sein, das ein Keramiksubstrat ist, auf das eine oder mehrere Kupferfolien angebracht werden. Als Alternative kann der Träger zum Beispiel aus organischen Materialien bestehen, wie etwa Imid, Epoxidharz oder andere thermisch aushärtende Materialien, Metalloxide, Halbleiteroxide, Keramiken oder diamantartiger Kohlenstoff. Ferner kann der Träger eine Leiterplatte sein, zum Beispiel eine PCB.
- Der Träger kann eine oder mehrere elektrisch leitende Schichten wie etwa Metallschichten enthalten. Ferner können eine oder mehrere elektrisch leitende Schichten über dem Träger, dem Halbleiterchip und/oder einer beliebigen anderen Komponente aufgebracht werden. Die elektrisch leitenden Schichten können als Verdrahtungsschichten verwendet werden, um elekt rischen Kontakt mit den Halbleiterchips von außerhalb der Vorrichtungen herzustellen oder um elektrischen Kontakt mit anderen Halbleiterchips und/oder Komponenten, die in den Vorrichtungen enthalten sind, herzustellen. Ferner können die elektrisch leitenden Schichten als Kontaktstellen, zum Beispiel externe Kontaktstellen, verwendet werden. Die elektrisch leitenden Schichten können mit einer beliebigen gewünschten geometrischen Form und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die elektrisch leitenden Schichten können zum Beispiel aus Leiterbahnen bestehen, können aber auch in Form einer Schicht vorliegen, die einen Bereich überdeckt.
- Es können beliebige gewünschte elektrisch leitende Materialien als das Material verwendet werden, wie etwa Metalle, zum Beispiel Aluminium, Nickel, Palladium, Silber, Zinn, Gold oder Kupfer, Metalllegierungen, Metallstapel oder organische Leiter. Die elektrisch leitenden Schichten müssen nicht homogen oder aus nur einem Material hergestellt sein, das heißt es sind verschiedene Zusammensetzungen und Konzentrationen der in den elektrisch leitenden Schichten enthaltenen Materialien möglich. Ferner können die elektrisch leitenden Schichten über oder unter oder zwischen dielektrischen Schichten angeordnet sein. Die elektrisch leitenden Schichten können auch thermisch leitend sein, so dass sie die durch die Halbleiterchips erzeugte Wärme abführen können.
- Der Träger kann eine oder mehrere Durchverbindungen enthalten. Die Durchverbindung kann sich von einer ersten Seite der elektrisch isolierenden Schicht des Trägers zu einer zweiten Seite der elektrisch isolierenden Schicht erstrecken. Die Durchverbindung ist elektrisch leitend und kann elektrisch eine elektrisch leitende Schicht auf einer ersten Oberfläche mit einer elektrisch leitenden Schicht auf der zweiten Oberfläche der elektrisch isolierenden Schicht koppeln. Die Durchverbindungen können zum Beispiel Durchkontaktierungen (vertikaler Verbindungszugang) sein. Die Durchverbindungen können hergestellt werden durch Bilden von Durchgangslöchern in der elektrisch isolierenden Schicht, zum Beispiel durch Laser-Ablation, mechanisches Bohren oder Ätzen und Füllen der Durchgangslöcher mit einem elektrisch leitenden Material, das ein Metall sein kann, wie etwa Kupfer, Aluminium, Gold oder eine Metalllegierung wie etwa SnAg oder SnAu.
- Die Vorrichtungen können eine oder mehrere elektrisch isolierende Schichten umfassen. Die elektrisch isolierenden Schichten können einen beliebigen Teil einer beliebigen Anzahl von Oberflächen der Komponenten der Vorrichtung überdecken. Die elektrisch isolierenden Schichten können verschiedenen Funktionen dienen. Sie können zum Beispiel verwendet werden, um Komponenten der Vorrichtung voneinander und/oder von externen Komponenten elektrisch zu isolieren, können aber auch als Plattformen zum Anbringen anderer Komponenten, wie zum Beispiel Verdrahtungsschichten, verwendet werden. Die elektrisch isolierenden Schichten können unter Verwendung verschiedener Techniken hergestellt werden. Zum Beispiel können die elektrisch isolierenden Schichten aus der Gasphase oder einer Lösung abgeschieden oder als Folien laminiert werden. Die elektrisch isolierenden Schichten können zum Beispiel aus organischen Materialien hergestellt werden, wie etwa Imid, Epoxidharz oder anderen thermisch aushärtenden Materialien, Photoresist, Siliziumnitrid, Metalloxiden, Halbleiteroxiden, Keramiken oder diamantartigem Kohlenstoff.
- Die nachfolgend beschriebenen Vorrichtungen enthalten externe Kontaktelemente oder externe Kontaktstellen, die eine beliebige Form und Größe aufweisen können. Die externen Kontaktelemente können von außerhalb der Vorrichtung zugänglich sein und können somit das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb der Vorrichtung erlauben. Ferner können die externen Kontaktelemente thermisch leitend sein und können als Kühlkörper zum Ableiten der durch die Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktelemente können aus einem beliebigen gewünschten elekt risch leitenden Material bestehen, wie zum Beispiel einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die externen Kontaktelemente können Anschlussleitungen eines Systemträgers sein.
- Die Vorrichtungen können ein Gussmaterial umfassen, das mindestens Teile der Komponenten der Vorrichtungen überdeckt. Das Gussmaterial kann ein beliebiges geeignetes thermoplastisches oder thermisch aushärtendes Material sein. Es können verschiedene Techniken verwendet werden, um die Komponenten mit dem Gussmaterial zu überdecken, zum Beispiel Formpressen, Spritzguss, Pulverschmelzverfahren oder Nasspressverfahren.
-
1A bis1F zeigen schematische Verfahren zur Herstellung einer Vorrichtung100 .1F zeigt einen Querschnitt der durch das Verfahren erhaltenen Vorrichtung100 . Als erstes wird ein Träger10 bereitgestellt (siehe1A ). Der Träger10 enthält eine erste elektrisch leitende Schicht11 und eine erste elektrisch isolierende Schicht12 über der ersten elektrischen leitenden Schicht11 . Ferner wird mindestens eine Durchverbindung13 auf einer ersten Oberfläche14 der ersten elektrisch isolierenden Schicht12 zu einer zweiten Oberfläche15 der ersten elektrisch isolierenden Schicht12 gebildet. Mindestens zwei Halbleiterchips16 und17 werden an dem Träger10 angebracht (siehe1B ). Über dem Träger10 wird eine zweite elektrisch isolierende Schicht18 aufgebracht (siehe1C ). Die zweite elektrisch isolierende Schicht18 wird geöffnet, bis der Träger10 freigelegt ist, zum Beispiel kann ein Durchgangsloch19 in der zweiten elektrisch isolierenden Schicht18 gebildet werden (siehe1D ). Eine Metallschicht20 wird über der geöffneten zweiten elektrisch isolierenden Schicht18 abgeschieden, zum Beispiel kann das Durchgangsloch19 mit dem Metall gefüllt werden (siehe1E ). Nach dem Abscheiden der Metallschicht20 werden die Halbleiterchips16 und17 getrennt (siehe1F ). -
2 zeigt schematisch eine Vorrichtung200 mit Komponenten, die den Komponenten der Vorrichtung100 ähnlich oder mit diesen identisch sind. Deshalb werden ähnliche oder identische Komponenten der Vorrichtungen100 und200 mit denselben Bezugszahlen bezeichnet. In der Vorrichtung200 enthält ein Träger10 eine erste elektrisch leitende Schicht11 und eine erste elektrisch isolierende Schicht12 über der ersten elektrisch leitenden Schicht11 . Mindestens eine erste Durchgangsverbindung13 erstreckt sich von einer ersten Oberfläche14 zu einer zweiten Oberfläche15 der ersten isolierenden Schicht12 . Ein Halbleiterchip16 wird an dem Träger10 angebracht. Über dem Träger10 und dem Halbleiterchip16 wird eine zweite elektrisch isolierende Schicht18 abgeschieden. Eine Metallschicht20 wird über der zweiten elektrisch isolierenden Schicht18 abgeschieden. Eine zweite Durchverbindung21 durch die zweite elektrisch isolierende Schicht18 koppelt den Halbleiterchip16 elektrisch mit der Metallschicht20 . Eine dritte Durchverbindung22 durch die zweite elektrisch isolierende Schicht18 koppelt den Träger10 elektrisch mit der Metallschicht20 . -
3A bis3G zeigen schematisch ein Verfahren zur Herstellung einer Vorrichtung300 , von der ein Querschnitt in3G dargestellt ist. Das in3A bis3G dargestellte Verfahren ist eine Implementierung des in1A bis1F dargestellten Verfahrens. Ferner ist die Vorrichtung300 eine Implementierung der in2 dargestellten Vorrichtung200 . Die Einzelheiten des Herstellungsverfahrens, die nachfolgend beschrieben werden, können deshalb genauso auf das Verfahren von1A bis1F angewandt werden. Darüber hinaus können die Einzelheiten der Vorrichtung300 genauso auf die Vorrichtungen100 und200 angewandt werden. - In
3A wird der Träger10 bereitgestellt. Die elektrisch isolierende Schicht12 des Trägers10 kann eine aus starrem Material hergestellte Platte sein und kann flache Oberflächen14 und15 aufweisen, auf denen die elektrisch leitenden Schichten sowie die Komponenten der herzustellenden Vorrichtung300 platziert werden können. Die Form des Trägers10 ist nicht auf eine bestimmte Größe oder geometrische Form beschränkt, zum Beispiel kann der Träger10 rund oder rechteckig geformt sein. Der Träger10 kann eine Dicke im Bereich von 100 μm bis 1 mm aufweisen oder kann sogar noch dicker sein. Die elektrisch isolierende Schicht12 kann zum Beispiel aus einem Keramikmaterial wie etwa Al2O3 oder AlN, organischen Materialien wie etwa Imid, Epoxidharz oder anderen thermisch aushärtenden Materialien, Metalloxiden, Halbleiteroxiden oder diamantartigem Kohlenstoff hergestellt werden. Ferner kann der Träger10 eine Leiterplatte sein, wie zum Beispiel eine PCB (Printed Circuit Board – Gedruckte Leiterplatte). Die elektrisch isolierende Schicht12 kann zum Bespiel aus phenolhaltigem Papier, Glasfaser und/oder verschiedenen Kunststoffen bestehen. Ferner können Prepregs (Abkürzung für vorimprägniert) für die elektrisch isolierende Schicht12 verwendet werden, wobei es sich um eine Kombination aus Glasfasermatte, Vliesmaterial und Harz handelt. Prepreg-Materialien, die verwendet werden können, sind FR-2, FR-3, FR-4, FR-5, FR-6, G-10, CEM-1, CEM-2, CEM-3, CEM-4 und CEM-5. - Die elektrisch leitende Schicht
11 kann auf der ersten Oberfläche14 der elektrisch isolierenden Schicht12 abgeschieden worden sein, und eine elektrisch leitende Schicht23 kann auf der zweiten Oberfläche15 der elektrisch isolierenden Schicht12 abgeschieden worden sein. Die elektrisch leitenden Schichten11 und23 können aus beliebigen gewünschten elektrisch leitenden Materialien bestehen, wie etwa Metallen, zum Beispiel Aluminium, Nickel, Palladium, Silber, Zinn, Gold oder Kupfer oder Metalllegierungen. Beide elektrisch leitenden Schichten11 und23 können strukturiert werden, um Kontaktstellen24 auf der ersten Oberfläche14 und Kontaktstellen25 auf der zweiten Oberfläche15 der elektrisch isolierenden Schicht12 zu erhalten. Die Kontaktstellen24 und25 können mit einer beliebigen gewünschten geometrischen Form herge stellt werden. Die Durchverbindungen13 können die Kontaktstellen24 auf der ersten Oberfläche13 elektrisch mit den Kontaktstellen25 auf der zweiten Oberfläche15 der elektrisch isolierenden Schicht12 koppeln. Die Durchverbindungen13 können Durchgangslöcher durch die elektrisch isolierende Schicht12 sein, die mit einem Metall gefüllt werden, wie etwa Kupfer, Aluminium, Gold oder einer Metalllegierung wie etwa SnAg oder SnAu. Jede Kontaktstelle24 kann durch eine oder mehrere Durchverbindungen13 elektrisch mit einer jeweiligen Kontaktstelle25 gekoppelt werden. - Der Träger
10 wie in3A dargestellt kann vorher hergestellt werden. Das heißt, dass der Träger10 bereitgestellt werden kann, bevor die Herstellung der Vorrichtung300 begonnen wird. - Wie in
3B dargestellt, werden die Halbleiterchips16 und17 sowie möglicherweise weitere Halbleiterchips über dem Träger10 platziert. Die Halbleiterchips16 und17 sowie alle anderen hier beschriebenen Halbleiterchips können auf einem aus Halbleitermaterial hergestellten Wafer hergestellt worden sein. Nach dem Zerteilen des Wafers und dadurch dem Trennen der einzelnen Halbleiterchips16 und17 werden die Halbleiterchips16 und17 in größeren Abständen, als sie im Wafer-Bond inne hatten, neu auf dem Träger10 angeordnet. Die Halbleiterchips16 und17 können auf demselben Wafer hergestellt worden sein, können aber als Alternative auf verschiedenen Wafern hergestellt worden sein. Ferner können die Halbleiterchips16 und17 physisch identisch sein, können aber auch verschiedene integrierte Schaltungen enthalten. - Die Halbleiterchips
16 und17 können eine erste Elektrode26 auf einer ersten Hauptoberfläche27 und eine zweite Elektrode28 auf einer zweiten Hauptoberfläche29 , die der ersten Hauptoberfläche27 gegenüberliegt, aufweisen. Die Halbleiterchips16 und17 können zum Beispiel Vertikal-Leistungsdioden oder Vertikal-Leistungstransistoren sein, zum Beispiel IGBTs, JFETs, Leistungs-Bipolartransistoren oder Leistungs-MOSFETs. In dem letzteren Fall, der beispielhaft in3B dargestellt ist, können die erste und zweite Elektrode26 und28 Source- bzw. Drain-Elektroden sein. Ferner können die Halbleiterchips16 und17 eine dritte Elektrode30 auf der ersten Hauptoberfläche27 aufweisen, die im Fall, dass die Halbleiterchips16 und17 Leistungs-MOSFETs sind, als eine Gate-Elektrode dienen. Während des Betriebs der Vorrichtung300 können Spannungen von bis zu 1000 V zwischen der Source-Elektrode26 und der Drain-Elektrode28 angelegt werden. Die an die Gate-Elektrode30 angelegte Schaltfrequenz kann im Bereich von 100 kHz bis 1 MHz liegen, kann aber auch außerhalb dieses Bereichs liegen. - Die Halbleiterchips
16 und17 werden mit ihren ersten Hauptoberflächen27 dem Träger10 zugewandt auf dem Träger10 angebracht. Jede der Source-Elektroden26 und Gate-Elektroden30 kann elektrisch mit einer jeweiligen Kontaktstelle25 verbunden werden. - Die elektrischen Verbindungen zwischen den Source-Elektroden
26 und den Gate-Elektroden30 der Halbleiterchips16 und17 und der elektrisch leitenden Schicht23 können zum Beispiel durch Diffusionsweichlöten produziert werden. Hierzu kann ein Lotmaterial auf den Kontaktstellen25 oder den Source- und Gate-Elektroden26 und30 (nicht dargestellt) zum Beispiel durch Sputtern oder andere physikalische oder chemische Abscheidungsverfahren abgeschieden werden. Das Lotmaterial kann eine Dicke im Bereich von 100 nm bis 10 μm, zum Beispiel im Bereich von 1 bis 3 μm, aufweisen. Während des Lötvorgangs diffundiert das Lotmaterial in die angrenzenden Materialien, was zu einer intermetallischen Phase an der Grenzfläche zwischen den Halbleiterchips16 und17 und den Kontaktstellen25 führt. Das Lotmaterial kann zum Beispiel aus AuSn, AgSn, CuSn, Sn, AuIn, AgIn, AuSi oder CuIn bestehen. - Zur Herstellung der gelöteten Verbindung kann der Träger
10 durch eine heiße Platte auf eine Temperatur über dem Schmelzpunkt des Lotmaterials, zum Beispiel im Bereich von 200 bis 400°C zum Beispiel im Bereich von 330 bis 350°C, erhitzt werden. Als Alternative können sowohl der Träger10 als auch die Halbleiterchips16 und17 in einen Ofen gebracht und bis auf eine geeignete Temperatur erhitzt werden. Es kann ein Pick-and-Place-Werkzeug verwendet werden, das die Halbleiterchips16 und17 aufnehmen und diese auf den erhitzten Träger10 platzieren kann. Während des Lötvorgangs können die Halbleiterchips16 und17 für eine geeignete Zeit im Bereich von 10 bis 200 ms, zum Beispiel um 50 ms auf den Träger10 gepresst werden. - Statt eines Diffusionslötprozesses können andere Verbindungstechniken verwendet werden, um die Halbleiterchips
16 und17 an dem Träger10 anzubringen, wie zum Beispiel Weichlöten oder Klebebonden mittels eines elektrisch leitenden Klebers. Bei Verwendung eines Weichlötprozesses zum Verbinden der Halbleiterchips16 ,17 und des Trägers10 miteinander verbleibt Lotmaterial an den Grenzflächen zwischen den Halbleiterchips16 ,17 und dem Träger10 , nachdem der Lötprozess beendet worden ist. Im Fall des Klebebondens kann ein elektrisch leitender Kleber verwendet werden, der auf gefüllten oder ungefüllten Polyimiden, Epoxidharzen, Acrylatharzen, Siliziumharzen oder Mischungen davon basieren und mit Gold, Silber, Nickel oder Kupfer angereichert werden kann, um elektrische Leitfähigkeit zu produzieren. - Die elektrisch isolierende Schicht
18 kann auf den freigelegten Teilen der oberen Oberfläche des Trägers10 und der Halbleiterchips16 und17 (siehe3 ) abgeschieden werden. Die maximale Dicke der elektrisch isolierenden Schicht18 kann größer als die Dicke der Halbleiterchips16 und17 sein. Die elektrisch isolierende Schicht18 kann durch Anwendung von Unterdruck sowie von Wärme und Druck für eine geeignete Zeit als eine Folie oder ein Blatt auf die darunter liegenden Strukturen laminiert werden. Es kann auch vorgesehen werden, dass ein elektrisch isolierendes Material aus einer Lösung oder einer Gasphase abgeschieden und schichtweise bis auf eine gewünschte Dicke aufgebaut werden kann. Techniken, die für diese Art von Abscheidung verwendet werden können, sind zum Beispiel physikalische oder chemische Aufdampfung, Spinning, Verteilen, Eintauchen, Sprühen, Spritzguss oder Formpressen. Die elektrisch isolierende Schicht18 kann aus einem Polymer hergestellt werden, wie etwa Parylen, einem Photoresist-Material, Imid, Epoxidharz, Duroplast, einem Silikon, einem Formmaterial, Siliziumnitrid oder einem anorganischen keramikartigen Material wie etwa Silikon-Kohlenstoff-Zusammensetzungen. - Die elektrisch isolierende Schicht
18 kann wie in3C dargestellt die Halbleiterchips16 und17 überdecken. Als Alternative können mindestens die zweiten Hauptoberflächen29 der Halbleiterchips16 und17 freigelegt gelassen werden. - Die elektrisch isolierende Schicht
18 kann wie in3D dargestellt strukturiert werden. In der elektrisch isolierenden Schicht18 werden mehrere Ausschnitte oder Durchgangslöcher19 erzeugt, um mindestens Teile der Drain-Elektroden28 der Halbleiterchips16 und17 sowie Teile mindestens bestimmter Kontaktstellen25 , die nicht von den Halbleiterchips16 und17 überdeckt werden, freizulegen. Dies ermöglicht das Herstellen von elektrischen Verbindungen mit diesen freigelegten Regionen. Die elektrisch isolierende Schicht18 kann zum Beispiel durch einen Stanzprozess, Laser-Ablation, Ätzen, photolithographisches Strukturieren, mechanisches Bohren oder einen beliebigen anderen Fachleuten bekannten Prozess strukturiert werden. - Bei einer weiteren Ausführungsform, die in den Figuren nicht dargestellt ist, wird die elektrisch isolierende Schicht
18 als eine Polymerfolie oder ein Blatt mit mehreren Ausschnitten oder Durchgangslöchern19 bereitgestellt, bevor sie auf den Träger10 laminiert wird. Die Ausschnitte oder Durch gangslöcher19 können durch Ausstanzen von Regionen der Polymerfolie bzw. des Blatts bereitgestellt werden. Die Größe und Vorrichtung dieser Regionen entsprechen der Größe und Vorrichtung der Oberflächen der Elemente, die freigelegt werden sollen. - Die in der elektrisch isolierenden Schicht
18 produzierten Ausschnitte oder Durchgangslöcher19 können mit einem elektrisch leitenden Material gefüllt werden, um die Durchgangsverbindungen21 und22 in der elektrisch isolierenden Schicht18 (siehe3E ) zu bilden. Die Durchgangsverbindungen21 werden über den Drain-Elektroden28 gebildet und die Durchgangsverbindungen22 werden über den freigelegten Kontaktstellen25 gebildet. Das elektrisch leitende Material der Durchgangsverbindungen21 und22 kann ein Metall wie etwa Kupfer oder Aluminium oder eine Metalllegierung wie etwa SnAg oder SnAu sein. Die Durchgangsverbindungen21 und22 können durch Verwendung derselben oder ähnlicher Verfahren wie nachfolgend in Verbindung mit der Herstellung der Metallschicht20 beschrieben produziert werden, wie zum Beispiel durch elektrochemische Plattierungsprozesse. Die Durchgangsverbindungen21 und/oder22 können eine Querschnittsfläche aufweisen, die größer als 10% oder 20% oder 30% oder 40% oder 50% des Flächeninhalts der Hauptoberfläche27 des Halbleiterchips16 sein kann. - Die elektrisch isolierende Schicht
18 kann als Plattform für das Abscheiden der Metallschicht20 (siehe3F ) wirken. Die Dicke der Metallschicht20 kann größer als die Dicke der Halbleiterchips16 und17 sein. Die Metallschicht20 kann eine Dicke im Bereich von 80 bis 400 μm, zum Beispiel im Bereich von 100 bis 300 μm oder im Bereich von 150 bis 250 μm aufweisen. Die Metallschicht20 kann wie in3F dargestellt so strukturiert werden, dass nur bestimmte Bereiche der elektrisch isolierenden Schicht18 von der Metallschicht20 überdeckt werden. Zum Beispiel kann die Metallschicht20 jede Durchgangsverbindung21 elektrisch mit einer oder mehre ren der Durchgangsverbindungen22 koppeln. Kupfer, Eisen, Nickel, Aluminium oder andere Metalle oder Metalllegierungen können als Materialien für die Metallschicht20 verwendet werden. - Die Metallschicht
20 kann unter Verwendung eines galvanischen Abscheidungsverfahrens hergestellt werden. Hierzu wird zuerst eine Keimschicht auf den oberen Oberflächen der elektrisch isolierenden Schicht18 und der Durchgangsverbindungen21 ,22 abgeschieden. Die Keimschicht besitzt gewöhnlich eine Dicke von einigen hundert Nanometern. Für die Keimschicht können Materialien wie etwa Palladium oder Titan verwendet werden. - Die Dicke der Keimschicht kann durch Abscheiden einer weiteren Schicht aus einem elektrisch leitenden Material auf die Keimschicht vergrößert werden. Zum Beispiel kann eine Schicht aus Kupfer stromlos auf die Keimschicht abgeschieden werden. Diese Kupferschicht kann eine Dicke von weniger als 1 μm aufweisen. Danach kann eine weitere Schicht aus Kupfer galvanisch abgeschieden werden, die eine Dicke von mehr als 10 μm aufweisen kann. Die stromlose Kupferabscheidung kann auch ausgelassen werden. Die Metallschicht
20 kann nach dem abgeschlossenen Abscheidungsprozess aller ihrer Schichten oder nach der Abscheidung der Keimschicht strukturiert werden. - Als Alternative kann die Keimschicht durch einen Vakuumabscheideprozess wie etwa Sputtern abgeschieden werden. Zum Beispiel werden zuerst eine Schicht aus Titan mit einer Dicke von zum Beispiel etwa 50 nm und danach eine Schicht aus Kupfer mit einer Dicke von zum Beispiel etwa 200 nm gesputtert. Die Kupferschicht kann dann als Keimschicht zum galvanischen Abscheiden einer weiteren Kupferschicht mit einer Dicke von mehr als 10 μm verwendet werden.
- Als weitere Alternativen können auch andere Abscheideverfahren verwendet werden, wie etwa physikalisches Aufdampfen, chemisches Aufdampfen, Aufschleuderprozesse, Sprühabscheidung oder Inkjet-Druck. Weiterhin kann die Metallschicht
20 ein Metallfilm sein, zum Beispiel ein Kupferfilm, der auf die oberen Oberflächen der elektrisch isolierenden Schicht18 sowie der Durchgangsverbindungen21 und22 laminiert wird. Unterdruck, Wärme und Druck können für eine Zeit angewendet werden, die geeignet ist, um die Metallschicht20 an den darunter liegenden Materialien anzubringen. - Wie in
3G dargestellt, werden die beiden Halbleiterchips16 und17 sowie alle anderen über dem Träger10 platzierten Halbleiterchips voneinander getrennt, indem der Träger10 und die elektrisch isolierende Schicht18 zum Beispiel durch Sägen, Ätzen oder Laserstrahl- oder andere elektromagnetische Strahlung zertrennt wird. -
4A bis4D zeigen Querschnitte der Vorrichtung300 entlang den in3G dargestellten Linien A-A', B-B' und C-C'. In4A ist eine untere Ansicht des Trägers10 und in4B eine Draufsicht des Trägers10 dargestellt.4A und4B zeigen die Geometrien und die Anordnungen der Kontaktstellen24 bzw.25 . Es kann vorgesehen werden, dass ein Paar von Kontaktstellen24 ,25 , die über eine oder mehrere Durchgangsverbindungen13 miteinander gekoppelt werden, verschiedene Formen aufweist. Zum Beispiel kann der Flächeninhalt der Kontaktstelle24 eines solchen Paars größer als der Flächeninhalt der Kontaktstelle25 sein. Ferner können ihre Formen verschieden sein. Anders ausgedrückt, besitzt die Seite14 des Trägers10 mit den Kontaktstellen24 eine vordefinierte Grundfläche für externe Verbindungen und die andere Seite15 des Trägers10 besitzt die Kontaktstellen25 , die mit den Kontaktstellen oder Elektroden der Halbleiterchips16 und17 übereinstimmen. Auf diese Weise werden Grundflächengeometrie und Chipkontaktgeometrie voneinander entkoppelt. Ferner ist anzumerken, dass sich die mit der Source-Elektrode26 und der Gate-Elektrode30 des Halbleiterchips16 gekoppelten Kontaktstellen24 über den Halbleiterchip16 hinaus erstrecken und mindestens teilweise außerhalb einer durch die Kontur des Halbleiterchips16 (siehe3G ) definierten Region angeordnet werden können. -
4C und4D zeigen zwei verschiedene Aüsführungsformen der Querschnitte der Durchgangsverbindungen13 . Die Konturen der Kontaktstellen24 und25 sind in4C und4D durch gestrichelte Linien dargestellt. Wie in4C dargestellt, können die Querschnitte der Durchgangsverbindungen13 kreisförmig sein. Mindestens die Durchgangsverbindungen13 , die mit den Lastelektroden der Halbleiterchips16 und17 , wie zum Beispiel den Source- und Drain-Elektroden26 und28 , gekoppelt sind, können ferner in Arrays angeordnet werden.4D zeigt eine weitere Ausführungsform der Durchgangsverbindungen13 . Die Durchgangsverbindungen13 können rechteckig oder kreisförmig sein oder können eine beliebige andere Geometrie aufweisen. Die Durchgangsverbindungen13 können wie in4C und4D dargestellt angeordnet oder auf beliebige andere Weise angeordnet sein. - Es kann vorgesehen werden, dass die Metallschicht
20 der Vorrichtungen300 nach der Herstellung der Vorrichtungen wie in3G dargestellt freigelegt gelassen wird. In diesem Fall können während des Betriebs der Vorrichtungen300 zum Beispiel nur Spannungen bis zu 20 V an die Drain-Elektroden28 angelegt werden. Als Alternative kann zum Beispiel während des Betriebs ein Massepotential konstant an die Drain-Elektrode28 angelegt werden. Eine weitere Alternative ist in5 dargestellt. Die dort abgebildete Vorrichtung500 enthält ein Formmaterial31 , das die Metallschicht20 und die Seitenoberflächen der Vorrichtung500 überdeckt und somit eine elektrische Isolation der Metallschicht20 gewährleistet. Um die Vorrichtung500 einzukapseln, kann nach der Vereinzelung der Halbleiterchips16 und17 ein Formtransferprozess ausgeführt werden. Das Formmaterial31 kann einen beliebigen Teil der Vorrichtung500 einkapseln, lässt aber mindestens Teile der Kontaktstellen24 unbedeckt. - Das Formmaterial
31 kann aus einem beliebigen geeigneten thermoplastischen oder thermisch aushärtendem Material zusammengesetzt sein, zum Beispiel kann es aus einem Material zusammengesetzt sein, das gewöhnlich in der derzeitigen Halbleiterkapselungstechnologie verwendet wird. Es können verschiedene Techniken verwendet werden, um die Komponenten der Vorrichtung500 mit dem Formmaterial31 zu überdecken, zum Beispiel Formpressen oder Spritzguss. - Statt das Formmaterial
31 zu verwenden, kann eine elektrisch isolierende Schicht32 die Metallschicht20 wie in6 dargestellt überdecken. Die elektrisch isolierende Schicht32 kann zum Beispiel aus organischen Materialien bestehen, wie zum Beispiel Imid, Epoxidharz oder Duroplast, Metalloxiden, Halbleiteroxiden, Keramiken oder diamantartigem Kohlenstoff. Die elektrisch isolierende Schicht32 kann vor der Vereinzelung der Halbleiterchips16 und17 abgeschieden werden und kann eine Dicke im Bereich von 1 bis 100 μm aufweisen. - Die Vorrichtungen
300 ,500 und600 sollen lediglich beispielhafte Ausführungsformen sein, und Fachleute erkennen, dass viele Varianten möglich sind. Zum Beispiel können die Vorrichtungen mehr als einen Halbleiterchip enthalten. Eine solche Ausführungsform ist in7 dargestellt. Dort ist eine Vorrichtung700 dargestellt, die eine Modifikation der Vorrichtung300 ist und zwei Halbleiterchips16 und17 enthält. Die Halbleiterchips16 und17 können mittels der elektrisch leitenden Schicht11 elektrisch miteinander gekoppelt werden. Bei der in7 dargestellten Vorrichtung700 wird die Drain-Elektrode28 des Halbleiterchips16 elektrisch mit der Source-Elektrode26 des Halbleiterchips17 gekoppelt. - Mit der in
7 dargestellten Verbindung kann die Vorrichtung700 als eine Halbbrücke verwendet werden. Eine grundlegende Schaltung einer zwischen zwei Knoten N1 und N2 angeordneten Halbbrücke800 ist in8 dargestellt. Die Halbbrücke800 besteht aus zwei in Reihe geschalteten Schaltern S1 und S2. Die Halbleiterchips16 und17 können als die beiden Schalter S1 bzw. S2 implementiert werden. Im Vergleich zu der in7 dargestellten Vorrichtung700 ist der Knoten N1 die Source-Elektrode26 des Halbleiterchips16 , der zwischen den beiden Schaltern S1 und S2 angeordnete Knoten N3 ist die Drain-Elektrode28 des Halbleiterchips16 und der Knoten N2 ist die Drain-Elektrode28 des Halbleiterchips17 . - Die Halbbrücke
800 kann zum Beispiel in elektronischen Schaltungen zum Umwandeln von Gleichspannungen (sogenannten DC-DC-Wandlern) implementiert werden. DC-DC-Wandler können verwendet werden, um eine von einer Batterie oder einer wiederaufladbaren Batterie bereitgestellte Eingangsgleichspannung in eine Ausgangsgleichspannung umzusetzen, die an die Bedürfnisse von nachfolgend angeschlossenen elektronischen Schaltungen angepasst ist. DC-DC-Wandler können als Abwärtswandler realisiert werden, bei denen die Ausgangsspannung kleiner als die Eingangsspannung ist, oder als Aufwärtswandler, bei denen die Ausgangsspannung größer als die Eingangsspannung ist. Es können Frequenzen von mehreren MHz oder mehr an die DC-DC-Wandler angelegt werden. Ferner können Ströme von bis zu 50 A oder sogar mehr durch die DC-DC-Wandler fließen. - Wie beispielhaft in
9 dargestellt ist, können die freigelegten Oberflächen der Kontaktstellen24 als externe Kontaktstellen33 ,34 und35 verwendet werden, um die Vorrichtung300 elektrisch mit anderen Komponenten zu koppeln. In9 ist schematisch ein Auszug einer Vorrichtung900 dargestellt, der die Vorrichtung300 enthält die auf einer Leiterplatte36 , zum Beispiel einer PCB, angebracht ist. Die freigelegten Oberflächen der externen Kontaktstellen33 bis35 können an Kontaktstellen37 der Leiterplatte36 angelötet worden sein. In9 werden die externen Kontaktstellen33 ,34 und35 elektrisch mit der Source-Elektrode26 , der Gate-Elektrode30 bzw. der Drain-Elektrode28 des Halbleiterchips16 gekoppelt. - Die großen Flächeninhalte der externen Kontaktstellen
33 bis35 ermöglichen eine Anbringung der Vorrichtung300 an der Leiterplatte36 , obwohl die Vorrichtung der Kontaktstellen37 auf der Leiterplatte36 von der Vorrichtung der Kontaktstellen25 , die mit den Kontaktelementen des Halbleiterchips16 übereinstimmen, relativ verschieden sind. - Über der Vorrichtung
300 kann ein Kühlkörper oder Kühlelement38 angebracht werden. Der Kühlkörper bzw. das Kühlelement38 können direkt über der Metallschicht20 platziert oder elektrisch durch das Formmaterial31 oder die elektrisch isolierende Schicht32 , wie in5 und6 dargestellt von der Metallschicht20 isoliert werden. Der Kühlkörper bzw. das Kühlelement38 leitet die während des Betriebs durch den Halbleiterchip16 erzeugte Wärme ab. -
10A bis10J zeigen schematisch ein Verfahren zur Herstellung einer Vorrichtung1000 , von der ein Querschnitt in10J dargestellt ist. Das in10A bis10J dargestellte Verfahren zeigt einige Ähnlichkeiten mit dem in3A bis3G dargestellten Verfahren. Deshalb werden in beiden Verfahren verwendete ähnliche oder identische Komponenten mit denselben Bezugszahlen bezeichnet. Ferner wird im Folgenden manchmal auf das Verfahren von3A bis3G verwiesen, wenn dieselben Verfahrensschritte wie oben beschrieben ausgeführt werden können. - In
10A wird ein elektrisch isolierender Träger12 bereitgestellt. Der elektrisch isolierende Träger12 kann eine Platte aus einem starren Material sein und kann flache Oberflächen14 und15 aufweisen, auf denen die Komponenten der herzustellenden Vorrichtung1000 platziert werden können. Die Form des Trägers12 ist auf keine bestimmte Größe oder geometrische Form beschränkt, zum Beispiel kann der Träger12 rund oder rechteckig geformt sein. Der Träger12 kann eine Dicke im Bereich von 100 μm bis 1 mm aufweisen oder sogar noch dicker sein. Der Träger12 kann zum Beispiel aus einem Keramikmaterial wie etwa Al2O3 oder AlN, organischen Materialien wie etwa Imid, Epoxidharz oder anderen thermisch aushärtenden Materialien, Metalloxiden, Halbleiteroxiden oder diamantartigem Kohlenstoff hergestellt werden. Ferner kann der Träger12 aus demselben Material wie eine Leiterplatte hergestellt werden, zum Beispiel Phenolpapier, Glasfaser und/oder verschiedene Kunststoffe. Darüber hinaus können Prepregs für den Träger12 verwendet werden, wie zum Beispiel FR-2, FR-3, FR-4, FR-5, FR-6, G-10, CEM-1, CEM-2, CEM-3, CEM-4 und CEM-5. - Wie in
10B dargestellt, werden die Halbleiterchips16 und17 sowie möglicherweise weitere Halbleiterchips wie in Verbindung mit3B beschrieben über dem Träger10 platziert. Die Halbleiterchips16 und17 können zum Beispiel Vertikal-Leistungsdioden oder Vertikal-Leistungstransistoren sein, zum Beispiel IGBTs, JFETs, Leistungs-Bipolartransistoren oder Leistungs-MOSFETs. - Die elektrisch isolierende Schicht
18 kann auf den freigelegten Teilen der zweiten Oberfläche15 des Trägers12 und der Halbleiterchips16 und17 (siehe10C ) wie in Verbindung mit3C beschrieben abgeschieden werden. Das Strukturieren der elektrisch isolierenden Schicht18 (siehe10D ) kann dem in3D dargestellten Strukturieren ähnlich sein. Danach können die in der elektrisch isolierenden Schicht18 produzierten Durchgangslöcher19 mit einem elektrisch leitenden Material (siehe10E ) gefüllt und die Metallschicht20 kann wie oben in Verbindung mit3E und3F beschrieben abgeschieden werden (siehe10F ). - Der elektrisch isolierende Träger
12 kann wie in10G dargestellt strukturiert werden. Mehrere Durchgangslöcher40 werden in dem Träger12 erzeugt, um mindestens Teile der Source-Elektroden26 und der Gate-Elektroden30 der Halbleiterchips16 und17 sowie mindestens Teile der unteren Oberflächen der Durchgangsverbindungen22 freizulegen. Dies ermöglicht das Herstellen elektrischer Verbindungen mit diesen freigelegten Regionen. Die Durchgangslöcher40 erstrecken sich von der ersten Oberfläche14 zu der zweiten Oberfläche15 des elektrisch isolierenden Trägers12 . Die Durchgangslöcher40 können zum Beispiel durch einen Stanzprozess, Laser-Ablation, Ätzen, photolithographisches Strukturieren, mechanisches Bohren oder einen beliebigen anderen Fachleuten bekannten Prozess produziert werden. - Die in dem Träger
12 produzierten Durchgangslöcher40 können mit einem elektrisch leitenden Material gefüllt werden, um die Durchgangsverbindungen13 in dem Träger12 (siehe10H ) zu bilden. Das elektrisch leitende Material der Durchgangsverbindungen13 kann ein Metall sein, wie etwa Kupfer oder Aluminium, oder eine Metalllegierung, wie etwa SnAg oder SnAu. Die Durchgangsverbindungen13 können durch Verwendung derselben oder ähnlicher Verfahren wie oben in Verbindung mit der Herstellung der Metallschicht20 beschrieben produziert werden. - Wie in
10I dargestellt, kann eine elektrisch leitende Schicht41 unter Verwendung derselben oder ähnlicher Verfahren wie oben in Verbindung mit der Herstellung der Metallschicht20 beschrieben, zum Beispiel elektrochemischer Plattierungsprozesse, auf der ersten Oberfläche14 des elektrisch isolierenden Trägers12 abgeschieden werden. Das zur Abscheidung der elektrisch leitenden Schicht41 verwendete elektrisch leitende Material kann Metalle wie etwa Kupfer oder Aluminium oder Metalllegierungen sein. Die elektrisch leitende Schicht41 kann eine Dicke von mehr als 10 μm aufweisen. Die elektrisch leitende Schicht41 kann strukturiert werden, um die externen Kontaktstellen33 ,34 und35 zu bilden. Die externen Kontaktstellen33 ,34 und35 werden elektrisch mit den Source-Elektroden26 , den Gate-Elektroden30 und den Drain-Elektroden28 der Halbleiterchips16 bzw.17 gekoppelt. - Wie in
10J dargestellt, werden die beiden Halbleiterchips16 und17 sowie alle anderen über dem Träger12 plat zierten Halbleiterchips voneinander getrennt durch Zertrennen des Trägers12 und der elektrisch isolierenden Schicht18 zum Beispiel durch Sägen, Ätzen oder einen Laserstrahl oder andere elektromagnetische Strahlung. - Die in
4 bis9 dargestellten Ausführungsformen der Vorrichtung300 können auf analoge Weise auf die Vorrichtung1000 angewandt werden. - Obwohl ein bestimmtes Merkmal oder ein bestimmter Aspekt einer Ausführungsform der Erfindung möglicherweise mit Bezug auf nur eine von mehreren Implementierungen offenbart wurde, kann ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren Merkmalen oder Aspekten der anderen Implementierungen kombiniert werden, so wie es für eine beliebige gegebene oder konkrete Anwendung erwünscht und vorteilhaft sein kann. So wie die Ausdrücke „enthalten”, „aufweisen”, „mit” oder andere Varianten davon entweder in der ausführlichen Beschreibung oder in den Ansprüchen verwendet wurden, sollen ferner solche Ausdrücke auf ähnliche Weise wie der Ausdruck „umfassen” einschließend sein. Es wurden möglicherweise die Ausdrücke „gekoppelt” und „verbunden” zusammen mit ihren Ableitungen verwendet. Es versteht sich, dass diese Ausdrücke möglicherweise verwendet wurden, um anzugeben, dass zwei Elemente miteinander zusammenarbeiten oder Wechselwirken, gleichgültig, ob sie sich in direktem physischem oder elektrischem Kontakt befinden oder sie sich nicht in direktem Kontakt miteinander befinden. Ferner versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder vollintegrierten Schaltungen oder in Programmiermitteln implementiert werden können. Außerdem ist der Ausdruck „beispielhaft” lediglich als ein Beispiel gemeint, statt als Bestes oder Optimales. Außerdem versteht sich, dass hier abgebildete Merkmale und/oder Elemente der Klarheit und des leichteren Verständnisses halber hier mit konkreten Abmessungen relativ zueinander dargestellt werden und dass die tatsächlichen Abmessungen wesentlich von dem hier Dargestellten abweichen können.
- Obwohl hier spezifische Ausführungsformen dargestellt und beschrieben wurden, ist für Durchschnittsfachleute erkennbar, dass vielfältige alternative und/oder äquivalente Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll jegliche Anpassungen oder Varianten der hier besprochenen spezifischen Ausführungsformen abdecken. Deshalb ist beabsichtigt, dass die vorliegende Erfindung nur durch die Ansprüche und ihre Äquivalente beschränkt wird.
Claims (25)
- Verfahren, umfassend: Bereitstellen eines Trägers (
10 ) mit einer ersten leitenden Schicht (11 ), einer ersten isolierenden Schicht (12 ) über der ersten leitenden Schicht (11 ) und mindestens einer Durchgangsverbindung (13 ) von einer ersten Seite (14 ) der ersten isolierenden Schicht (12 ) zu einer zweiten Seite (15 ) der ersten isolierenden Schicht (12 ); Anbringen von mindestens zwei Halbleiterchips (16 ;17 ) an dem Träger (10 ); Aufbringen einer zweiten isolierenden Schicht (18 ) über dem Träger (10 ); Öffnen der zweiten isolierenden Schicht (18 ), bis der Träger (10 ) freigelegt ist; Abscheiden einer Metallschicht (20 ) über der geöffneten zweiten isolierenden Schicht (18 ); und Trennen der mindestens zwei Halbleiterchips (16 ;17 ) nach dem Abscheiden der Metallschicht (20 ). - Verfahren nach Anspruch 1, wobei der Träger (
10 ) ferner eine zweite leitende Schicht (23 ) über der ersten isolierenden Schicht (12 ) umfasst. - Verfahren nach Anspruch 2, wobei die erste leitende Schicht (
11 ) und/oder die zweite leitende Schicht (23 ) eine strukturierte Schicht ist. - Verfahren nach einem der vorhergehenden Ansprüche, wobei die mindestens zwei Halbleiterchips (
16 ;17 ) durch Löten oder Klebebonden eines leitenden Klebers an den Träger angebracht werden. - Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite isolierende Schicht (
18 ) durch Abscheiden eines isolierenden Materials aus einer Gasphase und/oder Abscheiden eines isolierenden Materials aus einer Lösung und/oder Auf bringen eines Formmaterials und/oder Laminieren einer isolierenden Folie auf dem Träger über dem Träger aufgebracht wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite isolierende Schicht (
18 ) durch Ätzen und/oder elektromagnetische Strahlung und/oder Laser-Ablation und/oder Stanzen und/oder Bohren und/oder Sägen geöffnet wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei die Metallschicht (
20 ) durch elektrochemisches Aufwachsen und/oder Sputtern und/oder Vakuumabscheidung und/oder Sprühabscheidung und/oder Inkjet-Druck abgeschieden wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei die Metallschicht (
20 ) mindestens einen der Halbleiterchips (16 ;17 ) elektrisch mit dem Träger (10 ) koppelt. - Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite isolierende Schicht (
18 ) mit einem Formmaterial (31 ) überdeckt wird. - Verfahren nach einem der vorhergehenden Ansprüche, wobei jeder der mindestens zwei Halbleiterchips (
16 ;17 ) eine erste Elektrode (26 ) auf einer ersten Oberfläche (27 ) und eine zweite Elektrode (28 ) auf einer der ersten Oberfläche (27 ) gegenüberliegenden zweiten Oberfläche (29 ) aufweist. - Vorrichtung (
200 ;300 ), umfassend: einen Träger (10 ) mit einer ersten leitenden Schicht (11 ), einer ersten isolierenden Schicht (12 ) über der ersten leitenden Schicht (11 ) und mindestens einer ersten Durchgangsverbindung (13 ) von einer ersten Seite (14 ) der ersten isolierenden Schicht (12 ) zu einer zweiten Seite (15 ) der ersten isolierenden Schicht (12 ); einen an dem Träger (10 ) angebrachten Halbleiterchip (16 ); eine zweite isolierende Schicht (18 ) über dem Träger (10 ) und dem Halbleiterchip (10 ); eine Metallschicht (20 ) über der zweiten isolierenden Schicht (18 ); eine zweite Durchgangsverbindung (21 ) durch die zweite isolierende Schicht (18 ), die den Halbleiterchip (16 ) elektrisch mit der Metallschicht (20 ) koppelt; und eine dritte Durchgangsverbindung (22 ) durch die zweite isolierende Schicht (18 ), die den Träger (10 ) elektrisch mit der Metallschicht (20 ) koppelt. - Vorrichtung (
200 ;300 ) nach Anspruch 11, wobei der Träger (10 ) ferner eine zweite leitende Schicht (23 ) über der ersten isolierenden Schicht (12 ) umfasst. - Vorrichtung (
200 ;300 ) nach Anspruch 12, wobei die mindestens eine erste Durchgangsverbindung (13 ) die erste leitende Schicht (11 ) elektrisch mit der zweiten leitenden Schicht (23 ) koppelt. - Vorrichtung (
300 ) nach Anspruch 12 oder 13, wobei die erste leitende Schicht (11 ) eine erste Kontaktstelle (24 ) umfasst und die zweite leitende Schicht (23 ) eine zweite Kontaktstelle (25 ) umfasst. - Vorrichtung (
300 ) nach Anspruch 14, wobei die Form der ersten Kontaktstelle (24 ) von der Form der zweiten Kontaktstelle (25 ) verschieden ist. - Vorrichtung (
300 ) nach Anspruch 14 oder 15, wobei der Flächeninhalt der ersten Kontaktstelle (24 ) größer als der Flächeninhalt der zweiten Kontaktstelle (25 ) ist. - Vorrichtung (
300 ) nach einem der Ansprüche 14 bis 16, wobei die mindestens eine erste Durchgangsverbindung (13 ) die erste Kontaktstelle (24 ) elektrisch mit der zweiten Kontaktstelle (25 ) koppelt. - Vorrichtung (
200 ;300 ) nach einem der Ansprüche 11 bis 17, wobei die Dicke der Metallschicht (20 ) und/oder der zweiten isolierenden Schicht (18 ) größer als die Dicke des Halbleiterchips (16 ) ist. - Vorrichtung (
300 ;900 ;1000 ), umfassend: einen Träger (10 ) mit einer ersten isolierenden Schicht (12 ), einer an einer ersten Seite (14 ) der ersten isolierenden Schicht (12 ) angebrachten ersten Kontaktstelle (24 ;33 ), einer an einer zweiten Seite (15 ) der ersten isolierenden Schicht (12 ) angebrachten zweiten Kontaktstelle (25 ) und mindestens einer ersten Durchgangsverbindung (13 ) durch die erste isolierende Schicht (12 ), die die erste Kontaktstelle (24 ;33 ) elektrisch mit der zweiten Kontaktstelle (25 ) koppelt, wobei die Form der ersten Kontaktstelle (24 ;33 ) von der Form der zweiten Kontaktstelle (25 ) verschieden ist; einen Halbleiterchip (16 ) über dem Träger (10 ); eine zweite isolierende Schicht (18 ) über dem Träger (10 ); eine Metallschicht (20 ) über der zweiten isolierenden Schicht (18 ) und dem Halbleiterchip (16 ), wobei die Metallschicht (20 ) elektrisch mit dem Halbleiterchip (16 ) gekoppelt ist; und eine zweite Durchgangsverbindung (22 ) durch die zweite isolierende Schicht (18 ), die den Träger (10 ) elektrisch mit der Metallschicht (20 ) koppelt. - Vorrichtung (
300 ;900 ;1000 ) nach Anspruch 19, wobei der Träger (10 ) ferner folgendes umfasst: eine an der ersten Seite (14 ) der ersten isolierenden Schicht (12 ) angebrachte dritte Kontaktstelle (24 ;35 ), eine an der zweiten Seite (15 ) der ersten isolierenden Schicht (12 ) angebrachte vierte Kontaktstelle (25 ) und eine dritte Durchgangsverbindung (13 ) durch die erste isolierende Schicht (12 ), die die dritte Kontaktstelle (24 ;35 ) elektrisch mit der vierten Kontaktstelle (25 ) koppelt, wobei die zweite Durchgangsverbindung (22 ) über der dritten Durchgangsverbindung (13 ) angeordnet ist und die Form der dritten Kontaktstelle (24 ;35 ) von der Form der vierten Kontaktstelle (25 ) verschieden ist. - Vorrichtung (
300 ;900 ;1000 ) nach Anspruch 19 oder 20, wobei der Flächeninhalt der ersten Kontaktstelle (24 ;33 ) größer als der Flächeninhalt der zweiten Kontaktstelle (25 ) ist. - Verfahren, umfassend: Bereitstellen eines isolierenden Trägers (
12 ); Anbringen eines Halbleiterchips (16 ) an dem Träger (12 ); Aufbringen einer isolierenden Schicht (18 ) über dem Träger (12 ); Öffnen (19 ) der isolierenden Schicht (18 ), bis der Träger (12 ) freigelegt ist; Abscheiden einer Metallschicht (20 ) über der geöffneten isolierenden Schicht (18 ); und Bilden (40 ) mindestens einer Durchgangsverbindung (13 ) in dem Träger (12 ) nach dem Anbringen des Halbleiterchips (16 ) an den Träger (12 ). - Verfahren nach Anspruch 22, wobei die mindestens eine Durchgangsverbindung (
13 ) nach dem Abscheiden der Metallschicht (20 ) in dem Träger (12 ) gebildet wird. - Verfahren nach Anspruch 22 oder 23, wobei die mindestens eine Durchgangsverbindung (
13 ) elektrisch mit dem Halbleiterchip (16 ) und/oder der Metallschicht (20 ) verbunden wird. - Vorrichtung (
200 ;300 ;900 ;1000 ), umfassend: einen Träger (10 ) mit einer ersten leitenden Schicht (11 ) und einer ersten isolierenden Schicht (12 ) über der ersten leitenden Schicht (11 ); Mittel (13 ) in der ersten isolierenden Schicht (12 ) zum elektrischen Koppeln von einer ersten Seite (14 ) der ersten isolierenden Schicht (12 ) an eine zweite Seite (15 ) der ersten isolierenden Schicht (12 ); einen an den Träger (10 ) angebrachten Halbleiterchip (16 ); eine zweite isolierende Schicht (18 ) über dem Träger (10 ) und dem Halbleiterchip (16 ); eine Metallschicht (20 ) über der zweiten isolierenden Schicht (18 ); und Mittel (21 ) in der zweiten isolierenden Schicht (18 ) zum elektrischen Koppeln des Halbleiterchips (16 ) mit der Metallschicht (20 ).
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/050,552 | 2008-03-18 | ||
US12/050,552 US8507320B2 (en) | 2008-03-18 | 2008-03-18 | Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102009013818A1 true DE102009013818A1 (de) | 2009-11-19 |
DE102009013818B4 DE102009013818B4 (de) | 2019-05-09 |
Family
ID=41088060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009013818.8A Active DE102009013818B4 (de) | 2008-03-18 | 2009-03-18 | Elektronische Vorrichtung und ihre Herstellung |
Country Status (2)
Country | Link |
---|---|
US (2) | US8507320B2 (de) |
DE (1) | DE102009013818B4 (de) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010060855A1 (de) | 2010-11-29 | 2012-05-31 | Schweizer Electronic Ag | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil |
WO2014139666A1 (de) | 2013-03-13 | 2014-09-18 | Schweizer Electronic Ag | Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil |
US8975711B2 (en) | 2011-12-08 | 2015-03-10 | Infineon Technologies Ag | Device including two power semiconductor chips and manufacturing thereof |
US9041226B2 (en) | 2013-03-13 | 2015-05-26 | Infineon Technologies Ag | Chip arrangement and a method of manufacturing a chip arrangement |
US9196554B2 (en) | 2013-10-01 | 2015-11-24 | Infineon Technologies Austria Ag | Electronic component, arrangement and method |
DE102016109853A1 (de) * | 2016-05-30 | 2017-11-30 | Infineon Technologies Ag | Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung |
Families Citing this family (217)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI360207B (en) | 2007-10-22 | 2012-03-11 | Advanced Semiconductor Eng | Chip package structure and method of manufacturing |
US8507320B2 (en) | 2008-03-18 | 2013-08-13 | Infineon Technologies Ag | Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof |
US7969018B2 (en) * | 2008-07-15 | 2011-06-28 | Infineon Technologies Ag | Stacked semiconductor chips with separate encapsulations |
WO2010041165A1 (en) * | 2008-10-10 | 2010-04-15 | Nxp B.V. | Method of plating through wafer vias in a wafer for 3d packaging |
US20100102429A1 (en) * | 2008-10-24 | 2010-04-29 | Great Team Backend Foundry, Inc. | Flip-chip package structure with block bumps and the wedge bonding method thereof |
US8183677B2 (en) * | 2008-11-26 | 2012-05-22 | Infineon Technologies Ag | Device including a semiconductor chip |
US8354304B2 (en) * | 2008-12-05 | 2013-01-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant |
JP4833307B2 (ja) * | 2009-02-24 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法 |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
US8664043B2 (en) * | 2009-12-01 | 2014-03-04 | Infineon Technologies Ag | Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts |
US8426251B2 (en) | 2010-01-07 | 2013-04-23 | Infineon Technologies Ag | Semiconductor device |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
US9165907B2 (en) | 2010-02-22 | 2015-10-20 | Interposers Gmbh | Method and a system for producing a semi-conductor module |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
US8723299B2 (en) | 2010-06-01 | 2014-05-13 | Infineon Technologies Ag | Method and system for forming a thin semiconductor device |
US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
TWI446497B (zh) * | 2010-08-13 | 2014-07-21 | Unimicron Technology Corp | 嵌埋被動元件之封裝基板及其製法 |
US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
WO2012093521A1 (ja) * | 2011-01-07 | 2012-07-12 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
US8901742B2 (en) * | 2012-04-03 | 2014-12-02 | International Rectifier Corporation | Monolithic Power Converter Package with Through Substrate vias |
US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US20140001622A1 (en) * | 2012-06-27 | 2014-01-02 | Infineon Technologies Ag | Chip packages, chip arrangements, a circuit board, and methods for manufacturing chip packages |
KR20140037392A (ko) * | 2012-09-17 | 2014-03-27 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
US8686428B1 (en) * | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
US9455160B2 (en) * | 2013-01-14 | 2016-09-27 | Infineon Technologies Ag | Method for fabricating a semiconductor chip panel |
US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
TWI513069B (zh) * | 2013-05-21 | 2015-12-11 | Subtron Technology Co Ltd | 散熱板 |
US9209151B2 (en) * | 2013-09-26 | 2015-12-08 | General Electric Company | Embedded semiconductor device package and method of manufacturing thereof |
US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
US10340199B2 (en) * | 2014-11-20 | 2019-07-02 | Mediatek Inc. | Packaging substrate with block-type via and semiconductor packages having the same |
JP6430883B2 (ja) * | 2015-04-10 | 2018-11-28 | 株式会社ジェイデバイス | 半導体パッケージ及びその製造方法 |
US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
DE102015107109B4 (de) | 2015-05-07 | 2023-10-05 | Infineon Technologies Ag | Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul |
US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US10515981B2 (en) | 2015-09-21 | 2019-12-24 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with memory |
US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
CN110268511A (zh) * | 2016-12-22 | 2019-09-20 | 深圳中科四合科技有限公司 | 一种三极管的封装方法及三极管 |
US11652074B2 (en) * | 2017-09-29 | 2023-05-16 | Intel Corporation | Semiconductor package with improved thermal blocks |
US20190181116A1 (en) * | 2017-12-11 | 2019-06-13 | Semiconductor Components Industries, Llc | Fan-out structure for semiconductor packages and related methods |
EP3534394A1 (de) | 2018-02-28 | 2019-09-04 | Infineon Technologies Austria AG | Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses |
EP3547367A1 (de) * | 2018-03-30 | 2019-10-02 | Mitsubishi Electric R&D Centre Europe B.V. | Leistungsmodul mit vorverpackten energiezellen |
US10818635B2 (en) * | 2018-04-23 | 2020-10-27 | Deca Technologies Inc. | Fully molded semiconductor package for power devices and method of making the same |
US11621203B2 (en) | 2018-09-20 | 2023-04-04 | Semiconductor Components Industries, Llc | SiC MOSFET semiconductor packages and related methods |
DE102019103281B4 (de) * | 2019-02-11 | 2023-03-16 | Infineon Technologies Ag | Verfahren zum bilden eines die-gehäuses |
FR3093861B1 (fr) * | 2019-03-12 | 2021-09-17 | Commissariat Energie Atomique | Procédé d’enrobage de puces |
US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
US11990872B2 (en) | 2020-04-17 | 2024-05-21 | Nxp Usa, Inc. | Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof |
US11990384B2 (en) * | 2020-04-17 | 2024-05-21 | Nxp Usa, Inc. | Amplifier modules with power transistor die and peripheral ground connections |
EP3907760A1 (de) * | 2020-05-08 | 2021-11-10 | Infineon Technologies Austria AG | Halbleitermodul |
US20220149038A1 (en) * | 2020-11-11 | 2022-05-12 | Infineon Technologies Austria Ag | Multi-Device Semiconductor Chip with Electrical Access to Devices at Either Side |
DE102020131849A1 (de) * | 2020-12-01 | 2022-06-02 | Infineon Technologies Ag | Chip-package, halbleiteranordnung, verfahren zum bilden eines chip-packages, und verfahren zum bilden einer halbleiteranordnung |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6306680B1 (en) * | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
JP3813402B2 (ja) * | 2000-01-31 | 2006-08-23 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP3467454B2 (ja) | 2000-06-05 | 2003-11-17 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
US6812048B1 (en) * | 2000-07-31 | 2004-11-02 | Eaglestone Partners I, Llc | Method for manufacturing a wafer-interposer assembly |
US6838750B2 (en) * | 2001-07-12 | 2005-01-04 | Custom One Design, Inc. | Interconnect circuitry, multichip module, and methods of manufacturing thereof |
CN1577819A (zh) * | 2003-07-09 | 2005-02-09 | 松下电器产业株式会社 | 带内置电子部件的电路板及其制造方法 |
JP2005217072A (ja) * | 2004-01-28 | 2005-08-11 | Renesas Technology Corp | 半導体装置 |
JP3809168B2 (ja) * | 2004-02-03 | 2006-08-16 | 株式会社東芝 | 半導体モジュール |
DE102004007009A1 (de) | 2004-02-12 | 2005-09-08 | Siemens Ag | Verfahren zur Herstellung eines Leistungsmoduls und Leistungsmodul |
JP2005327984A (ja) * | 2004-05-17 | 2005-11-24 | Shinko Electric Ind Co Ltd | 電子部品及び電子部品実装構造の製造方法 |
KR100688769B1 (ko) * | 2004-12-30 | 2007-03-02 | 삼성전기주식회사 | 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법 |
KR100638868B1 (ko) * | 2005-06-20 | 2006-10-27 | 삼성전기주식회사 | 금속 반사 층을 형성한 엘이디 패키지 및 그 제조 방법 |
US7262444B2 (en) * | 2005-08-17 | 2007-08-28 | General Electric Company | Power semiconductor packaging method and structure |
DE102005047106B4 (de) * | 2005-09-30 | 2009-07-23 | Infineon Technologies Ag | Leistungshalbleitermodul und Verfahren zur Herstellung |
US8389867B2 (en) | 2005-09-30 | 2013-03-05 | Ibiden Co., Ltd. | Multilayered circuit substrate with semiconductor device incorporated therein |
DE102005055761B4 (de) * | 2005-11-21 | 2008-02-07 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben |
DE102005057401B4 (de) * | 2005-11-30 | 2009-10-08 | Infineon Technologies Ag | Halbleiterbauteil und Verfahren zu dessen Herstellung |
US7569920B2 (en) * | 2006-05-10 | 2009-08-04 | Infineon Technologies Ag | Electronic component having at least one vertical semiconductor power transistor |
US8507320B2 (en) | 2008-03-18 | 2013-08-13 | Infineon Technologies Ag | Electronic device including a carrier and a semiconductor chip attached to the carrier and manufacturing thereof |
US8138587B2 (en) * | 2008-09-30 | 2012-03-20 | Infineon Technologies Ag | Device including two mounting surfaces |
-
2008
- 2008-03-18 US US12/050,552 patent/US8507320B2/en active Active
-
2009
- 2009-03-18 DE DE102009013818.8A patent/DE102009013818B4/de active Active
-
2013
- 2013-08-13 US US13/965,630 patent/US8952545B2/en active Active
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010060855A1 (de) | 2010-11-29 | 2012-05-31 | Schweizer Electronic Ag | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil |
WO2012072212A2 (de) | 2010-11-29 | 2012-06-07 | Schweizer Electronic Ag | Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil |
DE202011110023U1 (de) | 2010-11-29 | 2012-11-12 | Schweizer Electronic Ag | Elektronisches Bauteil und Leiterplatte mit elektronischem Bauteil |
US8811019B2 (en) | 2010-11-29 | 2014-08-19 | Schweizer Electronic Ag | Electronic device, method for producing the same, and printed circuit board comprising electronic device |
RU2556274C2 (ru) * | 2010-11-29 | 2015-07-10 | Швайцер Электроник Аг | Электронное устройство, способ его изготовления и печатная плата, содержащая электронное устройство |
US8975711B2 (en) | 2011-12-08 | 2015-03-10 | Infineon Technologies Ag | Device including two power semiconductor chips and manufacturing thereof |
US9331060B2 (en) | 2011-12-08 | 2016-05-03 | Infineon Technologies Ag | Device including two power semiconductor chips and manufacturing thereof |
DE102013102541A1 (de) | 2013-03-13 | 2014-09-18 | Schweizer Electronic Ag | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil |
US9041226B2 (en) | 2013-03-13 | 2015-05-26 | Infineon Technologies Ag | Chip arrangement and a method of manufacturing a chip arrangement |
WO2014139666A1 (de) | 2013-03-13 | 2014-09-18 | Schweizer Electronic Ag | Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil |
DE102014103295B4 (de) * | 2013-03-13 | 2021-01-07 | Infineon Technologies Ag | Chipanordnungen und verfahren zur herstellung einer chipanordnung |
US9196554B2 (en) | 2013-10-01 | 2015-11-24 | Infineon Technologies Austria Ag | Electronic component, arrangement and method |
DE102016109853A1 (de) * | 2016-05-30 | 2017-11-30 | Infineon Technologies Ag | Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen mit verbesserter thermischer und elektrischer Leistung |
DE102016109853B4 (de) | 2016-05-30 | 2021-08-12 | Infineon Technologies Ag | Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur |
Also Published As
Publication number | Publication date |
---|---|
US8507320B2 (en) | 2013-08-13 |
US20090236749A1 (en) | 2009-09-24 |
US20130328213A1 (en) | 2013-12-12 |
DE102009013818B4 (de) | 2019-05-09 |
US8952545B2 (en) | 2015-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009013818B4 (de) | Elektronische Vorrichtung und ihre Herstellung | |
DE102009040557B4 (de) | Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung | |
DE102009042320B4 (de) | Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung | |
DE102009059236B4 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102009044641B4 (de) | Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung | |
DE102011000751B4 (de) | Halbleiter-Bauelement mit einem einen Hohlraum aufweisenden Träger und Herstellungsverfahren | |
DE102009034578A1 (de) | Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung | |
DE102009038702B4 (de) | Halbleiteranordnung und Herstellungsverfahren | |
DE102009025570B4 (de) | Elektronische Anordnung und Verfahren zu ihrer Herstellung | |
DE102012100243B4 (de) | Anordnung mit drei Halbleiterchips und Herstellung einer solchen Anordnung | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102012111788A1 (de) | Vorrichtung mit zwei Leistungshalbleiterchips und Verfahren für ihre Herstellung | |
DE102010060503B4 (de) | Verfahren zum Herstellen eines Laminatelektronikbauelements | |
DE102008064826B3 (de) | Halbleiterbauelement und Verfahren zum Herstellen desselben | |
DE102009015722A1 (de) | Halbleitermodul | |
DE102013015942B4 (de) | Halbleiterbrückenschaltung und Verfahren zur Herstellung einer Halbleiterbrückenschaltung | |
DE102009012524A1 (de) | Halbleitermodul | |
DE102008062498A1 (de) | Elektronikbauelement und Verfahren | |
DE102012112769A1 (de) | Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist | |
DE102012106566B4 (de) | Halbleiterchip, Vorrichtung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zum Herstellen der Vorrichtung | |
DE102012110494A1 (de) | Vorrichtung umfassend zwei Leistungshalbleiterchips und Herstellungsverfahren dafür | |
DE102015107445A1 (de) | Package für elektronische Vorrichtungen mit Metallblöcken | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102009016649A1 (de) | Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger | |
DE102008034164A1 (de) | Halbleitermodul |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |