DE102008044304A1

DE102008044304A1 - Befehlsprotokoll für integrierte Schaltungen

Info

Publication number: DE102008044304A1
Application number: DE102008044304A
Authority: DE
Inventors: Georg Braun; Andreas Gaertner; Maurizio Skerlj; Johannes Stecker
Original assignee: Qimonda AG
Current assignee: Polaris Innovations Ltd
Priority date: 2007-12-13
Filing date: 2008-12-03
Publication date: 2009-06-25
Also published as: US7844798B2; US20090158010A1

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Betreiben einer integrierten Schaltung, in dem ein Instruktionsanteil eines Befehls an die integrierte Schaltung übertragen wird, um einen von der integrierten Schaltung auszuführenden Vorgang anzugeben. Zumindest manche Arten von Befehlen umfassen außerdem einen Attributeanteil, der zusätzliche Informationen über den auszuführenden Vorgang zur Verfügung stellt. Der Attributeanteil des Befehls wird der integrierten Schaltung mit einer relativen Verzögerung im Hinblick auf den Instruktionsanteil des Befehls zur Verfügung gestellt. Die integrierte Schaltung aktiviert gezielt Schaltungsteile zur Verarbeitung des Attributeanteils, wenn die integrierte Schaltung anhand des empfangenen Instruktionsanteils bestimmt, dass der Befehl auch einen Attributeanteil enthält. Die Verzögerung zwischen zwei Befehlsanteilen stellt der integrierten Schaltung ausreichend Zeit zur Verfügung, um die Attribute verarbeitenden Schaltungsteile zu aktivieren, die gemäß Voreinstellung während eines aktiven Modus der integrierten Schaltung deaktiviert werden können, um Energie einzusparen.

Description

In vielen Vorrichtungen mit integrierten Schaltungen ist es wünschenswert, den Energieverbrauch zu minimieren. Je mehr Energie von einer integrierten Schaltung verbraucht wird, desto größer ist die Menge an erzeugter Wärme. Da integrierte Schaltungen immer kleiner werden und die Dichte der Schaltungen immer höher, steigt die Notwendigkeit, den Energieverbrauch zu verringen, um so die Wärmeabfuhr zu minimieren und akzeptable Betriebstemperaturen zu erhalten. Es ist außerdem wünschenswert, den Energieverbrauch integrierter Schaltungen in Vorrichtungen mit begrenzter Energieversorgung, beispielsweise in Batterien, zu minimieren, um maximale Betriebszeiten solcher Vorrichtungen zwischen den Aufladevorgängen zu erhalten.
Aus diesen und anderen Gründen werden in vielen integrierten Schaltungen eigene Stromsparmodi oder eigene Abschaltmodi verwendet, in denen mindestens ein Teil der integrierten Schaltung vorübergehend heruntergefahren oder energiesparend mit verringerter Funktionalität betrieben wird. Externe Befehle werden in der Regel an integrierte Schaltungsvorrichtungen übertragen, um solche eigenen Modi mit verringertem Energieverbrauch ein- oder auszuschalten. Darüber hinaus ist es jedoch auch wünschenswert, den Energieverbrauch in integrierten Schaltungen in aktiven Betriebsmodi, in denen die integrierte Schaltung voll betriebsfähig sein soll, zu verringern. Es ist außerdem bekannt, durch Betreiben von Systemen bei niedrigeren Betriebsfrequenzen Energie zu sparen; der Ansatz beeinträchtigt jedoch wesentlich die Leistung.
Es ist die Aufgabe der Erfindung, eine integrierte Schaltung und ein Verfahren zum Betreiben einer solchen Schaltung bereitzustellen, die sich durch einen niedrigen Energieverbrauch auszeichnen.
Diese Aufgabe wird mit einem Verfahren gemäß Anspruch 1 oder 7, einer integrierten Schaltung gemäß Anspruch 13, einem Verfahren zur Herstellung einer integrierten Schaltung gemäß Anspruch 24 und einer Vorrichtung gemäß Anspruch 25 gelöst. Bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen angegeben.
Ein Verfahren zum Betreiben einer integrierten Schaltung, welches in einem aktiven Betriebsmodus Energieeinsparungen ermöglicht, umfasst die Übertragung von Befehlen an die integrierte Schaltung in zwei Teilen, wobei ein Befehlsanteil in Bezug auf den anderen verzögert ist. Ein Instruktionsanteil des Befehls wird zunächst an die integrierte Schaltung übertragen, um einen von der integrierten Schaltung auszuführenden Vorgang zu bestimmen. Zumindest manche Arten von Befehlen umfassen auch einen Attributeanteil, welcher zusätzliche Informationen über den auszuführenden Vorgang zur Verfügung stellt. Wenn ein Attributeanteil des Befehls vorliegt, wird er an die integrierte Schaltung mit einer Verzögerung bezüglich des Instruktionsanteils des Befehls übertragen.
Die integrierte Schaltung umfasst einen Instruktionsempfänger, der zum Empfangen des Instruktionsanteils des Befehls dient, sowie einen Attributeempfänger, der zum Empfangen des Attributeanteils des Befehls dient. Um Energie einzusparen, können der Attributeempfänger und andere nachgeschaltete Schaltungsteile zum Verarbeiten des Attributeanteils eines Befehls gemäß Voreinstellung in einem aktiven Betriebsmodus der integrierten Schaltung deaktiviert werden. Der Instruktionsempfänger kann die die Attribute verarbeitenden Schaltelemente, einschließlich des Attributeempfängers, als Reaktion auf die Feststellung anhand des Instruktionsanteils des Befehls, dass der Befehl auch einen Attributeanteil umfasst, vorübergehend aktivieren.
Da der Instruktionsanteil des Befehls vor dem Attributeanteil empfangen wird, kann der Instruktionsanteil dazu verwendet werden, eine Aktivierung der normalerweise abgeschalteten Schaltelemente zur Verarbeitung der Attribute auszulösen, und die Verzögerung zwischen dem Instruktionsanteil und dem Attributeanteil des Befehls stellt ausreichend Zeit zur Verfügung um sicherzustellen, dass die Schaltelemente zur Verarbeitung des Attributeanteils vor dem Eintreffen des Attributeanteils des Befehls angeschaltet sind.
Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:
1 ein Verlaufsdiagramm, das den zeitlichen Verlauf der Befehlsinstruktionen und -attribute gemäß einer Ausführungsform der Erfindung darstellt;
2 ein funktionales Blockdiagramm einer integrierten Schaltung zum Empfangen von Befehlen mit einem Instruktionsanteil und einem verzögerten Attributeanteil gemäß einer Ausführungsform der Erfindung;
3 ein funktionales Flussdiagramm, welches die Methodik beim Betreiben einer integrierten Schaltung gemäß einer Ausführungsform der Erfindung darstellt; und
4 ein Verlaufsdiagramm, das den zeitlichen Verlauf der Befehlsinstruktionen und -attribute für einen Lesebefehl in einer Speichervorrichtung gemäß einer Ausführungsform der Erfindung darstellt.
Die vorliegende Erfindung betrifft ein Befehlsprotokoll zur Ermöglichung von Energieeinsparungen in einer integrierten Schaltung. Im Gegensatz zu anderen Ansätzen ermöglicht das Verfahren der vorliegenden Erfindung Energieeinsparungen im aktiven Betriebsmodus der Vorrichtung, ohne dabei eigene Energiesparmodi mit verringerter Funktionalität einsetzen zu müssen.
In einer Ausführungsform werden Befehle zum Betreiben einer integrierten Schaltung in zwei Anteile aufgeteilt. Der erste Anteil ist die Instruktion selbst, welche den von der integrierten Schaltung auszuführenden Vorgang im Wesentlichen beschreibt und ein notwendiger Bestandteil aller Befehle ist. Der zweite Anteil des Befehls stellt zusätzliche Attribute zur Verfügung, die für manche Arten von Instruktionen wesentlich sind und zusätzliche Informationen über den auszuführenden Befehl, die für die jeweilige betreffende Instruktionsart spezifisch sein können, zur Verfügung stellen. Der Attributeanteil wird der integrierten Schaltung mit einer gewissen Verzögerung bezüglich des Instruktionsanteils zugeführt oder an sie übertragen. Im Fall von Instruktionen, die keinerlei weitere Attribute benötigen, kann der zweite Anteil des Befehls völlig weggelassen werden.
Die zeitweise Trennung der Befehlsattribute von den Befehlsinstruktionen ermöglicht der Vorrichtung die Aktivierung der jeweiligen Empfangsschaltungen „je nach Bedarf", d. h. diese Schaltungen werden nur für die Dauer eines tatsächlichen Informationstransfers aktiviert. Zu anderen Zeitpunkten können die mit den Attributen des Befehls verbundenen Empfängerschaltungen teilweise oder gänzlich abgeschaltet werden, um den Energieverbrauch zu verringern. Das heißt, dass auch in einem aktiven Betriebsmodus der integrierten Schaltung die Schaltelemente zum Verarbeiten des Attributeanteils des Befehls gemäß Voreinstellung abgeschaltet werden können. Wenn ein Befehl registriert wird, für den weitere Attribute benötigt werden, können nur die Schaltungsteile, die zum Empfangen und Verarbeiten der Attribute notwendig sind, oder sogar der gesamte Schaltkreis, automatisch aktiviert werden. Nachdem die Attribute empfangen und verarbeitet wurden, können die jeweiligen Schaltungsteile zur Energieeinsparung automa tisch ausgeschaltet werden. Für den Fall, dass einer Instruktion keine Attribute folgen, müssen die Schaltelemente zum Verarbeiten der Attribute gar nicht erst angeschaltet werden und können ausbleiben. Da ein beträchtlicher Anteil des Schaltkreises während eines aktiven Betriebsmodus der integrierten Schaltung abgeschaltet bleiben kann, verbraucht die integrierte Schaltung wesentlich weniger Energie und die Wärmeabfuhr wird dementsprechend verringert.
Der Attributeanteil des Befehls wird der integrierten Schaltung eine gewisse Zeit nach dem Instruktionsanteil des Befehls zugeleitet. Diese Verzögerungszeit ermöglicht der integrierten Schaltung die Aktivierung der notwendigen Teile der Empfängerschaltungen zum Empfangen des Attributeanteils des Befehls, oder gegebenenfalls sogar der gesamten Empfängerschaltung. Die Verzögerungszeit zwischen der Instruktion und den Attributen kann variabel oder flexibel sein und kann von der individuellen Instruktion und/oder von einem vom Nutzer programmierbaren Wert abhängen. Für eine umgekehrte Kompatibilität kann das Verzögerungsmerkmal beispielsweise durch Einstellung der Verzögerungszeit zwischen der Instruktion und den Attributen auf Null deaktiviert werden.
Es wird darauf hingewiesen, dass abgesehen von der zusätzlichen Verzögerung zwischen der Instruktion und den Attributen keine weiteren Maßnahmen notwendig werden, um die Schaltelemente zu aktivieren oder abzuschalten. Insbesondere ist es nicht notwendig, eigene Energiespar-Modi für Schaltungsteile zur Verarbeitung von Attributen manuell ein- oder auszuschalten.
1 zeigt ein schematisches Verlaufsdiagramm, welches den zeitlichen Ablauf der Instruktions- und Attributeanteile eines Befehls anhand des Beispiels eines von einer Speichervorrichtung durchgeführten Lesevorgangs zeigt. Es wird darauf hingewiesen, dass die Erfindung nicht auf Speichervorrichtungen oder auf einen bestimmten Befehl oder Befehlssatz beschränkt ist und im Allgemeinen für nahezu jede beliebige Art von integrierter Schaltung oder Chip oder Teilen davon, die von Befehlen gesteuert werden können, eingesetzt werden kann. In diesem Beispiel spezifiziert die Instruktion einen Lesevorgang, bei dem an einer bestimmten Adresse in einem Speicherarray gespeicherte Informationsbits abgerufen werden sollen und an ein Ziel außerhalb der Speichervorrichtung (z. B. auf einem mit einem Mikroprozessor verbundenen Bus) übertragen werden sollen. Die Attribute in diesem Beispiel sind die Adressbits, welche die Position innerhalb des Speicherarrays bestimmen, aus dem die Bits ausgelesen werden sollen.
Eine integrierte Schaltung empfängt in der Regel eine Anzahl unterschiedlicher Instruktionen über einen Satz von binären Eingängen, und Kombinationen von über den Satz von Eingängen empfangenen logischen Einsen und Nullen können zur Bestimmung der spezifischen Instruktion decodiert werden. Innerhalb des Satzes gültiger Instruktionen sind für manche Instruktionen möglicherweise keine zusätzlichen Informationen erforderlich, während andere zur Durchführung von zusätzlicher Information begleitet sein müssen. Beispielsweise kann eine Speichervorrichtung, wie z. B. ein DRAM (dynamischer Halbleiterspeicher mit wahlfreiem Zugriff), in der Lage sein, einen Auffrischvorgang einfach durch Empfangen einer Auffrischbefehlsinstruktion ohne zusätzliche Information durchzuführen, während eine Leseinstruktion bei dem DRAM von einer Adressinformation begleitet sein muss. Eine integrierte Schaltung weiß jedoch in der Regel vorher nicht, ob ein Befehl, der gerade empfangen wird, lediglich eine Instruktion und keine verbundenen Attribute (z. B. einen Auffrischbefehl) umfasst oder sowohl eine Instruktion als auch zugehörige Attribute (z. B. einen Lesebefehl) aufweist.
Der obere Teil von 1 zeigt die Befehlssequenz eines Lesebefehls, der auf herkömmliche Weise ausgeführt wird: die Instruktion (READ) und ihre verbundenen Attribute (ADDRESS) werden zusammen empfangen (d. h. zur selben Zeit ohne relative Verzögerung zwischen Instruktion und Attributen). Da die integrierte Schaltung vorher nicht weiß, ob die Instruktion zusätzliche Attribute benötigt, muss der gesamte Schaltkreis zum Empfang der Attribute die ganze Zeit aktiv sein und verbraucht kontinuierlich Energie, obwohl der Großteil der Empfängerschaltung die meiste Zeit nicht verwendet wird. Dieses Befehlsschema ermöglicht somit nicht, dass Teile der Empfängerschaltung abgeschaltet werden, da die Speichervorrichtung jederzeit für den Empfang einer Instruktion und ihrer Attribute bereit sein muss.
Ein Beispiel für ein erfindungsgemäßes Befehlsprotokoll ist im unteren Teil von 1 gezeigt. Im Grunde wird derselbe funktionale Betrieb der Speichervorrichtung gezeigt. Der Befehl wird jedoch in einer Abfolge von Stufen übermittelt, wobei eine zusätzliche Verzögerung zwischen der Instruktion (READ) und ihren Attributen (ADDRESS) eingeführt wird (in 1 mit „zusätzliche Verzögerung" bezeichnet). Während dieser Zeitdauer werden die Schaltkreise, die speziell für den Empfang und die Verarbeitung der Attribute benötigt werden, aktiviert. Die Entscheidung, welche Teile der Schaltkreise aktiviert werden müssen, kann von dem speziellen, anfangs empfangenen Instruktionscode getroffen werden. Nach Ablauf der zusätzlichen Verzögerung ist der Schaltkreis bereit zum Empfang der Attribute.
Es wird darauf hingewiesen, dass die Länge der zusätzlichen Verzögerung festgelegt oder flexibel sein kann, beispielsweise kann ihre Dauer in Abhängigkeit von der individuellen Instruktion variieren. Zusätzlich kann die Verzögerung vom Nutzer programmiert werden oder sie kann so eingestellt werden, dass sie unterschiedliche Betriebsfrequenzen abdeckt. Nach Empfang und Verarbeitung der Attribute können die zugeordneten Schaltungsteile wieder abgeschaltet werden. Ebenso ist eine Teilaktivierung möglich, wenn es die Instruktion erlaubt. Bei einer Speichervorrichtung beispielsweise können bestimmte Instruktionen lediglich die Bankadressbits und nicht die Adressbits benötigen. Bei Instruktionen, die keine zusätzlichen Attribute benötigen, müssen die zu den Attributen gehörigen Schaltkreise überhaupt nicht erst angeschaltet werden. Die Beschränkung der aktiven Zeit der empfangenden Schaltkreise auf Zeitspannen, in denen tatsächlich ein Informationstransfer stattfindet, ermöglicht eine Minimierung des Energieverbrauchs der Vorrichtung. Um eine rückgerichtete Kompatibilität mit bereits vorhandenen Betriebsprotokollen und -vorrichtungen zu erhalten, kann die integrierte Schaltungsvorrichtung optional einen Modus aufweisen, in dem die Verzögerung auf Null gesetzt werden kann, so dass die Vorrichtung auf herkömmliche Weise, sowie mit einem Mehrstufen-Befehlsprotokoll betrieben werden kann.
Eine mögliche Ausführungsform eines Systems mit dem Mehrstufen-Befehl ist im Blockdiagramm von 2 gezeigt. Die in 2 gezeigte Architektur soll das Konzept wichtiger funktionaler Einheiten zeigen und stellt nicht unbedingt die physischen Verhältnisse dar. Eine integrierte Schaltungsvorrichtung 100 empfängt Befehle von einer Steuervorrichtung 200 in zwei Teilen: einem Instruktionsanteil und einem Attributeanteil. Die integrierte Schaltungsvorrichtung kann eine beliebige Art von integrierter Schaltung sein. Darunter fallen, ohne darauf beschränkt zu sein: eine Speichervorrichtung, eine CPU-Logikvorrichtung oder ein Mikroprozessor, eine Flash- oder Speichereinheit oder Kombinationen hiervon. Das System mit der Speichersteuerung und einer oder mehrerer solcher integrierter Schaltungen kann für eine Vielzahl von Anlagen und elektronischen Vorrichtungen verwendet werden. Darunter fallen, ohne darauf beschränkt zu sein: Computer und Computer- und Netzwerkgeräte; drahtlose oder tragbare Kommunikationsvorrichtungen, Telekommunikationsgeräte, Spielzeuge, Fertigungs- und Industrieanlagen, Fahrzeugausrüstung oder nahezu jede beliebige Art von elektrischen oder elektronischen Gerätschaften.
Die Steuerung 200 kann ein Instruktionsmodul zum Erzeugen des Instruktionsanteils des Befehls und ein Attributemodul zum Erzeugen des Attributeanteils des Befehls aufweisen. Diese Module der Steuerung 200 können beispielsweise auf herkömmliche Weise zum Erzeugen von Befehlen ausgelegt sein, abgesehen davon, dass der zeitliche Ablauf zwischen den Modulen so gesteuert wird, dass das Attributemodul den Attributeanteil mit einer Verzögerung überträgt, die relativ zum Instruktionsmodul ist, welches den Instruktionsanteil überträgt.
Die integrierte Schaltung 100 umfasst eine Befehlsempfangseinheit 110, die die zwei Anteile des Befehls empfängt, beispielsweise über einen gemeinsamen Bus, welcher die Steuerung 200 mit der integrierten Schaltung 100 koppelt. In einem nicht einschränkenden Beispiel können der Instruktionsanteil und der Attributeanteil des Befehls über einen Befehls-/Adressbus an die integrierte Schaltung 100 übermittelt werden, wobei der Bus in der Regel für die Übertragung von Befehlen an einen DRAM-Chip verwendet wird.
Die Befehlsempfängereinheit umfasst einen Instruktionsempfänger 120 und einen Attributeempfänger 130. Zusätzlich zum Empfängerschaltkreis umfasst die integrierte Schaltung 100 auch einen Verarbeitungsschaltkreis, wie z. B. eine Decodierlogik, die dem Empfangsschaltkreis nachgeschaltet ist. Im Fall des Attributeempfängers wird dieser zusätzliche Verarbeitungsschaltkreis auch allgemein durch den Block 130 in 2 dargestellt. Die Befehlsempfängereinheit 110 übermittelt decodierte Befehlsinformationen an eine interne Verarbeitungseinheit 140 zum Ausführen des vom Befehl bezeichneten Vorgangs. Die Art der internen Verarbeitungseinheit hängt von der Art der integrierten Schaltung ab. Beispielsweise könnte in einer Speichervorrichtung die interne Verarbeitungseinheit das Speicherarray sein. In einer CPU-Logikvorrichtung könnte die interne Verarbeitungseinheit ein Mikroprozessor, und in einer Flash-Vorrichtung das Flash-Array sein. Wie in 2 vorgeschlagen, umfasst im Falle bestimmter Befehle der an die interne Verarbeitungseinheit 140 übertragene Befehl nur den Instruktionsanteil ohne zugehörige Attribute. Bei anderen Befehlen werden sowohl die Instruktion als auch die zugehörigen Attribute an die interne Verarbeitungseinheit 140 übermittelt.
Der Betrieb des in 2 gezeigten Systems wird in Verbindung mit dem in 3 gezeigten Flussdiagramm beschrieben. Zunächst wird der Instruktionsanteil des Befehls von der Steuerung 200 zu einem ersten Zeitpunkt an den Instruktionsempfänger 120 übertragen (Vorgang 400). Der Instruktionsempfänger decodiert die Instruktion und bestimmt anhand der decodierten Instruktion, ob der Befehl auch einen Attributeanteil enthält (Vorgang 410). Gemäß Voreinstellung bleiben der Attributeempfänger und andere Verarbeitungsschaltkreise in einem abgeschalteten Zustand deaktiviert. Wenn die empfangene Instruktion zu einem Befehl gehört, der nur eine Instruktion und keinerlei zugehöriges Attribut umfasst, bleibt der Attribute verarbeitende Schaltkreis, inklusive des Attributeempfängers, deaktiviert (Vorgang 420). In diesem Fall wird die Instruktion (ohne Attribute) an die interne Verarbeitungseinheit 140 zur Durchführung des Befehls übermittelt (Vorgang 430).
Wenn andererseits die vom Instruktionsempfänger 120 registrierte Instruktion zusätzliche Attribute benötigt, werden der Attributeempfänger und die verarbeitenden Schaltungsteile 130 aktiviert (Vorgang 440). Der Attributeanteil des Befehls wird von der Steuerung 200 zu einem zweiten Zeitpunkt an den Attributeempfänger übermittelt, wobei der zweite Zeitpunkt relativ zum ersten Zeitpunkt verzögert ist (Vorgang 450). Nach Empfang sowohl des Instruktionsanteil und des Attributeanteils des Befehls werden diese zur Durchführung des Befehls an die interne Verarbeitungseinheit 140 übermittelt (Vorgang 460). Sobald die Verarbeitung der Attribute durch den Attributempfänger und die nachgeschalteten Verarbeitungsschaltungen abgeschlossen ist, können sie schnell wieder ohne einen weiteren Befehl abgeschaltet werden, um Energie zu sparen (Vorgang 470).

Tabelle 1 zeigt eine mögliche Ausführungsform eines zweiteiligen Befehlsschemas im Zusammenhang mit Befehlen zur Steuerung eines DRAM-Chips, wie z. B. eines SDRAMs der DDR3- oder DDR4-Generation. Die linke Spalte listet die unterschiedlichen Befehle im Befehlssatz, der auf dem Befehls-/Adressbus übertragen und vom DRAM-Chip ausgeführt werden kann. Die Befehle werden in einen Instruktionsanteil (mittlere Spalte) und einen Attributeanteil (rechte Spalte) aufgeteilt. Der Instruktionsanteil wird über die Befehlsbussignale CS#, RAS#, CAS# und WE# empfangen. Der Attributeanteil des Befehls wird, falls vorhanden, über die Bankadress-(BA) oder die Adress-(A)-Bussignale oder beide Signale vom Befehls-/Adressbus übertragen. Tabelle 1

Befehl	Instruktion (über CS#, RAS#, CAS#, WE#)	Attribute (verzögert) über ...
Modusregistereinstellung	MRS	A- und BA-Bus
Auffrischen	REF	(keine)
Selbstauffrischen Ein/Aus	SRE, SRX	(keine)
Einfaches Bankvorladen	PRE	A[10]
Vorladen aller Bänke	PREA	A[10]
Aktiv	ACT	A- und BA-Bus
Schreiben (BL8MRS oder BC4MRS)	WR, WRS4, WRS8, WRA, WRAS4, WRAS8	A- und BA-Bus, A[10], A[12]
Lesen (BL8MRS oder BC4MRS)	RD, RDS4, RDS8, RDA, RDAS4, RDAS8	A- und BA-Bus, A[10], A[12]
Kein Betrieb	NOP	(keine)
Deselektion von Vorrichtungen	DES	(keine)
Herunterfahren Ein/Aus	PDE, PDX	(keine)
ZQ-Kalibrierung kurzlang	ZQCS, ZQSL	A[10]

Es wird darauf hingewiesen, dass beispielsweise der Befehl für bestimmte Vorgänge, z. B. Auffrischen, Selbstauffrischen Ein/Aus, kein Betrieb, Deselektion von Vorrichtungen und Energiesparen Ein/Aus lediglich einen Instruktionsanteil und keinen Attributeanteil aufweisen. Solche Befehle können ohne die Aktivierung von Teilen des Attributeempfängers übertragen werden.
Andere Befehle, beispielsweise Modusregistereinstellung, die Vorlade-Befehle und die Kalibrierungsbefehle erfordern lediglich die Aktivierung eines Teils der Attributeempfänger (z. B. die Bankadressempfänger oder das zehnte oder zwölfte Bit des Adressempfängers, das als eine Erweiterung der Instruktion verwendet werden kann). In diesem Fall müssen lediglich die mit den erforderlichen Attributbits verbundenen Empfänger aktiviert sein, während die anderen Empfänger abgeschaltet bleiben können.
Letztendlich ist es bei anderen Befehlen, beispielsweise bei den unterschiedlichen Arten von Lese- und Schreibbefehlen, erforderlich, dass alle Attributeempfänger angeschaltet werden (d. h. die Empfänger für all die Adress- und Bankadressbits). Obwohl in der in Tabelle 1 gezeigten Ausführungsform der Attributeanteil des Befehls nur Adress- und/oder Bankadressbits umfasst, ist offensichtlich, dass die Erfindung nicht unbedingt auf die Verwendung nur dieser Signale für den Attributeanteil des Befehlssignals beschränkt ist.
Ein Verlaufsdiagramm eines Lesebefehls für einen DDR3/DDR4-basierten SDRAM, welches das oben beschriebene Protokoll unterstützt, ist in 4 beschrieben. Zum Vergleich ist der zeitliche Ablauf auch ohne Verzögerung gezeigt. Die Taktsignale (CK und sein Komplement) sind in der ersten Zeile dargestellt. Das „CMD"-Signal stellt den 4 Bits umfassenden Instruktionsanteil des Befehls dar, im vorliegenden Fall eine Leseinstruktion (RD). Die Signale „BANK" (3 Bits) und „ADDRESS" (~15 Bits, je nach tatsächlicher Organisation des Speichers) stellen den Attributeanteil des Lesebefehls dar. Die Adress- und die Bankadressinformation informiert das Speicherarray im Wesentlichen darüber, aus welcher Position die Daten ausgelesen werden sollen. Schließlich werden die Abtastimpulse der Ausgangsdaten (DQS und sein Komplement) sowie die Ausgangsdaten DQ mit einer Leselatenz (RL und RL') relativ zum zeitlichen Verlauf des Lesebefehls gezeigt. Die „Zusätzliche Verzögerung" zwischen den Instruktions- und Attributeanteilen des Befehls trägt zu einer beträchtlich erhöhten Leselatenz RL' im Vergleich zur herkömmlichen Leselatenz (RL), die ohne Verzögerung entsteht, bei. Die genaue Dauer der Leselatenz (RL, RL') und die zusätzliche Verzögerung sind flexibel. Ihre Werte, wie sie in 4 gezeigt sind, sind daher lediglich Bespiele, um das Konzept zu verdeutlichen. Es wird darauf hingewiesen, dass die Breite des Busses, der die Instruktion überträgt, (z. B. 4 Bits bei der DDR3-Generation) minimiert werden sollte, da der Instruktionsempfängerblock permanent aktiv bleiben muss, um einen neuen Befehl zu empfangen. Die Breite des Attributebusses sollte jedoch maximiert werden (z. B. 18 Bits bei der DDR3-Generation), da Energieeinsparungen optimiert werden können, wenn ein großer Teil des Empfängerschaltkreises nur aktiv ist, wenn erforderlich, und deaktiviert, falls nicht benötigt. Dasselbe gilt für die Komplexität der Empfänger: wenn möglich sollten so viele Schaltelemente wie möglich in den Attributeempfängerblock eingebracht werden, um die Anzahl der permanent aktiven Schaltungen zu minimieren.
In einer Ausführungsform kann die integrierte Schaltung ausgelegt sein, mit einer festgelegten Verzögerung zwischen dem Instruktionsanteil und dem Attributeanteil des Befehls betrieben zu werden. In einer weiteren Ausführungsform kann die integrierte Schaltung so programmiert werden, dass sie eine Reihe von Verzögerungszeitspannen zwischen dem Instruktions- und dem Attributeanteil akzeptiert. Weiterhin kann die Länge der Verzögerung in Abhängigkeit von dem spezifischen durchzuführenden Befehl gestaltet werden, da die notwendige Zeit zur Aktivierung der erforderlichen Schaltelemente zur Verarbeitung der Attribute in Abhängigkeit von der spezifischen Instruktion, der Anzahl der zu aktivierenden Empfänger oder dem Maß an Komplexität der verwendeten Schaltkreise unterschiedlich sein kann. In einer weiteren Ausführungsform kann die integrierte Schaltung mit einer Verzögerung ausgelegt sein, die eine Funktion der Betriebsfrequenz des an den Chip übertragenen Takts ist. Die integrierte Schaltung kann durch ein externes Signal oder durch automatisches Abtasten der Taktfrequenz über die Taktrate informiert werden. Die Verzögerung(en) kann/können beim Hochfahren über einen externen Befehl in die integrierte Schaltung programmiert werden, oder mit Hilfe eines einmaligen Einbrennvorgangs oder einer Fuse permanent dort abgelegt sein. Im Fall einer programmierbaren Verzögerung kann die Verzögerung beispielswei se in analoger Zeit angegeben sein, und die integrierte Schaltung kann beispielsweise die Anzahl der Taktzyklen bestimmen, denen die Verzögerung entspricht.
Da die Verzögerung zwischen den Instruktions- und den Attributeanteilen des Befehls zur Gesamtlatenz zwischen dem Befehl und der Verfügbarkeit von Daten auf dem Ausgangsdatenbus beiträgt, kann diese Verzögerung beim Einsatz moderner Technologie etwa 1 bis 4 Nanosekunden betragen (d. h. eine Zeitdauer, die zur Aktivierung des Attributeempfängers ausreicht), was einem Taktzyklus oder mehrfachen Taktzyklen entspricht. Daher kann es beim Einführen dieser Verzögerung zu Einbußen bei der Leistung kommen; diese sind jedoch sehr gering im Vergleich zu anderen Lösungen, wie z. B. das Betreiben der integrierten Schaltung mit einem langsameren Takt.
In einer optionalen Ausführungsform wird die Gesamtverzögerung beim Durchführen des Befehls um eine Zeitdauer erhöht, die geringer ist als die Verzögerung zwischen Instruktions- und Attributeanteil. Dies kann beispielsweise durch Weiterleiten der decodierten Instruktionsinformation an die interne Verarbeitungseinheit vor der decodierten Attributeinformation erreicht werden. Chipaufbau und -architektur können so optimiert werden, dass sie die Verwendung von nur einem Anteil des Befehls in der Anfangsphase des Vorgangs zu ihrem Vorteil nutzen. Beispielsweise kann die interne Verarbeitungseinheit ausgelegt sein, mit den Anfangsschritten beim Ausführen des jeweiligen Vorgangs anzufangen und dabei auf die erforderliche Attributeinformation zu warten. Daher brauchen die während des Vorgangs 460 an die interne Verarbeitungseinheit übertragenen Instruktionen und Attribute nicht unbedingt gleichzeitig übertragen werden, wie im Flussdiagramm von 3 gezeigt ist.
In einer Ausführungsform kann die Decodierung des Befehls im Wesentlichen in zwei Vorgänge aufgesplittet werden. Eine Vordecodierung (z. B. der Instruktion) kann begonnen werden und die Ergebnisse können an die interne Verarbeitungseinheit weitergeleitet werden. Die Decodierung des verbleibenden Befehlsanteils kann bei Ankunft der Attribute abgeschlossen werden; diese Decodierung würde jedoch nicht so viel Zeit in Anspruch nehmen wie die Decodierung des gesamten Befehls, wodurch die Auswirkung der Befehlsattributverzögerung auf die gesamte Befehlsausführungszeit verringert wird.
Bei dem beispielhaften Befehlssatz von Tabelle 1 werden bestimmte Adressbits maßgeblich als eine Erweiterung der Instruktion bestimmter Befehle verwendet. Beispielsweise wird das A[10]-Bit maßgeblich als Teil der Instruktion bei einem Vorladebefehl verwendet, und das A[12]-Bit wird als Teil der Instruktion bei einem „Burst-Chop"-Befehl verwendet. Daher werden bestimmte Bits innerhalb des Befehls zwischen der Instruktion und den Attributen in Abhängigkeit von dem jeweiligen Befehl im Wesentlichen gemultiplext. Bei Eingangssignalen, die auf solche Weise gemultiplext wurden, kann der Eingang als Teil der Instruktion (z. B. stets angeschaltet) oder als Teil der Attribute (nur angeschaltet wenn erforderlich) ausgelegt sein. Es besteht hier eine Wechselwirkung zwischen Leistung und Energieeinsparung, je nachdem, ob solche Eingangssignale als Teil der Instruktion oder als Teil der Attribute behandelt werden. Die Layout-Entscheidung kann daher davon abhängen, ob der Schwerpunkt auf einem geringen Energieverbrauch oder auf einer hohen Leistungsfähigkeit in bestimmten Situationen liegt. Weiterhin kann die Entscheidung, ob solche Eingangssignale als Teil der Instruktion oder der Attribute behandelt werden, zu einem programmierbaren Merkmal werden. Gemäß einer weiteren Ausführungsform kann ein dreistufiges Befehlsprotokoll eingeführt werden, in dem die Eingangsbits des Befehls, die immer Teil der Instruktion sind, zuerst empfangen werden, die Eingangsbits, die zwischen Instruktionen und Attributen innerhalb des Befehlssatzes gemultiplext werden, wenn nötig nach einer ersten Verzögerung empfangen werden, und die Eingangsbits, die stets Attribute sind, wenn nötig nach einer zweiten Verzögerung empfangen werden.
Im Allgemeinen kann das mehrstufige (z. B. zweiteilige) Befehlsprotokoll der vorliegenden Erfindung in jeder beliebigen Situation eingesetzt werden, in der die Anwesenheit oder Abwesenheit eines Anteils eines Befehls von dem Zustand eines anderen Anteils des Befehls abhängt, was eine Aufteilung des Befehls in einen ersten Anteil (z. B. einen Instruktionsanteil) und einen zweiten Anteil (z. B. einen Attributeanteil), der in Abhängigkeit vom Zustand des ersten Anteils (z. B. des speziellen Befehls) variiert, ermöglicht. Diese Anteile des Befehls werden mit einer Zwischenverzögerung übertragen und können beispielsweise über einen gemeinsamen Bus zur Verfügung gestellt werden. Es muss unterschieden werden zwischen dem hier beschriebenen Befehl und verwandten Daten, die von der integrierten Schaltung übertragen oder abgerufen werden (z. B. im Fall einer Speichervorrichtung werden Schreibdaten auf einem separaten Datenbus an die Speichervorrichtung übertragen und nicht als Teil das Befehls betrachtet).
Um einen Überblick über die möglichen Energieeinsparungen mit Hilfe des mehrstufigen Befehlsprotokolls zu geben, wird eine typische Empfängerschaltung in einer integrierten Schaltung betrachtet, der zwischen 100 μA und 1mA Strom benötigen kann, je nach Typ, Aufbau und Anwendung des Chips. Die jedem Empfänger nachgeschaltete Decodierlogik und Verarbeitungseinheiten können eine ähnliche Strommenge ziehen. In einem DRAM-Speicher der DDR3-Generation können insgesamt 18 solcher Attributeempfänger vorgesehen sein (15 für die Adressbits und 3 für die Bankadressbits). Daher kann durch ein gezieltes Anschalten dieser Empfänger und der damit verbundenen Schaltungsteile für nur kurze Zeitspannen im aktiven Modus beträchtliche Energieeinsparungen erreicht werden. Beispielsweise können in DDR3-Architekturen Daten in nur einem oder zwei Taktzyklen übertragen werden; daher können die Attribute verarbeitenden Schaltungsteile für einen oder nur für wenige Taktzyklen aktiviert werden, um den Attributeanteil des Befehls zu empfangen. Ähnliche Energieeinsparungen und Reduktionen bei der Wärmeabfuhr können ebenfalls für andere Arten von integrierten Schaltungen erreicht werden. Es wird jedoch darauf hingewiesen, dass das Prinzip des Verzögerns des Attributeanteils bezüglich des Instruktionsanteils nicht auf getaktete Vorrichtungen beschränkt ist und auch für rein analoge Ausführungsformen eingesetzt werden kann (d. h. in integrierten Schaltungen, die sowohl asynchron als auch synchron arbeiten).

Claims

Verfahren zum Betreiben einer integrierten Schaltung mit folgenden Schritten: – Bereitstellen eines Instruktionsanteils eines Befehls an die integrierte Schaltung, um einen von der integrierten Schaltung auszuführenden Vorgang zu spezifizieren; und – zumindest für manche Arten von Instruktionen, Bereitstellen eines Attributeanteils des Befehls an die integrierte Schaltung, um zusätzliche Informationen über den durchzuführenden Vorgang zur Verfügung zu stellen, wobei der Attributeanteil bezüglich des Instruktionsanteils mit einer Verzögerung zur Verfügung gestellt wird, wobei die Verzögerung ausreichend Zeit bereitgestellt, damit die integrierte Schaltung den Schaltkreis zur Verarbeitung des Attributeanteils als Reaktion auf den Empfang des Instruktionsanteils aktivieren kann.
Verfahren nach Anspruch 1, wobei die Verzögerung einstellbar, variabel oder programmierbar ist.
Verfahren nach Anspruch 1 oder 2, wobei die Verzögerung für unterschiedliche Arten von Befehlen unterschiedlich ist.
Verfahren nach einem der Ansprüche 1 bis 3, wobei der Instruktionsanteil und der Attributeanteil des Befehls auf einem gemeinsamen Bus zur Verfügung gestellt werden.
Verfahren nach einem der Ansprüche 1 bis 4, wobei mindestens ein Anteil des Befehls gezielt dahingehend ausgelegt werden kann, dass der Anteil des Befehls als Teil des Instruktionsanteils oder als Teil des Attributeanteils zur Verfügung gestellt wird.
Verfahren nach einem der Ansprüche 1 bis 5, wobei der Befehl eine Instruktion für eine Speichervorrichtung umfasst und die Attribute Adressbits oder Bankadressbits umfassen.
Verfahren zum Betreiben einer integrierten Schaltung, wobei das Verfahren die folgenden Schritte aufweist: – Empfangen eines Instruktionsanteils eines Befehls, wobei der Instruktionsanteil einen durchzuführenden Vorgang spezifiziert; – Feststellen anhand des Instruktionsanteils, ob der Befehl auch einen Attributeanteil mit zusätzlicher Information über den auszuführenden Vorgang umfasst; – Aktivieren des Schaltkreises zur Verarbeitung des Attributeanteils als Reaktion auf die Feststellung, dass der Befehl einen Attributeanteil aufweist; und – Empfangen des Attributeanteils mit einer Verzögerung bezüglich des Instruktionsanteils.
Verfahren nach Anspruch 7, wobei die Verzögerung einstellbar, variabel oder programmierbar ist, und wobei – die integrierte Schaltung für eine Berücksichtigung des Verzögerungszustands konfiguriert wird.
Verfahren nach Anspruch 7 oder 8, das weiterhin den folgenden Schritt umfasst: – zur Verfügung stellen von Information aus dem Instruktionsanteil des Befehls an eine interne Verarbeitungseinheit zur Durchführung des Befehls bevor Information aus dem Attributeanteil des Befehls der internen Verarbeitungseinheit zur Verfügung gestellt wird, so dass eine Verzögerung beim Ausführen des Befehls geringer ist als die Verzögerung zwischen dem Instruktionsanteil und dem Attributeanteil.
Verfahren nach einem der Ansprüche 7 bis 9, das weiterhin den folgenden Schritt umfasst: – automatisches Deaktivieren des Schaltkreises zur Verarbeitung der Attribute nach einer Zeitdauer, die ausreicht, um den Attributeanteil des Befehls zu empfangen und zu verarbeiten.
Verfahren nach einem der Ansprüche 7 bis 10, wobei der Schaltkreis zur Verarbeitung von Attributen gemäß Voreinstellung deaktiviert wird.
Verfahren nach einem der Ansprüche 7 bis 11, wobei der Schaltkreis zur Verarbeitung von Attributen ohne einen zugeordneten Abschaltvorgang aktiviert und deaktiviert wird.
Integrierte Schaltung zum Empfangen von Befehlen mit einem Instruktionsanteil zur Spezifizierung eines durchzuführenden Vorgangs, wobei mindestens manche Befehlsarten weiterhin einen Attributeanteil aufweisen, der nach einer Verzögerung bezüglich des Instruktionsanteils zur Verfügung gestellt wird, wobei der Attributeanteil zusätzliche Informationen über den Vorgang bereitstellt, und wobei die integrierte Schaltung Folgendes aufweist: – einen Instruktionsempfänger, der dazu ausgelegt ist, den Instruktionsanteil des Befehls zu empfangen und zu bestimmen, ob der Befehl auch den Attributeanteil umfasst; – einen Attributeempfänger, der dazu ausgelegt ist, nach der Verzögerung den Attributeanteil des Befehls zu empfangen, wobei der Instruktionsempfänger dazu ausgelegt ist, den Attributeempfänger in Reaktion auf die Feststellung, dass der Befehl den Attributeanteil umfasst, gezielt zu aktivieren; und – eine interne Verarbeitungseinheit, die dazu ausgelegt ist, den Vorgang dem Befehl entsprechend durchzuführen.
Integrierte Schaltung nach Anspruch 13, wobei gemäß Voreinstellung der Attributeempfänger während eines aktiven Modus der integrierten Schaltung deaktiviert ist.
Integrierte Schaltung nach Anspruch 13 oder 14, wobei der Attributeempfänger nach einer Zeitdauer, die zum Empfang des Attributeanteils des Befehls ausreicht, automatisch deaktiviert wird.
Integrierte Schaltung nach einem der Ansprüche 13 bis 15, wobei der Attributeempfänger dazu ausgelegt ist, ohne den Einsatz eines zugeordneten Abschaltvorgangs aktiviert und deaktiviert zu werden.
Integrierte Schaltung nach einem der Ansprüche 13 bis 16, wobei der Instruktionsempfänger als Reaktion auf den Empfang des Instruktionsanteils eines Befehls, der einen Attributeanteil aufweist, auch dem Attributeempfänger nachgeschaltete Schaltkreise zur Verarbeitung von Attributen aktiviert.
Integrierte Schaltung nach einem der Ansprüche 13 bis 17, wobei die integrierte Schaltung ausgelegt werden kann, den Attributeanteil ohne Verzögerung bezüglich des Instruktionsanteils zu empfangen.
Integrierte Schaltung nach einem der Ansprüche 13 bis 18, wobei die Verzögerung einstellbar, variabel oder programmierbar ist, und die integrierte Schaltung so ausgelegt werden kann, dass ein Verzögerungszustand berücksichtigt wird.
Integrierte Schaltung nach einem der Ansprüche 13 bis 19, wobei der Instruktionsempfänger vor dem Bereitstellen von Information vom Attributeanteil des Befehls an die interne Verarbeitungseinheit durch den Attributeempfänger Information vom Instruktionsanteil des Befehls zur internen Verarbeitungseinheit übermittelt, so dass eine Verzögerung bei der Ausführung des Befehls geringer ist als die Verzögerung zwischen dem Instruktionsanteil und dem Attributeanteil.
Integrierte Schaltung nach einem der Ansprüche 13 bis 20, wobei die integrierte Schaltung ausgelegt ist, die Verzögerung zwischen dem Instruktionsanteil und dem Attributeanteil, die sich bei unterschiedlichen Befehlsarten unterscheiden, zu berücksichtigen.
Integrierte Schaltung nach einem der Ansprüche 13 bis 21, wobei die integrierte Schaltung den Instruktionsanteil und den Attributeanteil des Befehls über einen gemeinsamen Bus empfängt.
System zum Betreiben einer integrierten Schaltung mit: – einer integrierte Schaltung gemäß Anspruch 13 bis 22; und – einer Steuerungsvorrichtung, die dazu ausgelegt ist, den Attributeanteil des Befehls an die integrierte Schaltung mit der Verzögerung bezüglich des Instruktionsanteils bereitzustellen, wobei die Verzögerung ausreichend Zeit für den Instruktionsempfänger vorsieht, um den Attributeempfänger als Reaktion auf den Empfang des Instruktionsanteils zu aktivieren.
Verfahren zur Herstellung einer integrierten Schaltung zum Empfang von Befehlen mit einem Instruktionsanteil, um einen auszuführenden Vorgang zu spezifizieren, wobei mindestens manche Befehlsarten weiterhin einen Attributeanteil aufweisen, der nach einer Verzögerung bezüglich des Instruktionsanteils bereitgestellt wird, wobei der Attributeanteil zusätzliche Informationen über den Vorgang bereitstellt, wobei das Verfahren die folgenden Schritte aufweist: – Bereitstellen eines Instruktionsempfängers, der dazu ausgelegt ist, den Instruktionsanteil des Befehls zu empfangen und zu bestimmen, ob der Befehl auch den Attributeanteil umfasst; – Bereitstellen eines Attributeempfängers, der dazu ausgelegt ist, den Attributeanteil des Befehls nach der Verzögerung zu empfangen, wobei der Instruktionsempfänger dazu ausgelegt ist, den Attributeempfänger als Reaktion auf die Feststellung, dass der Befehl den Attributeanteil umfasst, gezielt zu aktivieren; und – Bereitstellen einer internen Verarbeitungseinheit, die dazu ausgelegt ist, den Vorgang dem Befehl entsprechend durchzuführen.
Vorrichtung zum Erzeugen eines Befehls zum Betreiben einer integrierten Schaltung mit: – einem Instruktionsmodul, das dazu ausgelegt ist, einen Instruktionsanteil des Befehls zu generieren, der einen von der integrierten Schaltung durchzuführenden Vorgang spezifiziert; und – einem Attributemodul, das dazu ausgelegt ist, einen Attributeanteil des Befehls für mindestens manche Arten von Instruktionen zu generieren, wobei der Attributeanteil zusätzliche Informationen über den auszuführenden Vorgang bereitstellt, wobei die Vorrichtung den Attributeanteil mit einer Verzögerung bezüglich des Instruktionsanteils übermittelt, wobei die Verzögerung der integrierten Schaltung ausreichend Zeit zur Verfügung stellt, die Schaltkreise zur Verarbeitung des Attributeanteils als Reaktion auf den Empfang des Instruktionsanteils zu aktivieren.