DE102018115971A1

DE102018115971A1 - Taktsteuerung in einem Halbleitersystem

Info

Publication number: DE102018115971A1
Application number: DE102018115971.4A
Authority: DE
Inventors: Yong Hwan Kim; Wook Kim; Ji Youn Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2017-10-13
Filing date: 2018-07-02
Publication date: 2019-04-18
Also published as: US10659014B2; US20200266804A1; US10972080B2; CN109672441A; US20190115904A1

Abstract

Takterzeugung und -steuerung in einem Halbleitersystem mit Prozess-, Spannungs- und Temperatur(PVT)-Variation. Eine Halbleitervorrichtung (10) kann einen ersten und einen zweiten Ringoszillator (110a, 110b) aufweisen, die an Orten angeordnet sind, die jeweils am nächsten an einer ersten bzw. einer zweiten Logikschaltung (20a, 20b) einer Operationsschaltung (1) liegen, und die erste und zweite oszillierende Signale (RO_OUT1, RO_OUT2) erzeugen. Eine Erfassungsschaltung (120) ist dafür ausgelegt, eine vorgegebene logische Verknüpfung an dem ersten oszillierenden Signal (RO_OUT1) und an dem zweiten oszillierenden Signal (RO_OUT2) durchzuführen, um ein erstes Taktsignal (CLKO) zu erzeugen. Eine Kalibrierungsschaltung (130) ist dafür ausgelegt, das erste Taktsignal (CLKO) von der Erfassungsschaltung (120) zu empfangen und eine Verzögerungssteuerung sowohl an dem ersten Ringoszillator (110a) als auch an dem zweiten Ringoszillator (110b) durchzuführen, um ein zweites Taktsignal (CLK) zur Betätigung der Operationsschaltung (1) zu erzeugen.

Description

Diese Anmeldung beansprucht die Priorität der am 13. Oktober 2017 beim koreanischen Patentamt eingereichten koreanischen Patentanmeldung Nr. 10-2017-0133562 und der dort am 15. November 2017 eingereichten koreanischen Patentanmeldung Nr. 10-2017-0152061 , deren gesamte Offenbarungen durch Bezugnahme hierin aufgenommen werden
HINTERGRUND
Gebiet der Technik
Die vorliegende Offenbarung betrifft eine Takterzeugung und -steuerung in einer integrierten Schaltung, insbesondere angesichts von Variationen in Bezug auf Prozesse, Spannung und Temperatur (PVT).
Beschreibung der verwandten Technik
Eine Halbleiterschaltung wie etwa eine integrierte Schaltung (IC) weist eine Mehrzahl logischer Schaltungen (oder logischer Zellen) auf, die Transistoren und andere Schaltungselemente einschließen. Leistung und Kennwerte der logischen Schaltungen können abhängig von PVT-Variationen verschieden sein, wobei eine solche Variation eine globale (in der gesamten IC auftretende) und/oder eine lokale Variation (eine ortsspezifische Variation) sein kann.
Eine globale Variation in einer Halbleiterschaltung kann aufgrund von Variationen von Produktionsprozessparametern, einer Versorgungsspannung und einer Umgebungstemperatur auftreten. Wenn zum Beispiel eine Spannung, die in eine logische Halbleiterschaltung eingespeist wird, am oberen Ende eines vorgegebenen Bereichs liegt, liegt im Allgemeinen auch eine Betriebsfrequenz der Halbleiterschaltung (die sich z.B. als Verarbeitungsgeschwindigkeit niederschlägt) am oberen Ende eines Bereichs. Auf ähnliche Weise nimmt dann, wenn eine Umgebungstemperatur an einer IC zunimmt, die Betriebsfrequenz in der Regel ab. Änderungen an Leistung und Kennwerten der Halbleiterschaltung werden stark von PVT-Variationen beeinflusst.
Eine lokale Variation bezeichnet eine Variation, die von einer Position in einer Halbleiterschaltung abhängt, auch wenn die Halbleiterschaltung unter gleichen Verarbeitungsbedingungen hergestellt wird. Zum Beispiel kann überall in der Halbleiterschaltung eine örtliche Temperatur aufgrund des Vorhandenseins oder Fehlens von Widerstandselementen, die Wärme erzeugen (wegen eines „plötzlichen“ Spannungsabfalls), an verschiedenen Stellen variieren. Eine Einspeisung von Spannung in logische Schaltungen kann ebenfalls abhängig von ihrem Ort innerhalb des Chips in der Stärke variieren. So kann eine erste logische Schaltung an einer ersten Stelle, die eine andere Temperatur aufweist als eine zweite Stelle, eine andere Betriebsfrequenz und noch weitere Kennwerte aufweisen, die sich von einer zweiten logischen Schaltung des gleichen Designs, die sich an der zweite Stelle befindet, unterscheiden. Ebenso kann eine logische Schaltung, die sich an einer Stelle befindet, wo eine Speisespannung nahe an einem unteren Ende eines vorgegebenen Bereichs liegt, langsamer arbeiten als eine logische Schaltung an einer anderen Stelle, wo die Speisespannung höher ist.
Ein Taktsignal ist ein oszillierendes elektronisches Signal, das notwendig ist, um logische Schaltungen einer Halbleiterschaltung zu betreiben. Die logischen Schaltungen können wie vorgesehen arbeiten, wenn die Frequenz des Taktsignals in einem bestimmten Bereich liegt. Falls die Frequenz des Taktsignals jedoch zu hoch ist, wenn eine erhebliche globale/lokale PVT-Variation eine Leistung einer logischen Schaltung beschränkt, kann die logische Schaltung Taktungsfehler zeigen. Um ein Taktsignal mit einer geeigneten Taktfrequenz über einem Bereich erwarteter globaler und lokaler Variationen zu erzeugen, ist ein Verfahren die Bereitstellung eines ausreichenden Taktsignalspielraums für einen Fall, dass maximale Variationen auftreten, d.h. für den ungünstigsten bzw. Extremfall.
Die Einstellung eines Taktsignalspielraums auf Basis des ungünstigsten Falles ist jedoch ein Schema, bei dem ein einförmiges Kriterium auf die gesamte Halbleiterschaltung angewendet wird, was in der Regel nicht zu einer optimierten Leistung und einem optimierten Leistungsverbrauch der Halbleiterschaltung führt. Darüber hinaus reagiert das Extremfalleinstellungsschema nicht flexibel auf eine Änderung einer Betriebsumgebung.
KURZFASSUNG
Aspekte der vorliegenden erfinderischen Idee geben eine Halbleitervorrichtung und ein Halbleitersystem mit einer Takterzeugungs- und Steuertechnik an, die in der Lage ist, durch Überwinden PVT-bedingter lokaler Variationen und globaler Variationen eine Leistung einer integrierten Schaltung zu verbessern und ihren Leistungsverbrauch zu verbessern, während ein Spielraum, der für ein Taktsignal zum Betreiben der integrierten Schaltung erforderlich ist, verkleinert wird.
Aspekte der vorliegenden erfinderischen Idee geben auch eine Halbleitervorrichtung und ein Halbleitersystem an, die in der Lage sind, eine Leistung einer integrierten Schaltung in Bezug auf PVT-bedingte lokale Variationen und globale Variationen zu überwachen.
Gemäß einem Aspekt der erfinderischen Idee kann eine Halbleitervorrichtung einen ersten Ringoszillator aufweisen, der an einem ersten Ort angeordnet ist und dafür ausgelegt ist, ein erstes oszillierendes Signal zu erzeugen. Ein zweiter Ringoszillator ist an einem zweiten Ort angeordnet und dafür ausgelegt, ein zweites oszillierendes Signal zu erzeugen, wobei der erste Ort näher als der zweite Ort an einer ersten logischen Schaltung einer Operationsschaltung liegt und der zweite Ort näher als der erste Ort an einer zweiten logischen Schaltung der Operationsschaltung liegt. Eine Erfassungsschaltung kann dafür ausgelegt sein, durch Durchführen einer vorgegebenen logischen Verknüpfung am ersten oszillierenden Signal und am zweiten oszillierenden Signal ein erstes Taktsignal zu erzeugen. Eine Kalibrierungsschaltung kann dafür ausgelegt sein, durch Empfangen eines ersten Taktsignals von der Erfassungsschaltung und Durchführen einer Verzögerungssteuerung an sowohl dem ersten Ringoszillator als auch an dem zweiten Ringoszillator ein zweites Taktsignal zum Betreiben der Operationsschaltung zu erzeugen.
Gemäß einem anderen Aspekt der erfinderischen Idee kann eine Halbleitervorrichtung den oben genannten ersten und zweiten Ringoszillator aufweisen, die in Bezug auf die erste und die zweite logische Schaltung auf die eben angegebene Weise angeordnet sind. Eine Erfassungsschaltung kann dafür ausgelegt sein, auf Basis des ersten oszillierenden Signals und des zweiten oszillierenden Signals ein erstes Taktsignal zu erzeugen, in dem sich eine lokale Variation der Operationsschaltung niederschlägt. Eine Kalibrierungsschaltung ist dafür ausgelegt, das erste Taktsignal von der Erfassungsschaltung zu empfangen und eine globale Variation entsprechend Produktionsprozessparametern, Speisespannung und Temperatur (PVT) in das erste Taktsignal einzubeziehen, um ein zweites Taktsignal für die Betätigung der Operationsschaltung zu erzeugen.
Gemäß einem noch anderen Aspekt der erfinderischen Idee kann eine Halbleitervorrichtung die oben genannten ersten und zweiten Ringoszillatoren aufweisen, die in Bezug auf die erste und die zweite logische Schaltung auf die oben angegebene Weise angeordnet sind. Eine Phasenregelschleife (PLL) ist an einem dritten Ort in der Operationsschaltung angeordnet und dafür ausgelegt, ein PLL-Taktsignal zu erzeugen. Eine Erfassungsschaltung ist dafür ausgelegt, eine vorgegebene logische Verknüpfung am ersten oszillierenden Signal, am zweiten oszillierenden Signal und am PLL-Taktsignal durchzuführen, um ein Taktsignal zum Betreiben der Operationsschaltung zu erzeugen.
Gemäß einem weiteren Aspekt der vorliegenden erfinderischen Idee wird ein Halbleitersystem bereitgestellt, das aufweist: eine erste Kritischer-Pfad-Replikation, die dafür ausgelegt ist, durch Einbeziehen einer ersten Bedingung, die mit einer ersten logischen Schaltung in einer Operationsschaltung assoziiert ist, ein erstes oszillierendes Signal zu erzeugen; eine zweite Kritischer-Pfad-Replikation, die dafür ausgelegt ist, durch Einbeziehen einer zweiten Bedingung, die mit einer zweiten logischen Schaltung in der Operationsschaltung assoziiert ist, ein zweites oszillierendes Signal zu erzeugen; eine Monitorsteuerschaltung, die dafür ausgelegt ist, ein erstes Kritischer-Pfad-Replikationsauswahlsignal zum Auswählen der ersten Kritischer-Pfad-Replikation zu erzeugen, das erzeugte erste Kritischer-Pfad-Replikationsauswahlsignal an der ersten Kritischer-Pfad-Replikation bereitzustellen, ein zweites Kritischer-Pfad-Replikationsauswahlsignal zum Auswählen einer zweite Kritischer-Pfad-Replikation zu erzeugen und das erzeugte zweite Kritischer-Pfad-Replikationsauswahlsignal an der zweiten Kritischer-Pfad-Replikation bereitzustellen; und eine Erfassungsschaltung, die dafür ausgelegt ist, das erste Kritischer-Pfad-Replikationsauswahlsignal und das zweite Kritischer-Pfad-Replikationsauswahlsignal von der Überwachungssteuerschaltung zu empfangen und eine vorgegebene logische Verknüpfung an dem ersten oszillierenden Signal, an dem zweiten oszillierenden Signal, an dem ersten Kritischer-Pfad-Replikationsauswahlsignal und an dem zweiten Kritischer-Pfad-Replikationsauswahlsignal durchzuführen, um ein Überwachungssignal zum Überwachen der Operationsschaltung zu erzeugen.
Bei einem noch anderen Aspekt der erfinderischen Idee kann ein Verfahren zum Steuern eines Taktes in einer integrierten Schaltung das Erzeugen einer Mehrzahl N von oszillierenden Signalen unter Verwendung von N Ringoszillatoren beinhalten, wobei jeder von den N Ringoszillatoren jeweils am nächsten an einer anderen von N logischen Schaltungen der integrierten Schaltung angeordnet sind. Es kann ein Taktsignal erzeugt werden, das eine Frequenz aufweist, die zu Anfang einer langsamsten Oszillationsfrequenz von den N oszillierenden Signalen entspricht. Eine Frequenz des Taktsignals kann als Reaktion auf eine Signalzeitsteuerungsprüfung unter Verwendung einer Kritischer-Pfad-Replikationsschaltung angepasst werden. Das Taktsignal mit der angepassten Frequenz kann verwendet werden, um die N logischen Schaltungen der integrierten Schaltung zu steuern.
Man beachte, dass Aspekte der vorliegenden erfinderischen Idee nicht auf die Aspekte in diesem Kurzfassungs-Abschnitt beschränkt sind. Andere Aspekte der vorliegenden erfinderischen Idee werden dem Fachmann aus der folgenden Beschreibung klar werden.
Figurenliste
Die obigen und andere Aspekte und Merkmale der vorliegenden erfinderischen Idee werden durch die ausführliche Beschreibung von Ausführungsbeispielen davon unter Bezugnahme auf die beigefügten Zeichnungen klar werden, in denen gleiche Verweiselemente gleiche Komponenten oder Funktionen bezeichnen, wobei:

1 ein schematisches Diagramm ist, das ein Halbleitersystem gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt;
2 ein schematisches Diagramm ist, das eine Halbleitervorrichtung gemäß einer Ausführungsform der erfinderischen Idee darstellt;
3 ein schematisches Diagramm ist, das ein Beispiel für einen Ringoszillator gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt;
4 ein schematisches Diagramm ist, das ein Halbleitersystem gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt;
5 ein schematisches Diagramm ist, das eine Halbleitervorrichtung gemäß einer Ausführungsform der erfinderischen Idee darstellt;
6 ein schematisches Diagramm ist, das eine Kritischer-Pfad-Replikationsschaltung gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt;
7 ein Ablaufschema ist, das ein Verfahren zum Erzeugen und Steuern eines Taktes in einer Halbleitervorrichtung gemäß Ausführungsform der vorliegenden erfinderischen Idee darstellt;
8 ist ein schematisches Diagramm ist, das ein Halbleitersystem gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt;
9A ein schematisches Diagramm ist, das eine Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt;
9B ein Beispiel für eine Konfiguration einer Erfassungsschaltung zeigt, die in der Halbleitervorrichtung von 9A verwendet werden kann.
10 ein schematisches Diagramm ist, das ein Halbleitersystem gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt;
11 ein schematisches Diagramm ist, das eine Überwachungsschaltung gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt; und
12 ein schematisches Diagramm ist, das eine Erfassungsschaltung einer Überwachungsschaltung gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt.

AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
Im Folgenden wird eine Halbleitervorrichtung gemäß manchen Ausführungsformen der vorliegenden erfinderischen Idee unter Bezugnahme auf 1 bis 12 beschrieben.
1 ist ein schematisches Diagramm, das ein Halbleitersystem 1 gemäß einer Ausführungsform der erfinderischen Idee darstellt. Das Halbleitersystem 1 weist eine Mehrzahl von logischen Schaltungen 20a, 20b, 20c und 20d und eine Takterzeugungsschaltung 10 auf. Im Folgenden kann das Halbleitersystem 1 austauschbar als Operationsschaltung 1 oder integrierte Schaltung (IC) 1 bezeichnet werden.
Die Mehrzahl von logischen Schaltungen 20a bis 20d kann logische Elemente oder logische Zellen für die Durchführung einer beliebigen Funktion oder Aufgabe, die von der Operationsschaltung 1 benötigt wird, aufweisen. Zum Beispiel kann die Mehrzahl von logischen Schaltungen 20a bis 20d logische Vorrichtungen einschließen, die aus einer Mehrzahl von Transistoren und optional anderen Schaltungselementen (z.B. Kondensatoren, Widerständen usw.) bestehen.
In dieser Ausführungsform kann die Mehrzahl von logischen Schaltungen 20a bis 20d an unterschiedlichen Positionen in der Operationsschaltung 1 angeordnet sein. Betrachtet man 1, die eine Planansicht der Operationsschaltung 1 ist, so ist eine Takterzeugungsschaltung 10 in einer mittleren Region angeordnet, und logische Schaltungen 20a-20d sind außerhalb der mittleren Region angeordnet. Zum Beispiel sind die logischen Schaltungen 20a und 20c in einer Region auf einer linken Seite der Operationsschaltung 1 angeordnet, und die logischen Schaltungen 20b und 20d können in einer Region auf einer rechten Seite der Operationsschaltung 1 angeordnet sein. In einem anderen Layout-Beispiel können die logischen Schaltungen 20a und 20b in einer Region angeordnet sein, die oberhalb der Takterzeugungsschaltung 10 oder der Operationsschaltung 1 positioniert ist, und die logischen Schaltungen 20c und 20d können in einer Region angeordnet sein, die unter der Takterzeugungsschaltung 10 oder der Operationsschaltung 1 positioniert ist. In noch anderen Layouts ist die Takterzeugungsschaltung nicht mittig angeordnet, und/oder es sind mehr oder weniger logische Schaltungen 20 in der Nähe der Takterzeugungsschaltung 10 positioniert.
Die Takterzeugungsschaltung 10 erzeugt ein Taktsignal CLK zum Betreiben der Operationsschaltung 1. In der Ausführungsform weist die Takterzeugungsschaltung 10 eine Mehrzahl von Ringoszillatoren (ROs) 110a, 110b, 110c und 110d und eine Taktsteuerschaltung 100 auf.
Die Mehrzahl von Ringoszillatoren 110a bis 110d erzeugen oszillierende Signale und stellen die erzeugten oszillierenden Signale an der Taktsteuerschaltung 100 bereit. Zum Beispiel kann die Mehrzahl von Ringoszillatoren 110a bis 110d eine ungerade Anzahl von invertierenden Gattern aufweisen und oszillierende Signale mittels der invertierenden Gatter erzeugen. Eine Rückkopplung aus dem Ausgang in den Eingang erzeugt eine Oszillation. Eine detaillierte Struktur einer Beispielskonfiguration für die Ringoszillatoren 110a bis 110d wird nachstehend unter Bezugnahme auf 3 beschrieben.
Gemäß der erfinderischen Idee können Ringoszillatoren 110a bis 110d an verschiedenen Stellen in der Operationsschaltung 1 angeordnet sein, und zwar jeweils angrenzend an eine andere logische Schaltung 20. Das heißt, jeder von den ROs 110a-110d ist am nächsten an einer anderen von den logischen Schaltungen 20a-20d angeordnet. Auf diese Weise schlägt sich in der Oszillationsfrequenz eines Signals, das von den einzelnen ROs ausgegeben wird, die lokale Umgebung (im Hinblick auf PVT) der nächstgelegenen (z.B. angrenzenden) logischen Schaltung nieder. Zum Beispiel kann der Ringoszillator 110a an einer Stelle (d.h. einem Ort) angrenzend an die logische Schaltung 20a angeordnet sein, und der Ringoszillator 110b kann an einer Stelle angrenzend an die logische Schaltung 20b angeordnet sein. Ebenso kann der Ringoszillator 110c an einer Stelle angrenzend an die logische Schaltung 20c angeordnet sein, und der Ringoszillator 110d kann an einer Stelle angrenzend an die logische Schaltung 20d angeordnet sein. Falls beispielsweise die ROs und 110a und 110b das gleiche Design haben und interne Verzögerungen aufweisen, die gleich eingerichtet sind, dann würden die ROs 110a und 110b oszillierende Signale mit der gleichen Frequenz ausgeben, wenn sie bei der gleichen Umgebungstemperatur und Speisespannung arbeiten (wenn man nur minimale Prozessvariationen zwischen den ROs annimmt). Falls die lokale Temperatur um den RO 110a jedoch höher ist als die um den RO 110b, weil die logische Schaltung 20a mehr Leistung zerstreut als die logische Schaltung 20b, dann kann die Signalfrequenz, die vom RO 110a ausgegeben wird, niedriger sein als die des RO 110b. Ein ähnlicher Effekt unterschiedlicher RO-Ausgabefrequenzen kann auftreten, wenn die Ringoszillatoren (und logischen Schaltungen) voneinander verschiedene Speisespannungen empfangen. Man beachte, dass die Wirkung einer Prozessvariation in der Regel eher global als lokal ist und möglicherweise keinen großen Unterschied in den Signalfrequenzausgaben zwischen den ROs 110a-110d bewirkt.
Die Taktsteuerschaltung 100 empfängt oszillierende Signale von der Mehrzahl von Ringoszillatoren 110a bis 110d, die an unterschiedlichen Positionen angeordnet sind. Ebenso führt die Taktsteuerschaltung 100 eine vorgegebene logische Verknüpfung (für die Beispiele nachstehend beschrieben werden) an den oszillierenden Signalen durch, um ein Taktsignal CLK zu erzeugen, in dem sich die globale Variation und die lokale Variation der Operationsschaltung 1 niederschlagen. Das Taktsignal CLK, das von der Taktsteuerschaltung 100 erzeugt wird, kann die Mehrzahl von logischen Schaltungen 20a bis 20d betreiben. Kurz erläutert kann das Taktsignal CLK mit einer Frequenz erzeugt werden, die angesichts des aktuellen PVT-Zustands der Operationsschaltung 1 als für die höchste Verarbeitungsgeschwindigkeit geeignet (z.B. um Zeitsteuerfehler in den logischen Schaltungen zu vermeiden) und/oder optimal bestimmt wird. Ein Betrieb eines Beispiels für eine Taktsteuerschaltung 100 wird unter Bezugnahme auf 2 beschrieben.
2 ist ein schematisches Diagramm, das ein Beispiel für eine Takterzeugungsschaltung 10 gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt. (Die Takterzeugungsschaltung 10 ist auch ein Beispiel für eine Halbleitervorrichtung gemäß der erfinderischen Idee.) Die Takterzeugungsschaltung 10 weist zumindest die Ringoszillatoren 110 und 110b und die Taktsteuerschaltung 100 auf, die oben beschrieben sind. Um die Erläuterung einfach zu halten, werden im Folgenden Operationen unter Verwendung von mindestens zwei Ringoszillatoren 110a und 110b erläutert (wobei zusätzliche ROs wie etwa die ROs 110c und 110d optional zwischen den ROs 110a und 110b in 2 enthalten sein können). Im Allgemeinen weist die Takterzeugungsschaltung 10 mindestens zwei ROs auf, aber die Zahl der ROs kann von einem Designer festgelegt werden und kann davon abhängen, wie viele logische Schaltungsregionen der Designer innerhalb der Operationsschaltung 1 mittels der ROs überwachen und einbeziehen will. Die nachstehende Beschreibung ist ebenso auf die Verwendung nur eines einzigen RO oder von mindestens drei ROs innerhalb der Takterzeugungsschaltung 10 anwendbar.
Wie unter Bezugnahme auf 1 beschrieben ist, sind Ringoszillatoren 110 bis 110d an unterschiedlichen Stellen in der Operationsschaltung 1 angeordnet. Wie 1 und 2 gemeinsam darstellen, ist der erste Ringoszillator 110a an einer ersten Stelle angeordnet, die an die erste logische Schaltung 20a in der Operationsschaltung 1 angrenzt, und dafür ausgelegt, ein erstes oszillierendes Signal RO_OUT1 zu erzeugen. Der zweite Ringoszillator 110b ist an einer zweiten Stelle angeordnet, die an die zweite logische Schaltung 20b in der Operationsschaltung 1 angrenzt und die von der ersten Stelle verschieden ist, und ist dafür ausgelegt, ein zweites oszillierendes Signal RO_OUT2 zu erzeugen.
Die Taktsteuerschaltung 100 kann eine Erfassungsschaltung 120, eine Kalibrierungsschaltung 130 und eine Kritischer-Pfad-Replikations (CPR)-Schaltung 140 aufweisen.
Die Erfassungsschaltung 120 erzeugt ein erstes Taktsignal CLKO, in dem sich eine lokale Variation niederschlägt, auf Basis des ersten oszillierenden Signals RO _OUT1, das vom ersten Ringoszillator 110a ausgegeben wird, und des zweiten oszillierenden Signals RO_OUT2, das vom zweiten Ringoszillator 110b ausgegeben wird. (Falls ROs 110c und 110d in der Takterzeugungsschaltung 100 von 2 enthalten sind, können sie ein drittes und ein viertes oszillierendes Signal RO_OUT3 und RO_OUT4 an die Erfassungsschaltung 120 ausgeben, die ihrerseits das erste Taktsignal CLKO auch auf Basis dieser Signale erzeugt). Zum Beispiel kann die Erfassungsschaltung 120 das erste Taktsignal CLKO mit einer Taktfrequenz bereitstellen, die mit derjenigen von den Oszillationsfrequenzen des ersten oszillierenden Signals RO_OUT1 und des zweiten oszillierenden Signals RO_OUT1 und RO_OUT2 übereinstimmt, die am niedrigsten ist. Wenn man beispielsweise annimmt, dass eine Temperatur in der Nähe des RO 110a lokal hoch ist, so könnte die logische Schaltung 20a, die an den RO 110a angrenzt, am besten bei einer relativ niedrigen Taktfrequenz arbeiten, um minimale Zeitsteuerungsfehler zu gewährleisten. In diesem Fall ist die Oszillationsfrequenz des RO 110a relativ niedrig, da sich in ihr die lokale Umgebung der logischen Schaltung 20a niederschlägt (da RO 110a von Natur aus ein oszillierendes Signal mit einer Frequenz ausgibt, die positiv mit einer Betriebstemperatur des RO 110a korreliert ist). Die Taktsteuerschaltung 100 (durch die Erfassungsschaltung 120, die Kalibrierungsschaltung 130 und die CPR-Schaltung 140, die im Folgenden erläutert werden) kann danach das ausgegebene Taktsignal CLK mit einer relativ niedrigen Frequenz bereitstellen, um einen fehlerfreien Betrieb der logischen Schaltung 20a zu gewährleisten. Wenn andererseits keiner der ROs eine lokal hohe Temperatur widerspiegelt, kann die Taktsteuerschaltung 100 das Taktsignal CLK mit einer relativ hohen Taktfrequenz ausgeben und dadurch die Leistung der Operationsschaltung 1 optimieren (z.B. ist die Verarbeitungsgeschwindigkeit mit der höheren Taktgeschwindigkeit schneller).
Hierbei bezeichnet lokale Variation beispielsweise eine Variation, die von einer Position in einer Halbleiterschaltung abhängt, auch wenn die Halbleiterschaltung unter gleichen Prozessbedingungen hergestellt wird. (Bei gleichen Prozessbedingungen kann eine Prozessvariation zwischen verschiedenen logischen Schaltungen der Operationsschaltung 1 minimal sein und könnte nicht der Grund sein für eine übermäßige Leistungsvariation zwischen logischen Schaltungen). Wenn zum Beispiel die Temperatur an einer ersten Stelle in der Halbleiterschaltung deutlich von einer Temperatur an einer zweiten Stelle in der Halbleiterschaltung verschieden ist, können eine logische Schaltung, die sich an der ersten Stelle befindet, und eine logische Schaltung, die sich an der zweiten Stelle befindet, unterschiedliche Leistungen und Kennwerte aufweisen. Als weiteres Beispiel kann eine logische Schaltung, die sich an einer Stelle befindet, wo ein plötzlicher Spannungsabfall in der Halbleiterschaltung stattfindet, eine andere Leistung und andere Kennwerte aufweisen als eine logische Schaltung, die sich an einer anderen Stelle befindet.
Die Erfassungsschaltung 120 kann das erste Taktsignal CLKO durch Durchführen einer vorgegebenen logischen Verknüpfung am ersten oszillierenden Signal RO_OUT1 und am zweiten oszillierenden Signal RO_OUT2 erzeugen. Zum Beispiel kann die Erfassungsschaltung 120 in einem ersten Betriebsmodus diejenigen Oszillationen vom ersten oszillierenden Signal RO_OUT1 und vom zweiten oszillierenden Signal RO_OUT2 nachverfolgen, die am langsamsten sind (oder denjenigen von den Übergangen im ersten und im zweiten oszillierenden Signal RO_OUT1 und RO_OUT2 nachverfolgen, der am langsamsten ist). Zum Beispiel kann die Erfassungsschaltung 120 in einem zweiten Betriebsmodus ein Taktsignal bei einer Frequenz ausgeben, die nur mit dem jeweils langsamsten vom ersten oszillierenden Signal RO_OUT1 und vom zweiten oszillierenden Signal RO_OUT2 übereinstimmt (oder kann einen Übergang von nur entweder dem ersten oszillierenden Signal RO_OUT1 oder dem zweiten oszillierenden Signal RO_OUT2 ausgeben).
Die Kalibrierungsschaltung 130 empfängt das erste Taktsignal CLKO von der Erfassungsschaltung 120 und ein Ergebnissignal RES von der CPR-Schaltung 140. Auf Basis des RES-Signals bezieht die Kalibrierungsschaltung 130 eine globale Variation, die durch Produktionsprozessparameter, Speisespannung und Temperatur (PVT) bedingt ist, in das erste Taktsignal ein, um ein zweites Taktsignal CLK für die Betätigung der Operationsschaltung 1 zu erzeugen. Wie weiter unten mit Bezug auf 7 erläutert wird, kann die Frequenz des zweiten Taktsignals CLK auf Basis des RES-Signals unter eine Anfangsfrequenz des ersten Taktsignals CLKO gesenkt werden. Eine solche Senkung der Taktfrequenz kann angezeigt sein, wenn eine globale Simulationsprüfung innerhalb der CPR-Schaltung 140 angibt, dass andernfalls Zeitsteuerungsfehler in kritischen Pfaden auftreten könnten, falls die Taktgeschwindigkeit nicht unter die Anfangsfrequenz des ersten Taktsignals CLK0s gesenkt wird.
Hierbei bezeichnet globale Variation eine Variation, die in einer Halbleiterschaltung gemäß den Produktionsprozessparametern, der Speisespannung und der Temperatur auftritt. Wenn beispielsweise eine Spannung, die in eine Halbleiterschaltung eingespeist wird, zunimmt, steigt im Allgemeinen auch eine Betriebsfrequenz der Halbleiterschaltung. Änderungen an Leistung und Kennwerten der Halbleiterschaltung werden stark durch PVT beeinflusst.
Genauer kann durch Durchführen einer Verzögerungssteuerung am ersten Ringoszillator 110a und am zweiten Ringoszillator 110b die Kalibrierungsschaltung 130 ein zweites Taktsignal CLK zur Betätigung der Operationsschaltung 1 erzeugen. Hierbei bezeichnet Verzögerungssteuerung eine Aufgabe des Abstimmens einer Verzögerung des ersten Taktsignals CLKO, das eine lokale Variation widerspiegelt, mit einer Umgebung der Operationsschaltung 1. Zu diesem Zweck kann die Kalibrierungsschaltung 130 ein Verzögerungssteuersignal DC am ersten Ringoszillator 110a und am zweiten Ringoszillator 110b bereitstellen. Das Verzögerungssteuersignal DC steuert eine interne Verzögerung des ersten Ringoszillators 110a und steuert dadurch die Frequenz des oszillierenden Ausgangssignals, wobei größere Verzögerungen zu einer langsameren Oszillationsfrequenz führen.
Ebenso kann die Kalibrierungsschaltung 130 ein Aktivierungssignal EN, das nur entweder den ersten Ringoszillator 110a oder den zweiten Ringoszillator 110b aktiviert, am ersten Ringoszillator 110a und am zweiten Ringoszillator 110b bereitstellen. (2 zeigt unterschiedliche Aktivierungssignale EN1, EN2, die an den RO 110a bzw. den RO 110b angelegt werden.)
Ferner kann die Kalibrierungsschaltung 130 ein Ringoszillatorauswahlsignal RO_SEL an der Erfassungsschaltung 120 bereitstellen und kann eine Ausgabe eines Ringoszillators, der vom Aktivierungssignal EN aktiviert wurde, von der Erfassungsschaltung 120 empfangen, die im zweiten Betriebsmodus arbeitet.
Die Kritischer-Pfad-Replikationsschaltung 140 empfängt das erste Taktsignal CLKO von der Erfassungsschaltung 120 und prüft, ob das erste Taktsignal CLKO Zeitsteuerungsfehler in einer Mehrzahl vorgegebener kritischer Pfade erzeugt.
Die Kritischer-Pfad-Replikationsschaltung 140 bestimmt, ob das erste Taktsignal CLKO einen Zeitsteuerungsfehler aufweist, mittels einer Mehrzahl von vorgegebenen Kritischer-Pfad-Replikationen (CPRs), und jede von den Kritischer-Pfad-Replikationen (CPRs) entspricht einer Replikationsschaltung, die einen kritischen Pfad nutzt, der einer PVT-Bedingungen der Operationsschaltung 1 in ihrem aktuellen Zustand entspricht. Zum Beispiel kann eine CPR eine Replikation einer bestimmten logischen Schaltung innerhalb der Operationsschaltung 1 sein, so dass eine Verhaltenssimulation dieser logischen Schaltung durch Prüfen der CPR durchgeführt werden kann. Man kann annehmen, dass die CPR und die wirkliche logische Schaltung innerhalb der Operationsschaltung 1 nur minimale Prozessvariationen untereinander haben, da sie gemeinsam hergestellt wurden (auch wenn Prozesseffekte von Chip zu Chip und von Charge zu Charge usw. variieren). Die CPR wird im Wesentlichen der gleichen Umgebungstemperatur ausgesetzt und arbeitet mit im Wesentlichen der gleichen Spannung wie die wirkliche logische Schaltung (die beide je nach Zeit und Umständen variieren können). Daher kann die Verhaltens simulation mit der CPR die globale PVT-Bedingung der logischen Schaltung widerspiegeln.
Gemäß einem Steuersignal (CTL), das von der Kalibrierungsschaltung 130 empfangen wird, legt die Kritischer-Pfad-Replikationsschaltung 140 einen Prüfimpuls an eine Mehrzahl von Kritischer-Pfad-Replikationen an, um zu bestimmen, ob das erste Taktsignal CLKO einen Zeitsteuerungsfehler aufweist (oder Zeitsteuerungsfehler innerhalb einer CPR aufgrund dessen, dass eine Taktgeschwindigkeit zu hoch ist, bewirken würde), und liefert dann ein Bestimmungsergebnissignal an die Kalibrierungsschaltung 130.
3 ist ein schematisches Diagramm, das ein Beispiel für einen Ringoszillator 110 zeigt, der für jeden der hierin beschriebenen Ringoszillatoren verwendet werden kann. Der Ringoszillator 110 kann eine Default-Oszillationsperioden-Anpassungsschaltung 112, eine erste Oszillationsperioden-Anpassungsschaltung 114 und eine zweite Oszillationsperioden-Anpassungsschaltung 116 aufweisen. Mit dem Ringoszillator 110 sind Verzögerungen zwischen in Reihe geschalteten Elementen als Reaktion auf ein von außen angelegtes Verzögerungssteuerungs(DC)-Signal anpassbar. Ein DC-Signal, das eine relativ längere Verzögerung angibt, dient der Erzeugung einer relativ niedrigeren Frequenz der Oszillation des RO-Ausgangssignals RO_OUT. Man beachte, dass der Ringoszillator 110 von vielen herkömmlichen Ringoszillatoren verschieden ist, die eine direkte Rückkopplung von einem Ausgabeport in den Eingang verwenden, um Oszillationen zu erzeugen.
Die Default-Oszillationsperioden-Anpassungsschaltung 112 kann eine Mehrzahl von invertierenden Gattern 123 aufweisen. Die Default-Oszillationsperioden-Anpassungsschaltung 112 erzeugt ein oszillierendes Signal aus einem Eingangssignal RO_IN mittels der Mehrzahl von invertierenden Gattern 123 und liefert dann das erzeugte oszillierende Signal an die erste Oszillationsperioden-Anpassungsschaltung 114.
In dieser Ausführungsform kann das Eingangssignal RO IN des Ringoszillators 110 ein Rückkopplungssignal des ersten Taktsignals CLKO sein, das von der Erfassungsschaltung 120 erzeugt wird. Es wird noch einmal auf 2 und 3 verwiesen, wo gezeigt ist, dass die Erfassungsschaltung 120 im ersten Betriebsmodus das erste Taktsignal CLKO aktivieren kann, um durch Nachverfolgen der langsamsten von den Oszillationsfrequenzen vom ersten oszillierenden Signal RO_OUT1 und vom zweiten oszillierenden Signal RO_OUT2 eine lokale Variation nachzuverfolgen und dann das erzeugte erste Taktsignal CLKO (das eine Taktfrequenz aufweist, die der nachverfolgten langsamsten Oszillationsfrequenz im Wesentlichen gleich ist) in die Ringoszillatoren 110a und 110b zurückzukoppeln.
Die erste Oszillationsperioden-Anpassungsschaltung 114 kann eine Mehrzahl von invertierenden Gattern 1142 und einen Multiplexer 1144 aufweisen. Die erste Oszillationsperioden-Anpassungsschaltung 114 kann eine Oszillationsperiode des oszillierenden Signals, das sie von der Default-Oszillationsperioden-Anpassungsschaltung 112 empfängt, auf eine erste Einheitsperiode anpassen. Das heißt, die erste Oszillationsperioden-Anpassungsschaltung 114 kann eine Verzögerung des oszillierenden Signals, das sie von der Default-Oszillationsperioden-Anpassungsschaltung 112 empfängt, an die erste Einheitsperiode anpassen.
Zu diesem Zweck kann die erste Oszillationsperioden-Anpassungsschaltung 114 das Verzögerungssteuersignal DC von der Kalibrierungsschaltung 130 empfangen. Das Verzögerungssteuersignal DC kann die erste Oszillationsperioden-Anpassungsschaltung 114 über einen Multiplexer 1144 steuern, um eine Oszillationsperiode der ersten Einheitsperiode anzupassen.
Anschließend liefert die erste Oszillationsperioden-Anpassungsschaltung 114 ein oszillierendes Signal, dessen Oszillationsperiode auf die erste Einheitsperiode angepasst wurde, an die zweite Oszillationsperioden-Anpassungsschaltung 116.
Die zweite Oszillationsperioden-Anpassungsschaltung 116 kann eine Mehrzahl von invertierenden Gattern 1162 und einen Multiplexer (MUX) 1164 aufweisen.
Die zweite Oszillationsperioden-Anpassungsschaltung 116 kann eine Oszillationsperiode des oszillierenden Signals, das sie von der ersten Oszillationsperioden-Anpassungsschaltung 114 empfängt, an eine zweite Einheitsperiode anpassen, die kleiner ist als die erste Einheitsperiode. Das heißt, die zweite Oszillationsperioden-Anpassungsschaltung 116 kann eine Verzögerung des oszillierenden Signals, das sie von der ersten Oszillationsperioden-Anpassungsschaltung 114 empfängt, an die zweite Einheitsperiode anpassen.
Zu diesem Zweck kann die zweite Oszillationsperioden-Anpassungsschaltung 116 das Verzögerungssteuersignal DC von der Kalibrierungsschaltung 130 empfangen. Das Verzögerungssteuersignal DC kann die zweite Oszillationsperioden-Anpassungsschaltung 116 über den Multiplexer 1164 steuern, um eine Oszillationsperiode der zweiten Einheitsperiode anzupassen.
Anschließend liefert die zweite Oszillationsperioden-Anpassungsschaltung 116 ein oszillierendes Signal, dessen Oszillationsperiode an die zweite Einheitsperiode angepasst wurde, an eine Aktivierungseinstellungsschaltung 118.
Gemäß dem Aktivierungssignal EN, das aus der Kalibrierungsschaltung 130 empfangen wurde, kann die Aktivierungseinstellungsschaltung 118 eine Ausgabe eines oszillierenden Signals, das durch die Default-Oszillationsperioden-Anpassungsschaltung 112, die erste Oszillationsperioden-Anpassungsschaltung 114 und die zweite Oszillationsperioden-Anpassungsschaltung 116 gelaufen ist, aktiviert oder nicht aktiviert.
Anschließend kann ein Ausgangssignal RO_OUT, das von der Aktivierungseinstellungsschaltung 118 ausgegeben wird, an die Erfassungsschaltung 120 geliefert werden.
Wie oben beschrieben, kann der Ringoszillator 110 als anpassbarer Ringoszillator implementiert werden, der in der Lage ist, eine Oszillationsperiode anzupassen, wodurch die Frequenz des oszillierenden Ausgangssignal RO_OUT angepasst wird.
Wie bereits erörtert, können gemäß der vorliegenden erfinderischen Idee die Mehrzahl von Ringoszillatoren 110a bis 110d (siehe 1) an mehreren Stellen der Operationsschaltung 1 angeordnet werden, um ein Taktsignal zu erzeugen, in dem sich eine lokale Variation der Operationsschaltung 1 niederschlägt. Die Perioden des Taktsignals für die Betätigung der logischen Schaltungen 20a bis 20d können für jede der Stellen jeweils unterschiedlich sein. Um dies zu berücksichtigen, können die Mehrzahl von Ringoszillatoren 110a bis 110d als anpassbare Ringoszillatoren implementiert werden, um eine Verzögerungssteuerung durchzuführen, die für jede Stelle angemessen ist. Jedoch wird in dem Beispiel von 1 an jede der logischen Schaltungen 20a-20d das gleiche Taktsignal CLK angelegt, und somit können alle logischen Schaltungen 20a-20d mit der gleichen Taktgeschwindigkeit arbeiten. Wie weiter unten in Verbindung mit 7 erläutert wird, kann es notwendig sein, die Taktgeschwindigkeit als Ergebnis einer Simulationsprüfung noch weiter zu verringern. In diesem Fall kann ein ausgewählter von den Ringoszillatoren mittels des Verzögerungssteuersignals DC in seiner Verzögerung angepasst werden, um ein langsameres RO-Oszillationsausgangssignal zu produzieren, das dann durch die Erfassungsschaltung 120 und die Kalibrierungsschaltung 130 weitergegeben werden kann, um das endgültige, langsamere Ausgangstaktsignal CLK zu erzeugen. In anderen Ausführungsformen können mehrere Taktsignale mit mehreren Taktgeschwindigkeiten erzeugt und jeweils an eine andere von den logischen Schaltungen 20a-20d angelegt werden. Jedes dieser Taktsignale kann von einem anderen von den Ringoszillatoren 110a-110d stammen, die durch ein jeweiliges Verzögerungssteuersignal DC gesteuert werden, so dass sie mit jeweils mit einer eigenen Frequenz oszillieren.
In manchen Ausführungsformen der vorliegenden erfinderischen Idee kann die Mehrzahl von invertierenden Gattern 1142 der ersten Oszillationsperioden-Anpassungsschaltung 114 des ersten Ringoszillators 110 unter Verwendung des gleichen Typs von Logikgattern wie die Mehrzahl von invertierenden Gattern 1162 der zweiten Oszillationsperioden-Anpassungsschaltung 116 implementiert werden.
Zum Beispiel kann die Mehrzahl von invertierenden Gattern 1142 der ersten Oszillationsperioden-Anpassungsschaltung 114 des Ringoszillators 110 unter Verwendung eines ersten Typs eines Logikgatters, zum Beispiel eines logischen NAND-Gatters 123 (wo jede gezeigte Eingangsleitung in zwei Leitungen geteilt ist, um erste und zweite Eingänge des gleichen logischen Pegels bereitzustellen, wodurch das NAND-Gatter 123 ein NOT-Gatter bildet) implementiert werden, und die Mehrzahl von invertierenden Gattern 1162 der zweiten Oszillationsperioden-Anpassungsschaltung 116 des Ringoszillators 110 kann unter Verwendung eines zweiten Typs von logischem Gatter, beispielsweise eines Wechselrichters, implementiert werden.
Andere geeignete Konfigurationen für den Ringoszillator 110 kommen in Betracht. Jede Konfiguration, die in der Lage ist, das oszillierende Ausgangssignal RO_OUT auf Basis des Rückkopplungssignals RO IN bereitzustellen, und die eine anpassbare oszillierende Frequenz aufweist, die auf ein Verzögerungssteuerungs-Eingangssignal DC reagiert und vom Signal EN aktiviert wird, kann ausreichen.
In manchen Ausführungsformen der erfinderischen Idee kann die Mehrzahl von Ringoszillatoren 110a bis 110d unter Verwendung des gleichen Typs von logischen Zellen oder unterschiedlicher Typen von logischen Zellen implementiert werden.
4 ist ein schematisches Diagramm, das ein Beispiel für eine Erfassungsschaltung 120 gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt. Die Erfassungsschaltung 120 kann ein erstes Logikgatter 121, ein zweites Logikgatter 122, ein drittes Logikgatter 124 und ein viertes Logikgatter 125 aufweisen. In der dargestellten Konfiguration weist die Erfassungsschaltung 120 ein „C-Element“-Design auf, das für die Handhabung asynchroner Eingaben verwendet wird und das einen früheren Ausgabezustand aufrechterhält, wenn zwei asynchrone Eingaben ein bestimmtes Kriterium erfüllen. Die gezeigte C-Elementkonfiguration der Erfassungsschaltung 120 reicht aus, um das erste Taktfrequenzsignal CLKO mit einer Frequenz auszugeben, die mit der langsamsten Oszillationsfrequenz der Mehrzahl von asynchronen Eingangssignalen übereinstimmt.
Das erste Logikgatter 121 kann ein AND-Logikgatter mit mehreren Eingängen sein zur Durchführung einer ersten logischen Verknüpfung, zum Beispiel einer logischen AND-Verknüpfung, an einer Mehrzahl von Eingangssignalen. Das erste Logikgatter 121 führt die erste logische Verknüpfung am ersten oszillierenden Signal RO_OUT1 und am zweiten oszillierenden Signal RO_OUT2 durch und liefert das Ergebnissignal an das dritte Logikgatter 124.
Das zweite Logikgatter 122 kann ein OR-Logikgatter mit mehreren Eingängen sein zur Durchführung einer zweiten logischen Verknüpfung, zum Beispiel einer logischen OR -Verknüpfung, an einer Mehrzahl von Eingangssignalen. Das zweite Logikgatter 122 führt die zweite logische Verknüpfung am ersten oszillierenden Signal RO_OUT1 und am zweiten oszillierenden Signal RO_OUT2 durch und liefert das Ergebnissignal an das vierte Logikgatter 125.
Das dritte Logikgatter 124 kann ein OR-Logikgatter sein zur Durchführung einer dritten logischen Verknüpfung, zum Beispiel einer logischen OR-Verknüpfung, an zwei Eingangssignalen. Das dritte Logikgatter 124 führt die dritte logische Verknüpfung an einem Ausgangssignal des ersten Logikgatters 121 und einem Ausgangssignal des vierten Logikgatters 125 durch und liefert das Ergebnissignal als das erste Taktsignal CLKO.
Das vierte Logikgatter 125 kann ein AND-Logikgatter mit mehreren Eingängen sein zur Durchführung einer vierten logischen Verknüpfung, zum Beispiel einer logischen AND-Verknüpfung, an einer Mehrzahl von Eingangssignalen. Das vierte Logikgatter 125 führt die vierte logische Verknüpfung an einem Ausgangssignal des zweiten Logikgatters 122, einem invertierten Signal eines Ringoszillator-Auswahlsignals RO_SEL und einem Ausgangssignal des dritten Logikgatters 124 durch und liefert das Ergebnissignal an das dritte Logikgatter 124.
Hierbei bezeichnet das Ringoszillator-Auswahlsignal RO_SEL ein Signal, das die Kalibrierungsschaltung 130 an der Erfassungsschaltung 120 bereitstellt, um von der Erfassungsschaltung 120 eine Ausgabe eines Ringoszillators zu empfangen, der vom Aktivierungssignal EN aktiviert wurde.
Wie von 2 und 4 zusammen gezeigt wird, kann dann, wenn das Auswahlsignal RO_SEL ein erster Wert ist, beispielsweise „0“, die Erfassungsschaltung 120 die langsamste Oszillationsfrequenz vom ersten oszillierenden Signal RO_OUT1 und vom zweiten oszillierenden Signal RO_OUT2 im ersten Betriebsmodus nachverfolgen und kann das Ergebnissignal als das erste Taktsignal CLKO ausgeben (mit der Taktfrequenz, die mit der langsamsten Oszillationsfrequenz übereinstimmt).
Somit kann sich im ersten Taktsignal CLKO eine lokale Variation der Operationsschaltung 1 niederschlagen. Genauer kann sich im ersten Taktsignal CLKO eine erste Betriebsumgebung der ersten Logikschaltung 20a unter Verwendung des ersten oszillierenden Signals RO_OUT1 niederschlagen und kann sich eine Betriebsumgebung der zweiten Logikschaltung 20b unter Verwendung des zweiten oszillierenden Signals RO_OUT2 niederschlagen.
Wenn das Auswahlsignal RO_SEL ein zweiter Wert ist, beispielsweise „1“, kann die Erfassungsschaltung 120 im zweiten Betriebsmodus nur ein oszillierendes Signal, das von dem Ringoszillator ausgegeben wird, der vom Aktivierungssignal EN aktiviert wurde (d.h. nur entweder das erste oszillierende Signal RO_OUT1 oder das zweite oszillierende Signal RO_OUT2), weitergeben. Anders ausgedrückt kann das erste Taktsignal CLKO im zweiten Betriebsmodus eine Taktfrequenz aufweisen, die mit der Frequenz des oszillierenden Signals RO_OUT1 oder RO_OUT2, das vom Aktivierungssignal ausgewählt wird, übereinstimmt.
Genauer kann die Kalibrierungsschaltung 130 unter Verwendung des Aktivierungssignals EN den ersten Ringoszillator 110a aktivieren und den zweiten Ringoszillator 110b nicht aktivieren, und umgekehrt. Außerdem kann die Kalibrierungsschaltung 130 eine Verzögerungssteuerung am aktivierten ersten Ringoszillator 110a unter Verwendung eines Verzögerungssteuersignals DC durchführen.
Die Erfassungsschaltung 120, die im zweiten Betriebsmodus arbeitet, kann ein weitergegebenes Signal des ersten Ringoszillators 110a, der aktiviert wurde und an dem die Verzögerungssteuerung durchgeführt wird, als das erste Taktsignal CLKO ausgeben.
Anschließend kann die Kalibrierungsschaltung 130 unter Verwendung des Aktivierungssignals EN den zweiten Ringoszillator 110b aktivieren und den ersten Ringoszillator 110a nicht aktivieren. Außerdem kann die Kalibrierungsschaltung 130 eine Verzögerungssteuerung am aktivierten zweiten Ringoszillator 110b unter Verwendung eines Verzögerungssteuersignals DC durchführen.
Die Erfassungsschaltung 120, die im zweiten Betriebsmodus arbeitet, kann ein weitergegebenes Signal des zweiten Ringoszillators 110b, der aktiviert wurde und an dem die Verzögerungssteuerung durchgeführt wird, als das erste Taktsignal CLKO ausgeben.
Somit kann sich im ersten Taktsignal CLKO eine PVT-bedingte globale Variation der Operationsschaltung 1 niederschlagen.
In manchen Ausführungsformen der vorliegenden erfinderischen Idee kann die Kalibrierungsschaltung 130 durch die Verzögerungssteuerung eine Verzögerung des ersten Taktsignals CLKO, in dem sich eine lokale Variation niederschlägt, mit einer Umgebung der Operationsschaltung 1 abgleichen und dann zusätzlich einen Spielraum für das erste Taktsignal CLKO einstellen.
5 ist ein schematisches Diagramm zur Darstellung einer Takterzeugungsschaltung gemäß einer Ausführungsform der vorliegenden erfinderischen Idee. In diesem Beispiel kann sich eine Takterzeugungsschaltung 10' (die eine Halbleitervorrichtung gemäß einer Ausführungsform der erfinderischen Idee ist) von der Takterzeugungsschaltung 10 dadurch unterscheiden, dass sie ferner eine Lookup-Tabelle (LUT) 150 aufweist.
Die Kalibrierungsschaltung 130 kann auf die Lookup-Tabelle 150 zugreifen, um Daten abzufragen. Genauer kann die Lookup-Tabelle 150 vorab Daten in Bezug auf Verzögerungseinstellungen speichern, die einer oder mehreren PVT-Bedingungen entsprechen.
Die Kalibrierungsschaltung 130 kann die vorab gespeicherten Daten von der Lookup-Tabelle 150 empfangen und kann eine Verzögerungssteuerung am ersten Ringoszillator 110a und am zweiten Ringoszillator 110b auf Basis der empfangenen Daten durchführen.
In dieser Ausführungsform kann die Lookup-Tabelle 150 in einem flüchtigen Speicher implementiert sein, der einen dynamischen Speicher mit wahlfreiem Zugriff (DRAM) einschließt, oder kann in einem nichtflüchtigen Speicher implementiert sein, der einen Flash-Speicher einschließt.
6 ist ein schematisches Diagramm, das ein Beispiel für eine Kritischer-Pfad-Replikationsschaltung 140 gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt; Die Kritischer-Pfad-Replikations (CPR)-Schaltung 140 kann eine Testimpulsinitiierungs (TPL)-Schaltung 144, eine Kritischer-Pfad-Replikationsschaltungseinheit 142 und eine Zeitsteuerungsfehlerstatistik(TES)-Schaltung 146 aufweisen. Die CPR-Schaltung 140 kann ferner eine erste Latch-Einheit 148a und eine zweite Latch-Einheit 148b aufweisen, die ein Fortlaufen eines Testimpulses gemäß dem ersten Taktsignal CLKO steuern, das über die Erfassungsschaltung 120 empfangen wird.
Die TPL-Schaltung 144 erzeugt einen Testimpuls zum Prüfen, ob das erste Taktsignal CLKO einen Zeitsteuerungsfehler aufweist. Zum Beispiel kann das erste Taktsignal CLKO als eines betrachtet werden, das einen Zeitsteuerungsfehler aufweist, falls eine von einer Mehrzahl unterschiedlicher Kritischer-Pfad-Replikationen innerhalb der CPR-Schaltung 140 einen Zeitsteuerungsfehlertest auf Basis der aktuellen Taktfrequenz des ersten Taktsignals CLKO nicht besteht.
Insbesondere erzeugt die TPL-Schaltung 144 einen Testimpuls gemäß einem Steuersignal CTL, das aus der Kalibrierungsschaltung 130 empfangen wird, und liefert den erzeugten Testimpuls an die erste Latch-Einheit 148a. Der Testimpuls wird über die erste Latch-Einheit 148a, synchronisiert gemäß dem ersten Taktsignal CLKO, an die erste Kritischer-Pfad-Replikationsschaltungseinheit 142 angelegt.
Die Kritischer-Pfad-Replikationsschaltungseinheit 142 weist eine Mehrzahl von Kritischer-Pfad-Replikationen 142a bis 142c auf. Hierbei entspricht jede von den Kritischer-Pfad-Replikationen 142a bis 142c einer Replikationsschaltung, die einen kritischen Pfad verwendet, der einer PVT-Bedingung der Operationsschaltung 1 in deren aktuellem Zustand entspricht.
Genauer kann die erste Kritischer-Pfad-Replikation 142a eine erste vorgegebene Bedingung, das heißt eine erste PVT-Bedingung, widerspiegeln. Zum Beispiel kann die erste Kritischer-Pfad-Replikation 142a eine Replikationsschaltung sein, die sich einen kritischen Pfad von einer ersten Ecke „borgt“. Hierbei kann mit Ecke entweder eine Prozessecke oder eine bestimmte Region der IC1 gemeint sein. Im letztgenannten Fall kann ein kritischer Pfad dadurch „geborgt“ werden, dass eine Schaltung bereitgestellt wird, die eine Schaltung eines kritische Pfads, der in dieser Region vorhanden ist, im Wesentlichen nachbildet.
Die zweite Kritischer-Pfad-Replikation 142b kann eine zweite vorgegebene Bedingung, das heißt eine zweite PVT-Bedingung, widerspiegeln. Zum Beispiel kann die zweite Kritischer-Pfad-Replikation 142b eine Replikationsschaltung sein, die sich einen kritischen Pfad borgt, der aus einer zweiten Ecke oder einer dritten Ecke extrahiert wurde.
In manchen Ausführungsformen der vorliegenden erfinderischen Idee kann die Anzahl der Kritischer-Pfad-Replikationen 142a bis 142c optimiert werden, so dass sie kleiner ist als die Anzahl kritischer Pfade, die aus allen Ecken extrahiert werden. Zum Beispiel kann die Mehrzahl von Kritischer-Pfad-Replikationen 142a bis 142c unter den kritischen Pfaden, die aus den Ecken extrahiert werden, nur ein Ergebnis einschließen, das von zusätzlichen Filterungspfaden erhalten wird, die in der Lage sind, eine Zeitsteuerungsabmeldebedingung zu erfüllen.
Die Kritischer-Pfad-Replikationsschaltungseinheit 142 legt einen Testimpuls an die Mehrzahl von Kritischer-Pfad-Replikationen 142a bis 142c an und liefert dann das Ergebnissignal über die zweite Latch-Einheit 148b, synchronisiert gemäß dem ersten Taktsignal CLKO, an die Zeitsteuerungsfehlererfassungsschaltung 146.
Auf Basis des Ergebnissignals, das über die zweite Latch-Einheit 148b empfangen wird, bestimmt die Zeitsteuerungsfehlererfassungsschaltung 146, ob das erste Taktsignal CLKO in mehreren kritischen Pfaden in der Operationsschaltung 1 einen Zeitsteuerungsfehler erzeugt, und liefert dann das Bestimmungsergebnissignal TES_OUT an die Kalibrierungsschaltung 130.
Zum Beispiel erzeugt die Kritischer-Pfad-Replikationsschaltung 140 zur Bestimmung eines Zeitsteuerungsfehlers der TPL-Schaltung 144 einen Testimpuls, der beispielsweise von „0“ auf „1“ übergeht, prüft, ob ein Wert, der von der Zeitsteuerungsfehlererfassungsschaltung 146 erfasst wird, „0“ ist, und bestimmt, dass ein Zeitsteuerungsfehler aufgetreten ist, wenn der Wert nicht „0“ ist. Ein alternativer Zeitsteuerungsfehlertest kann eine abfallende Flanke eines Impulses verwenden.
7 ist ein Ablaufschema, das ein Verfahren zum Erzeugen und Steuern eines Taktes in einer Halbleitervorrichtung gemäß Ausführungsform der vorliegenden erfinderischen Idee darstellt. Das Verfahren kann von einer Takterzeugungsschaltung 10 durchgeführt werden, die als Teil einer Reset-Operation (S701) ein erstes Taktsignal CLKO ausgibt, das zu Anfang eine Frequenz aufweist, die mit der langsamsten von den Oszillationsfrequenzen des ersten oszillierenden Signals RO_OUT1 und des zweiten oszillierenden Signals RO_OUT2 übereinstimmt. Alternativ dazu verfolgt das erste Taktsignal CLKO den langsamsten Übergang in den oszillierenden Signalen RO_OUT1 und RO_OUT2.
Anschließend kann die Kalibrierungsschaltung 130 einen von der Mehrzahl von Ringoszillatoren 110a bis 110d unter Verwendung eines Aktivierungssignals EN auswählen (S703). Die Erfassungsschaltung 120 kann dann das erste Taktsignal CLKO mittels des ausgewählten Ringoszillators erzeugen (S705).
Dann bestimmt die Kalibrierungsschaltung 130, ob ein Zeitsteuerungsfehler des ersten Taktsignals CLKO aufgetreten ist, unter Verwendung von Kritischer-Pfad-Replikationen 142a bis 142c einer Kritischer-Pfad-Replikationsschaltung 140 (S707).
Wenn bestimmt wird, dass ein Zeitsteuerungsfehler des ersten Taktsignals CLKO aufgetreten ist (Y in S707), steuert außerdem die Kalibrierungsschaltung 130 eine Verzögerung des ausgewählten Ringoszillators unter Verwendung eines Verzögerungssteuersignals DC (S709) und führt Schritt S705 dann erneut durch. In dem dargestellten Beispiel wird die Verzögerung der Operation S709 vergrößert, wodurch die Frequenz des oszillierenden Signals, das von der ausgewählten RO-Kette ausgegeben wird, gesenkt wird und die Taktfrequenz des ersten Taktsignal CLKO gesenkt wird. Jedoch kann die Verzögerungssteuerung eine Oszillationsfrequenz eines oszillierenden Signals, das von der ausgewählten RO-Kette ausgegeben wird, entweder senken oder erhöhen, um dadurch die Taktfrequenz des ersten Taktsignals CLKO entsprechend zu ändern.
Wenn bestimmt wird, dass ein Zeitsteuerungsfehler des ersten Taktsignals aufgetreten ist (N in S707), bestimmt die Kalibrierungsschaltung 130, ob alle Verzögerungsaufgaben für die anderen Ringoszillatoren abgeschlossen wurden (S711).
Wenn alle Aufgaben abgeschlossen wurden (Y in S711), erzeugt die Kalibrierungsschaltung 130 ein zweites (Ausgangs-)Taktsignal CLK mittels der Mehrzahl von Ringoszillatoren 110a bis 110d.
Wenn mindestens eine Aufgabe übrig ist (N in S711), erhöht die Kalibrierungsschaltung 130 einen Index, um einen anderen Ringoszillator auszuwählen, und führt Schritt S703 durch. Dann wählt die Kalibrierungsschaltung 130 einen anderen von der Mehrzahl von Ringoszillatoren 110a bis 110d unter Verwendung eines Aktivierungssignals EN aus und fährt mit den folgenden Schritten fort.
8 ist ein schematisches Diagramm, das ein Halbleitersystem (eine Operationsschaltung) 2 gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt; Die Operationsschaltung 2 weist eine Mehrzahl von Logikschaltungen 20a bis 20d und eine Takterzeugungsschaltung 10" auf, die sich von der Takterzeugungsschaltung 10 von 1 dadurch unterscheidet, dass sie eine Phasenregelschleife (PLL) 30 aufweist. Logikschaltungen 18 und andere Aspekte der Takterzeugungsschaltung 10" können denen gleich oder ähnlich sein, die unter Bezugnahme auf 1 beschrieben wurden. So können die Logikschaltungen 20a bis 20d in der Operationsschaltung 2 an anderen Positionen angeordnet sein, und die Mehrzahl von Ringoszillatoren 110a bis 110d kann in der Operationsschaltung 2 dementsprechend ebenfalls an anderen Positionen angeordnet sein.
Die PLL 30 kann ein PLL-Taktsignal PLL_CLK an einer Taktsteuerschaltung 102 der Takterzeugungsschaltung 10'' bereitstellen. Die Taktsteuerschaltung 102 kann auch oszillierende Signale von der Mehrzahl von Ringoszillatoren 110a bis 110d empfangen.
Gemäß einer Betriebsumgebung der Operationsschaltung 2 kann die Taktsteuerschaltung 102 ein Schalten an den oszillierenden Signalen, die aus der Mehrzahl von Ringoszillatoren 110a bis 110d empfangen werden, und am PLL-Taktsignal PLL_CLK, das von der PLL 30 empfangen wird, auf geeignete Weise durchführen, um ein Taktsignal CLK zum Betreiben der Betätigungsschaltung 2 zu erzeugen.
Nachstehend wird eine Betätigung der Taktsteuerschaltung 102 ausführlich unter Bezugnahme auf 9A und 9B beschrieben.
9A ist ein schematisches Diagramm, das ein Beispiel für eine Takterzeugungsschaltung 10'' gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt. Die Takterzeugungsschaltung 10'' (die ein anderes Beispiel für eine Halbleitervorrichtung gemäß der erfinderischen Idee ist), weist mindestens zwei Ringoszillatoren 110a und 110b, die PLL 30 und die Taktsteuerschaltung 102 auf. Um die Erläuterung einfach zu halten, werden in dieser Ausführungsform zwei Ringoszillatoren 110a und 110b erörtert, aber in anderen Variationen dieser Ausführungsform können mehr oder weniger als zwei Ringoszillatoren verwendet werden. Die Taktsteuerschaltung 102 unterscheidet sich von der oben beschriebenen Taktsteuerschaltung 100 durch eine modifizierte Erfassungsschaltung 120' und durch das Fehlen einer CPR-Schaltung und einer Kalibrierungsschaltung. Ein Beispiel für eine Konfiguration der Erfassungsschaltung 120' ist in 9B gezeigt.
Wie unter Bezugnahme auf 8 beschrieben wurde, ist die Mehrzahl von Ringoszillatoren 110a bis 110d in der Operationsschaltung 2 an anderen Stellen angeordnet. Wie in 8, 9A und 9B gemeinsam dargestellt ist, ist der erste Ringoszillator 110a an einer ersten Stelle angeordnet, die an die erste logische Schaltung 20a in der Operationsschaltung 2 angrenzt, und dafür ausgelegt, ein erstes oszillierendes Signal RO_OUT1 zu erzeugen. Außerdem ist der zweite Ringoszillator 110b an einer zweiten Stelle angeordnet, die an die zweite logische Schaltung 20b in der Operationsschaltung 2 angrenzt und die von der ersten Stelle verschieden ist, und dafür ausgelegt, ein zweites oszillierendes Signal RO_OUT2 zu erzeugen. Somit schlägt sich im ersten oszillierenden Signal RO_OUT1 eine erste Betriebsumgebung der ersten logischen Schaltung 20a nieder, und im zweiten oszillierenden Signal RO_OUT2 schlägt sich eine Betriebsumgebung der zweiten logischen Schaltung 20b nieder.
Die PLL 30 erzeugt ein PLL-Taktsignal PLL_CLK, das ein oszillierendes Signal mit einer vorgegebenen Frequenz ist, unabhängig von dem Ort, an dem die PLL 30 in der Operationsschaltung 2 angeordnet ist.
Die Erfassungsschaltung 120' kann auf Basis des ersten oszillierenden Signals RO_OUT1, das vom ersten Ringoszillator 110a ausgegeben wird, und des zweiten oszillierenden Signals RO_OUT2, das vom zweiten Ringoszillator 110b ausgegeben wird, ein Taktsignal CLK erzeugen, in dem sich eine lokale Variation niederschlägt, und kann auf Basis des PLL-Taktsignals PLL_CLK ein Taktsignal CLK erzeugen, das nicht mit der lokalen Variation in Beziehung steht.
Wenn beispielsweise ein Spannungsabfall in der ersten Logikschaltung 20a stattfindet, während die Operationsschaltung 2 von einem Taktsignal betätigt wird, das auf dem PLL-Taktsignal PLL_CLK basiert, dann kann die Erfassungsschaltung 120 ein Taktsignal CLK auf Basis des ersten oszillierenden Signals RO_OUT1, das vom ersten Ringoszillator 110a ausgegeben wird, erzeugen, um die lokale Variation zu berücksichtigen. Das heißt, der Spannungsabfall bewirkt eine lokale Wärmeableitung in großer Nähe zum ersten Ringoszillator 110a, aber nicht so sehr am zweiten Ringoszillator 110b. Die höhere Temperatur am ersten Ringoszillator 110a bewirkt, dass das erste oszillierende Signal RO_OUT1 mit einer langsameren Frequenz oszilliert als das zweite oszillierende Signal RO_OUT2 und das PLL-Taktsignal PLL_CLK.
Zu diesem Zweck kann die Erfassungsschaltung 120' die langsamsten von den Übergängen oder Oszillationen vom ersten oszillierenden Signals RO_OUT1, vom zweiten oszillierenden Signal RO_OUT2 und vom PLL-Taktsignal PLL_CLK nachverfolgen.
In dieser Ausführungsform kann das Taktsignal CLK, das von der Erfassungsschaltung 120' erzeugt wird, in den ersten Ringoszillator 110a und den zweiten Ringoszillator 110b zurückgekoppelt werden.
In manchen Ausführungsformen der erfinderischen Idee kann die Erfassungsschaltung 120 eine vorgegebene logische Verknüpfung am ersten oszillierenden Signal RO_OUT1, am zweiten oszillierenden Signal RO_OUT2 und am PLL-Taktsignal PLL_CLK durchführen, um das Taktsignal CLK zu erzeugen.
Wie in 9B gezeigt ist, kann die Erfassungsschaltung 120' zum Beispiel ein erstes Logikgatter 121, ein zweites Logikgatter 122, ein drittes Logikgatter 124 und ein viertes Logikgatter 125 aufweisen. Wie im Falle der zuvor beschriebenen Erfassungsschaltung 120 weist die gezeigte Erfassungsschaltung 120' ein C-Element-Design auf, das für die Handhabung asynchroner Eingaben verwendet wird und das einen früheren Ausgabezustand aufrechterhält, wenn zwei Eingaben ein bestimmtes Kriterium erfüllen. Insbesondere ist die Erfassungsschaltung 120' dafür ausgelegt, das Taktsignal CLK mit einer Frequenz auszugeben, die mit der langsamsten von den Oszillationsfrequenzen der drei asynchronen Eingangssignale RO_OUT1, RO_OUT2 und PLL_CLK im Wesentlichen übereinstimmt.
Insbesondere kann das erste Logikgatter 121 ein AND-Logikgatter mit mehreren Eingängen sein zur Durchführung einer ersten logischen Verknüpfung, zum Beispiel einer logischen AND-Verknüpfung, an einer Mehrzahl von Eingangssignalen. Das erste Logikgatter 121 führt die erste logische Verknüpfung am ersten oszillierenden Signal RO_OUT1, am zweiten oszillierenden Signal RO_OUT2 und am PLL-Taktsignal PLL_CLK durch und liefert das Ergebnissignal an das dritte Logikgatter 124.
Das zweite Logikgatter 122 kann ein OR-Logikgatter mit mehreren Eingängen sein zur Durchführung einer zweiten logischen Verknüpfung, zum Beispiel einer logischen OR -Verknüpfung, an einer Mehrzahl von Eingangssignalen. Das zweite Logikgatter 122 führt die zweite logische Verknüpfung am ersten oszillierenden Signal RO_OUT1, am zweiten oszillierenden Signal RO_OUT2 und am PLL-Taktsignal PLL_CLK durch und liefert das Ergebnissignal an das vierte Logikgatter 125.
Das dritte Logikgatter 124 kann ein OR-Logikgatter sein zur Durchführung einer dritten logischen Verknüpfung, zum Beispiel einer logischen OR-Verknüpfung, an zwei Eingangssignalen. Das dritte Logikgatter 124 führt die dritte logische Verknüpfung an einem Ausgangssignal des ersten Logikgatters 121 und einem Ausgangssignal des vierten Logikgatters 125 durch und liefert das Ergebnissignal als das Taktsignal CLK.
Das vierte Logikgatter 125 kann ein AND-Logikgatter sein zur Durchführung einer vierten logischen Verknüpfung, zum Beispiel einer logischen AND-Verknüpfung, an zwei Eingangssignalen. Das vierte Logikgatter 125 führt die vierte logische Verknüpfung an einem Ausgangssignal des zweiten Logikgatters 122 und einem Ausgangssignal des dritten Logikgatters 124 durch und liefert das Ergebnissignal an das dritte Logikgatter 124.
10 ist ein schematisches Diagramm zur Darstellung eines Halbleitersystems (einer Operationsschaltung) 3 gemäß einer Ausführungsform der vorliegenden erfinderischen Idee. Die Operationsschaltung 3 schließt die logischen Schaltungen 20a-20d, eine Takterzeugungsschaltung 10''' und eine Überwachungsschaltung 40 ein.
Die Überwachungsschaltung 40 ist eine Schaltung zur Überwachung einer wirklichen Leistung der Operationsschaltung 3 gemäß einer lokalen Variation und eine globalen Variation entsprechend PVT. Durch Überwachen der Operationsschaltung 3 mittels der Überwachungsschaltung 40 ist es möglich, eine Mindestbedingung für den Betrieb der Operationsschaltung 3 unter verschiedenen Bedingungen nachzuverfolgen und die Anpassung einer Speisespannung oder einer Frequenz eines Taktsignals, das an der Operationsschaltung 3 bereitgestellt wird, weiter zu erleichtern.
11 ist ein schematisches Diagramm, das ein Beispiel für eine Konfiguration der Überwachungsschaltung 40 gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt. Die Überwachungsschaltung 40 (die eine weitere Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden erfinderischen Idee ist) kann eine Monitorsteuerschaltung 400, eine Erfassungsschaltung 410 und einen Zähler 420 aufweisen.
Die Überwachungsschaltung 40 kann die Mehrzahl von Kritischer-Pfad-Replikationen 142a bis 142c aufweisen, die unter Bezugnahme auf 6 beschrieben wurden. Hierbei entsprechen die Kritischer-Pfad-Replikationen 142a bis 142c einer Replikationsschaltung, die einen kritischen Pfad verwendet, der einer PVT-Bedingung der Operationsschaltung 3 im Istzustand entspricht. Um die Erläuterung einfach zu halten, sind in dieser Ausführungsform zwei Kritischer-Pfad-Replikationen 142a und 142b bereitgestellt, aber die vorliegende erfinderische Idee ist nicht darauf beschränkt.
Wie ebenfalls in 6 gezeigt ist, kann die erste Kritischer-Pfad-Replikation 142a eine erste vorgegebene Bedingung, das heißt eine erste PVT-Bedingung, widerspiegeln. Zum Beispiel kann die erste Kritischer-Pfad-Replikation 142a eine Replikationsschaltung sein, die einen kritischen Pfad verwendet, der aus einer ersten Ecke extrahiert wurde.
Die zweite Kritischer-Pfad-Replikation 142b kann eine zweite vorgegebene Bedingung, das heißt eine zweite PVT-Bedingung, widerspiegeln. Zum Beispiel kann die zweite Kritischer-Pfad-Replikation 142b eine Replikationsschaltung sein, die einen kritischen Pfad verwendet, der aus einer zweiten Ecke oder einer dritten Ecke extrahiert wurde.
In manchen Ausführungsformen der vorliegenden erfinderischen Idee kann die Anzahl der Kritischer-Pfad-Replikationen 142a bis 142c auf eine Anzahl kritischer Pfade optimiert werden, die kleiner ist als die Anzahl kritischer Pfade, die aus allen Ecken extrahiert werden. Zum Beispiel kann die Mehrzahl von Kritischer-Pfad-Replikationen 142a bis 142c unter den kritischen Pfaden, die aus den Ecken extrahiert werden, nur ein Ergebnis einschließen, das von zusätzlichen Filterungspfaden erhalten wird, die in der Lage sind, eine Zeitsteuerungsabmeldebedingung zu erfüllen.
Die Monitorsteuerschaltung 400 erzeugt ein erstes Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL1 zum Auswählen der ersten Kritischer-Pfad-Replikation 142a und liefert das erzeugte erste Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL1 an die erste Kritischer-Pfad-Replikation 142a. Ebenso erzeugt die Monitorsteuerschaltung 400 ein zweites Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL2 zum Auswählen der zweiten Kritischer-Pfad-Replikation 142b und liefert das erzeugte zweite Kritischer-Pfad-Replikationsauswahlsignal CPR SEL2 an die zweite Kritischer-Pfad-Replikation 142b.
Die Monitorsteuerschaltung 400 liefert ferner das erste Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL1 und das zweite Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL2 an die Erfassungsschaltung 410.
Die Erfassungsschaltung 410 empfängt das erste Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL1 und das zweite Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL2 von der Monitorsteuerschaltung 400 und führt eine vorgegebene logische Verknüpfung am ersten oszillierenden Signal CPR_OUT1, am zweiten oszillierenden Signal CPR_OUT2, am ersten Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL1 und am zweiten Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL2 durch.
In dieser Ausführungsform kann das Ausgangssignal CLK1, das von der Erfassungsschaltung 120 erzeugt wird, in die erste Kritischer-Pfad-Replikation 142a und die zweite Kritischer-Pfad-Replikation 142b zurückgekoppelt werden.
12 ist ein schematisches Diagramm, das ein Beispiel für eine Erfassungsschaltung 410 der Überwachungsschaltung 40 gemäß einer Ausführungsform der vorliegenden erfinderischen Idee darstellt. Die Erfassungsschaltung 410 kann ein erstes Logikgatter 411, ein zweites Logikgatter 412, ein drittes Logikgatter 414 und ein viertes Logikgatter 415 aufweisen.
Das erste Logikgatter 411 kann ein AND-Logikgatter mit mehreren Eingängen sein zur Durchführung einer ersten logischen Verknüpfung, zum Beispiel einer logischen AND-Verknüpfung, an einer Mehrzahl von ersten Signalen. Das erste Logikgatter 411 führt die erste logische Verknüpfung an der Mehrzahl von ersten Signalen durch und liefert das Ergebnissignal an das dritte Logikgatter 414.
Das zweite Logikgatter 412 kann ein OR-Logikgatter mit mehreren Eingängen sein zur Durchführung einer zweiten logischen Verknüpfung, zum Beispiel einer logischen OR-Verknüpfung, an einer Mehrzahl von zweiten Signalen. Das zweite Logikgatter 412 führt die zweite logische Verknüpfung an der Mehrzahl von zweiten Signalen durch und liefert das Ergebnissignal an das vierte Logikgatter 415.
Das dritte Logikgatter 414 kann ein OR-Logikgatter sein zur Durchführung einer dritten logischen Verknüpfung, zum Beispiel einer logischen OR-Verknüpfung, an zwei Eingangssignalen. Das dritte Logikgatter 414 führt die dritte logische Verknüpfung an einem Ausgangssignal des ersten Logikgatters 411 und einem Ausgangssignal des vierten Logikgatters 415 durch und liefert das Ergebnissignal als das Taktsignal CLK.
Das vierte Logikgatter 415 kann ein AND-Logikgatter mit mehreren Eingängen sein zur Durchführung einer vierten logischen Verknüpfung, zum Beispiel einer logischen AND-Verknüpfung, an zwei Eingangssignalen. Das vierte Logikgatter 415 führt die vierte logische Verknüpfung an einem Ausgangssignal des zweiten Logikgatters 412 und einem Ausgangssignal des dritten Logikgatters 414 durch und liefert das Ergebnissignal an das dritte Logikgatter 414.
Hierbei schließt die Mehrzahl von ersten Signalen ein Ausgangssignal ein, das durch Durchführen einer fünften logischen Verknüpfung, beispielsweise einer logischen OR-Verknüpfung, am ersten oszillierenden Signal CPR_OUT1 und einem invertierten Signal des ersten Kritischer-Pfad-Replikationsauswahlsignals CPR_SEL1 erhalten wird, und schließt ein Ausgangssignal ein, das durch Durchführen der fünften logischen Verknüpfung am zweiten oszillierenden Signal CPR_OUT2 und an einem invertierten Signal des zweiten Kritischer-Pfad-Replikationsauswahlsignals CPR_SEL2 erhalten wird.
Die Mehrzahl von zweiten Signalen schließt ein Ausgangssignal ein, das durch Durchführen einer sechsten logischen Verknüpfung, beispielsweise einer logischen AND-Verknüpfung, am ersten oszillierenden Signal CPR_OUT1 und am ersten Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL1 erhalten wird, und schließt ein Ausgangssignal ein, das durch Durchführen der sechsten logischen Verknüpfung am zweiten oszillierenden Signal CPR_OUT2 und am zweiten Kritischer-Pfad-Replikationsauswahlsignal CPR_SEL2 erhalten wird.
Gemäß den oben beschriebenen verschiedenen Ausführungsformen der vorliegenden erfinderischen Idee ist es möglich, eine lokale Variation und eine globale Variation zu überwinden, die PVT-bedingt sind, während ein Spielraum verkleinert wird, der nötig ist, damit ein Taktsignal eine Halbleiterschaltung betreiben kann, wodurch die Leistung der Halbleiterschaltung verbessert wird und ihr Leistungsverbrauch verringert wird.
Obwohl die erfinderische Idee konkret unter Bezugnahme auf Ausführungsbeispiele gezeigt und beschrieben worden ist, wird ein Durchschnittsfachmann verstehen, dass verschiedene Änderungen an ihrer Form und an Details vorgenommen werden können, ohne vom Gedanken und Bereich des beanspruchten Gegenstands abzuweichen, der von den folgenden Ansprüchen und ihren Äquivalenten definiert wird.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 1020170133562 [0001]
KR 1020170152061 [0001]

Claims

Halbleitervorrichtung, aufweisend: einen ersten Ringoszillator (110a), der an einem ersten Ort angeordnet ist und dafür ausgelegt ist, ein erstes oszillierendes Signal (RO_OUT1) zu erzeugen; einen zweiten Ringoszillator (110b), der an einem zweiten Ort angeordnet und dafür ausgelegt ist, ein zweites oszillierendes Signal (RO_OUT2) zu erzeugen, wobei der erste Ort näher als der zweite Ort an einer ersten logischen Schaltung (20a) einer Operationsschaltung (1) liegt und der zweite Ort näher als der erste Ort an einer zweiten logischen Schaltung (20b) der Operationsschaltung (1; 3) liegt; eine Erfassungsschaltung (120), die dafür ausgelegt ist, durch Durchführen einer vorgegebenen logischen Verknüpfung an dem ersten oszillierenden Signal (RO_OUT1) und an dem zweiten oszillierenden Signal (RO_OUT2) ein erstes Taktsignal (CLKO) zu erzeugen; und eine Kalibrierungsschaltung (130), die dafür ausgelegt ist, ein zweites Taktsignal (CLK) zu erzeugen zum Betreiben der Operationsschaltung (1) durch Empfangen des ersten Taktsignals (CLKO) von der Erfassungsschaltung (120) und Durchführen einer Verzögerungssteuerung an sowohl dem ersten Ringoszillator (110a) als auch an dem zweiten Ringoszillator (110b).
Halbleitervorrichtung nach Anspruch 1, wobei das erste Taktsignal (CLKO), das von der Erfassungsschaltung (120) erzeugt wird, in den ersten Ringoszillator (110a) und den zweiten Ringoszillator (110b) zurückgekoppelt wird, um zu bewirken, dass sowohl der erste Ringoszillator (110a) als auch der zweite Ringoszillator (110b) oszillieren.
Halbleitervorrichtung nach Anspruch 1, wobei die Kalibrierungsschaltung (130) an dem ersten Ringoszillator (110a) und an dem zweiten Ringoszillator (110b) ein Verzögerungssteuersignal (DC) zur Durchführung der Verzögerungssteuerung sowohl des ersten Ringoszillators (110a) als auch des zweiten Ringoszillators (110b) bereitstellt.
Halbleitervorrichtung nach Anspruch 3, wobei der erste Ringoszillator (110a) und der zweite Ringoszillator (110b) eine erste Oszillationsperioden-Anpassungsschaltung (114) zum Anpassen einer Oszillationsperiode an eine erste Einheitsperiode und eine zweite Oszillationsperioden-Anpassungsschaltung (116) zum Anpassen der Oszillationsperiode an eine zweite Einheitsperiode, die kleiner ist als die erste Einheitsperiode, aufweisen, und wobei das Verzögerungssteuersignal (DC) die erste Oszillationsperioden-Anpassungsschaltung (114) und die zweite Oszillationsperioden-Anpassungsschaltung (116) steuert.
Halbleitervorrichtung nach Anspruch 1, wobei das erste oszillierende Signal (RO_OUT1) und das zweite oszillierende Signal (RO_OUT2) asynchrone Signale sind und die Erfassungsschaltung (120) eine Schaltung vom C-Element-Typ ist, die dafür ausgelegt ist, das erste Taktsignal (CLKO) mit einer Frequenz auszugeben, die mit einer langsamsten von den Oszillationsfrequenzen des ersten und des zweiten oszillierenden Signals (RO_OUT1, RO_OUT2) übereinstimmt.
Halbleitervorrichtung nach Anspruch 1, wobei die Kalibrierungsschaltung (130) an dem ersten Ringoszillator (110a) und an dem zweiten Ringoszillator (110b) ein Aktivierungssignal (EN) bereitstellt, um nur einen von dem ersten Ringoszillator (110a) und dem zweiten Ringoszillator (110b) zu aktivieren, um das erste oder das zweite oszillierende Signal (RO_OUT1, RO_OUT2) an die Erfassungsschaltung (120) ausgeben zu lassen.
Halbleitervorrichtung nach Anspruch 6, wobei die Kalibrierungsschaltung (130) ein Ringoszillator-Auswahlsignal (RO_SEL) an der Erfassungsschaltung (120) bereitstellt und von der Erfassungsschaltung (120) das erste Taktsignal (CLKO) empfängt, das eine Taktfrequenz aufweist, die mit dem ersten oder dem zweiten oszillierenden Signal (RO_OUT1, RO_OUT2) übereinstimmt, das von dem Ringoszillator ausgegeben wird, der durch das Aktivierungssignal (EN) aktiviert worden ist.
Halbleitervorrichtung nach Anspruch 7, wobei die Erfassungsschaltung (120) ein erstes Logikgatter (121), ein zweites Logikgatter (122), ein drittes Logikgatter (124) und ein viertes Logikgatter (125) aufweist, wobei das erste Logikgatter (121) und das zweite Logikgatter (122) eine erste logische Verknüpfung bzw. eine zweite logische Verknüpfung am ersten oszillierenden Signal (RO_OUT1) und am zweiten oszillierenden Signal (RO_OUT2) durchführen, wobei das dritte Logikgatter (124) eine dritte logische Verknüpfung an einem Ausgangssignal des ersten Logikgatters (121) und einem Ausgangssignal des vierten Logikgatters (125) durchführt und wobei das vierte Logikgatter (125) eine vierte logische Verknüpfung an einem Ausgangssignal des zweiten Logikgatters (122), einem invertierten Signal des Ringoszillator-Auswahlsignals (RO_SEL) und einem Ausgangssignal des dritten Logikgatters (124) durchführt.
Halbleitervorrichtung nach Anspruch 1, ferner eine Kritischer-Pfad-Replikationsschaltung (140) aufweisend, um das erste Taktsignal (CLKO) von der Erfassungsschaltung (120) zu empfangen und zu überprüfen, ob ein Zeitsteuerungsfehler im ersten Taktsignal (CLKO) auf einer Mehrzahl von kritischen Pfaden aufgetreten ist.
Halbleitervorrichtung nach Anspruch 9, wobei die Kritischer-Pfad-Replikationsschaltung (140) eine erste Kritischer-Pfad-Replikation (142a), die eine erste vorgegebene Bedingung widerspiegelt, und eine zweite Kritischer-Pfad-Replikation (142b), die eine zweite vorgegebene Bedingung widerspiegelt, aufweist.
Halbleitervorrichtung nach Anspruch 1, wobei sich im ersten Taktsignal eine erste Betriebsumgebung der ersten logischen Schaltung (20a) auf Basis einer Frequenz des ersten oszillierenden Signals (RO_OUT1) niederschlägt und sich eine zweite Betriebsumgebung der zweiten logischen Schaltung (20b) auf Basis einer Frequenz des zweiten oszillierenden Signals (RO_OUT2) niederschlägt.
Halbleitervorrichtung nach Anspruch 1, ferner eine Lookup-Tabelle (LUT) aufweisend, auf die von der Kalibrierungsschaltung (130) zugegriffen wird, und wobei die Kalibrierungsschaltung (130) dafür ausgelegt ist, vorab gespeicherte Daten von der Lookup-Tabelle zu empfangen und eine Verzögerungssteuerung an sowohl dem ersten Ringoszillator (110a) als auch dem zweiten Ringoszillator (110b) zumindest zum Teil auf Basis der vorab gespeicherten Daten durchzuführen.
Halbleitervorrichtung, aufweisend: einen ersten Ringoszillator (110a), der an einem ersten Ort angeordnet ist und dafür ausgelegt ist, ein erstes oszillierendes Signal (RO_OUT1) zu erzeugen; einen zweiten Ringoszillator (110b), der an einem zweiten Ort angeordnet und dafür ausgelegt ist, ein zweites oszillierendes Signal (RO_OUT2) zu erzeugen, wobei der erste Ort näher als der zweite Ort an einer ersten logischen Schaltung (20a) einer Operationsschaltung (2) liegt und der zweite Ort näher als der erste Ort an einer zweiten logischen Schaltung (20b) der Operationsschaltung (2) liegt; eine Phasenregelschleife (PLL) (30), die an einem dritten Ort angeordnet und dafür ausgelegt ist, ein PLL-Taktsignal (PLL_CLK) zu erzeugen; und eine Erfassungsschaltung (120'), die dafür ausgelegt ist, eine vorgegebene logische Verknüpfung an dem ersten oszillierenden Signal (RO_OUT1), an dem zweiten oszillierenden Signal (RO_OUT2) und an dem PLL-Taktsignal (PLL_CLK) durchzuführen, um ein Taktsignal (CLK) zum Betreiben der Operationsschaltung (2) zu erzeugen.
Halbleitervorrichtung nach Anspruch 13, wobei das Taktsignal, das von der Erfassungsschaltung (120) erzeugt wird, in den ersten Ringoszillator (110a) und den zweiten Ringoszillator (110b) zurückgekoppelt wird.
Halbleitervorrichtung nach Anspruch 13, wobei die Erfassungsschaltung (120') ein erstes Logikgatter (121), ein zweites Logikgatter (122), ein drittes Logikgatter (124) und ein viertes Logikgatter (125) aufweist, wobei das erste Logikgatter (121) und das zweite Logikgatter (122) eine erste logische Verknüpfung bzw. eine zweite logische Verknüpfung am ersten oszillierenden Signal (RO_OUT1), am zweiten oszillierenden Signal (RO_OUT2) und am PLL-Taktsignal (PLL_CLK) durchführen, wobei das dritte Logikgatter (124) eine dritte logische Verknüpfung an einem Ausgangssignal des ersten Logikgatters (121) und einem Ausgangssignal des vierten Logikgatters (125) durchführt und wobei das vierte Logikgatter (125) eine vierte logische Verknüpfung an einem Ausgangssignal des zweiten Logikgatters (122) und einem Ausgangssignal des dritten Logikgatters (124) durchführt.
Halbleitervorrichtung nach Anspruch 13, wobei das erste oszillierende Signal (RO_OUT1) eine erste Betriebsumgebung der ersten logischen Schaltung (20a) widerspiegelt und das zweite oszillierende Signal (RO_OUT2) eine zweite Betriebsumgebung der zweiten logischen Schaltung (20b) widerspiegelt.
Halbleitervorrichtung, aufweisend: eine Kritischer-Pfad-Replikation (142a), die dafür ausgelegt ist, ein erstes oszillierendes Signal (CPR OUT1) zu erzeugen durch Widerspiegeln einer ersten Bedingung, die mit einer ersten logischen Schaltung (20a) in einer Operationsschaltung (3) assoziiert ist; eine zweite Kritischer-Pfad-Replikation (142b), die dafür ausgelegt ist, ein zweites oszillierendes Signal (CPR_OUT2) zu erzeugen durch Widerspiegeln einer zweiten Bedingung, die mit einer zweiten logischen Schaltung (20b) in der Operationsschaltung (3) assoziiert ist; eine Monitorsteuerschaltung (400), die dafür ausgelegt ist, ein erstes Kritischer-Pfad-Replikationsauswahlsignal (CPR_SEL1) zum Auswählen der ersten Kritischer-Pfad-Replikation (142a) zu erzeugen, das erzeugte erste Kritischer-Pfad-Replikationsauswahlsignal (CPR_SEL1) an die erste Kritischer-Pfad-Replikation (142a) bereitzustellen, ein zweites Kritischer-Pfad-Replikationsauswahlsignal (CPR_SEL2) zu erzeugen und das erzeugte zweite Kritischer-Pfad-Replikationsauswahlsignal (CPR_SEL2) an der zweiten Kritischer-Pfad-Replikation (142b) bereitzustellen; und eine Erfassungsschaltung (410), die dafür ausgelegt ist, das erste Kritischer-Pfad-Replikationsauswahlsignal (CPR_SELl) und das zweite Kritischer-Pfad-Replikationsauswahlsignal (CPR_SEL2) von der Monitorsteuerschaltung (400) zu empfangen und eine vorgegebene logische Verknüpfung am ersten oszillierenden Signal (CPR_OUT1), am zweiten oszillierenden Signal (CPR_OUT2), am ersten Kritischer-Pfad-Replikationsauswahlsignal (CPR_SEL1) und am zweiten Kritischer-Pfad-Replikationsauswahlsignal (CPR_SEL2) durchzuführen, um ein Überwachungssignal (MON_OUT) zum Überwachen der Operationsschaltung (3) zu erzeugen.
Halbleitervorrichtung nach Anspruch 17, wobei ein Ausgangssignal, das von der Erfassungsschaltung (410) erzeugt wird, zu der ersten Kritischer-Pfad-Replikation (142a) und zu der zweiten Kritischer-Pfad-Replikation (142b) rückgekoppelt wird.
Halbleitervorrichtung nach Anspruch 17, wobei die Erfassungsschaltung (410) ein erstes Logikgatter (411), ein zweites Logikgatter (412), ein drittes Logikgatter (413) und ein viertes Logikgatter (414) aufweist, wobei das erste Logikgatter (411) eine erste logische Verknüpfung an einer Mehrzahl von ersten Signalen durchführt, wobei das zweite Logikgatter (412) eine zweite logische Verknüpfung an einer Mehrzahl von zweiten Signalen durchführt, wobei das dritte Logikgatter (414) eine dritte logische Verknüpfung an einem Ausgangssignal des ersten Logikgatters (411) und einem Ausgangssignal des zweiten Logikgatters durchführt, wobei das vierte Logikgatter (415) eine vierte logische Verknüpfung an einem Ausgangssignal des zweiten Logikgatters (412) und einem Ausgangssignal des dritten Logikgatters (414) durchführt, wobei die Mehrzahl von ersten Signalen ein Ausgangssignal einschließt, das durch Durchführen einer fünften logischen Verknüpfung am ersten oszillierenden Signal (CPR_OUT1) und an einem invertierten Signal des ersten Kritischer-Pfad-Replikationsauswahlsignals (CPR_SEL1) erhalten wird, und ein Ausgangssignal einschließt, das durch Durchführen der fünften logischen Verknüpfung am zweiten oszillierenden Signal (CPR_OUT2) und an einem invertierten Signal des zweiten Kritischer-Pfad-Replikationsauswahlsignals (CPR_SEL2) erhalten wird, und wobei die Mehrzahl von zweiten Signalen ein Ausgangssignal einschließt, das durch Durchführen einer sechsten logischen Verknüpfung am ersten oszillierenden Signal (CPR OUT1) und am ersten Kritischer-Pfad-Replikationsauswahlsignal (CPR_SEL1) erhalten wird, und ein Ausgangssignal einschließt, das durch Durchführen der sechsten logischen Verknüpfung am zweiten oszillierenden Signal (CPR_OUT2) und am zweiten Kritischer-Pfad-Replikationsauswahlsignal (CPR_SEL) erhalten wird.
Halbleitervorrichtung nach Anspruch 17, wobei sich im ersten oszillierenden Signal (CPR_OUT1) eine erste Betriebsumgebung der ersten logischen Schaltung (20a) niederschlägt und sich im zweiten oszillierenden Signal (CPR_OUT2) eine zweite Betriebsumgebung der zweiten logischen Schaltung (20b) niederschlägt.