DE102008039882A1 - LCD-Treiber-IC und Verfahren zu dessen Herstellung - Google Patents

LCD-Treiber-IC und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102008039882A1
DE102008039882A1 DE102008039882A DE102008039882A DE102008039882A1 DE 102008039882 A1 DE102008039882 A1 DE 102008039882A1 DE 102008039882 A DE102008039882 A DE 102008039882A DE 102008039882 A DE102008039882 A DE 102008039882A DE 102008039882 A1 DE102008039882 A1 DE 102008039882A1
Authority
DE
Germany
Prior art keywords
conductivity type
ion implantation
region
gate
drift region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008039882A
Other languages
English (en)
Inventor
Duck Ki Bucheon Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008039882A1 publication Critical patent/DE102008039882A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

Es wird ein LCD-Treiber-IC offenbart. Der LCD-Treiber-IC kann eine Wanne eines ersten Leitungstyps enthalten, die in einem Substrat ausgebildet ist, einen Drift-Bereich eines zweiten Leitungstyps, der in der Wanne des ersten Leitungstyps ausgebildet ist, eine erste Isolationsschicht, die im Drift-Bereich des zweiten Leitungstyps ausgebildet ist, ein Gate, das auf dem Substrat an einer ersten Seite der ersten Isolationsschicht ausgebildet ist, und einen ersten Ionenimplantationsbereich des zweiten Leitungstyps, der im Drift-Bereich des zweiten Leitungstyps zwischen der ersten Isolationsschicht und dem Gate ausgebildet ist.

Description

  • HINTERGRUND
  • Ein LDI ist ein integrierter Treiber-Schaltkreis (IC) für eine Flüssigkristallanzeige (LCD). Der LDI steuert jeden Abschnitt eines Bildschirms einer LCD, die in eine Vielzahl von Abschnitten unterteilt ist. Für jedes Panel werden im Allgemeinen mehrere LDIs benutzt.
  • Ein Leistungs-IC, der bei einer hohen Spannung betrieben wird, erfordert einen hohen Strom. LDIs enthalten oft Leistungs-ICs.
  • Ein IC für hohe Spannungen, der als Leistungs-IC dienen kann, der einen hohen Strom benötigt, hat jedoch große Abmessungen und einen hohen Verlust.
  • Verringert man die Abmessungen und den hohen Verlust des ICs für hohe Spannungen, kann sich die Strom-Effizienz verringern.
  • Die Strom-Effizienz des ICs für hohe Spannungen kann sich verringern, weil die Stromdichte in einem Drift-Bereich, der zum Zweck von Resurf (Reduced Surface Field, verkleinertes Oberflächenfeld) ausgebildet wird, wegen der kleinen Dotierungsrate des Drift-Bereichs klein wird.
  • Daher besteht in der Technik ein Bedarf für einen verbesserten Leistungs-IC.
  • KURZE ZUSAMMENFASSSUNG
  • Ausführungen der vorliegenden Erfindung liefern einen LCD-Treiber-IC, der eine geringe Abmessung hat, der eine hohe Strom-Effizienz erzielen kann, und ein Verfahren zu dessen Herstellung.
  • Ein LCD-Treiber-IC gemäß einer Ausführung enthält eine Wanne eines ersten Leitungstyps, die in einem Substrat ausgebildet ist, einen Drift-Bereich eines zweiten Leitungstyps, der in der Wanne des ersten Leitungstyps ausgebildet ist, eine erste Isolationsschicht, die im Drift-Bereich des zweiten Leitungstyps ausgebildet ist, ein Gate, das auf dem Substrat auf einer ersten Seite der ersten Isolationsschicht ausgebildet ist, und einen ersten Ionenimplantationsbereich des zweiten Leitungstyps, der im Drift-Bereich des zweiten Leitungstyps zwischen der ersten Isolationsschicht und dem Gate ausgebildet ist.
  • Ein Verfahren zur Herstellung eines LCD-Treiber-ICs gemäß einer Ausführung kann umfassen: Ausbilden einer Wanne eines ersten Leitungstyps in einem Substrat, Ausbilden eines Drift-Bereichs eines zweiten Leitungstyps in der Wanne des ersten Leitungstyps, Ausbilden einer ersten Isolationsschicht im Drift-Bereich des zweiten Leitungstyps, Ausbilden eines Gates auf dem Substrat auf einer ersten Seite der ersten Isolationsschicht, und Ausbilden eines ersten Ionenimplantationsbereichs des zweiten Leitungstyps im Drift-Bereich des zweiten Leitungstyps zwischen der ersten Isolationsschicht und dem Gate.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnitts-Ansicht eines LCD-Treiber-ICs gemäß einer Ausführung der vorliegenden Erfindung.
  • 2 bis 3 sind Querschnitts-Ansichten, die eine Prozedur zur Herstellung eines LCD-Treiber-ICs gemäß einer Ausführung der vorliegenden Erfindung zeigen.
  • DETAILLIERTE BESCHREIBUNG
  • Im Folgenden werden Ausführungen eines Verfahrens zur Herstellung eines LCD-Treiber-ICs mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • In der Beschreibung der Ausführungen versteht sich, dass wenn eine Schicht (ein Film) als "auf" einer anderen Schicht oder einem Substrat bezeichnet wird, sie direkt auf der anderen Schicht oder dem Substrat liegen kann, oder dazwischen liegende Schichten vorhanden sein können. Ferner versteht sich, dass wenn eine Schicht als "unter" einer anderen Schicht bezeichnet wird, sie direkt unter einer anderen Schicht liegen kann, oder eine oder mehrere dazwischen liegende Schichten vorhanden sein können. Zusätzlich dazu versteht sich, dass wenn eine Schicht als "zwischen" zwei Schichten bezeichnet wird, sie die einzige Schicht zwischen den Schichten sein kann, oder ein oder mehrere dazwischen liegende Schichten vorhanden sein können.
  • In der folgenden Beschreibung wird ein erster Leitungstyp als P-Typ bezeichnet, und ein zweiter Leitungstyp wird als N-Typ bezeichnet. Der Umfang der vorliegenden Erfindung ist jedoch nicht darauf beschränkt.
  • Mit Bezug auf 1 enthält ein integrierter Treiber-Schaltkreis (IC) für eine Flüssigkristallanzeige (LCD) gemäß einer Ausführung eine Wanne eines ersten Leitungstyps 120, die in einem Substrat 110 ausgebildet ist, einen Drift-Bereich eines zweiten Leitungstyps 130, der in der Wanne des ersten Leitungstyps 120 ausgebildet ist, eine erste Isolationsschicht 140a, die im Drift-Bereich des zweiten Leistungstyps 130 ausgebildet ist, ein Gate 150, das auf einer Seite der ersten Isolationsschicht 140a ausgebildet ist, und einen ersten Ionenimplantationsbereich des zweiten Leitungstyps 170a, der im Drift-Bereich des zweiten Leitungstyps 130 zwischen der ersten Isolationsschicht 140a und dem Gate 150 ausgebildet ist.
  • In einer weiteren Ausführung kann der LCD-Treiber-IC einen zweiten Ionenimplantationsbereich des zweiten Leitungstyps 170b enthalten, der im Drift-Bereich des zweiten Leitungstyps 130 an der anderen Seite der ersten Isolationsschicht 140a ausgebildet ist. Somit kann ein Ionenimplantationsbereich eines zweiten Leitungstyps 170 bereitgestellt werden, der den ersten Ionenimplantationsbereich des zweiten Leitungstyps 170a und den zweiten Ionenimplantationsbereich des zweiten Leitungstyps 170b umfasst.
  • An den lateralen Seiten des Gates 150 kann ein Spacer 160 ausgebildet werden.
  • Zusätzlich dazu kann eine zweite Isolationsschicht 140b neben der Wanne des ersten Leistungstyps 120 und dem Drift-Bereich des zweiten Leitungstyps 130 ausgebildet werden. Die zweite Isolationsschicht 140b kann um den Drift-Bereich des zweiten Leitungstyps 150 am Rand der Wanne des ersten Leitungstyps 120 ausgebildet werden. Somit kann eine Isolationsschicht 140 bereitgestellt werden, die die erste Isolationsschicht 140a und die zweite Isolationsschicht 140b umfasst.
  • Gemäß einer Ausführung kann die erste Isolationsschicht 140a in Kanalrichtung des Drift-Bereichs 130 ausgebildet werden, so dass ein im Substrat ausgebildeter Strompfad beträchtlich vergrößert werden kann. Somit kann der kleine Drift-Bereich als großer Drift-Bereich dienen.
  • Im Einzelnen kann die Größe des Leistungs-ICs verringert werden, indem die erste Isolationsschicht 140a in Kanalrichtung des Drift-Bereichs 130 ausgebildet wird, der als Source oder Drain bei einer hohen Spannung dient.
  • Somit kann der Drift-Bereich 130 als verkleinertes Oberflächenfeld (Reduced Surface Field, Resurf) dienen. Dabei kann der kleine Drift-Bereich als großer Drift-Bereich dienen. Im Einzelnen fließt Strom durch die Oberfläche des Silizium-Substrates, und die Isolationsschicht wird auf dem Substrat so ausgebildet, dass der Strompfad auf der Oberfläche des Substrates vergrößert werden kann, wodurch es ermöglicht wird, dass der kleine Drift-Bereich als großer Drift-Bereich dient.
  • Ferner wird die erste Isolationsschicht in dem Bereich bereitgestellt, in dem das elektrische Feld ausgebildet wird, wodurch das elektrische Feld verteilt wird.
  • Gemäß einer Ausführung wird ein Ionenimplantationsbereich mit hoher Konzentration 170a "A" im Drift-Bereich 130 zwischen der ersten Isolationsschicht 140a und dem Gate 150 ausgebildet, so dass die Stromdichte des IC für hohe Spannungen er höht werden kann. Somit kann die hohe Strom-Leistungsfähigkeit des IC für hohe Spannungen sichergestellt werden.
  • Im Einzelnen wird, wenn der Ionenimplantationsbereich mit hoher Konzentration 170a ausgebildet wird, ein Bauelement für den Leistungs-IC ausgebildet. Bei dem IC für hohe Spannungen nach dem Stand der Technik werden Ionenimplantationsbereiche mit hoher Konzentration, wie ein hoch dotierter N-Typ-Bereich (HN+) oder ein hoch dotierter P-Typ-Bereich (HP+) eingeschränkt in einem vorher festgelegten Bereich ausgebildet.
  • Gemäß einer Ausführung ist jedoch der N-Typ- oder P-Typ-Bereich des Bauelementes für hohe Spannungen offen, so dass der Ionenimplantationsbereich mit hoher Konzentration darin ausgebildet werden kann. Das heißt, ein schmaler definierter offener Bereich für die Implantation ist nicht mehr erforderlich.
  • Zum Beispiel kann der Ionenimplantationsbereich hoher Konzentration (N+ oder P+, 170) im N-Typ-Bereich oder im P-Typ-Bereich ausgebildet werden, indem der an der lateralen Seite des Gates 150 ausgebildete Spacer 160 als Puffer benutzt wird.
  • Das heißt, in dem Sperrschicht-Profil, wie in 1 gezeigt, kann ein Ionenimplantationsbereich hoher Konzentration im Bereich "A" ausgebildet werden, so dass die hohe Stromdichte des Leistungs-ICs sichergestellt werden kann. Nach dem Stand der Technik wird durch eine niedrige Dosis von Ionen im Drift-Bereich die Stromdichte klein. Gemäß Ausführungen der vorliegenden Erfindung wird der Ionenimplantationsbereich ho her Konzentration im Bereich "A" ausgebildet, so dass die Stromdichte erhöht werden kann.
  • Im Folgenden wird ein Verfahren zur Herstellung eines LCD-Treiber-ICs gemäß einer Ausführung mit Bezug auf die 2 und 3 beschrieben.
  • Mit Bezug auf 2 kann eine Wanne eines ersten Leitungstyps 120 im Substrat 110 ausgebildet werden. Zum Beispiel können P-Typ-Ionen in das Substrat 110 implantiert und dann hineingetrieben werden, um die P-Wanne 120 für hohe Spannungen auszubilden.
  • Als Nächstes kann ein Drift-Bereich eines zweiten Leitungstyps 130 in der Wanne des ersten Leitungstyps 120 ausgebildet werden. Zum Beispiel können N-Typ-Ionen in die P-Wanne 120 implantiert und dann hineingetrieben werden, um einen N-Typ-Drift-Bereich 130 für hohe Spannungen auszubilden.
  • Dann kann eine Isolationsschicht 140 ausgebildet werden. Die Isolationsschicht 140 kann eine erste Isolationsschicht 140a, die im Drift-Bereich des zweiten Leitungstyps 130 ausgebildet ist, und eine zweite Isolationsschicht 140b am Rand des Drift-Bereichs des zweiten Leitungstyps 130 umfassen.
  • Die Isolationsschicht 140 kann zum Beispiel unter Verwendung eines Flachgrabenisolations-(STI)-Prozesses ausgebildet werden.
  • Gemäß einer Ausführung kann die erste Isolationsschicht 140a in Kanalrichtung des Drift-Bereichs 130 ausgebildet werden, so dass der im Substrat ausgebildete Strompfad beträchtlich vergrößert werden kann. Somit kann der kleine Drift-Bereich als großer Drift-Bereich dienen.
  • Mit Bezug auf 3 kann ein Gate 150 an einer Seite der ersten Isolationsschicht 140a ausgebildet werden. Zum Beispiel kann das Gate 150 auf der Wanne 120 des ersten Leitungstyps eines Bereichs neben dem Drift-Bereich des zweiten Leitungstyps 130 ausgebildet werden.
  • Als Nächstes kann an den lateralen Seiten des Gates 150 ein Spacer 160 ausgebildet werden.
  • Ein Ionenimplantationsbereich 170 mit hoher Konzentration des zweiten Leitungstyps kann ausgebildet werden, indem Ionen in das Substrat implantiert werden, wobei der Spacer 160 als Puffer benutzt wird.
  • Zum Beispiel kann, indem Ionen des zweiten Leitungstyps in das Substrat implantiert werden, der erste Ionenimplantationsbereich des zweiten Leitungstyps 170a im Drift-Bereich des zweiten Leitungstyps 130 zwischen der ersten Isolationsschicht 140a und dem Gate 150 ausgebildet werden.
  • Ferner kann ein zweiter Ionenimplantationsbereich des zweiten Leitungstyps 170b im Drift-Bereich des zweiten Leitungstyps 130 auf der anderen Seite der ersten Isolationsschicht 140a ausgebildet werden.
  • Dabei können der erste Ionenimplantationsbereich des zweiten Leitungstyps 170a und der zweite Ionenimplantationsbereich des zweiten Leitungstyps 170b gleichzeitig oder nacheinander ausgebildet werden.
  • Gemäß einer Ausführung wird der Ionenimplantationsbereich mit hoher Konzentration 170a "A" im Drift-Bereich 130 zwischen der ersten Isolationsschicht 140a und dem Gate 150 ausgebildet, so dass die Stromdichte des IC für hohe Spannungen erhöht werden kann. Somit kann die hohe Strom-Leistungsfähigkeit des IC für hohe Spannungen sichergestellt werden.
  • Gemäß Ausführungen des LCD-Treiber-ICs und der Verfahrens zu dessen Herstellung wird ferner eine Isolationsschicht in Kanalrichtung des Drift-Bereichs ausgebildet, so dass der im Substrat ausgebildete Strompfad beträchtlich vergrößert werden kann, wodurch es ermöglicht wird, dass der kleine Drift-Bereich als großer Drift-Bereich dient.
  • Gemäß einer Ausführung wird ferner der Ionenimplantationsbereich mit hoher Konzentration im Drift-Bereich zwischen der Isolationsschicht und dem Gate ausgebildet, so dass die Stromdichte des IC für hohe Spannungen erhöht werden kann. Somit kann die hohe Strom-Leistungsfähigkeit des IC für hohe Spannungen sichergestellt werden.
  • In der vorliegenden Beschreibung bedeutet jeder Verweis auf "eine Ausführung", "Ausführung", "beispielhafte Ausführung", usw., dass ein spezielles Merkmal, eine Struktur oder eine Eigenschaft, welches bzw. welche in Verbindung mit der Ausführung beschrieben wird, in mindestens einer Ausführung der Erfindung enthalten ist. Das Auftreten derartiger Ausdrucksweisen an verschiedenen Stellen in der Beschreibung verweist nicht notwendig sämtlich auf die gleiche Ausführung. Ferner sei bemerkt, dass, wenn ein besonderes Merkmal, eine Struktur oder eine Eigenschaft beschrieben wird, es sich innerhalb des Bereichs der Möglichkeiten eines Fachmanns befindet, ein der artiges Merkmal, eine Struktur oder ein Kennmerkmal in Verbindung mit anderen der Ausführungen zu bewirken.
  • Obwohl Ausführungen mit Bezug auf eine Anzahl erläuternder Ausführungsbeispiele beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungen durch Fachleute entworfen werden können, welche unter Prinzip und Umfang der vorliegenden Offenbarung fallen. Insbesondere sind verschiedene Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.

Claims (9)

  1. Integrierter Treiber-Schaltkreis (IC) für eine Flüssigkristallanzeige (LCD), umfassend: eine Wanne eines ersten Leitungstyps in einem Substrat; einen Drift-Bereich eines zweiten Leitungstyps in der Wanne des ersten Leitungstyps; eine erste Isolationsschicht im Drift-Bereich des zweiten Leitungstyps; ein Gate auf dem Substrat an einer ersten Seite der ersten Isolationsschicht; und einen ersten Ionenimplantationsbereich des zweiten Leitungstyps im Drift-Bereich des zweiten Leitungstyps zwischen der ersten Isolationsschicht und dem Gate.
  2. LCD-Treiber-IC gemäß Anspruch 1, ferner umfassend einen zweiten Ionenimplantationsbereich des zweiten Leitungstyps im Drift-Bereich des zweiten Leitungstyps an einer zweiten Seite der ersten Isolationsschicht.
  3. LCD-Treiber-IC gemäß Anspruch 1 oder 2, ferner umfassend einen Spacer an einer lateralen Seite des Gates.
  4. LCD-Treiber-IC gemäß einem der Ansprüche 1 bis 3, wobei der erste Ionenimplantationsbereich des zweiten Leitungstyps eine hohe Konzentration von Ionen des zweiten Leitungstyps umfasst.
  5. Verfahren zur Herstellung eines integrierten Treiber-Schaltkreises (IC) für eine Flüssigkristallanzeige (LCD), umfassend: Ausbilden einer Wanne eines ersten Leitungstyps in einem Substrat; Ausbilden eines Drift-Bereichs eines zweiten Leitungstyps in der Wanne des ersten Leitungstyps; Ausbilden einer ersten Isolationsschicht im Drift-Bereich des zweiten Leitungstyps; Ausbilden eines Gates auf dem Substrat an einer ersten Seite der ersten Isolationsschicht; und Ausbilden eines ersten Ionenimplantationsbereichs des zweiten Leitungstyps im Drift-Bereich des zweiten Leitungstyps zwischen der ersten Isolationsschicht und dem Gate.
  6. Verfahren gemäß Anspruch 5, ferner umfassend nach dem Ausbilden des Gates ein Ausbilden eines zweiten Ionenimplantationsbereichs des zweiten Leitungstyps im Drift-Bereich des zweiten Leitungstyps an einer zweiten Seite der ersten Isolationsschicht.
  7. Verfahren gemäß Anspruch 6, wobei der erste Ionenimplantationsbereich des zweiten Leitungstyps und der zweite Ionenimplantationsbereich des zweiten Leitungstyps gleichzeitig ausgebildet werden.
  8. Verfahren gemäß einem der Ansprüche 5 bis 7, ferner umfassend einen Spacer an einer lateralen Seite des Gates.
  9. Verfahren gemäß Anspruch 8, wobei das Ausbilden des ersten Ionenimplantationsbereichs des zweiten Leitungstyps das Durchführen eines Ionenimplantations-Prozesses umfasst, wobei der Spacer als Puffer verwendet wird.
DE102008039882A 2007-08-31 2008-08-27 LCD-Treiber-IC und Verfahren zu dessen Herstellung Ceased DE102008039882A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070088245A KR100940625B1 (ko) 2007-08-31 2007-08-31 엘씨디 구동 칩 및 그 제조방법
KR10-2007-0088245 2007-08-31

Publications (1)

Publication Number Publication Date
DE102008039882A1 true DE102008039882A1 (de) 2009-03-05

Family

ID=40299327

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008039882A Ceased DE102008039882A1 (de) 2007-08-31 2008-08-27 LCD-Treiber-IC und Verfahren zu dessen Herstellung

Country Status (6)

Country Link
US (1) US20090059111A1 (de)
JP (1) JP2009060107A (de)
KR (1) KR100940625B1 (de)
CN (1) CN101378081A (de)
DE (1) DE102008039882A1 (de)
TW (1) TW200912880A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10994724B2 (en) 2016-04-13 2021-05-04 Toyota Jidosha Kabushiki Kaisha Vehicle travel control apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8222130B2 (en) 2009-02-23 2012-07-17 Globalfoundries Singapore Pte. Ltd. High voltage device
US8053319B2 (en) * 2009-02-23 2011-11-08 Globalfoundries Singapore Pte. Ltd. Method of forming a high voltage device
US8236640B2 (en) * 2009-12-18 2012-08-07 Intel Corporation Method of fabricating a semiconductor device having gate finger elements extended over a plurality of isolation regions formed in the source and drain regions

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100214855B1 (ko) * 1995-12-30 1999-08-02 김영환 정전기 방지용 트랜지스터 및 그의 제조방법
JPH10107272A (ja) * 1996-09-27 1998-04-24 Rohm Co Ltd 高耐圧半導体装置およびその製造方法
US6310380B1 (en) * 2000-03-06 2001-10-30 Chartered Semiconductor Manufacturing, Inc. Electrostatic discharge protection transistor structure with a trench extending through the source or drain silicide layers
DE10131705B4 (de) * 2001-06-29 2010-03-18 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors
KR20030052693A (ko) * 2001-12-21 2003-06-27 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US20030134479A1 (en) * 2002-01-16 2003-07-17 Salling Craig T. Eliminating substrate noise by an electrically isolated high-voltage I/O transistor
US6930005B2 (en) * 2003-12-02 2005-08-16 Texas Instruments Incorporated Low cost fabrication method for high voltage, high drain current MOS transistor
KR20040010445A (ko) * 2003-12-15 2004-01-31 실리콘허브주식회사 고전압 모오스 트랜지스터의 구조 및 그 제조방법
KR101068139B1 (ko) * 2004-04-30 2011-09-27 매그나칩 반도체 유한회사 Ｌｄｍｏｓｆｅｔ 제조방법
JP2007123729A (ja) * 2005-10-31 2007-05-17 Seiko Epson Corp 半導体装置
KR100710194B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 고전압 반도체소자의 제조방법
KR100734302B1 (ko) * 2006-01-12 2007-07-02 삼성전자주식회사 집적도를 향상시킬 수 있는 반도체 집적 회로 소자 및 그제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10994724B2 (en) 2016-04-13 2021-05-04 Toyota Jidosha Kabushiki Kaisha Vehicle travel control apparatus

Also Published As

Publication number Publication date
JP2009060107A (ja) 2009-03-19
CN101378081A (zh) 2009-03-04
TW200912880A (en) 2009-03-16
KR100940625B1 (ko) 2010-02-05
KR20090022686A (ko) 2009-03-04
US20090059111A1 (en) 2009-03-05

Similar Documents

Publication Publication Date Title
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102006045214B4 (de) Halbleitervorrichtung mit einem LDMOS-Transistor und Verfahren zur Herstellung derselben
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112011103469B4 (de) Halbleitervorrichtung
DE112006000156B4 (de) LDMOS Halbleitertransistorstruktur und Verfahren zu deren Herstellung
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE102008058837B4 (de) Halbleitereinrichtungen und Verfahren zu deren Herstellung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102013112009B4 (de) Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE102009051745B4 (de) Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE102008029866B4 (de) Laterales DMOS-Bauelement und Verfahren zu seiner Herstellung
DE10220810A1 (de) Halbleiterbauteil
DE102018116869A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE112007003167T5 (de) Integriertes komplementäres Niederspannungs-HF-LDMOS
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102008055819A1 (de) Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung
DE102013227069A1 (de) Metalloxidhalbleitereinrichtungen und herstellungsverfahren
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE102008032796A1 (de) Halbleitervorrichtung mit P-N-Säulenabschnitt
WO2005122271A1 (de) Soi vertikales bipolares leistungsbauelement
DE102008039882A1 (de) LCD-Treiber-IC und Verfahren zu dessen Herstellung
DE60037559T2 (de) Herstellungsverfahren für ein Halbleiter-Bauelement
DE10256575B4 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
DE102008029868B4 (de) Halbleiterbauteil und Herstellungsverfahren desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20111022