DE102008000141B4 - Verfahren zur Herstellung eines rauscharmen Transistors - Google Patents

Verfahren zur Herstellung eines rauscharmen Transistors Download PDF

Info

Publication number
DE102008000141B4
DE102008000141B4 DE102008000141.4A DE102008000141A DE102008000141B4 DE 102008000141 B4 DE102008000141 B4 DE 102008000141B4 DE 102008000141 A DE102008000141 A DE 102008000141A DE 102008000141 B4 DE102008000141 B4 DE 102008000141B4
Authority
DE
Germany
Prior art keywords
noise
reducing agent
gate
gate dielectric
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008000141.4A
Other languages
English (en)
Other versions
DE102008000141A1 (de
Inventor
Adrian Berthold
Michael Bianco
Reinhard Mahnkopf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008000141A1 publication Critical patent/DE102008000141A1/de
Application granted granted Critical
Publication of DE102008000141B4 publication Critical patent/DE102008000141B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zum Ausbilden eines Feldeffekttransistors mit den Schritten: Ausbilden eines Gatestapels über einem Halbleitermaterial, wobei der Gatestapel ein über dem Halbleitermaterial ausgebildetes Gatedielektrikum (52) und eine über dem Gatedielektrikum ausgebildete Gateelektrode (56) beinhaltet; Einbringen eines rauschen-reduzierenden Mittels (90) in die Gateelektrode (56); und Verschieben von zumindest einem Teil des rauschen-reduzierenden Mittels (90) von der Gateelektrode (56) in das Gatedielektrikum (52), wobei der Schritt des Einbringens eine Ionenimplantation aufweist, bei der die Dosis des rauschen-reduzierenden Mittels (90) größer als oder gleich ungefähr 1016 Ionen/cm2ist.

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung von Transistoren und insbesondere auf ein Verfahren zur Herstellung rauscharmer Transistoren.
  • Niederfrequentes oder 1/f-Rauschen (ebenso als Funkelrauschen (flicker noise) bezeichnet) ist eine vorherrschende Rauschquelle in Feldeffekttransistoren (wie z. B. MOSFET-Anordnungen). Ohne an diese Theorie gebunden sein zu wollen, kann das 1/f-Rauschen durch Ladungsträger, wie z. B. Elektronen oder Löcher, verursacht werden, die vorübergehend im Gatedielektrikum und/oder der Grenzfläche zwischen dem Gatedielektrikum und dem Kanal des Transistors eingefangen sind. Die zufällige Ortsveränderung (translocation) von Ladungsträgern in Einfangstellen oder Defektzentren, wie z. B. ungesättigte Silizium-Bindungen (dangling bonds), in das Gatedielektrikum und zurück in den Kanal kann verursachen, dass der Strom durch den Transistor schwankt, was sich als 1/f-Rauschen äußert.
  • Die Bemühung um kleinere und schnellere Halbleiteranordnungen hat die Notwendigkeit erhöht 1/f-Rauschen zu reduzieren. Der Effekt von 1/f-Rauschen kann teilweise reduziert werden, indem Transistoren mit großen Anordnungsflächen in den Anfangsstufen verwendet werden, so dass 1/f-Rauschen nicht in dem gleichen Maße verstärkt wird, wie das Signal in nachfolgenden Stufen einer Verstärkerschaltung. Dieser Ansatz kann jedoch nicht verhindern, dass 1/f-Rauschen in späteren Verstärkerstufen in der Schaltung eingeführt wird, wo kleinere Transistoren verwendet werden. Darüber hinaus können die Abmessungen, auf welche solche Anordnungen verkleinert werden können, durch die Notwendigkeit eines oder mehrerer großer Transistoren in frühen Stufen limitiert werden.
  • Aus der Druckschrift JP 08-316 465 A ist ein Verfahren zum Ausbilden eines Feldeffekttransistors bekannt, wobei zur Reduzierung von 1/f-Rauschen ein rauschen-reduzierendes Mittel und insbesondere Fluor implantiert wird. Hierbei werden Fluqor-Ionen mit einer Dosis von 1E12 bis 1E14 Ionen/cm2 ganzflächig in die Oberfläche des Substrats vor dem Ausbilden der Gatestapel implantiert.
  • Die Druckschrift US 5 321 283 A offenbart JFETs sowie zugehörige Herstellungsverfahren, wobei die Durchbruchseigenschaften des Gatedielektrikums, der Einschaltwiderstand des Kanals sowie die „Overdrive”-Eigenschaften des JFETs durch gezielte Implantation verbessert werden. Hierbei werden als Implantationsstoffe Halogene wie z. B. Fluor, Brom, Chlor, Iod sowie Astat beschrieben.
  • Aus der Druckschrift US 2003/0 214 767 A1 ist weiterhin bekannt, rauschen-unterdrückende Schaltungen herzustellen, wobei die Schaltelemente durch rauscharme Transistoren realisiert sind. Hierbei wird die Verwendung von „Deuterium-Gates” für die rauscharmen Transistoren beschrieben.
  • Die Druckschrift US 2005/0 136 579 A1 offenbart ein Verfahren zum Ausbilden eines Feldeffekttransistors, wobei zur Verringerung eines 1/f-Rauschens ein Fluor-Dotierstoff in eine Gateschicht mit einer Implantationsdosis von ungefähr 4E14 Ionen/cm2 eingebracht und anschließend in die Gateoxidschicht verschoben wird.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Ausbilden eines Feldeffekttransistors zu schaffen, wobei mit geringen Kosten ein 1/f-Rauschen effizient reduziert wird.
  • Diese Aufgabe wird durch die Maßnahmen des Patentanspruchs 1 gelöst.
  • Insbesondere erfolgt hierbei ein: Ausbilden eines Gatestapels über einem Halbleitermaterial, wobei der Gatestapel ein über dem Halbleitermaterial ausgebildetes Gatedielektrikum und eine über dem Gatedielektrikum ausgebildete Gateelektrode beinhaltet; Einbringen eines rauschen-reduzierenden Mittels in die Gateelektrode; und Verschieben von zumindest einem Teil des rauschen-reduzierenden Mittels von der Gateelektrode in das Gatedielektrikum, wobei der Schritt des Einbringens eine Ionenimplantation aufweist, bei der die Dosis des rauschen-reduzierenden Mittels größer als oder gleich ungefähr 1E16 Ionen/cm2 ist.
  • In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
  • Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher beschrieben.
  • Es zeigen:
  • 1 ein Ausführungsbeispiel eines Substrats eines Ausführungsbeispiels einer teilweise fertiggestellten Transistorstruktur;
  • 2 das Einfügen von Isolationsgebieten in das Substrat von 1;
  • 3 das Einfügen einer p-Wanne in die Struktur von 2;
  • 4 das Ausbilden eines Gatedielektrikummaterials;
  • 5 das Ausbilden eines Gateelektrodenmaterials;
  • 6 das Ausbilden eines Gatestapels;
  • 7 das Ausbilden der LDD-Gebiete in der Struktur von 6;
  • 8 das Ausbilden von dielektrischen Seitenwandabstandsstücken an den Seitenwänden des Gatestapels von 7;
  • 9 das Ausbilden der Source/Draingebiete in der Struktur von 8; und
  • 10 die Ionenimplantation eines Materials, das ein rauschen-reduzierendes Mittel beinhaltet, in die Gateelektrode und in die Source-/Draingebiete der Struktur von 9.
  • Mit Bezug auf 1 wird ein Substrat 10 bereitgestellt. Das Substrat kann ein Siliziumsubstrat oder ein anderes geeignetes Substrat sein. Das Substrat kann ein Silizium-auf-Isolator(SOI, silicon an insulator)-Substrat sein. Das SOI-Substrat kann beispielsweise durch einen SIMOX-Prozess ausgebildet werden. Das Substrat kann ein Silizium-auf-Saphir(SOS, silicon an sapphire)-Substrat sein. Mit Bezug auf 2 werden Isolationsgebiete 20 in dem Substrat definiert. In dem gezeigten Ausführungsbeispiel werden die Isolationsgebiete 20 als in das Substrat 10 geätzte Gräben gezeigt, die mit einem Isoliermaterial, wie z. B. SiO2 oder anderen geeigneten Isoliermaterialien, gefüllt worden sind, um eine Transistorzelle von angrenzenden Transistorzellen zu isolieren. In dem gezeigten Ausführungsbeispiel werden die Isolationsgebiete 20 unter Verwendung eines flachen Grabenisolations(STI, shallow trench isolation)-Prozesses ausgebildet. In anderen Ausführungsbeispielen können die Isolationsgebiete jedoch anderweitig, wie z. B. durch einen LOCOS Prozess ausgebildet werden.
  • Mit Bezug auf 3 wird eine p-Typ Wanne 30 in dem Substrat 10 ausgebildet. Die p-Typ Wanne kann durch Dotieren des Substrats mit einem p-Typ Dotierstoff ausgebildet werden. Ein Beispiel eines p-Typ Dotierstoffs ist Bor.
  • Mit Bezug auf 4 wird nach dem Ausbilden einer p-Typ Wanne 30 ein Gatedielektrikummaterial 42 über dem Substrat 10 ausgebildet. Das Gatedielektrikummaterial 42 kann ein Oxid beinhalten. Ein Beispiel eines Oxids ist Siliziumdioxid (SiO2). In einem Ausführungsbeispiel der Erfindung kann das Gatedielektrikummaterial 42 ein Oxid (wie z. B. Siliziumdioxid) sein, das durch einen Wachstumsprozess ausgebildet ist. Ein weiteres Beispiel eines Oxids ist Tantaloxid. Das Gatedielektrikummaterial 42 kann ein Nitrid beinhalten. Ein Beispiel eines Nitrids ist Siliziumnitrid. Das Gatedielektrikummaterial 42 kann ein nitridiertes Oxid beinhalten. Das Gatedielektrikummaterial kann ein Oxinitrid beinhalten. Das dielektrische Material 42 kann SiON beinhalten. Das Gatedielektrikummaterial 42 kann SiOxNy beinhalten. Das Gatedieektrikummaterial 42 kann ein Dielektrikum mit hohem k beinhalten. Beispielsweise kann das Dielektrikum mit hohem k eine größere dielektrische Konstante als die von Siliziumdioxid haben. In einem weiteren Beispiel kann das Dielektrikum mit hohem k eine dielektrische Konstante von größer als ungefähr 3,9 haben. Das Gatedielektrikummaterial 42 kann aus einem Verbund von zwei oder mehr Materialien ausgebildet werden. In einem Ausführungsbeispiel der Erfindung kann das Gatedielektrikummaterial 42 eine Dicke zwischen ungefähr 3 nm bis ungefähr 6 nm haben.
  • Mit Bezug auf 5 wird dann ein Gateelektrodenmaterial 46 über dem Gatedielektrikummaterial 42 ausgebildet. Das Gateelektrodenmaterial 46 kann ein Polysiliziummaterial beinhalten. Das Gateelektrodenmaterial 46 kann ein leitendes Material beinhalten. Das Gateelektrodenmaterial 46 kann ein metallisches Material, wie z. B. ein reines Metall oder eine Metalllegierung, beinhalten. Das Gateelektrodenmaterial 46 kann als ein Verbund von zwei oder mehr Materialien ausgebildet werden. In einem oder mehreren Ausführungsbeispielen der Erfindung kann das Gateelektrodenmaterial 46 eine Dicke von ungefähr 100 nm bis ungefähr 200 nm haben.
  • Das Gateelektrodenmaterial 46 und das Gatedielektrikummaterial 42 werden dann zum Ausbilden des Gatestapels 50, der in 6 gezeigt ist, maskiert und geätzt. Der Gatestapel 50 beinhaltet ein Gatedielektrikum 52, welches aus dem Gatedielektrikummaterial 42 von 5 ausgebildet ist. Der Gatestapel 50 beinhaltet weiterhin eine Gateelektrode 56, welche aus dem Gateelektrodenmaterial 46 von 5 ausgebildet ist.
  • Das Gatedielektrikum 52 wird aus dem Gatedielektrikummaterial ausgebildet. Es ist festzustellen, dass das Gatedielektrikum 52 als ein Verbund von zwei oder mehr verschiedenen Materialien ausgebildet werden kann. Desgleichen kann das Gatedielektrikum 52 als ein Stapel von zwei oder mehr verschiedenen Materialschichten ausgebildet werden.
  • Die Gateelektrode 56 wird aus dem Gateelektrodenmaterial ausgebildet. Es ist festzustellen, dass die Gateelektrode 56 als ein Verbund von zwei oder mehr verschiedenen Materialien ausgebildet werden kann. Desgleichen kann die Gateelektrode 56 als ein Stapel von zwei oder mehr verschiedenen Materialschichten ausgebildet werden. Als ein Beispiel kann die Gateelektrode 56 eine Metallschicht beinhalten, die über dem oberen Ende einer Polysiliziumschicht angeordnet ist. Wechselweise kann die Gateelektrode 56 eine Silizidschicht beinhalten, die über dem oberen Ende einer Polysilizium-Schicht angeordnet ist. Ein Beispiel einer Silizidschicht ist Wolframsilizid.
  • Zusätzlich kann der Gatestapel 50 zusätzliche Schichten neben dem Gatedielektrikum 52 und der Gateelektrode 56 beinhalten. Beispielsweise ist es möglich, dass der Gatestapel 50 eine zusätzliche Vor-Gateschicht zwischen dem Gatedielektrikum 52 und dem Substrat 10 beinhaltet. Desgleichen ist es ebenfalls möglich, dass der Gatestapel 50 eine Pufferschicht zwischen dem Gatedielektrikum 52 und der Gateelektrode 56 beinhaltet.
  • Nach dem Ausbilden des Gatestapels 50 wird die in 6 gezeigte Struktur zum Ausbilden der schwach (n–) dotierten LDD-Gebiete 62 und 66 entsprechend mit einer n-Typ schwach dotierten Drain(LDD, lightly doped drain)-Implantierung dotiert. Der verwendete Dotierstoff kann Arsen sein. Die resultierende Struktur ist in 7 gezeigt.
  • Wie in 8 gezeigt, werden dann dielektrische Seitenwandabstandsstücke 72 und 76 an den Seitenwänden des Gatestapels 50 ausgebildet. Die dielektrischen Seitenwandabstandsstücke 72 und 76 können durch das Abscheiden eines dielektrischen Materials auf dem oberen Ende und den Seitenwandoberflächen der in 7 gezeigten Struktur gefolgt von einem anisotropen Ätzen des dielektrischen Materials ausgebildet werden. Die dielektrischen Seitenwandabstandsstücke 72 und 76 können aus einem Nitrid, einem Oxid (wie z. B. TEOS-Oxid) oder einer Kombination eines Oxids und eines Nitrids ausgebildet werden. Die dielektrischen Seitenwandabstandsstücke 72 und 76 können ausgebildet werden, indem zuerst ein erstes Abstandsstück (wie z. B. ein Nitridabstandsstück) an den Seitenwänden des Gatestapels 50 ausgebildet wird und dann ein zweites Abstandsstück (wie z. B. ein TEOS-Abstandsstück) an den Seitenwänden des ersten Abstandsstücks ausgebildet wird.
  • Mit Bezug auf 9 wird nach dem Ausbilden der dielektrischen Seitenwandabstandsstücke 72 und 76 die in 8 gezeigte Struktur erneut mit einem n-Typ Dotierstoff zum Ausbilden der stärker dotierten n+ Source/Draingebiete 82 und 86 dotiert. Arsen kann als Dotierstoff verwendet werden.
  • Mit Bezug auf 10 wird nach dem Ausbilden der Source/Draingebiete 82 und 86 (hierin ebenso als ein Source/Drainpaar bezeichnet) dann ein rauschen-reduzierendes Mittel in die Struktur von 9 eingebracht. Allgemein kann ein rauschen-reduzierendes Mittel (hierin ebenso als ein NR Mittel bezeichnet) jedes Material sein, das das 1/f-Rauschen des Transistors reduziert. Wie oben erwähnt und ohne an diese Theorie gebunden sein zu wollen, kann das 1/f-Rauschen durch Ladungsträger verursacht werden, wie z. B. Elektronen oder Löcher, die vorübergehend in dem Gatedielektrikum und/oder der Grenzfläche zwischen dem Gatedielektrikum und dem Kanal des Transistors eingefangen sind. Die zufällige Ortsveränderung von Ladungsträgern in Haftstellen oder Defektzentren, wie z. B. ungesättigte Silizium-Bindungen, in das Gatedielektrikum und zurück in den Kanal können verursachen, dass der Strom durch den Transistor schwankt, was sich als 1/f-Rauschen äußert. Daher kann in einem oder mehreren Ausführungsbeispielen der Erfindung das rauschen-reduzierende Mittel jedes Material sein, das wirksam ist die Anzahl solcher Haftstellen in dem Transistor zu reduzieren.
  • In einem oder mehreren Ausführungsbeispielen der Erfindung kann das rauschen-reduzierende Mittel ein oder mehrere Halogenelemente beinhalten. In einem oder mehreren Ausführungsbeispielen der Erfindung kann das rauschen-reduzierende Mittel ein oder mehrere der Elemente beinhalten, die aus der Fluor, Chlor, Brom, Jod und Astat beinhaltenden Gruppe ausgewählt werden. In einem oder mehreren Ausführungsbeispielen der Erfindung kann das rauschen-reduzierende Mittel das Element Fluor beinhalten. In einem oder mehreren Ausführungsbeispielen der Erfindung kann das rauschen-reduzierende Mittel Deuterium beinhalten. In einem oder mehreren Ausführungsbeispielen der Erfindung kann das rauschen-reduzier-ende Mittel Wasserstoff beinhalten.
  • In einem oder mehreren Ausführungsbeispielen der Erfindung kann das rauschen-reduzierende Mittel in der Form von Atomen (z. B. Fluoratomen, Chloratomen, Bromatomen, Jodatomen und/oder Astatatomen) vorliegen. Die Atome können in der Form von Ionen vorliegen. In einem oder mehreren Ausführungsbeispielen der Erfindung kann das rauschen-reduzierende Mittel in der Form von Molekülen (z. B. Moleküle, die das Element Fluor beinhalten, Moleküle, die das Element Chlor beinhalten, Moleküle, die das Element Brom beinhalten, Moleküle, die das Element Jod beinhalten und/oder Moleküle, die das Element Astat beinhalten) vorliegen. Die Moleküle können in der Form von Ionen vorliegen.
  • In dem in 10 gezeigten Ausführungsbeispiel wird das rauschen-reduzierende Mittel in die Gateelektrode 56 eingebracht. Das rauschen-reduzierende Mittel wird ebenso in die Source- und Draingebiete 82 und 86 eingebracht. Das rauschen-reduzierende Mittel kann in die Gateelektrode 56 und in die Source/Draingebiete 82 und 86 unter Verwendung eines Ionenimplantationsprozesses eingebracht werden. Die Ionenimplantationsart ist als Art 90 in 10 gezeigt. Eine Fotoresistmaske kann verwendet werden um diejenigen Gebiete der Struktur, die nicht mit dem rauschen-reduzierenden Mittel implantiert werden, zu schützen.
  • In einem Ausführungsbeispiel der Erfindung wird das rauschen-reduzierende Mittel in die Gateelektrode 56 des Gatestapels 50 ionenimplantiert, aber im Wesentlichen nichts des rauschen-reduzierenden Mittels wird in das Gatedielektrikum 52 ionenimplantiert. In einem weiteren Ausführungsbeispiel der Erfindung ist das Verhältnis von rauschen-reduzierendem Mittel, das in das Gatedielektrikum 52 ionenimplantiert wird, zu dem, das in den gesamten Gatestapel 50 ionenimplantiert wird, geringer als 10%. In einem weiteren Ausführungsbeispiel der Erfindung ist das Verhältnis von rauschen-reduzierendem Mittel, das in das Gatedielektrikum 52 ionenimplantiert wird, zu dem, das in den gesamten Gatestapel 50 ionenimplantiert wird, geringer als 5%. In einem weiteren Ausführungsbeispiel der Erfindung ist das Verhältnis von rauschen-reduzierendem Mittel, das in das Gatedielektrikum 52 ionenimplantiert wird, zu dem, das in den gesamten Gatestapel 50 ionenimplantiert wird, geringer als 1%. Weil im Wesentlichen nichts oder sehr wenig des rauschen-reduzierenden Mittels in das Gatedielektrikum 52 ionenimplantiert wird, kann es folglich möglich sein, dass das Gatedielektrikum 52 geringen oder keinen Schaden aus dem hierin beschriebenen rauschen-reduzierenden Prozess erleidet.
  • In einem Ausführungsbeispiel der Erfindung wird eine Ionenimplantationsenergie verwendet, so dass das rauschen-reduzierende Mittel in die Gateelektrode 56 des Gatestapels 50 ionenimplantiert wird, aber im Wesentlichen nichts des rauschen-reduzierenden Mittels in das Gatedielektrikum 52 eingebracht wird. In einem Ausführungsbeispiel der Erfindung kann die Ionenimplantationsenergie ungefähr 10 keV oder größer sein. In einem weiteren Ausführungsbeispiel der Erfindung kann die Ionenimplantationsenergie ungefähr 10 keV und bis ungefähr 20 keV sein. In einem weiteren Ausführungsbeispiel der Erfindung kann die Ionenimplantationsenergie ungefähr 10 keV bis ungefähr 15 keV sein. In einem weiteren Ausführungsbeispiel der Erfindung ist die Ionenimplantationsenergie geringer als oder gleich ungefähr 15 keV. Als ein Beispiel kann die Ionenimplantationsenergie in einem Ausführungsbeispiel der Erfindung ungefähr 15 keV sein.
  • In einem Ausführungsbeispiel der Erfindung kann die Dosis der ionenimplantierten Art 90, die das rauschen-reduzierende Mittel beinhaltet, größer als oder gleich ungefähr 1E16 Ionen/cm2bzw. 1016Ionen/cm2sein.
  • In einem oder mehreren Ausführungsbeispielen der Erfindung kann das rauschen-reduzierende Mittel in die Gateelektrode 56 und/oder in die Source/Draingebiete 82/86 des Substrats durch Ionenimplantieren eines oder mehrerer Ionenarten 90, die das rauschen-reduzierende Mittel beinhalten, ionenimplantiert werden. Die Ionenarten 90 können Ionen von Atomen des rauschen-reduzierenden Mittels beinhalten. Desgleichen können die Ionenarten 90 Ionen von Molekülen beinhalten, die die rauschen-reduzierenden Mittel beinhalten. Wenn das rauschen-reduzierende Mittel beispielsweise Fluor ist, dann kann das Fluor durch die Ionenimplantation eines fluorhaltigen Ions ionenimplantiert werden. Das fluorhaltige Ion kann beispielsweise ein Ion eines Fluoratoms sein (wie z. B. F+). Das fluorhaltige Ion kann beispielsweise ein Ion eines Moleküls sein, das Fluor beinhaltet (wie z. B. ein Siliziumdifluorid-Ion oder ein Siliziumtrifluorid-Ion). Beispielsweise beinhalten andere Moleküle, die ionenimplantiert werden können, Ionen von Bordifluorid (BF2), Bortrifluorid (BF3), 2F3, PF5, AsF3, AsF5, SbF3, SbF5, XeF2, Xenonhexafluorid (XeF6), SiF und ClF5. Desgleichen kann das Chlor in die Gateelektrode 56 und/oder in die Source/Draingebiete 82/86 des Substrats durch Ionenimplantation von Ionen von Chloratomen (wie z. B. Cl+) ionenimplantiert werden. Das Chlor kann durch Ionenimplantation von Ionen von Chlormolekülen (wie z. B. ClF5, BCl3 und SiCl4) ionenimplantiert werden.
  • Als ein Beispiel kann das rauschen-reduzierende Mittel Fluor sein. In diesem Fall kann das Fluor in die Gateelektrode 56 und/oder in die Source-/Draingebiete 82/86 des Substrats durch Ionenimplantieren von F+ Ionen eingebracht werden. Ebenso kann das Fluor durch Ionenimplantieren mit Ionen von Bordifluorid und/oder Bortrifluorid eingebracht werden.
  • In dem in 10 gezeigten Ausführungsbeispiel wird das rauschen-reduzierende Mittel in die Source-/Draingebiete 82/86, welche beabstandet von dem Gatestapel 50 angeordnet sind, ionenimplantiert. Die an den Gatestapel 50 angrenzenden LDD-Gebiete 62 und 66 können durch die dielektrischen Seitenwandabstandsstücke 72 und 76 vor dem Ionenimplantationsprozess geschützt werden. Folglich können die dielektrischen Seitenwandabstandsstücke verhindern, dass die seitlich an den Gatestapel 50 angrenzenden Gebiete des Substrats durch den Ionenimplantationsprozess beschädigt werden.
  • Als ein nächster Schritt in dem Prozess wird die, in 10 gezeigte (mit dem rauschen-reduzierenden Mittel implantierte), Struktur einem Ausheilprozess ausgesetzt. Vorzugsweise ist der Ausheilprozess wirksam um zu verursachen, dass zumindest ein Teil des rauschen-reduzierenden Mittels, das in der Gateelektrode 56 ist, und/oder zumindest ein Teil des rauschen-reduzierenden Mittels, das in den Source-/Draingebieten 82/86 des Substrats ist, in das Gatedielektrikum 52 diffundiert. Vorzugsweise ist der Ausheilprozess wirksam um zu verursachen, dass zumindest ein Teil des rauschen-reduzierenden Mittels, das in der Gateelektrode 56 ist, ebenso wie zumindest ein Teil des rauschen-reduzierenden Mittels, das in den Source-/Draingebieten 82/86 ist, in das Gatedielektrikum 52 diffundiert.
  • Der Ausheilprozess kann z. B. ein schneller thermischer Ausheilprozess sein. In einem Ausführungsbeispiel der Erfindung kann der Ausheilprozess die Struktur auf eine Temperatur von mehr als ungefähr 700°C erhitzen. In einem Ausführungsbeispiel der Erfindung kann der Ausheilprozess die Struktur auf eine Temperatur von mehr als ungefähr 800°C erhitzen. In einem Ausführungsbeispiel der Erfindung kann der Ausheilprozess die Struktur auf eine Temperatur von mehr als ungefähr 900°C erhitzen. In einem Ausführungsbeispiel der Erfindung kann der Ausheilprozess die Struktur auf eine Temperatur zwischen ungefähr 700°C und ungefähr 1200°C erhitzen. In einem Ausführungsbeispiel der Erfindung kann der Ausheilprozess die Struktur auf eine Temperatur zwischen ungefähr 800°C und ungefähr 1100°C erhitzen. In einem weiteren Ausführungsbeispiel der Erfindung kann der Ausheilprozess die Struktur auf eine Temperatur zwischen ungefähr 900°C und ungefähr 1000°C erhitzen. Beispielsweise kann der Ausheilprozess die Struktur auf eine Temperatur von ungefähr 990°C erhitzen.
  • In einem Ausführungsbeispiel der Erfindung kann der Ausheilprozess die Struktur für ungefähr 10 Sekunden oder weniger erhitzen. In einem Ausführungsbeispiel der Erfindung kann der Ausheilprozess die Struktur für ungefähr 3 bis ungefähr 7 Sekunden erhitzen. In einem Ausführungsbeispiel der Erfindung kann der Ausheilprozess die Struktur für ungefähr 4 bis ungefähr 6 Sekunden erhitzen. Beispielsweise kann der Ausheilprozess die Struktur für ungefähr 5 Sekunden erhitzen.
  • Somit wird das rauschen-reduzierende Mittel in das Gatedielektrikum 52 eingebracht ohne dass es dort durch einen Ionenimplantationsprozess platziert wird. Folglich kann es also möglich sein, ohne durch diese Theorie gebunden sein zu wollen, das rauschen-reduzierende Mittel in das Gatedielektrikum 52 einzubringen ohne das Gatedielektrikum durch einen Ionenimplantationsprozess zu beschädigen.
  • Der gleiche Ausheilprozess zum Diffundieren des rauschen-reduzierenden Mittels von der Gateelektrode 56 in das Gatedielektrikum 52 kann derselbe Ausheilprozess sein, der zum Ausheilen der Source- und Draingebiete 82 und 86 verwendet wird. Somit kann es keinen Bedarf für einen separaten Ausheilschritt geben. Jedoch kann in einem weiteren Ausführungsbeispiel der Erfindung der für das Diffundieren des rauschen-reduzierenden Mittels von der Gateelektrode 56 in das Gatedielektrikum 52 verwendete Ausheilprozess ein von dem, welcher zum Ausheilen der Source- und Draingebiete 82 und 86 verwendet wird, getrennter Ausheilprozess sein.
  • Im Allgemeinen kann in einem oder mehreren Ausführungsbeispielen der Erfindung das rauschen-reduzierende Mittel in die Transistorstruktur zu jedem Zeitpunkt nach dem Ausbilden des Gatestapels 50 ionenimplantiert werden. In einem weiteren Ausführungsbeispiel der Erfindung kann das rauschen-reduzierende Mittel in die in 6 gezeigte Struktur nach dem Ausbilden des Gatestapels 50 aber vor dem Ausbilden der schwach dotierten Source-/Draingebiete 82/86 (z. B. vor dem Ausbilden der in 7 gezeigten LDD-Gebiete) ionenimplantiert werden. Folglich wird in diesem Fall das rauschen-reduzierende Mittel in den Gatestapel 50 ebenso wie in die an den Gatestapel angrenzenden Gebiete des Substrats ionenimplantiert werden. Die seitliche Strecke des an den Gatestapel 50 angrenzenden Substrats, die ionenimplantiert ist, kann durch Maskierungstechniken entsprechend gesteuert werden. In einem Ausführungsbeispiel der Erfindung ist es möglich, dass nur die Gateelektrode 56 und nicht das benachbarte Substrat mit dem rauschen-reduzierenden Mittel ionenimplantiert wird.
  • Ebenso kann das rauschen-reduzierende Mittel in einem weiteren Ausführungsbeispiel der Erfindung in die in 7 gezeigte Struktur nach dem Ausbilden der LDD-Gebiete 62, 66 und vor dem Ausbilden der in 8 gezeigten dielektrischen Seitenwandabstandsstücke 72 und 76 ionenimplantiert werden. In einem weiteren Ausführungsbeispiel der Erfindung kann das rauschen-reduzierende Mittel in die in 8 gezeigte Struktur nach dem Ausbilden der Seitenwandabstandsstücke 72, 76 aber vor dem Ausbilden der in 9 gezeigten Source-/Draingebiete 82/86 ionenimplantiert werden. Ebenso wurde mit Bezug auf 8 vorstehend erläutert, dass das dielektrische Seitenwandabstandsstück durch Ausbilden erster Seitenwandabstandsstücke an den Seitenwänden des Gatestapels 50 und dann Ausbilden zweiter Seitenwandabstandsstücke an den Seitenwänden der ersten Seitenwandabstandsstücke ausgebildet werden kann. Folglich ist es möglich, dass das rauschen-reduzierende Mittel nach der Ausbildung der ersten Seitenwandabstandsstücke aber vor der Ausbildung der zweiten Seitenwandabstandsstücke ionenimplantiert wird.
  • Folglich ist es in einem oder mehreren Ausführungsbeispielen der Erfindung möglich, dass das rauschen-reduzierende Mittel zu jeder Zeit nach dem Ausbilden des Gatestapels ionenimplantiert wird. In einem oder mehreren Ausführungsbeispielen der Erfindung ist es möglich, dass nur die Gateelektrode 56 ionenimplantiert wird, ohne die benachbarten Gebiete des Substrats zu ionenimplantieren. In einem oder mehreren Ausführungsbeispielen der Erfindung können ein oder mehrere Gebiete des Substrats ebenfalls mit dem rauschen-reduzierenden Mittel ionenimplantiert werden. In einem oder mehreren Ausführungsbeispielen kann zumindest ein Teilbereich der LDD-Gebiete des Substrats mit dem rauschen-reduzierenden Mittel ionenimplantiert werden. In einem oder mehreren Ausführungsbeispielen der Erfindung kann zumindest ein Teilbereich der Source-/Draingebiete 82/86 mit dem rauschen-reduzierenden Mittel ionenimplantiert werden.
  • Zusätzlich kann in einem Ausführungsbeispiel der Erfindung, wie oben beschrieben, der für das Ausheilen der Source-/Draingebiete 82/86 verwendete Ausheilprozess der gleiche Ausheilprozess sein wie der für das Diffundieren des rauschen-reduzierenden Mittels von der Gateelektrode 56 und/oder den Source-/Draingebieten 82/86 in das Gatedielektrikum 52 verwendete. In einem weiteren Ausführungsbeispiel der Erfindung kann es ein oder mehrere separate Ausheilschritte geben, die für das Diffundieren des rauschen-reduzierenden Mittels von der Gateelektrode 56 in das Gatedielektrikum 52 verwendet werden.
  • Es ist festzustellen, dass die hierin beschriebenen rauschen-reduzierenden Verfahren sowohl zum Ausbilden von n-Kanal- als auch p-Kanal-Transistoren geeignet sind. 10 zeigt das Ausbilden eines n-Kanal-Transistors mit einer p-Typ Wanne 30 und n-Typ Source-/Draingebieten 82/86. Jedoch hätte ein p-Kanal-Transistor leicht durch Ersetzen der p-Typ Wanne 30 durch eine n-Typ Wanne und durch Ersetzen der n-Typ-Source-/Draingebiete durch p-Typ Source-/Draingebiete ausgebildet werden können. Darüber hinaus sind die Verfahren zum Ausbilden von planaren Feldeffekttransistoren (FET) (wie z. B. MOSFET) ebenso wie Mehr-Gate-Feldeffekttransistoren (wie z. B. mugFET) anwendbar. Der Mehr-Gate-Transistor kann ein finFET sein. In einem finFET können die Kanalgebiete, das Sourcegebiet und das Draingebiet in einer erhöhten Halbleiterrippe angeordnet sein.
  • Es ist festzustellen, dass in einem oder mehreren Ausführungsbeispielen der Erfindung der Ionenimplantationsprozess für das rauschen-reduzierende Mittel separat und verschieden ist von dem Ionenimplantationsprozess für das Herstellen der Source-/Draingebiete des Transistors. In einem oder mehreren Ausführungsbeispielen der vorliegenden Erfindung ist der Ionenimplantationsprozess für das rauschen-reduzierende Mittel ein verschiedener und separater Prozess von diesem LDD-Implantierungsprozess. Somit sind in einem oder mehreren Ausführungsbeispielen der Erfindung die Prozessierungsschritte für das Dotieren der LDD-Gebiete ebenso wie die Prozessierungsschritte für das Dotieren der Source-/Draingebiete verschieden von den Prozessierungsschritten für das Einbringen des rauschen-reduzierenden Mittels (entweder in die Gateelektrode oder in die Source-/Draingebiete).
  • Es ist weiterhin festzustellen, dass ein oder mehrere n-Kanal und/oder p-Kanal Transistoren unter Verwendung der hierin beschriebenen Techniken hergestellt werden können. Die Transistoren können Teil einer viel größeren integrierten Schaltung sein. Die integrierte Schaltung kann z. B. eine logische Anordnung, eine Speicheranordnung oder eine logische Anordnung eingebettet mit einer, Speicheranordnung sein. Die integrierte Schaltung kann viele Transistoren beinhalten. In einem oder mehreren Ausführungsbeispielen der vorliegenden Erfindung, wenn eine integrierte Schaltung ausgebildet wird, ist es möglich, dass nur ein Teil der Transistoren der integrierten Schaltung das rauschen-reduzierende Mittel umfasst. In einem oder mehreren Ausführungsbeispielen der vorliegenden Erfindung kann es möglich sein, dass die n-Kanal-Transistoren das rauschen-reduzierende Mittel beinhalten, während die p-Kanal-Transistoren es nicht beinhalten.
  • Es ist weiterhin festzustellen, dass in einem oder mehreren Ausführungsbeispielen der vorliegenden Erfindung das rauschen-reduzierende Mittel wirksam sein kann, um das 1/f-Rauschen des Transistors um zumindest 30% (verglichen mit dem gleichen Transistor ohne das rauschen-reduzierende Mittel) zu reduzieren. In einem oder mehreren Ausführungsbeispielen der Erfindung kann das rauschen-reduzierende Mittel wirksam sein, um das 1/f-Rauschen des Transistors um zumindest 40% zu reduzieren. In einem oder mehreren Ausführungsbeispielen der Erfindung kann das rauschen-reduzierende Mittel wirksam sein, um das 1/f-Rauschen des Transistors um zumindest 50% zu reduzieren.

Claims (12)

  1. Verfahren zum Ausbilden eines Feldeffekttransistors mit den Schritten: Ausbilden eines Gatestapels über einem Halbleitermaterial, wobei der Gatestapel ein über dem Halbleitermaterial ausgebildetes Gatedielektrikum (52) und eine über dem Gatedielektrikum ausgebildete Gateelektrode (56) beinhaltet; Einbringen eines rauschen-reduzierenden Mittels (90) in die Gateelektrode (56); und Verschieben von zumindest einem Teil des rauschen-reduzierenden Mittels (90) von der Gateelektrode (56) in das Gatedielektrikum (52), wobei der Schritt des Einbringens eine Ionenimplantation aufweist, bei der die Dosis des rauschen-reduzierenden Mittels (90) größer als oder gleich ungefähr 1016 Ionen/cm2ist.
  2. Verfahren nach Patentanspruch 1, wobei das rauschen-reduzierende Mittel (90) in die Gateelektrode (56) eingebracht wird ohne im Wesentlichen irgendetwas von dem rauschen-reduzierenden Mittel in das Gatedielektrikum (52) zu platzieren.
  3. Verfahren nach Patentanspruch 1 oder 2, wobei der Schritt des Einbringens ein Einbringen des rauschen-reduzierenden Mittels in das Halbleitermaterial beinhaltet und der Schritt des Verschiebens ein Verschieben von zumindest einem Teil des rauschen-reduzierenden Mittels von dem Halbleitermaterial in das Gatedielektrikum (52) beinhaltet.
  4. Verfahren nach einem der Patentansprüche 1 bis 3 mit dem weiteren Schritt: Ausbilden eines Source/Drainpaars (82, 86) in dem Halbleitermaterial, wobei das Source/Drainpaar (82, 86) vor dem Einbringen des rauschen-reduzierenden Mittels ausgebildet wird, wobei das rauschen-reduzierende Mittel in das Source/Drainpaar (82, 86) eingebracht wird und wobei der Schritt des Verschiebens zumindest einen Teil des rauschen-reduzierendem Mittels von dem Source/Drainpaar (82, 86) in das Gatedielektrikum (52) verschiebt.
  5. Verfahren nach einem der Patentansprüche 1 bis 4, wobei das rauschen-reduzierende Mittel zumindest ein aus der Gruppe, die Fluor, Chlor, Brom, Jod, Astat, Wasserstoff und Deuterium beinhaltet, ausgewähltes Element beinhaltet.
  6. Verfahren nach einem der Patentansprüche 1 bis 5, wobei das Verschieben durch einen gleichen Ausheilschritt realisiert wird, wie er zum Ausheilen des Source/Drainpaares (82, 86) verwendet wird.
  7. Verfahren nach einem der Patentansprüche 1 bis 6 mit dem weiteren Schritt Ausbilden eines dielektrischen Seitenwandabstandesstücks (72, 76) über einer Seitenwandoberfläche des Gatestapels vor dem Einbringen des rauschen-reduzierenden Mittels.
  8. Verfahren nach einem der Patentansprüche 1 bis 7, wobei der Schritt des Verschiebens durch Diffusion durchgeführt wird, die durch einen Ausheilschritt verursacht wird.
  9. Verfahren nach einem der Patentansprüche 1 bis 8, wobei das Halbleitermaterial ein Halbleitersubstrat ist.
  10. Verfahren nach einem der Patentansprüche 1 bis 9, wobei das Halbleitermaterial eine Rippe eines finFET ist.
  11. Verfahren nach einem der Patentansprüche 1 bis 10, wobei das rauschen-reduzierende Mittel das 1/f-Rauschen durch Reduzieren der Anzahl von Einfangstellen mit ungesättigter Bindung in dem Gatedielektrikum und/oder an der Grenzfläche zwischen dem Gatedielektrikum und einem Kanalgebiet reduziert.
  12. Verfahren nach einem der Patentansprüche 1 bis 11, wobei das rauschen-reduzierende Mittel das 1/f-Rauschen des Transistors um zumindest 30% reduziert.
DE102008000141.4A 2007-01-29 2008-01-23 Verfahren zur Herstellung eines rauscharmen Transistors Active DE102008000141B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/699,202 2007-01-29
US11/699,202 US8076228B2 (en) 2007-01-29 2007-01-29 Low noise transistor and method of making same

Publications (2)

Publication Number Publication Date
DE102008000141A1 DE102008000141A1 (de) 2008-08-07
DE102008000141B4 true DE102008000141B4 (de) 2014-02-20

Family

ID=39587476

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008000141.4A Active DE102008000141B4 (de) 2007-01-29 2008-01-23 Verfahren zur Herstellung eines rauscharmen Transistors

Country Status (3)

Country Link
US (1) US8076228B2 (de)
DE (1) DE102008000141B4 (de)
TW (1) TWI382536B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7651920B2 (en) * 2007-06-29 2010-01-26 Infineon Technologies Ag Noise reduction in semiconductor device using counter-doping
US8149046B2 (en) * 2008-09-12 2012-04-03 Intel Mobile Communications GmbH Biasing for transistor-based apparatuses and methods
US9171726B2 (en) * 2009-11-06 2015-10-27 Infineon Technologies Ag Low noise semiconductor devices
WO2011140541A2 (en) * 2010-05-07 2011-11-10 The George Washington University Method of 1/f noise level reduction and manipulation in semiconductor based devices
JP5944648B2 (ja) * 2011-10-26 2016-07-05 旭化成エレクトロニクス株式会社 半導体装置の製造方法
US8828834B2 (en) 2012-06-12 2014-09-09 Globalfoundries Inc. Methods of tailoring work function of semiconductor devices with high-k/metal layer gate structures by performing a fluorine implant process
US9184233B2 (en) * 2013-02-27 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for defect passivation to reduce junction leakage for finFET device
US9263270B2 (en) 2013-06-06 2016-02-16 Globalfoundries Inc. Method of forming a semiconductor device structure employing fluorine doping and according semiconductor device structure
US9455321B1 (en) * 2015-05-06 2016-09-27 United Microelectronics Corp. Method for fabricating semiconductor device
CN109119326B (zh) 2017-06-22 2022-04-19 联华电子股份有限公司 半导体结构及其制造方法
US10163657B1 (en) * 2017-08-25 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11676961B2 (en) 2020-11-01 2023-06-13 Texas Instruments Incorporated Semiconductor device with low noise transistor and low temperature coefficient resistor
EP4340038A1 (de) 2022-09-15 2024-03-20 Infineon Technologies AG Transistorvorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321283A (en) * 1991-07-30 1994-06-14 Microwave Technology, Inc. High frequency JFET
JPH08316465A (ja) * 1995-05-12 1996-11-29 Matsushita Electron Corp 半導体装置およびその製造方法
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
US20030214767A1 (en) * 2002-05-20 2003-11-20 International Business Machines Corporation Method and apparatus for providing ESD protection and/or noise reduction in an integrated circuit
US20050136579A1 (en) * 2003-12-22 2005-06-23 Texas Instruments, Incorporated Method for manufacturing a metal oxide transistor having reduced 1/f noise

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4748131A (en) * 1987-02-06 1988-05-31 The Aerospace Corporation Method for increasing radiation hardness of MOS gate oxides
US5382533A (en) * 1993-06-18 1995-01-17 Micron Semiconductor, Inc. Method of manufacturing small geometry MOS field-effect transistors having improved barrier layer to hot electron injection
US5514902A (en) 1993-09-16 1996-05-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having MOS transistor
US5571734A (en) * 1994-10-03 1996-11-05 Motorola, Inc. Method for forming a fluorinated nitrogen containing dielectric
US5515902A (en) * 1994-11-04 1996-05-14 Hoffman; Robert E. Reinforced shutter panel
US5605848A (en) * 1995-12-27 1997-02-25 Chartered Semiconductor Manufacturing Pte Ltd. Dual ion implantation process for gate oxide improvement
US5767558A (en) * 1996-05-10 1998-06-16 Integrated Device Technology, Inc. Structures for preventing gate oxide degradation
US20020125479A1 (en) * 1996-12-09 2002-09-12 Gunther Lippert MOSFET and method of its fabrication
US6069062A (en) * 1997-09-16 2000-05-30 Varian Semiconductor Equipment Associates, Inc. Methods for forming shallow junctions in semiconductor wafers
JP3523151B2 (ja) * 1999-09-17 2004-04-26 Ｎｅｃエレクトロニクス株式会社 Ｍｏｓトランジスタの製造方法
KR100305681B1 (ko) * 1999-10-04 2001-11-02 윤종용 반도체소자 및 그 제조방법
US6713360B2 (en) * 2001-12-28 2004-03-30 Texas Instruments Incorporated System for reducing segregation and diffusion of halo implants into highly doped regions
US20040031970A1 (en) * 2002-08-13 2004-02-19 Srinivasan Chakravarthi Process for retarding lateral diffusion of phosphorous
US20040102013A1 (en) * 2002-11-27 2004-05-27 Jack Hwang Codoping of source drains using carbon or fluorine ion implants to improve polysilicon depletion
CN1253929C (zh) * 2003-03-04 2006-04-26 松下电器产业株式会社 半导体装置及其制造方法
US20040188774A1 (en) * 2003-03-31 2004-09-30 Sanyo Electric Co., Ltd. Semiconductor device and method of fabricating semiconductor device
US6847089B2 (en) * 2003-04-03 2005-01-25 Texas Instruments Incorporated Gate edge diode leakage reduction
US7208409B2 (en) * 2004-03-17 2007-04-24 Texas Instruments Incorporated Integrated circuit metal silicide method
US7485528B2 (en) * 2006-07-14 2009-02-03 Micron Technology, Inc. Method of forming memory devices by performing halogen ion implantation and diffusion processes
US7371648B2 (en) * 2006-09-01 2008-05-13 Texas Instruments Incorporated Method for manufacturing a transistor device having an improved breakdown voltage and a method for manufacturing an integrated circuit using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321283A (en) * 1991-07-30 1994-06-14 Microwave Technology, Inc. High frequency JFET
JPH08316465A (ja) * 1995-05-12 1996-11-29 Matsushita Electron Corp 半導体装置およびその製造方法
US6191463B1 (en) * 1997-07-15 2001-02-20 Kabushiki Kaisha Toshiba Apparatus and method of improving an insulating film on a semiconductor device
US20030214767A1 (en) * 2002-05-20 2003-11-20 International Business Machines Corporation Method and apparatus for providing ESD protection and/or noise reduction in an integrated circuit
US20050136579A1 (en) * 2003-12-22 2005-06-23 Texas Instruments, Incorporated Method for manufacturing a metal oxide transistor having reduced 1/f noise

Also Published As

Publication number Publication date
TW200837951A (en) 2008-09-16
DE102008000141A1 (de) 2008-08-07
TWI382536B (zh) 2013-01-11
US20080179695A1 (en) 2008-07-31
US8076228B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
DE102008000141B4 (de) Verfahren zur Herstellung eines rauscharmen Transistors
DE102015116975B4 (de) Halbleiterstruktur und Verfahren zum Herstellen von dieser
DE69835203T2 (de) Herstellungsverfahren für nmos und pmos bauelemente mit reduzierte maskierungsschritten
US5548143A (en) Metal oxide semiconductor transistor and a method for manufacturing the same
US20040157383A1 (en) Method for forming short-channel transistors
US8324031B2 (en) Diffusion barrier and method of formation thereof
DE102006019835A1 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE102012205662B4 (de) MOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
US5923982A (en) Method of making asymmetrical transistor with lightly and heavily doped drain regions and ultra-heavily doped source region using two source/drain implant steps
DE102013100904B4 (de) Gestreckte Struktur einer Halbleitervorrichtung und Verfahren zur Herstellung der gestreckten Struktur
US6767778B2 (en) Low dose super deep source/drain implant
US7799627B2 (en) Multi device and method of manufacturing the same
JP2929432B2 (ja) 半導体デバイス製造方法
US6080630A (en) Method for forming a MOS device with self-compensating VT -implants
KR100285995B1 (ko) Mis트랜지스터의제조방법
US20080023761A1 (en) Semiconductor devices and methods of fabricating the same
DE102014019413B4 (de) Herstellungsverfahren für kontrollierte Dotandenprofile in Kanalbereichen von Transistoren
DE10341359B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
JPH07263693A (ja) Ｆｅｔの製造方法及び集積構造
JP2924947B2 (ja) 半導体装置の製造方法
KR0167301B1 (ko) 모스전계효과트랜지스터 제조방법
JP3036964B2 (ja) 半導体装置の製造方法
KR100562303B1 (ko) 낮은 접합 커패시턴스를 갖는 모스 트랜지스터 및 그 제조방법
KR100532953B1 (ko) 피모스 소자의 제조방법
DE19957540B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors mit Anti-Punch-Through-Implantationsgebiet

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R007 Decision rectified on appeal
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0021336000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0021336000

Effective date: 20131030

R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20141121