DE102007051752A1 - Licht blockierende Schichtenfolge - Google Patents

Licht blockierende Schichtenfolge Download PDF

Info

Publication number
DE102007051752A1
DE102007051752A1 DE102007051752A DE102007051752A DE102007051752A1 DE 102007051752 A1 DE102007051752 A1 DE 102007051752A1 DE 102007051752 A DE102007051752 A DE 102007051752A DE 102007051752 A DE102007051752 A DE 102007051752A DE 102007051752 A1 DE102007051752 A1 DE 102007051752A1
Authority
DE
Germany
Prior art keywords
light
layer
layer sequence
blocking layer
metallization levels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007051752A
Other languages
English (en)
Other versions
DE102007051752B4 (de
Inventor
Daniel Gäbler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Priority to DE102007051752A priority Critical patent/DE102007051752B4/de
Priority to US12/740,554 priority patent/US8187908B2/en
Priority to PCT/EP2008/064760 priority patent/WO2009056615A1/de
Publication of DE102007051752A1 publication Critical patent/DE102007051752A1/de
Application granted granted Critical
Publication of DE102007051752B4 publication Critical patent/DE102007051752B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Es wird eine Licht blockierende Schichtenfolge und ein Verfahren zu deren Herstellung beschrieben, die insbesondere für Bauelemente der integrierten Optik im Wellenlängenbereich von < 180 nm bis 1200 nm geeignet ist und dazu dient, lichtempfindliche Bereiche, die nicht zu den Empfangsbauelementen optischer Strahlung gehören, gezielt von der Bestrahlung mit Licht auszunehmen. Sie besteht aus einer oder mehreren Metallschichten, kombiniert mit einet, in der eine Mottenaugenstruktur ausgebildet ist. Die Herstellung der Licht blockierenden Schichtenfolge ist voll CMOS-kompatibel. Der Schwerpunkt liegt dabei auf der Unterdrückung der Reflexion.

Description

  • Die Erfindung betrifft eine Licht blockierende Schichtenfolge, insbesondere für Bauelemente der integrierten Optik im Wellenlängenbereich von < 180 nm bis 1200 nm. Die Herstellung der Licht blockierenden Schichtenfolge ist voll CMOS-kompatibel. Der Schwerpunkt liegt dabei auf der Unterdrückung der Reflexion. Bei Schaltkreisen mit integrierter Optik besteht häufig die Notwendigkeit, lichtempfindliche Bereiche, die nicht zu den Empfangsbauelementen optischer Strahlung gehören, gezielt von der Bestrahlung mit Licht auszunehmen. Dabei geht es nicht allein um den Abschattungseffekt, vielmehr kommt es darauf an, das Licht vollständig zu absorbieren, so dass es zu einer möglichst vollständigen Unterdrückung der Reflexion kommt und optische Systeme in ihrer Leistungsfähigkeit durch reflektiertes oder zurück gestreutes Licht nicht eingeschränkt werden. Wenn z. B. ein Bildsensor, der in Kombination mit einem Objektiv angewendet wird, Reflexionen im genutzten Wellenlängenbereich aufweist, dann führt das zu einer Verringerung des Kontrastumfanges wie bei einem Objektiv, bei dem die verwendeten Linsen nicht hochwertig entspiegelt sind.
  • Dem Stand der Technik entspricht die Anwendung von Metallschichten und Schichten schwarzen Lackes zur Lichtabschirmung. In der Patentschrift EP 0590598 A1 ist ein Halbleiterbauelement beschrieben, das Photodioden, eine diese umgebende integrierte Schaltung mit mehreren Metallisierungsebenen, die gegeneinander durch Isolierschichten elektrisch isoliert sind und Bondstellen auf einem Chip enthält, wobei das Chip in den Bereichen außerhalb der optischen Fenster mit einer oder mehreren Licht abschirmenden Schichten aus Metall versehen ist. In der japanischen Schrift JP 62076570 A wird ein Photosensor mit Licht abschirmenden Schichten aus Aluminium beschrieben. Ganz ähnliche Anwendungen von Metallschichten zum Schutz vor Lichteinfall finden sich in den Schriften DE 3705173 C2 , EP 0450496 B1 , EP 0495503 B1 , JP 02000376 A , JP 60170255 A . Bei all diesen Veröffentlichungen werden Metallschichten in unterschiedlicher Anordnung zur Lichtabschirmung angewendet.
  • Bei Verwendung von Metallschichten zur Lichtabschirmung z. B. in Verbindung mit der CMOS-Technolgie ist der technologische Eingriff gering, jedoch besteht der erhebliche Nachteil der hohen Reflexion. Ein weiterer Nachteil ist der Verlust einer Verdrahtungsebene für die Verdrahtung im vom Licht abzuschirmenden Bereich.
  • Bei Verwendung von schwarzem Lack, wie beispielsweise in EP 0816899 B1 beschrieben, ist die hohe Resttransmission von Nachteil. Lack schirmt nicht 100%-ig ab, lässt noch einen Teil des Lichtes durch. Ein weiterer Nachteil besteht in der Abscheidung des Lackes auf der Oberfläche eines integrierten Bauelementes. Durch den größeren Abstand zum lichtempfindlichen Bereich des Bauelementes können die Kanten nicht so präzise definiert werden. Der große Abstand verschlechtert die Überdeckungsgenauigkeit mit den Strukturen im Bauelement und führt zur Abschattung von optisch aktiven bzw. zur Einstrahlung in zu blockierende Bereiche bei schrägem Lichteinfall. Dieser Effekt wird umso stärker je größer der Abstand des schwarzen Lackes zum lichtempfindlichen Bereich des Bauelementes ist, je kleiner der lichtempfindliche Bereich (Fläche nicht Volumen) des Bauelementes ist und je schräger das Licht eingekoppelt wird. Weiterhin ist es nicht möglich, eine ebene Oberfläche zu erzielen, da der schwarze Lack strukturiert werden muss und dadurch hohe Kanten entstehen. Das direkte Aufbringen weiterer Schichten oder Komponenten auf eine solche Oberfläche ist nicht einfach möglich.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Licht blockierende Schichtenfolge nach den Oberbegriffen der Ansprüche 1, 4 und 11 so zu Schaffen, dass die geschilderten Nachteile des Standes der Technik beseitigt werden.
  • Gelöst wird diese Aufgabe mit den in den kennzeichnenden Teilen der Ansprüche 1, 4 und 11 angegebenen Merkmalen.
  • Der Gegenstand der Ansprüche 1, 4 und 11 weist die Vorteile auf, dass keine Transmission durch die dünne Metallschicht erfolgt und eine nur sehr geringe Reflexion durch die perfekte Einkopplung des Lichtes in die Siliziumschicht mit Mottenaugenstruktur auftritt, und das Licht in der Polysiliziumschicht oder amorphen Siliziumschicht absorbiert wird, wobei die Absorption von den Absorptionseigenschaften der Polysiliziumschicht oder amorphen Siliziumschicht und deren Dicke abhängig ist. Wichtig ist, dass an der Metallschicht ein Teil des Lichtes, das beim einmaligen durchqueren der Siliziumschicht nicht absorbiert wurde, reflektiert wird und ein zweites Mal durch die Siliziumschicht muss. Nur das Licht, das auch danach nicht absorbiert wurde, wird reflektiert. Auf die Reflexion kann durch Wahl des Metalls, der Art des Siliziums (hoher Absorptionsfaktor) und der Siliziumschichtdicke (umso dicker umso mehr wird absorbiert), sowie der Beschaffenheit der Mottenaugenstruktur in der Siliziumschicht direkt Einfluss genommen werden.
  • Die vorgeschlagene Licht blockierende Schichtenfolge kann in andere Stoffe eingebettet werden, somit ist es möglich, eine glatte Oberfläche aus einem anderen Material als dem, welches bei der Licht blockierenden Schichtenfolge verwendet wurde, zu bilden. Das heißt es ist beispielsweise möglich, diese Formation in einen CMOS-Prozess einzubinden und gleichzeitig eine ebene Isolatorfläche darauf zu prozessieren. Da außerdem nur CMOS-kompatible Materialien und Prozessschritte angewendet werden, ist eine vollständige CMOS-Integration möglich.
  • Die Licht blockierende Schichtenfolge kann nicht nur an der Oberfläche, sondern in unterschiedlichen Ebenen eines Integrierten Bauelementes erzeugt werden, z. B. zwischen Metallisierung 3 und Metallisierung 4 des Schaltkreises. Im Bedarfsfall kann die Licht blockierende Schichtenfolge in einem Schaltkreis mehr als nur einmal in unterschiedlichen Ebenen hergestellt werden. Die erfindungsgemäße Schichtanordnung (Metallschicht; darüberliegender Polysiliziumschicht oder amorphe Siliziumschicht mit Mottenaugenstruktur) kann in nahezu jede Isolationsschicht eingebettet werden, vorausgesetzt, die sich dadurch ergebenden geometrischen Bedingungen und möglichen kapazitiven Einflüsse werden entsprechend berücksichtigt.
  • Es ist vorteilhaft die vorgeschlagene Erfindung auf einer ebenen Fläche aufzubringen. Dazu muss die darunterliegende Isolatorschicht durch ein geeignetes Verfahren eingeebnet werden.
  • Zur Erhöhung der Absorption kann zusätzlich oder ausschließlich eine diffraktive und oder eine streuende Struktur in die Oberfläche der Siliziumschicht und oder Metallschicht ein- bzw. aufgebracht werden. Dabei muss allerdings die Wellenlängenabhängigkeit der diffraktiven Struktur berücksichtigt werden.
  • Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung erläutert. Es zeigen:
  • 1 den Querschnitt der Licht blockierenden Schichtenfolge auf der Oberfläche einer Siliziumscheibe vor der Erzeugung der Mottenaugenstruktur, in Form einer elektronenmikroskopischen Querschnittsaufnahme nach Abscheidung der Polysiliziumschicht (1), wobei als Licht abschirmendes Metall eine in der CMOS-Technologie ohnehin vorkommende Doppelschicht aus Titan, Titannitrid (3) und Wolfram (2) wirkt. (4) ist eine Isolationsschicht bestehend aus TEOS und BPTEOS.
  • 2 den Querschnitt einer Licht blockierenden Schichtenfolge gemäß 1 mit höherer Vergrößerung nach der Ausprägung der Mottenaugenstruktur,
  • 3 die an der erfindungsgemäßen Licht blockierenden Schichtenfolge gemessene spektrale Reflexion und
  • 4 ein Schema der Verfahrensschrittfolge zur Einbindung der Licht blockierenden Schichtenfolge in den CMOS-Prozess, beginnend mit den Prozessschritten, die sich oberhalb der Siliziumscheibe abspielen, wobei als Licht abschirmende Schicht als Bestandteil der Licht blockierenden Schichtenfolge eine Titanschicht dient und die Licht blockierende Schichtenfolge von einer so dicken isolierenden Siliziumoxidschicht eingehüllt ist, dass eine Glättung der Oberfläche durch chemisch-mechanische Politur (CMP) nachfolgen kann.
  • 5 Vereinfachte Querschnittsdarstellung der vorgeschlagenen Licht blockierenden Schichtfolge, und ihrer Anordnung innerhalb eines CMOS Backends.
  • Die 1 und 2 sind selbsterklärend.
  • 3 zeigt die gemessene spektrale Reflexion der erfindungsgemäßen Licht blockierenden Schichtfolge. Dabei wird zwischen der direkten Reflexion (32) und der gesamten, also die Summe der direkten und gestreuten Reflexion, (31) unterschieden. Eingezeichnet ist weiterhin eine Hilfslinie (30), die den Bereich der vollständigen Lichtabsorption (in diesem Fall < 600 nm Wellenlänge) von dem Bereich der nur teilweisen Absorption (> 600 nm Wellenlänge) trennt. Die nur teilweise erfolgende Absorption für Wellenlängen größer 600 nm, kann man sehr gut an den auftretenden Interferenzen erkennen. Die Amplituden der Interferenzen nehmen mit zunehmender Wellenlänge zu, ebenso die absoluten Reflexionswerte. Dies liegt an der geringer werdenden Absorption der verwendeten Polysiliziumschicht für größer werdende Wellenlängen.
  • Der in 4 aufgeführte Prozessablauf der Hauptschritte, beginnt mit dem Aufbringen einer elektrischen Isolationsschicht (ILD 1), an die sich die Öffnung der Kontakte (Contact) und die erste Metallisierungschicht (Met 1) anschließen. Es folgt danach die Abscheidung einer Isolationszwischenschicht (ILD 2) und die Öffnung der Kontaktlöcher für die erste Metallisierungsebene (Via 1) und die Abscheidung des Metalls für die zweite Metallisierungsebene (Met 2). Danach wird eine weitere elektrische Isolationsschicht (ILD 3) erzeugt und auf dieser nachfolgend eine 100 nm dicke Titanschicht und darauf eine 2 μm dicke Polysiliziumschicht abgeschieden. Anschließend wird die Schichtenfolge strukturiert, durch Aufbringen des Photolackes (resist), Belichtung des Photolackes (exposure), Härtung mit UV-Licht (UV hardening), Ätzung des Polysilliziums (polyetch) und des Titan (Ti etch), wonach der Photolack wieder abgelöst wird (resist strip). Mittels Plasmaätzung wird nun in bekannter Weise eine Mottenaugenstruktur erzeugt (black Si etch), wobei der Ätzprozess eine hohe Selektivität zu Oxid aufweist und daher nur im Polysilizium wirksam wird. Die dabei entstehenden nadelförmigen Strukturen dienen der breitbandigen Entspiegelung der Siliziumgrenzfläche zum nachfolgend angrenzenden Medium und bewirken in Kombination mit der absorbierenden Eigenschaft der Siliziumschicht die drastische Reduzierung der Reflexion, im Gegensatz zu den bekannten Verfahren der Lichtabschirmung durch einfache Metallschichten. Eine nachfolgend abgeschiedene Oxidschicht (oxide dep) deckt die Schichtfolge ab, die chemisch-mechanische Politur (CMP) erzeugt eine ebene Isolatoroberfläche in die die Kontaktlöcher für die zweite Metallisierungsebene (Via 2) eingebracht werden. Es folgen die Schritte des Aufbringens der dritten Metallisierungsebene (Met 3), des Aufbringens einer abschließeneden Passivierungsschicht (passivation) und die Öffnung der Kontaktierinseln (pad opening).
  • 5 zeigt eine skizzenhafte Darstellung der erfindungsgemäßen Licht blockierenden Schichtfolge in einer beispielhaften Anordnung innerhalb eines CMOS-Backends. (501) ist das Substrat, (502) die Passivierungsschicht, (503) ein Bondpad, (504) die erfindungsgemäße Licht blockierende Schichtfolge, (505) ein Kontakt, (506) Via 1, (507) Via 2, (508) Metal 1, (509) Metal 2, (510) Metal 3, (511) ILD 1, (512) ILD 2, (513) ILD 3 und (514) eine die Licht blockierende Schichtfolge einhüllende planarisierte Oxidschicht.
  • Im dargestellten Beispiel ist die Licht blockierende Schichtfolge in der Isolatorschicht zwischen Metall 2 und Metall 3 eingebracht. Die Isolationsschicht wurde dadurch in zwei Isolationsschichten aufgeteilt, wovon eine vor der Abscheidung der Licht blockierenden Schichtfolge und eine nach deren Ausbildung aufgebracht wird. Insgesamt vergrößert sich die Dicke der Isolationsschicht zwischen Metall 2 und Metall 3. Jede Metallisierungsschicht kann vollständig zur Verdrahtung genutzt werden. Lediglich direkt im Bereich der Licht blockierenden Schicht sind Vias zwischen der darunter und der darüberliegenden Metallisierungsebene nicht möglich.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - EP 0590598 A1 [0002]
    • - JP 62076570 A [0002]
    • - DE 3705173 C2 [0002]
    • - EP 0450496 B1 [0002]
    • - EP 0495503 B1 [0002]
    • - JP 02000376 A [0002]
    • - JP 60170255 A [0002]
    • - EP 0816899 B1 [0004]

Claims (16)

  1. Licht blockierende Schichtenfolge für optische Systeme in Schaltkreisen mit integrierter Optik zur Abschattung lichtempfindlicher Bereiche, die nicht zu den Empfangsbauelementen der optischen Strahlung gehören bei weitestgehender Unterdrückung der Reflexion der zur Abschattung eingesetzten Schichten durch erhöhte Absorption im Wellenlängenbereich von < 180 nm bis 1200 nm dadurch gekennzeichnet, dass diese aus einer oder mehreren dünnen Metallschichten und einer darauf befindlichen Polysiliziumschicht oder amorphen Siliziumschicht besteht, wobei die Oberfläche der Siliziumschicht mit einer Mottenaugenstruktur versehen ist und die Licht blockierende Schichtenfolge mindestens einseitig von einer elektrischen Isolatorschicht bedeckt ist.
  2. Licht blockierende Schichtenfolge nach Anspruch 1, dadurch gekennzeichnet, dass als metallische Komponente der Licht blockierenden Schichtenfolge jeweils eine Schicht bestehend aus den Metallen mit den Mindestschichtdicken: Ag: 100 nm, Al: 30 nm, Cr: 75 nm, Ti: 100 nm, W: 100 nm Cu: 80 nm vorhanden ist.
  3. Licht blockierende Schichtenfolge nach Anspruch 1, dadurch gekennzeichnet, dass als metallische Komponente der Licht blockierenden Schichtenfolge jeweils mehrere Metallschichten, der unter Anspruch 2 genannten Metalle mit entsprechend verringerter Schichtdicke vorhanden sind.
  4. Licht blockierende Schichtenfolge nach Anspruch 1, dadurch gekennzeichnet, dass die Dicke der Siliziumschicht mindestens 2 μm beträgt und die darin ausgebildete Mottenaugenstruktur eine Strukturhöhe von vorzugsweise 0,5 bis 0,7 μm erreicht.
  5. Verfahren zur Herstellung einer Licht blockierenden Schichtenfolge zum Schutz von bestimmten Bereichen eines CMOS-Bauelementes der integrierten Optik, die nicht von Licht getroffen werden sollen, wirkend im Wellenlängenbereich von < 180 nm bis 1200 nm, wobei vor der Abscheidung der die Gesamtschaltung passivierenden Schicht auf einer elektrischen Isolatorschicht eine Metallschicht mit einer Dicke, die eine unter 1%ige Transmission aufweist und darauf eine mindestens 2 μm dicke Polysiliziumschicht oder amorphe Siliziumschicht abgeschieden werden, wonach mittels eines Photolithographieprozesses die beiden Schichten strukturiert werden und auf der Oberseite der Siliziumschicht eine Mottenaugenstruktur einer Tiefe von vorzugsweise 0,5 bis 0,7 μm ausgebildet wird, worauf die Abscheidung einer weiteren elektrischen Isolatorschicht oder einer solchen mit Passivierungswirkung folgt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass als metallische Komponente der Licht blockierenden Schichtenfolge jeweils eine Schicht bestehend aus den Metallen mit den Mindestschichtdicken: Ag: 100 nm, Al: 30 nm, Cr: 75 nm, Ti: 100 nm, W: 100 nm Cu: 80 nm abgeschieden wird.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass als metallische Komponente der Licht blockierenden Schichtenfolge, jeweils mehrere Metallschichten, der unter Anspruch 6 genannten Metalle mit entsprechend verringerter Schichtdicke abgeschieden werden.
  8. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass eine Licht blockierende Schichtenfolge entweder an der Oberfläche der Schaltung oder bei mehreren vorkommenden Metallisierungsebenen zwischen einer der Metallisierungsebenen ausgebildet wird.
  9. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Licht blockierenden Schichtenfolge an der Oberfläche der Schaltung und bei mehreren vorkommenden Metallisierungsebenen zusätzlich zwischen einer der Metallisierungsebenen ausgebildet wird.
  10. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Licht blockierenden Schichtenfolge bei mehreren vorkommenden Metallisierungsebenen mehrfach zwischen jeweils einer der Metallisierungsebenen ausgebildet wird.
  11. Verfahren zur Herstellung einer Licht blockierenden Schichtenfolge zum Schutz von bestimmten Bereichen eines CMOS-Bauelementes der integrierten Optik, die nicht von Licht getroffen werden sollen, wirkend im Wellenlängenbereich von < 180 nm bis 1200 nm, wobei vor der Abscheidung der die Gesamtschaltung passivierenden Schicht auf einer elektrischen Isolatorschicht eine Metallschicht mit einer Dicke, die eine unter 1%ige Transmission aufweist und darauf eine mindestens 2 μm dicke Polysiliziumschicht oder amorphe Siliziumschicht abgeschieden werden, wonach auf der Oberseite der Polysiliziumschicht oder amorphen Siliziumschicht eine Mottenaugenstruktur einer Tiefe von vorzugsweise 0,5 bis 0,7 μm ausgebildet wird und mittels eines Photolithographieprozesses die beiden Schichten strukturiert werden, worauf die Abscheidung einer weiteren elektrischen Isolatorschicht oder einer solchen mit Passivierungswirkung folgt.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass als metallische Komponente der Licht blockierenden Schichtenfolge jeweils eine Schicht bestehend aus den Metallen mit den Mindestschichtdicken: Ag: 100 nm, Al: 30 nm, Cr: 75 nm, Ti: 100 nm, W: 100 nm Cu: 80 nm abgeschieden wird.
  13. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass als metallische Komponente der Licht blockierenden Schichtenfolge, jeweils mehrere Metallschichten, der unter Anspruch 12 genannten Metalle mit entsprechend verringerter Schichtdicke abgeschieden werden.
  14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass eine Licht blockierende Schichtenfolge entweder an der Oberfläche der Schaltung oder bei mehreren vorkommenden Metallisierungsebenen zwischen einer der Metallisierungsebenen ausgebildet wird.
  15. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Licht blockierenden Schichtenfolge an der Oberfläche der Schaltung und bei mehreren vorkommenden Metallisierungsebenen zusätzlich zwischen einer der Metallisierungsebenen ausgebildet wird.
  16. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Licht blockierenden Schichtenfolge bei mehreren vorkommenden Metallisierungsebenen mehrfach zwischen jeweils einer der Metallisierungsebenen ausgebildet wird.
DE102007051752A 2007-10-30 2007-10-30 Licht blockierende Schichtenfolge und Verfahren zu deren Herstellung Active DE102007051752B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102007051752A DE102007051752B4 (de) 2007-10-30 2007-10-30 Licht blockierende Schichtenfolge und Verfahren zu deren Herstellung
US12/740,554 US8187908B2 (en) 2007-10-30 2008-10-30 Light-blocking layer sequence having one or more metal layers for an integrated circuit and method for the production of the layer sequence
PCT/EP2008/064760 WO2009056615A1 (de) 2007-10-30 2008-10-30 Licht blockierende schichtenfolge mit einem oder für einen integrierten schaltkreis und verfahren zur herstellung der schichtenfolge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007051752A DE102007051752B4 (de) 2007-10-30 2007-10-30 Licht blockierende Schichtenfolge und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE102007051752A1 true DE102007051752A1 (de) 2009-05-14
DE102007051752B4 DE102007051752B4 (de) 2010-01-28

Family

ID=40317063

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007051752A Active DE102007051752B4 (de) 2007-10-30 2007-10-30 Licht blockierende Schichtenfolge und Verfahren zu deren Herstellung

Country Status (3)

Country Link
US (1) US8187908B2 (de)
DE (1) DE102007051752B4 (de)
WO (1) WO2009056615A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680635B2 (en) * 2009-07-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034512A (ja) * 2008-07-01 2010-02-12 Fujifilm Corp 固体撮像素子及び撮像装置
WO2010073226A2 (de) 2008-12-24 2010-07-01 X-Fab Semiconductor Foundries Ag Herstellung von hohen justiermarken und solche justiermarken auf einem halbleiterwafer
US8278733B2 (en) * 2009-08-25 2012-10-02 Mediatek Inc. Bonding pad structure and integrated circuit chip using such bonding pad structure
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure
WO2013184556A1 (en) 2012-06-05 2013-12-12 President And Fellows Of Harvard College Ultra-thin optical coatings and devices and methods of using ultra-thin optical coatings
US9041135B2 (en) 2013-03-13 2015-05-26 The Aerospace Corporation Monolithic sun sensors assemblies thereof

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170255A (ja) 1984-02-15 1985-09-03 Toshiba Corp 固体撮像装置
JPS6276570A (ja) 1986-08-25 1987-04-08 Hitachi Ltd ホトセンサ
JPH02376A (ja) 1987-11-02 1990-01-05 Mitsubishi Electric Corp 半導体集積回路装置
DE3705173C2 (de) 1986-02-28 1993-04-01 Canon K.K., Tokio/Tokyo, Jp
EP0590598A1 (de) 1992-09-28 1994-04-06 Sanyo Electric Co., Limited. Halbeiter-Photodiode mit einer lichtundurchlässigen Schicht
EP0450496B1 (de) 1990-03-29 1996-11-27 Sony Corporation Infrarotsensor
EP0495503B1 (de) 1991-01-17 1997-03-26 Sony Corporation CCD-Bildaufnahmevorrichtung
EP1333503A2 (de) * 2002-02-04 2003-08-06 Delphi Technologies, Inc. Verfahren zur Herstellung eines monolithisch-integrierten-mikromechanischen Sensors und Schaltkreises
US20030178057A1 (en) * 2001-10-24 2003-09-25 Shuichi Fujii Solar cell, manufacturing method thereof and electrode material
US20030234341A1 (en) * 2002-06-20 2003-12-25 Osborn Jon V. Microelectromechanical system optical sun sensor
EP0816899B1 (de) 1996-07-01 2007-09-26 Mitsubishi Chemical Corporation Farbfilter und schwarze Resistzusammensetzung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19917366A1 (de) * 1999-04-16 2000-10-19 Inst Neue Mat Gemein Gmbh Mit einer mikrostrukturierten Oberfläche versehene Substrate, Verfahren zu ihrer Herstellung und ihre Verwendung
US6175442B1 (en) * 1999-05-25 2001-01-16 Intel Corporation Anti-reflection layer in spatial light modulators
JP2005228997A (ja) * 2004-02-13 2005-08-25 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
DE102005048366A1 (de) 2005-10-10 2007-04-19 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von defektarmen selbstorganisierten nadelartigen Strukturen mit Nano-Dimensionen im Bereich unterhalb der üblichen Lichtwellenlängen mit großem Aspektverhältnis
US20080276990A1 (en) * 2007-05-10 2008-11-13 Board Of Regents, University Of Texas System Substrate surface structures and processes for forming the same
JP4346655B2 (ja) * 2007-05-15 2009-10-21 株式会社東芝 半導体装置
US8003425B2 (en) * 2008-05-14 2011-08-23 International Business Machines Corporation Methods for forming anti-reflection structures for CMOS image sensors
WO2010032610A1 (ja) * 2008-09-17 2010-03-25 シャープ株式会社 反射防止膜及びその製造方法
GB2465607A (en) * 2008-11-25 2010-05-26 St Microelectronics CMOS imager structures
JP5742220B2 (ja) * 2009-03-03 2015-07-01 三菱レイヨン株式会社 フィルムの製造方法
TWI425643B (zh) * 2009-03-31 2014-02-01 Sony Corp 固態攝像裝置及其製造方法、攝像裝置和抗反射結構之製造方法
JP2010245121A (ja) * 2009-04-01 2010-10-28 Toshiba Corp 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170255A (ja) 1984-02-15 1985-09-03 Toshiba Corp 固体撮像装置
DE3705173C2 (de) 1986-02-28 1993-04-01 Canon K.K., Tokio/Tokyo, Jp
JPS6276570A (ja) 1986-08-25 1987-04-08 Hitachi Ltd ホトセンサ
JPH02376A (ja) 1987-11-02 1990-01-05 Mitsubishi Electric Corp 半導体集積回路装置
EP0450496B1 (de) 1990-03-29 1996-11-27 Sony Corporation Infrarotsensor
EP0495503B1 (de) 1991-01-17 1997-03-26 Sony Corporation CCD-Bildaufnahmevorrichtung
EP0590598A1 (de) 1992-09-28 1994-04-06 Sanyo Electric Co., Limited. Halbeiter-Photodiode mit einer lichtundurchlässigen Schicht
EP0816899B1 (de) 1996-07-01 2007-09-26 Mitsubishi Chemical Corporation Farbfilter und schwarze Resistzusammensetzung
US20030178057A1 (en) * 2001-10-24 2003-09-25 Shuichi Fujii Solar cell, manufacturing method thereof and electrode material
EP1333503A2 (de) * 2002-02-04 2003-08-06 Delphi Technologies, Inc. Verfahren zur Herstellung eines monolithisch-integrierten-mikromechanischen Sensors und Schaltkreises
US20030234341A1 (en) * 2002-06-20 2003-12-25 Osborn Jon V. Microelectromechanical system optical sun sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680635B2 (en) * 2009-07-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor big via bonding pad application for AICu process

Also Published As

Publication number Publication date
US20100301483A1 (en) 2010-12-02
WO2009056615A1 (de) 2009-05-07
DE102007051752B4 (de) 2010-01-28
WO2009056615A9 (de) 2010-09-23
US8187908B2 (en) 2012-05-29

Similar Documents

Publication Publication Date Title
DE102007051752B4 (de) Licht blockierende Schichtenfolge und Verfahren zu deren Herstellung
DE102011056178B4 (de) Rückseitenbelichtungssensor mit einer Bonding-Flächenstruktur und Herstellungsverfahren für denselben
DE102018118613B4 (de) Halbleiter-Bildsensor
DE102011055767B4 (de) Halbleitervorrichtung mit Bonding-Fläche und Verfahren zur Herstellung derselben
DE102017125227B4 (de) Fotoelektrisches umwandlungsgerät und bildaufnahmesystem
DE102015105451A1 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
DE112008003468T5 (de) Lichtleiteranordnung für einen Bildsensor
DE102018116281B4 (de) Photoelektrisches umwandlungsgerät, ausrüstung mit photoelektrischem umwandlungsgerät und herstellungsverfahren für ein photoelektrisches umwandlungsgerät
DE102019117664A1 (de) Verfahren zum Herstellen von selbstjustierten Gittern in einem BSI-Bildsensor
DE102005063118A1 (de) Zylinderkondensator und Speichereinrichtung und Verfahren zu deren Herstellung
DE19842441B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE19838439C1 (de) Dünnfilmphotodiode und Verfahren zur Herstellung
DE102007058384A1 (de) Bildsensor und Verfahren zu dessen Herstellung
DE10357919A1 (de) Abbildungs-Anordnung und Verfahren zu deren Herstellung
EP1683203A1 (de) Strahlungsdetektierendes optoelektronisches bauelement
DE10031439A1 (de) Halbleiterbildsensor mit darin enthaltener optischer Schicht
DE102020110871B4 (de) Halbleitervorrichtung zur Lichtdetektion
DE19840251B4 (de) Schaltungschip, insbesondere Transponder mit Lichtschutz
AT523976A2 (de) Anordnung für ein optoelektronisches Bauelement, Verfahren zum Herstellen und optoelektronisches Bauelement
DE10239642B3 (de) Anordnung und Prozeßfolge zur Minimierung von Lichtverlusten und zur elektronischen Abschirmung an integrierten Fotodioden
DE102020118788A1 (de) Photoelektrisches Umwandlungsgerät und Ausrüstung
DE102010004690A1 (de) Halbleiterbauelement mit Fensteröffnung als Schnittstelle zur Umgebung-Ankopplung
DE102019116605A1 (de) Rückseitenbeleuchtungsbildsensoren
DE60125150T2 (de) Verwendung von organischen spin-on-materialien als begrenzungsschicht für lokale verbindungsstrukturen, kontakt- und durchkontaktschichten
EP1532691B1 (de) Minimierung von lichtverlusten und elektronische abschirmung an integrierten fotodioden

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: LEONHARD & PARTNER PATENTANWAELTE, DE

R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE