DE102010004690A1 - Halbleiterbauelement mit Fensteröffnung als Schnittstelle zur Umgebung-Ankopplung - Google Patents

Halbleiterbauelement mit Fensteröffnung als Schnittstelle zur Umgebung-Ankopplung Download PDF

Info

Publication number
DE102010004690A1
DE102010004690A1 DE102010004690A DE102010004690A DE102010004690A1 DE 102010004690 A1 DE102010004690 A1 DE 102010004690A1 DE 102010004690 A DE102010004690 A DE 102010004690A DE 102010004690 A DE102010004690 A DE 102010004690A DE 102010004690 A1 DE102010004690 A1 DE 102010004690A1
Authority
DE
Germany
Prior art keywords
layer
window opening
etching
electrode layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010004690A
Other languages
English (en)
Other versions
DE102010004690B4 (de
Inventor
Wolfgang Einbrodt
Daniel Gäbler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by X Fab Semiconductor Foundries GmbH filed Critical X Fab Semiconductor Foundries GmbH
Publication of DE102010004690A1 publication Critical patent/DE102010004690A1/de
Application granted granted Critical
Publication of DE102010004690B4 publication Critical patent/DE102010004690B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
    • H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
    • H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Fensteröffnung (11) in einem Halbleiterbauelement wird auf der Grundlage einer Gatestruktur hergestellt, die als effiziente Ätzstoppschicht dient, um einen Isolationsschichtstapel zuverlässig zu ätzen, ohne das photoempfindliche Halbleitergebiet freizulegen. Das Polysilizium der Gatestruktur (4) wird mit einem etablierten Gate-Ätzprozess abgetragen, wobei die Gateisolationsschicht die Integrität des photoempfindlichen Halbleitermaterials bewahrt.

Description

  • Die Erfindung betrifft Halbleiterbauelemente, insbesondere CMOS-Bauelemente, und deren Herstellung, wobei eine oder mehrere dielektrische Schichten über einem Halbleitergebiet so zu strukturieren sind, dass eine Wechselwirkung des Halbleitergebiets mit äußeren Einflussgrößen, insbesondere als optische Wechselwirkung mittels Strahlung, möglich ist.
  • Stand der Technik.
  • Halbleiterbauelemente werden für viele Anwendungszwecke hergestellt, wobei viele verschiedene Prozesstechniken eingesetzt werden. Durch den zunehmenden Fortschritt der beteiligten Fertigungstechniken wurden die Strukturgrößen der einzelnen Schaltungselemente immer weiter verkleinert, so dass eine große Anzahl an Schaltungselementen auf einer einzelnen Chipfläche zu einer komplexen Schaltung zusammengefasst werden kann. Für komplexere Schaltungen hat sich dabei die CMOS (complementary metal oxide semiconductor) Technik als sehr effizient erwiesen im Hinblick auf das Leistungsverhalten und die Kosteneffizienz des Herstellungsprozesses. In der CMOS-Technologie werden überwiegend komplementäre Feldeffekt-Transistoren, also p-Kanaltransistoren und n-Kanaltransistoren, mit anderen Schaltungselementen, bspw. Widerstände, Kondensatoren, und dergleichen, in und auf einer Halbleiterschicht, zumeist einer Siliziumschicht, unter Anwendung einer Vielzahl von Prozessschritten hergestellt. Für die Herstellung der Feldeffekt-Transistoren oder kurz Transistoren in der CMOS-Technik muss eine Gatestruktur hergestellt werden, die die Leitfähigkeit eines Halbleitergebiets, das auch als Kanalgebiet bezeichnet wird, steuert. Das Kanalgebiet wiederum verbindet ein Draingebiet mit einem Sourcegebiet, so dass ein steuerbarer Stromfluss im Transistor stattfinden kann. Die Drain- und Sourcegebiete sind relativ stark dotierte Bereiche in der Halbleiterschicht, die in der Regel durch Ionenimplantation erzeugt werden, wobei die Gatestruktur gegebenenfalls zusammen mit Abstandshaltern an den Seitenwänden der Gatestruktur als Implantationsmaske dient, so dass eine ”selbstjustierende” Positionierung der Drain- und Sourcegebiete in Bezug auf das Kanalgebiet, das unter der Gatestruktur liegt, erreicht wird.
  • Die Gatestruktur enthält eine ”dünne” Gateisolationsschicht, die zumeist aus Siliziumdioxid aufgebaut ist, auf der eine Polysiliziumschicht gebildet ist, die als Elektrode zum Anlegen einer Steuerspannung zur Steuerung des Stromflusses im Kanalgebiet dient. Für die Herstellung der Gatestruktur werden gut etablierte Verfahrensweisen eingesetzt, worin nach der Herstellung von Isolationsstrukturen in der Siliziumschicht und nach dem Erzeugen der jeweiligen Wannendotierungen für die komplementären Transistoren zunächst die Gateisolationsschicht erzeugt wird, bspw. durch Oxidation des Siliziummaterials der Halbleiterschicht. Die Dicke der Gate-Isolationsschicht ist durch die Transistoreigenschaften bestimmt und beträgt etwa mehrere zehn Nanometer (nm) bis zu zwei nm, wenn modernste MOS Transistoren und komplexen CPUs betrachtet werden. Daraufhin wird das Siliziummaterial, das als Elektrodenmaterial dient, abgeschieden und der resultierende Schichtstapel wird dann strukturiert, wobei bei Bedarf weitere Materialschichten in Form von ARC (anti-reflektierende Beschichtung), und dergleichen vorgesehen werden. Die Strukturierung erfolgt unter Herstellung einer Lackmaske auf deren Grundlage ein Ätzprozess ausgeführt wird in Form eines plasma-unterstützten Prozesses, in welchem das Siliziumelektrodenmaterial selektiv zum Maskenmaterial abgetragen wird, und die Ätzchemie insbesondere sehr selektiv in Bezug auf die Gateisolationsschicht ist, so dass der Plasma-Ätzprozess zuverlässig in der Gateisolationsschicht auch für sehr dünne Gateisolationsschichten anhält. Dazu werden gut bekannte Ätzrezepte unter Anwendung von Chrom, Fluor oder ähnlichen reaktiven Stoffen mit geeigneten Plasmaparametern angewendet. Die Gateisolationsschicht außerhalb der Gatestruktur, die zuvor als Ätzstoppmaterial diente, wird dann bspw. durch schonende nass-chemische Ätzmittel, bspw. Flusssäure, abgetragen, ohne dass die darunter liegende Siliziumschicht wesentlich geschädigt wird.
  • In der Folge werden die Drain- und Sourcegebiete hergestellt, bspw. durch Ionenimplantation, wobei auch eine Abstandshalterstruktur an den Seitenwänden der Gatestruktur vorgesehen werden kann, um den lateralen Abstand der Implantationsgebiete von dem eigentlichen Elektrodenmaterial und damit dem Kanalgebiet einzustellen. Nach dem Ausheizen des Bauelements wird üblicherweise ein Metallsilizid zumindest in den Drain- und Sourcegebieten zur Verminderung des Kontaktwiderstands hergestellt, wobei auch ein oberer Bereich des Polysiliziums der Gatestruktur siliziert werden kann.
  • Zur Verbindung der einzelnen Schaltungselemente werden typischerweise eine oder mehrere Metallisierungsebenen vorgesehen, in denen dielektrische Materialien oder Isolationsschichten entsprechende Metallleitungen und Kontaktdurchführungen umschließen, wobei in einer abschließenden Isolationsschicht oder Passivierungsschicht dann Kontaktöffnungen hergestellt werden, um das Metallisierungssystem, bspw. mit Bonddrähten, zu kontaktieren.
  • Somit können komplexe CMOS-Halbleiterbauelemente mit einer bewährten Prozesstechnologie und dennoch komplexem Schaltungsaufbau sogar kosteneffizient hergestellt werden.
  • Durch die Integration vieler Arten von Schaltungen in einen einzelnen Chip ergibt sich jedoch auch zunehmend der Bedarf für Anwendungen, in denen die Schaltungen nicht nur über das Metallisierungssystem und die Kontakte elektrisch mit der Umgebung kommuniziert, sondern es soll auch eine Wechselwirkung über andere Mechanismen erfolgen können. Insbesondere werden zunehmend optische Komponenten in CMOS/BiCMOS-Bauelemente integriert, wozu eine optische Schnittstelle, bspw. für das Empfangen von einfallendem Licht erforderlich ist. Dazu wird ein Fenster im Isolationsstapel des Metallisierungssystems über einem Bereich der Siliziumschicht vorgesehen, der für die Wechselwirkung mit dem einfallenden Licht dient und somit als photosensitive Fläche wirkt.
  • Die einfachste Variante den Isolationsstapel über der photosensitiven Siliziumfläche zu entfernen, besteht in einer Maskierung der nicht zu entfernenden Gebiete des Isolationsstapels mit Lack und in einem anschließenden Ätzprozess, der im Silizium stoppt, wie dies bspw. in DE 102 39 643 A beschrieben ist. Für die CMOS Integration lässt sich für den Ätzvorgang nur ein Trockenätzen verwenden, da die Seitenwände der Fensteröffnung möglichst steil sein sollen und die Gefahr einer Anätzung von Metallisierungsebenen mit darauffolgendem Funktionsverlust des gesamten Chips zu groß ist. Gängige Trockenätzprozesse sind in der Regel nicht in der Lage, eine hohe Selektivität zwischen Silizium und den gebräuchlichen Isolatoren, bspw. Siliziumdioxid, SiO2, Siliziumnitrid, Si3N4, bei gleichzeitig hoher Ätzrate der Isolatorschichten zu gewährleisten. Weiterhin erschwerend kommt hinzu, dass die Schichtdicken der Isolatorschichten starken Dickenschwankungen von bis zu ca. 10% prozessbedingt unterliegen und damit eine signifikante Überätzung notwendig wird, wenn sichergestellt werden soll, dass alle Isolatorschichten restfrei von der Siliziumoberfläche entfernt sind. Die Überätzung erzeugt Defekte in der sensiblen Siliziumoberfläche, die sich nachteilig auf die optische Leistungsfähigkeit auswirken. Weiterhin sorgt der Siliziumabtrag dazu, dass die Dotierprofile verändert werden und damit einhergehend auch die Eigenschaften der integrierten Halbleiterbauelemente.
  • Fortschrittlichere Verfahren bemühen sich, die Siliziumoberfläche möglichst nicht direkt mit einem Trockenätzschritt in Berührung zu bringen. Dabei werden zwei Wege beschritten.
  • Zum Einen wird die Siliziumoberfläche erst durch einen kurzen Nassätzschritt freigelegt, der diese nicht so stark schädigt, um eine bessere optische Leistungsfähigkeit zu erzielen. Ein solcher kurzer Nassätzprozess lässt sich aber nur schlecht kontrollieren und birgt die Gefahr der Anätzung der Seitenwände, wenn diese nicht aufwändig geschützt werden.
  • Zum Anderen wird eine Ätzstoppschicht zusätzlich zum standardmäßigen CMOS Prozess eingebracht, auf der der Trockenätzprozess, stoppt ohne die Siliziumoberfläche zu berühren. Ein Beispiel hierfür ist in der Patentschrift US 2007 0072326 B2 gegeben. Nachteilig dabei wirkt sich die verbleibende Ätzstoppschicht aus, da sie auf der Siliziumoberfläche verbleiben muss, wenn dieselbe defektfrei bleiben soll. In der genannten Patentschrift wird deshalb versucht, bereits unter die Ätzstoppschicht eine/mehrere reflexionsvermindernde Schichten (Anti Reflective Coating, kurz ARC) abzuscheiden. Die eigentliche Ätzstoppschicht wird dann auch entfernt, wobei die ARC Schicht wiederum als Ätzstoppschicht wirkt. Dieses Verfahren ist recht aufwändig, da mehrere Schichten in den CMOS Prozess integriert werden müssen und dort keine nachteiligen Veränderungen hervorrufen dürfen. Auch ist eine aufwändige mehrstufige Ätzung notwendig, um letztendlich nur die ARC Schicht zu hinterlassen. Ein weiteres Problemfeld dabei ist die geringe Ätzratenselektivität der vorgeschlagenen Ätzstoppschichten hinsichtlich des zu ätzenden Mediums.
  • Ein weiteres Verfahren nach DE 10 2006 027 969 beschreibt die Verwendung CMOS prozessinhärenter Schichten als Ätzstoppschichten, wobei in diesem Verfahren jedoch aufgrund der geringen Ätzratenselektivität zwischen SiO2 und Si3N4 eine Nassätzung erforderlich ist daher sowohl prozessaufwändig als auch riskant ist.
  • Überblick über die Erfindung.
  • Es ist daher eine Aufgabe der Erfindung, eine Fensteröffnung in einem Isolationsmaterials eines Halbleiterbauelements zu schaffen, die eine Wechselwirkung, insbesondere eine optische Wechselwirkung, eines Halbleitergebiets mit der Umgebung ermöglicht und eine Schädigung des wechselwirkenden Halbleitergebiets möglichst vermeidet, wobei ein hoher Grad an Kompatibilität mit bestehenden CMOS/BiCMOS-Prozessen erreicht werden soll.
  • In einem Aspekt wird die Aufgabe gelöst durch ein Verfahren, zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement. Das Verfahren umfasst:
    Herstellen einer Gatestruktur auf einem Halbleitergebiet, wobei die Gatesstruktur eine auf dem Halbleitergebiet gebildete Gateisolationsschicht und eine auf der Gateisolationsschicht gebildete Elektrodenschicht aufweist. Es werden eine oder mehrere dielektrische Schichten über der Gatestruktur hergestellt und eine Ätzmaske wird auf der einen oder den mehreren dielektrischen Schichten gebildet, wobei die Ätzmaske die laterale Position und die laterale Größe einer in der einen oder den mehreren dielektrischen Schichten zu bildenden Fensteröffnung über der Gatestruktur bestimmt. Es werden die eine oder die mehreren dielektrischen Schichten mittels der Ätzmaske unter Verwendung der Elektrodenschicht als ein erstes Ätzstoppmaterial geätzt und daraufhin erfolgt das Ätzen der Elektrodenschicht unter Verwendung der Gateisolationsschicht als ein zweites Ätzstoppmaterial.
  • Im erfindungsgemäßen Verfahren erfolgt somit die Strukturierung der Isolationsschicht(en) unter Verwendung bereits vorhandener Materialsysteme, so dass für die Herstellung des Fensters keine weiteren Ätzstoppmaterialien erforderlich sind. Das Fenster kann somit einen Bereich des Halbleitergebiets definieren, der als Schnittstelle zur Wechselwirkung mit der Umgebung Verwendung finden kann, bspw. zum Empfang/Aussenden von Strahlung in Form von optischer Strahlung, als Sensorfläche, und dergleichen, wobei der zur Wechselwirkung dienende Bereich zumindest während des Ätzprozesses durch die Gateisolationsschicht geschützt ist. Da typischerweise die Gateisolationsschicht eine gut definierte Schichtdicke und Materialbeschaffenheit aufweist, kann diese Schicht auf dem Halbleitergebiet verbleiben.
  • Die Ätzung durch die Isolationsschicht(en) kann auf der Grundlage gut bekannter Plasmaätzverfahren durchgeführt werden, da diese eine hohe Selektivität für Elektrodenmaterialien, bspw. Polysilizium, aufweisen. Beispielsweise enthält die Gatestruktur in CMOS-Prozessen eine einige 100 nm dicke Polysiliziumschicht, die oftmals noch siliziert ist. Trockenätzprozesse mit einer hohen Ätzrate für Isolatorschichten aus Si3N4, SiO2, und anderen gebräuchlichen Materialien, weisen eine hohe Selektivität zu der Polysiliziumschicht auf. Somit ist es möglich, die vorhandenen Schichtdickenschwankungen der Isolatorschichten durch eine hohe Überätzung prozessstabil abzufangen. Vorteilhaft wirkt sich die Anätzung der Gatestruktur dahingehend aus, dass, wenn silizierte Bereiche vorhanden sind, diese Bereiche entfernt werden. Eine anschließende Gateätzung gemäß gut bekannter Plasmaätzverfahren entfernt zuverlässig das verbleibende Polysilizium und weist eine so hohe Selektivität zum Gateoxid auf, dass dieses nur wenige, oder nur weniger als einen, nm abgetragen wird. Dies ermöglicht eine sehr hohe Prozessstabilität, selbst bei stark schwankenden Bedeckungsgraden und sehr dünnen Gateisolationsstrukturen.
  • Die verbleibende Gateisolationsschicht erreicht eine hohe Defektfreiheit der aktiven Wechselwirkungsschicht dienende Halbleiterschicht, so dass sich bspw. bei optischen Anwendungen eine hohe optische Leistungsfähigkeit ergibt. Dies macht sich besonders in der Blauempfindlichkeit von Photoelementen bemerkbar.
  • Vorteilhafterweise erfolgt das Ätzen der Elektrodenschicht unter Verwendung der Ätzmaske. Zu diesem Zweck wird die Ätzmaske, bspw. in Form eines Lackmaterials, so hergestellt, dass sie bei beiden Ätzschritten die nicht beteiligten Bereiche der dielektrischen Schichten außerhalb der Fensteröffnung schützt, so dass ein einzelner Lithographieschritt zur Herstellung der Fensteröffnung ausreichend ist.
  • In einer weiteren Ausführungsform wird eine Kontaktöffnung in der einen oder den mehreren dielektrischen Schichten zum Freilegen einer Anschlussfläche zum Kontakt mit einem Gehäuse des Halbleiterbauelements gebildet. Die Herstellung des Fensters findet also in einem Metallisierungssystem statt, in welchem Kontaktöffnungen, bspw. zur Aufnahme eines Bonddrahtes, hergestellt werden. Damit ist das erfindungsgemäße Verfahren effizient in standardmäßige Verfahrenabläufe zur Herstellung von CMOS Bauelementen integrierbar.
  • In einer Ausführungsform wird die Kontaktöffnung nach dem Ätzen der Elektrodenschicht gebildet, so das eine Beeinträchtigung der Anschlussflächen durch die Ätzprozesse zur Fensterbildung vermieden wird.
  • In einer weiteren Ausführungsform wird eine entspiegelnde Schicht auf die freiliegende Gateisolationsschicht aufgebracht. Durch die zusätzliche Schicht kann somit das optische Verhalten des Fensters eingestellt werden.
  • In einer weiteren Ausführungsform wird ein Metallsilizid in zumindest einem Abschnitt in der Elektrodenschicht der Gatesstruktur gebildet, wobei das Metallsilizid in einem Bereich der Elektrodenschicht gebildet wird, der zumindest der lateralen Position und Größe der Fensteröffnung entspricht. Durch den ersten Ätzprozess kann somit das Metallsilizid wirksam abgetragen werden, ohne dass eine Maskierung dieses Bereichs in einem Prozess zur Herstellung des Metallsilizids erforderlich ist.
  • In anderen Ausführungsformen wird das Metallsilizid außerhalb des Bereichs gebildet wird, welcher der lateralen Position und der Größe der Fensteröffnung entspricht. Dies kann zu einer Verbesserung der Gleichmäßigkeit des Ätzprozesses führen, insbes. wenn sehr komplexe Metallisierungssysteme mit vielen dielektrischen Schichten zu ätzen sind.
  • In einer weiteren vorteilhaften Ausführungsform wird ein Reinigungsprozess nach dem Ätzen der Elektrodenschicht ausgeführt. Dadurch können effizient Ätznebenprodukte, bspw. Polymerreste und dergleichen entfernt werden, was sich vorteilhaft auf die Eigenschaften der Fensteröffnung als Schnittstelle zur Wechselwirkung mit der Umgebung auswirkt. Beispielsweise werden die optischen Eigenschaften der Oberfläche der Gateisolationsschicht verbessert. In anderen Fällen kann das Fenster zur Anhaftung von Fluiden in Sensoren verwendet werden, so dass eine verbesserte chemische Reinheit zu einer höheren Empfindlichkeit beiträgt.
  • In einer weiteren vorteilhaften Ausführungsform wird Material der Gateisolationsschicht zum Einstellen einer Restdicke der Gateisolationsschicht abgetragen. Auf diese Weise kann der Einfluss der Gateisolationsschicht auf die Ankopplung oder Wechselwirkung des darunter liegenden Halbleitergebiets mit der Umgebung, bspw. in Form einer optischen Ankopplung, gesteuert werden.
  • In einer Ausführungsform erfolgt das Abtragen zum Einstellen der Restdicke beim Ausführen des Reinigungsprozesses. Es sind viele effiziente Reinigungsrezepte verfügbar, die auch zu einer gewissen Materialerosion der Gateisolationsschicht führen, wobei dies vorteilhaft genutzt wird, um die gewünschte Restdicke einzustellen.
  • In einer weiteren Ausführungsform umfasst das Verfahren das Erzeugung einer Dotierstoffverteilung in dem Halbleitergebiet zumindest in einem Bereich, der der lateralen Position und Größe der Fensteröffnung entspricht, um ein optisches Verhalten im Zusammenwirken mit der Fensteröffnung des Halbleiterbauelements einzustellen. Beispielsweise kann die Dotierstoffkonzentration lokal an die gewünschte Art der Wechselwirkung angepasst werden, wobei dies im Rahmen der Wannenimplantationen oder durch spezielle Dotierprozesse erfolgen kann. Ein pn Übergang kann vorgesehen sein.
  • Die vorhandenen Eigenschaften des optischen Verhaltens werden beibehalten, da keine Beeinflussung durch den Strukturierungsprozess erfolgt. Z. B. werden keine höheren Leckströme durch geschädigte Halbleiteroberflächen und dergleichen hervorgerufen. Damit lassen sich auch sehr sensible Bereiche herstellen, bspw. Pixel von optischen Sensoren. Durch die verbesserten Strukturierungseigenschaften in Verbindung mit dem besseren elektronischen Verhalten des Wechselwirkungsbereichs des Halbleitergebiets können sehr kleine Komponenten erzeugt werden, die damit den Aufbau fein auflösender optischer Bauelemente ermöglichen.
  • Gemäß einem weiteren Aspekt der beanspruchten Erfindung wird die zuvor genannte Aufgabe gelöst durch ein mit einer auf einem Halbleitergebiet gebildeten Gatestruktur, die eine auf dem Halbleitergebiet ausgebildete Gateisolationsschicht und eine auf der Gateisolationsschicht gebildete Elektrodenschicht aufweist. Ferner ist ein Metallisierungssystem mit mindestens einer Isolationsschicht vorgesehen. Des Weiteren ist eine Fensteröffnung in der mindestens einen Isolationsschicht und in der Elektrodenschicht gebildet, wobei die Fensteröffnung als Schnittstelle zur Ankopplung zwischen einem Teil des Halbleitergebiets und der Umgebung dient.
  • Insbesondere bei der Herstellung des erfindungsgemäßen Bauelements ergeben sich die zuvor genannten Vorteile, wobei sich durch das Anordnen der Fensteröffnung über einer Gatestruktur die Möglichkeit ergibt, Öffnungen mit gewünschten lateralen Abmessungen, also auch sehr kleine Öffnungen, zu erzeugen, ohne dass der spezielle Aufbau des Metallisierungssystems einen wesentlichen Einfluss ausübt.
  • Vorteilhafterweise erstreckt sich die Fensteröffnung bis zur Gateisolationsschicht, so dass der darunter liegende Halbleiterbereich wirksam geschützt ist.
  • In einer weiteren Ausführungsform weist die Fensteröffnung eine oder mehrere optische Anpassungsschichten auf, die zumindest auf der Gateisolationsschicht gebildet sind. Auf diese lassen sich die optischen Eigenschaften des Fensters wirksam einstellen.
  • Die Elektrodenschicht weist in anschaulichen Ausführungsformen aus Polysilizium auf, so dass ein hoher Grad an Kompatibilität zu konventionellen CMOS-Bauelementen erreicht wird.
  • In einer Ausführungsform weist die Elektrodenschicht lateral angrenzend an die Fensteröffnung ein Metallsilizid auf, während in anderen Ausführungsformen ein an die Fensteröffnung lateral angrenzender Bereich der Elektrodenschicht aus Polysilizium gebildet ist.
  • In einer vorteilhaften Ausführungsform ist die Fensteröffnung die optische Schnittstelle einer Photodiode. Durch die Beibehaltung einer hohen Qualität der Halbleiteroberfläche unter dem Fenster ergeben sich somit auch sehr gute Eigenschaften der Photodiode, bspw. eine hohe Empfindlichkeit im blauen Bereich des optischen Spektrums, größer als 0,28 A/W für 405 nm Wellenlänge, oder ein geringer Dunkelstrom, kleiner als 0,2 pA/μm2.
  • In einer vorteilhaften Ausführungsform ist die Fensteröffnung die optische Schnittstelle eines Pixels eines opto-elektronischen Bereichs des Halbleiterbauelements. Wie zuvor dargelegt ist, ergibt sich aus dem Aufbau des Fensters eine gute Strukturierbarkeit, bei der sehr geringe laterale Abmessungen im Bereich von bis zu wenigen Hundert nm erreicht werden, so dass in Verbindung mit den guten elektronischen Eigenschaften eine gewünschte Anzahl an Pixeln vorgesehen werden kann.
  • In einer vorteilhaften Ausführungsform ist die Fensteröffnung die optische Schnittstelle eines Phototransistors, wobei auch hier die verbesserten Eigenschaften zu einem insgesamt besseren Verhalten bei geringerem Prozessaufwand erreicht werden.
  • In weiteren Ausführungsformen sind zwei oder mehr Fensteröffnungen vorgesehen sind, die als optische Schnittstellen dienen, wie dies auch bereits zuvor dargelegt ist.
  • In anderen Ausführungsformen wird ein hoher Grad an Kompatibilität zu fortschrittlichen CMOS-Bauelementen erreicht, indem bspw. die Elektrodenschicht eine Dicke von 100 nm (Nanometer) bis 500 nm aufweist und/oder eine Dicke der Gateisolationsschicht unter der Fensteröffnung zwischen 3 nm und 20 nm beträgt.
  • Weitere Ausführungsformen gehen aus der folgenden detaillierten Beschreibung hervor, wobei auf die Zeichnungen Bezug genommen wird. In den Zeichnungen zeigt:
  • 1 eine schematische Querschnittsansicht eines Teils eines Halbleiterbauelements 1, in welchem eine Fensteröffnung zur Ankopplung eines Halbleitergebiets an die Umgebung, bspw. durch optische Strahlung, erfolgen soll, wobei eine Gatestruktur zum effizienten Strukturieren der Fensteröffnung vorgesehen ist,
  • 2 das Halbleiterbauelement mit einer Ätzmaske, um die laterale Position und Größe der Fensteröffnung 11 zu definieren,
  • 3 das Halbleiterbauelement nach einem ersten Plasma-Ätzprozess, in welchem die Isolationsschichten des Metallisierungssystems geätzt werden und die Elektrodenschicht der Gatestruktur als wirksames Ätzstoppmaterial verwendet wird,
  • 4 das Halbleiterbauelement nach einem Gate-Ätzprozess unter Anwendung bekannter Gate-Ätzrezepte, wobei die Gateisolationsschicht als effektives Ätzstoppmaterial dient,
  • 5 das Halbleiterbauelement nach dem Entfernen der Ätzmaske, die in der gezeigten Ausführungsform für beide vorhergehenden Ätzschritte verwendet wird,
  • 6 das Halbleiterbauelement in zwei Varianten 1 und 1* wobei in einer Ausführungsform die Fensteröffnung mit einer oder mehreren optischen Anpassschichten ausgekleidet ist und in der anderen Ausführungsform keiner weiteren Materialien auf die freigelegte Gateisolationsschicht aufgebracht werden, und
  • 7 das Halbleiterbauelement gemäß den beiden Varianten der 6 nach der Herstellung von Kontaktöffnung(en), um das Metallisierungssystem zu kontaktieren.
  • 1 zeigt im Querschnitt ein Halbleiterbauelement 1, das in einer Ausführungsform ein CMOS-Bauelement repräsentiert. 2 zeigt das Bauelement 1 mit einer Ätzmaske 10, die mittels einer Öffnung 10a die laterale Position und die Größe einer in den Isolationsschichten und in einem Teil der Gatestruktur zu bildenden Fensteröffnung (= Fenster) festlegt. 3 zeigt das Bauelement nach einem ersten Plasma-Ätzprozess, in welchem eine Fensteröffnung 11 in Isolationsschichten 9, 8, 7a, 6a, 5a, 3a erzeugt wird, wobei die lateralen Abmessungen durch die Maske 10 und die Parameter des Ätzprozesses bestimmt sind. 4 zeigt das Bauelement nach einem weiteren Ätzprozess, in welchem Elektrodenmaterial 4c in dem Fenster 11 entfernt wird, wobei in der gezeigten Ausführungsform weiterhin die Ätzmaske 10, deren Dicke sich durch die beiden vorherigen Ätzschritte verringert hat, Verwendung findet. 5 zeigt das Bauelement 1 nach der Entfernung des Rests der Ätzmaske 10, was ebenfalls durch standardmäßige Verfahren bewerkstelligt werden kann. 6 zeigt das Bauelement in zwei Varianten, wobei auf der linken Seite eine Ausführungsform mit einer oder mehreren optischen Anpassschichten 13 dargestellt ist. Die Schicht 13 begrenzt dabei das Fenster 11, so dass dieses sich nicht mehr bis zu der Gateisolationsschicht 4b erstreckt. 7 zeigt das Bauelement 1 in einem weiter fortgeschrittenen Fertigungszustand, in welchem Kontaktöffnungen 14 in Isolationsschichten 9 und 8 (an rechter Seite der 7) sowie in der Anpassschicht 13 (an linker Seite der 7) gebildet sind, die eine Verbindung zu Anschlussflächen 15 herstellen.
  • Das Bauelement 1 umfasst eine Halbleiterschicht 2, bspw. in Form einer Siliziumbasisschicht, die mit weiteren Komponenten zumindest lokal angereichert sein kann, und auch Dotiermittel aufweist. Die Halbleiterschicht ist auf einem beliebigen geeigneten Träger (nicht gezeigt) aufgebracht, bspw. einer Siliziumscheibe (Wafer). Wie eingangs erläutert ist, enthalten CMOS-Bauelemente dotierte Gebiete oder Wannengebiete, die eine grundlegende Leitfähigkeitsart eines Schaltungselements, z. B. eines Transistors, festlegen. Eine geeignete Dotierung ist in dem gezeigten Bereich 2a der Halbleiterschicht 2 vorgesehen, der sich unter einer Gatestruktur 4 befindet, während stark dotierte Bereiche, bspw. Drain- und Sourcegebiete 2b lateral korreliert zu der Gatestruktur 4 angeordnet sind. Die Gatestruktur 4 umfasst eine Gateisolationsschicht 4b, die als Siliziumdioxid, auch mit weiteren Bestandteilen vorgesehen ist, und eine Elektrodenschicht 4c, die aus dotiertem Polysilizium hergestellt ist. Des Weiteren ist eine Abstandshalterstruktur 4a (Spacer) an Seitenwänden der Schicht 4c angebracht, die aus Siliziumnitrid, Siliziumdioxid, und dergleichen aufgebaut sein können.
  • Wie zuvor erläutert ist, dient eine Gatestruktur, die den gleichen Aufbau wie die Gatestruktur 4 besitzt, zur Steuerung der Leitfähigkeit eines darunter liegenden Halbleitergebiets, so dem Gebiet das dem Bereich 2a in Transistoren entspricht. Derartige Transistoren sind in anderen Bauteilbereichen des Bauelements hergestellt und besitzen prinzipiell den gleichen Aufbau, wie er durch die Gatestruktur 4, die Drain- und Sourcegebiete 2b und das steuerbare Gebiet 2a dargestellt ist, wobei lediglich die lateralen Abmessungen unterschiedlich sind, um ein entsprechendes Transistorverhalten zu erreichen. Der Einfachheit halber sind derartige Bauteilbereiche mit Transistoren nicht gezeigt. Zu beachten ist, dass die laterale Position der Gatestruktur 4 und deren lateralen Abmessungen, also in 1 die Abmessungen in der horizontalen Richtung und in der Richtung senkrecht zur Zeichenebene, geeignet gewählt sind, um einen Teil des Bereichs 2a als „Wechselwirkungszone” für die Wechselwirkung mit der „Außenwelt”, bspw. durch Strahlung, etc., einzurichten.
  • Das Bauelement umfasst ferner eine Kontaktebene 3, die ein dielektrisches Material oder eine Isolationsschicht 3a aufweist, in welcher Kontaktelemente 3b eingebettet sind, die einen Kontakt zu Schaltungselementen, bspw. den Drain und Sourcegebieten 2b herstellen. Des Weiteren ist in der gezeigten Ausführungsform ein Metallisierungssystem in Form zweier Metallisierungsschichten 5 and 7 mit einer dazwischen liegenden Schicht 6 vorgesehen. Die Anzahl der Metallisierungsebenen ist von der Komplexität der in und über der Halbleiterschicht 2 gebildeten Schaltung abhängig.
  • Die Metallisierungsschichten 5 und 7 enthalten dielektrische Materialien bzw. Isolationsschichten 5a bzw. 7a und darin eingebettete Metallleitungen 5b bzw. 7b.
  • Die Schicht 6 weist eine Isolationsschicht 6a und darin eingebettete Leitungen als Kontaktdurchführungen 6b auf (Vias), die die Verbindung zwischen dem Metallleitungen 5b und 7b herstellen. Ferner ist eine oberste Isolationsschicht 8 vorgesehen, die von einer Passivierungsschicht 9 bedeckt ist.
  • Das in 1 gezeigte Bauelement 1 wird mittels bekannter CMOS-Prozesstechniken hergestellt, wobei insbesondere die Herstellung der Gatestrukturen so erfolgt, dass bei der Strukturierung eine Lithographiemaske verwendet wird, die zur Bildung der Gatestruktur 4 führt, um die Wechselwirkungszone 2a zu bedecken. Die Herstellung der Gebiete 2a, 2b und die Herstellung der Gatestruktur 4 erfolgt also analog zur Herstellung von Transistoren in anderen Bauteilbereichen, wobei lediglich die Abmessungen und die Position der Gatestruktur 4 durch Verwendung einer geeignet angepassten Lithographiemaske eingestellt werden. Die Kontaktebene 3 und das Metallisierungssystem (die Isolationsschichten 5a, 6a, 7a, 8, 9 in Kombination mit dem Metall der ”Leitungen” 5b, 6b, 7b) werden ebenso nach bewährten Herstellungsverfahren erzeugt.
  • 2 zeigt das Bauelement 1 mit einer Ätzmaske 10, die mittels einer Öffnung 10a die laterale Position und die Größe einer in den Isolationsschichten und in einem Teil der Gatestruktur zu bildenden Fensteröffnung festlegt. Die Ätzmaske wird bspw. als Lackmaske mit einer geeigneten Dicke vorgesehen, so dass die anfangs bedeckten Bereiche auch während des nachfolgenden Strukturierungsvorgangs geschützt bleiben. Z. B. wird eine Dicke von etwa 2,5 μm verwendet. Die Ätzmaske wird mittels Lithographie und einer geeigneten Lithographiemaske hergestellt.
  • 3 zeigt das Bauelement nach einem ersten Plasma-Ätzprozess, in welchem die Fensteröffnung 11 durch die Isolationsschichten 9, 8, 7a, 6a, 5a, 3a erzeugt wird, wobei die lateralen Abmessungen durch die Maske 10 und die Parameter des Ätzprozesses bestimmt sind. Wie zuvor erläutert ist, sind Plasma-Ätzprozesses zur Entfernung von Dielektrika, bspw. von Siliziumdioxid und Siliziumnitrid standardmäßige Prozesse im CMOS Ablauf und besitzen eine hohe Selektivität in Bezug zu Polysilizium. Daher kann der Ätzprozess zuverlässig an der (in der) Elektrodenschicht 4c der Gatestruktur 4 gestoppt werden, wobei dies unabhängig ist von möglicherweise ausgeprägten Überätzzeiten, die durch übliche Prozess bedingte Schwankungen der Dicke der Isolationsschichten erforderlich sind, insbesondere wenn relativ komplexe Metallisierungssysteme betrachtet werden. In einigen Ausführungsformen ist ein Metallsilizid 4d in dem Elektrodenmaterial vorhanden, das ebenfalls zuverlässig entfernt wird.
  • 4 zeigt das Bauelement nach einem weiteren Ätzprozess, in welchem das Elektrodenmaterial 4c im Fenster 11 entfernt wird, wobei in der gezeigten Ausführungsform weiterhin die Ätzmaske 10, deren Dicke sich durch die beiden Ätzschritte verringert, Verwendung findet.
  • In diesem Ätzprozess zum Ätzen des Polysiliziums werden bekannte Rezepte eingesetzt, wie sie auch zur Strukturierung der Gatestruktur 4 und anderer Gatestrukturen von Transistoren in einer früheren Fertigungsphase angewendet wurden. Da diese gut etablierten Ätzprozesse eine hohe Selektivität zu der Gateisolationsschicht 4b besitzen, d. h., die Ätzrate des Materials der Gateisolationsschicht 4b ist sehr gering, wird der Ätzprozess zuverlässig in der Gateisolationsschicht gestoppt, wobei das Elektrodenmaterial vollständig entfernt wird. So wird eine Elektrodenschicht mit einer Dicke von 100 nm bis mehrere Hundert nm mit einem Materialabtrag in der Gateisolationsschicht 4b von 1 nm bis wenige nm ermöglicht. Folglich wird die Integrität des darunter liegenden Halbleitergebiets 2a bewahrt und damit auch dessen elektronische Eigenschaften.
  • 5 zeigt das Bauelement 1 nach der Entfernung der restlichen Ätzmaske 10, was ebenfalls durch standardmäßige Verfahren bewerkstelligt werden kann. In einer Ausführungsform wird in dieser Phase ein Reinigungsprozess 12 ausgeführt, der auf der Grundlage nass-chemischer Rezepte erfolgt, bspw. auf der Basis von Flusssäure, oder dergleichen. Dabei werden Ätznebenprodukte, bspw. Polymerreste, wirksam entfernt. Dabei kann zumindest ein Prozessparameter, bspw. die Einwirkdauer, verwendet werden, um einen Grad an Materialerosion in der Gateisolationsschicht 4b in dem Fenster 11 einzustellen, wie dies bei 4e angegeben ist. Auf diese Weise kann der Einfluss der Gateisolationsschicht 4b auf die „Schnittstellenfunktion” der Fensteröffnung eingestellt werden.
  • Wenn bspw. der Einfluss der Gateisolationsschicht 4b auf Einkopplung oder Auskopplung von Licht verändert werden soll, oder die Ansprechempfindlichkeit in einem Sensor erhöht werden soll, kann durch den Reinigungsprozess 12 in gut steuerbarer Weise eine Verringerung der Restschichtdicke erfolgen.
  • 6 zeigt das Bauelement 1 in zwei Varianten 1 und 1*, wobei auf der linken Seite eine Ausführungsform 1 mit einer oder mehreren optischen Anpassschichten dargestellt ist. Diese Schichtlage 13 begrenzt somit das Fenster 11, so dass dieses sich nicht mehr bis zu der Gateisolationsschicht 4b erstreckt. Die Schichtlage 13, die eine entspiegelnde Schicht oder ein Schichtsystem repräsentieren kann, erlaubt eine Verbesserung oder eine Einstellung der Schnittstellenfunktion des Fensters 11, wobei insbesondere in Kombination mit der Gateisolationsschicht 4b und einer Dickenanpassung dieser Schicht eine große Breite an Variationen zur Einstellung der optischen Eigenschaften der Fensteröffnung 11 möglich ist.
  • Auf der rechten Seite der 6 ist die zweite Variante des Bauelements 1* gezeigt, in der keine weiteren Materialien auf die Gateisolationsschicht 4b aufgebracht werden. Diese Schichtlage 13 fehlt.
  • 7 zeigt das Bauelement 1 in einem weiter fortgeschrittenen Fertigungszustand, wobei Kontaktöffnungen 14 in den Isolationsschichten 9 und 8 (linke Seite der 7) sowie in der Schichtlage 13 (linke Seite der 7) gebildet sind, die eine Verbindung zu einer Anschlussfläche 15 herstellen. Die Kontaktflächen dienen zum Anbringen von Bonddrähten, die eine elektrische Kontaktierung des Bauelements 1 mit einem Gehäuse ermöglichen. Die Kontaktöffnung(en) 14 können gemäß gut etablierter CMOS Prozesse hergestellt werden. Die Kontaktöffnung(en) und Anschlussfläche(n) 14, 15 sind mehrfach vorhanden, auch wenn uns eine davon dargestellt ist. Sie können auch rechts im Bauelement 1* vorgesehen sein, wo sie nicht bildlich dargestellt sind, aber hinzugedacht werden können.
  • Alle Beispiele ermöglichen somit die Herstellung des Fensters 11 mit gewünschten lateralen Abmessungen, die sich von wenigen 100 nm bis zu mehreren mm belaufen können, wobei die Integrität des Halbleitergebiets 2a, also der Wechselwirkungszone im Halbleitermaterial, vollständig bewahrt wird. Es kann ein pn-Übergang in dieser Zone erzeugt werden, dessen Eigenschaft nach der Strukturierung des Fensters erhalten bleibt, so dass sich sehr empfindliche optische Komponenten herstellen lassen. Der Prozessablauf ist effizienter als in vielen konventionellen Verfahren, in denen optische Komponenten hergestellt werden.
  • Die vorliegenden Beispiele der beanspruchten Erfindung führten zu einer sehr hohen Prozessstabilität und damit zu einer hohen Ausbeute, wobei sehr kleine optische Fenster mit sehr geringem Abstand voneinander möglich sind. Es wird ein hoher Grad an Kompatibilität aufgrund der geringen Prozessänderungen im Vergleich zum Prozess der CMOS Schaltungselemente erreicht, da keine zusätzlichen Schichten erforderlich sind und etablierte Ätzschritte genutzt werden. Für die Wechselwirkungszon(en) ergibt sich höchste Defektfreiheit durch Nutzung der aktiven Fläche von MOS Bauelementen, ohne dass diese bei der Fensterstrukturierung freigelegt werden. Dadurch können mehrere Photoelemente in einem optischen Fenster angeordnet werden. Dies ermöglicht die Herstellung von Sektorensensoren mit geringst-möglicher Sektorentrennung. Die optischen Eigenschaften der Fenster können effizient eingestellt werden durch eine Entspiegelung mittels anschließender Abscheidung von ARC (anti-reflektierende) Schichten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 10239643 A [0008]
    • US 20070072326 B2 [0011]
    • DE 102006027969 [0012]

Claims (16)

  1. Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement, wobei das Verfahren umfasst – Herstellen einer Gatestruktur (4) auf einem Halbleitergebiet (2a), wobei die Gatesstruktur (4) eine auf dem Halbleitergebiet (2a) gebildete Gateisolationsschicht (4b) und eine auf der Gateisolationsschicht (4b) gebildete Elektrodenschicht (4c) aufweist, – Erzeugen zumindest einer dielektrischen Schicht (3a, 5a, 6a, 7a, 8, 9) über der Gatesstruktur (4); – Bilden einer Ätzmaske (10) auf der zumindest einen dielektrischen Schicht (3a, 5a, 6a, 7a, 8, 9), wobei die Ätzmaske (10) eine laterale Position und eine laterale Größe einer – in der zumindest einen dielektrischen Schicht (3a, 5a, 6a, 7a, 8, 9) zu bildenden – Fensteröffnung (11) über der Gatestruktur (4) bestimmt; – Ätzen der (einen) dielektrischen Schicht (3a, 5a, 6a, 7a, 8, 9) mittels der Ätzmaske (10) unter Verwendung der Elektrodenschicht (4c) als ein erstes Ätzstoppmaterial; – Ätzen der Elektrodenschicht (4c) unter Verwendung der Gateisolationsschicht (4b) als ein zweites Ätzstoppmaterial.
  2. Verfahren nach Anspruch 1, wobei das Ätzen der Elektrodenschicht (4c) unter Verwendung der Ätzmaske (10) erfolgt.
  3. Verfahren nach Anspruch 1 oder 2, das ferner umfasst: Bilden einer Kontaktöffnung (14) in der einen oder den mehreren dielektrischen Schichten (8, 9) zum Freilegen einer Anschlussfläche (15) zum Kontakt mit einem Gehäuse des Halbleiterbauelements.
  4. Verfahren nach Anspruch 3, wobei die Kontaktöffnung (14) nach dem Ätzen der Elektrodenschicht (4c) gebildet wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei Metallgebiete (3b, 5b, 6b, 7b) in der einen oder den mehreren dielektrischen Schichten (3a, 5a, 6a, 7a, 8, 9) eines Metallisierungssystems des Halbleiterbauelements hergestellt werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, mit einem Aufbringen einer entspiegelnden Schicht (13) auf die freiliegende Gateisolationsschicht (4b).
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Metallsilizid (4d) in zumindest einem Teil in der Elektrodenschicht der Gatesstruktur gebildet wird insbesondere das Metallsilizid in einem Bereich der Elektrodenschicht gebildet wird, der zumindest der lateralen Position und Größe der Fensteröffnung entspricht; oder das Metallsilizid außerhalb eines Bereichs gebildet wird, der der lateralen Position und der Größe der Fensteröffnung entspricht.
  8. Verfahren nach einem der vorhergehenden Ansprüche, das ferner umfasst: – Ausführen eines Reinigungsprozesses (12) nach dem Ätzen der Elektrodenschicht, und/oder – Abtragen (4e) von Material der Gateisolationsschicht zum Einstellen einer Restdicke der Gateisolationsschicht; und/oder – Erzeugung einer Dotierstoffverteilung in dem Halbleitergebiet zumindest in einem ersten Bereich, der der lateralen Position und Größe der Öffnung entspricht, um ein optisches Verhalten des Halbleiterbauelements einzustellen, insbesondere – mit einem Erzeugen eines pn-Übergangs in dem ersten Bereich.
  9. Verfahren nach Anspruch 8, wobei das Abtragen zum Einstellen der Restdicke beim Ausführen des Reinigungsprozesses erfolgt.
  10. Halbleiterbauelement mit einer – auf einem Halbleitergebiet (2a) gebildeten – Gatestruktur (4), die eine auf dem Halbleitergebiet (2a) ausgebildete Gateisolationsschicht (4b) und eine auf der Gateisolationsschicht (4b) gebildete Elektrodenschicht (4c) aufweist, und mit – einem Metallisierungssystem (5, 6, 7) mit mindestens einer Isolationsschicht (3a, 5a, 6a, 7a, 8, 9); – einer Fensteröffnung (11), die in der mindestens einen Isolationsschicht (3a, 5a, 6a, 7a, 8, 9) und in der Elektrodenschicht (4c) gebildet ist, – wobei die Fensteröffnung (11) angepasst und geeignet ist, als Schnittstelle zwischen einem Teil des Halbleitergebiets (2a) und der Umgebung dienen.
  11. Halbleiterbauelement nach Anspruch 10, wobei zwei oder mehr Fensteröffnungen vorgesehen sind, die als optische Schnittstellen dienen.
  12. Halbleiterbauelement nach Anspruch 10, wobei die Elektrodenschicht (4c) eine Dicke von 100 nm bis 500 nm aufweist, insbesondere eine Dicke der Gateisolationsschicht unter der Fensteröffnung 3 nm bis 20 nm beträgt.
  13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche 10 bis 12, das einen pn-Übergang in dem Halbleitergebiet unter der Fensteröffnung aufweist.
  14. Halbleiterbauelement nach Anspruch 10, wobei sich die Fensteröffnung (11) bis zur Gateisolationsschicht (4b) erstreckt, insbesondere die Fensteröffnung die optische Schnittstelle einer Photodiode ist, oder die Fensteröffnung die optische Schnittstelle eines Pixels eines opto-elektronischen Bereichs des Halbleiterbauelements ist, oder die Fensteröffnung die optische Schnittstelle eines Phototransistors ist.
  15. Halbleiterbauelement nach Anspruch 15, wobei die Fensteröffnung (11) eine oder mehrere optische Anpassungsschichten (13) aufweist, die zumindest auf der Gateisolationsschicht (4b) gebildet sind.
  16. Halbleiterbauelement nach einem der vorhergehenden Ansprüche 10 bis 15, wobei die Elektrodenschicht (4c) Polysilizium aufweist, insbesondere die Elektrodenschicht lateral angrenzend an die Fensteröffnung ein Metallsilizid (4d) aufweist; oder ein an die Fensteröffnung lateral angrenzender Bereich der Elektrodenschicht aus Polysilizium gebildet ist.
DE102010004690.6A 2009-09-30 2010-01-17 Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement Active DE102010004690B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/IB2009/054280 WO2011039568A1 (de) 2009-09-30 2009-09-30 Halbleiterbauelement mit fensteroeffnung als schnittstelle zur umgebungs-ankopplung
WOPCT/IB2009/054280 2009-09-30

Publications (2)

Publication Number Publication Date
DE102010004690A1 true DE102010004690A1 (de) 2011-03-31
DE102010004690B4 DE102010004690B4 (de) 2019-08-08

Family

ID=42154503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010004690.6A Active DE102010004690B4 (de) 2009-09-30 2010-01-17 Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement

Country Status (3)

Country Link
US (2) US8865553B2 (de)
DE (1) DE102010004690B4 (de)
WO (1) WO2011039568A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170271397A1 (en) 2014-08-08 2017-09-21 X-Fab Semiconductor Foundries Ag Anti-Reflective Treatment Of The Rear Side Of A Semiconductor Wafer
DE102015104820B4 (de) 2015-03-27 2023-05-17 X-Fab Semiconductor Foundries Ag Herstellung eines opto-elektronischen Halbleiterbauelements
CN114284305B (zh) * 2021-12-07 2024-01-12 杭州海康微影传感科技有限公司 光电探测器及其制备方法、射线探测装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011737A1 (en) * 1998-09-18 2001-08-09 Tsang Koon Wing Photodetector and device employing the photodetector for converting an optical signal into an electrical signal
DE10239643B3 (de) 2002-08-29 2004-06-17 X-Fab Semiconductor Foundries Ag Verfahren zur Passivierung von CMOS- oder BiCMOS-IC's mit integrierten fotoempfindlichen Strukturen
DE102005026301B3 (de) * 2005-06-08 2007-01-11 Atmel Germany Gmbh Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen
US20070072326A1 (en) * 2005-03-18 2007-03-29 Intersil Americas Inc. Photodiode for multiple wavelength operation
DE102006027969A1 (de) 2006-06-17 2007-12-20 X-Fab Semiconductor Foundries Ag Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821093A (en) * 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
JP2796470B2 (ja) * 1992-05-06 1998-09-10 三菱電機株式会社 自己消弧型サイリスタおよびその製造方法
US6197639B1 (en) * 1998-07-13 2001-03-06 Samsung Electronics Co., Ltd. Method for manufacturing NOR-type flash memory device
TW415109B (en) * 1999-04-01 2000-12-11 Hannstar Display Corp Structure and fabrication of thin-film transistor (TFT) array
DE10066181B4 (de) * 2000-02-15 2011-12-01 Infineon Technologies Ag Verfahren zum Herstellen eines Photosensors
JP4107855B2 (ja) * 2002-03-11 2008-06-25 シャープ株式会社 受光素子内蔵型半導体装置の製造方法及び受光素子内蔵型半導体装置
JP4578792B2 (ja) * 2003-09-26 2010-11-10 富士通セミコンダクター株式会社 固体撮像装置
US7682985B2 (en) * 2004-03-17 2010-03-23 Lam Research Corporation Dual doped polysilicon and silicon germanium etch
US7629633B2 (en) * 2004-05-20 2009-12-08 Isaac Wing Tak Chan Vertical thin film transistor with short-channel effect suppression
KR100614653B1 (ko) * 2004-11-18 2006-08-22 삼성전자주식회사 백점 및 오버플로우의 문제없이 글로벌 노출이 가능한씨모스 이미지 센서 및 그 제조 방법
US7504676B2 (en) * 2006-05-31 2009-03-17 Alpha & Omega Semiconductor, Ltd. Planar split-gate high-performance MOSFET structure and manufacturing method
US7851370B2 (en) * 2007-09-25 2010-12-14 United Microelectronics Corp. Patterning method
US20120135596A1 (en) * 2008-01-30 2012-05-31 Kang Sung-Taeg Method of removing nanocrystals
US8034670B2 (en) * 2009-03-11 2011-10-11 Globalfoundries Singapore Pte. Ltd. Reliable memory cell
US7879673B2 (en) * 2009-05-07 2011-02-01 Globalfoundries Singapore Pte. Ltd. Patterning nanocrystal layers
US9070768B2 (en) * 2010-02-15 2015-06-30 X-Fab Semiconductor Foundries Ag DMOS transistor having an increased breakdown voltage and method for production
JP2011228611A (ja) * 2010-03-30 2011-11-10 Renesas Electronics Corp 半導体装置およびその製造方法、ならびに電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010011737A1 (en) * 1998-09-18 2001-08-09 Tsang Koon Wing Photodetector and device employing the photodetector for converting an optical signal into an electrical signal
DE10239643B3 (de) 2002-08-29 2004-06-17 X-Fab Semiconductor Foundries Ag Verfahren zur Passivierung von CMOS- oder BiCMOS-IC's mit integrierten fotoempfindlichen Strukturen
US20070072326A1 (en) * 2005-03-18 2007-03-29 Intersil Americas Inc. Photodiode for multiple wavelength operation
DE102005026301B3 (de) * 2005-06-08 2007-01-11 Atmel Germany Gmbh Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen
DE102006027969A1 (de) 2006-06-17 2007-12-20 X-Fab Semiconductor Foundries Ag Verfahren zur selektiven Entspiegelung einer Halbleitergrenzfläche durch eine besondere Prozessführung

Also Published As

Publication number Publication date
WO2011039568A1 (de) 2011-04-07
US20120187461A1 (en) 2012-07-26
US8865553B2 (en) 2014-10-21
US20150035027A1 (en) 2015-02-05
DE102010004690B4 (de) 2019-08-08
US9153716B2 (en) 2015-10-06

Similar Documents

Publication Publication Date Title
DE102006046374B4 (de) Verfahren zum Reduzieren der Lackvergiftung während des Strukturierens von Siliziumnitridschichten in einem Halbleiterbauelement
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE112005000854B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit einer High-K-Gate-Dielektrischen Schicht und einer Gateelektrode aus Metall
DE69838468T2 (de) Herstellungsverfahren für Dünnschichtfeldeffekttransistor mit verminderter Streukapazität
EP0600063B2 (de) Verfahren zur herstellung von halbleiterbauelementen in cmos-technik mit 'local interconnects'
DE10335101B4 (de) Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE112005002158T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, die eine dielektrische Gateschicht mit hohem K und eine Gateelektrode aus Metall aufweist
DE102005030585A1 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator
EP0182088B1 (de) Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
WO2000021118A2 (de) Verfahren zur herstellung eines vertikalen mosfets
DE10297583B4 (de) Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE102010028465A1 (de) Halbleiterbauelement mit Metallgate und Halbleiterwiderständen, die auf der Grundlage eines Austauschgateverfahrens hergestellt sind
DE10240423A1 (de) Halbleiterelement mit einem Feldeffekttransistor und einem passiven Kondensator mit reduziertem Leckstrom und einer verbesserten Kapazität pro Einheitsfläche
WO2007147790A1 (de) Verfahren zur selektiven entspiegelung einer halbleitergrenzfläche durch eine besondere prozessführung
DE102009046260A1 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen mit einer verbesserten Diffusionsbarriere
DE102010004690B4 (de) Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE102009055395B4 (de) Vordotiertes Halbleitermaterial für eine Metallgateelektrodenstruktur mit großem ε von p-und n-Kanaltransistoren
DE102010001397A1 (de) Halbleiterwiderstände, die in einem Halbleiterbauelement mit Metallgatestrukturen durch Verringern der Leitfähigleit eines metallenthaltenden Deckmaterials hergestellt sind
DE102004031453A1 (de) Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
WO2006108827A2 (de) Herstellung von vdmos-transistoren mit optimierter gatekontaktierung
DE10328327A1 (de) Bildgebungsarray und Verfahren zur Herstellung desselben
DE102005026301B3 (de) Verfahren zum Herstellen eines Metall- Halbleiter-Kontakts bei Halbleiterbauelementen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE