DE102006019413A1

DE102006019413A1 - Speichervorrichtung, Anordnung aus Leiterbahnen, Verfahren zur Herstellung einer Speichervorrichtung und Verfahren zur Herstellung einer Anordnung aus Leiterbahnen

Info

Publication number: DE102006019413A1
Application number: DE102006019413A
Authority: DE
Inventors: Dirk Caspary; Stefano Parascandola
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2006-04-26
Filing date: 2006-04-26
Publication date: 2008-01-31

Abstract

Eine Anordnung von Leiterbahnen (2) wird auf oder mindestens teilweise in einem Halbleitersubstrat (1) gebildet. Die Anordnung umfasst eine Vielzahl von Leiterbahnen (2), die entlang einer ersten Richtung (72) verlaufen, eine Vielzahl von Lande-Kontaktflächen (111) aus einem leitenden Material, wobei jede der Lande-Kontaktflächen (111) mit einer zugehörigen Leiterbahn (2) verbunden ist, wobei die Vielzahl von Leiterbahnen (2) eine erste und eine zweite Untermenge von Leiterbahnen (2) umfasst, wobei die Leiterbahnen (2a) der ersten Untermenge abwechselnd zu den Leiterbahnen (2b) der zweiten Untermenge angeordnet sind, wobei die Lande-Kontaktflächen (111), die mit den Leiterbahnen (2a) der ersten Untermenge verbunden sind, auf einer ersten Seite von jeder der Leiterbahnen (2a) angeordnet sind und die Lande-Kontaktflächen (111), die mit den Leiterbahnen (2b) der zweiten Untermenge verbunden sind, auf einer zweiten Seite von jeder der Leiterbahnen (2b) angeordnet sind, wobei die erste Seite der zweiten Seite gegenüberliegt.

Description

Die Erfindung bezieht sich auf eine Speichervorrichtung. Weiterhin bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer entsprechenden Speichervorrichtung. Darüber hinaus bezieht sich die Erfindung auf eine Anordnung aus Leiterbahnen sowie auf ein Verfahren zur Herstellung einer Anordnung aus Leiterbahnen.
Halbleiter-Speichervorrichtungen umfassen Anordnungen aus Speicherzellen, die in Zeilen und Spalten angeordnet sind. Die Gate-Elektroden von jeweils Zeilen von Speicherzellentransistoren sind durch Wortleitungen verbunden, durch die die Speicherzellen adressiert werden. Die Wortleitungen werden üblicherweise durch Strukturieren eines Stapels, der eine leitende Schicht umfasst, so dass einzelne Wortleitungen, die parallel zueinander angeordnet sind, gebildet werden. hergestellt. Die Wortleitungen sind elektrisch voneinander lateral durch ein dielektrisches Material isoliert. Der laterale Abstand zwischen zwei Wortleitungen und die Breite einer Wortleitung ergeben als Summe die Wiederholgröße bzw. den Pitch der Anordnung von Wortleitungen. Die Wortleitungen folgen aufeinander in einer vollständig periodischen Weise, so dass die erforderliche Fläche des Bauelements soweit wie möglich verringert wird. In ähnlicher Weise werden die Bitleitungen durch Strukturieren einer leitenden Schicht, so dass einzelne Bitleitungen gebildet werden, gebildet.
Ein Beispiel für eine nichtflüchtige Speichervorrichtung beruht auf der NROM-Technologie. 1A zeigt eine Querschnittsansicht einer NROM-Zelle zwischen I und I, wie in 1B gezeigt ist. Im Allgemeinen ist die NROM-Zelle eine n-Kanal-MOSFET-Vorrichtung, in der das Gate-Dielektrikum durch den Speicherschichtstapel 46 ersetzt ist. Wie in 1A ge zeigt ist, ist der Speicherschichtstapel 46 oberhalb des Kanals 43 und unterhalb der Gate-Elektrode 44 angeordnet. Der Speicherschichtenstapel 46 umfasst eine Siliziumnitridschicht 202, die die Ladung speichert, und zwei isolierende Siliziumdioxidschichten 201, 203, die die Siliziumnitridschicht 202 sandwichartig umgeben. Die Siliziumdioxidschichten 201, 203 haben eine Dicke, die größer als 2 nm ist, um jedes direkte Tunneln zu vermeiden. In der in 1A gezeigten NROM-Zelle werden an den Rndern, die jeweils an die n-dotierten Source-Drain-Bereiche 41, 42 angrenzen, insgesamt zwei Ladungen gespeichert.
Die NROM-Zelle wird beispielsweise durch die Injektion heißer Elektronen aus dem Kanal (channel hot electron injection "CHE") programmiert, während Löschen durch verstärktes Tunneln heißer Löcher (hot hole enhanced tunnelling "HHET") erreicht wird, indem entsprechende Spannungen jeweils an die zugehörigen Bitleitungen und Wortleitungen angelegt werden. Aufgrund der in der Ladungsspeicherschicht gespeicherten Ladung verändert sich die Schwellspannung des Transistors. Durch Anlegen angemessener Spannungen an zugehörige Wort- und Bitleitungen lassen sich die veränderte Schwellspannung des Transistors und somit die gespeicherte Ladung erfassen.
1B zeigt eine Draufsicht auf eine beispielhafte Speichervorrichtung, die eine Anordnung 100 aus NROM-Zellen umfasst. Genauer gesagt umfasst die Speicherzellenanordnung 100 Bitleitungen 4, die sich in einer ersten Richtung erstrecken, sowie Wortleitungen 2, die sich in einer zweiten Richtung erstrecken. Speicherzellen 45 sind zwischen angrenzenden Bitleitungen an jedem Schnittpunkt eines Substratbereichs mit einer entsprechenden Wortleitung 2 angeordnet. Die ersten und zweiten Source-/Drain-Bereiche 41, 42 stellen einen Teilbereich zugehöriger Bitleitungen dar. Die Gate-Elektroden 44 stellen Teilbereiche einer zugehörigen Wortleitung 2 dar. An einem Schnittpunkt zwischen Wortleitung und Bitleitung sind die Bitleitung und die Wortleitung voneinander durch eine dicke Siliziumdioxidschicht (nicht gezeigt) isoliert. Um die für die Speicherzellenanordnung 100 erforderliche Fläche zu minimieren, ist es erwünscht, die Breite der Wortleitungen so weit wie möglich zu verringern. Andererseits sind zum Herstellen von Kontakten zu den einzelnen Wortleitungen Lande-Kontaktflächen 111 mit einer Mindestfläche erforderlich. Üblicherweise sind diese Lande-Kontaktflächen 111 in einem Fanout-Bereich bzw. Ausfächerungsbereich 110, der an die Speicherzellenanordnung 100 angrenzt, angeordnet. Um einen Kontakt mit einem angemessenen Kontaktwiderstand zu erreichen, muss die Fläche von jeder der Lande-Kontaktflächen 111 einen Mindestwert aufweisen. In dem Peripheriebereich 120 sind die Transistoren zum Steuern des Betriebs der Speicherzellenanordnung angeordnet. Insbesondere sind Wortleitungs-Treiber, Leseverstärker und weitere Transistoren in dem Peripherie-Bereich 120 angeordnet. Üblicherweise wird der Peripherie-Bereich 120 in der CMOS-Technologie hergestellt. Aufgrund des speziellen Programmierverfahrens zum Injizieren einer Ladung in die Speicherzellen müssen die in dem Peripherie-Bereich 120 angeordneten Transistoren höheren Spannungen als die in dem Speicherzellbereich angeordneten Transistoren widerstehen. Als Folge ist die Kanallänge der entsprechenden Transistoren in dem Peripherie-Bereich ungefähr 0,25 μm und mehr. Insbesondere kann diese Kanallänge nicht verringert werden, um eine verringerte Fläche des Peripherie-Bereichs 120 und somit der Speichervorrichtung zu erzielen.
Wie in 1B gezeigt ist, haben die Wortleitungen 2 eine Mindestbreite wmin und einen Mindestabstand dmin voneinander. Um die Packungsdichte von solch einer Speicherzellenanordnung zu erhöhen, ist es erwünscht, die Breite und den Abstand der Wortleitungen zu verringern. Wenn jedoch die Breite der Wortleitungen 2 verringert wird, sollte eine Mindest-Kontaktfläche in dem Fan-out-Bereich 110 erhalten werden. Zusätzlich werden, wenn die Anordnung von Wortleitungen unter Verwendung eines fotolithografischen Verfahrens, das üblicherweise verwendet wird, strukturiert wird, die lateralen Größen der Wortleitungen ebenso wie der Abstand zwischen benachbarten Wortleitungen durch die minimale Strukturgröße F, die durch die verwendete Technologie erhältlich ist, beschränkt. Ein spezielles Problem tritt auf, wenn die Lande-Kontaktflächen und die Anordnung von Leiterbahnen durch einen einzigen Lithographieschritt zu strukturieren sind. Genauer gesagt, sollte die Fläche der Lande-Kontaktflächen groß sein, während der Abstand und die Größe der Leiterbahnen klein sein sollten. Ein lithografischer Schritt zum gleichzeitigen Abbilden von verschiedenen Grund-Abmessungen ist jedoch sehr schwer zu realisieren. Daher wird ein Strukturierungsverfahren gesucht, durch das es möglich ist, gleichzeitig Strukturen mit verschiedenen Grund-Abmessungen zu strukturieren.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine verbesserte Speicherzellenvorrichtung, eine verbesserte Anordnung aus Leiterbahnen, ein Verfahren zur Herstellung einer Speichervorrichtung sowie ein Verfahren zur Herstellung einer Anordnung aus Leiterbahnen bereitzustellen, durch die jeweils die vorstehend beschriebenen Probleme gelöst werden.
Gemäß der vorliegenden Erfindung wird die Aufgabe durch eine Speichervorrichtung gelöst, die ein Halbleitersubstrat mit einer Oberfläche, eine Vielzahl von ersten Leiterbahnen, die entlang einer ersten Richtung verlaufen, eine Vielzahl von zweiten Leiterbahnen, die entlang einer zweiten Richtung verlaufen, eine Vielzahl von Speicherzellen, wobei jede Speicherzelle durch Adressieren von entsprechenden ersten und zweiten Leiterbahnen auswählbar ist, wobei die Speicherzellen mindestens teilweise in dem Halbleitersubstrat gebildet sind und eine Vielzahl von Lande-Kontaktflächen aus einem leitenden Material umfasst, wobei jede der Lande-Kontaktflächen mit einer zugehörigen zweiten Leiterbahnen verbunden ist, wobei die Vielzahl von zweiten Leiterbahnen eine erste und eine zweite Untermenge von Leiterbahnen umfasst, wobei die Leiterbahnen der ersten Untermenge abwechselnd zu den Leiterbahnen der zweiten Untermenge angeordnet sind, und die Lande-Kontaktflächen, die mit den zweiten Leiterbahnen der ersten Untermenge verbunden sind, auf einer ersten Seite von jeder der zweiten Leiterbahnen angeordnet sind und die Lande- Kontaktflächen, die mit den zweiten Leiterbahnen der zweiten Untermenge verbunden sind, auf einer zweiten Seite von jeder der Leiterbahnen angeordnet sind, wobei die erste Seite der zweiten Seite entgegengesetzt ist.
Entsprechend können die Leiterbahnen und die Lande-Kontaktflächen in solch einer Weise angeordnet sein, dass zwei Lande-Kontaktflächen in einem Zwischenraum zwischen zwei benachbarten Leiterbahnen angeordnet sind, während in einem darauf folgenden Zwischenraum zwischen benachbarten Leiterbahnen keine Lande-Kontaktfläche angeordnet ist.
Darüber hinaus können die Lande-Kontaktflächen, die mit zwei benachbarten Leiterbahnen verbunden sind, so angeordnet werden, so dass sie auf entgegengesetzten Seiten der Leiterbahnen angeordnet sind.
Beispielsweise können die ersten Leiterbahnen Bitleitungen entsprechen und die zweiten Leiterbahnen entsprechen Wortleitungen der Speichervorrichtung, wobei die Wortleitungen oberhalb der Bitleitungen angeordnet sind. "Oberhalb" bezieht sich dabei auf eine Richtung in Bezug auf die Substratoberfläche. Vorzugsweise sind die ersten Leiterbahnen mindestens teilweise in dem Halbleitersubstrat ausgebildet.
Darüber hinaus können die Lande-Kontaktflächen in einer versetzten Weise in Bezug auf die zweite Richtung angeordnet sein.
Zusätzlich können die Lande-Kontaktflächen mit einem zunehmenden Abstand in Bezug auf eine Bezugsposition der Speichervorrichtung angeordnet sein, wobei der Abstand entlang der zweiten Richtung gemessen wird.
Vorzugsweise sind zwei benachbarte Lande-Kontaktflächen, die mit zwei angrenzenden zweiten Leiterbahnen verbunden sind, auf derselben Höhe angeordnet, wobei die Höhe in der ersten Richtung in Bezug auf eine Bezugsposition gemessen ist.
Vorzugsweise können die Lande-Kontaktflächen auf einer Seite der Vielzahl von zweiten Leiterbahnen angeordnet sein.
Alternativ können die Lande-Kontaktflächen auf zwei gegenüberliegenden Seiten der Vielzahl von zweiten Leiterbahnen angeordnet sein.
Gemäß der vorliegenden Erfindung wird die Aufgabe auch durch eine Anordnung aus Leiterbahnen, die auf oder mindestens teilweise in einem Halbleitersubstrat gebildet sind, gelöst, wobei die Anordnung eine Vielzahl von Leiterbahnen, die entlang einer ersten Richtung verlaufen, eine Vielzahl von Lande-Kontaktflächen aus einem leitenden Material, wobei jede der Lande-Kontaktflächen mit einer entsprechenden der Lande-Kontaktflächen verbunden ist, gelöst, wobei die Vielzahl von Leiterbahnen eine erste und eine zweite Untermenge von Leiterbahnen umfasst, wobei die Leiterbahnen der ersten Untermenge abwechselnd zu den Leiterbahnen der zweiten Untermenge angeordnet sind, wobei die Lande-Kontaktflächen, die mit den Leiterbahnen der ersten Untermenge verbunden sind, auf einer ersten Seite von jeder der Leiterbahnen angeordnet sind und die Lande-Kontaktflächen, die mit den Leiterbahnen der zweiten Untermenge verbunden sind, auf einer zweiten Seite von jeder der Leiterbahnen angeordnet sind und die erste Seite der zweiten Seite entgegengesetzt ist.
Die Lande-Kontaktflächen können in einer versetzten Weise in Bezug auf die erste Richtung angeordnet sein.
Insbesondere können die Lande-Kontaktflächen auf einer Seite der Vielzahl von Leiterbahnen angeordnet sein.
Alternativ können die Lande-Kontaktflächen auf zwei gegenüberliegenden Seiten der Vielzahl von Leiterbahnen angeordnet sein.
Die Breite von jeder Leiterbahnen kann weniger als 150 nm oder sogar weniger als 100 nm sein, wobei die Breite senkrecht in Bezug auf die erste Richtung gemessen wird.
Vorzugsweise kann die Breite von jeder der Lande-Kontaktflächen weniger als 150 nm sein, wobei die Breite senkrecht in Bezug auf die erste Richtung gemessen ist.
Darüber hinaus kann die Länge von jeder der Lande-Kontaktflächen weniger als 150 nm sein, wobei die Länge in Bezug auf die erste Richtung gemessen ist.
Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer Speichervorrichtung die Schritte: Bereitstellen eines Halbleitersubstrats mit einer Oberfläche, Ausbilden einer Vielzahl von ersten Leiterbahnen, wobei die ersten Leiterbahnen entlang einer ersten Richtung verlaufen, Ausbilden einer Vielzahl von zweiten Leiterbahnen, die entlang einer zweiten Richtung verlaufen, wobei die zweite Richtung die erste Richtung schneidet, Ausbilden einer Vielzahl von Speicherzellen, wobei jede Speicherzelle durch Adressieren von entsprechenden ersten und zweiten Leiterbahnen auswählbar ist und mindestens teilweise in dem Halbleitersubstrat angeordnet sind, wobei das Bereitstellen der Vielzahl von ersten und zweiten Leiterbahnen die Schritte umfasst: Ausbilden eines Schichtstapels, der mindestens eine leitende Schicht umfasst, Bilden einer Hartmaskenschicht und Strukturieren der Hartmaskenschicht, so dass Hartmaskenbahnen gebildet werden, wobei die Hartmaskenbahnen Seitenwände haben, konformes Abscheiden einer Opferschicht aus einem Opfermaterial, so dass die abgeschiedene Opferschicht horizontale und vertikale Bereiche hat, Entfernen der horizontalen Bereiche der Opferschicht, so dass Bahnen aus dem Opfermaterial, die an die Seitenwände der Hartmaskenbahnen angrenzen, gebildet werden, Entfernen der Hartmaskenbahnen, so dass Bereiche des Schichtstapels freigelegt werden und Ätzen der freigelegten Bereiche des Schichtstapels wodurch einzelne Leiterbahnen gebildet werden.
Nach dem Entfernen der Hartmaskenbahnen können zwei angrenzende Bahnen aus dem Opfermaterial miteinander verbunden sein. Das Verfahren umfasst vorzugsweise weiterhin das Ätzen der Bahn aus dem Opfermaterial an einer vorbestimmten Stelle, so dass zwei angrenzende Bahnen aus dem Opfermaterial vereinzelt werden.
Das Verfahren kann ferner das Entfernen ausgewählter Bahnen aus dem Opfermaterial umfassen, wobei dieser Schritt vor dem Ätzen der freigelegten Bereiche des Schichtstapels durchgeführt wird.
Nach dem Entfernen der Hartmaskenbahnen sind zwei angrenzende Bahnen aus dem Opfermaterial miteinander verbunden. Durch das Entfernen ausgewählter Bahnen aus dem Opfermaterial werden vorzugsweise Paare von Bahnen aus dem Opfermaterial entfernt, wobei die Bahnen miteinander verbunden sind. Vorzugsweise umfasst das Verfahren ferner das Ätzen der Bahn aus dem Opfermaterial an einer vorbestimmten Stelle, so dass zwei angrenzende Bahnen aus dem Opfermaterial vereinzelt werden.
Vorzugsweise werden das Entfernen der ausgewählten Bahnen aus dem Opfermaterial und das Ätzen der Bahn aus dem Opfermaterial an einer vorbestimmten Stelle durch einen gleichzeitigen Ätzschritt durchgeführt.
Das Verfahren kann weiterhin das Strukturieren der Opferschicht, so dass Kontaktflächen aus dem Opfermaterial gebildet werden, umfassen, wobei die Kontaktflächen an die Bahnen aus dem Opfermaterial angrenzen.
Beispielsweise kann das Strukturieren der Opferschicht zum Ausbilden von Kontaktflächen aus dem Opfermaterial das Ätzen der Opferschicht umfasst.
Insbesondere können die Kontaktflächen aus dem Opfermaterial so definiert werden, dass zwei Kontaktflächen aus dem Opferma terial zwischen zwei angrenzenden Hartmaskenbahnen angeordnet sind.
Beispielsweise kann die Hartmaskenschicht Siliziumdioxid umfassen und die Opferschicht kann Silizium umfassen.
Gemäß einer weiteren Ausgestaltung der Erfindung umfasst ein Verfahren zur Herstellung einer Anordnung aus Leiterbahnen die Schritte: Bereitstellen eines Halbleitersubstrats mit einer Oberfläche, Bereitstellen einer Vielzahl von ersten Leiterbahnen auf der Oberfläche des Halbleitersubstrats, wobei die ersten Leiterbahnen entlang einer ersten Richtung verlaufen, wobei das Bereitstellen der Vielzahl von ersten Leiterbahnen die Schritte zum Bereitstellen eines Schichtstapels, der mindestens eine leitende Schicht umfasst, Bereitstellen einer Hartmaskenschicht und Strukturieren der Hartmaskenschicht, so dass Hartmaskenbahnen gebildet werden, wobei die Hartmaskenbahnen Seitenwände haben, konformes Abscheiden einer Opferschicht aus einem Opfermaterial, so dass die abgeschiedene Opferschicht horizontale und vertikale Bereiche hat, Entfernen der horizontalen Bereiche der Opferschicht, so dass Bahnen aus dem Opfermaterial gebildet werden, die an die Seitenwände der Hartmaskenbahnen angrenzen, Entfernen der Hartmaskenbahnen, so dass Bereiche des Schichtstapels freigelegt werden, und Ätzen der freigelegten Bereiche des Schichtstapels, wodurch einzelne Leiterbahnen gebildet werden, umfasst.
Zusätzlich kann das Verfahren das Strukturieren der Opferschicht, so dass Kontaktflächen aus dem Opfermaterial gebildet werden, umfassen, wobei die Kontaktflächen an die Bahnen aus dem Opfermaterial angrenzen.
Beispielsweise können die Kontaktflächen aus dem Opfermaterial in einem Endbereich der Anordnung aus Leiterbahnen definiert werden.
Beispielsweise können alle Kontaktflächen aus dem Opfermaterial in einem Endbereich definiert werden, der auf einer Seite der Anordnung aus Leiterbahnen angeordnet ist.
Alternativ können alle Kontaktflächen aus dem Opfermaterial in Endbereichen definiert werden, die auf gegenüberliegenden Seiten der Anordnung aus Leiterbahnen angeordnet sind.
Die vorliegende Erfindung wird im Folgenden detailliert unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in denen gleiche Bezugszeichen jeweils gleiche Komponenten bezeichnen. Es zeigen:
1A eine Querschnittsansicht einer NROM-Zelle;
1B eine Draufsicht auf eine Speichervorrichtung mit NROM-Zellen;
2 eine Querschnittsansicht eines Substrats nach Strukturieren einer Fotoresist-Schicht;
3 eine Querschnittsansicht des Substrats nach dem Strukturieren einer Hartmaskenschicht;
4 eine Querschnittsansicht des Substrats nach Dünnen der Hartmaskenbahnen;
5 eine Querschnittsansicht des Substrats nach Abscheiden einer Opferschicht;
6A eine Querschnittansicht des Substrats nach Strukturieren einer Fotoresistschicht;
6B eine Draufsicht des Substrats nach Strukturieren der Fotoresistschicht;
7A eine Querschnittsansicht des Substrats nach dem Durchführen eines Ätzschritts;
7B eine Draufsicht des Substrats nach Durchführen des Ätzschritts;
8A eine Querschnittsansicht des Substrats nach Entfernen des Hartmaskenmaterials;
8B eine Draufsicht des Substrats nach Entfernen des Hartmaskenmaterials;
9A eine Querschnittsansicht des Substrats nach Strukturieren einer Fotoresistschicht;
9B eine Draufsicht des Substrats nach Strukturieren der Fotoresistschicht;
10A eine Querschnittsansicht des Substrats nach Durchführung eines Ätzschritts;
10B eine Draufsicht des Substrats nach Durchführen des Ätzschritts;
11 eine Querschnittsansicht des Substrats nach Durchführung eines weiteren Ätzschritts;
12A eine Querschnittsansicht der Speichervorrichtung gemäß der vorliegenden Erfindung;
12B eine Draufsicht einer Speichervorrichtung gemäß der vorliegenden Erfindung;
13 eine Draufsicht einer Speichervorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung; und
14 eine Draufsicht einer Anordnung aus Leiterbahnen gemäß einer Ausführungsform der vorliegenden Erfindung.
In den folgenden Querschnittsansichten zeigt der linksseitige Bereich jeweils die Querschnittsansicht des Speicherzellenbereichs 100, während der rechtsseitige Bereich die Querschnittsansicht des Peripherie-Bereichs 120 zeigt. Insbesondere ist die Querschnittsansicht des linksseitigen Bereichs zwischen II und II aufgenommen, während die Querschnittsansicht des rechtsseitigen Bereichs zwischen III und III aufgenommen ist, wie beispielsweise in 6B veranschaulicht ist.
Ausgangspunkt für die Durchführung des Verfahrens der vorliegenden Erfindung ist ein Halbleitersubstrat, insbesondere ein Siliziumsubstrat, das beispielsweise p-dotiert ist. In dem Substratbereich, in dem der Peripherie-Bereich der Halbleitervorrichtung zu bilden ist, wird eine Gateoxidschicht 50 durch thermische Oxidation aufgewachsen. In dem Speicherzellenbereich wird nach Abscheiden eines Speicherschichtstapels, der eine erste SiO₂-Schicht mit einer Dicke von 1,5 bis 10 nm, eine Si₃N₄-Schicht mit einer Dicke von 2 bis 15 nm und nachfolgend eine zweite SiO₂-Schicht mit einer Dicke von 5 bis 15 nm umfasst, der Speicherschichtstapel so strukturiert, dass Bahnen gebildet werden. Nach Bedecken der Bahnen mit einer Schutzschicht und Ausbilden von Spacern, die an die Seitenwände der Bahnen aus dem Schichtstapel angrenzen, wird ein Implantationsschritt durchgeführt, wodurch die Source-/Drain-Bereiche in den freiliegenden Bereichen definiert werden.
Ein Bitleitungsoxid wird durch Durchführen eines Abscheidungsschritts bereitgestellt, nachfolgend wird ein Wortleitungs-Schichtstapel abgeschieden. Diese Schritte sind dem Fachmann auf dem Gebiet der NROM-Speichervorrichtungen wohl bekannt, und eine detaillierte Beschreibung dieser Schritte wird daher weggelassen.
Wie in 2 gezeigt ist, sind schließlich auf der Oberfläche 10 des Halbleitersubstrats 1, insbesondere eines p-dotierten Halbleitersubstrats im Speicherzellenbereich 100 der Speicherschichtstapel 46, ein Wortleitungs-Schichtstapel 20, eine Si liziumnitrid-Deckschicht 21 und eine Hartmaskenschicht 22 angeordnet. Der Wortleitungs-Schichtstapel 20 umfasst üblicherweise Segmente einer ersten Polysiliziumschicht und einer zweiten Polysiliziumschicht mit einer Gesamtdicke von ungefähr 70 bis 110 nm, nachfolgend eine Titanschicht (nicht gezeigt), eine Wolframnitridschicht mit einer Dicke von ungefähr 5 bis 20 nm und eine Wolframschicht mit einer Dicke von ungefähr 50 bis 70 nm. Auf der Wolframschicht ist eine Siliziumnitridschicht 21 mit einer Dicke von ungefähr 120 bis 180 nm angeordnet. Auf der Siliziumnitridschicht 21 ist die Hartmaskenschicht 22 angeordnet. In der vorliegenden Ausführungsform ist die Hartmaskenschicht 22 aus Siliziumdioxid hergestellt, das beispielsweise durch ein Abscheideverfahren unter Verwendung von TEOS (Tetraethylorthosilicat) als Ausgangsmaterial gebildet werden kann. Die Hartmaskenschicht 22 kann eine Dicke von ungefähr 40 bis 100 nm haben.
In dem Peripherie-Bereich 120 ist derselbe Schichtstapel auf dem Siliziumsubstrat 1 angeordnet, wobei die Gateoxidschicht 50 im Peripheriebereich anstelle des Speicherschichtstapels 46 angeordnet ist. Insbesondere kann die Dicke der Gate-Oxidschicht 50 im Peripheriebereich von der Dicke des Speicherschichtstapels 46 im Speicherzellenbereich verschieden sein.
Eine Fotoresist-Schicht 23 wird auf die sich ergebende Oberfläche in dem Speicherzellenbereich 100 und in dem Peripherie-Bereich 120 abgeschieden und strukturiert, so dass einzelne Bahnen, die in einer periodischen Weise angeordnet sind, gebildet werden. Die sich ergebende Struktur ist in 2 gezeigt, in der eine strukturierte Fotoresistschicht 23 gezeigt ist. Insbesondere ist die Fotoresistschicht 23 in einem Linien/Spalt-Muster (lines/spaces) strukturiert. Die Wiederholgröße des Linien/Spalt-Gitters, d.h. die Summe aus der Linienbreite und der Spaltbreite, bzw. der Pitch sollte ungefähr dem Doppelten der zu erzielenden Linienbreite entsprechen.
Wie allgemein üblich, kann eine reflexionsvermindernde Beschichtung ("antireflective coating", ARC) auf der Hartmaskenschicht angeordnet sein. Anstelle der Siliziumdioxidschicht kann jedes andere geeignete Material als Material der Hartmaskenschicht verwendet werden. Beispielsweise kann die Hartmaskenschicht auch aus Carbon hergestellt sein. Insbesondere ist es, wenn Carbon als Hartmaskenmaterial verwendet wird, notwendig, eine SiON-Schicht auf der Carbon-Schicht abzuscheiden, um ein späteres Entfernen des Resists zu ermöglichen. Zusätzlich kann die ARC-Schicht unterhalb der Fotoresistschicht angeordnet sein.
In dem darauf folgenden Schritt wird das Fotoresistmuster in die Hartmaskenschicht 22 übertragen. Insbesondere wird ein Ätzschritt durchgeführt, bei dem die Fotoresistmaske als eine Ätzmaske verwendet wird. Nach Entfernen des Fotoresistmaterials 23 wird die in 3 gezeigte Struktur erhalten, in der einzelne Bahnen 221 aus dem Hartmaskenmaterial 22 gebildet sind. Anders ausgedrückt wird, zum Erhalten der in 3 gezeigten Struktur, ausgehend von der in 2 gezeigten Struktur, die SiO₂-Schicht 22 an den freigelegten Bereichen geätzt, und danach wird ein Schritt zum Ablösen des Resists durchgeführt. Zusätzlich kann ein Oxid-Rückätzschritt durchgeführt werden, um die Linienbreite der Siliziumdioxidbahnen 221 weiter zu verringern. Alternativ kann das Fotoresistmaterial durch einen Überbelichtungsschritt in dem Schritt, der unter Bezugnahme auf 2 beschrieben worden ist, belichtet werden, so dass eine Linienbreite wl1 von jeder der Bahnen erhalten wird, die kleiner als die Spaltbreite ws1 zwischen benachbarten Bahnen ist. Eine Querschnittsansicht der sich ergebenden Struktur ist in 4 gezeigt.
In dem nächsten Schritt wird eine Opferschicht 24 auf der sich ergebenden Oberfläche abgeschieden. Insbesondere kann die Opferschicht 24 aus Polysilizium hergestellt sein. Das Material der Opferschicht kann beliebig ausgewählt werden, mit der Maßgabe, dass die Opferschicht selektiv in Bezug auf die Deckschicht des Wortleitungs-Schichtstapels ätzbar sein sollte, wobei die Deckschicht üblicherweise aus Siliziumnitrid hergestellt ist. Zusätzlich muss die Opferschicht 24 selektiv in Bezug auf das Hartmaskenmaterial 22 ätzbar sein. Die Dicke der Opferschicht sollte ungefähr gleich der Zielbreite (CD "critical dimension") der sich ergebenden Wortleitung, welcher um ungefähr 10 nm erhöht ist, sein. Beispielsweise sollte, wenn eine Ziel-CD der Wortleitung von 50 nm zu erzielen ist, die Dicke der Opferschicht ungefähr 60 nm betragen. Alternativ sollte, wenn die Ziel-Breite der Wortleitungen ungefähr 25 nm sein sollte, die Dicke der Opferschicht ungefähr 35 nm betragen. Die optimale Dicke der Opferschicht hängt jedoch von der minimalen Strukturgröße F der verwendeten Technologie ab. Wie aus 5 ersichtlich ist, wird die Opferschicht 24 konform abgeschieden, so dass die Bahnen 221 in dem Speicherzellenbereich bedeckt sind, während in dem Peripherie-Bereich 120 eine planare Schicht gebildet wird. Die Materialien der Opferschicht ebenso wie der Hartmaskenschicht können beliebig ausgewählt werden. Es ist jedoch erforderlich, ein Hartmaskenmaterial, das selektiv in Bezug auf das Material der Opferschicht und das Material der Wortleitungs-Deckschicht 21 ätzbar ist, auszuwählen.
In dem nächsten Schritt wird eine Fotoresistschicht 26 abgeschieden und strukturiert. Als Folge ist der Speicherzellenbereich 100 freiliegend, während in dem Peripherie-Bereich Fotoresistkontaktflächen 263 gebildet sind. Eine Querschnittsansicht der sich ergebenden Struktur ist in 6A gezeigt, während eine Draufsicht der sich ergebenden Struktur in 6B gezeigt ist. Wie weiter ersichtlich ist, sind die Fotoresistkontaktflächen 27 angrenzend an die vertikalen Abschnitte der Opferschicht 24 in dem Fan-out-Bereich 110 gebildet. Lande-Kontaktflächen sind an den Bereichen, die durch die Fotoresist-Kontaktflächen 27 bedeckt sind, auszubilden.
Wie aus 6B ersichtlich ist, umfasst die Struktur einen Speicherzellenbereich 100, in dem die Wortleitungen auszubilden sind. Insbesondere sind Bahnen 221 aus dem Hartmaskenmaterial sowie die vertikalen Bereiche der Opferschicht 24 gebil det. In dem Fan-out-Bereich 110 sind Fotoresist-Kontaktflächen 27 definiert. Darüber hinaus ist ein Peripherie-Bereich 120 am Rande der sich ergebenden Speichervorrichtung definiert.
Wie sich weiterhin aus 6B ergibt, sind die Fotoresist-Kontaktflächen 27 in solch einer Weise strukturiert, dass keine Fotoresist-Kontaktflächen 27 angrenzend zu einer ausgewählten Bahn 221a aus dem Hartmaskenmaterial definiert sind. Das ist der Bereich der Speicherzellenanordnung, in der Wortleitungen in einem späteren Verfahrensschritt zu entfernen sind. Darüber hinaus sind die Fotoresist-Kontaktflächen 27 jeweils in den Zwischenräumen zwischen benachbarten Hartmaskenbahnen 221 angeordnet.
In dem nächsten Schritt wird ein Ätzschritt zum Ätzen der horizontalen Bereiche der Opferschicht 24 durchgeführt. Als Folge werden Spacer 241 aus dem Opfermaterial in dem Speicherzellenbereich gebildet, angrenzend an die vertikalen Seitenwände 220 aus den Hartmaskenbahnen 221. Mit anderen Worten werden die Spacer 241 aus Polysilizium so gebildet, dass sie an die Hartmaskenbahnen 221 angrenzen. Zusätzlich wird im Peripheriebereich ebenso wie in dem Fan-out-Bereich die Polysiliziumschicht nicht von den Bereichen entfernt, die durch das Fotoresistmaterial 26 bedeckt sind.
7A zeigt die sich ergebende Struktur nach Entfernen des Fotoresistmaterials. Wie aus dem linksseitigen Bereich ersichtlich ist, der den Speicherzellenbereich zeigt, sind Spacer 241 angrenzend an die Seitenwände 220 aus den Hartmaskenbahnen 221 ausgebildet. Zusätzlich werden im Fan-out-Bereich Polysilizium-Kontaktflächen 242 und im Peripherie-Bereich Polysilizium-Kontaktflächen 243 gebildet.
7B zeigt eine Draufsicht auf die sich ergebende Struktur. Wie zu sehen ist, sind Bahnen aus dem Opfermaterial 241 so gebildet, dass zwei benachbarte Bahnen 241 in einem Endbereich 223 der Bahnen 221 aus dem Hartmaskenmaterial verbunden sind. An dem Endbereich 223 der Bahnen 221 aus dem Hartmaskenmateri al sind Polysilizium-Kontaktflächen 242 gebildet. In den Zwischenräumen zwischen benachbarten Hartmaskenbahnen sind zwei Polysilizium-Kontaktflächen 242 angeordnet. Jede der zwei Polysilizium-Kontaktflächen 242 ist verschiedenen Polysilizium-Spacern 241 zugeordnet. Lande-Kontaktflächen zum Ausbilden eines Kontakts zu den sich ergebenden Wortleitungen sind an den Stellen dieser Polysilizium-Kontaktflächen 242 auszubilden. Zusätzlich sind im Peripherie-Bereich Polysilizium-Kontaktflächen 243 ausgebildet. Das Polysiliziummaterial 242, 243 und 241 ist durch die Deckschicht des Wortleitungs-Schichtstapels 21, die insbesondere aus Siliziumnitrid hergestellt sein kann, getrennt.
Im nächsten Schritt wird das Hartmaskenmaterial 22 beispielsweise durch Nassätzen entfernt. Gegebenenfalls können die Zwischenräume zwischen benachbarten Spacern 241 aus dem Opfermaterial mit dem Hartmaskenmaterial gefüllt werden, wobei nachfolgend ein Planarisierungsschritt durchgeführt wird, bevor der Schritt zum Entfernen des Hartmaskenmaterials durchgeführt wird. In diesem Fall wird ein Angriff des Ätzmittels auf die Siliziumnitrid-Deckschicht 21 vorteilhafterweise vermieden.
Nach Entfernen des Hartmaskenmaterials 22 verbleiben als Ergebnis auf der Oberfläche der Siliziumnitrid-Deckschicht 21 in dem Speicherzellenbereich 100 vereinzelte Spacer 241, die aus dem Opfermaterial hergestellt sind. Der Peripherie-Bereich ist unverändert. Die sich ergebende Struktur ist in 8A gezeigt.
Eine Draufsicht auf die sich ergebende Struktur ist in 8B gezeigt. Wie zu sehen ist, sind einzelne Bahnen 241, die aus Polysilizium gebildet sind, in dem Speicherzellenbereich gebildet. Darüber hinaus sind in dem Fan-out-Bereich 110 Polysilizium-Kontaktflächen 242 gebildet, und in dem Peripherie-Bereich sind Polysilizium-Kontaktflächen 243 gebildet. Wie weiter zu sehen ist, sind benachbarte Paare von Spacern 241 aus Opfermaterial miteinander verbunden. Das Siliziumnitrid-Deckmaterial 21 ist zwischen den einzelnen Polysiliziumberei chen angeordnet. Um benachbarte Bahnen 241 aus dem Opfermaterial zu trennen, wird ein weiterer fotolithografischer Schritt durchgeführt, um die Bahnen 241 voneinander zu vereinzeln, und, zusätzlich ausgewählte Spacer zu entfernen, so dass als Ergebnis ausgewählte Wortleitungen in einem späteren Verfahrensschritt entfernt werden.
Dafür wird die gesamte Oberfläche der Speichervorrichtung mit einer weiteren Fotoresistschicht 26 bedeckt und in dem Speicherzellenbereich ebenso wie in dem Fan-out-Bereich 110 strukturiert. Insbesondere werden Öffnungen 261 im Speicherzellenbereich an den Stellen gebildet, in denen Zwischenräume zwischen ausgewählten Wortleitungen auszubilden sind. Darüber hinaus werden Öffnungen 262 im Fan-out-Bereich an den Endbereichen 223 gebildet. 9A zeigt eine Querschnittsansicht der sich ergebenden Struktur. Wie zu sehen ist, werden Öffnungen 261 im Speicherzellenbereich an vorbestimmten Stellen gebildet. Darüber hinaus zeigt 9B eine Draufsicht auf die sich ergebende Struktur. Wie zu sehen ist, wird eine Öffnung 261 im Speicherzellenbereich an einer Position gebildet, an der ein Paar von Spacern 241 vorliegt. Darüber hinaus wird eine Öffnung 262 im Fan-out-Bereich zwischen benachbarten Polysilizium-Kontaktflächen 242 ausgebildet.
In dem nächsten Schritt wird ein Ätzschritt zum Ätzen von Polysilizium durchgeführt, so dass die freiliegenden Bereiche des Polysilizium-Spacers 241 entfernt werden. 10A zeigt eine Querschnittsansicht der sich ergebenden Struktur nach Entfernen des Fotoresistmaterials 26. Wie zu sehen ist, sind Polysilizium-Kontaktflächen 242 im Fan-out Bereich und Polysilizium-Kontaktflächen 243 im Peripheriebereich 120 gebildet, während im Speicherzellen-Bereich 100 ausgewählte Spacer 241 entfernt sind.
10B zeigt eine Draufsicht auf die sich ergebende Struktur. Wie zu sehen ist, sind die Spacer 241 aus dem Wortleitungs-Entfernungsbereich 3 entfernt worden. Zusätzlich sind nun benachbarte Spacer 241 voneinander vereinzelt. Im nächsten Schritt wird ein Ätzschritt zum Ätzen der Siliziumnitrid-Deckschicht 21 durchgeführt, woraus sich die in 11 gezeigte Struktur ergibt. Insbesondere wird das Siliziumnitridmaterial selektiv in Bezug auf Polysilizium geätzt. Entsprechend werden die Polysiliziumspacer 241 ebenso wie Polysilizium-Kontaktflächen 242, 243 als eine Ätzmaske beim Ätzen der Siliziumnitrid-Deckschicht 21 zum Definieren der Wortleitungen, der Lande-Kontaktflächen und der Peripherie-Gateelektroden verwenden.
Wie in 11 zu sehen ist, werden in dem Speicherzellenbereich 100 ebenso wie in dem Peripherie-Bereich 120 Schichtstapel aus der Siliziumnitrid-Deckschicht 21 und der Opferschicht 24 strukturiert. Danach wird ein Ätzschritt zum Ätzen des Wortleitungs-Schichtstapels durchgeführt, so dass als Ergebnis einzelne Wortleitungen 2 in dem Speicherzellenbereich gebildet sind.
12A zeigt eine Querschnittsansicht der sich ergebenden Struktur. Wie zu sehen ist, sind in dem Speicherzellenbereich 100 einzelne Wortleitungen 2 gebildet, wobei Wortleitungs-Entfernungsbereiche 3 an vorbestimmten Positionen angeordnet sind. Mit anderen Worten entspricht der Wortleitungs-Entfernungsbereich 3 einem vergrößerten Zwischenraum zwischen benachbarten Wortleitungen 2. Darüber hinaus sind in dem Peripherie-Bereich Gateelektroden 51 ausgebildet.
Der Schritt zum Ätzen des Wortleitungs-Schichtstapels kann ein einziger Ätzschritt zum Ätzen des gesamten Schichtstapels sein. Gegebenenfalls kann der Schritt zum Ätzen des Wortleitungs-Schichtstapels mehrere Unterschritte umfassen, in denen jeweils nur einzelne Schichten oder eine vorbestimmte Anzahl von Schichten geätzt werden. Zusätzlich kann, nach dem Unterschritt zum Ätzen einer vorbestimmten Anzahl von Schichten eine Unterlegschicht angeordnet werden, um eine darunter liegende Schicht des Schichtstapels gegen das Ätzen zu schützen.
12B zeigt eine Draufsicht auf die sich ergebende Struktur. Wie zu sehen ist, werden in dem Speicherzellenbereich 100 die einzelnen Wortleitungen 2 durch die Siliziumnitrid-Deckschicht 21 abgedeckt. In dem Fan-out-Bereich 110 sind Lande-Kontaktflächen 111 gebildet, auf denen Kontakte positioniert werden. Weiterhin werden in dem Peripherie-Bereich 120 die Peripherie-Schaltungen wie üblicherweise verwendet ausgebildet. Wie für den Fachmann offensichtlich ist, können verschiedene Anordnungen der Lande-Kontaktflächen 111 verwendet werden, um eine verbesserte Packungsdichte der Lande-Kontaktflächen in dem Fan-out-Bereich 110 zu erhalten.
Wie weiterhin aus 12B ersichtlich ist, sind die einzelnen Wortleitungen 2 mit den Lande-Kontaktflächen 111 verbunden. Der Fan-out-Bereich 110 ist von dem Peripherie-Bereich 120 durch das Siliziumdioxidmaterial 52 getrennt. Die Kontakte 112 können in einem folgenden Verfahrensschritt mit einer entsprechenden Metallverdrahtung verbunden werden. Ausgehend von den in den 12A und 12B gezeigten Ansichten wird die Speichervorrichtung in einer Weise fertig gestellt werden, wie sie dem Fachmann bekannt ist. Insbesondere wird der Peripherie-Bereich der Speichervorrichtung fertig gestellt. Zusätzlich werden in dem Speicherzellenbereich isolierende Schichten, die BPSG- und SiO₂-Schichten umfassen, abgeschieden. Nachfolgend werden die Bitleitungskontakte in dem Wortleitungs-Entfernungsbereich 3 definiert. In der M0-Verdrahtungs- bzw. Metallebene werden Leiterbahnen zum Unterstützen der Bitleitungen bereitgestellt, so dass schließlich eine fertig gestellte Speichervorrichtung erhalten wird.
In der in 12B gezeigten Anordnung umfasst die Vielzahl von Wortleitungen eine erste und eine zweite Untermenge von Wortleitungen. Insbesondere wechseln sich die Wortleitungen 2a der ersten Untermenge mit den Wortleitungen 2b der zweiten Untermenge ab. Wie erkennbar ist, sind die Lande-Kontaktflächen, die mit den Wortleitungen 2a der ersten Untermenge verbunden sind, auf der linken Seite der Wortleitungen angeordnet, während die Lande-Kontaktflächen 111, die mit den Wortleitungen 2b der zweiten Untermenge verbunden sind, auf der rechten Seite der Wortleitungen angeordnet sind. Dabei kann die Breite der Wortleitungen 2 weniger als 150 nm sein, gegebenenfalls weniger als 100 nm oder weniger als 60 nm, wobei die Breite entlang der ersten Richtung 71 gemessen wird. Die Breite der Wortleitungen 2 kann gleich der Breite der Zwischenräume, die benachbarte Wortleitungen voneinander trennen, sein. Die Breite der Wortleitungen 2 kann auch von der Breite der Zwischenräume verschieden sein.
Die Breite der Lande-Kontaktflächen kann weniger als 150 nm sein, wobei die Breite entlang der ersten Richtung 71 gemessen wird. Zusätzlich kann die Länge der Lande-Kontaktflächen weniger als 150 nm sein, gegebenenfalls weniger als 100 nm, wobei die Länge entlang der zweiten Richtung 72 gemessen wird.
Wie aus 12B ersichtlich ist, sind die Lande-Kontaktflächen 111 in einer versetzten Weise in Bezug auf die zweite Richtung angeordnet. Insbesondere sind die Lande-Kontaktflächen mit einem zunehmenden Abstand in Bezug auf eine Bezugsposition 7 der Speichervorrichtung angeordnet. Insbesondere wird der Abstand entlang der zweiten Richtung 72 gemessen.
Wie weiter aus 12B ersichtlich ist, sind zwei benachbarte Lande-Kontaktflächen, die mit zwei angrenzenden zweiten Leiterbahnen verbunden sind, auf derselben Höhe angeordnet. Insbesondere wird die Höhe entlang der ersten Richtung in Bezug auf die Bezugsposition 7 der Speichervorrichtung gemessen.
In der in 12B gezeigten Anordnung sind die Lande-Kontaktflächen 111 auf einer Seite der Vielzahl von Leiterbahnen angeordnet.
Obwohl sich die vorstehende Beschreibung auf einen Prozessfluss zur Herstellung einer Speichervorrichtung mit einer Vielzahl von Leiterbahnen bezieht, ist es selbstverständlich, dass die vorliegende Erfindung auf vielfältigste Weise verwirklicht werden kann. Insbesondere kann die Anordnung von Leiterbahnen auf jede beliebige Art von Vorrichtungen angewendet werden und insbesondere auf jede beliebige Art von Speichervorrichtungen, die von der speziellen Speichervorrichtung, die vorstehend erklärt ist, verschieden sind.
13 zeigt eine weitere Ausführungsform der Speichervorrichtung oder der Anordnung von Leiterbahnen der vorliegenden Erfindung, bei der die Anordnung der Lande-Kontaktflächen 111 verändert ist. Gemäß dieser Ausführungsform, wird eine höhere Packungsdichte der Lande-Kontaktflächen erzielt.
14 zeigt eine Ausführungsform der Anordnung von Leiterbahnen oder der Speichervorrichtung der vorliegenden Erfindung. Insbesondere sind bei dieser Ausführungsform die Lande-Kontaktflächen 111 auf beiden Seiten der Anordnung von Leiterbahnen angeordnet.
Speichervorrichtung, Anordnung aus Leiterbahnen, Verfahren zur Herstellung einer Speichervorrichtung und Verfahren zur Herstellung einer Anordnung aus Leiterbahnen

1: Halbleitersubstrat
10: Substratoberfläche
2: Wortleitung
2a: Wortleitung der ersten Untermenge
2b: Wortleitung der zweiten Untermenge
20: Wortleitungs-Schichtstapel
201: Siliziumdioxidschicht
202: Siliziumnitridschicht
203: Siliziumdioxidschicht
21: Si₃N₄-Schicht
22: Siliziumdioxidschicht
220: Seitenwand der Siliziumdioxidbahn
221: Siliziumdioxidbahn
221a: ausgewählte Bahn
223: Endbereich
23: Fotoresistschicht
24: Polysiliziumschicht
241: Polysilizium-Spacer
242: Polysilizium-Kontaktfläche
243: Polysilizium-Kontaktfläche im Peripherie-Bereich
26: Fotoresist
261: Öffnung im Speicherzellenfeld
262: Öffnung im Fan-Out-Bereich
263: Fotoresist im Peripherie-Bereich
27: Fotoresist-Kontaktfläche
29: SiO₂-Schicht
3: Wortleitungs-Entfernungsbereich
4: Bitleitung
41: erster Source-/Drain-Bereich
42: zweiter Source-/Drain-Bereich
43: Kanal
44: Gate-Elektrode
45: Speicherzelle
46: Speicherschichtstapel
47: gespeicherte Ladung
50: Gateoxid im Peripherie-Bereich
51: Gate-Elektrode im Peripherie-Bereich
52: SiO₂-Schicht im Peripherie-Bereich
60: Bezugspunkt
61: gerade Linie
62: Grenzlinie
7: Bezugsposition
71: erste Richtung
72: zweite Richtung
100: Speicherzellenanordnung
110: Fan-Out-Bereich
111: Lande-Kontaktflächen
112: Kontakt
113: Zwischenraum
114: Hartmasken-Kontaktfläche
114a: erste Menge von Hartmasken-Kontaktflächen
114b: zweite Menge von Hartmasken-Kontaktflächen
120: Peripherie-Bereich
121: strukturierter Peripherie-Bereich
130: Speichervorrichtung

Claims

Speichervorrichtung umfassend: – ein Halbleitersubstrat (1) mit einer Oberfläche (10); – eine Vielzahl von ersten Leiterbahnen (4), die entlang einer ersten Richtung (71) verlaufen; – eine Vielzahl von zweiten Leiterbahnen (2), die entlang einer zweiten Richtung (72) verlaufen; – eine Vielzahl von Speicherzellen (45), wobei jede Speicherzelle (45) durch Adressieren von entsprechenden ersten und/oder zweiten Leiterbahnen (4, 2) auswählbar ist, wobei die Speicherzellen (45) mindestens teilweise in dem Halbleitersubstrat (1) gebildet sind; und – eine Vielzahl von Lande-Kontaktflächen (111) aus einem leitenden Material, wobei jede der Lande-Kontaktflächen (111) mit einer zugehörigen zweiten Leiterbahn (2) verbunden ist, wobei die Vielzahl von zweiten Leiterbahnen (2) eine erste und eine zweite Untermenge von Leiterbahnen umfasst, wobei sich die Leiterbahnen (2a) der ersten Untermenge mit den Leiterbahnen (2b) der zweiten Untermenge abwechseln, wobei die Lande-Kontaktflächen (111), die mit den zweiten Leiterbahnen (2a) der ersten Untermenge verbunden sind, auf einer ersten Seite von jeder der zweiten Leiterbahnen (2) angeordnet sind, und die Lande-Kontaktflächen (111), die mit den zweiten Leiterbahnen (2b) der zweiten Untermenge verbunden sind, auf einer zweiten Seite von jeder der zweiten Leiterbahnen (2) angeordnet sind, wobei die erste Seite der zweiten Seite entgegengesetzt ist.
Speichervorrichtung nach Anspruch 1, wobei die ersten Leiterbahnen Bitleitungen (4) entsprechen und die zweiten Leiterbahnen Wortleitungen (2) der Speichervorrichtung entsprechen, wobei die Wortleitungen (2) oberhalb der Bitleitungen (4) angeordnet sind.
Speichervorrichtung nach Anspruch 1 oder 2, wobei die Lande-Kontaktflächen (111) in einer versetzten Weise in Bezug auf die zweite Richtung (72) angeordnet sind.
Speichervorrichtung nach Anspruch 3, wobei die Lande-Kontaktflächen (111) mit einem zunehmenden Abstand in Bezug auf eine Bezugsposition (7) der Speichervorrichtung angeordnet sind, wobei der Abstand entlang der zweiten Richtung (72) gemessen ist.
Speichervorrichtung nach einem der Ansprüche 1 bis 4, wobei zwei benachbarte Lande-Kontaktflächen (11l), die mit zwei benachbarten zweiten Leiterbahnen (2a, 2b) verbunden sind, auf derselben Höhe angeordnet sind, wobei die Höhe in Bezug auf die erste Richtung (71) in Bezug auf eine Bezugsposition (7) gemessen ist.
Speichervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Lande-Kontaktflächen (111) auf einer Seite der Vielzahl von zweiten Leiterbahnen (2) angeordnet sind.
Speichervorrichtung nach einem der Ansprüche 1 bis 5, wobei die Lande-Kontaktflächen (111) auf zwei gegenüberliegenden Seiten der Vielzahl von zweiten Leiterbahnen (2) angeordnet sind.
Anordnung von Leiterbahnen, wobei die Anordnung auf oder mindestens teilweise in einem Halbleitersubstrat (1) gebildet ist, wobei die Anordnung – eine Vielzahl von Leiterbahnen (2), die entlang einer ersten Richtung verlaufen und – eine Vielzahl von Lande-Kontaktflächen (111) aus einem leitenden Material, wobei jede der Lande-Kontaktflächen (111) mit einer zugehörigen Leiterbahn (2) verbunden ist, umfasst, wobei – die Vielzahl von Leiterbahnen (2) eine erste und eine zweite Untermenge von Leiterbahnen umfasst, wobei sich die Leiterbahnen (2a) der ersten Untermenge mit den Leiterbahnen (2b) der zweiten Untermenge abwechseln, – wobei die Lande-Kontaktflächen (111), die mit den Leiterbahnen (2a) der ersten Untermenge verbunden sind, auf einer ersten Seite von jeder der Leiterbahnen angeordnet sind, und die Lande-Kontaktflächen (111), die mit den Leiterbahnen (2b) der zweiten Untermenge verbunden sind, auf einer zweiten Seite von jeder der Leiterbahnen angeordnet sind, wobei die erste Seite der zweiten Seite gegenüberliegt.
Anordnung von Leiterbahnen nach Anspruch 8, wobei die Lande-Kontaktflächen (111) in einer versetzten Weise in Bezug auf die erste Richtung angeordnet sind.
Anordnung von Leiterbahnen nach Anspruch 8 oder 9, wobei die Lande-Kontaktflächen (111) auf einer Seite der Vielzahl von Leiterbahnen (2) angeordnet sind.
Anordnung von Leiterbahnen nach Anspruch 8 oder 9, wobei die Lande-Kontaktflächen (111) auf zwei gegenüberliegenden Seiten der Vielzahl von Leiterbahnen (2) angeordnet sind.
Anordnung von Leiterbahnen nach einem der Ansprüche 8 bis 11, wobei die Breite von jeder der Leiterbahnen (2) weniger als 150 nm ist, wobei die Breite senkrecht in Bezug auf die erste Richtung gemessen ist.
Anordnung von Leiterbahnen nach Anspruch 12, wobei die Breite von jeder der Leiterbahnen (2) weniger als 100 nm ist.
Anordnung von Leiterbahnen nach einem der Ansprüche 8 bis 13, wobei die Breite von jeder der Lande-Kontaktflächen (111) weniger als 150 nm ist, wobei die Breite senkrecht in Bezug auf die erste Richtung gemessen ist.
Anordnung von Leiterbahnen nach einem der Ansprüche 8 bis 14, wobei die Länge von jeder der Lande-Kontaktflächen (111) weniger als 150 nm ist, wobei die Länge in Bezug auf die erste Richtung gemessen ist.
Verfahren zur Herstellung einer Speichervorrichtung mit den Schritten: – Bereitstellen eines Halbleitersubstrats (1) mit einer Oberfläche (10); – Ausbilden einer Vielzahl von ersten Leiterbahnen (4) auf der Oberfläche (10) des Halbleitersubstrats, wobei die ersten Leiterbahnen (4) entlang einer ersten Richtung (71) verlaufen; – Ausbilden einer Vielzahl von zweiten Leiterbahnen (2), die entlang einer zweiten Richtung (72) verlaufen, wobei die zweite Richtung (72) die erste Richtung (71) schneidet; – Ausbilden einer Vielzahl von Speicherzellen (45), wobei jede Speicherzelle (45) durch Adressieren von zugehörigen ersten und/oder zweiten Leiterbahnen (4, 2) auswählbar ist, wobei das Bereitstellen der Vielzahl von ersten oder zweiten Leiterbahnen (4, 2) die Schritte umfasst: – Ausbilden eines Schichtstapels (20), der mindestens eine leitende Schicht umfasst; – Ausbilden einer Hartmaskenschicht (22) und Strukturieren der Hartmaskenschicht (22), so dass Hartmaskenbahnen (221) gebildet werden, wobei die Hartmaskenbahnen (221) Seitenwände (220) haben; – konformes Abscheiden einer Opferschicht (24) aus einem Opfermaterial, so dass die abgeschiedene Opferschicht horizontale und vertikale Bereiche hat; – Entfernen der horizontalen Bereiche der Opferschicht, so dass Bahnen (241) aus dem Opfermaterial gebildet werden, die jeweils an die Seitenwände (220) der Hartmaskenbahnen (221) angrenzen; – Entfernen der Hartmaskenbahnen (221), so dass Bereiche des Schichtstapels (20) freigelegt werden, und – Ätzen der freiliegenden Bereiche des Schichtstapels (20), wodurch einzelne Leiterbahnen (2) gebildet werden.
Verfahren nach Anspruch 16, wobei nach Entfernen der Hartmaskenbahnen (221) zwei benachbarte Opfermaterialbahnen (241) miteinander verbunden sind, und wobei das Verfahren ferner das Ätzen der Opfermaterialbahn (241) an einer vorbestimmten Stelle, so dass zwei benachbarte Opfermaterialbahnen vereinzelt werden, umfasst.
Verfahren nach Anspruch 16 oder 17, ferner mit dem Schritt zum Entfernen ausgewählter Opfermaterialbahnen (241), welcher vor dem Ätzen der freiliegenden Bereiche des Schichtstapels (20) durchgeführt wird.
Verfahren nach Anspruch 18, wobei nach Entfernen der Hartmaskenbahnen (241) zwei benachbarte Opfermaterialbahnen (241) miteinander verbunden sind, wobei durch Entfernen ausgewählter Opfermaterialbahnen (241) Paare von Opfermaterialbahnen (241) entfernt werden, wobei die Bahnen miteinander verbunden sind, wobei das Verfahren ferner den Schritt zum Ätzen der Opfermaterialbahn (241) an einer vorbestimmten Stelle, so dass zwei benachbarte Opfermaterialbahnen vereinzelt werden, umfasst.
Verfahren nach Anspruch 19, wobei das Entfernen ausgewählter Opfermaterialbahnen (241) und das Ätzen der Opfermaterialbahn (241) an einer vorbestimmten Stelle durch einen gleichzeitigen Ätzschritt durchgeführt werden.
Verfahren nach einem der Ansprüche 16 bis 20, ferner mit dem Schritt zum Strukturieren der Opferschicht (24), so dass Kontaktflächen (242) aus dem Opfermaterial gebildet werden, wobei die Kontaktflächen (242) an die Opfermaterialbahnen (241) angrenzen.
Verfahren nach Anspruch 21, wobei das Strukturieren der Opferschicht (24), so dass Kontaktflächen (242) aus dem Opfermaterial gebildet werden, einen Ätzschritt zum Ätzen der Opferschicht (24) umfasst.
Verfahren nach Anspruch 21 oder 22, wobei die Kontaktflächen (242) aus dem Opfermaterial (24) so definiert werden, dass zwei Kontaktflächen (24) aus dem Opfermaterial zwischen zwei benachbarten Hartmaskenbahnen (221) angeordnet sind.
Verfahren nach einem der Ansprüche 16 bis 23, wobei die Hartmaskenschicht (22) Siliziumdioxid umfasst.
Verfahren nach einem der Ansprüche 16 bis 24, wobei das Opfermaterial (24) Silizium umfasst.
Verfahren zur Herstellung einer Anordnung von Leiterbahnen, mit den Schritten: – Bereitstellen eines Halbleitersubstrats (1) mit einer Oberfläche (10); und – Bereitstellen einer Vielzahl von ersten Leiterbahnen (4) auf der Oberfläche (10) des Halbleitersubstrats (1), wobei die ersten Leiterbahnen (4) entlang einer ersten Richtung (72) verlaufen, wobei das Bereitstellen der ersten Leiterbahnen (2) die Schritte umfasst: – Bereitstellen eines Schichtstapels (20), der mindestens eine leitende Schicht umfasst; – Bereitstellen einer Hartmaskenschicht (22) und Strukturieren der Hartmaskenschicht (22), so dass Hartmaskenbahnen (221) gebildet werden, wobei die Hartmaskenbahnen (221) Seitenwände (220) haben; – konformes Abscheiden einer Opferschicht (24) aus einem Opfermaterial, so dass die abgeschiedene Opferschicht horizontale und vertikale Bereiche hat; – Entfernen der horizontalen Bereiche der Opferschicht, so dass Opfermaterialbahnen (241) gebildet werden, die an die Seitenwände der Hartmaskenbahnen (221) angrenzen; – Entfernen der Hartmaskenbahnen (221), so dass Bereiche des Schichtstapels freigelegt werden, und – Ätzen der freigelegten Bereiche des Schichtstapels (20), wodurch einzelne Leiterbahnen (2) gebildet werden.
Verfahren nach Anspruch 26, wobei nach Entfernen der Hartmaskenbahnen (221) zwei benachbarte Opfermaterialbahnen (241) miteinander verbunden sind, wobei das Verfahren ferner das Ätzen der Opfermaterialbahn (241) an einer vorbestimmten Stelle umfasst, so dass zwei benachbarte Opfermaterialbahnen (241) vereinzelt werden.
Verfahren nach Anspruch 26 oder 27, ferner mit dem Schritt zum Strukturieren der Opferschicht (24), so dass Kontaktflächen (242) aus dem Opfermaterial gebildet werden, wobei die Kontaktflächen (242) an die Opfermaterialbahnen angrenzen.
Verfahren nach einem der Ansprüche 26 bis 28, wobei das Strukturieren der Opferschicht (24), so dass Kontaktflächen (24) aus dem Opfermaterial gebildet werden, einen Ätzschritt zum Ätzen der Opferschicht (24) umfasst.
Verfahren nach Anspruch 29, wobei der Ätzschritt zum Ätzen der Opferschicht (24) zum Entfernen der horizontalen Bereiche der Opferschicht durchgeführt wird, so dass Opfermaterialbahnen (242) gebildet werden, die an die Seitenwände der Hartmaskenbahnen (221) angrenzen.
Verfahren nach Anspruch 30, wobei die Kontaktflächen (242) aus dem Opfermaterial so definiert werden, dass zwei Kontaktflächen (242) aus dem Opfermaterial zwischen zwei benachbarten Hartmaskenbahnen (221) angeordnet sind.
Verfahren nach Anspruch 31, wobei die Kontaktflächen (242) aus dem Opfermaterial in einem Endbereich der Anordnung von Leiterbahnen definiert werden.
Verfahren nach Anspruch 31, wobei alle Kontaktflächen (242) aus dem Opfermaterial in einem Endbereich definiert werden, der auf einer Seite der Anordnung von Leiterbahnen (2) angeordnet ist.
Verfahren nach Anspruch 31, wobei alle Kontaktflächen (242) aus dem Opfermaterial in Endbereichen definiert werden, die auf gegenüberliegenden Seiten der Anordnung von Leiterbahnen (2) angeordnet sind.