DE102006007321A1 - Integrierte Schaltkreis-Anordnung und Verfahren zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zumindest einer Speicherzelle einer integrierten Schaltkreis-Anordnung - Google Patents

Integrierte Schaltkreis-Anordnung und Verfahren zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zumindest einer Speicherzelle einer integrierten Schaltkreis-Anordnung Download PDF

Info

Publication number
DE102006007321A1
DE102006007321A1 DE200610007321 DE102006007321A DE102006007321A1 DE 102006007321 A1 DE102006007321 A1 DE 102006007321A1 DE 200610007321 DE200610007321 DE 200610007321 DE 102006007321 A DE102006007321 A DE 102006007321A DE 102006007321 A1 DE102006007321 A1 DE 102006007321A1
Authority
DE
Germany
Prior art keywords
capacitor
integrated circuit
circuit arrangement
switch
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200610007321
Other languages
English (en)
Inventor
Meinrad Dr. Schienle
Birgit Holzapfl
Roland Dr. Thewes
Jens Dr. Sauerbrey
Alexander Frey
Christian Paulus
Ralf Dr. Brederlow
Marcin Augustyniak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200610007321 priority Critical patent/DE102006007321A1/de
Priority to PCT/DE2007/000324 priority patent/WO2007093172A2/de
Publication of DE102006007321A1 publication Critical patent/DE102006007321A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine integrierte Schaltkreis-Anordnung weist mindestens eine elektronische Komponente auf sowie mindestens einen mit der elektronischen Komponente gekoppelten und mit dieser monolithisch integrierten Widerstand-Ermittlungsschaltkreis zum Ermitteln des parasitären ohmschen Widerstandes zumindest der Zuleitung zu der mindestens einen elektronischen Komponente.

Description

  • Die Erfindung betrifft eine integrierte Schaltkreis-Anordnung sowie ein Verfahren zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zumindest einer Speicherzelle einer integrierten Schaltkreis-Anordnung.
  • Bei der Herstellung von Halbleiterchips, beispielsweise von Halbleiterspeicherchips, beispielsweise von dynamischen Direktzugriffsspeicherchips (Dynamic Random Access Memory, DRAM) treten technologiebedingte Variationen von Bauelementeeigenschaften auf, aber auch Variationen der Werte von parasitären Elementen wie dem Zuleitungswiderstand, anders ausgedrückt dem ohmschen Widerstand von Zuleitungen zu den Speicherzellen, bei einem DRAM beispielsweise der Kapazität zu dem Kondensator einer jeweiligen Speicherzelle, die Streukapazität, etc. Die Variationen der Bauelementeeigenschaften sind für einen gegebenen Herstellungsprozess vollständig spezifiziert und können beim Schaltungsdesign berücksichtigt werden.
  • Für die parasitären Elemente gibt es üblicherweise keine umfassende elektrische Charakterisierung. So werden zwar beispielsweise Schichtwiderstände von Metallisierungsebenen, auch bezeichnet als Metallebenen, charakterisiert, bestimmte parasitäre Zuleitungswiderstände aber nicht. Wird das Funktionsverhalten von integrierten Schaltungen kritisch von solchen parasitären Zuleitungswiderständen bestimmt, so ist eine elektrische Charakterisierung derselben zur Prozesskontrolle sehr hilfreich oder sogar unverzichtbar.
  • Die elektrische Charakterisierung von parasitären Zuleitungswiderständen ist im Allgemeinen nicht trivial, weil häufig die Zuleitungen nicht separat elektrisch zugänglich sind und nur gemeinsam mit anderen Elementen gemessen werden können. Eine solche Situation ist beispielsweise mit einem parasitären ohmschen Widerstand als Zugang zu einem Kondensator gegeben. Dieser Fall tritt beispielsweise an dem Gate eines MOS-Feldeffekttransistors (Metal Oxide Semiconductor Feldeffekttransistor) oder in der DRAM-Speicherzelle auf.
  • Eine verallgemeinerte Darstellung des Problems ist in 1 gezeigt.
  • 1 zeigt in einer Anordnung 100 ein Chip-externes Messgerät 101 sowie eine integrierte Schaltkreis-Anordnung (Integrated Circuit, IC) 102. Das Messgerät 101 ist mittels eines Kabels 103 mit einem Bond-Anschlusspad 104 mit der integrierten Schaltkreis-Anordnung 102 verbunden.
  • Aus Gründen der einfacheren Darstellung ist in 1 nur eine Speicherzelle 105 eines Speicherzellen-Arrays mit einer Vielzahl von in Zeilen und Spalten angeordneten Speicherzellen dargestellt.
  • Die dynamische Speicherzelle 105, anders ausgedrückt die Speicherzelle eines dynamischen Direktzugriffsspeichers (Dynamic Random Access Memory, DRAM) weist einen Speicherkondensator 106 sowie einen parasitären ohmschen Widerstand Rparasitic 107 der Zuleitung zu dem Speicherkondensator 106 auf. Die Zuleitung enthält den ohmschen Widerstand der zu dem Speicherkondensator 106 führenden Zuleitung sowie gegebenenfalls, wenn in der Speicherzelle 105 ein aus Gründen der einfacheren Darstellung hier nicht gezeigter Auswähl-Transistor vorgesehen ist, beispielsweise den Kanalwiderstand des jeweiligen Auswähl-Transistors.
  • Ferner sind in 1 symbolisch dargestellt die Anschlusspad-Kapazität 108, die Kapazität der zuführenden Leiterbahn 109 sowie der ohmsche Widerstand 110 der zuführenden Leiterbahn.
  • Anders ausgedrückt ist in der integrierten Schaltkreis-Anordndung 102 eine zu testende Komponente (anders ausgedrückt das "Device Under Test", DUT) integriert, welches aus einem Kondensator 106 mit einem parasitären Zuleitungswiderstand 107 besteht, welcher bestimmt werden soll. Chip-interne Leiterbahnen als Zuleitungen zu der Speicherzelle 105 sowie die Schnittstelle über das Bond-Anschlusspad 104 verursachen weitere Kapazitäten und ohmsche Widerstände.
  • Das in 1 symbolisch dargestellte externe Messgerät 101 dient gemäß dem Stand der Technik zur Bestimmung des parasitären ohmschen Zuleitungswiderstands Rparasitic.
  • Die Vermessung einer solchen RC-Anordnung kann allgemein im Zeitbereich oder im Frequenzbereich erfolgen. Das messtechnische Problem skaliert in diesem Fall mit der inversen Größe der RC-Konstante des DUT 105.
  • In dem Fall der in 1 dargestellten Messung mit einem chip-externen Messgerät 101 ist die Extrahierung des interessierenden parasitären ohmschen Zuleitungswiderstands Rparasitic sehr kritisch von der genauen Kenntnis aller übrigen Bauelemente abhängig und damit oftmals nur sehr ungenau möglich.
  • Für eine sehr kleine RC-Konstante des DUT 105 wird das Verhalten der integrierten Schaltkreisanordnung 102 von den übrigen Elementen dominiert und der Einfluss des DUT 105 kann nicht mehr aufgelöst, d.h. ermittelt werden.
  • In speziellen Fällen können zum Bestimmen des parasitären ohmschen Zuleitungswiderstands des DUT 105 so genannte Impedanzanalysatoren verwendet werden. Es ergeben sich jedoch auch in diesem Fall die oben beschriebenen Probleme und Einschränkungen.
  • So ist es beispielsweise bisher nicht möglich, mit Impedanzanalysatoren die parasitären ohmschen Zuleitungswiderstände in einer DRAM-Speicherzelle zu bestimmen.
  • Gemäß einem Ausführungsbeispiel der Erfindung ist eine integrierte Schaltkreis-Anordnung vorgesehen, welche mindestens eine elektronische Komponente, beispielsweise eine Speicherzelle, aufweist. Ferner weist die integrierte Schaltkreis-Anordnung mindestens einen mit der elektronischen Komponente gekoppelten und mit dieser monolithisch integrierten Widerstand-Ermittlungsschaltkreis zum Ermitteln des parasitären ohmschen Widerstandes zumindest der Zuleitung zu der mindestens einen elektronischen Komponente auf.
  • Gemäß einem anderen Aspekt der Erfindung wird bei einem Verfahren zum Ermitteln des parasitären ohmschen Widerstandes zumindest der Zuleitung zu mindestens einer elektronischen Komponente einer integrierten Schaltkreis-Anordnung elektrische Größen, welche die mindestens eine elektronische Komponente charakterisieren, On-Chip-erfasst. Unter Verwendung der erfassten elektrischen Größen wird der parasitäre ohmsche Widerstand On-Chip-ermittelt.
  • Somit ist anschaulich ein Aspekt eines Ausführungsbeispiels der Erfindung in einer On-Chip integrierten Messschaltung zum Messen und Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zu mindestens einer elektronischen Komponente, beispielsweise einer Speicherzelle, in einer integrierten Schaltkreis-Anordnung zu sehen.
  • Auf Grund der räumlichen Nähe der Schaltung, anders ausgedrückt des monolithisch integrierten Widerstand-Ermittlungsschaltkreises, zu dem Device Under Test, d.h. anders ausgedrückt der elektronischen Komponente, beispielsweise der Speicherzelle, werden die in 1 dargestellten und oben beschriebenen zusätzlichen Widerstände und Kapazitäten vermieden.
  • Beispielhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • In der Schaltkreis-Anordnung kann ein in dieser monolithisch integrierter Erfassschaltkreis zum Erfassen elektrischer Größen, welche die mindestens eine elektronische Komponente charakterisieren, vorgesehen sein.
  • In der Schaltkreis-Anordnung kann ferner eine in diese monolithisch integrierte Ansteuereinheit vorgesehen sein zum Ansteuern der mindestens einen elektronischen Komponente während des Erfassens des parasitären ohmschen Widerstands zumindest der Zuleitung zu der mindestens einen elektronischen Komponente.
  • Die mindestens eine elektronische Komponente kann als Speicherzelle eingerichtet sein. Weiterhin kann gemäß einem Ausführungsbeispiel der Erfindung die mindestens eine elektronische Komponente mindestens einen Kondensator aufweisen. In anderen Ausführungsformen der Erfindung kann die elektronische Komponente zusätzlich noch weitere Komponenten, beispielsweise einen Kondensator-Auswähltransistor aufweisen, in dem Fall der Ausgestaltung der elektronischen Komponente als Speicherzelle, beispielsweise als dynamische Direktzugriffs-Speicherzelle, einen Auswähl-Transistor zum Auswählen des Kondensators hinsichtlich des Ladens oder Entladens desselben mit bzw. von elektrischen Ladungsträgern.
  • Gemäß dem Fall, dass die elektronische Komponente noch zusätzliche Elemente enthält, wie beispielsweise einen Auswähl-Transistor, ist es beispielsweise vorgesehen, dass der parasitäre ohmsche Widerstand der Serien-Verbindung der Zuleitung zu dem Kondensator und der Elemente, welche zusätzlich zu dem Kondensator in der elektronischen Komponenten enthalten ist, beispielsweise dem parasitären ohmschen Widerstand des Kanalbereichs und des Source-Bereichs oder des Drain-Bereichs des Auswähl-Transistors, wenn dieser im MOS-Technologie gefertigt ist, ermittelt wird.
  • Die mindestens eine elektronische Komponente kann mindestens einen Kondensator aufweisen zum Speichern von elektrischen Ladungsträgern und damit gegebenenfalls zum Speichern von Informationen, beispielsweise binärer Informationen.
  • Gemäß einem Ausführungsbeispiel der Erfindung weist die mindestens eine elektronische Komponente eine Komponenten-Auswähleinheit auf zum Auswählen der mindestens einen elektronischen Komponente, beispielsweise eine Speicherzellen-Auswähleinheit zum Auswählen der mindestens einen Speicherzelle. Die Komponenten-Auswähleinheit kann von mindestens einem Komponenten-Auswähltransistor gebildet werden, beispielsweise von einem Speicherzellen-Auswähltransistor.
  • Die mindestens eine Speicherzelle ist gemäß einer Ausführungsform der Erfindung eine dynamische Direktzugriffs-Speicherzelle.
  • Gemäß einer weiteren Ausgestaltung der Erfindung ist die Ansteuereinheit eingerichtet zum Steuern des Ladens bzw. Entladens der elektronischen Komponente mit bzw. von elektrischen Ladungsträgern, beispielsweise Elektronen.
  • Die Ansteuereinheit kann ferner derart eingerichtet sein, dass der mindestens eine Kondensator in einer ersten Ansteuerphase im Wesentlichen vollständig aufgeladen wird, in einer zweiten Ansteuerphase teilweise entladen wird und in einer dritten Ansteuerphase schließlich im Wesentlichen vollständig entladen wird.
  • In diesem Fall kann die Ansteuereinheit derart eingerichtet sein, dass die drei Ansteuerphasen wiederholt, z.B. periodisch, durchgeführt werden.
  • Die Ansteuereinheit kann als Delay Locked Loop-Schaltkreis (DLL-Schaltkreis), als Phase Locked Loop-Schaltkreis (PLL-Schaltkreis) oder als Ringoszillator-Schaltkreis ausgebildet sein, alternativ als jede beliebige andere Art von Schaltkreis, der die jeweils benötigte Funktionalität bereitstellt.
  • Der Erfassschaltkreis kann eingerichtet sein zum Erfassen zumindest einer der folgenden elektrischen Größen:
    • • des Entladestroms der mindestens einen elektronischen Komponente, beispielsweise des Entladestroms des mindestens einen Kondensators, und/oder
    • • der an der mindestens einen elektrischen Komponente anliegenden Spannung, beispielsweise der an dem mindestens einen Kondensator anliegenden Spannung.
  • Der Widerstand-Ermittlungsschaltkreis kann eingerichtet sein zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung unter Verwendung der von dem Erfassschaltkreis erfassten elektrischen Größen.
  • Weiterhin kann der Widerstand-Ermittlungsschaltkreis eingerichtet sein zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung unter Verwendung von gebildeten zeitlichen Mittelwerten der während des Ladens und Entladens der mindestens einen elektronischen Komponente, beispielsweise des Kondensators einer Speicherzelle, erfassten elektrischen Größen.
  • Somit kann gemäß einem Ausführungsbeispiel der Erfindung mittels einer monolithisch integrierten Messschaltung eine zeitlich präzise Kontrolle von Ladenvorgängen und Entladevorgängen von elektrischen Ladungsträgern auf die elektronische Komponente, anders ausgedrückt auf das "Device Under Test" (DUT), ermöglicht werden. Aus relativ einfach zu messenden zeitlichen Mittelwerten von analogen elektrischen Größen, wie beispielsweise dem Entladestrom oder der Spannung an der elektronischen Komponente, beispielsweise dem Kondensator einer Speicherzelle, lässt sich gemäß einem Ausführungsbeispiel der Erfindung der parasitäre Zuleitungswiderstand zu einer Kapazität, anders ausgedrückt zu dem Kondensator, bestimmen.
  • Der Widerstand-Ermittlungsschaltkreis kann derart eingerichtet sein, dass der parasitäre ohmsche Widerstand ermittelt wird gemäß folgender Vorschrift:
    Figure 00080001
    wobei mit
    • • R der parasitäre ohmsche Widerstand der Zuleitung innerhalb des DUT zu dem Kondensator,
    • • N die Anzahl von Zeitschlitzen des durchgeführten Ladens und Entladens des Kondensators,
    • • I 1 der zeitliche Mittelwert des Ladestroms während der ersten Ansteuerphase,
    • • I 3 der zeitliche Mittelwert des Entladestroms während der dritten Ansteuerphase,
    • • V1 eine zum Laden des Kondensators bereitgestellte Spannung,
    bezeichnet wird.
  • Gemäß einem Ausführungsbeispiel der Erfindung ist zusätzlich ein Ausgangs-Verstärker vorgesehen, welcher eingangsseitig mit der mindestens einen elektronischen Komponenten, beispielsweise dem Kondensator, gekoppelt ist und welche ausgangsseitig eine Verstärker-Ausgangsspannung bereitstellt.
  • Gemäß dieser Ausgestaltung der Erfindung kann der Widerstand-Ermittlungsschaltkreis derart eingerichtet sein, dass der parasitäre ohmsche Widerstand ermittelt wird gemäß folgender Vorschrift:
    Figure 00090001
    wobei mit
    • • R der parasitäre ohmsche Widerstand der Zuleitung innerhalb des DUT zu dem Kondensator,
    • • N die Anzahl von Zeitschlitzen des durchgeführten Ladens und Entladens des Kondensators,
    • • I 1 der zeitliche Mittelwert des Ladestroms während der ersten Ansteuerphase,
    • • V1 eine zum Laden des Kondensators bereitgestellte Spannung,
    • • ΔVOUT die Verstärker-Ausgangsspannung,
    bezeichnet wird.
  • Gemäß einer anderen Ausgestaltung der Erfindung ist in der integrierten Schaltkreis-Anordnung zusätzlich eine in die Schaltkreis-Anordnung monolithisch integrierte Einheit zum Ausgleichen von zeitlichen Ungleichheiten unterschiedlicher Zeitschlitze vorgesehen, im Folgenden auch bezeichnet als Dynamic Element Matching-Einheit.
  • Gemäß einer anderen Ausgestaltung der Erfindung ist es vorgesehen, dass die Ansteuereinheit derart eingerichtet ist, dass der mindestens eine Kondensator in einer Lade- Ansteuerphase aufgeladen wird und in einer Entlade-Ansteuerphase entladen wird.
  • Gemäß dieser Ausgestaltung der Erfindung kann die Ansteuereinheit einen Oszillationsmess-Schaltkreis aufweisen, wobei der Oszillationsmess-Schaltkreis derart eingerichtet ist, dass
    • • in der Lade-Ansteuerphase der Kondensator so lange aufgeladen wird, bis ein Auflade-Schwellenwert erreicht ist,
    • • bei Erreichen des Auflade-Schwellenwerts die Ansteuereinheit in die Entlade-Ansteuerphase umgeschaltet wird, so dass der Kondensator entladen wird,
    • • in der Entlade-Ansteuerphase der Kondensator so lange entladen wird, bis ein Entlade-Schwellenwert erreicht ist,
    • • bei Erreichen des Entlade-Schwellenwerts die Ansteuereinheit in die Auflade-Ansteuerphase umgeschaltet wird, so dass der Kondensator aufgeladen wird.
  • Gemäß diesem Ausführungsbeispiel der Erfindung ist somit anschaulich eine integrierte Oszillationsmess-Schaltung vorgesehen. Aus der relativ einfach und robust zu messenden Oszillatorfrequenz der Oszillationsmess-Schaltung wird gemäß diesem Ausführungsbeispiel der Erfindung der parasitäre ohmsche Zuleitungswiderstand zu einem Kondensator bestimmt.
  • Anders ausgedrückt ist es in einem Ausführungsbeispiel der Erfindung vorgesehen, dass als Messschaltung in der Schaltkreis-Anordnung ein monolithisch integrierter freilaufender Oszillator vorgesehen ist, dessen Frequenz von dem zu bestimmenden parasitären ohmschen Zuleitungswiderstand abhängig ist. Die resultierende Oszillatorfrequenz zusammen mit vorgegebenen analogen elektrischen Größen, wie beispielsweise entsprechenden Strömen oder Spannungen, ermöglicht und bildet die Basis für die Bestimmung des parasitären ohmschen Zuleitungswiderstands.
  • Für die Messung der Oszillatorfrequenz sind unterschiedliche Möglichkeiten gegeben. Die Oszillatorfrequenz kann direkt, in oder auf dem Chip, d.h. in der integrierten Schaltkreis-Anordnung zuvor heruntergeteilt, mit einem externen Messgerät bestimmt werden. Weiterhin kann die Oszillatorfrequenz zur Ansteuerung einer On-Chip-Zählerschaltung verwendet werden. Bei Vorgabe einer Chip-internen oder Chip-externen Zeitbasis ergibt sich die Oszillatorfrequenz mittels einfachen Auslesens einer digitalen Information (Bitfolge).
  • Diese Lösung bietet beispielsweise folgende Vorteile:
    • • Die On-Chip integrierte Messschaltung vermeidet unerwünschte parasitäre elektrische Elemente.
    • • Hinsichtlich der Charakterisierung des DUT mit einer bestimmten RC-Konstante ist diese Vorgehensweise nur durch interne Zeitkonstanten der integrierten Messschaltung limitiert und ist damit beispielsweise für kleine Werte der RC-Konstante geeignet.
    • • Der Messaufwand ist gering und das Verfahren sehr robust, da es beispielsweise lediglich erforderlich ist, eine digitale Information auszulesen.
  • Der Oszillationsmess-Schaltkreis weist gemäß einem Ausführungsbeispiel der Erfindung einen Schmitt-Trigger auf, dessen erster Schwellenwert der Auflade-Schwellenwert ist und dessen zweiter Schwellenwert der Entlade-Schwellenwert ist.
  • Weiterhin kann die Ansteuereinheit aufweisen:
    • • eine erste Stromquelle zum Bereitstellen eines Aufladestroms zum Aufladen des Kondensators, wobei die erste Stromquelle beispielsweise mittels eines Stromquellen-Transistors realisiert sein kann,
    • • eine zweite Stromquelle zum Bereitstellen eines Entladestroms zum Entladen des Kondensators, wobei die zweite Stromquelle beispielsweise mittels eines zweiten Stromquellen-Transistors realisiert sein kann,
    • • mindestens einen Schalter zum wahlweisen Koppeln der ersten Stromquelle oder der zweite Stromquelle mit dem Kondensator,
    • • wobei der mindestens eine Schalter mit dem Ausgang des Schmitt-Triggers derart gekoppelt ist, dass er abhängig von dem Ausgangssignal des Schmitt-Triggers die erste Stromquelle oder die zweite Stromquelle mit dem Kondensator koppelt.
  • Der Auflade-Schwellenwert kann eine erste Referenz-Spannung und der Entlade-Schwellenwert kann eine zweite Referenz-Spannung sein.
  • Weiterhin kann der Widerstand-Ermittlungsschaltkreis derart eingerichtet sein, dass der parasitäre ohmsche Widerstand ermittelt wird unter Verwendung der Oszillationsfrequenz des Oszillationsmess-Schaltkreises.
  • Weiterhin kann der Widerstand-Ermittlungsschaltkreis derart eingerichtet sein, dass der parasitäre ohmsche Widerstand ermittelt wird gemäß folgender Vorschrift:
    Figure 00120001
    wobei mit
    • • R der parasitäre ohmsche Widerstand der Zuleitung innerhalb des DUT zu dem Kondensator,
    • • ΔU die Differenz zwischen der ersten Referenz-Spannung und der zweiten Referenz-Spannung,
    • • I der Aufladestrom zum Aufladen des Kondensators,
    • • f die Oszillationsfrequenz des Oszillationsmess-Schaltkreises,
    • • CT die Kapazität des Kondensators,
    bezeichnet wird.
  • Weiterhin kann in der integrierten Schaltkreis-Anordnung gemäß einer beispielhaften Ausführungsform der Erfindung mindestens eine Referenzkomponente, beispielsweise mindestens ein Referenz-Kondensator vorgesehen sein, wobei die Ansteuereinheit derart eingerichtet sein kann, dass die mindestens eine elektronische Komponente und beispielsweise der Kondensator und die mindestens eine Referenz-Komponente, beispielsweise der mindestens eine Referenz-Kondensator, mit derselben Spannung oder mit zwei eindeutig miteinander korrelierten Spannungen aufgeladen werden.
  • In diesem Zusammenhang ist unter dem Ausdruck "zwei eindeutig miteinander korrelierte Spannungen" zu verstehen, dass das Verhältnis der beiden verwendeten Spannung zueinander bekannt ist, so dass auf Grund des jeweils bekannten Verhältnisses auf die jeweils unterschiedlichen Ladevorgänge bzw. Entladevorgänge eindeutig geschlossen werden kann.
  • Die integrierte Schaltkreis-Anordnung weist ferner gemäß einem Ausführungsbeispiel der Erfindung mindest einen mit dem Kondensator gekoppelten Zwischenspeicher-Kondensator auf sowie mindestens einen mit dem Referenz-Kondensator gekoppelten Referenz-Zwischenspeicher-Kondensator.
  • Gemäß dieser Ausführungsform weist die Ansteuereinheit ferner auf:
    • • einen ersten Schalter, der zwischen eine erste Spannungsquelle und den Kondensator geschaltet ist,
    • • einen zweiten Schalter, der zwischen die erste Spannungsquelle und den Kondensator geschaltet ist oder der zwischen eine zweite Spannungsquelle und den Kondensator geschaltet ist,
    • • einen dritten Schalter, der zwischen den Kondensator und den Zwischenspeicher-Kondensator geschaltet ist,
    • • einen vierten Schalter, der zwischen den Referenz-Kondensator und den Referenz-Zwischenspeicher-Kondensator geschaltet ist.
  • Die Ansteuereinheit ist gemäß dieser Ausgestaltung der Erfindung derart eingerichtet, dass
    • • in einer ersten Phase der erste Schalter und der zweite Schalter geschlossen sind und der dritte Schalter und der vierte Schalter geöffnet sind,
    • • und in einer zweiten Phase der erste Schalter und der zweite Schalter geöffnet sind und der dritte Schalter und der vierte Schalter geschlossen sind.
  • Gemäß einer anderen Ausführungsform der Erfindung weist die integrierte Schaltkreis-Anordnung ferner einen fünften Schalter auf, der zwischen den Referenz-Kondensator und ein Bezugspotential geschaltet ist sowie einen sechsten Schalter, der zwischen den Referenz-Zwischenschalter-Kondensator und das Bezugspotential geschaltet ist.
  • Der fünfte Schalter und der sechste Schalter bilden somit anschaulich jeweils eine Einheit, mittels derer es ermöglicht wird, den Referenz-Kondensator auf ein eindeutiges Potential, das Bezugspotential, beispielsweise das Massepotential, zu entladen oder aufzuladen, bevor das Potential des Kondensators bzw. des Referenz-Kondensators auf den Zwischenspeicher-Kondensator bzw. den Referenz-Zwischenspeicher-Kondensator überführt werden.
  • Somit kann es vorgesehen sein, dass die Ansteuereinheit derart eingerichtet ist, dass in einer ersten Phase der fünfte Schalter und der sechste Schalter geschlossen sind (in dieser Phase werden der Zwischenspeicher-Kondensator und Referenz-Zwischenspeicher-Kondensator beispielsweise auf das Bezugspotential entladen bzw. geladen), und in der zweiten Phase der fünfte Schalter und der sechste Schalter geöffnet sind (in dieser Phase kann beispielsweise das Potential, welches an den Kondensator bzw. an den Referenz-Kondensator anliegt, zumindest teilweise auf den Zwischenspeicher-Kondensator bzw. auf den Referenz-Zwischenspeicher-Kondensator übertragen werden.
  • Gemäß einem Ausführungsbeispiel der Erfindung ist es vorgesehen, dass der Widerstand-Ermittlungsschaltkreis eingerichtet ist zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung unter Verwendung der zeitlichen Differenz eines Umladevorgangs elektrischer Ladungen der mindestens einen elektronischen Komponente, beispielsweise des Kondensators, und eines Umladevorgangs elektrischer Ladungen der mindestens einen Referenz-Komponente beispielsweise dem mindestens einen Referenz-Kondensator.
  • Somit kann gemäß einem Ausführungsbeispiel der Erfindung anschaulich die Messung der zeitlichen Differenz von Umladevorgängen zwischen einer zu testenden Komponente, der elektronischen Komponente (Device Under Test, DUT), beispielsweise einer DRAM-Speicherzelle, und einer bekannten Referenz-Struktur gemessen werden.
  • Gemäß einem anderen Ausführungsbeispiel der Erfindung weist die integrierte Schaltkreis-Anordnung ferner einen Komparator auf, dessen erster Eingang mit der elektronischen Komponente gekoppelt ist und dessen zweiter Eingang mit einer dritten Spannungsquelle gekoppelt ist. Ferner ist ein Referenz-Komparator vorgesehen, dessen erster Eingang mit der Referenz-Komponente gekoppelt ist und dessen zweiter Eingang mit der dritten Spannungsquelle oder mit einer vierten Spannungsquelle gekoppelt ist. Der Widerstand-Ermittlungsschaltkreis ist gemäß diesem Ausführungsbeispiel eingerichtet zum Ermitteln des parasitären ohmschen Widerstands der Zuleitung unter Verwendung der zeitlichen Differenz des Umschaltens des Komparators und des Referenz-Komparators.
  • Weiterhin kann in der integrierten Schaltkreis-Anordnung ein erster Signalausbreitungspfad vorgesehen sein, beispielsweise dem Komparator nachgeschaltet sein, mit mindestens einem ersten Signalausbreitungs-Verzögerungsglied. Weiterhin kann ein zweiter Signalausbreitungspfad, beispielsweise dem Referenz-Komparator nachgeschaltet, vorgesehen sein mit mindestens einem zweiten Signalausbreitungs-Verzögerungsglied. Das mindestens eine zweite Signalausbreitungs-Verzögerungsglied kann derart eingerichtet sein, dass dessen Signalausbreitungs-Verzögerung größer ist als die des mindestens einen ersten Signalausbreitungs-Verzögerungsglieds.
  • Weiterhin weist gemäß einer Ausgestaltung der Erfindung der erste Signalausbreitungspfad eine Vielzahl von in Serie geschalteten ersten Signalausbreitungs-Verzögerungsgliedern auf, wobei ein oder mehrere erste Signalausbreitungs-Verzögerungsglieder zu einer ersten Signalausbreitungs-Verzögerungsstufe gruppiert sind. Der zweite Signalausbreitungspfad kann eine Vielzahl von in Serie geschalteten zweiten Signalausbreitungs-Verzögerungsgliedern aufweisen, wobei ein oder mehrere zweite Signalausbreitungs-Verzögerungsglieder zu zweiten Signalausbreitungs-Verzögerungsstufen gruppiert sind.
  • Zwischen dem Ausgang des Komparators und dem Ausgang des Referenz-Komparators kann eine bistabile Kippstufe, beispielsweise ein Flip-Flop, geschaltet sein.
  • Weiterhin kann zwischen den Ausgang zumindest eines Teils der ersten Signalausbreitungs-Verzögerungsstufen und einer korrespondierenden zweiten Signalausbreitungs-Verzögerungsstufe jeweils eine bistabile Kippstufe geschaltet sein.
  • Das mindestens eine erste Signalausbreitungs-Verzögerungsglied kann von mindestens einem ersten Inverter gebildet sein, und das mindestens eine zweite Signalausbreitungs-Verzögerungsglied kann von mindestens einem zweiten Inverter gebildet sein.
  • Weiterhin kann der Widerstand-Ermittlungsschaltkreis eingerichtet sein zum Ermitteln des parasitären ohmschen Widerstands der Zuleitung unter Verwendung der Ausgangssignale der bistabilen Kippstufen.
  • Gemäß einer Ausführungsform der Erfindung kann die integrierte Schaltkreis-Anordnung eine erste Referenz-Struktur aufweisen, welche Signalausbreitungs-Verzögerungsglieder aufweist, deren Signalausbreitungs-Verzögerung gleich ist derjenigen der ersten Signalausbreitungs-Verzögerungsglieder. Weiterhin kann eine zweite Referenz-Struktur vorgesehen sein, welche Signalausbreitungs-Verzögerungsglieder aufweist, deren Signalausbreitungs-Verzögerung gleich ist derjenigen der zweiten Signalausbreitungs-Verzögerungsglieder.
  • Gemäß einer anderen Ausgestaltung der Erfindung weist die erste Referenz-Struktur einen ersten Ringoszillator mit den Signalausbreitungs-Verzögerungsgliedern auf und die zweite Referenz-Struktur weist einen zweiten Ringoszillator mit den zweiten Signalausbreitungs-Verzögerungsgliedern auf.
  • Ferner kann der Widerstand-Ermittlungsschaltkreis derart eingerichtet sein, dass der parasitäre ohmsche Widerstand ermittelt wird gemäß folgender Vorschrift:
    Figure 00170001
    wobei mit
    • • R der parasitäre ohmsche Widerstand der Zuleitung,
    • • N die Nummer der Signalausbreitungs-Verzögerungsstufe, bei der sich der Zustand der zugehörigen bistabilen Kippstufe verglichen mit der ihr unmittelbar vorgeschalteten bistabilen Kippstufe ändert,
    • • k die Anzahl von Signalausbreitungs-Verzögerungsgliedern in der ersten Referenz-Struktur, wobei die Anzahl von Signalausbreitungs-Verzögerungsgliedern in der ersten Referenz-Struktur und die Anzahl von Signalausbreitungs-Verzögerungsgliedern in der zweiten Referenz-Struktur gleich ist,
    • • f1 die Frequenz des ersten Ringoszillators,
    • • f2 die Frequenz des zweiten Ringoszillators,
    • • CT die Kapazität des Kondensators,
    bezeichnet wird.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
    •
  • Es zeigen
  • 1 eine Draufsicht auf eine Schaltkreis-Anordnung;
  • 2 eine Draufsicht auf eine monolithisch integrierte Schaltkreis-Anordnung gemäß einem Ausführungsbeispiel der Erfindung;
  • 3 eine detaillierte Darstellung einer monolithisch integrierte Schaltkreis-Anordnung gemäß einem Ausführungsbeispiel der Erfindung;
  • 4A und 4B eine Darstellung eines Zyklus eines Ladevorgangs und eines Entladevorgangs für das "Device under Test" der Schaltkreis-Anordnung gemäß 3 (4A) und die entsprechenden Ansteuersignale für die in der Schaltkreis-Anordnung gemäß 3 vorgesehenen Schalter (4B);
  • 5 eine detaillierte Darstellung einer monolithisch integrierte Schaltkreis-Anordnung gemäß einem anderen Ausführungsbeispiel der Erfindung;
  • 6 eine detaillierte Darstellung einer monolithisch integrierte Schaltkreis-Anordnung gemäß einem anderen Ausführungsbeispiel der Erfindung;
  • 7 eine detaillierte Darstellung des Spannungsquellen-Schaltkreises der Schaltkreis-Anordnung gemäß 6;
  • 8 ein Diagramm, in dem der zeitliche Verlauf der Bitleitungs-Spannung dargestellt ist;
  • 9 ein Diagramm, in dem der zeitliche Verlauf der Ausgangs-Spannung des Schmitt-Trigger-Schaltkreises der Schaltkreis-Anordnung gemäß 6 dargestellt ist;
  • 10 ein Diagramm, in dem die Genauigkeit der Widerstandsbestimmung der Schaltkreis-Anordnung gemäß 6 in Abhängigkeit der Oszillationsfrequenz f und der Bestimmtheit der Kapazität CT des Kondensators dargestellt ist;
  • 11 ein Diagramm, in dem die Genauigkeit der Widerstandsbestimmung der Schaltkreis-Anordnung gemäß 6 in Abhängigkeit des Stromwertes I und der Bestimmtheit der Kapazität CT des Kondensators dargestellt ist; und
  • 12 eine detaillierte Darstellung einer monolithisch integrierte Schaltkreis-Anordnung gemäß einem anderen Ausführungsbeispiel der Erfindung.
  • 2 zeigt eine Draufsicht auf eine monolithisch integrierte Schaltkreis-Anordnung 200 gemäß den Ausführungsbeispielen der Erfindung.
  • Der grundsätzliche Aufbau der monolithisch integrierten Schaltkreis-Anordnung 200 gemäß den im Folgenden beschriebenen Ausführungsbeispielen der Erfindung ist durchgängig, wie in 2 dargestellt.
  • Die Schaltkreis-Anordnung 200 weist eine oder eine Mehrzahl von Chip-externen Anschluss-Pads 201 auf, wobei das Anschluss-Pad 201 mittels einer oder mehrerer elektrisch leitfähiger Leiterbahnen 202 mit einer zu testenden elektronischen Komponente 203 verbunden ist. Die elektrische Komponente kann eine beliebige elektrische Komponente auf oder in einem Wafer, allgemein in einer integrierten Schaltung sein.
  • Gemäß den folgenden Ausführungsbeispielen wird ohne Einschränkung der Algemeingültigkeit davon ausgegangen, dass die zu testende elektronische Komponente 203 einen Kondensator 204 aufweist, beispielsweise einen Kondensator einer Speicherzelle, beispielsweise einer dynamischen Direktzugriffsspeicher-Speicherzelle (Dynamic Random Access Memory, DRAM).
  • In einer alternativen Ausgestaltung der Erfindung ist die elektronische Komponente 203 ein Transistor, wobei beispielsweise der Gate-Anschluss des Transistors mittels einer Zuleitung 205 mit der elektrisch leitfähigen Leiterbahn 202 beispielsweise aus Aluminium oder Kupfer verbunden ist.
  • Die elektronische Komponente 204 ist mittels einer Zuleitung 205, beispielsweise zusätzlich mittels einer in der Zuleitung zugeschalteten Auswähl-Transistors (Select-Transistor), mit der elektrisch leitfähigen Leiterbahn 202 gekoppelt, wobei die Zuleitung beispielsweise aus Polysilizium hergestellt ist.
  • Die Zuleitung 205 weist einen parasitären ohmschen Widerstand R auf, der mittels der im Folgenden beschriebenen monolithisch integrierten Schaltkreise ermittelt werden soll.
  • Es ist in diesem Zusammenhang darauf hinzuweisen, dass in einer alternativen Ausführungsform der Erfindung eine beliebige Anzahl von elektronischen Komponenten, deren parasitäre ohmsche Zuleitungswiderstände beispielsweise der jeweiligen Zuleitung zu den metallischen elektrisch leitfähigen Leiterbahnen 202 ermittelt werden sollen, in der integrierten Schaltkreis-Anordnung 200 vorgesehen sein können, beispielsweise eine Vielzahl von Tausenden oder Millionen, beispielsweise in einem Speicherarray, vorgesehener Speicherzellen, welche jeweils gebildet werden von einem jeweiligen Kondensator und einem dem jeweiligen Kondensator vorgeschalteten Auswähl-Transistor, wobei es jeweils gilt, den parasitären ohmschen Zuleitungswiderstand der Zuleitung zwischen dem Kondensator 204 und der elektrisch leitfähigen Leiterbahn 202 aus Aluminium oder Kupfer zu bestimmen.
  • In die Schaltkreis-Anordnung 200 monolithisch ebenfalls integriert ist ein Erfassschaltkreis 206, welcher mit der Leiterbahn 202 gekoppelt ist, und welcher elektrische Größen erfasst, welche beispielsweise die elektronische Komponente 204 und/oder den parasitären ohmschen Zuleitungswiderstand 205 charakterisieren.
  • Eine ebenfalls monolithisch in die Schaltkreis-Anordnung 200 integrierte Ansteuereinheit 207 dient zum Ansteuern der elektronischen Komponente 204 und gegebenenfalls zusätzlich in der Schaltkreis-Anordnung vorgesehene Stromquellen oder Spannungsquellen (in 2 aus Gründen einer vereinfachten und verständlicheren Darstellung nicht gezeigt).
  • 3 zeigt eine detaillierte Darstellung einer monolithisch integrierten Schaltkreis-Anordnung 300 gemäß einer Ausführungsform der Erfindung.
  • Im Folgenden wird ohne Einschränkung der Allgemeingültigkeit davon ausgegangen, dass der parasitäre ohmsche Zuleitungswiderstand der parasitäre ohmsche Graben-Widerstand (Trench-Widerstand) einer DRAM-Speicherzelle als elektronische Komponente 301 ist.
  • Die integrierte Schaltkreis-Anordnung 300 weist folgende, in derselben monolithisch integrierte Komponenten auf:
    Eine elektronische Komponente 301, welche einen Kondensator 302 sowie einen parasitären ohmschen Zuleitungswiderstand 303 aufweist, welchen es zu bestimmen gilt.
  • Ferner ist der Kondensator 302 mittels der Zuleitung mit einem Knoten 304 gekoppelt, welcher mit einem ersten Eingang 305 eines ersten Schalters SW1 306 gekoppelt ist, dessen zweiter Anschluss 307 mit einem ersten Strom-Erfassschaltkreis 308 gekoppelt ist zum Erfassen eines ersten Stromes I1, welcher im Folgenden noch näher erläutert wird.
  • In Serie geschaltet mit dem Strom-Erfassschaltkreis 308 ist eine Spannungsquelle 309, welche eine elektrische Spannung V1 bereitstellt.
  • Ferner ist der Knoten 304 mit einem ersten Anschluss 310 eines zweiten Schalters SW2 311 gekoppelt, dessen zweiter Anschluss 312 mit dem Massepotential gekoppelt ist.
  • Weiterhin ist der Knoten 304 mit einem ersten Anschluss 313 eines dritten Schalters SW3 314 gekoppelt, dessen zweiter Anschluss 315 mit einem zweiten Strom-Erfassschaltkreis 316 gekoppelt ist zum Messen eines dritten Stromes I3. Der zweite Strom-Erfassschaltkreis 316 ist weiterhin mit dem Massepotential gekoppelt.
  • Weiterhin sind in der Schaltkreis-Anordnung 300 drei RS-Flip-Flops 317, 318, 319 vorgesehen, wobei der Ausgang 320 eines ersten RS-Flip-Flops 317 mit dem Steuer-Eingang 321 des ersten Schalters SW1 306 gekoppelt ist und diesen ansteuert. Das zweite RS-Flip-Flop 318 ist mit seinem Ausgang 322 mit dem Steuer-Eingang 323 des zweiten Schalters SW2 311 gekoppelt und steuert diesen mittels des Ausgangssignals des zweiten RS-Flip-Flops 318.
  • Der Ausgang 324 des dritten RS-Flip-Flops 319 ist mit dem Steuer-Eingang 325 des dritten Schalter SW3 314 gekoppelt und steuert diesen an, anders ausgedrückt öffnet diesen bzw. schließt diesen abhängig von dem Wert des Ausgangssignals des dritten RS-Flip-Flops 319.
  • Die Eingänge der RS-Flip-Flops 317, 318, 319 sind optional mit einer zwischengeschalteten Dynamic Element Matching-Einheit 326 mit Ausgängen eines Delay Locked Loop-Schaltkreises 327 gekoppelt, derart, dass der Rücksetz-Eingang 329 des ersten RS-Flip-Flops 317 zeitlich nach dem Setz-Eingang 328 des ersten RS-Flip-Flops 217 von dem Delay Locked Loop-Schaltkreis 327 mit einem High-Pegel-Signal (DLL-Schaltkreis) angesteuert wird.
  • Weiterhin erfolgt die Ansteuerung der RS-Flip-Flops 317, 318, 319 mittels des DLL-Schaltkreises 327 derart, dass
    • • der Setz-Eingang 330 des zweiten RS-Flip-Flops 318 angesteuert wird mit einem High-Pegel-Signal, nachdem der Rücksetz-Eingang 329 des ersten RS-Flip-Flops 317 angesteuert wurde;
    • • der Rücksetz-Eingang 331 des zweiten RS-Flip-Flops 318 zeitlich nach dem Setz-Eingang 330 des zweiten RS-Flip-Flops 318 angesteuert.
  • Ferner wird der Setz-Eingang 332 des dritten RS-Flip-Flops 319 zeitlich nach dem Rücksetz-Eingang 331 des zweiten RS-Flip-Flops 318 mit einem High-Pegel-Signal angesteuert und schließlich wird in einem jeweiligen Zyklus der Rücksetz-Eingang 333 des dritten RS-Flip-Flops 319 zeitlich nach dem Setz-Eingang 332 des dritten RS-Flip-Flops 319 mit einem High-Pegel-Signal angesteuert. Auf diese Weise wird gewährleistet, dass, wie im Folgenden noch näher erläutert wird, die Schalter 306, 311, 314 nacheinander zeitlich nichtüberlappend geschlossen werden, so dass ein definierter Aufladevorgang des Kondensators 302 und ein in zwei separate Teil-Entladevorgänge entsprechend der Ansteuerung mittels der Schalter 306, 311, 314 erreicht wird.
  • Alternativ zu dem DLL-Schaltkreis 327 kann zum Bereitstellen der entsprechenden Ansteuerungssignale ein Phase-Locked-Loop-Schaltkreis (PLL-Schaltkreis) oder ein Ringoszillator-Schaltkreis, beispielsweise mit einer Vielzahl in Serie geschalteter Inverter, vorgesehen sein.
  • Die elektronische Komponente, gemäß diesem Ausführungsbeispiel der Erfindung eine DRAM-Speicherzelle 301, wird mit Hilfe des ersten Schalters SW1 306, wenn dieser geschlossen ist, mit der Spannungsquelle 309 verbunden und somit aufgeladen.
  • Im Wesentlichen nach dem Abschluss des Aufladevorgangs wird das DUT 301 in zwei einander zeitlich nicht überlappenden Teil-Entladevorgängen entladen, derart, dass zunächst (in einer ersten Teil-Entladephase) über den dann geschlossenen zweiten Schalter SW2 311 die auf dem Kondensator 302 gespeicherten Ladungsträger teilweise als zweiter Stromfluss I2 abfließen und in einer zweiten Teil-Entladephase, wenn der zweite Schalter SW2 311 geöffnet ist und der dritte Schalter SW3 314 geschlossen ist, mittels des dritten Schalters SW3 314 im Wesentlichen vollständig entladen wird, wobei ein dritter Strom I3 abfließt und von dem zweiten Strom-Messschaltkreis 316 erfasst wird.
  • Die präzise zeitliche Kontrolle der Schalterzustände der Schalter 306, 311, 314 wird mittels der von dem DLL-Schaltkreis 327 angesteuerten RS-Flip-Flops 317, 318, 319 ermöglicht.
  • Alternativ zu den als RS-Flip-Flops 317, 318, 319 dargestellten Haltegliedern ist es auch möglich, lediglich eine die entsprechende zeitliche Verzögerung und zeitliche Ansteuerung gewährleistende Logik mit entsprechend miteinander verknüpften Logikgattern vorzusehen. Zur einfacheren Darstellung der Ansteuerung sind in einem Zeitdiagramm 400 in 4A der Aufladevorgang 401 sowie die zwei Entladevorgänge, ein erster Teil-Entladevorgang 402 sowie ein zweiter Teil-Entladevorgang 403, dargestellt.
  • Mittels des DLL-Schaltkreises 327 wird die Pulsdauer für die jeweiligen Schalter 306, 311, 314 abgeleitet. Wird anstelle des DLL-Schaltkreises 327 ein Ringoszillator-Schaltkreis verwendet, so kann beispielsweise bei Verwendung einer 70 nm-Prozesstechnologie eine zeitliche Verzögerung von 1 ns bei einer Serienschaltung von sechs Invertern erreicht werden.
  • Der Zyklus, bestehend aus dem Aufladevorgang 401 und den beiden Teil-Entladevorgängen 402, 403, welche insgesamt eine Zeitdauer T benötigen, wird wiederholt durchgeführt und wiederholt sich somit mit einer Frequenz f, welche der Periode T entspricht, d.h. der Gesamtdauer, welche sich ergibt aus der Dauer des Aufladevorgangs 401 und der beiden Teil-Entladevorgänge 402, 403.
  • In der ersten Halbperiode T/2 ist der erste Schalter SW1 306 aktiv, anders ausgedrückt, geschlossen (vgl. Schalteralterdiagramm 450 in 4B) entsprechend dem ersten Schalter-Steuersignal 451 für den ersten Schalter SW1 306, welches dem Ausgangssignal des ersten RS-Flip-Flops 317 entspricht. Das erste Schalter-Ansteuersignal 451 ist bis zu dem Beginn des Aufladevorgangs 401 auf Low-Pegel (damit ist der erste Schalter SW1 306 geöffnet), wechselt mit Beginn des Aufladevorgangs 401 (Zeitpunkt – T/2) auf High-Pegel (womit der erste Schalter SW1 306 geschlossen wird) und wechselt nach Abschluss des Aufladevorgangs wieder auf Low-Pegel (Zeitpunkt "0"), womit der erste Schalter SW1 306 wieder geöffnet wird. Während des Aufladevorgangs 401 fließt entsprechend der bereitgestellten Spannung V1 ein erster Strom I1 (in 4A dargestellt als zeitlicher Verlauf I(t), gemessen als Mittelwert I 1 ) zu dem Kondensator 302 und lädt diesen auf. Dies ist in 4A mit einer Kondensator-Auflade-Kurve 404 gezeigt. Während des gesamten Entladevorgangs 402, 403 bleibt der erster Schalter SW1 306 geöffnet.
  • Nach Beendigung des Aufladevorgangs, während dessen der Kondensator 302 im Wesentlichen vollständig aufgeladen wird, wird der zweite Schalter SW2 311, welcher während des Aufladevorgangs 401 geöffnet war, geschlossen (Zeitpunkt "0") (vgl. zweites Schalter-Ansteuersignal 452 in 4B) und bleibt für die Dauer eines Zeitschlitzes, dessen Dauer definiert ist gemäß T/N, wobei mit N die Anzahl von Zeitschlitzen während der Periode T bezeichnet wird, geschlossen, womit während der ersten Teil-Entladephase 402 über den zweiten Schalter SW2 311 ein erster Teil-Entladestrom I2 (in 4A dargestellt als zeitlicher Verlauf I(t), gemessen als Mittelwert I 2 ) fließt.
  • Während des zweiten Teil-Entladevorgangs 402 sind der erste Schalter SW1 306 sowie der dritte Schalter SW3 314 geöffnet.
  • 4A zeigt die Teil-Entladung während des ersten Teil-Entladevorgangs 402 in einer ersten Teil-Entladekurve 405.
  • Nach Beendigung des ersten Teil-Entladevorgangs 402 (Zeitpunkt T/N) wird der zweite Schalter SW2 311 entsprechend dem zweiten Schalter-Ansteuersignal 452, welches dem Ausgangssignal des zweiten RS-Flip-Flops 318 entspricht, wieder geöffnet.
  • Anschließend wird der dritte Schalter SW3 314 mittels des dritten Schalter-Ansteuersignals 453 geschlossen, indem das dritte Schalter-Ansteuerungssignal 453, welches zuvor während des Aufladevorgangs 401 und des ersten Teil-Entladevorgangs 402 Low-Pegel aufwies, auf High-Pegel ansteigt und somit den dritten Schalter SW3 314 schließt (Zeitpunkt T/N). Während des zweiten Teil-Entladevorgangs 403 entlädt sich die sich noch auf dem Kondensator 302 befindliche Restladung durch den dritten Schalter SW3 314 und den zweiten Messschaltkreis 316 zu dem Massepotential, womit ein dritter Strom I3 (in 4A dargestellt als zeitlicher Verlauf I(t), gemessen als Mittelwert I 3 ) fließt (bis zu einem Zeitpunkt T/2, zu dem der dritte Schalter SW3 314 wieder geöffnet wird). Die Entladung ist in 3 für den zweiten Teil-Entladevorgang 403 in einer zweiten Teil-Entladekurve 406 dargestellt.
  • Anders ausgedrückt ist in der ersten Halbperiode T/2 der erste Schalter SW1 306 aktiv und das DUT 301 wird aufgeladen, wobei ein exponentiell abklingender erster Strom I1 fließt. In der zweiten Halbperiode wird das DUT 301 entladen. Ein exponentieller Entladestrom mit umgekehrten Vorzeichen, aber beispielsweise gleichen Betrags, fließt. Der Entladestrom fließt dabei zunächst in der ersten Teil-Entladephase 402 über den zweiten Schalter SW2 411 und dann, in der zweiten Teil-Entladephase 403, über den dritten Schalter SW3 314.
  • Im Folgenden werden die, auf die Periode T bezogenen, zeitlichen Mittelwerte der Ströme I 1 (Ladestrom), I 2 (Entladestrom Tei l) und I 3 (Entladestrom Teil 2) berechnet.
  • Mit
    Figure 00280001
    wobei mit
    • • R der zu bestimmende parasitäre ohmsche Zuleitungswiderstand, und
    • • C die Kapazität des Kondensators,
    bezeichnet wird,
    ergibt sich
  • Figure 00280002
  • Unter Verwendung unter
    Figure 00280003
    und T >> 2·RC folgt:
    Figure 00280004
  • Der erste Teil des Entladestroms ergibt sich zu
    Figure 00280005
  • Der zweite Teil des Entladestroms ergibt sich aus der Differenz der Ströme in den Gleichungen (3) und (4) gemäß folgender Vorschrift:
    Figure 00290001
  • Die Kombination der Gleichungen (3) und (6) liefert einen Ausdruck für den zu bestimmenden parasitären ohmschen Zuleitungswiderstand R in dem DUT 301:
    Figure 00290002
  • Gemäß diesem Ausführungsbeispiel der Erfindung ist somit die Vorgabe der Spannung V1 und die Messung der Stromwerte I 1 und I 3 erforderlich.
  • Ein Parameteranalyzer, beispielsweise der Firma Agilent, kann beispielsweise zum Bestimmen der oben genannten Stromwerte verwendet werden. Die Genauigkeit des Verfahrens ist dann von der Präzision der von dem DLL-Schaltkreis 327 erzeugten Zeitbasis bestimmt.
  • Es ergibt sich:
    Figure 00290003
  • Die Genauigkeit der Zeitbasis und damit der Bestimmung von dem parasitären ohmschen Zuleitungswiderstand kann, wie in 3 schematisch angedeutet ist, mit einem optionalen "Dynamic Element Matching" verbessert werden, wobei mittels der Dynamic Element Matching-Einheit 326 gegebenenfalls vorhandene Ungleichheiten der Zeitschlitze, die im Rahmen des Aufladevorgangs und des Entladevorgangs verwendet werden, zeitlich herausgemittelt werden sollen.
  • 5 zeigt eine integrierte Schaltkreis-Anordnung 500 gemäß einem anderen Ausführungsbeispiel der Erfindung.
  • Die mit der Schaltkreis-Anordnung 300 gemäß 3 identischen oder ähnlichen Elemente sind in 5 mit denselben Bezugszeichen versehen wie in 3.
  • Zusätzlich zu den Elementen, welche in der Schaltkreis-Anordnung gemäß 3 vorgesehen sind, weist die Schaltkreis-Anordnung 500 gemäß 5 einen vierten Schalter SW4 501, einen fünften Schalter SW5 502 und einen sechsten Schalter SW6 503 auf. Weiterhin ist eine Auswähl-Logik, anders ausgedrückt ein Auswähl-Schaltkreis 504 vorgesehen, welcher gekoppelt ist mit
    • • dem Steuer-Anschluss 505 des vierten Schalters SW4 501,
    • • dem Steuer-Anschluss 506 des fünften Schalter SW5 502, sowie
    • • mit dem Steueranschluss 507 des sechsten Schalters SW6 503.
  • Die Auswähl-Logik 504 steuert somit das Schaltverhalten der folgenden Schalter:
    • • dem vierten Schalter SW4 501,
    • • dem fünften Schalter SW5 502, und
    • • dem sechsten Schalter SW6 503.
  • Ein erster Anschluss 508 des vierten Schalters SW4 501 ist mit dem zweiten Anschluss 313 des dritten Schalter SW3 314 gekoppelt. Der zweite Anschluss 509 des vierten Schalters SW4 505 ist mit dem Knoten 304 gekoppelt. Anschaulich ist somit der vierte Schalter SW4 501 zwischen den dritten Schalter SW3 314 und den Knoten 304 geschaltet.
  • Weiterhin ist der erste Anschluss 510 des fünften Schalters SW5 502 mit dem Knoten 304 gekoppelt und der zweite Anschluss 511 des fünften Schalters SW5 502 ist mit einem Eingang 512 eines Pufferverstärkers 513 gekoppelt, an dessen Ausgang 514 eine Ausgangsspannung ΔVOUT bereitgestellt wird. Weiterhin ist mit dem zweiten Anschluss 511 des fünften Schalters SW5 502 der zweite Anschluss 515 des sechsten Schalters SW6 503 gekoppelt, dessen erster Anschluss 516 mit dem Massepotential verbunden ist.
  • Weiterhin ist mit dem zweiten Anschluss 511 des fünften Schalters SW5 502 sowie mit dem Eingang 512 des Pufferverstärkers 513 ein Pufferkondensator 517 gekoppelt, der zusätzlich mit dem Massepotential gekoppelt ist.
  • Die Ladevorgänge und die (Teil-)Entladevorgänge, gesteuert mittels der Schalter SW1 306, SW2 311 und SW3 314 entsprechen denen, wie sie oben im Zusammenhang mit der Schaltkreis-Anordnung 300 der 3 und den 4A und 4B erläutert wurden. Die von der Auswähl-Logik 504 angesteuerten Schalter SW4 501, SW5 502 und SW6 503 gemeinsam mit dem Pufferverstärker 513 ermöglichen die Messung eines Spannungswertes, der Ausgangsspannung ΔVOUT zu einem Zeitpunkt τ nach Beginn des Aufladevorgangs.
  • Berechnungen analog zu denen, wie sie oben im Zusammenhang mit dem Ausführungsbeispiel gemäß 3 beschrieben wurden, führen wiederum auf einen Ausdruck für den gesuchten parasitären ohmschen Zuleitungswiderstand, welcher sich ergibt gemäß folgender Vorschrift:
    Figure 00310001
  • Das Ausführungsbeispiel gemäß 5 erfordert somit die Vorgabe der Spannung V1 und die Messungen des Stromwertes I 1 und der Spannung ΔVOUT.
  • Die Diskussion der Genauigkeit ist identisch mit der des oben beschriebenen Ausführungsbeispiels, welches in 3 gezeigt wurde und es gilt wiederum folgende Gleichung:
    Figure 00320001
  • Die oben beschriebenen Ausführungsbeispiele eignen sich besonders für ein DUT 301, welches eine relativ kleine RC-Konstante aufweist.
  • Gemäß den oben beschriebenen Ausführungsbeispielen basiert das Messprinzip der Schaltkreis-Anordnungen 300, 500 auf der zeitlich präzisen Kontrolle von Ladevorgängen und Entladevorgängen des DUT 301 mit Hilfe des Ansteuerschaltkreises 327. Die Messung zeitlicher Mittelwerte von analogen elektrischen Größen, wie dem Entladestrom oder der Spannung, ermöglicht die Bestimmung des resistiven Anteils in dem DUT 301.
  • Die oben beschriebenen Ausführungsbeispiele weisen unter anderem folgende Vorteile auf:
    • • Die On-Chip integrierte Messschaltung vermeidet unerwünschte parasitäre elektrische Elemente.
    • • Hinsichtlich der Charakterisierung des DUT 301 mit einer bestimmten RC-Konstante ist das Verfahren nur durch die Präzision des DLL-Schaltkreises 327, allgemein des Zeitgeber-Schaltkreises 327, limitiert und ist damit beispielsweise gerade für kleine Werte der RC-Konstante geeignet.
    • • Der Messaufwand ist gering und kann beispielsweise mit Standard-Messinstrumenten, wie beispielsweise einem Parameteranalyzer der Firma Agilent, durchgeführt werden.
    • • Für die Bestimmung des parasitären ohmschen Zuleitungswiderstands ist keine Information über den kapazitiven Anteil des DUT 301 erforderlich.
  • 6 zeigt eine integrierte Schaltkreis-Anordnung 600 gemäß einem anderen Ausführungsbeispiel der Erfindung.
  • In diesem Ausführungsbeispiel der Erfindung ist das DUT 601 ebenfalls eine dynamische Direktzugriffs-Speicherzelle mit einem Grabenkondensator 602 der Kapazität CT und einem Auswähl-Transistor 603 zum Auswählen der jeweiligen Speicherzelle 601 gemäß einem Auswählsignal, welches mittels einer Wortleitung 604 an den Gate-Anschluss des Auswähl-Transistors 603 geführt wird.
  • In diesem Fall ist der Auswähl-Transistor 603 dargestellt, um zu verdeutlichen, dass gegebenenfalls bei der Ermittlung des parasitären ohmschen Zuleitungswiderstand RT 605 des DUT 601 auch noch ein zusätzlicher ohmscher Widerstand berücksichtigt wird bzw. zusätzlich ermittelt wird, in diesem Fall der Widerstand des Auswähl-Transistors 603, gebildet durch die Strecke des Source-Bereichs, des Kanalbereichs und des Drain-Bereichs des Auswähl-Transistors 603.
  • Der erste Source-/Drain-Bereich 606 des Auswähl-Transistors 603 ist mittels der Zuleitung mit dem Zuleitungswiderstand 605 mit dem Grabenkondensator 602 gekoppelt. Der zweite Source-/Drain-Bereich 607 des Auswähl-Transistors 603 ist mit einer Bitleitung 608 gekoppelt und darüber mit dem Eingang 609 eines Schmitt-Trigger-Schaltkreises 610 gekoppelt. Die Referenzspannungen Uref1 und Uref2 dienen der Einstellung der beiden Schaltschwellen des Schmitt-Trigger-Schaltkreises 610. Eine mögliche Realisierung des Schmitt-Trigger-Schaltkreises 610 weist einen Operationsverstärker 611 und einen Spannungsquellen-Schaltkreis auf, welcher in 7 im Detail dargestellt ist.
  • Der Ausgang 612 des Schmitt-Trigger-Schaltkreises 610 ist rückgekoppelt an zwei Schalter, nämlich an den Steuer-Eingang 613 eines ersten Schalters 614 und an den Steuer-Eingang 615 eines zweiten Schalters 616.
  • Ein erster Anschluss 617 des ersten Schalters 614 ist mit einer ersten Stromquelle 618, welche einen Strom +I bereitstellt und welche beispielsweise mittels eines Stromquellen-Transistors realisiert ist, gekoppelt. Der zweite Anschluss 619 des ersten Schalters 614 ist in einer ersten Schalterposition mit einer zweiten Referenz-Spannung Uref2 620 gekoppelt und in einer zweiten Schalterposition mit einem Knoten 621, welcher mit der Bitleitung 608 gekoppelt ist.
  • Ein erster Anschluss 622 des zweiten Schalters 615 ist mit einer zweiten Stromquelle 623 gekoppelt, welche einen zu dem Strom +I betragsmäßig gleichen Strom, jedoch mit umgekehrten Vorzeichen, d.h. –I bereitstellt, wobei die zweite Stromquelle 623 ebenfalls mittels eines Stromquellen-Transistors realisiert sein kann. Der zweite Anschluss 624 des zweiten Schalters 615 ist in einer ersten Schalterposition mit einer ersten Referenz-Spannung Uref1 625 gekoppelt und in einer zweiten Schalterposition mit dem Knoten 621 und damit mit der Bitleitung 608.
  • Die beiden Schalter 614 und 616 werden derart geschaltet, dass jeweils nur einer der beiden Schalter mit dem Knoten 621 gekoppelt ist und damit entweder der Strom +I oder der Strom –I zu der Bitleitung 608 fließt. Der andere der beiden Schalter 614, 616 liegt jeweils an einer der beiden Referenzspannungen und wird hierdurch auf den Spannungswert vorgeladen (Pre-Charged), bei dem sich bei erneutem Einschalten der Knoten 621 befindet. Dies verringert den Einfluss von parasitären Kapazitäten und stabilisiert den Arbeitspunkt der Stromquellen 618, 623, welche beispielsweise mittels Stromquellen-Transistoren realisiert werden.
  • Anschaulich werden somit die beiden Schalter 614, 616 abhängig von dem binären Ausgangszustand und damit dem binären Ausgangssignal des Schmitt-Trigger-Schaltkreises 610 angesteuert.
  • 7 zeigt den Schmitt-Trigger-Schaltkreis 610 im Detail.
  • Der Schmitt-Trigger-Schaltkreis 610 weist einen dritten Schalter 701 auf, dessen Steuer-Eingang 702 mit dem Ausgang 612 des Operationsverstärkers 611 gekoppelt ist und dessen erster Eingang 703 mit einem Referenzspannungs-Eingang 626 des Operationsverstärkers 611 gekoppelt ist und dessen zweiter Eingang 704 je nach Schalterposition entweder mit einer ersten Spannungsquelle 705 gekoppelt ist (erste Schalterposition des Schalters 701), welche die Spannung (U + ΔU) bereitstellt und in einer zweiten Schalterposition mit einer zweiten Spannungsquelle 706 gekoppelt ist, welche die Spannung (U – ΔU) bereitstellt.
  • Anschaulich bedeutet dies, dass je nach Ausgangssignalzustand des Operationsverstärkers 611 als Referenz-Spannung entweder die Spannung (U + ΔU) für den Operationsverstärkers 611 als erste Referenz-Spannung Uref1 verwendet wird oder eine Spannung (U – ΔU) als zweite Referenz-Spannung Uref2.
  • Anschaulich entspricht die Messschaltung in der Schaltkreis-Anordnung 600 einem freilaufenden Oszillator zur Bestimmung des Trench-Widerstandes RT. In die Speicherzelle 601 wird in einer ersten Phase ein Strom +I eingeprägt, welcher von der ersten Stromquelle 618 über den ersten Schalter 614, welcher sich in der Schalterposition derart befindet, dass der Strom +I von der ersten Stromquelle 618 zu dem Knoten 621 und damit zu der Bitleitung BL 608 und darüber in den Grabenkondensator 602 geleitet wird.
  • Der Strom +I bewirkt einen zeitunabhängigen Spannungsabfall I·RT an der Bitleitung 608, wie in dem Spannungsdiagramm 800 in 8 symbolisch dargestellt ist. Die Spannung auf der Bitleitung BL 608 steigt mit der Zeit linear an (abhängig von dem Strom +I und der Trench-Kapazität CT, anders ausgedrückt der Kapazität des Grabenkondensators 602). Die Spannung auf der Bitleitung BL 608 wird von einer Komparatorschaltung mit dem Schmitt-Trigger-Schaltkreis 610 gemessen.
  • Bei Erreichen eines oberen Spannungsreferenzwertes Uref1, welcher von der ersten Spannungsquelle 705 bereitgestellt wird, wird die Bitleitung BL 608 an eine Stromquelle gleicher Amplitude aber inversen Vorzeichens geschaltet, nämlich die zweite Stromquelle 623, welche den Strom –I bereitstellt. Dies erfolgt, indem zu diesem Zeitpunkt der erste Schalter 614 in die zweite Schalterposition gebracht wird und mit der zweiten Referenz-Spannung Uref2 gekoppelt wird und der zweite Schalter 616 in dessen zweite Schalterposition gebracht wird und damit die zweite Stromquelle 623 mit dem Knoten 621 und darüber mit der Bitleitung BL 608 gekoppelt wird.
  • Der Spannungsabfall I·RT wechselt damit seine Richtung und die Spannung sinkt linear mit der Zeit, wie ebenfalls in 8 dargestellt ist. Bei Erreichen eines unteren Spannungsreferenzwertes, der zweiten Referenz-Spannung Uref2, welche von der zweiten Spannungsquelle 706 bereitgestellt wird, wird die erste Stromquelle wieder zugeschaltet und der Vorgang wiederholt sich. Dies geschieht dadurch, dass der zweite Schalter 616 von seiner zweiten Schalterposition in seine erste Schalterposition gebracht wird und damit mit der ersten Referenz-Spannung Uref1 625 gekoppelt wird. Der erste Schalter 614 wird wieder in dessen erste Schalterposition gebracht, womit wiederum die erste Stromquelle 618 mit dem Knoten 621 und darüber mit der Bitleitung BL 608 gekoppelt wird.
  • Mit ΔU = Uref1 – Uref2 ergibt sich eine Oszillationsfrequenz f von:
    Figure 00370001
    und damit der Trench-Widerstand RT gemäß folgender Vorschrift:
    Figure 00370002
  • Im Folgenden soll die Genauigkeit der Widerstandsbestimmung des parasitären ohmschen Widerstands der Zuleitung RT in Abhängigkeit von Ungenauigkeiten der Größen I, ΔU und CT bestimmt werden.
  • Hierzu wird eine Fehlerrechnung für die Frequenz entsprechend Gleichung (11) durchgeführt gemäß folgender Vorschrift:
    Figure 00370003
  • Die Größen σI und σΔU sind Ungenauigkeiten der Strom-Erzeugung und der Referenz-Spannungs-Erzeugung bzw. Komparatormessung. Die Unbestimmtheit des Wertes für die Trench-Kapazität CT des Grabenkondensators 602 wird mit
    Figure 00370004
    ausgedrückt. Die Auswertung des Widerstands entsprechend Gleichung (12) mit einer modifizierten Frequenz (f + σf) ergibt:
    Figure 00380001
    wobei I, ΔU, CT und f Nominalwerte sind.
  • Der relative Fehler der Widerstandsbestimmung ergibt sich somit aus:
    Figure 00380002
  • Die Ausgangsspannung UOUT, welche an dem Ausgang 612 des Schmitt-Trigger-Schaltkreises 610 bereitgestellt wird, ist in ihrem zeitlichen Verlauf in dem Spannungsdiagramm 900 in 9 dargestellt.
  • In den 10 und 11 ist die Auswertung von Gleichung (15) in Abhängigkeit der Oszillationsfrequenz f (vergleiche Diagramm 1000 in 10) bzw. des damit korrespondierenden Stromes (vergleiche Diagramm 1100 in 11) gezeigt.
  • Als Parameter für die Kurvenscharen ist die Bestimmtheit des Wertes für die Kapazität CT des Grabenkondensators 602 angegeben.
  • Es ist zu erkennen, dass die Genauigkeit der Widerstandsbestimmung für zunehmende Frequenzen (Ströme) und gute Kenntnis der Trench-Kapazität CT des Grabenkondensators 602 zunimmt. Ist die Trench-Kapazität CT nur mit einer Präzision von 10 % bekannt und soll die Bestimmung des parasitären ohmschen Zuleitungswiderstands RT ebenfalls mit 10 % Genauigkeit erfolgen, so ist gemäß dem Diagramm 1000 in 10 mit einer Frequenz f von ungefähr 1 GHz zu messen. Solche hohen Frequenzen stellen eine große Herausforderung für die Komparatorschaltung dar, d.h. in diesem Fall für den Schmitt-Trigger-Schaltkreis 610.
  • Um die Anforderungen an die Komparatorschaltung und damit den Schmitt-Trigger-Schaltkreis 610 zu reduzieren, ist gemäß einem Ausführungsbeispiel der Erfindung ein Messprozess vorgesehen, bei dem in einem ersten Schritt bei niedrigen Frequenzen (Strömen) der Wert der Trench-Kapazität CT des Grabenkondensators 602, beispielsweise unter Verwendung derselben Schaltkreis-Anordnung 600, wie sie in 6 dargestellt ist, exakt bestimmt wird.
  • In einer zweiten Messung wird anschließend bei moderaten Frequenzen der zu bestimmende parasitäre ohmsche Zuleitungswiderstand RT gemessen.
  • Aus 10 ist beispielsweise ersichtlich, dass die 10 % Widerstandsgenauigkeit mit einer Messfrequenz unter 100 MHz erreicht wird, wenn die Unbestimmtheit der Kapazität CT des Grabenkondensators 602 auf 1 % beschränkt ist (vgl. erste Kurve 1001 in 10).
  • 12 zeigt eine integrierte Schaltkreis-Anordnung 1200 gemäß einem anderen Ausführungsbeispiel der Erfindung.
  • Auch in diesem Ausführungsbeispiel der Erfindung wird von einem DUT 1201 ausgegangen, welches einen Grabenkondensator 1202 einer dynamischen Direktzugriffsspeicher-Speicherzelle enthält in einem Array einer Vielzahl, von beispielsweise Tausenden oder Millionen von Grabenkondensatoren als DRAM-Speicherzellen in einem entsprechenden Speicherzellenarray.
  • Zu bestimmen ist der parasitäre ohmsche Widerstand der Zuleitung zu dem jeweiligen Grabenkondensator 1202, in 12 dargestellt mittels eines parasitären Zuleitungswiderstands R 1203.
  • Weiterhin sind in 12 ein Zwischenspeicher-Kondensator 1204 vorgesehen sowie ein Referenz-Kondensator 1205 sowie ein Referenz-Zwischenspeicher-Kondensator 1206.
  • Weiterhin weist die Schaltkreis-Anordnung 1200 einen ersten Schalter S1 1207, einen zweiten Schalter S2 1208, einen dritten Schalter S3 1209, einen vierten Schalter S4 1210, einen fünften Schalter S5 1211 sowie einen sechsten Schalter S6 1212 auf.
  • Der erste Schalter S1 1207 ist zwischen das DUT 1201 und eine Referenz-Spannung Vin 1213 geschaltet. Der vierte Schalter S4 1210 ist zwischen die Referenz-Spannung 1213 und den Referenz-Kondensator 1205 gekoppelt.
  • Der zweite Schalter S2 1208 ist zwischen das DUT 1201 und den Zwischenspeicher-Kondensator 1204 geschaltet.
  • Der dritte Schalter S3 1209 ist zwischen das Massepotential und damit einen ersten Anschluss des Zwischenspeicher-Kondensators 1204 und den zweiten Anschluss des Zwischenspeicher-Kondensators 1204 gekoppelt und schließt somit den Zwischenspeicher-Kondensator 1204 kurz, wenn der dritte Schalter S3 1209 geschlossen ist.
  • Der fünfte Schalter S5 1211 ist einerseits mit dem Referenz-Kondensator 1205 gekoppelt und andererseits mit dem Referenz-Zwischenspeicher-Kondensator 1206.
  • Der sechste Schalter S6 1212 ist zwischen einen ersten Anschluss des Referenz-Zwischenspeicher-Kondensators 1206 und den zweiten Anschluss des Referenz-Zwischenspeicher-Kondensators 1206 geschaltet und schließt diesen zu dem Massepotential hin kurz, wenn der sechste Schalter S6 1212 geschlossen ist.
  • Weiterhin sind ein erster Komparator 1214 und ein zweiter Komparator 1215 vorgesehen.
  • Der erste Eingang 1216 des ersten Komparators 1214 ist mit einem Anschluss des Zwischenspeicher-Kondensators 1204, dem zweiten Schalter S2 1208 und dem dritten Schalter S3 1209 gekoppelt. Der zweite Eingang 1217 des ersten Komparators 1214 ist mit einem zweiten Bezugspotential Vin/3 1218 gekoppelt. Der erste Eingang 1219 des zweiten Komparators 1215 ist mit dem Referenz-Zwischenspeicher-Kondensator 1206 gekoppelt sowie mit dem fünften Schalter S5 1211 und dem sechsten Schalter S6 1212. Der zweite Eingang 1220 des zweiten Komparators 1215 ist mit einem Anschluss des Referenz-Zwischenspeicher-Kondensators 1206, dem sechsten Schalter S6 1212 und dem fünften Schalter S5 1211 gekoppelt.
  • Der Ausgang 1221 des ersten Komparators 1214 ist mit einem ersten Eingang 1222 eines ersten Flip-Flop-Schaltkreises 1223 gekoppelt sowie ferner mit einem ersten Inverter 1224 einer ersten Verzögerungsstufe 1225, welche einen zusätzlich in Reihe geschalteten zweiten Inverter 1226 aufweist. In der Schaltkreisanordnung 1200 sind zusätzlich zu der ersten Verzögerungsstufe 1225 noch fünf weitere, dieser in Serie nachgeschalteten, Verzögerungsstufen 1227, 1228, 1229, 1230, 1231 mit jeweils zwei in Serie geschalteten Invertern vorgesehen. Jede Verzögerungsstufe 1227, 1228, 1229, 1230, 1231 weist gemäß diesem Ausführungsbeispiel der Erfindung eine Verzögerung für die Signalausbreitung des Ausgangssignals des ersten Komparators 1214 von 450 ps auf.
  • Der Ausgang 1232 des zweiten Komparators 1215 ist mit einem zweiten Eingang 1233 des ersten Flip-Flop-Schaltkreises 1223 gekoppelt. Ferner ist der Ausgang 1232 des zweiten Komparators 1215 mit dem Eingang eines ersten Referenz-Inverters 1234 einer ersten Referenz-Verzögerungsstufe 1235 gekoppelt, welche zusätzlich einen zu dem ersten Referenz-Inverter 1234 in Serie geschalteten zweiten Referenz-Inverter 1236 aufweist. Der ersten Verzögerungsstufe sind gemäß diesem Ausführungsbeispiel der Erfindung noch fünf weitere Verzögerungsstufen 1237, 1238, 1239, 1240, 1241 nachgeschaltet.
  • In diesem Zusammenhang ist darauf hinzuweisen, dass grundsätzlich eine beliebige Anzahl von Verzögerungsstufen in Serie an den Ausgang 1232 des zweiten Komparators 1215 und eine beliebige Anzahl von Verzögerungsstufen in Serie an den Ausgang 1221 des ersten Komparators 1214 geschaltet sein können zur jeweiligen zeitlichen Verzögerung des Signalausbreitung des Ausgangssignal des zweiten Komparators 1215 bzw. des ersten Komparators 1214.
  • Jede Referenz-Verzögerungsstufe 1234, 1236, 1237, 1238, 1239, 1240, 1241 erzeugt eine zeitliche Signalausbreitungs-Verzögerung eines an dessen Eingang anliegenden Signals bezüglich dessen am Ausgang anliegenden Signals von 500 ps.
  • Allgemein weisen die Referenz-Inverter gemäß diesem Ausführungsbeispiel der Erfindung eine größere zeitliche Verzögerung auf als die Inverter der an den ersten Komparator 1214 angeschlossenen Verzögerungsstufen.
  • Damit erfolgt die Signalausbreitung entlang der Serienschaltung der Referenz-Verzögerungsstufen langsamer als die Signalausbreitung entlang der Serienschaltung der Verzögerungsstufen.
  • Weiterhin sind eine der Zahl der jeweiligen Verzögerungsstufen bzw. Referenz-Verzögerungsstufen entsprechende Flip-Flop-Schaltkreise 1242, 1243, 1244, 1245, 1246 vorgesehen (in dem vorliegenden Beispiel sind somit sechs Flip-Flop-Schaltkreise in der Schaltkreisanordnung 1200 vorgesehen), wobei ein jeweiliger erster Eingang des jeweiligen Flip-Flop-Schaltkreises 1247, 1248, 1249, 1250, 1251 zwischen einen jeweiligen Ausgang einer Verzögerungsstufe und den Eingang einer dieser nachgeschalteten Verzögerungsstufe geschaltet ist.
  • Ein jeweiliger zweiter Eingang 1252, 1253, 1254, 1255, 1256 eines jeweiligen Flip-Flop-Schaltkreises 1242, 1243, 1244, 1245, 1246 ist zwischen einen jeweiligen Ausgang einer Referenz-Verzögerungsstufe 1234, 1236, 1237, 1238, 1239, 1240, 1241 und den jeweiligen Eingang einer jeweils nachgeschalteten Referenz-Verzögerungsstufe geschaltet.
  • Die jeweiligen Ausgänge 1257, 1258, 1259, 1260, 1261, 1262 der Flip-Flop-Schaltkreise 1223, 1242, 1243, 1244, 1245, 1246 sind mit einem Ausgangs-Register 1263 gekoppelt, in welches die jeweiligen Ausgangswerte der Flip-Flop-Schaltkreise 1223, 1242, 1243, 1244, 1245, 1246 eingeschrieben werden.
  • An Stelle der Inverter bzw. der Referenz-Inverter können beliebige andere Verzögerungsglieder vorgesehen sein, welche eine zeitliche Verzögerung der Signalausbreitung des jeweiligen Ausgangssignals der Komparatoren 1214, 1215 bereitstellen.
  • Weiterhin ist in der Schaltkreis-Anordnung ein erster Ringoszillator-Schaltkreis 1264 mit Invertern 1265, 1266, 1267, 1268, 1269, welche in Serie miteinander gekoppelt sind sowie einem an dem Ausgang des Inverters 1269 gekoppelten Binär-Zähler 1270 vorgesehen, welcher ein Signal mit einer ersten Frequenz f1 bereitstellt, wobei die Inverter des ersten Ringoszillator-Schaltkreises 1264 dasselbe Zeitverhalten aufweist und damit dieselbe zeitliche Signalverzögerung wie die Inverter der Verzögerungsstufen 1226, 1227, 1228, 1229, 1230 und 1231.
  • Weiterhin ist ein Signal mit einer zweiten Frequenz f2 bereitstellender zweiter Ringoszillator-Schaltkreis 1271 vorgesehen, welcher fünf Referenz-Inverter 1272, 1273, 1274, 1275, 1276 aufweist, wobei die Inverter des zweiten Ringoszillator-Schaltkreises 1271 das gleiche Zeitverhalten und damit die gleiche zeitliche Signalausbreitungs-Verzögerung aufweisen wie die Referenz-Inverter der Referenz-Verzögerungsstufen 1235, 1237, 1238, 1239, 1240 und 1241. Ferner weist der zweite Ringoszillator-Schaltkreis 1271 einen zweiten Binär-Zähler 1277 auf, welcher an den Ausgang des Inverters 1276 gekoppelt ist.
  • Eine der Schaltkreis-Anordnung 1200 zu Grunde liegende Idee kann anschaulich in der Messung der zeitlichen Differenz von Umladevorgängen zwischen dem DUT 1201 (beispielsweise also einer DRAM-Speicherzelle) und einer bekannten Referenz-Struktur (den Referenz-Kondensator, den Referenz-Zwischenspeicher-Kondensator, den zweiten Komparator 1215 und den Referenz-Verzögerungsstufen) gesehen werden.
  • In einer ersten Phase werden die Knoten V1 und V4 auf ein Anfangs-Potential Vin geladen, indem der erste Schalter S1 1207 und der vierte Schalter S4 1210 geschlossen werden.
  • Gleichzeitig werden die Knoten V2 und V5 auf Nullpotential zurückgesetzt, gemäß diesem Ausführungsbeispiel, indem der dritte Schalter S3 1209 und der sechste Schalter S6 1212 in dieser Phase ebenfalls geschlossen werden, so dass die Knoten V2 und V5 gegen das Massepotential entladen werden.
  • In einem nächsten Schritt werden der erste Schalter S1 1207, der dritte Schalter S3 1209, der vierte Schalter S4 1210 und der sechste Schalter S6 1212 geöffnet und der zweite Schalter S2 1208 und der fünfte Schalter S5 1211 werden geschlossen. Auf diese Weise erfolgt ein Ausgleich der Potentiale an den Knoten V1 und V2 bzw. an den Knoten V4 und V5.
  • Der Ausgleich zwischen den Spannungen an den Knoten V1 und V2 erfolgt langsamer als der Ausgleich der Spannungen an den Knoten V4 und V5, da in dem DUT 1201 der parasitäre ohmsche Zuleitungswiderstand 1203 den Umladevorgang der Ladungsträger von dem Grabenkondensator 1202 auf den Zwischenspeicher-Kondensator 1204 verzögert, verglichen mit dem Umladevorgang der Elektronen von dem Referenz-Kondensator 1205 auf den Referenz-Zwischenspeicher-Kondensator 1206, bei denen kein solcher parasitärer Zuleitungswiderstand vorhanden ist.
  • Somit wird der Ausgang des zweiten Komparators 1215 früher und damit schneller geschaltet als der erste Komparator 1214 (anders ausgedrückt bedeutet dies, dass das Potential an dem Knoten V6 schneller einen High-Pegel annimmt als der Knoten V3, d.h. der Ausgang des ersten Komparators 1214.
  • Die Ausgangssignale der Komparatoren 1214, 1215, welche in digitaler Form vorliegen, propagieren durch die Inverterketten (auch bezeichnet als Verier-Linie).
  • Der Zustand der Flip-Flop-Schaltkreise, welche beispielsweise realisiert sind mittels rückgekoppelter NAND-Gatter, ändert sich an der Stelle, an der die Zeitverzögerung der Signale zwischen den Ausgängen der beiden Komparatoren 1214, 1215 gleich ist mit dem Laufzeitunterschied der Inverterketten, d.h. der jeweiligen Verzögerungsstufen bzw. Referenz-Verzögerungsstufen.
  • Auf diese Weise wird der zeitliche Unterschied der Umladevorgänge digitalisiert. Um den Laufzeitunterschied zwischen den beiden Inverter-Typen zu bestimmen, sind zusätzlich die beiden Ringoszillator-Schaltkreise 1264, 1271 vorgesehen, welche eine Frequenz-Referenz bereitstellen.
  • Der gesuchte parasitäre ohmsche Zuleitungswiderstand R berechnet sich gemäß folgender Vorschrift:
    Figure 00450001
    wobei mit
    • • N die Stufennummer der Verzögerungsstufe bzw. der Referenz-Verzögerungsstufe, bei der sich der Zustand des jeweiligen Flip-Flop-Schaltkreises ändert,
    • • k die Anzahl der Verzögerungsstufen, die in dem jeweiligen Ring Oszillator-Schaltkreis 1264, 1271 vorgesehen sind,
    • • f1 die Frequenz des ersten Ringoszillator-Schaltkreises 1264,
    • • f2 die Frequenz des zweiten Ringoszillator-Schaltkreises 1271, und
    • • C die Kapazität des Grabenkondensators 1202,
    bezeichnet wird.
  • Die Kapazität des Grabenkondensators 1202 wird als bekannt vorausgesetzt oder mit Hilfe an sich bekannter Messmethoden bestimmt, beispielsweise auf die oben im Zusammenhang mit den Ausführungsbeispielen gemäß 6 beschriebenen Weise.
    • 100
    Schaltkreis-Anordnung
    101
    Chip-externes Messgerät
    102
    integrierter Schaltkreis
    103
    Kabel
    104
    Bond-Anschlusspad
    105
    DUT
    106
    Kondensator
    107
    parasitärer ohmscher Widerstand
    108
    Kapazität Bond-Anschlusspad
    109
    Kapazität Verdrahtung
    110
    ohmscher Widerstand Verdrahtung
    200
    integrierte Schaltkreis-Anordnung
    201
    Anschlusspad
    202
    Leiterbahn
    203
    elektronische Komponente
    204
    Kondensatoren
    205
    parasitärer ohmscher Widerstand
    206
    Erfassschaltkreis
    207
    Ansteuereinheit
    300
    Schaltkreis-Anordnung
    301
    DUT
    302
    Kondensator
    303
    parasitärer ohmscher Widerstand
    304
    Knoten
    305
    erster Anschluss erster Schalter
    306
    erster Schalter
    307
    zweiter Anschluss erster Schalter
    308
    Chip-externe Strommesseinrichtung
    309
    Spannungsquelle
    310
    zweiter Anschluss zweiter Schalter
    311
    zweiter Schalter
    312
    erster Anschluss zweiter Schalter
    313
    zweiter Anschluss dritter Schalter
    314
    dritter Schalter
    315
    erster Anschluss dritter Schalter
    316
    zweite Chip-externe Strommesseinrichtung
    317
    erstes RS-Flip-Flop
    318
    zweites RS-Flip-Flop
    319
    drittes RS-Flip-Flop
    320
    Ausgang erstes RS-Flip-Flop
    321
    Steuer-Anschluss erster Schalter
    322
    Ausgang zweites RS-Flip-Flop
    323
    Steuer-Anschluss zweiter Schalter
    324
    Ausgang drittes RS-Flip-Flop
    325
    Steuer-Anschluss dritter Schalter
    326
    Dynamic Element Matching-Einheit
    327
    DLL-Schaltkreis
    328
    Setz-Eingang erstes RS-Flip-Flop
    329
    Rücksetz-Eingang erstes RS-Flip-Flop
    330
    Setz-Eingang zweites RS-Flip-Flop
    331
    Rücksetz-Eingang zweites RS-Flip-Flop
    332
    Setz-Eingang drittes RS-Flip-Flop
    333
    Rücksetz-Eingang drittes RS-Flip-Flop
    400
    Zeitdiagramm
    401
    Aufladevorgang
    402
    erster Teil-Entladevorgang
    403
    zweiter Teil-Entladevorgang
    404
    Aufladekurve
    405
    erste Teil-Entladekurve
    406
    zweite Teil-Entladekurve
    450
    Schaltdiagramm
    451
    erstes Schalter-Ansteuerungssignal
    452
    zweites Schalter-Ansteuerungssignal
    453
    drittes Schalter-Ansteuerungssignal
    500
    Schaltkreis-Anordnung
    501
    vierter Schalter
    502
    fünfter Schalter
    503
    sechster Schalter
    504
    Auswähl-Logik
    505
    Steuer-Anschluss vierter Schalter
    506
    Steuer-Anschluss fünfter Schalter
    507
    Steuer-Anschluss sechster Schalter
    508
    erster Anschluss vierter Schalter
    509
    zweiter Anschluss vierter Schalter
    510
    erster Anschluss fünfter Schalter
    511
    zweiter Anschluss fünfter Schalter
    512
    Eingang Pufferverstärker
    513
    Pufferverstärker
    514
    Ausgang Pufferverstärker
    515
    zweiter Anschluss sechster Schalter
    516
    erster Anschluss sechster Schalter
    517
    Pufferkondensator
    600
    Schaltkreis-Anordnung
    601
    DUT
    602
    Grabenkondensator
    603
    Auswähl-Transistor
    604
    Wortleitung
    605
    parasitärer ohmscher Zuleitungswiderstand
    606
    erster Source-/Drainbereich Auswähl-Transistor
    607
    zweiter Source-/Drainbereich Auswähl-Transistor
    608
    Bitleitung
    609
    erster Eingang Schmitt-Trigger-Schaltkreis
    610
    Schmitt-Trigger-Schaltkreis
    611
    Spannungsquellen-Schaltkreis
    612
    Ausgang Schmitt-Trigger-Schaltkreis
    613
    Steuer-Anschluss erster Schalter
    614
    erster Schalter
    615
    Steuer-Anschluss zweiter Schalter
    616
    zweiter Schalter
    617
    erster Anschluss erster Schalter
    618
    erste Stromquelle
    619
    zweiter Anschluss erster Schalter
    620
    zweite Referenz-Spannung
    621
    Knoten
    622
    erster Anschluss zweiter Schalter
    623
    zweite Stromquelle
    624
    zweiter Anschluss zweiter Schalter
    625
    zweite Referenz-Spannung
    626
    Referenzspannungs-Eingang Schmitt-Trigger-Schaltkreis
    701
    Spannungsquellen-Schalter
    702
    Steuer-Anschlussspannungsquellen-Schalter
    703
    erster Anschluss Spannungsquellen-Schalter
    704
    zweiter Anschluss Spannungsquellen-Schalter
    705
    erste Spannungsquelle
    706
    zweite Spannungsquelle
    800
    Spannungs-Zeit-Diagramm
    900
    Spannungs-Zeit-Diagramm
    1000
    erstes Diagramm
    1001
    erste Kurve
    1100
    zweites Diagramm
    1200
    integrierte Schaltkreis-Anordnung
    1201
    DUT
    1202
    Grabenkondensator
    1203
    parasitärer ohmscher Zuleitungswiderstand
    1204
    Zwischenspeicher-Kondensator
    1205
    Referenz-Kondensator
    1206
    Referenz-Zwischenspeicher-Kondensator
    1207
    erster Schalter
    1208
    zweiter Schalter
    1209
    dritter Schalter
    1210
    vierter Schalter
    1211
    fünfter Schalter
    1212
    sechster Schalter
    1213
    Referenzspannung (Vin)
    1214
    erster Komparator
    1215
    zweiter Komparator
    1216
    erster Eingang erster Komparator
    1217
    zweiter Eingang erster Komparator
    1218
    zweites Bezugspotential
    1219
    erster Eingang zweiter Komparator
    1220
    zweiter Eingang zweiter Komparator
    1221
    Ausgang erster Komparator
    1222
    erster Eingang erster Flip-Flop-Schaltkreis
    1223
    erster Flip-Flop-Schaltkreis
    1224
    erster Inverter erste Verzögerungsstufe
    1225
    erster Verzögerungsstufe
    1226
    zweiter Inverter erste Verzögerungsstufe
    1227
    Verzögerungsstufe
    1228
    Verzögerungsstufe
    1229
    Verzögerungsstufe
    1230
    Verzögerungsstufe
    1231
    Verzögerungsstufe
    1232
    Ausgang zweiter Komparator
    1233
    Zweiter Eingang erster Flip-Flop-Schaltkreis
    1234
    erster Referenz-Inverter
    1235
    erste Referenz-Verzögerungsstufe
    1236
    zweiter Inverter erste Referenz-Verzögerungsstufe
    1237
    Referenz-Verzögerungsstufe
    1238
    Referenz-Verzögerungsstufe
    1239
    Referenz-Verzögerungsstufe
    1240
    Referenz-Verzögerungsstufe
    1241
    Referenz-Verzögerungsstufe
    1242
    zweiter Flip-Flop-Schaltkreis
    1243
    dritter Flip-Flop-Schaltkreis
    1244
    vierter Flip-Flop-Schaltkreis
    1245
    fünfter Flip-Flop-Schaltkreis
    1246
    sechster Flip-Flop-Schaltkreis
    1247
    erster Eingang zweiter Flip-Flop-Schaltkreis
    1248
    erster Eingang dritter Flip-Flop-Schaltkreis
    1249
    erster Eingang vierter Flip-Flop-Schaltkreis
    1250
    erster Eingang fünfter Flip-Flop-Schaltkreis
    1251
    erster Eingang sechster Flip-Flop-Schaltkreis
    1252
    zweiter Eingang zweiter Flip-Flop-Schaltkreis
    1253
    zweiter Eingang dritter Flip-Flop-Schaltkreis
    1254
    zweiter Eingang vierter Flip-Flop-Schaltkreis
    1255
    zweiter Eingang fünfter Flip-Flop-Schaltkreis
    1256
    zweiter Eingang sechster Flip-Flop-Schaltkreis
    1257
    Ausgang erster Flip-Flop-Schaltkreis
    1258
    Ausgang zweiter Flip-Flop-Schaltkreis
    1259
    Ausgang dritter Flip-Flop-Schaltkreis
    1260
    Ausgang vierter Flip-Flop-Schaltkreis
    1261
    Ausgang fünfter Flip-Flop-Schaltkreis
    1262
    Ausgang sechster Flip-Flop-Schaltkreis
    1263
    Ausgangsregister
    1264
    erster Ringoszillator-Schaltkreis
    1265
    Inverter
    1266
    Inverter
    1267
    Inverter
    1268
    Inverter
    1269
    Inverter
    1270
    Binärzähler-Schaltkreis
    1271
    zweiter Ringoszillator-Schaltkreis
    1272
    Referenz-Inverter
    1273
    Referenz-Inverter
    1274
    Referenz-Inverter
    1275
    Referenz-Inverter
    1276
    Referenz-Inverter
    1277
    Binärzähler-Schaltkreis

Claims (44)

  1. Integrierte Schaltkreis-Anordnung, aufweisend: • mindestens eine elektronische Komponente, • mindestens einen mit der elektronischen Komponente gekoppelten und mit dieser monolithisch integrierten Widerstand-Ermittlungsschaltkreis zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zu der mindestens einen elektronischen Komponente.
  2. Integrierte Schaltkreis-Anordnung gemäß Anspruch 1, ferner aufweisend einen in der Schaltkreis-Anordnung monolithisch integrierten Erfassschaltkreis zum Erfassen elektrischer Größen, welche die mindestens eine elektronische Komponente charakterisieren.
  3. Integrierte Schaltkreis-Anordnung gemäß Anspruch 1 oder 2, ferner aufweisend eine in der Schaltkreis-Anordnung monolithisch integrierte Ansteuereinheit zum Ansteuern der mindestens einen elektronischen Komponente während des Erfassens des parasitären ohmschen Widerstands zumindest der Zuleitung zu der mindestens einen elektronischen Komponente.
  4. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 1 bis 3, wobei die mindestens eine elektronische Komponente als Speicherzelle eingerichtet ist.
  5. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 1 bis 4, wobei die mindestens eine elektronische Komponente mindestens einen Kondensator aufweist.
  6. Integrierte Schaltkreis-Anordnung gemäß den Ansprüchen 4 und 5, wobei die mindestens eine elektronische Komponente mindestens einen Kondensator aufweist zum Speichern von elektrischen Ladungsträgern.
  7. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 1 bis 6, wobei die mindestens eine elektronische Komponente eine Komponenten-Auswähleinheit aufweist zum Auswählen der mindestens einen elektronischen Komponente.
  8. Integrierte Schaltkreis-Anordnung gemäß Anspruch 7, wobei die Komponenten-Auswähleinheit von mindestens einem Komponenten-Auswähltransistor gebildet wird.
  9. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 4 bis 8, wobei die mindestens eine Speicherzelle eine dynamische Direktzugriffsspeicher-Speicherzelle ist.
  10. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 3 bis 9, wobei die Ansteuereinheit eingerichtet ist zum Steuern des Ladens und Entladens der elektronischen Komponente mit beziehungsweise von elektrischen Ladungsträgern.
  11. Integrierte Schaltkreis-Anordnung gemäß den Ansprüchen 4 und 10, wobei die Ansteuereinheit derart eingerichtet ist, dass • der mindestens eine Kondensator in einer ersten Ansteuerphase im Wesentlichen vollständig aufgeladen wird, • der mindestens eine Kondensator in einer zweiten Ansteuerphase teilweise entladen wird, und • der mindestens eine Kondensator in einer dritten Ansteuerphase im Wesentlichen vollständig entladen wird.
  12. Integrierte Schaltkreis-Anordnung gemäß Anspruch 11, wobei die Ansteuereinheit derart eingerichtet ist, dass die drei Ansteuerphasen wiederholt durchgeführt werden.
  13. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 3 bis 12, wobei die Ansteuereinheit gebildet wird von einem der folgenden Schaltkreise: • Delay Locked Loop-Schaltkreis, • Phase Locked Loop-Schaltkreis, • Ringoszillator-Schaltkreis.
  14. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 10 bis 13, wobei der Erfassschaltkreis eingerichtet ist zum Erfassen zumindest einer der folgenden elektrischen Größen: • Entladestrom der mindestens einen elektronischen Komponente, und/oder • an der mindestens einen elektronischen Komponente anliegende Spannung.
  15. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 2 bis 14, wobei der Widerstand-Ermittlungsschaltkreis eingerichtet ist zum Ermitteln des parasitären ohmschen Widerstands der Zuleitung unter Verwendung der von dem Erfassschaltkreis erfassten elektrischen Größen.
  16. Integrierte Schaltkreis-Anordnung gemäß den Ansprüchen 2 und 10, wobei der Widerstand-Ermittlungsschaltkreis eingerichtet ist zum Ermitteln des parasitären ohmschen Widerstands der Zuleitung unter Verwendung von gebildeten zeitlichen Mittelwerten der während des Ladens und Entladens der bei der mindestens einen elektronische Komponente erfassten elektrischen Größen.
  17. Integrierte Schaltkreis-Anordnung gemäß den Ansprüchen 11 und 16, wobei der Widerstand-Ermittlungsschaltkreis derart eingerichtet ist, dass der parasitäre ohmsche Widerstand ermittelt wird gemäß folgender Vorschrift:
    Figure 00560001
    wobei mit • R der parasitäre ohmsche Widerstand der Zuleitung, • N die Anzahl von Zeitschlitzen des durchgeführten Ladens und Entladens des Kondensators, • I 1 der zeitliche Mittelwert des Ladestroms während der ersten Ansteuerphase, • I 3 der zeitliche Mittelwert des Entladestroms während der dritten Ansteuerphase, • V1 eine zum Laden des Kondensators bereitgestellte Spannung, bezeichnet wird.
  18. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 1 bis 17, ferner aufweisend einen Ausgangsverstärker, welcher eingangsseitig mit der elektronischen Komponente gekoppelt ist und welcher ausgangsseitig eine Verstärker-Ausgangsspannung bereitstellt.
  19. Integrierte Schaltkreis-Anordnung gemäß den Ansprüchen 11, 16, und 17, wobei der Widerstand-Ermittlungsschaltkreis derart eingerichtet ist, dass der parasitäre ohmsche Widerstand ermittelt wird gemäß folgender Vorschrift:
    Figure 00570001
    wobei mit • R der parasitäre ohmsche Widerstand der Zuleitung, • N die Anzahl von Zeitschlitzen des durchgeführten Ladens und Entladens des Kondensators, • I 1 der zeitliche Mittelwert des Ladestroms während der ersten Ansteuerphase, • V1 eine zum Laden des Kondensators bereitgestellte Spannung, • ΔVOUT die Verstärker-Ausgangsspannung, bezeichnet wird.
  20. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 1 bis 19, ferner aufweisend eine Einheit zum Ausgleichen von zeitlichen Ungleichheiten unterschiedlicher Zeitschlitze.
  21. Integrierte Schaltkreis-Anordnung gemäß Anspruch 10, wobei die Ansteuereinheit derart eingerichtet ist, dass • der mindestens eine Kondensator in einer Lade-Ansteuerphase aufgeladen wird, • der mindestens eine Kondensator in einer Entlade-Ansteuerphase entladen wird.
  22. Integrierte Schaltkreis-Anordnung gemäß Anspruch 21, wobei die Ansteuereinheit einen Oszillationsmess-Schaltkreis aufweist, wobei der Oszillationsmess-Schaltkreis derart eingerichtet ist, dass • in der Lade-Ansteuerphase der Kondensator so lange aufgeladen wird, bis ein Auflade-Schwellenwert erreicht ist, • bei Erreichen des Auflade-Schwellenwerts die Ansteuereinheit in die Entlade-Ansteuerphase umgeschaltet wird, so dass der Kondensator entladen wird, • in der Entlade-Ansteuerphase der Kondensator so lange entladen wird, bis ein Entlade-Schwellenwert erreicht ist, und • bei Erreichen des Entlade-Schwellenwerts die Ansteuereinheit in die Auflade-Ansteuerphase umgeschaltet wird, so dass der Kondensator aufgeladen wird.
  23. Integrierte Schaltkreis-Anordnung gemäß Anspruch 22, wobei der Oszillationsmess-Schaltkreis einen Schmitt-Trigger aufweist, dessen erster Schwellenwert der Auflade-Schwellenwert und dessen zweiter Schwellenwert der Entlade-Schwellenwert ist.
  24. Integrierte Schaltkreis-Anordnung gemäß Anspruch 23, wobei die Ansteuereinheit ferner aufweist: • eine erste Stromquelle zum Bereitstellen eines Aufladestroms zum Aufladen des Kondensators, • eine zweite Stromquelle zum Bereitstellen eines Entladestroms zum Entladen des Kondensators, • mindestens einen Schalter zum wahlweisen Koppeln der ersten Stromquelle oder der zweiten Stromquelle mit dem Kondensator, • wobei der mindestens eine Schalter mit dem Ausgang des Schmitt-Triggers derart gekoppelt ist, dass abhängig von dem Ausgangssignal des Schmitt-Triggers die erste Stromquelle oder die zweite Stromquelle mit dem Kondensator koppelt.
  25. Integrierte Schaltkreis-Anordnung gemäß Anspruch 23 oder 24, • wobei der Auflade-Schwellenwert eine erste Referenz-Spannung ist und • wobei der Entlade-Schwellenwert eine zweite Referenz-Spannung ist.
  26. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 22 bis 25, wobei der Widerstand-Ermittlungsschaltkreis derart eingerichtet ist, dass der parasitäre ohmsche Widerstand ermittelt wird unter Verwendung der Oszillationsfrequenz des Oszillationsmess-Schaltkreises.
  27. Integrierte Schaltkreis-Anordnung gemäß Anspruch 25 und 26, wobei der Widerstand-Ermittlungsschaltkreis derart eingerichtet ist, dass der parasitäre ohmsche Widerstand ermittelt wird gemäß folgender Vorschrift:
    Figure 00590001
    • R der parasitäre ohmsche Widerstand der Zuleitung, • ΔU die Differenz zwischen der ersten Referenz-Spannung und der zweiten Referenz-Spannung, • I der Aufladestrom zum Aufladen des Kondensators, • f die Oszillationsfrequenz des Oszillationsmess-Schaltkreises, • CT die Kapazität des Kondensators, bezeichnet wird.
  28. Integrierte Schaltkreis-Anordnung gemäß Anspruch 10, • ferner aufweisend mindestens eine Referenz-Komponente, • wobei die Ansteuereinheit derart eingerichtet ist, dass die mindestens eine elektronische Komponente und die mindestens eine Referenz-Komponente mit derselben Spannung oder mit zwei eindeutig miteinander korrelierten Spannungen aufgeladen werden.
  29. Integrierte Schaltkreis-Anordnung gemäß Anspruch 28, wobei die Referenz-Komponente mindestens einen Referenz-Kondensator aufweist.
  30. Integrierte Schaltkreis-Anordnung gemäß Anspruch 4 und 29, ferner aufweisend • mindestens einen mit dem Kondensator gekoppelten Zwischenspeicher-Kondensator, • mindestens einen mit dem Referenz-Kondensator gekoppelten Referenz-Zwischenspeicher-Kondensator, • wobei die Ansteuereinheit ferner aufweist: • einen ersten Schalter, der zwischen eine erste Spannungsquelle und den Kondensator geschaltet ist, • einen zweiten Schalter, der zwischen die erste Spannungsquelle und den Kondensator geschaltet ist oder der zwischen eine zweite Spannungsquelle und den Kondensator geschaltet ist, • einen dritten Schalter, der zwischen den Kondensator und den Zwischenspeicher-Kondensator geschaltet ist, • einen vierten Schalter, der zwischen den Referenz-Kondensator und den Referenz-Zwischenspeicher-Kondensator geschaltet ist, • wobei die Ansteuereinheit derart eingerichtet ist, dass • in einer ersten Phase der erste Schalter und der zweite Schalter geschlossen sind und der dritte Schalter und der vierte Schalter geöffnet sind, und • in einer zweiten Phase der erste Schalter und der zweite Schalter geöffnet sind und der dritte Schalter und der vierte Schalter geschlossen sind.
  31. Integrierte Schaltkreis-Anordnung gemäß Anspruch 30, ferner aufweisend • einen fünften Schalter, der zwischen den Zwischenspeicher-Kondensator und ein Bezugspotential geschaltet ist, • einen sechsten Schalter, der zwischen den Referenz-Zwischenspeicher-Kondensator und das Bezugspotential geschaltet ist.
  32. Integrierte Schaltkreis-Anordnung gemäß Anspruch 31, wobei die Ansteuereinheit derart eingerichtet ist, dass • in der ersten Phase der fünfte Schalter und der sechste Schalter geschlossen sind, und • in der zweiten Phase der fünfte Schalter und der sechste Schalter geöffnet sind.
  33. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 28 bis 32, wobei der Widerstand-Ermittlungsschaltkreis eingerichtet ist zum Ermitteln des parasitären ohmschen Widerstands der Zuleitung unter Verwendung der zeitlichen Differenz eines Umladevorgangs elektrischer Ladungen der mindestens einen elektronischen Komponente und eines Umladevorgangs elektrischer Ladungen der mindestens einen Referenz-Komponente.
  34. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 28 bis 33, ferner aufweisend • einen Komparator, dessen erster Eingang mit der elektronischen Komponente und dessen zweiter Eingang mit einer dritten Spannungsquelle gekoppelt ist, • einen Referenz-Komparator, dessen erster Eingang mit der Referenz-Komponente und dessen zweiter Eingang mit der dritten Spannungsquelle oder mit einer vierten Spannungsquelle gekoppelt ist • wobei der Widerstand-Ermittlungsschaltkreis eingerichtet ist zum Ermitteln des parasitären ohmschen Widerstands der Zuleitung unter Verwendung der zeitlichen Differenz des Umschaltens des Komparators und des Referenz-Komparators.
  35. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 28 bis 34, ferner aufweisend • einen ersten Signalausbreitungspfad mit mindestens einem ersten Signalausbreitungs-Verzögerungsglied, • einen zweiten Signalausbreitungspfad mit mindestens einem zweiten Signalausbreitungs-Verzögerungsglied, • wobei das mindestens eine zweite Signalausbreitungs-Verzögerungsglied derart eingerichtet ist, dass dessen Signalausbreitungs-Verzögerung größer ist als die des mindestens einen ersten Signalausbreitungs-Verzögerungsglieds.
  36. Integrierte Schaltkreis-Anordnung gemäß Anspruch 35, • wobei der erste Signalausbreitungspfad eine Vielzahl in Serie geschalteter erster Signalausbreitungs-Verzögerungsglieder aufweist, wobei ein oder mehrere erste Signalausbreitungs-Verzögerungsglieder zu ersten Signalausbreitungs-Verzögerungsstufen gruppiert sind, • wobei der zweite Signalausbreitungspfad eine Vielzahl in Serie geschalteter zweite Signalausbreitungs-Verzögerungsglieder aufweist, wobei ein oder mehrere zweite Signalausbreitungs-Verzögerungsglieder zu zweiten Signalausbreitungs-Verzögerungsstufen gruppiert sind.
  37. Integrierte Schaltkreis-Anordnung gemäß Anspruch 36, wobei zwischen den Ausgang des Komparators und den Ausgang des Referenz-Komparators eine bistabile Kippstufe geschaltet ist.
  38. Integrierte Schaltkreis-Anordnung gemäß Anspruch 36 oder 37, wobei zwischen den Ausgang zumindest eines Teils der ersten Signalausbreitungs-Verzögerungsstufen und einer korrespondierenden zweiten Signalausbreitungs-Verzögerungsstufe jeweils eine bistabile Kippstufe geschaltet ist.
  39. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 35 bis 38, • wobei das mindestens eine erste Signalausbreitungs-Verzögerungsglied aus mindestens einem ersten Inverter gebildet ist, • wobei das mindestens eine zweite Signalausbreitungs-Verzögerungsglied aus mindestens einem zweiten Inverter gebildet ist,
  40. Integrierte Schaltkreis-Anordnung gemäß Anspruch 38 oder 39, wobei der Widerstand-Ermittlungsschaltkreis eingerichtet ist zum Ermitteln des parasitären ohmschen Widerstands der Zuleitung unter Verwendung der Ausgangssignale der bistabilen Kippstufen.
  41. Integrierte Schaltkreis-Anordnung gemäß einem der Ansprüche 36 bis 40, • mit einer ersten Referenz-Struktur, welche Signalausbreitungs-Verzögerungsglieder aufweist, deren Signalausbreitungs-Verzögerung gleich ist derjenigen der ersten Signalausbreitungs-Verzögerungsglieder, • mit einer zweiten Referenz-Struktur, welche Signalausbreitungs-Verzögerungsglieder aufweist, deren Signalausbreitungs-Verzögerung gleich ist derjenigen der zweiten Signalausbreitungs-Verzögerungsglieder.
  42. Integrierte Schaltkreis-Anordnung gemäß Anspruch 41, • wobei die erste Referenz-Struktur einen ersten Ringoszillator mit den Signalausbreitungs-Verzögerungsgliedern aufweist, • wobei die zweite Referenz-Struktur einen zweiten Ringoszillator mit den Signalausbreitungs-Verzögerungsgliedern aufweist.
  43. Integrierte Schaltkreis-Anordnung gemäß Anspruch 42, wobei der Widerstand-Ermittlungsschaltkreis derart eingerichtet ist, dass der parasitäre ohmsche Widerstand ermittelt wird gemäß folgender Vorschrift:
    Figure 00640001
    • R der parasitäre ohmsche Widerstand der Zuleitung, • N die Nummer der Signalausbreitungs-Verzögerungsstufe, bei der sich der Zustand der zugehörigen bistabilen Kippstufen verglichen mit der unmittelbar vorgeschalteten bistabilen Kippstufen ändert, • k die Anzahl von Signalausbreitungs-Verzögerungsgliedern in der ersten Referenz-Struktur, wobei die Anzahl von Signalausbreitungs-Verzögerungsgliedern in der ersten Referenz-Struktur und die Anzahl von Signalausbreitungs-Verzögerungsgliedern in der zweiten Referenz-Struktur gleich ist, • f1 die Frequenz des ersten Ringoszillators, • f2 die Frequenz des zweiten Ringoszillators, • CT die Kapazität des Kondensators, bezeichnet wird.
  44. Verfahren zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zu mindestens einer Speicherzelle einer integrierten Schaltkreis-Anordnung, das Verfahren aufweisend: • On-Chip-Erfassen von elektrischen Größen, welche die mindestens eine Speicherzelle charakterisieren. • On-Chip-Ermitteln des parasitären ohmschen Widerstands unter Verwendung der erfassten elektrischen Größen.
DE200610007321 2006-02-16 2006-02-16 Integrierte Schaltkreis-Anordnung und Verfahren zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zumindest einer Speicherzelle einer integrierten Schaltkreis-Anordnung Withdrawn DE102006007321A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE200610007321 DE102006007321A1 (de) 2006-02-16 2006-02-16 Integrierte Schaltkreis-Anordnung und Verfahren zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zumindest einer Speicherzelle einer integrierten Schaltkreis-Anordnung
PCT/DE2007/000324 WO2007093172A2 (de) 2006-02-16 2007-02-16 Integrierte schaltkreis-anordnung und verfahren zum ermitteln des parasitären ohmschen widerstands zumindest der zuleitung zumindest einer speicherzelle einer integrierten schaltkreis-anordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200610007321 DE102006007321A1 (de) 2006-02-16 2006-02-16 Integrierte Schaltkreis-Anordnung und Verfahren zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zumindest einer Speicherzelle einer integrierten Schaltkreis-Anordnung

Publications (1)

Publication Number Publication Date
DE102006007321A1 true DE102006007321A1 (de) 2007-08-30

Family

ID=38319632

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200610007321 Withdrawn DE102006007321A1 (de) 2006-02-16 2006-02-16 Integrierte Schaltkreis-Anordnung und Verfahren zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zumindest einer Speicherzelle einer integrierten Schaltkreis-Anordnung

Country Status (2)

Country Link
DE (1) DE102006007321A1 (de)
WO (1) WO2007093172A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973541B2 (en) 2007-12-06 2011-07-05 Qualcomm Incorporated Method and apparatus for estimating resistance and capacitance of metal interconnects
US9575103B2 (en) * 2014-05-30 2017-02-21 Allegro Microsystems, Llc Integrated circuit and associated methods for measurement of an external impedance

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811983A (en) * 1996-09-03 1998-09-22 Integrated Device Technology, Inc. Test ring oscillator
US5923676A (en) * 1996-12-20 1999-07-13 Logic Vision, Inc. Bist architecture for measurement of integrated circuit delays
JPH11204608A (ja) * 1998-01-13 1999-07-30 Oki Electric Ind Co Ltd キャパシタ寄生抵抗測定回路、その測定方法、およびその評価方法
US20030052700A1 (en) * 2001-09-19 2003-03-20 Andrew Marshall Extraction of interconnect parasitics

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001195900A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体記憶装置
EP1480271A1 (de) * 2003-05-23 2004-11-24 STMicroelectronics S.r.l. Methode zur Qualitätsanalyse von Kontakten und Viaverbindungen in Halbleiterfertigungsprozessen mit Mehrschichtmetallisierung und dazugehörige Testchiparchitektur

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811983A (en) * 1996-09-03 1998-09-22 Integrated Device Technology, Inc. Test ring oscillator
US5923676A (en) * 1996-12-20 1999-07-13 Logic Vision, Inc. Bist architecture for measurement of integrated circuit delays
JPH11204608A (ja) * 1998-01-13 1999-07-30 Oki Electric Ind Co Ltd キャパシタ寄生抵抗測定回路、その測定方法、およびその評価方法
US20030052700A1 (en) * 2001-09-19 2003-03-20 Andrew Marshall Extraction of interconnect parasitics

Also Published As

Publication number Publication date
WO2007093172A3 (de) 2007-11-15
WO2007093172A2 (de) 2007-08-23

Similar Documents

Publication Publication Date Title
DE10191490B4 (de) Verfahren und Vorrichtung zur Defektanalyse von integrierten Halbleiterschaltungen
DE4007187C2 (de) Integrierte Halbleiterschaltungseinrichtung
EP1116957B1 (de) Schaltungsanordnung zur Kapazitätsmessung von Strukturen in einer integrierten Schaltung
DE4336887C2 (de) Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Treiben einer integrierten Halbleiterschaltungsvorrichtung
WO2004102211A1 (de) Schaltkreisanordnung zur potentialkonstanthaltung an einem biosensor und zur digitalisierung des messstroms
DE102008039195A1 (de) Verfahren zum Erfassen der Frequenz eines Eingangstaktsignals einer integrierten Schaltung und integrierte Schaltung
DE10204652B4 (de) Schaltkreis-Anordnung, elektrochemischer Sensor, Sensor-Anordnung und Verfahren zum Verarbeiten eines über eine Sensor-Elektrode bereitgestellten Stromsignals
DE102004061311A1 (de) Temperaturkompensierte Verzögerungssignale
DE10145021C1 (de) Integrierte Schaltung mit einer Strommesseinheit und ein Verfahren zum Messen eines Stromes
DE102019131249A1 (de) Oszillator-temperaturkompensationstechniken
DE60306892T2 (de) Verfahren und Anordnung zur Messung der Kopplungskapazität zwischen zwei Leiterbahnen
DE10131675B4 (de) Schaltungsanordnung und Verfahren zur Ermittlung einer Zeitkonstante eines Speicherkondensators einer Speicherzelle eines Halbleiterspeichers
DE2317497C2 (de) Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes
DE10143034B4 (de) Vorrichtung zum Messen von Störkapazitäten auf einer integrierten Schaltung
DE102006007321A1 (de) Integrierte Schaltkreis-Anordnung und Verfahren zum Ermitteln des parasitären ohmschen Widerstands zumindest der Zuleitung zumindest einer Speicherzelle einer integrierten Schaltkreis-Anordnung
DE2247937C3 (de) Verfahren zur Messung einer kleinen gespeicherten Ladung
EP1494038B1 (de) Verfahren und Vorrichtung zur Ermittlung des Verhältnisses zwischen einer RC-Zeitkonstanten in einer integrierten Schaltung und einem Sollwert
DE10063102A1 (de) Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung
DE4336883C2 (de) Ausgangstreiberschaltung
EP1629257B1 (de) Verfahren und schaltungsanordnung zur detektion eines füllstands einer flüssigkeit
DE10010946C2 (de) Schaltungsanordnung und Verfahren zum Bewerten von Kapazitäten
DE10126298A1 (de) Verfahren und Vorrichtung zur Messung der Phasenverschiebung zwischen einem periodischen Signal und einem Ausgangssignal an einem Ausgang eines elektronischen Bauelements
DE2724646A1 (de) Halbleiterspeicheranordnung
DE10344849B3 (de) Integrierte Schaltung mit Schutz vor elektrostatischer Entladung
DE102020207992A1 (de) Leseverstärker, der gleiche elemente zur evaluierung einer referenzvorrichtungerneut verwendet, und speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee