DE102005062532B4 - Halbleiterbauelement und Kontaktstellenherstellungsverfahren - Google Patents
Halbleiterbauelement und Kontaktstellenherstellungsverfahren Download PDFInfo
- Publication number
- DE102005062532B4 DE102005062532B4 DE102005062532A DE102005062532A DE102005062532B4 DE 102005062532 B4 DE102005062532 B4 DE 102005062532B4 DE 102005062532 A DE102005062532 A DE 102005062532A DE 102005062532 A DE102005062532 A DE 102005062532A DE 102005062532 B4 DE102005062532 B4 DE 102005062532B4
- Authority
- DE
- Germany
- Prior art keywords
- contacts
- layer
- contact
- region
- contact point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 9
- 239000011159 matrix material Substances 0.000 claims description 3
- 230000003252 repetitive effect Effects 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Halbleiterbauelement
mit
– einem Substrat (30; 50),
– wenigstens einem aktiven Bereich (32; 50-1, 50-2), der in dem Substrat angeordnet ist,
– einer Mehrzahl von thermisch leitfähigen ersten Kontakten (34-1; 52-2), die mit Berührkontakt auf dem wenigstens einen aktiven Bereich angeordnet und voneinander isoliert sind,
– einer einmalig oder sich wiederholend angeordneten Schichtfolge aus einer Polyschicht (36, 40; 54, 58) und darauf mit Berührkontakt zu dieser und voneinander isoliert angeordneten thermisch leitfähigen zweiten Kontakten (38-1, 42-1; 56-2, 60-2), wobei eine unterste Polyschicht (36; 54) ganzflächig auf den ersten Kontakten mit Berührkontakt zu diesen angeordnet ist, und
– einer Kontaktstelle (44 bis 48; 62 bis 66), die ganzflächig auf obersten der zweiten Kontakte (42-1; 60-2) mit Berührkontakt zu diesen angeordnet ist.
– einem Substrat (30; 50),
– wenigstens einem aktiven Bereich (32; 50-1, 50-2), der in dem Substrat angeordnet ist,
– einer Mehrzahl von thermisch leitfähigen ersten Kontakten (34-1; 52-2), die mit Berührkontakt auf dem wenigstens einen aktiven Bereich angeordnet und voneinander isoliert sind,
– einer einmalig oder sich wiederholend angeordneten Schichtfolge aus einer Polyschicht (36, 40; 54, 58) und darauf mit Berührkontakt zu dieser und voneinander isoliert angeordneten thermisch leitfähigen zweiten Kontakten (38-1, 42-1; 56-2, 60-2), wobei eine unterste Polyschicht (36; 54) ganzflächig auf den ersten Kontakten mit Berührkontakt zu diesen angeordnet ist, und
– einer Kontaktstelle (44 bis 48; 62 bis 66), die ganzflächig auf obersten der zweiten Kontakte (42-1; 60-2) mit Berührkontakt zu diesen angeordnet ist.
Description
- Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einer Kontaktstelle und ein Verfahren zur Herstellung einer Kontaktstelle desselben.
- Bei einem herkömmlichen Halbleiterspeicherbauelement umfasst eine Kontaktstelle eine obere Kontaktstelle und eine untere Kontaktstelle, und unter der Kontaktstelle sind Dummyschichten angeordnet, um die Stufenhöhe relativ zu benachbarten Bereichen einzustellen und eine mechanische Belastung zu mildern, die während eines Drahtbondprozesses zum Verbinden der Kontaktstelle mit Anschlüssen einwirkt. Bei dem herkömmlichen Halbleiterspeicherbauelement sind jedoch isolierende Schichten zwischen den Dummyschichten eingefügt. Somit wird Wärme nicht richtig von dem Halbleiterspeicherbauelement abgeführt, da die isolierenden Schichten eine geringe thermische Leitfähigkeit aufweisen. Als Ergebnis wird das Halbleiterspeicherbauelement bei der Abfuhr von Wärme weniger effizient, und seine Betriebsleistungsfähigkeit wird schlechter.
- Aus diesem Grund werden viele Versuche unternommen, die Wärmedissipationseffizienz des Halbleiterspeicherbauelements zu verbessern. Des Weiteren ist bei Hochgeschwindigkeits-Halbleiterspeicherbauelementen eine Verbesserung der Wärmedissipationseffizienz um so mehr notwendig, da mehr Wärme erzeugt wird, je schneller die Halbleiterspeicherbauelemente arbeiten.
-
1A zeigt eine Draufsicht auf eine Kontaktstelle eines herkömmlichen Halbleiterspeicherbauelements, und1B ist eine Querschnittansicht entlang einer Linie X-X' von1A . Bezugnehmend auf die1A und1B ist ein aktiver Bereich12 in einem Substrat10 angeordnet, eine erste isolierende Schicht14 ist auf dem aktiven Bereich12 angeordnet, und eine Gate-Polyschicht16 ist auf der ersten isolierenden Schicht14 angeordnet. Eine zweite isolierende Schicht18 ist auf der Gate-Polyschicht16 angeordnet, eine Platten-Polyschicht20 ist auf der zweiten isolierenden Schicht18 angeordnet, und eine dritte isolierende Schicht22 ist auf der Platten-Polyschicht20 angeordnet. Eine erste Metallschicht24 ist auf der dritten isolierenden Schicht22 angeordnet, ein Durchkontakt26 ist auf der ersten Metallschicht24 angeordnet, und eine zweite Metallschicht28 ist auf dem Durchkontakt26 angeordnet. - In den
1A und1B bildet die erste Metallschicht24 eine untere Kontaktstelle, und die zweite Metallschicht28 bildet eine obere Kontaktstelle, und die untere und die obere Kontaktstelle sind über den Durchkontakt26 verbunden, der zwischen der ersten und der zweiten Metallschicht24 und28 eingefügt ist. Außerdem sind die dritte isolierende Schicht22 , die Platten-Polyschicht20 , die zweite isolierende Schicht18 , die Gate-Polyschicht16 und die erste isolierende Schicht14 , die unter der ersten Metallschicht24 ausgebildet sind, Dummyschichten, die dazu dienen, die Stufenhöhe zu benachbarten Bereichen in dem Halbleiterbauelement einzustellen und eine mechanische Belastung zu mildern, die während eines Drahtbondprozesses zum Verbinden der oberen Kontaktstelle mit Anschlüssen (nicht gezeigt) einwirkt. - In der Kontaktstelle des herkömmlichen Halbleiterbauelements breitet sich Wärme, wenn sie in dem Substrat
10 erzeugt wird, durch den aktiven Bereich12 zu der ersten isolierenden Schicht14 , der Gate- Polyschicht16 , der zweiten isolierenden Schicht18 , der Platten-Polyschicht20 und der dritten isolierenden Schicht22 aus, und die Wärme, die sich zu der dritten isolierenden Schicht22 ausbreitet, wird durch die erste Metallschicht24 , den Durchkontakt26 und die zweite Metallschicht28 transmittiert und von dem Halbleiterbauelement abgegeben. - Das herkömmliche Halbleiterspeicherbauelement kann jedoch die darin erzeugte Wärme nicht effektiv abführen, da die erste, die zweite und die dritte isolierende Schicht, die als Dummy-Schichten verwendet werden, eine geringe thermische Leitfähigkeit aufweisen.
- Die Patentschrift
US 6.433.438 B2 offenbart ein Halbleiterbauelement mit einem Logikschaltkreisbereich und einem peripheren Schaltkreisbereich, wobei sich durchgehend über beide Bereich hinweg mehrere Isolationsschichtlagen mit vollständig darin eingebetteten Zwischenverbindungen und Dummy-Zwischenverbindungen erstrecken und im peripheren Schaltkreisbereich auf diesen Isolationsschichtlagen eine Kontaktstelle vorgesehen ist. Im Bereich unter der Kontaktstelle kann unter dieser Isolationsschichtfolge eine in einer untersten Isolationsschicht eingebettete Dummy-Gatestruktur auf einem aktiven Bereich eines Halbleitersubstrats angeordnet sein. - In der Offenlegungsschrift
US 2002/0195712 A1 - Die Patentschrift
US 6.037.668 A offenbart ein Halbleiterbauelement, bei dem im Bereich unterhalb einer Bondkontaktstelle eine Schichtfolge aus mehreren dielektrischen Schichten mit relativ niedrigem Elastizitätsmodul vorgesehen ist, durch die sich säulenartig eine Mehrzahl von elektrisch leitfähigen Trägerstrukturen hindurch bis zu einer auf einem Halbleitersubstrat aufgebrachten untersten dielektrischen Schicht mit relativ hohem Elastizitätsmodul erstreckt, wobei die übereinanderliegenden dielektrischen Schichten und die in ihnen vorgesehenen, elektrisch leitfähigen Trägerstrukturen von der Bondkontaktstelle durch eine isolierende Schichtfolge aus wenigstens einer Passivierungsschicht, die z. B. aus plasmaunterstützt aufgebrachtem Siliziumnitrid oder aus Bornitrid besteht, und einer auf diese aufgebrachten dielektrischen Schicht getrennt sind, die z. B. aus einem plasmaunterstützt aufgebrachten Oxid, aus Siliziumnitrid, PSG, BPSG, Siliziumoxynitrid, fluoriniertem Oxid, einem SOG-Material oder einer Kombination hiervon besteht. - Die Patentschrift
US 6.309.956 B1 offenbart ein Halbleiterbauelement, das Dummy-Strukturen lateral benachbart zu Zwischenverbindungsstrukturen in Isolationsschichten mit niedriger Dielektrizitätskonstante verwendet, um die thermische Leitfähigkeit zu verbessern und Dellenbildungsprobleme zu mindern. - Der Erfindung liegt als technisches Problem die Bereitstellung eines Halbleiterbauelements, das darin erzeugte Wärme durch eine Kontaktstelle effektiv abführen kann, sowie eines zugehörigen Verfahrens zur Herstellung einer Kontaktstelle des Halbleiterbauelements zugrunde.
- Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen von Anspruch 1 und eines Verfahrens mit den Merkmalen von Anspruch 11.
- Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Vorteilhafte Ausführungsformen der Erfindung werden im Folgenden beschrieben und sind in den Zeichnungen gezeigt, die außerdem die vor stehend zum leichteren Verständnis der Erfindung erläuterten herkömmlichen Ausführungsformen zeigen. Es zeigen:
-
1A und1B eine Draufsicht beziehungsweise eine Querschnittansicht einer Kontaktstelle eines herkömmlichen Halbleiterbauelements, -
2A und2B eine Draufsicht beziehungsweise eine Querschnittansicht einer Kontaktstelle eines Halbleiterbauelements gemäß der Erfindung und -
3A und3B eine Draufsicht beziehungsweise eine Querschnittansicht einer weiteren Kontaktstelle eines Halbleiterbauelements gemäß der Erfindung. - Nunmehr werden Halbleiterbauelemente und Verfahren zur Herstellung einer Kontaktstelle derselben gemäß der Erfindung im Folgenden vollständiger unter Bezugnahme auf die zugehörigen
2A bis3B beschrieben. Es ist zu erwähnen, dass überall in der Beschreibung, soweit nicht anders erwähnt, eine Schicht, wenn sie als auf einer anderen Schicht oder auf einem Substrat ausgebildet beschrieben ist, direkt auf der anderen Schicht oder auf dem Substrat ausgebildet sein kann oder eine oder mehrere Schichten zwischen die Schicht und die andere Schicht oder das Substrat zwischengefügt sein kann bzw. können. In den Figuren ist die Dicke von Schichten und Bereichen zwecks Klarheit übertrieben dargestellt. -
2A ist eine Draufsicht auf eine Kontaktstelle eines Halbleiterbauelements gemäß einer exemplarischen Ausführungsform der Erfindung, und2B ist eine Querschnittansicht entlang einer Linie X-X' von2A . Nunmehr wird ein Verfahren zur Anordnung der in den2A und2B gezeigten Kontaktstelle beschrieben. - In einem Substrat
30 wird eine Mehrzahl von aktiven Bereichen32 separat angeordnet, auf jeweiligen aktiven Bereichen32 werden mehrere erste dielektrische Kontakte34-1 separat angeordnet, und auf Bereichen zwischen den ersten dielektrischen Kontakten34-1 wird eine erste isolierende Schicht34-2 angeordnet, um die ersten dielektrischen Kontakte34-1 voneinander zu isolieren. Auf den ersten dielektrischen Kontakten34-1 und der ersten isolierenden Schicht34-2 wird eine Gate-Polyschicht36 angeordnet, auf der Gate-Polyschicht36 werden an den gleichen Positionen wie die jeweiligen aktiven Bereiche32 mehrere zweite dielektrische Kontakte38-1 separat angeordnet, und auf Bereichen zwischen den zweiten dielektrischen Kontakten38-1 wird eine zweite isolierende Schicht38-2 angeordnet, um die zweiten dielektrischen Kontakte38-1 voneinander zu isolieren. Eine Bitleitungs-Polyschicht40 wird auf den zweiten dielektrischen Kontakten38-1 und der zweiten isolierenden Schicht38-2 angeordnet, mehrere Metallkontakte42-1 werden separat an den gleichen Positionen wie die jeweiligen dielektrischen Kontakte38-1 angeordnet, und eine dritte isolierende Schicht42-2 wird auf Bereichen zwischen den Metallkontakten42-1 angeordnet, um die Metallkontakte42-1 voneinander zu isolieren. Eine erste Metallschicht44 wird auf den Metallkontakten42-1 und der dritten isolierenden Schicht42-2 angeordnet, ein Durchkontakt46 wird auf der ersten Metallschicht44 angeordnet, und eine zweite Metallschicht48 wird auf dem Durchkontakt46 angeordnet. Wie aus2A ersichtlich, werden die ersten dielektrischen Kontakte34-1 , die zweiten dielektrischen Kontakte38-1 und die Metallkontakte42-1 separat in einer Matrixform angeordnet. - In den
2A und2B kann die Bitleitungs-Polyschicht40 durch eine Platten-Polyschicht ersetzt werden, und die aktiven Bereiche32 können statt separat integral angeordnet werden. - In der Kontaktstelle des Halbleiterbauelements der vorliegenden Ausführungsform bilden die erste und die zweite Metallschicht
44 und48 ähnlich wie die Kontaktstelle des herkömmlichen Halbleiterbauelements eine untere Kontaktstelle beziehungsweise eine obere Kontaktstelle, und die zweite Metallschicht48 ist mit den Metallkontakten42-1 , der Bitleitungs-Polyschicht40 , den zweiten dielektrischen Kontakten38-1 , der Gate-Polyschicht36 , den ersten dielektrischen Kontakten34-1 und den aktiven Bereichen32 elektrisch verbunden. Wenn eine Spannung an die Kontaktstelle angelegt wird, wird diese demgemäß von der zweiten Metallschicht48 an die aktiven Bereiche32 angelegt. - In der Kontaktstelle des vorstehend beschriebenen Halbleiterbauelements sind die erste, die zweite und die dritte isolierende Schicht
34-2 ,38-2 und42-2 an den gleichen Positionen ausgebildet wie die erste, die zweite und die dritte isolierende Schicht, die unter der Kontaktstelle des herkömmlichen Halbleiterbauelements angeordnet sind, und eine Mehrzahl von Kontakten34-1 ,38-1 ,42-1 und46 ist außerdem zusätzlich zu der ersten, der zweiten und der dritten isolierenden Schicht34-2 ,38-2 und42-2 angeordnet. So kann die in dem Substrat30 des Halbleiterbauelements erzeugte Wärme durch die Kontakte34-41 ,38-1 ,42-1 und46 effektiv abgeführt werden. - Das heißt, gemäß der Erfindung ist im Vergleich zu dem herkömmlichen Halbleiterbauelement, bei dem isolierende Schichten mit einer geringen thermischen Leitfähigkeit auf einem großen Bereich unter der Kontaktstelle angeordnet sind, so dass Wärme nicht effektiv von dem Halbleiterbauelement abgeführt werden kann, eine Mehrzahl von Kontakten mit einer hohen thermischen Leitfähigkeit angeordnet, um eine Dissipation von Wärme von dem Halbleiterbauelement zu erleichtern.
-
3A ist eine Draufsicht auf eine Kontaktstelle eines Halbleiterbauelements gemäß einer weiteren exemplarischen Ausführungsform der Erfindung, und3B ist eine Querschnittansicht entlang einer Linie X-X' von3A . Nunmehr wird ein Verfahren zum Anordnen der in den3A und3B gezeigten Kontaktstelle beschrieben. - In einem Substrat
50 werden aktive Bereiche50-1 und50-2 separat angeordnet. In diesem Fall wird der aktive Bereich50-1 breiter als die aktiven Bereiche50-2 ausgebildet. Eine erste isolierende Schicht52-1 und erste dielektrische Kontakte52-2 werden separat auf den jeweiligen aktiven Bereichen50-1 und50-2 angeordnet, und die erste isolierende Schicht52-1 wird auf Bereichen zwischen den ersten dielektrischen Kontakten52-2 angeordnet, um die ersten dielektrischen Kontakte52-2 voneinander zu isolieren. Eine Gate-Polyschicht54 wird integral auf der ersten isolierenden Schicht52-1 und den ersten dielektrischen Kontakten52-2 angeordnet. Zweite dielektrische Kontakte56-2 werden auf der Gate-Polyschicht54 jeweils an den gleichen Positionen wie die ersten dielektrischen Kontakte52-2 angeordnet, und eine zweite isolierende Schicht56-1 wird auf Bereichen angeordnet, in denen die zweiten dielektrischen Kontakte56-2 nicht angeordnet sind. Eine Bitleitungs-Polyschicht58 wird integral auf der zweiten isolierenden Schicht56-1 und den zweiten dielektrischen Kontakten56-2 angeordnet, Metallkontakte60-2 werden auf der Bitleitungs-Polyschicht58 jeweils an den gleichen Positionen wie die zweiten dielektrischen Kontakte52-2 angeordnet, und eine dritte isolierende Schicht60-1 wird auf Bereichen angeordnet, in denen die Metallkontakte60-2 nicht angeordnet sind. Eine erste Metallschicht62 wird integral auf der dritten isolierenden Schicht60-1 und den Metallkontakten60-2 angeordnet, ein Durchkontakt64 wird auf der ersten Metallschicht62 angeordnet, und eine zweite Metallschicht66 wird auf dem Durchkontakt64 angeordnet. - In den
3A und3B kann die Bitleitungs-Polyschicht58 durch eine Platten-Polyschicht ersetzt werden, und die aktiven Bereiche50-1 und50-2 können statt separat integral angeordnet sein. - In der Kontaktstelle des Halbleiterbauelements der vorliegenden Ausführungsform sind Komponenten in einem Bereich A in der gleichen Weise wie die herkömmliche Kontaktstelle angeordnet, und Komponenten in einem Bereich B sind in der gleichen Weise wie unter Bezugnahme auf die
2A und2B beschrieben angeordnet. - Das heißt, in der Kontaktstelle des vorstehend beschriebenen Halbleiterbauelements bilden die erste Metallschicht
62 und die zweite Metallschicht66 eine untere Kontaktstelle beziehungsweise eine obere Kontaktstelle, und eine Struktur, die sich unter der zweiten Metallschicht66 befindet, ist so angeordnet, dass die Stufenhöhe zu benachbarten Schaltkreisen reduziert und eine mechanische Belastung gemildert wird, die während eines Drahtbondprozesses einwirkt. Außerdem ist eine Struktur, die unter dem Bereich B der zweiten Metallschicht66 angeordnet ist, die gleiche wie die Struktur, die in den2A und2B gezeigt ist. So kann in dem Substrat50 des Halbleiterbauelements erzeugte Wärme durch die ersten und zweiten dielektrischen Kontakte52-2 und56-2 und die Metallkontakte60-2 effektiv abgeführt werden. - In dem in den
3A und3B gezeigten Halbleiterbauelement ist die in dem Bereich B befindliche Struktur in einem Bereich zwischen Kontaktstellen angeordnet, wo kein Schaltkreis angeordnet ist, so dass es möglich ist, die Kontaktstellen anzuordnen, ohne eine Layoutfläche zu vergrößern. - Außerdem kann die Kontaktstellenstruktur gemäß der Erfindung auf alle Kontaktstellen des Halbleiterbauelements oder lediglich einige Kontaktstellen angewendet werden, die viel Wärme abführen, zum Beispiel lediglich Kontaktstellen, die dazu verwendet werden, eine Leistungsversorgungsspannung oder eine Massespannung zuzuführen.
- In den vorstehenden beispielhaften Ausführungsformen ist die Kontaktstelle so beschrieben, dass sie zwei Metallschichten und zwei Polyschichten beinhaltet, die unter den Metallschichten angeordnet sind, die Kontaktstelle kann jedoch auch drei Metallschichten und eine oder drei Polyschichten beinhalten, die unter den Metallschichten angeordnet sind.
- Gemäß der Erfindung wie vorstehend beschrieben, kann in dem Halbleiterbauelement erzeugte Wärme durch die unter der Kontaktstelle angeordneten Kontakte effektiv abgeführt werden.
Claims (15)
- Halbleiterbauelement mit – einem Substrat (
30 ;50 ), – wenigstens einem aktiven Bereich (32 ;50-1 ,50-2 ), der in dem Substrat angeordnet ist, – einer Mehrzahl von thermisch leitfähigen ersten Kontakten (34-1 ;52-2 ), die mit Berührkontakt auf dem wenigstens einen aktiven Bereich angeordnet und voneinander isoliert sind, – einer einmalig oder sich wiederholend angeordneten Schichtfolge aus einer Polyschicht (36 ,40 ;54 ,58 ) und darauf mit Berührkontakt zu dieser und voneinander isoliert angeordneten thermisch leitfähigen zweiten Kontakten (38-1 ,42-1 ;56-2 ,60-2 ), wobei eine unterste Polyschicht (36 ;54 ) ganzflächig auf den ersten Kontakten mit Berührkontakt zu diesen angeordnet ist, und – einer Kontaktstelle (44 bis48 ;62 bis66 ), die ganzflächig auf obersten der zweiten Kontakte (42-1 ;60-2 ) mit Berührkontakt zu diesen angeordnet ist. - Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass – wenigstens ein erster aktiver Bereich (
50-1 ) in einem ersten Bereich des Substrats angeordnet ist und wenigstens ein zweiter aktiver Bereich (50-2 ) in einem zweiten Bereich benachbart zu dem ersten Bereich des Substrats angeordnet ist, – die ersten Kontakte auf dem wenigstens einen zweiten aktiven Bereich angeordnet sind, – eine erste isolierende Schicht (52-1 ) auf dem ersten aktiven Bereich und zwischen den ersten Kontakten angeordnet ist, – die unterste Polyschicht auf den ersten Kontakten und der ersten isolierenden Schicht angeordnet ist, – die zweiten Kontakte auf der jeweiligen Polyschicht in dem zweiten Bereich angeordnet sind, – eine jeweilige zweite isolierende Schicht (56-1 ) zwischen den zweiten Kontakten und auf der jeweiligen Polyschicht in dem ersten Bereich angeordnet ist und – die Kontaktstelle auf der obersten zweiten isolierenden Schicht und den obersten zweiten Kontakten angeordnet ist. - Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die jeweilige Polyschicht eine Schicht ist, die aus der Gruppe ausgewählt ist, die aus einer Gate-Polyschicht, einer Platten-Polyschicht und einer Bitleitungs-Polyschicht besteht.
- Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die ersten Kontakte dielektrische Kontakte sind.
- Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die ersten Kontakte in einer Matrix angeordnet sind.
- Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die zweiten Kontakte Metallkontakte sind.
- Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die zweiten Kontakte in einer Matrix angeordnet sind.
- Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Kontaktstelle beinhaltet: – eine erste Metallschicht (
44 ;62 ), die auf der obersten zweiten isolierenden Schicht und den obersten zweiten Kontakten angeordnet ist, – einen dritten Kontakt (46 ;64 ), der auf der ersten Metallschicht angeordnet ist, und – eine zweite Metallschicht (48 ;66 ), die auf dem dritten Kontakt angeordnet ist. - Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, dass der dritte Kontakt ein Durchkontakt ist, der die erste Metallschicht und die zweite Metallschicht elektrisch verbindet.
- Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Kontaktstelle eine Leistungsversorgungskontaktstelle ist, die zur Zuführung von Leistung verwendet wird.
- Verfahren zur Herstellung einer Kontaktstelle eines Halbleiterbauelements mit folgenden Schritten: – Bilden wenigstens eines aktiven Bereichs (
32 ;50-1 ,50-2 ) in einem Substrat (30 ;50 ), – Bilden einer Mehrzahl von separaten, thermisch leitfähigen ersten Kontakten (34-1 ;52-2 ) auf dem wenigstens einen aktiven Bereich, – ein- oder mehrmaliges Bilden einer Schichtfolge aus einer Polyschicht (36 ,40 ;54 ,58 ) und darauf mit Berührkontakt zu dieser und voneinander separiert angeordneten, thermisch leitfähigen zweiten Kontakten (38-1 ,42-1 ;56-2 ,60-2 ), wobei eine unterste Polyschicht (36 ;54 ) ganzflächig auf den ersten Kontakten mit Berührkontakt zu diesen angeordnet ist, und – Bilden der Kontaktstelle (44 bis48 ;62 bis66 ) ganzflächig auf obersten der zweiten Kontakte (42-1 ;60-2 ) mit Berührkontakt zu diesen. - Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass – wenigstens ein erster aktiver Bereich (
50-1 ) in einem ersten Bereich eines Substrats gebildet wird und wenigstens ein zweiter aktiver Bereich (50-2 ) in einem zweiten Bereich benachbart zu dem ersten Bereich des Substrats gebildet wird, – die ersten Kontakte auf dem wenigstens einen zweiten aktiven Bereich gebildet werden, – eine erste isolierende Schicht (52-1 ) auf dem ersten aktiven Bereich zwischen den ersten Kontakten gebildet wird, – die unterste Polyschicht auf den ersten Kontakten und der ersten isolierenden Schicht gebildet wird, – die zweiten Kontakte auf der jeweiligen Polyschicht in dem zweiten Bereich gebildet werden, – eine jeweilige zweite isolierende Schicht (56-1 ) zwischen den zweiten Kontakten und auf der jeweiligen Polyschicht in dem ersten Bereich gebildet wird und – die Kontaktstelle auf der obersten zweiten isolierenden Schicht und den obersten zweiten Kontakten gebildet wird. - Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die jeweilige Polyschicht eine Schicht ist, die aus der Gruppe ausgewählt wird, die aus einer Gate-Polyschicht, einer Platten-Polyschicht und einer Bitleitungs-Polyschicht besteht.
- Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass das Bilden des Kontaktes umfasst: – Bilden einer ersten Metallschicht (
44 ;62 ) auf den obersten zweiten Kontakten oder auf der obersten zweiten isolierenden Schicht und den obersten zweiten Kontakten, – Bilden eines dritten Kontakts (46 ;64 ) auf der ersten Metallschicht und – Bilden einer zweiten Metallschicht (48 ;66 ) auf dem dritten Kontakt. - Verfahren nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass die Kontaktstelle so gebildet wird, dass sie eine Leistungsversorgungskontaktstelle ist, die zur Zuführung von Leistung verwendet wird.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0107441 | 2004-12-16 | ||
KR1020040107441A KR100675275B1 (ko) | 2004-12-16 | 2004-12-16 | 반도체 장치 및 이 장치의 패드 배치방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005062532A1 DE102005062532A1 (de) | 2006-07-06 |
DE102005062532B4 true DE102005062532B4 (de) | 2008-11-20 |
Family
ID=36590770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005062532A Active DE102005062532B4 (de) | 2004-12-16 | 2005-12-15 | Halbleiterbauelement und Kontaktstellenherstellungsverfahren |
Country Status (4)
Country | Link |
---|---|
US (1) | US7696626B2 (de) |
KR (1) | KR100675275B1 (de) |
DE (1) | DE102005062532B4 (de) |
TW (1) | TWI291755B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7480878B2 (en) * | 2005-12-29 | 2009-01-20 | Lsi Logic Corportion | Method and system for layout versus schematic validation of integrated circuit designs |
US10276524B2 (en) * | 2016-05-13 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Bond pad structure for bonding improvement |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6037668A (en) * | 1998-11-13 | 2000-03-14 | Motorola, Inc. | Integrated circuit having a support structure |
US6309956B1 (en) * | 1997-09-30 | 2001-10-30 | Intel Corporation | Fabricating low K dielectric interconnect systems by using dummy structures to enhance process |
US20020058411A1 (en) * | 1994-07-26 | 2002-05-16 | Toshiaki Hasegawa | Semiconductor device having low dielectric layer and method of manufacturing thereof |
US6433438B2 (en) * | 1997-03-31 | 2002-08-13 | Hitachi, Ltd. | Semiconductor integrated circuit device |
US20020195712A1 (en) * | 1999-11-29 | 2002-12-26 | Hiroyasu Nohsoh | Semiconductor device, semiconductor device pattern designing method, and semiconductor device pattern designing apparatus |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW222710B (de) | 1991-09-07 | 1994-04-21 | Samsung Electronics Co Ltd | |
JP2550248B2 (ja) * | 1991-10-14 | 1996-11-06 | 株式会社東芝 | 半導体集積回路装置およびその製造方法 |
JP2776149B2 (ja) | 1992-06-15 | 1998-07-16 | 日本電気株式会社 | 半導体集積回路 |
JPH06196525A (ja) * | 1992-12-24 | 1994-07-15 | Kawasaki Steel Corp | ボンディングパッドの構造 |
TW408433B (en) * | 1997-06-30 | 2000-10-11 | Hitachi Ltd | Method for fabricating semiconductor integrated circuit |
TW332336B (en) * | 1997-09-15 | 1998-05-21 | Winbond Electruction Company | Anti-peeling bonding pad structure |
JP3111948B2 (ja) | 1997-10-31 | 2000-11-27 | 日本電気株式会社 | 半導体集積回路 |
TW464057U (en) | 1998-05-25 | 2001-11-11 | United Microelectronics Corp | Bonding pad of integrated circuit |
KR100319896B1 (ko) * | 1998-12-28 | 2002-01-10 | 윤종용 | 반도체 소자의 본딩 패드 구조 및 그 제조 방법 |
JP2974022B1 (ja) | 1998-10-01 | 1999-11-08 | ヤマハ株式会社 | 半導体装置のボンディングパッド構造 |
TW548755B (en) | 1999-04-30 | 2003-08-21 | Taiwan Semiconductor Mfg | Bonding pad structure |
KR100575166B1 (ko) * | 1999-07-20 | 2006-04-28 | 삼성전자주식회사 | 반도체 패키지의 패드구조 |
US6365970B1 (en) * | 1999-12-10 | 2002-04-02 | Silicon Integrated Systems Corporation | Bond pad structure and its method of fabricating |
TW437030B (en) * | 2000-02-03 | 2001-05-28 | Taiwan Semiconductor Mfg | Bonding pad structure and method for making the same |
KR100343284B1 (ko) * | 2000-06-23 | 2002-07-15 | 윤종용 | 반도체소자의 본딩패드 구조체 및 그 제조방법 |
EP1176640B1 (de) * | 2000-07-27 | 2008-02-20 | Texas Instruments Incorporated | Kontaktierungsstruktur einer integrierten Leistungsschaltung |
JP3512078B2 (ja) * | 2000-12-26 | 2004-03-29 | 関西日本電気株式会社 | 半導体装置の製造方法 |
KR100391093B1 (ko) * | 2001-01-04 | 2003-07-12 | 삼성전자주식회사 | 히트 싱크가 부착된 볼 그리드 어레이 패키지 |
KR100368115B1 (ko) * | 2001-01-26 | 2003-01-15 | 삼성전자 주식회사 | 반도체 소자의 본딩 패드 구조 및 그 제조방법 |
JP2002231721A (ja) | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
KR100403619B1 (ko) * | 2001-02-21 | 2003-10-30 | 삼성전자주식회사 | 열적/기계적 스트레스에 저항성이 강한 반도체 소자의 본드패드 및 그 형성방법 |
JP2003100749A (ja) | 2001-09-20 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
TW531776B (en) * | 2002-03-21 | 2003-05-11 | Nanya Technology Corp | Metal pad structure suitable for connection pad and inspection pad |
TW537495U (en) | 2002-07-02 | 2003-06-11 | Megawin Technology Co Ltd | The metal pad design for wire-bonding of integrated circuit |
TWI221664B (en) * | 2002-11-07 | 2004-10-01 | Via Tech Inc | Structure of chip package and process thereof |
TW579589B (en) | 2002-12-31 | 2004-03-11 | Advanced Semiconductor Eng | Substrate bonding pad structure |
TWI220565B (en) | 2003-02-26 | 2004-08-21 | Realtek Semiconductor Corp | Structure of IC bond pad and its formation method |
US6846712B2 (en) * | 2003-05-16 | 2005-01-25 | Promos Technologies Inc. | Fabrication of gate dielectric in nonvolatile memories having select, floating and control gates |
US6844626B2 (en) * | 2003-05-23 | 2005-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad scheme for Cu process |
TWI221330B (en) * | 2003-08-28 | 2004-09-21 | Phoenix Prec Technology Corp | Method for fabricating thermally enhanced semiconductor device |
-
2004
- 2004-12-16 KR KR1020040107441A patent/KR100675275B1/ko active IP Right Grant
-
2005
- 2005-12-15 TW TW094144415A patent/TWI291755B/zh active
- 2005-12-15 US US11/304,226 patent/US7696626B2/en active Active
- 2005-12-15 DE DE102005062532A patent/DE102005062532B4/de active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020058411A1 (en) * | 1994-07-26 | 2002-05-16 | Toshiaki Hasegawa | Semiconductor device having low dielectric layer and method of manufacturing thereof |
US6433438B2 (en) * | 1997-03-31 | 2002-08-13 | Hitachi, Ltd. | Semiconductor integrated circuit device |
US6309956B1 (en) * | 1997-09-30 | 2001-10-30 | Intel Corporation | Fabricating low K dielectric interconnect systems by using dummy structures to enhance process |
US6037668A (en) * | 1998-11-13 | 2000-03-14 | Motorola, Inc. | Integrated circuit having a support structure |
US20020195712A1 (en) * | 1999-11-29 | 2002-12-26 | Hiroyasu Nohsoh | Semiconductor device, semiconductor device pattern designing method, and semiconductor device pattern designing apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR100675275B1 (ko) | 2007-01-26 |
TWI291755B (en) | 2007-12-21 |
TW200623374A (en) | 2006-07-01 |
KR20060068701A (ko) | 2006-06-21 |
US7696626B2 (en) | 2010-04-13 |
DE102005062532A1 (de) | 2006-07-06 |
US20060131739A1 (en) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014101074B4 (de) | Durchkontaktierungen und Verfahren zu ihrer Ausbildung | |
DE10323238B4 (de) | Leistungselement, welches einen großen elektrischen Strom durchlässt | |
DE102008025708B4 (de) | Kontaktstrukturen für FinFET-Bauelement und Verfahren zur Herstellung | |
DE112009000351B4 (de) | Mikroelektronischer Baustein, der Siliziumpatches für Zwischenverbindungen hoher Dichte enthält, und Verfahren zum Herstellen desselben | |
DE102004004532B4 (de) | Halbleitervorrichtung | |
DE3886329T2 (de) | Halbleiteranordnung mit Luftbrücken-Verbindungen. | |
DE102009035437B4 (de) | Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist | |
DE102015105638B4 (de) | Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur | |
DE102008044984A1 (de) | Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität | |
DE102015115999B4 (de) | Elektronische Komponente | |
DE102016104796B4 (de) | Halbleitervorrichtung | |
DE102008054054A1 (de) | Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen | |
DE102010038745A1 (de) | Teststruktur für Prüfung von Zwischenschichtdielektrikumshohlräumen und Kontaktwiderstandsmessungen in einem Halbleiterbauelement | |
DE102008063401A1 (de) | Halbleiterbauelement mit einem kosteneffizienten Chipgehäuse, das auf der Grundlage von Metallsäuren angeschlossen ist | |
DE102009010885B4 (de) | Metallisierungssystem eines Halbleiterbauelements mit Metallsäulen mit einem kleineren Durchmesser an der Unterseite und Herstellungsverfahren dafür | |
DE1589695A1 (de) | Verfahren zum Herstellen von Halbleiterbauelementen aus einer Halbleiterplatte | |
DE102010030759B4 (de) | Halbleiterbauelement mit Metallisierungsstapel mit sehr kleinem ε (ULK) mit reduzierter Wechselwirkung zwischen Chip und Gehäuse | |
DE69013646T2 (de) | Integrierte Halbleiterschaltungsvorrichtung mit Kontaktierungsflächen am Rande des Halbleiterchips. | |
DE102005062532B4 (de) | Halbleiterbauelement und Kontaktstellenherstellungsverfahren | |
DE102022129996A1 (de) | Durchkontaktierungsstruktur | |
DE69233604T2 (de) | Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung | |
DE102022129267A1 (de) | Schutzringdesign für Durchkontaktierung | |
DE102016117031B4 (de) | Halbleiterstruktur und Herstellungsverfahren davon | |
DE102022120326A1 (de) | Integrierter isolationskondensator mit verbesserter unterer platte | |
EP1518272B1 (de) | Unter ein pad integrierte halbleiterstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition |