DE102005060081A1

DE102005060081A1 - Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren

Info

Publication number: DE102005060081A1
Application number: DE102005060081A
Authority: DE
Inventors: Josef Schuster
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2005-12-15
Filing date: 2005-12-15
Publication date: 2007-06-28
Anticipated expiration: 2025-12-16
Also published as: DE102005060081B4; US20070158827A1; JP2007165907A; KR20070064288A; KR100844969B1

Abstract

Es wird ein elektronisches Bauteil (3) bereitgestellt, bei dem auf einer Leiterplatte (2) auf entgegengesetzten Hauptflächen (2a, 2b) untereinander baugleiche Halbleiterbausteine (1) angeordnet sind, die jeweils zwei Gruppen von Kontaktanschlüssen (6, 7) aufweisen. Erfinungsgemäß werden sie in der Weise seitlich versetzt in Richtung (x) parallel zur Leiterplattenfläche angeordnet, dass auf engegengesetzten Hauptflächen (2a, 2b) jeweils eine Gruppe erster Kontaktanschlüsse (6) eines auf der einen Hauptfläche (2a) angebrachten Halbleiterbausteins (11) in demselben Bereich der Leiterplatte angeordnet ist wie eine Gruppe erster Kontaktanschlüsse (6) eines auf der entgegengesetzten Hauptfläche (2b) angeordneten Halbleiterchips (12). Ebenso kommen jeweils die Gruppen zweiter Kontaktanschlüsse (7) der auf entgegengesetzten Hauptflächen angeordnete Halbleiterchips (11, 12) zur Deckung. Die erfindungsgemäße Anordnung ermöglicht eine elektrische Ansteuerung aller Halbleiterbausteine (11, 12) mit kürzestmöglichen Verzweigungsstrecken der Leitungsbusse und ermöglichen es, das Bauteil insbesondere bei höheren Taktfrequenzen als herkömmlich zu betreiben.

Description

Die Erfindung betrifft ein elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl von untereinander gleichartigen Halbleiterbausteinen. Die Erfindung betrifft ferner ein Verfahren zum Herstellen eines solchen elektronischen Bauteils.

Elektronische Bauteile, beispielsweise Speichermodule, aber auch Speichereinheiten mobiler und anderer Geräte, besitzen eine Mehrzahl von gleichartigen Halbleiterbausteinen, die jeweils einen integrierten Halbleiterchip aufweisen und gemeinsam auf einer elektronischen Leiterplatte angeordnet sind. Die elektronische Leiterplatte kann wie im Fall eines Speichermoduls in eine Hauptplatine, etwa in eine Motherboard einsteckbar sein oder selbst als Hauptplatine dienen. Im Falle eines Speichermoduls weist die Leiterplatte eine Kontaktleiste auf, um sie mit einer Leiterplatte einer übergeordneten elektronischen Einheit zu verbinden. Die Hauptplatinen von Motherboards, aber auch von höher organisierten Rechnern weisen üblicherweise eine Vielzahl von Anschlussleisten auf, in die jeweils ein Speichermodul einsteckbar ist.

Bei all diesen Anwendungen tritt stets das Problem auf, auf der jeweiligen elektronischen Leiterplatte eine möglichst große Zahl von Halbleiterbausteinen dicht gepackt anzuordnen, um bei kleinstmöglicher Leiterplattenfläche eine möglichst große Speicherkapazität zu erreichen. Diese wird nicht nur durch die Speicherkapazität (das heißt die Anzahl speicherba rer Datenbits) der einzelnen Halbleiterbausteine beeinflusst, sondern auch durch die Anzahl der von einer Leiterplatte getragenen Halbleiterbausteine. Üblicherweise werden heute die Leiterplatten, beispielsweise solche von Speichermodulen, beidseitig mit Halbleiterbausteinen bestückt. Darüber hinaus kann an jeder Position der Leiterplatte anstelle lediglich eines Halbleiterbausteins eine Mehrzahl von übereinander gestapelten Halbleiterbausteinen angeordnet werden, um die Speicherkapazität beispielsweise noch einmal zu verdoppeln oder zu vervierfachen. Die Halbleiterbausteine sind zumeist BGAs (Ball-Grid-Arrays), die auf ihrer Unterseite eine Vielzahl von Kontaktanschlüssen besitzen, die in zwei Gruppen beiderseits einer Aussparung angeordnet sind. Diese Kontaktanschlüsse stellen die leiterplattenseitige elektrische Verbindung her; sie stellen zwei Felder von relativ dicht gepackten Lötkontakten dar. Im Bereich der Aussparung zwischen beiden Gruppen von Kontaktanschlüssen können die chipseitigen Kontaktanschlüsse, etwa Bondverbindungen vorgesehen sein. Dadurch wird die elektrische Verbindung zum in dem Halbleiterbaustein enthaltenen integrierten Halbleiterchip hergestellt.

Zu der Forderung nach höchstmöglicher Packungsdichte der Halbleiterbausteine auf der elektronischen Leiterplatte kommt weiterhin die Forderung nach einer Optimierung und Verträglichkeit der Ansteuerung der Halbleiterbausteine durch die Leiterplatte bei hohen Frequenzen. Bei Taktfrequenzen von oberhalb 400 Megahertz, speziell oberhalb 800 Megahertz bestehen erhebliche Einschränkungen hinsichtlich der kapazitiven Lastwiderstände, wenn mehrere Halbleiterbausteine parallel zueinander angesteuert werden und deren Kontaktanschlüsse parallel zueinander geschaltet sind. Aber auch hinsichtlich der Leiterbahnlängen besteht Optimierungsbedarf, um möglichst keine Laufzeitunterschiede zwischen parallel zueinander anzusteuernden Halbleiterchips entstehen zu lassen.

Angesichts dieser Erfordernisse hat sich bewährt, die Vorderseite und die Rückseite einer Leiterplatte eines elektronischen Bauteils mit in gleicher Weise angeordneten Halbleiterbausteinen zu bestücken, da die vorderseitige und die rückseitige Leiterplattenfläche gleich groß sind und die jeweils für optimal befundene Anordnung der Halbleiterbausteine auf beiden Leiterplattenseiten verwendet wird. So gibt es zwar etliche unterschiedliche Baustein-anordnungen, die in Abhängigkeit von den Seitenabmessungen der Halbleiterbausteine selbst und der Leiterplatte variiebar sind. Gemeinsam ist ihnen jedoch, dass zumindest dann, wenn die Halbleiterbausteine sehr dicht auf der Leiterplatte nebeneinander gepackt sind, um die Leiterplattenfläche unter den gegebenen Umständen so gut wie möglich ausnutzen, die seitliche Anordnung der Halbleiterbausteine auf Vorderseite und Rückseite der Leiterplatte dieselbe ist. Hierdurch ist zugleich die Anordnung weiterer Halbleiterbausteine vorgegeben, die auf den unmittelbar an der Leiterplatte montierten Halbleiterbausteinen stapelbar sind.

Elektronische Leiterplatten werden heutzutage als mehrlagige Leiterplatten gefertigt, die neben den äußeren Leiterbahnebenen auf beiden Außenseiten ferner eine oder mehrere innere Leiterbahnebenen aufweisen, die gegeneinander durch Isolationsebenen getrennt sind. Kontaktlochfüllungen innerhalb dieser Isolationsebenen stellen lokale Verbindungen zwischen den Leitungen her, die in den Leiterbahnebenen verlaufen. Eine als Fly-By-Technologie bekannte Technik sieht vor, dass die auf der Vorderseite und der Rückseite der Leiterplatte angeordneten Speicherbausteine durch dieselben Leiterbahnen, das heißt durch denselben Leitungsbus angesteuert werden. Dieser Leitungsbus besteht aus Leitungen, die erst im Bereich der Grundflächen der beidseitig angebrachten Halbleiterchips mit Kontaktlochfüllungen verbunden sind, die von diesen Leitungen ausgehend eine relativ kurze Verbindung zum jeweiligen Halbleiterbaustein herstellen, ggf. mit Hilfe weiterer, kürzerer leitender Strukturen in oder zwischen den Leiterbahnebenen. Damit entfällt die Notwendigkeit, längere Leitungsstücke von einem Verzweigungsknoten ausgehend zu dem jeweiligen Halbleiterbausteinen zu führen; solche verzweigten Leitungsstücke würden in lateraler Richtung parallel zur Leiterplattenfläche verlaufen. Die Leitungen des gemeinsamen Leitungsbusses der durch die Fly-By-Technologie angesteuerten Halbleiterbausteine können in einer mittleren Leiterbahnebene der Leiterplatte zwischen den Halbleiterbausteinen hindurchgeführt werden. Durch solch einen Leitungsbus werden nebeneinander auf der Leiterplatte beidseitig angeordnete Halbleiterbausteine elektrisch parallel zueinander angesteuert. Durch die Fly-By-Technologie können die Leiterbahnverläufe für die vorderseitigen und die rückseitigen Halbleiterbausteine in ähnlicher Weise durch die Leiterplatte geführt werden, da die Halbleiterbausteine auf beiden Seiten der Leiterplatte dieselben Positionen besitzen. Dies wiederum ermöglicht es, an dem herkömmlichen Prinzip festzuhalten, aus Platzgründen und aus Gründen der Speicherkapazität die Speicherbausteine auf beiden Seiten der Leiterplatten in den gleichen Positionen innerhalb der Leiterplattenfläche anzuordnen.

Es ist die Aufgabe der vorliegenden Erfindung, ein neuartiges elektronisches Bauteil bereitzustellen, das eine hohe Packungsdichte der Halbleiterbausteine auf einer Leiterplatte und damit eine hohe Speicherkapazität besitzt und das zudem die Möglichkeit bietet, die Halbleiterbausteine bei noch hö heren Taktfrequenzen als herkömmlich möglich zuverlässig anzusteuern. Es ist insbesondere die Aufgabe der Erfindung, ein elektronisches Bauteil bereitzustellen, bei dem die elektrische Verschaltung der Speicherbausteine innerhalb der Leiterplatte vereinfacht ist und bei dem die Leiterbahnstrecken, die zu den einzelnen Kontaktanschlüssen der Halbleiterbausteine führen, möglichst kurz sind. Es ist insbesondere die Aufgabe der vorliegenden Erfindung, ein elektronisches Bauteil bereitzustellen, dass für Halbleiterbausteine, deren elektrische Kontaktanschlüsse in zwei voneinander getrennten Feldern von Kontaktanschlüssen angeordnet sind, eine noch weitergehend optimierte elektrische Verschaltung besitzt als herkömmliche elektronische Bauteile.

Diese Aufgabe wird erfindungsgemäß gelöst durch ein elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl von untereinander gleichartigen Halbleiterbausteinen,

– wobei die Leiterplatte eine erste Hauptfläche und eine von der ersten Hauptfläche abgewandte zweite Hauptfläche aufweist, die sich entlang einer ersten und einer zweiten Richtung erstrecken,
– wobei die Mehrzahl von Halbleiterbausteinen erste Halbleiterbausteine, die auf der ersten Hauptfläche der Leiterplatte angeordnet sind, und zweite Halbleiterbausteine, die auf der zweiten Hauptfläche der Leiterplatte angeordnet sind, umfasst,
– wobei jeder Halbleiterbaustein eine der Leiterplatte zugewandte Außenfläche aufweist, die sich von einem ersten Rand des Halbleiterbausteins bis zu einem entgegengesetzten zweiten Rand des Halbleiterbausteins erstreckt,
– wobei jeder Halbleiterbaustein Kontaktanschlüsse aufweist, die im Bereich seiner Außenfläche vorgesehen sind und in zwei Gruppen von Kontaktanschlüssen auf der Außenfläche angeordnet sind,
– wobei jeweils eine Gruppe von ersten Kontaktanschlüssen in einem Bereich der Außenfläche des jeweiligen Halbleiterbausteins angeordnet ist, der näher an den ersten Rand des Halbleiterbausteins angeordnet ist, und wobei jeweils eine Gruppe von zweiten Kontaktanschlüssen in einem Bereich der Außenfläche des jeweiligen Halbleiterbausteins angeordnet ist, der näher an dem zweiten Rand des Halbleiterbausteins angeordnet ist,
– wobei die Halbleiterbausteine so orientiert auf der Leiterplatte angeordnet sind, dass der erste und der zweite Rand der Halbleiterbausteine parallel zur zweiten Richtung verlaufen und dass der erste Rand der zweiten Halbleiterbausteine in die entgegengesetzte Richtung weist wie der erste Rand der ersten Halbleiterbausteine, und
– wobei die Halbleiterbausteine der Mehrzahl von Halbleiterbausteinen so entlang der ersten Richtung zueinander versetzt aufgereiht sind, dass bezüglich der ersten Richtung mittig zwischen jeweils zwei ersten Halbleiterbausteinen, die auf der ersten Hauptfläche der Leiterplatte zueinander benachbart angeordnet sind, auf der zweiten Hauptfläche der Leiterplatte jeweils ein zweiter Halbleiterbaustein angeordnet ist, dessen Grundfläche auf der Leiterplatte mit den Grundflächen der jeweiligen ersten Halbleiterbausteine auf der Leiterplatte entlang der ersten Richtung jeweils bereichsweise überlappt,
– wobei in seitlicher Richtung jeweils die Gruppe der ersten Kontaktanschlüsse des zweiten Halbleiterbausteins mit der Gruppe der ersten Kontaktanschlüsse des einen ersten Halbleiterbausteins zur Deckung kommt und die Gruppe der zweiten Kontaktanschlüsse des zweiten Halbleiterbausteins mit der Gruppe der zweiten Kontaktanschlüsse des anderen ersten Halbleiterbausteins zur Deckung kommt.

Die Erfindung geht von Halbleiterbausteinen, etwa von gehäusten Halbleiterchips aus, die eine Außenfläche besitzen, die sich zwischen einem ersten Rand und einem entgegengesetzten zweiten Rand erstreckt. Beide Ränder verlaufen parallel zueinander und weisen in die jeweils entgegengesetzte Richtung weg vom Chip des Halbleiterbausteins. Wenn der Halbleiterbaustein mit seiner Außenfläche der Leiterplatte zugewandt auf ihr montiert wird, verlaufen beide Ränder beispielsweise parallel zu einer zweiten seitlichen Richtung, entlang derer sich die Leiterplattenfläche erstreckt, weisen jedoch (mit ihrer Flächennormalen) in eine erste Richtung (entlang derer sich ebenfalls die Leiterplattenfläche erstreckt) jedoch mit unterschiedlichem Richtungssinn. So kann beispielsweise der erste Rand eines Halbleiterbausteins in die positive x-Richtung weisen, während der zweite Rand in die negative x-Richtung weist.

Die Erfindung geht weiterhin davon aus, dass die hier betrachteten Halbleiterbausteine sämtlich untereinander gleichartig sind. Nachstehend wird in Bezug darauf, ob der jeweilige Halbleiterbaustein auf der Vorderseite oder der Rückseite der Leiterplatte angeordnet ist, zwischen ersten und zweiten Halbleiterbausteinen unterschieden. Diese sind untereinander baugleich, jedoch verschieden angeordnet. Die Halbleiterbausteine besitzen eine Gruppe von ersten Kontaktanschlüssen, die näher an dem ersten Rand des jeweiligen Halbleiterbausteins angeordnet sind als an dessen zweitem Rand. Die Bausteine besitzen ferner eine Gruppe von zweiten Kontaktanschlüssen, die näher an dem zweiten Rand angeordnet sind als an dem ersten Rand des Halbleiterbausteins. Zwischen der ers ten und der zweiten Gruppe von Kontaktanschlüssen kann eine Aussparung zur chipseitigen Kontaktierung vorgesehen sein. Die Halbleiterbausteine sind beispielsweise Ball-Grid-Arrays (BGA).

Erfindungsgemäß sind die Halbleiterbausteine so orientiert auf der Leiterplatte angeordnet, dass der erste und der zweite Rand der Halbleiterbausteine parallel zur zweiten Richtung verlaufen und der erste Rand der zweiten Halbleiterbausteine in die entgegengesetzte Richtung weist wie der erste Rand der ersten Halbleiterbausteine. Somit ist auf jeder Leiterplattenfläche die Orientierung der darauf angeordneten Halbleiterbausteine einheitlich. Jedoch sind die rückseitigen Halbleiterbausteine um 180 Grad gespiegelt zu den vorderseitigen Halbleiterbausteinen angeordnet. Dies bedeutet, dass dann, wenn die vorderseitigen Halbleiterbausteine mit der Flächennormalen des ersten Randes (d.h. der ersten Randfläche) in die positive x-Richtung weisen, die ersten Ränder der rückseitigen Halbleiterbausteine in die negative x-Richtung weisen, und zwar betrachtet von der Vorderseite der Leiterplatte her, das heißt aus der gleichen Richtung wie bei Draufsicht auf die Vorderseite der Leiterplatte. Somit weisen der erste Rand der ersten, vorderseitigen Halbleiterbausteine und der erste Rand der zweiten, rückseitigen Halbleiterbausteine in zueinander entgegengesetzte Richtungen. Der positiven x-Richtung sind somit die ersten Ränder der Halbleiterbausteine auf der Vorderseite und die zweiten Ränder der Halbleiterbausteine auf der Rückseite der Leiterplatte zugewandt. Die Richtung eines Randes ist durch die zum Äußeren des Halbleiterbausteins weisende Flächennormale einer entsprechenden Randfläche oder eines entsprechenden Bereichs am Rand des Halbleiterbausteins vorgegeben.

Erfindungsgemäß sind die in dieser Weise orientierten Halbleiterbausteine so entlang der ersten Richtung zueinander versetzt aufgereiht, dass entlang der ersten Richtung zwischen jeweils zwei Halbleiterbausteinen, die auf der ersten Hauptfläche der Leiterplatte zueinander benachbart angeordnet sind, auf der Leiterplatte jeweils ein zweiter Halbleiterbaustein angeordnet ist, dessen Grundfläche auf der zweiten Hauptfläche der Leiterplatte mit den Grundflächen der jeweiligen ersten Halbleiterbausteine auf der Leiterplatte entlang der ersten Richtung jeweils bereichsweise überlappt. Die beiden Hauptflächen der Leiterplatte sind die Vorderseite und die Rückseite der Leiterplatte oder umgekehrt. Die Grundflächen der vorderseitigen und rückseitigen Halbleiterchips sind gegeneinander entlang der ersten Richtung versetzt, und zwar nur soweit, dass die Grundflächen der vorderseitigen Halbleiterbausteine und die Grundflächen der rückseitigen Halbleiterbausteine einander teilweise überlappen. Die Grundflächen der rückseitigen Halbleiterbausteine überbrücken somit entlang der ersten Richtung x auch den Zwischenraum zwischen zwei jeweiligen vorderseitigen Halbleiterbausteinen. Somit ist zwischen jeweils zwei ersten, vorderseitigen Halbleiterbausteinen ein zweiter, rückseitiger Halbleiterbaustein angeordnet.

Erfindungsgemäß ist weiterhin vorgesehen, dass die in der ersten Richtung aufgereihten ersten und zweiten Halbleiterbausteine so zueinander versetzt sind, dass in der ersten Richtung jeweils die Gruppe der ersten Kontaktanschlüsse eines zweiten Halbleiterbausteins mit der Gruppe der ersten Kontaktanschlüsse des einen ersten Halbleiterbausteins zur Deckung kommt und ebenso die Gruppe der zweiten Anschlüsse des zweiten Halbleiterbausteins mit der Gruppe der zweiten Kontaktanschlüssen des anderen ersten Halbleiterbausteins zur Deckung kommt. Somit sind die vorderseitigen und rückseitigen Halbleiterbausteine so zueinander versetzt angeordnet, dass deren Gruppen von ersten und zweiten Kontaktanschlüssen, von denen auf jedem (ersten oder zweiten) Halbleiterbaustein jeweils eine Gruppe vorhanden ist, jeweils an den gleichen seitlichen Positionen angeordnet sind wie auf der Gegenseite der Leiterplatte. Somit ist die Gruppe von ersten Kontaktanschlüssen eines auf der Rückseite montierten (zweiten) Halbleiterbausteins an derselben oder ungefähr derselben Position seitlich entlang der rückseitigen Leiterplattenfläche angeordnet wie die entsprechende Gruppe von ersten Kontaktanschlüssen eines der beiden ersten Halbleiterchips, deren Grundfläche sich mit derjenigen des rückseitigen zweiten Halbleiterbausteins teilweise überlappt und die auf der vorderseitigen Leiterplattenfläche angeordnet sind. Bei dem anderen der ersten vorderseitigen Halbleiterbaustein, dessen Grundfläche sich bereichsweise mit derjenigen des rückseitigen zweiten Halbleiterbausteins überschneidet, ist die Position von dessen Gruppe von zweiten Kontaktanschlüssen entlang der Leiterplattenfläche identisch mit derjenigen der Gruppe von zweiten Kontaktanschlüssen des rückseitigen zweiten Halbleiterbausteins. Wird dieses Verbindungsprinzip auf eine Reihe von mehreren Halbleiterbausteinen angewandt, so entsteht eine Folge von jeweils gegeneinander seitlich versetzt zueinander angeordneten Halbleiterbausteinen, wobei die aufgereihten Halbleiterbausteine auf beiden Seiten der Leiterplatte abwechselnd jeweils ein Stück in Richtung einer etwa (positiven) ersten Richtung versetzt angeordnet sind. Abgesehen von höchstens einer Gruppe von Kontaktanschlüssen eines ersten und eines letzten Halbleiterbausteins dieser Aufreihung von Halbleiterbausteinen sind sämtliche Gruppen von Kontaktanschlüssen der Halbleiterbausteine an denselben Positionen angeordnet wie auf der jeweiligen gegenüberliegenden Leiter plattenseite. Dies ermöglicht kürzestmögliche Verbindungswege zwischen den Gruppen von Anschlusskontakten auf Vorderseite und Rückseite. Insbesondere können im Bereich der Aufreihung von Halbleiterchips die vorderseitigen und die rückseitigen Halbleiterbausteine durch kürzestmögliche Leitungswege angesteuert werden, deren Verzweigungsknoten im wesentlichen an denselben lateralen Positionen angeordnet sind wie die Kontaktanschlüsse der Halbleiterbausteine selbst. Dadurch können von Leiterbahnen, die in einer inneren Leiterbahnebene der Leiterplatte verlaufen, zur Oberseite und zur Rückseite der Leiterplatte hin jeweils elektrische Verbindungen durch die übrigen Ebenen der Leiterplatte durchgeführt werden, ohne dass nennenswerte laterale, das heißt parallel zur Leiterplattenhauptfläche verlaufende Leitungswege erforderlich sind. Der erfindungsgemäße Aufbau des elektronischen Bauteils ist verträglich mit der herkömmlichen Fly-By-Technologie, führt darüber hinaus trotz oder gerade wegen der seitlich versetzten Anordnung der vorderseitigen und rückseitigen Halbleiterbausteine zu einer Verkürzung der erforderlichen Leiterbahnlängen zum Ansteuern der jeweiligen vorderseitigen und rückseitigen Halbleiterbausteine. Gegenüber den herkömmlich aus Platzgründen gewählten Bausteinanordnungen, bei der die seitlichen Positionen der Halbleiterbausteine auf Vorderseite und Rückseite der Leiterplatte identisch sind (bis auf die Orientierung der Halbleiterbausteine selbst), ermöglicht die erfindungsgemäße versetzte Anordnung der vorderseitigen und rückseitigen Halbleiterbausteine entlang einer oder mehrerer Reihen entlang einer vorgegebenen Richtung dazu, dass das elektronische Bauteil insgesamt wegen der erfindungsgemäß noch kürzer gestaltbaren Verzweigungsleitungen bei noch höheren Taktfrequenzen als herkömmliche elektronische Bauteile betreibbar ist.

Vorzugsweise sind die zweiten, auf der Rückseite angeordneten Halbleiterbausteine mittig zwischen zwei jeweiligen ersten Halbleiterbausteinen auf der Vorderseite angeordnet. Insbesondere bei den üblicherweise symmetrisch angeordneten beiden Gruppen von Kontaktanschlüssen jedes Halbleiterbausteins können die jeweiligen Gruppen von Kontaktanschlüssen deckungsgleich übereinander angeordnet werden, so dass zumindest bezüglich der ersten und zweiten Gruppe von Kontaktanschlüssen insgesamt keine lateralen Entfernungen innerhalb der Leiterplatte zu überbrücken sind. Die Größe der seitlichen Versetzung jeweils zweier auf entgegengesetzten Außenseiten der Leiterplatte angeordneten Halbleiterbausteinen entspricht dann dem Abstand beider Gruppen von Kontaktanschlüssen auf dem jeweiligen Halbleiterbaustein.

Vorzugsweise ist vorgesehen, dass innerhalb der Leiterplatte die ersten Kontaktanschlüsse des jeweiligen zweiten Halbleiterbausteins, der in seitlicher Richtung zwischen zwei ersten Halbleiterbausteinen auf der entgegengesetzten Hauptfläche der Leiterplatte angeordnet ist, mit den ersten Kontaktanschlüssen des einen ersten Halbleiterbausteins kurzgeschlossen sind und die zweiten Kontaktanschlüsse des betreffenden zweiten Halbleiterbausteins mit den zweiten Kontaktanschlüssen des anderen ersten Halbleiterbausteins kurzgeschlossen sind. Dementsprechend sind die beiden Gruppen von Kontaktanschlüssen jedes auf der Rückseite der Leiterplatte angeordneten zweiten Halbleiterbausteins mit jeweils einer Gruppe von Kontaktanschlüssen beider erster, auf der Vorderseite der Leiterplatte angeordnete Halbleiterchips verbunden, deren Grundfläche eines teilweise mit dem betreffenden zweiten Halbleiterbaustein überlappen. Der eine dieser beiden ersten Halbleiterbausteine ist in der Weise versetzt angeordnet, dass seine Gruppe von ersten Kontaktanschlüssen in Richtung parallel zur Leiterplatte in derselben oder ungefähr derselben Position angeordnet ist wie die entsprechende Gruppe von ersten Kontaktanschlüssen des zweiten Halbleiterchips auf der Leiterplattenrückseite. Der andere erste Halbleiterchip ist so versetzt angeordnet, dass dessen Gruppe von zweiten Kontaktanschlüssen in der gleichen Position parallel zur Leiterplatte angeordnet ist wie die entsprechende Gruppe von zweiten Kontaktanschlüssen des zweiten Halbleiterchips auf der Leiterplattenrückseite. Die Grundflächen der beiden ersten Halbleiterchips der Menge von ersten Halbleiterchips, die auf der Leiterplattenoberseite angeordnet sind, überlappt daher somit jeweils maximal zur Hälfte mit den Grundflächen des in seitlicher Richtung zwischen ihnen, jedoch auf der Leiterplattenrückseite angeordneten betreffenden zweiten Halbleiterchips.

Vorzugsweise ist vorgesehen, dass die Leiterplatte Leiterbahnen aufweist, die einen ersten Leitungsbus und einen zweiten Leitungsbus bilden, wobei der erste Leitungsbus die ersten Kontaktanschlüsse aller Halbleiterbausteine der Mehrzahl von Halbleiterbausteinen untereinander verbindet und der zweite Leitungsbus die zweiten Kontaktanschlüsse aller Halbleiterbausteine der Mehrzahl von Halbleiterbausteinen untereinander verbindet. Jede Leitung des ersten oder zweiten Leitungsbusses kontaktiert daher jeden der ersten und zweiten Halbleiterbausteine, indem eine Verzweigung zu dessen Kontaktanschluss führt. Bei den Leitungen des ersten Leitungsbusses führen diese Verzweigungen zu Kontaktanschlüssen, die jeweils in der Gruppe der ersten Kontaktanschlüsse des betreffenden (ersten oder zweiten) Halbleiterchips angeordnet sind. Bei den Leitungen des zweiten Leitungsbusses führen die Verzweigungen zu jeweiligen Kontaktanschlüssen, die zur Gruppe der zweiten Kontaktanschlüsse gehören und daher im zweiten Feld von Kontaktanschlüssen angeordnet sind, das sich näher an dem betreffenden zweiten Rand des Halbleiterbausteins (als an dem ersten Rand) befindet.

Vorzugsweise ist vorgesehen, dass der erste Leitungsbus innerhalb der Leiterplatte angeordnete Kontaktlochfüllungen umfasst, mithilfe derer die auf den zueinander entgegengesetzten Hauptflächen der Leiterplatte deckungsgleich angeordneten Gruppen von ersten Kontaktanschlüssen der ersten und zweiten Halbleiterbausteine kontaktiert sind. Die Kontaktlochfüllungen (vias) führen durch dielektrische Schichten zwischen den Leiterbahnebenen der Leiterplatte hindurch; zumindest jeweils eine Kontaktlochfüllung pro erstem und pro zweitem Halbleiterbaustein ist vorgesehen, wenn die Leiterbahnebene, in der der erste Leitungsbus verläuft, eine innere Leiterbahnebene der Leiterplatte ist. Darüber hinaus können die zu den einzelnen Halbleiterbausteinen anführenden Leitungszweige natürlich noch weitere leitende Strukturen umfassen, die jedoch nur noch kleine Distanzen parallel zur Leiterplatte überbrücken müssen.

Vorzugsweise ist ferner vorgesehen, dass der zweite Leitungsbus innerhalb der Leiterplatte angeordnete Kontaktlochfüllungen umfasst, mithilfe derer die auf den zueinander entgegengesetzten Hauptflächen der Leiterplatte deckungsgleich angeordneten Gruppen von zweiten Kontaktanschlüssen der ersten und zweiten Halbleiterbausteine kontaktiert sind. Dementsprechend umfasst auch jede Leitung des zweiten Leitungsbusses jeweils mindestens eine Kontaktlochfüllung pro erstem und pro zweitem Halbleiterbaustein, sofern der zweite Leitungsbus in einer mittleren Leiterbahnebene angeordnet ist.

Vorzugsweise ist vorgesehen, dass jeder zweite Halbleiterbaustein sich in seitlicher Richtung über einen Abstand zwischen zwei ersten Halbleiterbausteinen erstreckt und die Grundfläche der zwei ersten Halbleiterbausteine bereichsweise überlappt, wobei der Bereich der Überlappung kleiner ist als die Hälfte der Grundfläche des jeweiligen ersten Halbleiterbausteins. Der Abstand zwischen beiden ersten Halbleiterbausteinen, die auf der Vorderseite unmittelbar benachbart zueinander angeordnet sind, wird vorzugsweise so gewählt, dass die einander zugewandten Gruppen von ersten Kontaktanschlüssen des einen Halbleiterchips und von zweiten Kontaktanschlüssen des anderen Halbleiterchips auf der Leiterplattenvorderseite in einem Abstand zueinander angeordnet sind, der dem Abstand zwischen der Gruppe von ersten Kontaktanschlüssen und der Gruppe von zweiten Kontaktanschlüssen jedes Halbleiterbausteins entspricht. Dadurch kann auf der Leiterplattenrückseite ein zweiter Halbleiterbaustein mit seinen jeweiligen Gruppen von ersten und zweiten Kontaktanschlüssen deckungsgleich angeordnet werden; eine Gruppe von ersten Kontaktanschlüssen ist dann deckungsgleich (das heißt in seitlicher Richtung in derselben Position) angeordnet wie die Gruppe von ersten Kontaktanschlüssen des einen, auf der Oberseite angeordneten nächsten Halbleiterbausteins. Entsprechend sind auch die Kontaktanschlüsse der zweiten Gruppe des rückseitig angeordneten Halbleiterbausteins in der gleichen lateralen Position angeordnet wie die Gruppe von zweiten Kontaktanschlüssen des anderen, auf der Oberseite angeordneten nächsten Halbleiterbausteins.

Vorzugsweise ist vorgesehen, dass die zweiten Halbleiterbausteine bezüglich der zweiten Richtung in derselben Position wie die ersten Halbleiterbausteine auf der Leiterplatte angeordnet sind. Sämtliche erste und zweite Halbleiterbausteine, das heißt vorderseitig und rückseitig angeordnete Halbleiterbausteine der Mehrzahl von Halbleiterbausteinen besitzen somit hinsichtlich der zweiten Richtung, parallel zu den Hauptflächen der Leiterplatte jeweils dieselben Koordinaten und auch dieselbe Orientierung. Letzteres bedeutet, dass jeweils dieselbe Kante aller erster und zweiter Halbleiterbausteine derselben Richtung, beispielsweise der positiven zweiten Richtung zugewandt ist. Wäre eine Ecke jedes Halbleiterbausteins, die sich dort befindet, wo jeweils der erste Rand und diese Kante zusammenstoßen, mit einer Markierung markiert, so würde bei jedem ersten und auch zweiten Halbleiterchip diese Markierung in Richtung der positiven zweiten Richtung weisen. Alle Halbleiterbausteine sind somit in der gleichen Position bezüglich der zweiten Richtung angeordnet, jedoch entlang der ersten Richtung, parallel zu der die Hauptflächen der Leiterplatte ebenfalls verlaufen, versetzt zueinander aufgereiht.

Vorzugsweise ist vorgesehen, dass die Leiterplatte eine mehrlagige Leiterplatte ist, die mehrere Leiterbahnebenen aufweist, wobei der erste und der zweite Leitungsbus in zumindest einer inneren Leiterbahnebene verlaufen. Der erste und der zweite Leitungsbus können in derselben Leiterbahnebene verlaufen oder auf mehrere innere Leiterbahnebenen verteilt sein. Es ist zwar nicht notwendig, aber vorteilhaft, wenn die Leitungsbusse in einer einzigen inneren, mittleren Leiterbahnebene verlaufen, da dann die Leitungswege in Richtung senkrecht zur Leiterplatte, durch welche die Kontaktanschlüsse der ersten und zweiten Halbleiterbausteine angeschlossen werden, mit geringerem Aufwand gleich lang gewählt werden können.

Vorzugsweise ist vorgesehen, dass die ersten und die zweiten Kontaktlochfüllungen der Leitungsbusse in Bereichen der Lei terplatte angeordnet sind, in denen sich jeweils die Grundfläche eines ersten Halbleiterbausteins und die Grundfläche eines zweiten Halbleiterbausteins überlappen. Hierbei überlappen nicht nur die Grundflächen, das heißt die seitlichen Abmessungen jeweils eines ersten und eines zweiten bzw. eines vorderseitig und eines rückseitig auf der Leiterplatte montierten Halbleiterbausteins, sondern in dem Überlappungsbereich auch die Positionen der jeweiligen, einander korrespondierenden Gruppen von Kontaktanschlüssen der Halbleiterbausteine. Bezüglich der Gruppen erster und zweiter Kontaktanschlüsse ist diese seitliche Überlappung so groß, dass – bis auf die interne Verteilung von Kontaktanschlüssen innerhalb des jeweiligen Feldes von Kontaktanschlüssen – die Positionen des betreffenden Feldes von ersten oder zweiten Kontaktanschlüssen auf beiden Hauptflächen der Leiterplatte in lateraler Richtung gleich sind. Somit können parallel zur Leiterplatte verlaufende Verbindungsstrecken zwischen den Verzweigungspunkten und den Kontaktanschlüssen der Halbleiterbausteine auf das geringst mögliche Maß reduziert werden. Dies wird am einfachsten dadurch erreicht, dass die Kontaktlochfüllungen allesamt oder größtenteils in den Bereich der seitlichen Abmessung der Leiterplatte angeordnet sind, in dem jeweils die Felder von Kontaktanschlüssen jeweils eines oberseitig angebrachten und eines unterseitig angebrachten Halbleiterbausteins zur Deckung kommen.

Vorzugsweise ist vorgesehen, dass die ersten und die zweiten Kontaktlochfüllungen des ersten Leitungsbusses in Bereichen der Leiterplatte angeordnet sind, in denen jeweils die Gruppe von ersten Kontaktanschlüssen eines ersten Halbleiterbausteins in seitlicher Richtung deckungsgleich mit der Gruppe von ersten Kontaktanschlüssen eines zweiten Halbleiterbausteins angeordnet ist.

Ferner ist vorzugsweise vorgesehen, dass die ersten und die zweiten Kontaktlochfüllungen des zweiten Leitungsbusses in Bereichen der Leiterplatte angeordnet sind, in denen jeweils die Gruppe von zweiten Kontaktanschlüssen eines ersten Halbleiterbausteins in seitlicher Richtung deckungsgleich mit der Gruppe von zweiten Kontaktanschlüssen eines zweiten Halbleiterbausteins angeordnet ist. Gemäß diesen Ausführungsformen befinden sich die Kontaktlochfüllungen des zweiten Leitungsbusses jeweils an anderen seitlichen Positionen der Leiterplatte als die Kontaktlochfüllungen des ersten Leitungsbusses.

Im Übrigen wechseln entlang der ersten Richtung jeweils die Positionen, in denen jeweils eine Gruppe von ersten Kontakten je eines oberen und eines unteren Halbleiterbausteins angeordnet sind, mit Positionen ab, in denen jeweils eine Gruppe von zweiten Kontaktanschlüssen je eines oberen und eines unteren Halbleiterbausteins angeordnet sind. Die räumliche Trennung von Kontaktanschlüssen, die durch den ersten Leitungsbus anzusteuern sind, von denjenigen Kontaktanschlüssen, die durch den zweiten Leitungsbus anzusteuern sind, führt zu einer Entflechtung der internen Verschaltung innerhalb der Leiterplatte und somit zu einer Vereinfachung des internen Leiterplattenaufbaus. Durch die räumliche Trennung der ersten und zweiten Kontaktanschlüsse sämtlicher Halbleiterchips voneinander wird somit ein besonders einfacher Leiterplattenverlauf ermöglicht, der weitaus mehr Spielraum lässt für Designgestaltungen und andere Kriterien als bei einem herkömmlichen elektronischen Bauelement.

Vorzugsweise ist vorgesehen, dass die Leiterplatte eine Kontaktleiste aufweist, die an einem ersten Rand der Leiterplat te entlang der ersten Richtung verläuft und eine Vielzahl von entlang der ersten Richtung aufgereihten Kontakten aufweist. Insbesondere im Falle eines als Speichermodul ausgebildeten Bauelements dient die Kontaktleiste zum Einführen des Bauelements in einen Adapter eines Motherboard oder einer anderen übergeordneten elektronischen Einheit.

Vorzugsweise ist vorgesehen, dass die Leiterplatte zwei voneinander abgewandte zweite Ränder aufweist, zwischen denen sich der erste Rand der Leiterplatte erstreckt. Jeder der zweiten Ränder grenzt an jeweils einer Ecke der Leiterplatte an den ersten Rand der Leiterplatte an, entlang dessen die Kontaktleiste der Leiterplatte angeordnet ist. Die Leiterplatte erstreckt sich somit entlang der ersten Richtung zwischen beiden zweiten Rändern und entlang der zweiten Richtung von dem ersten Rand bis zu einem weiteren Rand. Beispielsweise sind die Halbleiterbausteine in Richtung parallel zur Kontaktleiste aufgereiht. Sie können aber ebenso in Richtung senkrecht zum Verlauf der Kontaktleiste aufgereiht sein; in diesem Fall besitzen jeweils Gruppen von Halbleiterbausteinen verschiedene Positionen entlang der Kontaktleiste, aber die Halbleiterbausteine jeder Gruppe untereinander jeweils dieselbe Position entlang der ersten Richtung. In jeder Gruppe sind die Halbleiterbausteine der betreffenden Gruppe dann in Richtung parallel zu den zweiten Rändern, das heißt senkrecht zum Verlauf der Kontaktleiste aufgereiht.

Vorzugsweise jedoch ist vorgesehen, dass die Halbleiterbausteine parallel zur Kontaktleiste auf entgegengesetzten Hauptflächen der Leiterplatte entlang der ersten Richtung versetzt zueinander aufgereiht sind, wobei die Leitungsbusse sich über einen Bereich der Leiterplatte erstrecken, der mindestens 80 Prozent des Abstandes zwischen beiden zweiten Rän dern der Leiterplatte entspricht. Dadurch kann ein Großteil der Breite der Leiterplatte für die Anordnung mindestens einer Aufreihung von Halbleiterchips, die sich in seitlicher Richtung bereichsweise überlappen, vorgesehen werden.

Vorzugsweise ist vorgesehen, dass das Bauteil zumindest zwei Gruppen von Halbleiterbausteinen aufweist, wobei die Halbleiterbausteine jeder Gruppe von Halbleiterbausteinen jeweils auf den beiden Hauptflächen der Leiterfläche einander bereichsweise überlappend angeordnet und durch jeweils einen ersten und einen zweiten Leitungsbus miteinander verschaltet sind. Hierbei sind zwei verschiedene Gruppen von Halbleiterbausteinen vorgesehen, wobei jede Gruppe erste, das heißt vorderseitig montierte Halbleiterbausteine und zweite, das heißt rückseitig montierte Halbleiterbausteine aufweist. Selbstverständlich sind Vorder- und Rückseite austauschbar.

Vorzugsweise ist vorgesehen, dass die Leitungsbusse jeder Gruppe von Halbleiterbausteinen jeweils in einem mittleren Bereich der Leiterplatte zwischen den beiden zweiten Rändern der Leiterplatte beginnen und in der Nähe jeweils eines der beiden zweiten Ränder der Leiterplatte enden. Dies ermöglicht eine symmetrische Anordnung zweier oder (einer Anzahl von 2n) Gruppen von Halbleiterbausteinen mit jeweils eigenem ersten und zweiten Leitungsbus. Vorzugsweise besitzt jede Gruppe die gleiche Anzahl von Halbleiterbausteinen.

Vorzugsweise ist vorgesehen, dass jeder Leitungsbus an eine Treiberschaltung angeschlossen ist. Für jeden ersten und zweiten Leitungsbus kann eine eigene Treiberschaltung vorgesehen sein. Die Treiberschaltungen können beispielsweise Treiber eines Registers sein.

Es kann vorgesehen sein, dass jeder Leitungsbus an Kontaktanschlüssen eines letzten Halbleiterbausteins endet. Sofern mehrere Gruppen von Halbleiterbausteinen vorgesehen sind, die jeweils einen eigenen ersten und zweiten Leitungsbus besitzen, endet der jeweilige Leitungsbus an dem letzten, beispielsweise äußersten Halbleiterbausteins der betreffenden Gruppe von Halbleiterbausteinen.

Alternativ kann vorgesehen sein, dass jeder Leitungsbus an Abschlusswiderständen endet. Die Abschlusswiderstände, die zur Terminierung der Leitungsbusse dienen, verhindern eine Rückreflexion von elektrischen Signalen und besitzen daher einen in geeigneter Weise gewählten elektrischen Widerstand.

Vorzugsweise ist vorgesehen, dass die Leitungsbusse jeweils Steuerleitungen und Adressleitungen umfassen. Über die Steuerleitungen werden Steuersignale, beispielsweise Schreibbefehle oder Lesebefehle übermittelt und über die Adressleitungen werden Speicheradressen zum Einschreiben von Daten, Auslesen von Daten oder Wiederauffrischen von Speicherzellen übermittelt.

Vorzugsweise ist vorgesehen, dass die Halbleiterbausteine durch die Leitungen des Adressbusses parallel zueinander verschaltet sind. Dies wird durch die Verwendung der Fly-By-Technologie gewährleistet, bei der die Leitungen der Leitungsbusse zwischen den beidseitig angebrachten Halbleiterchips hindurchführen und die entlang des Leitungsverlaufs angeordneten Halbleiterchips jeweils durch nur kurze Leitungszweige kontaktieren.

Vorzugsweise ist vorgesehen, dass die Leiterplatte für jeden Halbleiterbaustein separate Datenleitungen aufweist, an die der jeweilige Halbleiterbaustein angeschlossen ist. Somit sind für jeden Halbleiterbaustein eigene Datenleitungen vorgesehen, wohingegen die Steuerbefehle und die Adressbefehle durch einen gemeinsamen Datenbus (verteilt auf den ersten und zweiten Leitungsbus) übermittelt werden, der jeweils nur sehr kurze Verzweigungen zu den jeweiligen Kontaktanschlüssen der Halbleiterbausteine aufweist, übermittelt werden.

Vorzugsweise ist vorgesehen, dass jeder erste und zweite Halbleiterbaustein, der an der ersten oder zweiten Hauptfläche der Leiterplatte angebracht ist, jeweils mindestens einen weiteren Halbleiterbaustein trägt. Bei dieser Weiterbildung können weitere Halbleiterbausteine über dieselbe Leiterplatte angesteuert werden. Sie sind jedoch nicht unmittelbar an der Leiterplatte befestigt, sondern an einem derjenigen Halbleiterbausteine, die unmittelbar an der Leiterplatte befestigt sind.

Vorzugsweise ist vorgesehen, dass die Halbleiterbausteine gehäuste Halbleiterchips sind. Die Gehäuse können beispielsweise Ball-Grid-Arrays (BGA) sein. Ferner ist vorzugsweise vorgesehen, dass die Halbleiterbausteine jeweils einen integrierten Halbleiterspeicher aufweisen. Die integrierten Halbleiterspeicher können insbesondere flüchtige Schreib-Lese-Speicher sein, beispielsweise DRAMs (Dynamic Random Access Memories).

Vorzugsweise ist vorgesehen, dass die Halbleiterbausteine einen nicht-quatratischen Grundriss besitzen, wobei sie eine größere und eine kleinere laterale Abmessung besitzen und wobei der erste und der zweite Rand der Halbleiterbausteine jeweils die größere Abmessung vorgeben und der Abstand zwischen dem ersten und dem zweiten Rand der kleineren Abmessung ent spricht. Die kleinere Abmessung entspricht beispielsweise der Länge derjenigen Kante, die in die positive zweite Richtung weisend zwischen dem ersten und dem zweiten Rand des jeweiligen Halbleiterbausteins verläuft.

Vorzugsweise ist vorgesehen, dass das elektronische Bauteil ein Speichermodul ist. Ebenso kann jedoch vorgesehen sein, dass das elektronische Bauteil eine Speichereinheit eines mobilen Gerätes, beispielsweise eines Handys ist.

Die Erfindung wird ferner gelöst durch ein Verfahren zum Herstellen eines elektronischen Bauteils, das die folgenden Schritte aufweist:

a) Bereitstellen einer Leiterplatte, die eine erste Hauptfläche und eine von der ersten Hauptfläche abgewandte zweite Hauptfläche aufweist, die sich entlang einer ersten und einer zweiten Richtung erstrecken und auf denen Halbleitersteine montierbar sind, und Bereitstellen einer Mehrzahl untereinander gleichartiger Halbleiterbausteine,
– wobei jeder Halbleiterbaustein eine Außenfläche, die sich von einem ersten Rand des Halbleiterbausteins bis zu einem entgegengesetzten zweiten Rand des Halbleiterbausteins erstreckt, und Kontaktanschlüsse aufweist, die im Bereich der Außenfläche vorgesehen sind und in zwei Gruppen von Kontaktanschlüssen auf der Außenfläche angeordnet sind,
– wobei jeweils eine Gruppe von ersten Kontaktanschlüssen in einem Bereich der Außenfläche des Halbleiterbausteins angeordnet ist, der näher an dem ersten Rand des Halbleiterbausteins angeordnet ist, und wobei jeweils eine Gruppe von zweiten Kontaktanschlüssen in einem Bereich der Außenfläche des Halbleiterbausteins angeordnet ist, der näher an den zweiten Rand des Halbleiterbausteins angeordnet ist, und
b) Montieren der Halbleiterbausteine auf der Leiterplatte, wobei erste Halbleiterbausteine der Mehrzahl von Halbleiterbausteinen auf der ersten Hauptfläche und zweite Halbleiterbausteine der Mehrzahl von Halbleiterbausteinen auf der zweiten Hauptfläche der Leiterplatte in der Weise montiert werden,
– dass der erste und der zweite Rand aller Halbleiterbausteine parallel zur zweiten Richtung verlaufen und dass der erste Rand der zweiten Halbleiterbausteine in die entgegengesetzte Richtung weist wie der erste Rand der ersten Halbleiterbausteine, und
– dass bezüglich der ersten Richtung in einer Position zwischen jeweils zwei ersten Halbleiterbausteinen, die auf der ersten Hauptfläche der Leiterplatte zueinander benachbart angeordnet sind, auf der zweiten Hauptfläche der Leiterplatte jeweils ein zweiter Halbleiterbaustein angeordnet ist, dessen Grundfläche auf der Leiterplatte mit den Grundflächen der jeweiligen ersten Halbleiterbausteine entlang der ersten Richtung jeweils bereichsweise überlappt, und
– dass in seitlicher Richtung jeweils die Gruppe von ersten Kontaktanschlüssen des zweiten Halbleiterbausteins mit der Gruppe von ersten Kontaktanschlüssen des einen der beiden ersten Halbleiterbausteins zur Deckung kommt und die Gruppe der zweiten Kontaktanschlüsse des zweiten Halbleiterbausteins mit der Gruppe von zweiten Kontaktanschlüssen des anderen der beiden ersten Halbleiterbausteins zur Deckung kommt.

Insbesondere ist vorgesehen, dass mithilfe dieses Verfahrens ein elektronisches Bauteil nach einem der Ansprüche 1 bis 31 hergestellt wird.

Die Erfindung wird nachstehend mit Bezug auf die Figuren beschrieben. Es zeigen:
1 eine schematische Draufsicht auf ein erfindungsgemäßes elektronisches Bauteil,
2 eine perspektivische schematische Ansicht eines Halbleiterbausteins,
3 eine schematische, ausschnittsweise Querschnittsansicht des erfindungsgemäßen elektronischen Bauteils aus 1,
4 eine Detailansicht zu 3,
5 eine Ausführungsform des erfindungsgemäßen elektronischen Bauteils und
6 eine weitere Ausführungsform des erfindungsgemäßen elektronischen Bauteils.
1 zeigt eine schematische Draufsicht auf ein erfindungsgemäßes elektronisches Bauteil 3, das eine elektronische Leiterplatte 2 aufweist, die in 1 in der Draufsicht auf ihre Hauptfläche 2a dargestellt ist. Das elektronische Bauteil 3 kann ein Speichermodul, aber ebenso eine Speichereinheit eines mobilen Gerätes wie beispielsweise eines Handys sein. Das elektronische Bauteil kann aber ebenso eine beliebige andere elektronische Einheit sein, die eine beidseitig mit Halbleiterbausteinen 1 bestückte Leiterplatte aufweist.
Auf der in 1 dargestellten ersten Hauptfläche 2a der Leiterplatte 2 sind Halbleiterbausteine 1, nämlich erste Halbleiterbausteine 11 angeordnet. Auf der zweiten Hauptfläche der Leiterplatte 2 sind weitere Halbleiterbausteine 1, nämlich zweite Halbleiterbausteine 12 angeordnet, die in 1 gestrichelt dargestellt sind. Die Halbleiterbausteine 1 sind auf der Leiterplatte 2 so angeordnet, dass sie in Bezug auf eine erste Richtung x, entlang derer sich die Hauptflächen der Leiterplatte 2 erstrecken, aufgereiht sind, und entlang einer zweiten Richtung y, entlang derer sich die Hauptflächen ebenfalls erstrecken, in jeweils derselben Position angeordnet sind. Wie in 1 erkennbar ist, überlappen sich die Grundflächen 21 der ersten Halbleiterbausteine 11, die auf der ersten Hauptfläche 2a angeordnet sind, mit den Grundflächen 22 der zweiten Halbleiterbausteine 12, die auf der entgegengesetzten Hauptfläche der Leiterplatte 2 angeordnet sind. Insbesondere sind die Halbleiterbausteine so angeordnet, dass sich die Grundfläche jeweils eines zweiten Halbleiterbausteins 12 teilweise mit der Grundfläche zumindest eines ersten Halbleiterbausteins 11 überschneidet. Die in 1 dargestellte erfindungsgemäße Anordnung von Halbleiterbausteinen ermöglicht eine einfachere Verschaltung von Halbleiterbausteinen, die jeweils zwei Gruppen von Kontaktanschlüssen aufweisen wie in 2 dargestellt, und ermöglicht außerdem, das elektronische Bauteil bei höheren Taktfrequenzen als herkömmliche elektronische Bauteile zu betreiben, beispielsweise oberhalb von 800 Megahertz.
In 1 ist eine Ecke jedes ersten 11 und zweiten Halbleiterbausteinen 12 mit einer Markierung versehen, welche die Orientierung des betreffenden Halbleiterbausteins kennzeichnet. Sie befindet sich in 1 bei den auf der ersten Hauptfläche 2a angeordneten ersten Halbleiterbausteinen 11 an der oberen rechten Ecke und bei den zweiten Halbleiterbausteinen, die gestrichelt dargestellt auf der entgegengesetzten Hauptfläche angeordnet sind, an der in 1 links oben dargestellten Ecke. Dadurch wird verdeutlicht, wie die ersten Halbleiterbausteine 11 und die zweiten Halbleiterbausteine 12 zueinander orientiert auf der Leiterplatte angeordnet sind. Sämtliche Halbleiterbausteine 1 sind untereinander baugleich. Insbesondere sind die ersten Halbleiterbausteine 11 baugleich mit den zweiten Halbleiterbausteinen 12.
2 zeigt eine schematische perspektivische Ansicht eines Halbleiterbausteins 1, der in entsprechender Stückzahl auf die beiden Hauptflächen der Leiterplatte anzuordnen ist, und zwar in möglichst höher Packungsdichte auf möglichst geringer Leiterplattenfläche. Der Halbleiterbaustein 1 ist beispielsweise ein gehäuster Halbleiterchip und weist somit eine integrierte Halbleiterschaltung auf. Der Halbleiterbaustein ist insbesondere ein Ball-Grid-Array (BGA) oder ein anderer Baustein. In jedem Fall besitzt er zwei Felder bzw. Gruppen von Kontaktanschlüssen, nämlich eine Gruppe von ersten Kontaktanschlüssen 6 und eine Gruppe von zweiten Kontaktanschlüssen 7. Beide Gruppen von Kontaktanschlüssen sind in einer Außenfläche 4 angeordnet, mit der der Halbleiterbaustein 1 an der Leiterplatte zu montieren ist.
Der Halbleiterbaustein 1 besitzt einen Grundriss beziehungsweise eine Grundfläche mit vorzugsweise nicht-quadratischem Querschnitt, wobei die kleinere seitliche Abmessung beispielsweise mit a und die größere seitliche Abmessung beispielsweise mit b gekennzeichnet ist. Entlang einer der beiden Abmessungen, beispielsweise entlang der Abmessung a, erstreckt sich der Halbleiterbaustein 1 von einem ersten Rand A bis zu einem entgegengesetzten zweiten Rand B. Dazwischen erstreckt sich die Außenfläche 4. In einem ersten Bereich der Außenfläche 4 ist die Gruppe von ersten Kontaktanschlüssen 6 angeordnet, wobei die Gruppe erster Kontaktanschlüsse 6 näher an den ersten Rand A angeordnet ist als an dem zweiten Rand B. Umgekehrt ist die Gruppe von zweiten Kontaktanschlüssen 7 näher an dem zweiten Rand B angeordnet als an dem ersten Rand A. Der in 2 dargestellte Halbleiterbaustein wird in der entsprechenden Stückzahl auf der in 1 dargestellten Leiterplatte 2 angeordnet und an ihr montiert, wobei die entlang der ersten Richtung x seitlich versetzte Anordnung solcher Halbleiterbausteine, die auf entgegengesetzten Hauptflächen der Leiterplatte montiert sind, eine vereinfachte elektrische Ansteuerung der Halbleiterbausteine durch die Leiterplatte ermöglicht.
3 zeigt eine schematische Querschnittsansicht des elektronischen Bauteils aus 1. Es ist die Querschnittsansicht entlang der ersten Richtung x parallel zur Leiterplatte und in Richtung z senkrecht dazu dargestellt. In der Schnittansicht erstreckt sich jeder der ersten 11 und zweiten Halbleiterbausteine 12 jeweils zwischen seinem ersten Rand A und seinem zweiten Rand B. Bei dem ersten Halbleiterbausteinen 11, die auf der ersten Hauptfläche 2a der Leiterplatte 2 angeordnet sind, weist der erste Rand A in 3 in die positive erste Richtung x, wohingegen bei den auf der zweiten Hauptfläche 2b angeordneten Halbleiterbausteinen 12 deren erster Rand A in die negative x-Richtung weist. Hingegen weist der zweite Rand B der zweiten Halbleiterbausteine 12 in die positive x-Richtung. Somit weist der erste Rand A der zweiten Halbleiterbausteine 12 in die entgegengesetzte Richtung wie der erste Rand A der ersten Halbleiterbausteine 11. Zwischen den ersten 11 und zweiten Halbleiterbausteinen 12 besteht kein Unterschied; sie sind untereinander baugleich, jedoch lediglich auf verschiedenen Hauptflächen 2a, 2b der Leiterplatte angeordnet. Jeder dieser Halbleiterbausteine 11, 12 kann noch eine oder mehrere weitere Halbleiterbausteine 50 tragen, wie am Beispiel des in 3 links dargestellten ersten Halbleiterbausteins 11 angedeutet. Hierauf wird im Folgenden nicht weiter eingegangen, um die weitere Figuren übersichtlich zu gestalten.
Auf der ersten Hauptfläche 2a sind jeweils zwei erste Halbleiterbausteine 11 einander benachbart angeordnet, und zwar in einem Abstand d. Dieser Abstand d ist auf die erfindungsgemäße Versetzung der auf der zweiten Hauptfläche 2b angeordneten zweiten Halbleiterbausteine 12 abgestimmt, und zwar in der Weise, dass der Abstand zwischen der Gruppe von ersten Kontaktanschlüssen 6 des einen der beiden ersten Halbleiterbausteins 11 und der Gruppe von zweiten Kontaktanschlüssen 7 des benachbarten ersten Halbleiterbausteins 11 genau dem Abstand zwischen beiden Gruppen von Kontaktanschlüssen 6, 7 auf einem einzelnen Halbleiterbaustein 12 entspricht. Dies ermöglicht es, die zweiten Halbleiterbausteine 12 auf der zweiten Hauptfläche 2b der Leiterplatte jeweils so zu den ersten Halbleiterbausteinen 11 versetzt anzuordnen, das die Kontaktanschlüsse 6, 7 jedes zweiten Halbleiterbausteins 12 mit demjenigen Kontaktanschlüssen 6, 7 der ersten Halbleiterbausteine 11, zwischen deren Grundflächen der jeweilige zweite Halbleiterbaustein 12 angeordnet ist, zur Deckung kommen. Dies bedeutet, dass die Gruppe von ersten Kontaktanschlüssen 6 jedes unteren Halbleiterbausteins 12 in lateraler Richtung x die gleiche Position besitzt wie die Gruppe von ersten Kontaktanschlüssen 6 des einen oberen Halbleiterbausteins 11, mit dessen Grundfläche sich die Grundfläche des zweiten Halbleiterbausteins 12 überschneidet. Dies bedeutet weiterhin, dass sich die Position der Gruppe zweiter Kontaktanschlüsse 7 des unteren Halbleiterbausteins 12 dieselbe ist wie die Position der zweiten Kontaktanschlüsse 7 eines weiteren oberen Halbleiterbausteins 11, mit dessen Grundfläche sich die Grundfläche des unteren Halbleiterbausteins 12 überschneidet.
Die erfindungsgemäße Anordnung von Halbleiterbausteinen auf der Leiterplatte hat den Vorteil, dass die Halbleiterbausteine 11, 12 durch einen Fly-By-Bus, der zwischen ihnen hindurch führt, mit kürzest möglichen Verzweigungsleitungen betreibbar ist. Hierzu ist in 3 schematisch eine erste und eine zweite Leiterbahnebene 13 dargestellt; in beiden Leiterbahnebenen 13 verläuft jeweils eine Vielzahl von Leiterbahnen 4. Die Leiterbahnen 4 führen somit in einer oder mehreren mittleren Leiterbahnebenen der Leiterplatte 2 zwischen den vorderseitigen 11 und rückseitigen Halbleiterbausteinen 12 hindurch. Schematisch dargestellte Verzweigungsknoten deuten an, von welchen Abschnitten der Leitungen 4 aus jeweils Kontaktlochfüllungen beziehungsweise Vias zu den Kontaktanschlüssen 6, 7 der jeweiligen Halbleiterbausteine 1 führen. Es ist in 3 zu erkennen, dass von den Leiterbahnen 4 einer unteren Leiterbahnebene 3 aus Kontaktlochfüllungen zu den ersten Kontaktanschlüssen 6 sowohl der vorderseitigen Halbleiterbausteine 11 als auch der rückseitigen Halbleiterbausteine 12 führen. Von den Leiterbahnen 4 einer weiteren, inneren Leiterbahnebene 13 gehen hingegen Kontaktlochfüllungen oder anderweitige, aus mehreren leitfähigen Strukturen ausgebildete Leitungswege aus, die zu den zweiten Kontaktanschlüssen 7 der ersten Halbleiterbausteine 11 und der zweiten Halbleiterbausteine 12 führen. Somit dienen die Leitungen beispielsweise eines ersten Leitungsbusses, der beispielsweise in der unteren Leiterbahnebene 13 angeordnet ist, ausschließlich zu ersten Kontaktanschlüssen sämtlicher Halbleiterbausteine, wohingegen die Leiterbahnen der anderen, in 3 beispielsweise oben dargestellten Leiterbahnebene ausschließlich die zweiten Kontaktanschlüsse 7 sämtlicher Halbleiterbausteine 11, 12 kontaktieren. Da die zweiten Kontaktanschlüsse 7 jeweils in einem separaten Kontaktfeld in der Nähe des jeweiligen Randes B (vergleiche 2), das heißt räumlich von dem Kontaktfeld für die Gruppe von ersten Kontaktanschlüsse 6 jedes Halbleiterbausteins getrennt angeordnet sind, besitzt die in 3 dargestellte Anordnung den Vorteil, dass auf der Oberseite und der Unterseite der Leiterplatte 2 jeweils die ersten Kontaktanschlüsse übereinander liegen und ebenso die zweiten Kontaktanschlüsse übereinander liegen. Daher sind nur verhältnismäßig kurze Leiterbahnstrecken parallel zur Leiterplattenfläche erforderlich, um beispielsweise die ersten Kontaktanschlüsse 6 sämtlicher erster und zweiter Halbleiterbausteine 11, 12 zu kontaktieren. Dies wäre anders, wenn wie bei herkömmlichen elektronischen Bauteilen die vorderseitigen und rückseitigen Halbleiterbausteine ohne Versetzung, das heißt an jeweils den gleichen Positionen innerhalb der Leiterplattenfläche angeordnet wären, oder wenn die ersten Ränder A der rückseitigen Halbleiterbausteine B ebenfalls in die positive x-Richtung weisen würden, entgegen der Darstellung der 3.
In 3 ebenso wie in der nachfolgend beschriebenen 4 sind die Leiterbahnen 14 mehrerer Leitungsbusse jeweils in verschiedenen Leiterbahnebenen 13 dargestellt, um die Darstellung übersichtlicher zu gestalten. Es ist jedoch festzuhalten, dass in der Praxis sowohl der Leitungsbus zum Ansteuern sämtlicher erster Kontaktanschlüsse 6 wie auch der Leitungsbus zum Ansteuern sämtlicher zweiter Kontaktanschlüsse 7 sich in derselben gemeinsamen Leiterbahnebene 13 befinden können.
4 zeigt eine vergrößerte Detailansicht zu 3. Insbesondere ist in 4 der innere Aufbau der Leiterplatte 2 detaillierter dargestellt. Wiederum ist der Querschnitt entlang der ersten lateralen Richtung x, entlang derer sich die beiden Hauptflächen 2a und 2b der Leiterplatte 2 erstrecken, und entlang der Normalenrichtung z dargestellt. Es sind insbesondere zwei Leiterbahnebenen 13 dargestellt, in denen Leiterbahnen 14 verlaufen, von denen in der Schnittansicht der 4 jeweils nur eine einzige Leiterbahn 14 erkennbar ist. Jedoch entspricht jede Leiterbahn 14 aus 4 jeweils einer Vielzahl von Leiterbahnen.
In 4 ist dargestellt, dass in der einen inneren Leiterbahnebene 13 ein erster Leitungsbus 15 verläuft, der zur Kontaktierung der jeweiligen Gruppe von ersten Kontaktanschlüssen 6 jedes ersten 11 und zweiten Halbleiterbausteins 12 dient. Dazu umfasst der erste Leitungsbus 15 zu jeder Leiterbahn 14 die in der zumindest einen inneren Leiterbahnebene 13 verläuft, erste Kontaktlochfüllungen 16a, die zu den ersten Kontaktanschlüssen 6 der auf der ersten Hauptfläche 2a angeordneten Halbleiterbausteine 11 führen, sowie zweite Kontaktlochfüllungen 16b, die zu den ersten Kontaktanschlüssen 6 der auf der zweiten Hauptfläche 2b angeordneten Halbleiterbausteine 12 führen. Die Mehrzahl von Halbleiterbausteinen 11, 12 ist außerdem an den ersten Leitungsbus 15 auch noch an den zweiten Leitungsbus 25 angeschlossen, dessen Leiterbahnen 14 in 4 der klareren Darstellung halber in einer weiteren Leiterbahnebene 13 dargestellt sind. Die Leitungen des zweiten Leitungsbusses 25 werden jedoch vorzugsweise in der gleichen Leiterbahnebene 13 ausgebildet wie die Leitungen des ersten Leitungsbusses 15. In 4 ist erkennbar, dass von den Leitungen des zweiten Leitungsbusses 25 erste Kontaktlochfüllungen 26a ausgehen, die zu den zweiten Kontaktanschlüssen 7 der auf der ersten Hauptfläche 2a angeordneten Halbleiterbausteine 11 führen. Ferner umfasst der zweite Leitungsbus 25 zweite Kontaktlochfüllungen 26a, die zu den zweiten Kontaktanschlüssen 7 der auf der zweiten Hauptfläche 2b angeordneten Halbleiterbausteinen 12 führen. Im Bereich der zweiten Kontaktlochfüllungen 26b des zweiten Leitungsbusses 25 ist die in 4 dargestellte Leiterbahn 14 des ersten Leitungsbusses 15 unterbrochen dargestellt; sie führt in lateraler Richtung um die Kontaktlochfüllung 26b herum oder ist in derselben Leiterbahnebene wie der zweite Leitungsbus 25 angeordnet, so dass sich die Kontaktlochfüllung 26b und die Leiterbahn 14 des ersten Leitungsbusses 15 nicht im Wege sind. Anhand des Leitungsverlaufs in 4 ist erkennbar, dass von dem ersten Leitungsbus 15 ausgehend, das heißt in 4 von der unten dargestellten inneren Leiterbahnebene 13 aus, die ersten Kontaktanschlüsse 6 sämtlicher Halbleiterbausteine 1, und zwar sowohl der vorderseitigen Halbleiterbausteine 11 als auch der rückseitigen Halbleiterbausteine 12, angesteuert werden und leitend miteinander verbunden werden. Ebenso werden durch die Leiterbahnen 14 des zweiten Leitungsbusses 25, der in 4 der Übersichtlichkeit halber in einer anderen Höhe dargestellt ist, sämtliche zweiten Kontaktanschlüsse 7 der Halbleiterbausteine 11, und zwar ebenfalls sowohl der vorderseitigen Halbleiterbausteine 11 als auch der rückseitigen Halbleiterbausteine 12 kontaktiert. Im Gegensatz zu herkömmlichen elektronischen Bauteilen kommen die jeweils einander entsprechenden Gruppen von Kontaktanschlüssen, beispielsweise von ersten Kontaktanschlüssen 6 der vorderseitig und rückseitig auf der Leiterplatte angeordneten Halbleiterbausteine, zur Deckung, so dass die in 4 schematisch durch die Kontaktlochfüllungen 16a, 16b, 26a, 26b vereinfacht dargestellten Leitungszweige zu den einzelnen Halbleiterbausteinen 11, 12 bedeutend kürzer gewählt werden können als bei herkömmlichen elektronischen Bauteilen, weil längere laterale Wegstrecken der Verzweigungsleitungen parallel zur Leiterplattenfläche weitgehend entfallen. Allenfalls innerhalb des Bereichs der Leiterplattenfläche, innerhalb de ren sich das jeweilige Kontaktfeld für die Gruppe von ersten beziehungsweise zweiten Kontaktanschlüssen 6, 7 erstreckt, sind noch geringfügige laterale Versetzungen erforderlich, um jeweils die richtigen individuellen ersten und zweiten Kontaktanschlüsse miteinander kurzzuschließen. Jedoch entfällt die Notwendigkeit, durch die Verzweigungsleitungen laterale Distanzen zu überbrücken, die etwa dem Abstand zwischen der Gruppe von ersten Kontaktanschlüssen 6 und der Gruppe von zweiten Kontaktanschlüssen 7 eines Halbleiterbausteins entsprechen. Aufgrund der verkürzten Signalwege lässt sich das erfindungsgemäße elektronische Bauteil bei beträchtlich höheren Frequenzen als herkömmliche Bauteile betreiben, die mit Halbleiterbausteinen bestückt sind, welche auf der Vorderseite und der Rückseite der Leiterplatte jeweils die gleichen seitlichen Positionen einnehmen. Insbesondere bei Frequenzen oberhalb von 800 Megahertz ist das erfindungsgemäße elektronische Bauteil zuverlässig betreibbar.
5 zeigt eine schematische Draufsicht auf eine weitere Ausführungsform des erfindungsgemäßen elektronischen Bauteils. Das elektronische Bauteil 3 ist in diesem Fall beispielsweise als Speichermodul ausgebildet und weist auf der Leiterplatte 2 eine Kontaktleiste 30 auf, die entlang eines ersten Randes 30a verläuft und entlang der ersten Richtung x eine Vielzahl von Kontakten 32 aufweist. Die Kontaktleiste 30 mit den Kontakten 32 ist auf beiden Hauptflächen der Leiterplatte 2 ausgebildet. Die Leiterplatte kann insbesondere in ein Motherboard oder in eine andere übergeordnete elektronische Einheit einsteckbar sein. Die Leiterplatte 2 weist zwei zueinander entgegengesetzte zweite Ränder 31a, 31b auf, zwischen denen sich die Leiterplatte 2 und deren erster Rand 30a erstrecken. In 5 ist ein Ausführungsbeispiel dargestellt, bei dem in Richtung x die versetzt zueinander ange ordneten ersten 11 und zweiten Halbleiterbausteine 12 sich über mehr als 80 Prozent des Abstandes zwischen beiden zweiten Rändern 31a, 31b erstrecken. Die versetzt zueinander angeordneten Halbleiterbausteine 11, 12 werden durch einen ersten Leitungsbus 15 und durch einen zweiten Leitungsbus 25 mit jeweils mehreren Leiterbahnen 14 angesteuert. Durch diese Leitungsbusse werden sie insbesondere mit Steuerbefehlen und Adressbefehlen versorgt. Dementsprechend enthält sowohl der erste Leitungsbus 15 als auch der zweite Leitungsbus 25 jeweils mehrere Steuerleitungen 36 und mehrere Adressleitungen 39.
6 zeigt ein weiteres Ausführungsbeispiel, bei dem auf der Leiterplatte 2 zwei Gruppen 35, 40 von versetzt zueinander angeordneten Halbleiterbausteinen 11, 12 angeordnet sind. Jede Gruppe 35, 40 von Halbleiterbausteinen weist jeweils eigene Leitungsbusse auf. So sind die Halbleiterbausteine 11, 12 der ersten Gruppe 35 von Halbleiterbausteinen durch einen ersten Leitungsbus 15 und einen zweiten Leitungsbus 25 angeschlossen. Ferner sind, wie nur für die erste Gruppe 35 von Halbleiterbausteinen dargestellt, für jeden einzelnen Halbleiterbaustein 11, 12 separate Datenleitungen 38 vorgesehen, an welche der jeweilige Halbleiterbaustein angeschlossen ist, um die einzulesenden Daten zu empfangen. Die Steuerleitungen 36 und Adressleitungen 39 der Leitungsbusse 15, 25 können in etwa von der Mitte der Leiterplatte 2 zwischen beiden zweiten Rändern 31a, 31b ausgehen und beispielsweise an Treiberschaltungen 34 angeschlossen sein. Die Treiberschaltungen 34 können beispielsweise Treiberschaltungen eines Registers sein. Die entgegengesetzten Enden der Leitungen der Leitungsbusse können entweder, wie zu den Fall der Gruppe 35 von Halbleiterbausteinen dargestellt, an Kontaktanschlüssen 6, 7 eines letzten Halbleiterbausteins 11 enden, der in 6 im Be reich des links dargestellten zweiten Randes 31a der Leiterplatte 2 angeordnet ist. Alternativ, wie anhand der zweiten Gruppe 40 von Halbleiterbausteinen ist dargestellt, können die Leitungen der Leitungsbusse 15', 25' aber ebenso an Abschlusswiderständen 37 enden, nachdem sie zuvor sämtliche Halbleiterbausteine der zweiten Gruppe 40 kontaktiert haben. Die Abschlusswiderstände dienen zur Terminierung der Leitungsbusse und verhindern die Entstehung von reflektierten Signalen. Die Gruppen 35, 40 von Halbleiterbausteinen zeigen zwei verschiedene Ausführungsformen, von denen jeweils eine bei einem konkreten Speichermodul bzw. einem konkreten elektronischen Bauteil für beide Gruppen in gleicher Weise zu realisieren ist. Somit stellt 6 in der linken und rechten Hälfte zwei verschiedene Ausführungsformen dar. Die Datenleitungen sind in 6 beispielhaft nur für die Halbleiterbausteine der ersten Gruppe 35 dargestellt. Das Bauteil 3 gemäß der 6 kann Teil eines mobilen Gerätes 60, beispielsweise eines Handys sein, aber ebenso auch in einer anderen übergeordneten elektronischen Einheit, beispielsweise einem Motherboards oder einem Großrechners integriert sein. In diesem Fall entspricht diese übergeordnete elektronische Einheit dem Bezugszeichen 60. Ferner sind in den 5 und 6 die jeweiligen Ausführungsformen insbesondere insoweit austauschbar, dass ebenso auch in 5 zwei oder mehrere verschiedene Gruppen von Halbleiterbausteinen vorgesehen sein können, die durch jeweils eigene Leitungsbusse miteinander verschaltet sind. Ebenso kann in 6 eine andere Anzahl von Gruppen von Halbleiterbausteinen vorgesehen sein, die jeweils einen eigenen ersten und zweiten Leitungsbus aufweisen.
Die erfindungsgemäße Anordnung von Halbleiterbausteinen auf einer Leiterplatte ermöglicht es, das elektronische Bauteil insbesondere bei Taktfrequenzen oberhalb von 800 Megahertz zuverlässig zu betreiben; aufgrund der räumlichen Nähe jeweils der ersten Kontaktanschlüsse der Halbleiterchips zueinander und der zweiten Kontaktanschlüsse der Halbleiterbausteine zueinander entfallen längere Leitungszweige, die bei herkömmlichen Speichermodulen von einem Verzweigungsknoten ausgehend über längere Strecken parallel zur Leiterplattenfläche verlaufen.

1: Halbleiterbaustein
2: Leiterplatte
2a: erste Hauptfläche
2b: zweite Hauptfläche
3: elektronisches Bauteil
4: Außenfläche
6: erster Kontaktanschluss
7: zweiter Kontaktanschluss
11: erster Halbleiterbaustein
12: zweiter Halbleiterbaustein
13: Leiterbahnebene
14: Leiterbahn
15; 15': erster Leitungsbus
16a; 26a: erste Kontaktlochfüllung
16b; 26b: zweite Kontaktlochfüllung
25; 25': zweiter Leitungsbus
30: Kontaktleiste
30a: erster Rand
31a, 31b: zweiter Rand
34: Treiberschaltung
35, 40: Gruppe von Halbleiterbausteinen
36: Steuerleitung
37: Abschlusswiderstand
38: Datenleitung
39: Adressleitung
50: weiterer Halbleiterbaustein
60: mobiles Gerät
A: erster Rand
a, b: seitliche Abmessungen
B: zweiter Rand
x: erste Richtung
y: zweite Richtung
z: weitere Richtung

Claims

Elektronisches Bauteil (3) mit zumindest einer Leiterplatte (2) und mit einer Mehrzahl von untereinander gleichartigen Halbleiterbausteinen (1; 11, 12), – wobei die Leiterplatte (2) eine erste Hauptfläche (2a) und eine von der ersten Hauptfläche (2a) abgewandte zweite Hauptfläche (2b) aufweist, die sich entlang einer ersten (x) und einer zweiten Richtung (y) erstrecken, – wobei die Mehrzahl von Halbleiterbausteinen (1) erste Halbleiterbausteine (11), die auf der ersten Hauptfläche (2a) der Leiterplatte (2) angeordnet sind, und zweite Halbleiterbausteine (12), die auf der zweiten Hauptfläche (2b) der Leiterplatte (2) angeordnet sind, umfasst, – wobei jeder Halbleiterbaustein (1; 11, 12) eine der Leiterplatte (2) zugewandte Außenfläche (4) aufweist, die sich von einem ersten Rand (A) des Halbleiterbausteins bis zu einem entgegengesetzten zweiten Rand (B) des Halbleiterbausteins erstreckt, – wobei jeder Halbleiterbaustein (1) Kontaktanschlüsse (6, 7) aufweist, die im Bereich seiner Außenfläche (4) vorgesehen sind und in zwei Gruppen von Kontaktanschlüssen (6, 7) auf der Außenfläche (4) angeordnet sind, – wobei jeweils eine Gruppe von ersten Kontaktanschlüssen (6) in einem Bereich der Außenfläche (4) des jeweiligen Halbleiterbausteins angeordnet ist, der näher an den ersten Rand (A) des Halbleiterbausteins angeordnet ist, und wobei jeweils eine Gruppe von zweiten Kontaktanschlüssen (7) in einem Bereich der Außenfläche (4) des jeweiligen Halbleiterbausteins angeordnet ist, der näher an dem zweiten Rand (B) des Halbleiterbausteins angeordnet ist, – wobei die Halbleiterbausteine (1; 11, 12) so orientiert auf der Leiterplatte (2) angeordnet sind, dass der erste (A) und der zweite Rand (B) der Halbleiterbausteine (11, 12) parallel zur zweiten Richtung (y) verlaufen und dass der erste Rand (A) der zweiten Halbleiterbausteine (12) in die entgegengesetzte Richtung weist wie der erste Rand (A) der ersten Halbleiterbausteine (11), und – wobei die Halbleiterbausteine (1; 11, 12) der Mehrzahl von Halbleiterbausteinen so entlang der ersten Richtung (x) zueinander versetzt aufgereiht sind, dass bezüglich der ersten Richtung (x) in einer Position zwischen jeweils zwei ersten Halbleiterbausteinen (11), die auf der ersten Hauptfläche (2a) der Leiterplatte (2) zueinander benachbart angeordnet sind, auf der zweiten Hauptfläche (2b) der Leiterplatte (2) jeweils ein zweiter Halbleiterbaustein (12) angeordnet ist, dessen Grundfläche (22) auf der Leiterplatte (2) mit den Grundflächen (21) der jeweiligen ersten Halbleiterbausteine (1) auf der Leiterplatte (2) entlang der ersten Richtung (x) jeweils bereichsweise überlappt, – wobei in Richtung parallel zu den Hauptflächen der Leiterplatte (2) jeweils die Gruppe der ersten Kontaktanschlüsse (6) des zweiten Halbleiterbausteins (12) mit der Gruppe der ersten Kontaktanschlüsse (6) des einen ersten Halbleiterbausteins (11) zur Deckung kommt und die Gruppe der zweiten Kontaktanschlüsse (7) des zweiten Halbleiterbausteins (12) mit der Gruppe der zweiten Kontaktanschlüsse (7) des anderen ersten Halbleiterbausteins (11) zur Deckung kommt.
Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass innerhalb der Leiterplatte (2) die ersten Kontaktanschlüsse (6) jeweils eines zweiten Halbleiterbausteins (12), der mittig zwischen zwei ersten Halbleiterbausteinen (11) auf der entgegengesetzten Hauptfläche (2b) der Leiterplatte (2) angeordnet ist, mit den ersten Kontaktanschlüssen (6) des einen dieser beiden ersten Halbleiterbausteins (11) kurzgeschlossen sind und die zweiten Kontaktanschlüsse (7) desselben zweiten Halbleiterbausteins (12) mit den zweiten Kontaktanschlüssen (7) des anderen der beiden ersten Halbleiterbausteins (11) kurzgeschlossen sind.
Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Leiterplatte (2) Leiterbahnen (14) aufweist, die einen ersten Leitungsbus (15) und einen zweiten Leitungsbus (25) bilden, wobei der erste Leitungsbus (15) die ersten Kontaktanschlüsse (6) aller Halbleiterbausteine (1; 11, 12) der Mehrzahl von Halbleiterbausteinen untereinander verbindet und der zweite Leitungsbus (25) die zweiten Kontaktanschlüsse (7) aller Halbleiterbausteine (1; 11, 12) der Mehrzahl von Halbleiterbausteinen untereinander verbindet.
Bauteil nach Anspruch 3, dadurch gekennzeichnet, dass der erste Leitungsbus (15) innerhalb der Leiterplatte (2) angeordnete Kontaktlochfüllungen (16a, 16b) umfasst, mithilfe derer die auf den zueinander entgegengesetzten Hauptflächen (2a, 2b) der Leiterplatte angeordneten Gruppen von ersten Kontaktanschlüssen (6) der ersten (11) und der zweiten Halbleiterbausteinen (12) kontaktiert sind.
Bauteil nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass der zweite Leitungsbus (25) innerhalb der Leiterplatte (2) angeordnete Kontaktlochfüllungen (26a, 26b) umfasst, mithilfe derer die auf den zueinander entgegengesetzten Hauptflächen (2a, 2b) der Leiterplatte angeordneten Gruppen von zweiten Kontaktanschlüssen (7) der ersten (11) und der zweiten Halbleiterbausteine (12) kontaktiert sind.
Bauteil nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass jeder zweite Halbleiterbaustein (12) sich ent lang der ersten Richtung (x) über einen Abstand (b) zwischen zwei ersten Halbleiterbausteinen (11) erstreckt, wobei dessen Grundfläche (22) die Grundflächen (21) dieser zwei ersten Halbleiterbausteine (11) jeweils bereichsweise überlappt und wobei der Bereich der Überlappung kleiner ist als die Hälfte der Grundfläche (21) des jeweiligen ersten Halbleiterbausteins (11).
Bauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die zweiten Halbleiterbausteine (12) bezüglich der zweiten Richtung (y) in denselben Positionen wie die ersten Halbleiterbausteine (11) auf der Leiterplatte angeordnet sind.
Bauteil nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass die Leiterplatte (2) eine mehrlagige Leiterplatte ist, die mehrere Leiterbahnebenen (13) aufweist, wobei der erste (15) und der zweite Leitungsbus (25) in zumindest einer inneren Leiterbahnebene (13) verlaufen.
Bauteil nach Anspruch 8, dadurch gekennzeichnet, dass die innerhalb der mehrlagigen Leiterplatte (2) angeordneten Leitungsbusse (15, 25) jeweils erste Kontaktlochfüllungen (16a, 26a) und zweite Kontaktlochfüllungen (16b, 26b) umfassen, wobei die ersten Kontaktlochfüllungen (16a, 26a) zu den ersten Halbleiterbausteinen (11) hinführen und die zweiten Kontaktlochfüllungen (16b, 26b) zu den zweiten Halbleiterbausteinen (12) hinführen.
Bauteil nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die ersten (16a, 26a) und die zweiten Kontaktlochfüllungen (16b, 26b) der Leitungsbusse (15, 25) in Bereichen der Leiterplatte (2) angeordnet sind, in denen sich jeweils die Grundfläche (21) eines ersten Halbleiterbausteins (11) und die Grundfläche (22) eines zweiten Halbleiterbausteins (12) überlappen.
Bauteil nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die ersten (16a) und die zweiten Kontaktlochfüllungen (16b) des ersten Leitungsbusses (15) in Bereichen der Leiterplatte (2) angeordnet sind, in denen jeweils die Gruppe von ersten Kontaktanschlüssen (6) eines ersten Halbleiterbausteins (11) in seitlicher Richtung deckungsgleich mit der Gruppe von ersten Kontaktanschlüssen (6) eines zweiten Halbleiterbausteins (12) angeordnet ist.
Bauteil nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass die ersten (26a) und die zweiten Kontaktlochfüllungen (26b) des zweiten Leitungsbusses (25) in Bereichen der Leiterplatte (2) angeordnet sind, in denen jeweils die Gruppe von zweiten Kontaktanschlüssen (7) eines ersten Halbleiterbausteins (11) in seitlicher Richtung deckungsgleich mit der Gruppe von zweiten Kontaktanschlüssen (7) eines zweiten Halbleiterbausteins (12) angeordnet ist.
Bauteil nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Leiterplatte (10) eine Kontaktleiste (30) aufweist, die an einem ersten Rand (30a) der Leiterplatte (2) entlang der ersten Richtung (x) verläuft und eine Vielzahl von entlang der ersten Richtung (x) aufgereihten Kontakten (32) aufweist.
Bauteil nach Anspruch 13, dadurch gekennzeichnet, dass die Leiterplatte (2) zwei voneinander abgewandte zweite Ränder (31a, 31b) aufweist, zwischen denen sich der erste Rand (30a) der Leiterplatte (2) erstreckt.
Bauteil nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die Halbleiterbausteine (1) parallel zur Kontaktleiste (30) auf entgegengesetzten Hauptflächen (2a, 2b) der Leiterplatte (2) entlang der ersten Richtung (x) versetzt zueinander aufgereiht sind, wobei die Leitungsbusse (15, 25) sich über einen Bereich der Leiterplatte (2) erstrecken, der mindestens achtzig Prozent des Abstandes zwischen beiden zweiten Rändern (31a, 31b) der Leiterplatte (2) entspricht.
Bauteil nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass das Bauteil (3) zumindest zwei Gruppen (35, 40) von Halbleiterbausteinen (1) aufweist, wobei die Halbleiterbausteine (1) jeder Gruppe (35, 40) von Halbleiterbausteinen jeweils auf den beiden Hauptflächen (2a, 2b) der Leiterplatte (2) einander bereichsweise überlappend angeordnet und durch jeweils einen ersten (15, 15') und einen zweiten Leitungsbus (25, 25') miteinander verschaltet sind.
Bauteil nach Anspruch 16, dadurch gekennzeichnet, dass die Leitungsbusse jeder Gruppe (35, 40) von Halbleiterbausteinen (1) jeweils in einem mittleren Bereich der Leiterplatte (2) zwischen den beiden zweiten Rändern (31a, 31b) beginnen und in der Nähe jeweils eines der beiden zweiten Ränder (31a, 31b) der Leiterplatte enden.
Bauteil nach einem der Ansprüche 3 bis 17, dadurch gekennzeichnet, dass jeder Leitungsbus an eine Treiberschaltung (34) angeschlossen ist.
Bauteil nach einem der Ansprüche 3 bis 18, dadurch gekennzeichnet, dass jeder Leitungsbus an Kontaktanschlüssen eines letzten Halbleiterbausteins endet.
Bauteil nach einem der Ansprüche 3 bis 18, dadurch gekennzeichnet, dass jeder Leitungsbus an Abschlusswiderständen (37) endet.
Bauteil nach einem der Ansprüche 3 bis 20, dadurch gekennzeichnet, dass die Leitungsbusse jeweils Steuerleitungen (36) und Adressleitungen (39) umfassen.
Bauteil nach einem der Ansprüche 3 bis 21, dadurch gekennzeichnet, dass die Halbleiterbausteine (1) durch die Leiterbahnen (14) der Leitungsbusse (15, 25) parallel zueinander verschaltet sind.
Bauteil nach einem der Ansprüche 1 bis 22, dadurch gekennzeichnet, dass die Leiterplatte (2) für jeden Halbleiterbaustein (1; 11, 12) separate Datenleitungen (38) aufweist, an die der jeweilige Halbleiterbaustein angeschlossen ist.
Bauteil nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, dass jeder erste (11) und zweite (12) Halbleiterbaustein, der an der ersten (2a) oder zweiten Hauptfläche (2b) der Leiterplatte (2) montiert ist, jeweils mindestens einen weiteren Halbleiterbaustein (50) trägt.
Bauteil nach einem der Ansprüche 1 bis 24, dadurch gekennzeichnet, dass die Halbleiterbausteine (1; 11, 12, 50) gehäuste Halbleiterchips sind.
Bauteil nach einem der Ansprüche 1 bis 25, dadurch gekennzeichnet, dass die Halbleiterbausteine (1; 11, 12, 50) jeweils einen integrierten Halbleiterspeicher aufweisen.
Bauteil nach Anspruch 26, dadurch gekennzeichnet, dass die integrierten Halbleiterspeicher flüchtige Schreib-Lese-Speicher sind.
Bauteil nach einem der Ansprüche 1 bis 27, dadurch gekennzeichnet, dass die Halbleiterbausteine (1; 11, 12) eine nicht-quadratische Grundfläche besitzen, die eine größere (b) und eine kleiner laterale Abmessung (a) aufweist, wobei der erste (A) und der zweite Rand (B) der Halbleiterbausteine jeweils die größere Abmessung (b) vorgeben und der Abstand zwischen dem ersten (A) und dem zweiten Rand (B) der kleineren Abmessung (a) entspricht.
Bauteil nach einem der Ansprüche 1 bis 28, dadurch gekennzeichnet, dass alle Halbleiterbausteine (1; 11, 12) untereinander baugleich sind, wobei die ersten Kontaktanschlüsse (6) aller Halbleiterbausteine (1; 11, 12) einander entsprechen und die zweiten Kontaktanschlüsse (7) aller Halbleiterbausteine (1; 11, 12) einander entsprechen.
Bauteil nach einem der Ansprüche 1 bis 29, dadurch gekennzeichnet, dass das elektronische Bauteil (3) ein Speichermodul ist.
Bauteil nach einem der Ansprüche 1 bis 29, dadurch gekennzeichnet, dass das elektronische Bauteil (1) eine Speichereinheit eines mobilen Gerätes (60) ist.
Verfahren zum Herstellen eines elektronischen Bauteils (3), das die folgenden Schritte aufweist: a) Bereitstellen einer Leiterplatte (2), die eine erste Hauptfläche (2a) und eine von der ersten Hauptfläche abgewandte zweite Hauptfläche (2b) aufweist, wobei sich die Hauptflächen entlang einer ersten (x) und einer zweiten Richtung (y) erstrecken und wobei auf den Hauptflächen Halbleitersteine montierbar sind, und Bereitstellen einer Mehrzahl untereinander gleichartiger Halbleiterbausteine (1; 11, 12), – wobei jeder Halbleiterbaustein (1) eine Außenfläche (4), die sich von einem ersten Rand (A) des Halbleiterbausteins (1) bis zu einem entgegengesetzten zweiten Rand (B) des Halbleiterbausteins erstreckt, sowie Kontaktanschlüsse (6, 7) aufweist, die im Bereich der Außenfläche (4) vorgesehen sind und in zwei Gruppen von Kontaktanschlüssen auf der Außenfläche (4) angeordnet sind, – wobei jeweils eine Gruppe von ersten Kontaktanschlüssen (6) in einem Bereich der Außenfläche (4) des Halbleiterbausteins angeordnet ist, der näher an dem ersten Rand (A) des Halbleiterbausteins angeordnet ist, und wobei jeweils eine Gruppe von zweiten Kontaktanschlüssen (7) in einem Bereich der Außenfläche (4) des Halbleiterbausteins angeordnet ist, der näher an den zweiten Rand (B) des Halbleiterbausteins angeordnet ist, und b) Montieren der Halbleiterbausteine (1; 11, 12) auf der Leiterplatte (2), wobei erste Halbleiterbausteine (11) der Mehrzahl von Halbleiterbausteinen auf der ersten Hauptfläche (2a) und zweite Halbleiterbausteine (12) der Mehrzahl von Halbleiterbausteinen auf der zweiten Hauptfläche (2b) der Leiterplatte (2) in der Weise montiert werden, – dass der erste (A) und der zweite Rand (B) aller Halbleiterbausteine (1; 11, 12) parallel zur zweiten Richtung (y) verlaufen und dass der erste Rand (A) der zweiten Halbleiterbausteine (12) in die entgegengesetzte Richtung weist wie der erste Rand (A) der ersten Halbleiterbausteine (11), und – dass entlang der ersten Richtung (x) in einer Position zwischen jeweils zwei ersten Halbleiterbausteinen (11), die auf der ersten Hauptfläche (2a) der Leiterplatte (2) zueinander benachbart angeordnet sind, auf der zweiten Hauptfläche (2b) der Leiterplatte (2) jeweils ein zweiter Halbleiterbaustein (12) angeordnet ist, dessen Grundfläche (22) auf der Leiterplatte (2) mit den Grundflächen (21) der jeweiligen ersten Halbleiterbausteine (11) auf der Leiterplatte (2) entlang der ersten Richtung (x) jeweils bereichsweise überlappt, und – dass entlang der ersten Richtung (x) jeweils die Gruppe von ersten Kontaktanschlüssen (6) des zweiten Halbleiterbausteins (12) mit der Gruppe von ersten Kontaktanschlüssen (6) des einen der beiden ersten Halbleiterbausteins (11) zur Deckung kommt und die Gruppe der zweiten Kontaktanschlüsse (7) des zweiten Halbleiterbausteins (12) mit der Gruppe von zweiten Kontaktanschlüssen (7) des anderen der beiden ersten Halbleiterbausteins (11) zur Deckung kommt.
Verfahren nach Anspruch 32, dadurch gekennzeichnet, dass durch das Verfahren ein elektronisches Bauteil (3) nach einem der Ansprüche 1 bis 31 hergestellt wird.