DE102005051742B4

DE102005051742B4 - Switched-Capacitor-Filter

Info

Publication number: DE102005051742B4
Application number: DE102005051742.0A
Authority: DE
Inventors: Takanori Makino; Kazuyoshi Nagase
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2004-10-28
Filing date: 2005-10-28
Publication date: 2014-05-08
Anticipated expiration: 2025-10-29
Also published as: JP2006129075A; FR2877513B1; DE102005051742A1; US20060091933A1; US7385439B2; JP4487726B2; FR2877513A1

Abstract

Switched-Capacitor-Filter, das einen Analogschalter (SW5), einen Operationsverstärker (OP1) und einen Kondensator (C3) aufweist, wobei – der Kondensator (C3) zwischen einen Ausgangsanschluss des Operationsverstärkers (OP1) und einen invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – eine vorbestimmte Referenzspannung (Vref) an einen nichtinvertierenden Eingangsanschluss des Operationsverstärkers (OP1) gelegt ist, – ein Ausgangsanschluss (90) des Analogschalters (SW5) mit dem invertierenden Eingangsanschluss verbunden ist, – das Switched-Capacitor-Filter dazu ausgelegt ist, den Ausgangsanschluss des Analogschalters auf der Referenzspannung zu halten, – der Analogschalter (SW5) einen N-Kanal-MOSFET (Qn) und einen P-Kanal-MOSFET (Qp) aufweist, die zwischen einen Eingangsanschluss (89) und den Ausgangsanschluss (90) des Analogschalters parallel geschaltet sind, – der N-Kanal-MOSFET (Qn) und der P-Kanal-MOSFET (Qp) in jeweiligen Transistorbildungsgebieten (16, 17) gebildet sind, die gemeinsam in einem Halbleitersubstrat (10) einer einzigen integrierten Schaltung angeordnet sind, dadurch gekennzeichnet, dass – jeweilige Substratpotentialeinstellanschlüsse (91, 92) des Transistorbildungsgebiets des N-Kanal-MOSFET (Qn) und des Transistorbildungsgebiets des P-Kanal-MOSFET (Qp) mit der Referenzspannung verbunden sind.

Description

Die vorliegende Erfindung betrifft ein Switched-Capacitor-(Schaltkondensator)-Filter (nachstehend auch als SC-Filter bezeichnet).
Da ein Halbleiterdrucksensor eine typische Ansprechzeit von einigen Millisekunden aufweist, erfasst solch ein Sensor ebenso Rauschen bzw. Hochfrequenzwelligkeitsanteile. Eine Erfassung dieser Hochfrequenzanteile führt zu einer Verringerung der Erfassungsgenauigkeit des Sensors, was dazu führt, dass er für Anwendungen, bei denen eine hohe Genauigkeit erforderlich ist, nicht geeignet ist. Hierdurch bedingt besteht der Bedarf an einer Schaltung für solch einen Sensor, die es ermöglich, selbst dann eine hohe Genauigkeit aufrechtzuhalten, wenn Hochfrequenzwelligkeitsanteile erfasst werden.
Eine Methode, mit der Hochfrequenzanteile von dem Ausgangssignal eines Halbleiterdrucksensors (nachstehend als Drucksensor bezeichnet) entfernt werden können, ist die Verwendung eines eine geeignet tiefe Grenzfrequenz aufweisenden Tiefpassfilters, durch welches das Sensorausgangssignal geschickt wird. 8 zeigt ein spezifisches Beispiel, bei dem eine SC-Filterschaltung 200 als Tiefpassfilter arbeitet, welches das über einen Differenzverstärker 100 angelegte Ausgangserfassungssignal des Drucksensors verarbeitet. Folglich kann der Erfassungsfrequenzbereich des Drucksensors in geeigneter Weise eingestellt werden, indem für das SC-Filter eine geeignet tiefe Grenzfrequenz gewählt wird.
Der in der 8 gezeigte Drucksensor ist aus einem Satz von vier, auf einer Membran gebildeten Piezowiderstandselementen R1, R2, R3, R4 aufgebaut, von denen jedes ein Halbleiterbauelement mit einer Diffusionsstörstellenschichtstruktur ist. Die Piezowiderstandselemente R1 bis R4 sind, wie gezeigt, als Brückenschaltung verbunden, bei der ein Strom von einer Stromquelle über zwei gegenüberliegende Anschlüsse der Brückenschaltung fließt und eine zwischen dem verbleibenden gegenüberliegenden Anschlusspaar der Brückenschaltung auftretende Spannung an den Differenzverstärker 100 gelegt wird. Der Differenzverstärker 100 gibt folglich ein Druckerfassungssignal aus, das an die SC-Filterschaltung 200 gelegt wird. Die SC-Filterschaltung 200 ist aus einem SC-Filter 103, einer Frequenzteilerschaltung 104 und einer Oszillatorschaltung 105 aufgebaut. Die Oszillatorschaltung 105 erzeugt ein Referenztaktsignal (in dem Zeitdiagramm der 10 gezeigt), das an die Frequenzteilerschaltung 104 gelegt wird, die dadurch ein synchronisiertes Taktsignalpaar, das ein Taktsignal ϕ1 mit einer ersten Phase (nachstehend als erstes Taktsignal bezeichnet) und ein Taktsignal ϕ2 mit einer zweiten Phase (nachstehend als zweites Taktsignal bezeichnet) umfasst, sowie deren inverse Signale ϕ1' (ϕ1' = inverses ϕ1) bzw. ϕ2' (ϕ2' = inverses ϕ2) erzeugt. 10 zeigt die Beziehung zwischen dem ersten Taktsignal ϕ1, dem zweiten Taktsignal ϕ2 und dem Referenztaktsignal.
9 zeigt ein Schaltungsbeispiel eines herkömmlichen SC-Filters 103, so wie es im Wesentlichen aus 1 der JP 2004-289802 bekannt ist. Ein ähnliches SC-Filter ist 1 der JP 11-163647 entnehmbar. In dem SC-Filter 103 sind Analogschalter integriert, deren Arbeitszeitpunkte durch das erste Taktsignal ϕ1 und durch das zweite Taktsignal ϕ2 der 10 gesteuert werden. Das SC-Filter 103 ist, wie gezeigt, aus einem Operationsverstärker OP1, einem ersten, zweiten und dritten Kondensator C1, C2, C3 und einem ersten bis sechsten Analogschalter SW1 bis SW6 aufgebaut, wobei der Kondensator C3 zwischen den Ausgangsanschluss und den invertierenden Eingangsanschluss des Operationsverstärkers OP1 geschaltet ist und an dem nicht invertierenden Eingangsanschluss des Operationsverstärkers OP1 eine Referenzspannung Vref liegt. Folglich sind der Operationsverstärker OP1 und der Kondensator C3 als invertierende Integrierschaltung verbunden, wobei Vref der gemeinsame Referenzpegel des Ein- und Ausgangssignals Vi bzw. Vo des Filters ist.
Jeder der Analogschalter SW1 bis SW6 ist aus einem N-Kanal-MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor) und einem P-Kanal-MOSFET aufgebaut, die parallel geschaltet sind. Jeder der ersten bis dritten Analogschalter SW1 bis SW3 ist einzig während jedes Intervalls in einen Ein-(d. h. leitenden)-Zustand gesetzt, in dem das erste Taktsignal ϕ1 einen H-Pegel (d. h. logischer Zustand mit einem hohen Pegel) aufweist, wobei jeder der vierten bis sechsten Analogschalter SW4 bis SW6 einzig während jeder Zeitspanne in einen Ein-Zustand gesetzt ist, in dem das zweite Taktsignal ϕ2 einen H-Pegel aufweist.
Unter Bezugnahme auf die 10 können die vier verschiedenen Zustände der in der 9 gezeigten SC-Filterschaltung 103 gemäß nachstehend Beschreibung definiert werden.

(a) Der Zustand jedes Intervalls, bei dem das Taktsignal ϕ1 einen H-Pegel und das Taktsignal ϕ2 einen L-Pegel aufweist, wird als der erste Zustand S1 bezeichnet;
(b) der Zustand jedes Intervalls, das unmittelbar auf ein einen ersten Zustand S1 aufweisendes Intervall folgt und bei dem sowohl das Taktsignal ϕ1 als auch das Taktsignal ϕ2 einen L-Pegel aufweist, wird als der zweite Zustand S2 bezeichnet;
(c) der Zustand jedes Intervalls, bei dem das Taktsignal ϕ1 einen L-Pegel und das Taktsignal ϕ2 einen H-Pegel aufweist, wird als der dritte Zustand S3 bezeichnet; und
(d) der Zustand jedes Intervalls, das unmittelbar auf ein einen dritten Zustand S3 aufweisendes Intervall folgt und bei dem sowohl das Taktsignal ϕ1 als auch das Taktsignal ϕ2 einen L-Pegel aufweist, wird als der vierte Zustand S4 bezeichnet.

Diese Zustände werden nachstehend bezüglich der Analogschalter SW1 bis SW6 des SC-Filters unter Bezugnahme auf die in der 11 gezeigten Schaltungsablaufdiagramme beschrieben. In dem ersten Zustand S1 befinden sich die Analogschalter SW1, SW2, SW3, wie gezeigt, in einem Ein-Zustand, während sich die Analogschalter SW4, SW5, SW6 in einem Aus-Zustand befinden. In dem zweiten Zustand S2 befinden sich die Analogschalter SW1 bis SW6 in einem Aus-Zustand. In dem dritten Zustand S3 befinden sich die Analogschalter SW4, SW5, SW6 in einem Ein-Zustand, während sich die Analogschalter SW1, SW2, SW3 in einem Aus-Zustand befinden. In dem vierten Zustand S4 befinden sich die Analogschalter SW1 bis SW6 in einem Aus-Zustand.
Die Grenzfrequenz fc eines solchen Filters ist proportional zur Frequenz fs der Taktsignale ϕ1, ϕ2 multipliziert mit dem Werteverhältnis der Kondensatoren C2 und C3. Bei einem herkömmlichen Drucksensorvorrichtungstyp ist es notwendig, eine Grenzfrequenz in dem Bereich von ca. 100 bis 400 Hz zu verwenden. Wird beispielsweise eine Grenzfrequenz von 100 Hz verwendet, kann dieses erzielt werden, indem die Werte 0,25 pf für C2, 60 pf für C3 und 150 kHz für die Taktfrequenz fs vorgesehen werden. Eine solche Komponentenwerten aufweisende Schaltung kann problemlos als IC realisiert werden. Wenn die Grenzfrequenz fc jedoch bis auf ca. 1 Hz herabgesetzt werden muss, wobei angenommen wird, dass für fs und C2 die gleichen Werte wie oben verwendet werden, so würde der erforderliche Wert des Kondensators C3 bei 6000 pf liegen. Es ist jedoch nicht praktikabel, einen Kondensator mit einem derartig großen Wert in einem IC zu realisieren. Wenn die Grenzfrequenz fc bis auf 1 Hz herabgesetzt werden muss, wobei sämtliche Elemente des Filters in einem IC integriert werden sollen, ist es folglich erforderlich, die Taktfrequenz fs um einen Faktor 100:1 auf annähernd 1,5 kHz zu verringern.
In der 10 ist die Beziehung zwischen dem ersten Taktsignal ϕ1 und dem zweiten Taktsignal ϕ2 derart, dass das Intervall τ (Dauer des zweiten Zustands S2) extrem kurz eingestellt ist und bei ca. 1 μs liegt. Dies wird durch die Verwendung einer Nichtüberlappungsschaltung (nicht gezeigt) erzielt, welche die Taktsignale ϕ1 und ϕ2 verarbeitet, um eine Verzögerung von annähernd 1 μs zwischen jeder abfallenden Flanke des Taktsignals ϕ1 und einer folgenden ansteigenden Flanke des Taktsignals ϕ2 vorzusehen. Dies führt dazu, dass der Übergang von dem ersten Zustand S1 in den dritten Zustand S3 so kurz wie möglich gemacht ist, so dass jede Abtast-Ladung (bezüglich des Kondensators C1) schnell zu dem Kondensator C3 übertragen wird. Auf diese Weise wird der Betrieb während des Übergangs von dem zweiten Zustand S2 zu dem dritten Zustand S3 im Wesentlichen nicht durch einen Leckstromfluss beeinflusst werden, der während eines Hochtemperaturbetriebs in den Analogschaltern auftreten kann, selbst wenn die Abtastfrequenz (d. h. die Taktfrequenz) fs gering ist.
Bei einer solchen Taktung wird die Dauer jedes Intervalls des vierten Zustands S4 jedoch lang sein, so dass, wie aus der 11 ersichtlich, Probleme entstehen, die durch die in die Transistoren des Analogschalters SW5 fließenden Leckströme verursacht werden. D. h., gewöhnlich fließt während des vierten Zustands S4 eine kleine Menge an Leckstrom (in der 11 für den vierten Zustand S4 durch I_L gekennzeichnet) als Lade- bzw. Entladestrom des Kondensators C3 aus dem bzw. in den Analogschalter S5, was zu einer entsprechenden Änderung des Pegels des Filterausgangssignals Vo führt. Dies kann dann, wenn der externe Leckstromfluss des Schalters SW5 aus Hochtemperaturleckströmen resultiert, welche in die Transistoren des Schalters fließen, einen signifikanten Effekt haben. Dieser Effekt erhöht sich mit einer Verringerung der Amplitude der Änderung des Filtereingangssignals Vi. Dies führt dazu, dass dann, wenn der externe Leckstrom an dem Ausgangsanschluss des Schalters SW5 (der mit dem Kondensator C3 verbundene Schalteranschluss) während jedes Intervalls des vierten Zustands S4 einen hohen Pegel aufweist, kein fehlerfreier bzw. genauer Betrieb für geringe Filtereingangssignalwerte erzielt werden kann, insbesondere während eines Betriebs des Filters bei hohen Temperaturen.
In der 13 sind konzeptionell Leckstromflusswege in dem Analogschalter SW5 der in der 9 gezeigten herkömmlichen Schaltung während des vierten Zustands S4 gezeigt.
12 zeigt eine Querschnittsansicht eines Beispiels einer Konfiguration des Analogschalters SW5, die im Stand der Technik üblich ist. In diesem Beispiel ist der P-Kanal-MOSFET 50 des Schalters in einer N-Wanne gebildet, die in einem N-leitenden Siliziumsubstrat gebildet ist, während der N-Kanal-MOSFET 51 in einer P-Wanne gebildet ist, die in dem N-leitenden Siliziumsubstrat gebildet ist, wobei ein PN-Übergang zwischen der P-Wanne und dem N-leitenden Substrat gebildet ist. Über diesen PN-Übergang wird eine der Versorgungsspannung Vcc entsprechende festgelegte Sperrvorspannung gelegt, so dass ein jeweiliger Leckstrom durch den Source- und den Drainbereich über diesen PN-Übergang fließt.
Bei dem N-Kanal-MOSFET 51 fließen, wie in den 12 und 13 gezeigt, Leckströme I₅₀ und I₅₁ von der Source- und der Drain-Elektrode durch die P-Wanne zu dem Substratpotentialeinstellungsanschluss 81, der auf ein Massepotential gelegt ist. Bei dem P-Kanal-MOSFET 50 fließen Leckströme I₆₀ und I₆₁ von dem Potentialeinstellungsanschluss 80, der auf Vcc gelegt ist bzw. mit der Versorgungsspannung verbunden ist, durch die N-Wanne zu der Source- und der Drain-Elektrode.
Die Stärke des Leckstroms I₅₁ entspricht gewöhnlich nicht der des Leckstroms I₆₁, so dass die Differenz (I₅₁–I₆₁) oder die Differenz (I₆₁–I₅₁) zwischen diesen als externer Leckstromfluss, d. h. der in der 11 gezeigte Leckstrom I_L, auftreten wird, der während des vierten Zustands S4 in den bzw. aus dem Kondensator C3 der invertierenden Integrierschaltung fließt.
Im Stand der Technik ist es bis jetzt folglich schwierig gewesen, ein solches SC-Filter zu verwenden, das einen ausreichend geringen Grenzfrequenzwert aufweist, um das Ausgangssignal eines Halbleiterdrucksensors effektiv zu verarbeiten, um eine genaue Druckerfassung über einen weiten Bereich an Druckwerten zu erzielen, und zwar mit der Schwierigkeit, die durch einen Hochtemperaturleckstrom verursacht wird, der während jedes Operationsintervalls des vorstehend beschriebenen vierten Zustands in den bzw. aus dem Analogschalter des Filters fließt, wobei dieser Leckstrom während jedes der lang dauernden Intervalle des vierten Zustands S4 als Lade- oder Entladestrom eines Integrierkondensator (C3) des Filters fließt.
Aus der DE 22 31 933 A ist ferner ein Festkörperschalter aus zwei komplementären MOSFETs bekannt, die parallel geschaltet sind und als Analogschalter Verwendung finden können. Darüber hinaus offenbart die DE 10 2004 010 356 A1 ein Tiefpassfilter mit geschaltetem Kondensator und eine das Tiefpassfilter aufweisende Halbleiterdrucksensorvorrichtung.
Es ist eine Aufgabe der vorliegenden Erfindung, das vorstehend aufgezeigte Problem zu lösen, indem ein verbessertes SC-Filter mit einem verbesserten Analogschalter bereitgestellt wird, wodurch an einem Ausgangsanschluss des Analogschalters, von dem wiederholt Ladeströme zu einem Integrierkondensators des SC-Filters fließen, im Wesentlichen kein externer Leckstromfluss auftreten wird.
Die Aufgabe wird gelöst durch Switched-Capacitor-Filter nach den Ansprüchen 1 und 3. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
Gemäß einer Ausgestaltung des Switched-Capacitor-Filters nach dem Anspruch 1 tritt selbst bei einem Hochtemperaturbetrieb kein externer Leckstromfluss an dem Ausgangsanschluss des Analogschalters auf.
Der Analogschalter kann folglich dazu verwendet werden, eine Ladungsmenge (entspricht einen Eingangssignalabtastwert) zu einem Kleinwertkondensator zu übertragen, der mit dem Ausgangsanschluss des Schalters verbunden ist, und anschließend, während eines im Wesentlichen langen Zeitintervalls ohne irgendeinen signifikanten Pegel eines Leckstroms, der während des Zeitintervalls fließt, um den Kleinwertkondensator zu laden bzw. zu entladen, in einem Aus-Zustand gehalten werden. Da der Kleinwertkondensator ein Integrierkondensator des SC-Filters ist, verwirklicht die Erfindung ein SC-Filter, das als Tiefpassfilter mit einer geringen Grenzfrequenz arbeitet und dennoch komplett in einem Ein-Chip-IC implementiert werden kann.
Gemäß einer Weiterbildung des Switched-Capacitor-Filters ist jedes der Transistorbildungsgebiete an seinen Seitenoberflächen und seiner unteren Oberfläche durch einen sich fortlaufend erstreckenden Bereich dielektrischen Materials, wie beispielsweise Siliziumdioxid, umschlossen. Da die Transistorbildungsgebiete folglich effektiv elektrisch voneinander isoliert sind, können die jeweiligen Substratpotentiale des P-Kanal-MOSFET und des N-Kanal-MOSFET des Analogschalters problemlos auf frei wählbare Werte gesetzt werden, ohne dass ein Leckstrom zwischen den Transistoren fließen kann.
7 zeigt Leckstromflüsse in einem Analogschalter (auf die nachstehend noch näher eingegangen wird) eines Switched-Capacitor-Filters gemäß einer weiteren Ausgestaltung. Grundsätzlich gibt es zwei PN-Übergangsleckstromwege, von denen jeder von dem Substratpotential (2Vref) des ersten P-Kanal-MOSFET Qp1, das um den Betrag Vref über der Referenzspannung liegt, zu dem Substratpotential des zweiten N-Kanal-MOSFET Qn2 (Massepotential) verläuft, das um den Betrag Vref unter der Referenzspannung liegt. Insbesondere verläuft der erste Leckstromweg durch einen PN-Übergang in dem ersten P-Kanal-MOSFET Qp1 und einen PN-Übergang in dem zweiten P-Kanal-MOSFET Qp2, während der zweite Leckstromweg durch einen PN-Übergang in dem zweiten N-Kanal-MOSFET Qn2 und einen PN-Übergang in dem ersten N-Kanal-MOSFET Qn1 verläuft. Da die Transistoren Qp1 und Qp2 und ebenso die Transistoren Qn1 und Qn2 identische Betriebseigenschaften aufweisen, fließt bei dieser Konfiguration kein PN-Übergangsleckstrom an dem Ausgangsanschluss des Analogschalter (weder raus noch rein), wenn sich dieser in einem Aus-Zustand befindet, so dass selbst bei einem Hochtemperaturbetrieb kein Strom in den oder aus dem mit dem Schalterausgangsanschluss verbundenen Kleinwertkondensator fließt.
Solch ein Analogschalter kann folglich dazu verwendet werden, eine Ladungsmenge (entspricht einen Eingangssignalabtastwert) zu einem Kleinwertkondensator zu übertragen, der mit dem Ausgangsanschluss des Schalters verbunden ist, und anschließend, während eines im Wesentlichen langen Zeitintervalls ohne irgendeinen signifikanten Pegel eines Leckstroms, der während des Zeitintervalls fließt, um den Kondensator zu laden oder zu entladen, in einem Aus-Zustand gehalten werden. Da der Kleinwertkondensator ein Integrierkondensator des SC-Filters ist, ermöglicht ein solcher Analogschalter die Realisierung eines SC-Filters, das als Tiefpassfilter mit einer geringen Grenzfrequenz arbeitet und dennoch komplett in einem Ein-Chip-IC implementiert werden kann.
Die vorliegende Erfindung wird nachstehend anhand von Ausführungsformen unter Bezugnahme auf die beiliegende Zeichnung näher beschrieben. In der Zeichnung zeigt:
1 einen Schaltplan einer ersten Ausführungsform eines SC-Filters;
2 eine Querschnittsansicht mit der Konfiguration des ersten, dritten, vierten und sechsten Analogschalters SW1, SW3, SW4, SW6 in der Ausführungsform von 1;
3 eine Querschnittsansicht mit der Konfiguration des zweiten Analogschalters SW2 in der Ausführungsform von 1;
4 eine Querschnittsansicht mit der Konfiguration eines fünften Analogschalters SW5 in der Ausführungsform von 1;
5 einen Schaltplan einer zweiten Ausführungsform eines SC-Filters;
6 eine Querschnittsansicht mit der Konfiguration eines fünften Analogschalters SW5 der zweiten Ausführungsform;
7 einen konzeptionellen Schaltplan des fünften Analogschalters SW5 der zweiten Ausführungsform, in dem ein in dem Schalter fließenden Leckstrom dargestellt wird;
8 einen Schaltplan eines in einem SC-Filter verwendeten Drucksensors;
9 einen Schaltplan einer herkömmlichen SC-Filterkonfiguration;
10 ein Zeitdiagramm mit Taktsignalen, die Analogschalter in einem SC-Filter steuern;
11 Schaltpläne, in denen die Übergänge des ersten bis vierten Betriebszustands S1 bis S4 eines SC-Filters veranschaulicht werden;
12 eine Querschnittsansicht eines herkömmlichen fünften Analogschalters SW5, der in dem in der 9 gezeigten SC-Filter verwendet wird; und
13 einen konzeptionellen Schaltplan zur Veranschaulichung von Leckstromflusswegen in dem in der 12 gezeigten herkömmlichen Analogschalter.
(Erste Ausführungsform)
Nachstehend wird eine erste Ausführungsform eines SC-Filters unter Bezugnahme auf den in der 1 gezeigten Schaltplan der ersten Ausführungsform beschrieben. Diese Ausführungsform entspricht dem in der 8 gezeigten SC-Filter 103 und wird gemäß obiger Beschreibung zur Verarbeitung eines Halbleiterdrucksensorausgangssignals verwendet, das über den Differenzverstärker 100 an das SC-Filter 103 gegeben wird. Die vier, den Drucksensor bildenden Piezowiderstandselemente R1 bis R4 (jedes aus Störstellendiffusionsschichten gebildet) sind vorzugsweise auf einer dünnen Membran gebildet, die auf einem Siliziumsubstrat befestigt ist. Der Knotenpunkt der Piezowiderstandselemente R1, R3 empfängt einen festgelegten Strom, während der Knotenpunkt der Piezowiderstandselemente R2, R4 mit einem Massepotential verbunden ist. Der Knotenpunkt der Piezowiderstandselemente R2, R3 ist mit dem nicht invertierenden Eingangsanschluss des Operationsverstärkers 101 des Differenzverstärkers 100 verbunden, während der Knotenpunkt der Piezowiderstandselemente R1, R4 mit dem nicht invertierenden Eingangsanschluss des Operationsverstärkers 102 des Differenzverstärkers 100 verbunden ist. Widerstände R100, R101, R102, R103 des Differenzverstärkers 100 sind zwischen den Ausgangsanschluss des Operationsverstärkers 101 und ein Massepotential in Reihe geschaltet. Ferner ist der Widerstand R100 zwischen den invertierenden Eingangsanschluss und den Ausgangsanschluss des Operationsverstärkers 101 geschaltet, während der Widerstand R102 zwischen den invertierenden Eingangsanschluss und den Ausgangsanschluss des Operationsverstärkers 102 geschaltet ist.
Der Ausgangsanschluss des Operationsverstärkers 101 ist mit dem Eingangsanschluss des SC-Filters 103 in der SC-Filterschaltung 200 verbunden.
Die SC-Filterschaltung 200 arbeitet als Tiefpassfilter und ist, gemäß obiger Beschreibung zum Stand der Technik, aus dem SC-Filter 103, der Frequenzteilerschaltung 104 und der Oszillatorschaltung 105 aufgebaut, wobei das vorstehend erwähnte erste und zweite Taktsignal ϕ1, ϕ2 und deren jeweilige Inversen von der Frequenzteilerschaltung 104 erzeugt und an das SC-Filter 103 gelegt werden. Es wird jedoch anstelle der in der 9 gezeigten herkömmlichen Schaltung, die als das SC-Filter 103 verwendet wird, das in der 1 gezeigte SC-Filter der Ausführungsform verwendet.
Diese Ausführungsform ist, wie in 1 gezeigt, aus einem Operationsverstärker OP1, einem ersten, zweiten und dritten Kondensator C1, C2, C3, einem ersten bis sechsten Analogschalter SW1 bis SW6 und einer eine Referenzspannung Vref bereitstellenden Referenzgleichspannungs-(DC)-quelle 1 aufgebaut. Jeder der Analogschalter SW1 bis SW6 ist aus einem N-Kanal-MOSFET und einem P-Kanal-MOSFET aufgebaut, die zwischen die Eingangs/Ausgangsanschlüsse des entsprechenden Analogschalters parallel geschaltet sind. Der erste, zweite und dritte Analogschalter SW1 bis SW3 sind einzig während jedes Intervalls geschlossen (in den Ein-Zustand gesetzt), in dem das Taktsignal ϕ1 der ersten Phase (nachstehend als erstes Taktsignal bezeichnet) einen H-Pegel aufweist, während der vierte, fünfte und sechste Analogschalter SW4 bis SW6 einzig während jedes Intervalls geschlossen sind, in dem das Taktsignal ϕ2 der zweiten Phase (nachstehend als zweites Taktsignal bezeichnet) einen H-Pegel aufweist.
Der nicht invertierende Eingangsanschluss des Operationsverstärkers OP1 ist, wie in 1 gezeigt, an die Referenzspannung Vref gelegt. Der erste Analogschalter SW1 ist zwischen den Eingangsanschluss des Filters (der ein durch Vi gekennzeichnetes Eingangssignal von dem Differenzverstärker 100 empfängt) und einen ersten Knotenpunkt N1 geschaltet, während der vierte Analogschalter SW4 zwischen den Knotenpunkt N1 und den nicht invertierenden Eingangsanschluss des Operationsverstärkers OP1 geschaltet ist. Der erste Kondensator C1 ist zwischen den ersten Knotenpunkt N1 und einen zweiten Knotenpunkt N2 geschaltet, während der zweite Analogschalter SW2 zwischen den zweiten Knotenpunkt N2 und den nicht invertierenden Eingangsanschluss des Operationsverstärkers OP1 geschaltet ist. Der fünfte Analogschalter SW5 ist zwischen den zweiten Knotenpunkt N2 und den invertierenden Eingangsanschluss des Operationsverstärkers OP1 geschaltet. Der zweite Kondensator C2 ist zwischen den ersten Knotenpunkt N1 und einen dritten Knotenpunkt N3 geschaltet, während der dritte Kondensator C3 zwischen den invertierenden Eingangsanschluss des Operationsverstärkers OP1 und den Ausgangsanschluss des Operationsverstärkers OP1, d. h. den Ausgangsanschluss des Filters (der ein durch Vo gekennzeichnetes Ausgangssignal erzeugt), geschaltet ist. Entsprechend der obigen Beschreibung bezüglich des Beispiels gemäß dem Stand der Technik, arbeitet der dritte Kondensator C3 als Integrierkondensator des SC-Filters, der zwischen den dritten Knotenpunkt N3 und den nicht invertierenden Eingangsanschluss des Operationsverstärkers OP1 geschaltet ist. Der sechste Analogschalter SW6 ist zwischen den dritten Knotenpunkt N3 und den Ausgangsanschluss des Operationsverstärkers OP1 geschaltet.
Bei dieser Ausführungsform werden Zwei-Phasen-Taktsignale der in der 10 gezeigten und vorstehend beschriebenen Form verwendet, um die Analogschalter SW1 bis SW6 der in der 1 gezeigten Ausführungsform zu steuern, d. h. die in der 1 gezeigten Taktsignale ϕ1 und ϕ2. Es wird nun auf die 10 und 11 verwiesen. In dem ersten Zustand S1, in dem das Taktsignal ϕ1 einen H-Pegel und das Taktsignal ϕ2 einen L-Pegel aufweist, befinden sich der erste, zweite und dritte Analogschalter SW1, SW2, SW3 in dem Ein-Zustand und der vierte, fünfte und sechste Analogschalter SW4, SW5, SW6 in dem Aus-Zustand. Dies führt dazu, dass der erste Kondensator C1 auf die Eingangssignalspannung geladen wird, während die Spannung über dem zweiten Kondensator C2 auf Null entladen wird, wobei kein Laden oder Entladen des dritten Kondensators C3 stattfindet.
In dem anschließenden zweiten Zustand S2, der unmittelbar auf den ersten Zustand S1 folgt und bei dem beide Taktsignale ϕ1 und ϕ2 einen L-Pegel aufweisen, befindet sich jeder Analogschalter SW1 bis SW6 in einem Aus-Zustand. Dies führt dazu, dass in diesem Zustand kein Laden oder Entladen irgendeines Kondensators C1, C2, C3 stattfindet.
Während des dritten Zustands S3, bei das Taktsignal ϕ1 einen L-Pegel und das Taktsignal ϕ2 einen H-Pegel aufweist, befinden sich die Analogschalter SW1, SW2, SW3 in einem Aus-Zustand, während sich die Analogschalter SW4, SW5, SW6 in einem Ein-Zustand befindet. Dies führt dazu, dass der zweite und dritte Kondensator C2, C3 parallel geschaltet werden und die Spannung über den Anschlüssen des Kondensators C1 auf Null entladen wird, wobei der Entladestrom des Kondensators C1 als Ladestrom in die Parallelschaltung der Kondensatoren C2, C3 fließt. Dies führt zu einer Erhöhung der Spannung über der Parallelschaltung. Da die Kondensatoren C2, C3 zwischen den Ausgangsanschluss und den invertierenden Eingangsanschluss des Operationsverstärkers OP1 geschaltet werden, wird das Potential an dem invertierenden Eingangsanschluss in diesem Zustand jedoch auf dem Potential des nicht invertierenden Eingangsanschlusses gehalten. Folglich sind der Eingangs- und der Ausgangsanschluss des fünften Analogschalters SW5 auf das Vref-Potential gesetzt.
In dem anschließenden vierten Zustand S4, der unmittelbar auf den dritten Zustand S3 folgt und bei dem beide Taktsignale ϕ1 und ϕ2 einen L-Pegel aufweisen, befindet sich jeder der Analogschalter SW1 bis SW6 in einem Aus-Zustand, während das Vref-Potential über den Analogschalter SW2 direkt an den Eingangsanschluss des Analogschalters SW5 gelegt wird. Dies führt dazu, dass kein Laden oder Entladen irgendeines der Kondensatoren C1, C2, C3 stattfindet und der Eingangs- und der Ausgangsanschluss von SW5 auf dem Vref-Potential gehalten werden.
Nach Beendigung des den Zustand S4 aufweisenden Intervalls kehrt der Ablauf zum ersten Zustand S1 zurück, wobei der Ablauf S1, S2, S3, S4 periodisch wiederholt wird.
Um ein Tiefpassfilter mit einer geringen Grenzfrequenz fc von beispielsweise 1 Hz zu erzielen, wird die Frequenz fs der Taktsignale ϕ1, ϕ2 in dieser Ausführungsform auf 1,5 kHz gesetzt, d. h., es wird eine im Wesentlichen geringe Abtastrate für das Eingangssignal des Filters verwendet. Ferner wird die Dauer des Intervalls τ des zweiten Zustands S2 so kurz wie möglich (z. B. ca. 1 μs) eingestellt, während ein gleichzeitiges Leitvermögen von jedem der Analogschalter SW1 bis SW6 verhindert wird. D. h., die Dauer sollte:

(a) ausreichend lang sein, um sicherzustellen, dass kein Überlappen zwischen einem leitenden Zustand von jedem der Analogschalter SW1, SW2, SW3 und einem leitenden Zustand von jedem der Analogschalter SW4, SW5, SW6 stattfindet, und
(b) ausreichend kurz sein, um sicherzustellen, dass keine übermäßig negativen Effekte auftreten, die aus einem Hochtemperaturleckstromfluss während jedes Intervalls τ resultieren.

Um diese Kombination an Bedingungen bzw. Zuständen zu erfüllen, sollte die Dauer von τ dann, wenn jeder Analogschalter unter Verwendung von Hochgeschwindigkeits-MOSFETs implementiert wird, vorzugsweise auf einen Wert gesetzt werden, der in dem Bereich von 0,6 bis 2 μs liegt.
Alternativ sollte die Dauer des Intervalls τ des zweiten Zustands S2 kürzer als eine Dauer gesetzt werden, womit ein Fehlerbetrag bezüglich eines Sollwerts einer Gleichspannungsverstärkung des Tiefpassfilters gleich einem vorbestimmten zulässigen Fehlerbetrag (z. B. 3%) ist, und die ebenso ausreichend lang ist, um sicherzustellen, dass ein gleichzeitiges Leiten der durch das erste Taktsignal ϕ1 gesteuerten Analogschalter sowie der durch das zweite Taktsignal ϕ2 gesteuerten Analogschalter nicht stattfindet. Der Fehlerbetrag der Gleichspannungsverstärkung des Tiefpassfilters wird hauptsächlich durch den Änderungsbetrag bestimmt, der in der Spannung auftritt, auf welche der erste Kondensator C1 während des Intervalls τ geladen wird (d. h. der Betrag des Ladungsverlustes des Kondensators). Z. B. führt eine durch einen Ladungsverlust verursachte Verringerung dieser Ladespannung um 3% während des Intervalls τ zu einem Gleichspannungsverstärkungsfehlerbetrag von annähernd 3%.
Der während jedes Intervalls τ auftretende Änderungsbetrag der Ladespannung des ersten Kondensators C1 kann durch eine direkte Messung dieser Spannung erzielt oder auf der Grundlage einer Messung des Analogschalterleckstroms hergeleitet werden.
2 zeigt eine Querschnittsansicht einer spezifischen Konfiguration für jeden der Analogschalter SW1, SW3, SW4, SW6 dieser Ausführungsform. 3 zeigt eine Querschnittsansicht einer spezifischen Konfiguration des zweiten Analogschalters SW2. 4 zeigt eine Querschnittsansicht einer spezifischen Konfiguration des fünften Analogschalters SW5.
Jeder Analogschalter ist, wie in den 2, 3 und 4 gezeigt, in einem Halbleitersubstrat 10 gebildet, das einen SOI-(Silizium-auf-Isolator)-Substrataufbau aufweist. Das Halbleitersubstrat 10 ist aus einem Siliziumsubstrat 11 mit einer (Dünnfilm-)Siliziumschicht 13 gebildet, die durch eine vergrabene (Dünnfilm-)Schicht 12 aus Siliziumoxid von dem Siliziumsubstrat 11 getrennt ist. In der Siliziumschicht 13 sind Gräben 14 gebildet, die sich von der Oberfläche (gemäß der Zeichnung) der Siliziumschicht 13 nach unten zu der vergrabenen Schicht 12 aus Siliziumoxid erstrecken. Jeder der Gräben 14 ist mit einem Siliziumoxid-Dünnfilm 15 gefüllt. Diese Gräben 14 dienen dazu, jeweilige MOSFET-Bildungsgebiete, d. h. ein P-Kanal-MOSFET-Bildungsgebiet 17 und ein N-Kanal-MOSFET-Bildungsgebiet 16 zu trennen, so dass jedes dieser MOSFET-Bildungsgebiete 16, 17 an seinen Seitenoberflächen und seiner unteren Oberfläche durch sich fortlaufend erstreckende Bereiche dielektrischen Materials (Siliziumoxid) umschlossen ist.
Das N-Kanal-MOSFET-Bildungsgebiet 16 ist mit einer P-Wanne darin gebildet, die N-leitende Bereiche 18, 19 bzw. einen P-leitenden Kontaktbereich 20 aufweist, die in der oberen Oberfläche dieser P-Wanne gebildet sind, und weist eine an dieser oberen Oberfläche gebildete Gate-Elektrode 16 auf, die sich zwischen den N-leitenden Bereichen 18, 19 erstreckt, jedoch durch einen Gate-Oxidfilm von diesen getrennt ist.
Das P-Kanal-MOSFET-Bildungsgebiet 17 ist mit einer N-Wanne darin gebildet, die P-leitende Bereiche 22, 23 bzw. einen N-leitenden Kontaktbereich 24 aufweist, die in der oberen Oberfläche der N-Wanne gebildet sind, und weist eine an dieser oberen Oberfläche gebildete Gate-Elektrode 25 auf, die sich zwischen den P-leitenden Bereichen 22, 23 erstreckt, jedoch durch einen Gate-Oxidfilm von diesen getrennt ist.
Der N-leitende Bereich 18 und der P-leitende Bereich 22 sind gemeinsam mit einem Eingangs- oder Ausgangsanschluss des Analogschalters verbunden, während der N-leitende Bereich 19 und der P-leitende Bereich 23 gemeinsam mit dem anderen Eingangs- oder Ausgangsanschluss verbunden sind.
Die Energieversorgungsspannung Vcc liegt an dem N-leitenden Bereich 24 des ersten, dritten und sechsten Analogschalters SW1, SW3 und SW6, während der P-leitende Bereich 20 in jedem dieser Analogschalter mit einem Massepotential verbunden ist.
Die Referenzspannung Vref wird in diesem Analogschalter, wie in der die spezifische Konfiguration des zweiten Analogschalters SW2 dieser Ausführungsform zeigenden 3 gezeigt, an den N-leitenden Bereich 24 und den P-leitenden Bereich 20 gelegt.
Die Substratpotentialeinstellungseingangsanschlüsse des P-Kanal-MOSFET Qp und des N-Kanal-MOSFET Qn des Schalters sind, wie in der die spezifische Konfiguration des fünften Analogschalters SW5 dieser Ausführungsform zeigenden 4 gezeigt, durch 92 bzw. 91 gekennzeichnet, während der Eingangs- und der Ausgangsanschluss des Schalters SW5 durch 89 bzw. 90 gekennzeichnet ist. Die Referenzspannung Vref wird in dem Schalter SW5 über die Substratpotentialeinstellungsanschlüsse 92 bzw. 91 an den N-leitenden Bereich 24 und den P-leitenden Bereich 20 gelegt. Es ist folglich ersichtlich, dass gegenüber dem in der 12 gezeigten Beispiel gemäß dem Stand der Technik, bei dem die Energieversorgungsspannung Vcc und das Massepotential als Substratpotentiale des P-Kanal-MOSFET bzw. des N-Kanal-MOSFET eines Analogschalters angelegt werden, bei der in der 4 gezeigten Konfiguration die Substratpotentiale des P-Kanal-MOSFET und des N-Kanal-MOSFET des Analogschalters beide an die Referenzspannung Vref gelegt bzw. mit dieser verbunden sind.
Der Eingangsanschluss 89 und der Ausgangsanschluss 90 des fünften Analogschalters SW5 werden, wie vorstehend beschrieben, auf dem Referenzpotential Vref gehalten.
Folglich tritt, unter erneuter Bezugnahme auf die 4, keine Potentialdifferenz zwischen den Substratpotentialeinstellungsanschlüssen 92, 91 der Transistoren Qp, Qn und dem Ausgangsanschluss 90 des Analogschalters SW5 oder zwischen den Substratpotentialeinstellungsanschlüssen 92, 91 des Transistors Qn und dem Eingangsanschluss 89 des Analogschalters SW5 auf. Auf diese Weise ist der fünfte Analogschalter SW5 derart konfiguriert, dass er einen externen Hochtemperaturleckstromfluss unterdrücken kann, welcher das SC-Filter gemäß obiger Beschreibung negativ beeinflusst (d. h., der Leckstrom I_L, der bezüglich des vorstehend beschriebenen Zustands S4 in der 11 gezeigt ist, kann nicht auftreten). Auf diese Weise kann ein fehlerfreier bzw. genauer Betrieb des SC-Filters bei geringen Werten des Eingangssignals Vi des SC-Filters erzielt werden.
Durch die Verwendung einer Grabenkonfiguration für die Halbleiterstruktur jedes Analogschalters SW1 bis SW5 dieser Ausführungsform, können ferner die jeweiligen Substratpotentiale des P-Kanal-MOSFET Qp und des N-Kanal-MOSFET Qn in jedem der Analogschalter frei auf beliebige Werte eingestellt werden, ohne dass ein Leckstromfluss zwischen den Transistoren eines Schalters auftritt. Bei dem fünften Analogschalter SW5 sind diese Substratpotentiale gemäß vorstehender Beschreibung auf einen identischen Wert, d. h. die Referenzspannung Vref, auf welcher der Ausgangsanschluss des Schalters gehalten wird, eingestellt bzw. festgelegt.
Es ist folglich ersichtlich, dass mit der Struktur des in der 4 gezeigten fünften Analogschalters SW5 die Leckströme I₅₁, I₆₁ des herkömmlichen, in der 12 gezeigten Analogschalterbeispiels nicht auftreten, da jeder der Transistoren Qp und Qn des Schalters ein Substratpotential aufweist, das auf Vref gesetzt ist, und da der Ausgangsanschluss des Analogschalters inhärent auf dem Vref-Potential gehalten wird. Folglich kann jedes Intervall des vorstehend erwähnten vierten Zustands S4 des SC-Filters im Wesentlichen lang eingestellt werden, während für den Kondensator C3 ein Kapazitätswert verwendet wird, der ausreichend klein ist, um für eine Bildung in einem IC-Chip geeignet zu sein, so dass es möglich wird, einen zufrieden stellenden Betrieb eines Ein-Chip-IC-SC-Filters zu erzielen, der eine Grenzfrequenz von bis zu 1 Hz aufweist.
Die Eigenschaften der vorstehend beschriebenen ersten Ausführungsform können gemäß nachstehender Beschreibung zusammengefasst werden. Entsprechend des N-Kanal-MOSFET Qn und des P-Kanal-MOSFET Qp, welche den fünften Analogschalter SW5 des SC-Filters bilden, ist jeder Transistor, wie in 4 gezeigt, auf einem Substrat 10 eines Ein-Chip-IC in Bereichen 16 bzw. 17 des Substrats 10 gebildet, wobei jeder dieser Bereiche durch dielektrische Elemente (12, 15) an der unteren Oberfläche und an den Seitenflächen umschlossen ist. Die jeweiligen Substratbereiche 16, 17 der Transistoren Qn, Qp sind fest auf ein gemeinsames Potential gesetzt, welches der Referenzspannung Vref des SC-Filters entspricht. Aufgrund der Tatsache, dass das Substratpotential jedes Transistors Qn, Qp des Analogschalters SW5 dem Potential entspricht, auf dem der Eingangs- und der Ausgangsanschluss dieses Analogschalters gehalten werden (Vref), kann jeder externe PN-Übergangsleckstromfluss an dem Ausgangsanschluss des Schalters SW5 effektiv unterdrückt werden. Folglich sind die die Niederfrequenzbetriebsleistung des SC-Filters beeinflussenden Probleme, die aus dem vorstehend beschriebenen Leckstrom hervorgehen, behoben.
Eine Nichtlinearität der Temperaturcharakteristik der Offsetspannung des SC-Filters (resultiert aus der Temperaturabhängigkeit des Pegels des extern fließenden Leckstroms an dem Ausgangsanschluss des in der 13 gezeigten fünften Analogschalters SW5) ist folglich im Wesentlichen behoben, und es wird eine höhere Genauigkeit des Filterbetriebes erzielt. Aufgrund der Verwendung der sich kontinuierlich erstreckenden dielektrischen Bereiche (Dünnfilme aus Siliziumoxid) zur gegenseitigen Isolierung der Transistoren Qn, Qp in jedem der Analogschalter, kann ferner das Substratpotential jedes Transistors problemlos auf einen geeigneten Wert gesetzt werden, und zwar ohne die Gefahr eines Leckstromflusses zwischen den Transistoren eines Analogschalters.
Es sollte beachtet werden, dass es ebenso möglich wäre, den letzteren Vorteil zu erzielen, wenn die Transistoren des Analogschalters einen BICMOS-(Bipolar-CMOS)-Aufbau aufweisen. Hierbei ist es einzig erforderlich, sicherzustellen, dass die jeweiligen Substratpotentiale der Transistoren auf frei wählbare Werte eingestellt bzw. gelegt werden können.
(Zweite Ausführungsform)
Nachstehend wird eine zweite Ausführungsform eines SC-Filters beschrieben. Diesbezüglich wird einzig auf die sich von der ersten Ausführungsform unterscheidenden Punkte näher eingegangen. Die zweite Ausführungsform unterschiedet sich insbesondere hinsichtlich der Konfiguration des fünften Analogschalters SW5 und der Substratpotentialeinstellungsverbindungen des zweiten Analogschalters SW2 von der in der 1 gezeigten ersten Ausführungsform.
5 zeigt einen Schaltplan der zweiten Ausführungsform, während 6 eine Querschnittsansicht mit einer spezifischen Konfiguration des fünften Analogschalters SW5 der zweiten Ausführungsform zeigt, der anstelle der in der 4 gezeigten Konfiguration der ersten Ausführungsform verwendet wird.
Der fünfte Analogschalter SW5 der zweiten Ausführungsform ist, wie in 5 gezeigt, aus einem ersten N-Kanal-MOSFET Qn1, einem ersten P-Kanal-MOSFET Qp1, einem zweiten N-Kanal-MOSFET Qn2 und einem zweiten P-Kanal-MOSFET Qp2 aufgebaut. Die Transistoren Qn1, Qp1, Qn2, Qp2 des fünften Analogschalters SW5 sind, wie in 6 gezeigt, auf einem Substrat 10 eines einzigen ICs (d. h. auf dem gleichen IC-Chip) eines SC-Filters gebildet, wobei diese Transistoren in jeweiligen Transistorbildungsgebieten in dem Substrat 10 gebildet sind, welche gegenseitig durch Gräben voneinander getrennt sind, die derart mit dielektrischem Material gefüllt sind, dass jedes Transistorbildungsgebiet kontinuierlich an seinen Seitenoberflächen und an seiner unteren Oberfläche durch Bereiche dielektrischen Materials (Siliziumoxid) umschlossen ist. Dies entspricht dem bezüglich der Transistoren jedes Analogschalters der ersten Ausführungsform Gesagtem, so dass eine detaillierte Beschreibung diesbezüglich ausgelassen wird.
Der erste N-Kanal-MOSFET Qn1 und der erste P-Kanal-MOSFET Qp1 sind parallel zwischen einen Eingangs- und einen Ausgangsanschluss des Schalters SW5 geschaltet, wobei der Ausgangsanschluss durch 190 gekennzeichnet ist. Die Substratpotentiale der Transistoren Qn1, Qp1 sind auf jeweils verschiedene Werte gesetzt. Insbesondere in dieser Ausführungsform ist das Substratpotential des ersten N-Kanal-MOSFET Qn1 auf 0 V (d. h. Massepotential) und das des zweiten P-Kanal-MOSFET Qp2 auf die zweifache Referenzspannung Vref gesetzt ist. Folglich unterscheidet sich das Substratpotential des ersten N-Kanal-MOSFET Qn1 von der Referenzspannung Vref des SC-Filters um den Betrag -Vref, während sich das des ersten P-Kanal-MOSFET Qp1 von der Referenzspannung Vref um den Betrag +Vref unterscheidet.
Folglich liegen die Substratpotentiale der Transistoren Qp1, Qn1 um die gleichen Beträge unter bzw. über der Referenzspannung des SC-Filters.
Das Taktsignal ϕ2 wird an das Gate des ersten N-Kanal-MOSFET Qn1 gelegt, während das inverse Taktsignal ϕ2' an das Gate des ersten P-Kanal-MOSFET Qp1 gelegt wird.
Die N-Kanal-MOSFETs Qn1, Qn2 weisen gleich den P-Kanal-MOSFETs Qp1, Qp2 identische Betriebseigenschaften auf.
Der Source- oder der Drain-Anschluss des zweiten P-Kanal-MOSFET Qp2 ist, wie in 6 gezeigt, mit dem Substratpotentialeinstellungsanschluss 120 des ersten N-Kanal-MOSFET Qn1 (der gemäß obiger Beschreibung auf das Massepotential gesetzt ist) verbunden, während der Substratpotentialeinstellungsanschluss 134 des zweiten P-Kanal-MOSFET Qp2 mit dem Ausgangsanschluss 190 des Schalters SW5 (d. h. mit dem invertierenden Eingangsanschluss des Operationsverstärkers OP1 und mit der gegenüberliegenden Seite des dritten Kondensators C3 von der Seite, die mit dem Ausgangsanschluss des Operationsverstärkers OP1 verbunden ist) verbunden ist. Der Source- oder der Drain-Anschluss des zweiten N-Kanal-MOSFET Qn2 ist mit dem Substratpotentialeinstellungsanschluss 124 des ersten P-Kanal-MOSFET Qp1 (der gemäß obiger Beschreibung auf das Potential 2Vref gesetzt ist) verbunden, während der Substratpotentialeinstellungsanschluss 133 des zweiten N-Kanal-MOSFET Qn2 mit dem Ausgangsanschluss 190 des Schalters SW5 verbunden ist. Ferner sind die jeweiligen Gate-Anschlüsse der Transistoren Qp2, Qn2 mit dem Ausgangsanschluss 190 des Schalters SW5 verbunden.
Nachstehend wird der Betrieb des fünften Analogschalters SW5 dieser Ausführungsform unter Bezugnahme auf die 6 und den konzeptionellen Schaltplan der 7 beschrieben, welche die Leckstromflüsse in den Analogschalter SW5 veranschaulicht, wenn dieser in einen Aus-Zustand gesetzt ist, was während jedem Intervall des vorstehend unter Bezugnahme auf die 10 beschriebenen vierten Zustands S4 auftritt. Es gibt, wie gezeigt, zwei Übergangsleckstromwege, welche das Potential des Ausgangsanschlusses 190 des Schalters SW5 beeinflussen könnten, wobei die jeweiligen Leckströme dieser Wege durch I₂₁ und I₃₁ gekennzeichnet sind. Der Leckstrom I₃₁ fließt durch einen PN-Übergangsbereich des ersten P-Kanal-MOSFET Qp1, um den Ausgangsanschluss 190 zu erreichen, und anschließend durch einen PN-Übergangsbereich des zweiten P-Kanal-MOSFET Qp2. D. h., der Weg kann wie folgt beschrieben werden: 2Vref → (PN-Übergangsbereich des ersten P-Kanal-MOSFET Qp1) → (PN-Übergangsbereich des zweiten P-Kanal-MOSFET Qp2) → Masse.
Der Leckstrom I₂₁ fließt durch einen PN-Übergangsbereich des zweiten N-Kanal-MOSFET Qn2, um den Ausgangsanschluss 190 des Schalters SW5 zu erreichen, und anschließend durch einen PN-Übergang in dem ersten N-Kanal-MOSFET Qn1. D. h., der Weg kann wie folgt beschrieben werden: 2Vref → (PN-Übergangsbereich des zweiten N-Kanal-MOSFET Qn2) → (PN-Übergangsbereich des ersten N-Kanal-MOSFET Qn1) → Masse.
In dieser Ausführungsform sind die Substratpotentiale des ersten N-Kanal-MOSFET Qn1 und des ersten P-Kanal-MOSFET Qp1 um identische Beträge über bzw. unter die Referenzspannung des SC-Filters gesetzt. Ferner weisen die Transistoren Qp1, Qp2, durch welche der Leckstrom I₃₁ fließt, wechselseitig identische Eigenschaften auf. Folglich kann der Fluss des Leckstroms I₂₁ das Potential des Ausgangsanschlusses 190 des Schalters SW5 nicht beeinflussen. Genauer gesagt, der interne Leckstromfluss kann nicht zu einem externen Leckstromfluss an dem Ausgangsanschluss 190 führen. Gleichermaßen weisen die Transistoren Qn1, Qn2, durch welche der Leckstrom I₂₁ fließt, ebenso wechselseitig identische Eigenschaften auf. Folglich kann auch der Fluss des Leckstroms I₂₁ das Potential des Anschlusses 190 nicht beeinflussen.
Folglich ist selbst bei einem Hochtemperaturbetrieb sichergestellt, dass an dem Ausgangsanschluss des Schalters SW5 kein externer Leckstromfluss auftritt, welcher die Ladungsmenge des Kondensators C3 während jedes Intervalls des vierten Zustands S4 ändern könnte. Folglich sind die vorstehend unter Bezugnahme auf die 12 und 13 beschriebenen Nachteile im Stand der Technik effektiv überwunden.
Selbst wenn die Abtastfrequenz des SC-Filters auf einen sehr niedrigen Wert gesetzt wird, so dass die Dauer jedes Intervalls des vierten Zustands S4 lang ist, während der Wert des Kondensators C3 auf einen ausreichend kleinen Wert gesetzt wird, um in einem IC integriert zu werden, treten die durch die Hochtemperaturleckströme in den Transistoren der SC-Filter und insbesondere in dem mit dem Kondensator C3 verbundenen Analogschalter verursachten Probleme bei der zweiten Ausführungsform folglich nicht auf.
Es ist aus der vorstehenden Beschreibung ersichtlich, dass die zweite Ausführungsform die nachstehend beschriebenen Eigenschaften aufweist.
Zunächst sind die Substratpotentiale des ersten N-Kanal-MOSFET Qn1 und des ersten P-Kanal-MOSFET Qp1, wie in 7 gezeigt, auf einen Wert gesetzt, der um einen bestimmten Betrag über der Referenzspannung des SC-Filters liegt, bzw. auf einen Wert, der um den gleichen bestimmten Betrag unter der Referenzspannung liegt. Ferner weisen die Transistoren Qp1, Qp2 übereinstimmende Eigenschaften auf, wobei der Drain- oder der Source-Anschluss des Transistors Qp2 mit dem Substratpotential des ersten N-Kanal-MOSFET Qn1 (d. h. dem Massepotential) und der Substratpotentialeinstellungsanschluss des Transistors Qp2 mit dem Ausgangsanschluss des Schalters SW5 (der angeschlossen ist, um wiederholt Ladungsströme zu dem dritten Kondensator C3 zu übertragen) verbunden ist.
Gleichermaßen weisen der erste N-Kanal-MOSFET Qn1 und der zweite N-Kanal-MOSFET Qn2 übereinstimmende Eigenschaften auf, wobei der Source- oder der Drain-Anschluss des zweiten N-Kanal-MOSFET Qn2 mit dem Substratpotentialeinstellungsanschluss des ersten P-Kanal-MOSFET Qp1 (d. h. mit Vref) und der Substratpotentialeinstellungsanschluss des zweiten N-Kanal-MOSFET Qn2 mit dem Ausgangsanschluss des Schalters SW5 verbunden ist.
Hierdurch wird sichergestellt, dass der Betrieb des SC-Filters trotz der Tatsache, dass PN-Übergangsleckströme intern in den den fünften Analogschalter SW5 bildenden Transistoren fließen werden, nicht negative durch diese Ströme beeinflusst werden kann.
Bei der obigen Beschreibung der zweiten Ausführungsform ist angenommen worden, dass eine Graben zur Trennung aufweisende Konfiguration (d. h. Trennung durch ein dielektrisches Material, wie beispielsweise Siliziumoxid) verwendet wird, um die MOSFETs voneinander zu isolieren. Die Ausführungsform könnte jedoch ebenso ohne die Verwendung einer solchen, den MOSFETS dienenden Konfiguration implementiert werden.
Nachstehend werden weitere technische Konzepte der obigen Ausführungsformen beschrieben.

(1) Es wird ein SC-Filter bereitgestellt, bei dem die Dauer τ des zweiten Zustands S2 so kurz wie möglich eingestellt wird, wobei sich diese in einem Wertebereich befindet, mit dem ein gleichzeitiges Leiten eines Analogschalters, der durch das erste Taktsignal ϕ1 in den leitenden Zustand gesetzt wird, und eines Analogschalters, der durch das zweite Taktsignal ϕ2 in den leitenden Zustand gesetzt wird, nicht auftritt.
(2) Es wird ein SC-Filter bereitgestellt, bei dem:
(a) die Dauer τ des zweiten Zustands S2 derart gewählt wird, dass sie in einem Wertebereich liegt, mit dem ein gleichzeitiges Leiten eines Analogschalters, der durch das erste Taktsignal ϕ1 in den leitenden Zustand gesetzt wird, und eines Analogschalter, der durch das zweite Taktsignal ϕ2 in den leitenden Zustand gesetzt wird, nicht auftritt, wobei ebenso
(b) die Dauer von τ ausreichend kurz eingestellt wird, um sicherzustellen, dass Hochtemperaturleckstromflüsse in den Analogschaltern keine signifikante Wirkung auf den Betrieb des Filters haben werden.
(3) Es wird ein SC-Filter bereitgestellt, bei dem die Dauer τ des zureiten Zustands S2 vorzugsweise derart gewählt wird, dass sie in einem Bereich von 0,6 bis 2 μs liegt.
(4) Es wird ein SC-Filter bereitgestellt, bei dem:
(a) die Dauer τ des zweiten Zustands S2 derart gewählt wird, dass sie in einem Wertebereich liegt, durch den kein gleichzeitiges Leiten eines Analogschalters, der durch das erste Taktsignal ϕ1 in den leitenden Zustand gesetzt wird, und eines Analogschalters, der durch das zweite Taktsignal ϕ2 in den leitenden Zustand gesetzt wird, auftreten kann, und ebenso
(b) die Dauer τ kürzer als ein Wert eingestellt wird, wodurch ein proportionaler Änderungsbetrag, der während des Intervalls τ in der Lagespannung des ersten Kondensators C1 auftritt, gleich einem zulässigen proportionalen Fehlerbetrag der Gleichspannungsverstärkung des SC-Filters ist.

Vorstehend sind ein Analogschalter mit minimiertem externen Leckstromfluss und ein den Analogschalter aufweisendes SC-Filter beschrieben.
Ein in einem SC-Filter verwendeter Analogschalter weist einen N-Kanal- und einen P-Kanal-MOSFET auf, die zwischen einen Eingangs- und einen Ausgangsschalteranschluss parallel geschaltet sind, wobei an dem Ausgangsanschluss des Analogschalters periodisch Kondensatorladeströme fließen. Der Filter erzielt ein Ausgangssignal bezüglich einer Referenzspannung und hält den Schaltereingangs- und den Schalterausgangsanschluss auf der Referenzspannung, wobei jeweilige Substratpotentiale des N-Kanal- und des P-Kanal-MOSFET an der Referenzspannung liegen, so dass der Analogschalter keinen externen Leckstromfluss erzeugt, welcher das Ausgangssignals des Filters während jedes Intervalls, in dem der Schalter geöffnet ist, beeinflussen kann.

Claims

Switched-Capacitor-Filter, das einen Analogschalter (SW5), einen Operationsverstärker (OP1) und einen Kondensator (C3) aufweist, wobei – der Kondensator (C3) zwischen einen Ausgangsanschluss des Operationsverstärkers (OP1) und einen invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – eine vorbestimmte Referenzspannung (Vref) an einen nichtinvertierenden Eingangsanschluss des Operationsverstärkers (OP1) gelegt ist, – ein Ausgangsanschluss (90) des Analogschalters (SW5) mit dem invertierenden Eingangsanschluss verbunden ist, – das Switched-Capacitor-Filter dazu ausgelegt ist, den Ausgangsanschluss des Analogschalters auf der Referenzspannung zu halten, – der Analogschalter (SW5) einen N-Kanal-MOSFET (Qn) und einen P-Kanal-MOSFET (Qp) aufweist, die zwischen einen Eingangsanschluss (89) und den Ausgangsanschluss (90) des Analogschalters parallel geschaltet sind, – der N-Kanal-MOSFET (Qn) und der P-Kanal-MOSFET (Qp) in jeweiligen Transistorbildungsgebieten (16, 17) gebildet sind, die gemeinsam in einem Halbleitersubstrat (10) einer einzigen integrierten Schaltung angeordnet sind, dadurch gekennzeichnet, dass – jeweilige Substratpotentialeinstellanschlüsse (91, 92) des Transistorbildungsgebiets des N-Kanal-MOSFET (Qn) und des Transistorbildungsgebiets des P-Kanal-MOSFET (Qp) mit der Referenzspannung verbunden sind.
Switched-Capacitor-Filter nach Anspruch 1, dadurch gekennzeichnet, dass jedes der Transistorbildungsgebiete (16, 17) in dem Halbleitersubstrat (10) durch Bereiche dielektrischen Materials (12, 15) umschlossen ist, die sich fortlaufend über Seitenoberflächen und eine untere Oberfläche des Transistorbildungsgebiets erstrecken.
Switched-Capacitor-Filter, das einen Analogschalter (SW5), einen Operationsverstärker (OP1) und einen Kondensator (C3) aufweist, wobei – der Kondensator (C3) zwischen einen Ausgangsanschluss des Operationsverstärkers (OP1) und einen invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – eine vorbestimmte Referenzspannung (Vref) an einen nichtinvertierenden Eingangsanschluss des Operationsverstärkers (OP1) gelegt ist, – ein Ausgangsanschluss (190) des Analogschalters (SW5) mit dem invertierenden Eingangsanschluss verbunden ist, – das Switched-Capacitor-Filter dazu ausgelegt ist, den Ausgangsanschluss des Analogschalters auf der Referenzspannung (Vref) zu halten, – der Analogschalter (SW5) einen ersten N-Kanal-MOSFET (Qn1) und einen ersten P-Kanal-MOSFET (Qp1) aufweist, die gemeinsam in einer integrierten Schaltung gebildet und zwischen einen Eingangsanschluss (N2) und den Ausgangsanschluss (190) des Analogschalters parallel geschaltet sind, und – der erste N-Kanal-MOSFET (Qn1) und der erste P-Kanal-MOSFET (Qp1) jeweilige Substratpotentialeinstellungsanschlüsse (120, 124) aufweisen, die auf jeweils verschiedene Substratpotentialwerte (2Vref, Masse) gesetzt sind, dadurch gekennzeichnet, dass – die Substratpotentialwerte des ersten N-Kanal-MOSFET (Qn1) und des ersten P-Kanal-MOSFET (Qp1) mit gleichen Beträgen über bzw. unter der Referenzspannung (Vref) liegen, und der Analogschalter (SW5) aufweist: – einen zweiten P-Kanal-MOSFET (Qp2), der im Wesentlichen die gleichen Betriebseigenschaften wie der erste P-Kanal-MOSFET (Qp1) aufweist und von dem einer von jeweiligen Drain- und Source-Anschlüssen mit dem Substratpotentialeinstellungsanschluss (120) des ersten N-Kanal-MOSFET (Qn1) verbunden ist, und von dem ein Substratpotentialeinstellungsanschluss (134) mit dem Ausgangsanschluss (190) des Analogschalters verbunden ist, und – einen zweiten N-Kanal-MOSFET (Qn2), der im Wesentlichen die gleichen Betriebseigenschaften wie der erste N-Kanal-MOSFET (Qn1) aufweist und von dem einer von jeweiligen Drain- und Source-Anschlüssen mit dem Substratpotentialeinstellungsanschluss (124) des ersten P-Kanal-MOSFET (Qp1) verbunden ist und von dem ein Substratpotentialeinstellungsanschluss (133) mit dem Ausgangsanschluss (190) des Analogschalters verbunden ist.
Switched-Capacitor-Filter nach Anspruch 1, dadurch gekennzeichnet, dass – der Kondensator (C3) ein dritter Kondensator ist und der Analogschalter (SW5) ein fünfter Analogschalter ist, – das Switched-Capacitor-Filter einen ersten, zweiten und dritten Kondensator (C1, C2, C3) und einen ersten, zweiten, dritten, vierten, fünften und sechsten Analogschalter (SW1, SW2, SW3, SW4, SW5, SW6) aufweist, – der erste Analogschalter (SW1) zwischen einen Eingangsanschluss des Switched-Capacitor-Filters und einen ersten Knotenpunkt (N1) geschaltet ist, – der vierte Analogschalter (SW4) zwischen den ersten Knotenpunkt (Ni) und den nicht invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – der erste Kondensator (C1) zwischen den ersten Knotenpunkt (N1) und einen zweiten Knotenpunkt (N2) geschaltet ist, – der zweite Analogschalter (SW2) zwischen den zweiten Knotenpunkt (N2) und den nicht invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – der fünfte Analogschalter (SW5) zwischen den zweiten Knotenpunkt (N2) und den invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – der zweite Kondensator (C2) zwischen den zweiten Knotenpunkt (N2) und einen dritten Knotenpunkt (N3) geschaltet ist, – der dritte Kondensator (C3) zwischen den invertierenden Eingangsanschluss des Operationsverstärkers (OP1) und den Ausgangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – der dritte Analogschalter (SW3) zwischen den dritten Knotenpunkt (N3) und den nicht invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – der sechste Analogschalter (SW6) zwischen den dritten Knotenpunkt (N3) und den Ausgangsanschluss des Operationsverstärkers (OP1) geschaltet ist, und – ein Ausgangssignal an dem Ausgangsanschluss des Operationsverstärkers (OP1) erzeugt wird, wobei das Switched-Capacitor-Filter der Reihe nach in – einem ersten Betriebszustand, bei dem sich der erste, zweite und dritte Analogschalter (SW1, SW2, SW3) in einem leitenden Zustand und sich der vierte, fünfte und sechste Analogschalter (SW4, SW5, SW6) in einem nicht leitenden Zustand befinden, wodurch der erste Kondensator (C1) auf eine an dem Eingangsanschluss des Switched-Capacitor-Filters liegende Eingangsspannung geladen und der zweite Kondensator (C2) auf Null entladen wird, wobei kein Laden oder Entladen des dritten Kondensators (C3) stattfindet, – einem zweiten Betriebszustand, bei dem sich der erste, zweite, dritte, vierte, fünfte und sechste Analogschalter (SW1, SW2, SW3, SW4, SW5, SW6) in einem nicht leitenden Zustand befinden, wobei kein Laden oder Entladen des ersten, zweiten und dritten Kondensators (C1, C2, C3) stattfindet, – einem dritten Betriebszustand, bei dem sich der erste, zweite und dritte Analogschalter (SW1, SW2, SW3) in einem nicht leitenden Zustand und sich der vierte, fünfte und sechste Analogschalter (SW4, SW5, SW6) in einem leitenden Zustand befinden, wodurch der zweite und dritte Kondensator (C2, C3) parallel geschaltet werden und der erste Kondensator (C1) auf Null entladen wird, wobei ein Entladestrom von dem ersten Kondensator (C1) die beiden parallel geschalteten Kondensatoren (C2, C3) lädt, und – einem vierten Betriebszustand, bei dem sich der erste, zweite, dritte, vierte, fünfte und sechste Analogschalter (SW1, SW2, SW3, SW4, SW5, SW6) in einem nicht leitenden Zustand befinden, wobei kein Laden oder Entladen des ersten, zweiten und dritten Kondensators (C1, C2, C3) stattfindet, arbeitet, wobei – die Reihenfolge des ersten, zweiten, dritten und vierten Betriebszustands periodisch wiederholt wird, dadurch gekennzeichnet, dass – eine Dauer τ des zweiten Betriebszustands im Wesentlichen gleich einer minimalen Dauer gesetzt wird, womit sich keine zwei oder mehr als zwei Analogschalter des ersten, zweiten, dritten, vierten, fünften und sechsten Analogschalters (SW1, SW2, SW3, SW4, SW5, SW6) während des zweiten Betriebszustands gleichzeitig in einem leitenden Zustand befinden können.
Switched-Capacitor-Filter nach Anspruch 3, dadurch gekennzeichnet, dass – der Kondensator (C3) ein dritter Kondensator ist und der Analogschalter (SW5) ein fünfter Analogschalter ist, – das Switched-Capacitor-Filter einen ersten, zweiten und dritten Kondensator (C1, C2, C3), einen ersten, zweiten, dritten, vierten, fünften und sechsten Analogschalter (SW1, SW2, SW3, SW4, SW5, SW6) und eine Quelle mit der festen Referenzspannung aufweist, wobei – der erste Analogschalter (SW1) zwischen einen Eingangsanschluss des Switched-Capacitor-Filters und einen ersten Knotenpunkt (N1) geschaltet ist, – der vierte Analogschalter (SW4) zwischen den ersten Knotenpunkt (N1) und den nicht invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – der erste Kondensator (C1) zwischen den ersten Knotenpunkt (N1) und einen zweiten Knotenpunkt (N2) geschaltet ist, – der zweite Analogschalter (SW2) zwischen den zweiten Knotenpunkt (N2) und den nicht invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – der fünfte Analogschalter (SW5) zwischen den zweiten Knotenpunkt (N2) und den invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – der zweite Kondensator (C2) zwischen den zweiten Knotenpunkt (N2) und einen dritten Knotenpunkt (N3) geschaltet ist, – der dritte Kondensator (C3) zwischen den invertierenden Eingangsanschluss des Operationsverstärkers (OP1) und den Ausgangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – der dritte Analogschalter (SW3) zwischen den dritten Knotenpunkt (N3) und den nicht invertierenden Eingangsanschluss des Operationsverstärkers (OP1) geschaltet ist, – der sechste Analogschalter (SW6) zwischen den dritten Knotenpunkt (N3) und den Ausgangsanschluss des Operationsverstärkers (OP1) geschaltet ist, und – ein Ausgangssignal an dem Ausgangsanschluss des Operationsverstärkers (OP1) erzeugt wird, wobei das Switched-Capacitor-Filter der Reihe nach in – einem ersten Betriebszustand, bei dem sich der erste, zweite und dritte Analogschalter (SW1, SW2, SW3) in einem leitenden Zustand und sich der vierte, fünfte und sechste Analogschalter (SW4, SW5, SW6) in einem nicht leitenden Zustand befinden, wodurch der erste Kondensator (C1) auf eine an dem Eingangsanschluss des Switched-Capacitor-Filters liegende Eingangsspannung geladen und der zweite Kondensator (C2) auf Null entladen wird, wobei kein Laden oder Entladen des dritten Kondensators (C3) stattfindet, – einem zweiten Betriebszustand, bei dem sich der erste, zweite, dritte, vierte, fünfte und sechste Analogschalter (SW1, SW2, SW3, SW4, SW5, SW6) in einem nicht leitenden Zustand befinden, wobei kein Laden oder Entladen des ersten, zweiten und dritten Kondensators (C1, C2, C3) stattfindet, – einem dritten Betriebszustand, bei dem sich der erste, zweite und dritte Analogschalter (SW1, SW2, SW3) in einem nicht leitenden Zustand und sich der vierte, fünfte und sechste Analogschalter (SW4, SW5, SW6) in einem leitenden Zustand befinden, wodurch der zweite und dritte Kondensator (C2, C3) parallel geschaltet werden und der erste Kondensator (C1) auf Null entladen wird, wobei ein Entladestrom von dem ersten Kondensator (C1) die beiden parallel geschalteten Kondensatoren (C2, C3) lädt, und – einem vierten Betriebszustand, bei dem sich der erste, zweite, dritte, vierte, fünfte und sechste Analogschalter (SW1, SW2, SW3, SW4, SW5, SW6) in einem nicht leitenden Zustand befinden, wobei kein Laden oder Entladen des ersten, zweiten und dritten Kondensators (C1, C2, C3) stattfindet, arbeitet, wobei – die Reihenfolge des ersten, zweiten, dritten und vierten Betriebszustands periodisch wiederholt wird, dadurch gekennzeichnet, dass – eine Dauer τ des zweiten Betriebszustands im Wesentlichen gleich einer minimalen Dauer gesetzt wird, womit sich keine zwei oder mehr als zwei Analogschalter des ersten, zweiten, dritten, vierten, fünften und sechsten Analogschalters (SW1, SW2, SW3, SW4, SW5, SW6) während des zweiten Betriebszustands gleichzeitig in einem leitenden Zustand befinden können.