DE102005047856A1 - Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten - Google Patents

Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten Download PDF

Info

Publication number
DE102005047856A1
DE102005047856A1 DE102005047856A DE102005047856A DE102005047856A1 DE 102005047856 A1 DE102005047856 A1 DE 102005047856A1 DE 102005047856 A DE102005047856 A DE 102005047856A DE 102005047856 A DE102005047856 A DE 102005047856A DE 102005047856 A1 DE102005047856 A1 DE 102005047856A1
Authority
DE
Germany
Prior art keywords
semiconductor device
buffer layer
semiconductor
system carrier
thermoplastic material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005047856A
Other languages
English (en)
Other versions
DE102005047856B4 (de
Inventor
Seow Mun Tang
Joachim Mahler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005047856A priority Critical patent/DE102005047856B4/de
Priority to CN2006100641222A priority patent/CN1996585B/zh
Priority to US11/543,315 priority patent/US7777352B2/en
Publication of DE102005047856A1 publication Critical patent/DE102005047856A1/de
Application granted granted Critical
Publication of DE102005047856B4 publication Critical patent/DE102005047856B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909Post-treatment of the connector or wire bonding area
    • H01L2224/8592Applying permanent coating, e.g. protective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (1) mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, wobei eine Pufferschicht (5) auf den Oberflächen der Halbleiterbauteilkomponenten des Halbleiterbauteils (1) angeordnet ist. Die Pufferschicht (5) weist ein thermoplastisches Material (6) auf.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, wobei die Oberflächen der Halbleiterbauteilkomponenten zumindest teilweise eine Pufferschicht aufweisen. Ferner betrifft die Erfindung ein Verfahren zur Herstellung von Halbleiterbauteilen, Systemträgern und einer derartigen Pufferschicht.
  • Nach dem Herstellungsverfahren werden die Funktionsfähigkeit sowie die Zuverlässigkeit der Bauteile geprüft. Dieses Verfahren kann auf Grund erhöhter Temperaturen zur Rissbildung und sogar zur Delamination an den Grenzen zwischen den verschiedenen Materialien des Halbleiterbauteils führen. Insbesondere ist die Rissbildung zwischen dem Schaltungsträger und der Kunststoffgehäusemasse ein Problem.
  • Eine mangelnde Haftung zwischen einem Systemträger und der Kunststoffgehäusemasse führt bei Halbleiterbauteilen dazu, dass sich Feuchtigkeit in der Grenzschicht zwischen Systemträger und Kunststoffgehäusemasse ansammelt. Diese Feuchtigkeit expandiert schlagartig, wenn das Halbleiterbauteil beim Auflöten auf eine Leiterplatte in kürzester Zeit von Raumtemperatur auf Temperaturen bis 260°C aufgeheizt wird. Folge der schlagartigen Expansion des Feuchtigkeitsgehalts sind Risse und/oder Brüche in dem Kunststoffgehäuse des Halbleiterbauteils, was als "Popcorn-Effekt" bezeichnet wird.
  • Um diesen Popcorn-Effekt zu verhindern, muss das Ansammeln von Feuchtigkeit in der Grenzschicht zwischen Halbleiterbau teilkomponenten und Kunststoffgehäusemasse verhindert werden. Das Ansammeln der Feuchtigkeit kann durch Verbesserung der Haftung zwischen den Oberflächen der Halbleiterbauteilkomponenten und der Oberfläche der Kunststoffgehäusemasse reduziert werden. Es sind verschiedene Ansätze bekannt, um diese Haftung zu verbessern.
  • Aus der US-5,554,569 ist ein Verfahren zur mechanischen Aufrauung der Oberfläche eines Flachleiterrahmens bekannt. Die aufgeraute Oberfläche ermöglicht eine Verzahnung mit der Kunststoffgehäusemasse und somit eine bessere Haftung. Dieses Verfahren ist jedoch in seiner Durchführung schwierig und kostenintensiv.
  • Es ist auch bekannt, einen Haftvermittler auf dem Systemträger vor der Montage aufzubringen. In der US 5 122 858 wird eine Polymerschicht auf einem Flachleiterrahmen aufgebracht.
  • Aus der Druckschrift DE 101 24 047 ist ein elektronisches Bauteil mit Halbleiterchips und Systemträgern, sowie Verfahren zur Herstellung derselben bekannt, wobei ein metallischer Systemträger eine galvanisch abgeschiedene Haftschicht aus Metalloxiden, insbesondere der Metalle Zink und Chrom unter Ausbildung einer dendritischen Morphologie aufweist.
  • Dieses Bauteil und das Herstellungsverfahren haben den Nachteil, dass eine derartige dendritische Morphologie durch galvanische Abscheidung ausschließlich auf metallischen Oberflächen hergestellt werden kann, sodass diese Haftvermittlerschicht nicht für Halbleiterbauteilkomponenten, wie Systemträgern aus Keramik oder Leiterplattenmaterial, ohne vorherige Beschichtung mit einer kurzschließenden aber metallisch leitfähigen Schicht, herstellbar ist.
  • Es besteht auch ein Bedarf an verbesserter Zuverlässigkeit bei „grünen" Bauteilen, die die zukünftigen Anforderungen der Umweltgesetze erfüllen müssen. Insbesondere ist die Verwendung von bleifreiem Lot gewünscht. Bleifreies Lot hat jedoch den Nachteil, dass eine höhere Anlottemperatur von 260°C benötigt wird. Folglich ist die Rissbildung bei „grünen" Bauteilen ein besonderes Problem.
  • Aufgabe der vorliegenden Erfindung ist es deshalb, ein Halbleiterbauteil mit Halbleiterbauteilkomponenten anzugehen, wobei die Halbleiterbauteilkomponenten eine zuverlässige Haftung zu einer sie umgebenden Kunststoffgehäusemasse aufweisen.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten geschaffen. Die Oberflächen der Halbleiterbauteilkomponenten weisen zumindest teilweise eine Pufferschicht auf, die zwischen den Halbleiterbauteilkomponenten und der Kunststoffgehäusemasse angeordnet ist. Die Pufferschicht besteht zumindest teilweise aus einem thermoplastischen Material.
  • Die erfindungsgemäße Pufferschicht mit thermoplastischem Material hat den Vorteil, dass es elastisch und viskoelastisch ist. Das thermoplastische Material der Pufferschicht kann bei Temperaturen über seiner Glasübergangstemperatur erweichen und wiederholt fließen. Folglich kann das thermoplastische Material in Risse und Blasen fließen, die zwischen den Halb leiterbauteilkomponenten und der Kunststoffgehäusemasse auftreten. Diese Funktion ist bei den bekannten Haftvermittlerschichten nicht gezeigt und die Erfindung sieht einen ganz anderen Lösungsansatz vor. Die Wirkung der erfindungsgemäßen Pufferschicht ist somit anders als bei Haftvermittlerschichten, die auf der Basis verbesserter mechanischer Verankerungen oder verbesserter chemischer Verbindungen konstruiert sind.
  • Nach dem Auftreten von Rissen bei Halbleiterbauteilen, in denen eine Haftvermittlerschicht auf den eingebetteten Komponenten aufgebracht ist, können diese Risse nicht geheilt werden. Deshalb wird normalerweise versucht, die Haftung zwischen den Halbleiterbauteilkomponenten und der Kunststoffgehäusemasse mittels einer verbesserten Haftvermittlerschicht zu verbessern. Dies kann beispielsweise durch eine poröse Schicht geschaffen werden, damit die mechanische Verankerung verbessert wird. Alternativ kann dies mittels Polymeren geschaffen werden, die bestimmte chemische Endgruppen aufweisen, die eine besondere Affinität für die Materialien der Bauteilkomponenten aufweisen.
  • Im Gegensatz dazu sieht die Erfindung ein Halbleiterbauteil vor, das ein Selbstheilmechanismus aufweist. Risse bilden sich bei erhöhten Temperaturen auf Grund der unterschiedlichen Ausdehnungskoeffizienten der Materialien des Bauteils. Thermoplastische Materialien haben die Eigenschaft, dass sie bei Temperaturen über ihre Glasübergangstemperatur wiederholt fließen können. Wenn Risse zum Beispiel an der Grenze zwischen der Chipinsel eines Flachleiterrahmens und der Kunststoffgehäusemasse beim Testverfahren auftreten, können diese Risse durch das Fließen des erweichten thermoplastischen Materials der Pufferschicht gefüllt werden. Folglich kann bei dem erfindungsgemäßen Bauteil die Bildung und die Heilung der Risse während des Testverfahrens stattfinden. Bei dem erfindungsgemäßen Bauteil wird ermöglicht, nicht nur ein rissfreies Bauteil herzustellen, sondern auch dem Kunden ein Bauteil vorzusehen, bei dem später erzeugte Risse automatisch geheilt werden.
  • Ein weiterer Vorteil ist, dass das thermoplastische Material das Fortpflanzen der Risse auch verhindern kann, so dass die Zuverlässigkeit des Bauteils während des weiteren Testverfahrens sowie im Betrieb erhöht wird. Ein stabiles und zuverlässiges Bauteil wird somit angegeben.
  • Ein weiterer Vorteil dieses Halbleiterbauteils ist es, dass die Pufferschicht auf allen Oberflächen von Halbleiterbauteilkomponenten aus unterschiedlichsten Materialien angeordnet sein kann, sodass sie eine feuchtigkeits- und korrosionsfeste Grenzschicht zwischen Metalloberflächen, Keramikoberflächen und/oder anderen Kunststoffoberflächen der Halbleiterbauteile und dem Material der Kunststoffgehäusemasse, die bspw. aus einem Epoxidharz besteht, bildet. Die Pufferschicht kann auch auf Systemträgern aufgebracht werden, die eine Keramikplatte oder eine Leiterplatte mit entsprechend strukturierter metallischer Beschichtung darstellen.
  • In einer Ausführungsform weist das thermoplastische Material eine Glasübergangstemperatur (Tg) von weniger als 150°C auf. Dieses thermoplastische Material erweicht sich und fließt somit bei Temperaturen von weniger als 150°C und eignet sich für Anwendungen, bei denen die maximale Testtemperatur bei 150°C liegt. Dies ermöglicht, dass das thermoplastische Material erweichen kann und Risse, die während des Testverfahrens auftreten, füllt. Ein rissfreies Bauteil kann an den Kunden geliefert werden.
  • In einer weiteren Ausführungsform weist das thermoplastische Material eine Glasübergangstemperatur (Tg) von weniger als 120°C auf. Dieses Material hat den Vorteil, dass es bei der typischen Autoklavtemperatur von 121°C fließen kann.
  • Das thermoplastische Material kann vorteilhaft eine Schmelztemperatur (Tm) von mehr als 260°C aufweisen. 260°C ist die maximale Anlöttemperatur, die bei bleifreiem Lot verwendet wird, und typischerweise die maximale Temperatur ist, die das Bauteil belastet, und die das Bauteil aushalten soll. Das thermoplastische Material der Pufferschicht mit einer Schmelztemperatur von mehr als 260°C ist somit stabil beim Anlöten des Bauteils auf einer übergeordneten Leiterplatte.
  • Das thermoplastische Material kann Polyamid 66, Polyamid 46, Polyphenylensulfid, Polyethylenterephthalat, Polyaryletherketon, Polyetheretherketon oder Polycarbonat oder Copolymere aus diesen Substanzen aufweisen.
  • Die Pufferschicht kann eine mittlere Dicke D zwischen 2 nm D ≤ 10 μm, vorzugsweise 2 nm ≤ D ≤ 300 nm, vorzugsweise 2 nm ≤ D ≤ 50 nm aufweisen. Die Dicke kann so ausgewählt werden, dass die Abdeckung der Oberfläche für ein bestimmtes Material und Beschichtungstechnik optimiert werden kann. Dies führt zu einer zuverlässigeren Auswirkung der Pufferschicht.
  • In einer weiteren Ausführungsform weist die Pufferschicht ferner einen Haftvermittler auf. Diese Ausführungsform hat den Vorteil, dass eine verbesserte Haftung mit der Kunststoffgehäusemasse sowie den Halbleiterbauteilkomponenten und gleichzeitig die oben genannten Vorteile eines Spannungsausgleichs und Rissheilungswirkung vorgesehen werden.
  • In einer Ausführungsform ist der Haftvermittler in der Struktur des thermoplastischen Materials aufgenommen. Dies hat den Vorteil, dass nur eine Schicht auf den Oberflächen der einzubettenden Halbleiterbauteile aufgebracht wird. Die vereinfacht das Herstellungsverfahren und reduziert die Herstellungskosten.
  • In einer weiteren Ausführungsform ist der Haftvermittler in der Form einer Beschichtung auf dem thermoplastischen Material aufgebracht. Dies hat den Vorteil, dass nicht strukturkompatible Kombinationen von thermoplastischen Materialien und Haftvermittlern vorgesehen werden können.
  • Der Haftvermittler kann Epoxid, Polyimid, Polyacrylat, ein Metalloxid oder ein Halbleiteroxid aufweisen. Es sind auch Mischungen dieser Substanzen als Haftvermittler denkbar. Diese Materialien haben den Vorteil, dass sie geeignete Eigenschaften zur Verwendung als Haftvermittlerschichten bei Halbleiterbauteilen aufweisen.
  • In einer weiteren Ausführungsform der Erfindung nimmt die Porosität der Pufferschicht von einer porenfreien Beschichtung auf den Oberflächen der Halbleiterbauteilkomponenten zu einer mikroporösen Morphologie im Übergangsbereich zu der Kunststoffgehäusemasse graduell zu. Durch die graduelle Zunahme der Porosität von einer zunächst geschlossenen Pufferschicht zu einer mikroporösen Morphologie der Oberfläche wird die Oberfläche der Halbleiterbauteilkomponenten vor einer Grenzflächenkorrosion im Metall-Kunststoffverbund geschützt, während durch die graduelle Zunahme der Porosität mit der Dicke der Pufferschicht die Verzahnung mit der Kunststoffgehäusemasse intensiviert wird. Dabei geht das Material der Haftvermittler mit der polymeren Kunststoffgehäusemasse komplexe Bindungen ein. Durch diese innere Struktur der Haftvermittler werden ebenfalls Spannungen in den Grenzflächen weiter abgebaut.
  • In einer weiteren bevorzugten Ausführungsform der Erfindung weist das Halbleiterbauteil als Halbleiterbauteilkomponente ein Verdrahtungssubstrat mit strukturierter Metallbeschichtung auf. Derartige Verdrahtungssubstrate sind mit den bisher bekannten Technologien lediglich in dem Bereich der strukturierten Metallbeschichtung mit den Pufferschichten belegbar, während die isolierenden Oberflächenbereiche mit den konventionellen Verfahren nicht galvanisch beschichtet werden können, es sei denn, man riskiert eine dünne, kurzschließende, metallische Beschichtung des gesamten Verdrahtungssubstrats. Das aber widerspricht dem Zweck und der Aufgabe eines derartigen Verdrahtungssubstrats, dass mithilfe der strukturierten Metallbeschichtung Verbindungsleitungen und Leiterbahnen zwischen verschiedenen Elementen des Halbleiterbauteils herstellen soll. Bei der erfindungsgemäßen Pufferschicht kann sowohl der Bereich des Verdrahtungssubstrats, der nicht leitend ist, als auch der Bereich des Substrats mit strukturierter Metallbeschichtung vollständig und gleichbleibend mit einer Pufferschicht versehen werden.
  • In einer weiteren Ausführungsform der Erfindung weist das Halbleiterbauteil als Halbleiterbauteilkomponente ein Keramiksubstrat mit strukturierten Metalllagen auf. Derartige mehrlagige Keramiksubstrate werden zum Aufbau von Halbleiterbauteilen in der Hochfrequenztechnik eingesetzt. Auch hier ist es möglich, durch die erfindungsgemäße Pufferschicht nun auch die Keramikoberflächen der Halbleiterbauteilkomponente vollständig mit einer Pufferschicht zu versehen.
  • Weiterhin ist es vorgesehen, dass das Halbleiterbauteil als Halbleiterbauteilkomponente eine Leiterplatte mit strukturierter Metallbeschichtung aufweist. Auch in diesem Fall können Bereiche der isolierenden Platte genauso mit der erfindungsgemäßen Pufferschicht beschichtet werden, wie die strukturierte Metallbeschichtung auf der Leiterplatte, sodass eine intensive Verbindung zu der die Leiterplatte bedeckenden Kunststoffgehäusemasse möglich wird.
  • Ein weiterer Aspekt der Erfindung bezieht sich auf einen Systemträger mit mehreren nacheinander und/oder hintereinander in Zeilen und/oder Spalten angeordneten Halbleiterbauteilpositionen. Derartige Systemträger dienen der Aufnahme von Halbleiterbauteilkomponenten auf eine räumliche Verdrahtungsstruktur mit Innenkontaktflächen für elektrische Verbindungen zu einem Halbleiterchip. Die Oberflächen des erfindungsgemäßen Systemträgers weisen selektiv eine Pufferschicht auf, die zumindest teilweise ein thermoplastisches Material aufweist. Dabei bleiben die Innenkontaktflächen des Systemträgers frei von der Haftvermittlerschicht.
  • Die Pufferschicht an sich entspricht in ihrer Zusammensetzung und in ihrer Morphologie der Pufferschicht, wie sie bereits oben für das Aufbringen auf Halbleiterbauteilkomponenten im Detail beschrieben wurde. Der Systemträger kann demnach ein Keramiksubstrat oder ein Verdrahtungssubstrat mit strukturierter Metallbeschichtung oder eine Leiterplatte mit strukturierter Beschichtung aufweisen. In allen Fällen kann der Systemträger auf den Oberflächen, die bei der Herstellung der Halbleiterbauteile mit Kunststoffgehäusemasse in Berührung kommen, selektiv mit einer erfindungsgemäßen Pufferschicht beschichtet sein.
  • Insbesondere ist das der Fall, wenn der Systemträger Innenflachleiter mit Innenkontaktanschlussflächen aufweist. Diese Innenflachleiter gehen in Außenflachleiter über und werden von einem Systemträgerrahmen des Systemträgers gehalten. Dabei kann der Flachleiterrahmen ein Flachleiterband mit einer Vielzahl hintereinander angeordneter Halbleiterbauteilpositionen aufweisen.
  • Die Innenflachleiter weisen auf ihren Oberflächen die Pufferschicht auf, deren Zusammensetzung und Struktur bereits oben im Detail beschrieben wurde. Jedoch bleiben die Innenkontaktflächen, die Außenflachleiter und der Systemträgerrahmen frei von der Pufferschicht. Ein derartiger Systemträger ist ein Vorprodukt für die Herstellung von Halbleiterbauteilen und kann von Zulieferfirmen der Halbleiterindustrie als Vorprodukt hergestellt werden.
  • In einer weiteren bevorzugten Ausführungsform des Systemträgers mit einer selektiv angeordneten Pufferschicht weist dieser zu seiner Positionierung in einer Bestückungsmaschine eine Perforation entlang eines Systemträgerrahmens auf. Dies hat den Vorteil, dass eine Vielzahl von Halbleiterbauteilen auf einem derartigen bandförmigen Systemträger automatisiert hergestellt werden können.
  • Darüber hinaus kann der Systemträger vorzugsweise auf den Innenkontaktflächen eine Metall-Legierungs-Plattierung aus Silber und/oder einer Lot-Legierung aufweisen. In diesem Fall bleiben die Kontaktanschlussflächen nicht nur frei von der Haftvermittlerschicht, sondern sind selbst mit einer Löt- oder Bondvorgang fördernden Beschichtung bedeckt.
  • Das Basismaterial des Systemträgers besteht in einer weiteren bevorzugten Ausführungsform der Erfindung aus Reinstkupfer und/oder einer Kupferlegierung, welche durch ihre hohe elektrische Leitfähigkeit von Vorteil sind.
  • Ein Verfahren zur Herstellung eines Systemträgers für Halbleiterbauteile weist die nachfolgenden Verfahrensschritte auf. Zunächst wird eine Substratplatte, die mindestens eine Metalloberfläche aufweist zu einem Systemträger strukturiert. Bei der Strukturierung wird eine Mehrzahl aufeinander folgender Muster zur Aufnahme von Halbleiterbauteilkomponenten in Halbleiterbauteilpositionen erzeugt. Anschließend werden die Oberflächen des Systemträgers, die mit einer Kunststoffgehäusemasse bei der Fertigung von Halbleiterbauteilen eine Grenzfläche bilden, mit einer Pufferschicht beschichtet. Erfindungsgemäß besteht die Pufferschicht zumindest teilweise aus einem thermoplastischen Material.
  • In einer weiteren bevorzugten Durchführung des Verfahrens werden vor dem Beschichten des Systemträgers mit Pufferschicht freizuhaltenden Oberflächenbereiche mit einer Schutzschicht bedeckt. Nach dem Beschichten kann diese Schutzschicht in vorteilhafter Weise zum Aufquellen gebracht werden, sodass sie mit der sich überlagernden an den freizuhaltenden Oberflächenbereichen entfernt werden kann.
  • In einer weiteren bevorzugten Durchführung des Verfahrens werden die freizuhaltenden Oberflächenbereiche erst nach dem Beschichten der Oberflächen des Systemträgers mit Pufferschicht wieder freigelegt. Bei diesem Verfahren können vor dem Freilegen die Oberflächenbereiche geschützt werden, auf denen die Pufferschicht verbleiben soll. Das Freilegen kann mittels Laserabtrag oder mittels Plasmaätzverfahren erfolgen.
  • Ein Verfahren zur Herstellung mehrerer Halbleiterbauteile unter Verwendung eines Systemträgers mit mehreren Halbleiterbauteilpositionen weist zusätzlich die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Systemträger mit selektiv aufgebrachter Pufferschicht auf seinen Oberflächen bereitgestellt. Die Selektivität bezieht sich darauf, dass nur die Oberflächenbereiche des Systemträgers mit einer Pufferschicht bedeckt werden, die eine Grenzschicht mit einer Kunststoffgehäusemasse bilden sollen. Kontaktanschlussflächen für elektrische Verbindungen und/oder Chipanschlussflächen zum Kontaktieren eines Halbleiterchips sind hingegen von der Haftvermittlerschicht freigehalten.
  • Auf einen derartigen Systemträger werden nun die Halbleiterbauteilkomponenten, wie Halbleiterchips, in den Halbleiterbauteilpositionen unter Verbinden der Halbleiterchips mit Kontaktanschlussflächen des Systemträgers über elektrische Verbindungselemente aufgebracht. Nach dem Aufbringen sämtlicher Halbleiterbauteilkomponenten auf dem Systemträger, werden die Halbleiterbauteilkomponenten in eine Kunststoffgehäusemasse eingebettet. Abschließend kann dann der Systemträger in einzelne Halbleiterbauteile aufgetrennt werden.
  • Der Systemträger selbst kann bei diesem Verfahren eine Leiterplatte mit Metallstruktur sein oder eine mehrlagige Keramikplatte oder ein metallischer Flachleiterrahmen. Der Vorteil dieses Verfahrens ist, dass das Aufbringen der Pufferschicht unabhängig von dem Material der Halbleiterbauteilkomponenten ist. So können metallische Flipchip-Kontakte, wie auch metallische Bonddrähte, genauso mit einer Pufferschicht versehen werden, wie die Oberflächen des Halbleiterchips und die Oberflächen des Systemträgers. Diese Eigenschaft der Pufferschicht wird insbesondere dann angewandt, wenn vor dem Einbetten der Halbleiterbauteilkomponenten in eine Kunststoffgehäusemasse die noch nicht beschichteten Oberflächen von Halbleiterbauteilkomponenten ebenfalls mit der Pufferschicht beschichtet werden sollen.
  • Bei einem alternativen Verfahren zur Herstellung von Halbleiterbauteilen unter Verwendung eines Systemträgers kann auch ein Systemträger eingesetzt werden, der zunächst keinerlei Pufferschicht aufweist. Auf diesen werden in einem ersten Schritt Halbleiterbauteilkomponenten, wie Halbleiterchips, in Halbleiterbauteilpositionen unter Verbinden der Halbleiterchips mit Kontaktanschlussflächen des Systemträgers für elektrische Verbindungen aufgebracht. Erst danach wird eine Pufferschicht aus thermoplastischem Material auf sämtliche Oberflächen der Halbleiterbauteilkomponenten aufgebracht, die in eine Kunststoffgehäusemasse eingebettet werden sollen. Anschließend werden die nun mit einer Pufferschicht versehenen Halbleiterbauteilkomponenten in eine Kunststoffgehäusemasse eingebettet.
  • Abschließend kann der Systemträger in einzelne Halbleiterbauteile aufgetrennt werden. Bei diesem Verfahren obliegt es dem Halbleiterhersteller, auf einem konventionellen Trägersubstrat zunächst die gesamten Halbleiterbauteilkomponenten zu montieren und dann selber die Pufferschicht auf die Oberflächen dieser Halbleiterbauteilkomponenten aufzubringen. Ein Vorteil dieses alternativen Verfahrens ist es, dass keine der mit einer Kunststoffgehäusemasse zu bedeckenden Oberflächen frei von einer Pufferschicht sind.
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen Querschnitt eines Halbleiterbauteils mit einer selektiv aufgebrachten Pufferschicht nach einer ersten Ausführungsform der Erfindung;
  • 2 zeigt einen Querschnitt eines Halbleiterbauteils nach einer zweiten Ausführungsform der Erfindung, bei dem die Oberflächen der eingebetteten Komponenten vollständig mit einer Pufferschicht beschichtet sind;
  • 3 zeigt einen Querschnitt eines Halbleiterbauteils nach einer dritten Ausführungsform der Erfindung, bei dem die Pufferschicht ferner einen Haftvermittler aufweist.
  • 1 zeigt einen Querschnitt eines Halbleiterbauteils 1, das einen Halbleiterchip 2 und einen Flachleiterrahmen 3 aufweist. Die Bereiche des Flachleiterrahmens 3, die in einer Kunststoffgehäusemasse 4 eingebettet sind, sind mit einer Pufferschicht 5 beschichtet. Die Pufferschicht 5 besteht aus einem thermoplastischen Material 6, das in dieser Ausführungsform Polyamid 66 ist.
  • Der Flachleiterrahmen 3 weist eine Chipinsel 7 und mehrere Flachleiter 8, die die Chipinsel 7 umgeben, auf. Jeder Flachleiter weist einen inneren Bereich 9, der innerhalb der Kunststoffgehäusemasse 4 des Bauteils 1 eingebettet ist, und einen äußeren Beriech 10, der außerhalb der Kunststoffmasse 4 bleibt, auf. Die äußeren Bereiche 10 der Flachleiter 8 sehen die Außenkontakte des Halbleiterbauteils vor, mit denen das Halbleiterbauteil 1 auf einer übergeordneten Leiterplatte montiert werden kann. Der innere Bereich 9 jedes Flachleiter 8 weist eine Innenkontaktfläche 11 auf. Der Flachleiterrahmen 3 weist Cu auf und die Innenkontaktflächen 11 weisen eine Ni/NiP-Schicht auf.
  • Die passive Rückseite des Halbleiterchips 2 ist auf der Chipinsel 7 über eine Klebstoffschicht 12 montiert. Die aktive Oberseite des Halbleiterchips 2 weist integrierte Schaltungen, die in der 1 nicht gezeigt sind, und Chipkontaktflächen 13 auf. Die Chipkontaktflächen 13 sind mit den Flachleitern 8 über Bonddrähten 14 elektrisch verbunden. Die Bondrähte 14 erstrecken sich jeweils zwischen einer Chipkontaktfläche 13 und einer Innenkontaktfläche 11.
  • Der Halbleiterchip 2, die Bonddrähte 14, die Chipinsel 7 und die inneren Bereiche 9 der Flachleiter 8 sind in einer Kunststoffgehäusemasse 4 eingebettet. Die Kunststoffgehäusemasse 4 weist Epoxidharz 15 auf.
  • Die inneren Bereiche 9 des Flachleiterrahmens 8, die innerhalb der Kunststoffgehäusemasse 4 eingebettet sind, sind mit einer Pufferschicht 5 aus einem thermoplastischem Material 6 beschichtet. Die Innenkontaktflächen 11 sowie der zentrale Bereich der Chipinsel 7, auf dem der Halbleiterchip 2 montiert wird, bleiben frei von der Pufferschicht 5.
  • In dieser Ausführungsform wird ein mit der Pufferschicht 5 selektiv beschichteter Flachleiterrahmen 3 vorgesehen. Der Halbleiterchip 2 wird auf der Chipinsel 7 montiert und Bondrähte 14 zwischen den Chipkontaktflächen 13 und den Innenkontaktflächen der Flachleiter 8 werden erzeugt. Der Halbleiterchip 2, die Bonddrähte 14 und die mit der Pufferschicht 5 beschichteten Bereiche des Flachleiterrahmens 3 werden in einer Kunststoffgehäusemasse 4 eingebettet, um das Halbleiterbauteil 1 herzustellen.
  • Die Pufferschicht 5 wird mittels Tauchen auf dem Flachleiterrahmen 3 vor der Montage des Bauteils aufgetragen. Vorher wurden die Innenkontaktflächen 11 sowie die äußere Bereiche 10 der Flachleiter 8 mit einer Schutzschicht abgedeckt, so dass diese Bereiche frei von dem thermoplastischen Material 6 der Pufferschicht 5 blieben.
  • Risse können sich auf Grund der unterschiedlichsten Ausdehnungskoeffizienten des metallischen Flachleiterrahmens und der Kunststoffgehäusemasse bilden. Risse bilden sich somit bei erhöhten Temperaturen, wie beispielsweise beim Herstellertestverfahren oder beim Anlöten. Eine Pufferschicht aus thermoplastischem Material hat den Vorteil, dass das thermoplastische Material bei erhöhter Temperatur erweicht und fließen kann. Folglich können bei dem erfindungsgemäßen Bauteil Risse, die während des Testverfahrens auftreten, auch während des Testverfahrens gefüllt und geheilt werden.
  • Die Pufferschicht 5 aus einem thermoplastischen Material 6 hat den Vorteil, dass bei Temperaturen über die Glasübergangstemperatur des thermoplastischen Materials 6 das thermoplastische Material 6 wiederholt erweichen und fließen kann. Polyamid 66 hat eine Glasübergangstemperatur von ungefähr 80°C, die niedriger ist als die maximale Temperatur, die beim Testverfahren erreicht wird. Im Fall des Auftretens eines Risses oder einer Spalte zwischen dem metallischen Flachleiterrahmen 8 und der Kunststoffgehäusemasse 15 während des Testverfahrens kann das thermoplastische Material 6 den Riss oder die Spalte füllen.
  • Tabelle 1 zeigt verschiedene thermoplastische Materialien, die für die erfindungsgemäße Pufferschicht 5 geeignet sind. Jedes hat eine Glasübergangstemperatur von weniger als 150°C und eine Schmelztemperatur von mindestens 260°C.
  • Eine Glasübergangstemperatur (Tg) von weniger als 150°C hat den Vorteil, dass das thermoplastische Material bei typischen maximalen Testtemperaturen erweicht und fließt. Eine Schmelztemperatur von mehr als 260°C hat den Vorteil, dass das thermoplastische Material beim Anlöten des Bauteils stabil bleibt.
  • 2 zeigt ein Halbleiterbauteil 16 nach einer zweiten Ausführungsform der Erfindung. In dieser Ausführungsform weist das Halbleiterbauteil 16 ein Umverdrahtungssubstrat 17 auf. Das Substrat 17 weist auf seiner Oberseite Innenkontaktflächen 11, die Kupfer aufweisen, und auf seiner Unterseite 18 Außenkontaktflächen 19 auf. Die Innenkontaktflächen 11 sind über Leiterbahnen 20 und Durchkontakte 21 mit den Außenkontaktflächen 19 elektrisch verbunden. Die Leiterbahnen 20 und Durchkontakte 21 bilden die Umverdrahtungsstruktur des Substrats 17. In diesem Ausführungsbeispiel weist das Substrat 17 eine dielektrische Lage 22 auf. Die Leiterbahnen sind auf der Oberseite sowie auf der Unterseite der dielektrischen Lage 22 angeordnet.
  • Die Rückseite des Halbleiterchips 2 ist mittels einer Befestigungsschicht 12 auf der Oberseite des Substrats 17 befestigt. Die Chipkontaktflächen 13 sind über Bonddrähte 14 mit den Innenkontaktflächen 11 elektrisch verbunden. Die Chipkontaktflächen 13 weisen Aluminium und die Bonddrähte 14 weisen Gold auf.
  • Im Ausführungsbeispiel, das in der 2 zu sehen ist, sind alle eingebetteten Oberflächen der Halbleiterbauteilkomponenten 28 mit einer Pufferschicht 5 beschichtet.
  • Halbleiterkomponenten 28 bedeuten in diesem Zusammenhang die Komponente, die in dem Kunststoffgehäuse eingebettet sind. In der Ausführungsform der 2 sind die Halbleiterkomponenten 28 der Halbleiterchip 2, die Bonddrähte 14 und die Oberseite des Umverdrahtungssubstrats 17. Folglich sind die Oberflächen der Bonddrähte, des Halbleiterchips 2 sowie der Oberseite des Umverdrahtungssubstrats 17 mit der Pufferschicht 5 bedeckt.
  • In dieser Ausführungsbeispiel weist die Pufferschicht 5 ein thermoplastisches Material und ferner eine Haftvermittlerkomponente 23 auf. Die Haftvermittlerkomponente ist in der Struktur des thermoplastischen Materials aufgenommen. Die Haftvermittlerkomponente 23 verbessert die Haftung zwischen dem thermoplastischen Material 6 und der Kunststoffgehäusemasse 4 sowie zwischen den eingebetteten Halbleiterkomponenten und der Kunststoffgehäusemasse 4. In diesem Ausführungsbeispiel ist der Haftvermittler Polyimid. Die Oberfläche der Bonddrähte 14, des Halbleiterchips 2 und der Oberseite des Umverdrahtungssubstrats 17 werden mit der Pufferschicht 5 beschichtet. Dies kann mittels Sprühen oder Tauchen durchgeführt werden.
  • Ein erfindungsgemäßes Bauteil 16 wird durch das folgende Verfahren hergestellt. Der Halbleiterchip 2 wird auf der Oberseite des Substrats 17 mittels einer Befestigungsschicht 12 montiert. Die Bonddrahtverbindungen 14 zwischen den Chipkontaktflächen 13 und den Innenkontaktflächen 11 des Substrats 17 werden hergestellt, damit der Halbleiterchip 2 mit dem Substrat 17 elektrisch verbunden ist. Eine Pufferschicht 5 wird auf den Oberflächen der Bonddrähte, des Halbleiterchips 2 sowie der Oberseite des Umverdrahtungssubstrats 17 aufgebracht, damit die Oberfläche vollständig mit der Pufferschicht 5 abgedeckt ist.
  • Anschließend werden der beschichtete Halbleiterchip 2, die beschichteten Bondrähte 14 und die beschichtete Oberseite des Substrats 17 in einer Kunststoffmasse 4 eingebettet. Außenkontakte können dann auf den Außenkontaktflächen aufgebracht werden, damit das Bauteil 16 auf einer Leiterplatte montiert werden kann. Das Bauteil 16 kann getestet werden.
  • 3 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 24 mit einem Flachleiterrahmen 3, in dem die Oberflächen der eingebetteten Halbleiterkomponenten vollständig mit einer Pufferschicht 5 beschichtet sind. In dieser Ausführungsform weist die Pufferschicht 5 eine erste Schicht 25 aus einem thermoplastischen Material 6 und eine zweite Schicht 26, die einen Haftvermittler 27 aufweist, auf. Der Haftvermittler 27 ist somit auf dem thermoplastischen Material 6 angeordnet.
  • In der Ausführungsform der 3 sind die Halbleiterkomponenten 28 der Halbleiterchip 2, die Bonddrähte 14, die Chipinsel 7 und die inneren Bereiche 9 der Flachleiter 8.
  • Die Haftvermittlerschicht 27 weist ein Metalloxid auf, die in dieser Ausführungsform eine poröse raue Oberfläche vorsieht. Die raue Oberfläche verbessert die mechanische Verankerung zwischen den eingebetteten Komponenten 28 und der Kunststoffgehäusemasse 4.
  • Die zusätzliche Haftvermittlerschicht 26 hat den Vorteil, dass die Haftung zwischen der Kunststoffgehäusemasse 4 und dem thermoplastischen Material 6 sowie zwischen der Kunststoffgehäusemasse 4 und dem Flachleiterrahmen 3 und den weiteren eingebetteten Komponenten verbessert wird. Diese Anordnung reduziert weiter auf Grund des Haftvermittlers 27 das Risiko von Rissbildung und sieht gleichzeitig ein Mechanismus vor, bei dem aufgetretene Risse mit dem thermoplastischen Material gefüllt werden können.
  • Bei diesem Halbleiterbauteil ist zur Verbesserung der Oberflächenhaftung zwischen den Oberflächen der Halbleiterbauteilkomponenten 3 der Kunststoffgehäusemasse 4 sämtliche Halbleiterbauteilkomponenten 3 nach ihrem Zusammenbau auf dem Flachleiterrahmen 3 mit der Pufferschicht 5 versehen worden. Erst werden die Oberflächen mit einer Schicht 25 aus thermoplastischem Material 6 beschichtet. Danach wird eine Haftvermittlerschicht 26 auf der thermoplastischen Schicht 25 aufgebracht.
  • 1
    Erstes Halbleiterbauteil
    2
    Halbleiterchip
    3
    Flachleiterrahmen
    4
    Kunststoffgehäusemasse
    5
    Pufferschicht
    6
    thermoplastisches Material
    7
    Chipinsel
    8
    Flachleiter
    9
    innerer Bereich des Flachleiters
    10
    äußerer Bereich des Flachleiters
    11
    Innenkontaktfläche
    12
    Klebstoff
    13
    Chipkontaktfläche
    14
    Bonddraht
    15
    Epoxidharz
    16
    zweites Halbleiterbauteil
    17
    Umverdrahtungssubstrat
    18
    Unterseite
    19
    Außenkontaktfläche
    20
    Leiterbahn
    21
    Durchkontakt
    22
    dielektrisches Material
    23
    Haftvermittler
    24
    drittes Halbleiterbauteil
    25
    erste Schicht
    26
    zweite Schicht
    27
    Metalloxid
    28
    Halbleiterkomponente

Claims (53)

  1. Halbleiterbauteil (1; 16; 24) mit in Kunststoffgehäusemasse (2) eingebetteten Halbleiterbauteilkomponenten (28), wobei die Oberflächen der Halbleiterbauteilkomponenten (28) zumindest teilweise eine Pufferschicht (5) aufweisen, die zwischen den Halbleiterbauteilkomponenten (28) und der Kunststoffgehäusemasse (4) angeordnet ist, und wobei die Pufferschicht (5) zumindest teilweise aus einem thermoplastischen Material (6) besteht.
  2. Halbleiterbauteil (1; 16; 24) nach Anspruch 1, dadurch gekennzeichnet, dass das thermoplastische Material (6) eine Glasübergangstemperatur (Tg) von weniger als 150°C aufweist.
  3. Halbleiterbauteil (1; 16; 24) nach Anspruch 2, dadurch gekennzeichnet, dass das thermoplastische Material (6) eine Glasübergangstemperatur (Tg) von weniger als 120°C aufweist aufweist.
  4. Halbleiterbauteil (1; 16; 24) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das thermoplastische Material (6) eine Schmelztemperatur (Tm) von mehr als 260°C aufweist.
  5. Halbleiterbauteil (1; 16; 24) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das thermoplastische Material (6) Polyamid 66, Polyamid 46, Polyphenylensulfid, Polyethylenterephthalat, Polya ryletherketon, Polyetheretherketon oder Polycarbonat oder Copolymere aus diesen Polymeren aufweist.
  6. Halbleiterbauteil (1; 16; 24) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Pufferschicht (5) eine mittlere Dicke D zwischen 2 nm ≤ D ≤ 10 μm aufweist.
  7. Halbleiterbauteil (1; 16; 24) nach Anspruch 6 dadurch gekennzeichnet, dass die Pufferschicht (5) eine mittlere Dicke D zwischen 2 nm ≤ D ≤ 300 nm aufweist.
  8. Halbleiterbauteil (1; 16; 24) nach Anspruch 7 dadurch gekennzeichnet, dass die Pufferschicht (5) eine mittlere Dicke D zwischen 2 nm ≤ D ≤ 50 nm aufweist.
  9. Halbleiterbauteil (1; 16; 24) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Pufferschicht (5) ferner einen Haftvermittler (23) aufweist.
  10. Halbleiterbauteil (1; 16; 24) nach Anspruch 9 dadurch gekennzeichnet, dass der Haftvermittler (23) in der Struktur des thermoplastischen Materials (6) aufgenommen ist.
  11. Halbleiterbauteil (1; 16; 24) nach Anspruch 9 dadurch gekennzeichnet, dass der Haftvermittler (27) als Beschichtung (26) auf dem thermoplastischen Material (6) angeordnet ist.
  12. Halbleiterbauteil (1; 16; 24) nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass der Haftvermittler (23; 27) Epoxid, Polyimid, Polyacrylat, Metalloxid oder Halbleiteroxid oder Mischungen dieser Substanzen aufweist.
  13. Halbleiterbauteil (1; 16; 24) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Porosität der Pufferschicht (5) von einer porenfreien Beschichtung auf den Oberflächen der Halbleiterbauteilkomponenten (28) zu einer mikroporösen Morphologie im Übergangsbereich zu der Kunststoffgehäusemasse (4) graduell zunimmt.
  14. Halbleiterbauteil (1; 16; 24) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (16) als Halbleiterbauteilkomponente (28) ein Verdrahtungssubstrat (17) mit strukturierter Metallbeschichtung (11, 19, 20) aufweist.
  15. Halbleiterbauteil (1; 16; 24) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (16) als Halbleiterbauteilkomponente (28) ein Keramiksubstrat mit strukturierten Metalllagen aufweist.
  16. Halbleiterbauteil (1; 16; 24) nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass das Halbleiterbauteil (1; 24) als Halbleiterbauteilkomponente (28) einen Flachleiterrahmen (3) aufweist, der eine Chipinsel (7) und innere Flachleiter (9) aufweist, die außerhalb der Kunststoffgehäusemasse (4) in Außenflachleiter (10) als Außenkontakte übergehen.
  17. Halbleiterbauteil (1; 16; 24) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (1) als Halbleiterbauteilkomponente (28) einen Halbleiterchip (2) aufweist.
  18. Halbleiterbauteil (1; 16; 24) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleiterbauteil (1) als Halbleiterbauteilkomponente (28) Bonddrähte (14) aufweist.
  19. Systemträger (3; 17) mit mehreren nacheinander und/oder hintereinander in Zeilen und/oder Spalten angeordneten Halbleiterbauteilpositionen, die zur Aufnahme von Halbleiterbauteilkomponenten (28) eine räumliche Verdrahtungsstruktur (15) mit Innenkontaktflächen (11) für elektrische Verbindungen zu einem Halbleiterchip (2) aufweisen, wobei die Oberflächen (19) des Systemträgers (3; 17) selektiv eine Pufferschicht (5) aufweisen, die zumindest teilweise aus einem thermoplastischen Material (6) besteht, und wobei die Innenkontaktflächen (11) frei von der Pufferschicht (5) sind.
  20. Systemträger nach Anspruch 19, dadurch gekennzeichnet, dass das thermoplastische Material (6) eine Glasübergangstemperatur (Tg) von weniger als 150°C aufweist.
  21. Systemträger nach Anspruch 20, dadurch gekennzeichnet, dass das thermoplastische Material (6) eine Glasübergangstemperatur (Tg) von weniger als 120°C aufweist.
  22. Systemträger nach einem der Ansprüche 19 bis 21, dadurch gekennzeichnet, dass das thermoplastische Material (6) eine Glasübergangstemperatur (Tm) von mehr als 260°C aufweist.
  23. Systemträger nach einem der Ansprüche 19 bis 22, dadurch gekennzeichnet, dass das thermoplastische Material (6) Polyamid 66, Polyamid 46, Polyphenylensulfid, Polyethylenterephthalat, Polyaryletherketon, Polyetheretherketon oder Polycarbonat oder Copolymere aus diesen Polymeren aufweist.
  24. Systemträger nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass die Pufferschicht (5) eine mittlere Dicke D zwischen 2 nm ≤ D ≤ 10 μm aufweist.
  25. Systemträger nach Anspruch 24 dadurch gekennzeichnet, dass die Pufferschicht (5) eine mittlere Dicke D zwischen 2 nm ≤ D ≤ 300 nm aufweist.
  26. Systemträger nach Anspruch 25 dadurch gekennzeichnet, dass die Pufferschicht (5) eine mittlere Dicke D zwischen 2 nm ≤ D ≤ 50 nm aufweist.
  27. Systemträger nach einem der Ansprüche 19 bis 26, dadurch gekennzeichnet, dass die Pufferschicht (5) ferner einen Haftvermittler (23; 27) aufweist.
  28. Systemträger nach Anspruch 27 dadurch gekennzeichnet, dass der Haftvermittler (23) in der Struktur des thermoplastischen Materials (6) aufgenommen ist.
  29. Systemträger nach Anspruch 27 dadurch gekennzeichnet, dass der Haftvermittler (27) als Beschichtung (26) auf dem thermoplastischen Material (6) angeordnet ist.
  30. Systemträger nach einem der Ansprüche 27 bis 29, dadurch gekennzeichnet, dass der Haftvermittler (23; 27) Epoxid, Polyimid, Polyacrylat, Metalloxid oder Halbleiteroxid oder Mischungen dieser Substanzen aufweist.
  31. Systemträger nach einem der Ansprüche 19 bis 30, dadurch gekennzeichnet, dass die Porosität der Pufferschicht (5) von einer porenfreien Beschichtung auf den Oberflächen der Halbleiterbauteilkomponenten (28) zu einer mikroporösen Morphologie im Übergangsbereich zu der Kunststoffgehäusemasse (4) graduell zunimmt.
  32. Systemträger nach einem der Ansprüche 19 bis 31, dadurch gekennzeichnet, dass das Halbleiterbauteil (17) als Halbleiterbauteilkomponente (28) ein Verdrahtungssubstrat (17) mit strukturierter Metallbeschichtung (11, 19, 20) aufweist.
  33. Systemträger nach einem der Ansprüche 19 bis 32, dadurch gekennzeichnet, dass das Halbleiterbauteil (17) als Halbleiterbauteilkomponente (28) ein Keramiksubstrat mit strukturierten Metalllagen (11, 19, 20) aufweist.
  34. Systemträger nach einem der Ansprüche 19 bis 33, dadurch gekennzeichnet, dass das Halbleiterbauteil (1; 24) als Halbleiterbauteilkomponente (28) einen Flachleiterrahmen (3) aufweist, der eine Chipinsel (7) und innere Flachleiter (9) aufweist, die außerhalb der Kunststoffgehäusemasse (4) in Außenflachleiter (10) als Außenkontakte übergehen.
  35. Systemträger nach Anspruch 34, dadurch gekennzeichnet, dass der Systemträger (3) Innenflachleiter (9) mit Innenkontaktflächen (11) aufweist, die in Außenflachleiter (11) übergehen und von einem Systemträgerrahmen gehalten werden, wobei der Flachleiterrahmen ein Flachleiterband mit einer Vielzahl hintereinander angeordneter Halbleiterbauteilpositionen aufweist, wobei die Innenflachleiter (9) auf ihren Oberflächen die Pufferschicht (5) aufweisen, und wobei die Kontaktanschlussflächen (11), die Außenflachleiter (10) und der Systemträgerrahmen, frei von der Pufferschicht (5) sind.
  36. Systemträger nach einem der Ansprüche 19 bis 35, dadurch gekennzeichnet, dass der Systemträger (3) mit selektiv angeordneter Pufferschicht (5) zu seiner Positionierung in einer Bestückungsmaschine eine Perforation entlang eines Systemträgerrahmens aufweist.
  37. Systemträger nach einem der Ansprüche 19 bis 36, dadurch gekennzeichnet, dass der Systemträger (3) auf den Kontaktanschlussflächen (11) eine Metall-Legierungs-Plattierung vorzugsweise aus Silber und/oder eine Lot-Legierung aufweist.
  38. Systemträger nach einem der Ansprüche 19 bis 37, dadurch gekennzeichnet, dass der Systemträger (3) Reinstkupfer und/oder eine Kupferlegierung als Basismaterial aufweist.
  39. Verfahren zur Herstellung eines Systemträgers (3) für Halbleiterbauteile (1), das folgende Verfahrensschritte aufweist, – Strukturieren einer Substratplatte, die mindestens eine Metalloberfläche aufweist, zu einem Systemträger (3; 17) mit einer Mehrzahl aufeinander folgender Muster zur Aufnahme von Halbleiterbauteilkomponenten (28) in Halbleiterbauteilpositionen des Systemträgers (3; 17); – Beschichten von Oberflächen des Systemträgers (3; 17), die mit einer Kunststoffgehäusemasse (4) bei der Fertigung von Halbleiterbauteilen (1) eine Grenzfläche bilden, mit einer Pufferschicht (5), wobei die Pufferschicht (5) zumindest teilweise aus einem thermoplastischen Material (6) besteht.
  40. Verfahren nach Anspruch 39, dadurch gekennzeichnet, dass das Beschichten der Oberflächen des Systemträgers (3; 17) mittels Tauchen, Sprühen oder Drucken erfolgt.
  41. Verfahren nach Anspruch 39 oder Anspruch 40, dadurch gekennzeichnet, dass die Pufferschicht (5) auf freiliegenden Oberflächen des Systemträgers (3) allseitig abscheiden wird.
  42. Verfahren nach einem der Ansprüche 39 bis 41, dadurch gekennzeichnet, dass vor dem Beschichten des Systemträgers (3) mit der Pufferschicht (5), freizuhaltende Oberflächenbereiche mit einer Schutzschicht bedeckt werden.
  43. Verfahren nach einem der Ansprüche 39 bis 42, dadurch gekennzeichnet, dass nach dem Beschichten des Systemträgers (3) mit der Pufferschicht (5) freizuhaltende Oberflächenbereiche freigelegt werden.
  44. Verfahren nach einem der Ansprüche 39 bis 43, dadurch gekennzeichnet, dass die Pufferschicht (5) ferner einen Haftvermittler (23; 27) aufweist.
  45. Verfahren nach Anspruch 44, dadurch gekennzeichnet, dass die Haftvermittler (27) nach dem Abscheiden des thermoplastischen Materials (6) auf der Oberfläche des thermoplastischen Materials (6) aufgebracht wird.
  46. Verfahren nach einem der Ansprüche 39 bis 44, dadurch gekennzeichnet, dass die Pufferschicht (5) mit einer mittleren Dicke D zwischen 2 nm ≤ D ≤ 10 μm, vorzugsweise 2 nm ≤ D ≤ 300 nm, vorzugsweise zwischen 2 nm ≤ D ≤ 50 nm von aufgetragen wird.
  47. Verfahren zur Herstellung mehrerer Halbleiterbauteile (1) nach einem der Ansprüche 39 bis 46, das folgende zusätzliche Verfahrensschritte aufweist, – Bereitstellen eines Systemträgers (3; 17) mit selektiv aufgebrachter Pufferschicht (5) auf den Oberflächen, die mit einer Kunststoffgehäusemasse (4) eine Grenzschicht aufweisen, unter Freilassen von Kontaktanschlussflächen (11); – Aufbringen von Halbleiterbauteilkomponenten (28) wie Halbleiterchips (2) auf den Systemträger (3; 17) in den Halbleiterbauteilpositionen unter Verbinden der Halbleiterchips (2) mit Innenkontaktflächen (11) des Systemträgers (3; 17) über elektrische Verbindungselemente (14); – Einbetten der Halbleiterbauteilkomponenten (28) in eine Kunststoffgehäusemasse (4); – Auftrennen des Systemträgers (4; 17) in einzelne Halbleiterbauteile (1; 16; 24).
  48. Verfahren nach Anspruch 47, dadurch gekennzeichnet, dass vor dem Einbetten der Halbleiterbauteilkomponenten (28) in eine Kunststoffgehäusemasse (4) die noch nicht beschichteten Oberflächen von Halbleiterbauteilkomponenten (28) ebenfalls mit der Pufferschicht (5) beschichtet werden.
  49. Verfahren zur Herstellung mehrerer Halbleiterbauteile (1) unter Verwendung eines zunächst nicht mit Pufferschicht (5) beschichteten Systemträgers (3; 17), – Aufbringen von Halbleiterbauteilkomponenten (28) wie Halbleiterchips (2) auf einen Systemträger (3; 17) in Halbleiterbauteilpositionen unter Verbinden der Halbleiterchips (2) mit Kontaktanschlussflächen (11) des Systemträgers (3; 17) über elektrische Verbindungselemente (14); – Aufbringen einer Pufferschicht (5) auf die Oberflächen der Bauteilkomponenten (28), die in eine Kunststoffgehäusemasse (4) eingebettet werden sollen, wobei die Pufferschicht (5) zumindest teilweise aus einem thermoplastischen Material (6) besteht; – Einbetten der Halbleiterbauteilkomponenten (28) in eine Kunststoffgehäusemasse (4); – Auftrennen des Systemträgers (3; 17) in einzelne Halbleiterbauteile (1; 16; 24).
  50. Verfahren nach Anspruch 49, dadurch gekennzeichnet, dass das Beschichten der Oberflächen der Bauteilkomponenten (28) mittels Tauchen, Sprühen oder Drucken erfolgt.
  51. Verfahren nach Anspruch 49 oder 50, dadurch gekennzeichnet, dass die Pufferschicht (5) ferner einen Haftvermittler (23; 27) aufweist.
  52. Verfahren nach Anspruch 51, dadurch gekennzeichnet, dass die Haftvermittler (27) nach dem Abscheiden des thermoplastischen Materials (6) auf der Oberfläche des thermoplastischen Materials (6) aufgebracht wird.
  53. Verfahren nach einem der Ansprüche 49 bis 52, dadurch gekennzeichnet, dass die Pufferschicht (5) mit einer mittleren Dicke D zwischen 2 nm ≤ D ≤ 10 μm, vorzugsweise 2 nm ≤ D ≤ 300 nm, vorzugsweise zwischen 2 nm ≤ D ≤ 50 nm aufgetragen wird.
DE102005047856A 2005-10-05 2005-10-05 Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen Expired - Fee Related DE102005047856B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102005047856A DE102005047856B4 (de) 2005-10-05 2005-10-05 Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
CN2006100641222A CN1996585B (zh) 2005-10-05 2006-09-30 具有嵌入到塑料壳体中的半导体结构组件的半导体构件
US11/543,315 US7777352B2 (en) 2005-10-05 2006-10-05 Semiconductor device with semiconductor device components embedded in plastic package compound

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005047856A DE102005047856B4 (de) 2005-10-05 2005-10-05 Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen

Publications (2)

Publication Number Publication Date
DE102005047856A1 true DE102005047856A1 (de) 2007-04-19
DE102005047856B4 DE102005047856B4 (de) 2007-09-06

Family

ID=37896239

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005047856A Expired - Fee Related DE102005047856B4 (de) 2005-10-05 2005-10-05 Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen

Country Status (3)

Country Link
US (1) US7777352B2 (de)
CN (1) CN1996585B (de)
DE (1) DE102005047856B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009054189A1 (de) * 2009-11-20 2011-05-26 Roman Cihar Neuartige, Stoß- gedämpfte Räder oder Rollen sowie Verfahren zu deren Herstellung
DE102014114808A1 (de) 2014-10-13 2016-04-14 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
US9360465B2 (en) 2010-09-03 2016-06-07 Inficon Gmbh Leak detector
DE102017211727A1 (de) * 2017-07-10 2019-01-10 Tridonic Jennersdorf Gmbh Gebondete LED-Chips in einer Polymermatrix

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679674B2 (en) 2005-03-25 2014-03-25 Front Edge Technology, Inc. Battery with protective packaging
US7846579B2 (en) 2005-03-25 2010-12-07 Victor Krasnov Thin film battery with protective packaging
US8577996B2 (en) * 2007-09-18 2013-11-05 Tremor Video, Inc. Method and apparatus for tracing users of online video web sites
EP2154713B1 (de) * 2008-08-11 2013-01-02 Sensirion AG Verfahren zur Herstellung einer Messvorrichtung mit einer Spannungsverminderungsschicht
JP2010109011A (ja) * 2008-10-28 2010-05-13 Nec Electronics Corp 半導体装置およびその製造方法
KR101013557B1 (ko) * 2008-11-06 2011-02-14 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이를 제조하기 위한 와이어 본딩 장치
JP5619381B2 (ja) * 2009-07-09 2014-11-05 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置及び半導体装置の製造方法
JP2012174996A (ja) * 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US8252631B1 (en) * 2011-04-28 2012-08-28 Freescale Semiconductor, Inc. Method and apparatus for integrated circuit packages using materials with low melting point
US8865340B2 (en) 2011-10-20 2014-10-21 Front Edge Technology Inc. Thin film battery packaging formed by localized heating
US9887429B2 (en) 2011-12-21 2018-02-06 Front Edge Technology Inc. Laminated lithium battery
US8864954B2 (en) 2011-12-23 2014-10-21 Front Edge Technology Inc. Sputtering lithium-containing material with multiple targets
US9257695B2 (en) 2012-03-29 2016-02-09 Front Edge Technology, Inc. Localized heat treatment of battery component films
US9077000B2 (en) 2012-03-29 2015-07-07 Front Edge Technology, Inc. Thin film battery and localized heat treatment
US9159964B2 (en) 2012-09-25 2015-10-13 Front Edge Technology, Inc. Solid state battery having mismatched battery cells
US8753724B2 (en) 2012-09-26 2014-06-17 Front Edge Technology Inc. Plasma deposition on a partially formed battery through a mesh screen
US9356320B2 (en) 2012-10-15 2016-05-31 Front Edge Technology Inc. Lithium battery having low leakage anode
TWI477023B (zh) * 2013-01-18 2015-03-11 矽品精密工業股份有限公司 電子封裝件及其製法
US20150252666A1 (en) 2014-03-05 2015-09-10 Baker Hughes Incorporated Packaging for electronics in downhole assemblies
US9343385B2 (en) * 2014-07-30 2016-05-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device comprising a chip substrate, a mold, and a buffer layer
JP6327114B2 (ja) * 2014-10-30 2018-05-23 三菱電機株式会社 電子部品搭載基板、電動機、空気調和機、及び電子部品搭載基板の製造方法
CN104538566A (zh) * 2015-01-22 2015-04-22 深圳市华星光电技术有限公司 Oled的封装方法及oled封装结构
US10008739B2 (en) 2015-02-23 2018-06-26 Front Edge Technology, Inc. Solid-state lithium battery with electrolyte
DE102015108736A1 (de) * 2015-06-02 2016-12-08 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102016106137B4 (de) * 2016-04-04 2023-12-28 Infineon Technologies Ag Elektronikvorrichtungsgehäuse umfassend eine dielektrische Schicht und ein Kapselungsmaterial
KR102232994B1 (ko) 2017-02-21 2021-03-26 미쓰비시덴키 가부시키가이샤 반도체 장치
KR20190000213A (ko) * 2017-06-22 2019-01-02 최용규 반도체소자의 접합 구조
US10957886B2 (en) 2018-03-14 2021-03-23 Front Edge Technology, Inc. Battery having multilayer protective casing
DE102018111610A1 (de) * 2018-05-15 2019-11-21 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung, Bonddraht und Verfahren zur Herstellung einer optoelektronischen Leuchtvorrichtung
CN110112103B (zh) * 2019-05-20 2021-06-04 东莞市美康仕电子科技有限公司 一种有效提高抗冲击性能的集成电路板
CN114380268A (zh) * 2021-11-29 2022-04-22 上海航天控制技术研究所 带减振结构的封装管壳及mems惯性器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US20020089069A1 (en) * 2000-11-20 2002-07-11 Lamson Michael A. Low capacitance coupling wire bonded semiconductor device
WO2004000966A1 (en) * 2002-06-24 2003-12-31 3M Innovative Properties Company Heat curable adhesive composition, article, semiconductor apparatus and method
DE10250541B3 (de) * 2002-10-29 2004-04-15 Infineon Technologies Ag Elektronisches Bauteil mit Unterfüllstoffen aus Thermoplasten und Verfahren zu dessen Herstellung
US6744133B2 (en) * 2001-08-06 2004-06-01 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same
WO2005071741A2 (de) * 2004-01-27 2005-08-04 Infineon Technologies Ag Haftvermittelnde organische beschichtungen in halbleitergehäusen

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JPS63135452A (ja) 1986-11-26 1988-06-07 Matsushita Electronics Corp 封止用樹脂材
KR970008355B1 (ko) * 1992-09-29 1997-05-23 가부시키가이샤 도시바 수지밀봉형 반도체장치
JP3388369B2 (ja) 1994-01-31 2003-03-17 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
US5554569A (en) * 1994-06-06 1996-09-10 Motorola, Inc. Method and apparatus for improving interfacial adhesion between a polymer and a metal
KR100202668B1 (ko) * 1996-07-30 1999-07-01 구본준 크랙 방지를 위한 반도체 패키지와 그 제조방법 및 제조장치
JPH10178145A (ja) * 1996-12-19 1998-06-30 Texas Instr Japan Ltd 半導体装置及びその製造方法並びに半導体装置用絶縁基板
JP2000228467A (ja) 1998-12-02 2000-08-15 Toshiba Corp 半導体封止用樹脂組成物及び半導体装置とその製造方法
US6841256B2 (en) * 1999-06-07 2005-01-11 Honeywell International Inc. Low dielectric constant polyorganosilicon materials generated from polycarbosilanes
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
DE10124047B4 (de) * 2001-05-16 2006-12-14 Infineon Technologies Ag Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger
CN1698200A (zh) * 2003-02-19 2005-11-16 日立化成工业株式会社 半导体用粘着薄膜 ,使用该粘着薄膜的附有粘着薄膜金属板 ,附有该粘着薄膜的配线电路及半导体装置 ,以及半导体装置的制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122858A (en) * 1990-09-10 1992-06-16 Olin Corporation Lead frame having polymer coated surface portions
US20020089069A1 (en) * 2000-11-20 2002-07-11 Lamson Michael A. Low capacitance coupling wire bonded semiconductor device
US6744133B2 (en) * 2001-08-06 2004-06-01 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same
WO2004000966A1 (en) * 2002-06-24 2003-12-31 3M Innovative Properties Company Heat curable adhesive composition, article, semiconductor apparatus and method
DE10250541B3 (de) * 2002-10-29 2004-04-15 Infineon Technologies Ag Elektronisches Bauteil mit Unterfüllstoffen aus Thermoplasten und Verfahren zu dessen Herstellung
WO2005071741A2 (de) * 2004-01-27 2005-08-04 Infineon Technologies Ag Haftvermittelnde organische beschichtungen in halbleitergehäusen

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009054189A1 (de) * 2009-11-20 2011-05-26 Roman Cihar Neuartige, Stoß- gedämpfte Räder oder Rollen sowie Verfahren zu deren Herstellung
US9360465B2 (en) 2010-09-03 2016-06-07 Inficon Gmbh Leak detector
US9632067B2 (en) 2010-09-03 2017-04-25 Inficon Gmbh Leak detector
DE102014114808A1 (de) 2014-10-13 2016-04-14 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102014114808B4 (de) 2014-10-13 2018-03-08 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102017211727A1 (de) * 2017-07-10 2019-01-10 Tridonic Jennersdorf Gmbh Gebondete LED-Chips in einer Polymermatrix

Also Published As

Publication number Publication date
DE102005047856B4 (de) 2007-09-06
US20070200258A1 (en) 2007-08-30
US7777352B2 (en) 2010-08-17
CN1996585A (zh) 2007-07-11
CN1996585B (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
DE102005047856B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE102005032489B3 (de) Leiterplatten-Mehrschichtaufbau mit integriertem elektrischem Bauteil und Herstellungsverfahren
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102005025465B4 (de) Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
DE69218319T2 (de) Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
DE102006022254B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
DE102009001461A1 (de) Verfahren zur Herstellung einer elektronischen Baugruppe
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
DE102005006995A1 (de) Halbleiterbauteil mit Kunstoffgehäuse und Außenanschlüssen sowie Verfahren zur Herstellung desselben
EP2973687B1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE112006003861B4 (de) Halbleiterbaugruppe und Verfahren zur Herstellung einer Halbleiterbaugruppe
WO2012038127A1 (de) Multifunktionssensor als pop-mwlp
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
DE10144704B4 (de) Verfahren zum Verbinden eines Bauelements mit einem Träger
DE102015016196A1 (de) Verfahren zur Herstellung eines elektronischen Moduls und elektronisches Modul
DE102006017115B4 (de) Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102017220258B4 (de) Halbleitersensorbauelement und Verfahren zum Herstellen desselben
DE10059178A1 (de) Verfahren zur Herstellung von Halbleitermodulen sowie nach dem Verfahren hergestelltes Modul
DE102009040627B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee