DE10124047A1 - Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben - Google Patents

Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben

Info

Publication number
DE10124047A1
DE10124047A1 DE10124047A DE10124047A DE10124047A1 DE 10124047 A1 DE10124047 A1 DE 10124047A1 DE 10124047 A DE10124047 A DE 10124047A DE 10124047 A DE10124047 A DE 10124047A DE 10124047 A1 DE10124047 A1 DE 10124047A1
Authority
DE
Germany
Prior art keywords
adhesive layer
flat conductor
system carrier
conductor sections
inner flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10124047A
Other languages
English (en)
Other versions
DE10124047B4 (de
Inventor
Michael Weber
Rainer Sewald
Edmund Riedl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10124047A priority Critical patent/DE10124047B4/de
Publication of DE10124047A1 publication Critical patent/DE10124047A1/de
Application granted granted Critical
Publication of DE10124047B4 publication Critical patent/DE10124047B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

Die Erfindung betrifft elektronische Bauteile (7) sowie ein Systemträgerband für Halbleiterchips (1). Jeweils ein Halbleiterchip (1) ist mit einem Systemträger (2) über Verbindungsleitungen (6) zwischen Kontaktflächen (3) des Halbleiterchips (1) und Kontaktanschlussflächen (4) innerer Flachleiterabschnitte (5) des Systemträgers (2) verbunden. Um die inneren Flachleiterabschnitte (5) in einer Kunststoffpressmasse (9) zu verankern, weisen die inneren Flachleiterabschnitte (5) eine selektiv aufgebrachte Haftschicht (11) unter Freilassung der Kontaktanschlussflächen (4) auf.

Description

Die Erfindung betrifft elektronische Bauteile mit Halbleiter­ chips und ein Systemträgerband mit Systemträgern, sowie ein Verfahren zur Herstellung derselben, entsprechend den Oberbe­ griffen der unabhängigen Ansprüche.
Halbleiterchips mit Kontaktflächen auf ihren aktiven Obersei­ ten, die integrierte Schaltungen aufweisen, werden auf Sy­ stemträgern angeordnet und ihre Kontaktflächen werden mit Kontaktanschlussflächen auf entsprechenden inneren Flachlei­ terabschnitten des Systemträgers über Verbindungsleitungen verbunden. Die inneren Flachleiterabschnitte mit ihren Kon­ taktanschlussflächen dienen einerseits dazu, einen Übergang von den mikroskopisch kleinen Kontaktflächen eines Halblei­ terchips auf makroskopische Ausgangsanschlüsse zu schaffen. In diesem Zusammenhang sind unter mikroskopisch klein Abmes­ sungen im Mikrometerbereich, die unter Zuhilfenahme eines Lichtmikroskops messbar sind, zu verstehen. Demgegenüber sind makroskopische Strukturen bereits mit dem bloßen Auge zu er­ kennen und zu messen.
Von Flachleitern sind zunächst innere Flachleiterabschnitte mit ihren Kontaktanschlußflächen in die Kunststoffmasse des Gehäuses eingebunden. Äußere Flachleiterabschnitte schließen mit dem Gehäuserand ab oder ragen aus dem Gehäuserand heraus­ ragen und gehen je nach Gehäuseart in Anschlussstifte über. Bei dem Verpacken von Halbleiterchips mit Systemträgern zu elektronischen Bauteilen mit Kunststoffgehäuse kommt es zu Ausfällen, wenn die inneren Flachleiterabschnitte, die in der Kunststoffmasse nach dem Vergießen stecken, sich innerhalb des Kunststoffgehäuses lockern, verschieben oder wie ein lo­ ser Zahn wackeln.
Aufgabe der vorliegenden Erfindung ist es, ein elektronisches Bauteil bereitzustellen, bei dem ein Lockern der inneren Flachleiterabschnitte innerhalb des Kunststoffgehäuses ver­ mieden wird, so dass die äußeren Flachleiterabschnitte, die in Außenanschlusskontakte übergehen können, eine stabile Lage beibehalten. Darüber hinaus soll ein Verfahren angegeben wer­ den, mit dem kostengünstig der obige Nachteil überwunden wird.
Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Merkmale vorteilhafter Weiterbildungen der Erfin­ dung ergeben sich aus den abhängigen Ansprüchen.
Erfindungsgemäß wird ein elektronisches Bauteil angegeben mit einem Halbleiterchip, der auf einem Systemträger angeordnet ist und Kontaktflächen aufweist. Die Kontaktflächen des Halb­ leiterchips sind über Verbindungsleitungen mit Kontaktan­ schlussflächen innerer Flachleiterabschnitte des Systemträ­ gers verbunden. Halbleiterchip, Verbindungsleitungen und in­ nere Flachleiterabschnitte des Systemträgers sind in einer Kunststoffpressmasse angeordnet, die als Gehäuse dient. Für das Anbringen der Verbindungsleitungen auf den Kontaktan­ schlussflächen der inneren Flachleiterabschnitte weisen diese Kontaktanschlussflächen eine Metall-Legierungs-Plattierung auf. Auf den verbleibenden Flächen der inneren Flachleiterab­ schnitte ist selektiv eine Haftschicht vorgesehen, die zwi­ schen dem Gehäuse und inneren Flachleiterabschnitten positio­ niert ist und damit gewährleistet, dass die inneren Flachlei­ terabschnitte fest in der Kunststoffmasse des Gehäuses veran­ kert sind.
Die Oberfläche der Metall-Legierungs-Plattierung bleibt auf­ grund der selektiv vorgesehenen Haftschicht für ein Verbinden mit Verbindungsleitungen frei zugänglich, das heißt, diese Metall-Legierungs-Plattierung wird von der Haftschicht frei­ gehalten, um ein Verbinden der Kontaktanschlussflächen mit Verbindungsleitungen zu ermöglichen. Die Haftschicht besteht nämlich aus Materialien, die eine elektrische Verbindung be­ hindern.
In einer Ausführungsform der Erfindung weist die Haftschicht eine Metalloxidschicht auf. Derartige Metalloxidschichten sind elektrisch nichtleitend und würden somit auf den Kontak­ tanschlussflächen der inneren Flachleiterabschnitte eine iso­ lierende Unterbrechung bilden, wenn sie nicht selektiv, son­ dern auf den gesamten inneren Flachleiterabschnitten positio­ niert werden.
Eine weitere Ausführungsform der Erfindung sieht vor, dass die Haftschicht ein Zink-Chrom-Mischoxid mit 50-90 mol% Zink und 10-50 mol % Chrom aufweist, wodurch eine Verankerung der inneren Flachleiterabschnitte in einem Kunststoffgehäuse er­ möglicht wird.
Diese Haftschicht wird in einer weiteren Ausführungsform der Erfindung galvanisch auf den inneren Flachleiterabschnitten abgeschieden. Dabei wachsen von der Oberfläche der inneren Flachleiterabschnitte aus Metalloxiddendriten und bilden eine rauhe Oberfläche als Haftschicht aus, so dass die inneren Flachleiterabschnitte in dem Gehäusekunststoff formschlüssig verankert sind. Somit ist die Gefahr eines Lockerns, eines Wackelns oder eines Verschiebens der äußeren Flachleiterab­ schnitte aufgrund der intensiven Verankerung der inneren Flachleiterabschnitte vermindert.
Das Material der Haftschicht ist in vorteilhafter Weise alka­ liresistent, aber säurelöslich, während das Material der in­ neren Flachleiterabschnitte sowie das Material der Metall- Legierungs-Plattierung auf den Kontaktanschlussflächen säure­ resistent. Durch diese Abstimmung der Materialeigenschaften von Haftschicht und inneren Flachleiterabschnitten sowie dem Material der Metall-Legierungs-Plattierung wird es ermög­ licht, auf relativ einfache Weise die Phasengrenze zwischen Haftschicht und Metall-Legierungs-Plattierung für die Kontak­ tanschlussflächen beim Strukturieren einer aufgebrachten Haftschicht einzuhalten und nicht zu überschreiten. Die inne­ ren Flachleiterabschnitte des Systemträgers weisen ein Reinstkupfer oder eine Kupferlegierung oder ein kupferka­ schiertes Kunststoffband auf, wobei das Kunststoffband gegen­ über oxidierenden Säuren resistent ist. Die Metall- Legierungs-Plattierung weist in einer Ausführungsform der Er­ findung Silber und/oder eine Silberlotlegierung auf. Durch dieses Material wird ein Verbinden der Kontaktanschlussflä­ chen, die diese Metall-Legierungs-Plattierung aufweist, mit einer Verbindungsleitung vereinfacht.
Zur Herstellung der elektronischen Bauteile werden Systemträ­ ger eingesetzt, die aneinandergereiht ein Systemträgerband bilden. Derartige Systemträgerbänder sind in einer Ausfüh­ rungsform der Erfindung ein Vorprodukt für die Herstellung von elektronischen Bauteilen und können als Vorprodukt von spezialisierten Herstellern gefertigt und vertrieben werden.
Ein derartiges Systemträgerband weist in einer weiteren Aus­ führungsform der Erfindung einen Rahmen für jeden Systemträ­ ger auf. An jedem Rahmen sind Flachleiter angebracht, die sich von dem Rahmen aus in Richtung auf einen den Halbleiter­ chip tragenden zentralen Bereich des Systemträgers erstrec­ ken. Dabei bilden die Abschnitte der Flachleiter, die unmit­ telbar an dem Rahmen befestigt sind, die äußeren Flachleiter­ abschnitte. Die inneren Flachleiterabschnitte sind die Ab­ schnitte, die zum Halbleiterchip hin angeordnet sind.
Die inneren Flachleiterabschnitte bilden freitragende Enden aus, auf denen unmittelbar benachbart zum zentralen Bereich für den Halbleiterchip Kontaktanschlussflächen auf den inne­ ren Flachleiterabschnitten angeordnet sind. Die inneren Flachleiterabschnitte weisen zur Verankerung mit dem Gehäuse eine Haftschicht auf, wobei die auf den freitragenden Enden der inneren Flachleiterabschnitte angeordneten Kontaktflächen von der Haftschicht umgeben sind und die Oberflächen der Kon­ taktanschlussflächen frei von der Haftschicht bleiben.
Derartig strukturierte Systemträgerbänder können als Vorpro­ dukt für die Herstellung von elektronischen Bauteilen bereits mit selektiv angeordneten Haftschichten ausgestattet werden. Zur Positionierung der Systemträgerbänder in einer Bestüc­ kungsmaschine weisen diese eine Perforation entlang ihrer Rahmen auf. Mit dieser Perforation können sie schrittweise oder kontinuierlich durch den Bestückungsautomaten geführt werden, wobei der Bestückungsautomat zur schrittweisen Her­ stellung eines elektronischen Bauteils mehrere Positionen aufweist.
Durch die Ausstattung der Systemträgerbänder mit einer selek­ tiv angeordneten Haftschicht kann das Systemträgerband sämt­ liche Schritte bis zur Verkapselung des elektronischen Bau­ teils in dem Bestückungsautomat durchlaufen, ohne zwischen Bestückungsbereich und Gehäusekapselungsbereich einem Galva­ nisierungsbad zur Bildung einer Haftverbesserungsschicht nach vollständigem Bestücken eines Systembandes und vor einem Ver­ gießen der Systemträger zugeführt zu werden. Auf einen derar­ tigen galvanischen Haftverbesserungsschritt vor der Kapselung kann bei Einsatz des erfindungsgemäßen Systemträgerbandes mit darauf angeordneter selektiver Haftschicht verzichtet werden. Somit ist die Gefahr der Beschädigung von Halbleiterchip und Bonddrähten durch einen galvanischen Abscheidungsprozess ei­ nes haftverbessernden Mittels mit dem erfindungsgemäßen Sy­ stemträgerband beseitigt. Bei einem Beschichten eines Halb­ leiterchips mit einem galvanisch abgeschiedenen Material be­ steht die Gefahr, dass die auf dem Halbleiterchip befindli­ chen Passierungsschichten Ionen aus dem galvanischen Bad auf­ nehmen und somit die Eigenschaften der integrierten Schaltun­ gen beeinträchtigen. Diese Beeinträchtigung kann zum völligen Ausfall des elektronischen Bauteils führen. Außerdem können in dem galvanischen Bad durch Abscheiden von Metalloxiden auf den metallischen Verbindungsleitungen zwischen Kontaktflächen des Halbleiterchips und Kontaktanschlussflächen des System­ trägers diese Verbindungsleitungen verspröden und beim nach­ folgenden Verpacken in einer Kunststoffmasse brechen, so dass ein hoher Ausschuss erzeugt wird. Bei der Herstellung von elektronischen Bauteilen unter Einsatz des erfindungsgemäßen Systemträgerbandes mit selektiv angeordneter Haftschicht kann deshalb mit weniger Ausschuß gerechnet werden und folglich die Produktivität gesteigert werden.
Ein Verfahren zur Herstellung eines Systemträgerbandes für elektronische Bauteile weist folgende Verfahrensschritte auf:
  • - Strukturieren eines Rohbandes, das mindestens eine Me­ talloberfläche aufweist, zu einem Systemträgerband mit einer Perforation und aufeinanderfolgender Strukturen von Systemträgern, die Flachleiter mit äußeren und inne­ ren Flachleiterabschnitten aufweisen,
  • - Beschichten der inneren Flachleiterabschnitte mit Mate­ rial für Kontaktanschlussflächen auf ihren freitragenden Endbereichen,
  • - Aufbringen einer Haftschicht auf mindestens die inneren Flachleiterabschnitte der Systemträgerstrukturen,
  • - Abdecken der Haftschicht mit einer geschlossenen Photo­ lithographieschicht,
  • - Tempern der Photolithographieschicht zum Vernetzen des Photolacks,
  • - Selektives Abtragen der Photolithographieschicht und der Haftschicht auf den inneren Flachleiterabschnitten zum Freilegen der Kontaktanschlussflächen.
Dieses Verfahren hat den Vorteil, dass die Photolithographie­ schicht und die darunterliegende Haftschicht, die beide die gesamten inneren Flachleiterabschnitte bedecken, selektiv im Bereich der Kontaktanschlussflächen abgetragen werden können und somit die Kontaktanschlussflächen mit ihrer Metall- Legierungs-Plattierung freilegen können, so dass eine Verbin­ dungsleitung problemlos auf den Kontaktanschlussflächen ange­ bracht werden kann. Die vernetzte Photolackschicht dient da­ bei der Abdeckung der nicht abzutragenden Haftschicht auf den inneren Flachleiterabschnitten in der Umgebung der Kontaktan­ schlussflächen. Ferner bildet die Photolithographieschicht ein organisches Medium, das einerseits kostengünstig ge­ schlossen auftragbar ist und andererseits selektiv an den entsprechenden Stellen abgetragen werden kann, so dass minde­ stens die Haftschicht auf den freizulegenden Kontaktan­ schlussflächen von Photolack befreit wird.
Die Haftschicht auf den Kontaktanschlussflächen kann entweder gleichzeitig beim selektiven Abtrag der Photolithographie­ schicht oder anschließend mit einem zusätzlichen Schritt ent­ fernt werden, um die Oberfläche der Metall-Legierungs- Plattierung im Bereich der Kontaktanschlussflächen freizule­ gen. Ferner hat das Verfahren den Vorteil, dass von den inne­ ren Flachleiterabschnitten lediglich Material für die Kontak­ tanschlussflächen auf den freitragenden Endbereichen der in­ neren Flachleiterabschnitte aufgebracht wird und nicht zu­ nächst das gesamte Systemträgerband mit einem für ein Verbin­ den mit einer Verbindungsleitung geeigneten Material be­ schichtet wird und anschließend durch selektives Entfernen lediglich auf den freitragenden Endbereichen der Flachleiter­ abschnitte verbindungsfähiges Material verbleibt. Dieser Vor­ teil kann dadurch erreicht werden, dass in einer bevorzugten Durchführung des Verfahrens das Material für die Kontaktan­ schlussflächen mittels Siebdruckverfahren erfolgt. Mit diesem Siebdruckverfahren wird lediglich auf den zu beschichtenden Kontaktanschlussflächen eine Metall-Legierungs-Plattierung aufgebracht und damit eine vorteilhafte Einsparung an Materi­ al erzielt.
Bei einem weiteren Durchführungsbeispiel des Verfahrens ist vorgesehen, das Beschichten der inneren Flachleiterabschnitte auf ihren Endbereichen mit Material für Kontaktanschlussflä­ chen mittels Aufdampftechnik durchzuführen. Um auch hier wirtschaftlich zu arbeiten, wird das Aufdampfen durch eine Maske vorgenommen, um aufwendige Photolithographiebeschich­ tungen zu vermeiden.
Ein weiteres Durchführungsbeispiel des Verfahrens arbeitet mit einer Elektroplattierung, um auf den Endbereichen der in­ neren Flachleiterabschnitte das Material für die Kontaktan­ schlussflächen aufzubringen. In Vorbereitung einer derartigen Elektroplattierung ist es erforderlich, die nicht zu be­ schichtenden Bereiche vorher abzudecken, was ebenfalls mit­ tels einer photolithographisch oder durch Siebdruck aufge­ brachten Maske durchgeführt werden kann.
Das Verfahren hat fernerhin den Vorteil, dass das Aufbringen einer Haftschicht auf die inneren Flachleiterabschnitte der Systemträgerstrukturen begrenzt werden kann, indem Flächen, auf denen keine Haftschicht aufzubringen ist, vor dem Auf­ bringungsverfahren entsprechend abgedeckt oder isoliert wer­ den.
In einem weiteren Durchführungsbeispiel des Verfahrens wird das Aufbringen einer Haftschicht auf mindestens die inneren Flachleiterabschnitte der Systemträgerstrukturen mittels gal­ vanischer Abscheidung erfolgen. Bei der galvanischen Abschei­ dung wird das Systemträgerband durch ein Elektrolytbad gezo­ gen, das im wesentlichen Natronlauge, Zinkoxid und Natrium­ dichromat enthält, aus denen Chrom-, Zink- und Sauerstoffio­ nen auf dem an das Kathodenpotential angeschlossenen System­ trägerband dendritisch abgeschieden werden. Durch die dendri­ tische Abscheidung der Haftschicht wird eine formschlüssige Verankerung der Kunststoffmasse mit den inneren Flachleiter­ abschnitten erreicht und somit eine mechanisch sehr stabile Verbindung zwischen der Gehäusekunststoffmasse und den Flach­ leitern geschaffen.
Aufgrund des dendritischen Wachstums während der galvanischen Abscheidung der Haftschicht ergibt sich eine rauhe Oberfläche für die Haftschicht, was die Verankerung fördert. Ein weite­ rer Vorteil des Verfahrens liegt darin, dass ein Abdecken der Haftschicht mit einer geschlossenen Photolithographieschicht vorgesehen ist, ohne diese durch Belichtungs- oder Entwick­ lungsschritte zu strukturieren, sondern vielmehr durch einen Temperschritt geeignet zu vernetzen, so dass eine geschlosse­ ne vernetzte Photolackschicht die gesamten Oberflächen der inneren Flachleiterabschnitte bedeckt. Das Strukturieren von Photolithographieschichten mit Hilfe des Belichtungs- und Entwicklungsverfahrens ist äußerst aufwendig und erfordert spezielle Anlagen zur Durchführung dieses Verfahrens.
Bei einem weiteren Durchführungsbeispiel des Verfahrens kann somit die geschlossene Photolithographieschicht auf Vernet­ zungstemperatur des Photolacks erwärmt werden und als ge­ schlossene Schicht vernetzen, ohne zunächst strukturiert zu sein. Erst durch selektiven Abtrag der Photolithographie­ schicht und selektiven Abtrag der Haftschicht werden die Kon­ taktanschlussflächen auf den freitragenden Enden der inneren Flachleiterabschnitte mit folgenden Verfahrensschritten frei­ gelegt:
  • - Verdampfen der Photolithographieschicht mittels eines gescannten Laserstrahls im Bereich der freizulegenden Kontaktanschlussflächen,
  • - Anschmelzen der Haftschicht im Bereich der freizulegen­ den Kontaktanschlussflächen mittels des gescannten La­ serstrahls,
  • - Abätzen der verbliebenen angeschmolzenen Haftschicht.
Dieses Verfahren hat den Vorteil, dass es einen scharf be­ grenzten Laserstrahl einsetzt und durch Scannen dieses Laser­ strahls über den Kontaktanschlussflächen den vernetzten Pho­ tolack selektiv verdampft und aufgrund der punktuellen Ener­ gie des Strahls die Dendritenstruktur der Haftschicht zumin­ dest in einem oberflächennahen Bereich der Haftschicht egali­ siert und einschmilzt. Ein derartiger Laserstrahl hat die Ei­ genschaft, aus einem Material wie einer Photolackschicht ei­ nen Krater zu verdampfen, so dass auf dem Kratergrund eine Kraterlandschaft entsteht. Jedoch durch das Anschmelzen der dendritischen Haftschicht wird diese Landschaft egalisiert und eine relativ gleichbleibende Haftschichtdicke auf dem Grund der Photolackschicht im lasergescannten Bereich er­ reicht. Die verbliebende angeschmolzene dünne Haftschicht kann dann mit einem Ätzschritt entfernt werden. Bei diesem Ätzschritt kommt die besondere Materialkombination zwischen dem Material der Metall-Legierungs-Plattierung und dem Mate­ rial der Haftschicht zur Geltung. Während das Haftschichtma­ terial aus Metalloxiden säurelöslich ist, sind sowohl die Photolithographieschicht aus einem Photolack als auch die un­ ter der Haftschicht befindliche Metall-Legierungs-Plattierung relativ säurefest, so dass bei einem nasschemischen Abätzen der verbliebenen angeschmolzenen Haftschicht mit einer redu­ zierenden Säure diese bis zu der Grenzschicht zu der Metall- Legierungs-Plattierung abgeätzt werden kann.
Bei einem weiteren Durchführungsbeispiel der Erfindung kann das Abätzen der verbliebenen angeschmolzenen Haftschicht mit­ tels eines Plasmaätzverfahrens erfolgen. Bei diesem Troc­ kenätzverfahren werden unter einer Potentialdifferenz reakti­ ve Ionen unter Beschleunigung auf die Haftschicht gerichtet, wobei das Material der Haftschicht im wesentlichen zerstäubt wird. Das trockenchemische Verfahren ist vom Anlagenkonzept wesentlich aufwendiger als ein nasschemisches Verfahren, hat jedoch den Vorteil, dass es umweltverträglicher durchgeführt werden kann.
Um die verbliebende Photolithographieschicht nach dem selek­ tiven Abätzen der Haftschicht von der verbliebenden Haft­ schicht zu entfernen, kann das Systemträgerband in eine alka­ lische Lösung getaucht werden. Da der Photolack gegen alkali­ sche Lösungen nicht resistent ist, wird er in einer derarti­ gen Lösung aufgelöst. Als Ergebnis dieser Verfahrensschritte entsteht ein Systemträgerband mit haftschichtbeschichteten inneren Flachleiterabschnitten und freigelegten Kontaktan­ schlussflächen auf den freitragenden Enden der inneren Flach­ leiterabschnitte.
Anstelle eines alkalischen Ablösens der Photolithographie­ schicht kann auch eine Veraschung der verbliebenden Photoli­ thographieschicht durch Plasmaverdampfen erfolgen. Nach einer Veraschung ist jedoch noch ein Spülschritt erforderlich, der bei der Veraschung entstandene feste Kontaminationen von der Oberfläche des Systemträgerbandes, bzw. von der Oberfläche der Haftschicht entfernt.
Prinzipiell kann die Photolackschicht selektiv durch Belich­ ten, Fixieren und nasschemisches Entwickeln entfernt werden. Für ein derartiges Verfahren sind jedoch Masken, Belichtungs­ anlagen und der Einsatz von Lösungsmitteln unter explosions­ geschützten Anlagen notwendig, wobei vielfache Gefahrstoff­ vorschriften einzuhalten sind. Dabei muss insbesondere beim Entwickeln und Abziehen des Photolackes an den selektiv be­ lichteten Stellen auf Chemikalien zurückgegriffen werden, die auf den verwendeten Photolack und den eigentlichen Beschich­ tungsprozess, nämlich auf das beschichtete Haftschichtmateri­ al. abgestimmt sind. Demgegenüber hat die vorliegende Erfin­ dung den Vorteil, dass der Photolack mit dem Laser partiell und selektiv ohne jede nasschemische Anlage und ohne Vor­ sichtsmaßnahmen entfernt werden kann. Somit ersetzt das La­ serverdampfen sowohl das Belichten als auch das Entwickeln und das selektive Abziehen des Photolackes. Die einzige Be­ dingung, die der vernetzte Photolack erfüllen muss, ist, dass er vom Laser verdampft bzw. weggebrannt werden kann.
Das vorliegende Verfahren hat den Vorteil, dass der Photolack zur Abdeckung der Haftschicht weder belichtet noch nassche­ misch entwickelt werden muss. Damit sind erhebliche Kosten­ einsparungen verbunden. Für das Aufbringen und Entfernen der Haftschicht ist der Einsatz einer Photolithographietechnik bzw. der Einsatz von Photolack nicht üblich. Insbesondere das selektive Beschichten mit einer Schutzschicht birgt Probleme, da der stark alkalische Elektrolyt, in dem die Schicht galva­ nisch abgeschieden wird, die meisten Lacke stark anlöst, so dass ein vorheriges Abdecken der Flächen, die nicht mit Haft­ schicht beschichtet werden sollen, praktisch mit einer Schutzschicht aus Photolack nicht durchführbar ist. Es gibt jedoch Photolacke, die in alkalischen Lösungen stabil sind, jedoch haben diese den Nachteil, dass sie mit einem organi­ schen Lösungsmittel aufgelöst werden müssen, was zu teueren explosionsgeschützten Anlagen führt.
Eine alternative Möglichkeit zur Erfindung wäre das direkte selektive Entfernen der Haftschicht unter Einsatz eines ge­ scannten Lasers. Dieses direkte Entfernen der Haftschicht, die im wesentlichen aus einem Zink-/Chrom-Oxid besteht und als Haftvermittler zwischen dem Systemträger und der Kunst­ stoffpressmasse dienen soll, bewirkt Oberflächenkontaminatio­ nen durch die abgedampften Materialien unter Oxydation der Oberflächen und Zink- bzw. Chromabscheidungen auf den Ober­ flächen, die ihrerseits mit einer Säure zu entfernen wären, was jedoch die dünne Haftvermittlungsschicht gleichzeitig mitentfernen würde. Eine derartige Alternative ergibt somit einen erhöhten Ausschuss bei der selektiven und unmittelbaren Entfernung der Haftvermittlungsschicht durch einen gescannten Lasern.
Der Vorteil des erfindungsgemäßen Verfahrens, nämlich zu­ nächst einen Photolack geschlossen auf die Haftschicht aufzu­ tragen und ihn dann partiell mit einem gescannten Laser zu entfernen, hat neben dem positiven Effekt, dass kein Belich­ ten und Entwickeln des Photolackes erforderlich wird und so­ mit auch keine Masken einzusetzen sind, den weiteren Vorteil, dass es generell möglich wird, mit einem Laser zumindest par­ tiell die Haftschicht abzutragen, ohne Kontamination der durch Photolack geschützten Oberflächen.
Anstelle der für den Photolack erforderlichen Prozessschritte zur selektiven Entfernung des Photolackes, nämlich Belichten, Fixieren (Vernetzen) und Entwickeln des Photolackes, wird mit dem Laserstrahlscannen der Photolack an den gewünschten Stel­ len auf kostengünstige Weise entfernt. Die unter dem Photo­ lack liegende Haftschicht und, soweit sie nicht beim Laser­ scannen bereits verdampft sind, entsprechende Oxidreste, kön­ nen nach der Laserbehandlung in einem sauren Milieu entfernt werden. Der verbleibende Photolack kann nach dem Abtragen und Abätzen der Haftschicht in einem alkalischen Milieu abgetra­ gen werden, was die darunterliegende Haftschicht nicht beein­ trächtigt, da sie alkaliresistent ist und nur durch Säure lösbar ist. Die Vorteile des erfindungsgemäßen Verfahrens sind deshalb folgende:
  • - eine Nasschemie ist für die Maskentechnik nicht zwingend erforderlich,
  • - der Platzbedarf für die Anlage ist gering,
  • - der Kostenaufwand für die Anlage ist gering,
  • - bei Änderungen des Systemträgerentwurfes sind lediglich Änderungen am Scannerprogramm für das Laserscannen not­ wendig und ein neuer Maskensatz ist nicht erforderlich.
Die Haftschicht für den Systemträger ist nur auf einen klei­ nen Bereich des Systemträgers, nämlich dem Bereich der inne­ ren Flachleiterabschnitte, aufzubringen, was bei einigen An­ wendungen nur etwa 5 bis 10% der Oberfläche im Verhältnis zur Gesamtoberfläche des Systemträgers betrifft. Somit muss nur ein kleiner Bereich mit Photolack versehen werden und kann dann mit einem Laser strukturiert werden. Dabei sind le­ diglich die Bereiche der Kontaktanschlussflächen durch den Laser zu scannen, was eine hohe Prozessgeschwindigkeit ermög­ licht.
Zur Herstellung eines elektronischen Bauteils sind neben der Präparation eines Systemträgers oder Systemträgerbandes wei­ tere Verfahrensschritte erforderlich. So wird ein Halbleiter­ chip im zentralen Bereich des Systemträgers aufgebracht, nachdem die Schritte zur Erzeugung einer selektiven Haft­ schicht beendet sind. Dieses Aufbringen des Halbleiterchips kann mittels Klebetechnik erfolgen, indem ein geeigneter Kle­ ber wie ein Leitkleber, auf den Mittenbereich des Systemträ­ gers aufgebracht wird und anschließend der Halbleiterchip auf die Klebeschicht gepresst wird. Eine weitere Möglichkeit der Aufbringung des Halbleiterchips auf den zentralen Bereich ei­ nes Systemträgers kann mittels Legierungstechnik erfolgen, dazu wird eine Komponente auf den zentralen Bereich des Sy­ stemträgers aufgebracht, mit der das Halbleiterchipmaterial eine niedrigschmelzende eutektische Verbindung eingeht.
Schließlich kann der Chip mittels Löttechnik auf den zentra­ len Bereich des Systemträgers aufgebracht werden. Dazu wird eine Lotlegierung, wie ein Silberlot auf dem zentralen Be­ reich und auf den Kontaktanschlussflächen abgeschieden, bevor das Aufbringen eines Haftvermittlers auf den inneren Flach­ leiterabschnitten erfolgt.
Für ein Verbinden der Kontaktflächen des Halbleiterchips mit den Kontaktanschlussflächen des Systemträgers kann die Bond­ technik unter Verwendung von Bonddrähten eingesetzt werden. Dabei kann ein Bonddraht aus Aluminium sowohl auf der mit ei­ ner Metall-Legierungs-Plattierung veredelten Kontaktan­ schlussfläche gebondet werden als auch auf der entsprechend präparierten Kontaktfläche des Halbleiterchips.
In unterschiedlichen weiteren Durchführungsbeispielen des er­ findungsgemäßen Verfahrens kann ein Thermokompressionsbonden angewandt werden. Das hat den Vorteil, dass zunächst eine Schmelzperle des Bonddrahtes ohne Berührung der Kontaktflä­ chen oder der Kontaktanschlussflächen an einem Ende des Bond­ drahtes gebildet wird und anschließend die geschmolzene Perle auf die Kontaktanschlussfläche oder auf die Kontaktfläche ge­ presst wird. Eine weitere Alternative für das Thermokompres­ sionsbonden bildet das Ultraschallbonden, bei dem mit Ultra­ schallenergie eine Reibverschweißung auf den Kontaktan­ schlussflächen bzw. auf den Kontaktflächen erreicht wird.
Als weitere Alternative zum Verbinden der Kontaktflächen des Halbleiterchips mit Kontaktanschlussflächen des Systemträgers kann ein Thermoschallbonden eingesetzt werden, das eine Kom­ bination des Ultraschallbondens und des Thermokompressions­ bondens darstellt. Schließlich erscheint es ebenfalls mög­ lich, das Verbinden der Kontaktflächen mit den Kontaktan­ schlussflächen durch Löttechnik zu erreichen. In diesem Fall werden entsprechende Lotreservoirs auf den Kontaktanschluss­ flächen sowie auf den Kontaktflächen abgeschieden. Das Verlö­ ten kann dann mittels relativ niedriger Lotschmelztemperatu­ ren verwirklicht werden.
Zusammenfassend kann festgestellt werden, dass für die erfin­ dungsgemäße Präparation eines Systemträgers lediglich vier maßgebliche Verfahrensschritte erforderlich sind:
Schritt 1
Auftragen einer Polymerbeschichtung auf der zu schützenden Haftschicht.
Schritt 2
Selektives Entfernen der Polymerbeschichtungen, dabei kann auch ein Teil der Haftschicht mitabgetragen werden, was je­ doch nicht unbedingt erforderlich ist, da im nächsten Schritt 3 die Haftschicht und zusätzlich gebildete Oxide oder Metallabscheidungen, die durch das Laserplasma abgeschieden wurden, chemisch entfernt werden können. Die Oberfläche der Kontaktanschlussflächen kann durch das chemische Ätzen rela­ tiv gleichmäßig mit einer verringerten Rauhigkeit vorbereitet werden. Beim Lasern kann auf der Grundfläche jedoch eine Kra­ terlandschaft entstehen, die für das folgende Bonden ungeeig­ net erscheint und somit ein Nachätzen der selektiv freigeleg­ ten Haftschicht erforderlich macht.
Schritt 3
Selektives Ätzen der Haftschicht mit einem sauren Medium, das die Polymerschicht nicht angreift.
Schritt 4
Abätzen der Polymerschicht mit einem Medium, das die Haft­ schicht selber nicht angreift.
Die Erfindung wird nun mit Bezug auf die anliegenden Zeich­ nungen anhand von Ausführungsbeispielen näher erläutert.
Fig. 1 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils einer Ausführungsform der Erfindung.
Fig. 2 zeigt eine schematische Draufsicht auf einen Ab­ schnitt eines Systemträgerbandes einer Ausführungs­ form der Erfindung.
Fig. 3 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts im Bereich einer Kontaktan­ schlussfläche mit aufgebrachter geschlossener Pho­ tolithographieschicht.
Fig. 4 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts mit einem selektiv von einem Laserstrahl gescannten Bereich der Photolithogra­ phieschicht.
Fig. 5 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts mit freigelegter Kontaktan­ schlussfläche nach einem selektiven Entfernen der Haftschicht.
Fig. 6 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts nach einem Entfernen der ver­ bliebenen Photolithographieschicht.
Fig. 1 zeigt eine schematische Querschnittsansicht eines elektronischen Bauteils 7 einer Ausführungsform der Erfin­ dung. Die Bezugsziffer 1 bezeichnet ein Halbleiterchip, die Bezugsziffer 2 bezeichnet einen Systemträger, die Bezugszif­ fer 3 bezeichnet Kontaktflächen des Halbleiterchips 1 und die Bezugsziffer 4 bezeichnet Kontaktanschlussflächen des System­ trägers 2. Die Kontaktflächen 3 des Halbleiterchips 1 sind über Verbindungsleitungen 6 elektrisch mit den Kontaktan­ schlussflächen 4 des Systemträgers 2 verbunden. Der Halblei­ terchip 1 ist mit seiner Rückseite über eine elektrisch lei­ tende Klebstoffschicht 23 mit einem zentralen Bereich 22 des Systemträgers 2 verbunden.
Die Bezugsziffer 5 bezeichnet innere Flachleiterabschnitte des Systemträgers 2, und die Bezugsziffer 16 bezeichnet äuße­ re Flachleiterabschnitte des Systemträgers 2. Die inneren Flachleiterabschnitte 5 weisen im Bereich der Kontaktan­ schlussflächen 4 eine Metall-Legierungs-Plattierung 10 auf, die ein Verbinden mit den Verbindungsleitungen 6 sicher­ stellt. Zum Schutz der Verbindungsleitungen und des Halblei­ terchips weist das elektronische Bauteil 7 eine Kunststoff­ pressmasse 9 auf, die als Gehäuse 8 den Halbleiterchip 1 um­ gibt und die inneren Flachleiterabschnitte 5 umschließt. Eine selektiv aufgebrachte Haftschicht 11, welche die Oberflächen 12 der Metall-Legierungs-Plattierung 10 frei zugänglich läßt, bedeckt selektiv die verbliebenen Oberflächen der inneren Flachleiterabschnitte und besteht im wesentlichen aus galva­ nisch aufgebrachten Dendriten aus Metalloxiden. Aufgrund des Dendritenwachstums der galvanisch aufgebrachten Haftschicht 11 weist diese eine rauhe Oberfläche auf, die sich eng mit der Kunststoffpressmasse 9 des Gehäuses 8 verzahnt, so dass mechanische Belastungen der äußeren Flachleiterabschnitte 16 die Verankerung der Flachleiter 15 in der Kunststoffpress­ masse 9 nicht gefährden. Ein derartiges elektronisches Bau­ teil 1 kann somit erhöhte mechanische Belastungen auf den äu­ ßeren Flachleiterabschnitten 16 aufnehmen, weil eine Haft­ schicht 11 zwischen Gehäusekunststoff und inneren Flachlei­ terabschnitten 5 positioniert ist. Die Haftschicht 11 ist in dieser Ausführungsform eine Schicht aus Zink-Chrom-Mischoxid mit 50-90 mol% und 10-50 mol% Chrom.
Fig. 2 zeigt eine schematische Draufsicht auf einen Ab­ schnitt eines Systemträgerbandes 13 einer Ausführungsform der Erfindung. Das Systemträgerband 13 weist hintereinander ange­ ordnete Systemträgerstrukturen 24 auf. Die Systemträgerstruk­ turen 24 werden in dem Systemträgerband 13 durch Rahmen 14 gehalten. In dieser Ausführungsform der Erfindung weist der Rahmen 14 zwei Längsseiten 25 und 26 sowie zwei Querseiten 27 und 28 auf, die einen inneren Rand 29 des Rahmens 14 bilden. Innerhalb des inneren Randes 29 des Rahmens 14 ist die Sy­ stemträgerstruktur 24 angeordnet. Diese Systemträgerstruktur 24 weist Flachleiter 15 auf, die aus äußeren Flachleiterab­ schnitten 16 und inneren Flachleiterabschnitten 5 bestehen. Die äußeren Flachleiterabschnitte 16 sind mit dem Rahmen 16 verbunden und erstrecken sich in Richtung auf einen zentralen Bereich 22 der Systemträgerstruktur 24. Die Endbereiche der äußeren Flachleiterabschnitte 16 werden in dieser Ausfüh­ rungsform der Erfindung durch einen Stützring 30 gestützt.
Innerhalb des Stützrings 30 sind die inneren Flachleiterab­ schnitte 5 angeordnet, die an ihren freitragenden Enden 31 Kontaktanschlussflächen 4 aufweisen, die mit einer Metall- Legierungs-Plattierung 10 beschichtet sind. Die verbleibenden Oberflächen der inneren Flachleiter 5, die in Fig. 2 mit ei­ ner Schraffur versehen sind, weisen eine selektiv aufgebrach­ te Haftschicht 11 auf, welche die Oberflächen der Metall- Legierungs-Plattierung 10 frei zugänglich läßt, so dass ein Verbinden der Kontaktanschlussflächen 4 der inneren Flachlei­ terabschnitte 5 mit den Kontaktflächen 3 des Halbleiterchips 1, der im zentralen Bereich 22 des Systemträgers 2 angeordnet werden kann, nicht durch die Haftschicht 11 behindert wird. Die freitragenden Enden 31 der inneren Flachleiterabschnitte 5 sind mit ihren Kontaktanschlussflächen 4 benachbart zum zentralen Bereich 22, in dem der Halbleiterchip 1 mit seinen Kontaktflächen 3 angeordnet werden kann, positioniert. Da­ durch werden kurze Verbindungsleitungen zwischen den Kontakt­ flächen 3 des Halbleiterchips 1 und den Kontaktanschlussflä­ chen 4 der inneren Flachleiterabschnitte 5 ermöglicht.
Ein derartiges Systemträgerband 13, wie es in Fig. 2 gezeigt wird, wird aus einem Rohband hergestellt. Das Rohband wird zunächst durch Stanzen von aufeinanderfolgenden Systemträger­ strukturen 24 strukturiert, wobei gleichzeitig eine Performa­ tion 17 auf den Längsseiten 25 und 26 des Rahmens 14 einge­ bracht werden kann. Diese Perforation dient dem Transport des Systemträgerbandes durch einen Bestückungs- und Bondautoma­ ten. Nach dem Strukturieren des Systemträgerbandes 13 werden zunächst die Kontaktanschlussflächen 4 der inneren Flachlei­ terabschnitte 5 mit einer Metall-Legierungsbeschichtung 10 beschichtet, die in einem Ausführungsbeispiel Silber auf­ weist. Anschließend wird das Systemträgerband 13 für das Auf­ bringen einer Haftschicht 11 auf den inneren Flachleiterab­ schnitten 5 der Systemträgerstruktur 24 vorbereitet. Dazu werden mindestens die äußeren Flachleiterabschnitte 5 des Sy­ stemträgerbandes 13 abgedeckt, so dass nur die Oberflächen der inneren Flachleiterabschnitte 5 und des zentralen Be­ reichs 22 mit einer Haftschicht 11 beschichtet werden können.
Zum Beschichten mit einer Haftschicht 11 aus Metalloxiden wird das präparierte Systemträgerband 13 in ein Galvanikbad getaucht. Das Galvanikbad besteht in einer Ausführungsform der Erfindung im wesentlichen aus Natronlauge, Natriumdichro­ mat und Zinkoxid, die in Wasser dissoziiert sind. Bei der galvanischen Abscheidung von Chromoxid und Zinkoxid entstehen dendritische Strukturen als Haftschicht 11 auf den Oberflä­ chen der inneren Flachleiterabschnitte 5. Dabei werden auch die Kontaktanschlussflächen mit einer Haftschicht bedeckt. Die galvanisch abgeschiedene Haftschicht aus Metalloxid ver­ bessert die Verankerung der inneren Flachleiterabschnitte in der Kunststoffpressmasse 9 des Gehäuses 8, aber verhindert auch eine elektrische Verbindung von Verbindungsleitungen 6 im Bereich der Kontaktanschlussflächen 4. Deshalb wird an­ schließend das Systemträgerband 13 mindestens innerhalb des Stützringes 30 zur Abdeckung der inneren Flachleiterabschnit­ te 5 mit einer geschlossenen Photolithographieschicht 19 überzogen.
Fig. 3 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts 5 im Bereich einer Kontaktanschlussflä­ che 4 mit aufgebrachter geschlossener Photolithographie­ schicht 19. Die Bezugsziffer 11 zeigt die galvanisch aufge­ wachsene Haftschicht mit einer relativ rauhen Oberfläche 32 aufgrund der galvanisch aufwachsenden Dendriten. Die Haft­ schicht 11 wird selektiv im Bereich der Kontaktanschlussflä­ che 4 in zwei Schritten freigelegt.
Fig. 4 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnittes 5 mit einem selektiv von einem Laser­ strahl 20 gescannten Bereich der Photolithographieschicht 19. Dazu wird der Laserstrahl 20 eines Lasergenerators 33 mittels eines polygonalen Drehspiegels 34 über die freizulegende Kon­ taktanschlussfläche 4 gescannt. Dabei verdampft die Photoli­ thographieschicht 19, die im wesentlichen aus einem vernetz­ ten Photolack besteht, und gleichzeitig werden die Dendriten­ spitzen der Haftschicht 11 angeschmolzen und damit die Haft­ schicht über der Kontaktanschlussfläche 4 eingeebnet.
Fig. 5 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts mit freigelegter Kontaktanschlussfläche nach einem selektiven Entfernen der Haftschicht. Das voll­ ständige Freilegen der Kontaktanschlussfläche 4, die eine Me­ tall-Legierungs-Plattierung 10 aufweist, wird dadurch er­ reicht, dass die aus Metalloxiden gebildete Haftschicht in einer verdünnten reduzierenden Säure gelöst werden kann, da sie zwar alkaliresistent aber säurelöslich ist. Dieser Lö­ sungsvorgang kommt zum Stehen oder wird stark verlangsamt, sobald die metallische Oberfläche der Kontaktanschlussfläche 4 erreicht ist, da Edelmetalle wie Silber oder Gold relativ säureresistent sind. Für das vollständige Entfernen der Pho­ tolithographieschicht zur Freilegung der Haftschicht 11 wird ein alkalisches Lösungsmittel für die Photolithographie­ schicht 19 eingesetzt, das die Haftschicht 11 nicht angreift, zumal die aus Metalloxiden bestehende Haftschicht 11 relativ alkaliresistent ist.
Fig. 6 zeigt einen schematischen Querschnitt eines inneren Flachleiterabschnitts 5 nach dem Entfernen der verbliebenen Photolithographieschicht. Mit dem Zustand, der in Fig. 6 ge­ zeigt wird, ist die Haftschicht 11 selektiv von der Kontak­ tanschlussfläche 4 entfernt, so dass diese für ein elektri­ sches Verbinden mit einer Verbindungsleitung zur Verfügung steht. Andererseits wird sie von einer Haftschicht 11 umge­ ben, die mit ihrer rauhen Oberfläche dafür sorgt, dass sie formschlüssig mit der Kunststoffpressmasse des Gehäuses in Eingriff stehen kann. Ein derart präpariertes Systemträger­ band 13 kann als Vorprodukt für die Herstellung elektroni­ scher Bauteile kommerziell verwertet werden. Eine Beschich­ tung sämtlicher Komponenten vor dem Aufbringen der Kunst­ stoffpressmasse des Gehäuses kann unter Einsatz des erfin­ dungsgemäß präparierten Systemträgerbandes entfallen. Die Ge­ fahr des Versprödens der elektrischen Verbindungsleitung auf­ grund von Reaktionen mit einem Haftschichtmaterial und die Gefahr der Verschlechterung der Passivierung durch Abscheiden eines Haftschichtmaterials auf dem Halbleiterchip kann unter Einsatz des erfindungsgemäßen Systemträgerbandes für die Her­ stellung von elektronischen Bauteilen vollständig beseitigt werden.
Bezugszeichenliste
1
Halbleiterchip
2
Systemträger
3
Kontaktflächen
4
Kontaktanschlussflächen
5
innere Flachleiterabschnitte
6
Verbindungsleitungen
7
Elektrisches Bauteil
8
Gehäuse
9
Kunststoffpressmasse
10
Metall-Legierungs-Plattierung
11
Haftschicht
12
Oberfläche der Metall-Legierungs-Plattierung
13
Systemträgerband
14
Rahmen
15
Flachleiter
16
äußere Flachleiterabschnitte
17
Perforation
18
Metalloberfläche des Systemträgerbandes
19
Photolithographieschicht
20
gescannter Laserstrahl
21
Bonddrähte
22
zentraler Bereich
23
Klebstoffschicht
24
Systemträgerstrukturen
25 u. 26 Längsseiten des Rahmens
27 u. 28 Querseiten des Rahmens
29
innerer Rand des Rahmens
30
Stützring
31
freitragende Enden der inneren Flachleiter­ abschnitte
32
Oberfläche der Haftschicht
33
Lasergenerator
34
Polygonaler Drehspiegel

Claims (36)

1. Elektronisches Bauteil mit einem Halbleiterchip (1), der auf einem Systemträger (2) angeordnet ist und Kontakt­ flächen (3) aufweist, wobei die Kontaktflächen (3) mit Kontaktanschlussflächen (4) innerer Flachleiterabschnit­ te (5) des Systemträgers (2) über Verbindungsleitungen (6) verbunden sind und das elektronische Bauteil (7) ein Gehäuse (8) aus Kunststoffpressmasse (9) aufweist, dadurch gekennzeichnet, dass die inneren Flachleiterabschnitte (5) des Systemträgers (2) auf den Kontaktanschlussflächen (4) eine Metall- Legierungs-Plattierung (10) aufweisen und dass auf ver­ bleibenden Flächen der inneren Flachleiterabschnitte (5) eine Haftschicht (11) vorhanden ist, die zwischen dem Gehäuse (8) und inneren Flachleiterabschnitten (5) posi­ tioniert ist.
2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die Oberfläche (12) der Metall-Legierungs-Plattierung (10) für ein Verbinden mit Verbindungsleitungen (6) frei zugänglich ist.
3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Haftschicht (11) eine Metalloxidschicht aufweist.
4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Haftschicht (11) 50-90 mol% Zink und 10-50 mol% Chrom aufweist.
5. Systemträgerband mit mehreren nacheinander angeordneten Systemträgern (2) für elektronische Bauteile (7) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Systemträgerband (13) einen Rahmen (14) für jeden Systemträger (2) aufweist, wobei sich Flachleiter (15) von dem Rahmen (14) aus in Richtung auf einen den Halb­ leiterchip (1) tragenden zentralen Bereich (22) des Sy­ stemträgers (2) erstrecken und wobei die Flachleiter (15) äußere Flachleiterabschnitte (16) zum Rahmen (14) hin und innere Flachleiterabschnitte (5) zum Halbleiter­ chip (1) hin aufweisen und wobei die inneren Flachlei­ terabschnitte (5) eine Haftschicht (11) aufweisen, wel­ che die auf den freitragenden Enden (31) der inneren Flachleiterabschnitte angeordneten Kontaktanschlussflä­ chen (4) umgibt und deren Oberflächen (12) frei läßt.
6. Systemträgerband nach Anspruch 5, dadurch gekennzeichnet, dass das Systemträgerband (13) ein Vorprodukt für die Her­ stellung von elektronischen Bauteilen (7) ist.
7. Systemträgerband nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass das Systemträgerband (13) mit selektiv angeordneter Haftschicht (19) zu seiner Positionierung in einer Be­ stückungsmaschine eine Perforation (17) entlang des Rah­ mens (14) aufweist.
8. Systemträgerband nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Metall-Legierungs-Plattierung (10) Silber und/oder eine Lot-Legierung aufweist.
9. Systemträgerband nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass die Haftschicht (11) eine rauhe Oberfläche aufweist.
10. Systemträgerband nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, dass die Haftschicht (11) Dendriten aufweist.
11. Systemträgerband nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, dass die Haftschicht (11) alkaliresistent ist.
12. Systemträgerband nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, dass die Haftschicht (11) säurelöslich ist.
13. Systemträgerband nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, dass das Systemträgerband (13) Reinstkupfer und oder eine Kupferlegierung aufweist.
14. Systemträgerband nach einem der vorhergehenden Ansprü­ che, dadurch gekennzeichnet, dass das Systemträgerband (13) ein kupferkaschiertes Kunst­ stoffband aufweist.
15. Verfahren zur Herstellung eines Systemträgerbandes (13) für elektronische Bauteile (7), das folgende Verfahrens­ schritte aufweist,
  • - Strukturieren eines Rohbandes, das mindestens eine Metalloberfläche (18) aufweist, zu einem Systemträ­ gerband (13) mit einer Perforation (17) und aufein­ anderfolgender Strukturen von Systemträgern (2), die Flachleiter (15) mit äußeren und inneren Flach­ leiterabschnitten (5, 16) aufweisen,
  • - Beschichten der inneren Flachleiterabschnitte (5) mit Material für Kontaktanschlussflächen (4) auf ihren freitragenden Endbereichen,
  • - Aufbringen einer Haftschicht (11) auf mindestens die inneren Flachleiterabschnitte (5) der System­ trägerstrukturen,
  • - Abdecken der Haftschicht (11) mit einer geschlosse­ nen Photolithographieschicht (19),
  • - Tempern der Photolithographieschicht (19) zum Ver­ netzen des Photolacks,
  • - selektives Abtragen der Photolithographieschicht (19) und der Haftschicht (11) auf den inneren Flachleiterabschnitten (5) zum Freilegen der Kon­ taktanschlussflächen (4).
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Beschichten der inneren Flachleiterabschnitte (5) auf ihren Endbereichen mit Material für Kontaktan­ schlussflächen (4) mittels Siebdruckverfahren erfolgt.
17. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Beschichten der inneren Flachleiterabschnitte (5) auf ihren Endbereichen mit Material für Kontaktan­ schlussflächen (4) mittels Aufdampftechnik erfolgt.
18. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass das Beschichten der inneren Flachleiterabschnitte (5) auf ihren Endbereichen mit Material für Kontaktan­ schlussflächen (4) mittels Elektroplattierung erfolgt.
19. Verfahren nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass das Aufbringen einer Haftschicht (19) auf mindestens die inneren Flachleiterabschnitte (5) der Systemträgerstruk­ turen (2) mittels galvanischer Abscheidung erfolgt.
20. Verfahren nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, dass das Abdecken der Haftschicht (11) mit einer geschlosse­ nen Photolithographieschicht (19) mittels Sprühtechnik erfolgt.
21. Verfahren nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, dass das Abdecken der Haftschicht (11) mit einer geschlosse­ nen Photolithographieschicht (19) mittels Tauchtechnik erfolgt.
22. Verfahren nach einem der Ansprüche 15 bis 21, dadurch gekennzeichnet, dass zum Tempern der Photolithographieschicht (19) das Sy­ stemträgerband (13) mit aufgebrachter Photolithographie­ schicht (19) auf eine Vernetzungstemperatur des Photo­ lacks erwärmt wird.
22. Verfahren nach einem der Ansprüche 15 bis 21, dadurch gekennzeichnet, dass das zum selektiven Abtragen der Photolithographieschicht (19) und der Haftschicht (11) folgende Verfahrensschrit­ te durchgeführt werden:
  • - Verdampfen der Photolithographieschicht (19) mit­ tels eines gescannten Laserstrahls (20) im Bereich der freizulegenden Kontaktanschlussflächen (4),
  • - Anschmelzen der Haftschicht (11) im Bereich der freizulegenden Kontaktanschlussflächen (4) mittels des gescannten Laserstrahls (20),
  • - Abätzen der verbliebenen angeschmolzenen Haft­ schicht (11)
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass das Abätzen der verbliebenen angeschmolzenen Haftschicht (11) mittels einer Säurelösung erfolgt.
24. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass das Abätzen der verbliebenen angeschmolzenen Haftschicht (11) mittels eines Plasmaätzverfahrens erfolgt.
25. Verfahren nach einem der Ansprüche 15 bis 24, dadurch gekennzeichnet, dass die nicht selektiv entfernte Photolithographieschicht (19) nach dem Freilegen der Kontaktanschlussflächen (4) mittels einer alkalischen Lösung entfernt wird.
26. Verfahren nach einem der Ansprüche 15 bis 24, dadurch gekennzeichnet, dass die nicht selektiv entfernte Photolithographieschicht (19) nach dem Freilegen der Kontaktanschlussflächen (4) mittels Veraschung entfernt wird.
27. Verfahren zur Herstellung eines elektronischen Bauteils unter Verwendung des Verfahrens nach einem der Ansprüche 15 bis 26, das folgende zusätzliche Verfahrensschritte aufweist
  • - Bereitstellen eines Systemträgerbandes (13) mit se­ lektiv aufgebrachter Haftschicht (11) auf den inne­ ren Flachleiterabschnitten (5) unter Freilassen der Kontaktanschlussflächen (4) auf den freitragenden Enden (31) der inneren Flachleiterabschnitte (5),
  • - Aufbringen eines Halbleiterchips (1) auf den zen­ tralen Bereich (22) eines Systemträgers (2) des Sy­ stemträgerbandes (13),
  • - Verbinden der Kontaktflächen (3) des Halbleiter­ chips (1) mit den Kontaktanschlussflächen (4) über eine Verbindungsleitung (6),
  • - Vergießen der inneren Flachleiterabschnitte (5), der Verbindungsleitung (6) und des Halbleiterchips (1) mit einer Kunststoffpressmasse (9) zu einem Ge­ häuse (8).
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass das Aufbringen eines Halbleiterchips (1) auf den zentra­ len Bereich (22) eines Systemträgers (2) mittels Klebe­ technik erfolgt.
29. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass das Aufbringen eines Halbleiterchips (1) auf den zentra­ len Bereich (22) eines Systemträgers (2) mittels Legie­ rungstechnik erfolgt.
30. Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass das Aufbringen eines Halbleiterchips (1) auf den zentra­ len Bereich (22) eines Systemträgers (2) mittels Löt­ technik erfolgt.
31. Verfahren nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit den Kontaktanschlussflächen (4) mittels Bond­ technik unter Verwendung von Bonddrähten (21) erfolgt.
32. Verfahren nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit Kontaktanschlussflächen (4) mittels Thermokom­ pressionsbonden erfolgt.
33. Verfahren nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit Kontaktanschlussflächen (4) mittels Ultraschall­ bonden erfolgt.
34. Verfahren nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit Kontaktanschlussflächen (4) mittels Thermo­ schallbonden erfolgt.
35. Verfahren nach einem der Ansprüche 27 bis 30, dadurch gekennzeichnet, dass das Verbinden der Kontaktflächen (3) des Halbleiterchips (1) mit Kontaktanschlussflächen (4) mittels Löttechnik erfolgt.
DE10124047A 2001-05-16 2001-05-16 Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger Expired - Fee Related DE10124047B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10124047A DE10124047B4 (de) 2001-05-16 2001-05-16 Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10124047A DE10124047B4 (de) 2001-05-16 2001-05-16 Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger

Publications (2)

Publication Number Publication Date
DE10124047A1 true DE10124047A1 (de) 2002-11-21
DE10124047B4 DE10124047B4 (de) 2006-12-14

Family

ID=7685145

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10124047A Expired - Fee Related DE10124047B4 (de) 2001-05-16 2001-05-16 Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger

Country Status (1)

Country Link
DE (1) DE10124047B4 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006034696A2 (de) * 2004-09-30 2006-04-06 Infineon Technologies Ag Schicht zwischen grenzflächen unterschiedlicher komponenten in halbleiterbauteilen, sowie verfahren zu deren herstellung
DE102004047510A1 (de) * 2004-09-28 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
WO2006116969A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Flachleiterstruktur für ein halbleiterbauteil und verfahren zur herstellung derselben
DE102005054267B3 (de) * 2005-11-11 2007-05-24 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung sowie Verwendung des Elektrospinningverfahrens
DE102005061248A1 (de) * 2005-12-20 2007-06-28 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102005047856B4 (de) * 2005-10-05 2007-09-06 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
WO2007129132A1 (en) * 2006-05-10 2007-11-15 Infineon Technologies Ag Semiconductor package and method of assembling a semiconductor package
US7800241B2 (en) 2005-06-20 2010-09-21 Infineon Technologies Ag Semiconductor device with semiconductor device components embedded in a plastics composition
DE102009040632B4 (de) * 2008-09-11 2017-11-16 Infineon Technologies Ag Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements und damit hergestelltes Halbleiter-Bauelement

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9704786B2 (en) 2015-09-25 2017-07-11 Infineon Technologies Ag Direct selective adhesion promotor plating

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62285455A (ja) * 1986-06-03 1987-12-11 Fuji Kiko Denshi Kk リ−ドフレ−ムへの異種金属部分メツキ方法
JPH01147848A (ja) * 1987-12-04 1989-06-09 Sumitomo Metal Mining Co Ltd Ｉｃ用リードフレームの製造方法
US5356527A (en) * 1990-07-02 1994-10-18 Olin Corporation Method for rinsing copper or copper base alloy foil after an anti-tarnish treatment
US5449951A (en) * 1992-01-17 1995-09-12 Olin Corporation Lead frames with improved adhesion to a polymer
JPH09148509A (ja) * 1995-11-22 1997-06-06 Goto Seisakusho:Kk 半導体装置用リードフレーム及びその表面処理方法
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5022968A (en) * 1990-09-20 1991-06-11 Olin Corporation Method and composition for depositing a chromium-zinc anti-tarnish coating on copper foil

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62285455A (ja) * 1986-06-03 1987-12-11 Fuji Kiko Denshi Kk リ−ドフレ−ムへの異種金属部分メツキ方法
JPH01147848A (ja) * 1987-12-04 1989-06-09 Sumitomo Metal Mining Co Ltd Ｉｃ用リードフレームの製造方法
US5356527A (en) * 1990-07-02 1994-10-18 Olin Corporation Method for rinsing copper or copper base alloy foil after an anti-tarnish treatment
US5449951A (en) * 1992-01-17 1995-09-12 Olin Corporation Lead frames with improved adhesion to a polymer
JPH09148509A (ja) * 1995-11-22 1997-06-06 Goto Seisakusho:Kk 半導体装置用リードフレーム及びその表面処理方法
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Patent Abstracts of Japan & JP 01147848 A *
Patent Abstracts of Japan & JP 09148509 A *
Patent Abstracts of Japan & JP 62285455 A *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004047510A1 (de) * 2004-09-28 2006-04-13 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102004048201B4 (de) * 2004-09-30 2009-05-20 Infineon Technologies Ag Halbleiterbauteil mit Haftvermittlerschicht, sowie Verfahren zu deren Herstellung
WO2006034696A3 (de) * 2004-09-30 2006-07-06 Infineon Technologies Ag Schicht zwischen grenzflächen unterschiedlicher komponenten in halbleiterbauteilen, sowie verfahren zu deren herstellung
CN101091245B (zh) * 2004-09-30 2010-06-16 英飞凌科技股份公司 半导体器件中不同部件界面间的层及其制造方法、具有该层的半导体器件及其制造方法
WO2006034696A2 (de) * 2004-09-30 2006-04-06 Infineon Technologies Ag Schicht zwischen grenzflächen unterschiedlicher komponenten in halbleiterbauteilen, sowie verfahren zu deren herstellung
WO2006116969A1 (de) * 2005-04-29 2006-11-09 Infineon Technologies Ag Flachleiterstruktur für ein halbleiterbauteil und verfahren zur herstellung derselben
US7589403B2 (en) 2005-04-29 2009-09-15 Infineon Technologies Ag Lead structure for a semiconductor component and method for producing the same
US7800241B2 (en) 2005-06-20 2010-09-21 Infineon Technologies Ag Semiconductor device with semiconductor device components embedded in a plastics composition
DE102005028704B4 (de) * 2005-06-20 2016-09-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102005047856B4 (de) * 2005-10-05 2007-09-06 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Systemträger zur Aufnahme der Halbleiterbauteilkomponenten und Verfahren zur Herstellung des Systemträgers und von Halbleiterbauteilen
US7777352B2 (en) 2005-10-05 2010-08-17 Infineon Technologies Ag Semiconductor device with semiconductor device components embedded in plastic package compound
US7645636B2 (en) 2005-11-11 2010-01-12 Infineon Technologies Ag Semiconductor device and method for producing it, and use of an electrospinning method
DE102005054267B3 (de) * 2005-11-11 2007-05-24 Infineon Technologies Ag Halbleiterbauteil und Verfahren zu dessen Herstellung sowie Verwendung des Elektrospinningverfahrens
US7705472B2 (en) 2005-12-20 2010-04-27 Infineon Technologies, Ag Semiconductor device with semiconductor device components embedded in a plastic housing composition
DE102005061248B4 (de) * 2005-12-20 2007-09-20 Infineon Technologies Ag Systemträger mit in Kunststoffmasse einzubettenden Oberflächen, Verfahren zur Herstellung eines Systemträgers und Verwendung einer Schicht als Haftvermittlerschicht
DE102005061248A1 (de) * 2005-12-20 2007-06-28 Infineon Technologies Ag Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
WO2007129132A1 (en) * 2006-05-10 2007-11-15 Infineon Technologies Ag Semiconductor package and method of assembling a semiconductor package
DE102009040632B4 (de) * 2008-09-11 2017-11-16 Infineon Technologies Ag Halbleiter-Bauelement und Verfahren zum Herstellen eines Halbleiter-Bauelements und damit hergestelltes Halbleiter-Bauelement

Also Published As

Publication number Publication date
DE10124047B4 (de) 2006-12-14

Similar Documents

Publication Publication Date Title
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE2839234C2 (de)
DE19728183B4 (de) Herstellungsverfahren für leitende Drähte eines Halbleitergehäuses in Chipgrösse
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE102009006826B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE68927931T2 (de) Verfahren zur Herstellung einer Packungsstruktur für einen integrierten Schaltungschip
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE102006012322A1 (de) Substrat für eine elektronische Einheit und Verfahren zu deren Herstellung, elektronische Einheit und Verfahren zu deren Herstellung
DE4113954A1 (de) Matrix-verbindungsglied
DE19940633A1 (de) IC-Gehäuse
DE1943519A1 (de) Halbleiterbauelement
DE102009051129A1 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE10124047A1 (de) Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10301510B4 (de) Verfahren zur Herstellung eines Verkleinerten Chippakets
DE19507547A1 (de) Verfahren zur Montage von Chips
DE19622971A1 (de) Halbleitereinrichtung zur Oberflächenmontage und Halbleitereinrichtungs-Montagekomponente sowie Verfahren zu ihrer Herstellung
DE3343367A1 (de) Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
DE10156054C2 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat
WO2006000291A1 (de) Verfahren zur herstellung einer keramischen leiterplatte

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee