WO2006116969A1 - Flachleiterstruktur für ein halbleiterbauteil und verfahren zur herstellung derselben - Google Patents

Flachleiterstruktur für ein halbleiterbauteil und verfahren zur herstellung derselben Download PDF

Info

Publication number
WO2006116969A1
WO2006116969A1 PCT/DE2006/000722 DE2006000722W WO2006116969A1 WO 2006116969 A1 WO2006116969 A1 WO 2006116969A1 DE 2006000722 W DE2006000722 W DE 2006000722W WO 2006116969 A1 WO2006116969 A1 WO 2006116969A1
Authority
WO
WIPO (PCT)
Prior art keywords
flat conductor
conductor structure
nanotubes
chip mounting
plastic housing
Prior art date
Application number
PCT/DE2006/000722
Other languages
English (en)
French (fr)
Inventor
Michael Bauer
Alfred Haimerl
Angela Kessler
Joachim Mahler
Wolfgang Schober
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2006116969A1 publication Critical patent/WO2006116969A1/de
Priority to US11/927,239 priority Critical patent/US7589403B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Definitions

  • the invention relates to a lead structure for a semiconductor device and a method for producing the same.
  • Such flat conductor structures are made of a flat conductor material and have outer flat conductor for external connections and inner flat conductor for electrical connections within a plastic housing composition.
  • the flat conductor structures have a chip mounting island made of the flat conductor material.
  • the lead structure is made of similar elements, but as outer leads only surfaces of flat leads protrude from the plastic package, while the inner surfaces surrounded by plastic package are referred to as inner leads. In both cases, these are flat conductor structures, since they are produced by means of a flat conductor frame, from which the semiconductor components are punched out after completion.
  • a problem with these flat conductor structures is that the inner surfaces of the inner leads must make an intensive connection with the plastic housing ground, so that the inner leads do not break out of the plastic housing ground.
  • Another problem that occurs in the chip-mounting island is that the top of the chip-mounting island must be connected to a semiconductor chip, which is usually achieved by a conductive adhesive composition. There is a risk that form under the semiconductor chip in the adhesive mass void and accumulate moisture reservoirs that lead to a delamination of the semiconductor chip of lead the chip mounting island by delamination either the boundary layer between the top of the chip mounting pad and adhesive layer or between the adhesive layer and the back of the semiconductor chip.
  • the leadframe in particular the chip mounting island and the top of the inner flat conductor so far by special deposition of rough coatings using a special platings or by roughening the corresponding surfaces of the lead structure or by physico-chemical processes, such as plasma etching so far that a toothing of the interfaces is achieved.
  • the object of the invention is to provide a flat conductor structure which allows improved adhesion of wrapping materials and improved adhesion of the semiconductor chip or the adhesive mass on the chip mounting island.
  • a flat conductor structure for a semiconductor component, wherein the flat conductor structure has external flat conductors for external connections outside a plastic housing composition and internal planar conductors for electrical connections within the plastic housing composition. Furthermore, the flat conductor structure has a chip mounting island made of flat conductor material for applying a semiconductor chip. On the upper sides of the chip mounting island and the inner flat conductor, nanotubes, which are anchored on the upper sides, are arranged, leaving contact surfaces of the inner flat conductors free.
  • interstices between the nanotubes are filled on the inner leads with plastic housing composition, and in the interstices between the nanotubes on the chip mounting island, an adhesive composition is arranged, wherein the adhesive composition and the plastic housing material fill the interstices void-free.
  • This flat conductor structure has the advantage / that the adhesion properties or the toothing between plastic housing material and upper sides of the inner flat conductors and the toothing between the upper side of the chip mounting island and the adhesive mass is significantly improved.
  • This improvement is due to the properties of the nanotubes, which form a close van der Waals bond to the metallic surfaces.
  • the nanotubes are extremely flexible and can be up to several millimeters in diameter from a few nanometers.
  • an average length of the nanotubes of a few micrometers already suffices to achieve an improvement in the adhesive properties of the plastic housing composition or the adhesive mass on the lead structure.
  • the high tensile strength of nanotubes which is several orders of magnitude better for carbon nanotubes with about 10 11 Pa, also helps here than with plastics. This reduces the risk of delamination between the contact surfaces of the adhesive mass and the chip mounting island or between the plastic housing composition and the inner flat conductors. Especially at high thermal stress due to different expansion coefficients of the materials involved causes the high tensile strength of the nanotubes over conventional constructions higher tensile strength and thus greater shear strength of the adhesion-promoting layers. Since carbon nanotubes despite their length have no grain boundaries, their deformability and elasticity is significantly greater than in conventional materials, so that breaking or microcracking at grain boundaries is practically impossible. Thus, the adhesion-promoting nanotubes form bending-resistant, deformable and elastic anchors which can form stable anchorages both in the plastic housing composition and in the adhesive composition as well as on the metallic surfaces.
  • the inner flat conductors or the outer flat conductors and the chip mounting island have the same material thicknesses.
  • This property results in principle from the flat conductor technology or flat conductor structure, in which both the inner flat conductor and the chip mounting island are punched out of the same copper sheet which forms the leadframe.
  • this is not the case with surface-mountable semiconductor components on a leadframe, since the outside of the chip-mounting island, which is not covered by the semiconductor chip or by the plastic package, simultaneously serves as a surface-mountable external terminal.
  • the flat conductor structure is multi-layered and has metal layers of at least one of the metals nickel, iron, molybdenum, cobalt or alloys thereof on a base structure of a copper alloy.
  • These metal layers have the advantage that they have metals that serve as a catalyst for the formation of carbon nanotubes.
  • another layer on such a metal layer may comprise carbon nanotubes formed from nuclei of carbon nanotubes.
  • This two-layer layer on a lead structure of a metal layer of catalyst metal and a layer of carbon nanotubes has the advantage that it can interlock closely with the interfaces of the plastic housing composition or with the adhesive mass under the semiconductor chip.
  • the carbon nanotubes on the lead structure have a diameter d of the order of nm, preferably between 1.2 nm ⁇ d ⁇ 300 nm. It is this minimum diameter that causes the high flexibility of the carbon nanotubes. It is also possible, in the structure according to the invention, to apply carbon nanotubes on the flat conductor structure with a volume fraction of ⁇ V of between 1% by volume ⁇ ⁇ V ⁇ 10% by volume of residual plastic housing composition or adhesive composition in the form of polymeric chain molecules. This layer of a mixture of carbon nanotubes and polymer chain molecules of the plastic housing composition or adhesive mass involved results in a narrow Interweaving of both structures, so that an adhesion-enhancing effect, especially on the chip mounting island arises.
  • the carbon nanotubes preferably have a length 1 in the order of a few 50 nm ⁇ 1 ⁇ 3 mm.
  • an average length 1 of the carbon nanotubes between 0.1 ⁇ m ⁇ 1 ⁇ 20 ⁇ m is advantageous.
  • the carbon nanotubes on the lead structure can preferably be oriented orthogonal to the surfaces and form practically a columnar structure.
  • the flat conductor structure is used as adhesion-promoting component in the semiconductor component between réelleflach- conductors and plastic housing material between chip mounting island and adhesive layer for the semiconductor chip.
  • a region for contact pads is kept free in order to enable a material-locking metallic connection of bonding wires to the inner flat conductors.
  • these areas of the top of the inner flat conductors are kept free of carbon nanotubes.
  • nanotubes are also provided in the region of the conductive adhesive composition for the semiconductor chip, which improve the adhesion of the semiconductor chips on the chip mounting island in cooperation with the adhesive composition.
  • a method for producing a flat conductor structure has the following method steps. First, a strip-shaped lead frame, which has a plurality of Semiconductor device positions with outer flat conductors, inner flat conductors and chip mounting islands has produced. Subsequently, nanotube nuclei are selectively deposited on surfaces of the chip mounting islands and the inner surface conductors are left under. Contact pads applied to the inner flat conductors. Thereafter, a columnar nanotubes are grown on the nanotube seeds.
  • This method has the advantage that the flat conductor structure can be provided with a adhesion-improving structure on its upper sides, in particular on the inner flat conductors and the chip mounting island, with relatively little effort. Furthermore, this method has the advantage that a close interlocking between the adhesive mass on the chip mounting island and the nanotubes already prepared or existing there with the method can take place.
  • the remaining surfaces of the lead frame may be covered with a protective layer to prevent the lead frame from being coated with nanotubes all around.
  • a protective layer to prevent the lead frame from being coated with nanotubes all around.
  • fullerenes are selectively deposited on the unprotected surfaces. These fullerenes are ring-shaped carbon atoms, with six atoms arranged in each ring corresponding to the so-called Keküle ring and forming a spherical surface. This spherical surface can be used as a nucleus for columnar growing cylindrical nanotubes.
  • a layer of catalyst material prior to the selective application of the nanotube nuclei to the surfaces of the flat conductor structure, a layer of catalyst material, preferably a layer comprising one of the metals nickel, iron, molybdenum, cobalt or alloys thereof.
  • a method for producing semiconductor components with a lead structure has the following method steps. First, a strip-shaped leadframe having a plurality of semiconductor device positions comprising outer leads, inner leads, and chip mounting pads is manufactured. Subsequently, selective application of nanotube seeds to surfaces of the chip mounting pads and the inner leads is performed leaving contact pads on the inner leads free. Then columnar nanotubes are grown on the nanotube germs. Subsequently, an adhesive mass is applied to the chip mounting island of the semiconductor device positions. Thereafter, semiconductor chips are placed on the adhesive mass on the chip mounting pads in the semiconductor device locations. Finally, electrical connections are made between the semiconductor chips and the contact pads of the inner flat conductors. Thereafter, the semiconductor chips and the electrical connections and the inner flat conductors are introduced into a plastic housing composition.
  • the undersides of the chip mounting island and the inner flat conductor can serve as surface-mountable external contacts, the inner flat conductors now being external flat conductors viewed from the outside.
  • the embedding of the semiconductor chip and the electrical connections into the plastic housing composition and the application of the plastic housing composition to the surfaces of the inner flat conductors takes place by means of dispensing technology or by means of injection molding technology.
  • nanotubes are applied to a flat conductor structure, this occurring by selective growth at corresponding nanotube elements.
  • the nanotube germ density or the distance between the nanotube germs is chosen so that the plastic housing composition or the adhesive mass can penetrate into the interstices without cavities. This results in a significant increase in the wettable surface and thus also in improved adhesion of the plastic housing composition or the adhesive composition with the flat conductor structure.
  • Figure 1 shows a schematic cross section through a
  • Figure 2 shows a schematic plan view of an upper side of a chip mounting island with nanotubes
  • FIG. 3 schematically shows a perspective model of a carbon nanotube
  • Figure 4 shows a schematic cross section through a
  • FIG. 5 shows a schematic cross section through a flat conductor structure according to FIG. 4 after exposure of contact pads on the upper sides of the inner flat conductors;
  • Figure 6 shows a schematic cross section through the
  • Figure 7 shows a schematic cross section through the
  • Figure 8 shows a schematic cross section through the
  • FIG. 1 shows a schematic cross section through a semiconductor component 1 with a flat conductor structure 16 according to an embodiment of the invention.
  • This semiconductor device 1 ba- Siert on the flat conductor structure 16 as a circuit carrier, wherein the flat conductor structure 16 has a chip mounting island 7 and inner flat conductor 5 has, which form at the same time outer flat conductor 2 with their outer surfaces.
  • This flat conductor structure 16 of the semiconductor component 1 shown in FIG. 1 enables surface mounting, since the underside 19 of the semiconductor component 1 has surface-mountable undersides of the outer flat conductors 2 and of the chip mounting island 7.
  • the chip mounting island 7 carries a semiconductor chip 9, while the inner flat conductors 5 have contact connection areas 11, which are electrically connected via bonding wires 20 as electrical connections 6 to corresponding contact areas 21 of the upper side 22 of the semiconductor chip 9.
  • the upper sides 10 of the chip mounting island 7 and the inner flat conductor 5 have nanotubes 12 arranged orthogonally to the upper sides 10, in the intermediate spaces (13, 14) on the one hand a plastic housing composition 4 being arranged on the inner flat conductors 5 and on the other hand an adhesive compound 15 in the intermediate spaces 14 on the Chip mounting island 7 is present.
  • the nanotubes 12 support the fixing of the adhesive mass 15 on the chip mounting island 7 and the fastening of the semiconductor chip 9 on the adhesive mass 15.
  • the adhesive surface is increased by the nanotubes 12, and on the other hand, the nanotubes 12 serve to anchor the adhesive mass 15 both on the backside 23 of the semiconductor chip 1 and on the top side 10 of the chip mounting surface 7.
  • the adhesive mass 15 is additionally filled with electrically conductive particles.
  • the upper sides 10 of the inner flat conductors 5 are also equipped with nanotubes 12. tet, wherein the intermediate spaces 13 between the nanotubes 12 are filled by the plastic housing composition 4.
  • the distance between the nanotubes 12 is suitably chosen to be large enough to ensure that the intermediate spaces (13, 14) between the nanotubes 12 can be completely filled up by the plastic housing compound 4 or adhesive compound 15.
  • Such a semiconductor device with the flat conductor structure 16 according to the invention has the advantage that a delamination between the plastic housing composition 4 and inner flat conductors 5 as well as between the chip mounting island 7 and the adhesive compound 15 is practical due to the nanotubes 12 on the surfaces 10 of the inner flat conductors 5 and the chip mounting island 7 is avoided. The same applies to the boundary layer between the rear side 23 of the semiconductor chip 9 and the adhesive compound 15.
  • FIGS. 2 to 8 show individual components of manufacturing steps for producing a semiconductor component 1 according to FIG. 1.
  • FIG. 2 shows a schematic plan view of an upper side 10 of a chip mounting island 7 with nanotube germs 18.
  • the nanotube germs 18 are preferably fullerenes which are applied together or successively with a catalyst metal layer of nickel, iron, molybdenum, cobalt or alloys thereof.
  • the nanotube seeds 18 are statistically distributed on the upper side 10 of the chip island 7.
  • FIG. 3 schematically shows a perspective model of a carbon nanotube 12.
  • Such nanotubes 12 may be single-layered or multi-layered, the multilayer nanotube being formed by nested nanotubes of different diameter being nested inside one another.
  • the diameter d of this tiger nanotubes is between l, 2 nm ⁇ d ⁇ 300 nm and the volume fraction .DELTA.V of the carbon nanotubes 12 on the flat conductor structure shown in Figure 4 is 1 vol.% ⁇ ⁇ V ⁇ 10 vol.%.
  • the carbon atoms C of the nanotubes shown in FIG. 3 are arranged hexagonally with respect to one another and form so-called Kekule rings, with six carbon atoms C each forming a ring. These hexagonal rings form a hollow cylinder that corresponds to the diameter of the nanotube 12.
  • the length 1 of such nanotubes is between 50 nm ⁇ 1 ⁇ 3 mm.
  • an average length 1 of the nanotubes 12 of 100 nm ⁇ 1 ⁇ 20 ⁇ m is preferred.
  • FIG. 4 shows a schematic cross section through a flat conductor structure 16 according to one embodiment of the invention after application or growth of nanotubes 12 from the nanotube seeds 18, which are shown in FIG. 2, on the inner upper sides 10 of the inner flat conductors 5 and the chip mounting island 7.
  • the flat conductor material 8 has a same material thickness D both for the chip mounting island 7 and for the inner flat conductor 5.
  • the flat conductor structure 16 belongs to a leadframe 17, of which only a single semiconductor device position is shown in FIG. This semiconductor component position has in the center of the chip mounting island 7 and at the edges of the external terminals 3 in the form of outer flat conductors 2.
  • the equidistant spacing of the nanotubes 12 on the upper sides 10 of the chip mounting island 7 and the inner flat conductor 5 is only a schematic representation, especially as the distances and spaces 14 on the chip mounting island 7 and the gaps 13 on the inner flat conductors 5 vary.
  • FIG. 5 shows a schematic cross section through a flat conductor structure 16 according to FIG. 4 after exposure of contact pads 11 on the upper sides 10 of the inner flat conductors 5.
  • the inner flat conductors 5 carry such contact connection surfaces 11, electrically with the inner flat conductors 5 and thus also the outer flat conductors 2 be able to connect corresponding contact surfaces on the top of semiconductor chips.
  • these areas of the inner flat conductors 5 of nanotubes 12 and nanotube germs are exposed or kept free, the remaining structure of the flat 1-type structure 16 being identical to the structure shown in FIG.
  • FIG. 6 shows a schematic cross section through the flat conductor structure 16 according to FIG. 5 after applying an adhesive compound 15.
  • This adhesive compound 15 is applied only in the region of the chip mounting island 7, in order subsequently to fix a semiconductor chip in this region.
  • the selective application of the adhesive mixture 15 can be effected by dispensing, wherein the intermediate spaces 14 between the nanotubes 12 are filled up with adhesive compound 15. In this case, the application of the adhesive mass 15 can be supported by appropriate capillary action of densely packed nanotubes 12.
  • FIG. 7 shows a schematic cross section through the flat conductor structure 16 according to FIG. 6 after application of a semiconductor chip 9.
  • This semiconductor chip 9 is applied with its rear side 23 to the adhesive compound 15, which is filled with correspondingly conductive particles, so that the rear side 23 of the semiconductor chip 9 is electrically is connected to the chip mounting island 7.
  • the upper side 22 of the semiconductor chip 9 has contact surfaces 21 which are connected to the integrated circuits on the upper side 22 of the semiconductor chip 9 and do not yet have an electrical connection to the contact connection surfaces 11 on the inner flat conductors 5 of the flat conductor structure 16. This electrical connection is made with the following figure.
  • FIG. 8 shows a schematic cross section through the semiconductor structure 16 according to FIG. 7 after establishing electrical connections 6 and before embedding the flat conductor structure 16 in a plastic housing composition to form a surface mountable semiconductor component. After attaching
  • Bonding wires 20 by connecting the contact surfaces 21 on the active upper side 22 of the semiconductor chip 9 with the contact pads 11 on the inner flat conductors 5, the electrical structure of a semiconductor device in a semiconductor component position of the lead frame completed, so that only a dispensing or injection molding of the plastic housing composition, such as it is shown in Figure 1, and a punching of the semiconductor device must be made from the leadframe.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

Die Erfindung betrifft eine Flachleiterstruktur (16) für ein Halbleiterbauteil (1) und ein Verfahren zur Herstellung derselben. Dazu weist die Flachleiterstruktur (16) Außenflachleiter (2) für Außenanschlüsse (3) außerhalb einer Kunststoffgehäusemasse (4) auf und besitzt darüber hinaus Innenflachleiter (5) für elektrische Verbindungen (6) innerhalb der Kunststoffgehäusemasse (4), sowie eine Chipmontageinsel (7) aus dem Flachleitermaterial (8). Die Oberseiten (10) der Chipmontageinsel (7) und der Innenflachleiter sind unter Freilassung von Kontaktanschlussflächen (11) mit Nanoröhren (12) als Verankerungsschicht ausgestattet. In den Zwischenräumen zwischen den Nanoröhren (12) weist der Innenflachleiter (5) die Kunststoffgehäusemasse (4) auf, während in den Zwischenräumen (13) zwischen den Nanoröhren (12) auf der Chipmontageinsel (7) eine Klebstoffmasse (15) für den Halbleiterchip (9) angeordnet ist. Dabei füllen die Klebstoffmasse (15) und die Kunststoffgehäusemasse (4) die Zwischenräume (13, 14) lunkerfrei auf.

Description

Beschreibung
Flachleiterstruktur für ein Halbleiterbauteil und Verfahren zur Herstellung derselben
Die Erfindung betrifft eine Flachleiterstruktur für ein Halbleiterbauteil und ein Verfahren zur Herstellung derselben. Derartige Flachleiterstrukturen sind aus einem Flachleitermaterial und weisen Außenflachleiter für Außenanschlüsse und Innenflachleiter für elektrische Verbindungen innerhalb einer Kunststoffgehäusemasse auf. Außerdem weisen die Flachleiterstrukturen eine Chipmontageinsel aus dem Flachleitermaterial auf. Bei oberflächenmontierten Halbleiterbauteilen besteht die Flachleiterstruktur aus ähnlichen Elementen, jedoch ragen als Außenflachleiter lediglich Oberflächen von Flachleitern aus der Kunststoffgehäusemasse heraus, während die Innenflächen, die von Kunststoffgehäusemasse umgeben sind, als Innenflachleiter bezeichnet werden. In beiden Fällen handelt es sich um FlachleiterStrukturen, da sie mit Hilfe eines Flach- leiterrahmens entstehen, aus dem die Halbleiterbauteile nach Fertigstellung herausgestanzt werden.
Ein Problem dieser Flachleiterstrukturen ist es, dass die 0- berflächen der Innenflachleiter eine intensive Verbindung mit der Kunststoffgehäusemasse eingehen müssen, damit die Innenflachleiter nicht aus der Kunststoffgehäusemasse herausbrechen. Ein weiteres Problem, das bei der Chipmontageinsel auftritt, liegt darin, dass die Oberseite der Chipmontageinsel mit einem Halbleiterchip verbunden werden muss, was üblicher- weise durch eine leitende Klebstoffmasse erreicht wird. Dabei besteht die Gefahr, dass sich unter dem Halbleiterchip in der Klebstoffmasse Lunker bilden und sich Feuchtigkeitsreservoirs ansammeln, die zu einer Delamination des Halbleiterchips von der Chipmontageinsel führen können, indem entweder die Grenzschicht zwischen Oberseite der Chipmontageinsel und Klebstoffschicht oder zwischen Klebstoffschicht und Rückseite des Halbleiterchips delaminiert .
Zur Verbesserung von derartigen Flachleiterstrukturen wird bisher der Flachleiterrahmen, insbesondere die Chipmontageinsel und die Oberseite der Innenflachleiter durch eine spezielle Abscheidung von rauen Beschichtungen mit Hilfe eines speziellen Platings oder durch Aufrauen der entsprechenden Oberflächen der Flachleiterstruktur oder durch physikalisch- chemische Verfahren, wie Plasmaätzen behandelt, so dass eine Verzahnung der Grenzflächen erreicht wird.
Auch ein elektrolytisch.es Beschichten mit haf^verbessernden Schichten auf der Basis von anorganischen und metallorganischen Verbindungen zeigt nicht die gewünschten Ergebnisse. Ebenfalls sind die bisherigen haftverbessernden Maßnahmen, wie ein Plasmaätzen oder ein Abscheiden von anorganischen o- der metallischen Verbindungen äußerst teuer und liefern keine signifikante Verbesserung der Pressmassenhaftung sowie der Haftung der Halbleiterchips auf den Chipmontageflächen der Flachleiterstruktur.
Aufgabe der Erfindung ist es, eine Flachleiterstruktur anzugeben, die eine verbesserte Haftung von Umhüllmaterialien und eine verbesserte Haftung des Halbleiterchips bzw. der Klebstoffmasse auf der Chipmontageinsel ermöglicht.
Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen. Erfindungsgemäß wird eine Flachleiterstruktur für ein Halbleiterbauteil geschaffen, wobei die Flachleiterstruktur Au- ßenflachleiter für Außenanschlüsse außerhalb einer Kunst- stoffgehäusemasse und Innenflachleiter für elektrische Ver- bindungen innerhalb der Kunststoffgehäusemasse aufweist. Ferner weist die Flachleiterstruktur eine Chipmontageinsel aus Flachleitermaterial zum Aufbringen eines Halbleiterchips auf. Auf den Oberseiten der Chipmontageinsel und der Innenflachleiter sind unter Freilassung von Kontaktanschlussflächen der Innenflachleiter Nanoröhren angeordnet, die auf den Oberseiten verankert sind. Die Zwischenräume zwischen den Nanoröhren sind auf den Innenflachleitern mit Kunststoffgehäusemasse aufgefüllt, und in den Zwischenräumen zwischen den Nanoröhren auf der Chipmontageinsel ist eine Klebstoffmasse angeordnet, wobei die Klebstoffmasse und die Kunststoffgehäusemasse die Zwischenräume lunkerfrei auffüllen.
Diese Flachleiterstruktur hat den Vorteil/ dass die Haftungseigenschaften bzw. die Verzahnung zwischen Kunststoffgehäuse- masse und Oberseiten der Innenflachleiter sowie die Verzahnung zwischen der Oberseite der Chipmontageinsel und der Klebstoffmasse deutlich verbessert wird. Diese Verbesserung beruht auf den Eigenschaften der Nanoröhren, die eine enge van der Waalsche-Bindung zu den metallischen Oberflächen ein- gehen. Ferner sind die Nanoröhren äußerst flexibel und können bei einem Durchmesser von wenigen Nanometern bis zu einigen Millimetern lang werden. Für die hier vorgesehene Anwendung auf Flachleiterstrukturen reicht jedoch bereits eine mittlere Länge der Nanoröhren von wenigen Mikrometern, um eine Verbes- serung der Hafteigenschaften der Kunststoffgehäusemasse bzw. der Klebstoffmasse auf der Flachleiterstruktur zu erreichen. Dabei hilft auch die hohe Zugfestigkeit von Nanoröhren, die bei Kohlenstoff-Nanoröhren mit etwa 1011 Pa um mehrere Größenordnungen besser ist als bei Kunststoffen. Dadurch wird die Gefahr einer Delamination zwischen den Berührungsflächen der Klebstoffmasse und der Chipmontageinsel bzw. zwischen der Kunststoffgehäusemasse und den Innenflachleitern vermindert. Insbesondere bei hoher thermischer Belastung aufgrund unterschiedlicher Ausdehnungskoeffizienten der beteiligten Materialien bewirkt die hohe Zugfestigkeit der Nanoröhren gegenüber herkömmlichen Konstruktionen eine höhere Zugbelastbarkeit und damit eine größere Scherfestigkeit der haftvermittelnden Schichten. Da Kohlenstoff-Nanoröhren trotz ihrer Länge keine Korngrenzen aufweisen, ist ihre Verformbarkeit und Elastizität deutlich größer als bei herkömmlichen Materialien, so dass ein Aufbrechen oder eine Mikrorissbildung an Korngrenzen praktisch nicht möglich ist. Somit bilden die haftvermittelnden Nanoröhren biegefeste verformbare und elastische Anker, welche sowohl in der Kunststoffgehäusemasse als auch in der Klebstoffmasse sowie an den metallischen Oberflächen stabile Verankerungen bilden können.
In einer bevorzugten Ausführungsform der Erfindung weisen die Innenflachleiter bzw. die Außenflachleiter und die Chipmontageinsel gleiche Materialdicken auf. Diese Eigenschaft ergibt sich im Prinzip aus der Flachleitertechnik bzw. Flachleiterstruktur, bei der sowohl die Innenflachleiter als auch die Chipmontageinsel aus dem gleichen Kupferblech, das den Flachleiterrahmen bildet, gestanzt werden. Jedoch ist es möglich, die Chipmontageinsel durch entsprechende Kühlplatten zu ver- stärken, so dass die Gesamtmaterialdicke der Chipmontageinsel durchaus von der Materialstärke der Flachleiter abweichen kann. Dieses ist jedoch nicht der Fall bei oberflächenmon- tierbaren Halbleiterbauteilen auf einem Flachleiterrahmen, da die Außenseite der Chipmontageinsel, die nicht von dem Halbleiterchip oder von Kunststoffgehäusemasse bedeckt ist, gleichzeitig als oberflächenmontierbarer Außenanschluss dient .
In einer weiteren Ausführungsform der Erfindung ist die Flachleiterstruktur mehrlagig und weist auf einer Basisstruktur aus einer Kupferlegierung Metalllagen von mindestens einem der Metalle Nickel, Eisen, Molybdän, Kobalt oder Legie- rungen derselben auf. Diese Metalllagen haben den Vorteil, dass sie Metalle aufweisen, die als Katalysator zur Bildung von Kohlenstoff-Nanoröhren dienen. Somit kann eine weitere Lage auf einer derartigen Metalllage Kohlenstoff-Nanoröhren aufweisen, die sich aus Keimen von Kohlenstoff-Nanoröhren ge- bildet haben. Diese zweilagige Schicht auf einer Flachleiterstruktur aus einer Metalllage aus Katalysatormetall und einer Lage aus Kohlenstoff-Nanoröhren hat den Vorteil, dass sie sich mit den Grenzflächen der Kunststoffgehäusemasse bzw. mit der Klebstoffmasse unter dem Halbleiterchip eng verzahnen kann.
Die Kohlenstoff-Nanoröhren auf der Flachleiterstruktur weisen einen Durchmesser d in der Größenordnung von nm, vorzugsweise zwischen 1,2 nm ≤ d ≤ 300 nm auf. Dieser minimale Durchmesser ist es, der die hohe Flexibilität der Kohlenstoff-Nanoröhren bedingt. Ferner ist es möglich, bei der erfindungsgemäßen Struktur Kohlenstoff-Nanoröhren auf der Flachleiterstruktur mit einem Volumenanteil von ΔV zwischen 1 Vol.% ≤ ΔV ≤ 10 Vol.% Rest Kunststoffgehäusemasse bzw. Klebstoffmasse in Form von polymeren Kettenmolekülen aufzubringen. Diese Lage aus einer Mischung aus Kohlenstoff- Nanoröhren und polymeren Kettenmolekülen der beteiligten Kunststoffgehäusemasse bzw. Klebstoffmasse ergibt eine enge Verflechtung beider Strukturen, so dass eine haftverbessernde Wirkung insbesondere auf der Chipmontageinsel entsteht. Wie bereits oben erwähnt, weisen die Kohlenstoff-Nanoröhren vorzugsweise eine Länge 1 in der Größenordnung von einigen 50 nm ≤ 1 ≤ 3 mm auf. Jedoch ist für die hier geplante Anwendung eine mittlere Länge 1 der Kohlenstoff-Nanoröhren zwischen 0,1 μm ≤ 1 ≤ 20 μm von Vorteil. Für den erfindungsgemäßen Flachleiterrahmen können die Kohlenstoff-Nanoröhren auf der Flachleiterstruktur vorzugsweise orthogonal zu den Ober- flächen ausgerichtet sein und bilden praktisch eine Kolumnarstruktur aus .
Ein weitere Aspekt der Erfindung betrifft ein Halbleiterbauteil mit einer Flachleiterstruktur wie sie oben ausgeführt wurde. Dabei wird die Flachleiterstruktur als haftvermittelnde Komponente in dem Halbleiterbauteil zwischen Innenflach- leitern und Kunststoffgehäusemasse zwischen Chipmontageinsel und KlebstoffSchicht für den Halbleiterchip eingesetzt. Auf der Oberseite der Innenflachleiter ist jedoch ein Bereich für Kontaktanschlussflächen freigehalten, um eine stoffschlüssige metallische Verbindung von Bonddrähten mit den Innenflachleitern zu ermöglichen. Um dieses sicher zu gewährleisten, werden diese Bereiche der Oberseite der Innenflachleiter frei von Kohlenstoff-Nanoröhren gehalten. Jedoch ist es gegenüber dem Stand der Technik wünschenswert, dass im Bereich der leitfähigen Klebstoffmasse für den Halbleiterchip ebenfalls Nanoröhren vorgesehen werden, welche die Haftung der Halbleiterchips auf der Chipmontageinsel im Zusammenwirken mit der Klebstoffmasse verbessern.
Ein Verfahren zur Herstellung einer Flachleiterstruktur weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein streifenförmiger Flachleiterrahmen, der eine Vielzahl von Halbleiterbauteilpositionen mit Außenflachleitern, Innen- flachleitern und Chipmontageinseln aufweist, hergestellt. Anschließend werden selektiv NanorÖhrenkeime auf Oberflächen der Chipmontageinseln und der Innenflachleiter unter Freilas- sen von. Kontaktanschlussflächen auf den Innenflachleitern aufgebracht . Danach erfolgt ein Züchten von kolumnar angeordneten Nanoröhren auf den Nanoröhrenkeimen.
Anstelle von diskreten Nanoröhrenkeimen können auch Katalysa- torschichten aufgebracht werden, die ein Wachsen von Nanoröhren beschleunigen. Dieses Verfahren hat den Vorteil, dass die Flachleiterstruktur mit relativ geringem Aufwand mit einer haftverbessernden Struktur auf ihren Oberseiten, insbesondere auf den Innenflachleitern und der Chipmontageinsel versehen werden kann. Ferner hat dieses Verfahren den Vorteil, dass eine enge Verzahnung zwischen Klebstoffmasse auf der Chipmontageinsel und den dort mit dem Verfahren bereits vorbereiteten oder vorhandenen Nanoröhren erfolgen kann.
Beim selektiven Aufbringen von Nanoröhrenkeimen auf die Oberflächen der Innenflachleiter und der Chipmontageinseln können die übrigen Oberflächen des Flachleiterrahmens mit einer Schutzschicht bedeckt werden, um zu vermeiden, dass der Flachleiterrahmen rundherum mit Nanoröhren beschichtet wird. Als Nanoröhrenkeime werden selektiv Fullerene auf den ungeschützten Oberflächen abgeschieden. Diese Fullerene sind ringförmig aneinander gelagerte Kohlenstoffatome, wobei in jedem Ring sechs Atome entsprechend dem so genannten Keküle- Ring angeordnet sind und eine kugelförmige Oberfläche bilden. Diese kugelförmige Oberfläche kann als Keimzelle für kolumnar wachsende zylindrische Nanoröhren eingesetzt werden. In einer bevorzugten Durchführung des Verfahrens wird vor dem selektiven Aufbringen der Nanoröhrenkeime auf die Oberflächen der Flachleiterstruktur eine Lage aus Katalysatormaterial, vorzugsweise eine Lage, die eines der Metalle Nickel, Eisen, Molybdän, Kobalt oder Legierungen derselben aufweist. Die Vorteile dieser Metalllagen wurden bereits oben diskutiert, so dass sich eine Wiederholung erübrigt.
Weiterhin ist es auch möglich, zur Herstellung einer Schicht mit Kohlenstoff-Nanoröhren auf die Flachleiterstruktur Katalysatormetall mit einer Lösung von Kohlenstoff-NanorÖhren- keimen und mit Oligomeren eines Kunststoffharzes aufzubringen. Diese können anschließend durch thermische Behandlung der Lösung Kohlenstoff~Nanoröhren und polymere Kettenmoleküle des Kunstharzes bilden.
Ein Verfahren zur Herstellung von Halbleiterbauteilen mit einer Flachleiterstruktur weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein streifenförmiger Flachleiter- rahmen mit einer Vielzahl von Halbleiterbauteilpositionen, die Außenflachleiter, Innenflachleiter und Chipmontageinseln aufweisen, hergestellt. Anschließend wird ein selektives Aufbringen von Nanoröhrenkeimen auf Oberflächen der Chipmontageinseln und der Innenflachleiter unter Freilassen von Kontakt- anschlussflächen auf den Innenflachleitern durchgeführt. Danach werden kolumnar angeordnete Nanoröhren auf den Nanoröhrenkeimen gezüchtet. Anschließend wird eine Klebstoffmasse auf die Chipmontageinsel der Halbleiterbauteilpositionen aufgebracht. Danach werden Halbleiterchips auf die Klebstoffmas- se auf den Chipmontageinseln in den Halbleiterbauteilpositionen angeordnet . Schließlich werden elektrische Verbindungen zwischen den Halbleiterchips und den Kontaktanschlussflächen der Innen- flachleiter hergestellt. Danach werden die Halbleiterchips und die elektrischen Verbindungen sowie die Innenflachleiter in eine Kunststoffgehäusemasse eingebracht. Dabei können die Unterseiten der Chipmontageinsel und der Innenflachleiter als oberflächenmontierbare Außenkontakte dienen, wobei die Innen- flachleiter nun von außen betrachtet Außenflachleiter sind. Dabei erfolgt das Einbetten des Halbleiterchips und der e- lektrischen Verbindungen in die Kunststoffgehäusemasse und das Aufbringen der Kunststoffgehäusemasse auf die Oberflächen der Innenflachleiter mittels Dispenstechnik oder mittels Spritzgusstechnik.
Zusammenfassend ist festzustellen, dass erfindungsgemäß auf eine Flachleiterstruktur Nanoröhrchen aufgebracht werden, wobei dieses durch selektives Aufwachsen an entsprechenden Na- noröhrenkeinαen erfolgt. Die Nanoröhren-Keimdichte bzw. der Abstand zwischen den Nanoröhrenkeimen ist dabei so gewählt, dass die Kunststoffgehäusemasse bzw. die Klebstoffmasse lunkerfrei in die Zwischenräume eindringen kann. Dabei kommt es zu einer deutlichen Vergrößerung der benetzbaren Oberfläche und somit auch zu einer verbesserten Haftung der Kunststoffgehäusemasse bzw. der Klebstoffmasse mit der Flachleiter- Struktur.
Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert .
Figur 1 zeigt einen schematischen Querschnitt durch ein
Halbleiterbauteil mit Flachleiterstruktur gemäß einer Ausführungsform der Erfindung; Figur 2 zeigt eine schematische Draufsicht auf eine Oberseite einer Chipmontageinsel mit NanorÖhrenkeimen;
Figur 3 zeigt schematisch ein perspektivisches Modell einer Kohlenstoff-NanorÖhre;
Figur 4 zeigt einen schematischen Querschnitt durch eine
Flachleiterstruktur gemäß einer Ausführungsform der Erfindung nach Aufbringen bzw. Züchten von Nanoröh- ren aus den Nanoröhrenkeimen gemäß Figur 2;
Figur 5 zeigt einen schematischen Querschnitt durch eine Flachleiterstruktur gemäß Figur 4 nach Freilegen von Kontaktanschlussflächen auf den Oberseiten der Innenflachleiter;
Figur 6 zeigt einen schematischen Querschnitt durch die
Flachleiterstruktur gemäß Figur 5 nach Aufbringen einer Klebstoffmasse;
Figur 7 zeigt einen schematischen Querschnitt durch die
Flachleiterstruktur gemäß Figur 6 nach Aufbringen eines Halbleiterchips;
Figur 8 zeigt einen schematischen Querschnitt durch die
Flachleiterstruktur gemäß Figur 7 nach dem Herstellen elektrischer Verbindungen und vor dem Einbetten der Flachleiterstruktur in eine Kunststoffgehäusemasse.
Figur 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1 mit Flachleiterstruktur 16 gemäß einer Ausführungsform der Erfindung. Dieses Halbleiterbauteil 1 ba- siert auf der Flachleiterstruktur 16 als Schaltungsträger, wobei die Flachleiterstruktur 16 eine Chipmontageinsel 7 aufweist und Innenflachleiter 5 besitzt, die gleichzeitig mit ihren Außenflächen Außenflachleiter 2 bilden. Diese Flachlei- terstruktur 16 des in Figur 1 gezeigten Halbleiterbauteils 1 ermöglicht eine Oberflächenmontage, da die Unterseite 19 des Halbleiterbauteils 1 oberflächenmontierbare Unterseiten der Außenflachleiter 2 und der Chipmontageinsel 7 aufweist. Die Chipmontageinsel 7 trägt einen Halbleiterchip 9, während die Innenflachleiter 5 Kontaktanschlussflachen 11 aufweisen, die über Bonddrähte 20 als elektrische Verbindungen 6 mit entsprechenden Kontaktflächen 21 der Oberseite 22 des Halbleiterchips 9 elektrisch verbunden sind.
Die Oberseiten 10 der Chipmontageinsel 7 und der Innenflachleiter 5 weisen orthogonal zu den Oberseiten 10 angeordnete Nanoröhren 12 auf, in deren Zwischenräumen (13,14) einerseits eine Kunststoffgehäusemasse 4 auf den Innenflachleitern 5 angeordnet ist und andererseits eine Klebstoffmasse 15 in den Zwischenräumen 14 auf der Chipmontageinsel 7 vorhanden ist. Dabei unterstützen die Nanoröhren 12 das Fixieren der Kleb- stoffmasse 15 auf der Chipmontageinsel 7 und das Befestigen des Halbleiterchips 9 auf der Klebstoffmasse 15.
Durch die Nanoröhren 12 wird einerseits die adhäsive Fläche vergrößert und andererseits dienen die Nanoröhren 12 der Verankerung der Klebstoffmasse 15 sowohl auf der Rückseite 23 des Halbleiterchips 1 als auch auf der Oberseite 10 der Chipmontagefläche 7. Um eine elektrische Leitfähigkeit zwischen der Rückseite 23 des Halbleiterchips 1 und der Chipmontageinsel 7 zu erwirken, ist die Klebstoffmasse 15 zusätzlich mit elektrisch leitenden Partikeln gefüllt. Auch die Oberseiten 10 der Innenflachleiter 5 sind mit Nanoröhren 12 ausgestat- tet, wobei die Zwischenräume 13 zwischen den Nanoröhren 12 durch die Kunststoffgehäusemasse 4 aufgefüllt sind. Dazu ist der Abstand zwischen den Nanoröhren 12 geeignet groß gewählt, um zu gewährleisten, dass die Zwischenräume (13,14) zwischen den Nanoröhren 12 vollständig von Kunststoffgehäusemasse 4 bzw. Klebstoffmasse 15 aufgefüllt werden können.
Ein derartiges Halbleiterbauteil mit der erfindungsgemäßen Flachleiterstruktur 16 hat den Vorteil, dass durch die Nano- röhren 12 auf den Oberflächen 10 der Innenflachleiter 5 und der Chipmontageinsel 7 eine Delamination zwischen Kunststoff- gehäusemasse 4 und Innenflachleitern 5 sowie zwischen Chip- montageinsel 7 und Klebstoffmasse 15 praktisch vermieden wird. Das gleiche gilt für die Grenzschicht zwischen der Rückseite 23 des Halbleiterchips 9 und der Klebstoffmasse 15.
Die Figuren 2 bis 8 zeigen einzelne Komponenten von Fertigungsschritten zur Herstellung eines Halbleiterbauteils 1 gemäß Figur 1.
Figur 2 zeigt eine schematische Draufsicht auf eine Oberseite 10 einer Chipmontageinsel 7 mit Nanoröhrenkeimen 18. Die Na- noröhrenkeime 18 sind vorzugsweise Fullerene, die zusammen oder nacheinander mit einer Katalysatormetalllage aus Ni- ekel, Eisen, Molybdän, Kobalt oder Legierungen derselben aufgebracht werden. Dabei sind die NanorÖhrenkeime 18 statistisch auf der Oberseite 10 der Chipinsel 7 verteilt.
Figur 3 zeigt schematisch ein perspektivisches Modell einer Kohlenstoff-Nanoröhre 12. Derartige Nanoröhren 12 können einlagig oder mehrlagig sein, wobei die mehrlagige Nanoröhre dadurch entsteht, dass Nanoröhren von unterschiedlichem Durchmesser ineinander geschachtelt sind. Der Durchmesser d derar- tiger Nanoröhren liegt zwischen l,2 nm ≤ d ≤ 300 nm und der Volumenanteil ΔV der Kohlenstoff-Nanoröhren 12 auf der in Figur 4 gezeigten Flachleiterstruktur liegt bei 1 Vol.% ≤ ΔV ≤ 10 Vol.%.
Das bedeutet, dass die Zwischenräume zwischen den Nanoröhren 12 groß genug sind, um sie mit Kunststoffgehäusemasse bzw. mit Klebstoffmasse lunkerfrei aufzufüllen. Die Kohlenstoff- atome C der in Figur 3 gezeigten Nanoröhre sind hexagonal zu- einander angeordnet und bilden sogenannte Keküle-Ringe, wobei jeweils sechs Kohlenstoffatome C einen Ring bilden. Diese hexagonalen Ringe bilden einen Hohlzylinder, der dem Durchmesser der Nanoröhre 12 entspricht. Die Länge 1 derartiger Nanoröhren liegt zwischen 50 nm ≤ 1 ≤ 3 mm. Jedoch für die erfin- dungsgemäße Verwendung der Nanoröhren 12 zur Verbesserung der Haftvermittlung zwischen Innenflachleitern und Kunststoffgehäusemasse bzw. Chipmontageinsel und KlebstoffSchicht wird eine mittlere Länge 1 der Nanoröhren 12 von 100 nm ≤ 1 ≤ 20 um bevorzugt .
Figur 4 zeigt einen schematischen Querschnitt durch eine Flachleiterstruktur 16 gemäß einer Ausführungsform der Erfindung nach Aufbringen bzw. Züchten von Nanoröhren 12 aus den Nanoröhrenkeimen 18, die in Figur 2 gezeigt sind, auf den in- neren Oberseiten 10 der Innenflachleiter 5 und der Chipmontageinsel 7. Bei dieser Ausführungsform der Erfindung einer Flachleiterstruktur 16 weist das Flachleitermaterial 8 sowohl für die Chipmontageinsel 7 als auch für die Innenflachleiter 5 eine gleiche Materialdicke D auf.
Die Flachleiterstruktur 16 gehört zu einem Flachleiterrahmen 17, von dem in Figur 4 lediglich eine einzelne Halbleiterbauteilposition gezeigt wird. Diese Halbleiterbauteilposition weist im Zentrum die Chipmontageinsel 7 und an den Rändern die Außenanschlüsse 3 in Form von Außenflachleitern 2 auf. Die äquidistante Beabstandung der Nanoröhren 12 auf den Oberseiten 10 der Chipmontageinsel 7 und der Innenflachleiter 5 ist nur eine schematische Darstellung, zumal die Abstände und Zwischenräume 14 auf der Chipmontageinsel 7 und die Zwischenräume 13 auf den Innenflachleitern 5 variieren.
Figur 5 zeigt einen schematischen Querschnitt durch eine Flachleiterstruktur 16 gemäß Figur 4 nach Freilegen von Kon- taktanschlussflächen 11 auf den Oberseiten 10 der Innenflachleiter 5. Die Innenflachleiter 5 tragen derartige Kontaktan- schlussflachen 11, um die Innenflachleiter 5 und somit auch die Außenflachleiter 2 elektrisch mit entsprechenden Kontakt- flächen auf der Oberseite von Halbleiterchips verbinden zu können. Um eine ausreichende Bondfähigkeit zu gewährleisten, werden deshalb, wie es Figur 5 zeigt, diese Bereiche der Innenflachleiter 5 von Nanoröhren 12 und Nanoröhrenkeimen freigelegt oder freigehalten, wobei der übrige Aufbau der Flach- 1eiterstruktur 16 mit der in Figur 4 gezeigten Struktur identisch ist.
Figur 6 zeigt einen schematischen Querschnitt durch die Flachleiterstruktur 16 gemäß Figur 5 nach Aufbringen einer Klebstoffmasse 15. Diese Klebstoffmasse 15 wird nur im Bereich der Chipmontageinsel 7 aufgebracht, um anschließend einen Halbleiterchip in diesem Bereich zu fixieren. Das selektive Aufbringen der Klebstoffπiasse 15 kann durch Dispensen erfolgen, wobei die Zwischenräume 14 zwischen den Nanoröhren 12 mit Klebstoffmasse 15 aufgefüllt werden. Dabei kann das Aufbringen der Klebstoffmasse 15 durch entsprechende Kapillarwirkung von dicht gepackten Nanoröhren 12 unterstützt werden. Figur 7 zeigt einen schematischen Querschnitt durch die Flachleiterstruktur 16 gemäß Figur 6 nach Aufbringen eines Halbleiterchips 9. Dieser Halbleiterchip 9 wird mit seiner Rückseite 23 auf die Klebstoffmasse 15 aufgebracht, die mit entsprechend leitenden Partikeln gefüllt ist, so dass die Rückseite 23 des Halbleiterchips 9 elektrisch mit der Chipmontageinsel 7 verbunden ist. Die Oberseite 22 des Halbleiterchips 9 weist Kontaktflächen 21 auf, die mit den integ- rierten Schaltungen auf der Oberseite 22 des Halbleiterchips 9 in Verbindung stehen und noch keine elektrische Verbindung zu den Kontaktanschlussflächen 11 auf den Innenflachleitern 5 der Flachleiterstruktur 16 aufweisen. Diese elektrische Verbindung erfolgt mit der nachfolgenden Figur.
Figur 8 zeigt einen schematischen Querschnitt durch die Halbleiterstruktur 16 gemäß Figur 7 nach dem Herstellen elektrischer Verbindungen 6 und vor dem Einbetten der Flachleiterstruktur 16 in eine Kunststoffgehäusemasse zu einem oberflä- chenmontierbaren Halbleiterbauteil. Nach dem Anbringen von
Bonddrähten 20 unter Verbinden der Kontaktflächen 21 auf der aktiven Oberseite 22 des Halbleiterchips 9 mit den Kontaktanschlussflächen 11 auf den Innenflachleitern 5 ist der elektrische Aufbau eines Halbleiterbauteils in einer Halbleiter- bauteilposition des Flachleiterrahmens vollendet, so dass lediglich noch ein Dispensen oder Spritzgießen der Kunststoffgehäusemasse, wie sie in Figur 1 gezeigt wird, und ein Ausstanzen des Halbleiterbauteils aus dem Flachleiterrahmen erfolgen muss .

Claims

Patentansprüche
1. Flachleiterstruktur für ein Halbleiterbauteil (1) mit Außenflachleitern (2) für Außenanschlüsse (3) außerhalb einer Kunststoffgehäusemasse (4) und Innenflachleitern (5) für elektrische Verbindungen (6) innerhalb der Kunststoffgehäusemasse (4) und mit einer Chipmontageinsel (7) aus Flachleitermaterial (8) zum Aufbringen eines Halbleiterchips (9), wobei die Oberseiten (10) der Chip- montageinsel (7) und der Innenflachleiter (5) unter
Freilassung von Kontaktanschlussflächen (11) Nanoröhren (12) aufweisen, die auf den Oberseiten (10) verankert sind, wobei in den Zwischenräumen (13) zwischen den Nanoröhren (12) auf den Innenflachleitern (5) die Kunst- stoffgehäusemasse (4) und in den Zwischenräumen (14) zwischen den Nanoröhren (12) auf der Chipmontageinsel (7) eine Klebstoffmasse (15) angeordnet sind, und wobei die Klebstoffmasse (15) und die Kunststoffgehäusemasse (4) die Zwischenräume (13, 14) lunkerfrei auffüllen.
2. Flachleiterstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die Innenflachleiter (5) , die Außenflachleiter (2) und die Chipmontageinsel (7) gleiche Materialdicken (D) auf- weisen.
3. Flachleiterstruktur nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Flachleiterstruktur (16) mehrlagig ist und auf einer Basisstruktur aus einer Kupferlegierung Metalllagen von mindestens einem der Metalle Nickel, Eisen, Molybdän, Kobalt oder Legierungen derselben aufweist.
4. Flachleiterstruktur nach Anspruch 3, dadurch gekennzeichnet, dass die Flachleiterstruktur (16) auf der Basisstruktur eine Lage aus einer Mischung von Kohlenstoff-Nanoröhren (12) und polymeren Kettenmolekülen aufweist.
5. Flachleiterstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flachleiterstruktur (16) auf den Oberseiten (10) der Innenflachleiter (5) und der Chipmontageinsel (7) Kohlenstoff-Nanoröhren aufweist.
6. Flachleiterstruktur nach Anspruch 5, dadurch gekennzeichnet, dass die Kohlenstoff-Nanoröhren (12) auf der Flachleiterstruktur (16) einen Durchmesser (d) in der Größenordnung von Nanometern, vorzugsweise zwischen 1,2 nm ≤ d ≤ 300 nm aufweisen.
7. Flachleiterstruktur nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass die Kohlenstoff-Nanoröhren (12) auf der Flachleiterstruktur (16) einen Volumenanteil von ΔV zwischen 1 Vol.% ≤ ΔV < 10 Vol.% Rest polymere Kettenmoleküle der Kunststoffgehäusemasse (4) oder der Klebstoffmasse (15) aufweisen.
8. Flachleiterstruktur nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass die Kohlenstoff-Nanoröhren (12) eine Länge (1) in der Größenordnung von einigen 50 nm ≤ 1 ≤ 3 mm aufweisen.
9. Flachleiterstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kohlenstoff-Nanoröhren (12) der Flachleiterstruktur (16) eine nahezu orthogonal zu den Oberflächen (10) ausgerichtete Kolumnarstruktur aufweisen.
10. Halbleiterbauteil mit einer Flachleiterstruktur gemäß einem der vorhergehenden Ansprüche .
11. Verwendung der Flachleiterstruktur (16) nach einem der Ansprüche 1 bis 9 als haftvermittelnde Komponente in Halbleiterbauteilen (1) zwischen Innenflachleitern (5) und Kunststoffgehäusemasse (4) und zwischen Chipmontage- insel (7) und KlebstoffSchicht (15) für den Halbleiterchip (9) .
12. Verfahren zur Herstellung einer Flachleiterstruktur
(16) , wobei das Verfahren folgende Verfahrensschritte aufweist:
Herstellen eines streifenförmigen Flachleiterrahmens (17) mit einer Vielzahl von Halbleiterbauteilpositionen, die Außenflachleiter (2), Innenflach- leiter (5) und Chipπiontageinseln (7) aufweisen; - selektives Aufbringen von Nanoröhrenkeimen (18) auf Oberflächen (10) der Chipmontageinseln (7) und der Innenflachleiter (5) unter Freilassen von Kontaktanschlussflächen (11) auf den Innenflachleitern (5) und - Züchten von kolumnar angeordneten Nanoröhren (12) auf den Nanoröhrenkeimen (18) .
13. Verfahren nach Anspruch 12 , dadurch gekennzeichnet, dass zum selektiven Aufbringen von Nanoröhrenkeimen (18) auf die Oberflächen (10) der Innenflachleiter (5) und der Chipmontageinseln (7) die übrigen Oberflächen des Flachleiterrahmens (17) mit einer Schutzschicht bedeckt werden.
14. Verfahren nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, dass zum selektiven Aufbringen von Nanoröhrenkeimen (18) FuI- lerene auf den ungeschützten Oberflächen (10) abgeschieden werden.
15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass vor dem selektiven Aufbringen der Nanoröhrenkeime (18) auf die Oberflächen (10) der Flachleiterstruktur (16) eine Lage aus Katalysatormaterial, vorzugsweise eine La- ge, die eines der Metalle Nickel, Eisen, Molybdän, Kσ- balt oder Legierungen derselben aufweist, aufgebracht wird.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass auf die Flachleiterstruktur (16) mit einer Schicht aus Katalysatormetall eine Lösung mit Kohlenstoff-Nano- röhrenkeimen (18) und mit Oligomeren eines Kunstharzes aufgebracht wird, die anschließend unter thermischer Be- handlung der Lösung Kohlenstoff-Nanoröhren (12) und po- lymere Kettenmoleküle des Kunstharzes bildet.
17. Verfahren zur Herstellung von Halbleiterbauteilen (1) mit einer Flachleiterstruktur (16) , wobei das Verfahren folgende Verfahrensschritte aufweist:
Herstellen eines streifenförmigen Flachleiterrah- ' mens (17) mit einer Vielzahl von Halbleiterbauteilpositionen, die Außenflachleiter (2) , Innenflach- leiter (5) und Chipmontageinseln (7) aufweisen; selektives Aufbringen von Nanoröhrenkeimen (18) auf Oberflächen (10) der Innenflachleiter (5) und der Chipmontageinseln (7) unter Freilassen von Kontakt- anschlussflächen (11) auf den Innenflachleitern (5);
Züchten von kolumnar angeordneten Nanoröhren (12) auf den NanorÖhrenkeimen (18); - Aufbringen einer Klebstoffmasse (15) auf die Chipmontageinseln (7) der Halbleiterbauteilpositionen; Aufbringen von Halbleiterchips (9) auf die Kleb- stoffmasse (15) auf den Chipmontageinseln (7) in den Halbleiterbauteilpositionen; - Herstellen elektrischer Verbindungen (6) zwischen den Halbleiterchips (9) und den Kontaktanschluss- flachen (11) der Innenflachleiter (5) ; Einbetten der Halbleiterchips (9) und der elektrischen Verbindungen (6) sowie der Innenflachleiter (5) in eine Kunststoffgehäusemasse (4)'.
8 . Verfahren nach Anspruch 17 , d a d u r c h g e k e n n z e i c h n e t , d a s s das Einbetten des Halbleiterchips (9) und der elektri- sehen Verbindungen (6) in die Kunststoffgehäusemasse (4) und das Aufbringen der Kunststoffgehäusemasse (4) auf die Oberflächen (10) der Innenflachleiter (5) mittels Spritzgusstechnik erfolgt.
PCT/DE2006/000722 2005-04-29 2006-04-25 Flachleiterstruktur für ein halbleiterbauteil und verfahren zur herstellung derselben WO2006116969A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/927,239 US7589403B2 (en) 2005-04-29 2007-10-29 Lead structure for a semiconductor component and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005020453.8 2005-04-29
DE102005020453A DE102005020453B4 (de) 2005-04-29 2005-04-29 Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/927,239 Continuation US7589403B2 (en) 2005-04-29 2007-10-29 Lead structure for a semiconductor component and method for producing the same

Publications (1)

Publication Number Publication Date
WO2006116969A1 true WO2006116969A1 (de) 2006-11-09

Family

ID=36720303

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2006/000722 WO2006116969A1 (de) 2005-04-29 2006-04-25 Flachleiterstruktur für ein halbleiterbauteil und verfahren zur herstellung derselben

Country Status (3)

Country Link
US (1) US7589403B2 (de)
DE (1) DE102005020453B4 (de)
WO (1) WO2006116969A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4744360B2 (ja) * 2006-05-22 2011-08-10 富士通株式会社 半導体装置
US20090315159A1 (en) * 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
US8753924B2 (en) * 2012-03-08 2014-06-17 Texas Instruments Incorporated Grown carbon nanotube die attach structures, articles, devices, and processes for making them
US11325828B2 (en) * 2013-02-22 2022-05-10 Vibrant Composites Inc. High-volume millimeter scale manufacturing
JP6278297B2 (ja) * 2013-07-24 2018-02-14 株式会社日立製作所 接合構造およびそれを用いた半導体装置
US8912637B1 (en) * 2013-09-23 2014-12-16 Texas Instruments Incorporated Self-adhesive die
US20160106004A1 (en) * 2014-10-13 2016-04-14 Ntherma Corporation Carbon nanotubes disposed on metal substrates with one or more cavities
WO2018026592A1 (en) * 2016-08-03 2018-02-08 Soliduv, Inc. Strain-tolerant die attach with improved thermal conductivity, and method of fabrication
EP3624182B1 (de) * 2018-09-12 2022-04-20 Infineon Technologies AG Leistungshalbleitermodulanordnung, substratanordnung und verfahren zur herstellung davon

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0687008A2 (de) * 1994-06-06 1995-12-13 Motorola, Inc. Verfahren und Apparat zur Verbesserung der Grenzflächenadhesion zwischen einem Polymer und einem Metall
WO1999040812A1 (en) * 1998-02-12 1999-08-19 Board Of Trustees Operating Michigan State University - Micro-fastening system and method of manufacture
DE10124047A1 (de) * 2001-05-16 2002-11-21 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben
US20030231471A1 (en) * 2002-06-12 2003-12-18 Intel Corporation Increasing thermal conductivity of thermal interface using carbon nanotubes and cvd
US20040206448A1 (en) * 2003-04-17 2004-10-21 Nanosys, Inc. Structures, systems and methods for joining articles and materials and uses therefor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10513611A (ja) * 1995-09-27 1998-12-22 テキサス インスツルメンツ インコーポレイテッド Ｚ軸電導フィルムを含むマイクロ電子組立体
DE10206818A1 (de) 2002-02-18 2003-08-28 Infineon Technologies Ag Elektronisches Bauteil mit Klebstoffschicht und Verfahren zur Herstellung derselben
DE10221503A1 (de) * 2002-05-14 2003-11-27 Infineon Technologies Ag Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand
DE10248644B4 (de) * 2002-10-18 2008-07-03 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul
US7316061B2 (en) * 2003-02-03 2008-01-08 Intel Corporation Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface
DE102004048201B4 (de) 2004-09-30 2009-05-20 Infineon Technologies Ag Halbleiterbauteil mit Haftvermittlerschicht, sowie Verfahren zu deren Herstellung
DE102004054598A1 (de) 2004-11-11 2006-05-24 Infineon Technologies Ag Halbleiterbauteil mit mindestens einem Halbleiterchip und Abdeckmasse und Verfahren zur Herstellung desselben
US7553681B2 (en) * 2006-03-24 2009-06-30 Intel Corporation Carbon nanotube-based stress sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0687008A2 (de) * 1994-06-06 1995-12-13 Motorola, Inc. Verfahren und Apparat zur Verbesserung der Grenzflächenadhesion zwischen einem Polymer und einem Metall
WO1999040812A1 (en) * 1998-02-12 1999-08-19 Board Of Trustees Operating Michigan State University - Micro-fastening system and method of manufacture
DE10124047A1 (de) * 2001-05-16 2002-11-21 Infineon Technologies Ag Elektronische Bauteile mit Halbleiterchips und Systemträger und Verfahren zur Herstellung derselben
US20030231471A1 (en) * 2002-06-12 2003-12-18 Intel Corporation Increasing thermal conductivity of thermal interface using carbon nanotubes and cvd
US20040206448A1 (en) * 2003-04-17 2004-10-21 Nanosys, Inc. Structures, systems and methods for joining articles and materials and uses therefor

Also Published As

Publication number Publication date
US7589403B2 (en) 2009-09-15
DE102005020453A1 (de) 2006-11-09
DE102005020453B4 (de) 2009-07-02
US20080224301A1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
DE102005020453B4 (de) Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE69635083T2 (de) Herstellung von verbindungen und ansatzstücken unter verwendung eines opfersubstrats
WO2006034696A2 (de) Schicht zwischen grenzflächen unterschiedlicher komponenten in halbleiterbauteilen, sowie verfahren zu deren herstellung
DE102007040149A1 (de) Verfahren zur Herstellung eines Halbleiterchipmoduls und einer Halbleiterchipverpackung
DE102016114463B4 (de) Die-befestigungsverfahren und halbleiterbauelemente, die auf der grundlage solcher verfahren hergestellt werden
DE102005047856A1 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE102008039389A1 (de) Halbleiterbauelement
DE10144704B4 (de) Verfahren zum Verbinden eines Bauelements mit einem Träger
DE102011113781B4 (de) Verfahren zur Herstellung einer Vorrichtung
DE102013100339B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur
EP2973687A1 (de) Elektronisches bauteil, verfahren zu dessen herstellung und leiterplatte mit elektronischem bauteil
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102012113012B4 (de) Verfahren zum Herstellen einer elektronischen Vorrichtung
DE10336747A1 (de) Halbleiterbauelementanordnung mit einer Nanopartikel aufweisenden Isolationsschicht
DE102013103351B4 (de) Elektronikmodul
DE102012100231B4 (de) Halbleiterchip
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
WO2022012903A1 (de) Verbindungselement, verfahren zum herstellen eines verbindungselements, anordnung umfassend ein verbindungselement und zwei damit verbundene bauteile sowie verfahren zum verbinden zweier bauteile mit einem verbindungselement
DE10221503A1 (de) Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand
DE102011053856A1 (de) Verfahren und System zum Minimieren der Trägerbelastung einer Halbleitervorrichtung
DE102012105599B4 (de) Verfahren zum Anbringen einer Metallfläche an einem Träger, Verfahren zum Anbringen eines Chips an einem Chipträger, Chip-Einhäusungsmodul und Einhäusungsmodul
DE19701165C1 (de) Chipkartenmodul
WO2006007819A1 (de) Substrat mit leiterbahnen und herstellung der leiterbahnen auf substraten für halbleiterbauteile

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: RU

WWW Wipo information: withdrawn in national office

Country of ref document: RU

122 Ep: pct application non-entry in european phase

Ref document number: 06742265

Country of ref document: EP

Kind code of ref document: A1