DE102005020453A1 - Flachleiterstruktur für ein Halbleiterbauteil und Verfahren zur Herstellung derselben - Google Patents
Flachleiterstruktur für ein Halbleiterbauteil und Verfahren zur Herstellung derselben Download PDFInfo
- Publication number
- DE102005020453A1 DE102005020453A1 DE102005020453A DE102005020453A DE102005020453A1 DE 102005020453 A1 DE102005020453 A1 DE 102005020453A1 DE 102005020453 A DE102005020453 A DE 102005020453A DE 102005020453 A DE102005020453 A DE 102005020453A DE 102005020453 A1 DE102005020453 A1 DE 102005020453A1
- Authority
- DE
- Germany
- Prior art keywords
- flat conductor
- nanotubes
- plastic housing
- chip
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49586—Insulating layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29499—Shape or distribution of the fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01056—Barium [Ba]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Adhesives Or Adhesive Processes (AREA)
Abstract
Die Erfindung betrifft eine Flachleiterstruktur (16) für ein Halbleiterbauteil (1) und ein Verfahren zur Herstellung derselben. Dazu weist die Flachleiterstruktur (16) Außenflachleiter (2) für Außenanschlüsse (3) außerhalb einer Kunststoffgehäusemasse (4) auf und besitzt darüber hinaus Innenflachleiter (5) für elektrische Verbindungen (6) innerhalb der Kunststoffgehäusemasse (4) sowie eine Chipmontageinsel (7) aus dem Flachleitermaterial (8). Die Oberseiten (10) der Chipmontageinsel (7) und der Innenflachleiter sind unter Freilassung von Kontaktanschlussflächen (11) mit Nanoröhren (12) als Verankerungsschicht ausgestattet. In den Zwischenräumen zwischen den Nanoröhren (12) weist der Innenflachleiter (5) die Kunststoffgehäusemasse (4) auf, während in den Zwischenräumen (13) zwischen den Nanoröhren (12) auf der Chipmontageinsel (7) eine Klebstoffmasse (15) für den Halbleiterchip (9) angeordnet ist. Dabei füllen die Klebstoffmasse (15) und die Kunststoffgehäusemasse (4) die Zwischenräume (13, 14) lunkerfrei auf.
Description
- Die Erfindung betrifft eine Flachleiterstruktur für ein Halbleiterbauteil und ein Verfahren zur Herstellung derselben. Derartige Flachleiterstrukturen sind aus einem Flachleitermaterial und weisen Außenflachleiter für Außenanschlüsse und Innenflachleiter für elektrische Verbindungen innerhalb einer Kunststoffgehäusemasse auf. Außerdem weisen die Flachleiterstrukturen eine Chipmontageinsel aus dem Flachleitermaterial auf. Bei oberflächenmontierten Halbleiterbauteilen besteht die Flachleiterstruktur aus ähnlichen Elementen, jedoch ragen als Außenflachleiter lediglich Oberflächen von Flachleitern aus der Kunststoffgehäusemasse heraus, während die Innenflächen, die von Kunststoffgehäusemasse umgeben sind, als Innenflachleiter bezeichnet werden. In beiden Fällen handelt es sich um Flachleiterstrukturen, da sie mit Hilfe eines Flachleiterrahmens entstehen, aus dem die Halbleiterbauteile nach Fertigstellung herausgestanzt werden.
- Ein Problem dieser Flachleiterstrukturen ist es, dass die Oberflächen der Innenflachleiter eine intensive Verbindung mit der Kunststoffgehäusemasse eingehen müssen, damit die Innenflachleiter nicht aus der Kunststoffgehäusemasse herausbrechen. Ein weiteres Problem, das bei der Chipmontageinsel auftritt, liegt darin, dass die Oberseite der Chipmontageinsel mit einem Halbleiterchip verbunden werden muss, was üblicherweise durch eine leitende Klebstoffmasse erreicht wird. Dabei besteht die Gefahr, dass sich unter dem Halbleiterchip in der Klebstoffmasse Lunker bilden und sich Feuchtigkeitsreservoirs ansammeln, die zu einer Delamination des Halbleiterchips von der Chipmontageinsel führen können, indem entweder die Grenzschicht zwischen Oberseite der Chipmontageinsel und Klebstoffschicht oder zwischen Klebstoffschicht und Rückseite des Halbleiterchips delaminiert.
- Zur Verbesserung von derartigen Flachleiterstrukturen wird bisher der Flachleiterrahmen, insbesondere die Chipmontageinsel und die Oberseite der Innenflachleiter durch eine spezielle Abscheidung von rauen Beschichtungen mit Hilfe eines speziellen Platings oder durch Aufrauen der entsprechenden Oberflächen der Flachleiterstruktur oder durch physikalisch-chemische Verfahren, wie Plasmaätzen behandelt, so dass eine Verzahnung der Grenzflächen erreicht wird.
- Auch ein elektrolytisches Beschichten mit haftverbessernden Schichten auf der Basis von anorganischen und metallorganischen Verbindungen zeigt nicht die gewünschten Ergebnisse. Ebenfalls sind die bisherigen haftverbessernden Maßnahmen, wie ein Plasmaätzen oder ein Abscheiden von anorganischen oder metallischen Verbindungen äußerst teuer und liefern keine signifikante Verbesserung der Pressmassenhaftung sowie der Haftung der Halbleiterchips auf den Chipmontageflächen der Flachleiterstruktur.
- Aufgabe der Erfindung ist es, eine Flachleiterstruktur anzugeben, die eine verbesserte Haftung von Umhüllmaterialien und eine verbesserte Haftung des Halbleiterchips bzw. der Klebstoffmasse auf der Chipmontageinsel ermöglicht.
- Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- Erfindungsgemäß wird eine Flachleiterstruktur für ein Halbleiterbauteil geschaffen, wobei die Flachleiterstruktur Außenflachleiter für Außenanschlüsse außerhalb einer Kunststoffgehäusemasse und Innenflachleiter für elektrische Verbindungen innerhalb der Kunststoffgehäusemasse aufweist. Ferner weist die Flachleiterstruktur eine Chipmontageinsel aus Flachleitermaterial zum Aufbringen eines Halbleiterchips auf. Auf den Oberseiten der Chipmontageinsel und der Innenflachleiter sind unter Freilassung von Kontaktanschlussflächen der Innenflachleiter Nanoröhren angeordnet, die auf den Oberseiten verankert sind. Die Zwischenräume zwischen den Nanoröhren sind auf den Innenflachleitern mit Kunststoffgehäusemasse aufgefüllt, und in den Zwischenräumen zwischen den Nanoröhren auf der Chipmontageinsel ist eine Klebstoffmasse angeordnet, wobei die Klebstoffmasse und die Kunststoffgehäusemasse die Zwischenräume lunkerfrei auffüllen.
- Diese Flachleiterstruktur hat den Vorteil, dass die Haftungseigenschaften bzw. die Verzahnung zwischen Kunststoffgehäusemasse und Oberseiten der Innenflachleiter sowie die Verzahnung zwischen der Oberseite der Chipmontageinsel und der Klebstoffmasse deutlich verbessert wird. Diese Verbesserung beruht auf den Eigenschaften der Nanoröhren, die eine enge van der Waalsche-Bindung zu den metallischen Oberflächen eingehen. Ferner sind die Nanoröhren äußerst flexibel und können bei einem Durchmesser von wenigen Nanometern bis zu einigen Millimetern lang werden. Für die hier vorgesehene Anwendung auf Flachleiterstrukturen reicht jedoch bereits eine mittlere Länge der Nanoröhren von wenigen Mikrometern, um eine Verbesserung der Hafteigenschaften der Kunststoffgehäusemasse bzw. der Klebstoffmasse auf der Flachleiterstruktur zu erreichen.
- Dabei hilft auch die hohe Zugfestigkeit von Nanoröhren, die bei Kohlenstoff-Nanoröhren mit etwa 1011 Pa um mehrere Größenordnungen besser ist als bei Kunststoffen. Dadurch wird die Gefahr einer Delamination zwischen den Berührungsflächen der Klebstoffmasse und der Chipmontageinsel bzw. zwischen der Kunststoffgehäusemasse und den Innenflachleitern vermindert. Insbesondere bei hoher thermischer Belastung aufgrund unterschiedlicher Ausdehnungskoeffizienten der beteiligten Materialien bewirkt die hohe Zugfestigkeit der Nanoröhren gegenüber herkömmlichen Konstruktionen eine höhere Zugbelastbarkeit und damit eine größere Scherfestigkeit der haftvermittelnden Schichten. Da Kohlenstoff-Nanoröhren trotz ihrer Länge keine Korngrenzen aufweisen, ist ihre Verformbarkeit und Elastizität deutlich größer als bei herkömmlichen Materialien, so dass ein Aufbrechen oder eine Mikrorissbildung an Korngrenzen praktisch nicht möglich ist. Somit bilden die haftvermittelnden Nanoröhren biegefeste verformbare und elastische Anker, welche sowohl in der Kunststoffgehäusemasse als auch in der Klebstoffmasse sowie an den metallischen Oberflächen stabile Verankerungen bilden können.
- In einer bevorzugten Ausführungsform der Erfindung weisen die Innenflachleiter bzw. die Außenflachleiter und die Chipmontageinsel gleiche Materialdicken auf. Diese Eigenschaft ergibt sich im Prinzip aus der Flachleitertechnik bzw. Flachleiterstruktur, bei der sowohl die Innenflachleiter als auch die Chipmontageinsel aus dem gleichen Kupferblech, das den Flachleiterrahmen bildet, gestanzt werden. Jedoch ist es möglich, die Chipmontageinsel durch entsprechende Kühlplatten zu verstärken, so dass die Gesamtmaterialdicke der Chipmontageinsel durchaus von der Materialstärke der Flachleiter abweichen kann. Dieses ist jedoch nicht der Fall bei oberflächenmontierbaren Halbleiterbauteilen auf einem Flachleiterrahmen, da die Außenseite der Chipmontageinsel, die nicht von dem Halbleiterchip oder von Kunststoffgehäusemasse bedeckt ist, gleichzeitig als oberflächenmontierbarer Außenanschluss dient.
- In einer weiteren Ausführungsform der Erfindung ist die Flachleiterstruktur mehrlagig und weist auf einer Basisstruktur aus einer Kupferlegierung Metalllagen von mindestens einem der Metalle Nickel, Eisen, Molybdän, Kobalt oder Legierungen derselben auf. Diese Metalllagen haben den Vorteil, dass sie Metalle aufweisen, die als Katalysator zur Bildung von Kohlenstoff-Nanoröhren dienen. Somit kann eine weitere Lage auf einer derartigen Metalllage Kohlenstoff-Nanoröhren aufweisen, die sich aus Keimen von Kohlenstoff-Nanoröhren gebildet haben. Diese zweilagige Schicht auf einer Flachleiterstruktur aus einer Metalllage aus Katalysatormetall und einer Lage aus Kohlenstoff-Nanoröhren hat den Vorteil, dass sie sich mit den Grenzflächen der Kunststoffgehäusemasse bzw. mit der Klebstoffmasse unter dem Halbleiterchip eng verzahnen kann.
- Die Kohlenstoff-Nanoröhren auf der Flachleiterstruktur weisen einen Durchmesser d in der Größenordnung von nm, vorzugsweise zwischen 1,2 nm ≤ d ≤ 300 nm auf. Dieser minimale Durchmesser ist es, der die hohe Flexibilität der Kohlenstoff-Nanoröhren bedingt. Ferner ist es möglich, bei der erfindungsgemäßen Struktur Kohlenstoff-Nanoröhren auf der Flachleiterstruktur mit einem Volumenanteil von ΔV zwischen 1 Vol.% ≤ ΔV ≤ 10 Vol.% Rest Kunststoffgehäusemasse bzw. Klebstoffmasse in Form von polymeren Kettenmolekülen aufzubringen. Diese Lage aus einer Mischung aus Kohlenstoff-Nanoröhren und polymeren Kettenmolekülen der beteiligten Kunststoffgehäusemasse bzw. Klebstoffmasse ergibt eine enge Verflechtung beider Strukturen, so dass eine haftverbessernde Wirkung insbesondere auf der Chipmontageinsel entsteht. Wie bereits oben erwähnt, weisen die Kohlenstoff-Nanoröhren vorzugsweise eine Länge l in der Größenordnung von einigen 50 nm ≤ l ≤ 3 mm auf. Jedoch ist für die hier geplante Anwendung eine mittlere Länge l der Kohlenstoff-Nanoröhren zwischen 0,1 μm ≤ l ≤ 20 μm von Vorteil. Für den erfindungsgemäßen Flachleiterrahmen können die Kohlenstoff-Nanoröhren auf der Flachleiterstruktur vorzugsweise orthogonal zu den Oberflächen ausgerichtet sein und bilden praktisch eine Kolumnarstruktur aus.
- Ein weitere Aspekt der Erfindung betrifft ein Halbleiterbauteil mit einer Flachleiterstruktur wie sie oben ausgeführt wurde. Dabei wird die Flachleiterstruktur als haftvermittelnde Komponente in dem Halbleiterbauteil zwischen Innenflachleitern und Kunststoffgehäusemasse zwischen Chipmontageinsel und Klebstoffschicht für den Halbleiterchip eingesetzt. Auf der Oberseite der Innenflachleiter ist jedoch ein Bereich für Kontaktanschlussflächen freigehalten, um eine stoffschlüssige metallische Verbindung von Bonddrähten mit den Innenflachleitern zu ermöglichen. Um dieses sicher zu gewährleisten, werden diese Bereiche der Oberseite der Innenflachleiter frei von Kohlenstoff-Nanoröhren gehalten. Jedoch ist es gegenüber dem Stand der Technik wünschenswert, dass im Bereich der leitfähigen Klebstoffmasse für den Halbleiterchip ebenfalls Nanoröhren vorgesehen werden, welche die Haftung der Halbleiterchips auf der Chipmontageinsel im Zusammenwirken mit der Klebstoffmasse verbessern.
- Ein Verfahren zur Herstellung einer Flachleiterstruktur weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein streifenförmiger Flachleiterrahmen, der eine Vielzahl von Halbleiterbauteilpositionen mit Außenflachleitern, Innenflachleitern und Chipmontageinseln aufweist, hergestellt. Anschließend werden selektiv Nanoröhrenkeime auf Oberflächen der Chipmontageinseln und der Innenflachleiter unter Freilassen von Kontaktanschlussflächen auf den Innenflachleitern aufgebracht. Danach erfolgt ein Züchten von kolumnar angeordneten Nanoröhren auf den Nanoröhrenkeimen.
- Anstelle von diskreten Nanoröhrenkeimen können auch Katalysatorschichten aufgebracht werden, die ein Wachsen von Nanoröhren beschleunigen. Dieses Verfahren hat den Vorteil, dass die Flachleiterstruktur mit relativ geringem Aufwand mit einer haftverbessernden Struktur auf ihren Oberseiten, insbesondere auf den Innenflachleitern und der Chipmontageinsel versehen werden kann. Ferner hat dieses Verfahren den Vorteil, dass eine enge Verzahnung zwischen Klebstoffmasse auf der Chipmontageinsel und den dort mit dem Verfahren bereits vorbereiteten oder vorhandenen Nanoröhren erfolgen kann.
- Beim selektiven Aufbringen von Nanoröhrenkeimen auf die Oberflächen der Innenflachleiter und der Chipmontageinseln können die übrigen Oberflächen des Flachleiterrahmens mit einer Schutzschicht bedeckt werden, um zu vermeiden, dass der Flachleiterrahmen rundherum mit Nanoröhren beschichtet wird. Als Nanoröhrenkeime werden selektiv Fullerene auf den ungeschützten Oberflächen abgeschieden. Diese Fullerene sind ringförmig aneinander gelagerte Kohlenstoffatome, wobei in jedem Ring sechs Atome entsprechend dem so genannten Kekülé-Ring angeordnet sind und eine kugelförmige Oberfläche bilden. Diese kugelförmige Oberfläche kann als Keimzelle für kolumnar wachsende zylindrische Nanoröhren eingesetzt werden.
- In einer bevorzugten Durchführung des Verfahrens wird vor dem selektiven Aufbringen der Nanoröhrenkeime auf die Oberflächen der Flachleiterstruktur eine Lage aus Katalysatormaterial, vorzugsweise eine Lage, die eines der Metalle Nickel, Eisen, Molybdän, Kobalt oder Legierungen derselben aufweist. Die Vorteile dieser Metalllagen wurden bereits oben diskutiert, so dass sich eine Wiederholung erübrigt.
- Weiterhin ist es auch möglich, zur Herstellung einer Schicht mit Kohlenstoff-Nanoröhren auf die Flachleiterstruktur Katalysatormetall mit einer Lösung von Kohlenstoff-Nanoröhrenkeimen und mit Oligomeren eines Kunststoffharzes aufzubringen. Diese können anschließend durch thermische Behandlung der Lösung Kohlenstoff-Nanoröhren und polymere Kettenmoleküle des Kunstharzes bilden.
- Ein Verfahren zur Herstellung von Halbleiterbauteilen mit einer Flachleiterstruktur weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein streifenförmiger Flachleiterrahmen mit einer Vielzahl von Halbleiterbauteilpositionen, die Außenflachleiter, Innenflachleiter und Chipmontageinseln aufweisen, hergestellt. Anschließend wird ein selektives Aufbringen von Nanoröhrenkeimen auf Oberflächen der Chipmontageinseln und der Innenflachleiter unter Freilassen von Kontaktanschlussflächen auf den Innenflachleitern durchgeführt. Danach werden kolumnar angeordnete Nanoröhren auf den Nanoröhrenkeimen gezüchtet. Anschließend wird eine Klebstoffmasse auf die Chipmontageinsel der Halbleiterbauteilpositionen aufgebracht. Danach werden Halbleiterchips auf die Klebstoffmasse auf den Chipmontageinseln in den Halbleiterbauteilpositionen angeordnet.
- Schließlich werden elektrische Verbindungen zwischen den Halbleiterchips und den Kontaktanschlussflächen der Innenflachleiter hergestellt. Danach werden die Halbleiterchips und die elektrischen Verbindungen sowie die Innenflachleiter in eine Kunststoffgehäusemasse eingebracht. Dabei können die Unterseiten der Chipmontageinsel und der Innenflachleiter als oberflächenmontierbare Außenkontakte dienen, wobei die Innenflachleiter nun von außen betrachtet Außenflachleiter sind. Dabei erfolgt das Einbetten des Halbleiterchips und der elektrischen Verbindungen in die Kunststoffgehäusemasse und das Aufbringen der Kunststoffgehäusemasse auf die Oberflächen der Innenflachleiter mittels Dispenstechnik oder mittels Spritzgusstechnik.
- Zusammenfassend ist festzustellen, dass erfindungsgemäß auf eine Flachleiterstruktur Nanoröhrchen aufgebracht werden, wobei dieses durch selektives Aufwachsen an entsprechenden Nanoröhrenkeimen erfolgt. Die Nanoröhren-Keimdichte bzw. der Abstand zwischen den Nanoröhrenkeimen ist dabei so gewählt, dass die Kunststoffgehäusemasse bzw. die Klebstoffmasse lunkerfrei in die Zwischenräume eindringen kann. Dabei kommt es zu einer deutlichen Vergrößerung der benetzbaren Oberfläche und somit auch zu einer verbesserten Haftung der Kunststoffgehäusemasse bzw. der Klebstoffmasse mit der Flachleiterstruktur.
- Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
-
1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil mit Flachleiterstruktur gemäß einer Ausführungsform der Erfindung; -
2 zeigt eine schematische Draufsicht auf eine Oberseite einer Chipmontageinsel mit Nanoröhrenkeimen; -
3 zeigt schematisch ein perspektivisches Modell einer Kohlenstoff-Nanoröhre; -
4 zeigt einen schematischen Querschnitt durch eine Flachleiterstruktur gemäß einer Ausführungsform der Erfindung nach Aufbringen bzw. Züchten von Nanoröhren aus den Nanoröhrenkeimen gemäß2 ; -
5 zeigt einen schematischen Querschnitt durch eine Flachleiterstruktur gemäß4 nach Freilegen von Kontaktanschlussflächen auf den Oberseiten der Innenflachleiter; -
6 zeigt einen schematischen Querschnitt durch die Flachleiterstruktur gemäß5 nach Aufbringen einer Klebstoffmasse; -
7 zeigt einen schematischen Querschnitt durch die Flachleiterstruktur gemäß6 nach Aufbringen eines Halbleiterchips; -
8 zeigt einen schematischen Querschnitt durch die Flachleiterstruktur gemäß7 nach dem Herstellen elektrischer Verbindungen und vor dem Einbetten der Flachleiterstruktur in eine Kunststoffgehäusemasse. -
1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil1 mit Flachleiterstruktur16 gemäß einer Ausführungsform der Erfindung. Dieses Halbleiterbauteil1 ba siert auf der Flachleiterstruktur16 als Schaltungsträger, wobei die Flachleiterstruktur16 eine Chipmontageinsel7 aufweist und Innenflachleiter5 besitzt, die gleichzeitig mit ihren Außenflächen Außenflachleiter2 bilden. Diese Flachleiterstruktur16 des in1 gezeigten Halbleiterbauteils1 ermöglicht eine Oberflächenmontage, da die Unterseite19 des Halbleiterbauteils1 oberflächenmontierbare Unterseiten der Außenflachleiter2 und der Chipmontageinsel7 aufweist. Die Chipmontageinsel7 trägt einen Halbleiterchip9 , während die Innenflachleiter5 Kontaktanschlussflächen11 aufweisen, die über Bonddrähte20 als elektrische Verbindungen6 mit entsprechenden Kontaktflächen21 der Oberseite22 des Halbleiterchips9 elektrisch verbunden sind. - Die Oberseiten
10 der Chipmontageinsel7 und der Innenflachleiter5 weisen orthogonal zu den Oberseiten10 angeordnete Nanoröhren12 auf, in deren Zwischenräumen (13 ,14 ) einerseits eine Kunststoffgehäusemasse4 auf den Innenflachleitern5 angeordnet ist und andererseits eine Klebstoffmasse15 in den Zwischenräumen14 auf der Chipmontageinsel7 vorhanden ist. Dabei unterstützen die Nanoröhren12 das Fixieren der Klebstoffmasse15 auf der Chipmontageinsel7 und das Befestigen des Halbleiterchips9 auf der Klebstoffmasse15 . - Durch die Nanoröhren
12 wird einerseits die adhäsive Fläche vergrößert und andererseits dienen die Nanoröhren12 der Verankerung der Klebstoffmasse15 sowohl auf der Rückseite23 des Halbleiterchips1 als auch auf der Oberseite10 der Chipmontagefläche7 . Um eine elektrische Leitfähigkeit zwischen der Rückseite23 des Halbleiterchips1 und der Chipmontageinsel7 zu erwirken, ist die Klebstoffmasse15 zusätzlich mit elektrisch leitenden Partikeln gefüllt. Auch die Oberseiten10 der Innenflachleiter5 sind mit Nanoröhren12 ausgestat tet, wobei die Zwischenräume13 zwischen den Nanoröhren12 durch die Kunststoffgehäusemasse4 aufgefüllt sind. Dazu ist der Abstand zwischen den Nanoröhren12 geeignet groß gewählt, um zu gewährleisten, dass die Zwischenräume (13 ,14 ) zwischen den Nanoröhren12 vollständig von Kunststoffgehäusemasse4 bzw. Klebstoffmasse15 aufgefüllt werden können. - Ein derartiges Halbleiterbauteil mit der erfindungsgemäßen Flachleiterstruktur
16 hat den Vorteil, dass durch die Nanoröhren12 auf den Oberflächen10 der Innenflachleiter5 und der Chipmontageinsel7 eine Delamination zwischen Kunststoffgehäusemasse4 und Innenflachleitern5 sowie zwischen Chipmontageinsel7 und Klebstoffmasse15 praktisch vermieden wird. Das gleiche gilt für die Grenzschicht zwischen der Rückseite23 des Halbleiterchips9 und der Klebstoffmasse15 . - Die
2 bis8 zeigen einzelne Komponenten von Fertigungsschritten zur Herstellung eines Halbleiterbauteils1 gemäß1 . -
2 zeigt eine schematische Draufsicht auf eine Oberseite10 einer Chipmontageinsel7 mit Nanoröhrenkeimen18 . Die Nanoröhrenkeime18 sind vorzugsweise Fullerene, die zusammen oder nacheinander mit einer Katalysatormetalllage aus Nickel, Eisen, Molybdän, Kobalt oder Legierungen derselben aufgebracht werden. Dabei sind die Nanoröhrenkeime18 statistisch auf der Oberseite10 der Chipinsel7 verteilt. -
3 zeigt schematisch ein perspektivisches Modell einer Kohlenstoff-Nanoröhre12 . Derartige Nanoröhren12 können einlagig oder mehrlagig sein, wobei die mehrlagige Nanoröhre dadurch entsteht, dass Nanoröhren von unterschiedlichem Durchmesser ineinander geschachtelt sind. Der Durchmesser d derar tiger Nanoröhren liegt zwischen 1,2 nm ≤ d ≤ 300 nm und der Volumenanteil ΔV der Kohlenstoff-Nanoröhren12 auf der in4 gezeigten Flachleiterstruktur liegt bei 1 Vol.% ≤ ΔV ≤ 10 Vol.%. - Das bedeutet, dass die Zwischenräume zwischen den Nanoröhren
12 groß genug sind, um sie mit Kunststoffgehäusemasse bzw. mit Klebstoffmasse lunkerfrei aufzufüllen. Die Kohlenstoffatome C der in3 gezeigten Nanoröhre sind hexagonal zueinander angeordnet und bilden sogenannte Kekülé-Ringe, wobei jeweils sechs Kohlenstoffatome C einen Ring bilden. Diese hexagonalen Ringe bilden einen Hohlzylinder, der dem Durchmesser der Nanoröhre12 entspricht. Die Länge l derartiger Nanoröhren liegt zwischen 50 nm ≤ l ≤ 3 mm. Jedoch für die erfindungsgemäße Verwendung der Nanoröhren12 zur Verbesserung der Haftvermittlung zwischen Innenflachleitern und Kunststoffgehäusemasse bzw. Chipmontageinsel und Klebstoffschicht wird eine mittlere Länge l der Nanoröhren12 von 100 nm ≤ l ≤ 20 μm bevorzugt. -
4 zeigt einen schematischen Querschnitt durch eine Flachleiterstruktur16 gemäß einer Ausführungsform der Erfindung nach Aufbringen bzw. Züchten von Nanoröhren12 aus den Nanoröhrenkeimen18 , die in2 gezeigt sind, auf den inneren Oberseiten10 der Innenflachleiter5 und der Chipmontageinsel7 . Bei dieser Ausführungsform der Erfindung einer Flachleiterstruktur16 weist das Flachleitermaterial8 sowohl für die Chipmontageinsel7 als auch für die Innenflachleiter5 eine gleiche Materialdicke D auf. - Die Flachleiterstruktur
16 gehört zu einem Flachleiterrahmen17 , von dem in4 lediglich eine einzelne Halbleiterbauteilposition gezeigt wird. Diese Halbleiterbauteilposition weist im Zentrum die Chipmontageinsel7 und an den Rändern die Außenanschlüsse3 in Form von Außenflachleitern2 auf. Die äquidistante Beabstandung der Nanoröhren12 auf den Oberseiten10 der Chipmontageinsel7 und der Innenflachleiter5 ist nur eine schematische Darstellung, zumal die Abstände und Zwischenräume14 auf der Chipmontageinsel7 und die Zwischenräume13 auf den Innenflachleitern5 variieren. -
5 zeigt einen schematischen Querschnitt durch eine Flachleiterstruktur16 gemäß4 nach Freilegen von Kontaktanschlussflächen11 auf den Oberseiten10 der Innenflachleiter5 . Die Innenflachleiter5 tragen derartige Kontaktanschlussflächen11 , um die Innenflachleiter5 und somit auch die Außenflachleiter2 elektrisch mit entsprechenden Kontaktflächen auf der Oberseite von Halbleiterchips verbinden zu können. Um eine ausreichende Bondfähigkeit zu gewährleisten, werden deshalb, wie es5 zeigt, diese Bereiche der Innenflachleiter5 von Nanoröhren12 und Nanoröhrenkeimen freigelegt oder freigehalten, wobei der übrige Aufbau der Flachleiterstruktur16 mit der in4 gezeigten Struktur identisch ist. -
6 zeigt einen schematischen Querschnitt durch die Flachleiterstruktur16 gemäß5 nach Aufbringen einer Klebstoffmasse15 . Diese Klebstoffmasse15 wird nur im Bereich der Chipmontageinsel7 aufgebracht, um anschließend einen Halbleiterchip in diesem Bereich zu fixieren. Das selektive Aufbringen der Klebstoffmasse15 kann durch Dispensen erfolgen, wobei die Zwischenräume14 zwischen den Nanoröhren12 mit Klebstoffmasse15 aufgefüllt werden. Dabei kann das Aufbringen der Klebstoffmasse15 durch entsprechende Kapillarwirkung von dicht gepackten Nanoröhren12 unterstützt werden. -
7 zeigt einen schematischen Querschnitt durch die Flachleiterstruktur16 gemäß6 nach Aufbringen eines Halbleiterchips9 . Dieser Halbleiterchip9 wird mit seiner Rückseite23 auf die Klebstoffmasse15 aufgebracht, die mit entsprechend leitenden Partikeln gefüllt ist, so dass die Rückseite23 des Halbleiterchips9 elektrisch mit der Chipmontageinsel7 verbunden ist. Die Oberseite22 des Halbleiterchips9 weist Kontaktflächen21 auf, die mit den integrierten Schaltungen auf der Oberseite22 des Halbleiterchips9 in Verbindung stehen und noch keine elektrische Verbindung zu den Kontaktanschlussflächen11 auf den Innenflachleitern5 der Flachleiterstruktur16 aufweisen. Diese elektrische Verbindung erfolgt mit der nachfolgenden Figur. -
8 zeigt einen schematischen Querschnitt durch die Halbleiterstruktur16 gemäß7 nach dem Herstellen elektrischer Verbindungen6 und vor dem Einbetten der Flachleiterstruktur16 in eine Kunststoffgehäusemasse zu einem oberflächenmontierbaren Halbleiterbauteil. Nach dem Anbringen von Bonddrähten20 unter Verbinden der Kontaktflächen21 auf der aktiven Oberseite22 des Halbleiterchips9 mit den Kontaktanschlussflächen11 auf den Innenflachleitern5 ist der elektrische Aufbau eines Halbleiterbauteils in einer Halbleiterbauteilposition des Flachleiterrahmens vollendet, so dass lediglich noch ein Dispensen oder Spritzgießen der Kunststoffgehäusemasse, wie sie in1 gezeigt wird, und ein Ausstanzen des Halbleiterbauteils aus dem Flachleiterrahmen erfolgen muss. -
- 1
- Halbleiterbauteil
- 2
- Außenflachleiter
- 3
- Außenanschluss
- 4
- Kunststoffgehäusemasse
- 5
- Innenflachleiter
- 6
- elektrische Verbindung
- 7
- Chipmontageinsel
- 8
- Flachleitermaterial
- 9
- Halbleiterchip
- 10
- Oberseite der Chipmontageinsel und der
- Innenflachleiter
- 11
- Kontaktanschlussfläche
- 12
- Nanoröhren
- 13
- Zwischenraum zwischen Nanoröhren auf
- Innenflachleitern
- 14
- Zwischenraum zwischen Nanoröhren auf
- Chipmontageinseln
- 15
- Klebstoffmasse
- 16
- Flachleiterstruktur
- 17
- Flachleiterrahmen
- 18
- Nanoröhrenkeime
- 19
- Unterseite des Halbleiterbauteils
- 20
- Bonddraht
- 21
- Kontaktfläche
- 22
- Oberseite des Halbleiterchips
- 23
- Rückseite des Halbleiterchips
- D
- Materialdicke
- d
- Durchmesser der Nanoröhren
- C
- Kohlenstoffatom
- l
- Länge
Claims (18)
- Flachleiterstruktur für ein Halbleiterbauteil (
1 ) mit Außenflachleitern (2 ) für Außenanschlüsse (3 ) außerhalb einer Kunststoffgehäusemasse (4 ) und Innenflachleitern (5 ) für elektrische Verbindungen (6 ) innerhalb der Kunststoffgehäusemasse (4 ) und mit einer Chipmontageinsel (7 ) aus Flachleitermaterial (8 ) zum Aufbringen eines Halbleiterchips (9 ), wobei die Oberseiten (10 ) der Chipmontageinsel (7 ) und der Innenflachleiter (5 ) unter Freilassung von Kontaktanschlussflächen (11 ) Nanoröhren (12 ) aufweisen, die auf den Oberseiten (10 ) verankert sind, wobei in den Zwischenräumen (13 ) zwischen den Nanoröhren (12 ) auf den Innenflachleitern (5 ) die Kunststoffgehäusemasse (4 ) und in den Zwischenräumen (14 ) zwischen den Nanoröhren (12 ) auf der Chipmontageinsel (7 ) eine Klebstoffmasse (15 ) angeordnet sind, und wobei die Klebstoffmasse (15 ) und die Kunststoffgehäusemasse (4 ) die Zwischenräume (13 ,14 ) lunkerfrei auffüllen. - Flachleiterstruktur nach Anspruch 1, dadurch gekennzeichnet, dass die Innenflachleiter (
5 ), die Außenflachleiter (2 ) und die Chipmontageinsel (7 ) gleiche Materialdicken (D) aufweisen. - Flachleiterstruktur nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Flachleiterstruktur (
16 ) mehrlagig ist und auf einer Basisstruktur aus einer Kupferlegierung Metalllagen von mindestens einem der Metalle Nickel, Eisen, Molybdän, Kobalt oder Legierungen derselben aufweist. - Flachleiterstruktur nach Anspruch 3, dadurch gekennzeichnet, dass die Flachleiterstruktur (
16 ) auf der Basisstruktur eine Lage aus einer Mischung von Kohlenstoff-Nanoröhren (12 ) und polymeren Kettenmolekülen aufweist. - Flachleiterstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Flachleiterstruktur (
16 ) auf den Oberseiten (10 ) der Innenflachleiter (5 ) und der Chipmontageinsel (7 ) Kohlenstoff-Nanoröhren aufweist. - Flachleiterstruktur nach Anspruch 5, dadurch gekennzeichnet, dass die Kohlenstoff-Nanoröhren (
12 ) auf der Flachleiterstruktur (16 ) einen Durchmesser (d) in der Größenordnung von Nanometern, vorzugsweise zwischen 1,2 nm ≤ d ≤ 300 nm aufweisen. - Flachleiterstruktur nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass die Kohlenstoff-Nanoröhren (
12 ) auf der Flachleiterstruktur (16 ) einen Volumenanteil von ΔV zwischen 1 Vol.% ≤ ΔV ≤ 10 Vol.% Rest polymere Kettenmoleküle der Kunststoffgehäusemasse (4 ) oder der Klebstoffmasse (15 ) aufweisen. - Flachleiterstruktur nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass die Kohlenstoff-Nanoröhren (
12 ) eine Länge (l) in der Größenordnung von einigen 50 nm ≤ l ≤ 3 mm aufweisen. - Flachleiterstruktur nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Kohlenstoff-Nanoröhren (
12 ) der Flachleiterstruktur (16 ) eine nahezu orthogonal zu den Oberflächen (10 ) ausgerichtete Kolumnarstruktur aufweisen. - Halbleiterbauteil mit einer Flachleiterstruktur gemäß einem der vorhergehenden Ansprüche.
- Verwendung der Flachleiterstruktur (
16 ) nach einem der Ansprüche 1 bis 9 als haftvermittelnde Komponente in Halbleiterbauteilen (1 ) zwischen Innenflachleitern (5 ) und Kunststoffgehäusemasse (4 ) und zwischen Chipmontageinsel (7 ) und Klebstoffschicht (15 ) für den Halbleiterchip (9 ). - Verfahren zur Herstellung einer Flachleiterstruktur (
16 ), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines streifenförmigen Flachleiterrahmens (17 ) mit einer Vielzahl von Halbleiterbauteilpositionen, die Außenflachleiter (2 ), Innenflachleiter (5 ) und Chipmontageinseln (7 ) aufweisen; – selektives Aufbringen von Nanoröhrenkeimen (18 ) auf Oberflächen (10 ) der Chipmontageinseln (7 ) und der Innenflachleiter (5 ) unter Freilassen von Kontaktanschlussflächen (11 ) auf den Innenflachleitern (5 ) und – Züchten von kolumnar angeordneten Nanoröhren (12 ) auf den Nanoröhrenkeimen (18 ). - Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass zum selektiven Aufbringen von Nanoröhrenkeimen (
18 ) auf die Oberflächen (10 ) der Innenflachleiter (5 ) und der Chipmontageinseln (7 ) die übrigen Oberflächen des Flachleiterrahmens (17 ) mit einer Schutzschicht bedeckt werden. - Verfahren nach Anspruch 12 oder Anspruch 13, dadurch gekennzeichnet, dass zum selektiven Aufbringen von Nanoröhrenkeimen (
18 ) Fullerene auf den ungeschützten Oberflächen (10 ) abgeschieden werden. - Verfahren nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass vor dem selektiven Aufbringen der Nanoröhrenkeime (
18 ) auf die Oberflächen (10 ) der Flachleiterstruktur (16 ) eine Lage aus Katalysatormaterial, vorzugsweise eine Lage, die eines der Metalle Nickel, Eisen, Molybdän, Kobalt oder Legierungen derselben aufweist, aufgebracht wird. - Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass auf die Flachleiterstruktur (
16 ) mit einer Schicht aus Katalysatormetall eine Lösung mit Kohlenstoff-Nanoröhrenkeimen (18 ) und mit Oligomeren eines Kunstharzes aufgebracht wird, die anschließend unter thermischer Behandlung der Lösung Kohlenstoff-Nanoröhren (12 ) und polymere Kettenmoleküle des Kunstharzes bildet. - Verfahren zur Herstellung von Halbleiterbauteilen (
1 ) mit einer Flachleiterstruktur (16 ), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines streifenförmigen Flachleiterrahmens (17 ) mit einer Vielzahl von Halbleiterbauteilpositionen, die Außenflachleiter (2 ), Innenflachleiter (5 ) und Chipmontageinseln (7 ) aufweisen; – selektives Aufbringen von Nanoröhrenkeimen (18 ) auf Oberflächen (10 ) der Innenflachleiter (5 ) und der Chipmontageinseln (7 ) unter Freilassen von Kontaktanschlussflächen (11 ) auf den Innenflachleitern (5 ); – Züchten von kolumnar angeordneten Nanoröhren (12 ) auf den Nanoröhrenkeimen (18 ); – Aufbringen einer Klebstoffmasse (15 ) auf die Chipmontageinseln (7 ) der Halbleiterbauteilpositionen; – Aufbringen von Halbleiterchips (9 ) auf die Klebstoffmasse (15 ) auf den Chipmontageinseln (7 ) in den Halbleiterbauteilpositionen; – Herstellen elektrischer Verbindungen (6 ) zwischen den Halbleiterchips (9 ) und den Kontaktanschlussflächen (11 ) der Innenflachleiter (5 ); – Einbetten der Halbleiterchips (9 ) und der elektrischen Verbindungen (6 ) sowie der Innenflachleiter (5 ) in eine Kunststoffgehäusemasse (4 ). - Verfahren nach Anspruch 17, dadurch gekennzeichnet, dass das Einbetten des Halbleiterchips (
9 ) und der elektrischen Verbindungen (6 ) in die Kunststoffgehäusemasse (4 ) und das Aufbringen der Kunststoffgehäusemasse (4 ) auf die Oberflächen (10 ) der Innenflachleiter (5 ) mittels Spritzgusstechnik erfolgt.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005020453A DE102005020453B4 (de) | 2005-04-29 | 2005-04-29 | Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils |
PCT/DE2006/000722 WO2006116969A1 (de) | 2005-04-29 | 2006-04-25 | Flachleiterstruktur für ein halbleiterbauteil und verfahren zur herstellung derselben |
US11/927,239 US7589403B2 (en) | 2005-04-29 | 2007-10-29 | Lead structure for a semiconductor component and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102005020453A DE102005020453B4 (de) | 2005-04-29 | 2005-04-29 | Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102005020453A1 true DE102005020453A1 (de) | 2006-11-09 |
DE102005020453B4 DE102005020453B4 (de) | 2009-07-02 |
Family
ID=36720303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102005020453A Expired - Fee Related DE102005020453B4 (de) | 2005-04-29 | 2005-04-29 | Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils |
Country Status (3)
Country | Link |
---|---|
US (1) | US7589403B2 (de) |
DE (1) | DE102005020453B4 (de) |
WO (1) | WO2006116969A1 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4744360B2 (ja) * | 2006-05-22 | 2011-08-10 | 富士通株式会社 | 半導体装置 |
US20090315159A1 (en) * | 2008-06-20 | 2009-12-24 | Donald Charles Abbott | Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same |
US8753924B2 (en) * | 2012-03-08 | 2014-06-17 | Texas Instruments Incorporated | Grown carbon nanotube die attach structures, articles, devices, and processes for making them |
US11325828B2 (en) * | 2013-02-22 | 2022-05-10 | Vibrant Composites Inc. | High-volume millimeter scale manufacturing |
JP6278297B2 (ja) * | 2013-07-24 | 2018-02-14 | 株式会社日立製作所 | 接合構造およびそれを用いた半導体装置 |
US8912637B1 (en) * | 2013-09-23 | 2014-12-16 | Texas Instruments Incorporated | Self-adhesive die |
US20160106004A1 (en) * | 2014-10-13 | 2016-04-14 | Ntherma Corporation | Carbon nanotubes disposed on metal substrates with one or more cavities |
WO2018026592A1 (en) * | 2016-08-03 | 2018-02-08 | Soliduv, Inc. | Strain-tolerant die attach with improved thermal conductivity, and method of fabrication |
EP3624182B1 (de) * | 2018-09-12 | 2022-04-20 | Infineon Technologies AG | Leistungshalbleitermodulanordnung, substratanordnung und verfahren zur herstellung davon |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997012397A1 (en) * | 1995-09-27 | 1997-04-03 | Texas Instruments Incorporated | Microelectronic assemblies including z-axis conductive films |
DE10206818A1 (de) * | 2002-02-18 | 2003-08-28 | Infineon Technologies Ag | Elektronisches Bauteil mit Klebstoffschicht und Verfahren zur Herstellung derselben |
DE10221503A1 (de) * | 2002-05-14 | 2003-11-27 | Infineon Technologies Ag | Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand |
EP1411549A1 (de) * | 2002-10-18 | 2004-04-21 | Semikron Elektronik GmbH Patentabteilung | Leistungshalbleitermodul mit elektrisch leitenden Kohlenstoffnanoröhrchen |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5554569A (en) | 1994-06-06 | 1996-09-10 | Motorola, Inc. | Method and apparatus for improving interfacial adhesion between a polymer and a metal |
AU2762699A (en) * | 1998-02-12 | 1999-08-30 | Board Of Trustees Of Michigan State University | Micro-fastening system and method of manufacture |
DE10124047B4 (de) * | 2001-05-16 | 2006-12-14 | Infineon Technologies Ag | Verfahren zur Herstellung elektronischer Bauteile mit Halbleiterchips und Systemträger |
US6891724B2 (en) * | 2002-06-12 | 2005-05-10 | Intel Corporation | Increasing thermal conductivity of thermal interface using carbon nanotubes and CVD |
US7316061B2 (en) * | 2003-02-03 | 2008-01-08 | Intel Corporation | Packaging of integrated circuits with carbon nano-tube arrays to enhance heat dissipation through a thermal interface |
US7056409B2 (en) * | 2003-04-17 | 2006-06-06 | Nanosys, Inc. | Structures, systems and methods for joining articles and materials and uses therefor |
DE102004048201B4 (de) | 2004-09-30 | 2009-05-20 | Infineon Technologies Ag | Halbleiterbauteil mit Haftvermittlerschicht, sowie Verfahren zu deren Herstellung |
DE102004054598A1 (de) | 2004-11-11 | 2006-05-24 | Infineon Technologies Ag | Halbleiterbauteil mit mindestens einem Halbleiterchip und Abdeckmasse und Verfahren zur Herstellung desselben |
US7553681B2 (en) * | 2006-03-24 | 2009-06-30 | Intel Corporation | Carbon nanotube-based stress sensor |
-
2005
- 2005-04-29 DE DE102005020453A patent/DE102005020453B4/de not_active Expired - Fee Related
-
2006
- 2006-04-25 WO PCT/DE2006/000722 patent/WO2006116969A1/de active Application Filing
-
2007
- 2007-10-29 US US11/927,239 patent/US7589403B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997012397A1 (en) * | 1995-09-27 | 1997-04-03 | Texas Instruments Incorporated | Microelectronic assemblies including z-axis conductive films |
DE10206818A1 (de) * | 2002-02-18 | 2003-08-28 | Infineon Technologies Ag | Elektronisches Bauteil mit Klebstoffschicht und Verfahren zur Herstellung derselben |
DE10221503A1 (de) * | 2002-05-14 | 2003-11-27 | Infineon Technologies Ag | Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand |
EP1411549A1 (de) * | 2002-10-18 | 2004-04-21 | Semikron Elektronik GmbH Patentabteilung | Leistungshalbleitermodul mit elektrisch leitenden Kohlenstoffnanoröhrchen |
Also Published As
Publication number | Publication date |
---|---|
US7589403B2 (en) | 2009-09-15 |
DE102005020453B4 (de) | 2009-07-02 |
US20080224301A1 (en) | 2008-09-18 |
WO2006116969A1 (de) | 2006-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005020453B4 (de) | Halbleiterbauteil mit einer Flachleiterstruktur und Verfahren zur Herstellung einer Flachleiterstruktur und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE10333841B4 (de) | Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils | |
DE102008028072B4 (de) | Verfahren zum Herstellen von Halbleitervorrichtungen | |
DE102013208818B4 (de) | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls | |
DE102006052202B3 (de) | Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102005047856A1 (de) | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten | |
DE112006001048T5 (de) | Schaltungsteil, Herstellungsverfahren für Schaltungsteile, Halbleiterbauelement, und Oberflächenlaminatanordnung für ein Schaltungsteil | |
DE102005061248A1 (de) | Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten | |
DE102016114463B4 (de) | Die-befestigungsverfahren und halbleiterbauelemente, die auf der grundlage solcher verfahren hergestellt werden | |
DE102011113781B4 (de) | Verfahren zur Herstellung einer Vorrichtung | |
WO2006034696A2 (de) | Schicht zwischen grenzflächen unterschiedlicher komponenten in halbleiterbauteilen, sowie verfahren zu deren herstellung | |
DE10144704B4 (de) | Verfahren zum Verbinden eines Bauelements mit einem Träger | |
DE102013100339B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements und flexible Schichtstruktur | |
EP2041783A2 (de) | Modul mit flachem aufbau und verfahren zur bestückung | |
DE102016124270A1 (de) | Halbleiter-package und verfahren zum fertigen eines halbleiter-package | |
DE10223738B4 (de) | Verfahren zur Verbindung integrierter Schaltungen | |
DE102012113012B4 (de) | Verfahren zum Herstellen einer elektronischen Vorrichtung | |
EP1595287B1 (de) | Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben | |
DE102013103351B4 (de) | Elektronikmodul | |
DE102012100231B4 (de) | Halbleiterchip | |
DE102006017115B4 (de) | Halbleiterbauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung | |
WO2022012903A1 (de) | Verbindungselement, verfahren zum herstellen eines verbindungselements, anordnung umfassend ein verbindungselement und zwei damit verbundene bauteile sowie verfahren zum verbinden zweier bauteile mit einem verbindungselement | |
DE102011053856A1 (de) | Verfahren und System zum Minimieren der Trägerbelastung einer Halbleitervorrichtung | |
DE102009012522A1 (de) | Halbleiteranordnung und Herstellungsverfahren | |
WO2006050709A1 (de) | Halbleiterbauteil mit mindestens einem halbleiterchip und abdeckmasse und verfahren zur herstellung desselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |