DE102005041358A1 - Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung - Google Patents

Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102005041358A1
DE102005041358A1 DE102005041358A DE102005041358A DE102005041358A1 DE 102005041358 A1 DE102005041358 A1 DE 102005041358A1 DE 102005041358 A DE102005041358 A DE 102005041358A DE 102005041358 A DE102005041358 A DE 102005041358A DE 102005041358 A1 DE102005041358 A1 DE 102005041358A1
Authority
DE
Germany
Prior art keywords
potential
field plate
trench
diode
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005041358A
Other languages
English (en)
Other versions
DE102005041358B4 (de
Inventor
Franz Dr. Hirler
Walter Dr. Rieger
Thorsten Dr. Meyer
Wolfgang Dr. Klein
Frank Dr. Pfirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102005041358A priority Critical patent/DE102005041358B4/de
Priority to US11/469,011 priority patent/US20070138544A1/en
Publication of DE102005041358A1 publication Critical patent/DE102005041358A1/de
Priority to US12/349,952 priority patent/US7893486B2/en
Priority to US12/984,253 priority patent/US8334564B2/en
Application granted granted Critical
Publication of DE102005041358B4 publication Critical patent/DE102005041358B4/de
Priority to US13/717,126 priority patent/US8759905B2/en
Priority to US14/296,665 priority patent/US9171841B2/en
Priority to US14/882,851 priority patent/US9373700B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Feldplatten-Trenchtransistor (1) weist einen Halbleiterkörper (2) auf, in dem eine Trenchstruktur (3) sowie eine in die Trenchstruktur (3) eingebettete Elektrodenstruktur (4) vorgesehen sind, wobei die Elektrodenstruktur (4) durch eine Isolationsstruktur (5) gegenüber dem Halbleiterkörper (2) elektrisch isoliert ist und eine Gateelektrodenstruktur (6) sowie eine unterhalb und/oder neben der Gateelektrodenstruktur (6) angeordnete und von dieser elektrisch isolierte Feldelektrodenstruktur (7) aufweist. Der Feldplatten-Trenchtransistor (1) weist einen in und/oder auf dem Halbleiterkörper (2) vorgesehenen Spannungsteiler (15) auf, der mit der Feldelektrodenstruktur (7) elektrisch verbunden ist oder in diese integriert ist, wobei der Spannungsteiler (15) so ausgestaltet ist, dass die Feldelektrodenstruktur (7) auf ein zwischen Source- und Drainpotenzial liegendes Potenzial gesetzt wird.

Description

  • Die Erfindung betrifft einen Feldplatten-Trenchtransistor sowie ein Verfahren zu dessen Herstellung.
  • In 1 ist ein Ausschnitt eines herkömmlichen Feldplatten-Trenchtransistors, auf den sich die Erfindung insbesondere bezieht, in Querschnittsdarstellung gezeigt:
    Ein Feldplatten-Trenchtransistor (im Folgenden auch als "Trenchtransistor" bezeichnet) 1 weist einen Halbleiterkörper 2 auf, in dem ein Trenchstruktur 3 sowie eine in die Trenchstruktur eingebettete Elektrodenstruktur 4 vorgesehen sind. Innerhalb des Halbleiterkörpers 2 sind ein Zellenfeldbereich (zu sehen) sowie ein Randbereich (nicht zu sehen) vorgesehen. Der zwischen den Trenches der Trenchstruktur 3 befindliche Teil des Halbleiterkörpers 2 wird auch als "Mesastruktur" bezeichnet. Die Elektrodenstruktur 4 ist mittels einer Isolationsstruktur 5 gegenüber dem Halbleiterkörper 2 elektrisch isoliert und weist eine Gateelektrodenstruktur 6 sowie eine unterhalb dieser angeordneten und von dieser elektrisch isolierten Feldelektrodenstruktur 7 auf. Der Halbleiterkörper 2 ist in einem Bodybereich 8, einem Driftbereich 9 sowie einem Drainbereich 10 aufgegliedert. In dem Bodybereich 8 sind Sourcebereiche 11 ausgebildet. Der Bodybereich 8 ist mit den Sourcebereichen 11 über eine Sourcemetallisierung 12 elektrisch kurzgeschlossen. Der Drainbereich 10 wird von einer Drainmetallisierung 13 kontaktiert. Das Potenzial der Gateelektrodenstruktur 6 liegt auf Gatepotenzial, das Potenzial der Feldelektrodenstruktur 7 liegt auf Sourcepotenzial. Die Gateelektrodenstruktur 6 ist mittels einer Isolations struktur 14 gegenüber der Sourcemetallisierung 12 elektrisch isoliert.
  • Nachteilig am oben beschriebenen Trenchtransistor 1 ist, dass im Sperrfall der im Boden der Trenchstruktur 3 befindliche Bereich der Isolationsstruktur 5 nahezu die volle Sperrspannung aushalten muss, was bedeutet, dass die Dicke der Isolationsstruktur 5 einen bestimmten Minimalwert nicht unterschreiten darf. Dies wiederum hat zur Folge, dass dem Miniaturisierungsgrad der Trenchstruktur 3 bei gleich bleibenden Leistungsparametern Grenzen gesetzt sind.
  • Zur Lösung dieses Problems ist es bekannt, das Potenzial der Feldelektrodenstruktur 7 im Sperrfall auf ein Potenzial zu setzen, das zwischen Sourcepotenzial und Drainpotenzial liegt.
    •
  • Die der Erfindung zugrunde liegende Aufgabe ist, einen Feldplatten-Trenchtransistor anzugeben, mit dem das Potenzial, auf das die Feldelektrodenstruktur gesetzt werden soll, möglichst einfach erzeugt werden kann.
  • Zur Lösung dieser Aufgabe stellt die Erfindung einen Feldplatten-Trenchtransistor gemäß Patentanspruch 1 bereit. weiterhin stellt die Erfindung ein Verfahren zum Herstellen eines Feldplatten-Trenchtransistors gemäß Patentanspruch 18 bereit. Vorteilhafte Ausgestaltungen bzw. Weiterbildungen des Erfindungsgedankens finden sich in jeweiligen Unteransprüchen.
  • Der erfindungsgemäße Feldplatten-Trenchtransistor weist einen Halbleiterkörper auf, in dem:
    • • eine Trenchstruktur sowie
    • • eine in die Trenchstruktur eingebettete Elektrodenstruktur vorgesehen sind, wobei die Elektrodenstruktur durch eine Isolationsstruktur gegenüber dem Halbleiterkörper elektrisch isoliert ist und eine Gateelektrodenstruktur sowie eine unterhalb und/oder neben der Gateelektrodenstruktur angeordnete und von dieser elektrisch isolierte Feldelektrodenstruktur aufweist.
  • Ein in und/oder auf dem Halbleiterkörper vorgesehener Spannungsteiler ist mit der Feldelektrodenstruktur elektrisch verbunden oder in diese integriert, derart, dass die Feldelektrodenstruktur auf ein zwischen Source- und Drainpotenzial und/oder zwischen Gate- und Drainpotenzial liegendes Potenzial gesetzt wird.
  • Unter dem Begriff "Elektrodenstruktur" sind insbesondere sämtliche innerhalb der Trenchstruktur vorgesehenen Elektroden zu verstehen. Unter dem Begriff "Gateelektrodenstruktur" sind insbesondere sämtliche Teile der Elektrodenstruktur, die als Gate fungieren, zu verstehen. Unter dem Begriff "Feldelektrodenstruktur" sind insbesondere sämtliche Teile der Elektrodenstruktur, die als Feldelektrode fungieren, zu verstehen.
  • In einer Ausführungsform der Erfindung ist die Feldelektrodenstruktur in mehrere vertikal übereinander angeordnete Feldelektrodenbereiche, und der Spannungsteiler in mehrere Spannungsteilerbereiche aufgeteilt, wobei jeder Spannungsteilerbereich mit einem Feldelektrodenbereich elektrisch verbunden oder in diesen integriert ist, sodass zumindest zwei unterschiedliche Feldelektrodenbereiche auf unterschiedlichen Potenzialen liegen. Dazu sind die Feldelektrodenbereiche innerhalb der Trenchstruktur vorteilhafterweise voneinander elektrisch isoliert.
  • Der Spannungsteiler kann als Reihenschaltung aus wenigstens einem Widerstand (oder einem MOS-Transistor oder einer Kapazität, die jeweils als Widerstand fungieren) und wenigstens einer in Vorwärtsrichtung zum Drainpotenzial gepolten Diode oder als Reihenschaltung aus mehreren in Vorwärtsrichtung zum Sourcepotenzial gepolten Dioden realisiert sein, die zwischen Source- und Drainpotenzial geschaltet sind.
  • Wenigstens eine Diode ist vorzugsweise eine Zenerdiode.
  • Die unterschiedlichen Feldelektrodenbereiche können beispielsweise elektrisch voneinander isoliert, und der Spannungsteiler außerhalb der Feldelektrodenstruktur vorgesehen werden.
  • Alternativ sind die unterschiedlichen Feldelektrodenbereiche elektrisch miteinander verbunden, und der Spannungsteiler innerhalb der Feldelektrodenstruktur vorgesehen. In diesem Fall sind vorzugsweise zwischen den Feldelektrodenbereichen pn-Dioden vorgesehen, derart, dass die pn-Dioden über die Feldelektrodenbereiche miteinander zu einer vertikal verlaufenden Dioden-Reihenschaltung verkettet werden. Das obere Ende der Dioden-Reihenschaltung kann hierbei direkt an eine Sourcemetallisierungsschicht des Transistors angrenzen, und das untere Ende der Dioden-Reihenschaltung direkt an eine innerhalb des Halbleiterkörpers vorgesehene Driftzone angrenzen.
  • In einer bevorzugten Ausführungsform weist der Spannungsteiler wenigstens eine zwischen Source- und Drainpotenzial geschaltete und in Vorwärtsrichtung zum Drainpotenzial gepolte Substratdiode auf, die gebildet wird durch den pn-Übergang zwischen einem im Halbleiterkörper, insbesondere innerhalb der Mesastruktur vorgesehenen Halbleitergebiet vom einen Lei tungstyp und dem unterhalb dieses Halbleitergebiets liegenden Teil des Halbleiterkörpers vom anderen Leitungstyp, wobei das Halbleitergebiet des einen Leitungstyps zusammen mit den Bodygebieten des Trenchtransistors in einem Prozessschritt hergestellt wird.
  • Das dem Sourcepotenzial zugewandte Ende der Substratdiode ist vorteilhafterweise mit einem zwischen Substratdiode und Sourcepotenzial geschalteten Spannungsbegrenzungselement verbunden, das verhindert, dass das Potenzial der Feldelektrodenstruktur im eingeschalteten Zustand (Durchlasszustand) einen Potenzialhöchstwert über- und/oder einen Potenzialminimalwert unterschreitet. Das Spannungsbegrenzungselement kann hierbei zumindest teilweise in Form einer oder mehrerer in Reihe geschalteter Dioden realisiert sein, die in Vorwärtsrichtung zum Sourcepotenzial gepolt und innerhalb des Zellenfeldbereichs oder Randbereichs des Halbleiterkörpers oder innerhalb der Trenchstruktur ausgebildet sind. Das Spannungsbegrenzungselement kann zumindest teilweise in Form eines MOS-Transistors ausgebildet sein, dessen Bodygebiet dem Halbleitergebiet des einen Leitungstyps der Substratdiode entspricht. Auch kann das Spannungsbegrenzungselement zumindest teilweise in Form eines oder mehrerer kapazitiver Elemente ausgebildet sein, die innerhalb des Halbleiterkörpers vorgesehen sind.
  • Ferner ist vorteilhafterweise das dem Sourcepotenzial zugewandte Ende der Substratdiode mit einem zwischen Substratdiode und Sourcepotenzial oder Gatepotenzial geschalteten Pulldownelement verbunden, das verhindert, dass im Sperrzustand des Transistors das Potenzial der Feldelektrodenstruktur durch innerhalb der Substratdiode auftretende Leckströme auf Drainpotenzial driftet.
  • Das Pulldownelement kann hierbei zumindest teilweise in Form eines Widerstandselements realisiert sein, das innerhalb der Mesastruktur, der Gateelektrodenstruktur, der Feldelektrodenstruktur oder innerhalb einer oberhalb des Halbleiterkörpers vorgesehenen und gegenüber diesem elektrisch isolierten leitfähigen Elements vorgesehen ist. Das Pulldownelement kann zumindest teilweise in Form eines Transistors realisiert sein, der innerhalb des Halbleiterkörpers, insbesondere innerhalb der Mesastruktur ausgebildet ist. Das Pulldownelement kann zumindest teilweise in Form wenigstens eines kapazitiven Elements ausgebildet sein, das innerhalb des Halbleiterkörpers vorgesehen ist.
  • Die Substratdiode weist vorteilhafterweise eine gegenüber den innerhalb des Zellenfelds des Transistors vorgesehenen Transistorelementen reduzierte Durchbruchsspannung auf.
  • Die Erfindung stellt ferner ein Verfahren zum Herstellen des erfindungsgemäßen Feldplatten-Trenchtransistors bereit, ausgehend von einem Halbleiterkörper, in dem:
    • • eine Trenchstruktur sowie
    • • eine die Trenchstruktur auskleidende Isolationsstruktur vorgesehen sind, wobei sich der verbleibende Freiraum innerhalb der Trenchstruktur nach unten hin bis zum Halbleiterkörper hin erstreckt,
    mit dem folgenden Schritt:
    • • Auffüllen des Freiraums durch abwechselndes Abscheiden von n- und p-dotiertem halbleitendem Material und metallhaltigem Material.
  • Alternativ kann das Auffüllen durch wiederholtes Ausführen folgender Schritte erfolgen: Abscheiden von halbleitendem Material (komplettes Auffüllen des Freiraums), Rückätzen des abgeschiedenen halbleitenden Materials in den Freiraum hin ein, Durchführen eines Belegungsprozesses bezüglich des im Freiraum verbliebenen halbleitenden Materials, Erzeugen einer Silizidschicht auf dem halbleitenden Material.
  • In einer bevorzugten Ausführungsform wird der im oberen Bereich der Trenchstruktur ausgebildete Teil der Isolationsstruktur teilweise in die Trenchstruktur hinein zurückgeätzt, und in die so entstandene Aussparung die Gateelektrodenstruktur eingebracht.
    •
  • Die Erfindung wird im Folgenden unter Bezugnahme auf die Figuren in beispielsweiser Ausführungsform näher erläutert. Es zeigen:
  • 1 einen Ausschnitt eines herkömmlichen Feldplatten-Trenchtransistors in Querschnittsdarstellung,
  • 2 einen Ausschnitt einer ersten Ausführungsform des erfindungsgemäßen Feldplatten-Trenchtransistors in Querschnittsdarstellung,
  • 3 einen Ausschnitt einer zweiten Ausführungsform des erfindungsgemäßen Feldplatten-Trenchtransistors in Querschnittsdarstellung,
  • 4 einen Ausschnitt einer dritten Ausführungsform des erfindungsgemäßen Feldplatten-Trenchtransistors in Querschnittsdarstellung,
  • 5 einen Ausschnitt einer mögliche Realisierung der in 4 gezeigten Ausführungsform in Querschnittsdarstellung,
  • 6 einen Ausschnitt einer vierten Ausführungsform des erfindungsgemäßen Feldplatten-Trenchtransistors in Querschnittsdarstellung,
  • 7 einen ersten Prozessschritt einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittdarstellung,
  • 8 einen zweiten Prozessschritt einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittdarstellung,
  • 9 einen dritten Prozessschritt einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittdarstellung,
  • 10 einen vierten Prozessschritt einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittdarstellung,
  • 11 einen fünften Prozessschritt einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittdarstellung,
  • 12 einen sechsten Prozessschritt einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittdarstellung,
  • 13 einen siebten Prozessschritt einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittdarstellung,
  • 14 einen achten Prozessschritt einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittdarstellung,
  • 15 einen neunten Prozessschritt einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittdarstellung,
  • 16 einen zehnten Prozessschritt einer ersten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittdarstellung,
  • 17 einen ersten Prozessschritt einer zweiten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 18 einen zweiten Prozessschritt einer zweiten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 19 einen dritten Prozessschritt einer zweiten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 20 einen vierten Prozessschritt einer zweiten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 21 einen fünften Prozessschritt einer zweiten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 22 einen sechsten Prozessschritt einer zweiten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 23 einen siebten Prozessschritt einer zweiten Ausführungsform des erfindungsgemäßen Herstellungsverfahrens in Querschnittsdarstellung,
  • 24 einen Ausschnitt eines bekannten Feldplatten-Trenchtransistors in Querschnittsdarstellung,
  • 25 Diagramme, die den idealen Spannungs-/Stromverlauf innerhalb einer Feldelektrodenstruktur eines Feldplatten-Trenchtransistors zeigen,
  • 26 eine Prinzipschaltskizze einer fünften Ausführungsform des erfindungsgemäßen Feldplatten-Trenchtransistors,
  • 27 eine Detailansicht eines Ausschnitts einer möglichen Realisierung der in 26 gezeigten Ausführungsform,
  • 28 eine Detailansicht eines Ausschnitts einer möglichen Realisierung der in 26 gezeigten Ausführungsform,
  • 29 eine Detailansicht eines Ausschnitts einer möglichen Realisierung der in 26 gezeigten Ausführungsform,
  • 30 eine Prinzipschaltskizze einer siebten Ausführungsform des erfindungsgemäßen Feldplatten-Trenchtransistors,
  • 31 einen Ausschnitt einer möglichen Realisierung der in 30 gezeigten Ausführungsform in Querschnittsdarstellung,
  • 32 eine Draufsicht auf eine mögliche Realisierung der in 26 gezeigten Ausführungsform,
  • 33 eine Draufsicht auf eine mögliche Realisierung der in 26 gezeigten Ausführungsform,
  • 34 eine Draufsicht einer möglichen Realisierung der in 30 gezeigten Ausführungsform.
  • In den Figuren sind identische bzw. einander entsprechende Bereiche, Bauteile sowie Bauteilgruppen mit denselben Bezugsziffern gekennzeichnet. Des Weiteren können die Leitungstypen aller Ausführungsformen invers ausgestaltet sein, d.h. n-Gebiete können durch p-Gebiete ersetzt werden und umgekehrt.
  • In 2 ist eine erste Ausführungsform A des erfindungsgemäßen Feldplatten-Trenchtransistors gezeigt.
  • Ein Feldplatten-Trenchtransistor (im Folgenden als "Trenchtransistor" bezeichnet) 1 weist einen Halbleiterkörper 2 auf, in dem eine Trenchstruktur 3 sowie eine in die Trenchstruktur eingebettete Elektrodenstruktur 4 vorgesehen sind. Die Elektrodenstruktur 4 ist mittels einer Isolationsstruktur 5 gegenüber dem Halbleiterkörper 2 elektrisch isoliert und weist eine Gateelektrodenstruktur 6 sowie eine unterhalb dieser angeordneten und von dieser elektrisch iso lierten Feldelektrodenstruktur 7 auf. Der Halbleiterkörper 2 ist in einem Bodybereich 8, einem Driftbereich 9 sowie einem Drainbereich 10 aufgegliedert. In dem Bodybereich 8 sind Sourcebereiche 11 ausgebildet. Der Bodybereich 8 ist mit den Sourcebereichen 11 über eine Sourcemetallisierung 12 elektrisch kurzgeschlossen. Der Drainbereich 10 wird von einer Drainmetallisierung 13 kontaktiert. Das Potenzial der Gateelektrodenstruktur 6 liegt auf Gatepotenzial, das Potenzial der Feldelektrodenstruktur 7 liegt auf Sourcepotenzial. Die Gateelektrodenstruktur 6 ist mittels einer Isolationsstruktur 14 gegenüber der Sourcemetallisierung 12 elektrisch isoliert.
  • Erfindungsgemäß ist in und/oder auf dem Halbleiterkörper 2 ein Spannungsteiler 15 vorgesehen, der mit der Feldelektrodenstruktur 7 elektrisch verbunden ist. Durch den Spannungsteiler 15 wird die Feldelektrodenstruktur 7 auf ein zwischen Source- und Drainpotenzial liegendes Potenzial gesetzt. Der Spannungsteiler 15 besteht in dieser Ausführungsform aus einer Reihenschaltung aus einem Widerstand 16 und einer in Vorwärtsrichtung zum Sourcepotenzial (Sourceanschluss) gepolten Diode 17. Die Diode 17 ist in dieser Ausführungsform eine Zenerdiode.
  • In 3 ist eine zweite Ausführungsform B des erfindungsgemäßen Feldplatten-Trenchtransistors gezeigt. Die Ausführungsform B unterscheidet sich von der Ausführungsform A dadurch, dass der Spannungsteiler 15 als Reihenschaltung zweier Dioden 17 realisiert ist, die jeweils in Vorwärtsrichtung zum Sourcepotenzial gepolt und zwischen Source- und Drainpotenzial geschaltet sind. Des Weiteren ist parallel zu der Sourcemetallisierung 12 zugewandeten Diode 17 ein Widerstand 16 geschaltet, der zur Optimierung der Schalteigenschaften des Feldplatten-Trenchtransistors dient. Der Widerstand 16 kann weggelassen werden.
  • In den Ausführungsformen A und B wird durch den Spannungsteiler 15 jeweils ein Potenzialwert erzeugt, der zwischen Sourcepotenzial und Drainpotenzial liegt. In der in 4 gezeigten dritten Ausführungsform C des erfindungsgemäßen Feldplatten-Trenchtransistors werden durch den Spannungsteiler 15, der in drei Spannungsteilerbereiche 151 bis 153 aufgeteilt ist, drei unterschiedliche Potenzialwerte erzeugt, die zwischen Sourcepotenzial und Drainpotenzial liegen. Weiterhin ist die Feldelektrodenstruktur 7 in mehrere vertikal übereinander angeordnete Feldelektrodenbereiche 71 bis 73 aufgeteilt. Die Feldelektrodenbereiche 71 bis 73 sind innerhalb der Trenchstruktur 3 gegeneinander durch entsprechende Isolationen 18 elektrisch isoliert. Jeder Feldelektrodenbereich 71 bis 73 ist mit einem eigenen Spannungsteilerbereich 151 bis 153 elektrisch verbunden, so dass die Feldelektrodenbereiche 71 bis 73 auf unterschiedlichen Potenzialwerten liegen.
  • Der in den Ausführungsformen A bis C gezeigte Spannungsteiler 15 kann innerhalb des Zellenfeldes des Feldplatten-Trenchtransistors vorgesehen sein oder außerhalb des Zellenfelds in oder auf dem Halbleiterkörper vorgesehen sein. Die Widerstände 16 können in der Ausführungsform C weggelassen werden, da diese lediglich der Optimierung der Schalteigenschaften des Feldplatten-Trenchtransistors dienen.
  • Wie in 5 gezeigt ist, kann die Reihenschaltung der Dioden 17 beispielsweise in Form einer Verkettung von p-Gebieten und n-Gebieten, die innerhalb des Halbleiterkörpers ausgebildet sind, realisiert werden, wobei beispielsweise jedes p-dotierte Gebiet 19 mit einem der Feldelektrodenbereiche 71 bis 73 elektrisch verbunden ist. Das oberste p-Gebiet 19 ist hierbei mit der Sourcemetallisierung 12, das unterste n-Gebiet 20 mit der Drainmetallisierung 13 elektrisch verbun den. Teilweise sind die n-dotierten Gebiete 20 mit den p-dotierten Gebieten 19 durch Metallelemente 21 oder anderweitig hochleitenden Materialien kurzgeschlossen. Die Folge miteinander alternierender p-Gebiete und n-Gebiete bildet eine Reihenschaltung von Dioden, beispielsweise Zenerdioden, aus.
  • In 6 ist eine vierte Ausführungsform D gezeigt, in welcher der Spannungsteiler 15 in Form einer Dioden-Reihenschaltung direkt in die Feldelektrodenstruktur 7 integriert ist. In dieser Ausführungsform wechseln n-Gebiete, p-Gebiete sowie Metall-Gebiete in dieser Reihenfolge miteinander ab. Das oberste p-Gebiet 19 ist mit der Sourcemetallisierung 12 elektrisch verbunden, das unterste n-Gebiet 20 ist mit der Drainmetallisierung 13 elektrisch verbunden. Durch die innerhalb der Feldelektrodenstruktur 7 vorgesehene Dioden-Reihenschaltung wird ein kontinuierlich zu- bzw. abnehmender Potenzialverlauf innerhalb der Feldelektrodenstruktur 7 erzeugt. In dieser Ausführungsform ist die Feldelektrodenstruktur bis auf entsprechende elektrische Anschlüsse vollständig gegenüber dem Halbleiterkörper 2 elektrisch isoliert.
  • In der folgenden Beschreibung soll unter Bezugnahme auf die 7 bis 16 eine erste Ausführungsform des erfindungsgemäßen Herstellungsverfahrens erläutert werden. Ausgangspunkt ist, wie in 7 gezeigt, ein Halbleiterkörper 2, in dem eine Trenchstruktur 3 vorgesehen ist. In den Mesagebieten 22, die zwischen den Trenches der Trenchstruktur 3 vorgesehen sind, sind Bodybereiche 8 sowie Sourcebereiche 11 ausgebildet. Zur Einbringung der Trenchstruktur 3 in den Halbleiterkörper 2 dient eine strukturierte Hartmaskenschicht 23, die nach Einbringen der Trenchstruktur in den Halbleiterkörper 2 wieder entfernt wird.
  • In einem ersten Prozessschritt (8) wird ein thermischer Oxidationsprozess durchgeführt, durch den Teile des Halbleitermaterials des Halbleiterkörpers 2 in eine Isolationsstruktur 5 (Oxidstruktur) umgewandelt werden. Auf der Isolationsstruktur 5 wird eine Nitridschicht 24 abgeschieden.
  • In einem zweiten Prozessschritt (9) wird mittels eines anisotropen Rückätzprozesses der im Bodenbereich der Trenchstruktur 3 befindliche Teil der Isolationsstruktur sowie der waagerecht verlaufende Teil der Isolationsstruktur 5 und der Nitridschicht 24 ganz bzw. teilweise entfernt. Die Ätzparameter werden hierbei so gewählt, dass der innerhalb der Trenchstruktur 3 erzeugte Freiraum 25 im Bodenbereich der Trenchstruktur 3 direkt an den Halbleiterkörper 2 angrenzt. In einem dritten Prozessschritt (10) wird der Freiraum 25 abwechselnd mit p-dotiertem Material 19, n-dotiertem Material 20 sowie einem Metall- bzw. metallhaltigem Material 21 aufgefüllt. Dies geschieht so lange, bis der Freiraum 25 vollständig aufgefüllt ist (vierter Prozessschritt, siehe 11). Nach jedem Abscheidevorgang erfolgt ein entsprechender Rückätzprozess, der die Dicke der p-dotierten Gebiete 19, der n-dotierten Gebiete 20 sowie der metallhaltigen Elemente 21 auf entsprechende Werte einstellt. Alternativ kann das Auffüllen des Freiraums 25 durch wiederholtes Ausführen folgender Schritte erfolgen: Abscheiden von halbleitendem Material des einen Dotiertyps (komplettes Auffüllen des Freiraums 25), Rückätzen des abgeschiedenen halbleitenden Materials in den Freiraum hinein, Durchführen eines Belegungsprozesses bezüglich des im Freiraum verbliebenen halbleitenden Materials (um das in dem Freiraum verbliebene halbleitende Material in zwei Breiche unterschiedlicher Dotierung aufzuteilen), Erzeugen einer Silizidschicht auf dem (zwei Dotierungsbereiche enthaltenden) halbleitenden Material.
  • In einem fünften Prozessschritt (12) wird der obere Teil der Isolationsstruktur 5 in die Trenchstruktur 3 hinein zurückgeätzt. Anschließend wird ein thermischer Oxidationsprozess durchgeführt, derart, dass im oberen Bereich der Trenchstruktur 3 Aussparungen 26 entstehen.
  • In einem sechsten Prozessschritt (13) werden die Aussparungen 26 mit leitfähigem Material aufgefüllt, so dass eine Gateelektrodenstruktur 6 entsteht.
  • In einem siebten Prozessschritt (14) wird mittels eines Rückätzprozesses der waagerecht verlaufende Teil der Isolationsstruktur 5 entfernt. Anschließend (15) wird eine Sourcemetallisierung 12 ganzflächig über den Halbleiterkörper 2 abgeschieden, so dass das oberste p-dotierte Gebiet 19 mit der Sourcemetallisierung 12 elektrisch verbunden ist, und das unterste p-dotierte Gebiet 19 mit dem Halbleiterkörper 2 elektrisch verbunden ist.
  • Auf diese Art und Weise kann eine Feldelektrodenstruktur 7 erzeugt werden, deren oberes Ende mit der Sourcemetallisierung 12, und deren unteres Ende mit dem Halbleiterkörper 2 elektrisch verbunden ist. Auf diese Weise wird innerhalb der Feldelektrodenstruktur 7 eine Reihenschaltung von Dioden ausgebildet, so dass zwischen dem Halbleiterkörper 2 und der Sourcemetallisierung 12 ein kontinuierliche abfallender/ansteigender Potenzialverlauf innerhalb der Feldelektrodenstruktur 7 auftritt. Dieser Potenzialverlauf bewirkt ein kontinuierliches Abbauen des im Sperrfall abzubauenden Potenzials.
  • Alternativ kann der Herstellungsprozess auch so geführt werden, dass das unterste n-dotierte Gebiet 20 wegfällt, also durch ein p-dotiertes Gebiet 19 ersetzt wird.
  • In der folgenden Beschreibung soll unter Bezugnahme auf die 17 bis 23 eine zweite Ausführungsform des erfindungsgemäßen Herstellungsverfahrens beschrieben werden.
  • Ausgangspunkt ist der in 17 gezeigte Zustand, in dem in einem Halbleiterkörper 2 eine Trenchstruktur 3 eingebracht und in den Mesagebieten 22 Sourcebereiche 11 und Bodybereich 8 vorgesehen wurden. Die Oberfläche des Halbleiterkörpers 2 ist mit einer Oxidschicht bzw. Nitridschicht 27 belegt.
  • In einem ersten Prozessschritt (18) wird die Nitridschicht 27 strukturiert, derart, dass lediglich in dem Bodenbereich der Trenchstruktur 3 Reste der Nitridschicht 27 verbleiben. Anschließend wird ein thermischer Oxidationsprozess ausgeführt, womit sich eine Oxidschicht 28 auf den von der Nitridschicht 27 unbedeckten Teilen des Halbleiterkörpers 2 ausgebildet.
  • In einem zweiten Prozessschritt (19) werden die verbliebenen Teile der Nitridschicht 27 entfernt und über den gesamten Halbleiterkörper 2 hinweg eine weitere Nitridschicht 29 abgeschieden, deren waagrecht verlaufende Teile durch einen anisotropen Ätzprozess entfernt werden. Die in der Trenchstruktur 3 verbliebenen Freiräume 25 werden durch Abscheide- und Rückätzprozesse mit einer alternierenden Anordnung aus p-dotierten Gebieten 19, n-dotierten Gebieten 20 sowie Metallelementen bzw. metallhaltigen Elementen 21 (z.B. Silizid oder Wolfram) aufgefüllt.
  • Die Freiräume 25 werden bis zu einer vertikalen Position aufgefüllt, die oberhalb der vertikalen Position der Oberfläche der Sourcebereiche 11 liegen (20). In einem fünften Prozessschritt (21) wird ein CMP-Prozess durchgeführt (Che mical Mechanical Polishing). Anschließend wird der obere Teil der Oxidschicht 28 mittels eines Ätzprozesses in die Trenchstruktur 3 hinein zurückgeätzt.
  • Nun werden die so entstandenen Aussparungen in der Isolationsstruktur 5 mit einer Oxidschicht 30 (Gateoxid) ausgekleidet, und in die noch verbliebenen Freiräume eine Gateelektrodenstruktur 6 eingebracht.
  • Schließlich wird (23) eine Sourcemetallisierung 12 abgeschieden, die sowohl die Sourcebereiche 11 als auch die obersten n-dotierten Gebiete 20 der Feldelektrodenstruktur 7 kontaktiert.
  • In 24 ist ein Ausschnitt eines herkömmlichen Feldplatten-Trenchtransistors gezeigt, der sich von dem in 1 gezeigten Feldplatten-Trenchtransistor lediglich in der konkreten Ausgestaltung der Gateelektrodenstruktur 6 sowie der konkreten Ausgestaltung der Bodybereich 8 unterscheidet.
  • In 25(a) ist der ideale Spannungsverlauf 30 der Feldelektrodenstruktur 7 bei gegebenem Drain-Spannungsverlauf 31 und Gate-Spannungsverlauf 32, in 25(b) ist der ideale Ladestromverlauf 33 der Feldelektrodenstruktur 7 sowie der dazu korrespondierende Gateelektroden-Ladestromverlauf 34 gezeigt: Bei idealer Beschaltung muss FP in beide Richtungen gegen Rückseite sperren. Die Ladeströme der Feldplatte haben die gleiche Richtung wie die Gateladeströme. Die Feldplatte muss gegen Source (oder Drain) umgeladen werden, wenn der Gatetreiber nicht belastet werden soll.
  • Um zumindest annähernd ideale Spannungs- bzw. Stromverläufe in der Feldelektrodenstruktur 7 (auch als Feldelektrodenstruktur bzw. Feldplatte bezeichnet) zu erreichen, wird eine Feldelektrodenstruktur 7 verwendet, die in der in 26 angegebenen Art und Weise mit einer Substratdiodenstruktur 35, einer Pull-Down-Struktur 36 sowie einer Spannungsbegrenzungsstruktur 37 verbunden ist. Unter "G", "S" sowie "D" sind Gatepotenzial, Sourcepotenzial sowie Drainpotenzial zu verstehen. Zur Funktionsweise dieser Schaltung ist folgendes anzumerken:
  • a) Transistor ausgeschaltet:
    • • Body-Substrat-Diode mit Pulldownelement hält Feldplattenspannung auf VD – Vbr (Body-Substrat-Diode)
    • • Pulldown-Strom wird über Source abgeführt
  • b) Transistor eingeschaltet:
    • • Der Pulldown hält die Feldplatte auf Source-Potenzial und begrenzt damit den Ron-Verlust durch ein zu niedriges Feldplattenpotenzial
  • c) Einschaltvorgang:
    • • Drainspannung fällt ab
    • • Damit wird die Feldplatte kapazitiv in Richtung negativer Spannungen gezogen
    • • Das Spannungsbegrenzungselement verhindert ein Abfallen der Spannung zu großen negativen Spannungen
    • • Das Pulldownelement "zieht" die Feldplattenspannung (mit einer gewissen Verzögerung) auf Sourcepotenzial
  • d) Ausschaltvorgang:
    • • Drainspannung steigt an
    • • Feldplattenspannung steigt kapazitiv mit an
    • • Damit sie nicht zu hoch steigt, muss möglicherweise der Entladestrom der Feldelektroden-Substrat-Kapazität über Pulldownelement oder Spannungsbegrenzungselement abfließen.
  • In 27 ist ein Beispiel einer Ausführungsform der in 26 gezeigten Substratdiodenstruktur 35 offenbart. Die Substratdiodenstruktur 35 besteht aus pn-Übergängen zwischen innerhalb der Mesagebiete 22 vorgesehenen p-dotierten Halbleitergebieten 38/p+-dotierten Halbleitergebieten 39 und dem unterhalb dieser Halbleitergebiete liegenden Teile des Halbleiterkörpers 2 (n-dotiert), wobei jeder der pn-Übergänge einen Teil der Substratdiodenstruktur 35 ausbildet. Im oberen Bereich der p-dotierten Gebiete 38 sind Kontaktierungen 40 vorgesehen, die mit der Feldelektrodenstruktur 7 elektrisch verbunden sind. In 32 ist eine Draufsicht auf einen erfindungsgemäßen Feldplatten-Trenchtransistor gezeigt, um zu verdeutlichen, dass der Bereich, in dem die Substratdiodenstruktur 35 ausgebildet ist, gegenüber des Zellenfeldbereichs 47 des Feldplatten-Trenchtransistors beabstandet ist. Die p-dotierten Gebiete 38 können zusammen mit den Bodybereichen 8 in einem Prozessschritt hergestellt werden. Die p+-dotierten Gebiete 39 können zusammen mit entsprechenden Bodykontaktgebieten 41 in einem Prozessschritt hergestellt werden.
  • In 32 ist der Fall gezeigt, dass die Breite des Mesagebiets 22, in denen die Substratdiodenstruktur 35 ausgebildet ist, breiter als das Mesagebiet 22 des Zellenfeldbereichs ist. In 33 ist der Fall gezeigt, dass die Breite des Mesagebiets 22', in dem die Substratdiodenstruktur 35 ausgebildet ist, doppelt so breit ist wie die Mesabreite 22 innerhalb des Zellenfeldbereichs 47. Durch das doppelt so breite Mesagebiet 22' kann eine Reduzierung der Durchbruchsspannung der Substratdiodenstruktur gegenüber der Durchbruchsspannung der innerhalb des Zellenfeldbereichs 47 lokalisierten Transistorelemente erzielt werden. Die Durchbruchspannung ist durch Variation der Mesabreite frei wählbar bis hinab zu ca. 50 % der Durchbruchspannung des Zellenfeldes. Der Durchbruch ist zu mindest in Technologievarianten mit Bodyverstärkung in Mesamitte gepinnt und damit unkritisch hinsichtlich Driftvorgängen.
  • In 28 ist gezeigt, dass innerhalb des p-dotierten Gebietes 38 n+-dotierte Gebiete 42 vorgesehen werden können, wobei der pn-Übergang aus dem n+-dotierten Gebiet 42 sowie dem p-dotierten Gebiet 38 der in 26 gezeigten Spannungsbegrenzungsstruktur 37 entspricht. Dieser Fall ist ebenfalls in 34 in Draufsicht gezeigt. Ferner ist in 34 ein Widerstandselement 43 gezeigt, das aus einem in dem Driftbereich 9 ausgebildeten p-dotierten Gebiet besteht, welches den Bodybereich 8 des Zellenfelds mit dem p-dotierten Gebiet 38 der Substratdiodenstruktur 35 verbindet. Das Widerstandselement 43 entspricht der in 26 gezeigten Pull-Down-Struktur 36. 28 zeigt demnach eine Body-Substratdiode mit integriertem NMOS zur Spannungsbegrenzung beim Einschalten. Beim Einschalten des Transistors wird auch der Dickoxidtransistor in der Body-Substratdiode eingeschaltet. Dieser NMOS-Transistor verhindert, dass die Feldelektrode kapazitiv zu negativen Spannungen gezogen wird. Beim Ausschalten bleibt dieser NMOS-Transistor noch eine gewisse Zeit lang eingeschaltet und verhindert, dass das Feldplattenpotenzial zu weit mit ansteigt.
  • In 29 ist eine alternative Ausführungsform des Zellenfeldbereichs 47 gezeigt, bei der zwischen der Feldelektrodenstruktur 7 und der Gateelektrodenstruktur 6 innerhalb der Trenchstruktur 3 eine Elektrodenabschirmstruktur 44 vorgesehen ist, durch eine kapazitive Kopplung der Feldelektrodenstruktur 7 mit der Gateelektrodenstruktur 6 verhindert bzw. verringert werde kann. Die Elektrodenabschirmstruktur 44 muss relativ niederohmig an Source angeschlossen sein, um die großen Umladeströme beim Schalten abführen zu können. Das Dielektrikum zwischen Elektrodenabschirmstruktur und Feldelektrodenstruktur 7 muss die gleiche Spannungsfestigkeit besitzen wie das Dielektrikum zwischen Feldelektrodenstruktur 7 und Silizium-Epitaxieschicht. Das Kapazitätsverhältnis Elektrodenabschirmstruktur/Feldelektrodenstruktur und Feldelektrodenstruktur/Silizium-Epitaxieschicht muss etwa 1:1 sein, damit die Umladeströme beim Schalten kapazitiv abgeführt werden können.
  • In 30 ist eine zur 26 alternative Verschaltung der Substratdiodenstruktur 35 gezeigt. Der Unterschied ist, dass eine weitere Diodenstruktur 45 vorgesehen ist und die Pull-downstruktur 36 mit Gatepotenzial verbunden ist. In 31 ist eine mögliche Realisierung der in 30 gezeigten Verschaltung offenbart. Der wesentliche Unterschied zu der in 28 gezeigten Ausführungsform ist, dass die n+-dotierten Gebiete 42 zu einem gemeinsamen n+-dotierten Gebiet 46 verschmolzen sind, so dass die p+-dotierten Gebiete nicht direkt an die Kontaktierungen 40 angrenzen. Zur Funktionsweise der in 30 gezeigten Schaltung ist folgendes anzumerken:
  • Transistor ausgeschaltet:
    • • Body-Substrat-Diode mit Pulldownelement hält Feldplattenspannung auf VD – Vbr (Body-Substrat-Diode)
    • • Pulldown-Strom wird über externen Gate-Shunt abgeführt
  • Transistor eingeschaltet:
    • • Das Pulldownelement hält die Feldplatte auf Gate-Potenzial und optimiert damit Ron durch Ausbildung einer Akkumulationsschicht im unteren Trenchbereich
    • • Zusätzliche Diode verhindert einen Vorwärtsstrom von Drain nach Feldplatte
  • Einschaltvorgang:
    • • Drainspannung geht runter
    • • Damit wird die Feldplatte kapazitiv in Richtung negativer Spannungen gezogen
    • • Das Spannungsbegrenzungselement verhindert ein Abfallen der Spannung zu großen negativen Spannungen
    • • Der Pulldown zieht die Feldplattenspannung (mit einer gewissen Verzögerung) auf Gatepotenzial
  • Ausschaltvorgang:
    • • Drainspannung steigt an
    • • Feldplattenspannung steigt kapazitiv mit an
    • • Damit sie nicht zu hoch steigt, muss möglicherweise der Entladestrom der Feldplatte-Substrat-Kapazität über Pulldown oder Spannungsbegrenzer abfließen.
  • In der folgenden Beschreibung sollen weitere Aspekte der Erfindung erläutert werden.
  • Im herkömmlichen Feldplattentrenchtransistor liegt die Polysiliziumfüllung des Trenches komplett auf Gatepotenzial oder ist aufgeteilt in einen oberen Bereich auf Gatepotenzial und einen unteren Bereich auf Sourcepotenzial. Auf jeden Fall ist das Polysilizium im Trench komplett an die Lowside des Schalters angeschlossen. Das bedeutet, dass das Oxid im Trenchboden (je nach spezieller Ausführung) fast die volle Sperrspannung des Transistors aushalten muss. Diese Bedingung begrenzt die Dicke dieses Oxides nach unten. Mit der Oxiddicke ist jedoch auch die minimale Trenchweite bestimmt. Da in einer aktuellen Feldplattentrenchtechnologie die Mesaweite auch schon auf ein Minimum reduziert ist, gibt es nur noch wenig Shrinkpotenzial in diesem Konzept. Ebenso ist durch diese Beschränkung eine Ausweitung des Feldplattentrenchkonzepts auf Spannungsklassen oberhalb von 200 V nicht möglich.
  • In den Druckschriften US 6,677,641 B2 und DE 10339455.9 wird die Idee beschrieben, in den Trenchbodenbereich eine oder mehrere weitere Feldplatte(n) einzubauen, die im Sperrfall auf Zwischenpotenzialen zwischen Source und Drain gehalten werden und damit einen schrittweisen Abbau der Spannung auch im Trench ermöglichen. Die Oxide im Trench müssen dann nur noch jeweils einen Teil der Sperrspannung aufnehmen und können somit dünner werden. Damit ist der Weg frei für weitere Shrinks der Feldplattentrenchtechnologie und für eine Ausweitung des Konzeptes zu höheren Spannungsklassen.
  • Offen bleibt in dieser Anmeldung die Frage, wie die erwähnten Zwischenpotenziale innerhalb einer diskreten MOS-Schaltertechnologie erzeugt werden können. Die Erfindung gibt hierfür mehrere Möglichkeiten an.
  • Erfindungsgemäß werden durch einen Spannungsteiler eine oder mehrere untereinander liegende Elektroden im Trench auf ein Potenzial zwischen Source (low side) und Drain (high side) gebracht, derart, dass lateral zwischen der Elektrode und Silizium-Mesa nur ein Bruchteil der Spannungsdifferenz (Drain-Source) anliegt.
  • Dadurch kann das Feldplattenoxid dünner gemacht und der Transistor weiter geshrinkt werden. Der Spannungsteiler wird durch mindestens eine Zenerdiode und einen Widerstand oder durch mehrere in Reihe geschaltete Zenerdioden realisiert. Die Zenerdioden sind entweder im Chiprand als separates Bauteil, oder vertikal in der Feldplattentechnologie integriert. Die Knoten zwischen den Bauelementen liegen somit auf einem definierten Potenzial zwischen Source und Drain. Um zu verhindern, dass die np-Übergänge beim Einschalten des Transistors sperren, und die Möglichkeit zum Entladen der Feldplat ten beim Einschalten des Transistors vorzusehen, werden in erfindungsgemäß z.B. metallische Kurzschlüsse eingesetzt.
  • Ein wesentlicher Aspekt der Erfindung besteht demnach darin, die Ansteuerung einer zusätzlichen tiefen Feldelektrode im Trench der DMOS-Zelle durch eine Reihenschaltung von mindestens einer Zenerdiode und einem Widerstand oder durch eine Reihenschaltung von mehreren Zenerdioden zu realisieren. Die sich einstellenden Potenziale an den Knoten zwischen den Bauteilen werden so auf dem gewünschten Potenzial zwischen Source und Drain gehalten. Im dynamischen Fall (Einschalten: Die Feldplatte wird kapazitiv unter das Source-Potenzial "gezogen") verhindern die in Vorwärtsrichtung zur Source gepolten Dioden, dass die Feldelektrode unter n × Vf (n = Anzahl der Zenerdioden zwischen der Elektrode und Source, Vf = Flussspannung der Zenerdioden) "gezogen" wird. Beim Ausschalten verhindert der Zenerdurchbruch der Dioden, dass das Potenzial der Elektrode über die definierte Zenerspannung ansteigen kann. Bei der Verwendung von Zenerdioden innerhalb der Feldelektrode wird zudem der Zuleitungswiderstand für das Umladen im dynamischen Fall drastisch reduziert, was sich besonders vorteilhaft auf die Schaltzeiten auswirkt. In diesem Fall wird kein zusätzlicher Platz benötigt.
  • In 1 ist ein bekannter Trenchtransistor (realisiert bei SFET3 EDP) gezeigt. Die zusätzliche Elektrode im unteren Trenchbereich ist fest mit der Source verschaltet. Damit musst das Feldplattenoxid dick genug ausgeführt werden, um der maximalen Source-Drain-Spannung Stand zu halten. In 2 ist ein externer Spannungsteiler gezeigt, der die Feldelektrode zu Drain hin mit einer Zenerdiode verbindet. Diese Zenerdiode soll eine Durchbruchsspannung haben, die günstig erweise bei der halben Source-Drain-Durchbruchspannung des Transistors liegt. Der Widerstand zu Source verhindert, dass im Sperrfall das Elektrodenpotenzial durch den Leckstrom der Zenerdiode in Richtung Drainspannung driftet. Beim Ausschalten verhindert der Widerstand, dass die Feldelektrode kapazitiv zu negativen Potenzialen gezogen wird. Effektiver wird letzteres erreicht, wenn parallel zum Widerstand eine Diode geschaltet wird (3).
  • In diesem Fall kann der Widerstand sehr hochohmig sein oder ganz entfallen. Die Dioden können in einer Body-Wanne zwischen zwei Trenches durch zusätzliche Implantationsgebiete oder durch Poly-Dioden auf Feldoxid am Rand des Chips hergestellt werden. In 4 ist gezeigt, wie mehrere isolierte, vertikal angeordnete Elektroden mit einem Spannungsteiler aus mehreren Zenerdioden verschaltet werden müssen, um noch kleinere Potenzialdifferenzen zwischen Elektrode und Driftzone zu erreichen. 5 zeigt die Realisierung mittels n- und p-Gebieten in einem Polysiliziumstreifen sowie Metallkurzschlüssen, die sich auf dem Chiprand befinden können.
  • 6 zeigt eine Struktur, bei der die Zenerdioden in die vertikale Feldelektrode integriert werden. In den 7 bis 23 sind zwei mögliche Herstellungsverfahren A und B beschrieben, die zeigen, wie derartige vertikale Zenerdioden(ketten) hergestellt werden könnten. Für eine Diodenstruktur im Trench wären folgende Prozessschritte nötig: Abscheiden und Rückätzen von dotiertem Poly-Silizium (für n-MOS-Transistoren n-dotiert), oberflächennahe Gegendotierung durch Belegen (z.B. aus der Gasphase), selbstjustiertes Silizid (z.B. TiSi) zur Ausbildung eines ohmschen Kontaktes zwischen p- und n-Poly-Silizium. Dadurch wird die Diodenkette in Rückwärtsrichtung auf Durchlass geschaltet.
  • In einer bevorzugten Ausführungsform der Erfindung wird die abgesenkte Durchbruchspannung einer Body-Substratdiode mit größerer Mesaweite (oder ohne Trenchberandung) genutzt, um eine geeignete Zwischenspannung zwischen Rückseite und Vorderseite zu generieren.
  • Zunächst soll beschrieben werden, wie sich das Potenzial der tiefen Feldelektrode im Idealfall beim Schalten des Transistors verhalten müsste:
    • 1. Im eingeschalteten Zustand soll die Feldelektrode nicht auf stark negativer Spannung liegen, da es sonst zu einer Abschnürung der Epitaxieschicht in der Mesastruktur kommt, die einen erhöhten Einschaltwiderstand bewirkt. Idealerweise läge die Feldelektrode auf einer positiven Spannung, die zu einer Akkumulation in der Mesastruktur führt und somit den Einschaltwiderstand sogar zusätzlich absenkt.
    • 2. Im Sperrzustand soll die Feldelektrode auf einem mittleren Potenzial zwischen Rückseite und Vorderseite liegen, so dass die Oxide an Trenchboden, Trenchseitenwand und zwischen Feldelektrode und Gateelektrode möglichst gleichmäßig belastet werden.
    • 3. Beim Einschalten muss die Feldelektroden-Drain-Kapazität schnell aufgeladen werden: die Spannung zwischen Feldelektrode und Drain steigt von einem negativen Wert auf Null oder sogar einen positiven Wert an. Der Umladestrom sollte den Gatetreiber nicht belasten.
    • 4. Beim Ausschalten muss die Feldelektroden-Drain-Kapazität schnell entladen werden: die Spannung zwischen Feldelektrode und Drain fällt in Negative ab. Der Entladestrom der Feldelektroden-Drain-Kapazität sollte auch hier nicht den Gatetreiber belasten.
  • Eine Body-Substrat-Diode kann dazu dienen, die Anforderung 2 zu erfüllen (siehe Prinzipschaubild in 26). Dazu muss die Bodyschicht dieser Diode elektrisch mit der Feldelektrode verbunden werden. So begrenzt die abgesenkte Durchbruchspannung dieser Diode die Spannung zwischen Substrat und Feldelektrode nach oben. Allerdings kann dann im eingeschalteten Zustand keine positive Spannung an der Feldelektrode (bezogen auf Source) anliegen, da sonst die Body-Substrat-Diode vorwärts gepolt werden würde.
  • Zusätzlich wird ein Pulldown-Element benötigt, das im Sperrfall verhindert, dass das Potenzial der Feldelektrode durch den Diodenleckstrom der Body-Substrat-Diode langsam auf Substratpotenzial hochdriftet. Außerdem benötigt man ein Element, das die großen Umladeströme der Feldelektrode beim Schalten des Trenchtransistors (der insbesondere als DMOS realisiert sein kann) aufnehmen kann und die Spannung der Feldelektrode nach oben und unten begrenzt (einen Spannungsbegrenzer). Wesentlich ist, dass auch diese Elemente direkt in den Trenchtransistor-Chip integriert und mit den Strukturelementen, die der reine Feldplattentrenchtransistor bietet, realisiert werden können.
  • In einer Ausführungsform können sowohl Pulldown als auch Spannungsbegrenzung in negativer Richtung direkt in die Body-Substrat-Diode integriert werden (28):
    • • Als Pulldownelement kann ein lateraler PMOS-Transistor dienen, der vom Body der Diode entlang Trenchseitenwand, Trenchboden, oder Siliziumoberfläche zum Body des DMOS reicht. Das Gate dieses PMOS-Transistors muss dazu auf Sourcepotenzial liegen. Der PMOS-Transistor ist damit als MOS-Diode verschaltet und wird mit ansteigendem Potenzial des Body der Substratdiode leitfähig. Alternativ könnte auch ein einfacher p-Wannenwiderstand das p-Gebiet der Body-Substrat-Diode mit Body/Source des DMOS verbinden.
    • • Als Spannungsbegrenzung kann ein vertikaler NMOS-Transistor verwendet werden, der in die Trenchseitenwände der Body-Substrat-Diode integriert wird. Das Gate dieses Transistors liegt auf Gatepotenzial des DMOS. Damit schaltet der Transistor beim Einschalten des DMOS mit ein und schließt das Feldelektrodenpotenzial mit der Rückseite kurz. So wird verhindert, dass die Feldelektrode kapazitiv zu negativen Spannungen gezogen wird.
    • • Eine Spannungsbegrenzung der Feldelektrodenspannung in positiver Richtung gibt es in dieser Ausführungsform nicht. Hier müssen die Koppelkapazitäten in der DMOS-Zelle so ausgelegt sein, dass die Feldelektrodenspannung beim Abschalten des Transistors nicht zu weit ansteigt. (Alternativ müsste eine zusätzliche spannungsbegrenzende Struktur integriert werden.)
  • Der Kern dieser Ausführungsform besteht darin, die Ansteuerung einer zusätzlichen tiefen Feldelektrode im Trench der DMOS-Zelle direkt auf dem Chip, in dem das zellenfeld ausgebildet ist, mit den Strukturelementen zu realisieren, die der Feldplattentrenchprozess zur Verfügung stellt. Die Nutzung einer Body-Substrat-Diode mit abgesenkter Durchbruchspannung zur Einstellung der Feldelektrodenspannung im Sperrfall ist ein wesentlicher Aspekt dieses Konzeptes.
  • Zur Realisierung der beiden Elemente Pulldown und Spannungsbegrenzung gibt es noch verschiedene andere Möglichkeiten, die im Einzelnen in der beiliegenden Powerpointpräsentation beschrieben werden.
  • 1. Möglichkeiten zur Realisierung des Pulldownelements:
    • a. Als Bodywiderstand in Mesa, als Gate-Polywiderstand in Trench, als FP-Polywiderstand in Trench oder als planarer Polywiderstand auf Feldoxid.
    • b. Als PMOS-Transistor. Varianten: Trenchboden, Trenchseitenwand, Siliziumoberfläche.
    • c. Als NMOS-Depletion-Transistor mit Gateoxid
  • 2. Möglichkeiten zur Realisierung des Spannungsbegrenzungselements:
    • a. Als Diode oder Diodenkette in Silizium
    • b. Als Diode oder Diodenkette in Poly
    • c. Als NMOS-Transistor im Trench direkt in der Body-Substrat-Diodenstruktur
    • d. Als FP-Source-Kondensator
  • Alternativ kann die Funktion von Pulldown und Spannungsbegrenzer zum Teil oder ganz durch geeignete Abstimmung der in der Transistorzelle enthaltenen parasitären Kapazitäten übernommen werden. Hierzu kann, wie in 29 gezeigt ist, eine weitere Elektrode im Trench vorgesehen werden, die zur Abschirmung und Abstimmung der Kapazitäten dient.
  • In einer weiteren Variante wird nicht nur die reine Body-Substrat-Diode verwendet, sondern eine antiserielle Verschaltung der Body-Substrat-Diode mit einer weiteren Diode (siehe 30 und 31). In dieser Variante kann das Pulldownelement mit Gate anstatt mit Source verschaltet werden. Im eingeschalteten Zustand verhindert dann die zusätzliche Diode einen Stromfluss von Gate nach Drain.
  • Detaillierte Beschreibung der Realisierung des Spannungsbegrenzungselements:
    • • Als Diode oder Diodenkette in Silizium • Als einfache Diode n-Anteil in Verbindung mit dem p-Gebiet der Body-Mesa-Diode und dem p-Anteil in Verbindung zur Source (wenn die Feldelektroden-Spannung < Source-Spannung wird, macht Diode auf, wenn die Feldelektroden-Spannung > der Durchbruchspannung (zu definieren > Zenerdiode) wird, kann die Spannung nach oben begrenzt werden) • Kann möglicherweise mit einem NMOS-Transistor als Pulldown kombiniert werden (siehe oben)
    • • Als Diode oder Diodenkette in Poly • Erfordert die Integration einer Polydiode in die Technologie
    • • Als NMOS-Transistor im Trench direkt in der Body-Substrat-Diodenstruktur • Das Gate dieses Transistors müsste auf DMOS-Gatepotenzial liegen. • Im Sperrfall wird daher das Gateoxid dieses Transistors mit der vollen Feldplattenspannung belastet. • Damit ist ein Dickoxidtransistor notwendig • Die Body-Substrat-Diode muss eine Source mit Source-Bulk-Kurzschluss enthalten. • Die Feldplatten-Substrat-Kapazität wird beim Einschaltvorgang von Drain aus geladen. • Mögliches Problem: Bipolarparasit in der Body-Substratdiode. Allerdings: Diode ist nur an Feldplatte angeschlossen und kann damit sowieso keinen unbegrenzten Strom führen.
    • • Als Feldelektroden-Source-Kondensator • Zur kapazitiven Entkopplung von Feldelektroden und Gate im Zellenfeld kann es sowieso notwendig sein, eine zusätzliche mittlere (dritte) Feldplatte einzuführen, die auf Sourcepotenzial liegt. • Bei geeigneter Einstellung des Kapazitätsverhältnisses zwischen Substrat und unterer Feldplatte sowie zwischen unterer Feldplatte und mittlerer (Source)-Feldplatte kann der Einsatz eines separaten Spannungsbegrenzungselements sich erübrigen. • Problem: geometrisch gegebenes Kapazitätsverhältnis ca. 3:1.
  • Detaillierte Beschreibung der Realisierung des Pulldownelements:
    • • Als Bodywidertand in Mesa
    • • Als Gate-Polywiderstand in Trench oder als Poly-Mäander auf FOX (Feldelektrodenoxid)
    • • Als FP-Polywiderstand in Trench als PMOS-Transistor: • Varianten: Trenchboden, Trenchseitenwand, Siliziumoberfläche. • Problem: Bulksteuerung • Gate muss auf Source liegen. Im ausgeschalteten Zustand des DMOS ist dieser PMOS-Transistor am weitesten aufgesteuert. Transistor kann den Entladestrom der Feldplatte beim Ausschalten kaum aufnehmen. Folge: Feldplattensteuerung zeigt beim Abschalten einen Überschwinger.
    • • Als NMOS-Transistor: lateraler Dickoxidtransistor im Trench. • Gatespannung = Feldplattenspannung. • möglicherweise mehrere Transistoren in Serie notwendig: N+ zu Body Durchbruch begrenzt sind FP-Spannung. Falls in der Technologie eine separate niedrig dotierte Extended Source Implantation existiert, könnte mit dieser eine Diode mit ausreichend hoher Durchbruchspannung erreicht werden. • Transistorkette kann gleichzeitig als Zenerdiodenkette dienen, die die Feldelektroden-Spannung ins Negative begrenzt. • Vorteil: Diodenkette kann beim Ausschalten den Entladestrom der Feldplatte im Avalanchemodus übernehmen. • Problem: Im Überspannungsfall fließt über diesen Pfad ein großer Strom. Daher muss entweder die gleiche Diodenkette auch als Gate-Zenerung verwendet werden. Oder die Durchbruchspannung des DMOS muss sicher unterhalb der Durchbruchspannung der Diodenkette liegen. • Problem: Transistordriften durch Avalanchebetrieb. • Notwendig: flaches Kontaktloch, da N+ separat von P+ angeschlossen werden muss.
    • • Als NMOS-Depletion-Transistor mit Gateoxid • Auch hier: Transistorkette notwendig wegen Durchbruchspannung N+ zu Body • Lokale Verschaltung des Gates möglich, daher Gateoxid • Ebenso notwendig: flaches Kontaktloch
    • 1
    Feldplatten-Trenchtransistor
    2
    Halbleiterkörper
    3
    Trenchstruktur
    4
    Elektrodenstruktur
    5
    Isolationsstruktur
    6
    Gateelektrodenstruktur
    7
    Feldelektrodenstruktur
    8
    Bodybereich
    9
    Driftbereich
    10
    Drainbereich
    11
    Sourcebereiche
    12
    Sourcemetallisierung
    13
    Drainmetallisierung
    14
    Isolationsstruktur
    A
    erste Ausführungsform
    15
    Spannungsteiler
    16
    Widerstand
    17
    Diode
    B
    zweite Ausführungsform
    C
    dritte Ausführungsform
    71–73
    Feldelektrodenbereich
    18
    Isolation
    151–153
    Spannungsteilerbereich
    19
    p-dotiertes Gebiet
    20
    n-dotiertes Gebiet
    21
    Metallelemente
    D
    vierte Ausführungsform
    22
    Mesagebiet
    23
    Hartmaskenschicht
    24
    Nitridschicht
    25
    Freiraum
    26
    Aussparung
    27
    Nitridschicht
    28
    Oxidschicht
    29
    Nitridschicht
    30
    Feldelektrodenstruktur-Spannungsverlauf
    31
    Drainbereich-Spannungsverlauf
    32
    Gateelektrodenstruktur-Spannungsverlauf
    33
    Feldelektrodenstruktur-Ladestromverlauf
    34
    Gateelektrodenstruktur-Ladestromverlauf
    35
    Substratdiodenstruktur
    36
    Pull-Down-Struktur
    37
    Spannungsbegrenzungsstruktur
    38
    p-dotiertes Gebiet
    39
    p+-dotiertes Gebiet
    40
    Kontaktierung
    41
    Bodykontaktgebiet
    22'
    Mesagebiet
    42
    n+-dotiertes Gebiet
    43
    Widerstandselement
    44
    Elektrodenabschirmstruktur
    45
    Diodenstruktur
    46
    n+-dotiertes Gebiet
    47
    Zellenfeldbereich

Claims (19)

  1. Feldplatten-Trenchtransistor (1), mit einem Halbleiterkörper (2), in dem: • eine Trenchstruktur (3) sowie • eine in die Trenchstruktur (3) eingebettete Elektrodenstruktur (4) vorgesehen sind, wobei die Elektrodenstruktur (4) durch eine Isolationsstruktur (5) gegenüber dem Halbleiterkörper (2) elektrisch isoliert ist und eine Gateelektrodenstruktur (6) sowie eine unterhalb und/oder neben der Gateelektrodenstruktur (6) angeordnete und von dieser elektrisch isolierte Feldelektrodenstruktur (7) aufweist, gekennzeichnet durch einen in und/oder auf dem Halbleiterkörper (2) vorgesehenen Spannungsteiler (15), der mit der Feldelektrodenstruktur (7) elektrisch verbunden oder in diese integriert ist, wobei der Spannungsteiler (15) so ausgestaltet ist, dass die Feldelektrodenstruktur (7) auf ein zwischen Source- und Drainpotenzial und/oder Gate- und Drainpotenzial liegendes Potenzial gesetzt wird.
  2. Feldplatten-Trenchtransistor nach Anspruch 1, dadurch gekennzeichnet, dass die Feldelektrodenstruktur in mehrere vertikal übereinander angeordnete Feldelektrodenbereiche (71 –73 ), und der Spannungsteiler in mehrere Spannungsteilerbereiche (151 –153 ) aufgeteilt ist, wobei jeder Spannungsteilerbereich mit einem Feldelektrodenbereich elektrisch verbunden oder in diesen integriert ist, sodass zumindest zwei unterschiedliche Feldelektrodenbereiche auf unterschiedlichen Potenzialen liegen.
  3. Feldplatten-Trenchtransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Spannungsteiler als Reihenschaltung aus wenigstens einem Widerstand (16) und wenigstens einer in Vorwärtsrichtung zum Drainpotenzial gepolten Diode (17) oder als Reihenschaltung aus mehreren in Vorwärtsrichtung zum Sourcepotenzial gepolten Dioden realisiert ist, die zwischen Source- und Drainpotenzial geschaltet sind.
  4. Feldplatten-Trenchtransistor nach Anspruch 3, dadurch gekennzeichnet, dass die wenigstens eine Diode eine Zenerdiode ist.
  5. Feldplatten-Trenchtransistor nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die unterschiedlichen Feldelektrodenbereiche innerhalb der Trenchstruktur (3) elektrisch voneinander isoliert sind, und der Spannungsteiler außerhalb der Feldelektrodenstruktur vorgesehen ist.
  6. Feldplatten-Trenchtransistor nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die unterschiedlichen Feldelektrodenbereiche innerhalb der Trenchstruktur (3) elektrisch miteinander verbunden sind, und der Spannungsteiler innerhalb der Feldelektrodenstruktur vorgesehen ist.
  7. Feldplatten-Trenchtransistor nach Anspruch 6, dadurch gekennzeichnet, dass zwischen den Feldelektrodenbereichen pn-Dioden vorgesehen sind, derart, dass die pn-Dioden über die Feldelektrodenbereiche miteinander zu einer vertikal verlaufenden Dioden-Reihenschaltung (19, 20, 21) verkettet sind.
  8. Feldplatten-Trenchtransistor nach Anspruch 7, dadurch gekennzeichnet, dass das obere Ende der Dioden-Reihenschaltung direkt an eine Sourcemetallisierungsschicht (12) des Transistors angrenzt, und das untere Ende der Dioden-Reihenschaltung direkt an eine innerhalb des Halbleiterkörpers vorgesehene Driftzone (9) angrenzt.
  9. Feldplatten-Trenchtransistor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass der Spannungsteiler wenigstens eine zwischen Source- und Drainpotenzial geschaltete und in Vorwärtsrichtung zum Drainpotenzial gepolte Substratdiode (35) aufweist, die gebildet wird durch den pn-Übergang zwischen einem im Halbleiterkörper, insbesondere innerhalb der Mesastruktur vorgesehenen Halbleitergebiet (38, 39) vom einen Leitungstyp und dem unterhalb dieses Halbleitergebiets liegenden Teil des Halbleiterkörpers (9) vom anderen Leitungstyp, wobei das Halbleitergebiet des einen Leitungstyps zusammen mit den Bodygebieten des Trenchtransistors in einem Prozessschritt hergestellt wird.
  10. Feldplatten-Trenchtransistor nach Anspruch 9, dadurch gekennzeichnet, dass das dem Sourcepotenzial zugewandte Ende der Substratdiode mit einem zwischen Substratdiode und Sourcepotenzial geschalteten Spannungsbegrenzungselement (37) verbunden ist, das verhindert, dass das Potenzial der Feldelektrodenstruktur im Betriebszustand einen Potenzialhöchstwert über- und/oder einen Potenzialminimalwert unterschreitet.
  11. Feldplatten-Trenchtransistor nach Anspruch 10, dadurch gekennzeichnet, dass das Spannungsbegrenzungselement zumindest teilweise in Form einer oder mehrerer in Reihe geschalteter Dioden realisiert ist, die in Vorwärtsrichtung zum Drainpotenzial gepolt und innerhalb des Zellenfeldbereichs oder des Randbereichs des Halbleiterkörpers oder innerhalb der Trenchstruktur ausgebildet sind.
  12. Feldplatten-Trenchtransistor nach einem der Ansprüche 10 bis 11, dadurch gekennzeichnet, dass das Spannungsbegrenzungselement zumindest teilweise in Form eines MOS-Transistors ausgebildet ist, dessen Bodygebiet dem Halbleitergebiet des einen Leitungstyps der Substratdiode ist.
  13. Feldplatten-Trenchtransistor nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass das Spannungsbegrenzungselement zumindest teilweise in Form eines oder mehrerer kapazitiver Elemente ausgebildet ist, die innerhalb des Halbleiterkörpers ausgebildet sind.
  14. Feldplatten-Trenchtransistor nach einem der Ansprüche 9 bis 13, dadurch gekennzeichnet, dass das dem Sourcepotenzial zugewandte Ende der Substratdiode mit einem zwischen Substratdiode und Sourcepotenzial oder Gatepotenzial geschalteten Pulldownelement (36) verbunden ist, das verhindert, dass im Sperrzustand des Transistors das Potenzial der Feldelektrodenstruktur durch innerhalb der Substratdiode auftretende Leckströme auf Drainpotenzial driftet.
  15. Feldplatten-Trenchtransistor nach Anspruch 14, dadurch gekennzeichnet, dass das Pulldownelement zumindest teilweise in Form eines Widerstandselements (43) realisiert ist, das innerhalb der Mesastruktur, der Gateelektrodenstruktur, der Feldelektrodenstruktur oder innerhalb einer oberhalb des Halbleiterkörpers vorgesehenen und gegenüber diesem elektrisch isolierten leitfähigen Elements vorgesehen ist.
  16. Feldplatten-Trenchtransistor nach Anspruch 14 oder 15, dadurch gekennzeichnet, dass das Pulldownelement zumindest teilweise in Form eines Transistors realisiert ist, der innerhalb des Halbleiterkörpers, insbesondere innerhalb der Mesastruktur ausgebildet ist.
  17. Feldplatten-Trenchtransistor nach einem der Ansprüche 9 bis 16, dadurch gekennzeichnet, dass die Substratdiode eine gegenüber den innerhalb des Zellenfelds des Transistors vorgesehenen Transistorelementen reduzierte Durchbruchsspannung aufweist.
  18. Verfahren zum Herstellen eines Feldplatten-Trenchtransistors nach einem der Ansprüche 6 bis 8, ausgehend von einem Halbleiterkörper (2), in dem: • eine Trenchstruktur (3) sowie • eine die Trenchstruktur auskleidende Isolationsstruktur (5) vorgesehen sind, wobei sich der verbleibende Freiraum (25) innerhalb der Trenchstruktur (3) nach unten bis zum Halbleiterkörper (9) hin erstreckt, mit den folgenden Schritten: • Auffüllen des Freiraums (25) durch abwechselndes Abscheiden von n- und p-dotiertem halbleitendem Material und metallhaltigem Material, oder • Auffüllen des Freiraums (25) durch wiederholtes Durchführen folgender Schritte: Abscheiden einer Schicht aus halbleitendem Material des einen Leitungstyps, Durchführen eines Belegungsprozesses, um eine Zone des anderen Leitungstyps in der zuvor abgeschiedenen Schicht auszubilden, und Erzeugen einer Silizidschicht auf der zuvor ausgebildeten Zone des anderen Leitungstyps.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass der im oberen Bereich der Trenchstruktur ausgebildete Teil der Isolationsstruktur teilweise in die Trenchstruktur hinein zurückgeätzt wird, und in die so entstandene Aussparung (26) die Gateelektrodenstruktur (6) eingebracht wird.
DE102005041358A 2005-08-31 2005-08-31 Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung Expired - Fee Related DE102005041358B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102005041358A DE102005041358B4 (de) 2005-08-31 2005-08-31 Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US11/469,011 US20070138544A1 (en) 2005-08-31 2006-08-31 Field plate trench transistor and method for producing it
US12/349,952 US7893486B2 (en) 2005-08-31 2009-01-07 Field plate trench transistor and method for producing it
US12/984,253 US8334564B2 (en) 2005-08-31 2011-01-04 Field plate trench transistor and method for producing it
US13/717,126 US8759905B2 (en) 2005-08-31 2012-12-17 Field plate trench transistor and method for producing it
US14/296,665 US9171841B2 (en) 2005-08-31 2014-06-05 Field plate trench transistor and method for producing it
US14/882,851 US9373700B2 (en) 2005-08-31 2015-10-14 Field plate trench transistor and method for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005041358A DE102005041358B4 (de) 2005-08-31 2005-08-31 Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung

Publications (2)

Publication Number Publication Date
DE102005041358A1 true DE102005041358A1 (de) 2007-03-15
DE102005041358B4 DE102005041358B4 (de) 2012-01-19

Family

ID=37762870

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005041358A Expired - Fee Related DE102005041358B4 (de) 2005-08-31 2005-08-31 Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung

Country Status (2)

Country Link
US (6) US20070138544A1 (de)
DE (1) DE102005041358B4 (de)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008063208A1 (de) 2007-12-26 2009-07-09 Infineon Technologies Ag Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009038709A1 (de) * 2009-08-25 2011-04-07 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
US7952166B2 (en) 2008-05-22 2011-05-31 Infineon Technologies Austria Ag Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device
DE102009044474B4 (de) * 2008-11-10 2013-05-16 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US8716788B2 (en) 2011-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
DE102010000531B4 (de) * 2009-02-26 2014-12-11 Infineon Technologies Austria Ag Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102014103561B4 (de) * 2013-03-15 2017-04-06 Infineon Technologies Austria Ag Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102014104975B4 (de) * 2013-04-12 2017-07-20 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016113829A1 (de) * 2016-07-27 2017-09-07 Infineon Technologies Ag Halbleiterbauelemente
DE102016113837A1 (de) * 2016-07-27 2018-02-01 Infineon Technologies Ag Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10700192B2 (en) 2014-12-03 2020-06-30 Infineon Technologies Ag Semiconductor device having a source electrode contact trench
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10950696B2 (en) 2018-02-22 2021-03-16 Infineon Technologies Ag Silicon carbide semiconductor component
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US11011606B2 (en) 2018-10-08 2021-05-18 Infineon Technologies Ag Semiconductor component having a SiC semiconductor body and method for producing a semiconductor component
US11101343B2 (en) 2018-05-07 2021-08-24 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas
DE102013223887B4 (de) 2012-12-07 2022-01-13 Denso Corporation Halbleitereinrichtung

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102006062011B4 (de) * 2006-12-29 2008-12-18 Infineon Technologies Ag Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors
DE102007037858B4 (de) 2007-08-10 2012-04-19 Infineon Technologies Ag Halbleiterbauelement mit verbessertem dynamischen Verhalten
US20100013009A1 (en) * 2007-12-14 2010-01-21 James Pan Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
DE102008058974A1 (de) * 2008-09-30 2010-04-29 Infineon Technologies Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
US7943449B2 (en) * 2008-09-30 2011-05-17 Infineon Technologies Austria Ag Semiconductor component structure with vertical dielectric layers
US7800176B2 (en) * 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
US20100264486A1 (en) 2009-04-20 2010-10-21 Texas Instruments Incorporated Field plate trench mosfet transistor with graded dielectric liner thickness
DE102009060072B4 (de) * 2009-12-22 2017-05-11 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung
AU2010226940C1 (en) * 2010-10-02 2011-07-14 Bui, Dac Thong Mr Auto switch MOS-FET
US8441046B2 (en) * 2010-10-31 2013-05-14 Alpha And Omega Semiconductor Incorporated Topside structures for an insulated gate bipolar transistor (IGBT) device to achieve improved device performances
JP2012204529A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
FR2977978A1 (fr) * 2011-07-12 2013-01-18 St Microelectronics Grenoble 2 Dispositif de transfert de charges photogenerees haute frequence et applications
US8981748B2 (en) 2011-08-08 2015-03-17 Semiconductor Components Industries, Llc Method of forming a semiconductor power switching device, structure therefor, and power converter
US8471331B2 (en) * 2011-08-15 2013-06-25 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device with source-substrate connection and structure
US8853776B2 (en) * 2011-09-21 2014-10-07 Infineon Technologies Austria Ag Power transistor with controllable reverse diode
US20130161734A1 (en) * 2011-12-22 2013-06-27 Nan Ya Technology Corporation Transistor structure and method for preparing the same
JP5720582B2 (ja) * 2012-01-12 2015-05-20 トヨタ自動車株式会社 スイッチング素子
US8866222B2 (en) 2012-03-07 2014-10-21 Infineon Technologies Austria Ag Charge compensation semiconductor device
US8901642B2 (en) 2012-03-07 2014-12-02 Infineon Technologies Austria Ag Charge compensation semiconductor device
US9276097B2 (en) * 2012-03-30 2016-03-01 Infineon Technologies Austria Ag Gate overvoltage protection for compound semiconductor transistors
US9443941B2 (en) * 2012-06-04 2016-09-13 Infineon Technologies Austria Ag Compound semiconductor transistor with self aligned gate
US8742550B2 (en) 2012-07-05 2014-06-03 Infineon Technologies Austria Ag Charge compensation semiconductor device
US9048214B2 (en) * 2012-08-21 2015-06-02 Semiconductor Components Industries, Llc Bidirectional field effect transistor and method
US9000497B2 (en) * 2012-09-14 2015-04-07 Renesas Electronics Corporation Trench MOSFET having an independent coupled element in a trench
US8823081B2 (en) * 2012-09-21 2014-09-02 Infineon Technologies Austria Ag Transistor device with field electrode
US9455205B2 (en) 2012-10-09 2016-09-27 Infineon Technologies Ag Semiconductor devices and processing methods
US9099419B2 (en) * 2012-10-09 2015-08-04 Infineon Technologies Ag Test method and test arrangement
US8823084B2 (en) 2012-12-31 2014-09-02 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses
US8748976B1 (en) * 2013-03-06 2014-06-10 Texas Instruments Incorporated Dual RESURF trench field plate in vertical MOSFET
JP2014216572A (ja) * 2013-04-26 2014-11-17 株式会社東芝 半導体装置
US9570553B2 (en) 2013-08-19 2017-02-14 Infineon Technologies Austria Ag Semiconductor chip with integrated series resistances
US9147763B2 (en) 2013-09-23 2015-09-29 Infineon Technologies Austria Ag Charge-compensation semiconductor device
US9324802B2 (en) * 2013-10-31 2016-04-26 Infineon Technologies Austria Spacer supported lateral channel FET
US9653598B2 (en) * 2013-11-15 2017-05-16 Infineon Technologies Austria Ag Transistor component
US9123770B2 (en) 2013-11-18 2015-09-01 Alpha And Omega Semiconductor Incorporated Charge reservoir IGBT top structure
KR102156130B1 (ko) * 2014-04-10 2020-09-15 삼성전자주식회사 반도체 소자 형성 방법
US9318587B2 (en) 2014-05-30 2016-04-19 Alpha And Omega Semiconductor Incorporated Injection control in semiconductor power devices
US9281392B2 (en) * 2014-06-27 2016-03-08 Infineon Technologies Austria Ag Charge compensation structure and manufacturing therefor
US9413348B2 (en) 2014-07-29 2016-08-09 Semiconductor Components Industries, Llc Electronic circuit including a switch having an associated breakdown voltage and a method of using the same
US9525035B2 (en) 2014-12-08 2016-12-20 Texas Instruments Incorporated Vertical high-voltage MOS transistor and method of forming the same
US9299830B1 (en) * 2015-05-07 2016-03-29 Texas Instruments Incorporated Multiple shielding trench gate fet
DE102015109545B4 (de) * 2015-06-15 2021-10-21 Infineon Technologies Ag Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102015121722B4 (de) 2015-12-14 2021-09-23 Infineon Technologies Ag Strommessung in einem Leistungshalbleiterbauelement
US10388783B2 (en) 2016-02-17 2019-08-20 Polar Semiconductor, Llc Floating-shield triple-gate MOSFET
JP6701789B2 (ja) * 2016-02-19 2020-05-27 富士電機株式会社 Ｒｂ‐ｉｇｂｔ
DE102016103384B4 (de) 2016-02-25 2024-02-08 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplattenstrukturen in einem Transistorzellengebiet und in einem inneren Abschlussgebiet
JP6416142B2 (ja) 2016-03-11 2018-10-31 株式会社東芝 半導体装置
CN105789289B (zh) * 2016-04-26 2018-06-19 电子科技大学 一种双向igbt器件及其制造方法
CN106024895A (zh) * 2016-06-27 2016-10-12 电子科技大学 一种集成肖特基二极管的积累型屏蔽栅mosfet
DE102016114229B3 (de) * 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
DE102016120772B4 (de) * 2016-10-31 2020-06-10 Infineon Technologies Dresden Gmbh Halbleitervorrichtung mit Gatepad, Gateelektrode und Integrationsschicht
EP3435420B1 (de) * 2017-07-26 2023-05-17 Infineon Technologies Austria AG Transistorvorrichtung mit gleichrichterelement zwischen einer feldelektrode und einer sourceelektrode
JP2019114643A (ja) * 2017-12-22 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7057044B2 (ja) * 2018-02-22 2022-04-19 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
EP3624201B1 (de) * 2018-09-17 2022-11-02 Infineon Technologies Austria AG Transistorvorrichtung
CN109888003A (zh) * 2019-03-12 2019-06-14 电子科技大学 一种分离栅增强的功率mos器件
JP7164497B2 (ja) * 2019-08-23 2022-11-01 株式会社東芝 半導体装置
JP7295047B2 (ja) * 2020-01-22 2023-06-20 株式会社東芝 半導体装置
US11329150B2 (en) * 2020-04-14 2022-05-10 Nxp Usa, Inc. Termination for trench field plate power MOSFET
US20220181480A1 (en) * 2020-12-08 2022-06-09 Semiconductor Components Industries, Llc Trench-implemented poly diodes and resistors
EP4053914A1 (de) * 2021-03-03 2022-09-07 Infineon Technologies Dresden GmbH & Co . KG Halbleiterchip mit einer leistungsvorrichtung und verfahren zu seiner herstellung
EP4064364A1 (de) * 2021-03-23 2022-09-28 Infineon Technologies Austria AG Halbleiterbauelement mit grabenstruktur
CN116344622A (zh) * 2023-05-25 2023-06-27 成都吉莱芯科技有限公司 一种低输出电容的sgt mosfet器件及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014660C2 (de) * 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
US20040084721A1 (en) * 2002-11-05 2004-05-06 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction and method of forming the same
DE10297349T5 (de) * 2001-10-17 2005-01-27 Fairchild Semiconductor Corp. Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079608A (en) * 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
DE10212149B4 (de) * 2002-03-19 2007-10-04 Infineon Technologies Ag Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
DE102004052678B3 (de) * 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
KR101296984B1 (ko) * 2005-06-10 2013-08-14 페어차일드 세미컨덕터 코포레이션 전하 균형 전계 효과 트랜지스터
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005041257B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
US7768064B2 (en) * 2006-01-05 2010-08-03 Fairchild Semiconductor Corporation Structure and method for improving shielded gate field effect transistors
US7875951B2 (en) * 2007-12-12 2011-01-25 Infineon Technologies Austria Ag Semiconductor with active component and method for manufacture
US7772668B2 (en) * 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10014660C2 (de) * 2000-03-24 2002-08-29 Infineon Technologies Ag Halbleiteranordnung mit einer durch einen Hohlraum von einer Driftstrecke getrennten Trenchelektrode
DE10297349T5 (de) * 2001-10-17 2005-01-27 Fairchild Semiconductor Corp. Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
US20040084721A1 (en) * 2002-11-05 2004-05-06 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction and method of forming the same

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274109B2 (en) 2007-12-26 2012-09-25 Infineon Technologies Ag Semiconductor device with dynamical avalanche breakdown characteristics and method for manufacturing a semiconductor device
DE102008063208A1 (de) 2007-12-26 2009-07-09 Infineon Technologies Ag Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements
US7952166B2 (en) 2008-05-22 2011-05-31 Infineon Technologies Austria Ag Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device
DE102009044474B4 (de) * 2008-11-10 2013-05-16 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009061250B3 (de) * 2008-11-10 2013-05-29 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102010000531B4 (de) * 2009-02-26 2014-12-11 Infineon Technologies Austria Ag Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102009038709B4 (de) * 2009-08-25 2017-05-11 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
DE102009038709A1 (de) * 2009-08-25 2011-04-07 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
US9786659B2 (en) 2009-08-25 2017-10-10 Infineon Technologies Austria Ag Semiconductor component with dielectric layer stack and voltage divider
US8716788B2 (en) 2011-09-30 2014-05-06 Infineon Technologies Austria Ag Semiconductor device with self-charging field electrodes
DE102013223887B4 (de) 2012-12-07 2022-01-13 Denso Corporation Halbleitereinrichtung
DE102014103561B4 (de) * 2013-03-15 2017-04-06 Infineon Technologies Austria Ag Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102014104975B4 (de) * 2013-04-12 2017-07-20 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US10700192B2 (en) 2014-12-03 2020-06-30 Infineon Technologies Ag Semiconductor device having a source electrode contact trench
US10714609B2 (en) 2014-12-22 2020-07-14 Infineon Technologies Ag Semiconductor device with stripe-shaped trench gate structures, transistor mesas and diode mesas
US10304953B2 (en) 2014-12-22 2019-05-28 Infineon Technologies Ag Semiconductor device with stripe-shaped trench gate structures, transistor mesas and diode mesas
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
US10424645B2 (en) 2016-07-27 2019-09-24 Infineon Technologies Ag Semiconductor device, method for testing a semiconductor device and method for forming a semiconductor device
DE102016113837A1 (de) * 2016-07-27 2018-02-01 Infineon Technologies Ag Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102016113837B4 (de) 2016-07-27 2022-01-13 Infineon Technologies Ag Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102016113829A1 (de) * 2016-07-27 2017-09-07 Infineon Technologies Ag Halbleiterbauelemente
US11742391B2 (en) 2018-02-22 2023-08-29 Infineon Technologies Ag Semiconductor component having a diode structure in a SiC semiconductor body
US10950696B2 (en) 2018-02-22 2021-03-16 Infineon Technologies Ag Silicon carbide semiconductor component
US11101343B2 (en) 2018-05-07 2021-08-24 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas
US11626477B2 (en) 2018-05-07 2023-04-11 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas
US11011606B2 (en) 2018-10-08 2021-05-18 Infineon Technologies Ag Semiconductor component having a SiC semiconductor body and method for producing a semiconductor component
US11600701B2 (en) 2018-10-08 2023-03-07 Infineon Technologies Ag Semiconductor component having a SiC semiconductor body
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US11462611B2 (en) 2018-11-16 2022-10-04 Infineon Technologies Ag SiC device with channel regions extending along at least one of the (1-100) plane and the (-1100) plane and methods of manufacturing thereof
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10896952B2 (en) 2018-11-16 2021-01-19 Infineon Technologies Ag SiC device and methods of manufacturing thereof

Also Published As

Publication number Publication date
US20160035862A1 (en) 2016-02-04
US8759905B2 (en) 2014-06-24
US20090114986A1 (en) 2009-05-07
US8334564B2 (en) 2012-12-18
US20130175605A1 (en) 2013-07-11
US20070138544A1 (en) 2007-06-21
US7893486B2 (en) 2011-02-22
US20110095362A1 (en) 2011-04-28
DE102005041358B4 (de) 2012-01-19
US9373700B2 (en) 2016-06-21
US9171841B2 (en) 2015-10-27
US20140284702A1 (en) 2014-09-25

Similar Documents

Publication Publication Date Title
DE102005041358B4 (de) Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102008064779B3 (de) Halbleitervorrichtung
DE102013114346B4 (de) Systeme und verfahren für integrierte bootstrap-schaltungselemente in leistungstransistoren und anderen bauelementen
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013022360B3 (de) Halbbrückenschaltung
DE102009061250B3 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE102017131274B3 (de) Transistoranordnung und verfahren zu deren herstellung
DE102013204252A1 (de) Halbleiterbauelement
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102012205742A1 (de) Vertikale Halbleiteranordnung und Verfahren zur Herstellung
DE10225860A1 (de) Halbleiterbauteil
DE102017118121B4 (de) Halbleiterbauelement und Herstellungsverfahren dafür
DE102007055290B4 (de) Halbleitervorrichtung
DE102006062011B4 (de) Feldeffekttransistor und ein Verfahren zur Herstellung eines Feldeffekttransistors
DE102005035153A1 (de) Halbleiterbauelement mit hoher Durchbruchsspannung und niedrigem Durchlasswiderstand
DE102020121771A1 (de) Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
DE102017115536A1 (de) Ladungskompensationshalbleiterbauelement und Herstellungsverfahren dafür
DE102020000633A1 (de) Elektronische vorrichtung mit einem halbleiterkörper oder einer isolationsstruktur in einem graben
DE10214160B4 (de) Halbleiteranordnung mit Schottky-Kontakt
DE102020121309B4 (de) Erste und zweite grabenstrukturen enthaltende leistungshalbleitervorrichtung und verfahren zu deren herstellung
DE102005044165A1 (de) Halbleiterbauelement mit einem pn-Übergang und Verfahren zum Herstellen desselben
DE102019002924A1 (de) Schaltung und elektronische Vorrichtung mit einem Transistor und einer Komponente sowie Verfahren zur Herstellung derselben
DE102020120680A1 (de) Eine vielzahl von gräben enthaltende diode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120420

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee